KR102655167B1 - 통신 방법 및 통신 디바이스 - Google Patents

통신 방법 및 통신 디바이스 Download PDF

Info

Publication number
KR102655167B1
KR102655167B1 KR1020217029866A KR20217029866A KR102655167B1 KR 102655167 B1 KR102655167 B1 KR 102655167B1 KR 1020217029866 A KR1020217029866 A KR 1020217029866A KR 20217029866 A KR20217029866 A KR 20217029866A KR 102655167 B1 KR102655167 B1 KR 102655167B1
Authority
KR
South Korea
Prior art keywords
synchronization signal
signal block
synchronization
symbols
symbol
Prior art date
Application number
KR1020217029866A
Other languages
English (en)
Other versions
KR20210126734A (ko
Inventor
챠오 리
융 모
싱웨이 장
쥔 뤄
푸 위안
Original Assignee
후아웨이 테크놀러지 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후아웨이 테크놀러지 컴퍼니 리미티드 filed Critical 후아웨이 테크놀러지 컴퍼니 리미티드
Publication of KR20210126734A publication Critical patent/KR20210126734A/ko
Application granted granted Critical
Publication of KR102655167B1 publication Critical patent/KR102655167B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W56/00—Synchronisation arrangements
    • H04W56/001—Synchronization between nodes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2647—Arrangements specific to the receiver only
    • H04L27/2655—Synchronisation arrangements
    • H04L27/2689—Link with other circuits, i.e. special connections between synchronisation arrangements and other circuits for achieving synchronisation
    • H04L27/2692—Link with other circuits, i.e. special connections between synchronisation arrangements and other circuits for achieving synchronisation with preamble design, i.e. with negotiation of the synchronisation sequence with transmitter or sequence linked to the algorithm used at the receiver
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W56/00—Synchronisation arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2602—Signal structure
    • H04L27/26025—Numerology, i.e. varying one or more of symbol duration, subcarrier spacing, Fourier transform size, sampling rate or down-clocking
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2602—Signal structure
    • H04L27/2605—Symbol extensions, e.g. Zero Tail, Unique Word [UW]
    • H04L27/2607—Cyclic extensions
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/003—Arrangements for allocating sub-channels of the transmission path
    • H04L5/0048—Allocation of pilot signals, i.e. of signals known to the receiver
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/003—Arrangements for allocating sub-channels of the transmission path
    • H04L5/0048—Allocation of pilot signals, i.e. of signals known to the receiver
    • H04L5/0051—Allocation of pilot signals, i.e. of signals known to the receiver of dedicated pilots, i.e. pilots destined for a single user or terminal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/003—Arrangements for allocating sub-channels of the transmission path
    • H04L5/0053—Allocation of signaling, i.e. of overhead other than pilot signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W24/00—Supervisory, monitoring or testing arrangements
    • H04W24/02—Arrangements for optimising operational condition
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W4/00—Services specially adapted for wireless communication networks; Facilities therefor
    • H04W4/30—Services specially adapted for particular environments, situations or purposes
    • H04W4/40—Services specially adapted for particular environments, situations or purposes for vehicles, e.g. vehicle-to-pedestrians [V2P]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W72/00—Local resource management
    • H04W72/04—Wireless resource allocation
    • H04W72/044—Wireless resource allocation based on the type of the allocated resource
    • H04W72/0446—Resources in time domain, e.g. slots or frames
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W72/00—Local resource management
    • H04W72/04—Wireless resource allocation
    • H04W72/044—Wireless resource allocation based on the type of the allocated resource
    • H04W72/0453—Resources in frequency domain, e.g. a carrier in FDMA
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W72/00—Local resource management
    • H04W72/20—Control channels or signalling for resource management
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W92/00—Interfaces specially adapted for wireless communication networks
    • H04W92/16—Interfaces between hierarchically similar devices
    • H04W92/18—Interfaces between hierarchically similar devices between terminal devices
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2602—Signal structure
    • H04L27/2605—Symbol extensions, e.g. Zero Tail, Unique Word [UW]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W76/00—Connection management
    • H04W76/10—Connection setup
    • H04W76/14—Direct-mode setup

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

본 출원은 통신 방법을 제공한다. 상기 통신 방법은 다음을 포함한다: 제1 디바이스는 지시 정보를 전송하며, 여기서 상기 지시 정보는 상기 제1 디바이스가 사이드링크의 동기화 슬롯에서 제1 동기화 신호 블록을 전송하는지를 나타내는 데 사용되고, 상기 동기화 슬롯은 동기화 신호 블록을 전송하는 데 사용되고; 그리고 상기 제1 디바이스는 상기 사이드링크의 동기화 슬롯에서 제1 데이터를 전송한다. 제1 디바이스는 제1 데이터를 전송하기 전에 동기화 슬롯에서 제1 디바이스의 전송 거동을 나타내기 때문에, 수신기는 지시 정보에 기초하여 동기화 슬롯에서 수신기의 처리 방식을 결정할 수 있다. 따라서, 동기화 슬롯에서의 송수신 충돌을 피할 수 있고, 동기화 슬롯에서의 정보 전송 신뢰성을 향상시킬 수 있다.

Description

통신 방법 및 통신 디바이스
본 출원은 2019년 2월 15일 중국 특허청에 제출되고 발명의 명칭이 "통신 방법 및 통신 디바이스"인 중국 특허 출원 번호 201910117982.5에 대한 우선권을 주장하며, 이는 그 전체가 참조로 여기에 포함된다.
본 출원은 통신 분야에 관한 것으로, 특히 통신 방법 및 통신 디바이스에 관한 것이다.
무선 통신 분야에서 단말 디바이스는 네트워크 장치에 의한 중계를 통해 다른 단말 디바이스와 통신하거나, 네트워크 장치를 거치지 않고 다른 단말 디바이스와 직접 통신할 수 있다. 단말 디바이스가 네트워크 장치를 거치지 않고 다른 단말 디바이스와 직접 통신하는 경우, 두 단말 디바이스 간의 통신 링크를 사이드 링크(sidelink), 다이렉트 링크 또는 사이드 링크라고 할 수 있다.
차량 대 만물(Vehicle to X, V2X) 통신 시스템은 무인 운전을 구현하기 위한 기반이다. V2X 통신 시스템에서 차량은 단말 디바이스로서 사이드링크를 통해 다른 단말 디바이스와 통신할 수 있다. V2X 통신 시스템에서 전송되는 데이터는 운전 과정에서 인명 및 재산 안전과 관련되기 때문에 V2X 통신 시스템에서 전송되는 데이터에 대한 전송 신뢰성에 대한 요구 사항이 상대적으로 높으며, V2X 통신 시스템의 각 통신 디바이스는 동기화 신호를 기반으로 각 통신 디바이스의 클록을 조정해야 한다. 이것은 전송 신뢰성을 향상시킨다. 또한 실제 통신 과정에서 통신 디바이스도 동기화 과정에서 V2X 링크를 통해 다른 디바이스와 신호를 송수신해야 하기 때문에 통신 디바이스가 동기화 신호와 서비스 데이터 신호의 송수신을 어떻게 조정하여, 동기화 신호 및 데이터의 안정적인 수신을 보장한다는 것이다. 종래 기술에서는 사이드링크 통신 모드에서 데이터 전송 신뢰성에 대한 요구 사항을 충족할 수 없다.
본 출원은 사이드링크에서의 데이터 전송 신뢰성을 충족시키기 위한 통신 방법을 제공한다.
제1 관점에 따르면, 통신 방법이 제공된다. 방법은 다음을 포함한다: 제1 디바이스가 지시 정보를 전송하고, 여기서 지시 정보는 제1 디바이스가 사이드링크의 동기화 슬롯에서 제1 동기화 신호 블록을 전송하는지를 나타내는 데 사용되고, 동기화 슬롯은 동기화 신호 블록을 전송하는 데 사용되며; 제1 디바이스는 사이드링크의 동기화 슬롯에서 제1 데이터를 전송한다.
제1 디바이스는 제1 데이터를 전송하기 전에 동기화 슬롯에서 제1 디바이스의 전송 거동을 나타내기 때문에, 수신기는 지시 정보에 기초하여 동기화 슬롯에서 수신기의 처리 방식을 결정할 수 있다. 따라서, 동기화 슬롯에서의 송수신 충돌을 피할 수 있고, 동기화 슬롯에서의 정보 전송 신뢰성을 향상시킬 수 있다.
선택적으로, 지시 정보는 제1 디바이스가 동기화 슬롯에서 제1 동기화 신호 블록을 전송하고, 제1 데이터가 점유하는 시간 도메인 자원이 제1 동기화 신호 블록이 점유하는 시간 도메인 자원에 인접한다는 것을 나타낸다.
제1 동기화 신호 블록 및 제1 데이터의 연속적인 전송은 자원 활용을 향상시킬 수 있다.
선택적으로, 제1 데이터에 의해 점유되는 시간 도메인 심볼은 제1 동기화 신호 블록이 점유하는 심볼 및 동기화 슬롯의 마지막 심볼 이외의 심볼이다.
전술한 솔루션에서, 동기화 슬롯의 끝 위치에 하나의 갭이 예약되어 있다. 이를 통해 제1 디바이스가 갭을 이용하여 송수신 전환 또는 송수신 전환을 수행하고 다음 슬롯에서 정보를 송수신할 수 있다.
선택적으로, 지시 정보는 제1 동기화 신호 블록에 실려 전달된다.
제1 동기화 신호 블록을 전송할 때, 제1 디바이스는 제1 동기화 신호 블록을 사용하여 지시 정보를 전달할 수 있고, 예를 들어, 제1 동기화 신호 블록의 PSBCH를 사용하여 지시 정보를 실어 전달할 수 있다.
선택적으로, 지시 정보는 제1 데이터의 복조 기준 신호(demodulation reference signal, DMRS) 시퀀스 또는 제1 데이터의 DMRS의 주파수 도메인 위치이다.
지시 정보를 전달하기 위해 전용 필드를 사용하는 것과 비교하여, DMRS 시퀀스 또는 DMRS 시퀀스의 주파수 도메인 위치를 지시 정보로서 사용하는 것은 제1 디바이스에 의해 전송되는 정보의 양을 감소시킬 수 있고, 무선 인터페이스 자원의 소비를 감소시킬 수 있다.
선택적으로, 지시 정보는 제1 디바이스가 동기화 슬롯에서 제1 동기화 신호 블록을 전송하지 않는다는 것을 나타낸다.
선택적으로, 방법은 다음을 더 포함한다: 제1 디바이스는 동기화 슬롯에서 제2 동기화 신호 블록을 수신하고, 여기서 제1 데이터가 점유하는 시간 도메인 자원과 제2 동기화 신호 블록이 점유하는 시간 도메인 자원은 하나의 갭에 의해 분리된다.
전술한 솔루션에서, 이것은 제1 디바이스가 갭을 이용하여 송수신 전환 또는 송수신 전환을 수행하고, 제2 동기화 신호 블록이 점유하는 시간 도메인 자원 상에서 제2 동기화 신호 블록을 수신하도록 돕는다.
선택적으로, 제1 데이터가 점유하는 시간 도메인 심볼은 동기화 슬롯에서, 제2 동기화 신호 블록, 갭 및 동기화 슬롯의 마지막 심볼이 점유하는 심볼 이외의 심볼이다.
전술한 솔루션에서, 동기화 슬롯의 끝 위치에 하나의 갭이 예약되어 있다. 이를 통해 제1 디바이스가 갭을 이용하여 송수신 전환 또는 송수신 전환을 수행하고 다음 슬롯에서 정보를 송수신할 수 있다.
선택적으로, 지시 정보는 제1 데이터의 전송 자원을 통해 전송되고, 지시 정보가 점유하는 심볼과 제1 동기화 신호 블록이 점유하는 심볼은 적어도 하나의 심볼에 의해 분리된다.
지시 정보를 수신하는 디바이스는 전술한 분리된 심볼을 이용하여 수신/전송 전환 또는 전송/수신 전환을 수행할 수 있다. 따라서, 전술한 솔루션에서, 이것은 디바이스가 제시간에 수신/전송 전환 또는 전송/수신 전환을 수행하지 않아 지시 정보를 수신하는 디바이스가 지시 정보를 수신하지 못하는 경우를 방지할 수 있어 지시 정보 수신 성공률이 개선된다.
제2 관점에 따르면, 본 출원은 다른 통신 방법을 제공한다. 방법은 다음을 포함한다: 제2 디바이스는 제1 디바이스로부터 지시 정보를 수신하고, 여기서 지시 정보는 제1 디바이스가 사이드링크의 동기화 슬롯에서 제1 동기화 신호 블록을 전송하는지를 나타내는 데 사용되고, 동기화 슬롯은 동기화 신호 블록을 전송하는 데 사용되며; 제2 디바이스는 사이드링크의 동기화 슬롯에서 제1 디바이스로부터 제1 데이터를 수신하는다.
제1 디바이스는 제1 데이터를 전송하기 전에 동기화 슬롯에서 제1 디바이스의 전송 거동을 나타내기 때문에, 수신기는 지시 정보에 기초하여 동기화 슬롯에서 수신기의 처리 방식을 결정할 수 있다. 따라서, 동기화 슬롯에서의 송수신 충돌을 피할 수 있고, 동기화 슬롯에서의 정보 전송 신뢰성을 향상시킬 수 있다.
선택적으로, 지시 정보는 제1 디바이스가 동기화 슬롯에서 제1 동기화 신호 블록을 전송하고, 제1 데이터가 점유하는 시간 도메인 자원이 제1 동기화 신호 블록이 점유하는 시간 도메인 자원에 인접한다는 것을 나타낸다.
제1 동기화 신호 블록 및 제1 데이터의 연속 수신은 자원 활용을 향상시킬 수 있다.
선택적으로, 제1 데이터가 점유하는 시간 도메인 심볼은 제1 동기화 신호 블록과 동기화 슬롯의 마지막 심볼이 점유하는 심볼 이외의 심볼이다.
전술한 솔루션에서, 동기화 슬롯의 끝 위치에 하나의 갭이 예약되어 있다. 이를 통해 제1 디바이스가 갭을 이용하여 송수신 전환 또는 송수신 전환을 수행하고 다음 슬롯에서 정보를 송수신할 수 있다.
선택적으로, 지시 정보는 제1 동기화 신호 블록에 실려 전달된다.
제1 동기화 신호 블록을 전송할 때, 제1 디바이스는 제1 동기화 신호 블록을 사용하여 지시 정보를 전달할 수 있고, 예를 들어, 제1 동기화 신호 블록의 PSBCH를 사용하여 지시 정보를 전달할 수 있다.
선택적으로, 지시 정보는 제1 데이터의 복조 기준 신호(demodulation reference signal, DMRS) 시퀀스 또는 제1 데이터의 DMRS의 주파수 도메인 위치이다.
지시 정보를 전달하기 위해 전용 필드를 사용하는 것과 비교하여, DMRS 시퀀스 또는 DMRS 시퀀스의 주파수 도메인 위치를 지시 정보로서 사용하는 것은 제1 디바이스에 의해 전송되는 정보의 양을 감소시킬 수 있고, 무선 인터페이스 자원의 소비를 감소시킬 수 있다.
선택적으로, 지시 정보는 제1 디바이스가 동기화 슬롯에서 제1 동기화 신호 블록을 전송하지 않는다는 것을 나타낸다.
선택적으로, 방법은 다음을 더 포함한다: 제2 디바이스는 동기화 슬롯에서 제2 동기화 신호 블록을 수신하고, 여기서 제1 데이터가 점유하는 시간 도메인 자원과 제2 동기화 신호 블록이 점유하는 시간 도메인 자원은 하나의 갭에 의해 분리된다.
전술한 솔루션에서, 이것은 제2 디바이스가 갭을 이용하여 송수신 전환 또는 송수신 전환을 수행하고, 제2 동기화 신호 블록이 점유하는 시간 도메인 자원 상에서 제2 동기화 신호 블록을 수신하도록 돕는다.
선택적으로, 제1 데이터에 의해 점유되는 시간 도메인 심볼은 동기화 슬롯에서, 제2 동기화 신호 블록, 갭, 및 동기화 슬롯의 마지막 심볼에 의해 점유되는 심볼 이외의 심볼이다.
전술한 솔루션에서, 동기화 슬롯의 끝 위치에 하나의 갭이 예약되어 있다. 이를 통해 제2 디바이스가 갭을 이용하여 송수신 전환 또는 송수신 전환을 수행하고 다음 슬롯에서 정보를 수신 또는 전송할 수 있다.
선택적으로, 지시 정보는 제1 데이터의 전송 자원을 통해 전송되고, 지시 정보가 점유하는 심볼과 제1 동기화 신호 블록이 점유하는 심볼은 적어도 하나의 심볼에 의해 분리된다.
지시 정보를 수신한 제2 디바이스는 전술한 분리된 심볼을 이용하여 수신/전송 전환 또는 전송/수신 전환을 수행할 수 있다. 따라서, 전술한 솔루션에서, 이는 디바이스가 제 시간에 수신/전송 전환 또는 전송/수신 전환을 수행하지 않아 제2 디바이스가 지시 정보를 수신하지 못하는 경우를 방지할 수 있어 지시 정보 수신 성공률을 향상시킬 수 있다.
제3 관점에 따르면, 본 출원은 또 다른 통신 방법을 제공한다. 방법은 다음을 포함한다: 제1 디바이스는 제1 구성 정보 및 제2 구성 정보를 획득하고, 여기서 제1 구성 정보는 사이드링크의 제1 동기화 신호 블록 자원 및 제2 동기화 신호 블록 자원을 구성하는 데 사용되며, 제2 구성 정보는 사이드링크의 데이터 자원을 구성하는 데 사용되며, 제1 구성 정보를 사용하여 구성된 자원은 시간 도메인에서 제2 구성 정보를 사용하여 구성된 자원과 부분적으로 중첩하고; 제1 디바이스는 제1 구성 정보 및 제2 구성 정보에 기초하여 타깃 데이터 자원을 결정하고, 여기서 타깃 데이터 자원은 사이드링크의 데이터 자원에 속하고 타깃 데이터 자원은 시간 도메인의 제1 구성 정보를 사용하여 구성된 자원과 중첩하지 않으며; 제1 디바이스는 타깃 데이터 자원에 대한 사이드링크 데이터를 전송하거나 수신한다.
제1 디바이스에 대해 네트워크 장치에 의해 구성된 상이한 사이드링크 자원은 중첩될 수 있다. S-SSB는 다른 데이터의 정상적인 수신을 보장하기 위한 전제 조건이기 때문에 일반적으로 S-SSB 자원은 상대적으로 높은 우선순위를 갖는다. S-SSB 자원이 데이터 자원과 중첩하는 경우 제1 디바이스는 사이드링크 데이터를 보낼 때 중첩하는 자원을 사용하지 않아야 한다. 다시 말해, 제1 디바이스는 중첩된 자원을 포함하지 않는 타깃 데이터 자원을 결정하고 타깃 데이터 자원에서 사이드링크 데이터를 보내거나 수신하여 S-SSB에 대한 사이드링크 데이터의 영향을 방지해야 한다.
선택적으로, 제1 동기화 신호 블록 자원은 제1 동기화 신호 블록을 전송하는 데 사용되고, 제2 동기화 신호 블록 자원은 제2 동기화 신호 블록을 수신하는 데 사용되거나; 또는 제1 동기화 신호 블록 자원은 제1 동기화 신호 블록을 수신하는 데 사용되고, 제2 동기화 신호 블록 자원은 제2 동기화 신호 블록을 전송하는 데 사용된다.
제1 디바이스는 동기화 자원 신호 블록에 대한 전송 및 수신 방식을 유연하게 선택할 수 있다.
선택적으로, 제1동기화 신호 블록 자원 및 제2 동기화 신호 블록 자원은 제1슬롯에 위치하고, 타깃 데이터 자원은 제2 슬롯에 위치한다.
전술한 솔루션에서, 이것은 상대적으로 큰 데이터 볼륨을 갖는 서비스 데이터에 대해 충분한 시간 도메인 자원이 사용될 수 있다는 것을 보장할 수 있고, 이에 의해 사이드링크에서 데이터 전송 신뢰성을 개선할 수 있다.
선택적으로, 제1 동기화 신호 블록 자원은 제1 슬롯에 위치하고, 제2 동기화 신호 블록 자원은 제2 슬롯에 위치하며, 타깃 데이터 자원은 제1 슬롯에서의 일부의 심볼의 및/또는 제2 슬롯에서의 일부 심볼을 포함한다.
전술한 솔루션에서, 정보의 상대적으로 작은 볼륨을 가진 일부 데이터는 자원 활용을 개선하기 위해 동기화 슬롯에서 전송될 수 있다.
선택적으로, 사이드링크 데이터는 제어 정보 및 서비스 데이터를 포함하고; 그리고
제어 정보의 시간 도메인 자원은 제1 슬롯 및/또는 제2 슬롯에 위치하고, 서비스 데이터의 시간 도메인 자원은 제3 슬롯에 위치하거나; 또는
서비스 데이터의 시간 도메인 자원은 제1 슬롯 및/또는 제2 슬롯에 위치하고, 제어 정보의 시간 도메인 자원은 제3 슬롯에 위치한다.
제1 디바이스는 실제 상황에 기초하여 타깃 데이터 자원을 유연하게 선택할 수 있다.
선택적으로, 제1 구성 정보는 다음 정보:
제1 동기화 신호 블록 자원 및 제2 동기화 신호 블록 자원의 주기성;
제1 동기화 신호 블록 자원과 제2 동기화 신호 블록 자원 사이의 시간 도메인 오프셋;
하나의 주기에서 제1 동기화 신호 블록 자원 및 제2 동기화 신호 블록 자원의 동기화 신호 블록의 수량; 또는
제1 동기화 신호 블록 자원 및 제2 동기화 신호 블록 자원의 주파수 도메인 위치
중 적어도 하나를 포함한다.
선택적으로, 시간 도메인 오프셋의 단위는 슬롯 및/또는 심볼이다.
선택적으로, 제2 구성 정보는 다음 정보:
데이터 자원의 시간 도메인 위치 지시 정보;
데이터 자원의 주기성 지시 정보; 또는
데이터 자원의 주파수 도메인 위치 지시 정보
중 적어도 하나를 포함한다.
제4 관점에 따르면, 본 출원은 또 다른 통신 방법을 제공한다. 방법은 다음을 포함한다: 제1 디바이스가 동기화 자원 구성 정보를 획득하고, 여기서 동기화 자원 구성 정보는 사이드링크의 제1 동기화 자원 및 제2 동기화 자원을 구성하는 데 사용되며, 제1 동기화 자원 및 제2 동기화 자원은 동기화 슬롯의 일부의 심볼을 점유하고; 제1 디바이스는 제1 동기화 자원 상에서 제1 동기화 신호 블록을 전송하고, 제2 동기화 자원 상에서 제2 동기화 신호 블록을 수신하거나; 또는 제1 디바이스는 제1 동기화 자원 상에서 제1 동기화 신호 블록을 수신하고, 제2 동기화 자원 상에서 제2 동기화 신호 블록을 전송한다.
네트워크 장치가 제1 디바이스에 대한 동기화 자원을 구성한 후, 동기화 슬롯에 제1 데이터를 전송하는 데 사용될 수 있는 심볼이 여전히 존재하는 경우, 제1 디바이스는 제1 디바이스가 동기화 슬롯에서 동기화 신호 블록을 전송하는지를 지시하기 위해 제1 관점에 따른 방법을 수행할 수 있다. 대안적으로, 제1 디바이스는 동기화 슬롯에서 제1 동기화 신호 블록을 전송하고, 제1 디바이스가 동기화 슬롯에서 제1 데이터를 전송하는지를 나타낼 수 있다. 전술한 솔루션에서, 동기화 슬롯에서 전송기와 수신기의 동작이 조정될 수 있다. 따라서, 동기화 슬롯에서의 송수신 충돌을 피할 수 있고, 동기화 슬롯에서의 정보 전송 신뢰성을 향상시킬 수 있다.
선택적으로, 동기화 자원 구성 정보는 다음:
동기화 신호의 주기성;
동기화 신호의 시간 도메인 오프셋;
동일한 주기의 동기화 신호의 양; 또는
동기화 신호의 주파수 도메인 위치
중 적어도 하나를 포함한다.
이러한 방식으로, 제1 디바이스는 동기화 신호의 정확한 위치를 직접 획득할 수 있어, 불필요한 블라인드 검출을 피할 수 있다.
선택적으로, 동기화 신호의 시간 도메인 오프셋의 단위는 슬롯 및/또는 심볼이다.
이러한 방식으로 슬롯에서 사용할 수 있는 모든 잠재적인 자원을 사용할 수 있으므로 자원의 낭비를 피할 수 있다.
선택적으로, 동기화 자원 구성 정보는 제1 동기화 자원이 동기화 슬롯의 전반부에 위치하고 제2 동기화 자원이 동기화 슬롯의 후반부에 위치하도록 구성하는 데 더 사용된다.
이와 같이 슬롯에서 사용할 수 있는 모든 잠재적 자원을 사용할 수 있으므로 자원의 낭비를 피할 수 있다.
선택적으로, 방법은 다음을 추가로 포함한다:
상이한 부반송파 간격에 대해, 제1 동기화 자원에 대해 상이한 양의 동기화 신호 블록이 구성될 수 있고; 및/또는
상이한 부반송파 간격에 대해, 제2 동기화 자원에 대해 상이한 양의 동기화 신호 블록이 구성될 수 있다.
선택적으로, 더 큰 부반송파 간격을 갖는 제1 동기화 자원에 대해 더 많은 동기화 신호 블록이 구성될 수 있다. 이러한 방식으로, 큰 부반송파 간격의 경우 더 많은 동기화 신호 블록이 구성되는 것을 보장할 수 있으므로, 큰 부반송파 간격의 커버리지가 작은 부반송파 간격의 커버리지와 동일할 수 있다.
제5 관점에 따르면, 본 출원은 또 다른 통신 방법을 제공한다. 방법은 다음을 포함한다: 네트워크 장치는 동기화 자원 구성 정보를 생성하고, 여기서 동기화 자원 구성 정보는 사이드링크의 제1 동기화 자원 및 제2 동기화 자원을 구성하는 데 사용되며, 제1 동기화 자원 및 제2 동기화 자원은 동기화 슬롯의 일부의 심볼을 점유하며; 네트워크 장치는 동기화 자원 구성 정보를 전송한다.
네트워크 장치가 제1 디바이스에 대한 동기화 자원을 구성한 후, 동기화 슬롯에 제1 데이터를 전송하는 데 사용될 수 있는 심볼이 여전히 존재하는 경우, 제1 디바이스는 제1 디바이스가 동기화 슬롯에서 동기화 신호 블록을 전송하는지를 지시하기 위해 제1 관점에 따른 방법을 수행할 수 있다. 대안적으로, 제1 디바이스는 동기화 슬롯에서 제1 동기화 신호 블록을 전송하고, 제1 디바이스가 동기화 슬롯에서 제1 데이터를 전송하는지를 나타낼 수 있다. 전술한 솔루션에서, 동기화 슬롯에서 전송기와 수신기의 동작이 조정될 수 있다. 따라서, 동기화 슬롯에서의 송수신 충돌을 피할 수 있고, 동기화 슬롯에서의 정보 전송 신뢰성을 향상시킬 수 있다.
선택적으로, 동기화 자원 구성 정보는 다음:
동기화 신호의 주기성;
동기화 신호의 시간 도메인 오프셋;
동일한 주기의 동기화 신호의 양; 또는
동기화 신호의 주파수 도메인 위치
중 적어도 하나를 포함한다.
이러한 방식으로, 제1 디바이스는 동기화 신호의 정확한 위치를 직접 획득할 수 있어, 불필요한 블라인드 검출을 피할 수 있다.
선택적으로, 동기화 신호의 시간 도메인 오프셋의 단위는 슬롯 및/또는 심볼이다.
이와 같이 슬롯에서 사용할 수 있는 모든 잠재적 자원을 사용할 수 있으므로 자원의 낭비를 피할 수 있다.
선택적으로, 동기화 자원 구성 정보는 제1 동기화 자원이 동기화 슬롯의 전반부에 위치하고 제2 동기화 자원이 동기화 슬롯의 후반부에 위치하도록 구성하는 데 더 사용된다.
이와 같이 슬롯에서 사용할 수 있는 모든 잠재적 자원을 사용할 수 있으므로 자원의 낭비를 피할 수 있다.
선택적으로, 방법은 다음을 추가로 포함한다:
상이한 부반송파 간격에 대해, 제1 동기화 자원에 대해 상이한 양의 동기화 신호 블록이 구성될 수 있고; 및/또는
상이한 부반송파 간격에 대해, 제2 동기화 자원에 대해 상이한 양의 동기화 신호 블록이 구성될 수 있다.
선택적으로, 더 큰 부반송파 간격을 갖는 제1 동기화 자원에 대해 더 많은 동기화 신호 블록이 구성될 수 있다. 이러한 방식으로, 큰 부반송파 간격의 경우 더 많은 동기화 신호 블록이 구성되는 것을 보장할 수 있으므로, 큰 부반송파 간격의 커버리지가 작은 부반송파 간격의 커버리지와 동일할 수 있다.
제6 관점에 따르면, 본 출원은 또 다른 통신 방법을 제공한다. 방법은 다음을 포함한다: 제1 디바이스는 제1 동기화 신호 블록을 생성하고, 여기서 제1 동기화 신호 블록이 점유하는 시간 도메인 자원은 적어도 하나의 프라이머리 동기화 신호 P 심볼, 적어도 하나의 세컨더리 동기화 신호 S 심볼, 및 적어도 2 개의 제어 정보 B 심볼를 포함하며; 그리고
제1 디바이스는 제1 동기화 신호 블록을 전송한다.
전술한 방법에 따르면, 제1 동기화 신호에 대한 동기화 신호의 기본 성능 및 제어 정보의 검출 가능한 성능을 구현할 수 있다.
제6 관점을 참조하여, 제6 관점의 제1 선택적 구현에서, 제1 동기화 신호 블록이 점유하는 시간 도메인 자원의 제1 심볼은 B 심볼이고, 및/또는 제1 동기화 신호 블록이 점유하는 시간 도메인 자원의 마지막 심볼은 갭이므로 수신기는 제1 제어 정보의 B 심볼에 대해 AGC 연산을 수행하여 검출 성능을 향상시킬 수 있다.
제6 관점 또는 제6 관점의 제1 선택적 구현을 참조하여, 제6 관점의 제2 선택적 구현에서, B 심볼의 양은 P 심볼의 양보다 크거나 동일하다. 이러한 방식으로 제어 정보의 충분한 검출 성능이 보장된다.
제6 관점 또는 제6 관점의 선택적 구현 중 어느 하나를 참조하면, 제6 관점의 제3 선택적 구현에서, P 심볼은 S 심볼에 인접하고, P 심볼의 배열 시퀀스 및 S 심볼은 다음 배열 순서 중 하나이다:
{P-S}, {P-P-S-S}, {P-S-P-S}, {P-P-S-S-S} 또는 {P-P-P-S-S-S}, 여기서 "-"는 두 개의 심볼이 시간 도메인에서 인접한다는 것을 나타낸다. 이러한 방식으로, P 심볼 및 S 심볼의 양호한 검출 성능이 보장되고 수신기의 수신이 용이해진다.
제6 관점 또는 제6 관점의 선택적 구현들 중 어느 하나를 참조하여, 제6 관점의 제4 선택적 구현에서,
제1 동기화 신호 블록이 점유하는 주파수 도메인 자원의 부반송파 간격은 15kHz이고, 제1 동기화 신호 블록이 위치하는 동기화 주기성에서 제1 동기화 신호 블록만이 존재하거나; 또는
제1 동기화 신호 블록이 점유하는 주파수 도메인 자원의 부반송파 간격은 30kHz이고, 제1 동기화 신호 블록이 위치하는 동기화 주기성에 또 다른 동기화 신호 블록이 존재하거나; 또는
제1 동기화 신호 블록이 점유하는 주파수 도메인 자원의 부반송파 간격은 60kHz이고, 제1 동기화 신호 블록이 위치하는 동기화 주기성에는 여전히 3 개의 다른 동기화 신호 블록이 존재하거나; 또는
제1 동기화 신호 블록이 점유하는 주파수 도메인 자원의 부반송파 간격은 120kHz이고, 제1 동기화 신호 블록이 위치하는 동기화 주기성에는 여전히 7 개의 다른 동기화 신호 블록이 존재한다.
전술한 방법은 더 높은 부반송파 간격에서 제1 동기화 신호 블록의 커버리지 성능을 보장하기 위해 사용된다.
제6 관점 또는 제6 관점의 선택적 구현들 중 어느 하나를 참조하여, 제6 관점의 제5 선택적 구현에서, 제1 동기화 신호 블록이 위치하는 동기화 주기성에 제2 동기화 신호가 여전히 존재한다. 제1 동기화 신호 블록 및 제2 동기화 신호 블록은 다음 네 가지 특징 중 적어도 하나를 갖는다:
제1 동기화 신호 블록이 점유하는 시간 도메인 자원의 B 심볼의 양은 제2 동기화 신호 블록이 점유하는 시간 도메인 자원의 B 심볼의 양과 상이하고;
제1 동기화 신호 블록이 점유하는 시간 도메인 자원에서 P 심벌과 S 심벌 사이의 간격은 제2 동기화 신호 블록이 점유하는 시간 도메인 자원에서 P 심벌과 S 심벌 사이의 간격과 상이하고;
제1 동기화 신호 블록이 점유하는 시간 도메인 자원에서 P 심벌이 사용하는 시퀀스는 제2 동기화 신호 블록이 점유하는 시간 도메인 자원에서 P 심벌이 사용하는 시퀀스와 상이하거나; 또는
제1 동기화 신호 블록이 점유하는 시간 도메인 자원에서 S 심볼에 의해 사용되는 시퀀스는 제2 동기화 신호 블록이 점유하는 시간 도메인 자원에서 S 심볼에 의해 사용되는 시퀀스와 상이하다.
전술한 방법에 따르면, 수신기는 두 개의 동기화 신호 블록의 차이에 기초하여 각 동기화 신호 블록의 상대적인 위치를 결정할 수 있어 수신기가 보다 정확한 타이밍 정보를 얻을 수 있다.
제6 관점의 제5 선택적 구현을 참조하면, 제6 관점의 제6 선택적 구현에서, 제1 동기화 신호 블록 및 제2 동기화 신호 블록은 동일한 슬롯에 위치하고, 제1 동기화 신호 블록 및 제2 동기화 신호 블록은 슬롯에서 시분할 다중화된다.
제6 관점 또는 제6 관점의 제1 또는 제2 선택적 구현을 참조하면, 제6 관점의 제7 선택적 구현에서, 제1 동기화 신호 블록이 점유하는 시간 도메인 자원은 하나의 P 심볼, 하나의 S 심볼 및 4개 또는 5 개의 B 심볼을 포함한다.
전술한 방법은 전체 제1 동기화 신호 블록의 오버헤드를 제어하기 위해 사용된다.
제6 관점의 제7 선택적인 구현을 참조하면, 제6 관점의 제8 선택적인 구현에서, 제1 동기화 신호 블록이 점유하는 시간 도메인 자원에서 심볼의 배열 시퀀스는 다음 배열 시퀀스 중 하나이다:
{B-P-B-B-B-S-B},
{B-P-B-B-B-S-G},
{B-P-B-B-B-S},
{B-P-B-B-S-B}, 또는
{B-P-B-B-S-G}, 여기서
G는 갭을 나타내고, "-"는 두 개의 심볼이 시간 도메인에서 인접한다는 것을 나타낸다.
제6 관점 또는 제6 관점의 제1 또는 제2 선택적 구현을 참조하면, 제6 관점의 제9 선택적 구현에서, 제1 동기화 신호 블록이 점유하는 시간 도메인 자원은 2 개의 P 심볼, 2 개의 S 심볼 및 4개 또는 5 개의 B 심볼을 포함한다.
제6 관점의 제9 선택적 구현을 참조하면, 제6 관점의 제10 선택적 구현에서, 제1 동기화 신호 블록이 점유하는 시간 도메인 자원의 심볼의 배열 시퀀스는 다음 배열 시퀀스 중 하나이다:
{B-P-B-B-B-S-B},
{B-P-B-B-B-S-G},
{B-P-S-B-B-B-B},
{B-P-S-B-B-B-G},
{B-P-B-B-B-S},
{B-P-B-B-S-B},
{B-P-B-B-S-G},
{B-P-S-B-B-B}, 또는
{B-P-S-B-B-G}, 여기서
G는 갭을 나타내고, "-"는 두 개의 심볼이 시간 도메인에서 인접한다는 것을 나타낸다.
제6 관점 또는 제6 관점의 제1 또는 제2 선택적 구현을 참조하면, 제6 관점의 제11 선택적 구현에서, 제1 동기화 신호 블록이 점유하는 시간 도메인 자원은 2개 또는 3 개의 P 심볼, 2개 또는 3 개의 S 심볼 및 6개, 7개 또는 8 개의 B 심볼을 포함한다.
제6 관점의 제11 선택적인 구현을 참조하면, 제6 관점의 제12 선택적인 구현에서, 제1 동기화 신호 블록이 점유하는 시간 도메인 자원에서 심볼의 배열 시퀀스는 다음 배열 시퀀스 중 하나이다:
{B-P-P-B-B-B-B-S-S-B},
{B-P-P-B-B-B-B-S-S-G},
{B-P-P-S-S-B-B-B-B-B},
{B-P-P-S-S-B-B-B-B-G},
{B-P-P-B-B-B-B-B-B-S-S-B},
{B-P-P-B-B-B-B-B-B-S-S-G},
{B-P-P-S-S-B-B-B-B-B-B-B}, 또는
{B-P-P-S-S-B-B-B-B-B-B-G}, 여기서
G는 갭을 나타내고, "-"는 두 개의 심볼이 시간 도메인에서 인접한다는 것을 나타낸다.
제6 관점 또는 제6 관점의 선택적 구현들 중 어느 하나를 참조하여, 제6 관점의 제13 선택적 구현에서, P 심볼, S 심볼, 또는 제1 동기화 신호 블록의 B 심볼은 다음: 11, 12 또는 20 중 하나이다.
전술한 방법에 따르면, 제1 동기화 신호 블록은 다양한 성능 대역폭에서 전송될 수 있다.
제6 관점 또는 제6 관점의 선택적 구현 중 어느 하나를 참조하면, 제6 관점의 제14 선택적 구현에서, 제1 동기화 신호 블록의 P 시퀀스 및 S 시퀀스의 길이는 모두 127비트이다.
전술한 방법은 동기화 신호 블록에서 P 시퀀스와 S 시퀀스의 성능을 보장하기 위해 사용된다.
제6 관점 또는 제6 관점의 선택적 구현들 중 어느 하나를 참조하여, 제6 관점의 제15 선택적 구현에서, 제1 디바이스가 제1 동기화 신호 블록을 생성하는 것은:
제1 디바이스는 CP-OFDM 방식으로 제1 동기화 신호 블록의 제어 정보를 생성하고, 여기서 제1 동기 신호 블록의 제어 정보가 위치하는 심볼에 주파수 영역에서 동일한 간격을 갖는 복조 기준 신호 DMRS가 존재한다.
제6 관점 또는 제6 관점의 선택적 구현들 중 어느 하나를 참조하면, 제6 관점의 제16 선택적 구현에서, 동기화 신호 블록의 CP의 유형은 일반 CP 또는 확장 CP이다.
제6 관점 또는 제6 관점의 선택적 구현들 중 어느 하나를 참조하면, 제6 관점의 제17 선택적 구현에서, 제1 동기화 신호 블록이 위치되는 슬롯에 사이드링크 제어 정보가 여전히 존재한다. 사이드링크 제어 정보와 제1 동기화 신호 블록은 제1 동기화 신호 블록이 위치하는 슬롯에서 시분할 다중화되며, 사이드링크 제어 정보는 전송을 지시하는 제어 정보 또는 피드백을 지시하는 제어 정보를 포함한다.
제6 관점 또는 제6 관점의 선택적 구현 중 어느 하나를 참조하여, 제6 관점의 제18 선택적 구현에서, 제1 동기화 신호 블록의 구조는 상이한 부반송파 간격에 따라 변하고, 제1 동기화 신호 블록은 P 심볼, S 심볼, B 심볼의 수량과 P 심볼, S 심볼 및 B 심볼의 상대적인 배열 시퀀스를 포함한다.
제6 관점의 제18 선택적인 구현을 참조하여, 제6 관점의 제19 선택적인 구현에서, 제1 동기화 신호 블록의 구조가 상이한 부반송파 간격에 따라 변한다는 것은 다음을 포함한다:
15kHz의 부반송파 간격을 갖는 제1 동기화 신호 블록의 P 심볼의 양은 다른 부반송파 간격을 갖는 제1 동기화 신호 블록의 P 심볼의 양보다 많고; 및/또는
15kHz의 부반송파 간격을 갖는 제1 동기화 신호 블록의 S 개의 심볼의 양은 다른 부반송파 간격의 제1 동기화 신호 블록의 S 개의 심볼의 양보다 많고; 및/또는
15kHz의 부반송파 간격을 갖는 제1 동기화 신호 블록의 B 개의 심볼의 양은 다른 부반송파 간격의 제1 동기화 신호 블록의 S 개의 심볼의 양보다 더 크다.
제7 관점에 따르면, 본 출원은 또 다른 통신 방법을 제공한다. 방법은 다음을 포함한다: 제2 디바이스는 제1 동기화 신호 블록을 수신하고, 여기서 제1 동기화 신호 블록이 점유하는 시간 도메인 자원은 적어도 하나의 프라이머리 동기화 신호 P 심볼, 적어도 하나의 세컨더리 동기화 신호 S 심볼, 및 적어도 2 개의 제어 정보 B 심볼을 포함하며; 제2 디바이스는 제1 동기화 신호 블록에 기초하여 슬롯 번호 및 시스템 프레임 번호를 획득한다.
전술한 방법에 따르면, 제1 동기화 신호에 대해 동기화 신호의 기본 성능 및 제어 정보의 검출 가능한 성능을 구현할 수 있다.
제7 관점을 참조하면, 제7 관점의 제1 선택적 구현에서, 제1 동기화 신호 블록이 점유하는 시간 도메인 자원의 제1 심볼은 B 심볼 및/또는 시간 도메인의 마지막 심볼이다. 제1 동기화 신호 블록이 점유하는 자원은 갭이므로 수신기는 제1 제어 정보의 B 심볼에 대해 AGC 연산을 수행하여 검출 성능을 향상시킬 수 있다.
제7 관점 또는 제7 관점의 제1 선택적 구현을 참조하면, 제7 관점의 제2 선택적 구현에서, B 심볼의 양은 P 심볼의 양보다 크거나 같다. 이러한 방식으로 제어 정보의 충분한 검출 성능이 보장된다.
제7 관점 또는 제7 관점의 선택적 구현들 중 어느 하나를 참조하여, 제7 관점의 제3 선택적 구현에서, P 심볼은 S 심볼에 인접하고, P 심볼 및 S 심볼은 다음 배열 순서 중 하나이다:
{P-S}, {P-P-S-S}, {P-S-P-S}, {P-P-S-S-S} 또는 {P-P-P-S-S-S}, 여기서 "-"는 두 개의 심볼이 시간 도메인에서 인접한다는 것을 나타낸다. 이러한 방식으로, P 심볼 및 S 심볼의 양호한 검출 성능이 보장되고 수신기의 수신이 용이해진다.
제7 관점 또는 제7 관점의 선택적 구현들 중 어느 하나를 참조하여, 제7 관점의 제4 선택적 구현에서,
제1 동기화 신호 블록이 점유하는 주파수 도메인 자원의 부반송파 간격은 15kHz이고, 제1 동기화 신호 블록이 위치하는 동기화 주기성에서 제1 동기화 신호 블록만이 존재하거나; 또는
제1 동기화 신호 블록이 점유하는 주파수 도메인 자원의 부반송파 간격은 30kHz이고, 제1 동기화 신호 블록이 위치하는 동기화 주기성에 또 다른 동기화 신호 블록이 존재하거나; 또는
제1 동기화 신호 블록이 점유하는 주파수 도메인 자원의 부반송파 간격은 60kHz이고, 제1 동기화 신호 블록이 위치하는 동기화 주기성에는 여전히 3 개의 다른 동기화 신호 블록이 존재하거나; 또는
제1 동기화 신호 블록이 점유하는 주파수 도메인 자원의 부반송파 간격은 120kHz이고, 제1 동기화 신호 블록이 위치하는 동기화 주기성에는 여전히 7 개의 다른 동기화 신호 블록이 존재한다.
제7 관점 또는 제7 관점의 선택적 구현들 중 어느 하나를 참조하여, 제7 관점의 제5 선택적 구현에서, 제1 동기화 신호 블록이 위치하는 동기화 주기성에 제2 동기화 신호가 여전히 존재한다. 제1 동기화 신호 블록 및 제2 동기화 신호 블록은 다음 네 가지 특징 중 적어도 하나를 갖는다.
제1 동기화 신호 블록이 점유하는 시간 도메인 자원의 B 심볼의 양은 제2 동기화 신호 블록이 점유하는 시간 도메인 자원의 B 심볼의 양과 상이하거나; 또는
제1 동기화 신호 블록이 점유하는 시간 도메인 자원에서 P 심벌과 S 심벌 사이의 간격은 제2 동기화 신호 블록이 점유하는 시간 도메인 자원에서 P 심벌과 S 심벌 사이의 간격과 상이하거나; 또는
제1 동기화 신호 블록이 점유하는 시간 도메인 자원에서 P 심벌이 사용하는 시퀀스는 제2 동기화 신호 블록이 점유하는 시간 도메인 자원에서 P 심벌이 사용하는 시퀀스와 상이하거나; 또는
제1 동기화 신호 블록이 점유하는 시간 도메인 자원에서 S 심볼에 의해 사용되는 시퀀스는 제2 동기화 신호 블록이 점유하는 시간 도메인 자원에서 S 심볼에 의해 사용되는 시퀀스와 상이하다.
제7 관점의 제5 선택적 구현을 참조하면, 제7 관점의 제6 선택적 구현에서, 제1 동기화 신호 블록 및 제2 동기화 신호 블록은 동일한 슬롯에 위치하고, 제1 동기화 신호 블록 및 제2 동기화 신호 블록은 슬롯에서 시분할 다중화된다.
제7 관점 또는 제7 관점의 제1 또는 제2 선택적 구현을 참조하면, 제7 관점의 제7 선택적 구현에서, 제1 동기화 신호 블록이 점유하는 시간 도메인 자원은 하나의 P 심볼, 하나의 S 심볼 및 4개 또는 5 개의 B 심볼을 포함한다.
제7 관점의 제7 선택적인 구현을 참조하면, 제7 관점의 제8 선택적인 구현에서, 제1 동기화 신호 블록이 점유하는 시간 도메인 자원에서 심볼의 배열 시퀀스는 다음 배열 시퀀스 중 하나이다:
{B-P-B-B-B-S-B},
{B-P-B-B-B-S-G},
{B-P-B-B-B-S},
{B-P-B-B-S-B}, 또는
{B-P-B-B-S-G}, 여기서
G는 갭을 나타내고, "-"는 두 개의 심볼이 시간 도메인에서 인접한다는 것을 나타낸다.
제7 관점 또는 제7 관점의 제1 또는 제2 선택적 구현을 참조하면, 제7 관점의 제9 선택적 구현에서, 제1 동기화 신호 블록이 점유하는 시간 도메인 자원은 2 개의 P 심볼, 2 개의 S 심볼 및 4개 또는 5 개의 B 심볼을 포함한다.
제7 관점의 제9 선택적 구현을 참조하면, 제7 관점의 제10 선택적 구현에서, 제1 동기화 신호 블록이 점유하는 시간 도메인 자원의 심볼의 배열 시퀀스는 다음 배열 시퀀스 중 하나이다:
{B-P-B-B-B-S-B},
{B-P-B-B-B-S-G},
{B-P-S-B-B-B-B},
{B-P-S-B-B-B-G},
{B-P-B-B-B-S},
{B-P-B-B-S-B},
{B-P-B-B-S-G},
{B-P-S-B-B-B}, 또는
{B-P-S-B-B-G}, 여기서
G는 갭을 나타내고, "-"는 두 개의 심볼이 시간 도메인에서 인접한다는 것을 나타낸다.
제7 관점 또는 제7 관점의 제1 또는 제2 선택적 구현을 참조하면, 제7 관점의 제11 선택적 구현에서, 제1 동기화 신호 블록이 점유하는 시간 도메인 자원은 2개 또는 3 개의 P 심볼, 2개 또는 3 개의 S 심볼 및 6개, 7개 또는 8 개의 B 심볼을 포함한다.
제7 관점의 제11 선택적인 구현을 참조하면, 제7 관점의 제12 선택적인 구현에서, 제1 동기화 신호 블록이 점유하는 시간 도메인 자원에서 심볼의 배열 시퀀스는 다음 배열 시퀀스 중 하나이다:
{B-P-P-B-B-B-B-S-S-B},
{B-P-P-B-B-B-B-S-S-G},
{B-P-P-S-S-B-B-B-B-B},
{B-P-P-S-S-B-B-B-B-G},
{B-P-P-B-B-B-B-B-B-S-S-B},
{B-P-P-B-B-B-B-B-B-S-S-G},
{B-P-P-S-S-B-B-B-B-B-B-B}, 또는
{B-P-P-S-S-B-B-B-B-B-B-G}, 여기서
G는 갭을 나타내고, "-"는 두 개의 심볼이 시간 도메인에서 인접한다는 것을 나타낸다.
제7 관점 또는 제7 관점의 선택적 구현들 중 어느 하나를 참조하여, 제6 관점의 제13 선택적 구현에서, P 심볼, S 심볼, 또는 제1 동기화 신호 블록의 B 심볼은 다음: 11, 12 또는 20 중 하나이다.
제7 관점 또는 제7 관점의 선택적 구현들 중 어느 하나를 참조하면, 제7 관점의 제14 선택적 구현에서, 제1 동기화 신호 블록의 P 시퀀스 및 S 시퀀스의 길이는 모두 127비트이다.
제7 관점 또는 제7 관점의 선택적 구현들 중 어느 하나를 참조하여, 제7 관점의 제15 선택적 구현에서, 제1 디바이스가 제1 동기화 신호 블록을 생성하는 것은:
제1 디바이스는 CP-OFDM 방식으로 제1 동기화 신호 블록의 제어 정보를 생성하고, 여기서 제1 동기화 신호 블록의 제어 정보가 위치하는 심볼의 주파수 도메인에서 동일한 공간을 갖는 복조 참조 신호(demodulation reference signal, DMRS)가 존재한다.
제7 관점 또는 제7 관점의 선택적 구현들 중 어느 하나를 참조하면, 제7 관점의 제16 선택적 구현에서, 동기화 신호 블록의 CP의 유형은 일반 CP 또는 확장 CP이다.
제7 관점 또는 제7 관점의 선택적인 구현들 중 어느 하나를 참조하면, 제7 관점의 제17 선택적인 구현에서, 제1 동기화 신호 블록이 위치되는 슬롯에 사이드링크 제어 정보가 여전히 존재한다. 사이드링크 제어 정보와 제1 동기화 신호 블록은 제1 동기화 신호 블록이 위치하는 슬롯에서 시분할 다중화되며, 사이드링크 제어 정보는 전송을 지시하는 제어 정보 또는 피드백을 지시하는 제어 정보를 포함한다.
제7 관점 또는 제7 관점의 선택적 구현들 중 어느 하나를 참조하여, 제7 관점의 제18 선택적 구현에서, 제1 동기화 신호 블록의 구조는 상이한 부반송파 간격에 따라 변하고, 제1 동기화 신호 블록은 P 심볼, S 심볼, B 심볼의 수량과 P 심볼, S 심볼 및 B 심볼의 상대적인 배열 시퀀스를 포함한다.
제7 관점의 제18 선택적인 구현을 참조하여, 제7 관점의 제19 선택적인 구현에서, 제1 동기화 신호 블록의 구조가 상이한 부반송파 간격에 따라 변한다는 것은 다음을 포함한다:
15kHz의 부반송파 간격을 갖는 제1 동기화 신호 블록의 P 심볼의 양은 다른 부반송파 간격을 갖는 제1 동기화 신호 블록의 P 심볼의 양보다 많고; 및/또는
15kHz의 부반송파 간격을 갖는 제1 동기화 신호 블록의 S 개의 심볼의 양은 다른 부반송파 간격의 제1 동기화 신호 블록의 S 개의 심볼의 양보다 많고; 및/또는
15kHz의 부반송파 간격을 갖는 제1 동기화 신호 블록의 S 개의 심볼의 양은 다른 부반송파 간격의 제1 동기화 신호 블록의 S 개의 심볼의 양보다 더 크다.
제8 관점에 따르면, 본 출원은 통신 디바이스를 제공한다. 장치는 단말 디바이스일 수 있거나 단말 디바이스의 칩일 수 있다. 장치는 프로세싱 유닛 및 송수신기 유닛을 포함할 수 있다. 장치가 단말 디바이스인 경우, 프로세싱 유닛은 프로세서일 수 있고, 송수신기 유닛은 송수신기일 수 있다. 단말 디바이스는 저장 유닛을 더 포함할 수 있고, 저장 유닛은 메모리일 수 있다. 저장 유닛은 명령을 저장하도록 구성되고, 프로세싱 유닛은 저장 유닛에 저장된 명령을 실행하여, 단말 디바이스는 제1 관점에 따른 방법을 수행한다. 장치가 단말 디바이스의 칩인 경우, 프로세싱 유닛은 프로세서일 수 있고, 송수신기 유닛은 입/출력 인터페이스, 핀, 회로 등일 수 있다. 프로세싱 유닛은 저장 유닛에 저장된 명령을 실행하여, 단말 디바이스가 제1 관점, 제2 관점, 제3 관점, 제4 관점, 제6 관점 또는 제7 관점 중 어느 하나에 따른 방법을 수행하도록 한다. 저장 유닛은 칩에 있는 저장 유닛(예를 들어, 레지스터 또는 캐시)일 수 있고, 단말 디바이스에 있으면서 칩 외부에 있는 저장 유닛(예를 들어, 읽기 전용 메모리 또는 랜덤 액세스 메모리)일 수 있다.
제9 관점에 따르면, 본 출원은 다른 통신 디바이스를 제공한다. 장치는 네트워크 장치일 수 있거나 네트워크 장치의 칩일 수 있다. 장치는 프로세싱 유닛 및 송수신기 유닛을 포함할 수 있다. 장치가 네트워크 디바이스인 경우, 프로세싱 유닛은 프로세서일 수 있고, 송수신기 유닛은 송수신기일 수 있다. 네트워크 장치는 저장 유닛을 더 포함할 수 있고, 저장 유닛은 메모리일 수 있다. 저장 유닛은 명령을 저장하도록 구성되고, 프로세싱 유닛은 저장 유닛에 저장된 명령을 실행하여, 네트워크 디바이스가 제2 관점에 따른 방법을 수행하도록 한다. 장치가 네트워크 장치의 칩인 경우, 프로세싱 유닛은 프로세서일 수 있고, 송수신기 유닛은 입/출력 인터페이스, 핀, 회로 등일 수 있다. 프로세싱 유닛은 저장 유닛에 저장된 명령을 실행하여, 네트워크 디바이스가 제5 관점에 따른 방법을 수행하도록 한다. 저장 유닛은 칩 내의 저장 유닛(예를 들어, 레지스터 또는 캐시)일 수 있고, 또는 네트워크 디바이스에 있으면서 칩 외부에 있는 저장 유닛(예를 들어, 읽기 전용 메모리 또는 랜덤 액세스 메모리)일 수 있다.
제10 관점에 따르면, 이 출원은 컴퓨터 판독 가능형 저장 매체를 제공한다. 컴퓨터 판독 가능한 저장 매체는 컴퓨터 프로그램을 저장하고, 컴퓨터 프로그램이 프로세서에 의해 실행될 때, 프로세서는 제1 관점, 제2 관점, 제3 관점, 제4 관점, 제6 관점, 또는 제7 관점 중 어느 하나에 따른 방법을 수행할 수 있다.
제11 관점에 따르면, 본 출원은 컴퓨터 판독 가능형 저장 매체를 제공한다. 컴퓨터 판독 가능 저장 매체는 컴퓨터 프로그램을 저장하고, 컴퓨터 프로그램이 프로세서에 의해 실행될 때, 프로세서는 제5 관점에 따른 방법을 수행할 수 있다.
제12 관점에 따르면, 이 출원은 컴퓨터 프로그램 제품을 제공한다. 컴퓨터 프로그램 제품은 컴퓨터 프로그램 코드를 포함하고, 컴퓨터 프로그램 코드가 프로세서에 의해 실행될 때, 프로세서는 제1 관점, 제2 관점, 제3 관점, 제4 관점, 제6 관점, 또는 제7 관점 중 어느 하나에 따른 방법을 수행할 수 있다.
제13 관점에 따르면, 이 출원은 컴퓨터 프로그램 제품을 제공한다. 컴퓨터 프로그램 제품은 컴퓨터 프로그램 코드를 포함하고, 컴퓨터 프로그램 코드가 프로세서에 의해 실행될 때, 프로세서는 제5 관점에 따른 방법을 수행할 수 있다.
도 1은 본 출원이 적용될 수 있는 통신 시스템의 개략도이다.
도 2는 본 출원에 따른 통신 방법의 개략도이다.
도 3은 본 출원에 따른 동기화 신호 블록 유형의 개략적인 구조도이다.
도 4는 본 출원에 따른 다른 유형의 동기화 신호 블록의 개략적인 구조도이다.
도 5는 본 출원에 따른 다른 통신 방법의 개략도이다.
도 6은 본 출원에 따른 동기화 신호 블록 자원 구성의 개략도이다.
도 7은 본 출원에 따른 동기화 주기성 구성의 개략도이다.
도 8은 본 출원에 따른 또 다른 통신 방법의 개략도이다.
도 9는 본 출원에 따른 통신 디바이스의 개략도이다.
도 10은 본 출원에 따른 단말 디바이스의 개략도이다.
도 11은 본 출원에 따른 네트워크 장치의 개략도이다.
현재 차량은 차량 대 차량(vehicle to vehicle, V2V) 통신, 차량 대 인프라(Vehicle to Infrastructure, V2I) 통신, 차량 대 보행자(vehicle to pedestrian, V2P) 통신 또는 차량 대 네트워크(vehicle to network, V2N) 통신을 통해 도로 상황 정보를 얻거나 적시에 정보 서비스를 받을 수 있다. 이러한 통신 방식을 통칭하여 V2X 통신이라고 할 수 있다. V2V 통신과 V2I 통신이 일반적인 예로 사용된다. 도 1은 V2V 통신 및 V2I 통신의 개략도이다. 도 1에 도시된 바와 같이, 차량은 V2V 통신을 통해 주변 차량에 주행 속도, 주행 방향, 특정 위치, 긴급 제동 여부 등의 차량 정보를 방송하여 주변 차량의 운전자가 주변 차량의 정보를 알 수 있도록 할 수 있다. 시야 밖의 교통 상황을 더 잘 파악하고 위험을 예측하고 더 나아가 위험을 피하기 위한 정보이다. V2I 통신을 위해, 전술한 보안 정보의 교환 외에도, 노변 유닛(roadside unit, RSU)과 같은 길가 기반 시설은 차량에 대한 다양한 서비스 정보 및 데이터 네트워크 접속을 제공할 수 있다.
차량은 롱텀 에볼루션(long term evolution, LTE) 시스템에서의 eNB(eNB), 5세대(fifth generation, 5G) 통신 시스템에서의 gNB(gNB), 글로벌 항법 위성 시스템(global navigation satellite system, GNSS)과 데이터를 추가로 교환할 수 있다. 예를 들어, 차량은 전술한 장치들로부터 동기화 신호를 획득할 수 있다.
도 1에 도시된 시나리오는 설명을 위한 예시일 뿐, 본 출원이 적용되는 통신 시스템은 이에 한정되지 않는다. 대안으로 다른 수량의 차량, eNB, gNB, RSU 및 GNSS가 있을 수 있다.
또한, 본 출원에서 설명하는 제1 디바이스 및 제2 디바이스는 도 1에 도시된 통신 기능을 갖는 차량일 수 있다. 도 1에 도시된 바와 같이, 차량 내 전자 시스템이 될 수도 있고, 휴대폰이 될 수도 있고, 웨어러블 전자 장치가 될 수도 있으며, V2X 프로토콜 또는 기지국 간의 중계 링크 프로토콜에 따라 통신을 수행하는 다른 통신 디바이스가 될 수도 있다.
다음은 본 출원에 따른 통신 방법의 상세한 예를 설명한다.
도 2는 본 출원에 따른 통신 방법을 도시한다. 방법(200)은 다음 단계를 포함한다.
S210: 제1 디바이스가 지시 정보를 전송하고, 여기서 지시 정보는 제1 디바이스가 사이드링크의 동기화 슬롯에서 제1 동기화 신호 블록을 전송하는지를 나타내는 데 사용되며, 동기화 슬롯은 동기화 신호 블록을 전송하는 데 사용된다.
S220: 제1 디바이스는 사이드링크의 동기화 슬롯에서 제1 데이터를 전송한다.
본 출원에서, 동기화 신호 블록은 사이드링크 동기화 신호 블록(sidelink synchronization signal block, S-SSB)이고, S-SSB는 프라이머리 사이드링크 동기화 신호(Primary Sidelink Synchronization Signal, PSSS), 세컨더리 사이드링크 동기화 신호(Secondary Sidelink Synchronization Signal, SSSS) 및 사이드링크 물리적 방송 채널(physical sidelink broadcast channel, PSBCH) 신호 중 적어도 하나의 유형의 정보를 포함한다.
S-SSB를 송수신하기 위한 슬롯이 동기화 슬롯이다. 동기화 슬롯의 지속 시간은 이 출원에서 제한되지 않는다. 예를 들어, 동기화 슬롯의 지속 시간은 부반송파 간격(subcarrier spacing, SCS)과 관련될 수 있다. 동기화 슬롯의 지속 시간은 부반송파 간격에 따라 달라진다. 예를 들어, 동기화 슬롯의 지속 시간은 1밀리초(ms), 0.5ms, 0.25ms, 0.125ms 등일 수 있다. 이것은 이 출원에서 제한되지 않는다.
제1 동기화 신호 블록은 하나의 S-SSB를 나타낸다. "제1"이라는 용어는 단지 제2 동기화 신호 블록과 구별하기 위해 사용되며, 다른 제한적인 의미를 갖지 않는다. 제1 데이터 및 제1 디바이스의 "제1"이라는 용어의 의미는 전술한 용어 "제1"의 의미와 유사하다.
제1 디바이스는 전송될 데이터(즉, 제1 데이터)를 갖는 통신 디바이스이다. 제1 데이터의 전송 시간이 동기화 슬롯에 있기 때문에 제1 데이터를 전송하기 전에 제1 디바이스가 동기화 슬롯에서 제1 동기화 신호 블록을 보내는지를 제1 디바이스는 나타내야 하며, 이에 따라 제1 데이터를 수신하는 제2 디바이스는 제1 동기화 신호 블록을 수신할 준비를 할지를 결정하거나, 수신기는 동기화 슬롯에서 제1 데이터가 시작하는 심볼 위치를 결정한다.
예를 들어, 지시 정보가 제1 디바이스가 동기화 슬롯에서 제1 S-SSB를 보낼 것이고 제2 디바이스가 동기화 슬롯에서 제1 디바이스가 보낸 제1 S-SSB를 수신해야 할 필요가 있다는 것을 나타낼 때, 제2 디바이스는 동기화 슬롯에서 제1 S-SSB의 시간 도메인 위치 및 제1 데이터에 기초하여 대응하는 수신 준비를 할 수 있다. 수신 준비는, 예를 들어, 제1 S-SSB를 수신한 후 하나의 심볼을 예약하고, 갭(GAP) 후에 자동 이득 제어(Automatic Gain Control, AGC) 처리를 수행하고, 그런 다음 해당 데이터를 수신하여 복조하는 것이다.
제1 디바이스가 제1 데이터 및 제1 S-SSB를 전송할 때, 제1 디바이스는 연속적인 전송 상태에 있고, 수신/전송 전환을 수행할 필요가 없다는 점에 유의해야 한다. 따라서, 제1 디바이스는 제1 데이터 및 제1 S-SSB를 계속해서 전송할 수 있고, 하나의 심볼을 예약할 필요가 없다. 확실히, 제1 디바이스는 대안적으로 제1 데이터와 제1 S-SSB 사이에 하나의 심볼을 예약하도록 선택할 수 있다.
지시 정보가 제1 디바이스가 동기화 슬롯에서 제1 S-SSB를 전송하지 않는다는 것을 나타낼 때, 제1 디바이스는 동기화 슬롯에서 제2 S-SSB를 수신하도록 선택할 수 있다. 제2 S-SSB는 우선순위가 높은 동기화 소스에 의해 전송된 동기화 신호일 수 있으며, 제1 디바이스는 제2 S-SSB를 기반으로 동기화를 수행할 수 있다.
이 경우, 제1 디바이스는 수신/전송 전환 또는 전송/수신 전환을 수행할 필요가 있다. 따라서 제2 S-SSB를 수신하고 제1 디바이스가 제1 데이터를 보내는 두 단계 사이에 하나의 갭이 분리되어야 한다. 전송/수신 전환이란, 제1 디바이스가 신호를 보낸 후 제1 디바이스의 듀플렉서를 전환하여 수신 상태로 전환하는 것을 의미한다. 수신/전송 전환은 신호를 수신한 후, 제1 디바이스가 제1 디바이스의 듀플렉서를 전환하여 전송 상태로 전환하는 것을 의미한다. 두 가지 방식 모두 특정 하드웨어 전환 시간이 있다. 따라서 이 작업을 수행하려면 하나의 갭의 기간이 필요하다.
수신/전송 전환에 필요한 하나의 갭 외에, 동기화 슬롯의 마지막 심볼도 전송/수신 전환을 구현하는 갭이다. 예를 들어, 제1 디바이스의 데이터 패킷은 하나의 슬롯에서 전송될 수 있고, 제1 디바이스가 다음 슬롯에서 수신 상태로 전환하는 경우, 동기화 슬롯의 마지막 갭을 이용하여 송수신 전환을 수행할 수 있다. 따라서 동기화 슬롯의 제1 디바이스가 어떤 정보를 수신하거나 전송하더라도 제1 디바이스는 동기화 슬롯의 마지막 심볼을 점유할 수 없다. 다시 말해, 제1 데이터가 점유하는 시간 도메인 심볼은 제1 동기화 신호 블록과 동기화 슬롯의 마지막 심볼이 점유하는 심볼이 아닌 다른 심볼이다. 제2 디바이스도 전술한 제약 조건을 준수해야 한다.
도 3 및 도 4는 본 출원에 따른 2가지 유형의 동기화 슬롯의 개략적인 구조도이다.
도 3에서, 제1 디바이스는 슬롯의 전반부에서 제2 S-SSB를 수신하고 슬롯의 후반부에서 제1 데이터를 전송한다. 제1 디바이스는 송수신 전환을 수행해야 하므로 제2 S-SSB와 제1 데이터는 하나의 갭으로 분리되어야 한다.
이에 대응하여, 제2 디바이스는 또한 슬롯의 전반부에서 제2 S-SSB를 수신할 수 있고, 슬롯의 후반부에서 제1 데이터를 수신할 수 있다. 제2 디바이스는 다른 전송기로부터 신호를 수신해야 하므로 제2 S-SSB를 수신한 후 제2 디바이스도 수신 준비를 위해 하나의 심볼을 예약해야 한다.
도 3 및 도 4에서, 제1 디바이스는 슬롯의 전반부에서 제1 S-SSB를 전송하고 슬롯의 후반부에서 제1 데이터를 전송한다. 제1 디바이스는 연속 전송 상태이므로 제1 S-SSB와 제1 데이터 사이에 하나의 갭을 예약할 필요가 없다.
이에 대응하여, 제2 디바이스는 또한 슬롯의 전반부에서 제1 S-SSB를 수신할 수 있고, 슬롯의 후반부에서 제1 데이터를 수신할 수 있다. 제2 디바이스는 동일한 전송기로부터 신호를 수신하기 때문에 제2 S-SSB를 수신한 후 제2 디바이스는 수신 준비를 위해 하나의 심볼을 예약할 필요가 없다.
도 3 및 도 3 4는 설명을 위한 예시일 뿐이다. 대안적으로, S-SSB 및 제1 데이터에 의해 점유되는 다른 양의 심볼이 있을 수 있다. 제1 데이터는 동기화 슬롯의 후반부의 심볼에 위치할 수 있거나, 동기화 슬롯의 전반부의 심볼에 위치할 수 있다.
제1 디바이스는 명시적 지시 방식으로 제2 디바이스를 나타낼 수 있다. 예를 들어, 지시 정보의 값은 제1 디바이스가 동기화 슬롯에서 제1 S-SSB를 전송하는지를 지시하는 데 사용된다. 지시 정보는 1비트 필드일 수 있다. 필드의 값이 "0"인 경우, 제1 디바이스가 동기화 슬롯에서 제1 S-SSB를 전송하지 않는다는 것을 나타낸다. 필드의 값이 "1"인 경우 제1 디바이스가 동기화 슬롯에서 제1 S-SSB를 보낸다는 것을 나타낸다. 필드는 독립적인 필드일 수도 있고, 다른 필드를 이용하여 묵시적으로 지시될 수도 있다. 이것은 이 출원에서 제한되지 않는다.
제1 디바이스가 제1 S-SSB를 전송할 때, 지시 정보는 제1 S-SSB의 PSBCH에 실려 전달될 수 있다.
대안적으로, 지시 정보는 사이드링크 제어 정보(sidelink control information, SCI)일 수 있고, SCI는 제1 데이터에 실려 전달될 수 있거나; 또는 지시 정보는 제1 데이터와 독립적인 하나의 정보일 수 있다. 이 경우, 제1 데이터의 전송 자원의 전부 또는 일부가 SCI의 전송 자원이다.
제1 디바이스는 대안적으로 묵시적 지시 방식으로 제2 디바이스를 나타낼 수 있다. 예를 들어, 제1 데이터의 복조 참조 신호(demodulation reference signal, DMRS)의 시퀀스는 제1 디바이스가 동기화 슬롯에서 제1 S-SSB를 전송하는지를 나타내는 데 사용된다. DMRS의 시퀀스가 제1 시퀀스인 경우, 이는 제1 디바이스가 동기화 슬롯에서 제1 S-SSB를 전송하지 않는다는 것을 나타낸다. DMRS의 시퀀스가 제2 시퀀스인 경우, 이는 제1 디바이스가 동기화 슬롯에서 제1 S-SSB를 전송한다는 것을 나타낸다.
유사하게, 제1 디바이스는 대안적으로 제1 데이터의 DMRS의 주파수 도메인 위치를 사용함으로써, 제1 디바이스가 동기화 슬롯에서 제1 S-SSB를 전송하는지를 나타낼 수 있다. DMRS의 주파수 도메인 위치가 제1 주파수 대역에 있는 경우, 이는 제1 디바이스가 동기화 슬롯에서 제1 S-SSB를 전송하지 않는다는 것을 나타낸다. DMRS의 주파수 도메인 위치가 제2 주파수 대역에 있는 경우, 이는 제1 디바이스가 동기화 슬롯에서 제1 S-SSB를 전송한다는 것을 나타낸다.
DMRS의 시퀀스가 지시에 사용되는 경우, 선택적으로, 시퀀스의 상이한 초깃값에 기초하여 해당 정보가 지시될 수 있다.
예를 들어, PSBCH의 DMRS는 제1 디바이스가 동기화 슬롯에서 제1 S-SSB를 전송하는지를 나타내기 위해 1비트의 두 가지 상태를 나타내는 데 사용된다. 지시를 위해 PSBCH에 의해 복조된 DMRS가 사용될 수 있고, 지시를 위해 DMRS를 생성하기 위한 시퀀스가 사용될 수 있다. 두 상태는 각각 DMRS의 두 가지 다른 시퀀스에 해당한다. 즉, 상태 1: DMRS의 시퀀스 1, 상태 2: DMRS의 시퀀스 2.
선택적으로, DMRS의 상이한 시퀀스를 생성하는 방식은 DMRS의 시퀀스의 초깃값을 사용하는 것일 수 있다. 예를 들어, DMRS를 생성하기 위한 시퀀스가 랜덤 시퀀스인 경우, 랜덤 시퀀스의 초깃값(cinit)은 다음 중 어느 하나의 방식으로 생성되고, DMRS에서 사용하는 랜덤 시퀀스는 cinit에 따라 생성된다:
; 또는
DMRS 시퀀스의 초깃값은 다음 식에 따라 결정되며:
; 또는
DMRS 시퀀스의 초깃값은 다음 식에 따라 결정되며:
, 여기서
xb는 지시되어야 하는 지시 정보를 나타내고, cinit은 DMRS 시퀀스의 초깃값을 나타내고, f(x)는 제2 파라미터의 함수이고, x는 제2 파라미터를 나타내고, mod는 모듈로 연산을 나타내고, m, N1, N2, M 및 N3은 미리 설정된 정수이다.
본 출원은 다른 통신 방법을 더 제공한다. 제1 디바이스는 동기화 슬롯에서 제1 S-SSB를 전송할 수 있고, 지시 정보를 사용하여 제1 디바이스가 동기화 슬롯에서 제1 데이터를 전송하는지를 나타낼 수 있다. 구체적인 구현은 다음과 같이 설명된다.
제1 디바이스는 지시 정보를 전송하고, 여기서 지시 정보는 제1 디바이스가 사이드링크의 동기화 슬롯에서 제1 데이터를 전송하는지를 나타내는 데 사용되고, 동기화 슬롯은 동기화 신호 블록을 전송하는 데 사용되며; 그리고
제1 디바이스는 사이드링크의 동기화 슬롯에서 제1 동기화 신호 블록을 전송한다.
선택적으로, 지시 정보는 제1 디바이스가 동기화 슬롯에서 제1 데이터를 전송하고, 제1 데이터가 점유하는 시간 도메인 자원이 제1 동기화 신호 블록이 점유하는 시간 도메인 자원에 인접한다는 것을 나타낸다.
선택적으로, 제1 데이터가 점유하는 시간 도메인 심볼은 제1 동기화 신호 블록과 동기화 슬롯의 마지막 심볼이 점유하는 심볼이 아닌 다른 심볼이다.
선택적으로, 지시 정보는 제1 동기화 신호 블록에 포함된다.
선택적으로, 지시 정보는 제1 동기화 신호 블록의 DMRS 시퀀스 또는 제1 동기화 신호 블록의 DMRS의 주파수 도메인 위치이다.
선택적으로, 지시 정보는 동기화 슬롯에서 제1 데이터를 전송하지 않도록 제1 디바이스를 지시한다.
선택적으로, 방법은 다음을 추가로 포함한다:
제1 디바이스는 제1 동기화 신호 블록이 점유하는 시간 도메인 자원과 제2 동기화 신호 블록이 점유하는 시간 도메인 자원이 하나의 갭으로 분리되는 동기화 슬롯에서 제2 동기화 신호 블록을 수신한다.
선택적으로, 제2 동기화 신호 블록이 점유하는 시간 도메인 심볼은 제1 동기화 신호 블록이 점유하는 심볼, 갭 및 동기화 슬롯의 마지막 심볼이 아닌 동기화 슬롯의 심볼이다.
선택적으로, 지시 정보는 제1 데이터의 전송 자원을 통해 전송되고, 지시 정보가 점유하는 심볼과 제1 동기화 신호 블록이 점유하는 심볼은 적어도 하나의 심볼로 분리된다.
제1 디바이스는 제1 디바이스가 동기화 슬롯에서 제1 데이터를 전송하는지를 명시적 지시 방식으로 나타낼 수 있거나, 제1 디바이스가 동기화 슬롯에서 제1 데이터를 전송하는지를 암시적 지시 방식으로 나타낼 수 있다.
예를 들어, 제1 S-SSB의 DMRS 시퀀스는 제1 디바이스가 동기화 슬롯에서 제1 데이터를 전송하는지를 나타내는 데 사용된다. DMRS의 시퀀스가 제1 시퀀스인 경우, 이는 제1 디바이스가 동기화 슬롯의 제1 데이터를 전송하지 않는다는 것을 나타낸다. DMRS의 시퀀스가 제2 시퀀스인 경우, 이는 제1 디바이스가 동기화 슬롯에서 제1 데이터를 전송한다는 것을 나타낸다.
유사하게, 제1 디바이스는 대안적으로 제1 S-SSB의 DMRS의 주파수 도메인 위치를 사용함으로써, 제1 디바이스가 동기화 슬롯에서 제1 데이터를 전송하는지를 나타낼 수 있다. DMRS의 주파수 도메인 위치가 제1 주파수 대역에 있는 경우, 이는 제1 디바이스가 동기화 슬롯에서 제1 데이터를 전송하지 않는다는 것을 나타낸다. DMRS의 주파수 도메인 위치가 제2 주파수 대역에 있는 경우, 이는 제1 디바이스가 동기화 슬롯에서 제1 데이터를 전송한다는 것을 나타낸다.
도 5는 본 출원에 따른 다른 통신 방법을 도시한다. 방법(500)은 다음 단계를 포함한다.
S510: 제1 디바이스는 제1 구성 정보 및 제2 구성 정보를 획득하고, 여기서 제1 구성 정보는 사이드링크의 제1 동기화 신호 블록 자원 및 제2 동기화 신호 블록 자원을 구성하는 데 사용되며, 제2 구성 정보는 사이드링크의 데이터 자원을 구성하는 데 사용되고, 제1 구성 정보를 사용하여 구성된 자원은 시간 도메인에서 제2 구성 정보를 사용하여 구성된 자원과 부분적으로 중첩한다.
S520: 제1 디바이스는 제1 구성 정보 및 제2 구성 정보에 기초하여 타깃 데이터 자원을 결정하고, 타깃 데이터 자원은 사이드링크의 데이터 자원에 속하고, 타깃 데이터 자원은 시간 도메인에서 제1 구성 정보를 사용하여 구성된 자원과 중첩되지 않는다.
S530: 제1 디바이스는 타깃 데이터 자원에 대한 사이드링크 데이터를 전송하거나 수신한다.
선택적으로, 제1 구성 정보 및 제2 구성 정보는 기지국에 의해 지시될 수 있다. 예를 들어, 두 개의 구성 정보는 시스템 메시지(system information block, SIB), 무선 자원 제어(radio resource control, RRC) 메시지, 또는 다운링크 제어 정보(downlink control information, DCI)에 실려 전달될 수 있다. 선택적으로, 제1 구성 정보 및 제2 구성 정보는 미리 구성된(preconfigured) 정보를 사용하여 표시될 수 있다.
제1 디바이스는 도 1에 도시된 eNB, gNB 또는 RSU일 수 있다. 각 동기화 신호 블록 자원은 하나 이상의 S-SSB를 전송하는 데 사용될 수 있다. 각 데이터 자원은 또한 하나 이상의 데이터 조각을 전송하는 데 사용될 수 있다. 본 출원에서, 달리 명시되지 않는 한 데이터는 S-SSB 이외의 정보, 예를 들어 서비스 데이터 및/또는 제어 정보를 의미한다.
제1 디바이스에 대해 네트워크 장치에 의해 구성된 상이한 사이드링크 자원은 중첩될 수 있다. S-SSB는 다른 데이터의 정상적인 수신을 보장하기 위한 전제 조건이기 때문에 일반적으로 S-SSB 자원은 상대적으로 높은 우선순위를 갖는다. S-SSB 자원이 데이터 자원과 중첩하는 경우 제1 디바이스는 사이드링크 데이터를 보낼 때 중첩하는 자원을 사용하지 않아야 한다. 다시 말해, 제1 디바이스는 중첩된 자원을 포함하지 않는 타깃 데이터 자원을 결정하고 타깃 데이터 자원에서 사이드링크 데이터를 보내거나 수신하여 S-SSB에 대한 사이드링크 데이터의 영향을 방지해야 한다.
선택적으로, 제1 구성 정보는 다음 정보:
제1 동기화 신호 블록 자원 및 제2 동기화 신호 블록 자원의 주기성;
제1 동기화 신호 블록 자원과 제2 동기화 신호 블록 자원 사이의 시간 도메인 오프셋;
하나의 주기에서 제1 동기화 신호 블록 자원 및 제2 동기화 신호 블록 자원의 동기화 신호 블록의 수량; 또는
제1 동기화 신호 블록 자원 및 제2 동기화 신호 블록 자원의 주파수 도메인 위치
중 적어도 하나를 포함한다.
시간 도메인 오프셋의 단위는 슬롯 및/또는 심볼이다. 예를 들어, 오프셋은 제1 동기화 신호 블록의 위치가 제2 슬롯의 7번째 심볼부터 시작하여 제1 동기화 신호 블록이 배치되는 심볼이거나; 또는 3번째 슬롯의 인덱스 0의 심볼부터 제1 동기화 신호 블록이 위치하는 심볼일 수 있다 것을 나타낼 수 있다.
선택적으로, 제2 구성 정보는 다음 정보 중 적어도 하나를 포함한다:
데이터 자원의 시간 도메인 위치 지시 정보;
데이터 자원의 주기성 지시 정보; 또는
데이터 자원의 주파수 도메인 위치 지시 정보.
시간 도메인 위치 지시 정보는 데이터 자원이 위치하는 슬롯 및/또는 슬롯 내 특정 심볼 위치를 지시한다. 시간 도메인 위치 지시 정보는 비트맵 방식으로 실려 잔달될 수 있다.
도 6은 제1 S-SSB 자원 및 제2 S-SSB 자원을 설정하는 방법을 나타낸다. 두 자원은 하나의 슬롯에 구성되며 두 자원은 슬롯에서 시분할 다중화된다.
도 7은 하나의 동기화 주기에서 제1 S-SSB 자원과 제2 S-SSB 자원의 구성을 나타낸다. 동기화 주기의 지속 시간은 예를 들어 160밀리초(ms)이다.
제1 S-SSB 자원 및 제2 S-SSB 자원을 결정한 후, 제1 디바이스는 제1 S-SSB 자원 상에서 제1 S-SSB를 수신하고, 제2 S-SSB 자원 상에서 제2 S-SSB를 전송할 수 있거나; 또는 제1 디바이스는 제1 S-SSB 자원 상에서 제1 S-SSB를 전송하고, 제2 S-SSB 자원 상에서 제2 S-SSB를 수신할 수 있다.
제1 S-SSB 자원과 제2 S-SSB 자원이 하나의 슬롯(예를 들어, 제1 슬롯)에 구성되는 경우, 슬롯에 남아 있는 시간 도메인 자원이 상당히 적으므로 제1 디바이스에 의해 결정되는 타깃 데이터 자원은 다른 슬롯(예를 들어, 제2 슬롯)에 위치한다. 따라서, 사이드링크 데이터의 비트율을 높일 수 있고, 전송 신뢰성을 향상시킬 수 있다.
제1 S-SSB 자원 및 제2 S-SSB 자원이 2 개의 슬롯(예를 들어, 제1 슬롯 및 제2 슬롯)에 구성되는 경우, 슬롯에 남아 있는 시간 도메인 자원은 사이드링크 데이터의 전송에 더 사용될 수 있다. 따라서, 제1 디바이스에 의해 결정된 타깃 데이터 자원은 제1 슬롯 및/또는 제2 슬롯에 위치할 수 있어, 자원 활용도가 향상될 수 있고, 제1 디바이스에 의한 데이터 전송의 지연이 감소될 수 있다.
제1 디바이스는 사이드링크 데이터의 정보의 양에 기초하여 타깃 데이터 자원의 위치를 결정할 수 있다. 정보의 양이 상대적으로 작은 경우 타깃 데이터 자원이 제1 슬롯 및/또는 제2 슬롯에 위치한다고 결정할 수 있다. 정보의 양이 상대적으로 큰 경우 타깃 데이터 자원이 제3 슬롯에 위치한다고 결정할 수 있다.
예를 들어, 사이드링크 데이터가 제어 정보인 경우, 제1 디바이스는 제1 슬롯 및/또는 제2 슬롯에서 제어 정보를 전송(전송 및/또는 수신)할 수 있다. 사이드링크 데이터가 서비스 데이터인 경우, 제1 디바이스는 제3 슬롯에서 서비스 데이터를 전송(전송 및/또는 수신)할 수 있다.
방법(500)은 방법(200)과 조합하여 사용될 수 있다는 것을 이해해야 한다. 예를 들어, 제1 디바이스가 제1 S-SSB 자원 및 제2 S-SSB 자원을 결정한 후, 제1 데이터가 추가로 전송될 수 있다면 동기화 슬롯에서, 예를 들어, 제1 S-SSB 자원 및 제2 S-SSB 자원이 하나의 슬롯에 없는 경우, 제1 디바이스는 방법(200)을 수행할 수 있다. 방법(200)은 다음을 포함한다: 제1 디바이스가 제2 디바이스에 지시 정보를 전송하며, 여기서 지시 정보는 동기화 신호 블록이 제1 S-SSB 자원이 위치하는 동기화 슬롯에서 전송되는지를 나타내고, 및/또는 동기화 신호 블록이 제2 S-SSB 자원이 위치하는 동기화 슬롯에서 전송되는지를 나타낸다.
도 8은 본 출원에 따른 또 다른 통신 방법을 도시한다. 방법(800)은 다음 단계를 포함한다.
S810: 제1 디바이스는 동기화 자원 구성 정보를 획득하고, 여기서 동기화 자원 구성 정보는 사이드링크의 제1 동기화 자원 및 제2 동기화 자원을 구성하는 데 사용되며, 제1 동기화 자원 및 제2 동기화 자원은 동기화 슬롯의 일부의 심볼을 점유한다.
S820: 제1 디바이스는 제1 동기화 자원 상에서 제1 동기화 신호 블록을 전송하고, 제2 동기화 자원 상에서 제2 동기화 신호 블록을 수신하거나; 또는 제1 디바이스는 제1 동기화 자원 상에서 제1 동기화 신호 블록을 수신하고, 제2 동기화 자원 상에서 제2 동기화 신호 블록을 전송한다.
제1 디바이스가 데이터를 전송하지 않는 경우, 네트워크 장치는 제1 디바이스에 대한 데이터 자원을 구성할 필요가 없다. 이러한 방식으로, 제1 디바이스는 동기화 자원 상에서 S-SSB를 직접 전송할 수 있다.
동기화 자원 설정 정보는 미리 설정된 정보, 예를 들어, 통신 프로토콜에 미리 설정된 정보일 수 있다. 대안으로, 동기화 자원 구성 정보는 네트워크 디바이스로부터 제1 디바이스에 의해 수신된 정보일 수 있다. 예를 들어, 네트워크 디바이스는 SIB 시그널링, RRC 시그널링 또는 DCI 시그널링을 사용하여 제1 디바이스에 대한 제1 동기화 자원 및 제2 동기화 자원을 구성하고, SIB 시그널링, RRC 시그널링 또는 DCI 시그널링은 동기화 자원 구성 정보를 실어 전달한다.
선택적으로, 동기화 자원 구성 정보는 다음:
동기화 신호의 주기성;
동기화 신호의 시간 도메인 오프셋;
동일한 주기의 동기화 신호의 양; 또는
동기화 신호의 주파수 도메인 위치
중 적어도 하나를 포함한다.
선택적으로, 동기화 신호의 시간 도메인 오프셋의 단위는 슬롯 및/또는 심볼이다. 예를 들어, 오프셋은 하나의 슬롯 또는 하나의 심볼일 수 있거나 3 개의 슬롯에 5 개의 심볼을 더한 것일 수 있다.
선택적으로, 동기화 자원 구성 정보는 제1 동기화 자원이 동기화 슬롯의 전반부에 위치하고 제2 동기화 자원이 동기화 슬롯의 후반부에 위치하도록 구성하는 데 더 사용된다.
선택적으로, 본 명세서에서, 동기화 슬롯의 전반부는 동기화 신호 블록에 사용되며 슬롯의 제1 심볼부터 점유되는 복수의 심볼을 지칭한다. 동기화 슬롯의 후반부는 동기화 신호 블록에 사용되는 복수의 심볼로서, 슬롯 중앙의 심볼로부터 시작하여 슬롯의 마지막 심볼까지 점유되는 복수의 심볼을 의미한다.
선택적으로, 방법(800)에서, 동기화 자원 구성 정보를 사용하여 구성된 동기화 자원은 다음과 같은 특징을 더 갖는다:
상이한 부반송파 간격에 대해, 제1 동기화 자원에 대해 상이한 양의 동기화 신호 블록이 구성될 수 있고; 및/또는
상이한 부반송파 간격에 대해, 제2 동기화 자원에 대해 상이한 양의 동기화 신호 블록이 구성될 수 있다.
선택적으로, 구성 가능한 동기화 신호 블록의 수량은 사용 가능한 동기화 신호 블록의 최대 수량일 수 있거나 실제로 사용하도록 구성된 동기화 신호 블록의 수량일 수 있다.
예를 들어, 동기화 신호의 부반송파 간격은 15kHz이고, 제1 동기 자원과 제2 동기 자원은 모두 하나의 S-SSB를 실어 전달하거나; 또는
동기화 신호가 점유하는 주파수 도메인 자원의 부반송파 간격은 30kHz이고, 제1 동기 자원과 제2 동기 자원은 모두 2 개의 S-SSB를 나실어 전달하거나; 또는
동기화 신호가 점유하는 주파수 도메인 자원의 부반송파 간격은 60kHz이고, 제1 동기 자원과 제2 동기 자원은 모두 4 개의 S-SSB를 실어 전달하거나; 또는
동기화 신호가 점유하는 주파수 도메인 자원의 부반송파 간격은 120kHz이고, 제1 동기 자원과 제2 동기 자원은 모두 8 개의 S-SSB를 실어 전달한다.
방법(800)은 방법(200)과 조합하여 사용될 수 있다는 것을 이해해야 한다. 예를 들어, 제1 디바이스가 제1 S-SSB 자원 및 제2 S-SSB 자원을 결정한 후, 제1 데이터가 추가로 전송될 수 있다면 동기화 슬롯에서, 제1 디바이스는 방법(200)을 수행할 수 있다. 방법(200)은 다음을 포함한다: 제1 디바이스는 제2 디바이스에 지시 정보를 전송하고, 여기서 지시 정보는 동기화 신호 블록이 S-SSB 자원이 위치하는 제1 디바이스가 있는 동기화 슬롯에서 전송되는지를 나타내며, 및/또는 동기화 신호 블록이 제2 S-SSB 자원이 위치하는 동기화 슬롯에서 전송되는지를 나타낸다.
이상은 주로 단말 디바이스의 관점에서 본 출원에서 제공되는 통신 방법을 설명하였다. 네트워크 장치의 처리 프로세스와 단말 디바이스의 처리 프로세스 사이에는 대응 관계가 있다. 예를 들어, 단말 디바이스가 네트워크 장치로부터 구성 정보를 수신한다는 것은 네트워크 장치가 구성 정보를 보낸다는 것을 의미한다. 단말 디바이스가 네트워크 장치에 정보를 보낸다는 것은 네트워크 장치가 단말 디바이스로부터 정보를 수신한다는 것을 의미한다. 따라서, 위의 일부 부분에서 네트워크 장치의 처리 과정이 명확하게 설명되지 않은 경우에도, 당업자는 단말 디바이스의 처리 과정을 기반으로 네트워크 장치의 처리 과정을 명확하게 이해할 수 있을 것이다.
이상은 본 출원에서 제공되는 통신 방법을 상세히 설명하였다. 다음은 이 출원에서 제공하는 새로운 동기화 신호 블록의 예를 설명한다. 전술한 각각의 방법에서 동기화 신호 블록은 아래에서 설명하는 새로운 동기화 신호 블록으로 대체될 수 있다는 점에 유의해야 한다. 예를 들어, 제1 디바이스는 다음 동기화 신호 블록을 생성하고 동기화 신호 블록을 전송할 수 있다. 이에 대응하여, 제2 디바이스는 다음의 동기화 신호 블록을 수신하고, 동기화 신호 블록으로부터 슬롯 번호 및 시스템 프레임 번호를 획득할 수 있다.
본 출원에서 제공하는 새로운 동기화 신호 블록이 점유하는 시간 도메인 자원은 적어도 하나의 PSSS 심볼, 적어도 하나의 SSSS 심볼, 및 적어도 두 개의 PSBCH 심볼을 포함한다. PSSS 심볼은 PSSS를 실어 전달하는 심볼이며, P 심볼 또는 줄여서 P로 지칭될 수 있다. SSSS 심볼은 SSSS를 실어 전달하는 심볼이며, S 심볼 또는 줄여서 S라고 할 수 있다. PSBCH 심볼은 PSBCH를 실어 전달하는 심볼이며, B 심볼 또는 줄여서 B로 지칭될 수 있다.
이해의 편의를 위해 새로운 동기화 신호 블록을 제1 동기화 신호 블록이라고 한다. 달리 명시되지 않는 한, 후술하는 제1 동기화 신호 블록을 새로운 동기화 신호 블록이라고 한다.
선택적으로, 제1 동기화 신호 블록이 점유하는 시간 도메인 자원의 제1 심볼은 B 심볼이고 및/또는 제1 동기화 신호 블록이 점유하는 시간 도메인 자원의 마지막 심볼은 갭이다.
선택적으로, B 심볼의 양은 P 심볼의 양보다 크거나 같다.
선택적으로, P 심볼은 S 심볼에 인접하고, P 심볼과 S 심볼의 배열 시퀀스는 다음 배열 시퀀스 중 하나이다:
{P-S}, {P-P-S-S}, {P-S-P-S}, {P-P-S-S-S} 또는 {P-P-P-S-S-S}, 여기서 "-"는 두 개의 심볼이 시간 도메인에서 인접한다는 것을 나타낸다.
선택적으로, 제1 동기화 신호 블록이 점유하는 주파수 도메인 자원의 부반송파 간격은 15kHz이고, 제1 동기화 신호 블록이 위치하는 동기화 주기성에 제1 동기화 신호 블록만이 존재하거나; 또는
제1 동기화 신호 블록이 점유하는 주파수 도메인 자원의 부반송파 간격은 30kHz이고, 제1 동기화 신호 블록이 위치하는 동기화 주기성에 또 다른 동기화 신호 블록이 존재하거나; 또는
제1 동기화 신호 블록이 점유하는 주파수 도메인 자원의 부반송파 간격은 60kHz이고, 제1 동기화 신호 블록이 위치하는 동기화 주기성에 여전히 3 개의 다른 동기화 신호 블록이 존재하거나; 또는
제1 동기화 신호 블록이 점유하는 주파수 도메인 자원의 부반송파 간격은 120kHz이고, 제1 동기화 신호 블록이 위치하는 동기화 주기성에 여전히 7 개의 다른 동기화 신호 블록이 존재한다.
선택적으로, 제1 동기화 신호 블록이 위치하는 동기화 주기에 제2 동기화 신호 블록이 여전히 존재한다. 제1 동기화 신호 블록 및 제2 동기화 신호 블록은 다음 네 가지 특징 중 적어도 하나를 갖는다:
제1 동기화 신호 블록이 점유하는 시간 도메인 자원의 B 심볼의 양은 제2 동기화 신호 블록이 점유하는 시간 도메인 자원의 B 심볼의 양과 상이하고;
제1 동기화 신호 블록이 점유하는 시간 도메인 자원에서 P 심벌과 S 심벌 사이의 간격은 제2 동기화 신호 블록이 점유하는 시간 도메인 자원에서 P 심벌과 S 심벌 사이의 간격과 상이하고;
제1 동기화 신호 블록이 점유하는 시간 도메인 자원에서 P 심벌이 사용하는 시퀀스는 제2 동기화 신호 블록이 점유하는 시간 도메인 자원에서 P 심벌이 사용하는 시퀀스와 상이하거나; 또는
제1 동기화 신호 블록이 점유하는 시간 도메인 자원에서 S 심볼에 의해 사용되는 시퀀스는 제2 동기화 신호 블록이 점유하는 시간 도메인 자원에서 S 심볼에 의해 사용되는 시퀀스와 상이하다.
선택적으로, 제1 동기화 신호 블록 및 제2 동기화 신호 블록은 동일한 슬롯에 위치하고, 제1 동기화 신호 블록 및 제2 동기화 신호 블록은 슬롯에서 시분할 다중화된다.
전술한 솔루션은 수신기가 동기화 신호 블록의 소스를 결정하도록 도울 수 있다.
선택적으로, 제1 동기화 신호 블록이 점유하는 시간 도메인 자원은 1 개의 P 심볼, 1 개의 S 심볼 및 4개 또는 5 개의 B 심볼을 포함한다.
선택적으로, 제1 동기화 신호 블록이 점유하는 시간 도메인 자원에서 심볼의 배열 시퀀스는 다음 배열 시퀀스 중 하나이다:
{B-P-B-B-B-S-B},
{B-P-B-B-B-S-G},
{B-P-B-B-B-S},
{B-P-B-B-S-B}, 또는
{B-P-B-B-S-G}, 여기서
G는 갭을 나타내고, "-"는 두 개의 심볼이 시간 도메인에서 인접한다는 것을 나타낸다.
선택적으로, 제1 동기화 신호 블록이 점유하는 시간 도메인 자원은 2 개의 P 심볼, 2 개의 S 심볼, 및 4개 또는 5 개의 B 심볼을 포함한다.
선택적으로, 제1 동기화 신호 블록이 점유하는 시간 도메인 자원에서 심볼의 배열 시퀀스는 다음 배열 시퀀스 중 하나이다:
{B-P-B-B-B-S-B},
{B-P-B-B-B-S-G},
{B-P-S-B-B-B-B},
{B-P-S-B-B-B-G},
{B-P-B-B-B-S},
{B-P-B-B-S-B},
{B-P-B-B-S-G},
{B-P-S-B-B-B}, 또는
{B-P-S-B-B-G}, 여기서
G는 갭을 나타내고, "-"는 두 개의 심볼이 시간 도메인에서 인접한다는 것을 나타낸다.
선택적으로, 제1 동기화 신호 블록이 점유하는 시간 도메인 자원은 2 또는 3 개의 P 심볼, 2 또는 3 개의 S 심볼, 및 6, 7 또는 8 개의 B 심볼을 포함한다.
8 개의 B 심볼을 포함하는 제1 동기화 신호 블록은 PSBCH 대역폭이 20 개의 PRB인 시나리오에서 사용될 수 있다.
선택적으로, 제1 동기화 신호 블록이 점유하는 시간 도메인 자원에서 심볼의 배열 시퀀스는 다음 배열 시퀀스 중 하나이다:
{B-P-P-B-B-B-B-S-S-B},
{B-P-P-B-B-B-B-S-S-G},
{B-P-P-S-S-B-B-B-B-B},
{B-P-P-S-S-B-B-B-B-G},
{B-P-P-B-B-B-B-B-B-S-S-B},
{B-P-P-B-B-B-B-B-B-S-S-G},
{B-P-P-S-S-B-B-B-B-B-B-B}, 또는
{B-P-P-S-S-B-B-B-B-B-B-G}, 여기서
G는 갭을 나타내고, "-"는 두 개의 심볼이 시간 도메인에서 인접한다는 것을 나타낸다.
선택적으로, 제1 동기화 신호 블록에서 P 심볼, S 심볼 또는 B 심볼이 점유하는 주파수 도메인 자원 블록의 양은 11, 12 또는 20 중 하나이다.
선택적으로, 제1 동기화 신호 블록의 P 시퀀스 및 S 시퀀스의 길이는 모두 127비트이다.
선택적으로, 제1 디바이스는 CP-OFDM 방식으로 제1 동기화 신호 블록의 제어 정보를 생성하며, 여기서 복조 기준 신호 DMRS는 제1 동기화 신호 블록이 존재한다.
선택적으로, 동기화 신호 블록의 CP의 종류는 일반 CP 또는 확장 CP이다.
선택적으로, 제1 동기화 신호 블록이 위치하는 슬롯에는 여전히 사이드링크 제어 정보가 있다. 사이드링크 제어 정보와 제1 동기화 신호 블록은 제1 동기화 신호 블록이 위치하는 슬롯에서 시분할 다중화되며, 사이드링크 제어 정보는 전송을 지시하는 제어 정보 또는 피드백을 지시하는 제어 정보를 포함한다.
선택적으로, 제1 동기화 신호 블록의 구조는 상이한 부반송파 간격에 따라 변하고, 제1 동기화 신호 블록의 구조는 P 심볼, S 심볼 및 B 심볼의 양과 P 심볼, S 심볼 및 B 심볼의 상대적인 배열 시퀀스를 포함한다.
선택적으로, 제1 동기화 신호 블록의 구조가 상이한 부반송파 간격에 따라 변한다는 것은 다음:
15kHz의 부반송파 간격을 갖는 제1 동기화 신호 블록의 P 심볼의 양은 다른 부반송파 간격을 갖는 제1 동기화 신호 블록의 P 심볼의 양보다 많다; 및/또는
15kHz의 부반송파 간격을 갖는 제1 동기화 신호 블록의 S 개의 심볼의 양은 다른 부반송파 간격의 제1 동기화 신호 블록의 S 개의 심볼의 양보다 많다; 및/또는
15kHz의 부반송파 간격을 갖는 제1 동기화 신호 블록의 S 개의 심볼의 양은 다른 부반송파 간격의 제1 동기화 신호 블록의 S 개의 심볼의 양보다 더 크다
를 포함한다.
이상은 본 출원에 따른 통신 방법의 예를 상세히 설명하였다. 전술한 기능을 구현하기 위해, 통신 디바이스는 기능을 수행하기 위한 대응하는 하드웨어 구조 및/또는 소프트웨어 모듈을 포함한다는 것이 이해될 수 있다. 당업자는 본 명세서에 개시된 실시예에서 설명된 예의 단위 및 알고리즘 단계와 함께, 이 출원이 하드웨어 또는 하드웨어와 컴퓨터 소프트웨어의 조합에 의해 구현될 수 있음을 쉽게 인식할 것이다. 기능이 하드웨어에 의해 수행되는지 아니면 컴퓨터 소프트웨어에 의해 구동되는 하드웨어에 의해 수행되는지는 기술 솔루션의 특정 애플리케이션 및 설계 제약 조건에 따라 다르다. 당업자는 각각의 특정 애플리케이션에 대해 설명된 기능을 구현하기 위해 다른 방법을 사용할 수 있지만 구현이 이 출원의 범위를 벗어나는 것으로 간주되어서는 안 된다.
본 출원에서, 통신 디바이스는 전술한 방법 예에 기초하여 기능 유닛으로 분할될 수 있다. 예를 들어, 각각의 기능 단위는 분할을 통해 획득될 수 있거나, 둘 이상의 기능이 하나의 처리 단위에 통합될 수 있다. 통합 유닛은 하드웨어의 형태로 구현될 수도 있고, 소프트웨어 기능 유닛의 형태로 구현될 수도 있다. 본 출원에서 단위 분할은 예시이며 단지 논리적 기능 분할에 불과하다는 점에 유의해야 한다. 실제 구현 시 다른 분할 방식을 사용할 수 있다.
도 9는 본 출원에 따른 통신 디바이스의 개략적인 구조도이다. 통신 디바이스(900)는 전술한 방법 실시예에서 설명된 방법을 구현하도록 구성될 수 있다. 통신 디바이스(900)는 칩, 네트워크 장치 또는 단말 디바이스일 수 있다.
통신 디바이스(900)는 하나 이상의 프로세서(901)를 포함한다. 하나 이상의 프로세서(901)는 도 3에 도시된 방법 실시예의 방법을 구현하는 데 있어서 통신 디바이스(900)를 지원할 수 있다. 프로세서(901)는 범용 프로세서 또는 특수 목적 프로세서일 수 있다. 예를 들어, 프로세서(901)는 중앙 처리 장치(central processing unit, CPU) 또는 기저대역 프로세서일 수 있다. 기저대역 프로세서는 통신 데이터(예를 들어, 전술한 전력 소모 감소 신호)를 처리하도록 구성될 수 있다. CPU는 통신 디바이스(예를 들어, 네트워크 장치, 단말 디바이스 또는 칩)를 제어하고, 소프트웨어 프로그램을 실행하고, 소프트웨어 프로그램의 데이터를 처리하도록 구성될 수 있다. 통신 디바이스(900)는 신호를 입력(수신) 및 출력(전송)하도록 구성된 송수신기 유닛(905)을 포함할 수 있다.
예를 들어, 통신 디바이스(900)는 칩일 수 있고, 송수신기 유닛(905)은 칩의 입력 및/또는 출력 회로일 수 있다. 대안적으로, 송수신기 유닛(905)은 칩의 통신 인터페이스일 수 있고, 칩은 단말 디바이스, 네트워크 장치, 또는 다른 무선 통신 디바이스의 구성 요소로서 사용될 수 있다.
통신 디바이스(900)는 하나 이상의 메모리(902)를 포함할 수 있다. 메모리(902)는 프로그램(904)을 저장하고, 프로그램(904)은 프로세서(901)가 명령(903)을 생성하도록 프로세서(901)에 의해 실행되므로, 프로세서(901)는 명령(903)에 따라, 전술한 방법 실시예에서 설명된 방법을 수행할 수 있다. 선택적으로, 메모리(902)는 데이터를 더 저장할 수 있다. 선택적으로, 프로세서(901)는 메모리(902)에 저장된 데이터를 더 읽을 수 있다. 데이터와 프로그램(904)은 동일한 저장 주소에 저장될 수 있거나, 데이터와 프로그램(904)은 다른 저장 주소에 저장될 수 있다.
프로세서(901)와 메모리(902)는 별도로 배치될 수도 있고, 함께 집적될 수도 있다. 예를 들어, 보드에 집적되거나 시스템 온 칩(system on chip, SOC)에 집적될 수 있다.
통신 디바이스(900)는 송수신기 유닛(905) 및 안테나(906)를 더 포함할 수 있다. 송수신기 유닛(905)은 송수신기, 송수신기 회로, 또는 송수신기 머신으로 지칭될 수 있고, 안테나(906)를 통한 통신 장치의 송수신기 기능을 구현하도록 구성된다.
가능한 설계에서, 프로세서(901)는 송수신기 유닛(905) 및 안테나(906)를 통해 다음 동작:
지시 정보를 전송하는 단계 - 여기서 지시 정보는 제1 디바이스가 사이드링크의 동기화 슬롯에서 제1 동기화 신호 블록을 전송하는지를 나타내는 데 사용되고, 동기화 슬롯은 동기화 신호 블록을 전송하는 데 사용됨 - ; 및
사이드링크의 동기화 슬롯에서 제1 데이터를 전송하는 단계
를 수행하도록 구성된다.
다른 가능한 설계에서, 프로세서(901)는 송수신기 유닛(905) 및 안테나(906)를 통해 다음 동작:
제1 디바이스로부터 지시 정보를 수신하는 단계 - 여기서 지시 정보는 제1 디바이스가 사이드링크의 동기화 슬롯에서 제1 동기화 신호 블록을 전송하는지를 나타내는 데 사용되고, 동기화 슬롯은 동기화 신호 블록을 전송하는 데 사용됨 -; 및
사이드링크의 동기화 슬롯에서 제1 디바이스로부터 제1 데이터를 수신하는 단계
를 수행하도록 구성된다.
다른 가능한 설계에서, 프로세서(901)는 송수신기 유닛(905) 및 안테나(906)를 통해 다음 동작:
제1 구성 정보 및 제2 구성 정보를 획득하는 단계 - 여기서 제1 구성 정보는 사이드링크의 제1 동기화 신호 블록 자원 및 제2 동기화 신호 블록 자원을 구성하는 데 사용되고, 제2 구성 정보는 사이드링크의 데이터 자원을 구성하는 데 사용되며, 제1 구성 정보를 사용하여 구성된 자원은 시간 도메인에서 제2 구성 정보를 사용하여 구성된 자원과 부분적으로 중첩함 - ;
제1 구성 정보 및 제2 구성 정보에 기초하여 타깃 데이터 자원을 결정하는 단계 - 여기서 타깃 데이터 자원은 사이드링크의 데이터 자원에 속하고, 타깃 데이터 자원은 시간 도메인에서 제1 구성 정보를 사용하여 구성된 자원과 중첩하지 않음 - ; 및
타깃 데이터 자원에서 사이드링크 데이터를 전송하거나 수신하는 단계
를 수행하도록 구성된다.
다른 가능한 설계에서, 프로세서(901)는 송수신기 유닛(905) 및 안테나(906)를 통해 다음 동작:
동기화 자원 구성 정보를 획득하는 단계 - 여기서 동기화 자원 구성 정보는 사이드링크의 제1 동기화 자원 및 제2 동기화 자원을 구성하는 데 사용되고, 제1 동기화 자원 및 제2 동기화 자원은 동기화 슬롯에서 심볼의 일부를 점유함 -; 및
제1 동기 자원 상에서 제1 동기화 신호 블록을 전송하고, 제2 동기 자원 상에서 제2 동기화 신호 블록을 수신하는 단계; 또는 제1 동기화 자원 상에서 제1 동기화 신호 블록을 수신하고, 제2 동기화 자원 상에서 제2 동기화 신호 블록을 전송하는 단계
를 수행하도록 구성된다.
다른 가능한 설계에서, 프로세서(901)는 송수신기 유닛(905) 및 안테나(906)를 통해 다음 동작:
동기화 자원 구성 정보를 생성하는 단계 - 동기화 자원 구성 정보는 사이드링크의 제1 동기화 자원 및 제2 동기화 자원을 구성하는 데 사용되고, 제1 동기화 자원 및 제2 동기화 자원은 동기화 슬롯의 심볼의 일부를 점유함 -; 및
동기화 자원 구성 정보를 전송하는 단계
를 수행하도록 구성된다.
다른 가능한 설계에서, 프로세서(901)는 송수신기 유닛(905) 및 안테나(906)를 통해 다음 동작:
제1 동기화 신호 블록을 생성하는 단계 - 여기서 제1 동기화 신호 블록이 점유하는 시간 도메인 자원은 적어도 하나의 프라이머리 동기화 신호 P 심볼, 적어도 하나의 세컨더리 동기화 신호 S 심볼, 및 적어도 2 개의 제어 정보 B 심볼을 포함함 -; 및
제1 동기화 신호 블록을 전송하는 단계
를 수행하도록 구성된다.
다른 가능한 설계에서, 프로세서(901)는 송수신기 유닛(905) 및 안테나(906)를 통해 다음 동작:
적어도 하나의 프라이머리 동기화 신호 P 심볼, 적어도 하나의 세컨더리 동기화 신호 S 심볼, 및 적어도 2 개의 제어 정보 B 심볼을 포함하는 제1 동기화 신호 블록을 수신하는 단계 - 여기서 상기 제1 동기화 신호 블록이 점유하는 시간 도메인 자원은 적어도 하나의 제어 정보 B 심볼을 포함함 - ; 및
제1 동기화 신호 블록에 기초하여 슬롯 번호 및 시스템 프레임 번호를 획득하는 단계
를 수행하도록 구성된다.
전술한 가능한 설계의 특정 구현에 대해, 전술한 방법 실시예의 관련 설명을 참조한다.
전술한 방법 실시예의 단계는 프로세서(901)에서 하드웨어 형태의 논리 회로 또는 소프트웨어 형태의 명령을 사용하여 구현될 수 있음을 이해해야 한다. 프로세서(901)는 CPU, 디지털 신호 프로세서(digital signal processor, DSP), 주문형 집적 회로(application-specific integrated circuit, ASIC), 필드 프로그래밍 가능 게이트 어레이(field programmable gate array, FPGA), 또는 다른 프로그래밍 가능 논리 장치, 예를 들어 이산 게이트, 트랜지스터 논리 장치 또는 이산 하드웨어 구성 요소일 수 있다.
이 출원은 컴퓨터 프로그램 제품을 추가로 제공한다. 컴퓨터 프로그램 제품이 프로세서(901)에 의해 실행될 때, 본 출원의 방법 실시예 중 어느 하나에 따른 통신 방법이 구현된다.
컴퓨터 프로그램 제품은 메모리(902)에 저장될 수 있다. 예를 들어, 컴퓨터 프로그램 제품은 프로그램(904)이다. 프리프로세싱, 컴파일, 어셈블리 및 링크와 같은 처리 과정을 거친 후, 프로그램(904)은 프로세서(901)에 의해 실행될 수 있는 실행 가능한 타깃 파일로 최종적으로 파일로 변환된다.
본 출원은 또한 컴퓨터 판독 가능형 저장 매체를 제공한다. 컴퓨터 판독 가능형 저장 매체는 컴퓨터 프로그램을 저장한다. 컴퓨터 프로그램이 컴퓨터에 의해 실행될 때, 본 출원의 방법 실시예 중 어느 하나에 따른 통신 방법이 구현된다. 컴퓨터 프로그램은 고급 언어 프로그램이거나 실행 가능한 대상 프로그램일 수 있다.
컴퓨터 판독 가능형 저장 매체는 예를 들어 메모리(902)이다. 메모리(902)는 휘발성 메모리 또는 비휘발성 메모리일 수 있거나, 메모리(902)는 휘발성 메모리 및 비휘발성 메모리 모두를 포함할 수 있다. 비휘발성 메모리는 읽기 전용 메모리(read-only memory, ROM), 프로그램 가능한 읽기 전용 메모리(programmable ROM, PROM), 소거 가능한 프로그램 가능한 읽기 전용 메모리(erasable PROM, EPROM), 전기적으로 소거 가능한 프로그램 가능한 메모리(electrically EPROM, EEPROM), 또는 플래시 메모리일 수 있다. 휘발성 메모리는 외부 캐시로 사용되는 랜덤 액세스 메모리(random access memory, RAM)일 수 있다. 비제한적인 예로서, 많은 형태의 RAM이 사용될 수 있는데, 예를 들어 정적 랜덤 액세스 메모리(static RAM, SRAM), 동적 랜덤 액세스 메모리(dynamic RAM, DRAM), 동기식 동적 랜덤 액세스 메모리 (synchronous DRAM, SDRAM), 더블 데이터 속도 동기 동적 랜덤 액세스 메모리(double data rate SDRAM, DDR SDRAM), 향상된 동기 동적 랜덤 액세스 메모리(enhanced SDRAM, ESDRAM), 동기 링크 동적 랜덤 액세스 메모리(synchlink DRAM, SLDRAM) 및 다이렉트 램버스 랜덤 액세스 메모리(direct rambus RAM, DR RAM)를 들 수 있다.
통신 디바이스(900)가 단말 디바이스인 경우, 도 10은 본 출원에 따른 단말 디바이스의 개략적인 구조도이다. 단말 디바이스(1000)는 전술한 방법 실시예에서 제1 디바이스 또는 제2 디바이스의 기능을 구현하도록 도 1에 도시된 시스템에 적용될 수 있다. 설명의 편의를 위해 도 10은 단말 디바이스의 주요 구성 요소만을 도시한다.
도 10에 도시된 바와 같이, 단말 디바이스(1000)는 프로세서, 메모리, 제어 회로, 안테나, 및 입출력 장치를 포함한다. 프로세서는 주로 통신 프로토콜 및 통신 데이터를 처리하고 전체 단말 디바이스를 제어하도록 구성된다. 예를 들어, 프로세서는 안테나와 제어 회로를 이용하여 전력 소모 감소 신호를 수신한다. 메모리는 주로 프로그램 및 데이터, 예를 들어 통신 프로토콜 및 전송할 데이터를 저장하도록 구성된다. 제어 회로는 주로 기저대역 신호와 무선 주파수 신호 간의 전환을 수행하고 무선 주파수 신호를 처리하도록 구성된다. 제어 회로는 안테나와 함께 주로 전자파 형태의 무선 주파수 신호를 송수신하도록 구성된 송수신기로도 지칭될 수 있다. 터치스크린 또는 키보드와 같은 입출력 장치는 주로 사용자가 입력한 데이터를 수신하고 사용자에게 데이터를 출력하도록 구성된다.
단말 디바이스의 전원이 켜진 후, 프로세서는 메모리에서 프로그램을 읽고, 프로그램에 포함된 명령을 해석 및 실행하고, 프로그램 내의 데이터를 처리할 수 있다. 안테나를 통해 정보를 전송해야 하는 경우 프로세서는 전송될 정보에 대해 기저대역 처리를 수행하고 무선 주파수 회로에 기저대역 신호를 출력한다. 무선 주파수 회로는 기저 대역 신호에 대해 무선 주파수 처리를 수행하여 무선 주파수 신호를 얻고 안테나를 통해 전자파 형태의 무선 주파수 신호를 보낸다. 정보를 전달하는 전자파(즉, 무선 주파수 신호)가 단말 디바이스에 도달하면 무선 주파수 회로는 안테나를 통해 무선 주파수 신호를 수신하고 무선 주파수 신호를 기저대역 신호로 변환하고 기저대역 신호를 프로세서로 출력한다. 프로세서는 기저대역 신호를 정보로 변환하고 그 정보를 처리한다.
당업자는 설명을 용이하게 하기 위해 도 10은 단 하나의 메모리와 단 하나의 프로세서를 도시한다는 것을 이해할 수 있다. 실제 단말 디바이스에는 복수의 프로세서와 복수의 메모리가 있을 수 있다. 메모리는 또한 저장 매체, 저장 장치 등으로 지칭될 수 있다. 이것은 이 출원에서 제한되지 않는다.
선택적인 구현에서, 도 10의 프로세서는 도 10은 기저대역 프로세서와 CPU의 기능을 통합할 수 있다. 당업자는 기저대역 프로세서 및 CPU가 대안적으로 각각 독립적인 프로세서일 수 있고, 버스와 같은 기술을 사용하여 상호 연결될 수 있음을 이해할 수 있다. 당업자는 단말 디바이스가 상이한 네트워크 표준에 적응하기 위해 복수의 기저대역 프로세서를 포함할 수 있고, 단말 디바이스가 단말 디바이스의 처리 능력을 개선하기 위해 복수의 CPU를 포함할 수 있으며, 다양한 버스를 이용하여 단말 디바이스를 연결할 수 있다. 기저대역 프로세서는 또한 기저대역 처리 회로 또는 기저대역 처리 칩으로 지칭될 수 있다. CPU는 중앙 처리 회로 또는 중앙 처리 칩이라고도 한다. 통신 프로토콜 및 통신 데이터를 처리하는 기능은 프로세서에 내장되거나, 프로세서가 메모리에서 프로그램을 실행하여 기저대역 처리 기능을 구현하도록 프로그램의 형태로 메모리에 저장될 수 있다.
본 출원에서, 전송 및 수신 기능을 갖는 안테나 및 제어 회로는 단말 디바이스(1000)의 송수신기 유닛(1001)으로서 고려될 수 있다. 방법 실시예 또는 방법 실시예에서 전송 기능을 구현하는 단말 디바이스를 지원하도록 구성된다. 처리 기능을 갖는 프로세서는 단말 디바이스(1000)의 프로세싱 유닛(1002)으로서 고려된다. 도 10에 도시된 바와 같이, 단말 디바이스(1000)는 송수신기 유닛(1001) 및 프로세싱 유닛(1002)을 포함한다. 송수신기 유닛은 또한 송수신기 머신, 송수신기, 송수신기 장치 등으로 지칭될 수 있다. 선택적으로, 송수신기 유닛(1001)에서 수신 기능을 구현하도록 구성된 장치는 수신 유닛으로 간주될 수 있다. 송수신기 유닛(1001)에서 전송 기능을 구현하도록 구성된 장치는 전송 유닛으로 간주될 수 있다. 다시 말해, 송수신기 유닛(1001)은 수신 유닛 및 전송 유닛을 포함한다. 수신 유닛은 또한 수신기, 입력 포트, 수신 회로 등으로 지칭될 수 있다. 전송 유닛은 전송기, 전송기 기계, 전송 회로 등으로 지칭될 수 있다.
프로세서(1002)는 메모리에 저장된 프로그램을 실행하고, 송수신기 유닛(1001)이 신호를 수신 및/또는 신호를 전송하도록 제어하고, 전술한 방법 실시예에서 단말 디바이스의 기능을 완료하도록 구성될 수 있다. 구현에서, 송수신기 유닛(1001)의 기능은 송수신기 회로 또는 송수신기 전용 칩을 통해 구현될 수 있다.
통신 디바이스(900)가 네트워크 디바이스인 경우, 도 11은 본 출원에 따른 네트워크 장치의 개략적인 구조도이다. 네트워크 장치는 예를 들어 기지국일 수 있다. 도 11에 도시된 바와 같이, 기지국은 전술한 방법 실시예에서 네트워크 장치의 기능을 구현하기 위해 도 1에 도시된 시스템에 적용될 수 있다. 기지국(1100)은 하나 이상의 무선 주파수 유닛, 예를 들어, 원격 무선 유닛(remote radio unit, RRU)(1101) 및 적어도 하나의 기저대역 유닛(baseband unit, BBU)(1102)을 포함할 수 있다. BBU(1102)는 분산 유닛(distributed unit, DU)을 포함할 수 있거나 또는 DU와 중앙 장치(central unit, CU)를 포함할 수 있다.
RRU(1101)는 송수신기 유닛, 송수신기, 송수신기 회로 또는 송수신기 머신으로 지칭될 수 있으며, 적어도 하나의 안테나(11011) 및 무선 주파수 유닛(11012)을 포함할 수 있다. RRU(1101)는 주로 수행하도록 구성된다. 무선 주파수 신호의 수신 및 전송, 그리고 무선 주파수 신호와 기저대역 신호 사이의 전환, 예를 들어 방법 실시예에서 전송 기능 및 수신 기능을 구현함에 있어서 기지국을 지원하도록 구성된다. BBU(1102)는 주로 기저대역 처리를 수행하고, 기지국을 제어하도록 구성된다. RRU(1101)와 BBU(1102)는 물리적으로 함께 배치될 수도 있고 물리적으로 분리될 수도 있으며, 즉, 분산 기지국이다.
BBU(1102)는 또한 프로세싱 유닛으로 지칭될 수 있으며, 주로 채널 코딩, 멀티플렉싱, 변조 또는 확산과 같은 기저대역 프로세싱 기능을 완성하도록 구성된다. 예를 들어, BBU(1102)는 전술한 방법 실시예에서 네트워크 장치와 관련된 동작 절차를 수행하도록 기지국을 제어하도록 구성될 수 있다.
BBU(1102)는 하나 이상의 보드를 포함할 수 있다. 복수의 보드는 단일 접속 표준의 무선 접속 네트워크(예를 들어, 롱텀에볼루션(long term evolution, LTE) 네트워크)를 공동으로 지원할 수도 있고, 다른 액세스 표준의 무선 접속 네트워크(예를 들어, LTE 네트워크와 NR 네트워크)를 개별적으로 지원할 수도 있다. BBU(1102)는 메모리(11021) 및 프로세서(11022)를 더 포함한다. 메모리(11021)는 필요한 명령 및 필요한 데이터를 저장하도록 구성된다. 예를 들어, 메모리(11021)는 전술한 방법 실시예에서 소비 전력 감소 신호를 저장한다. 프로세서(11022)는 필요한 동작을 수행하도록 기지국을 제어하도록 구성되며, 예를 들어, 전술한 방법 실시예에서 동작 절차를 수행하도록 기지국을 제어하도록 구성된다. 메모리(11021) 및 프로세서(11022)는 하나 이상의 보드를 제공할 수 있다. 즉, 메모리와 프로세서는 각각의 보드에 독립적으로 배치될 수 있다. 대안으로, 복수의 보드가 동일한 메모리와 동일한 프로세서를 공유할 수 있다. 또한, 각 기판에는 필요한 회로가 더 제공될 수 있다.
편리하고 간단한 설명을 위해, 전술한 시스템, 장치 및 유닛의 상세한 작업 과정에 대해서는 전술한 방법 실시예에서 대응하는 프로세스를 참조한다는 것은 당업자에 의해 명확하게 이해될 수 있다. 자세한 내용은 여기에서 다시 설명되지 않는다.
본 출원에 제공된 여러 실시예에서, 개시된 시스템, 장치 및 방법은 다른 방식으로 구현될 수 있다. 예를 들어, 위에서 설명된 방법 실시예의 일부 특징은 무시되거나 수행되지 않을 수 있다. 설명된 장치 실시예는 단지 예일 뿐이다. 예를 들어, 유닛 분할은 단순히 논리적 기능 분할이며 실제 구현 시 다른 분할이 될 수 있다. 예를 들어, 복수의 유닛 또는 구성 요소는 다른 시스템으로 결합되거나 통합될 수 있다. 또한, 유닛 간의 결합 또는 구성 요소 간의 결합은 직접 결합일 수도 있고, 간접 결합일 수도 있다. 전술한 결합은 전기적 연결, 기계적 연결, 또는 다른 형태의 연결을 포함한다.
전술한 프로세스의 시퀀스 인덱스는 본 출원의 다양한 실시예에서 실행 시퀀스를 의미하지 않는다는 것을 이해해야 한다. 프로세스의 실행 순서는 프로세스의 기능 및 내부 로직을 기반으로 결정되어야 하며, 본 출원의 실시예의 구현 프로세스에 대한 제한으로 해석될 필요는 없다.
또한, 본 명세서에서 "시스템" 및 "네트워크"라는 용어는 혼용될 수 있다. 본 명세서에서 "및/또는"이라는 용어는 연관된 객체를 설명하기 위한 연관 관계만을 설명하며, 세 가지 관계가 존재할 수 있음을 나타낸다. 예를 들어, A 및/또는 B는 A만 존재하고, A와 B가 모두 존재하고, B만 존재하는 세 가지 경우를 나타낼 수 있다. 또한, 본 명세서에서 문자 "/"는 일반적으로 관련 객체 간의 "또는" 관계를 나타낸다.
결론적으로, 전술한 설명은 단지 본 출원의 기술 솔루션의 예시적인 실시예일 뿐, 본 출원의 보호 범위를 제한하도록 의도되지 않는다. 이 출원의 정신과 원칙을 벗어나지 않고 이루어진 모든 수정, 동등한 교체 또는 개선은 이 출원의 보호 범위에 속한다.

Claims (40)

  1. 통신 방법으로서,
    제1 동기화 신호 블록을 생성하는 단계 - 상기 제1 동기화 신호 블록은 사이드링크 프라이머리 동기화 신호(sidelink primary synchronization signal, SPSS), 사이드링크 세컨더리 동기화 신호(sidelink secondary synchronization signal, SSSS) 및 물리적 사이드링크 브로드캐스트 채널(physical sidelink broadcast channel, PSBCH)을 포함하고, 상기 제1 동기화 신호 블록이 점유하는 시간 도메인 자원은 상기 SPSS를 실어 전달하는 2 개의 P 심볼, 상기 SSSS를 실어 전달하는 2 개의 S 심볼 및 상기 PSBCH를 실어 전달하는 적어도 2 개의 B 심볼을 포함하고, 상기 2 개의 P 심볼과 상기 2 개의 S 심볼의 배열 시퀀스는 P-P-S-S이고, 여기서 -는 2 개의 심볼이 시간 도메인에서 인접한다는 것을 나타내고, 상기 제1 동기화 신호 블록이 점유하는 시간 영역 자원에서 심볼의 배열 시퀀스는 B-P-P-S-S-B-B-B-B-B-B-G이고, G는 갭 심볼임 - ;
    상기 제1 동기화 신호 블록을 제2 단말 장치로 전송하는 단계
    를 포함하는 통신 방법.
  2. 제1항에 있어서,
    첫 번째 심볼 상에서 실어 전달되는 상기 PSBCH는 자동 이득 제어(AGC)를 위한 것인, 통신 방법.
  3. 제1항에 있어서,
    상기 제1 동기화 신호 블록이 점유하는 주파수 도메인 자원의 부반송파 간격은 15kHz이고, 상기 제1 동기화 신호 블록이 위치하는 동기화 주기성은 하나의 제1 동기화 신호 블록을 포함하거나; 또는
    상기 제1 동기화 신호 블록이 점유하는 주파수 도메인 자원의 부반송파 간격은 30kHz이고, 상기 제1 동기화 신호 블록이 위치하는 동기화 주기성은 2 개의 제1 동기화 신호 블록을 포함하거나; 또는
    상기 제1 동기화 신호 블록이 점유하는 주파수 도메인 자원의 부반송파 간격은 60kHz이고, 상기 제1 동기화 신호 블록이 위치하는 동기화 주기성은 4 개의 제1 동기화 신호 블록을 포함하거나; 또는
    상기 제1 동기화 신호 블록이 점유하는 주파수 도메인 자원의 부반송파 간격은 120kHz이고, 상기 제1 동기화 신호 블록이 위치하는 동기화 주기성은 8 개의 제1 동기화 신호 블록을 포함하는, 통신 방법.
  4. 제1항에 있어서,
    상기 제1 동기화 신호 블록이 점유하는 시간 도메인 자원은 6 개의 B 심볼, 7 개의 B 심볼, 또는 8 개의 B 심볼을 포함하는, 통신 방법.
  5. 제1항에 있어서,
    상기 사이드링크 프라이머리 동기화 신호를 실어 전달하는 심볼의 시퀀스 길이 및 상기 사이드링크 세컨더리 동기화 신호를 실어 전달하는 심볼의 시퀀스 길이는 모두 127비트인, 통신 방법.
  6. 제1항에 있어서,
    상기 P 심볼, 상기 S 심볼, 또는 상기 B 심볼이 점유하는 주파수 도메인 자원 블록의 수는 11인, 통신 방법.
  7. 제1항에 있어서,
    상기 제1 동기화 신호 블록의 제어 정보를 CP-OFDM 방식으로 생성하며,
    상기 제1 동기화 신호 블록의 제어 정보를 실어 전달하는 심볼 상의 주파수 도메인에 동일한 간격을 갖는 복조 기준 신호(demodulation reference signal, DMRS)가 존재하는, 통신 방법.
  8. 제1항에 있어서,
    상기 제1 동기화 신호 블록의 순환 전치(cyclic prefix, CP)의 유형은 일반 CP 또는 확장 CP인, 통신 방법.
  9. 통신 방법으로서,
    제1 단말 디바이스로부터 제1 동기화 신호 블록을 수신하는 단계 - 상기 제1 동기화 신호 블록은 사이드링크 프라이머리 동기화 신호(sidelink primary synchronization signal, SPSS), 사이드링크 세컨더리 동기화 신호(sidelink secondary synchronization signal, SSSS) 및 물리적 사이드링크 브로드캐스트 채널(physical sidelink broadcast channel, PSBCH)을 포함하고, 상기 제1 동기화 신호 블록이 점유하는 시간 도메인 자원은 상기 SPSS를 실어 전달하는 2 개의 P 심볼, 상기 SSSS를 실어 전달하는 2 개의 S 심볼 및 상기 PSBCH를 실어 전달하는 적어도 2 개의 B 심볼을 포함하고, 상기 2 개의 P 심볼과 상기 2 개의 S 심볼의 배열 시퀀스는 P-P-S-S이고, 여기서 -는 2 개의 심볼이 시간 도메인에서 인접한다는 것을 나타내고, 상기 제1 동기화 신호 블록이 점유하는 시간 영역 자원에서 심볼의 배열 시퀀스는 B-P-P-S-S-B-B-B-B-B-B-G이고, G는 갭 심볼임 - ;
    상기 제1 동기화 신호 블록에 따라 슬롯 번호 및 시스템 프레임 번호를 획득하는 단계
    를 포함하는 통신 방법.
  10. 제9항에 있어서,
    첫 번째 심볼 상에서 실어 전달되는 상기 PSBCH는 자동 이득 제어(AGC)를 위한 것인, 통신 방법.
  11. 제9항에 있어서,
    상기 제1 동기화 신호 블록이 점유하는 주파수 도메인 자원의 부반송파 간격은 15kHz이고, 상기 제1 동기화 신호 블록이 위치하는 동기화 주기성은 하나의 제1 동기화 신호 블록을 포함하거나; 또는
    상기 제1 동기화 신호 블록이 점유하는 주파수 도메인 자원의 부반송파 간격은 30kHz이고, 상기 제1 동기화 신호 블록이 위치하는 동기화 주기성은 2 개의 제1 동기화 신호 블록을 포함하거나; 또는
    상기 제1 동기화 신호 블록이 점유하는 주파수 도메인 자원의 부반송파 간격은 60kHz이고, 상기 제1 동기화 신호 블록이 위치하는 동기화 주기성은 4 개의 제1 동기화 신호 블록을 포함하거나; 또는
    상기 제1 동기화 신호 블록이 점유하는 주파수 도메인 자원의 부반송파 간격은 120kHz이고, 상기 제1 동기화 신호 블록이 위치하는 동기화 주기성은 8 개의 제1 동기화 신호 블록을 포함하는, 통신 방법.
  12. 제9항에 있어서,
    상기 제1 동기화 신호 블록이 점유하는 시간 도메인 자원은 6 개의 B 심볼, 7 개의 B 심볼, 또는 8 개의 B 심볼을 포함하는, 통신 방법.
  13. 제9항에 있어서,
    상기 사이드링크 프라이머리 동기화 신호를 실어 전달하는 심볼의 시퀀스 길이 및 상기 사이드링크 세컨더리 동기화 신호를 실어 전달하는 심볼의 시퀀스 길이는 모두 127비트인, 통신 방법.
  14. 제9항에 있어서,
    상기 P 심볼, 상기 S 심볼, 또는 상기 B 심볼이 점유하는 주파수 도메인 자원 블록의 수는 11인, 통신 방법.
  15. 제9항에 있어서,
    상기 제1 동기화 신호 블록의 제어 정보를 CP-OFDM 방식으로 생성하며,
    상기 제1 동기화 신호 블록의 제어 정보를 실어 전달하는 심볼 상의 주파수 도메인에 동일한 간격을 갖는 복조 기준 신호(demodulation reference signal, DMRS)가 존재하는, 통신 방법.
  16. 제9항에 있어서,
    상기 제1 동기화 신호 블록의 순환 전치(cyclic prefix, CP)의 유형은 일반 CP 또는 확장 CP인, 통신 방법.
  17. 제1 통신 디바이스로서,
    제1 동기화 신호 블록을 생성하도록 구성되어 있는 프로세싱 유닛 - 상기 제1 동기화 신호 블록은 사이드링크 프라이머리 동기화 신호(sidelink primary synchronization signal, SPSS), 사이드링크 세컨더리 동기화 신호(sidelink secondary synchronization signal, SSSS) 및 물리적 사이드링크 브로드캐스트 채널(physical sidelink broadcast channel, PSBCH)을 포함하고, 상기 제1 동기화 신호 블록이 점유하는 시간 도메인 자원은 상기 SPSS를 실어 전달하는 2 개의 P 심볼, 상기 SSSS를 실어 전달하는 2 개의 S 심볼 및 상기 PSBCH를 실어 전달하는 적어도 2 개의 B 심볼을 포함하고, 상기 2 개의 P 심볼과 상기 2 개의 S 심볼의 배열 시퀀스는 P-P-S-S이고, 여기서 -는 2 개의 심볼이 시간 도메인에서 인접한다는 것을 나타내고, 상기 제1 동기화 신호 블록이 점유하는 시간 영역 자원에서 심볼의 배열 시퀀스는 B-P-P-S-S-B-B-B-B-B-B-G이고, G는 갭 심볼임 - ;
    상기 제1 동기화 신호 블록을 제2 단말 장치로 전송하도록 구성되어 있는 송수신기 유닛
    을 포함하는 제1 통신 디바이스.
  18. 제17항에 있어서,
    첫 번째 심볼 상에서 실어 전달되는 상기 PSBCH는 자동 이득 제어(AGC)를 위한 것인, 제1 통신 디바이스.
  19. 제17항에 있어서,
    상기 제1 동기화 신호 블록이 점유하는 주파수 도메인 자원의 부반송파 간격은 15kHz이고, 상기 제1 동기화 신호 블록이 위치하는 동기화 주기성은 하나의 제1 동기화 신호 블록을 포함하거나; 또는
    상기 제1 동기화 신호 블록이 점유하는 주파수 도메인 자원의 부반송파 간격은 30kHz이고, 상기 제1 동기화 신호 블록이 위치하는 동기화 주기성은 2 개의 제1 동기화 신호 블록을 포함하거나; 또는
    상기 제1 동기화 신호 블록이 점유하는 주파수 도메인 자원의 부반송파 간격은 60kHz이고, 상기 제1 동기화 신호 블록이 위치하는 동기화 주기성은 4 개의 제1 동기화 신호 블록을 포함하거나; 또는
    상기 제1 동기화 신호 블록이 점유하는 주파수 도메인 자원의 부반송파 간격은 120kHz이고, 상기 제1 동기화 신호 블록이 위치하는 동기화 주기성은 8 개의 제1 동기화 신호 블록을 포함하는, 제1 통신 디바이스.
  20. 제17항에 있어서,
    상기 제1 동기화 신호 블록이 점유하는 시간 도메인 자원은 6 개의 B 심볼, 7 개의 B 심볼, 또는 8 개의 B 심볼을 포함하는, 제1 통신 디바이스.
  21. 제17항에 있어서,
    상기 사이드링크 프라이머리 동기화 신호를 실어 전달하는 심볼의 시퀀스 길이 및 상기 사이드링크 세컨더리 동기화 신호를 실어 전달하는 심볼의 시퀀스 길이는 모두 127비트인, 제1 통신 디바이스.
  22. 제17항에 있어서,
    상기 P 심볼, 상기 S 심볼, 또는 상기 B 심볼이 점유하는 주파수 도메인 자원 블록의 수는 11인, 제1 통신 디바이스.
  23. 제17항에 있어서,
    상기 제1 동기화 신호 블록의 제어 정보를 CP-OFDM 방식으로 생성하며, 상기 제1 동기화 신호 블록의 제어 정보를 실어 전달하는 심볼 상의 주파수 도메인에 동일한 간격을 갖는 복조 기준 신호(demodulation reference signal, DMRS)가 존재하는, 제1 통신 디바이스.
  24. 제17항에 있어서,
    상기 제1 동기화 신호 블록의 순환 전치(cyclic prefix, CP)의 유형은 일반 CP 또는 확장 CP인, 제1 통신 디바이스.
  25. 제2 통신 디바이스로서,
    제1 단말 디바이스로부터 제1 동기화 신호 블록을 수신하도록 구성되어 있는 송수신기 유닛 - 상기 제1 동기화 신호 블록은 사이드링크 프라이머리 동기화 신호(sidelink primary synchronization signal, SPSS), 사이드링크 세컨더리 동기화 신호(sidelink secondary synchronization signal, SSSS) 및 물리적 사이드링크 브로드캐스트 채널(physical sidelink broadcast channel, PSBCH)을 포함하고, 상기 제1 동기화 신호 블록이 점유하는 시간 도메인 자원은 상기 SPSS를 실어 전달하는 2 개의 P 심볼, 상기 SSSS를 실어 전달하는 2 개의 S 심볼 및 상기 PSBCH를 실어 전달하는 적어도 2 개의 B 심볼을 포함하고, 상기 2 개의 P 심볼과 상기 2 개의 S 심볼의 배열 시퀀스는 P-P-S-S이고, 여기서 -는 2 개의 심볼이 시간 도메인에서 인접한다는 것을 나타내고, 상기 제1 동기화 신호 블록이 점유하는 시간 영역 자원에서 심볼의 배열 시퀀스는 B-P-P-S-S-B-B-B-B-B-B-G이고, G는 갭 심볼임 - ;
    상기 제1 동기화 신호 블록에 따라 슬롯 번호 및 시스템 프레임 번호를 획득하도록 구성되어 있는 프로세싱 유닛
    을 포함하는 제2 통신 디바이스.
  26. 제25항에 있어서,
    첫 번째 심볼 상에서 실어 전달되는 상기 PSBCH는 자동 이득 제어(AGC)를 위한 것인, 제2 통신 디바이스.
  27. 제25항에 있어서,
    상기 제1 동기화 신호 블록이 점유하는 주파수 도메인 자원의 부반송파 간격은 15kHz이고, 상기 제1 동기화 신호 블록이 위치하는 동기화 주기성은 하나의 제1 동기화 신호 블록을 포함하거나; 또는
    상기 제1 동기화 신호 블록이 점유하는 주파수 도메인 자원의 부반송파 간격은 30kHz이고, 상기 제1 동기화 신호 블록이 위치하는 동기화 주기성은 2 개의 제1 동기화 신호 블록을 포함하거나; 또는
    상기 제1 동기화 신호 블록이 점유하는 주파수 도메인 자원의 부반송파 간격은 60kHz이고, 상기 제1 동기화 신호 블록이 위치하는 동기화 주기성은 4 개의 제1 동기화 신호 블록을 포함하거나; 또는
    상기 제1 동기화 신호 블록이 점유하는 주파수 도메인 자원의 부반송파 간격은 120kHz이고, 상기 제1 동기화 신호 블록이 위치하는 동기화 주기성은 8 개의 제1 동기화 신호 블록을 포함하는, 제2 통신 디바이스.
  28. 제25항에 있어서,
    상기 제1 동기화 신호 블록이 점유하는 시간 도메인 자원은 6 개의 B 심볼, 7 개의 B 심볼, 또는 8 개의 B 심볼을 포함하는, 제2 통신 디바이스.
  29. 제25항에 있어서,
    상기 사이드링크 프라이머리 동기화 신호를 실어 전달하는 심볼의 시퀀스 길이 및 상기 사이드링크 세컨더리 동기화 신호를 실어 전달하는 심볼의 시퀀스 길이는 모두 127비트인, 제2 통신 디바이스.
  30. 제25항에 있어서,
    상기 P 심볼, 상기 S 심볼, 또는 상기 B 심볼이 점유하는 주파수 도메인 자원 블록의 수는 11인, 제2 통신 디바이스.
  31. 제25항에 있어서,
    상기 제1 동기화 신호 블록의 제어 정보를 CP-OFDM 방식으로 생성하며,
    상기 제1 동기화 신호 블록의 제어 정보를 실어 전달하는 심볼 상의 주파수 도메인에 동일한 간격을 갖는 복조 기준 신호(demodulation reference signal, DMRS)가 존재하는, 제2 통신 디바이스.
  32. 제25항에 있어서,
    상기 제1 동기화 신호 블록의 순환 전치(cyclic prefix, CP)의 유형은 일반 CP 또는 확장 CP인, 제2 통신 디바이스.
  33. 단말 장치로서,
    프로세서를 포함하며,
    상기 프로세서는 적어도 하나의 메모리에 결합되고, 상기 프로세서는 제1항 내지 제8항 중 어느 한 항에 따른 방법을 수행하기 위해 상기 적어도 하나의 메모리에 저장된 컴퓨터 프로그램을 실행하도록 구성되어 있는, 단말 장치.
  34. 단말 장치로서,
    프로세서를 포함하며,
    상기 프로세서는 적어도 하나의 메모리에 결합되고, 상기 프로세서는 제9항 내지 제16항 중 어느 한 항에 따른 방법을 수행하기 위해 상기 적어도 하나의 메모리에 저장된 컴퓨터 프로그램을 실행하도록 구성되어 있는, 단말 장치.
  35. 컴퓨터 판독 가능형 저장 매체로서,
    상기 컴퓨터 판독 가능형 저장 매체는 컴퓨터 프로그램을 저장하며, 상기 컴퓨터 프로그램이 컴퓨터에 의해 실행될 때, 상기 컴퓨터는 제1항 내지 제8항 중 어느 한 항에 따른 방법을 수행할 수 있는 컴퓨터 판독 가능형 저장 매체.
  36. 컴퓨터 판독 가능형 저장 매체로서,
    상기 컴퓨터 판독 가능형 저장 매체는 컴퓨터 프로그램을 저장하며, 상기 컴퓨터 프로그램이 컴퓨터에 의해 실행될 때, 상기 컴퓨터는 제9항 내지 제16항 중 어느 한 항에 따른 방법을 수행할 수 있는 컴퓨터 판독 가능형 저장 매체.
  37. 삭제
  38. 삭제
  39. 삭제
  40. 삭제
KR1020217029866A 2019-02-15 2020-01-21 통신 방법 및 통신 디바이스 KR102655167B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201910117982.5A CN111586623A (zh) 2019-02-15 2019-02-15 通信方法和通信装置
CN201910117982.5 2019-02-15
PCT/CN2020/073365 WO2020164374A1 (zh) 2019-02-15 2020-01-21 通信方法和通信装置

Publications (2)

Publication Number Publication Date
KR20210126734A KR20210126734A (ko) 2021-10-20
KR102655167B1 true KR102655167B1 (ko) 2024-04-04

Family

ID=72045476

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217029866A KR102655167B1 (ko) 2019-02-15 2020-01-21 통신 방법 및 통신 디바이스

Country Status (8)

Country Link
US (1) US20210377889A1 (ko)
EP (1) EP3923641A4 (ko)
JP (1) JP7259064B2 (ko)
KR (1) KR102655167B1 (ko)
CN (2) CN112672309B (ko)
BR (1) BR112021015925A2 (ko)
MX (1) MX2021009748A (ko)
WO (1) WO2020164374A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200120533A (ko) * 2019-04-12 2020-10-21 한양대학교 산학협력단 사이드링크 통신을 수행하는 방법 및 그 장치
WO2020209657A1 (ko) * 2019-04-12 2020-10-15 한양대학교 산학협력단 사이드링크 통신을 수행하는 방법 및 그 장치
CN117178510A (zh) * 2021-03-31 2023-12-05 华为技术有限公司 一种资源调度方法、通信装置与终端设备
CN115250524A (zh) * 2021-04-25 2022-10-28 维沃移动通信有限公司 同步资源配置方法、装置、用户设备及存储介质
CN117675148A (zh) * 2022-09-08 2024-03-08 华为技术有限公司 资源确定方法和装置
WO2024065384A1 (en) * 2022-09-29 2024-04-04 Lenovo (Beijing) Ltd. On-demand ssb transmission

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8526347B2 (en) * 2010-06-10 2013-09-03 Qualcomm Incorporated Peer-to-peer communication with symmetric waveform for downlink and uplink
US9591660B2 (en) * 2012-04-03 2017-03-07 Lg Electronics Inc. Communication method taking carrier type into consideration, and apparatus therefor
US20170019915A1 (en) * 2015-07-17 2017-01-19 Sharp Laboratories Of America, Inc. User equipments, base stations and methods for license assisted access (laa)
WO2017057987A1 (ko) * 2015-10-01 2017-04-06 엘지전자 주식회사 D2d 통신에서의 참조신호 송신 방법 및 단말
CN107027166B (zh) * 2016-02-01 2019-08-23 电信科学技术研究院 一种节点的同步信息的发送方法、装置及节点
CN107295626B (zh) * 2016-04-01 2022-02-08 北京三星通信技术研究有限公司 一种v2x同步信号和psbch的发送方法和设备
US10805893B2 (en) * 2016-08-19 2020-10-13 Samsung Electronics Co., Ltd System and method for providing universal synchronization signals for new radio
CN108419295B (zh) * 2017-02-10 2022-01-14 华为技术有限公司 一种终端与终端之间通信的方法、网络侧设备和终端
US20180254797A1 (en) * 2017-03-06 2018-09-06 Qualcomm Incorporated System and method for detection of cell-specific reference signals
WO2018174691A1 (ko) * 2017-03-24 2018-09-27 엘지전자 주식회사 무선 통신 시스템에서 사이드링크 동기 신호 전송 방법 및 상기 방법을 이용하는 단말
CN108668371B (zh) * 2017-03-28 2023-07-18 中兴通讯股份有限公司 数据传输方法及装置，终端
US10673552B2 (en) * 2017-04-14 2020-06-02 Qualcomm Incorporated Synchronization signal block designs for wireless communication
CN109151985A (zh) * 2017-06-16 2019-01-04 电信科学技术研究院 一种同步信号块SSblock的发送方法、基站以及终端
CN109121198A (zh) * 2017-06-23 2019-01-01 维沃移动通信有限公司 一种非授权频段下的信息传输方法及网络设备
KR20190016767A (ko) * 2017-08-09 2019-02-19 삼성전자주식회사 무선 통신 시스템에서 pdsch를 전송하는 방법 및 장치
US11457472B2 (en) * 2017-12-18 2022-09-27 Samsung Electronics Co., Ltd. Method and apparatus for initial access block on stand-alone NR unlicensed spectrum
JPWO2019234901A1 (ja) * 2018-06-07 2021-07-01 株式会社Ｎｔｔドコモ ユーザ装置及び基地局装置
US10834708B2 (en) * 2018-07-06 2020-11-10 Samsung Electronics Co., Ltd. Method and apparatus for NR sidelink SS/PBCH block
CN112640346A (zh) * 2018-08-09 2021-04-09 康维达无线有限责任公司 用于5g ev2x的侧链路上的广播、多播和单播
EP3821658A1 (en) * 2018-08-09 2021-05-19 Convida Wireless, Llc Resource management for 5g ev2x
CN112567673A (zh) * 2018-08-09 2021-03-26 康维达无线有限责任公司 用于nr v2x的波束赋形和分组
US11856537B2 (en) * 2018-08-10 2023-12-26 Beijing Xiaomi Mobile Software Co., Ltd. Method, apparatus, vehicle-mounted device and terminal for transmitting and receiving reference signal
RU2759426C1 (ru) * 2018-08-10 2021-11-12 Бейдзин Сяоми Мобайл Софтвэр Ко., Лтд. Способ и устройство для передачи опорного сигнала, способ и устройство для приема опорного сигнала, устройство, установленное на транспортном средстве, и терминал
US20210360549A1 (en) * 2018-09-20 2021-11-18 Lg Electronics Inc. Method and terminal for transmitting and receiving signal in wireless communication system
CA3113097A1 (en) * 2018-09-27 2020-04-02 Ntt Docomo, Inc. User equipment and communication method
US11991000B2 (en) * 2018-09-28 2024-05-21 Lg Electronics Inc. Method and device for transmitting preemptive message related to sidelink communication in NR V2X
US11963114B2 (en) * 2018-10-25 2024-04-16 Lg Electronics Inc. Method and apparatus for determining whether to transmit synchronization information in NR V2X
WO2020096693A1 (en) * 2018-11-08 2020-05-14 Convida Wireless, Llc Sidelink transmit power control for new radio v2x
WO2020136852A1 (ja) * 2018-12-27 2020-07-02 株式会社Ｎｔｔドコモ ユーザ装置、及び通信装置
WO2020145268A1 (en) * 2019-01-10 2020-07-16 Sharp Kabushiki Kaisha Synchronization for v2x communication
JP7278391B2 (ja) * 2019-01-21 2023-05-19 エルジー エレクトロニクス インコーポレイティド 無線通信システムにおいてサイドリンクｈａｒｑフィードバックを送信する方法
JP7003245B2 (ja) * 2019-01-23 2022-01-20 エルジー エレクトロニクス インコーポレイティド Ｎｒ ｖ２ｘのサイドリンク制御情報の送信
WO2020157986A1 (ja) * 2019-02-01 2020-08-06 株式会社Ｎｔｔドコモ ユーザ装置及び基地局装置
US20220140967A1 (en) * 2019-02-14 2022-05-05 Apple Inc. Design of nr sidelink synchronization signal for enhanced vehicle-to-everything use cases with optimized receiver processing

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
3GPP R1-1813521
3GPP R1-1813861
3GPP R1-1900025
3GPP R1-1901448

Also Published As

Publication number Publication date
CN112672309B (zh) 2022-01-11
WO2020164374A1 (zh) 2020-08-20
EP3923641A1 (en) 2021-12-15
CN112672309A (zh) 2021-04-16
CN111586623A (zh) 2020-08-25
KR20210126734A (ko) 2021-10-20
EP3923641A4 (en) 2022-03-30
BR112021015925A2 (pt) 2021-10-05
US20210377889A1 (en) 2021-12-02
JP7259064B2 (ja) 2023-04-17
JP2022521185A (ja) 2022-04-06
MX2021009748A (es) 2021-11-04

Similar Documents

Publication Publication Date Title
KR102655167B1 (ko) 통신 방법 및 통신 디바이스
US20190174444A1 (en) Data Transmission Method and Apparatus
EP3829241A1 (en) Resource configuration method and terminal device
KR20110000652A (ko) 이동국과 제 1 프로토콜 및 제 2 프로토콜과 호환가능한 기지국과 상호작용하기 위한 방법
CN115399051A (zh) 资源确定方法、装置、设备及存储介质
EP3855827B1 (en) Wireless communication method, terminal device and network device
CN112399564B (zh) 一种侧行链路通信方法及装置
CN113225821A (zh) 一种数据传输方法、终端设备及网络设备
CN112867157A (zh) 资源分配和资源选择方法、设备和存储介质
CN110731108B (zh) 车联网中载波选择的方法和终端设备
KR20180134733A (ko) 5세대 통신 시스템과 4세대 통신 시스템의 공존을 위한 방법 및 장치
EP4096320A1 (en) Resource indication and determination method, and related apparatus
CN112737646B (zh) 一种通信方法及装置
CN114503696B (zh) 一种通信方法及装置
CN111757290B (zh) 一种配置信息的发送或接收方法、终端装置、网络装置及系统
EP4054257A1 (en) Two-level control channel transmission method, terminal devices and communication apparatus
CN117999837A (zh) 无线通信的方法、终端设备和网络设备
CN117676890A (zh) 资源配置的方法和通信装置
CN114503696A (zh) 一种通信方法及装置
CN116438905A (zh) 无线通信的方法和设备
JP2021531687A (ja) 情報送受信方法及び装置
KR20200018119A (ko) Nr v2x 시스템을 위한 동기 신호 및 브로드캐스트 채널에 대한 자원 설정 방법 및 그 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant