KR102653572B1 - 표시 패널 및 이를 포함하는 표시 장치 - Google Patents

표시 패널 및 이를 포함하는 표시 장치 Download PDF

Info

Publication number
KR102653572B1
KR102653572B1 KR1020190174493A KR20190174493A KR102653572B1 KR 102653572 B1 KR102653572 B1 KR 102653572B1 KR 1020190174493 A KR1020190174493 A KR 1020190174493A KR 20190174493 A KR20190174493 A KR 20190174493A KR 102653572 B1 KR102653572 B1 KR 102653572B1
Authority
KR
South Korea
Prior art keywords
data line
data
display panel
pixel
opening
Prior art date
Application number
KR1020190174493A
Other languages
English (en)
Other versions
KR20210082000A (ko
Inventor
송민규
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020190174493A priority Critical patent/KR102653572B1/ko
Publication of KR20210082000A publication Critical patent/KR20210082000A/ko
Application granted granted Critical
Publication of KR102653572B1 publication Critical patent/KR102653572B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133512—Light shielding layers, e.g. black matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134318—Electrodes characterised by their geometrical arrangement having a patterned common electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general

Abstract

표시 패널이 개시된다. 표시 패널은, 기판, 기판 상에 배치된 게이트 라인, 게이트 라인 상에 나란히 배치되는 데이터 라인들, 데이터 라인들 각각과 연결된 트랜지스터들, 기판 상에 배치된 공통 전극 및 트랜지스터들 각각과 연결된 화소 전극들을 포함하고, 공통 전극은, 데이터 라인들 중 제1데이터 라인과 중첩되도록 배치되는 개구를 포함한다.

Description

표시 패널 및 이를 포함하는 표시 장치{DISPLAY PANEL AND DISPLAY DEVICE INCLUDING THE SAME}
본 개시의 실시 예들은 표시 패널 및 이를 포함하는 표시 장치에 관한 것이다.
표시 패널은 광을 출력할 수 있는 픽셀들을 포함한다. 상기 표시 패널의 예시로서, LCD(liquid crystal display) 패널, 플라즈마 표시 패널(plasma display panel (PDP)) 및 유기 발광 표시(organic light emitting display (OLED)) 패널이 있다.
LCD 패널은 영상을 표시하기 위해 픽셀에 포함된 액정 셀을 이용하여 빛을 투과시킨다. 한편, 일정한 극성의 전압이 액정 셀에 지속적으로 인가되는 경우 액정 셀들의 빛 투과 특성이 열화될 수 있다. 이러한 열화를 방지하기 위해, 각 액정 셀에 인가되는 전압을 프레임 단위로 달리할 수 있다. 이러한 극성을 달리하는 구동 방식을 반전 구동이라고 한다.
본 개시가 해결하고자 하는 과제는 공통 전극과 데이터 라인 사이의 기생 커패시턴스가 감소시킬 수 있는 표시 패널 및 이를 포함하는 표시 장치를 제공하는 것에 있다.
본 개시의 실시 예들에 따른 표시 패널은, 기판, 기판 상에 배치된 게이트 라인, 게이트 라인 상에 나란히 배치되는 데이터 라인들, 데이터 라인들 각각과 연결된 트랜지스터들, 기판 상에 배치된 공통 전극 및 트랜지스터들 각각과 연결된 화소 전극들을 포함하고, 공통 전극은, 데이터 라인들 중 제1데이터 라인과 중첩되도록 배치되는 개구를 포함한다.
본 개시의 실시 예들에 따른 표시 장치는, 광을 출력하도록 구성되는 표시 패널 및 표시 패널을 제어하도록 구성되는 패널 구동 회로를 포함하고, 표시 패널은, 기판, 기판 상에 배치되는 게이트 라인, 기판 상에 배치되는 데이터 라인들, 데이터 라인들 각각과 연결된 트랜지스터들 및 기판 상에 배치되는 공통 전극을 포함하고, 공통 전극은, 데이터 라인들 중 제1데이터 라인과 중첩되도록 배치되는 개구를 포함한다.
본 개시의 실시 예들에 따른 화소를 구성하는 부화소들을 포함하는 표시 패널은, 기판, 부화소들과 연결된 게이트 라인, 부화소들과 연결되고, 정극성 또는 부극성의 데이터 전압을 전송하는 데이터 라인들, 기판 상에 배치된 공통 전극 및 부화소들과 연결된 화소 전극들을 포함하고, 공통 전극은 데이터 라인들 중 하나의 화소 내에서 우세한 극성의 부화소와 연결되는 데이터 라인들과 중첩되도록 배치되는 개구를 포함한다.
본 개시의 실시 예들에 따른 표시 패널은 공통 전극이 미배치되는 개구를 포함하므로 공통 전극과 데이터 라인 사이의 기생 커패시턴스가 감소할 수 있는 효과가 있다.
본 개시의 실시 예들에 따른 표시 패널은 반전 구동 방식 시 수적으로 우세한 극성의 부화소들과 연결된 데이터 라인과 중첩되는 개구를 포함하므로, 데이터 라인들 각각에 의한 기생 커패시턴스의 차이에 따른 색 편향 현상이 감소할 수 있는 효과가 있다.
도 1은 본 개시의 실시 예들에 따른 표시 장치를 나타낸다.
도 2는 본 개시의 실시 예들에 따른 부화소를 나타낸다.
도 3과 도 4는 본 개시의 실시 예들에 따른 표시 패널의 반전 구동 방식을 나타낸다.
도 5는 본 개시의 실시 예들에 따른 표시 패널의 평면도를 나타낸다.
도 6은 본 개시의 실시 예들에 따른 표시 패널의 평면도를 나타낸다.
도 7은 도 6의 표시 패널의 I-I'부분의 단면도를 나타낸다.
도 8은 본 개시의 실시 예들에 따른 표시 패널을 나타낸다.
도 9는 본 개시의 실시 예들에 따른 표시 패널을 나타낸다.
이하, 첨부된 도면들을 참조하여 본 개시의 실시 예들을 설명한다.
도 1은 본 개시의 실시 예들에 따른 표시 장치를 나타낸다. 도 1을 참조하면, 표시 장치(1000)는 표시 패널(100), 컨트롤러(200), 소스 드라이버(300), 게이트 드라이버(400) 및 전원 회로(500)를 포함할 수 있다.
표시 장치(1000)는 이미지 또는 영상을 표시할 수 있는 장치일 수 있다. 예컨대, 표시 장치(1000)는 TV, 스마트 폰(smartphone), 태블릿 PC(tablet personal computer), 이동 전화기(mobile phone), 화상 전화기, 전자북 리더기(e-book reader), 컴퓨터(computer), 카메라(camera), 또는 웨어러블 장치(wearable device) 등을 의미할 수 있으나, 이에 한정되지 않는다.
표시 패널(100)은 행과 열로 배열되는 다수의 부화소들(SP)을 포함할 수 있다. 실시 예들에 따라, 도 1에 도시된 다수의 부화소들(SP)은 n개의 행들과 m개의 열들로 이루어지는 격자 구조로 배치될 수 있다(n 및 m은 자연수).
예컨대, 표시 패널(100)은 LCD(liquiid crystal display), LED(light emitting diode) 디스플레이, OLED(organic LED) 디스플레이, AMOLED(active-matrix OLED) 디스플레이, ECD(Electrochromic Display), DMD(Digital Mirror Device), AMD(Actuated Mirror Device), GLV(Grating Light Value), PDP(Plasma Display Panel), ELD(Electro Luminescent Display), VFD(Vacuum Fluorescent Display) 중 하나로 구현될 수 있으나 이에 한정되는 것은 아니다. 본 명세서에서는 표시 패널(100)이 LCD임을 가정하고 설명한다.
실시 예들에 따라, 표시 패널(100)은 m개의 행으로 배열되는 n개의 게이트 라인들(GL1~GLn), m개의 열로 배열되는 m개의 데이터 라인들(DL1~DLm)을 포함할 수 있다.
표시 패널(100)의 부화소들(SP)은 게이트 라인 단위로 구동될 수 있다. 예컨대, 제1구간 동안 하나의 게이트 라인에 배열된 부화소들이 구동되며, 제1구간 다음의 제2구간 동안, 다른 하나의 게이트 라인에 배열된 부화소들이 구동될 수 있다. 이 때, 부화소들(SP)이 구동되는 단위 시구간을 하나의 수평 구간(1 horizontal(1H) time)이라 할 수 있다.
부화소들(SP)은 광이 출력되는 기본 단위일 수 있다. 실시 예들에 따라, 복수의 부화소들(SP)이 하나의 화소를 구성할 수 있고, 하나의 화소는 영상의 기본 단위를 이룰 수 있다. 즉, 표시 패널(100)에서 표시되는 영상은 복수의 부화소들(SP)을 포함하는 화소들의 집합으로 표현될 수 있다.
부화소들(SP) 각각은 구동 소자를 포함할 수 있다. 상기 구동 소자는 하나의 게이트 라인과 하나의 데이터 라인에 연결되고, 상기 부화소들(SP)에서의 광의 출력을 제어할 수 있다. 본 명세서에서, 부화소들(SP)이 특정 구성에 연결된다 함은 부화소에 포함된 구동 소자와 특정 구성이 연결됨을 의미할 수 있다.
실시 예들에 따라, 부화소들(SP) 각각에 대하여 특정 색의 광만을 선택적으로 투과시키는 컬러 필터가 형성될 수 있다. 예컨대, 컬러 필터들은 적색, 녹색 및 청색의 광만을 선택적으로 투과시킬 수 있고, 부화소들(SP)각각에서 출력되는 광은 적색, 녹색 및 청색으로 표시될 수 있으나, 이에 한정되는 것은 아니다. 이 때, 적색 광이 출력되는 영역의 화소는 적색 화소, 녹색 광이 출력되는 영역의 화소는 녹색 화소 및 청색 광이 출력되는 영역의 화소는 청색 화소라고 지칭될 수 있다. 적색 화소, 녹색 화소 및 청색 화소는 다양한 방식에 따라 배열될 수 있다.
컨트롤러(200)는 외부로부터 영상 신호(RGB)를 수신하고, 영상 신호(RGB)를 영상 처리하거나 또는 표시 패널(100)의 구조에 맞도록 변환하여 영상 데이터(DATA)를 생성할 수 있다. 컨트롤러(200)는 영상 데이터(DATA)를 소스 드라이버(300)로 전송할 수 있다.
컨트롤러(200)는 외부의 호스트 장치로부터 제어 신호(CS)를 수신할 수 있다. 제어 신호(CS)는 수평 동기 신호, 수직 동기 신호 및 클럭 신호를 포함할 수 있으나, 이에 한정되는 것은 아니다.
컨트롤러(200)는 수신된 제어 신호(CS)에 기초하여 소스 드라이버(300)를 제어하기 위한 제1구동 제어 신호(DCS1), 게이트 드라이버(400)를 제어하기 위한 제2구동 제어 신호(DCS2) 및 전원 회로(500)를 제어하기 위한 제3구동 제어 신호(DCS2)를 생성할 수 있다.
컨트롤러(200)는 제1구동 제어 신호(DCS1)를 소스 드라이버(300)로 전송할 수 있고, 제2구동 제어 신호(DCS2)를 게이트 드라이버(400)로 전송할 수 있고, 제3구동 제어 신호(DCS3)를 전원 회로(500)로 전송할 수 있다.
소스 드라이버(300)는 영상 데이터(DATA) 및 제1구동 제어 신호(DCS1)에 기초하여, 표시 패널(100)에서 표시되는 영상에 대응하는 데이터 신호들(DS1~DSm)을 생성하고, 생성된 데이터 신호들(DS1~DSm)을 표시 패널(100)로 전송할 수 있다. 데이터 신호들(DS1~DSm)은 부화소들(SP) 각각으로 전송될 수 있다. 예컨대, 소스 드라이버(300)는 1H 구간 동안 상기 1H 구간에 표시되어야 할 데이터 신호들(DS1~DSm)을 데이터 라인들(DL1~DLm)을 통해 상기 1H 구간에 구동되는 부화소들(SP)로 제공할 수 있다
게이트 드라이버(400)는 제2구동 제어 신호(DCS2)에 응답하여 복수의 게이트 라인들(GL1~GLn)에 게이트 신호들(GS1~GSn)을 순차적으로 제공할 수 있다. 게이트 신호들(GS1~GSn) 각각은 게이트 라인(GL1~GLn) 각각에 연결된 부화소들(SP)을 턴-온 시키기 위한 신호로서, 부화소들(SP) 각각에 포함된 트랜지스터의 게이트 단자에 인가될 수 있다.
전원 회로(500)는 제3구동 제어 신호(DCS3)에 기초하여 표시 패널(100)에서 사용되는 전압들을 생성하여 공급할 수 있다. 실시 예들에 따라, 전원 회로(500)는 표시 패널(100)에 공급되는 공통 전압(VCOM)을 출력할 수 있다. 공통 전압(VCOM)은 표시 패널(100)의 부화소들(SP) 각각으로 공급될 수 있다.
본 명세서에서, 소스 드라이버(300) 및 게이트 드라이버(400)는 패널 구동 회로로 지칭될 수 있다.
실시 예들에 따라, 컨트롤러(200), 소스 드라이버(300) 및 게이트 드라이버(400) 중 적어도 두개는 하나의 집적 회로(integrated circuit)로 구현될 수 있다. 또한, 실시 예들에 따라, 소스 드라이버(300) 또는 게이트 드라이버(400)는 표시 패널(100)에 탑재되어 구현될 수 있다. 또한, 실시 예들에 따라, 전원 회로(500)는 표시 패널(100) 외부에 위치할 수 있다.
도 2는 본 개시의 실시 예들에 따른 부화소를 나타낸다. 도 1 및 도 2를 참조하면, 부화소(SP)는 게이트 라인(GL)과 데이터 라인(DL)에 연결된 구동 트랜지스터(DT), 구동 트랜지스터(DT) 상에 배치된 액정 셀(CLC) 및 액정 셀(CLC)의 전압을 유지하기 위한 스토리지 커패시터(CST)를 포함할 수 있다. 예컨대, 구동 트랜지스터(DT)는 박막 트랜지스터(Thin Film Transister (TFT))일 수 있다.
게이트 라인(GL)으로부터 게이트 온 신호가 인가되면, 구동 트랜지스터(DT)가 턴온되고, 구동 트랜지스터(DT)는 연결된 데이터 라인(DL)으로부터 수신되는 데이터 신호(또는 화소 신호라고 함)를 이용하여 화소 전극(PE)에 전기적 신호를 공급한다. 공통 전극(CE) 또한 공통 전압(VCOM)을 공급받는다. 이에 따라, 화소 전극(PE)은 대응하는 공통 전극(CE)과 전계를 형성하고, 액정 셀(CLC)은 화소 전극(PE)과 공통 전극(CE) 사이의 전계에 의해 구동된다. 액정 셀(CLC)은 상기 전계에 따라 정렬될 수 있으며, 액정 셀(CLC)의 정렬 정도에 따라 액정 셀(CLC)을 투과하는 빛의 양이 조절될 수 있고, 이에 따라 표시 패널(100) 상에서 영상이 표시될 수 있다.
실시 예들에 따라, 공통 전극(CE)은 TN(Twisted Nematic) 모드와 VA(Vertical Alignment) 모드와 같은 수직 전계 구동방식에서 화소 전극(PE)과 대향하도록 상부 기판 상에 형성될 수 있다. 또한, 실시 예들에 따라, 공통 전극(CE)은 IPS(In Plane Switching) 모드와 FFS(Fringe Field Switching) 모드와 같은 수평 전계 구동방식에서 화소 전극(PE)이 배치되는 하부 기판 상에 형성될 수 있다. 본 명세서에서는, 공통 전극(CE)이 수평 전계 구동방식에 따라 배치되는 것을 가정하고 설명하나, 이에 한정되는 것은 아니다. 본 개시에서 적용 가능한 표시 패널(100)은 TN 모드, VA 모드, IPS 모드, FFS 모드뿐 아니라 어떠한 액정 모드 로도 구현될 수 있다.
도 3과 도 4는 본 개시의 실시 예들에 따른 표시 패널의 반전 구동 방식을 나타낸다. 도 1 내지 도 4를 참조하면, 표시 패널(100)의 부화소들(SP)이 행 및 열 방향으로 배열되어 있으며, 하나의 프레임(frame)에서 부화소들(SP) 각각에 인가되는 데이터 신호(즉, 데이터 전압)의 극성이 표시되어 있다.
도 3의 실시 예들에서, 부화소들(SP) 각각에 인가되는 데이터 신호의 극성은 열(column) 마다 제어될 수 있다. 즉, 제1열(COL1)에 배치된 제1부화소(SP1)와 제2열(COL2)에 배치된 제2부화소(SP2)로 공급되는 데이터 신호의 극성은 서로 반대일 수 있다. 또한, 제2열(COL2)에 배치된 제2부화소(SP2)와 제3열(COL3)에 배치된 제3부화소(SP3)로 공급되는 데이터 신호의 극성은 서로 반대일 수 있다.
도 4의 실시 예들에서, 부화소들(SP) 각각에 인가되는 데이터 신호의 극성은 화소마다 제어될 수 있다. 즉, 제1부화소(SP)에 인가되는 데이터 신호의 극성은, 제1부화소(SP1)와 인접하여 배치된 제2부화소(SP2)에 인가되는 데이터 신호의 극성과 다르다. 또한, 제2부화소(SP2)와 인접하여 배치된 제3부화소(SP3)의 극성은 제2부화소(SP2)에 인가되는 데이터 신호의 극성과 다르다.
한편, 도 3과 도 4에서 설명되는 반전 구동 방식에 따라 표시 패널(100)이 동작하는 경우, 하나의 프레임에서 데이터 전압의 특정 극성이 수적으로 우세(superior in numbers)할 수 있고, 데이터 라인과 공통 전압(VCOM) 사이의 기생 커패시턴스의 차이에 의해 공통 전압(Vcom)의 리플(ripple)이 발생할 수 있다.
예컨대, 도 3과 도 4에서, 적색의 제1부화소(SP1), 녹색의 제2부화소(SP2) 및 청색의 제3부화소(SP3)가 하나의 화소(P)를 형성하는 경우, 녹색에 해당하는 부화소에는 부극성(-)의 데이터 전압이 인가되고, 적색 및 청색에 해당하는 부화소에는 정극성(+)의 데이터 전압이 인가된다. 이에 따라, 정극성(+)의 데이터 전압이 인가되는 부화소(SP1 및 SP3)가 부극성(-)의 데이터 전압이 인가되는 부화소(SP2)보다 많다. 다음번의 프레임(frame)에서도 극성의 부호만 반전될 뿐, 우세의 정도는 동일하다. 즉, 제1부화소(SP1) 및 제3부화소(SP3)가 우세한 극성(superior in polarity)의 부화소가 되고, 제2부화소(SP2)가 열세한 극성(inferior in polarity)의 부화소가 된다.
이에 따라, 우세한 극성의 부화소들(SP1 및 SP3)과 연결된 데이터 라인과 공통 전극(CE) 사이의 기생 커패시턴스는 열세한 극성의 부화소(SP2)와 연결된 데이터 라인과 공통 전극(CE) 사이의 기생 커패시턴스 보다 클 수 있다. 이러한 기생 커패시턴스의 차이로 인해, 공통 전압(VCOM)은 우세한 극성(예컨대, 정극성(+))으로 리플이 발생할 수 있고, 결과적으로 공통 전압(VCOM)과 열세한 극성의 부화소(또는 부화소의 트랜지스터)와 연결된 데이터 라인 사이의 전압 차이가 증가될 수 있다. 이에 따라, 열세한 극성의 부화소(SP2)에서 출력되는 빛의 양이 증가하여 하나의 화소(P) 내에서 제2부화소(SP2)에서 출력되는 색상의 비중이 높아질 수 있다. 예컨대, 제2부화소(SP2)에서 녹색이 출력되므로, 화소(P)가 전반적으로 녹색을 띄는 현상(greenish 현상)이 발생할 수 있다. 결과적으로 열세한 극성의 부화소(SP2)에서 출력되는 색상의 비중이 높아질 수 있다.
한편, 본 명세서에서는 적색 및 청색 부화소의 극성이 녹색 부화소의 극성보다 우세인 것을 가정하고 설명하였으나 본 개시의 실시 예들이 이에 한정되는 것은 아니다. 극성의 우세 및 열세는 화소를 구성하는 부화소들의 배치 방식에 따라 얼마든지 달라질 수 있는 것이며, 본 개시의 실시 예들은 이러한 부화소들의 배치 방식에 한정되는 것은 아니다.
도 5는 본 개시의 실시 예들에 따른 표시 패널의 평면도를 나타낸다. 도 1 내지 도 5를 참조하면, 하부 기판상에 게이트 라인(GL)이 배치된다. 게이트 라인(GL)은 도 1에 도시된 게이트 라인들(GL1~GLn) 중 어느 하나일 수 있다.
게이트 라인(GL)은 게이트 패드로부터 게이트 신호들(GS1~GSn)을 수신할 수 있고, 수신된 게이트 신호들(GS1~GSn)을 부화소(SP)의 구동 트랜지스터(DT)의 게이트 전극으로 전달할 수 있다. 예컨대, 게이트 라인(GL)은 구동 트랜지스터(DT)의 게이트 전극과 연결되어 있을 수 있다.
데이터 라인(DL)은 게이트 라인(GL) 상에 배치될 수 있다. 데이터 라인(DL)은 도 1에 도시된 데이터 라인들(DL1~DLm) 중 어느 하나일 수 있다.
데이터 라인(DL)은 데이터 패드로부터 데이터 신호들(DS1~DSm)을 수신할 수 있고, 수신된 데이터 신호들(DS1~DSm)을 부화소(SP)의 구동 트랜지스터(DT)의 소스 전극으로 전달할 수 있다. 예컨대, 데이터 라인(DL)은 구동 트랜지스터(DT)의 소스 전극과 연결되어 있을 수 있다.
드레인 전극(DE)은 구동 트랜지스터(DT)의 드레인 전극일 수 있다. 드레인 전극(DE)은 게이트 라인(GL)과 이격되어 게이트 라인(GL) 상에 배치될 수 있다.
드레인 전극(DE)은 컨택홀(CH)을 통해 후술하는 화소 전극(PE)과 접촉될 수 있고, 구동 트랜지스터(DT)의 소스 전극(예컨대, 데이터 라인(DL))으로부터 전송되는 데이터 신호를 화소 전극(PE)으로 전달할 수 있다.
화소 전극(PE)은 부화소(SP)를 구동할 수 있다. 실시 예들에 따라, 화소 전극(PE)은 구동 트랜지스터(DT)의 드레인 전극(DE)과 접촉되어 구동 트랜지스터(DT)로부터 데이터 신호를 전달받을 수 있다.
공통 전극(CE)은 하부 기판(110) 상에 배치될 수 있다. 실시 예들에 따라, 공통 전극(CE)은 하부 기판(110) 상에 화소 전극(PE)과 이격되어 배치될 수 있다. 예컨대, 공통 전극(CE)은 화소 전극(PE)으로부터 수평 방향으로 이격되어 배치될 수 있으며, 화소 전극(PE)과 다른 층에 형성될 수 있으나, 이에 한정되는 것은 아니다.
공통 전극(CE)은 화소 전극(PE)과 전계를 형성할 수 있다. 실시 예들에 따라, 공통 전압(VCOM)을 인가받는 공통 전극(CE)과 데이터 신호를 인가받는 화소 전극(PE) 사이에 전계가 형성될 수 있다.
본 개시의 실시 예들에서, 공통 전극(CE)은 공통 전극(CE)이 배치되지 않는 개구(OA)를 포함할 수 있다. 개구(OA)는 공통 전극(CE)이 미배치되는 영역일 수 있다. 즉, 하부 기판(110) 상에는 공통 전극(CE)이 배치되는 영역(또는 층)인 공통 전극 영역과 이들 사이에 포함된 개구(OA)가 배치될 수 있다. 이 때, 개구(OA)는 공통 전극 영역에 의해 에워싸일 수 있다.
개구(OA)는 게이트 라인(GL), 드레인 전극(DE) 및 화소 전극(PE)과 중첩되도록 배치될 수 있다. 한편, 개구(OA)는 공통 전극(CE)이 미배치되는 영역이므로, 개구(OA)와 중첩되는 영역은 공통 전극(CE)과 중첩되지 않는 영역이 된다. 즉, 본 명세서에서, 구성 A와 개구(OA)가 중첩되도록 배치된다 함은, 상기 구성 A와 공통 전극(CE)은 중첩되지 않도록 배치되는 것으로 이해될 수 있다.
개구(OA)는 데이터 라인(DL)과 중첩될 수 있다. 실시 예들에 따라, 개구(OA)는 반전 구동 방식 시 우세한 극성의 부화소와 연결된 데이터 라인(DL) 과 중첩될 수 있다. 즉, 개구(OA)는 반전 구동 방식 시 우세한 극성의 부화소의 구동 트랜지스터와 연결된 데이터 라인(DL)과 중첩될 수 있다. 예컨대, 도 2 및 도 3의 경우, 데이터 라인(DL)은 적색 부화소 또는 청색 부화소와 연결된 데이터 라인일 수 있으나, 이에 한정되는 것은 아니다.
상술한 바와 같이, 개구(OA)는 공통 전극(CE)이 미배치되는 영역이므로, 개구(OA)와 데이터 라인(DL) 사이에는 기생 커패시턴스가 형성되지 않을 수 있다. 즉, 공통 전극(CE)이 개구(OA)를 포함하므로 공통 전극(CE)과 데이터 라인(DL) 사이의 기생 커패시턴스가 감소할 수 있는 효과가 있다. 특히, 개구(OA)가 반전 구동 방식 시 수적으로 우세인 극성의 부화소들과 연결된 데이터 라인(DL)과 중첩되는 경우, 데이터 라인들 각각에 의한 기생 커패시턴스의 차이에 따른 색 편향 현상이 감소할 수 있다.
도 6은 본 개시의 실시 예들에 따른 표시 패널의 평면도를 나타낸다. 도 1 내지 도 6를 참조하면, 하나의 게이트 라인(GL), 나란히 배열된 복수의 데이터 라인들(DL1~DL4) 및 복수의 부화소들(SP1~SP4)이 도시되어 있다. 복수의 부화소들(SP1~SP4) 각각은 복수의 화소 전극들(PE1~PE4)에 의해 구동될 수 있다.
도 6에 도시된 표시 패널은 서브 화소들이 적색, 녹색, 청색의 순서로 행으로 반복되어 배치되는 것을 예시적으로 나타낸다. 예컨대, 제1부화소(SP1)는 적색 광이 출력되는 영역이고, 제2부화소(SP2)는 녹색 광이 출력되는 영역이고, 제3부화소(SP3)는 청색 광이 출력되는 영역이고, 제4부화소(SP4)는 적색 광이 출력되는 영역일 수 있다. 제1 내지 제3부화소(SP1~SP3)는 하나의 화소(P1)를 형성할 수 있다. 제4부화소(SP4)는 제1화소(P1)와 인접한 화소를 형성하는 부화소일 수 있다.
표시 패널(100)은 광을 차단하기 위한 블랙 매트릭스(bm)를 더 포함할 수 있다. 블랙 매트릭스(bm)는 게이트 라인(GL)과 중첩되도록 배치되는 게이트 라인 블랙 매트릭스(GLBM) 및 데이터 라인들(DL1~DL4)과 중첩되도록 배치되는 데이터 라인 블랙 매트릭스(DLBM)를 포함할 수 있다.
블랙 매트릭스(BM)는 상부 기판에 배치될 수 있다. 블랙 매트릭스(bm)는 외부로부터 유입된 빛이 게이트 라인(GL), 데이터 라인들(DL1~DL4) 및 화소 전극(PE) 등의 표시 패널(100)의 도전성 구성요소로부터 빛이 반사되는 것을 방지할 수 있으며, 상부 기판에 형성되는 컬러 필터들 사이의 혼색을 차단할 수 있다.
실시 예들에 따라, 블랙 매트릭스(BM)는 게이트 라인(GL) 및 데이터 라인들(DL1~DL4)과 완전히 중첩되도록 배치될 수 있다. 즉, 게이트 라인(GL) 및 데이터 라인들(DL1~DL4)은 표시 패널(100)의 상부에서 봤을 때, 블랙 매트릭스(BM)에 의해 완전히 가려질 수 있다.
도 6의 실시 예들에 따르면, 공통 전극(CE)의 개구들(OA1 및 OA2) 각각은 적어도 두 개의 데이터 라인들과 중첩될 수 있다. 실시 예들에 따라, 개구들(OA1 및 OA2) 각각은 반전 구동 방식에 따라 작동될 때 수적으로 우세인 극성의 부화소들과 연결된 데이터 라인들 중 적어도 두 개와 중첩될 수 있다.
예컨대, 반전 구동 방식에 따라 작동하는 경우, 제1부화소(SP1) 및 제3부화소(SP3)으로는 정극성(+)의 데이터 전압이 인가되는 반면, 제2부화소(SP2)로는 부극성(-)의 데이터 전압이 인가된다(도 3 참조). 따라서, 제1데이터 라인(DL1) 및 제3데이터 라인(DL3)이 수적으로 우세인 극성의 부화소들과 연결된 데이터 라인이 된다. 마찬가지로, 다 도시되지는 않았으나, 제4데이터 라인(DL4) 또한 수적으로 우세인 극성의 데이터 전압이 인가된다(제1데이터 라인(DL1)과 대응).
즉, 도 6의 실시 예에서, 제1개구(OA1)는 제1데이터 라인(DL1)과 제1데이터 라인(DL1)과 인접한 데이터 라인과 중첩하도록 배치될 수 있고, 제2개구(OA2)는 제3데이터 라인(DL3) 및 제4데이터 라인(DL4)과 중첩하도록 배치될 수 있다.
실시 예들에 따라, 개구들(OA1 및 OA2) 각각은 반전 구동 방식에 따라 작동될 때 수적으로 열세인 극성의 부화소들과 연결되는 데이터 라인들과는 중첩되지 않을 수 있다. 즉, 개구들(OA1 및 OA2)은 제2데이터 라인(DL2)과 중첩하지 않을 수 있다.
이에 따라, 반전 구동 방식에 따라 작동될 때 수적으로 우세인 극성의 부화소들과 연결된 데이터 라인들과 공통 전극(CE) 사이의 기생 커패시턴스가 감소될 수 있어, 상술한 색 편향 현상이 감소될 수 있다.
나아가, 공통 전극(CE)의 개구들(OA1 및 OA2)은 수적으로 우세인 극성의 부화소들과 연결되고, 나란히 배치되는 두 개의 데이터 라인들 및 상기 두 개의 데이터 라인들과 대응되는 구동 트랜지스터와도 중첩될 수 있어, 기생 커패시턴스 감소 효과가 더욱 더 증대될 수 있는 효과가 있다. 예컨대, 제2개구(OA2)는 제3데이터 라인(DL3) 및 제4데이터 라인(DL4) 뿐만 아니라 제3드레인 전극(DE3) 및 제4드레인 전극(DE4)과도 중첩될 수 있다.
개구(OA)는 블랙 매트릭스(BM)와 중첩할 수 있다. 실시 예들에 따라, 개구(OA)는 게이트 라인 블랙 매트릭스(GLBM)와 중첩하도록 배치될 수 있다. 예컨대, 개구(OA)는 게이트 라인 블랙 매트릭스(GLBM)와 완전히 중첩될 수 있다. 이에 따라, 개구(OA)에 공통 전극(CE)이 배치되지 않더라도 블랙 매트릭스(BM)에 의해 외부 광에 의한 반사가 차단될 수 있다.
도 7은 도 6의 표시 패널의 I-I'부분의 단면도를 나타낸다. 도 7은 제2 내지 제4부화소들(SP2~SP4)이 위치한 영역들을 나타낸다. 도 1 내지 도 7을 참조하면, 하부 기판(110) 상에 게이트 전극들(121, 123 및 125)을 포함하는 제1도전층(120)이 배치될 수 있다. 실시 예들에 따라, 게이트 전극들(121, 123 및 125)은 부화소들 각각을 구동하기 위한 구동 트랜지스터의 게이트 전극일 수 있다. 게이트 전극들(121, 123 및 125)은 하나의 게이트 라인과 접촉될 수 있다.
실시 예들에 따라, 제1도전층(120)은 게이트 라인(GL)과 일체로 형성될 수 있으나 이에 한정되는 것은 아니다.
제1도전층(120) 상에 절연층(130)이 배치될 수 있다. 실시 예들에 따라, 절연층(130)은 제1도전층(120)을 커버하도록 배치될 수 있다. 예컨대, 절연층(130)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx) 또는 이들을 포함하는 다중층 구조일 수 있다.
절연층(130) 상에 액티브 패턴들(141, 143 및 145)을 포함하는 액티브 층(140)이 배치될 수 있다.
액티브 패턴들(141, 143 및 145)은 실리콘계 반도체 물질 또는 산화물계 반도체 물질을 포함할 수 있다.
예컨대, 상기 실리콘계 반도체 물질은 비정질 실리콘(amorphous silicon) 또는 다결정 실리콘(polycrystalline silicon)을 포함할 수 있다. 상기 산화물계 반도체 물질은 4원계 금속 산화물인 인듐 주석 갈륨 아연 산화물(InSnGaZnO), 3원계 금속 산화물인 인듐 갈륨 아연 산화물(InGaZnO), 인듐 주석 아연 산화물(InSnZnO), 인듐 알루미늄 아연 산화물(InAlZnO), 주석 갈륨 아연 산화물(SnGaZnO), 알루미늄 갈륨 아연 산화물(AlGaZnO), 주석 알루미늄 아연 산화물(SnAlZnO), 2원계 금속 산화물인 인듐 아연 산화물(InZnO), 주석 아연 산화물(SnZnO), 알루미늄 아연 산화물(AlZnO), 아연 마그네슘 산화물(ZnMgO), 주석 마그네슘 산화물(SnMgO), 인듐 마그네슘 산화물(InMgO), 인듐 갈륨 산화물(InGaO), 인듐 산화물(InO), 주석 산화물(SnO) 또는 아연 산화물(ZnO) 등을 포함할 수 있다.
액티브 패턴들(141, 143 및 145) 각각은 부화소들(SP2~SP4)의 구동 트랜지스터들(DT2~DT4)의 액티브 영역일 수 있다. 실시 예들에 따라, 액티브 패턴들(141, 143 및 145) 각각은 드레인 영역, 소스 영역 및 드레인 영역과 소스 영역 사이의 채널 영역을 포함할 수 있다. 상기 채널 영역을 통해 전자(electron) 또는 정공(hole)이 이동할 수 있다.
액티브 층(140) 상에 제2도전층(150)이 배치될 수 있다. 제2도전층(150)은 소스 전극들(151a, 153a 및 155a) 및 드레인 전극들(151b, 153b 및 155b)을 포함할 수 있다.
소스 전극들(151a, 153a 및 155a) 및 드레인 전극들(151b, 153b 및 155b)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금을 포함할 수 있다. 또한, 소스 전극들(151a, 153a 및 155a) 및 드레인 전극들(151b, 153b 및 155b)은 다중층을 포함할 수 있다.
소스 전극들(151a, 153a 및 155a) 및 드레인 전극들(151b, 153b 및 155b)은 액티브 패턴들(141, 143 및 145)상에 배치될 수 있다. 예컨대, 제2소스 전극(151a)은 제2액티브 패턴(141)의 소스 영역과 접촉될 수 있고, 제2드레인 전극(151b)은 제2액티브 패턴(141)의 드레인 영역과 접촉될 수 있다.
소스 전극들(151a, 153a 및 155a)은 데이터 라인들(DL2~DL4) 각각과 접촉될 수 있다 실시 예들에 따라, 제2소스 전극(151a)은 제2데이터 라인(DL2)과 접촉되고, 제3소스 전극(153a)은 제3데이터 라인(DL3)과 접촉되고, 제4소스 전극(155a)은 제4데이터 라인(DL4)과 접촉될 수 있다.
실시 예들에 따라, 소스 전극들(151a, 153a 및 155a) 각각과 대응하는 데이터 라인들(DL2~DL4) 각각은 일체로 형성될 수 있으나, 이에 한정되는 것은 아니다.
드레인 전극들(151b, 153b 및 155b)은 화소 전극들(PE2~PE4) 각각과 접촉될 수 있다 실시 예들에 따라, 제2드레인 전극(151b)은 제2화소 전극(PE2)과 접촉되고, 제3드레인 전극(153b)은 제3화소 전극(PE3)과 접촉되고, 제4드레인 전극(155b)은 제4화소 전극(PE4)과 접촉될 수 있다.
이에 따라, 데이터 라인들(DL2~DL4)로부터 전송된 데이터 신호는 소스 전극들(151a, 153a 및 155a)을 통해 수신되고, 액티브 패턴들(141, 143 및 145)을 지나 드레인 전극(151b, 153b 및 155b) 및 화소 전극들(PE2~PE4)로 전송될 수 있다.
제2도전층(150) 상에는 제1보호층(161)이 배치될 수 있다. 제1보호층(161)은 제2도전층(150)을 커버하도록 배치될 수 있으며 절연 물질을 포함할 수 있다. 실시 예들에 따라, 제1보호층(161)은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx) 및 이들을 포함하는 다중막을 포함할 수 있다. 예컨대, 제1보호층(161)은 패시베이션 층일 수 있다.
제1보호층(161) 상에는 제2보호층(163)이 배치될 수 있다. 제2보호층(163)은 제2보호층(163) 하부의 층들의 단차를 완화시키기 위한 평탄화막일 수 있다. 실시 예들에 따라, 제2보호층(163)은 폴리이미드(polyimide), 벤조사이클로부틴계 수지(benzocyclobutene series resin), 아크릴레이트(acrylate) 등의 유기물을 포함할 수 있다. 실시 예들에 따라, 제2보호층(163)은 제1보호층(161)보다 두꺼울 수 있다.
제2보호층(163) 상에는 공통 전극(CE)이 배치될 수 있다. 공통 전극(CE)은 도전성 전극일 수 있다. 예컨대, 공통 전극(CE)은 ITO(indium tin oxide), IZO(indium zinc oxide) 또는 ZnO(zinc oxide) 등의 투명 도전 물질로 구성될 수 있으나, 이에 한정되는 것은 아니다.
도 6을 참조하여 설명한 바와 같이, 공통 전극(CE)은 공통 전극(CE)이 배치되지 않는 개구들(OA1 및 O2)을 포함할 수 있다. 도 7에는 절개 방법에 따라 제2개구(OA2)만 도시되어 있다.
제2개구(OA2)는 제3데이터 라인(DL3)에 대응하는 제3소스 전극(153a) 및 제4데이터 라인(DL4)에 대응하는 제4소스 전극(155a)과 중첩되도록 배치될 수 있다. 실시 예들에 따라, 제2개구(OA2)는 제2데이터 라인(DL2)에 대응하는 제2소스 전극(151a)과 중첩하지 않을 수 있다.
다시 말하면, 공통 전극(CE)은 제3데이터 라인(DL3)에 대응하는 제3소스 전극(153a) 및 제4데이터 라인(DL4)에 대응하는 제4소스 전극(155a)과 중첩되지 않고, 제2데이터 라인(DL2)에 대응하는 제2소스 전극(151a)과 중첩되도록 배치될 수 있다.
이에 따라, 반전 구동 방식에 따라 작동될 때 수적으로 우세인 극성의 부화소들과 연결되는 데이터 라인들과 공통 전극(CE) 사이의 기생 커패시턴스가 감소될 수 있어, 상술한 색 편향 현상이 감소될 수 있다.
공통 전극(CE) 상에 제3보호층(165)이 배치될 수 있다. 제3보호층(165)은 공통 전극(CE)과 제2보호층(163)을 커버하도록 배치될 수 있다. 실시 예들에 따라, 제3보호층(165)은 절연성을 가지는 층으로서, 실리콘 산화막(SiOx), 실리콘 질화막(SiNx) 및 이들을 포함하는 다중막을 포함할 수 있다.
제3보호층(165) 상에는 화소 전극들(PE2~PE4)이 배치될 수 있다. 실시 예들에 따라, 화소 전극들(PE2~PE4) 각각은 드레인 전극들(151b, 153b 및 155b) 각각과 접촉될 수 있고, 드레인 전극들(151b, 153b 및 155b)로부터 전송되는 신호를 수신할 수 있다. 예컨대, 제2화소 전극(PE2)은 제2드레인 전극(151b)과 연결될 수 있다.
실시 예들에 따라, 보호층들(161, 163 및 165)을 관통하는 컨택홀들이 형성될 수 있고, 컨택홀들 각각은 보호층들(161, 163 및 165)을 관통하여 드레인 전극들(151b, 153b 및 155b) 각각을 노출시킬 수 있다. 화소 전극들(PE2~PE4) 각각은 컨택홀들 각각에 배치되고, 이에 따라 화소 전극들(PE2~PE4) 각각과 드레인 전극들(151b, 153b 및 155b) 각각이 연결될 수 있다.
실시 예들에 따라, 화소 전극들(PE2~PE4)은 ITO(indium tin oxide), IZO(indium zinc oxide) 또는 ZnO(zinc oxide) 등의 투명 도전 물질로 구성될 수 있으나, 이에 한정되는 것은 아니다.
제3보호층(165) 상에 액정층(170)이 배치될 수 있다. 액정층은 고체와 액체 사이의 상태에 있는 분자들을 포함할 수 있고, 상기 분자들은 화소 전극들(PE2~PE4)과 공통 전극(CE) 사이의 전계에 따라 정렬(align)될 수 있다. 이에 따라, 하부 기판(110)으로부터 출력되는 빛의 투과 정도가 조절될 수 있다.
액정층(170) 상에는 컬러 필터들(CF1~CF4)이 배치될 수 있다. 컬러 필터들(CF1~CF4)은 하부로부터 유입되는 광을 선택적으로 투과시킬 수 있는 광학적 필터일 수 있다.
실시 예들에 따라, 컬러 필터들(CF1~CF4) 각각은 적색광, 녹색광 및 청색광 중 어느 하나의 색상의 광만을 투과시킬 수 있다. 예컨대, 제1컬러 필터(CF1)는 적색광을 투과시킬 수 있고, 제2컬러 필터(CF2)는 녹색광을 투과시킬 수 있고, 제3컬러 필터(CF3)는 청색광을 투과시킬 수 있고, 제4컬러 필터(CF4)는 적색광을 투과시킬 수 있다.
즉, 컬러 필터들(CF1~CF4)에 따라 부화소들(SP1~SP4)에 출력되는 빛의 색상이 결정될 수 있다. 예컨대, 제2컬러 필터(CF2)가 녹색광을 투과시키므로, 제2컬러 필터(CF2)에 대응하는 화소 구조들은 제2부화소(SP2)로 지칭될 수 있다.
컬러 필터들(CF1~CF4) 사이에는 블랙 매트릭스(BM)가 배치될 수 있다. 블랙 매트릭스(bm)는 컬러 필터들(CF1~CF4) 사이를 구획할 수 있고, 외부로부터 유입된 빛이 게이트 라인(GL), 데이터 라인들(DL1~DL4) 및 화소 전극(PE) 등의 표시 패널(100)의 도전성 구성요소로부터 빛이 반사되는 것을 방지할 수 있다.
실시 예들에 따라, 블랙 매트릭스(bm)는 컬러 필터들(CF1~CF4) 사이에 배치될 수 있고, 게이트 라인(GL) 및 데이터 라인들(DL1~DL4)과 완전히 중첩되도록 배치될 수 있다.
컬러 필터들(CF1~CF4) 및 블랙 매트릭스(BM) 상에는 상부 기판(180)이 배치될 수 있다. 상부 기판(180)은 외부로부터의 이물이나 습기를 차단할 수 있으며, 컬러 필터들(CF1~CF4)로부터 출력되는 광을 투과시킬 수 있다. 예컨대, 상부 기판(180)은 투명한 재질의 유리 또는 플라스틱 기판일 수 있으나, 이에 한정되는 것은 아니다.
도 8은 본 개시의 실시 예들에 따른 표시 패널을 나타낸다. 도 8을 참조하면, 복수의 게이트 라인들(GL1~GL3) 및 복수의 데이터 라인들(DL1~DL6)이 교차로 배열되고, 이들 사이에 복수의 부화소들(SP)이 배치되어 있다. 부화소들(SP) 각각에 표시된 알파벳(R, G 및 B)은 부화소들(SP)로부터 출력되는 빛의 색상(즉, 컬러 필터의 투과 색상)을 나타낸다. 예컨대, R로 표시된 부화소들(SP)로부터는 적색광이 출력된다. 또한, 부화소들(SP) 각각에 표시된 극성(+ 및 -)는 반전 구동 방식에서 부화소들(SP) 각각으로 전달되는 데이터 전압의 극성을 나타낸다. 예컨대, 정극성(+)으로 표시된 부화소들(SP)로는 특정 프레임에 정극성(+)의 데이터 전압이 인가된다.
도 8에서, 하나의 열을 따라 배치된 복수의 부화소들은 동일한 데이터 라인에 연결되어 있다. 예컨대, 왼쪽에서 첫 번째 열에 배치된 부화소들은 모두 제1데이터 라인(DL1)에 연결되어 있다. 상술한 바와 같이, 부화소들(SP)은 구동 트랜지스터(DT)를 통해 데이터 라인(DL)에 연결된다.
도 8에 도시되어 있지는 않으나, 도 5 내지 도 7을 참조하여 설명한 바와 같이, 공통 전극(CE)은 게이트 라인들(GL1~GL3) 및 데이터 라인들(DL1~DL6) 상에 배치되어 있다.
본 개시의 실시 예들에서, 공통 전극(CE)은 제1개구(OA1) 및 제2개구(OA2)를 포함하는 개구들(OA)을 포함할 수 있다. 개구들(OA)은 공통 전극(CE)이 존재하지 않는 영역을 의미할 수 있다. 즉, 개구들(OA)에는 공통 전극(CE)이 배치되지 않는다.
개구들(OA) 각각은 데이터 라인들(DL1~DL6) 중 적어도 어느 하나와 중첩될 수 있다. 실시 예들에 따라, 개구들(OA) 각각은 반전 구동 방식에 따라 동작할 때, 하나의 화소 내에서 수적으로 우세한 극성의 부화소들이 연결된 데이터 라인과 중첩될 수 있다.
도 8을 예시적으로 참조하면, 반전 구동 방식에서 제1화소(P1)의 두 개의 부화소들(R, B)에는 부극성(-)의 데이터 전압이 인가되고, 하나의 부화소(G)에는 정극성(+)의 데이터 전압이 인가된다. 즉, 제1화소(P1)에서는 반전 구동 시 부화소들(R, B)의 극성(예컨대, 부극성(-))이 우세하며, 우세한 극성을 가지는 부화소(R, B)와 연결된 데이터 라인은 제1데이터 라인(DL1)과 제3데이터 라인(DL3)이 된다. 즉, 본 개시의 실시 예에서, 제1개구(OA1)는 부화소들(R, B)과 연결된 제1데이터 라인(DL1) 및 제3데이터 라인(DL3)과 중첩될 수 있다.
또한, 반전 구동 방식에서 제2화소(P2)의 두 개의 부화소들(R, B)에는 정극성(+)의 데이터 전압이 인가되고, 하나의 부화소(G)에는 부극성(-)의 데이터 전압이 인가된다. 즉, 제2화소(P2)에서는 반전 구동 시 부화소(R, B)의 극성(예컨대, 정극성(+))이 수적으로 우세하며, 우세한 극성의 부화소(R, B)와 연결된 데이터 라인은 제4데이터 라인(DL4)과 제6데이터 라인(DL6)이 된다. 즉, 본 개시의 실시 예에서, 제1개구(OA1)는 제4데이터 라인(DL3)과 중첩될 수 있다.
또한, 개구들(OA)은 반전 구동 방식 시 수적으로 우세한 극성의 부화소들와 연결된 데이터 라인들 중 인접한 데이터 라인들과 중첩될 수 있다. 실시 예들에 따라, 상술한 바와 같이, 반전 구동 시 우세한 극성의 부화소들과 연결된 데이터 라인은 제3데이터 라인(DL3)과 제4데이터 라인(DL4)이고, 제1개구(OA1)는 인접한 제3데이터 라인(DL3) 및 제4데이터 라인(DL4) 모두와 중첩하도록 배치될 수 있다. 예컨대, 제1개구(OA1)는 제3데이터 라인(DL3), 제4데이터 라인(DL4) 및 제3데이터 라인(DL3)과 제4데이터 라인(DL4) 사이의 영역과 모두 중첩하도록 배치되는 단일 영역(single area)일 수 있다.
본 명세서에서, 단일 영역이라 함은 하나의 폐곡선으로 구성된 영역을 의미한다.
한편, 두 번째 행의 부화소들에 대해서도 위의 설명이 적용될 수 있다. 따라서, 단일의 제2개구(OA2) 또한 제3데이터 라인(DL3) 및 제4데이터 라인(DL4) 모두와 중첩하도록 배치될 수 있다.
본 개시의 실시 예들에 따르면, 공통 전극(CE)은 반전 구동 방식 시 수적으로 우세한 극성의 부화소들과 연결된 데이터 라인(DL)과 중첩되는 개구(OA)를 포함하므로, 데이터 라인들 각각에 의한 기생 커패시턴스의 차이에 따른 색 편향 현상이 감소할 수 있는 효과가 있다.
도 9는 본 개시의 실시 예들에 따른 표시 패널을 나타낸다. 도 9를 참조하면, 복수의 게이트 라인들(GL1~GL3) 및 복수의 데이터 라인들(DL1~DL6)이 교차로 배열되고, 이들 사이에 복수의 부화소들(SP)이 배치되어 있다. 부화소들(SP) 각각에 표시된 알파벳(R, G 및 B)은 부화소들(SP)로부터 출력되는 빛의 색상(즉, 컬러 필터의 투과 색상)을 나타낸다. 또한, 부화소들(SP) 각각에 표시된 극성(+ 및 -)는 반전 구동 방식에서 부화소들(SP) 각각으로 전달되는 데이터 전압의 극성을 나타낸다.
도 9에서, 하나의 열을 따라 배치된 복수의 부화소들은 인접한 두 개의 데이터 라인들에 교번하여(alternatively) 연결될 수 있다. 데이터 라인에 연결되어 있다. 예컨대, 왼쪽에서 첫 번째 열에 배치된 부화소들 중에서 위에서 첫 번째 행에 배치된 부화소는 제1데이터 라인(DL1)에 연결되고, 위에서 두 번째 행에 배치된 부화소는 제2데이터 라인(DL2)에 연결되고, 위에서 세 번째 행에 배치된 부화소는 제1데이터 라인(DL1)에 연결될 수 있다.
개구들(OA) 각각은 데이터 라인들(DL1~DL6) 중 적어도 어느 하나와 중첩될 수 있다. 실시 예들에 따라, 개구들(OA) 각각은 반전 구동 방식에 따라 동작할 때, 하나의 화소 내에서 수적으로 우세한 극성의 부화소들이 연결된 데이터 라인과 중첩될 수 있다.
도 9를 예시적으로 참조하면, 첫 번째 행의 부화소들의 배치는 도 8의 표시 패널(100)의 첫 번째 행에 도시된 부화소들의 배치와 동일하다. 따라서, 도 8에서 설명한 바와 같이, 제1개구(OA1)는 제3데이터 라인(DL3) 및 제4데이터 라인(DL4) 모두와 중첩하도록 배치될 수 있다.
한편, 두 번째 행을 고려하면, 반전 구동 방식에서, 두 번째 행의 제3화소(P3)는 부화소(R, B)의 극성(예컨대, 정극성(+))이 우세하며, 우세한 극성의 부화소(R, B)와 연결된 데이터 라인은 제2데이터 라인(DL2)과 제4데이터 라인(DL4)이 된다. 즉, 본 개시의 실시 예에서, 제2개구(OA2)는 제4데이터 라인(DL4)과 중첩될 수 있다.
또한, 제4화소(P4)의 두 개의 부화소들(R, B)에는 부극성(-)의 데이터 전압이 인가되고, 하나의 부화소(G)에는 정극성(+)의 데이터 전압이 인가된다. 즉, 제4화소(P4)에서는 반전 구동 시 부극성(-)의 데이터 전압이 수적으로 우세하며, 우세한 극성의 부화소(R, B)와 연결된 데이터 라인은 제5데이터 라인(DL5)이 된다. 즉, 본 개시의 실시 예에서, 제2개구(OA2)는 제5데이터 라인(DL5)과 중첩될 수 있다.
개구들(OA)은 반전 구동 방식 시 수적으로 우세한 극성의 부화소들와 연결된 데이터 라인들 중 인접한 데이터 라인들과 중첩될 수 있다. 실시 예들에 따라, 제1개구(OA1)는 인접한 제3데이터 라인(DL3) 및 제4데이터 라인(DL4)과 중첩하도록 배치될 수 있고, 제2개구(OA2)는 인접한 제4데이터 라인(DL4) 및 제5데이터 라인(DL5) 모두와 중첩하도록 배치될 수 있다.
본 개시의 실시 예들에 따르면, 공통 전극(CE)은 반전 구동 방식 시 수적으로 우세인 극성의 부화소들과 연결된 데이터 라인(DL)과 중첩되는 개구(OA)를 포함하므로, 데이터 라인들 각각에 의한 기생 커패시턴스의 차이에 따른 색 편향 현상이 감소할 수 있는 효과가 있다.
본 개시는 도면에 도시된 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 개시의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
100: 표시 패널 GL: 게이트 라인
DL1~DL4: 데이터 라인 SP1~SP4: 부화소들
P1: 화소 PE1~PE4: 화소 전극들
DE1~DE4: 드레인 전극들 BM: 블랙 매트릭스
OA1~OA2: 개구들

Claims (19)

  1. 기판;
    상기 기판 상에 배치된 게이트 라인;
    상기 게이트 라인 상에 나란히 배치되는 데이터 라인들;
    상기 데이터 라인들 각각과 연결된 트랜지스터들;
    상기 기판 상에 배치된 공통 전극; 및
    상기 트랜지스터들 각각과 연결된 화소 전극들을 포함하고,
    상기 공통 전극은,
    상기 데이터 라인들 중 제1데이터 라인 및 상기 제1데이터 라인과 인접하여 배치되는 제2데이터 라인과 중첩되도록 배치되는 개구를 포함하되,
    상기 데이터 라인들은,
    반전 구동 방식에 따라 정극성 또는 부극성의 데이터 전압이 인가되는 부화소에 각각 연결되고,
    상기 개구는,
    하나의 화소 내에서 상기 정극성 및 상기 부극성 중 우세한 동일 극성의 데이터 전압이 인가되는 부화소들에 각각 연결된 상기 제1데이터 라인 및 상기 제2데이터 라인에 모두 중첩되는,
    표시 패널.
  2. 삭제
  3. 제1항에 있어서,
    상기 개구는 상기 제1데이터 라인, 상기 제2데이터 라인 및 상기 제1데이터 라인과 상기 제2데이터 라인 사이의 영역 모두와 중첩되도록 배치되는,
    표시 패널.
  4. 제1항에 있어서,
    상기 제1데이터 라인은 상기 트랜지스터들 중에서 적색 광의 출력을 구동하는 제1트랜지스터와 연결되고,
    상기 제2데이터 라인은 상기 트랜지스터들 중에서 청색 광의 출력을 구동하는 제2트랜지스터와 연결되는,
    표시 패널.
  5. 제1항에 있어서,
    상기 데이터 라인들은 제3데이터 라인을 더 포함하고,
    상기 제3데이터 라인은 상기 트랜지스터들 중에서 녹색 광을 출력을 제어하기 위한 제3트랜지스터와 연결되고,
    상기 개구는 상기 제3데이터 라인과 중첩되지 않는,
    표시 패널.
  6. 제1항에 있어서,
    상기 개구는 상기 게이트 라인과 중첩되도록 배치되는,
    표시 패널.
  7. 제1항에 있어서,
    상기 개구는 상기 제1데이터 라인과 연결된 제1트랜지스터의 드레인 전극과 중첩되도록 배치되는,
    표시 패널.
  8. 제1항에 있어서,
    상기 개구는 상기 제1데이터 라인과 연결된 제1트랜지스터와 연결된 화소 전극과 중첩되도록 배치되는,
    표시 패널.
  9. 제1항에 있어서,
    상기 표시 패널은 상기 게이트 라인과 중첩하도록 배치되는 게이트 라인 블랙 매트릭스를 더 포함하고,
    상기 개구는 상기 게이트 라인 블랙 매트릭스와 완전히 중첩되는,
    표시 패널.
  10. 제1항에 있어서,
    상기 표시 패널은 상기 데이터 라인들과 중첩하도록 배치되는 데이터 라인 블랙 매트릭스를 더 포함하고,
    상기 개구는 상기 데이터 라인 블랙 매트릭스와 완전히 중첩되는,
    표시 패널.
  11. 광을 출력하도록 구성되는 표시 패널; 및
    상기 표시 패널을 제어하도록 구성되는 패널 구동 회로를 포함하고,
    상기 표시 패널은,
    기판;
    상기 기판 상에 배치되는 게이트 라인;
    상기 기판 상에 배치되는 데이터 라인들;
    상기 데이터 라인들 각각과 연결된 트랜지스터들;
    상기 기판 상에 배치되는 공통 전극을 포함하고,
    상기 공통 전극은,
    상기 데이터 라인들 중 제1데이터 라인 및 상기 제1데이터 라인과 인접하여 배치되는 제2데이터 라인과 중첩되도록 배치되는 개구를 포함하되,
    상기 데이터 라인들은,
    상기 표시 패널이 반전 구동 방식에 의해 구동됨에 따라, 정극성 또는 부극성의 데이터 전압이 인가되는 부화소에 각각 연결되고,
    상기 개구는,
    하나의 화소 내에서 상기 정극성 및 상기 부극성 중 우세한 동일 극성의 데이터 전압이 인가되는 부화소들에 각각 연결된 상기 제1데이터 라인 및 상기 제2데이터 라인에 모두 중첩되는,
    표시 장치.
  12. 삭제
  13. 제11항에 있어서,
    상기 제1데이터 라인은 상기 트랜지스터들 중에서 적색 광의 출력을 구동하는 제1트랜지스터와 연결되고,
    상기 제2데이터 라인은 상기 트랜지스터들 중에서 청색 광의 출력을 구동하는 제2트랜지스터와 연결되는,
    표시 장치.
  14. 제11항에 있어서,
    상기 데이터 라인들은 제3데이터 라인을 더 포함하고,
    상기 제3데이터 라인은 상기 트랜지스터들 중에서 녹색 광을 출력을 제어하기 위한 제3트랜지스터와 연결되고,
    상기 개구는 상기 제3데이터 라인과 중첩되지 않는,
    표시 장치.
  15. 제11항에 있어서,
    상기 개구는 상기 공통 전극이 미배치되는 영역인,
    표시 장치.
  16. 화소를 구성하는 부화소들을 포함하는 표시 패널에 있어서,
    기판;
    상기 부화소들과 연결된 게이트 라인;
    상기 부화소들과 연결되고, 정극성 또는 부극성의 데이터 전압을 전송하는 데이터 라인들;
    상기 기판 상에 배치된 공통 전극; 및
    상기 부화소들과 연결된 화소 전극들을 포함하고,
    상기 데이터 라인들은,
    상기 표시 패널이 반전 구동 방식에 의해 구동됨에 따라, 정극성 또는 부극성의 데이터 전압이 인가되는 부화소에 각각 연결되고,
    상기 공통 전극은,
    상기 데이터 라인들 중 하나의 화소 내에서 우세한 극성의 부화소와 연결되는 둘 이상의 데이터 라인들과 모두 중첩되도록 배치되는 개구를 포함하는,
    표시 패널.
  17. 제16항에 있어서,
    상기 화소는 정극성의 데이터 전압을 수신하는 제1부화소, 부극성의 데이터 전압을 수신하는 제2부화소 및 정극성의 데이터 전압을 수신하는 제3부화소를 포함하는 제1화소를 포함하고,
    상기 개구는 상기 제1부화소와 연결되는 제1데이터 라인 및 상기 제3부화소와 연결되는 제3데이터 라인과 중첩되도록 배치되는,
    표시 패널.
  18. 제17항에 있어서,
    상기 화소는 부극성의 데이터 전압을 수신하는 제4부화소, 정극성의 데이터 전압을 수신하는 제5부화소 및 부극성의 데이터 전압을 수신하는 제6부화소를 포함하는 제2화소를 포함하고,
    상기 개구는 상기 제4부화소와 연결되는 제4데이터 라인 및 상기 제6부화소와 연결되는 제6데이터 라인과 중첩되도록 배치되는,
    표시 패널.
  19. 제18항에 있어서,
    상기 개구는 상기 제3데이터 라인 및 상기 제4데이터 라인 모두와 중첩되도록 배치되는 단일 개구를 포함하는,
    표시 패널.
KR1020190174493A 2019-12-24 2019-12-24 표시 패널 및 이를 포함하는 표시 장치 KR102653572B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190174493A KR102653572B1 (ko) 2019-12-24 2019-12-24 표시 패널 및 이를 포함하는 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190174493A KR102653572B1 (ko) 2019-12-24 2019-12-24 표시 패널 및 이를 포함하는 표시 장치

Publications (2)

Publication Number Publication Date
KR20210082000A KR20210082000A (ko) 2021-07-02
KR102653572B1 true KR102653572B1 (ko) 2024-04-03

Family

ID=76897288

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190174493A KR102653572B1 (ko) 2019-12-24 2019-12-24 표시 패널 및 이를 포함하는 표시 장치

Country Status (1)

Country Link
KR (1) KR102653572B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101951302B1 (ko) * 2011-12-08 2019-02-25 엘지디스플레이 주식회사 박막트랜지스터 및 이를 구비한 액정표시장치용 어레이 기판

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102081116B1 (ko) * 2012-09-06 2020-02-25 엘지디스플레이 주식회사 유기 발광 표시 장치
KR102208922B1 (ko) * 2014-12-12 2021-01-28 엘지디스플레이 주식회사 횡전계 액정표시장치 및 그 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101951302B1 (ko) * 2011-12-08 2019-02-25 엘지디스플레이 주식회사 박막트랜지스터 및 이를 구비한 액정표시장치용 어레이 기판

Also Published As

Publication number Publication date
KR20210082000A (ko) 2021-07-02

Similar Documents

Publication Publication Date Title
US11282464B2 (en) Display panel
JP2005284255A (ja) 液晶表示素子
KR102401648B1 (ko) 액정 표시 장치
KR102471130B1 (ko) 표시 장치 및 이의 제조 방법
US10529293B2 (en) Display device
US9477125B2 (en) Liquid crystal display device
WO2016033851A1 (zh) 显示装置及其驱动方法
JP5299224B2 (ja) 電気光学装置及び電子機器
JP2016212391A (ja) 表示装置
US10871691B2 (en) Display device
KR102653572B1 (ko) 표시 패널 및 이를 포함하는 표시 장치
JP2007128094A (ja) 表示基板、これを具備する液晶表示パネル及び表示装置
KR102452732B1 (ko) 표시패널 및 표시장치
KR102537280B1 (ko) 표시 기판 및 이를 포함하는 액정 표시 장치
JP5861740B2 (ja) 電気光学装置及び電子機器
JP5678992B2 (ja) 電気光学装置及び電子機器
KR101232149B1 (ko) 액정표시소자 및 그 제조방법
KR20150098278A (ko) 표시 장치
KR20180025489A (ko) 표시장치
KR20150067484A (ko) 액정표시장치
JP2016066029A (ja) 液晶表示装置及びその駆動方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right