KR102651909B1 - 임피던스 측정 장치 및 임피던스 측정 방법 - Google Patents

임피던스 측정 장치 및 임피던스 측정 방법 Download PDF

Info

Publication number
KR102651909B1
KR102651909B1 KR1020210189924A KR20210189924A KR102651909B1 KR 102651909 B1 KR102651909 B1 KR 102651909B1 KR 1020210189924 A KR1020210189924 A KR 1020210189924A KR 20210189924 A KR20210189924 A KR 20210189924A KR 102651909 B1 KR102651909 B1 KR 102651909B1
Authority
KR
South Korea
Prior art keywords
signal
frequency
impedance measurement
current
intermediate frequency
Prior art date
Application number
KR1020210189924A
Other languages
English (en)
Other versions
KR20220094178A (ko
Inventor
제민규
권순재
길준호
박철현
김근회
하소명
정윤태
오세인
최인준
Original Assignee
한국과학기술원
네메시스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원, 네메시스 주식회사 filed Critical 한국과학기술원
Publication of KR20220094178A publication Critical patent/KR20220094178A/ko
Application granted granted Critical
Publication of KR102651909B1 publication Critical patent/KR102651909B1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R23/00—Arrangements for measuring frequencies; Arrangements for analysing frequency spectra
    • G01R23/02—Arrangements for measuring frequency, e.g. pulse repetition rate; Arrangements for measuring period of current or voltage
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R23/00—Arrangements for measuring frequencies; Arrangements for analysing frequency spectra
    • G01R23/16—Spectrum analysis; Fourier analysis
    • G01R23/165—Spectrum analysis; Fourier analysis using filters

Abstract

본 실시예에 의한 임피던스 측정 장치는 전송 주파수에 상응하는 신호와, 중간 주파수에 상응하는 신호를 생성하는 직접 디지털 합성기; 상기 전송 주파수를 가지는 전류 신호를 출력하는 전류 생성기; 상기 전송 주파수와 상기 중간 주파수의 합 또는 차에 상응하는 주파수를 가지는 신호를 출력하는 단측파대 믹서(SSB mixer); 상기 전류 신호가 타겟에 제공되어 형성된 타겟 신호를 상기 단측파대 믹서의 출력 신호로 믹스하여 상기 타겟 신호를 중간 주파수 대역으로 하향 변환하는 중간 주파수 믹서; 하향 변환된 상기 타겟 신호를 디지털 코드로 변환하는 아날로그 디지털 변환기 및 상기 코드로부터 실수 성분과 허수 성분을 연산하여 출력하는 이산 푸리에 변환(DFT, discrete Fourier transform) 연산부를 포함한다.

Description

임피던스 측정 장치 및 임피던스 측정 방법{IMPEDANCE MEASURING APPARATUS AND IMPEDANCE MEASURING METHOD}
본 기술은 임피던스 측정 장치 및 임피던스 측정 방법과 관련된다.
임피던스 측정은 대상물의 물질 파악 뿐 아니라 체지방 성분 분석, 암 진단 등 여러 바이오 헬스케어 응용에 사용되고 있다. 예를 들어 BIA(bioelectrical impedance analysis)의 경우 특정 주파수의 임피던스 측정을 통해 인체의 지방(fat), 근육량(muscle), 뼈 성분(bone tissue)의 조성을 분석할 수 있다. 또한 일반 세포와 암 세포의 주파수에 따른 임피던스 특성 차이를 분석하여 암 진단에도 활용되고 있다. 근래에는 다양한 분석을 위해 임피던스 측정 주파수는 다양하고 넓어지는 추세이다.
임피던스는 저항 성분과, 주파수에 의하여 변화하는 리액턴스 성분을 포함하며, 리액턴스 성분은 커패시턴스와 인덕턴스 성분을 포함한다. 임피던스 측정 장치는 미리 정해진 신호를 측정 대상물에 제공하고, 대상물에 형성되는 신호와 미리 정해진 신호의 크기 차이 및 위상 차이를 연산하여 임피던스를 측정하는 것이 일바적이다.
종래 기술에 의한 임피던스 측정 장치는 비교적 높은 주파수의 신호를 측정 대상물에 제공하고, 측정 대상물에 형성되는 신호를 직류 영역으로 하향 변환하였다. 따라서, 직류 영역 외의 신호를 필터링하기 위해 칩 내에 형성하기에 큰 값의 저항 및/또는 커패시턴스를 가지는 커패시터가 필요하였다. 이러한 저항값 및 커패시턴스는 칩에 내장할 수 없을 정도의 값으로 결과적으로 임피던스 측정 칩의 제조 비용이 상승하였다.
또한, 측정 대상에 높은 주파수가 제공되어 형성된 신호를 직류 영역으로 낮추는 과정에서 하향 변환하여 직류 영역으로 낮추는 과정에서 안정화 시간(settling time)이 길어져 빠른 동작을 수행하는 것이 곤란하였고, 이로부터 데이터 처리량이 낮다는 난점이 있었다.
본 실시예로 해결하고자 하는 과제 중 하나는 종래 기술의 난점을 해소하기 위한 것이다. 즉, 경제적으로 제조할 수 있으며, 높은 데이터 처리량을 가지는 임피던스 측정 장치 및 임피던스 측정 방법을 제공하는 것이 본 실시예로 해결하고자 하는 과제 중 하나이다.
본 실시예에 의한 임피던스 측정 장치는 전송 주파수에 상응하는 신호와, 중간 주파수에 상응하는 신호를 생성하는 직접 디지털 합성기; 상기 전송 주파수를 가지는 전류 신호를 출력하는 전류 생성기; 상기 전송 주파수와 상기 중간 주파수의 합 또는 차에 상응하는 주파수를 가지는 신호를 출력하는 단측파대 믹서(SSB mixer); 상기 전류 신호가 타겟에 제공되어 형성된 타겟 신호를 상기 단측파대 믹서의 출력 신호로 믹스하여 상기 타겟 신호를 중간 주파수 대역으로 하향 변환하는 중간 주파수 믹서; 하향 변환된 상기 타겟 신호를 디지털 코드로 변환하는 아날로그 디지털 변환기 및 상기 코드로부터 실수 성분과 허수 성분을 연산하여 출력하는 이산 푸리에 변환(DFT, discrete Fourier transform) 연산부를 포함한다.
본 실시예의 어느 한 측면에 의하면, 상기 직접 디지털 합성기가 생성하는 상기 전송 주파수에 상응하는 신호와 상기 중간 주파수에 상응하는 신호는 디지털 코드들이다.
본 실시예의 어느 한 측면에 의하면,상기 전류 생성기는, 상기 전송 주파수를 가지는 신호를 제공받아 상기 전송 주파수의 전류 신호를 생성하는 제어 전류원을 포함한다.
본 실시예의 어느 한 측면에 의하면, 상기 전류 생성기는, 상기 전송 주파수를 가지는 아날로그 신호의 출력을 선형 보간하여 의사 정현파(pseudo-sinusoidal) 형태의 상기 전송 주파수의 전류 신호를 형성하여 출력한다.
본 실시예의 어느 한 측면에 의하면, 상기 단측파대 믹서는, 상기 전송 주파수의 코사인파와 상기 중간 주파수의 코사인파를 믹스한 결과와 상기 전송 주파수의 사인파와 상기 중간 주파수의 사인파를 믹스한 결과의 합 또는 차이를 구하여 상기 전송 주파수와 중간 주파수의 합 또는 차에 상응하는 주파수를 가지는 신호를 형성한다.
본 실시예의 어느 한 측면에 의하면, 상기 아날로그 디지털 변환기는 상기 중간 주파수에서 공진하는 공진기를 포함하는 대역 통과 특성의 델타 시그마 모듈레이터; 상기 모듈레이터의 출력을 양자화하는 양자화기(quantizer); 네거티브 피드백 경로를 통하여 상기 양자화기의 출력에 상응하는 전류를 상기 모듈레이터의 입력으로 제공하는 전류 DAC; 및 상기 양자화기의 출력을 트렁케이션(truncation)하는 트렁케이터(truncator)를 포함한다.
본 실시예의 어느 한 측면에 의하면, 상기 델타 시그마 모듈레이터는 서로 캐스케이드로 연결된 제1 적분기와 제2 적분기를 포함하고, 상기 전류 DAC은 제1 전류 DAC와 제2 전류 DAC를 포함하고, 상기 제1 전류 DAC은 상기 제1 적분기는 네거티브 피드백 경로를 통하여 상기 양자화기의 출력에 상응하는 전류를 상기 제1 적분기의 입력에 출력하고, 상기 제2 전류 DAC은 상기 제2 적분기는 네거티브 피드백 경로를 통하여 상기 양자화기의 출력에 상응하는 전류를 상기 제2 적분기의 입력에 출력한다.
본 실시예의 어느 한 측면에 의하면,상기 트렁케이터는, 디지털 필터로,
상기 디지털 필터는 전달함수 Y1(z) = Y0(z) + (1 + z-M)Qd로 표현된다.(M: 제어 가능한 상수)
본 실시예의 어느 한 측면에 의하면, 상기 트렁케이터는, 디지털 필터로, 상기 디지털 필터는 상기 중간 주파수에 인접하여 널 포인트(null point)가 형성된다.
본 실시예의 어느 한 측면에 의하면, 상기 아날로그 디지털 변환기는 상기 공진기의 공진 주파수를 조정하는 조정부(calibration unit)를 더 포함한다.
본 실시예의 어느 한 측면에 의하면, 상기 이산 푸리에 변환 연산부는 타임 인터리브드 방식으로 DFT연산을 수행한다.
본 실시예의 어느 한 측면에 의하면, 상기 이산 푸리에 변환 연산부는, 상기 아날로그 디지털 변환기가 출력한 디지털 코드에 해닝 윈도우를 제공하여 상기 DFT를 연산한다.
상기 임피던스 측정 장치는 상기 중간 주파수 믹서의 출력을 증폭하여 상기 아날로그 디지털 변환기에 제공하는 증폭기를 더 포함한다.
본 실시예에 의한 임피던스 측정 방법은 전송 주파수를 가지는 전류 신호를 타겟에 제공하여 타겟 신호를 형성하는 단계와, 단측파대 믹서(SSB mixer)로 상기 전송 주파수와 중간 주파수의 합 또는 차에 상응하는 주파수를 가지는 신호를 생성하고 상기 타겟 신호와 믹스하여 상기 타겟 신호를 상기 중간 주파수로 하향 변환하는 단계와, 상기 하향 변환된 상기 타겟 신호를 디지털 코드로 변환하는 단계 및 상기 코드를 DFT(Discrete Fourier Transform) 연산하여 실수 성분과 허수 성분을 연산하여 임피던스를 측정한다.
본 실시예의 어느 한 측면에 의하면, 상기 전송 주파수를 가지는 전류 신호는, 직접 디지털 합성기로 상기 전송 주파수를 가지는 디지털 코드를 형성하는 단계 및 상기 디지털 코드의 선형 포락선을 형성하는 단계 및 상기 선형 포락선을 보간하여 의사 정현파(pseudo-sinusoidal) 형태의 상기 전송 주파수의 전류 신호를 형성하는 단계를 통하여 생성된다.
본 실시예의 어느 한 측면에 의하면, 상기 단측파대 믹서는, 상기 전송 주파수의 코사인파와 상기 전송 주파수의 코사인파를 믹스하고, 상기 전송 주파수의 사인파와 상기 중간 주파수의 사인파를 믹스한 결과의 합 또는 차이를 구하여 상기 전송 주파수와 중간 주파수의 차 또는 합에 상응하는 주파수를 가지는 신호를 형성한다.
본 실시예의 어느 한 측면에 의하면, 상기 임피던스 측정 방법은, 상기 하향 변환된 상기 타겟 신호를 디지털 코드로 변환하는 단계 이전에, 상기 하향 변환된 상기 타겟 신호를 디지털 코드로 변환하는 아날로그 디지털 변환기를 조정(calibarate)하는 단계를 더 수행한다.
본 실시예의 어느 한 측면에 의하면, 상기 하향 변환된 상기 타겟 신호를 디지털 코드로 변환하는 단계는, 상기 중간 주파수에서 공진하는 공진기를 포함하는 대역 통과 특성의 델타 시그마 모듈레이터에 상기 중간 주파수로 하향 변환된 상기 타겟 신호를 제공하는 단계와, 상기 델타 시그마 모듈레이터의 출력을 양자화하는 단계와, 디지털 필터로 노이즈를 제거하는 단계를 포함하는 임피던스 측정 방법.
본 실시예의 어느 한 측면에 의하면, 상기 필터는 전달함수 Y1(z) = Y0(z) + (1 + z-M)Qd로 표현된다.(M: 제어 가능한 상수)
본 실시예의 어느 한 측면에 의하면, 상기 필터는, 상기 중간 주파수에 인접하여 널 포인트(null point)가 형성된다.
본 실시예의 어느 한 측면에 의하면, 상기 이산 푸리에 변환 연산부는 타임 인터리브드 방식으로 상기 이산 푸리에 변환 연산을 수행한다.
본 실시예의 어느 한 측면에 의하면, 상기 이산 푸리에 변환 연산부는 상기 ADC가 출력한 디지털 코드에 해닝 윈도우를 제공하여 상기 이산 푸리에 변환을 연산한다.
본 실시예에 중간 주파수 대역에서 신호 처리를 수행하므로, 큰 저항값을 가지는 저항 및/또는 큰 커패시턴스를 가지는 커패시터를 사용하지 않아 경제적이라는 장점이 제공된다. 나아가, 중간 주파수 대역에서 동작하므로, 안정화 시간을 감소시킬 수 있어 데이터 처리량을 향상시킬 수 있다는 장점이 제공된다.
도 1은 본 실시예에 의한 임피던스 측정 장치의 개요를 도시한 도면이다.
도 2는 본 실시예에 의한 임피던스 측정 방법의 개요를 도시한 순서도이다.
도 3A 및 도 3B는 직접 디지털 합성기가 출력한 전송 주파수를 가지는 신호의 개형과 이로부터 전류 생성기가 출력하는 전류 신호의 개형을 도시한 도면이다.
도 4는 본 실시예에 의한 단측파대 믹서의 개요를 도시한 도면이다.
도 5는 본 실시예에 의한 아날로그 디지털 변환기의 개요를 도시한 도면이다.
도 6은 조정 단계에서의 델타 시그마 변조부의 개요적 등가회로이다.
도 7A는 z 영역에서의 디지털 필터 구성의 개요를 도시한 도면이고, 도 7B는 디지털 필터의 주파수 응답을 개요적으로 도시한 도면이다.
도 8은 본 실시예에 의한 이산 푸리에 변환 연산부의 개요를 도시한 개요도이다.
도 9는 이산 푸리에 변환 연산부의 동작을 개요적으로 도시한 타이밍 도이다.
도 10은 출력된 정위상 성분의 크기와 직교 위상 성분의 크기로부터 임피던스를 연산하는 과정을 개요적으로 도시한 도면이다.
도 11A는 본 실시예에 의한 임피던스 측정 장치를 0.18μm CMOS 공정을 이용하여 구현한 예의 다이 사진이다. 도 11B는 본 실시예의 동작 주파수에 따른 전류 소모를 도시한 도면이다.
도 12는 디지털 필터가 트렁케이션 노이즈를 배제하는 것을 도시한 도면이다.
도 13은 본 실시예와 종래 기술에 의한 임피던스 측정 장치의 성능을 비교한 표이다.
이하에서는 첨부된 도면들을 참조하여 본 실시예를 설명한다. 도 1은 본 실시예에 의한 임피던스 측정 장치(10)의 개요를 도시한 도면이다. 도 1을 참조하면, 본 실시예의 임피던스 측정 장치(10)는 전송 주파수(fTX)를 가지는 전류 신호를 출력하는 전류 생성기(current generator, 100)와 상기 전송 주파수(fTX)와 중간 주파수(fIF)의 합에 상응하는 주파수를 가지는 신호를 생성하는 단측파대 믹서(SSB mixer, 200)와, 상기 전류 신호가 타겟에 제공되어 형성된 타겟 신호(VT)를 단측파대 믹서(200)의 출력 신호로 믹스하여 상기 타겟 신호(VT)를 중간 주파수(fIF) 대역으로 하향 변환하는 중간 주파수 믹서(300)와, 상기 타겟 신호(VT)를 디지털 코드로 변환하는 ADC(400) 및 상기 코드로부터 정위상 성분(Re[Z])과 직교 성분(Im[Z])을 연산하여 출력하는 이산 푸리에 변환(DFT, discrete Fourier transform) 연산부(600)를 포함한다.
도 2는 본 실시예에 의한 임피던스 측정 방법의 개요를 도시한 순서도이다. 도 1 및 도 2를 참조하면, 임피던스 측정 방법은, 전송 주파수(fTX)를 가지는 전류 신호를 타겟(Target)에 제공하여 타겟 신호(VT)를 형성하는 단계(S100)와, 단측파대 믹서(200)로 상기 전송 주파수(fTX)와 중간 주파수(fIF)의 합에 상응하는 주파수를 가지는 신호(fLO)를 생성하고 상기 타겟 신호(VT)와 믹스하여 상기 타겟 신호(VT)를 상기 중간 주파수 대역으로 하향 변환하는 단계(S200)와 상기 하향 변환된 상기 타겟 신호를 디지털 코드로 변환하는 단계 및 상기 코드를 이산 푸리에 변환(DFT, discrete Fourier transform) 연산하여 실수 성분과 허수 성분을 연산하는 단계(S400)를 포함한다.
도 3은 직접 디지털 합성기(도 1, 700 참조)가 출력한 전송 주파수(fTX)를 가지는 신호의 개형과 이로부터 전류 생성기(100)가 출력하는 전류 신호의 개형을 도시한 도면이다. 도 1 내지 도 3을 참조하면, 직접 디지털 합성기(700)는 주파수 합성기의 하나로, 한 주파수에서 임의의 파형을 생성하는 데 사용된다. 일 예로, 직접 디지털 합성기(700)는 기준 발진기(reference oscillator) 및 수치 제어발진기(numerically controlled oscillator, 미도시)를 포함할 수 있다. 기준 발진기는 직접 디지털 합성기(700)의 기준 클록 신호를 제공하며, 수치 제어 발진기는 제공된 디지털 코드에 의해 주파수가 제어되고, 목적하는 출력 파형에 대한 양자화된 이산 시간 버전의 출력 파형에 상응하는 디지털 코드를 형성하여 출력한다.
직접 디지털 합성기(700)는 전송 주파수(fTX)의 디지털 코드와 중간 주파수(fIF)의 코드를 생성하여 출력한다. 일 실시예로, 전송 주파수(fTX)의 디지털 코드는 전류 생성기(100)에 제공된다. 이와 같이 직접 디지털 합성기(700)가 출력하는 전송 주파수(fTX)를 가지는 디지털 코드에 상응하는 신호의 개형을 도시하면 도 3A와 같다.
직접 디지털 합성기(700)가 생성한 중간 주파수(fIF)의 디지털 코드는 DAC(digital-analog converter, 미도시)에 제공되고, 상응하는 아날로그 신호로 변환되어 단측파대 믹서(200)에 제공될 수 있다. 또한, 직접 디지털 합성기(700)가 생성한 전송 주파수(fTX)의 디지털 코드는 DAC(미도시)에 제공되고, 상응하는 아날로그 신호로 변환되어 단측파대 믹서(200)에 제공될 수 있다.
직접 디지털 합성기(700)가 생성한 전송 주파수(fTX)의 디지털 코드는 전류 생성기(100)에 제공되고, 전류 생성기(100)는 제공된 코드에 상응하는 파형의 전류를 생성하여 출력한다.
도 3B는 도 3A에서 박스로 표시된 부분을 확대한 도면으로, 전류 생성기(100)가 출력하는 전류의 예를 도시한 도면이다. 도 3B를 참조하면, 전류 생성기(100)는 전송 주파수(fTX)를 가지는 정현파에 상응하는 디지털 코드(D)를 제공받고, 이를 선형 보간하여 보간된 파형에 상응하는 전류(I)를 출력한다. 도 3B에서 회색의 파선은 이상적 정현파(S)를 도시하며, 회색의 실선은 직접 디지털 합성기(700)가 출력한 디지털 코드(D)의 선형 포락선(E, envelope)을 예시한다. 전류 생성기(100)는 직접 디지털 합성기(700)가 출력한 디지털 코드(D)를 제공받고, 선형 포락선(E)을 형성한다.
전류 생성기(100)는 선형 포락선(E)의 레벨을 복수개의 미세 레벨로 분할하여 보간(interpolation)을 수행한다. 이로부터 전류 생성기(100)가 출력하는 전류 파형(I, 검정색 굵은 실선)을 실제의 정현파에 근사하도록 형성할 수 있다. 예시된 것과 같이 선형 보간된 전류(I) 파형을 타겟(Target)에 제공하여 타겟 신호(VT)를 형성함으로써 후속 신호 처리 과정에서 발생할 수 있는 고조파의 문제를 감소시킬 수 있다.
전류 생성기(100)가 출력한 전류 신호는 4 포인트 프로브(p1, p2, p3, p4)를 통하여 타겟(Target)에 제공된다. 전류 신호(I)는 프로브 p1, p4를 통하여 제공된다. 타겟(Target)에는 각각 프로브 p1과 연결된 프로브 p2와 프로브 p4와 연결된 p3를 통하여 전류 신호가 인가되며, 상응하는 전압 신호인 타겟 신호(VT)가 형성된다. 타겟 신호(VT)는 전송 주파수(fTX)를 가지는 전류 신호에 의하여 생성된 것이므로 전송 주파수(fTX)에 상응하는 주파수를 가진다.
도 4는 본 실시예에 의한 단측파대 믹서(SSB mixer, 200)의 개요를 도시한 도면이다. 단측파대 믹서(200)는 전송 주파수(fTX)의 사인 신호와, 중간 주파수(fIF)의 사인파를 제공받고 믹싱하는 제1 믹서(m1)와, 전송 주파수(fTX)의 코사인 신호와, 중간 주파수(fIF)의 코사인 신호를 제공받고 믹싱하는 제2 믹서(m2) 및 제1 믹서 및 제2 믹서의 차이를 연산하는 덧셈기(adder)를 포함한다. 도시되지 않은 다른 실시예에서, 단측파대 믹서는 덧셈기(adder)로 제1 믹서와, 제2 믹서(m2)의 합을 연산할 수 있다.
일 실시예로, 중간 주파수(fIF)의 사인 신호와, 중간 주파수(fIF)의 코사인 신호는 직접 디지털 변환기(700)가 생성한 디지털 코드로부터 디지털 아날로그 변환기(미도시)가 형성하고, 디지털 아날로그 변환기(미도시)가 단측파대 믹서(200)에 제공할 수 있다.
또한 전송 주파수(fTX)의 사인 신호와, 전송 주파수(fTX)의 코사인 신호는 직접 디지털 변환기(700)가 생성한 디지털 코드로부터 디지털 아날로그 변환기(미도시)가 형성하고, 디지털 아날로그 변환기(미도시)가 단측파대 믹서(200)에 제공할 수 있다.
제1 믹서(m1)는 전송 주파수(fTX)의 사인 신호와, 중간 주파수(fIF)의 사인 신호를 믹싱한다. 제1 믹서(m1)가 믹싱하여 출력한 결과는 아래의 수학식 1의 ①식으로 표시된 것과 같다. 제2 믹서(m2)는 전송 주파수(fTX)의 코사인 신호와, 중간 주파수(fIF)의 코사인 신호를 믹싱한다. 제2 믹서(m1)가 믹싱하여 출력한 결과는 아래의 수학식 1의 ②식으로 표시된 것과 같다.
도 4로 예시된 것과 같이 제2 믹서(m2)의 출력과 제1 믹서(m1)의 출력의 차이를 연산하면, cos2π(fTX +fIF)t의 결과를 얻을 수 있으며, 일반적인 믹서에서 형성되는 cos2π(fTX - fIF)t의 항은 소거된다. 다른 예로, 제2 믹서(m2)의 출력과 제1 믹서(m1)의 출력의 합을 연산하면, cos2π(fTX - fIF)t의 결과를 얻을 수 있으며, cos2π(fTX + fIF)t의 항은 소거된다.
따라서, 본 실시예에 의한 단측파대 믹서(200)에 의하면 전송 주파수(fTX)와 중간 주파수(fIF)의 차에 상응하는 신호 성분은 소거되고, 전송 주파수(fTX)와 중간 주파수(fIF)의 합에 상응하는 신호 성분만 형성되어 출력된다. 단측파대 믹서(200)가 출력한 신호는 비교기를 통하여 동일한 주파수의 사각파로 변환되고 중간 주파수 믹서(300)에 제공될 수 있다.
예시되지 않은 다른 실시예로, 단측파대 믹서로 제2 믹서(m2)의 출력과 제1 믹서(m1)의 출력의 합을 연산하여 cos2π(fTX - fIF)t의 결과를 얻을 수 있으며,이를 이용하여 후속하는 과정을 수행하는 것도 가능하다.
종래의 믹서에서, 제1 주파수(f1)의 신호와 제2 주파수(f2)의 신호를 믹싱하면, 두 주파수의 합(f1 + f2)에 해당하는 신호 성분 뿐만 아니라, 3f1-f2, 3f1+f2, 5f1-f2, 5f1+f2, ...등의 신호들이 생성된다. 이 신호로 주파수 하향 변환을 수행하면, 해당 신호의홀수차 고조파인 3f1, 5f1 성분들도 f2로 주파수 변환이 수행되어 이로부터 오차가 발생할 수 있다. 이러한 경우에는 목적하는 신호의 대역과 인접하므로 필터로 제거할 수 없는 대역도 있을 수 있어 노이즈의 영향을 받을 수 있다.
그러나, 본 실시예에 의하면 단측파대 믹서(200)를 사용하여 신호의 믹싱을 수행한다. 따라서, 이론상으로는 종래 기술에서 존재하였던 고조파 성분에 영향을 제거할 수 있다는 장점이 제공되며, 나아가 양호한 스펙트럼 밀도를 얻을 수 있다는 장점이 제공된다.
중간 주파수 믹서(300)는 전송 주파수(fTX) 대역의 타겟 신호(VT)를 제공받고 단측파대 믹서(200)가 출력한 신호로 믹스하여 타겟 신호(VT)를 중간 주파수(fIF) 대역으로 하향 변환(down-conversion)한다. 도시된 실시예와 같이 중간 주파수 믹서(300)는 초퍼(chopper)일 수 있다.
종래 기술에 의한 임피던스 측정 장치들은 테스트 대상 소자(DUT)에서 고주파로 형성된 신호를 직류 영역으로 변환하고 신호 처리를 수행하였다. 그러나, 신호를 직류 영역으로 하향 변환하여 필터링을 수행하는 데 큰 저항값과 큰 커패시턴스 값을 가지는 소자로 이루어진 저역 통과 필터(LPF)가 필요하며, 이들을 칩 내에 구현하는데 넓은 다이 면적이 필요하여 경제적으로 불리하였다. 나아가, 큰 저항값과 큰 커패시턴스 값을 가지는 소자로 이루어진 저역 통과 필터로 신호의 필터링을 수행하므로 신호가 안정화되는데 비교적 긴 안정화 시간(settling time)이 필요하여 고속 동작에도 불리하였다.
그러나, 본 실시예에 의하면, 전송 주파수 대역에서 중간 주파수 대역으로 하항 변환하며, 저역 통과 필터를 사용하지 않을 수 있으므로 종래 기술에 비하여 필요한 다이 면적이 감소하여 경제적이다. 나아가 저역 통과 필터에서 요구되는 안정화 시간에 비하여 짧은 안정화 시간을 가지므로 고속 동작에 적합하다는 장점이 제공된다.
일 실시예로, 계측 증폭기(IA)는 중간 주파수 대역으로 하향 변환된 타겟 신호를 후속하는 아날로그 디지털 변환기(400)의 입력 다이내믹 레인지에 부합하도록 증폭하여 출력한다. 도 5는 본 실시예에 의한 아날로그 디지털 변환기(ADC, 400)의 개요를 도시한 도면이다. 도 1 내지 도 4를 참조하면, 아날로그 디지털 변환기(400)는 제1 적분기(412)와 제2 적분기(414)를 포함하는 델타 시그마 변조부(410), 조정부(420, calibration unit) 및 양자화부(430, quantizer unit)를 포함한다.
제1 적분기(412)와 제2 적분기(414)는 각각 제1 델타 노드(D1)와 연결된 제1 전류 DAC(416)와 제2 델타 노드(D1)와 연결된 제2 전류 DAC(418)를 포함한다. 제1 전류 DAC(416)과 제2 전류 DAC(418)은 각각 아날로그 디지털 변조기(400)의 출력을 제공받고, 상응하는 전류를 형성하여 제1 델타 노드(D1)와 제2 델타 노드(D2)에 제공한다. 제1 전류 DAC(416)과 제2 전류 DAC(418)은 아날로그 디지털 변조기(400)의 출력으로부터 PWM(pulse width modulation) 변조 및 PAM(pulse amplitude modulation)을 수행하는 변조기(미도시)로부터 제어 신호를 제공받고, 제어 신호에 따라 전류를 출력하는 제어 전류원(미도시)을 포함할 수 있다.
제1 전류 DAC(416)이 출력한 전류는 제1 적분기(412)의 제1 델타 노드(D1)에서 입력된 중간 주파수(fIF) 대역으로 하향 변환된 신호와 차이를 형성한다. 제1 델타 노드(D1)에서 형성된 차이는 제1 적분기(412)의 피드백 경로에 포함된 커패시터 뱅크(Cbank)에 의하여 누적되어 출력된다.
마찬가지로, 제2 전류 DAC(418)이 출력한 전류는 제2 적분기(414)의 제2 델타 노드(D2)에서 제1 적분기(412)가 출력한 신호와 차이를 형성한다. 제2 델타 노드(D2)에서 형성된 차이는 제2 적분기(414)의 피드백 경로에 포함된 커패시터 뱅크(Cbank)에 의하여 누적되어 출력된다. 이로부터, 제1 적분기(412)와 제2 적분기(414)는 2차 델타 시그마 변조기로 기능함을 알 수 있다.
델타 시그마 변조부(410)는 중간 주파수(fIF)에서 공진(resonate)하여 중간 주파수(fIF)에서 첨두를 형성하는 공진 회로로 동작한다. 따라서, 델타 시그마 변조부(410)는 중간 주파수(fIF) 대역을 통과시키는 대역 통과 필터(BPF, band pass filter)로 기능하여 중간 주파수(fIF) 대역으로 하향 변환된 타겟 신호(VT)를 통과시키고, 중간 주파수에서 양자화 잡음(quantiztion noise)을 감소시키며, 타겟 신호(VT)를 중간 주파수(fIF) 대역으로 변환하는 과정에서 개입된 노이즈를 억제하여 신호대 잡음비(SNR)를 향상시킬 수 있다.
델타 시그마 변조부(410)에 포함된 스위치들은 변조 과정과 조정(calibration) 단계에서 서로 달리 동작한다. 도 6은 조정(calibration) 단계에서의 델타 시그마 변조부(410)의 개요적 등가회로이다. 도 6을 참조하면, 조정 단계에서, 제1 적분기(412)와 제2 적분기(414)는 발진기(oscillator)로 기능한다.
제1 적분기(412)의 출력 신호는 제2 적분기(414)의 입력 노드에서 교차되어 제2 적분기(414)에 포함된 연산 증폭기로 입력된다. 또한, 제2 적분기(414)의 출력은 피드백 경로를 따라 다시 제1 적분기(412)로 입력되므로 제1 적분기(412)와 제2 적분기(414)는 발진(oscillate)한다.
조정부(420)는 제2 적분기(414)의 차동 출력신호를 제공받고 서로 비교하는 비교기와, 비교기의 출력으로부터 발진 주파수를 검출하는 발진 주파수 제어부(422)를 포함한다. 조정 단계에서 제1 적분기(412)와 제2 적분기(414)는 발진 주파수에서 발진하므로, 차동 출력 신호는 발진 주파수에 따라 크기가 역전한다. 따라서, 비교기 출력 신호의 주파수는 발진 주파수에 상응한다.
발진 주파수 제어부(422)는 입력된 비교기 출력 신호로부터 발진 주파수를 연산하고, 발진 주파수와 중간 주파수(fIF)와의 차이를 연산하여 조정 신호(cal)를 형성하여 출력한다. 일 실시예로, 발진 주파수 제어부(422)는 발진 주파수가 중간 주파수(fIF)에 비하여 높은 경우, 커패시터 뱅크(Cbank)의 등가 커패시턴스를 증가시키도록 조정 신호(cal)를 형성하여 출력한다. 다른 실시예로, 발진 주파수 제어부(422)는 발진 주파수가 중간 주파수(fIF)에 비하여 낮은 경우, 더 높은 주파수로 발진하도록 커패시터 뱅크(Cbank)의 등가 커패시턴스를 감소시키도록 조정 신호(cal)를 형성하여 출력한다. 상술한 과정을 통하여 조정을 수행하여 대역 통과 필터로 동작하는 델타 시그마 변조부(410)의 중심 주파수를 중간 주파수(fIF)와 일치시킬 수 있다. 일 실시예로, 조정 단계는 회로의 구동 시작시 수행될 수 있다. 또한, 동작 중 수행될 수 있다.
델타 시그마 변조부(410)에서 출력된 신호는 양자화부(quantizer unit, 430)로 입력되어 양자화되어 디지털 코드로 변환될 수 있다. 일 실시예에서, 양자화부(430)는 이진 검색(binary search)을 수행하여 축차적으로 디지털 코드를 형성하는 SAR(succesive approximation) ADC 일 수 있다.
일 실시예에서, 양자화부(430)의 출력은 디지털 필터(500)에 제공될 수 있다. 도 7A는 z 영역에서의 디지털 필터(500) 구성의 개요를 도시한 도면이고, 도 7B는 디지털 필터(500)의 주파수 응답을 개요적으로 도시한 도면이다. 도 7A 및 도 7B를 참조하면, 본 실시예에서, 디지털 필터(500)는 양자화부(430)의 출력중 일부 비트를 트렁케이트(truncate)하는 트렁케이터(truncator)일 수 있다. 일 예로, 양자화부(430)의 출력이 8 비트이고, 제1 및 제2 전류 DAC(416, 418)의 입력이 5 비트일 때, 양자화부(430)의 출력을 5 비트로 트렁케이트하여 제공하여야 하나 트렁케이트 과정에서 트렁케이션 오차가 발생한다. 도 7A에서, 입력은 Y0(z), 출력은 Y1(z), 트렁케이션 에러는 Qd 로 표시되었다.
디지털 필터(500)는 트렁케이션 오차를 감소시키며, 이 디지털 필터(500)를 통하여 제1 전류 DAC(416)과 제2 전류 DAC(418)의 설계 스펙을 완화시킬 수 있다. 즉, 양자화부(430)의 출력이 8 비트인 경우, 제1 및 제2 전류 DAC(416, 418)의 연산도 마찬가지로 8bit로 이루어져야 하나, 디지털 필터(500)를 통하여 5 비트로 감소시킬 수 있다.
디지털 필터(500)는 목적하는 중간 주파수와 인접한 주파수에서 널 포인트(null point)를 가지도록 형성된다. 디지털 필터(500)는 도 7B로 예시된 것과 같이 중간 주파수(fIF)와 인접한 주파수에서 널 포인트(null point)를 형성하므로, 중간 주파수(fIF)에 인접한 주파수에서 형성되는 트렁케이션 오차에 의한 영향을 배제한다.
결과적으로, 제1 및 제2 전류 DAC(416, 418)의 비트 수에 비하여 높은 비트의 양자화기를 사용 가능하며, 이를 통해 단순한 하드웨어로 양자화 잡음을 최소화할 수 있다는 장점이 제공된다.
이와 같이 디지털 필터(500)의 널 포인트를 중간 주파수(fIF)에 인접 또는 동일하게 배치함으로써 중간 주파수(fIF)에서의 신호대 잡음비를 향상시킬 수 있다는 장점이 제공된다.
도 8은 본 실시예에 의한 이산 푸리에 변환(DFT, discrete Fourier transform) 연산부(600)의 개요를 도시한 개요도이고, 도 9는 이산 푸리에 변환 연산부(600)의 동작을 개요적으로 도시한 타이밍 도이다. 도 8 및 도 9를 참조하면, 본 실시예에 의한 이산 푸리에 변환 연산부(600)는 아날로그 디지털 변환기(400)가출력한 중간 주파수(fIF) 대역으로 하향 변환된 타겟 신호의 전력을 연산한다.
아날로그 디지털 변환기(400)가 출력한 신호는 해닝 윈도우(Hanning window)로 처리되어 복소 믹서(610)에 입력된다. 복소 믹서(610)는 윈도우 처리되어 입력된 디지털 신호와 룩업 테이블(sin/cos LUT, 620)에서 출력한 코사인 값을 믹스하여 정위상 성분을 형성하고, 입력된 디지털 신호와 룩업 테이블(620)에서 출력한 사인값을 믹스하여 직교위상 성분을 형성하여 네 채널의 필터 요소(630a, 630b, 630c, 630d)들에 출력한다. 일 실시예로, 네 채널의 필터 요소(630a, 630b, 630c, 630d)에는 모두 동일하게 k-1, k, k+1의 연속된 주파수 빈(bin)에 해당하는 신호의 성분이 입력될 수 있다.
필터 요소(630a, 630b, 630c, 630d)들은 각각 k-1 빈에 상응하는 I 성분과 Q 성분의 전력 성분을 연산하는 전력 연산부(power calculation unit, 6321), k 빈에 상응하는 I 성분과 Q 성분의 전력 성분을 연산하는 전력 연산부(6322), k+1 빈에 상응하는 I 성분과 Q 성분의 전력 성분을 연산하는 전력 연산부(6323)를 포함할 수 있다.
전력 연산부(6321, 6322, 6323) 각각은 N 개의 입력된 성분 신호의 전력을 누적하는 전력 누적기(power acc.)를 포함할 수 있다. 일 실시예로, 전력 누적기(power acc.)는 이산 신호 영역(z domain)에서의 저역 통과 필터를 포함할 수 있다.
도 9에 도시된 것과 같이 본 실시예에 의한 이산 푸리에 변환 연산부(600)에 포함된 각 채널은 시간 인터리빙(time interleaving) 방식으로 동작할 수 있다. 즉, 채널 1의 필터 요소(630a)가 상기 0에서 N-1번째 입력된 성분 신호를 연산하여 0 번째 출력 데이터인 I[0], Q[0]를 출력하고, 연산이 종료되기 이전에 채널 2의 필터 요소(630b)가 N/4에서 N-1+N/4 번째 입력된 성분 신호를 연산하여 1 번째 출력 데이터인 I[1], Q[1]를 출력한다.
일 실시예로, 16 개의 데이터으로부터 하나의 출력 데이터를 생성한다고 하는 경우에, 타임 인터리빙 방식에 의하면 0 ~ 15 번째 데이터로부터 I[0]/Q[0]를 연산하고, 4 ~ 19 번째 데이터로부터 I[1]/Q[1]을 연산하여 출력하며, 8 ~ 23 번째데이터로부터 I[2]/ Q[2]를 연산하여 출력한다.
나아가, 타임 인터리빙 방식으로 연산하는 네 개의 채널을 이용하며, 각 채널들이 N 개의 데이터으로부터 하나의 출력 데이터를 생성하는 연산하는 경우에, 0 ~ N-1번 데이터로 I[0], Q[0]를 연산하고, (N/4) ~ (N-1 +(N/4))번째 데이터로 I[1], Q[1]} 출력을 연산하고, (2N/4) ~ (N-1+(2N/4)) 번째 데이터로 I[2], Q[2] 출력을 연산하는 방식으로 출력을 형성한다.
각 채널이 연산하는 n 번째 데이터로부터 k 번째 빈의 정위상 성분 I[n]의 크기와 직교 위상 성분 Q[n]의 크기는 아래의 수학식과 같이 연산될 수 있다.
k 번째 빈이 중간 주파수(fIF)에 상응할 때, 수학식 2로 예시된 바와 같이 인접한 두 개의 빈에서의 신호 크기를 합산하여 k 번째 빈의 신호 크기를 연산한다. 이로부터 신호 처리 과정에서 신호의 전력이 인접한 빈으로 퍼지는(spread) 경우와 아날로그 디지털 변환부(400)의 출력이 해닝 윈도우를 통과하여 신호의 전력이 인접한 빈으로 분산되는 경우에 있어서도 보다 정확한 신호의 크기를 연산할 수 있다는 장점이 제공된다.
또한, 본 실시예의 이산 푸리에 변환 연산부(600)는 중간 주파수(fIF)의 신호 크기를 선택적으로 연산한다. 이로부터 본 실시예의 이산 푸리에 변환 연산부(600)는 높은 주파수 선택성을 가지고, 연산 부담을 낮추어 높은 데이터 처리량을 가진다는 장점이 제공된다.
나아가, 도 9로 예시된 것과 같이 어느 한 채널의 연산이 종료되기 이전에 다른 채널에서의 연산이 수행되므로 높은 처리량(throughput)을 얻을 수 있다는 장점이 제공된다.
도 10은 출력된 정위상 성분의 크기와 직교 위상 성분의 크기로부터 임피던스 를 연산하는 과정을 개요적으로 도시한 도면이다. 도 10을 참조하면, k 번째 빈의 정위상 성분의 크기 Ik는 전류 생성기(100)가 생성하여 출력하는 전류와 동일한 위상을 가지는 전압 성분이다. 따라서, 정위상 성분의 크기는 타겟(Target)의 저항(resistance) 성분의 크기에 상응한다.
마찬가지로, k 번째 빈의 직교위상 성분의 크기 Qk는 전류 생성기(100)가 생성하여 출력하는 전류와 동일한 위상을 가지는 전압 성분이다. 따라서, 정위상 성분의 크기는 타겟(Target)의 리액턴스(reactance) 성분의 크기에 상응한다.
이로부터 정위상 성분의 크기 Ik와 직교위상 성분의 크기 Qk를 벡터 연산하여 k 번째 빈에 상응하는 주파수에서의 임피던스의 크기 Zk와, 임피던스의 위상각()을 연산할 수 있다.
구현 및 실험예
도 11A는 본 실시예에 의한 임피던스 측정 장치를 0.18μm CMOS 공정을 이용하여 구현한 예의 다이 사진이다. 도 11B는 본 실시예의 동작 주파수에 따른 전류 소모를 도시한 도면이다. 도 11A 및 도 11B를 참조하면, 본 실시예는 4.27mm * 3.11mm 의 다이 면적으로 형성되었으며, 30kHz ~1M Hz의 주파수 범위내에서 대략 140.5μA의 전류를 소모하는 것으로 파악되었다.
도 12는 디지털 필터가 트렁케이션 오차를 배제하는 것을 도시한 도면이다. 도 12를 참조하면, 디지털 필터가 없는 경우에 중간 주파수와 인접한 주파수에서 노이즈가 형성되는 것을 확인할 수 있다. 그러나, 디지털 필터에 의하여 트렁케이션 오차를 억제함에 따라 중간 주파수와 인접한 주파수에서 노이즈 전력이 감소하는 것을 확인할 수 있으며, 이로부터 높은 신호대 잡음비 향상을 얻을 수 있다.
도 13은 본 실시예와 종래 기술에 의한 임피던스 측정 장치의 성능을 비교한 표이다. 도 13을 참조하면, 본 실시예는 비교 대상인 종래 기술 1 내지 종래 기술 5에 비하여 가장 넓은 주파수 대역에서 사용가능한 것으로 파악되었다. 또한, 데이터 처리량(throughput)의 측면에서 최대 31.25k S/s을 가져 종래 기술 4와 대비하여 400% 가량의 처리량 상승이 있었다. 나아가, 종래 기술 4에 비하여 최대 소모 전력이 크나, 다른 기술들에 비하여 낮은 전력 소모량을 가지는 것을 확인할 수 있다.
본 발명에 대한 이해를 돕기 위하여 도면에 도시된 실시 예를 참고로 설명되었으나, 이는 실시를 위한 실시예로, 예시적인 것에 불과하며, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위에 의해 정해져야 할 것이다.
10: 임피던스 측정 장치
200: SSB 300: 중간 주파수 믹서
400: 아날로그 디지털 변환기 410: 델타 시그마 변조부
412: 제1 적분기 414: 제2 적분기
416: 제1 전류 DAC 418: 제2 전류 DAC
420: 조정부 422: 발진 주파수 제어부
430: 양자화부 500: 디지털 필터
600: 이산 푸리에 변환 연산기 610: 복소 믹서
620: 룩업 테이블
630a, 630b, 630c, 630d: 제1~제4 필터 요소
632: 전력 연산부 700: 직접 디지털 합성기

Claims (22)

  1. 전송 주파수에 상응하는 신호와, 중간 주파수에 상응하는 신호를 생성하는 직접 디지털 합성기;
    상기 전송 주파수를 가지는 전류 신호를 출력하는 전류 생성기;
    상기 전송 주파수와 상기 중간 주파수의 합 또는 차에 상응하는 주파수를 가지는 신호를 출력하는 단측파대 믹서(SSB mixer);
    상기 전류 신호가 타겟에 제공되어 형성된 타겟 신호를 상기 단측파대 믹서의 출력 신호로 믹스하여 상기 타겟 신호를 중간 주파수 대역으로 하향 변환하는 중간 주파수 믹서;
    하향 변환된 상기 타겟 신호를 디지털 코드로 변환하는 아날로그 디지털 변환기 및
    상기 코드로부터 실수 성분과 허수 성분을 연산하여 출력하는 이산 푸리에 변환(DFT, discrete Fourier transform) 연산부를 포함하는 임피던스 측정 장치.
  2. 제1항에 있어서,
    상기 직접 디지털 합성기가 생성하는 상기 전송 주파수에 상응하는 신호와 상기 중간 주파수에 상응하는 신호는 디지털 코드들인 임피던스 측정 장치.
  3. 제1항에 있어서,
    상기 전류 생성기는,
    상기 전송 주파수를 가지는 신호를 제공받아 상기 전송 주파수의 전류 신호를 생성하는 제어 전류원을 포함하는 임피던스 측정 장치.
  4. 제3항에 있어서,
    상기 전류 생성기는,
    상기 전송 주파수를 가지는 아날로그 신호의 출력을 선형 보간하여 의사 정현파(pseudo-sinusoidal) 형태의 상기 전송 주파수의 전류 신호를 형성하여 출력하는 임피던스 측정 장치.
  5. 제1항에 있어서,
    상기 단측파대 믹서는,
    상기 전송 주파수의 코사인파와 상기 중간 주파수의 코사인파를 믹스한 결과와
    상기 전송 주파수의 사인파와 상기 중간 주파수의 사인파를 믹스한 결과의 합 또는 차이를 구하여 상기 전송 주파수와 중간 주파수의 합 또는 차에 상응하는 주파수를 가지는 신호를 형성하는 임피던스 측정 장치.
  6. 제1항에 있어서,
    상기 아날로그 디지털 변환기는
    상기 중간 주파수에서 공진하는 공진기를 포함하는 대역 통과 특성의 델타 시그마 모듈레이터;
    상기 모듈레이터의 출력을 양자화하는 양자화기(quantizer);
    네거티브 피드백 경로를 통하여 상기 양자화기의 출력에 상응하는 전류를 상기 모듈레이터의 입력으로 제공하는 전류 DAC; 및
    상기 양자화기의 출력을 트렁케이션하는 트렁케이터를 포함하는 임피던스 측정 장치.
  7. 제6항에 있어서,
    상기 델타 시그마 모듈레이터는
    서로 캐스케이드로 연결된 제1 적분기와 제2 적분기를 포함하고,
    상기 전류 DAC은 제1 전류 DAC와 제2 전류 DAC를 포함하고,
    상기 제1 전류 DAC은 상기 제1 적분기는 네거티브 피드백 경로를 통하여 상기 양자화기의 출력에 상응하는 전류를 상기 제1 적분기의 입력에 출력하고,
    상기 제2 전류 DAC은 상기 제2 적분기는 네거티브 피드백 경로를 통하여 상기 양자화기의 출력에 상응하는 전류를 상기 제2 적분기의 입력에 출력하는 임피던스 측정 장치.
  8. 제6항에 있어서,
    상기 트렁케이터는,
    디지털 필터로,
    상기 디지털 필터는 전달함수 Y1(z) = Y0(z) + (1 + z-M)Qd로 표현되는 임피던스 측정 장치.(M: 제어 가능한 상수)
  9. 제6항에 있어서,
    상기 트렁케이터는,
    디지털 필터로,
    상기 디지털 필터는 상기 중간 주파수에 인접하여 널 포인트(null point)가 형성된 임피던스 측정 장치.
  10. 제6항에 있어서,
    상기 아날로그 디지털 변환기는
    상기 공진기의 공진 주파수를 조정하는 조정부(calibration unit)를 더 포함하는 임피던스 측정 장치.
  11. 제1항에 있어서,
    상기 이산 푸리에 변환 연산부는 타임 인터리브드 방식으로 DFT연산을 수행하는 임피던스 측정 장치.
  12. 제1항에 있어서,
    상기 이산 푸리에 변환 연산부는,
    상기 아날로그 디지털 변환기가 출력한 디지털 코드에 해닝 윈도우를 제공하여 상기 DFT를 연산하는 임피던스 측정 장치.
  13. 제1항에 있어서,
    상기 임피던스 측정 장치는
    상기 단측파대 믹서의 출력을 증폭하여 상기 아날로그 디지털 변환기에 제공하는 증폭기를 더 포함하는 임피던스 측정 장치.
  14. 전송 주파수를 가지는 전류 신호를 타겟에 제공하여 타겟 신호를 형성하는 단계와,
    단측파대 믹서(SSB mixer)로 상기 전송 주파수와 중간 주파수의 합 또는 차에 상응하는 주파수를 가지는 신호를 생성하고 상기 타겟 신호와 믹스하여 상기 타겟 신호를 상기 중간 주파수로 하향 변환하는 단계와,
    상기 하향 변환된 상기 타겟 신호를 디지털 코드로 변환하는 단계 및
    상기 코드를 DFT(Discrete Fourier Transform) 연산하여 실수 성분과 허수 성분을 연산하여 임피던스를 측정하는 임피던스 측정 방법.
  15. 제14항에 있어서,
    상기 전송 주파수를 가지는 전류 신호는,
    직접 디지털 합성기로 상기 전송 주파수를 가지는 디지털 코드를 형성하는 단계 및
    상기 디지털 코드의 선형 포락선을 형성하는 단계 및
    상기 선형 포락선을 보간하여 의사 정현파(pseudo-sinusoidal) 형태의 상기 전송 주파수의 전류 신호를 형성하는 단계를 통하여 생성되는 임피던스 측정 방법.
  16. 제14항에 있어서,
    상기 단측파대 믹서는,
    상기 전송 주파수의 코사인파와 상기 전송 주파수의 코사인파를 믹스하고, 상기 전송 주파수의 사인파와 상기 중간 주파수의 사인파를 믹스한 결과의 합 또는 차이를 구하여 상기 전송 주파수와 중간 주파수의 차 또는 합에 상응하는 주파수를 가지는 신호를 형성하는 임피던스 측정 방법.
  17. 제14항에 있어서,
    상기 임피던스 측정 방법은,
    상기 하향 변환된 상기 타겟 신호를 디지털 코드로 변환하는 단계 이전에,
    상기 하향 변환된 상기 타겟 신호를 디지털 코드로 변환하는 아날로그 디지털 변환기를 조정(calibarate)하는 단계를 더 수행하는 임피던스 측정 방법.
  18. 제17항에 있어서,
    상기 하향 변환된 상기 타겟 신호를 디지털 코드로 변환하는 단계는,
    상기 중간 주파수에서 공진하는 공진기를 포함하는 대역 통과 특성의 델타 시그마 모듈레이터에 상기 중간 주파수로 하향 변환된 상기 타겟 신호를 제공하는 단계와,
    상기 델타 시그마 모듈레이터의 출력을 양자화하는 단계와,
    디지털 필터로 노이즈를 제거하는 단계를 포함하는 임피던스 측정 방법.
  19. 제18항에 있어서,
    상기 필터는
    전달함수 Y1(z) = Y0(z) + (1 + z-M)Qd로 표현되는 임피던스 측정 방법.
    (M: 제어 가능한 상수)
  20. 제18항에 있어서,
    상기 필터는,
    상기 중간 주파수에 인접하여 널 포인트(null point)가 형성된 임피던스 측정 방법.
  21. 제14항에 있어서,
    상기 DFT 연산하는 단계는,
    타임 인터리브드 방식으로 DFT 연산을 수행하는 임피던스 측정 방법.
  22. 제14항에 있어서,
    상기 DFT 연산하는 단계는,
    ADC가 출력한 디지털 코드에 해닝 윈도우를 제공하여 DFT 연산을 수행하는 임피던스 측정 방법.
KR1020210189924A 2020-12-28 2021-12-28 임피던스 측정 장치 및 임피던스 측정 방법 KR102651909B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200185243 2020-12-28
KR20200185243 2020-12-28

Publications (2)

Publication Number Publication Date
KR20220094178A KR20220094178A (ko) 2022-07-05
KR102651909B1 true KR102651909B1 (ko) 2024-03-27

Family

ID=82401942

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210189924A KR102651909B1 (ko) 2020-12-28 2021-12-28 임피던스 측정 장치 및 임피던스 측정 방법

Country Status (1)

Country Link
KR (1) KR102651909B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019216274A1 (ja) 2018-05-08 2019-11-14 株式会社エヌエフ回路設計ブロック 静電容量測定回路及び静電容量変位計

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8590790B1 (en) * 2012-05-14 2013-11-26 Tag-Comm Inc. Method and apparatus for generating dedicated data channels in backscatter RFID systems
KR101987408B1 (ko) * 2014-01-21 2019-06-11 삼성전자주식회사 생체 임피던스 측정 장치 및 방법
US11471109B2 (en) * 2015-07-09 2022-10-18 Capsuletech, Inc. Methods and devices for recovering data from an amplitude-modulated signal

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019216274A1 (ja) 2018-05-08 2019-11-14 株式会社エヌエフ回路設計ブロック 静電容量測定回路及び静電容量変位計

Also Published As

Publication number Publication date
KR20220094178A (ko) 2022-07-05

Similar Documents

Publication Publication Date Title
Temporiti et al. A 3.5 GHz wideband ADPLL with fractional spur suppression through TDC dithering and feedforward compensation
Kumm et al. An FPGA-based linear all-digital phase-locked loop
Kester Mt-001: Taking the mystery out of the infamous formula," snr= 6.02 n+ 1.76 db," and why you should care
JP3855237B2 (ja) Ｄｄｓ（ダイレクトデジタル合成）発生器及び該ｄｄｓ発生器を動作させる方法
Chauhan et al. Accurate and efficient on-chip spectral analysis for built-in testing and calibration approaches
Murakami et al. IQ signal generation techniques for communication IC testing and ATE systems
JP4740144B2 (ja) 直接デジタル合成方式による周波数合成器
KR102651909B1 (ko) 임피던스 측정 장치 및 임피던스 측정 방법
Essenwanger et al. Sine output DDSs. A survey of the state of the art
Kerzérho et al. Fast digital post-processing technique for integral nonlinearity correction of analog-to-digital converters: Validation on a 12-bit folding-and-interpolating analog-to-digital converter
Huang et al. A sigma-delta modulation based BIST scheme for mixed-signal circuits
Huang et al. Low-noise, high-linearity sine-wave generation using noise-shaping phase-switching technique
US7272521B1 (en) Measurement of phase nonlinearity of non-linear devices
EP4125221A1 (en) System and method of calibration of sigma-delta converter using tone injection
US9929739B1 (en) Methods and systems for determining integral non-linearity
JP2007525853A (ja) 広帯域ダイレクト・ディジタル・シンセサイザ
EP3385730A1 (en) High impedance sensing integrated circuit
US11563426B2 (en) Signal generator with direct digital synthesis and tracking filter
Comberiate Phase noise and spur reduction in an array of direct digital synthesizers
Wang et al. Ultrasonic Wavefront Computing Architecture on CMOS for Fourier Transform Computation
Farouk et al. Direct Digital Frequency Synthesizer Modeling with a Re-configurable DAC Evaluation for Electrochemical Impedance Spectroscopy
Wang et al. Spurious components introduced by nonlinearity in Direct Digital Synthesis
CN111736016B (zh) 一种交流传输特性检测电路
Dabóczi ADC testing using a resonator-based observer: Processing very long time records and/or testing systems with limited stability
US20220407524A1 (en) Direct Digital Synthesizer With Frequency Correction

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right