KR102648014B1 - 열 초크를 갖는 정전 척 - Google Patents

열 초크를 갖는 정전 척 Download PDF

Info

Publication number
KR102648014B1
KR102648014B1 KR1020160125726A KR20160125726A KR102648014B1 KR 102648014 B1 KR102648014 B1 KR 102648014B1 KR 1020160125726 A KR1020160125726 A KR 1020160125726A KR 20160125726 A KR20160125726 A KR 20160125726A KR 102648014 B1 KR102648014 B1 KR 102648014B1
Authority
KR
South Korea
Prior art keywords
cavities
thermal
esc
layer
base plate
Prior art date
Application number
KR1020160125726A
Other languages
English (en)
Other versions
KR20170044012A (ko
Inventor
마오린 롱
알렉스 패터슨
잉 우
취안 차우
Original Assignee
램 리써치 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 램 리써치 코포레이션 filed Critical 램 리써치 코포레이션
Publication of KR20170044012A publication Critical patent/KR20170044012A/ko
Application granted granted Critical
Publication of KR102648014B1 publication Critical patent/KR102648014B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

향상된 정전 척들을 제공하기 위한 장치들, 시스템들, 및 기법들이 제공된다. 이러한 장치들, 시스템들, 및 기법들은 예를 들어, 정전 척 내의 공동 RF 및 DC 전극, 반도체 프로세싱 챔버 외부의 위치의, 반도체 프로세싱 챔버의 내부의 정전 척으로 유도하는 공동 도전성 경로로의 고전압 DC 전력 소스 및 고전압 RF 전력 소스의 연결부, 정전 척의 상부 표면 상에 위치된 매우 얇은 유전체층, 및/또는 정전 척 내의 열 플로우를 제어하도록 사용될 수도 있는 축방향 열 초크를 포함할 수도 있다.

Description

열 초크를 갖는 정전 척{ELECTROSTATIC CHUCK WITH THERMAL CHOKE}
반도체 프로세싱 동작들 동안, 반도체 웨이퍼는 통상적으로 프로세싱 챔버 내 페데스탈 상에 지지된다. 웨이퍼는 "척"을 사용하여 페데스탈에 대해 제자리에 홀딩될 수도 있고, 페데스탈은 웨이퍼와 페데스탈/척 사이의 상대적인 이동을 방지하기 위해 웨이퍼와 페데스탈/척 사이의 마찰 부하를 상승시키는 일부 다른 타입의 클램핑력으로 중력을 증대시키는 디바이스이다. 이러한 동작들에서 사용되는 일 타입의 척은 "정전 척", 또는 ESC이다. ESC 설계와 관련된 개선들이 본 명세서에서 논의된다.
본 개시의 시스템들, 방법들 및 디바이스들 각각은 몇몇 혁신적인 양태들을 갖고, 이들 중 단일의 양태가 단독으로 본 명세서에 개시된 바람직한 속성들에 책임을 갖지 않는다. 이들 양태들에는 적어도 이하의 구현예들이 포함되지만, 다른 구현예들이 상세한 기술에 언급될 수도 있거나 본 명세서에 제공된 논의로부터 명백해질 것이다.
일부 실시예들에서, 반도체 프로세싱 툴을 위한 정전 척이 제공될 수도 있다. 정전 척은 베이스 플레이트, 복수의 제 1 캐비티들을 포함하는 열 초크 층을 포함할 수도 있는 열 초크를 포함할 수도 있다. 제 1 캐비티들은 열 초크 층에 걸쳐 배열될 수도 있고, 정전 척의 정상 동작 동안 액체를 포함하지 않을 수도 있고, 가스로 충진될 수도 있거나 열 초크 층의 재료보다 낮은 열 전도도를 갖는 고체 재료로 충진될 수도 있다. 정전 척은 또한 히터, 상단 플레이트, 및 세라믹 층을 포함할 수도 있다. 베이스 플레이트는 열 초크에 인접할 수도 있고, 열 초크는 베이스 플레이트와 히터 사이에 개재될 수도 있고, 히터는 열 초크와 상단 플레이트 사이에 개재될 수도 있고, 상단 플레이트는 히터와 세라믹 층 사이에 개재될 수도 있고, 세라믹 층은 상단 플레이트에 인접할 수도 있고, 상단 플레이트 및 베이스 플레이트 양자는 금속으로 이루어질 수도 있고, 그리고 상단 플레이트 및 베이스 플레이트는 서로 전기적으로 전도성으로 콘택트할 수도 있다.
일부 다른 실시예들에서, 제 1 캐비티들은 열 초크 층을 통해 세라믹 층에 수직인 축에 실질적으로 평행한 방향으로 연장할 수도 있다.
일부 다른 실시예들에서, 제 1 캐비티들은 실질적으로 전체 열 초크 층에 걸쳐 확산될 수도 있다.
일부 이러한 실시예들에서, 열 초크 층의 재료는 금속일 수도 있다.
일부 다른 실시예들에서, 열 초크 층의 재료는 알루미늄일 수도 있다.
일부 다른 실시예들에서, 제 1 캐비티들은 서로 2 ㎜ 이하만큼 이격될 수도 있다.
일부 다른 이러한 실시예들에서, 하나 이상의 제 1 캐비티들은 0.5 ㎝ 이하의 직경을 가질 수도 있다.
일부 다른 실시예들에서, 제 1 캐비티들은 세라믹 재료, Teflon, 실리콘, 및 폴리이미드와 같은 고체 재료로 충진될 수도 있다.
일부 실시예들에서, 정전 척은 열 초크 층에 걸쳐 배열될 수도 있는 복수의 제 2 캐비티들을 더 포함할 수도 있고, 제 2 캐비티들은 정전 척의 정상 동작 동안 액체를 포함하지 않을 수도 있고, 가스로 충진될 수도 있거나 열 초크 층의 재료보다 낮은 열 전도도를 갖는 고체 재료로 충진될 수도 있고, 제 1 캐비티들과 상이하게 사이징될 수도 있고, 제 1 캐비티들과 교차하지 않을 수도 있다.
일부 실시예들에서, 시스템이 제공될 수도 있다. 시스템은 반도체 프로세싱 챔버; 반도체 프로세싱 챔버 내부에 위치될 수도 있고, 베이스 플레이트, 상단 플레이트, 및 세라믹 층을 포함할 수도 있는 정전 척; 반도체 프로세싱 챔버 외부로부터 정전 척과 전기적으로 전도성으로 콘택트하는 위치 및 반도체 프로세싱 챔버 내부로 연장할 수도 있는 공통, 전기적으로 전도성인 경로; 정전 클램핑 전압을 제공하도록 구성된 고 전압 DC (direct current) 공급부; 및 RF 에너지를 제공하도록 구성된 고 전압 RF (radio frequency) 생성기를 포함할 수도 있다. 상단 플레이트는 베이스 플레이트와 세라믹 층 사이에 개재될 수도 있고, 세라믹 층은 상단 플레이트에 인접할 수도 있고, 상단 플레이트 및 베이스 플레이트 양자는 금속으로 이루어질 수도 있고, 상단 플레이트 및 베이스 플레이트는 서로 전기적으로 전도성으로 콘택트할 수도 있고, 그리고 고 전압 DC 공급부 및 고 전압 RF 생성기 양자는 반도체 프로세싱 챔버 외부의 하나 이상의 위치들에서 공통, 전기적으로 전도성인 경로에 전기적으로 접속될 수도 있다.
이러한 일 실시예에서, 시스템은 반도체 프로세싱 챔버 외부에 위치된 커패시터를 더 포함할 수도 있다. 커패시터는 고 전압 RF 생성기와 고 전압 DC 공급부 사이에 전기적으로 개재될 수도 있고, 그리고 커패시터는 고 전압 DC 공급부와 정전 척 사이에 전기적으로 개재되지 않을 수도 있다.
다른 이러한 실시예들에서, 커패시터는 21 ㎋ 이하의 커패시턴스를 가질 수도 있다.
일부 실시예들에서, 시스템은 지지 컬럼 및 가로 지지 암 (transverse support arm) 을 더 포함할 수도 있다. 지지 컬럼은 베이스 플레이트와 가로 지지 암 사이에 개재될 수도 있고, 가로 지지 암은 지지 컬럼과 반도체 프로세싱 챔버 외부 위치 사이에 걸칠 (span) 수도 있고, 지지 컬럼 및 가로 지지 암 양자는 금속으로 이루어질 수도 있고, 지지 컬럼 및 가로 지지 암은 전기적으로 접속될 수도 있고, 그리고 지지 컬럼 및 가로 지지 암은 공통, 전기적으로 전도성인 경로의 적어도 일부로서 기능할 수도 있다.
이러한 일 실시예에서, 정전 척은, 열 초크 층에 걸쳐 배열될 수도 있는 복수의 제 1 캐비티들을 포함할 수도 있는 열 초크 층을 갖는 열 초크 및 히터를 더 포함할 수도 있고, 제 1 캐비티들은 정전 척의 정상 동작 동안 액체를 포함하지 않을 수도 있고, 가스로 충진될 수도 있고, 열 초크 층의 재료보다 낮은 열 전도도를 갖는 고체 재료로 충진될 수도 있다. 베이스 플레이트는 열 초크에 인접할 수도 있고, 열 초크는 베이스 플레이트와 히터 사이에 개재될 수도 있고, 그리고 히터는 열 초크와 상단 플레이트 사이에 개재될 수도 있다.
다른 이러한 실시예들에서, 열 초크 층의 일부분은 금속일 수도 있고, 그리고 열 초크는 이 일부분을 통해 베이스 플레이트 및 상단 플레이트 양자에 전기적으로 접속될 수도 있다.
다른 이러한 실시예들에서, 시스템은 지지 컬럼, 가로 지지 암 및 히터 전력 케이블을 더 포함할 수도 있다. 지지 컬럼은 베이스 플레이트와 가로 지지 암 사이에 개재될 수도 있고, 가로 지지 암은 지지 컬럼과 반도체 프로세싱 챔버 외부 위치 사이에 걸칠 수도 있고, 지지 컬럼 및 가로 지지 암 양자는 금속으로 이루어질 수도 있고, 지지 컬럼 및 가로 지지 암은 전기적으로 접속될 수도 있고, 지지 컬럼 및 가로 지지 암은 공통, 전기적으로 전도성인 경로의 적어도 일부로서 기능할 수도 있고, 지지 컬럼 및 가로 지지 암 양자는 중공 (hollow) 일 수도 있고, 그리고 히터 전력 케이블이 반도체 프로세싱 챔버 외부 위치로부터 지지 컬럼 및 가로 지지 암 양자를 통해 히터로 라우팅되도록, 지지 컬럼 및 가로 지지 암이 연결될 수도 있다.
일 실시예에서, 반도체 프로세싱 툴을 위한 정전 척이 제공될 수도 있다. 정전 척은 베이스 플레이트, 상단 플레이트, 및 세라믹 층을 포함할 수도 있다. 상단 플레이트는 베이스 플레이트와 세라믹 층 사이에 개재될 수도 있고, 세라믹 층은 상단 플레이트에 인접할 수도 있고, 상단 플레이트 및 베이스 플레이트 양자는 금속으로 이루어질 수도 있고, 상단 플레이트 및 베이스 플레이트는 서로 전기적으로 전도성으로 콘택트할 수도 있고, 그리고 세라믹 층은 100 ㎛ 미만의 두께를 가질 수도 있다.
일부 실시예들에서, 세라믹 층은 3 mil 이하의 두께를 가질 수도 있다.
일부 실시예드에서, 세라믹 층은 세라믹 코팅 또는 상단 플레이트 상에 적층된 세라믹 시트일 수도 있다.
일부 이러한 실시예들에서, 정전 척은 시스템을 형성하도록 반도체 프로세싱 챔버 내에 설치될 수도 있다. 반도체 프로세싱 챔버는 반도체 프로세싱 챔버 외부로부터 정전 척과 전기적으로 전도성으로 콘택트하는 위치 및 반도체 프로세싱 챔버 내부로 연장할 수도 있는 공통, 전기적으로 전도성인 경로, 정전 클램핑 전압을 제공하도록 구성된 고 전압 DC 공급부, 및 RF 에너지를 제공하도록 구성된 고 전압 RF 생성기를 가질 수도 있다. 정전 척은 반도체 프로세싱 챔버 내부에 위치될 수도 있고, 그리고 고 전압 DC 공급부 및 고 전압 RF 생성기 양자는 반도체 프로세싱 챔버 외부의 하나 이상의 위치들에서 공통, 전기적으로 전도성인 경로에 전기적으로 접속될 수도 있다.
다른 이러한 실시예들에서, 시스템은 반도체 프로세싱 챔버 외부에 위치된 커패시터를 더 포함할 수도 있다. 커패시터는 고 전압 RF 생성기와 고 전압 DC 공급부 사이에 전기적으로 개재될 수도 있고, 그리고 고 전압 DC 공급부와 정전 척 사이에 전기적으로 개재되지 않을 수도 있다.
다른 이러한 실시예들에서, 정전 척은, 복수의 제 1 캐비티들을 포함하는 열 초크 층을 갖는 열 초크 및 히터를 더 포함할 수도 있고, 제 1 캐비티들은 열 초크 층에 걸쳐 배열될 수도 있고, 정전 척의 정상 동작 동안 액체를 포함하지 않을 수도 있고, 가스로 충진된 캐비티들일 수도 있거나 열 초크 층의 재료보다 낮은 열 전도도를 갖는 고체 재료로 충진된 캐비티들일 수도 있다. 베이스 플레이트는 열 초크에 인접할 수도 있고, 열 초크는 베이스 플레이트와 히터 사이에 개재될 수도 있고, 그리고 히터는 열 초크와 상단 플레이트 사이에 개재될 수도 있다.
이들 및 다른 구현예들이 도면들 및 이하의 상세한 기술을 참조하여 더 상세히 기술된다.
도 1은 헬륨 가스에 대한 Paschen 곡선을 도시한다.
도 2는 보울 내에서 전압 제어 인터페이스 배선을 구조적으로 고정하기 전후 웨이퍼-대-웨이퍼 가변성을 도시한다.
도 3은 본 명세서에 논의된 개념들 중 일부에 따른 예시적인 정전 척의 측단면도를 도시한다.
도 4는 좌측에 도 3의 ESC의 간략화된 측단면도를 도시하고, 우측에 열 초크의 평면도를 도시한다.
도 5는 복수의 제 1 캐비티들의 예시적인 구성을 갖는 열 초크의 단면도를 도시한다.
도 6은 복수의 제 1 캐비티들의 제 2 예시적인 구성을 갖는 열 초크의 단면도를 도시한다.
도 7은 복수의 제 1 캐비티들의 제 3 예시적인 구성을 갖는 열 초크의 단면도를 도시한다.
도 8은 복수의 제 1 캐비티들 및 복수의 제 2 캐비티들을 갖는 열 초크의 평면도를 도시한다.
도 9는 ESC의 예시적인 전기적 구성을 도시한다.
도 10은 ESC의 상단 플레이트와 베이스 플레이트 사이의 일 예시적 전기적 접속을 도시한다.
도 11은 ESC의 상단 플레이트와 베이스 플레이트 사이의 제 2 예시적인 전기적 접속을 도시한다.
도 12는 ESC, 지지 컬럼, 및 가로 지지 암을 갖는 반도체 프로세싱 챔버의 단면도를 도시한다.
도 13은 가스 분배 홀들 및 리프트 핀 홀들을 포함하는 ESC (300) 의 단면도를 도시한다.
이하의 기술에서, 다수의 구체적인 상세들이 제시된 개념들의 전체적인 이해를 제공하기 위해 언급되었다. 제시된 개념들은 이들 구체적인 상세들 중 일부 또는 전부가 없이 실시될 수도 있다. 다른 예들에서, 공지의 프로세스 동작들은 기술된 개념들을 불필요하게 모호하게 하지 않도록 상세히 기술되지 않았다. 일부 개념들이 구체적인 실시예들과 함께 기술되지만, 이들 실시예들은 제한하는 것으로 의도되지 않는다는 것이 이해될 것이다.
많은 개념들 및 구현예들이 본 명세서에 기술되고 예시된다. 본 명세서에 논의된 구현예들의 특정한 특징들, 속성들 및 장점들이 예시되고 기술되지만, 많은 다른 특징들, 속성들 및 장점들, 뿐만 아니라 본 발명의 상이한 그리고/또는 유사한 구현예들, 특징들, 속성들 및 장점들이 기술 및 예시들로부터 자명하다는 것이 이해되어야 한다. 이와 같이, 상기 구현예들은 단순히 예시적이다. 이들은 개시된 정밀한 형태들, 기법들, 재료들, 및/또는 구성들로 본 개시를 제한하거나 총망라하는 것으로 의도되지 않는다. 많은 수정들 및 변형들이 본 개시의 관점에서 가능하다. 다른 구현예들이 활용될 수도 있고 동작상의 변화들이 본 개시의 범위로부터 벗어나지 않고 이루어질 수도 있다는 것이 이해되어야 한다. 이와 같이, 본 개시의 범위는, 구현예들의 기술이 예시 및 기술을 목적으로 제시되기 때문에 기술만으로 제한되지 않는다.
중요하게, 본 개시는 단일 양태 또는 구현예, 또는 이러한 양태들 및/또는 구현예들의 임의의 단일 조합 및/또는 치환으로 제한되지 않는다. 게다가, 본 개시의 양태들 및/또는 이들의 구현예들 각각은 이들의 다른 양태들 및/또는 구현예들의 하나 이상과 조합하여 또는 단독으로 실시될 수도 있다. 간략함을 위해, 이들 치환들 및 조합들 대부분은 본 명세서에서 별도로 논의되고 그리고/또는 예시되지 않는다.
일부 타입들의 반도체 프로세싱에서, 웨이퍼 또는 기판은 이러한 프로세싱 동안 상부에 웨이퍼가 위치될 수도 있는 페데스탈 또는 지지 구조체를 포함할 수도 있는 프로세싱 챔버 내에서 프로세싱된다. 용어 "웨이퍼", "기판", 또는 "반도체 기판"은 본 명세서에서 상호교환가능하게 사용될 수도 있다는 것이 이해되어야 한다. 일부 반도체 프로세스들 동안, 웨이퍼를 제자리에 유지하고 특정한 시간들, 예컨대 ALD, ALE, CVD, PECVD 등을 포함할 수도 있는 액티브 반도체 프로세스들 동안 제거되는 것을 방지하는 것이 바람직할 수도 있다.
웨이퍼는 정전 척 (ESC) 에 의해 반도체 프로세싱 챔버 내에서 제자리에 고정될 수도 있다. 일부 ESC들은, 클램핑 전극(들) 및 웨이퍼가 용량성 회로로서 기능하도록 ESC 내에 하나 이상의 클램핑 전극들에 단일 DC (direct current) 전압을 인가함으로써 프로세싱 동작들의 결과로서 정전기적으로 대전될 수도 있는 웨이퍼를 제자리에 홀딩하고; 용량성 회로는 챔버 내 플라즈마의 존재로 인해 완성되어, 이 설계는 플라즈마 분위기들이 웨이퍼 프로세싱 동안 존재하는 프로세싱 챔버들 내 사용으로 제한된다. 클램핑 전극(들)은 웨이퍼의 전체 평면에 평행하고, 종종 웨이퍼 사이즈와 맞는 영역에 걸쳐 연장하는, 통상적으로 박형, 평면형 구조체들이다. 용량성 효과로 인해 발생하는 정전력은 클램핑력을 제공한다. 이러한 구성은 "모노폴라 (monopolar)"라고 할 수도 있다. ESC들은 또한 프로세싱 동안 플라즈마 분위기들을 생성하지 않는 챔버들 내에서 사용될 수도 있다. 이러한 구현예들에서, 용량성 회로를 완성하기 위해 플라즈마에 의존할 수 없고, ESC 전극들은 대신 하나 이상의 캐소드들 및 하나 이상의 애노드들을 포함할 수도 있다. 애노드들 및 캐소드들, 예를 들어, 웨이퍼 아래 반대되는 반원형 영역들을 점유하는 애노드 및 캐소드 또는 애노드로서 작용하는 웨이퍼 아래 중앙 원형 전극 및 동심원 외측 전극으로서 배치된 애노드 또는 캐소드는 웨이퍼를 향해 대면하는 ESC의 상이한 영역들을 점유할 수도 있다. 이러한 ESC들 내 애노드 및 캐소드는 ESC 내에서 서로로부터 전기적으로 절연되지만, 웨이퍼가 ESC 상에 위치될 때, 웨이퍼는 2 개의 용량성 회로들을 완성한다 - 일 용량성 회로에서 웨이퍼는 ESC 캐소드로의 애노드이고, 일 용량성 회로는 ESC 애노드로의 캐소드이다 -. ESC들은 클램핑 전극(들)과 웨이퍼 사이에 개재된 유전체 층 또는 다른 절연체를 갖고, 이 유전체 층 또는 절연층은 클램핑 전극(들)과 다른 하나의 용량성 회로(들), 즉 웨이퍼 사이의 단락 회로를 방지하도록 기능하고 ESC 및 웨이퍼에 의해 형성된 용량성 회로의 용량성 특성들을 관리하는 갭을 규정한다. 이는 프로세싱 분위기으로의 노출로부터 전극들을 보호하기 위해 유전체 재료 또는 절연 재료 내에 전극들을 임베딩하기 위해 공통된다.
ESC들의 다른 공통 피처들은 반도체 프로세스의 특정한 필요에 따라, 가스 분배 홀들 및 리프트 핀 홀들을 포함한다. 가스 분배 홀들은 프로세싱 동안 열 전도성, 불활성 가스, 예컨대 헬륨을 웨이퍼와 ESC 사이의 갭 내로 흘리도록 사용될 수도 있다. 웨이퍼는 정전력에 의해 ESC에 클램핑되기 때문에, ESC들의 표면들이 빈번하게 완전히 편평하지 않고, 이는 실제 웨이퍼-대-ESC 콘택트 양을 감소시키는 것이 바람직할 수도 있기 때문이다. 예를 들어, ESC의 상단 표면은 웨이퍼와 실제로 콘택트하는 하나 이상의 박형, 동심원형 상승된 링들 및 하나 이상의 박형 상승된 방사상 스포크들 (spokes) 을 가질 수도 있지만, 이들 상승된 링들과 스포크들 사이의 작은 간극 (interstices) 은 웨이퍼와 콘택트하지 않을 수도 있다. 프로세싱 동안 진공 분위기 또는 거의 진공 분위기에서, 이는 ESC와 실제로 콘택트하는 웨이퍼의 영역들을 통한 열 흐름의 집중을 발생시킬 수도 있고, 이는 웨이퍼 내에 불균일성을 유발할 수도 있다. 이를 방지하기 위해, 열 전도성, 불활성 가스는 물리적 콘택트 영역들을 통해 열 흐름 집중을 감소시키는 분배된 열 전도성인 경로를 제공하도록 이들 간극들 내로 흐를 수도 있다. 미시적 레벨의, 설계에 의해 상승된/리세스된 영역들을 갖지 않는 편평한-상단 ESC들에서 조차, 웨이퍼와 ESC 사이의 물리적 콘택트는 간헐적일 수도 있고, 따라서 이들 경우들에서 조차 웨이퍼와 ESC 사이의 열 전도성 가스를 도입하는 것에 대한 열 전달 이점이 있을 수도 있다. 열 전도성 가스는 또한 프로세스 가스들에 대한 추가적인 보호 층을 제공하도록 기능할 수도 있다 - 열 전도성 가스가 프로세싱 동안 웨이퍼와 ESC 사이의 갭 내로 흐른다면, 열 전도성 가스는 탈출하기 (escape) 위해 웨이퍼 에지를 향해 흐를 것이고, 이는 프로세스 가스가 웨이퍼 하측 및 웨이퍼 밑의 ESC의 일부분에 도달하는 것을 방지하고, 이는 상황에 따라 원치 않은 에칭 또는 증착으로부터 이들 영역들을 보호한다. 리프트 핀 홀들은 리프트 핀들로 하여금 ESC를 통해 연장하게 하고 ESC로부터 웨이퍼를 리프팅하게 하도록 제공될 수도 있다. 일 위치에서, ESC 리프트 핀들이 ESC를 지나 연장하지 않도록, ESC 리프트 핀들은 ESC 리프트 핀 홀들 내로 완전히 후퇴되도록 (retract) 구성될 수도 있다. 그 중에서도 특히, 이들 리프트 핀들 및 이들의 대응하는 홀들은 로봇 엔드 이펙터 또는 다른 기계적 디바이스로 하여금 ESC와 콘택트하지 않고 그리고/또는 간섭하지 않고 ESC로부터 웨이퍼를 위치시키고 그리고/또는 제거하게 한다.
본 발명자들은 기존 ESC 설계들의 다수의 문제들을 확인하였고, 이들 문제들 중 일부는 이하에 논의되고, 적어도 이 점들에서 향상된 성능을 제공할 수도 있는 기존의 ESC 설계들에 대한 다양한 개선점들을 확인하였다. 이들 개선점들은 다른 개선점들로부터 분리하여 또는 하나 이상의 다른 개선점들과 조합하여 구현될 수도 있다는 것이 이해되어야 한다.
많은 기존의 ESC 설계들에서, 클램핑 전극(들)은 유전체 플레이트 내에 임베딩되고, 이어서 ESC의 금속 베이스 플레이트에 접합되고 (때때로 그 사이에 다른 층들, 예컨대 저항성 히터 층을 사용하여); 베이스 플레이트는 ESC를 위한 전체 구조적 프레임워크로서 뿐만 아니라 프로세싱 챔버 내에서 플라즈마 분위기를 생성하기 위해 사용된 RF 전극 양자로서 빈번하게 기능한다. 이러한 설계에서, 전기적 콘택트 목적들을 위해 유전체 플레이트의 하측에서 노출된 채로 남아 있는 클램핑 전극(들)의 일부분 또는 일부분들을 제외하고 클램핑 전극(들)은 유전체 플레이트 내에 완전히 둘러싸이고; 이러한 설계들에서 유전체 플레이트는 또한 RF 전극으로부터 클램핑 전극(들)을 전도적으로 분리한다. 유전체 플레이트가 베이스 플레이트에 접합되거나 그렇지 않으면 고정된 (또는 베이스 플레이트의 상단의 다른 층들에 고정/접합된) 후, 하나 이상의 스프링-부하 전기적 콘택트 핀들이 클램핑 전극(들) 하측의 노출된 일부분 또는 일부분들에 대응하는 위치 또는 위치들에서 베이스 플레이트 내에 설치될 수도 있고; 이어서 스프링-부하 전기적 콘택트 핀(들)은 노출된 일부분 또는 일부분들에서 클램핑 전극(들)과의 전기적으로 전도성 콘택트부 내로 압축될 수도 있다. 이들 스프링-부하 콘택트 핀들은 베이스 플레이트로부터 전기적으로 분리되고 고 전압 DC 전력 케이블에 연결되고; 결국 별도의 전기적 접속을 통해 바이어스 RF 생성기로부터의 RF 전력이 RF 전극에 공급된다. 매우 고 전압, 예를 들어, 수 ㎸가 수반됨에 따라, 이러한 스프링-부하 전기적 콘택트들은 클램핑 전극에 손상을 줄 수도 있는 잠재적인 아킹 (arcing) 을 방지하기 위해 우수한 전기적 콘택트가 발생하는 것을 보장하도록 고 스프링력을 자주 제공해야 한다. 대응하여, 이러한 설계들에서 유전체 플레이트 또는 층은 이러한 스프링-부하 전기적 콘택트들에 의해 유전체 플레이트 또는 층에 부가된 압축성 부하들을 견디기에 충분한 두께여야 한다. 이는 예를 들어, 적어도 1/100 또는 2/100의 유전체 재료가 웨이퍼와 클램핑 전극(들) 사이에 존재하는 유전체 층이 요구될 수도 있다.
ESC를 사용하는 동안 발생할 수도 있는 일 문제는, 가스 분배 홀들 및 리프트 핀 홀들을 둘러싸는 영역들이 임베딩된 전극(들)을 갖는 자연 발생적인 엔드 포인트를 갖는 영역들이기 때문에 (예를 들어, 전극(들)이 이러한 피처들을 둘러싸는 원형 패스-쓰루들을 가질 수도 있고, 이러한 패스-쓰루들의 내측 주변부는 자연 발생적인 아크 개시 지점으로서 작용할 수도 있음), 가스 분배 홀들 및 리프트 핀 홀들을 둘러싸는 영역들 내의 고 전압 브레이크다운 (breakdown), "발광 (light up)", 또는 아킹이다. 전극들로서 기능할 수도 있는 2 개의 구조체들, 예컨대 임베딩된 클램핑 전극 및 웨이퍼가 갭에 의해 분리될 때, 아킹 또는 고 전압 브레이크다운이 특정한 환경들 하에서 발생할 수도 있다. 이들 환경들은 통상적으로 전극들 간 전압 차, 갭 내 가스들의 조성, 이들 가스들의 압력, 및 갭의 사이즈 종속적이다. 이들 인자들 간 상호작용은 압력, 갭 거리, 및 2 개의 가스 종속 파라미터들의 함수로서 고 전압 브레이크다운 전압을 제공하는 Paschen의 법칙에 의해 특징화된다. 발광 또는 아크를 시작하기 위해 필요한 전압은 "브레이크다운 전압"이라고 하고, 2 개의 전극들 간의 갭을 충진하는 가스들, 가스의 압력, 및 전기적 아크의 잠재적 엔드포인트들 간의 거리의 함수이다. 이 관계는 를 서술하는, Paschen의 법칙에 의해 구술되고, 여기서 "VB"는 브레이크다운 전압이고, "p"는 압력이고, "d"는 거리이고, "a" 및 "b"는 수반된 가스와 연관된 경험적으로 도출된 상수들이다.
도 1은 헬륨 가스에 대한 Paschen 곡선을 도시한다. 로그 수직 축은 브레이크다운 전압 (즉, 아크를 생성하기 위해 필요한 전압) 을 V로 나타내는 한편, 로그 수평 축은 거리를 곱한 압력을 Torr-㎝으로 나타낸다. 도 1에서 알 수 있는 바와 같이, 대략 150 V까지의 가장 낮은, 또는 최소 브레이크다운 전압은 Paschen 곡선의 가장 낮은 점이고, 이는 대략 4 Torr-㎝에서 일어난다 (Paschen 법칙에 관한 부가적인 정보는 이로 제한되는 것은 아니지만 본 명세서에 참조로서 인용된 챕터 1을 포함하여, J. Rohan Lucas (ⓒ 2001 by J R Lucas) 등의 제목이 "High Voltage Engineering"에서 알 수도 있다). 이러한 특성은 가장 낮은 브레이크다운 전압에 도달하기 전에 반도체 프로세싱이 일어날 수 있는 2 개의 영역들 - 곡선의 가장 낮은 지점의 "좌측" 및 곡선의 가장 낮은 점의 "우측" - 을 생성한다. 도 1의 점선 수직 선은 이들 두 측면들 사이를 나누는 선과 근사하다.
일부 ESC들에서, 세라믹 퍽에 걸친 고 전압 브레이크다운은 RF 전압과 고 전압 DC의 조합에 의해 유발되지만, 많은 ESC 설계들에서 고 전압 브레이크다운을 유발하는 대부분의 전압은 RF 생성기에 의해 공급된 고 전압에 기인한다. RF 전력의 브레이크다운은 도 1에 도시된 DC 전압과 유사한 Paschen 곡선을 따른다.
상기 논의된 임베딩된 전극을 갖는 유전체 플레이트와 같은 많은 통상적인 ESC 설계들에서, ESC 내 관련된 거리들, 예를 들어, 클램핑 전극(들)과 웨이퍼 간 거리들은 다양한 다른 인자들, 예컨대 유전체 플레이트의 제작 가능성 및 다양한 구조적 고려사항들, 예컨대 스프링-부하, 고 전압 전기적 콘택트의 스프링력을 견딜 수 있는 능력에 의해 통상적으로 경험되는 압력과 함께, 많은 잠재적인 프로세스 분위기들에 대해 도시된 곡선의 최소 점 근방에 남도록 고 전압 브레이크다운을 유발하는 압력-거리 값을 발생시킬 수도 있는 특정한 최소 두께들로 제한된다. 예를 들어, 웨이퍼와 클램핑 전극(들) 간의 거리가 대략 0.013 인치일 때, 헬륨 내 최소 전압 브레이크다운은 대략 60 Torr의 압력에서 일어난다. 이러한 상황들에서, 이는 반도체 동작들이 고 전압 아크 또는 발광의 위험 없이 수행될 수 있는 압력들 및 전압들을 제한한다. 이러한 고 전압 브레이크다운 가능성을 감소시키기 위해, 임베딩된 클램핑 전극을 갖는 유전체 플레이트와 같은 설계들은 통상적으로 Paschen 곡선의 "우측"과 연관된 조건들 하에서 동작하도록 ESC를 가압하는 증가된 전체 두께로 설계된다. 유전체 플레이트의 증가된 두께는 유전체 플레이트 아래에 위치된 RF 전극과 웨이퍼 간의 거리를 증가시키고, 이는 ESC가 Paschen 곡선의 우측에서 동작하도록 구동한다.
이러한 설계들에서 유전체 플레이트 또는 층 두께가 증가함에 따라, 그러나, (베이스 플레이트의 형태의) RF 전극과 웨이퍼/프로세싱 영역 사이에 존재하는 유전체 재료의 증가하는 두께로 인해 바이어스 RF 시스템의 RF 전력 효율은 감소한다. 이는 결국, 전력 소비에 영향을 주는 보다 높은 RF 전력 쓰루풋을 요구할 수도 있고, (보다 높은 RF 전압의 사용으로 인한) 고 전압 브레이크다운에 대한 보다 높은 가능성을 발생시킬 수도 있고, 이는 반도체 프로세싱에 부정적으로 영향을 줄 수도 있다.
많은 반도체 프로세싱 동작들에서, ESC는 또한 웨이퍼를 가열하고 그리고/또는 냉각시키기 위한 열 관리 컴포넌트들을 포함할 수도 있다. 일부 반도체 프로세스들에서, ESC 상에 있는 동안 웨이퍼는 특정한 프로세싱 요건들을 충족시키기 위해 ESC 내에 임베딩된 가열 엘리먼트들을 사용하여 대략 30 ℃ 내지 150 ℃ 이상의 온도 범위로 가열될 수도 있다.
일부 ESC들에서, 가열 엘리먼트들은 히터들로부터 웨이퍼로 가능한 한 효과적으로 열이 전달되고 지향되고, ESC의 다른 엘리먼트들 또는 주변 분위기로 지향되지 않거나 손실되지 않을 것을 요구할 수도 있는 작은 그리고/또는 저 전력일 수도 있다. 부가적으로, ESC의 일부 다른 엘리먼트들 및/또는 반도체 프로세싱 챔버의 엘리먼트들은 히터들로부터의 열에 의해 부정적인 영향을 받을 수도 있다. 따라서, 본 발명자들은 히터 주변의 층들의 열 전도도의 지향성을 제어하는 것이 ESC 기능성을 향상시킬 수도 있다고 판단하였다. 예를 들어, 웨이퍼를 향해 열을 지향시키지 않는 열 엘리먼트들과의 열적 콘택트하는 열 전도성 층들이 있다면, 그러면 이러한 층들은 히터들 및 ESC의 효율성 및/또는 튜닝가능성을 감소시킬 수도 있다. 또 다른 예로서, 히터에 바로 인접하게 위치된 내부 냉각 채널들을 포함하는 ESC 베이스 플레이트는 히터로부터 매우 많은 열을 인출할 (drain) 수도 있어서, 히터에 의해 상단 플레이트, 세라믹 층, 및 웨이퍼로 전달된 열을 감소시킨다. 한편, 이러한 예시적인 ESC가 베이스 플레이트와 히터 사이의 열 초크에 포함되면, 그러면, 열 초크는 열이 히터로부터 베이스 플레이트 내로 인출되는 레이트를 제어할 수도 있고 대신 열이 히터 위의 층들을 향해 지향되게 할 수도 있다. 게다가, 상기 논의된 바와 같은 일부 ESC들에서, ESC 및/또는 프로세싱 챔버 내 가열 엘리먼트들의 배치는 다른 것들 중에서 특히, 결국 미리 결정된 압력에 대해 최소 브레이크다운 전압을 하강시킬 수도 있는 유전체 층의 증가된 두께를 요구하고 그리고/또는 발광이 일어날 수도 있는 부가적인 영역들을 생성함으로써 발광 위험을 증가시킬 수도 있다.
본 발명자들이 확인한 또 다른 문제는 페데스탈 및 ESC 내 케이블들의 라우팅이 ESC 및 반도체 프로세싱 챔버 성능에 상당한 영향을 줄 수도 있다는 것이다. ESC를 갖는 페데스탈은, 예를 들어, 클램핑 전극(들), RF 전극(들), 및 (존재한다면) 히터를 포함하는, 페데스탈 내 다양한 전기적 시스템들로 그리고/또는 전기적 시스템들로부터 전력 또는 신호들을 전도할 뿐만 아니라, 잠재적으로 온도 센서 또는 센서들 및 비전기적 도관들, 예컨대 냉각제 호스들 등에 대해 케이블 연결하는, 페데스탈들로 라우팅된 다수의 상이한 케이블들을 가질 수도 있다. 이들 케이블들 또는 도관들 각각은, 통상적으로 디바이스들, 예를 들어, ESC 클램핑을 위한 고 전압 DC 전력 소스들, 플라즈마 생성을 위한 고 전압 RF 전력 소스들, 냉각제 액체를 공급하기 위한 열 교환기 시스템들, 프로세싱 챔버 외부에 위치되고, 제어 신호들을 제공하거나 센서 신호들 등을 수신할 수도 있는 제어기들로부터, 페데스탈 및 ESC를 지지하는 모든 구조체를 통해, 그리고 때때로 "보울"로 지칭되는, 이러한 케이블들 및 도관들이 페데스탈 및 ESC를 적어도 부분적으로 둘러싸는 영역 및 페데스탈 및 ESC 아래 영역을 포함할 수도 있는, 프로세싱 챔버 내부 내의 페데스탈 하측 상의 다양한 연결 지점들로 연결되는, 페데스탈 하측으로 라우팅된다.
본 발명자들은 보울 내 케이블 위치 및 라우팅이 주어진 반도체 프로세싱 챔버 내에서 프로세싱된 웨이퍼들에 대한 웨이퍼-대-웨이퍼 균일성뿐만 아니라, - ESC 자체가 케이블들과 웨이퍼 사이에 개재되어도 그리고 이러한 케이블 라우팅이 페데스탈/ESC 내 또는 페데스탈/ESC 밑에서 일어나기 때문에 이러한 케이블 라우팅이 통상적으로 챔버 내로부터 자명하지 않고 ESC의 상단 측으로부터 웨이퍼를 볼 때 가시적이지 않아도 - 챔버-대-챔버 가변성에 실제로 직접적으로 영향을 줄 수도 있다고 판단하였다. 웨이퍼-대-웨이퍼 균일성은 반도체 프로세싱 챔버 내에서 사용된 고정된 프로세스 조건들의 세트가 얼마나 목표된 결과, 즉 낮은 피처 손실을 갖는 프로세싱된 웨이퍼를 야기할 지를 나타내기 때문에 중요하다. 챔버-대-챔버 가변성은 일 반도체 프로세싱 챔버에 대해 전개된 프로세스 파라미터들이 유사한 반도체 프로세싱 챔버 내에서 사용될 때 얼마나 유효할 지를 나타내기 때문에 또한 중요하다.
본 발명자들은 일부 케이블들의 프로세싱 챔버 및 페데스탈 주변의 보울 내로 라우팅하고 그리고 챔버 및 보울 내에서의 배치에 대한 개선점들이 프로세싱 챔버의 웨이퍼-대-웨이퍼 가변성 뿐만 아니라 다른 것들 중에서 특히, 웨이퍼-대-웨이퍼 균일성 및 챔버-대-챔버 공진 주파수들 간 차들에 의해 측정될 때 챔버-대-챔버 가변성에 직접적으로 영향을 준다는 것을 알았다. 본 발명자들은 프로세싱 챔버 및 보울 내에서 다양한 케이블들 및 도관들의 위치들을 제한하도록 기존의 반도체 프로세싱 툴이 수정되는 실험을 수행하였다. 원래의 반도체 프로세싱 툴에서, 2 개의 평행한, 수직으로 적층된 수평 "터널들"은 프로세싱 챔버들의 외부로부터 챔버의 내부로 이동하였다. 하단 수평 터널은 ESC의 베이스 플레이트에 연결된 수직 컬럼의 하단부에 연결된 RF 전도체를 포함하였고, 다른 수평 터널은 히터 전력을 히터 엘리먼트에 공급하고 고 전압 DC 전력을 ESC 클램핑 전극(들)으로 공급하기 위한 별도의 케이블들을 포함하였다. 이들 케이블들은 상부 수평 터널을 통해 라우팅되지만, 그렇지 않으면 터널 내에서 제자리에 제한되지 않고, 즉, 케이블들은 각각의 터널들 내의 포지셔닝의 관점에서 일 챔버로부터 다음 챔버로 약간씩 변할 수 있다. 게다가, 이들 케이블들은 일단 터널을 나가고 ESC/페데스탈의 하측으로 보울을 횡단하였으면, 챔버로부터 챔버로 (from chamber to chamber) 터널 출구로부터 ESC/페데스탈의 하측으로 동일한 경로들을 따를 필요가 없다.
본 발명자들에 의해 테스트된 수정된 반도체 프로세싱 툴에서, 터널 내 케이블 연결은 케이블들을 터널 내 특정한 위치들로 제한하는 플라스틱 도파관 (guide) 또는 도파관들에 의해 제한되고; 이는 터널들 내 케이블 배치의 챔버-대-챔버 변화의 감소를 발생시킨다. 본 발명자들은 또한 터널 출구와 페데스탈/ESC로의 케이블 각각의 연결 지점 사이에서 케이블들의 라우팅을 더 제한하는 케이블 라우팅 클램프들을 도입하였다. 이는 챔버로부터 챔버로 프로세싱 챔버/페데스탈 보울 내 케이블 라우팅의 변화를 더 감소시킨다.
이러한 수정들을 수행하는 다양한 스테이지들 동안, 본 발명자들은 웨이퍼 프로세싱 동작들을 수행하였고 다양한 유익한 효과들을 관찰하였다. 예를 들어, 터널 케이블 도파관을 설치하고 상부 터널 내 케이블들의 위치를 제한한 후 챔버-대-챔버 4차 공진 주파수 가변성이 1.1 ㎒로부터 대략 0.5 ㎒로 감소되었다. 본 발명자들이 터널 출구와 페데스탈/ESC 사이의 케이블 위치들을 더 제한한 후, 챔버-대-챔버 4차 공진 주파수 가변성은 0.1 ㎒ 미만으로 감소되었다.
케이블 배치가 프로세스 가변성에 어떻게 영향을 주는지의 추가 예로서, 본 발명자들은 특정한 에칭 프로세스들에서, 느슨한 (loose) 위치로부터 고정된 위치로 RF 터널로부터 ESC로 케이블을 고정하는 것이 프로세싱된 웨이퍼들 간 가변성을 감소시킨다는 것을 알았다. 이 경우, 본 발명자들은 프로세싱 챔버 내의 단일, 고정된 구성으로 전압 제어 인터페이스 배선 (이하 "VCI (voltage control interface) 배선"; 이러한 배선은 프로세싱 챔버 외부로부터 챔버 내부로 이동하고, ESC의 RF 전극의 RF 전압을 측정한다) 를 고정하였고, 이는 도 2에 도시된 바와 같이, 프로세싱된 웨이퍼들의 가변성의 감소를 발생시킨다.
도 2는 보울 내에 VCI 배선을 고정하기 전후 웨이퍼-대-웨이퍼 가변성을 도시한다. 도 2에서 알 수 있는 바와 같이, 수직 축은 에칭 프로세스 후에 발생되는 에칭 깊이인, Å단위의 옥사이드 에칭 깊이이다. 수평 축은 2 개의 데이터 세트들을 포함하고, "개선되지 않은 VCI 배선 라우팅"으로 명명된 좌측 세트는 고정되지 않은 VCI 배선을 사용한 챔버 내 웨이퍼 프로세싱을 도시하고, "개선된 VCI 배선 라우팅"으로 명명된 우측 세트는 상기 기술된 바와 같은 고정된 VCI 배선을 사용한 챔버 내 웨이퍼 프로세싱을 도시한다. 도 2에서 알 수 있는 바와 같이, 개선되지 않은 VCI 배선 라우팅을 사용한 챔버에 의해 프로세싱된 웨이퍼들은 대략 435 Å 내지 대략 486 Å, 또는 약 50 Å의 범위의 에칭 깊이로 가변한다. 한편, 우측 데이터는 에칭 깊이 가변성이 대략 5 Å의 훨씬 보다 작은 범위라는 것을 나타낸다. 전술한 테스트 결과들에 기초하여, 본 발명자들은 케이블 배치 및 라우팅이 웨이퍼 및 챔버 가변성에 상당히 영향을 준다고 판단하였다. 이들 관찰들에 기초하여, 본 발명자들은 웨이퍼 및 챔버 가변성의 상당한 개선점들이 챔버로부터 챔버로 케이블 연결이 보다 일관된 방식으로 이루어지도록 보다 조심스럽게 케이블 배치를 관리함으로써 이루어질 수 있는 한편, 훨씬 보다 효율적인 방식은 터널 및 보울 전체 내로부터 하나 이상의 케이블들을 제거하는 것일 수 있고, 이 경우 제거된 케이블과 연관된 챔버-대-챔버 가변성 또는 제거된 케이블이 터널 및 보울에 대해 이동할 가능성이 없고, 따라서 제거된 케이블로부터 프로세싱 불균일성에 대한 기여가 없다.
본 발명자들에 의해 확인된 상기 문제들 중 적어도 일부에 대응하여, 본 발명자들은 성능 및 발생되는 프로세싱된 웨이퍼들의 균일성을 상당히 개선하기 위해 ESC 설계가 변화될 수 있는 몇몇 방식들을 착안하였다. 이러한 노력의 일부로서, 본 발명자들은 이하에 논의된 하나 이상의 설계 옵션들을 구현하는 ESC는 향상된 반도체 프로세싱 성능을 제공할 수도 있다고 판단하였다.
본 발명자들에 의해 확인된 이러한 설계 옵션 중 하나는 공통 클램핑 전극/RF 전극을 활용하는 것이고, 즉, 클램핑 전극 기능성 및 RF 전극 기능성 양자는 동일한 전도성 구조체, 예를 들어, 베이스 플레이트/상단 플레이트 (또는 등가의 구조체) 에 의해 제공될 수도 있다. 이러한 구현예에서, 플라즈마 생성을 위한 고 전압 RF 전력 및 ESC 클램핑 기능성을 위한 고 전압 DC 전력 양자는 공통 전도성인 경로를 통해 ESC로 제공될 수도 있고, 보통 터널 및/또는 지지 컬럼을 통해 페데스탈/ESC로 라우팅되는 별도의 DC 전력 케이블을 제거한다. 이러한 공통 RF/DC 전극을 활용하는 것의 다른 이점은 앞서 논의된 DC 클램핑 전극들, 예를 들어, 임베딩된 클램핑 전극들을 갖는 유전체 플레이트들의 사용이 회피될 수도 있다는 것이다. 이러한 유전체 플레이트/임베딩된 클램핑 전극 컴포넌트들은 제조 비용이 많이 들고, 흔히 취약성 (fragile) 이고, 앞서 논의된 다양한 성능 문제들을 도입할 수도 있다. 대신, 공통 DC/RF 전극 (또는 베이스 플레이트) 은 단순히 프로세싱 동안 웨이퍼를 지지하는 적어도 상단 표면 상에서 공통 DC/RF 전극 (또는 베이스 플레이트) 에 도포된 박형 유전체 또는 절연 재료 코팅 또는 층을 가질 수도 있다. 이러한 박형 유전체 또는 절연 재료는 공통 DC/RF 전극을 웨이퍼로부터 그리고 프로세싱 챔버 분위기로부터 전기적으로 절연할 수도 있다. 본 발명자들은 또한 클램핑 전극이 유전체 플레이트 내에 임베딩된 설계들로부터 변화함으로써 클램핑 전극(들)과 웨이퍼 사이의 유전체 층 두께의 상당한 감소를 또한 구현할 수 있고, 이에 따라 ESC 동작으로 하여금 Paschen 곡선의 최 "좌측"에서 일어나게 하고, 다른 것들 중에서 특히 최소 브레이크다운 전압에 도달하기 전에, 보다 큰 압력들, 보다 높은 RF 전력, 및 보다 낮은 주파수들을 포함하는 보다 넓은 범위의 동작 조건들을 허용한다고 판단하였다. 부가적으로, 클램핑 전극과 웨이퍼 사이에 보다 얇은 유전체 층 두께를 활용함으로써, 다른 ESC 설계들에서보다 낮은 DC 클램핑 전압이 사용될 수 있다. 튜닝가능한 ESC를 위한 가열 엘리먼트들은 또한 유전체 층이 아닌 ESC 내에 임베딩될 수도 있고, 이 경우, 가열 엘리먼트들이 RF 전극과 웨이퍼 사이에 개재되지 않을 것이기 때문에, 전압 발광의 감소된 위험을 갖는다.
도 3은 본 명세서에서 논의된 개념들 중 일부에 따른 예시적인 정전 척의 측단면도를 도시한다. 이 도 3은 일반적인 예시적인 구성의 ESC이고, ESC 엘리먼트들은 대표예이고 스케일대로 도시되지 않았다. 도시된 바와 같이, ESC (300) 는 이 설계에서 "상단부"의 세라믹 층 (302) 으로 시작되어, 그 아래 상단 플레이트 (304), 그 아래 히터 (306), 그 아래 열 초크 (308), 하단 층으로서 베이스 플레이트 (310) 를 갖는 복수의 층들을 포함한다. 알 수 있는 바와 같이, 상단 플레이트 (304) 는 세라믹 층 (302) 과 히터 (306) 사이에 개재되고, 히터 (306) 는 상단 플레이트 (304) 와 열 초크 (308) 사이에 개재되고, 그리고 열 초크 (308) 는 히터 (306) 와 베이스 플레이트 (310) 사이에 개재된다. 히터 (306) 는 알루미늄 또는 알루미늄 합금일 수도 있는, 금속으로 이루어질 수도 있고, 고온 절연부를 갖는 가열 엘리먼트들을 포함할 수도 있다. 예를 들어, 가열 엘리먼트들은 알루미늄 플레이트 내 사형 (serpentine) 채널들 (또는 베이스 플레이트 내로 머시닝된 채널들) 내에서 라우팅될 수도 있다. 이들 전술한 ESC (300) 층들은 ESC (300) 내 엘리먼트들의 총망라하는 리스트가 아니고, 다른 층들이 ESC (300) 내에 포함될 수도 있고, ESC (300) 의 하나 이상 전술한 층들 사이에 개재된다는 것을 주의해야 한다. 유사하게, 하나 이상의 이들 층들은 ESC (300) 내에 포함되지 않을 수도 있다.
도 3은 또한 적어도 유전체 또는 세라믹 층 (302) 을 포함하여, ESC (300) 층들에 실질적으로 수직인, 예를 들어, 수직에 ± 5 °인 ESC (300) 을 관통하는 제 1 축 (312) 을 도시한다.
열 초크는 열 플로우를 제한하도록 설계된 구조체이고, 통상적으로 열 초크 구조체에 걸쳐 특정한 내열성을 제공하도록 엔지니어링된다. 모든 재료 또는 구조체가 어느 정도로 열 플로우를 방해하는 동안, 열 초크는 경로의 업스트림 엘리먼트에 의해 제공된 열 플로우에 대한 제한을 능가하는 전도 경로를 따라 열 플로우를 대략 2:1보다 큰 비로 실질적으로 제한하도록 설계된 엘리먼트이다. 열 초크 (308) 는, 예를 들어, ESC (300) 을 통해 수직으로, 대체로 제 1 축 (312) 과 정렬된 방향으로 ESC (300) 의 층들을 통한 열 전도도를 제어하도록 설계된다. 특히, 열 초크 (308) 는 베이스 플레이트 (310) 를 향해 히터 (306) 로부터의 열 플로우 양을 제한하도록 설계되어, 히터 (306) 로부터의 열 플로우를 상단 플레이트 (304) 및 세라믹 층 (302) 을 향해 수직으로 "상향으로" 흐르도록 바이어싱한다.
현재 설계는 이러한 이로 제한되는 것은 아니지만, 세라믹 층 (302) 상의 웨이퍼의 보다 큰 그리고/또는 보다 효율적인 가열을 포함하여, 동시에 히터 (306) 내에서 보다 낮은 전력을 사용하여 열 초크들을 사용하지 않는 설계들에 비해 많은 이점들을 가능하게 한다. 게다가, 현재 설계는 세라믹 층 (302) 상에 위치된 웨이퍼의 보다 정확한 온도 튜닝가능성을 허용하고, 이는 상기 논의된 바와 같이 웨이퍼 균일성을 개선한다.
앞서 논의된 바와 같이, 세라믹 층 (302) 은 통상적으로 대부분의 ESC 설계들의 경우보다 훨씬 보다 얇을 수도 있다. 예를 들어, 세라믹 층 (302) 은 1.5 mil보다 얇은 것을 포함하여, 3 mil보다 얇을 수도 있다. 앞서 논의된 바와 같이, 이러한 박형 유전체 층은 ESC (300) 의 동작 레짐으로 하여금 도 1에 도시된 점선의 최좌측으로 유지하게 할 수도 있다.
ESC (300) 는 또한 베이스 플레이트 (310) 와 상단 플레이트 (304) 이 전기적으로 접속되도록 이들 두 층들 사이의 전기적 접속부 (314) 을 도시한다. 일부 실시예들에서, 베이스 플레이트 (310) 및 상단 플레이트 (304) 는 예를 들어, 알루미늄 또는 이의 합금을 포함할 수도 있는 금속으로 이루어질 수도 있다. 도 3에 도시된 이러한 전기적 접속부 (314) 은 이들 두 층들 사이의 어디에서 그리고/또는 어떻게 전기적 접속이 이루어지는지의 실제적인 개략도는 아니고, 오히려 두 층들이 전기적으로 접속되는 것의 대표도라는 것을 주의해야 한다. 전기적 접속부 (314) 은 베이스 플레이트 (310) 및 상단 플레이트 (304) 가 동일한 전기 전위이게 한다. 따라서, 예를 들어, 고 전압 RF 전력 및 고 전압 DC 전력이 베이스 플레이트 (310) 에 제공된다면, 동일한 RF 전력 및 DC 전력이 또한 상단 플레이트 (304) 에 인가될 것이다. 일부 구현예들에서, 상단 플레이트 (304) 및 베이스 플레이트 (310) 는 단일의, 연속적인 구조체 또는 적어도 하위 컴포넌트들로부터 어셈블되고 예를 들어, 브레이징 (brazing) 을 통해 서로 융합된 구조체를 형성할 수도 있다. 이 전기적 접속 뿐만 아니라 ESC의 상이한 전기적 구성들이 이하에 더 상세히 논의된다.
열 초크의 예시적인 실시예들이 이제 논의될 것이다. 도 4는 도면의 좌측에 도 3의 ESC의 간략화된 측단면도를 도시하고, 도면의 우측에 열 초크의 평면도를 도시한다. 알 수 있는 바와 같이, ESC (300) 는 도 3과 같이 배열된 세라믹 층 (302), 상단 플레이트 (304), 히터 (306), 열 초크 (308), 및 베이스 플레이트 (310) 를 갖는 것으로 도시된다. 열 초크 (308) 단면은 제 1 축 (312) 에 평행한 방향에서 보았다. 도 4에 도시된 바와 같이, 열 초크 (308) 는 복수의 제 1 캐비티들 (318) 을 포함하는 열 초크 층 (316) 을 포함한다. 제 1 캐비티들 (318) 은 열 초크 층 (316) 에 걸쳐 배열될 수도 있다. 제 1 캐비티들 (318) 은 또한 열 초크 층 (316) 의 대부분의 볼륨이 제 1 캐비티들 (318) 을 포함하도록 실질적으로 열 초크 층 (316) 에 걸쳐 배열될 수도 있다. 일부 실시예들에서, 제 1 캐비티들 (318) 은 열 초크 층의 50 ％ 이상에 걸쳐 배열될 수도 있다. 일반적으로 말하면, 제 1 캐비티들은 나머지 열 초크 층의 열 전도도보다 낮은 열 전도도를 갖는 고체 또는 가스로 충진될 수도 있다. 일부 구현예들에서, 캐비티들을 충진하는 재료의 열 전도도는 나머지 열 초크 층을 형성하는 재료의 열 전도도와 비교하여 크기가 약 2 내지 5 배 이상 보다 작을 수도 있다.
일부 실시예들에서, 제 1 캐비티들 (318) 각각은 열 초크 층 (316) 내에서 서로 유체적으로 격리될 수도 있다. 일부 실시예들에서, 제 1 캐비티들 (318) 은 가스로 충진될 수도 있고, 이러한 가스, 예를 들어, 아르곤은 나머지 열 초크 층 (316) 의 재료, 예를 들어, 알루미늄 합금 또는 스테인리스 스틸 합금과 비교하여 낮은 열 전도도를 가질 수도 있다. 일부 다른 실시예들에서, 제 1 캐비티들 (318) 은 저 열 전도도를 갖는 고체 재료, 예를 들어, 세라믹 재료, Teflon, 실리콘, 폴리이미드, 및/또는 Kapton으로 충진될 수도 있다. 제 1 캐비티들 (318) 은 목표된 반도체 프로세스 및/또는 ESC의 열적 튜닝에 적합한 임의의 수의 조합들의 가스 및/또는 재료로 충진될 수도 있다. 예를 들어, 일부 제 1 캐비티들 (318) 은 세라믹으로 충진될 수도 있는 한편 다른 제 1 캐비티들 (318) 은 실리콘으로 충진될 수도 있다. 열 초크 층 (316) 은 패시브 열 관리 구조체이고, 예를 들어, 열 전달 가스로 하여금 정상적인 반도체 프로세싱 동작들, 예를 들어, 액티브 반도체 프로세싱 동안 ESC와 ESC에 의해 지지된 웨이퍼 사이에 도입되게 할 수도 있는, 상단 플레이트 (304) 및 유전체 층 (302) 의 가스 분배 홀들로 가는 도중에 예를 들어, 일부 제 1 캐비티들 (318) 을 통해 전송될 수도 있는 헬륨과 같은 열 전달 가스를 잠재적으로 제외하고, 캐비티들 내에서 열 전달 유체들의 순환이 없다는 것이 이해되어야 한다. 예를 들어, 캐비티들 내 재순환 열 교환 시스템의 일부인 열 전달 유체의 순환이 없다.
일부 실시예들에서, 열 초크 층 (316) 은 알루미늄 또는 알루미늄 합금을 포함할 수도 있는, 금속을 포함하는 재료로 이루어질 수도 있다. 열 초크 층 (316) 은 또한 예를 들어, 세라믹과 같은 비금속성 재료로 이루어질 수도 있다. 열 초크 층 (316) 은 또한 저 열 전도도 재료로 이루어질 수도 있다.
제 1 캐비티들 (318) 은 다양한 형상들, 사이즈들, 및/또는 부피들일 수도 있고, 열 초크 층 (316) 을 통해 상이한 깊이들 및/또는 각도들로 연장할 수도 있다. 제 1 캐비티들 (318) 의 각도들은 세라믹 층 (302), 제 1 축 (312), 또는 ESC의 임의의 다른 부분에 대해 측정될 수도 있다. 일부 실시예들에서, 2 개 이상의 열 초크 층 (316) 이 있을 수도 있다. 일부 구현예들에서, 제 1 캐비티들 (318) 은 실린더형으로 성형될 수도 있고 0.5 ㎝ 이하의 직경을 가질 수도 있다. 일부 이러한 구현예들에서, 제 1 캐비티들 (318) 은 2 ㎜ 이하만큼 서로 이격될 수도 있다. 일부 실시예들에서, 제 1 캐비티들 (318) 은 일 형상이거나 2 이상의 형상일 수도 있고, 상이한 거리로 이격될 수도 있다.
제 1 캐비티들 (318) 은 다양한 구성들에서 열 초크 층 (316) 을 통해 그리고/또는 내에서 연장할 수도 있다. 열 초크 층 (316) 내 제 1 캐비티들 (318) 의 일부 비제한적인 예시적인 구성들이 도 5, 도 6 및 도 7에 도시된다. 도 5는 복수의 제 1 캐비티들의 예시적인 구성을 갖는 열 초크의 단면을 도시한다. 알 수 있는 바와 같이, 열 초크 (308) 는 전체적으로 열 초크 층 (316) 을 통해 연장하는 복수의 제 1 캐비티들 (318) 을 포함한다. 도 6은 제 2 예시적인 구성의 복수의 제 1 캐비티들 (318) 을 갖는 열 초크의 단면도를 도시한다. 도시된 바와 같이, 도 6의 열 초크 (308) 는 열 초크 층 (316) 내에서 연장하지만, 열 초크 층 (316) 의 말단 표면을 관통하지 않는 복수의 제 1 캐비티들 (318) 을 포함한다. 도 7은 제 3 예시적인 구성의 복수의 제 1 캐비티들을 갖는 열 초크의 단면도를 도시한다. 이 도면에서, 제 1 캐비티들 (318) 은 열 초크 층 (316) 의 일 말단 표면을 통해 연장하지만, 반대편 말단 표면을 통해 연장하지 않는다. 도 5 내지 도 7의 3 개의 예들 모두에서, 제 1 캐비티들 (318) 은 열 초크 층 제 1 축 (312) 에 실질적으로 평행한, 예를 들어, 제 1 축 (312) 의 ± 5 ° 이내인 방향으로 연장한다.
열 초크 (308) 는, 예를 들어, 캐스팅, 사출 성형, 또는 머시닝과 같은 전통적인 제작 기법들 또는 3D 프린팅과 같은 보다 발전된 기법들을 포함하는, 열 초크 층 (316) 내에 제 1 캐비티들 (318) 생성하는 임의의 수의 방법들로 제작될 수도 있다. 일부 실시예들에서, 열 초크 (308) 는 2 개 이상의 부품들을 함께 어셈블함으로써 생성될 수도 있다. 예를 들어, 도 6에 도시된 열 초크 층 (316) 은 도 5에서와 같이 열 초크 층 (316) 을 생성하고 하나 이상의 제 1 캐비티가 하나 이상의 다른 제 1 캐비티들 (318) 로부터 유체적으로 격리될 수도 있도록 제 1 캐비티들 (318) 을 "캡핑하거나 (cap)" 시일링하기 위해 열 초크 층 (316) 의 상단 및 하단 상에 부가적인, 보다 얇은 층을 배치 함으로써 구성될 수도 있다. 열 초크 층 (316) 은 또 다른 부분의 하위 부분일 수도 있고, 예를 들어, 베이스 플레이트 (310) 는 제 1 캐비티들 (318) 을 형성하도록 상부 표면에 드릴링된 다수의 홀들을 가질 수도 있다는 것이 또한 이해되어야 한다.
일부 실시예들에서, 앞서 논의된 바와 같이, 하나 이상의 제 1 캐비티들은 하나 이상의 다른 ESC 층들 및/또는 프로세싱 챔버로부터 유체적으로 격리되지 않을 수도 있다. 예를 들어, 열 전달 가스가 열 초크, 히터, 상단 플레이트, 및 세라믹 층의 일부분들을 통해 흐를 수도 있도록 ESC가 구성될 수도 있다.
일부 구현예들에서, 열 초크 (308) 는 또한 열 초크 층 (316) 에 걸쳐 배열되고 제 1 캐비티들 (318) 과 상이하게 사이징된 복수의 제 2 캐비티들 (320) 을 포함할 수도 있다. 도 8은 복수의 제 1 캐비티들 및 복수의 제 2 캐비티들을 갖는 열 초크의 평면도를 도시한다. 알 수 있는 바와 같이, 제 2 캐비티들 (320) 은 제 1 캐비티들 (318) 보다 작게 사이징되고, 복수의 제 1 캐비티들 및 복수의 제 2 캐비티들 모두 열 초크 층 (316) 에 걸쳐 배열된다. 제 2 캐비티들 (320) 은 다양한 사이즈들 및 형상들, 예를 들어, 원형 또는 사각형일 수도 있다. 제 2 캐비티들 (320) 은 또한 제 1 캐비티들 (318) 사이의 간극들 내 또는 제 1 캐비티 (318) 에 피팅할 수 없는 열 초크 층 (316) 의 주변부 근방의 영역들에 피팅하도록 사이징되고 그리고/또는 성형될 수도 있다. 제 2 캐비티들 (320) 은 또한 서로 상이한 형상 및 사이즈일 수도 있다. 제 2 캐비티들은 2 ㎜ 이하만큼 서로로부터 그리고/또는 제 1 캐비티들로부터 이격될 수도 있다. 제 2 캐비티들 (320) 은 또한 제 1 캐비티들 (318) 에 대해 상기에 기술되고 도 5 내지 도 7의 비제한적인 예들에 도시된 것과 유사한 방식으로 열 초크 층 (316) 을 통해 연장할 수도 있다.
제 2 캐비티들 (320) 은 제 1 캐비티들 (318) 과 유사하게 구성될 수도 있다. 일부 실시예들에서, 제 2 캐비티들 (320) 은 가스로 충진될 수도 있고, 이러한 가스는 저 열 전도도를 가질 수도 있다. 일부 다른 실시예들에서, 제 2 캐비티들 (320) 은 저 열 전도도를 갖는 재료, 예를 들어, 세라믹 재료, Teflon, 실리콘, 폴리이미드, 및/또는 Kapton으로 충진될 수도 있고, 일부 실시예들에서, 저 열 전도도를 갖는 재료는 열 초크 층 (316) 의 재료보다 낮은 열 전도도를 가질 수도 있다. 제 2 캐비티들 (320) 은 제 1 캐비티들 (318) 에 대해 상기 기술된 바와 같이, 목표된 반도체 프로세스 및/또는 ESC의 열적 튜닝에 적합한 임의의 수의 조합들의 가스 및/또는 재료로 충진될 수도 있다.
상기 예들로부터 알 수 있는 바와 같이, 열 초크 층 (316) 은 히터 (306) 와 베이스 플레이트 (310) 사이에 개재되고, 따라서 제 1 축 (312) 에 수직인 방향들로 히터 (306) 로부터 방사상 열 플로우를 주로 초킹하는 것과 반대로, 제 1 축 (312) 에 평행한 방향으로 히터 (306) 로부터 베이스 플레이트 (310) 로 축방향 열 플로우를 주로 초킹하도록 구성된다.
ESC의 일부 전기적 구성들의 예시적인 실시예들이 이제 논의될 것이다. 도 3에 도시된 바와 같이, 상단 플레이트 (304) 및 베이스 플레이트 (310) 가 서로 전기적으로 접속되도록 ESC (300) 가 구성된다. 도 9는 ESC의 예시적인 전기적 구성을 도시한다. 알 수 있는 바와 같이, ESC (900) 가 도시되고, 세라믹 층 (302), 상단 플레이트 (304), 및 베이스 플레이트 (310) 를 포함하고; ESC (900) 및/또는 이의 층들은 본 명세서에서 논의된 ESC (300) 와 유사하게 구성될 수도 있고 그리고/또는 ESC (300) 의 일부 또는 모든 동일한 엘리먼트들 및 피처들을 포함할 수도 있지만, 입증 목적들을 위해 제한된 수의 층들로 도 9에 도시된다. 세라믹 층 (302) 은 상단 플레이트 (304) 상에 배치되고, 상단 플레이트 (304) 는 세라믹 층 (302) 과 베이스 플레이트 (310) 사이에 개재되고, 상단 플레이트 (304) 및 베이스 플레이트 (310) 는 전기적 접속부 (314) 으로 나타낸 바와 같이, 서로 전기적으로 접속된다. ESC (900) 는 반도체 프로세싱 챔버 (922) 내에 위치되는 한편, DC 공급부 (924) 및 RF 생성기 (926) 는 반도체 프로세싱 챔버 (922) 외부에 위치된다. DC 공급부 (924) 는 고 전압, DC 정전 클램핑 전압을 제공하도록 구성되는 한편, RF 생성기 (926) 는 고 전압 RF 전력을 제공하도록 구성된다.
DC 공급부 (924) 및 RF 생성기 (926) 양자는 반도체 프로세싱 챔버 (922) 외부로부터 반도체 프로세싱 챔버 (922) 내부 위치로 연장하고 ESC (900) 의 베이스 플레이트 (310) 와 전기적으로 전도성으로 콘택트하는 공통, 전기적으로 전도성인 경로 (928) 에 의해 ESC (900) 에 전기적으로 접속된다. DC 공급부 (924) 는 DC 커넥터 (930) 에 의해 프로세싱 챔버 외부의 공통, 전기적으로 전도성인 경로 (928) 에 전기적으로 접속되는 한편, RF 생성기 (926) 는 RF 커넥터 (932) 에 의해 프로세싱 챔버 외부의 공통, 전기적으로 전도성인 경로 (928) 에 접속된다. DC 커넥터 (930) 및 RF 커넥터 (932) 는 각각 반도체 프로세싱 챔버 (922) 외부의 하나 이상의 위치들에서 공통, 전기적으로 전도성인 경로 (928) 에 접속될 수도 있다. 도 9에 도시된 바와 같이, DC 커넥터 (930) 및 RF 커넥터 (932) 는 각각 반도체 프로세싱 챔버 (922) 외부 별도의 위치들에서 공통, 전기적으로 전도성인 경로 (928) 에 접속될 수도 있다. 공통, 전기적으로 전도성인 경로 (928) 는 다른 것들 중에서 도 9에 도시된 바와 같은 베이스 플레이트 (310) 를 포함하여, 하나 이상의 위치들에서 ESC에 전기적으로 접속될 수도 있다. 일부 실시예들에서, 공통, 전기적으로 전도성인 경로는 반도체 프로세싱 챔버 (922) 내 ESC (900) 로의 RF 생성기 (926) 의 전기적 경로일 수도 있다.
일부 실시예들에서, DC 전압이 RF 생성기로 들어가는 것을 방지하기 위해 커패시터 (934) 가 RF 생성기 (926) 와 DC 공급부 (924) 사이에 전기적으로 개재될 수도 있고, DC 공급부 (924) 와 ESC (900) 사이에 전기적으로 개재될 수도 있다. 일부 실시예들에서, 커패시터 (934) 는 도 9에 도시된 바와 같이, RF 커넥터 (932) 를 따라 전기적으로 위치될 수도 있다. 일부 이러한 실시예들은 RF 에너지 및 DC 전압 양자가 ESC (900) 에 도달하게 하는 동안 DC 전압이 RF 생성기 (926) 에 도달하고 간섭하는 것을 차단할 수도 있다. 커패시터 (934) 의 커패시턴스는, 예를 들어, 21 ㎋ 이하일 수도 있다. 일부 실시예들에서, 커패시터 (934) 의 커패시턴스는 RF 주파수 및/또는 챔버 임피던스에 의해 결정될 수도 있다. 일부 다른 실시예들에서, 2 이상의 커패시터 (934) 는 RF 생성기 (926) 와 DC 공급부 (924) 사이에 전기적으로 개재될 수도 있고, DC 공급부 (924) 와 ESC (900) 사이에 전기적으로 개재되지 않을 수도 있다. 부가적으로, 하나 이상의 커패시터들은 동일한 그리고/또는 상이한 커패시턴스들을 갖고 병렬로 위치될 수도 있다.
상단 플레이트 (304) 와 베이스 플레이트 (310) 는 임의의 수의 방법들을 통해 전기적으로 접속될 수도 있다는 것이 이해되어야 한다. 일부 실시예들에서, 이로 제한되는 것은 아니지만 베이스 플레이트 (310), 열 초크 (308), 히터 (306), 및 상단 플레이트 (304) 를 포함하는, ESC (300) 의 층들이 브레이징되고 그리고/또는 함께 본딩될 때, 베이스 플레이트 (310) 및 상단 플레이트 (304) 는 본질적으로 전기적으로 접속될 수도 있도록 히터 (306) 및/또는 열 초크 (308) 는 금속 내에 임베딩될 수도 있다. 일부 다른 유사한 실시예들에서, 히터 (306) 및 열 초크 (308) 는 이하에 논의된 도 11과 유사하게 베이스 플레이트 (310) 내에 임베딩될 수도 있고, 도 11에서 다시 상단 플레이트 (304) 와 베이스 플레이트 (310) 두 층들이 서로 결합되고 그리고/또는 브레이징될 때 베이스 플레이트 (310) 를 상단 플레이트 (304) 에 자연스럽게 전기적으로 접속할 수도 있다.
도 10은 ESC의 상단 플레이트와 베이스 플레이트 간의 일 예시적인 전기적 접속을 도시한다. 도 10에 도시된 바와 같이, 이전에 기술된 바와 같이 구성될 수도 있는 ESC (300) 는 세라믹 층 (302), 및 상단 플레이트 (304), 히터 (306), 열 초크 (308), 베이스 플레이트 (310), 및 점선 타원형 내에 도시된 전기적 접속부들 (1014) 을 포함한다. 이러한 예시적인 실시예에서, 상단 플레이트 (304) 는 ESC (300) 내부로 연장하는 전기적 접속부들 (1014) 을 사용하여 310에 전기적으로 접속된다. 일부 실시예들에서, 전기적 접속부들 (1014) 은 슬리브 (1038) 내에 포함된 전기적으로 전도성 핀 (1036) 을 포함할 수도 있고, 슬리브 (1038) 내에서 전기적으로 전도성 핀 (1036) 은 상단 플레이트 (304) 와 베이스 플레이트 (310) 를 전기적으로 접속시키고, 필요하다면 (일부 구현예들에서, 슬리브 (1038) 는 필요하지 않을 수도 있음), 슬리브 (1038) 는 전기적으로 전도성 핀 (1036) 을 ESC (300) 의 다른 엘리먼트들로부터 전기적으로 절연한다. ESC (300) 는 이로 제한되는 것은 아니지만, 도 10에 도시된 바와 같은 3 개의 전기적 접속부들 (1014) 을 포함하는 하나 이상의 전기적 접속부들 (1014) 을 사용할 수도 있다. 전기적 접속부들 (1014) 은 또한 ESC (300) 의 하나 이상의 층들을 통해 라우팅될 수도 있고, 하나 이상의 제 1 캐비티 (318) 및/또는 하나 이상의 제 2 캐비티 (320) 를 통해 연장할 수도 있다.
도 11은 ESC의 상단 플레이트와 베이스 플레이트 간의 제 2 예시적인 전기적 접속을 도시한다. 알 수 있는 바와 같이, 도 11은 이전에 기술된 바와 같이 구성될 수도 있는 ESC (300) 를 포함하고, ESC는 세라믹 층 (302), 및 상단 플레이트 (304), 히터 (306), 열 초크 (308), 베이스 플레이트 (310), 및 전기적 접속부들 (1014) 을 포함한다. 이 도시된 실시예에서, 전기적 접속부 (1114) 는 베이스 플레이트 (310) 자체의 부재일 수도 있다. 일부 이러한 실시예들에서, 베이스 플레이트 (310) 는 상단 플레이트 (304) 와 전기적으로 접속된 하나 이상의 부재들을 포함할 수도 있도록 제작되거나 구성될 수도 있다. 도 11에 도시된 바와 같이, 베이스 플레이트 (310) 의 하나 이상의 부재들, 예를 들어, 원주 (circumferential) 외부 벽은 ESC (300) 의 외측 에지를 따라 상단 플레이트 (304) 를 향해 연장한다. 상단 플레이트 (304) 와 전기적으로 접속된 베이스 플레이트 (310) 의 하나 이상의 부재들은 ESC (300) 의 하나 이상의 층들 및/또는 ESC (300) 내 하나 이상의 영역들을 통해 그리고/또는 따라 연장할 수도 있다. 예를 들어, 열 초크 (308) 및 히터 (306) 는 도시된 바와 같이 하나 이상의 부재들에 의해 둘러싸일 수도 있고, 상단 플레이트 (304) 에 의해 캡핑될 수도 있다. 일부 구현예들에서, 하나 이상의 부재들은 상단 플레이트 (304) 로부터 대안적으로 또는 부가적으로 연장할 수도 있고, 베이스 플레이트 (310) 를 향해 연장할 수도 있다.
ESC (300) 가 열 초크 (308) 을 포함하는 일부 실시예들에서, 열 초크 층 (316) 은 금속으로 이루어질 수도 있고, 열 초크 (308) 는 베이스 플레이트 (310) 및 상단 플레이트 (304) 에 전기적으로 접속될 수도 있고; 이러한 구현예들에서, 열 초크 (308) 는 전기적 접속부 (1014) 로서 작용할 수도 있다. 이러한 엘리먼트들 간의 전기적 접속들은 본 명세서에서 논의된 방법들을 포함하여, 당업자에게 공지된 임의의 수의 방법들을 통해 이루어질 수도 있다.
ESC (300) 는 또한 반도체 프로세싱 챔버 내에서 지지 컬럼 및 가로 지지 암 상에 구성될 수도 있고, 지지 컬럼 및 가로 지지 암 양자는 호스들, 배선들, 케이블들, 튜브들 또는 다른 도관들, 전류 및/또는 RF 에너지를 프로세싱 챔버 외부로부터 프로세싱 챔버 내부로 라우팅하도록 사용될 수도 있다. 도 12는 ESC, 지지 컬럼, 및 가로 지지 암을 갖는 반도체 프로세싱 챔버의 단면도를 도시한다. 알 수 있는 바와 같이, ESC (300) 는 반도체 프로세싱 챔버 (1222) 내에 위치되고, 세라믹 층 (302), 및 상단 플레이트 (304), 히터 (306), 열 초크 (308), 베이스 플레이트 (310), 및 전기적 접속부 (314) 를 포함한다. ESC (300) 는 이전에 기술된 바와 같이 구성될 수도 있다.
도 12는 또한 가로 지지 암 (1242) 에 연결된 지지 컬럼 (1240) 에 연결된 ESC (300) 를 도시한다. 일부 실시예들에서, 도 12에 도시된 바와 같이, 가로 지지 암 (1242) 은 프로세싱 챔버 (1222) 외부 영역으로부터 프로세싱 챔버 (1222) 내부 영역에 걸치거나 연장할 수도 있다. 지지 컬럼 (1240) 은 제 1 축 (312) 에 평행하게 배향될 수도 있지만, 다른 구현예들에서 다른 배향들일 수도 있다. 유사하게, 가로 지지 암 (1242) 은 지지 컬럼 (1240) 에 수직이고 ESC (300) 의 층들에 평행한 것으로 도시되지만, 다른 구현예들에서 다른 배향들일 수도 있다.
지지 컬럼 (1240) 및 가로 지지 암 (1242) 은 또한 예를 들어, 실린더형을 포함하여 다양한 그리고/또는 상이한 형상들, 사이즈들, 및 단면들로 구성될 수도 있다. 일부 실시예들에서, 도 12에 도시된 바와 같이 지지 컬럼 (1240) 및 가로 지지 암 (1242) 은 중공형일 수도 있다. 일부 이러한 실시예들에서, 지지 컬럼 (1240) 및 가로 지지 암 (1242) 은 동일하거나 상이한 단면 형상들 및/또는 영역들을 가질 수도 있다. 일부 실시예들에서, 지지 컬럼 (1240) 및 가로 지지 암 (1242) 중 하나 또는 양자는 단단할 수도 있다. 일부 실시예들에서, 지지 컬럼 (1240) 및 가로 지지 암 (1242) 중 하나 또는 양자의 일부분이 중공일 수도 있는 한편, 하나 이상의 다른 부분들은 단단할 수도 있다.
일부 실시예들에서, 지지 컬럼 (1240) 및 가로 지지 암 (1242) 은 서로 전기적으로 접속될 수도 있다. 도 12에 도시된 바와 같이, 검정색 화살표들로 예시된 공통, 전기적으로 전도성인 경로 (1228) 는 프로세싱 챔버 (1222) 외부로부터 가로 지지 암 (1242) 및 지지 컬럼 (1240) 을 따라 프로세싱 챔버 (1222) 내부의 ESC (300) 로 이동한다. 일부 이러한 실시예들에서, 가로 지지 암 (1242) 및 지지 컬럼 (1240) 은 금속일 수도 있는 적어도 부분적으로 전기적으로 전도성 재료로 이루어질 수도 있고, 지지 컬럼 (1240) 은 ESC (300) 와 전기적으로 접속될 수도 있다. 일부 실시예들에서, 가로 지지 암 (1242) 및 지지 컬럼 (1240) 은 적어도 부분적으로 공통, 전기적으로 전도성인 경로 (1228) 로서 기능할 수도 있다. 일부 다른 실시예들에서, 공통, 전기적으로 전도성인 경로 (1228) 는 배선 또는 가로 지지 암 (1242) 및/또는 지지 컬럼 (1240) 을 따라 그리고/또는 통해 진행할 수도 있는 다른 전기적 소재일 수도 있다.
도 12의 ESC (300) 의 전기적인 구성들은 이전에 논의된 바와 동일할 수도 있다. 도 12는 공통, 전기적으로 전도성인 경로 (1228) 에 전기적으로 접속된 DC 공급부 (1224) 및 RF 생성기 (1226) 를 도시한다. 도시된 바와 같이, DC 공급부 (1224) 는 DC 커넥터 (1230) 에 의해 가로 지지 암 (1242) 에 전기적으로 접속되고, 유사하게, RF 생성기 (1226) 는 RF 커넥터 (1232) 에 의해 가로 지지 암 (1242) 에 전기적으로 접속되고; 가로 지지 암 (1242) 은 공통, 전기적으로 전도성인 경로 (1228) 의 일부로서 기능한다. 커패시터 (1234) 는 또한 RF 생성기 (1226) 와 DC 공급부 (1224) 사이에 전기적으로 개재되고, DC 공급부 (1224) 와 ESC (300) 사이에 전기적으로 개재되지 않을 수도 있다.
히터 (306) 는 프로세싱 챔버 (1222) 외부에 위치될 수도 있는 히터 전력 소스 (1244) 를 가질 수도 있다. 히터 전력 소스 (1244) 는 프로세싱 챔버 (1222) 외부로부터 ESC (300) 내 히터 (306) 로 그리고 프로세싱 챔버 (1222) 내부에서 연장하는 히터 전력 배선 (1246) 을 가질 수도 있다. 일부 실시예들에서, 히터 전력 배선 (1246) 은 가로 지지 암 (1242) 및 지지 컬럼 (1240) 을 따라 그리고/또는 통해 라우팅될 수도 있고, ESC (300) 를 통해 히터 (306) 로 라우팅될 수도 있다. 도 12에 도시된 바와 같이, 가로 지지 암 (1242) 및 지지 컬럼 (1240) 은 중공이어서 히터 전력 배선 (1246) 으로 하여금 가로 지지 암 (1242) 및 지지 컬럼 (1240) 을 통해 이동하게 한다.
도 12에 도시된 바와 같이, 일부 실시예들은 가로 지지 암 (1242) 에 의해 전도된 모든 전류, 예를 들어, DC 전압이 프로세싱 챔버 (1222) 의 하우징을 포함할 수도 있는, 프로세싱 챔버 (1222) 로 전도되지 않도록, 프로세싱 챔버 (1222) 의 하우징으로부터 가로 지지 암 (1242) 을 전기적으로 절연하는 절연 차폐부 (1248) 를 포함할 수도 있다. 가로 지지 암 (1242) 으로부터 절연 차폐부 (1248) 의 외측 벽으로 전류가 전도되지 않도록 절연 차폐부 (1248) 의 외측 벽으로부터 가로 지지 암 (1242) 을 전기적으로 절연하는 하나 이상의 절연체들 (1250) 을 절연 차폐부 (1248) 가 포함할 수도 있다. 절연체 (1250) 는 동심원 형상일 수도 있고 비전도성 재료로 이루어질 수도 있다. 절연 차폐부 (1248) 는 또한 가로 지지 암 (1242) 에 콘택트하는 사용자 또는 장비가 가로 지지 암 (1242) 에 의해 전도된 전류에 노출되지 않도록 프로세싱 챔버 (1222) 외부에 위치되는 가로 지지 암 (1242) 의 적어도 일부분을 전기적으로 절연할 수도 있다. 절연 차폐부 (1248) 는 또한 프로세싱 챔버 내부에서 가로 지지 암 (1242) 을 더 절연할 수도 있고, 지지 컬럼 (1240) 의 적어도 일부분을 포함할 수도 있는 프로세싱 챔버 (1222) 내로 더 연장할 수도 있다.
일부 실시예들에서, ESC (300) 는 반도체 프로세싱 챔버 (1222) 내에서 지지 컬럼 (1240) 상에 지지될 수도 있다. 일부 이러한 실시예들에서, 가로 지지 암 (1242) 이 없을 수도 있고, 지지 컬럼 (1240) 은 ESC (300) 로부터 프로세싱 챔버 (1222) 의 "하단부"를 통해 단순히 수직으로 연장할 수도 있다. 지지 컬럼 (1240) 은 예를 들어, RF 생성기 (1226) 및 DC 공급부 (1224) 가 지지 컬럼 (1240) 으로 하여금 ESC (300) 로의 공통, 전기적으로 전도성인 경로 (1228) 로 작용하게 할 수도 있는 프로세싱 챔버 (1222) 외부의 지지 컬럼 (1240) 에 전기적으로 접속될 수도 있도록 상기 기술들과 유사하게 구성될 수도 있다. 지지 컬럼 (1240) 은 또한 상기 논의된 바와 같이 중공일 수도 있고, 일부 배선들, 케이블들, 호스들, 튜브들, 및/또는 도관은 지지 컬럼을 통해 ESC (300) 및/또는 프로세싱 챔버 (1222) 의 내부로 이동할 수도 있다. 일부 이러한 실시예들은 또한 상기 논의된 바와 같이 절연 차폐부 (1248) 및 절연체들 (1250) 을 포함할 수도 있고, 이들은 프로세싱 챔버 (1222) 의 하우징으로부터 지지 컬럼 (1240), 뿐만 아니라 프로세싱 챔버 (1222) 외부의 지지 컬럼 (1246) 의 적어도 일부 및/또는 프로세싱 챔버 내의 지지 컬럼 (1240) 의 일부를 전기적으로 절연할 수도 있다.
본 명세서에 기술된 전기적 엘리먼트들 및 구성들은 적어도 상단 플레이트 (304) 및 베이스 플레이트 (310) 를 포함하는 ESC (300) 의 하나 이상의 층들로 하여금 세라믹 층 (302) 상의 제자리에 웨이퍼를 홀딩하기 위한 클램핑 전극 및 플라즈마를 생성하기 위한 RF 전극 양자로서 기능하게 할 수도 있다. 이들 실시예들은 상기 기술된 이점들을 포함하여, 많은 유리한 결과들을 가질 수도 있다. 논의된 바와 같이, 이러한 실시예들은 세라믹 층 (302) 으로부터 클램핑 전극들의 제거를 허용하고, 이는 결국 세라믹 층 (302) 으로 하여금 Paschen 곡선의 "좌측"에서 보다 큰 동작 범위를 허용하는, 달리 사용될 수도 있었던 것보다 훨씬 보다 얇아지게 한다. 이들 실시예들은 또한 임베딩된 클램핑 전극들을 포함하는 유전체 층 및 이들의 필수적인 전기적 접속부들의 제작이 제거되게 한다.
이들 전기적 실시예들은 또한 발생되는 클램핑 전극이 웨이퍼의 모든 표면적을 포괄하여, 다른 것들 중에서, 웨이퍼의 보다 우수한 클램핑을 제공하도록, 상단 플레이트 (304) 및/또는 베이스 플레이트 (310) 를 포함하여 ESC의 표면적에 대한 클램핑 전극의 면적을 증가시킬 수도 있다. 게다가, 본 명세서에서 논의된 실시예들은 일부 현재 ESC들보다 튼튼한 설계를 제공하고 보다 높은 신뢰성을 발생시킨다. 상기 논의된 바와 같이, 이러한 전기적 구성들의 다른 이점은 프로세싱 챔버 (1222) 내 적어도 하나의 잠재적인 제거로 인해 상승된 균일도 및 챔버-대-챔버 매칭을 포함한다.
세라믹 층 (302) 은 100 ㎛ 미만의 두께를 가질 수도 있고, 일부 구현예들에서, 1.5 mil 이하일 수도 있다. 세라믹 층 (302) 은 상단 플레이트 (304) 에 도포된 코팅일 수도 있다. 세라믹 층 (302) 은 또한 상단 플레이트 (304) 상에 적층될 수도 있는 박형 세라믹 시트일 수도 있다. 세라믹 층 (302) 은 또한 일 측면이 금속화될 수도 있고, 이어서 상단 플레이트 (304) 에 브레이징될 수도 있다. 세라믹 층 (302) 은 또한 건식 방법, 예컨대 "CVD" (chemical vapor deposition) 를 사용하여 ESC의 상단 및/또는 측면들 상에 제조될 수도 있다.
현재 ESC들보다 박형의 세라믹 층을 사용함으로써, 고 손실 탄젠트 (tangent) 를 유발하는, 전통적으로 세라믹 층을 ESC에 접속하도록 사용될 수도 있는 에폭시는 금속화되고 ESC에 대해 브레이징되는 박형 세라믹 층의 능력으로 인해 필요하지 않을 수도 있다. 일부 이전의 ESC들에서, 브레이징이 많은 타입들의 히터들을 전기적으로 절연하도록 사용되는 Kapton 절연을 손상시킬 수 있기 때문에 에폭시가 전통적으로 사용되었다.
이로 제한되는 것은 아니지만, 상단 플레이트 (304), 히터 (306), 열 초크 (308), 및/또는 베이스 플레이트 (310) 를 포함하는 상기 논의된 ESC들의 하나 이상의 층들은 브레이징, 용접, 에폭시, 또는 다른 연결 방법에 의해 또 다른 층에 연결될 수도 있다. 일부 구성들에서, 하나 이상의 이들 층들은 다른 층들 중 하나와 상이한 재료로 이루어질 수도 있다. 게다가, 일부 실시예들에서, 하나 이상의 이들 층들은 또 다른 층 내에 임베딩되거나 위치될 수도 있다. 예를 들어, 도 11에 도시된 바와 같이, 히터 (306) 및 열 초크 (308) 는 베이스 플레이트 (310) 내에 임베딩될 수도 있다.
일부 실시예들에서, 본 명세서의 도면들에 포함되지 않았지만, ESC는 이로 제한되는 것은 아니지만, 가스가 흐를 수도 있는 가스 분배 홀들, ESC의 일부 또는 전부를 통해, 기판을 리프팅하기 위한 리프트 핀들, 물 호스들, 및/또는 냉각 채널들을 포함하여, 반도체 프로세싱을 위해 사용될 수도 있는 피처들을 포함할 수도 있다. 예를 들어, 이전에 논의된 ESC (300) 는 가스 분배 홀들 및 리프트 핀들을 포함하는 리프트 핀 홀들을 포함할 수도 있다. 도 13은 가스 분배 홀들 및 리프트 핀 홀들을 포함하는 ESC (300) 의 단면을 도시한다. 알 수 있는 바와 같이, ESC (300) 는 세라믹 층 (302), 상단 플레이트 (304), 히터 (306), 열 초크 (308), 베이스 플레이트 (310), 베이스 플레이트 (310) 와 상단 플레이트 (304) 사이의 전기적 접속부 (314), 제 1 축 (312) 을 포함하는 이전에 논의된 층들, 뿐만 아니라 가스 분배 홀들 (1352) 및 리프트 핀들 (1356) 을 포함하는 리프트 핀 홀들 (1354) 을 포함한다. 도 13의 가스 분배 홀들 (1352) 은 예를 들어, 상단 플레이트 (304) 내 공통 매니폴드 또는 분배 통로로 연장할 수도 있고, 결국 ESC (300) 의 모든 층들을 통해 연장하는 통로와 연결될 수도 있고 열 전달 가스 공급부, 예컨대 헬륨 공급부와 연결될 수도 있다. 리프트 핀 홀들 (1354) 은 리프트 핀들 (1356) 이 세라믹 층 (302) 상 및/또는 위의 웨이퍼와 콘택트하고 세라믹 층 (302) 에서 웨이퍼를 리프팅해 버릴 수도 있도록 세라믹 층의 상단 표면 아래로 리세스되고 세라믹 층 (302) 을 지나 연장되도록 구성될 수도 있는 리프트 핀들 (1356) 을 포함할 수도 있다. ESC는 또한 프로세싱 챔버 내부에 ESC를 장착하기 위한 피처들, RF 생성기/DC 전력 공급부, 및/또는 헬륨 가스 공급부로의 전기적 접속부들을 포함하여, 하나 이상의 반도체 제작 프로세스들을 위해 ESC를 설치하고 그리고/또는 ESC를 기능성이 되게 하도록 사용될 수도 있는 다른 피처들을 포함할 수도 있다. 본 발명자들은 본 개시에서 논의된 ESC들이 이로 제한되는 것은 아니지만, ALD (atomic layer deposition), ALE (atomic layer etching), CVD (chemical vapor deposition), PECVD (plasma-enhanced chemical vapor deposition), 등을 포함하는 임의의 타입의 반도체 프로세싱에 사용될 수도 있다는 것을 고려하였다는 것을 주의한다.
본 개시의 문맥이 달리 명확하게 요구하지 않는 한, 본 기술 및 청구항들 전체에서, 단어들 "포함하다", "포함하는" 등은 배타적이거나 철저한 의미에 반대되는 포괄적인 의미, 즉 "이로 제한되지 않지만, 포함하는"의 의미로 해석되어야 한다. 단수 또는 복수를 사용한 단어들은 또한 일반적으로 각각 복수 또는 단수를 포함한다. 부가적으로, 단어 "본 명세서에서", "하기 (hereunder)", "상기", "이하 (below)" 및 유사한 중요성의 단어들은 본 명세서의 임의의 특정한 부분들이 아니라 본 명세서를 전체로서 참조한다. 2 이상의 아이템들의 리스트를 참조시 단어 "또는"이 사용될 때, 이 단어는 다음의 단어의 해석들 모두를 커버한다: 리스트 내 임의의 아이템, 리스트 내 모든 아이템, 및 리스트 내 아이템들의 임의의 조합. 용어 "구현예"는 본 명세서에 기술된 기법들 및 방법들의 구현예들 뿐만 아니라, 구조체들을 구체화하고 (embody) 본 명세서에 기술된 기법들 및/또는 방법들을 포함하는, 물리적 객체들을 참조한다.
많은 개념들 및 구현예들이 본 명세서에 기술되고 예시되었다. 본 명세서에 논의된 구현예들의 특정한 특징들, 속성들 및 장점들이 예시되고 기술되었지만, 많은 다른 구현예들, 뿐만 아니라 본 발명의 상이하고 그리고/또는 유사한 구현예들, 특징들, 속성들 및 장점들이 본 기술 및 예시들로부터 자명하다는 것이 이해되어야 한다. 이와 같이, 상기 구현예들은 단순히 예시적이다. 이들은 본 개시를 개시된 정밀한 형태들, 기법들, 재료들 및/또는 구성들로 제한하거나 총망라하도록 의도되지 않았다. 많은 수정들 및 변형들이 본 개시의 관점에서 가능하다. 다른 구현예들이 활용될 수도 있고 동작가능한 변화들이 본 개시의 범위로부터 벗어나지 않고 이루어질 수도 있다는 것이 이해되어야 한다. 이와 같이, 본 개시의 범위는 상기 구현예들의 기술이 예시 및 기술의 목적들로 제시되었기 때문에 상기 기술만으로 제한되지 않는다.
중요하게, 본 개시는 임의의 단일 양태 또는 구현예, 또는 이러한 양태들 및/또는 구현예들의 임의의 단일 조합 및/또는 치환으로 제한되지 않는다. 게다가, 본 개시의 양태들 및/또는 이들의 구현예들 각각은 단독으로 또는 하나 이상의 다른 양태들 및/또는 이들의 구현예들과 조합하여 채용될 수도 있다. 간략함을 위해, 많은 이들 치환들 및 조합들은 본 명세서에서 별도로 논의되지 않고 그리고/또는 예시되지 않을 것이다.

Claims (22)

  1. 베이스 플레이트;
    열 초크 층에 걸쳐 배열된 복수의 제 1 캐비티들을 포함하는 상기 열 초크 층을 갖는 열 초크로서, 상기 제 1 캐비티들은 정전 척의 정상 동작 동안 액체를 포함하지 않고, 가스로 충진된 캐비티들 및 상기 열 초크 층의 재료보다 낮은 열 전도도를 갖는 고체 재료로 충진된 캐비티들로 구성된 그룹으로부터 선택되고, 상기 열 초크 층은 상기 제 1 캐비티들 내에서 열 전달 유체를 순환시키지 않도록 구성되는, 상기 열 초크;
    히터;
    상단 플레이트; 및
    세라믹 층을 포함하고,
    상기 베이스 플레이트는 상기 열 초크에 인접하고,
    상기 열 초크는 상기 베이스 플레이트와 상기 히터 사이에 개재되고,
    상기 히터는 상기 열 초크와 상기 상단 플레이트 사이에 개재되고,
    상기 상단 플레이트는 상기 히터와 상기 세라믹 층 사이에 개재되고,
    상기 세라믹 층은 상기 상단 플레이트에 인접하고,
    상기 상단 플레이트 및 상기 베이스 플레이트 양자는 금속으로 이루어지고, 그리고
    상기 상단 플레이트 및 상기 베이스 플레이트는 서로 전기적으로 전도성으로 콘택트하는, 정전 척.
  2. 제 1 항에 있어서,
    상기 제 1 캐비티들은 상기 열 초크 층을 통해 상기 세라믹 층에 수직인 축에 실질적으로 평행한 방향으로 연장하는, 정전 척.
  3. 제 1 항에 있어서,
    상기 제 1 캐비티들은 실질적으로 상기 열 초크 층 전체에 걸쳐 확산되는, 정전 척.
  4. 제 1 항에 있어서,
    상기 열 초크 층의 상기 재료는 금속인, 정전 척.
  5. 제 4 항에 있어서,
    상기 열 초크 층의 상기 재료는 알루미늄인, 정전 척.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 제 1 캐비티들은 서로 2 ㎜ 이하만큼 이격되는, 정전 척.
  7. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    하나 이상의 상기 제 1 캐비티들은 0.5 ㎝ 이하의 직경을 갖는, 정전 척.
  8. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 제 1 캐비티들은 세라믹 재료, Teflon, 실리콘, 및 폴리이미드로 구성된 그룹으로부터 선택된 고체 재료로 충진되는, 정전 척.
  9. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 열 초크 층에 걸쳐 배열된 복수의 제 2 캐비티들을 더 포함하고,
    상기 제 2 캐비티들은:
    상기 정전 척의 정상 동작 동안 액체를 포함하지 않고,
    가스로 충진된 캐비티들 및 상기 열 초크 층의 재료보다 낮은 열 전도도를 갖는 고체 재료로 충진된 캐비티들로 구성된 그룹으로부터 선택되고,
    상기 제 1 캐비티들과 상이하게 사이징되고, 그리고
    상기 제 1 캐비티들과 교차하지 않는, 정전 척.
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
KR1020160125726A 2015-10-05 2016-09-29 열 초크를 갖는 정전 척 KR102648014B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/875,473 US9805963B2 (en) 2015-10-05 2015-10-05 Electrostatic chuck with thermal choke
US14/875,473 2015-10-05

Publications (2)

Publication Number Publication Date
KR20170044012A KR20170044012A (ko) 2017-04-24
KR102648014B1 true KR102648014B1 (ko) 2024-03-14

Family

ID=58448019

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160125726A KR102648014B1 (ko) 2015-10-05 2016-09-29 열 초크를 갖는 정전 척

Country Status (4)

Country Link
US (1) US9805963B2 (ko)
JP (1) JP6930826B2 (ko)
KR (1) KR102648014B1 (ko)
TW (1) TWI717394B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI635282B (zh) * 2017-08-29 2018-09-11 創意電子股份有限公司 半導體元件之測試設備及其搬運裝置
US11515130B2 (en) * 2018-03-05 2022-11-29 Applied Materials, Inc. Fast response pedestal assembly for selective preclean
CN110911332B (zh) * 2018-09-14 2022-11-25 北京北方华创微电子装备有限公司 静电卡盘
JP7002014B2 (ja) 2018-10-30 2022-01-20 Toto株式会社 静電チャック
JP7441404B2 (ja) * 2019-03-05 2024-03-01 Toto株式会社 静電チャック、および処理装置
KR20220027091A (ko) 2019-06-07 2022-03-07 어플라이드 머티어리얼스, 인코포레이티드 심리스 전기 도관
CN112768331B (zh) * 2019-11-01 2023-09-29 中微半导体设备(上海)股份有限公司 一种等离子体处理装置及其下电极组件、静电卡盘
US20220301914A1 (en) * 2021-03-22 2022-09-22 Tokyo Electron Limited Electrostatic chuck for a plasma processing apparatus
CN117280437A (zh) * 2021-05-14 2023-12-22 应用材料公司 具有快速排热能力的高温基座
US20230069317A1 (en) * 2021-08-25 2023-03-02 Applied Materials, Inc. Thermal choke plate

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003249541A (ja) * 2002-02-26 2003-09-05 Hitachi High-Technologies Corp ウエハステージ
JP2006522452A (ja) * 2003-03-31 2006-09-28 ラム　リサーチ　コーポレーション 温度制御された基板支持体表面を有する基板支持体
JP2008166508A (ja) * 2006-12-28 2008-07-17 Shinko Electric Ind Co Ltd 静電チャック及びその製造方法、及び基板温調固定装置

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07130826A (ja) * 1993-11-01 1995-05-19 Anelva Corp 静電チャック
JPH07183277A (ja) * 1993-12-21 1995-07-21 Tokyo Electron Ltd 処理装置
JP3370489B2 (ja) * 1995-08-31 2003-01-27 京セラ株式会社 静電チャック
US5835334A (en) * 1996-09-30 1998-11-10 Lam Research Variable high temperature chuck for high density plasma chemical vapor deposition
KR19980071011A (ko) 1997-01-24 1998-10-26 조셉 제이. 스위니 고온 및 고 흐름 속도의 화학적 기상 증착 장치 및 관련증착 방법
US5983906A (en) 1997-01-24 1999-11-16 Applied Materials, Inc. Methods and apparatus for a cleaning process in a high temperature, corrosive, plasma environment
US5841624A (en) 1997-06-09 1998-11-24 Applied Materials, Inc. Cover layer for a substrate support chuck and method of fabricating same
US6081414A (en) 1998-05-01 2000-06-27 Applied Materials, Inc. Apparatus for improved biasing and retaining of a workpiece in a workpiece processing system
US6219219B1 (en) 1998-09-30 2001-04-17 Applied Materials, Inc. Cathode assembly containing an electrostatic chuck for retaining a wafer in a semiconductor wafer processing system
US6291777B1 (en) 1999-02-17 2001-09-18 Applied Materials, Inc. Conductive feed-through for creating a surface electrode connection within a dielectric body and method of fabricating same
US6242360B1 (en) * 1999-06-29 2001-06-05 Lam Research Corporation Plasma processing system apparatus, and method for delivering RF power to a plasma processing
KR20010111058A (ko) 2000-06-09 2001-12-15 조셉 제이. 스위니 전체 영역 온도 제어 정전기 척 및 그 제조방법
US6563686B2 (en) 2001-03-19 2003-05-13 Applied Materials, Inc. Pedestal assembly with enhanced thermal conductivity
US7161121B1 (en) * 2001-04-30 2007-01-09 Lam Research Corporation Electrostatic chuck having radial temperature control capability
US6669783B2 (en) 2001-06-28 2003-12-30 Lam Research Corporation High temperature electrostatic chuck
US20030047283A1 (en) * 2001-09-10 2003-03-13 Applied Materials, Inc. Apparatus for supporting a substrate and method of fabricating same
US20040025791A1 (en) 2002-08-09 2004-02-12 Applied Materials, Inc. Etch chamber with dual frequency biasing sources and a single frequency plasma generating source
US7697260B2 (en) 2004-03-31 2010-04-13 Applied Materials, Inc. Detachable electrostatic chuck
US20060237138A1 (en) 2005-04-26 2006-10-26 Micron Technology, Inc. Apparatuses and methods for supporting microelectronic devices during plasma-based fabrication processes
US8440049B2 (en) 2006-05-03 2013-05-14 Applied Materials, Inc. Apparatus for etching high aspect ratio features
KR101312292B1 (ko) 2006-12-11 2013-09-27 엘아이지에이디피 주식회사 플라즈마 처리장치의 기판 파손 방지장치 및 그 방법
JP5203612B2 (ja) * 2007-01-17 2013-06-05 株式会社日立ハイテクノロジーズ プラズマ処理装置
US8149562B2 (en) * 2007-03-09 2012-04-03 Taiwan Semiconductor Manufacturing Company, Ltd. System for decharging a wafer or substrate after dechucking from an electrostatic chuck
JP2011530833A (ja) 2008-08-12 2011-12-22 アプライド マテリアルズ インコーポレイテッド 静電チャックアセンブリ
US20100116788A1 (en) * 2008-11-12 2010-05-13 Lam Research Corporation Substrate temperature control by using liquid controlled multizone substrate support
JP5198226B2 (ja) * 2008-11-20 2013-05-15 東京エレクトロン株式会社 基板載置台および基板処理装置
JP5143184B2 (ja) 2010-05-07 2013-02-13 日本碍子株式会社 ウエハー載置装置の製造方法
JP6052169B2 (ja) * 2011-04-27 2016-12-27 住友大阪セメント株式会社 静電チャック装置
US9337067B2 (en) 2011-05-13 2016-05-10 Novellus Systems, Inc. High temperature electrostatic chuck with radial thermal chokes
WO2013078152A1 (en) * 2011-11-23 2013-05-30 Lam Research Corporation Peripheral rf feed and symmetric rf return with rf strap input
US8941969B2 (en) 2012-12-21 2015-01-27 Applied Materials, Inc. Single-body electrostatic chuck
JP6077301B2 (ja) * 2012-12-28 2017-02-08 日本特殊陶業株式会社 静電チャック
TWI609991B (zh) * 2013-06-05 2018-01-01 維克儀器公司 具有熱一致性改善特色的晶圓舟盒
TW201518538A (zh) 2013-11-11 2015-05-16 Applied Materials Inc 像素化冷卻溫度控制的基板支撐組件

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003249541A (ja) * 2002-02-26 2003-09-05 Hitachi High-Technologies Corp ウエハステージ
JP2006522452A (ja) * 2003-03-31 2006-09-28 ラム　リサーチ　コーポレーション 温度制御された基板支持体表面を有する基板支持体
JP2008166508A (ja) * 2006-12-28 2008-07-17 Shinko Electric Ind Co Ltd 静電チャック及びその製造方法、及び基板温調固定装置

Also Published As

Publication number Publication date
US9805963B2 (en) 2017-10-31
TWI717394B (zh) 2021-02-01
KR20170044012A (ko) 2017-04-24
US20170098566A1 (en) 2017-04-06
JP6930826B2 (ja) 2021-09-01
JP2017085089A (ja) 2017-05-18
TW201725652A (zh) 2017-07-16

Similar Documents

Publication Publication Date Title
KR102648014B1 (ko) 열 초크를 갖는 정전 척
CN106716608B (zh) 具有独立隔离的加热器区域的晶片载体
TWI785805B (zh) 用於靜電夾頭的陶瓷層
KR102644272B1 (ko) 정전척 어셈블리
JP2020174180A (ja) ガス孔に開口縮小プラグを有する大電力静電チャック
KR102069550B1 (ko) 대칭적 피드 구조를 갖는 기판 지지체
CN107710398B (zh) 具有射频耦合的高功率静电夹盘设计
JP6796066B2 (ja) 高温ｒｆ用途のための静電チャック
KR102657486B1 (ko) 바이어스가능한 회전가능 정전 척
KR20150146408A (ko) 트레이 및 웨이퍼 고정 장치
KR102652012B1 (ko) 웨이퍼 프로세싱 시스템들을 위한 열 관리 시스템들 및 방법들
JP2017085089A5 (ko)
JP2011091361A (ja) 静電チャック
US20200286717A1 (en) Electrostatic chuck for high bias radio frequency (rf) power application in a plasma processing chamber
JP2023517716A (ja) 基板処理チャンバにおける処理キットのシース及び温度制御
KR102438861B1 (ko) Rf 전달을 위한 패러데이 케이지의 일부를 형성하는 클램프 전극 어셈블리를 포함하는 정전 척 및 연관된 방법들
KR102449986B1 (ko) Rf 전달을 위해 임베딩된 패러데이 케이지를 포함하는 세라믹 정전 척 및 동작, 모니터링, 및 제어를 위한 연관된 방법들
CN107004628B (zh) 用于高温rf应用的静电吸盘
KR20100099485A (ko) 플라즈마 처리장치
KR20130037526A (ko) 기판 처리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant