KR102643213B1 - Parasitic component compensating device of power semiconductor and overcurrent protection circuit of power semiconductor including the same - Google Patents
Parasitic component compensating device of power semiconductor and overcurrent protection circuit of power semiconductor including the same Download PDFInfo
- Publication number
- KR102643213B1 KR102643213B1 KR1020230053976A KR20230053976A KR102643213B1 KR 102643213 B1 KR102643213 B1 KR 102643213B1 KR 1020230053976 A KR1020230053976 A KR 1020230053976A KR 20230053976 A KR20230053976 A KR 20230053976A KR 102643213 B1 KR102643213 B1 KR 102643213B1
- Authority
- KR
- South Korea
- Prior art keywords
- power semiconductor
- voltage
- terminal
- resistor
- parasitic
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 119
- 230000003071 parasitic effect Effects 0.000 title claims abstract description 83
- 238000005259 measurement Methods 0.000 claims description 13
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 4
- 230000014509 gene expression Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
Landscapes
- Amplifiers (AREA)
Abstract
본 발명은 전력반도체를 구동하는 게이트 드라이버의 DESAT 기능에 있어서, 전력반도체의 기생 인덕턴스에 의한 영향을 보상하여 보다 정확하고 안전성이 높은 전력반도체를 구동할 수 있도록 하는 전력반도체의 기생성분 보상 장치 및 이를 포함하는 전력반도체의 과전류 보호회로에 관한 것으로, 전력반도체의 보조 소스단자와 소스단자에 연결되어, 상기 전력 반도체의 기생 인덕턴스의 전압을 측정하여 출력하는 기생 인덕턴스 측정부 및 상기 기생 인덕턴스 측정부에서 출력하는 상기 기생 인덕턴스의 전압과 상기 전력반도체가 도통될 때의 도통전압을 입력받고, 상기 기생 인덕턴스 전압에 기초하여 상기 전력반도체의 소자 도통시 발생하는 전압의 왜곡을 보상하여 출력하는 전압 보상부를 포함한다.The present invention provides a parasitic component compensation device for a power semiconductor that compensates for the influence of parasitic inductance of the power semiconductor in the DESAT function of a gate driver that drives a power semiconductor, thereby enabling more accurate and highly safe power semiconductor operation, and the same. It relates to an overcurrent protection circuit of a power semiconductor, comprising: a parasitic inductance measuring unit connected to the auxiliary source terminal and the source terminal of the power semiconductor, measuring and outputting the voltage of the parasitic inductance of the power semiconductor, and an output from the parasitic inductance measuring unit. It includes a voltage compensation unit that receives the voltage of the parasitic inductance and the conduction voltage when the power semiconductor is conductive, and compensates for the distortion of the voltage that occurs when the device of the power semiconductor conducts based on the parasitic inductance voltage and outputs it. .
Description
본 발명은 전력반도체의 기생성분 보상 장치 및 이를 포함하는 전력반도체의 과전류 보호회로에 관한 것으로, 보다 구체적으로는 전력반도체의 기생 인덕턴스에 의한 영향을 보상하여, 과전류를 보호할 수 있는 전력반도체의 기생성분 보상 장치 및 이를 포함하는 전력반도체의 과전류 보호회로에 관한 것이다.The present invention relates to a device for compensating parasitic components of a power semiconductor and an overcurrent protection circuit for a power semiconductor including the same. More specifically, the present invention relates to a parasitic inductance of a power semiconductor that can protect against overcurrent by compensating for the effects of the parasitic inductance of the power semiconductor. It relates to a component compensation device and an overcurrent protection circuit for a power semiconductor including the same.
전력반도체의 게이트 드라이버에 있어서, DESAT(Desaturation Detection) 기능 로직은 게이트 드라이버의 과전류를 보호하기 위해 주로 사용된다. DESAT 기능은 전력반도체 소자의 드레인단-소스단 사이의 전압을 측정하여, 스위치의 전류를 감지한다. DESAT 기능은 드레인단-소스단 사이의 전압이 기준치 이상이 되면, 과전류 상태로 판별하여 스위치를 차단하는 방식으로 과전류를 방지한다.In gate drivers of power semiconductors, DESAT (Desaturation Detection) function logic is mainly used to protect the gate driver from overcurrent. The DESAT function measures the voltage between the drain and source ends of a power semiconductor device and detects the current of the switch. The DESAT function prevents overcurrent by determining an overcurrent condition and blocking the switch when the voltage between the drain and source ends exceeds the standard value.
도 1은 종래 전력반도체의 게이트 드라이버의 DESAT 기능을 구현하기 위한 회로도이다.1 is a circuit diagram for implementing the DESAT function of a gate driver of a conventional power semiconductor.
도 1에 도시된 바와 같이, 종래 DESAT 기능은 전력반도체(10)의 도통시 발생하는 전압, 즉 드레인단-소스단 사이의 전압을 측정하고, 측정된 전압을 기준전압과 비교하여 기준전압보다 높은 경우 DESAT 로직을 동작시켜 스위치를 차단한다. DESAT 기능은 전력반도체의 안전성과 신뢰성을 높이는데 큰 역할을 하므로, 이 기능이 적용된 반도체는 과전류 상황에서도 안정적으로 동작할 수 있어, 산업용 제어, 발전소 등 안전성이 중요한 분야에서 주로 사용되고 있다.As shown in Figure 1, the conventional DESAT function measures the voltage generated when the power semiconductor 10 conducts, that is, the voltage between the drain end and the source end, and compares the measured voltage with the reference voltage to obtain a voltage higher than the reference voltage. In this case, the DESAT logic is activated to block the switch. The DESAT function plays a significant role in increasing the safety and reliability of power semiconductors, so semiconductors with this function can operate stably even in overcurrent situations, and are mainly used in fields where safety is important, such as industrial control and power plants.
도 2는 전력반도체 소자의 기생 인덕턴스 성분을 표시한 회로도이다.Figure 2 is a circuit diagram showing parasitic inductance components of a power semiconductor device.
도 2에 도시된 바와 같이, 종래 전력반도체의 경우, 자체적인 기생성분이 있고, DESAT 기능을 구현하는데 있어서 이를 고려하지 않고 있기 때문에, 전력반도체의 스위칭속도가 빨라 단위시간당 전류의 변화량이 큰 경우, 기생 인덕턴스의 영향으로 DESAT 전압 크기에 왜곡이 발생하여, DESAT 기능, 즉 과전류 보호회로의 동작에 문제가 생길 수 있다.As shown in Figure 2, in the case of the conventional power semiconductor, there is its own parasitic component and this is not considered when implementing the DESAT function, so when the switching speed of the power semiconductor is fast and the amount of change in current per unit time is large, The influence of parasitic inductance may cause distortion in the size of the DESAT voltage, causing problems in the operation of the DESAT function, that is, the overcurrent protection circuit.
본 발명은 상기한 바와 같은 문제점을 해결하기 위해 안출된 것으로, 본 발명에 의한 전력반도체의 기생성분 보상 장치 및 이를 포함하는 전력반도체의 과전류 보호회로의 목적은, 전력반도체를 구동하는 게이트 드라이버의 DESAT 기능에 있어서, 전력반도체의 기생 인덕턴스에 의한 영향을 보상하여 보다 정확하고 안전성이 높은 전력반도체를 구동할 수 있도록 하는 전력반도체의 기생성분 보상 장치 및 이를 포함하는 전력반도체의 과전류 보호회로를 제공함에 있다.The present invention was conceived to solve the problems described above. The purpose of the parasitic component compensation device for a power semiconductor according to the present invention and the overcurrent protection circuit for a power semiconductor including the same is to reduce the DESAT of the gate driver that drives the power semiconductor. In terms of function, it provides a parasitic component compensation device for power semiconductors that compensates for the effects of parasitic inductance of power semiconductors to enable more accurate and safe driving of power semiconductors, and an overcurrent protection circuit for power semiconductors including the same. .
상기한 바와 같은 문제점을 해결하기 위한 본 발명에 의한 전력반도체의 기생성분 보상 장치 및 이를 포함하는 전력반도체의 과전류 보호회로는, 전력반도체의 보조 소스단자와 소스단자에 연결되어, 상기 전력 반도체의 기생 인덕턴스의 전압을 측정하여 출력하는 기생 인덕턴스 측정부 및 상기 기생 인덕턴스 측정부에서 출력하는 상기 기생 인덕턴스의 전압과 상기 전력반도체가 도통될 때의 도통전압을 입력받고, 상기 기생 인덕턴스 전압에 기초하여 상기 전력반도체의 소자 도통시 발생하는 전압의 왜곡을 보상하여 출력하는 전압 보상부를 포함한다.The parasitic component compensation device of the power semiconductor and the overcurrent protection circuit of the power semiconductor including the same according to the present invention to solve the problems described above are connected to the auxiliary source terminal and the source terminal of the power semiconductor to prevent parasitic components of the power semiconductor. A parasitic inductance measuring unit that measures and outputs the voltage of the inductance, receives the voltage of the parasitic inductance output from the parasitic inductance measuring unit, and a conduction voltage when the power semiconductor is conductive, and outputs the power based on the parasitic inductance voltage. It includes a voltage compensation unit that compensates for voltage distortion that occurs when a semiconductor device conducts and outputs an output.
또한, 상기 기생 인덕턴스 측정부는, 일단이 상기 보조 소스단자와 연결되고, 타단은 상기 소스단자에 연결되어, 상기 보조 소스단자와 접지 사이에 위치하는 기생 인덕턴스 성분과 병렬로 연결되는 측정용 저항을 포함한다.In addition, the parasitic inductance measuring unit includes a resistance for measurement, one end of which is connected to the auxiliary source terminal, the other end connected to the source terminal, and connected in parallel with the parasitic inductance component located between the auxiliary source terminal and ground. do.
또한, 제 1 단자 및 제 2 단자를 포함하며, 상기 제 1 단자로 입력되는 전압에서 상기 제 2 단자로 입력되는 전압을 빼 출력하는 연산 증폭기, 일단이 상기 보조 소스단자와 연결되고, 타단이 상기 제 1 단자에 연결되는 제 1 저항, 일단이 상기 제 1 저항의 타단에 연결되고, 타단이 접지되는 제 2 저항, 일단으로 상기 전력반도체가 도통됐을 때의 드레인단-소스단 사이의 전압이 입력되고, 타단이 상기 제 2 단자에 연결되는 제 3 저항 및 일단이 상기 제 2 단자에 연결되고, 타단이 상기 연산 증폭기의 출력단에 연결되는 제 4 저항을 포함한다.Additionally, an operational amplifier includes a first terminal and a second terminal, and outputs the subtracted voltage input to the second terminal from the voltage input to the first terminal, one end of which is connected to the auxiliary source terminal, and the other end of the A first resistor connected to a first terminal, one end of which is connected to the other end of the first resistor, and a second end of which is grounded, the voltage between the drain end and the source end when the power semiconductor is turned on is input. It includes a third resistor whose other end is connected to the second terminal and a fourth resistor whose one end is connected to the second terminal and the other end of which is connected to the output terminal of the operational amplifier.
본 발명에 의한 전력반도체의 과전류 보호회로는, 상기 전력반도체의 기생성분 보상 장치, 제 3 단자 및 제 4 단자를 포함하고, 상기 전력반도체의 기생성분 보상 장치에서 출력되는 보상 전압이 입력되는 제 3 단자와, 기준 전압이 입력되는 제 4 단자를 포함하며, 상기 제 3 단자로 입력되는 전압과 상기 제 4 단자로 입력되는 전압의 대소를 비교하는 비교기 및 상기 비교기의 출력에 기초하여 상기 제 3 단자로 입력되는 전압이 상기 제 4 단자로 입력되는 전압이 크면, DESAT 과전류 보호 기능을 수행하는 DESAT부를 포함한다.The overcurrent protection circuit of the power semiconductor according to the present invention includes a parasitic component compensation device of the power semiconductor, a third terminal, and a fourth terminal, and a third terminal to which the compensation voltage output from the parasitic component compensation device of the power semiconductor is input. A terminal and a fourth terminal to which a reference voltage is input, a comparator that compares the magnitude of the voltage input to the third terminal and the voltage input to the fourth terminal, and a third terminal based on the output of the comparator. When the voltage input to the fourth terminal is large, it includes a DESAT unit that performs a DESAT overcurrent protection function.
또한, 일단이 전력반도체의 드레인단에 연결되어 전류가 상기 전력반도체측으로만 흐르도록 제한하는 다이오드, 일단이 상기 다이오드의 타단에 연결되는 제 5 저항, 일단이 상기 제 5 저항의 타단에 연결되고, 타단으로 전원전압을 입력받는 제 6 저항 및 일단이 상기 제 6 저항의 일단에 연결되고, 타단이 접지되는 제 7 저항을 포함하고, 상기 제 6 저항의 일단 및 상기 제 7 저항의 일단이 상기 전력반도체의 기생성분 보상 장치의 전압 보상부와 연결된다.In addition, a diode with one end connected to the drain terminal of the power semiconductor to limit current flow only to the power semiconductor side, a fifth resistor with one end connected to the other end of the diode, and one end connected to the other end of the fifth resistor, It includes a sixth resistor that receives the power supply voltage at the other end and a seventh resistor whose one end is connected to one end of the sixth resistor and the other end of which is grounded, and one end of the sixth resistor and one end of the seventh resistor are connected to the power It is connected to the voltage compensation part of the semiconductor parasitic component compensation device.
또한, 상기 전력반도체의 기생성분 보상 장치가 연결되는 전력반도체는, WBG(Wide Band Gap) 전력반도체 소자이다.In addition, the power semiconductor to which the parasitic component compensation device of the power semiconductor is connected is a WBG (Wide Band Gap) power semiconductor device.
상기한 바와 같은 다양한 실시예에 의한 전력반도체의 기생성분 보상 장치 및 이를 포함하는 전력반도체의 과전류 보호회로에 의하면, 기생성분 보상 장치에서 전력반도체의 기생 인덕턴스값을 보상하여 보상 전압을 출력하고, 과전류 보호회로에서 보상 전압과 기준 전압을 비교하여 보상 전압과 기준 전압의 대소에 따라 DESAT기능을 수행하여 전력반도체의 과전류를 보호하므로, 기생 인덕턴스에 의한 전압 왜곡을 방지하여 DESAT기능의 수행 조건을 보다 정확하게 할 수 있는 효과가 있다.According to the parasitic component compensation device of the power semiconductor and the overcurrent protection circuit of the power semiconductor including the same according to the various embodiments described above, the parasitic component compensation device compensates for the parasitic inductance value of the power semiconductor, outputs a compensation voltage, and reduces the overcurrent. The protection circuit compares the compensation voltage and the reference voltage and performs the DESAT function according to the magnitude of the compensation voltage and the reference voltage to protect the overcurrent of the power semiconductor, preventing voltage distortion due to parasitic inductance to more accurately determine the performance conditions of the DESAT function. There is an effect that can be done.
또한 본 발명에 의하면, 기생성분 보상 장치가 다수개의 저항 및 연산 증폭기를 통해 구현되어 간단한 구조를 가져, 종래의 과전류 보호 회로에 간편하게 적용 가능한 효과가 있다.In addition, according to the present invention, the parasitic component compensation device is implemented using a plurality of resistors and an operational amplifier and has a simple structure, so that it can be easily applied to a conventional overcurrent protection circuit.
도 1은 종래 전력반도체의 게이트 드라이버의 DESAT 기능을 구현하기 위한 회로도이고,
도 2는 전력반도체 소자의 기생 인덕턴스 성분을 표시한 회로도이며,
도 3은 본 발명의 일실시예에 의한 전력반도체의 과전류 보호회로의 개략도이고,
도 4는 본 발명의 일실시예에 의한 전력반도체의 과전류 보호회로에 포함되는 전력반도체의 기생성분 보상 장치의 세부적인 회로도이다.1 is a circuit diagram for implementing the DESAT function of a gate driver of a conventional power semiconductor,
Figure 2 is a circuit diagram showing parasitic inductance components of a power semiconductor device;
3 is a schematic diagram of an overcurrent protection circuit for a power semiconductor according to an embodiment of the present invention;
Figure 4 is a detailed circuit diagram of a parasitic component compensation device for a power semiconductor included in an overcurrent protection circuit for a power semiconductor according to an embodiment of the present invention.
상술한 본 발명의 목적, 특징 및 장점은 첨부된 도면과 관련한 다음의 실시예를 통하여 보다 분명해질 것이다. 이하의 특정한 구조 내지 기능적 설명들은 단지 본 발명의 개념에 따른 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 개념에 따른 실시예들은 다양한 형태로 실시될 수 있으며 본 명세서 또는 출원에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다. 본 발명의 개념에 따른 실시예는 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있으므로 특정 실시예들은 도면에 예시하고 본 명세서 또는 출원에 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시예들을 특정한 개시 형태에 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 제1 및 /또는 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 한정되지는 않는다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소들로부터 구별하는 목적으로만, 예컨대 본 발명의 개념에 따른 권리 범위로부터 이탈되지 않은 채, 제1 구성 요소는 제2 구성 요소로 명명될 수 있고, 유사하게 제2 구성 요소는 제1 구성 요소로도 명명될 수 있다. 어떠한 구성 요소가 다른 구성 요소에 연결되어 있다거나 접속되어 있다고 언급된 때에는, 그 다른 구성 요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성 요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떠한 구성 요소가 다른 구성 요소에 직접 연결되어 있다거나 또는 직접 접속되어 있다고 언급된 때에는, 중간에 다른 구성 요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하기 위한 다른 표현들, 즉 ∼사이에와 바로 ∼사이에 또는 ∼에 인접하는과 ∼에 직접 인접하는 등의 표현도 마찬가지로 해석되어야 한다. 본 명세서에서 사용하는 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로서, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서 포함하다 또는 가지다 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다. 이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써 본 발명을 상세히 설명하도록 한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.The purpose, features and advantages of the present invention described above will become clearer through the following examples in conjunction with the attached drawings. The following specific structural and functional descriptions are merely illustrative for the purpose of explaining embodiments according to the concept of the present invention, and the embodiments according to the concept of the present invention may be implemented in various forms and may be implemented in various forms and may not be described in the present specification or application. It should not be construed as limited to the examples. Since the embodiments according to the concept of the present invention can make various changes and have various forms, specific embodiments will be illustrated in the drawings and described in detail in the present specification or application. However, this is not intended to limit the embodiments according to the concept of the present invention to a specific disclosed form, and should be understood to include all changes, equivalents, and substitutes included in the spirit and technical scope of the present invention. Terms such as first and/or second may be used to describe various components, but the components are not limited to the terms. The above terms are used only for the purpose of distinguishing one component from other components, for example, without departing from the scope of rights according to the concept of the present invention, a first component may be named a second component, and similar Likewise, the second component may also be called the first component. When it is mentioned that a component is connected or connected to another component, it should be understood that it may be directly connected or connected to the other component, but that other components may exist in between. On the other hand, when it is mentioned that a component is directly connected or directly connected to another component, it should be understood that no other components exist in the middle. Other expressions to describe the relationship between components, such as between ~ and directly between ~ or adjacent to ~ and directly adjacent to ~, should be interpreted similarly. The terms used in this specification are merely used to describe specific embodiments and are not intended to limit the invention. Singular expressions include plural expressions unless the context clearly dictates otherwise. In this specification, terms such as include or have are intended to designate the existence of a described feature, number, step, operation, component, part, or combination thereof, but are intended to indicate the existence of one or more other features, numbers, steps, operations, It should be understood that this does not exclude in advance the possibility of the presence or addition of components, parts, or combinations thereof. Unless otherwise defined, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by a person of ordinary skill in the technical field to which the present invention pertains. Terms such as those defined in commonly used dictionaries should be interpreted as having meanings consistent with the meanings they have in the context of the related technology, and unless clearly defined in this specification, should not be interpreted in an idealized or overly formal sense. No. Hereinafter, the present invention will be described in detail by explaining preferred embodiments of the present invention with reference to the attached drawings. The same reference numerals in each drawing indicate the same member.
도 3은 본 발명의 일실시예에 의한 전력반도체의 과전류 보호회로의 개략도이다.Figure 3 is a schematic diagram of an overcurrent protection circuit for a power semiconductor according to an embodiment of the present invention.
도 3에 도시된 바와 같이, 본 발명의 일실시예에 의한 전력반도체의 과전류 보호회로는 전력반도체(10)에 연결되며, 다이오드(D), 제 5 저항(R5), 제 6 저항(R6), 제 7 저항(R7), 전력반도체의 기생성분 보상 장치(100)(이하 기생성분 보상 장치), 비교기(200) 및 DESAT부(300)를 포함한다.As shown in FIG. 3, the overcurrent protection circuit of the power semiconductor according to an embodiment of the present invention is connected to the power semiconductor 10 and includes a diode (D), a fifth resistor (R5), and a sixth resistor (R6). , a seventh resistor R7, a parasitic component compensation device 100 of a power semiconductor (hereinafter referred to as a parasitic component compensation device), a comparator 200, and a DESAT unit 300.
본 발명에 적용되는 전력반도체(10)는 게이트단, 드레인단, 소스단을 포함하며, 각 단마다 단자가 형성된다. 전력반도체(10)에 형성된 단자는 게이트단, 드레인단, 소스단 각각에서 연장된 부재로, 각 단과 도통 가능한 전선일 수 있다. 특히 도 3에 도시된 바와 같이, 본 실시예에서 사용되는 전력반도체(10)는 소스단자(11)와 보조 소스단자(12)를 포함한다. 보조 소스단자(12)는 소스단자(11)에서 분기되어 형성되며, 소스단자(11)는 접지된다. 전력반도체(10)가 소스단자(11)와 보조 소스단자(12)를 함께 포함하는 이유는 다양할 수 있다. 예를 들어, 보조 소스단자는 펄스 전압 제어를 통해 전력반도체의 작동을 제어한다던지, 스위치로 동작하여 적은 전력을 사용하여 전력반도체를 흐르는 전류를 끊거나 연결한다던지, 입력 전압을 높여 출력 전압을 얻는다던지, 과전류를 보호한다던지 등의 역할을 할 수 있으며, 본 발명에서는 가장 마지막에 기재된 역할, 즉 전력반도체(10)의 과전류를 보호하기 위해 사용된다.The power semiconductor 10 applied to the present invention includes a gate stage, a drain stage, and a source stage, and a terminal is formed at each stage. The terminal formed on the power semiconductor 10 is a member extending from each of the gate terminal, drain terminal, and source terminal, and may be a wire capable of conducting with each terminal. In particular, as shown in FIG. 3, the power semiconductor 10 used in this embodiment includes a source terminal 11 and an auxiliary source terminal 12. The auxiliary source terminal 12 is formed by branching from the source terminal 11, and the source terminal 11 is grounded. There may be various reasons why the power semiconductor 10 includes the source terminal 11 and the auxiliary source terminal 12. For example, the auxiliary source terminal controls the operation of the power semiconductor through pulse voltage control, operates as a switch to disconnect or connect the current flowing through the power semiconductor using a small amount of power, or increases the input voltage to increase the output voltage. It can play a role such as obtaining or protecting against overcurrent, and in the present invention, it is used for the last role described, that is, protecting against overcurrent of the power semiconductor 10.
도 3에 도시된 바와 같이, 본 실시예에서 전력반도체(10)의 소스단자(11)와 보조 소스단자(12)가 분기된 부분부터, 소스단자(11)의 접지된 부분까지는 기생 인덕턴스(Ls)가 존재한다. 소스단자(11)와 보조 소스단자(12)가 분기된 부분부터 전력반도체(10)의 소스단까지는 또 다른 기생 인덕턴스가 존재한다. 이 또 다른 기생 인덕턴스는 Lss로 표현할 수 있으며, 전력반도체(10)에 포함되는 두 개의 단자 사이의 인덕턴스를 의미한다. Lss로 표현되는 기생 인덕턴스는 스위칭 동작 중, 다른 단자에서 전류의 변화가 발생할 때 발생하는 인덕턴스로, 전력반도체(10) 내부의 회로 구조에 따라 달라지며, 전력반도체(10)의 스위칭 동작에서 발생하는 고조파 스펙트럼을 유발하는 중요한 요소이다. 기생 인덕턴스(Ls)와 또 다른 기생 인덕턴스인 Lss값은 전력반도체 제조업체에서 제공하는 데이터시트에서 확인할 수 있다.As shown in FIG. 3, in this embodiment, the parasitic inductance (Ls) is from the part where the source terminal 11 and the auxiliary source terminal 12 of the power semiconductor 10 are branched to the grounded part of the source terminal 11. ) exists. Another parasitic inductance exists from the part where the source terminal 11 and the auxiliary source terminal 12 are branched to the source terminal of the power semiconductor 10. This other parasitic inductance can be expressed as Lss and means the inductance between two terminals included in the power semiconductor 10. The parasitic inductance expressed as Lss is an inductance that occurs when a change in current occurs at another terminal during a switching operation. It varies depending on the circuit structure inside the power semiconductor 10 and occurs during the switching operation of the power semiconductor 10. It is an important factor causing harmonic spectrum. Parasitic inductance (Ls) and the value of Lss, another parasitic inductance, can be found in data sheets provided by power semiconductor manufacturers.
도 3에 도시된 전력반도체(10)는 WBG(Wide Band Gap) 반도체 소자일 수 있다. WBG 반도체 소자는 실리콘과 같은 기존의 반도체를 구성하는 소자보다, 에너지 밴드갭이 더 넓은 물질을 사용하는 반도체 소자이다. WBG 반도체 소자에 사용되는 재료의 예로는, 탄화규소(SiC) 및 질화갈륨(GaN) 등이 있을 수 있다. WBG 반도체 소자는 기존 반도체 소자에 비해 더 빠른 스위칭 속도, 더 높은 작동 온도 및 더 높은 항복 전압 특성을 가지기 때문에, WBG 반도체 소자는 종래의 반도체 재료보다 효율성, 전력 밀도 및 열 성능에 있어서 향상되는 효과를 가진다. 본 실시예에서 전력반도체(10)는 WBG 반도체 소자로, 단위시간별 전류의 변화량이 커, 전압의 왜곡이 발생할 수 있는 문제점이 있다.The power semiconductor 10 shown in FIG. 3 may be a wide band gap (WBG) semiconductor device. WBG semiconductor devices are semiconductor devices that use materials with a wider energy band gap than devices that make up existing semiconductors such as silicon. Examples of materials used in WBG semiconductor devices may include silicon carbide (SiC) and gallium nitride (GaN). Because WBG semiconductor devices have faster switching speeds, higher operating temperatures, and higher breakdown voltage characteristics compared to conventional semiconductor devices, WBG semiconductor devices have improved efficiency, power density, and thermal performance over conventional semiconductor materials. have In this embodiment, the power semiconductor 10 is a WBG semiconductor device, and the amount of change in current per unit time is large, so there is a problem that voltage distortion may occur.
다이오드(D)는 전력반도체(10)의 드레인 단자(13)에 연결되어, 전류가 외부에서 드레인 단자(13) 측으로만 흐르도록 전류의 흐름 방향을 제한한다.The diode D is connected to the drain terminal 13 of the power semiconductor 10 and limits the flow direction of the current so that the current flows only from the outside to the drain terminal 13.
제 5 저항(R5)은 일단이 다이오드(D)의 타단에 연결된다.One end of the fifth resistor (R5) is connected to the other end of the diode (D).
제 6 저항(R6)은 일단이 제 5 저항(R5)의 타단에 연결되고, 타단으로 전원전압인 Vp가 입력된다. 본 발명에 의한 전력반도체의 과전류 보호회로는 상기한 전원전압인 Vp를 입력시키는 별도의 전압원을 더 포함할 수 있다.One end of the sixth resistor R6 is connected to the other end of the fifth resistor R5, and the power supply voltage Vp is input to the other end. The overcurrent protection circuit of the power semiconductor according to the present invention may further include a separate voltage source that inputs the above-described power supply voltage Vp.
제 7 저항(R7)은 일단이 제 6 저항(R6)의 일단에 연결되고, 타단은 접지된다.One end of the seventh resistor R7 is connected to one end of the sixth resistor R6, and the other end is grounded.
제 6 저항(R6)의 일단과 제 7 저항(R7)의 일단은 후술할 기생성분 보상 장치(100)에 연결된다.One end of the sixth resistor R6 and one end of the seventh resistor R7 are connected to the parasitic component compensation device 100, which will be described later.
기생성분 보상 장치(100)는 전력반도체(10)의 기생 인덕턴스(Ls)값을 측정하여 전력반도체(10)의 소자 도통시 발생하는 전압의 왜곡을 보상한다. 기생성분 보상 장치(100)에서 전압의 왜곡의 보상은 보상 전압을 출력하는 방식으로 수행될 수 있다. 기생성분 보상 장치(100)의 자세한 구성에 대해서는 후술한다.The parasitic component compensation device 100 measures the parasitic inductance (Ls) value of the power semiconductor 10 and compensates for voltage distortion that occurs when elements of the power semiconductor 10 are connected. In the parasitic component compensation device 100, compensation for voltage distortion may be performed by outputting a compensation voltage. The detailed configuration of the parasitic component compensation device 100 will be described later.
비교기(200)는 제 3 단자와 제 4 단자를 포함한다. 제 3 단자로는 기생성분 보상 장치(100)에서 출력되는 보상 전압이 입력되고, 제 4 단자로는 기준 전압이 입력된다. 비교기(200)는 제 3 단자로 입력되는 전압과 제 4 단자로 입력되는 전압의 크기를 비교하고, 제 3 단자로 입력되는 보상 전압이 제 4 단자로 입력되는 기준 전압보다 클 경우, 하이 사이드(예를 들어 1)를 출력하고, 보상 전압이 기준 전압 이하일 경우 로우 사이드(예를 들어 0)를 출력한다.The comparator 200 includes a third terminal and a fourth terminal. The compensation voltage output from the parasitic component compensation device 100 is input to the third terminal, and the reference voltage is input to the fourth terminal. The comparator 200 compares the magnitude of the voltage input to the third terminal and the voltage input to the fourth terminal, and when the compensation voltage input to the third terminal is greater than the reference voltage input to the fourth terminal, high side ( For example, 1) is output, and if the compensation voltage is less than the reference voltage, the low side (for example, 0) is output.
DESAT부(300)는 비교기(200)의 출력에 기초하여 DESAT 과전류 보호 기능을 수행한다. 보다 구체적으로, DESAT부(300)는 비교기(200)에서 하이 사이드가 출력되면 DESAT 과전류 보호 기능을 수행하고, 비교기(200)에서 로우 사이드가 출력되면 별도로 동작하지 않는다. DESAT부(300) 자체는 기존의 DESAT 기능이며, 공지된 기술이기 때문에 DESAT부(300) 내부의 구체적인 회로 구조에 대해서는 설명을 생략한다.The DESAT unit 300 performs the DESAT overcurrent protection function based on the output of the comparator 200. More specifically, the DESAT unit 300 performs the DESAT overcurrent protection function when the high side is output from the comparator 200, and does not operate separately when the low side is output from the comparator 200. Since the DESAT unit 300 itself is an existing DESAT function and is a known technology, description of the specific circuit structure inside the DESAT unit 300 will be omitted.
도 4는 본 발명의 일실시예에 의한 전력반도체의 과전류 보호회로에 포함되는 전력반도체의 기생성분 보상 장치의 세부적인 회로도이다.Figure 4 is a detailed circuit diagram of a parasitic component compensation device for a power semiconductor included in an overcurrent protection circuit for a power semiconductor according to an embodiment of the present invention.
도 4를 참조하면, 기생성분 보상 장치(100)는 기생 인덕턴스 측정부(110)와 전압 보상부(120)를 포함한다.Referring to FIG. 4 , the parasitic component compensation device 100 includes a parasitic inductance measurement unit 110 and a voltage compensation unit 120.
기생 인덕턴스 측정부(110)는 전력반도체(10)의 보조 소스단자(12)와 소스단자(11)에 연결되어, 상기 전력반도체(10)의 기생 인덕턴스(Ls)의 전압을 측정하여 출력한다. 이를 위해, 기생 인덕턴스 측정부(110)는 측정용 저항(RS)을 포함한다.The parasitic inductance measurement unit 110 is connected to the auxiliary source terminal 12 and the source terminal 11 of the power semiconductor 10, measures the voltage of the parasitic inductance Ls of the power semiconductor 10, and outputs it. For this purpose, the parasitic inductance measuring unit 110 includes a resistance (RS) for measurement.
측정용 저항(RS)은 일단이 보조 소스단자(12)와 연결되고, 타단은 소스단자(11)와 연결된다. 즉, 측정용 저항(RS)은 기생 인덕턴스(Ls)와 병렬로 연결되어, 기생 인덕턴스(Ls)에 걸리는 전압을 측정한다.One end of the measurement resistor (RS) is connected to the auxiliary source terminal 12, and the other end is connected to the source terminal 11. That is, the measurement resistance (RS) is connected in parallel with the parasitic inductance (Ls), and the voltage applied to the parasitic inductance (Ls) is measured.
전압 보상부(120)는 기생 인덕턴스 측정부(110)에서 출력하는 기생 인덕턴스(Ls)에 걸리는 전압과, 전력반도체(10)가 도통될 때의 도통전압을 입력받고, 기생 인덕턴스(Ls)에 걸리는 전압에 기초하여 전력반도체(10)의 소자 도통시 발생하는 전압의 왜곡을 보상하는 보상 전압을 출력한다. 도 4를 참조하면, 상기한 바와 같은 동작을 위해 전압 보상부(120)는 연산 증폭기(121), 제 1 저항(R1), 제 2 저항(R2), 제 3 저항(R3), 제 4 저항(R4)을 포함한다.The voltage compensation unit 120 receives the voltage applied to the parasitic inductance (Ls) output from the parasitic inductance measurement unit 110 and the conduction voltage when the power semiconductor 10 is conducted, and calculates the voltage applied to the parasitic inductance (Ls). Based on the voltage, a compensation voltage that compensates for voltage distortion that occurs when elements of the power semiconductor 10 are connected is output. Referring to FIG. 4, for the above-described operation, the voltage compensation unit 120 includes an operational amplifier 121, a first resistor (R1), a second resistor (R2), a third resistor (R3), and a fourth resistor. Includes (R4).
연산 증폭기(121)는 제 1 단자와 제 2 단자를 포함한다. 연산 증폭기(121)는 제 1 단자로 입력되는 전압에서 제 2 단자로 입력되는 전압을 빼 출력한다.The operational amplifier 121 includes a first terminal and a second terminal. The operational amplifier 121 subtracts the voltage input to the second terminal from the voltage input to the first terminal and outputs the subtracted voltage.
제 1 저항(R1)은 일단이 보조 소스단자(12)와 연결되고, 타단이 제 1 단자와 연결된다.One end of the first resistor R1 is connected to the auxiliary source terminal 12, and the other end is connected to the first terminal.
제 2 저항(R2)은 일단이 제 1 저항(R1)의 타단에 연결되고, 타단이 접지된다.One end of the second resistor R2 is connected to the other end of the first resistor R1, and the other end is grounded.
제 3 저항(R3)은 일단으로 전력반도체(10)가 도통됐을 때의 드레인단자-소스단자 사이의 전압이 입력되고, 타단이 제 2 단자에 연결된다.One end of the third resistor R3 receives the voltage between the drain terminal and the source terminal when the power semiconductor 10 is turned on, and the other end is connected to the second terminal.
제 4 저항(R4)은 일단이 제 2 단자에 연결되고, 타단이 연산 증폭기(121)의 출력단에 연결된다.One end of the fourth resistor R4 is connected to the second terminal, and the other end is connected to the output terminal of the operational amplifier 121.
앞서 설명한 기생 인덕턴스 측정부(110)에 포함되는 측정용 저항(RS)과 전압 보상부(120)의 제 1 저항(R1) 및 제 2 저항(R2)에 따라 연산 증폭기(121)의 제 1 단자로는 기생 인덕턴스(Ls)에 걸리는 전압이 입력된다. 또한 제 3 저항(R3), 제 5 저항(R5) ~ 제 7 저항(R7)에 따라 제 3 저항(R3)의 일단으로 입력되는 도통전압이 연산 증폭기(121)의 제 2 단자로 입력되며, 연산 증폭기(121)는 두 전압을 합성해 보정 전압으로 출력한다. 연산 증폭기(121)로 입력되는 두 전압의 합성은, 제 1 단자로 입력되는 전압에서 제 2 단자로 입력되는 전압을 뺀 것을 의미한다. 이는 일반적으로 단순히 도통전압을 비교기(200)의 입력전압으로 사용하는 종래의 방식과 비교하여 기생 인덕턴스(Ls)에 걸리는 전압이 반영되기 때문에, 기생 인덕턴스(Ls)에 의한 전압의 왜곡을 보상하여, DESAT부(300)의 동작 조건을 보다 정확하게 할 수 있는 효과가 있다. 또한 본 발명은 다수개의 저항 및 연산 증폭기(121)을 포함하는 상대적으로 간단한 구성으로 기생성분 보상 장치(100)를 구현할 수 있어, 종래의 DESAT회로에 적용이 용이한 효과 또한 있다.The first terminal of the operational amplifier 121 according to the measurement resistor (RS) included in the parasitic inductance measurement unit 110 described above and the first resistor (R1) and second resistor (R2) of the voltage compensation unit 120. The voltage applied to the parasitic inductance (Ls) is input. In addition, the conduction voltage input to one end of the third resistor (R3) according to the third resistor (R3), fifth resistor (R5) to seventh resistor (R7) is input to the second terminal of the operational amplifier 121, The operational amplifier 121 combines the two voltages and outputs them as a correction voltage. The combination of two voltages input to the operational amplifier 121 means subtracting the voltage input to the second terminal from the voltage input to the first terminal. This is because the voltage applied to the parasitic inductance (Ls) is reflected compared to the conventional method of simply using the conduction voltage as the input voltage of the comparator 200. By compensating for the distortion of the voltage due to the parasitic inductance (Ls), This has the effect of making the operating conditions of the DESAT unit 300 more accurate. In addition, the present invention can implement the parasitic component compensation device 100 with a relatively simple configuration including a plurality of resistors and an operational amplifier 121, so it can be easily applied to a conventional DESAT circuit.
이상에서 본 발명의 바람직한 실시예에 대하여 설명하였으나, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것일 뿐이다. 따라서, 본 발명의 기술 사상은 개시된 각각의 실시예 뿐 아니라, 개시된 실시예들의 조합을 포함하고, 나아가, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 또한, 본 발명이 속하는 기술분야에서 통상의 지식을 가지는 자라면 첨부된 특허청구범위의 사상 및 범주를 일탈함이 없이 본 발명에 대한 다수의 변경 및 수정이 가능하며, 그러한 모든 적절한 변경 및 수정은 균등물로서 본 발명의 범위에 속하는 것으로 간주되어야 할 것이다.Although preferred embodiments of the present invention have been described above, the embodiments disclosed in the present invention are not intended to limit the technical idea of the present invention but are only for explanation. Accordingly, the technical idea of the present invention includes not only each disclosed embodiment, but also a combination of the disclosed embodiments, and furthermore, the scope of the technical idea of the present invention is not limited by these embodiments. In addition, a person skilled in the art to which the present invention pertains can make numerous changes and modifications to the present invention without departing from the spirit and scope of the appended claims, and all such appropriate changes and modifications may be made. They should be considered to fall within the scope of the present invention as equivalents.
10 : 전력반도체
11 : 소스단자
12 : 보조 소스단자
13 : 드레인 단자
100 : 기생성분 보상 장치
110 : 기생 인덕턴스 측정부
120 : 전압 보상부
121 : 연산 증폭기
200 : 비교기
300 : DESAT부
D : 다이오드
Ls : 기생 인덕턴스
RS : 측정용 저항
R1 ~ R7 : 제 1 저항 ~ 제 7 저항10: Power semiconductor
11: Source terminal
12: Auxiliary source terminal
13: drain terminal
100: Parasitic component compensation device
110: Parasitic inductance measurement unit
120: voltage compensation unit
121: operational amplifier
200: comparator
300: DESAT department
D: diode
Ls: parasitic inductance
RS: Resistance for measurement
R1 ~ R7: 1st resistor ~ 7th resistor
Claims (6)
상기 기생 인덕턴스 측정부에서 출력하는 상기 기생 인덕턴스의 전압과 상기 전력반도체가 도통될 때 상기 전력반도체의 드레인단자와 상기 소스단자 사이의 전압인 도통 전압을 입력받고, 상기 기생 인덕턴스 전압에 기초하여 상기 도통 전압의 왜곡을 보상하여 보상 전압으로 출력하는 전압 보상부;
를 포함하는, 전력반도체의 기생성분 보상 장치.
A parasitic inductance measurement unit connected to the auxiliary source terminal and the source terminal of the power semiconductor to measure and output the voltage of the parasitic inductance of the power semiconductor; and
The voltage of the parasitic inductance output from the parasitic inductance measurement unit and the conduction voltage, which is the voltage between the drain terminal of the power semiconductor and the source terminal when the power semiconductor is conducted, are input, and the conduction voltage is input based on the parasitic inductance voltage. A voltage compensator that compensates for voltage distortion and outputs a compensation voltage;
Comprising a parasitic component compensation device for a power semiconductor.
상기 기생 인덕턴스 측정부는,
일단이 상기 보조 소스단자와 연결되고, 타단은 상기 소스단자에 연결되어, 상기 보조 소스단자와 접지 사이에 위치하는 기생 인덕턴스 성분과 병렬로 연결되는 측정용 저항;
을 포함하는, 전력반도체의 기생성분 보상 장치.
According to claim 1,
The parasitic inductance measuring unit,
a measuring resistor having one end connected to the auxiliary source terminal, the other end connected to the source terminal, and connected in parallel with a parasitic inductance component located between the auxiliary source terminal and ground;
Comprising a parasitic component compensation device for a power semiconductor.
제 1 단자 및 제 2 단자를 포함하며, 상기 제 1 단자로 입력되는 전압에서 상기 제 2 단자로 입력되는 전압을 빼 출력하는 연산 증폭기;
일단이 상기 보조 소스단자와 연결되고, 타단이 상기 제 1 단자에 연결되는 제 1 저항;
일단이 상기 제 1 저항의 타단에 연결되고, 타단이 접지되는 제 2 저항;
일단으로 상기 도통 전압이 입력되고, 타단이 상기 제 2 단자에 연결되는 제 3 저항; 및
일단이 상기 제 2 단자에 연결되고, 타단이 상기 연산 증폭기의 출력단에 연결되는 제 4 저항;
을 포함하는, 전력반도체의 기생성분 보상 장치.
According to claim 1,
an operational amplifier including a first terminal and a second terminal, and outputting the subtracted voltage input to the second terminal from the voltage input to the first terminal;
a first resistor having one end connected to the auxiliary source terminal and the other end connected to the first terminal;
a second resistor having one end connected to the other end of the first resistor and the other end being grounded;
a third resistor to which the conduction voltage is input at one end and the other end connected to the second terminal; and
a fourth resistor with one end connected to the second terminal and the other end connected to the output terminal of the operational amplifier;
Comprising a parasitic component compensation device for a power semiconductor.
제 3 단자 및 제 4 단자를 포함하고, 상기 전력반도체의 기생성분 보상 장치에서 출력되는 보상 전압이 입력되는 제 3 단자와, 기준 전압이 입력되는 제 4 단자를 포함하며, 상기 제 3 단자로 입력되는 전압과 상기 제 4 단자로 입력되는 전압의 대소를 비교하는 비교기; 및
상기 비교기의 출력에 기초하여 상기 제 3 단자로 입력되는 전압이 상기 제 4 단자로 입력되는 전압이 크면, 상기 전력반도체에 과전류가 발생한 것으로 판단하고 상기 전력반도체를 차단하는 DESAT부;
를 포함하는, 전력반도체의 과전류 보호회로.
A device for compensating parasitic components of a power semiconductor according to any one of claims 1 to 3;
It includes a third terminal and a fourth terminal, and includes a third terminal into which a compensation voltage output from the parasitic component compensation device of the power semiconductor is input, and a fourth terminal into which a reference voltage is input, and is input to the third terminal. a comparator that compares the magnitude of the voltage applied to the fourth terminal with the voltage input to the fourth terminal; and
If the voltage input to the third terminal is greater than the voltage input to the fourth terminal based on the output of the comparator, a DESAT unit determines that an overcurrent has occurred in the power semiconductor and blocks the power semiconductor;
Overcurrent protection circuit for power semiconductors, including.
일단이 전력반도체의 드레인단에 연결되어 전류가 상기 전력반도체측으로만 흐르도록 제한하는 다이오드;
일단이 상기 다이오드의 타단에 연결되는 제 5 저항;
일단이 상기 제 5 저항의 타단에 연결되고, 타단으로 전원전압을 입력받는 제 6 저항; 및
일단이 상기 제 6 저항의 일단에 연결되고, 타단이 접지되는 제 7 저항;
을 포함하고,
상기 제 6 저항의 일단 및 상기 제 7 저항의 일단이 상기 전력반도체의 기생성분 보상 장치의 전압 보상부와 연결되는, 전력반도체의 과전류 보호회로.
According to claim 4,
A diode whose end is connected to the drain terminal of the power semiconductor to limit current flow only to the power semiconductor side;
a fifth resistor, one end of which is connected to the other end of the diode;
a sixth resistor, one end of which is connected to the other end of the fifth resistor and the other end of which receives a power supply voltage; and
a seventh resistor, one end of which is connected to one end of the sixth resistor, and the other end of which is grounded;
Including,
An overcurrent protection circuit for a power semiconductor, wherein one end of the sixth resistor and one end of the seventh resistor are connected to a voltage compensation unit of the parasitic component compensation device of the power semiconductor.
상기 전력반도체의 기생성분 보상 장치가 연결되는 전력반도체는, WBG(Wide Band Gap) 전력반도체 소자인, 전력반도체의 과전류 보호회로.According to claim 4,
The power semiconductor to which the parasitic component compensation device of the power semiconductor is connected is a WBG (Wide Band Gap) power semiconductor device, and an overcurrent protection circuit for the power semiconductor.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20220170579 | 2022-12-08 | ||
| KR1020220170579 | 2022-12-08 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR102643213B1 true KR102643213B1 (en) | 2024-03-06 |
Family
ID=90239733
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020230053976A KR102643213B1 (en) | 2022-12-08 | 2023-04-25 | Parasitic component compensating device of power semiconductor and overcurrent protection circuit of power semiconductor including the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102643213B1 (en) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018050157A (en) * | 2016-09-21 | 2018-03-29 | 株式会社日立製作所 | Semiconductor drive device and power conversion device |
| KR20220125099A (en) * | 2021-03-04 | 2022-09-14 | 현대모비스 주식회사 | Apparatus for reducing temperature effects in stray inductance based switching current measurement |
| KR20220141759A (en) | 2021-04-13 | 2022-10-20 | 한국전자통신연구원 | Power semiconductor device |
-
2023
- 2023-04-25 KR KR1020230053976A patent/KR102643213B1/en active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018050157A (en) * | 2016-09-21 | 2018-03-29 | 株式会社日立製作所 | Semiconductor drive device and power conversion device |
| KR20220125099A (en) * | 2021-03-04 | 2022-09-14 | 현대모비스 주식회사 | Apparatus for reducing temperature effects in stray inductance based switching current measurement |
| KR20220141759A (en) | 2021-04-13 | 2022-10-20 | 한국전자통신연구원 | Power semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5726037B2 (en) | Semiconductor device | |
| US7602595B2 (en) | Semiconductor device | |
| JP6045611B2 (en) | Gate drive circuit | |
| US7924542B2 (en) | Power supply controller and semiconductor device | |
| WO2011048845A1 (en) | Semiconductor apparatus | |
| JP5940211B2 (en) | Semiconductor device | |
| EP2757688B1 (en) | Active clamped transistor circuit for low temperature operating conditions | |
| CN112803901A (en) | Power amplifier based on self-adaptive overcurrent protection | |
| Bertelshofer et al. | A temperature compensated overcurrent and short-circuit detection method for SiC MOSFET modules | |
| EP0789458B1 (en) | Circuit with overload current protection for power transistors | |
| KR102643213B1 (en) | Parasitic component compensating device of power semiconductor and overcurrent protection circuit of power semiconductor including the same | |
| JP5171402B2 (en) | Overcurrent protection device for load circuit | |
| KR20230173307A (en) | Threshold voltage level conversion type Short circuit protection circuit for power switch | |
| JP2019047416A (en) | Load control device | |
| JP2015028969A (en) | Semiconductor device | |
| JP6590437B2 (en) | Semiconductor power converter | |
| US11799467B2 (en) | Device including power transistor and overcurrent detection logic and method for operating a power transistor | |
| KR102164860B1 (en) | Protection Device of Overvoltage or Overcurrent on Isolated Converter | |
| US11303209B2 (en) | Power module and DC-DC converter | |
| RU2763377C1 (en) | Metal-oxide-semiconductor field effect transistor control | |
| JP7081375B2 (en) | A power conversion device equipped with a semiconductor element protection circuit and a semiconductor element protection circuit, and a semiconductor element protection method. | |
| JP6379476B2 (en) | Semiconductor device | |
| JP2020129867A (en) | Overcurrent detection circuit and current output circuit | |
| US11735998B2 (en) | System and method for protecting power semiconductor of half bridge converter | |
| KR20220155030A (en) | Surge protection device of power controller |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |