JP2020129867A - Overcurrent detection circuit and current output circuit - Google Patents
Overcurrent detection circuit and current output circuit Download PDFInfo
- Publication number
- JP2020129867A JP2020129867A JP2019020722A JP2019020722A JP2020129867A JP 2020129867 A JP2020129867 A JP 2020129867A JP 2019020722 A JP2019020722 A JP 2019020722A JP 2019020722 A JP2019020722 A JP 2019020722A JP 2020129867 A JP2020129867 A JP 2020129867A
- Authority
- JP
- Japan
- Prior art keywords
- current
- fet
- overcurrent
- detection circuit
- overcurrent detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は過電流検出回路、及びそれを用いた電流出力回路に関する。 The present invention relates to an overcurrent detection circuit and a current output circuit using the same.
パワー半導体デバイスとして、主回路に流れる負荷電流に比例したセンス電流を出力する機能を有した、ＭＯＳ−ＦＥＴ（Metal-Oxide Semiconductor Field Effect Transistor：金属酸化膜半導体電界効果トランジスタ）等のトランジスタが用いられている。 As a power semiconductor device, a transistor such as a MOS-FET (Metal-Oxide Semiconductor Field Effect Transistor) having a function of outputting a sense current proportional to a load current flowing in a main circuit is used. ing.
このような電流センス機能内蔵ＭＯＳ−ＦＥＴでは、例えば、センスＦＥＴ素子のドレイン電極が、主回路としての主ＦＥＴ素子の電流出力電極であるドレイン電極と共に半導体ウェハ上に並べられ、並列接続されるように構成されて、主ＦＥＴ素子に流れる電流の一部が分流する。 In such a current-sensing function built-in MOS-FET, for example, the drain electrode of the sense FET element is arranged on the semiconductor wafer together with the drain electrode which is the current output electrode of the main FET element as the main circuit, and is connected in parallel. And a part of the current flowing through the main FET element is shunted.
図５は、電流センス機能を内蔵したＭＯＳ−ＦＥＴ５０の等価回路を示す。ＭＯＳ−ＦＥＴ５０は、外部との接続端子として、主ＦＥＴ素子Ｑのドレイン、ソース、ゲートにそれぞれ接続された、ドレイン端子Ｆｄ、ゲート端子Ｆｇ、ソース端子Ｆｓと、を備える。
FIG. 5 shows an equivalent circuit of the MOS-
図示されるように、ＭＯＳ−ＦＥＴ５０は、主ＦＥＴ素子ＱとセンスＦＥＴ素子Ｑｍとを備える。各々のドレインとゲートは、それぞれが並列接続されている。
As shown, the MOS-
またＭＯＳ−ＦＥＴ５０は、センスＦＥＴ素子Ｑｍを流れるセンス電流Ｉｍを外部に取り出すための、センス端子対（センス端子Ｆｍ、センス端子Ｆｒ）を備えている。センス端子Ｆｒは、ソース端子Ｆｓと共通である。センス端子対間に、シャント抵抗Ｒｓを接続すると、センス電流Ｉｍがシャント抵抗Ｒｓを通じて流れ、その両端の電圧Ｖｍによって、負荷電流に相当するドレイン電流Ｉｄを検出することも可能となる。 Further, the MOS-FET 50 is provided with a sense terminal pair (sense terminal Fm, sense terminal Fr) for extracting the sense current Im flowing through the sense FET element Qm to the outside. The sense terminal Fr is common with the source terminal Fs. When the shunt resistor Rs is connected between the pair of sense terminals, the sense current Im flows through the shunt resistor Rs, and the drain current Id corresponding to the load current can be detected by the voltage Vm across the sense current Im.
ＭＯＳ−ＦＥＴ５０では、センスＦＥＴ素子Ｑｍ用の電極面積が、主ＦＥＴ素子よりも極めて小さく構成されている。これにより、センスＦＥＴ素子Ｑｍのドレイン電流であるセンス電流Ｉｍが、主ＦＥＴ素子を流れるドレイン電流Ｉｄと比較して微小となる。具体例として、センス電流Ｉｍの大きさは、主ＦＥＴ素子を流れるドレイン電流Ｉｄの５万分の１程度である。
In the MOS-
センス電流Ｉｍは、負荷電流（ドレイン電流Ｉｄ）が過大となってＭＯＳ−ＦＥＴ５０が不可逆的に破壊されることを防止するための過電流検出回路に入力されるモニタ電流として用いられる。過電流検出回路は、センス電流Ｉｍが所定値以上になると、負荷電流が過大と判断して、ＭＯＳ−ＦＥＴのオン／オフ制御を行うゲートドライブ回路に過電流が検出されたことを示す信号を出力し、ＭＯＳ−ＦＥＴをオフさせる。このようなパワー半導体デバイスの保護技術は、例えば特許文献１に開示されている。
The sense current Im is used as a monitor current that is input to the overcurrent detection circuit for preventing the MOS-
上記のような電流センス機能を内蔵したトランジスタのセンス電流Ｉｍは、通常は主回路の負荷電流（主ＦＥＴ素子のドレイン電流Ｉｄ）に比例する。しかし、主ＦＥＴ素子Ｑのターンオン時に、過渡的にセンス電流Ｉｍがサージ状に跳ね上がる現象が知られている。 The sense current Im of the transistor having the current sensing function as described above is usually proportional to the load current of the main circuit (drain current Id of the main FET element). However, it is known that when the main FET element Q is turned on, the sense current Im transiently jumps up like a surge.
この現象はドレイン端子Ｆｄ、ソース端子Ｆｓの間に電圧の印加が無く、主ＦＥＴ素子Ｑ、センスＦＥＴ素子Ｑｍ共にドレイン電流が流れていない状態でも確認される。図６は、この現象を示した図であり、ＭＯＳ−ＦＥＴ５０のゲート・ソース間電圧Ｖｇｓと、シャント抵抗Ｒｓに印加される電圧Ｖｍの波形を示している。シャント抵抗Ｒｓに印加される電圧Ｖｍは、センス電流Ｉｍに比例する。図示されるように、ＭＯＳ−ＦＥＴ５０のターンオン時にサブマイクロ秒オーダーで、過渡的に大きなセンス電流Ｉｍが流れる現象が存在する。
This phenomenon is confirmed even when no voltage is applied between the drain terminal Fd and the source terminal Fs, and no drain current flows in both the main FET element Q and the sense FET element Qm. FIG. 6 is a diagram showing this phenomenon, and shows the waveforms of the gate-source voltage Vgs of the MOS-
このようなセンス電流Ｉｍの跳ね上がりの現象は、過電流の誤検知を引き起こす怖れがある。誤検知を防止するために、過電流の検出閾値を高く設定すると、ＭＯＳ−ＦＥＴ５０の保護が十分ではなくなってしまう。
Such a phenomenon that the sense current Im jumps up may cause erroneous detection of overcurrent. If the detection threshold for overcurrent is set high in order to prevent erroneous detection, the protection of the MOS-
そこで、特許文献１の従来技術では、トランジスタのターンオンに同期して、一定期間センス電流Ｉｍをバイパスさせ、過電流検出回路にセンス電流Ｉｍが入力されない構成としていた。 Therefore, in the conventional technique of Patent Document 1, the sense current Im is bypassed for a certain period in synchronization with the turn-on of the transistor, and the sense current Im is not input to the overcurrent detection circuit.
しかしながら、そのような従来技術では、バイパスを行っている期間中の過電流の検知ができない課題があった。また、トランジスタのドライブ回路に同期させてバイパスを行う必要があり、回路構成が複雑で高コストとなる課題があった。 However, such a conventional technique has a problem that an overcurrent cannot be detected during the bypass period. Further, it is necessary to perform the bypass in synchronization with the drive circuit of the transistor, which causes a problem that the circuit configuration is complicated and the cost is high.
本発明の一態様は、簡易な構成でターンオン時のセンス電流Ｉｍの跳ね上がりによる過電流の誤検知を抑制でき、過電流によるＦＥＴの破壊を効果的に防止し得る過電流検出回路を実現することを目的とする。 One aspect of the present invention is to realize an overcurrent detection circuit which can suppress erroneous detection of overcurrent due to a jump of the sense current Im at turn-on with a simple configuration and can effectively prevent destruction of FET due to overcurrent. With the goal.
上記の課題を解決するために、本発明の一態様に係る過電流検出回路は、ＦＥＴに組み込まれた電流センスの出力電流を監視し、前記ＦＥＴの過電流を検出する過電流検出回路であって、フォトカプラと、前記出力電流が導入される第１の抵抗と、比較器とを備え、前記フォトカプラは、前記ＦＥＴのゲート電流に応じて二次側のスイッチをオン／オフするものであり、前記フォトカプラの二次側のスイッチは、前記第１の抵抗に並列に接続され、前記第１の抵抗の印加電圧が所定値を超えると、前記比較器により前記ＦＥＴの過電流が検出されたことを示す信号を出力することを特徴とする。 In order to solve the above problems, an overcurrent detection circuit according to one embodiment of the present invention is an overcurrent detection circuit that monitors an output current of a current sense incorporated in an FET and detects an overcurrent of the FET. A photocoupler, a first resistor to which the output current is introduced, and a comparator, and the photocoupler turns on/off the switch on the secondary side according to the gate current of the FET. Yes, the switch on the secondary side of the photocoupler is connected in parallel to the first resistor, and when the applied voltage of the first resistor exceeds a predetermined value, the comparator detects an overcurrent of the FET. It is characterized by outputting a signal indicating that it has been performed.
上記の課題を解決するために、本発明の一態様に係る電流出力回路は、前記過電流検出回路と、電流センスを組み込んだＦＥＴと、前記ＦＥＴのゲートドライブ回路とを備えることを特徴とする。 In order to solve the above problems, a current output circuit according to one embodiment of the present invention includes the overcurrent detection circuit, an FET incorporating current sense, and a gate drive circuit of the FET. ..
本発明の一態様の過電流検出回路によれば、簡易な構成でターンオン時のセンス電流Ｉｍの跳ね上がりによる過電流の誤検知を抑制でき、過電流によるＦＥＴの破壊を効果的に防止し得る過電流検出回路が実現できる。 According to the overcurrent detection circuit of one embodiment of the present invention, it is possible to suppress erroneous detection of overcurrent due to a jump of the sense current Im at turn-on with a simple configuration, and to effectively prevent destruction of the FET due to overcurrent. A current detection circuit can be realized.
また、本発明の一態様の電流出力回路によれば、同様の効果を奏する電流出力回路が実現できる。 Further, according to the current output circuit of one embodiment of the present invention, a current output circuit having the same effect can be realized.
〔実施形態１〕
以下に、図１〜２を用いて本発明の一実施形態が、詳細に説明される。
[Embodiment 1]
Below, one Embodiment of this invention is described in detail using FIGS.
図１は、実施形態１に係る過電流検出回路１０及び、過電流検出回路１０を用いた電流出力回路１を示す図である。電流出力回路１は、ＭＯＳ−ＦＥＴ２０と、ＭＯＳ−ＦＥＴ２０を制御するゲートドライブ回路３０、過電流検出回路１０とから構成される。
FIG. 1 is a diagram showing an
（ＭＯＳ−ＦＥＴの構成）
ＭＯＳ−ＦＥＴ２０は、外部との接続端子として、主ＦＥＴ素子Ｑのドレイン、ソース、ゲートにそれぞれ接続された、ドレイン端子Ｆｄ、ゲート端子Ｆｇ、ソース端子Ｆｓと、を備えている。通常、ドレイン端子Ｆｄは、負荷を通じて電源の正側に接続され、ソース端子Ｆｓは電源の負側に接続されて、使用される。
(Structure of MOS-FET)
The MOS-FET 20 includes a drain terminal Fd, a gate terminal Fg, and a source terminal Fs, which are connected to the drain, source, and gate of the main FET element Q, respectively, as external connection terminals. Normally, the drain terminal Fd is connected to the positive side of the power source through the load, and the source terminal Fs is connected to the negative side of the power source for use.
図１に示されるように、ＭＯＳ−ＦＥＴ２０は、主ＦＥＴ素子ＱとセンスＦＥＴ素子Ｑｍ（電流センス）とを備える。各々のドレインとゲートは、それぞれが並列接続されている。
As shown in FIG. 1, the MOS-
また、ＭＯＳ−ＦＥＴ２０は、センスＦＥＴ素子Ｑｍを流れるセンス電流Ｉｍ（電流センスの出力電流）を外部に取り出すための、センス端子対（センス端子Ｆｍとセンス端子Ｆｒ）を備えている。センス端子Ｆｒは、ソース端子Ｆｓと共通である。従って、必ずしもセンス端子Ｆｒがソース端子Ｆｓと独立して設けられている必要はない。 Further, the MOS-FET 20 includes a sense terminal pair (sense terminal Fm and sense terminal Fr) for extracting the sense current Im (current sense output current) flowing through the sense FET element Qm to the outside. The sense terminal Fr is common with the source terminal Fs. Therefore, the sense terminal Fr does not necessarily have to be provided independently of the source terminal Fs.
ＭＯＳ−ＦＥＴ２０では、センスＦＥＴ素子Ｑｍ用の電極面積が、主ＦＥＴ素子よりも極めて小さく構成されている。これにより、センスＦＥＴ素子Ｑｍのドレイン電流であるセンス電流Ｉｍが、主ＦＥＴ素子を流れるドレイン電流Ｉｄと比較して微小となる。具体例として、センス電流Ｉｍの大きさは、主ＦＥＴ素子を流れるドレイン電流Ｉｄの５万分の１程度である。
In the MOS-
このように、ＭＯＳ−ＦＥＴ２０は、図５を用いて説明されたＭＯＳ−ＦＥＴ５０と同様の構成を備えている。
As described above, the MOS-
（ゲートドライブ回路の構成）
ゲートドライブ回路３０は、ＭＯＳ−ＦＥＴ２０のゲート・ソース間をバイアスすることにより、ＭＯＳ−ＦＥＴ２０のオン／オフの制御を行う回路である。
(Structure of gate drive circuit)
The
ゲートドライブ回路３０はゲート制御信号の出力端子Ｄｏを備えている。ゲートドライブ回路３０は、出力端子Ｄｏの電圧をハイ（high：例えばゲート・ソース間電圧Ｖｇｓを＋１５Ｖ）またはロー（low：例えばゲート・ソース間電圧Ｖｇｓを−１５Ｖ）に制御することで、ＭＯＳ−ＦＥＴ２０のオン／オフの制御を行う。
The
また、ゲートドライブ回路３０は過電流信号入力端子Ｄｓを備えている。過電流信号入力端子Ｄｓに過電流が検出されたことを示す信号（例えばハイ信号）が入力されると、出力端子Ｄｏの出力をローとし、ＭＯＳ−ＦＥＴ２０をオフさせる。
The
（過電流検出回路の構成）
過電流検出回路１０は、ＭＯＳ−ＦＥＴ２０のセンス電流Ｉｍを監視し過大な負荷電流によるＭＯＳ−ＦＥＴ２０の不可逆的な破壊を防止することを基本的な機能とする回路である。
(Structure of overcurrent detection circuit)
The
過電流検出回路１０は、ＭＯＳ−ＦＥＴ２０からセンス電流Ｉｍを導入するためのモニタ端子対（モニタ端子Ｐｍとモニタ端子Ｐｒ）を備えている。電流出力回路１において、ＭＯＳ−ＦＥＴ２０のセンス端子Ｆｍ、センス端子Ｆｒがそれぞれ、過電流検出回路１０のモニタ端子Ｐｍ、モニタ端子Ｐｒに接続される。
The
また、過電流検出回路１０は、過電流が検出されたことを示す信号を出力するための過電流信号出力端子Ｐｓを備えている。電流出力回路１において、過電流検出回路１０の過電流信号出力端子Ｐｓは、ゲートドライブ回路３０の過電流信号入力端子Ｄｓに接続される。
Further, the
更に過電流検出回路１０は、ゲート信号入力端子Ｐｉと、ゲート信号出力端子Ｐｏとを備えている。電流出力回路１において、ゲートドライブ回路３０の出力端子Ｄｏは、過電流検出回路１０のゲート信号入力端子Ｐｉに接続される。過電流検出回路１０のゲート信号出力端子Ｐｏは、ＭＯＳ−ＦＥＴ２０のゲート端子Ｆｇに接続される。
Further, the
過電流検出回路１０の内部構成の詳細は、以下の通りである。
Details of the internal configuration of the
ゲート信号入力端子Ｐｉと、ゲート信号出力端子Ｐｏとを結合する線路は、２分岐されている。一方の線路には抵抗Ｒ１が設けられている。もう一方の線路には、フォトカプラＰＣの一次側（入力側）の発光素子と抵抗Ｒ２とが直列接続されて設けられている。なお、ゲート信号入力端子Ｐｉと、ゲート信号出力端子Ｐｏとを結合する線路は、ゲートドライブ回路３０がＭＯＳ−ＦＥＴ２０に対して出力するゲート制御信号に大きな影響は与えないように構成されている。
The line connecting the gate signal input terminal Pi and the gate signal output terminal Po is branched into two. A resistor R1 is provided on one line. The other line is provided with a light emitting element on the primary side (input side) of the photocoupler PC and a resistor R2 connected in series. The line connecting the gate signal input terminal Pi and the gate signal output terminal Po is configured so as not to have a great influence on the gate control signal output from the
抵抗Ｒ１と抵抗Ｒ２のそれぞれの抵抗値を調整することにより、ゲート信号入力端子Ｐｉからゲート信号出力端子Ｐｏを通じて流れるＭＯＳ−ＦＥＴ２０のゲート電流Ｉｇが、適宜に分流される。これによってゲート信号入力端子Ｐｉから入力されたゲート電流Ｉｇの値が、ある所定の値を超えたときにフォトカプラＰＣの二次側のスイッチ（フォトトランジスタ）がオンとなるように調整されている。また、ゲート電流Ｉｇの値が、当該所定値以下となったときに、フォトカプラＰＣの二次側のスイッチはオフとなる。
By adjusting the resistance value of each of the resistors R1 and R2, the gate current Ig of the MOS-
モニタ端子対（モニタ端子Ｐｍとモニタ端子Ｐｒ）間には、シャント抵抗Ｒｓ（第１の抵抗）が接続されている。また、フォトカプラＰＣの二次側のスイッチと抵抗Ｒｘ（第２の抵抗）とを直列接続した線路が、シャント抵抗Ｒｓに並列に接続されている。 A shunt resistor Rs (first resistor) is connected between the monitor terminal pair (monitor terminal Pm and monitor terminal Pr). A line in which the switch on the secondary side of the photocoupler PC and the resistor Rx (second resistor) are connected in series is connected in parallel to the shunt resistor Rs.
シャント抵抗Ｒｓの高電位側であるセンス端子Ｆｍは、比較器１１の一方の入力に接続されている。比較器１１の他方の入力には、所定の閾値電圧Ｖｔｈが印加される。比較器１１の出力端子は、過電流信号出力端子Ｐｓに接続されている。
The sense terminal Fm on the high potential side of the shunt resistor Rs is connected to one input of the
このような構成により、モニタ端子対間の電圧Ｖｍ（シャント抵抗Ｒｓの印加電圧）が、所定の閾値電圧Ｖｔｈより大きいとき、比較器１１は過電流信号出力端子Ｐｓに、ゲートドライブ回路３０に過電流が検出されたことを示す信号（例えばハイ信号）を出力する。逆に、モニタ端子対間の電圧Ｖｍが、所定の閾値電圧Ｖｔｈより小さいとき、比較器１１は過電流が検出されてないことを示す信号（例えばロー信号）を出力する。
With such a configuration, when the voltage Vm between the monitor terminal pair (the voltage applied to the shunt resistor Rs) is larger than the predetermined threshold voltage Vth, the
過電流検出回路１０のモニタ端子対間のインピーダンスは、フォトカプラＰＣがオフ動作のとき、シャント抵抗Ｒｓの抵抗値に等しい。また、フォトカプラＰＣがオン動作のとき、抵抗Ｒｘとシャント抵抗Ｒｓとを並列接続した抵抗値にほぼ等しい（更に厳密には、スイッチの内部抵抗を考慮すればよい）。よって、フォトカプラＰＣがオン動作のときに、モニタ端子対間のインピーダンスは小さくなる。
The impedance between the monitor terminal pair of the
このように、過電流検出回路１０では、ゲート電流Ｉｇに基づくフォトカプラＰＣのオン／オフによって、モニタ端子対間のインピーダンスが変化する構成となっている。
As described above, the
（過電流検出回路の動作）
次に、過電流検出回路１０の具体的な動作について説明する。
(Operation of overcurrent detection circuit)
Next, a specific operation of the
図２は、電流出力回路１の各部における信号の波形を示す図である。図において、ＭＯＳ−ＦＥＴ２０のゲート・ソース間電圧Ｖｇｓ、ゲート電流Ｉｇ、フォトカプラＰＣの動作の状態、ドレイン電流Ｉｄ、センス電流Ｉｍ、モニタ端子対間の電圧Ｖｍ（シャント抵抗Ｒｓに印加されている電圧）が表示されている。
FIG. 2 is a diagram showing a waveform of a signal in each part of the current output circuit 1. In the figure, the gate-source voltage Vgs of the MOS-
ゲートドライブ回路３０により、時刻Ｔｓにおいて、ゲート・ソース間電圧Ｖｇｓがローからハイになり、ＭＯＳ−ＦＥＴ２０がターンオンする。
At time Ts, the
ＭＯＳ−ＦＥＴ２０がターンオンする際には、ＭＯＳ−ＦＥＴ２０のゲート容量を充電する電流（ゲート容量充電電流）が流れる。そのため、ゲート電流Ｉｇは、ターンオン時に過渡的に大きな電流が流れる波形となっている。
When the MOS-
すると、フォトカプラＰＣが、ターンオン時の過渡状態で一時的にオンとなる。 Then, the photocoupler PC is temporarily turned on in the transient state at turn-on.
負荷電流であるドレイン電流Ｉｄは、ＭＯＳ−ＦＥＴ２０がオンとなると流れ始める。ここで、時刻Ｔｓ後の時刻Ｔｏにおいて、負荷側の何らかの異常により、負荷電流が増大し始め、時間を追うにつれて更に増大を続けるケースを考える。ドレイン電流Ｉｄの波形は、このケースを考慮した波形である。
The drain current Id, which is the load current, starts flowing when the MOS-
センス電流Ｉｍは、そのようなドレイン電流Ｉｄに原則比例する電流であるが、図６を用いて説明されたように、ターンオン時には、跳ね上がり、過渡的に大きな値となる。そのため、センス電流Ｉｍの波形は、ドレイン電流Ｉｄの波形形状に、ターンオン時のサージ状波形を加算したような、図２に示された波形となる。 The sense current Im is a current that is in principle proportional to the drain current Id, but as described with reference to FIG. 6, the sense current Im jumps up at the time of turn-on and has a transiently large value. Therefore, the waveform of the sense current Im becomes the waveform shown in FIG. 2 as if the surge-like waveform at the time of turn-on is added to the waveform shape of the drain current Id.
上述のように、モニタ端子対間のインピーダンスは、フォトカプラＰＣがオン動作のときに、オフ動作のときよりも小さいものとなる。従って、図２に示すケースにおいては、ターンオン時に一時的に（時刻Ｔｓからの一時的な期間）当該インピーダンスが小さくななっている。 As described above, the impedance between the pair of monitor terminals is smaller when the photocoupler PC is in the on operation than when it is in the off operation. Therefore, in the case shown in FIG. 2, the impedance is temporarily reduced at turn-on (temporary period from time Ts).
モニタ端子対間の電圧Ｖｍ（シャント抵抗Ｒｓの印加電圧）の波形は、期間の大部分であるフォトカプラＰＣがオフ動作となる状態のときに、センス電流Ｉｍに比例する波形である。しかし上述のインピーダンスの変化により、ターンオン時の一時的な期間のみ、より小さい比例係数でセンス電流Ｉｍに比例する（小さい電圧となる）ような、図２に示されるものとなる。 The waveform of the voltage Vm (applied voltage of the shunt resistor Rs) between the monitor terminal pair is a waveform proportional to the sense current Im when the photocoupler PC is in the off operation for most of the period. However, due to the above-described change in impedance, the one shown in FIG. 2 is proportional to the sense current Im with a smaller proportional coefficient (smaller voltage) only during the temporary period at turn-on.
つまり、モニタ端子対間の電圧Ｖｍの波形では、フォトカプラＰＣが一時的にオン動作となることによって、センス電流Ｉｍの跳ね上がりによる影響が抑制されるように作用している。 That is, in the waveform of the voltage Vm between the monitor terminal pair, the photocoupler PC is temporarily turned on, so that the influence of the jump of the sense current Im is suppressed.
時刻Ｔｄからしばらく経て、ドレイン電流Ｉｄが更に増大すると、時刻Ｔｄにて、モニタ端子対間の電圧Ｖｍが閾値電圧Ｖｔｈに達する。すると、比較器１１の出力（過電流信号出力端子Ｐｓ）が、過電流が検出されていないことを示す信号（例えばロー信号）から、過電流が検出されたことを示す信号（例えばハイ信号）に変化し、ゲートドライブ回路３０の制御により、ＭＯＳ−ＦＥＴ２０がターンオフする。
When the drain current Id further increases after a while from the time Td, the voltage Vm between the monitor terminal pair reaches the threshold voltage Vth at the time Td. Then, the output of the comparator 11 (the overcurrent signal output terminal Ps) is a signal (for example, a low signal) indicating that the overcurrent is not detected, and a signal (for example, a high signal) indicating that the overcurrent is detected. The MOS-
こうして、過大な負荷電流（ドレイン電流Ｉｄ）によるＭＯＳ−ＦＥＴ２０の破壊が未然に防止される。
In this way, destruction of the MOS-
（比較例との比較と効果）
過電流検出回路１０は、ゲート電流Ｉｇに応じ、モニタ端子対間のインピーダンスがスイッチする構成、すなわち、センス電流Ｉｍをモニタ端子対間の電圧Ｖｍに変換する係数がスイッチする構成を有している。このことは換言すると、ゲート電流Ｉｇに応じて、過電流の検出閾値がスイッチする構成を備えているということである。
(Comparison with comparative examples and effects)
The
比較のため、モニタ端子対間のインピーダンスがスイッチするこのような構成は有していない、比較例の過電流検出回路の動作について説明する。 For comparison, the operation of the overcurrent detection circuit of the comparative example which does not have such a configuration in which the impedance between the monitor terminal pair is switched will be described.
図３は、比較例の過電流検出回路４０を用いた電流出力回路３を示す図である。ＭＯＳ−ＦＥＴ２０及びゲートドライブ回路３０は、実施形態１の電流出力回路１におけるものと同じである。比較例の過電流検出回路４０は、ゲート電流Ｉｇをモニタする機能は有していないため、ゲートドライブ回路３０の出力端子Ｄｏは、ＭＯＳ−ＦＥＴ２０のゲート端子Ｆｇに直接接続される。比較例の過電流検出回路４０は、実施形態１に係る過電流検出回路１０とは異なり、ゲート信号入力端子Ｐｉ、ゲート信号出力端子Ｐｏは備えていない。
FIG. 3 is a diagram showing a
比較例の過電流検出回路４０のモニタ端子対（モニタ端子Ｐｍとモニタ端子Ｐｒ）間には、シャント抵抗Ｒｓが接続されている。モニタ端子対のインピーダンスは、シャント抵抗Ｒｓの抵抗値に等しく一定である。過電流検出回路４０では、シャント抵抗Ｒｓをセンス電流Ｉｍが流れることにより生じたモニタ端子対間の電圧Ｖｍが、比較器４１にて閾値電圧Ｖｔｈと比較されて、過電流の検出を実行する。
A shunt resistor Rs is connected between the monitor terminal pair (monitor terminal Pm and monitor terminal Pr) of the
図４は、比較例の過電流検出回路４０を用いた電流出力回路３の各部における信号の波形を示す図である。図において、ＭＯＳ−ＦＥＴ２０のゲート・ソース間電圧Ｖｇｓ、ドレイン電流Ｉｄ、センス電流Ｉｍ及びモニタ端子対間の電圧Ｖｍが表示されている。なお、モニタ端子対間の電圧Ｖｍはセンス電流Ｉｍに比例する波形であるので、図４において、同じ波形形状のものとして示されている。
FIG. 4 is a diagram showing a signal waveform in each part of the
ゲートドライブ回路３０により、時刻Ｔｓにおいて、ゲート・ソース間電圧Ｖｇｓがローからハイになり、ＭＯＳ−ＦＥＴ２０がターンオンする。
At time Ts, the
負荷電流であるドレイン電流Ｉｄは、ＭＯＳ−ＦＥＴ２０がオンとなると流れ始める。ここで、図２のケースと同様に、時刻Ｔｓ後の時刻Ｔｏにおいて、負荷側の何らかの異常により、負荷電流が増大し始め、時間を追うにつれて更に増大を続けるケースを考える。ドレイン電流Ｉｄの波形は、このケースを考慮した波形である。
The drain current Id, which is the load current, starts flowing when the MOS-
するとセンス電流Ｉｍの波形は、図４に示されるものとなる。 Then, the waveform of the sense current Im becomes as shown in FIG.
ターンオン時のセンス電流Ｉｍの跳ね上がりによる過電流の誤検知を防止するために、閾値電圧Ｖｔｈの設定は、センス電流Ｉｍの跳ね上がりに対応するＶｍの過渡値よりも大きくせざるを得ない。すると、図４に示されるように、過電流を検出するドレイン電流Ｉｄのレベルは大きめにならざるを得ない。なお、図４の状態よりも更に閾値電圧Ｖｔｈの設定を小さくすると、ターンオン時にモニタ端子対間の電圧Ｖｍが閾値電圧Ｖｔｈを超えてしまい誤検知によりＭＯＳ−ＦＥＴ２０をオフさせてしまうこととなってしまう。
In order to prevent erroneous detection of overcurrent due to the jump of the sense current Im at turn-on, the threshold voltage Vth must be set higher than the transient value of Vm corresponding to the jump of the sense current Im. Then, as shown in FIG. 4, the level of the drain current Id for detecting the overcurrent must be increased. If the threshold voltage Vth is set smaller than that in the state of FIG. 4, the voltage Vm between the monitor terminal pairs exceeds the threshold voltage Vth at turn-on, and the MOS-
図２と図４とを比較すれば明らかなように、このことは、異常電流が開始した時刻Ｔｏから、過電流検出によりＭＯＳ−ＦＥＴ２０が強制オフされる時刻Ｔｄに至る期間が、長くなってしまう事態をも引き起こす。すると、過電流による熱エネルギーによってＭＯＳ−ＦＥＴ２０の破壊が生じやすい状態となる。つまり、ＭＯＳ−ＦＥＴ２０の破壊を防止するためには、負荷電流の瞬時値を所定値以下に保つことの他、過電流の状態の期間を短期間で終了させることが重要である。
As is clear from comparison between FIG. 2 and FIG. 4, this means that the period from the time To at which the abnormal current starts to the time Td at which the MOS-
実施形態１に係る過電流検出回路１０では、ターンオン時にセンス電流Ｉｍの跳ね上がりが発生する際には、比較器１１に入力される電圧Ｖｍが一時的に小さくされている。よって、ターンオン時のセンス電流Ｉｍの跳ね上がりによる誤検知の影響が抑制されるから、過電流の検出のレベルを無用に大きくする必要はない。よって、過電流の検出のレベルを適正に設定でき、また、そのため過電流の発生を速やかに検出できるから、過電流によるＭＯＳ−ＦＥＴ２０の破壊を効果的に防止し得る。
In the
また、過電流検出回路１０においては、ゲート制御信号の通過する線路（ゲート信号入力端子Ｐｉからゲート信号出力端子Ｐｏに至る線路）は、過電流を検出する線路（比較器１１に信号を入力する側の線路）とはフォトカプラＰＣによって絶縁されている。従って、過電流検出回路１０がゲート制御信号に与える影響は小さくできる。
In the
更に、特許文献１の従来技術の過電流検出回路では、センス電流Ｉｍの跳ね上がりの影響を抑止するために、ゲートドライブ回路との同期と、そのためのロジック回路が必要であった。しかし、実施形態１に係る過電流検出回路１０では、そのようなロジック回路は不要であり、回路構成が簡易である。従って、より低コストな回路構成で、センス電流Ｉｍの跳ね上がりの影響を抑止することが可能である。
Further, in the prior art overcurrent detection circuit of Patent Document 1, in order to suppress the influence of the sense current Im jumping up, synchronization with the gate drive circuit and a logic circuit therefor are necessary. However, the
フォトカプラＰＣのオン動作時にモニタ端子対間のインピーダンスを低減する度合いについては、抵抗Ｒｘの抵抗値を選択することにより、調整が可能である。なお、フォトカプラＰＣの２次側のスイッチに直列に接続されている抵抗Ｒｘは必ずしも設けられている必要はない。 The degree to which the impedance between the monitor terminal pair is reduced when the photocoupler PC is turned on can be adjusted by selecting the resistance value of the resistor Rx. The resistor Rx connected in series to the switch on the secondary side of the photocoupler PC does not necessarily have to be provided.
フォトカプラＰＣのオン動作時にモニタ端子対間のインピーダンスを低減する度合いが大きければ、ターンオン時に過電流の検知のレベルが大きくなる（過電流の検知の感度が悪くなる）。逆に、インピーダンスを低減する度合いが小さければ、ターンオン時に過電流の検知のレベルが小さくなる（検知の感度が鋭敏になる）。これらは、ターンオン時のセンス電流Ｉｍの跳ね上がりの状態と、フォトカプラＰＣのオン動作時のタイミングでの過電流の検知の必要性に応じて、適宜に設定すればよい。 If the degree of reducing the impedance between the pair of monitor terminals during the ON operation of the photocoupler PC is large, the level of overcurrent detection at turn-on becomes high (the sensitivity of overcurrent detection becomes poor). On the contrary, if the degree of reducing the impedance is small, the level of overcurrent detection at the time of turn-on becomes small (sensitivity of detection becomes sharp). These may be appropriately set depending on the state of the sense current Im jumping up at the time of turn-on and the necessity of detecting an overcurrent at the timing of the on-operation of the photocoupler PC.
このように、特許文献１の従来技術とは異なり、過電流検出回路１０では、フォトカプラＰＣの２次側のスイッチに直列に接続されている抵抗Ｒｘの値を適宜に設定することで、ターンオン時のセンス電流Ｉｍの跳ね上がりの際にも、過電流を検出することが可能となる。
As described above, unlike the prior art of Patent Document 1, in the
以上、発明の詳細な説明において、主回路に流れる負荷電流に比例したセンス電流を出力する機能を有したＭＯＳ−ＦＥＴについて説明された。しかしながら、本発明の適用はＭＯＳ−ＦＥＴに限定されるものではなく、その他のＦＥＴや、ＩＧＢＴ（Insulated Gate Bipolar Transistor：絶縁ゲートバイポーラ型トランジスタ）、その他のトランジスタのための過電流検出回路においても同様に適用できるものである、
〔まとめ〕
本発明の態様１に係る過電流検出回路は、ＦＥＴ（ＭＯＳ−ＦＥＴ２０）に組み込まれた電流センス（センスＦＥＴ素子Ｑｍ）の出力電流（センス電流Ｉｍ）を監視し、前記ＦＥＴの過電流を検出する過電流検出回路であって、フォトカプラと、前記出力電流が導入される第１の抵抗（シャント抵抗Ｒｓ）と、比較器とを備え、前記フォトカプラは、前記ＦＥＴのゲート電流に応じて二次側のスイッチをオン／オフするものであり、前記フォトカプラの二次側のスイッチは、前記第１の抵抗に並列に接続され、前記第１の抵抗の印加電圧が所定値を超えると、前記比較器により前記ＦＥＴの過電流が検出されたことを示す信号を出力することを特徴とする。
In the detailed description of the invention, the MOS-FET having the function of outputting the sense current proportional to the load current flowing in the main circuit has been described above. However, the application of the present invention is not limited to MOS-FETs, and the same applies to other FETs, IGBTs (Insulated Gate Bipolar Transistors), and overcurrent detection circuits for other transistors. Which is applicable to
[Summary]
The overcurrent detection circuit according to the first aspect of the present invention monitors the output current (sense current Im) of the current sense (sense FET element Qm) incorporated in the FET (MOS-FET 20) and detects the overcurrent of the FET. And a photo-coupler, a first resistor (shunt resistor Rs) into which the output current is introduced, and a comparator, the photo-coupler depending on the gate current of the FET. A switch on the secondary side is turned on/off, and the switch on the secondary side of the photocoupler is connected in parallel to the first resistor, and when the applied voltage of the first resistor exceeds a predetermined value. The comparator outputs a signal indicating that the overcurrent of the FET has been detected.
上記の構成によれば、簡易な構成でターンオン時のセンス電流Ｉｍの跳ね上がりによる過電流の誤検知を抑制でき、過電流によるＦＥＴの破壊を効果的に防止し得る過電流検出回路が実現できる。 According to the above configuration, it is possible to realize an overcurrent detection circuit that can prevent erroneous detection of an overcurrent due to a jump of the sense current Im at turn-on with a simple configuration, and can effectively prevent the FET from being destroyed due to the overcurrent.
本発明の態様２に係る過電流検出回路は上記態様１において、前記ＦＥＴのターンオン時に発生するゲート容量充電電流により、前記フォトカプラが二次側のスイッチをオンとするように構成されていることを特徴とする。 The overcurrent detection circuit according to the second aspect of the present invention is configured such that, in the first aspect, the photocoupler turns on the switch on the secondary side by the gate capacitance charging current generated when the FET is turned on. Is characterized by.
上記の構成によれば、ターンオン時に一時的に過電流の検出閾値がスイッチすることにより、ターンオン時のセンス電流Ｉｍの跳ね上がりによる過電流の誤検知を効果的に抑制
できる。
According to the above configuration, the overcurrent detection threshold value is temporarily switched at the time of turn-on, so that the erroneous detection of the overcurrent due to the jump of the sense current Im at the time of turn-on can be effectively suppressed.
本発明の態様３に係る過電流検出回路は上記態様１または２において、前記フォトカプラの一次側への入力が、前記ゲート電流が分流された電流であることを特徴とする。
The overcurrent detection circuit according to
上記の構成によれば、フォトカプラの二次側のスイッチをオン／オフするゲート電流の境界値を、適切に調整できる。 According to the above configuration, the boundary value of the gate current that turns on/off the switch on the secondary side of the photocoupler can be appropriately adjusted.
本発明の態様４に係る過電流検出回路は上記態様１から３のいずれかにおいて、前記フォトカプラの二次側のスイッチに直列に接続される第２の抵抗（抵抗Ｒｘ）を備えることを特徴とする。 The overcurrent detection circuit according to aspect 4 of the present invention is characterized in that, in any one of aspects 1 to 3 above, the overcurrent detection circuit includes a second resistor (resistor Rx) connected in series to a switch on the secondary side of the photocoupler. And
上記の構成によれば、フォトカプラの二次側のスイッチがオンした際の過電流の検出のレベルの低減の度合いを適切に調整できる。 According to the above configuration, it is possible to appropriately adjust the degree of reduction in the level of overcurrent detection when the switch on the secondary side of the photocoupler is turned on.
本発明の態様５に係る電流出力回路は、上記態様１から４のいずれかの過電流検出回路と、電流センスを組み込んだＦＥＴ（ＭＯＳ−ＦＥＴ２０）と、前記ＦＥＴのゲートドライブ回路とを備える。 A current output circuit according to a fifth aspect of the present invention includes the overcurrent detection circuit according to any one of the first to fourth aspects, an FET (MOS-FET 20) incorporating current sense, and a gate drive circuit for the FET.
上記の構成によれば、簡易な構成でターンオン時のセンス電流Ｉｍの跳ね上がりによる過電流の誤検知を抑制でき、過電流によるＦＥＴの破壊を効果的に防止し得る電流出力回路が実現できる。 According to the above configuration, an erroneous detection of an overcurrent due to a jump of the sense current Im at turn-on can be suppressed with a simple configuration, and a current output circuit that can effectively prevent the destruction of the FET due to the overcurrent can be realized.
本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。 The present invention is not limited to the above-described embodiments, and various modifications can be made within the scope of the claims, and an embodiment obtained by appropriately combining the disclosed technical means is also a technique of the present invention. It is included in the target range.
１ 電流出力回路
１０ 過電流検出回路
１１ 比較器
Ｒ１、Ｒ２ 抵抗
ＰＣ フォトカプラ
Ｒｓ シャント抵抗（第１の抵抗）
Ｒｘ 抵抗（第２の抵抗）
Ｐｉ ゲート信号入力端子
Ｐｏ ゲート信号出力端子
Ｐｍ、Ｐｒ モニタ端子
Ｐｓ 過電流信号出力端子
２０ ＭＯＳ−ＦＥＴ（ＦＥＴ）
Ｑ 主ＦＥＴ素子
Ｑｍ センスＦＥＴ素子（電流センス）
Ｆｄ ドレイン端子
Ｆｇ ゲート端子
Ｆｓ ソース端子
Ｆｍ、Ｆｒ センス端子
３０ ゲートドライブ回路
Ｄｓ 過電流信号入力端子
Ｄｏ 出力端子
Ｉｄ ドレイン電流
Ｉｇ ゲート電流
Ｉｍ センス電流（電流センスの出力電流）
Ｖｇｓ ゲート・ソース間電圧
Ｖｍ モニタ端子対間の電圧（第１の抵抗の印加電圧）
Ｖｔｈ 閾値電圧
1
Rx resistance (second resistance)
Pi gate signal input terminal Po gate signal output terminal Pm, Pr monitor terminal Ps overcurrent
Q Main FET element Qm Sense FET element (current sense)
Fd drain terminal Fg gate terminal Fs source terminal Fm,
Vgs Gate-source voltage Vm Voltage between monitor terminal pair (voltage applied to first resistor)
Vth threshold voltage
Claims (5)
フォトカプラと、前記出力電流が導入される第１の抵抗と、比較器とを備え、
前記フォトカプラは、前記ＦＥＴのゲート電流に応じて二次側のスイッチをオン／オフするものであり、
前記フォトカプラの二次側のスイッチは、前記第１の抵抗に並列に接続され、
前記第１の抵抗の印加電圧が所定値を超えると、前記比較器により前記ＦＥＴの過電流が検出されたことを示す信号を出力することを特徴とする、過電流検出回路。 An overcurrent detection circuit for monitoring an output current of a current sense incorporated in an FET and detecting an overcurrent of the FET,
A photocoupler, a first resistor into which the output current is introduced, and a comparator,
The photocoupler turns on/off a switch on the secondary side according to a gate current of the FET,
A switch on the secondary side of the photocoupler is connected in parallel to the first resistor,
An overcurrent detection circuit, which outputs a signal indicating that an overcurrent of the FET has been detected by the comparator when the applied voltage of the first resistor exceeds a predetermined value.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019020722A JP2020129867A (en) | 2019-02-07 | 2019-02-07 | Overcurrent detection circuit and current output circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019020722A JP2020129867A (en) | 2019-02-07 | 2019-02-07 | Overcurrent detection circuit and current output circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2020129867A true JP2020129867A (en) | 2020-08-27 |
Family
ID=72174959
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019020722A Pending JP2020129867A (en) | 2019-02-07 | 2019-02-07 | Overcurrent detection circuit and current output circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2020129867A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022193881A1 (en) * | 2021-03-19 | 2022-09-22 | 大唐恩智浦半导体（徐州）有限公司 | Current detection circuit for monitoring current source, and integrated circuit |
-
2019
- 2019-02-07 JP JP2019020722A patent/JP2020129867A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022193881A1 (en) * | 2021-03-19 | 2022-09-22 | 大唐恩智浦半导体（徐州）有限公司 | Current detection circuit for monitoring current source, and integrated circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8729929B2 (en) | Gate driving circuit | |
| TWI448029B (en) | A system and method for protecting a power conversion system under open circuit and / or short circuit conditions | |
| JP6632794B2 (en) | System for powering a load coupled from an input node to an output node | |
| TWI484710B (en) | Electronic fuse apparatus and method of operating the same | |
| JP6217862B2 (en) | Semiconductor device | |
| US20190158083A1 (en) | Drive circuit and power module including the same | |
| US10177649B1 (en) | Power conversion apparatus and synchronous rectification circuit thereof | |
| US10992124B2 (en) | Short circuit protection circuit for semiconductor switching element | |
| US20130094114A1 (en) | Control apparatus for switching device | |
| US9300207B2 (en) | Switching control circuit and control method thereof | |
| US9660636B2 (en) | Drive device | |
| US10033370B2 (en) | Circuit and method for driving a power semiconductor switch | |
| CN106100008B (en) | Battery device and method for manufacturing battery device | |
| US9203119B2 (en) | Battery device | |
| US11545972B2 (en) | Overcurrent protection circuit for switching element turned on and off based on control voltage | |
| JP2013078203A (en) | Power source failure detection circuit and power source failure detection method | |
| US20180145668A1 (en) | Voltage clamping circuit | |
| US9628073B2 (en) | Current control circuit | |
| JP2020129867A (en) | Overcurrent detection circuit and current output circuit | |
| KR20150068310A (en) | Battery state monitoring circuit and battery device | |
| US11929666B2 (en) | Gate drive circuit and power conversion device | |
| JP2000013991A (en) | Method and circuit for limiting overcurrent using mosfet switch | |
| JP2020129866A (en) | Overcurrent detection circuit and current output circuit | |
| WO2021048973A1 (en) | Overcurrent protection circuit and switching circuit | |
| KR101147258B1 (en) | A positive direct current source overload cutoff circuit |