KR101147258B1 - A positive direct current source overload cutoff circuit - Google Patents

A positive direct current source overload cutoff circuit Download PDF

Info

Publication number
KR101147258B1
KR101147258B1 KR1020120004871A KR20120004871A KR101147258B1 KR 101147258 B1 KR101147258 B1 KR 101147258B1 KR 1020120004871 A KR1020120004871 A KR 1020120004871A KR 20120004871 A KR20120004871 A KR 20120004871A KR 101147258 B1 KR101147258 B1 KR 101147258B1
Authority
KR
South Korea
Prior art keywords
overload
power
power supply
unit
transistor
Prior art date
Application number
KR1020120004871A
Other languages
Korean (ko)
Inventor
곽영환
김성근
Original Assignee
주식회사 빅솔론
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 빅솔론 filed Critical 주식회사 빅솔론
Priority to KR1020120004871A priority Critical patent/KR101147258B1/en
Application granted granted Critical
Publication of KR101147258B1 publication Critical patent/KR101147258B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/08—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess current
    • H02H3/087—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess current for dc applications
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16504—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the components employed
    • G01R19/16523—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the components employed using diodes, e.g. Zener diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Emergency Protection Circuit Devices (AREA)
  • Dc-Dc Converters (AREA)

Abstract

PURPOSE: A positive direct current source overload cutoff circuit fundamentally secluding the power supply is provided to prevent the breakdown or fire on a circuit. CONSTITUTION: A positive direct current source overload cutoff circuit comprises the following: an external power supplying device(12) supplying external power; a power supplying unit supplying and secluding power; an initial overload detecting unit(13) detecting the supply of the power; an overload seclude maintaining unit(14) fundamentally secluding the power supply; and an overload detecting unit(16) detecting the overload state.

Description

포지티브 직류전원 과부하 차단회로{A Positive Direct Current Source Overload Cutoff Circuit}Positive Direct Current Source Overload Cutoff Circuit

본 발명은 포지티브 직류전원 과부하 차단회로에 관한 것으로, 특히, 포지티브 직류 전원을 사용하는 시스템에서 부하단의 과부하 조건시 입력 전원을 차단하고 이 차단 상태를 유지함으로써, 2차 불량을 사전에 방지하고자 하는 포지티브 직류전원 과부하 차단회로에 관한 것이다.
The present invention relates to a positive DC power overload cut-off circuit, and in particular, in a system using a positive DC power supply, in order to prevent secondary failures in advance by shutting off the input power and maintaining the cut-off state during an overload condition of the load stage. It relates to a positive DC power overload breaking circuit.

직류 전원을 공급 및 차단하기 위해 금속 산화물 전계 효과 트랜지스터(이하, 트랜지스터라 함)를 구비하고, 이를 통해 출력단의 과부하를 검출하여 이를 제어하는 부하 검출부와 상기 과부하의 검출 이후 전원을 지속적으로 차단해주는 차단 유지부가 필요하다.A metal oxide field effect transistor (hereinafter referred to as a transistor) is provided to supply and cut off DC power, and the load detection unit detects and controls the overload of the output terminal through this, and the cut-off that continuously cuts off the power after the detection of the overload. Maintenance is needed.

그런데, 종래부터 과부하를 차단하는 기술들은 과부하의 검출 후 입력 전원을 차단하지만, 차단 이후 부하가 낮아지면 전원을 다시 공급하게 되고, 부하가 다시 상승하면 전원을 다시 차단하는 방식으로, 이 방식은 반도체 스위칭 부품을 사용한 시스템에서는 부품의 파괴를 가져올 수 있다.However, conventionally, overload blocking technologies cut off the input power after the detection of the overload, but when the load decreases after the interruption, the power is supplied again, and when the load rises again, the power is cut off again. In systems with switching components, the components can be destroyed.

종래의 기술은 퓨즈를 사용하거나 정온도 계수(Positive Temperature Coeff -icient, 이하, PTC 라함) 써미스터(Thermistor)를 이용하는 방식이 대부분이다. 하지만, 퓨즈의 경우 회로를 원천적으로 차단하는 것은 본 특허 기술과 동일하나, 퓨즈의 파괴와 그에 따른 교체 비용 및 시간이 발생하는 단점이 있으며, 퓨즈의 용량에 따라 과전류를 보호하지 못하는 등의 문제점을 가지고 있다. The prior art is mostly using a fuse or a positive temperature coefficient (PTC) thermistor. However, in the case of a fuse, blocking the circuit at the source is the same as that of the patented technology, but there is a disadvantage in that the fuse is destroyed and its replacement cost and time are generated. Have.

또한, PTC의 경우 일정 온도를 넘게 되면 온도가 급격하게 증가하는 현상을 이용한 써미스터(thermistor)이기 때문에 온도 상승에 의해 차단된 전류가 다시 온도가 떨어지면서 전원단 쇼트(short)로 인해 발생하는 과부하 조건에 의해 다시 과전류가 발생하게 되고 다시 온도가 상승하여 차단하는 특성을 가지고 있다. In addition, PTC is a thermistor that uses a phenomenon in which the temperature increases rapidly when a certain temperature is exceeded. Thus, an overload condition caused by a power short is generated when the current cut by the temperature drops again. By the overcurrent is generated again and the temperature rises again has the characteristic of blocking.

하지만, 이러한 반복적인 회로의 차단/도통을 통해 점차적인 부품 손상과 이에 의한 영구적 부품 파괴의 결과를 가져올 수 있다. 이로 인한 A/S 비용 및 시간은 상승하게 되어 제조사의 부담으로 다가오고 있다.However, breaking / conducting these repetitive circuits can result in gradual component damage and thus permanent component destruction. As a result, after-sales cost and time have risen, the burden on the manufacturer is approaching.

직류 전원을 사용하는 시스템에서 오(誤)설계, 오(誤)생산, 오(誤)사용 및 열악한 사용 환경 등에서 뜻하지 않는 오동작에 의한 과부하로 인해 제품의 손상 및 화재 등으로 인명 및 재산 피해가 발생할 수 있다.In a system using DC power, overload due to unintentional malfunctions in misdesign, misproduction, misuse and poor use environment may cause product damage and fire, resulting in personal and property damage. Can be.

상술한 바와 같은 문제점으로 부하단 과부하로 인한 부품 파괴나 소손과 같은 문제점을 해결하기 위해서는 입력 전원을 완전하게 차단하여 주는 회로가 필요로 하게 되었다.In order to solve problems such as component breakdown and burnout due to overload load due to the problems described above, a circuit for completely cutting off the input power is required.

이러한 배경에서, 과부하를 검출한 이후 입력되는 전원을 차단하고, 이 차단 상태를 유지시킬 필요성이 요구되고 있다.In this background, there is a need to cut off the power input after detecting an overload and to maintain this cutoff state.

이러한 제어회로의 경우, 전원을 차단하는 스위칭 부품(Q1)인 FET나 TR(트랜지스터)이 과부하에 의해 파괴되어 그 결과, 내부 PN 접합부가 쇼트되어, 더 이상의 스위칭 동작을 할 수 없는 통전 상태가 되고, 이로 인한 지속적인 과부하로 인해 부하단의 2차 피해가 발생하거나 전원 공급장치(EPS: External Power Source)의 파괴의 문제점이 발생할 수 있다.
In the case of such a control circuit, the FET or TR (transistor), which is the switching component Q1 that cuts off the power supply, is destroyed by overload, and as a result, the internal PN junction is shorted, so that no switching operation can be performed. As a result, continuous overload may result in secondary damage of the load stage or the destruction of an external power source (EPS).

상기 문제점을 해소하기 위해 안출된 본 발명은 과부하에 의한 완전하고 안정적인 전원 차단을 실현하기 위한 포지티브 직류전원 과부하 차단회로를 제공함에 그 목적이 있다.
The present invention devised to solve the above problems is to provide a positive DC power overload cut-off circuit for realizing complete and stable power cut off by overload.

상기 목적을 달성하기 위한 본 발명의 포지티브 직류전원 과부하 차단회로는 외부의 전원을 공급하는 외부전원 공급장치, 상기 외부전원 공급장치로부터 출력되는 신호에 근거하여 전원의 공급 및 차단 역할을 하는 전원 공급부, 상기 전원 공급부로부터 출력되는 신호에 근거하여 동작하는 부하부, 상기 부하부에 과부하가 있는 상태에서 전원이 공급될때, 이 상태를 검출하는 초기 과부하 검출부, 상기 부하부에 과부하 발생시에 상기 전원 공급부에　의해 반복적인 전원 공급이 되지 않도록 전원 공급을 원천적으로 차단해 주는　과부하 차단 유지부, 상기 부하부의 과부하 상태를 검출하여 상기 전원 공급부를 제어하는 제어신호를 출력하는 과부하 검출부를 포함한다.Positive DC power overload cut-off circuit of the present invention for achieving the above object is an external power supply for supplying external power, a power supply that serves to supply and cut off the power based on the signal output from the external power supply, A load unit operating on the basis of a signal output from the power supply unit, an initial overload detection unit that detects this state when power is supplied while the load unit is overloaded, and by the power supply unit when the load unit is overloaded It includes an overload cut-off holding unit for blocking the power supply at the source to avoid repeated power supply, and an overload detection unit for detecting an overload state of the load unit to output a control signal for controlling the power supply unit.

또한, 상기 초기 과부하 검출부는 제2 다이오우드(D2), 제2, 제3 저항(R2, R3), 제2 트랜지스터(Q2)로 구성되며, 상기 과부하 차단 유지부는 제1 다이오우드( D1), 제4, 제5 저항(R4, R5), 제2 커패시터(C2), 제3 트랜지스터(Q3)로 구성되고, 상기 전원 공급부는 제1 저항(R1), 제1 트랜지스터(Q1)로 구성되며, 상기 과부하 검출부는 제너 다이오우드(ZD), 제6, 제7 저항(R6, R7), 제2 트랜지스터(Q2)로 구성된다.
In addition, the initial overload detection unit includes a second diode D2, second and third resistors R2 and R3, and a second transistor Q2, and the overload cut-off holding unit includes a first diode D1 and a fourth. And a fifth resistor (R4, R5), a second capacitor (C2), and a third transistor (Q3), and the power supply unit includes a first resistor (R1) and a first transistor (Q1). The detection unit includes a zener diode ZD, sixth and seventh resistors R6 and R7, and a second transistor Q2.

상기한 바와 같이 구성된 본 발명은 퓨즈 융단으로 인한 부품 교체가 불필요한 효과가 있다.The present invention configured as described above has the effect that unnecessary replacement of parts due to the fuse fusion.

또한, 본 발명은 정온도 계수(Positive Temperature Coefficient, PTC) 써미스터(Thermistor)를 사용할 때 발생하는 반복적이고 주기적인 전류 유입을 원천적으로 차단하는 효과가 있다.In addition, the present invention has the effect of fundamentally blocking the repetitive and periodic current inflow generated when using a positive temperature coefficient (PTC) thermistor.

그리고, 본 발명은 과전류에 의한 회로의 파괴 및 화재의 방지를 통해 재산을 보호하고, 부품 교체가 필요 없으므로 A/S 비용을 절감할 수 있으며, 과전류를 임시적이 아닌 원천적으로 차단할 수 있는 효과가 있다.
In addition, the present invention protects the property by preventing the destruction of the circuit and the fire caused by the overcurrent, it is possible to reduce the after-sales cost since there is no need to replace the parts, there is an effect that can block the overcurrent by a temporary source. .

도 1은 본 발명의 구성을 도시한 블록도.
도 2는 도 1의 블록도를 상세히 도시한 회로도.
도 3은 정상적인 전원 인가후 부하부의 과부하에 의한 동작 파형을 도시한 그래프.
도 4는 본 발명의 과부하 차단회로에 전원이 인가되고, 부하부에 과부하가 걸릴 때의 각 부의 동작 파형을 도시한 그래프.1 is a block diagram showing a configuration of the present invention.
FIG. 2 is a circuit diagram illustrating the block diagram of FIG. 1 in detail. FIG.
3 is a graph showing the operation waveform due to the overload of the load unit after the normal power supply.
4 is a graph showing operation waveforms of respective parts when power is applied to the overload breaking circuit of the present invention and an overload is applied to the load unit.

이하, 본 발명의 바람직한 실시예를 첨부도면들을 참조하여 상세히 설명한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 구성을 도시한 블록도이고, 도 2는 도 1의 블록도를 상세히 도시한 회로도이다.1 is a block diagram showing the configuration of the present invention, Figure 2 is a circuit diagram showing in detail the block diagram of FIG.

도 1 및 도 2에 도시된 바와 같이, 본 발명의 포지티브 직류전원 과부하 차단회로는 외부의 전원을 공급하는 외부전원 공급장치(12), 상기 외부전원 공급장치 (12)로부터 출력되는 신호에 근거하여 전원의 공급 및 차단 역할을 하는 전원 공급부(15), 상기 전원 공급부(15)로부터 출력되는 신호에 근거하여 동작하는 부하부( 17), 상기 부하부(17)에 과부하가 있는 상태에서 전원이 공급될때, 이 상태를 검출하는 초기 과부하 검출부(13), 상기 부하부(17)에 과부하가 발생시에 상기 전원 공급부(15)에　의해 반복적인 전원 공급이 되지 않도록 전원 공급을 원천적으로 차단해 주는　과부하 차단 유지부(14), 상기 부하부(17)의 과부하 상태를 검출하여 상기 전원 공급부(15)를 제어하는 제어신호를 출력하는 과부하 검출부(16)를 포함한다.1 and 2, the positive DC power overload cut-off circuit of the present invention is based on an external power supply device 12 for supplying external power, based on a signal output from the external power supply device 12; The power supply unit 15 serves to supply and cut off power, the load unit 17 operating based on a signal output from the power supply unit 15, and the power supply unit in a state in which the load unit 17 is overloaded. When the overload detection unit 13 and the load unit 17 detects this state when the overload occurs, the power supply is cut off by the power supply unit 15 so as not to be repeatedly supplied. The holding unit 14 includes an overload detection unit 16 that detects an overload state of the load unit 17 and outputs a control signal for controlling the power supply unit 15.

또한, 상기 초기 과부하 검출부(13)는 제2 다이오우드(D2), 제2, 제3 저항(R 2, R3), 제2 트랜지스터(Q2)로 구성되며, 상기 과부하 차단 유지부(14)는 제1 다이오우드(D1), 제4, 제5 저항(R4, R5), 제2 커패시터(C2), 제3 트랜지스터(Q3)로 구성되고, 상기 전원 공급부(15)는 제1 저항(R1), 제1 트랜지스터(Q1)로 구성되며, 상기 과부하 검출부(16)는 제너 다이오우드(ZD), 제6, 제7 저항(R6, R7), 제2 트랜지스터(Q2)로 구성된다.In addition, the initial overload detector 13 includes a second diode D2, second and third resistors R 2 and R3, and a second transistor Q2. The first diode D1, the fourth and fifth resistors R4 and R5, the second capacitor C2, and the third transistor Q3 are formed, and the power supply unit 15 includes the first resistor R1 and the first resistor. The overload detector 16 includes a zener diode ZD, sixth and seventh resistors R6 and R7, and a second transistor Q2.

여기서, 상기 제2 트랜지스터(Q2)는 회로의 간소화를 위해 상기 초기 과부하 검출부(13)와 상기 과부하 검출부(16)의 구성요소로서 기능한다.Here, the second transistor Q2 functions as a component of the initial overload detector 13 and the overload detector 16 to simplify the circuit.

부연 설명하자면 다음과 같다.In detail, it is as follows.

상기 전원 공급부(15)는 입력 전원을 받아 상기 부하부(17)로의 전원의 공급 및 차단 역할을 하며, 상기 초기 과부하 검출부(13)는 공급 전원의 전력 상승(Pow er-up)시 상기 부하부(17)의 과부하 상태를 검출하여 상기 전원 공급부(15)를 제어한다.The power supply unit 15 receives an input power supply and serves to cut off and supply power to the load unit 17. The initial overload detection unit 13 may load the load unit during power-up of the supply power. The overload condition of 17 is detected to control the power supply unit 15.

상기 과부하 검출부(16)는 시스템의 정상 운행중 발생하는 과부하를 검출하여 입력 전원을 차단하는 역할을 하고, 상기 초기 과부하 검출부(13)는 상기 부하부(17)가 과부하 조건으로 유지되어 있는 상태에서 입력 전원을 공급하게 될 때, 상기 과부하 검출부(16)가 검출하지 못하는 초기 과부하를 검출하기 위한 역할을 하며, 상기 두가지의 과부하 조건에서, 상기 전원 공급부(15)를 차단하여 입력 전원을 차단한 이후, 입력 전원이 정상 상태로 유지되었을때, 상기 전원 공급부(15)가 다시 턴 온(Turn-on)되어 입력 전원이 공급되는 것을 차단하고, 상기 과부하 차단 유지부(14)가 상기 전원 공급부(15)가 전원을 재차 공급하지 않도록 유지시켜 주는 역할을 한다.The overload detection unit 16 detects an overload occurring during normal operation of the system and cuts off the input power, and the initial overload detection unit 13 inputs a state in which the load unit 17 is maintained under an overload condition. When the power is supplied, serves to detect the initial overload that the overload detection unit 16 does not detect, and in the two overload conditions, the input power is cut off by shutting off the power supply unit 15, When the input power is maintained in the normal state, the power supply 15 is turned on again to block the input power from being supplied, and the overload interruption retainer 14 is connected to the power supply 15. Keeps the power from being supplied again.

도 1에 도시된 바와 같이, 입력 전원이 인가되면, 상기 전원 공급부(15)를 지나 상기 부하부(17)에 전원이 인가되고, 상기 부하부(17)의 과부하 상태를 검출하여 상기 초기 과부하 검출부(13)와 상기 과부하 검출부(16)에 의해 과부하를 차단하고, 상기 과부하 차단 유지부(14)가 이 차단 상태를 유지하게 된다.As shown in FIG. 1, when input power is applied, power is applied to the load unit 17 through the power supply unit 15, and an initial overload detection unit is detected by detecting an overload state of the load unit 17. The overload is cut off by the overload detection section 16 and the overload cutoff holding section 14 to maintain this cutoff state.

이와 같이 구성된 본 발명의 포지티브 직류전원 과부하 차단회로의 동작을 도 1 및 도 2를 참조하여 상세히 설명하면 다음과 같다.The operation of the positive DC power overload blocking circuit of the present invention configured as described above will be described in detail with reference to FIGS. 1 and 2 as follows.

도 2에 도시된 바와 같이, 입력 양극전원(+Vin)단에는 제1 다이오우드(D1)의 에노드(Anode)단과, 제1, 제3 저항(R1, R3)의 반대편 및 제1 트랜지스터(Q1)가 연결되고, 출력 양극전원(+Vout)단에는 제1 트랜지스터(Q1)의 드레인(Drain)단과 제1 제너 다이오우드(ZD1) 및 부하단이 연결되어 있으며, 공통 단자인 -Vin 및 -Vout단에는 제2, 제3 트랜지스터(Q2, Q3)의 소스단과, 제5, 제7 저항(R5, R7) 및 제2 커패시터(C2)가 연결되어 있다.As shown in FIG. 2, an input anode power source (+ Vin) terminal has an anode terminal of the first diode D1, opposite to the first and third resistors R1 and R3, and a first transistor Q1. ) And the drain terminal of the first transistor Q1, the first zener diode ZD1, and the load terminal are connected to the output positive power supply (+ Vout) terminal, and the common terminals -Vin and -Vout terminal. The source terminals of the second and third transistors Q2 and Q3, the fifth and seventh resistors R5 and R7, and the second capacitor C2 are connected to each other.

상기 전원 공급부(15)는 입력 전원을 공급 및 차단 역할을 하는 제1 트랜지스터(Q1)를 보유하고, 상기 제1 트랜지스터(Q1)의 소스(Source)단에 제1, 제2 저항(R1, R2)이 연결되어 있고, 제2 트랜지스터(Q2)의 드레인단에는 상기 제2 저항 (R2)의 반대편이 연결되어 있으며, 제2 트랜지스터(Q2)의 게이트단(Gate)에는 제2 다이오우드(D2)의 캐소드(Cathode)단과 제6, 제7 저항(R6, R7)이 연결되어 있으며, 제2 다이오우드(D2)의 에노드단에는 상기 제3 저항(R3)의 반대편과 제3 트랜지스터(Q3)의 드레인단이 연결되어 있다.The power supply unit 15 has a first transistor Q1 that supplies and cuts input power, and has first and second resistors R1 and R2 at a source terminal of the first transistor Q1. ) Is connected, the opposite end of the second resistor (R2) is connected to the drain terminal of the second transistor (Q2), the gate terminal (Gate) of the second transistor (Q2) of the second diode (D2) The cathode terminal and the sixth and seventh resistors R6 and R7 are connected, and the anode terminal of the second diode D2 is opposite to the third resistor R3 and the drain of the third transistor Q3. The stages are connected.

이러한 구성에서, 정상 운영조건에서의 과부하를 검출하기 위해 제1 제너 다이오우드(ZD1)의 에노드단과 상기 제6 저항(R6)이 연결되어 있으며, 초기 전원 인가시 발생하는 과부하를 검출하고 차단 상태를 유지하기 위한 제3 트랜지스터(Q3)의 게이트단과 제4, 제5 저항(R4, R5) 및 제2 커패시터(C2)가 같이 연결되어 있고, 상기 제4 저항(R4)의 반대편은 제1 다이오우드(D1)의 캐소드단과 연결되어 있다.In this configuration, the anode end of the first zener diode ZD1 and the sixth resistor R6 are connected to detect an overload under normal operating conditions. The gate terminal of the third transistor Q3 and the fourth and fifth resistors R4 and R5 and the second capacitor C2 are connected together, and the opposite side of the fourth resistor R4 is connected to the first diode. It is connected to the cathode end of D1).

이와 같이 구성된 본 발명의 포지티브 직류전원 과부하 차단회로의 동작을 도 3과 도 4를 참조하여 상세히 설명하면 다음과 같다.The operation of the positive DC power overload blocking circuit of the present invention configured as described above will be described in detail with reference to FIGS. 3 and 4.

도 3은 정상적인 전원 인가후, 상기 부하부(17)의 과부하에 의한 동작 파형을 도시한 그래프이며, 그래프의 t1 시점에서 입력 전원이 +Vin단에 인가되면, 제3 저항(R3)과 제2 다이오우드(D2)를 통해 제2 트랜지스터(Q2)의 게이트단에 인가되어, 제2 트랜지스터(Q2)가 턴 온되고, 이에 의해, 제1 트랜지스터(Q1)도 턴 온되어 부하부(17)에 전원이 공급되게 된다.FIG. 3 is a graph illustrating an operating waveform caused by an overload of the load unit 17 after a normal power is applied. When the input power is applied to the + Vin stage at a time t1 of the graph, the third resistor R3 and the second It is applied to the gate terminal of the second transistor Q2 through the diode D2 to turn on the second transistor Q2, whereby the first transistor Q1 is also turned on to supply power to the load unit 17. Will be supplied.

이때, 제4, 제5 저항(R4, R5)의 합성 저항값과 제2 커패시터(C2)에 의한 상승 시간의 지연이 발생하고, 이로 인해, 제3 트랜지스터(Q3)의 턴 온이 지연된다.At this time, a delay between the combined resistance values of the fourth and fifth resistors R4 and R5 and the rise time caused by the second capacitor C2 occurs, and thus the turn-on of the third transistor Q3 is delayed.

상기 제3 트랜지스터(Q3)의 턴 온 시점의 지연으로 제2 트랜지스터(Q2)와 제1 트랜지스터(Q1)가 각각 턴 온되어 출력(+Vout)을 통해 상기 부하부(17)에 전원이 인가되고, 이 인가된 전압이 제1 제너 다이오우드(ZD1)의 임계전압을 넘어서면 정상 입력레벨 전압과 제1 제너 다이오우드(ZD1)의 임계전압을 뺀 전압과 제6, 제7 저항(R6, R7)의 분배 전압이 제2 트랜지스터(Q2)의 게이트단에 인가되어, 출력 전원(+Vout)은 안정 상태로 유지되게 된다.Due to the delay of the turn-on time of the third transistor Q3, the second transistor Q2 and the first transistor Q1 are turned on, respectively, and power is supplied to the load unit 17 through an output (+ Vout). When the applied voltage exceeds the threshold voltage of the first zener diode ZD1, the voltage obtained by subtracting the normal input level voltage and the threshold voltage of the first zener diode ZD1 and the sixth and seventh resistors R6 and R7 The divided voltage is applied to the gate terminal of the second transistor Q2 so that the output power (+ Vout) is kept in a stable state.

출력 전원(+Vout)이 안정 상태로 유지된 상태에서 제3 트랜지스터(Q3)의 게이트-소스 전압은 지속적으로 상승하고, 이 상승된 전압이 트랜지스터의 임계전압에 도달하게 되면, t2 시점에서 제3 트랜지스터(Q3)가 턴 온되어 드레인-소스 사이의 전압은 -Vin 전압 레벨의 정도로 떨어지게 된다.The gate-source voltage of the third transistor Q3 continuously increases while the output power (+ Vout) is kept in a stable state, and when the increased voltage reaches the threshold voltage of the transistor, a third time is detected at time t2. Transistor Q3 is turned on so that the voltage between the drain and source drops to a level of the -Vin voltage level.

이때, 제3 트랜지스터(Q3)의 게이트-소스 사이의 전압은 지속적으로 상승하여 제4, 제5 저항(R4, R5)의 분배 합성저항의 전압 레벨까지 상승한 후 유지된다.At this time, the voltage between the gate and the source of the third transistor Q3 is continuously increased to be maintained until the voltage level of the divided composite resistance of the fourth and fifth resistors R4 and R5 is increased.

이후, 출력전압(+Vout)이 안정 상태로 유지되다가 상기 부하부(17)의 과부하로 인해 출력전압(+Vout)의 레벨이 떨어지게 되면, 상기 출력전압(+Vout)은 제1 제너 다이오우드(ZD1)의 임계전압과 제6, 제7 저항(R6, R7)의 합성저항의 전압 레벨의 이하로 떨어지게 되고, t4 시점에서 제2 트랜지스터(Q2)의 게이트-소스의 임계전압 레벨의 이하로 떨어지면, 제2 트랜지스터(Q2)와 제1 트랜지스터(Q1)가 턴 오프되어 출력 전원(+Vout)이 차단되고, 이미 차단된 제3 트랜지스터(Q3)에 의해 출력 전원(+Vout)이 지속적으로 차단된다. 이때, 제1 트랜지스터(Q1)의 게이트 전압은 입력 전압과 동일한 레벨이 된다.Then, when the output voltage (+ Vout) is maintained in a stable state and the level of the output voltage (+ Vout) drops due to the overload of the load unit 17, the output voltage (+ Vout) is the first zener diode (ZD1) When the voltage falls below the threshold voltage of the threshold voltage and the combined resistance of the sixth and seventh resistors R6 and R7, and falls below the threshold voltage level of the gate-source of the second transistor Q2 at time t4, The second transistor Q2 and the first transistor Q1 are turned off to cut off the output power + Vout, and the output power + Vout is continuously blocked by the third transistor Q3 which is already blocked. At this time, the gate voltage of the first transistor Q1 is at the same level as the input voltage.

도 3은 정상적인 전원 인가후, 상기 부하부(17)의 과부하에 의한 동작 파형을 도시한 그래프이며, 구체적으로 도 3을 설명하면, ①번 그래프는 입력단 전압 (+Vin) 파형을 나타낸 그래프이고, ②번 그래프는 제3 트랜지스터의 게이트-소스 전압 파형을 나타낸 그래프이며, ③번 그래프는 제3 트랜지스터의 드레인-소스 전압 파형을 나타낸 그래프이고, ④번 그래프는 제2 트랜지스터의 게이트-소스 전압 파형을 나타낸 그래프이며, ⑤번 그래프는 제1 트랜지스터의 게이트 전압 파형을 나타낸 그래프이고, ⑥번 그래프는 출력단 전압(+Vout) 파형을 나타낸 그래프이다.3 is a graph showing an operating waveform due to an overload of the load unit 17 after the normal power is applied. Specifically, referring to FIG. 3, the graph ① shows a waveform of an input terminal voltage (+ Vin), Graph ② shows the gate-source voltage waveform of the third transistor, graph ③ shows the drain-source voltage waveform of the third transistor, graph ④ shows the gate-source voltage waveform of the second transistor. Graph ⑤ is a graph showing the gate voltage waveform of the first transistor, graph ⑥ is a graph showing the output terminal voltage (+ Vout) waveform.

도 4는 전원의 인가 초기에 발생할 수 있는 부하부(17)의 과부하(그라운드와 출력전압의 쇼트)에 대한 차단 파형을 도시한 도면으로, 구체적으로 도 4를 설명하자면, ①번 그래프는 입력단 전압(+Vin) 파형을 나타낸 그래프이고, ②번 그래프는 제3 트랜지스터의 게이트-소스 전압 파형을 나타낸 그래프이며, ③번 그래프는 제3 트랜지스터의 드레인-소스 전압 파형을 나타낸 그래프이고, ④번 그래프는 제2 트랜지스터의 게이트-소스 전압 파형을 나타낸 그래프이며, ⑤번 그래프는 제1 트랜지스터의 게이트 전압 파형을 나타낸 그래프이고, ⑥번 그래프는 출력단 전압(+Vout) 파형을 나타낸 그래프이다.
도 4에 도시된 바와 같이, t1 시점에서 전원을 인가하면, 이 인가된 전원은 상기 정상 조건에서의 출력 전원(+Vout)으로의 전원의 인가 순서를 거치게 되는데, 이때, 상기 부하부(17)의 과부하(그라운드와 출력전압의 쇼트)로 입력 전원(+Vin)의 전압 강하가 발생하게 되고, 제3 트랜지스터의(Q3)의 게이트-소스 사이의 전압은 천천히 상승하게 된다.4 is a diagram illustrating a cutoff waveform for an overload (short of ground and output voltage) of the load unit 17 that may occur at the initial stage of application of power. Specifically, referring to FIG. Graph (+ Vin) is a graph, graph ② shows the gate-source voltage waveform of the third transistor, graph ③ shows the drain-source voltage waveform of the third transistor, graph ④ is A graph showing the gate-source voltage waveform of the second transistor, graph ⑤ is a graph showing the gate voltage waveform of the first transistor, graph ⑥ is a graph showing the output terminal voltage (+ Vout) waveform.
As shown in FIG. 4, when power is applied at time t1, the applied power goes through an application sequence of power to the output power (+ Vout) under the normal condition, wherein the load unit 17 The voltage drop of the input power supply (+ Vin) occurs due to the overload (short of the ground and the output voltage), and the voltage between the gate and the source of the third transistor Q3 slowly rises.

이렇게 천천히 상승한 전압은 임계전압까지 상승하고 t2 시점에서 제3 트랜지스터(Q3)는 턴 온하게 되며, 제1 트랜지스터(Q1)와 제2 트랜지스터(Q2)가 턴 오프되어 출력 전원(+Vout)을 차단하게 된다. 따라서, 그 출력전압(+Vout)의 파형은 도 4의 ⑥번 그래프와 같이 그 어떤 파형도 나타나지 않게 된다.[t1 시점과 t2 시점은 각각 출력전압과 그라운드의 쇼트에 의해 0 레벨(level)이 되고, t2 시점 이후는 전원 차단에 의한 회로의 비동작으로 출력전압의 차단에 의해 0 레벨(level)이 된다].
The slowly rising voltage rises to the threshold voltage and the third transistor Q3 is turned on at the time t2, and the first transistor Q1 and the second transistor Q2 are turned off to block the output power (+ Vout). Done. Therefore, the waveform of the output voltage (+ Vout) does not appear any waveform as shown in the graph ⑥ of FIG. 4. [The time point t1 and t2 are zero level due to the short of the output voltage and ground, respectively. After time t2, the circuit is deactivated and the output voltage is turned off to zero level.

삭제delete

12 : 외부전원 공급장치 13 : 초기 과부하 검출부
14 : 과부하 차단 유지부 15 : 전원 공급부
16 : 과부하 검출부 17 : 부하부12: external power supply device 13: initial overload detection unit
14: overload cut holding unit 15: power supply unit
16: overload detection unit 17: load unit

Claims (8)

외부의 전원을 공급하는 외부전원 공급장치,
상기 외부전원 공급장치로부터 출력되는 신호에 근거하여 전원의 공급 및 차단 역할을 하는 전원 공급부,
상기 전원 공급부로부터 출력되는 신호에 근거하여 동작하는 부하부,
상기 부하부에 과부하가 있는 상태에서 전원이 공급될때, 이 상태를 검출하는 초기 과부하 검출부,
상기 부하부에 과부하가 발생시에 상기 전원 공급부에　의해 반복적인 전원 공급이 되지 않도록 전원 공급을 원천적으로 차단해 주는　과부하 차단 유지부,
상기 부하부의 과부하 상태를 검출하여 상기 전원 공급부를 제어하는 제어신호를 출력하는 과부하 검출부를 포함하는 포지티브 직류전원 과부하 차단회로.
External power supply to supply external power,
A power supply unit which serves to supply and cut off power based on a signal output from the external power supply device;
A load unit operating based on a signal output from the power supply unit,
Initial overload detection unit for detecting this state when the power is supplied in the state that the load portion is overloaded,
An overload cut-off holding unit that cuts off the power supply at the source so that the power supply is not repeatedly supplied by the power supply unit when an overload occurs in the load unit;
And an overload detection unit for detecting an overload state of the load unit and outputting a control signal for controlling the power supply unit.
제1항에 있어서,
상기 초기 과부하 검출부는 제2 다이오우드(D2), 제2, 제3 저항(R2, R3), 제2 트랜지스터(Q2)로 구성되는 포지티브 직류전원 과부하 차단회로.
The method of claim 1,
And the initial overload detection unit comprises a second diode (D2), second and third resistors (R2 and R3) and a second transistor (Q2).
제1항에 있어서,
상기 과부하 차단 유지부는 제1 다이오우드(D1), 제4, 제5 저항(R4, R5), 제2 커패시터(C2), 제3 트랜지스터(Q3)로 구성되는 포지티브 직류전원 과부하 차단회로.
The method of claim 1,
The overload cut-off holding part includes a first diode (D1), fourth and fifth resistors (R4 and R5), a second capacitor (C2), and a third transistor (Q3).
제1항에 있어서,
상기 전원 공급부는 제1 저항(R1), 제1 트랜지스터(Q1)로 구성되는 포지티브 직류전원 과부하 차단회로.
The method of claim 1,
And a power supply unit comprising a first resistor (R1) and a first transistor (Q1).
제1항에 있어서,
상기 과부하 검출부는 제너 다이오우드(ZD), 제6, 제7 저항(R6, R7), 제2 트랜지스터(Q2)로 구성되는 포지티브 직류전원 과부하 차단회로.
The method of claim 1,
The overload detector includes a Zener diode (ZD), sixth and seventh resistors (R6 and R7) and a second transistor (Q2).
제1항에 있어서,
상기 과부하 검출부는 시스템의 정상 운행중 발생하는 과부하를 검출하여 입력 전원을 차단하는 포지티브 직류전원 과부하 차단회로.
The method of claim 1,
The overload detection unit detects an overload occurring during normal operation of the system and cuts off the input power.
제1항에 있어서,
상기 초기 과부하 검출부는 상기 부하부가 과부하 조건으로 유지되어 있는 상태에서 입력 전원을 공급하게 될 때, 상기 과부하 검출부가 검출하지 못하는 초기 과부하를 검출하는 포지티브 직류전원 과부하 차단회로.
The method of claim 1,
And the initial overload detection unit detects an initial overload that the overload detection unit cannot detect when the input unit supplies input power while the load unit is maintained under an overload condition.
제1항 또는 제6항 또는 제7항에 있어서,
상기 두가지의 과부하 조건에서, 상기 전원 공급부를 차단하여 입력 전원을 차단한 이후, 입력 전원이 정상 상태로 유지되었을때, 상기 전원 공급부가 다시 턴 온(Turn-on)되어 입력 전원이 공급되는 것을 차단하고, 상기 전원 공급부가 전원을 재차 공급하지 않도록 상기 과부하 차단 유지부가 유지시켜 주는 포지티브 직류전원 과부하 차단회로.

The method according to claim 1 or 6 or 7,
Under the two overload conditions, after the power supply is cut off to cut off the input power, when the input power is maintained in a normal state, the power supply is turned on again to block the input power from being supplied. And maintain the overload cut-off holding part so that the power supply does not supply power again.

KR1020120004871A 2012-01-16 2012-01-16 A positive direct current source overload cutoff circuit KR101147258B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120004871A KR101147258B1 (en) 2012-01-16 2012-01-16 A positive direct current source overload cutoff circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120004871A KR101147258B1 (en) 2012-01-16 2012-01-16 A positive direct current source overload cutoff circuit

Publications (1)

Publication Number Publication Date
KR101147258B1 true KR101147258B1 (en) 2012-05-18

Family

ID=46272304

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120004871A KR101147258B1 (en) 2012-01-16 2012-01-16 A positive direct current source overload cutoff circuit

Country Status (1)

Country Link
KR (1) KR101147258B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210085512A (en) 2019-12-30 2021-07-08 주식회사 에스원 DC power supply and method

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07306727A (en) * 1994-05-12 1995-11-21 Nec Corp Power source control circuit
KR19980064879U (en) * 1997-04-30 1998-11-25 배순훈 Audio Power Protection Circuit of Monitor
KR100828923B1 (en) 2001-10-10 2008-05-13 엘지디스플레이 주식회사 Prevention Circuit of Over Voltage and Surge Voltage
KR20090109936A (en) * 2008-04-17 2009-10-21 주식회사 그린벨임베디드시스템 Spark protection circuit for a terminal device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07306727A (en) * 1994-05-12 1995-11-21 Nec Corp Power source control circuit
KR19980064879U (en) * 1997-04-30 1998-11-25 배순훈 Audio Power Protection Circuit of Monitor
KR100828923B1 (en) 2001-10-10 2008-05-13 엘지디스플레이 주식회사 Prevention Circuit of Over Voltage and Surge Voltage
KR20090109936A (en) * 2008-04-17 2009-10-21 주식회사 그린벨임베디드시스템 Spark protection circuit for a terminal device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210085512A (en) 2019-12-30 2021-07-08 주식회사 에스원 DC power supply and method

Similar Documents

Publication Publication Date Title
JP6632794B2 (en) System for powering a load coupled from an input node to an output node
US9263937B2 (en) Short protection circuit for power switch and associated protection method
TWI448029B (en) A system and method for protecting a power conversion system under open circuit and / or short circuit conditions
TWI652490B (en) System, circuit and method for detecting faults in hot plug applications
US9083181B2 (en) Over-current protection circuit for light source driving module and related backlight module
JP6217862B2 (en) Semiconductor device
US9461455B2 (en) Protecting circuit
EP2804278B1 (en) Self-power circuit for protecting relay
JP2016048995A (en) Protection circuit
TW201440384A (en) Protection device, system and method thereof
JP5900949B2 (en) Power failure detection circuit and power failure detection method
US20150340951A1 (en) Boost converter and power controling method thereof
JP5126241B2 (en) Overvoltage protection circuit and overvoltage protection method
KR101147258B1 (en) A positive direct current source overload cutoff circuit
KR102252366B1 (en) Battery state monitoring circuit and battery device
KR20190015906A (en) Fault current limiter and fault current limiting method
JP2020129867A (en) Overcurrent detection circuit and current output circuit
KR102486444B1 (en) Electronic circuit breakers and methods for operating electronic circuit breakers
CN113131436A (en) Overvoltage protection circuit, overvoltage protection device and electronic equipment
US20160272133A1 (en) Current regulator for an inductive load in a vehicle
JP6520521B2 (en) Semiconductor switch circuit and semiconductor relay circuit
CN214707134U (en) Overvoltage protection circuit, overvoltage protection device and electronic equipment
JP6843559B2 (en) Power supply
JP2020129866A (en) Overcurrent detection circuit and current output circuit
JP4545003B2 (en) Power supply

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150424

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160509

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170510

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180312

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20200123

Year of fee payment: 9