JP6590437B2 - Semiconductor power converter - Google Patents
Semiconductor power converter Download PDFInfo
- Publication number
- JP6590437B2 JP6590437B2 JP2013158460A JP2013158460A JP6590437B2 JP 6590437 B2 JP6590437 B2 JP 6590437B2 JP 2013158460 A JP2013158460 A JP 2013158460A JP 2013158460 A JP2013158460 A JP 2013158460A JP 6590437 B2 JP6590437 B2 JP 6590437B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- switch
- arm
- semiconductor switches
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 133
- 230000001629 suppression Effects 0.000 claims description 25
- 238000006243 chemical reaction Methods 0.000 claims description 18
- 238000010586 diagram Methods 0.000 description 12
- 238000001514 detection method Methods 0.000 description 10
- 239000004020 conductor Substances 0.000 description 6
- 238000010304 firing Methods 0.000 description 2
- 238000007664 blowing Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
Images
Landscapes
- Power Conversion In General (AREA)
Description
本発明は、半導体スイッチを短絡故障から保護する機能を備えた半導体電力変換装置に関するものである。 The present invention relates to a semiconductor power conversion device having a function of protecting a semiconductor switch from a short circuit failure.
半導体電力変換装置において、アーム短絡時の半導体スイッチの保護回路としては、半導体スイッチに直列にヒューズを接続し、短絡電流をヒューズの溶断によって遮断するものが一般的であった。しかしながら、最近では、装置の低インダクタンス化や部品点数の削減のために、ヒューズを用いずに半導体スイッチを保護する回路が種々提供されている。 In a semiconductor power converter, as a protection circuit for a semiconductor switch when an arm is short-circuited, a circuit in which a fuse is connected in series to the semiconductor switch and a short-circuit current is cut off by blowing the fuse is generally used. Recently, however, various circuits for protecting a semiconductor switch without using a fuse have been provided in order to reduce the inductance of the device and reduce the number of components.
例えば、図4は、特許文献1に記載された半導体スイッチ(IGBT)の保護回路を概念的に示したブロック図、図5(a)は図4の通常のスイッチング時における動作波形、図5(b)は図4における半導体スイッチの短絡時の動作波形である。
For example, FIG. 4 is a block diagram conceptually showing the protection circuit of the semiconductor switch (IGBT) described in
図4において、100は、半導体スイッチTに対するゲート信号を生成する駆動回路、200は、半導体スイッチTを有する電力変換装置の主回路である。
駆動回路100は、クランプダイオード等により半導体スイッチTのコレクタ−エミッタ間電圧Vceを監視するVce検出回路101を備えている。図5(b)に示すように素子点弧オン指令が出力されている時に例えば他方のアームの半導体スイッチに短絡が発生すると、Vce が通常時のオン状態における低い電圧レベルから高い電圧レベルに移行することに基づいて、他方のアームの半導体スイッチの短絡を検出する。なお、図6は、IGBTのコレクタ−エミッタ間電圧Vceとエミッタ電流Ieとの関係を示す特性図である。
In FIG. 4,
The
図4の従来技術では、「素子点弧オン指令」と「Vceが第1のしきい値Vth1以上であること」とのAND条件により、まず、第1の短絡検出回路102が短絡を検出する。
ここで、図5(a)に示すように、Vceに基づく短絡の検出にはある一定時間Tth以上、検出動作をマスクする必要があり、フィルタ回路103がその機能を果たしている。このマスク機能は、半導体スイッチの素子特性や回路インピーダンスに起因して、通常のスイッチング時に、素子点弧オン指令からVceが一定の電圧レベル以下になるまでに一定の時間を要するので、短絡の誤検出を防止するために必要とされている。
In the prior art of FIG. 4, first, the first short
Here, as shown in FIG. 5A, in order to detect a short circuit based on Vce , it is necessary to mask the detection operation for a certain time Tth or longer, and the
図4の従来技術では、図5(b)に示すように、第1の短絡検出回路102の出力をフィルタ回路103に入力してマスク期間Tth以上の時間遅れを持たせ、その出力を第2の短絡検出回路104に入力する。そして、マスク期間Tthの経過後も短絡検出状態が継続しており、フィルタ回路103の出力電圧が第2のしきい値Vth2を超えた場合を真の短絡故障と判定して第2の短絡検出回路104が短絡検出信号を出力する。この短絡検出信号により、オフ回路105が素子点弧オフ指令を出力して半導体スイッチTをオフし、半導体スイッチTを保護している。
In the prior art of FIG. 4, as shown in FIG. 5B, the output of the first short-
さて、電力変換装置の容量を増加させる手段の一つとして、図7に示すように、複数の半導体スイッチを並列に接続して一つのアームを構成する方法が挙げられる。
図7は、電力変換器(インバータ)の一相分の上下アームを、互いに並列接続された半導体スイッチT11,T12及びT21,T22によりそれぞれ構成した例であり、前記同様に100は駆動回路、200は主回路を示している。なお、300は直流電源、Pは直流電源300の正極、Nは負極、Uは交流出力端子である。
Now, as one of means for increasing the capacity of the power conversion device, as shown in FIG. 7, there is a method of configuring a single arm by connecting a plurality of semiconductor switches in parallel.
FIG. 7 is an example in which the upper and lower arms for one phase of the power converter (inverter) are configured by semiconductor switches T 11 , T 12 and T 21 , T 22 connected in parallel to each other. A
図7に示した主回路200において、一アーム内で並列接続された2個の半導体スイッチのうちの一つに短絡故障が発生した場合の動作を、図8に基づいて説明する。
図8において、例えば下アームの半導体スイッチT21が短絡故障したときに上アームの半導体スイッチT11,T12をオンすると、上下アームが短絡した状態となり、半導体スイッチT11,T12,T21に直流電源300からの短絡電流I11,I12,I21がそれぞれ流れる。このうち、短絡電流I11,I12の大小関係は、半導体スイッチT11,T12に共通接続されている主回路導体のインダクタンスL12(流れる電流をI3とする)によって、I11>I12となる。つまり、上アームの半導体スイッチT11,T12のうち、短絡故障した下アームの半導体スイッチT21に至るまでのインダクタンスが小さいスイッチ(この例ではT11)に大きな短絡電流が流れ、上記インダクタンスが大きいスイッチ(この例ではT12)には小さな短絡電流が流れることになる。
In the
In FIG. 8, for example, when the upper arm semiconductor switches T 11 and T 12 are turned on when the lower arm semiconductor switch T 21 is short-circuited, the upper and lower arms are short-circuited, and the semiconductor switches T 11 , T 12 and T 21 are turned on. Short-circuit currents I 11 , I 12 , and I 21 from the
上述した短絡電流I11,I12の差が大きいと、駆動回路100からの配線を通じて半導体スイッチT11,T12のエミッタ間に電流I4が流れ、その結果、駆動回路100との間の配線インダクタンスL11とI4とによる電圧降下が生じるので、半導体スイッチT11のゲート電圧が相対的に上昇する。
IGBT等の半導体スイッチはゲート電圧が高いほど大きな短絡電流を流す性質があるため、半導体スイッチT11,T12のうち大きな短絡電流が流れている半導体スイッチT11では、ゲート電圧上昇→短絡電流I11が増加→エミッタ間電流I4が増加→ゲート電圧上昇という正帰還になり、前述したマスク期間Tth中に素子の短絡耐量を超える短絡電流が流れると半導体スイッチT11が破損することとなる。
上記の現象は、主回路導体のインダクタンスL12が大きいほど、また、同一アーム内の半導体スイッチの並列接続数が多いほど発生しやすくなる。
When the difference between the short-circuit currents I 11 and I 12 is large, the current I 4 flows between the emitters of the semiconductor switches T 11 and T 12 through the wiring from the
A semiconductor switch such as an IGBT has a property of causing a large short-circuit current to flow as the gate voltage increases. Therefore, in the semiconductor switch T 11 in which a large short-circuit current flows among the semiconductor switches T 11 and T 12 , the gate voltage increases → the short-circuit current I 11 is increased, the emitter-to-emitter current I 4 is increased, and the gate voltage is increased. When the short-circuit current exceeding the short-circuit withstand capability of the element flows during the mask period T th described above, the semiconductor switch T 11 is damaged. .
The above phenomenon, the larger the inductance L 12 of the main circuit conductor, also more likely to occur the more the number of parallel connections of semiconductor switches in the same arm.
一方、特許文献2では、複数の半導体スイッチを並列接続して使用する場合のアーム保護の高速化について言及しているが、この従来技術でも、マスク期間Tth中に素子が破損する現象を完全に防止することはできない。 On the other hand, Patent Document 2 mentions speeding up of arm protection when a plurality of semiconductor switches are connected in parallel. However, even in this prior art, the phenomenon of element damage during the mask period Tth is completely eliminated. It cannot be prevented.
上述したように、特許文献1,2等の従来技術では、一つのアームが複数の半導体スイッチを並列接続して構成される電力変換装置において、短絡発生時に、並列接続された複数の半導体スイッチの間に流れる電流に起因して短絡電流が増大し、結果的に破損してしまう現象を完全に防止することができなかった。
そこで、本発明の解決課題は、半導体スイッチの短絡故障に伴う破損や装置全体への被害の波及を確実に防止するようにした半導体電力変換装置を提供することにある。
As described above, in the conventional techniques such as
SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide a semiconductor power conversion device that reliably prevents damage caused by a short circuit failure of a semiconductor switch and spread of damage to the entire device.
上記課題を解決するため、請求項1に係る発明は、直流電源の正負極間に接続された上下アームが、互いに並列接続された複数の半導体スイッチにより構成され、各アームの複数の半導体スイッチを同一の駆動回路によりそれぞれ同時にオン・オフさせる半導体電力変換装置であって、前記駆動回路が、前記半導体スイッチの短絡を検出する手段を備えた半導体電力変換装置において、
前記駆動回路と、前記複数の半導体スイッチの制御信号入力端子及び電流出力端子と、の間の信号線に、スイッチ間電流抑制部を設け、
前記上下アームのうち一方のアームの少なくとも1個の半導体スイッチが短絡故障し、かつ、前記他方のアームの複数の半導体スイッチが同時にオンした時に、
前記スイッチ間電流抑制部により、前記他方のアームの複数の半導体スイッチの前記電流出力端子間に流れるスイッチ間電流を抑制することで、前記一方のアームの短絡故障した半導体スイッチに近い前記他方のアームの半導体スイッチの前記制御信号入力端子の電圧の上昇を抑制する半導体電力変換装置であり、
前記スイッチ間電流抑制部を定電圧ダイオードにより構成し、この定電圧ダイオードを前記複数の半導体スイッチの前記制御信号入力端子と前記電流出力端子との間にそれぞれ接続することにより、前記定電圧ダイオードが、前記複数の半導体スイッチの前記制御信号入力端子と前記電流出力端子との間の電圧をそれぞれ定電圧に保って前記他方のアームの複数の半導体スイッチの前記電流出力端子間に流れるスイッチ間電流を抑制するものである。
In order to solve the above-mentioned problem, the invention according to
An inter-switch current suppression unit is provided on a signal line between the drive circuit and the control signal input terminal and the current output terminal of the plurality of semiconductor switches,
When at least one semiconductor switch of one of the upper and lower arms has a short circuit failure, and a plurality of semiconductor switches of the other arm are simultaneously turned on,
The other arm close to the short-circuited semiconductor switch of the one arm by suppressing the inter-switch current flowing between the current output terminals of the plurality of semiconductor switches of the other arm by the inter-switch current suppressing unit. A semiconductor power conversion device that suppresses an increase in voltage of the control signal input terminal of the semiconductor switch of
The inter-switch current suppression unit is configured by a constant voltage diode, and the constant voltage diode is connected between the control signal input terminal and the current output terminal of the plurality of semiconductor switches, respectively. The switch-to-switch current flowing between the current output terminals of the plurality of semiconductor switches of the other arm is maintained at a constant voltage between the control signal input terminal and the current output terminal of the plurality of semiconductor switches. It is to suppress .
請求項2に係る発明は、直流電源の正負極間に接続された上下アームが、互いに並列接続された複数の半導体スイッチにより構成され、各アームの複数の半導体スイッチを同一の駆動回路によりそれぞれ同時にオン・オフさせる半導体電力変換装置であって、前記駆動回路が、前記半導体スイッチの短絡を検出する手段を備えた半導体電力変換装置において、
前記駆動回路と、前記複数の半導体スイッチの制御信号入力端子及び電流出力端子と、の間の信号線に、スイッチ間電流抑制部を設け、
前記上下アームのうち一方のアームの少なくとも1個の半導体スイッチが短絡故障し、かつ、前記他方のアームの複数の半導体スイッチが同時にオンした時に、
前記スイッチ間電流抑制部により、前記他方のアームの複数の半導体スイッチの前記電流出力端子間に流れるスイッチ間電流を抑制することで、前記一方のアームの短絡故障した半導体スイッチに近い前記他方のアームの半導体スイッチの前記制御信号入力端子の電圧の上昇を抑制する半導体電力変換装置であり、
前記スイッチ間電流抑制部を抵抗により構成し、
前記抵抗を、互いに並列接続された前記複数の半導体スイッチの前記電流出力端子の相互間に接続したものである。
In the invention according to claim 2, the upper and lower arms connected between the positive and negative electrodes of the DC power source are constituted by a plurality of semiconductor switches connected in parallel to each other, and the plurality of semiconductor switches of each arm are simultaneously connected by the same drive circuit. A semiconductor power conversion device to be turned on / off, wherein the drive circuit includes means for detecting a short circuit of the semiconductor switch,
An inter-switch current suppression unit is provided on a signal line between the drive circuit and the control signal input terminal and the current output terminal of the plurality of semiconductor switches,
When at least one semiconductor switch of one of the upper and lower arms has a short circuit failure, and a plurality of semiconductor switches of the other arm are simultaneously turned on,
The other arm close to the short-circuited semiconductor switch of the one arm by suppressing the inter-switch current flowing between the current output terminals of the plurality of semiconductor switches of the other arm by the inter-switch current suppressing unit. A semiconductor power conversion device that suppresses an increase in voltage of the control signal input terminal of the semiconductor switch of
The inter-switch current suppression unit is configured by a resistor,
The resistor is connected between the current output terminals of the plurality of semiconductor switches connected in parallel to each other .
本発明によれば、定電圧ダイオード、抵抗等からなるスイッチ間電流抑制部を設けたため、一方のアームの半導体スイッチが短絡し、かつ、他方のアームの複数の半導体スイッチが同時にオンして上下アームが短絡状態となった際に、前記複数の半導体スイッチの電流出力端子の間にスイッチ間電流が流れるのを抑制することができる。これにより、上記のスイッチ間電流による電圧降下が、半導体スイッチに対してその短絡電流を増大させる方向に働くのを防ぎ、過大な短絡電流による半導体スイッチの破損や電力変換装置全体に被害が波及するのを防止することができる。 According to the present invention, since the inter-switch current suppression unit made up of a constant voltage diode, a resistor and the like is provided, the semiconductor switch of one arm is short-circuited, and the plurality of semiconductor switches of the other arm are simultaneously turned on, and the upper and lower arms Can be prevented from flowing between the current output terminals of the plurality of semiconductor switches. This prevents the voltage drop due to the current between the switches from acting in the direction of increasing the short-circuit current with respect to the semiconductor switch, and damages to the semiconductor switch due to excessive short-circuit current and damage to the entire power conversion device. Can be prevented.
以下、図に沿って本発明の実施形態を説明する。
図1は、本発明の参考形態を示す主要部の回路図であり、電力変換装置の一相分の主回路200Aの主要部を駆動回路100と共に示したものである。なお、以下の実施形態も、半導体スイッチとしてIGBTを用いた場合につき説明する。
図1(a)において、主回路200Aの上アームを構成する半導体スイッチT11,T12は、直流電源(図示せず)の正極Pと交流出力端子Uとの間に互いに並列に接続されている。図示されていないが、下アームを構成する半導体スイッチ(図7,図8におけるT21,T22)は、直流電源の負極Nと交流出力端子Uとの間に互いに並列に接続されている。図中の202は、交流出力端子Uに接続された半導体スイッチT11,T12同士の共通接続点であり、203は、主回路導体である
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
FIG. 1 is a circuit diagram of a main part showing a reference form of the present invention, in which a main part of a
In FIG. 1A, semiconductor switches T 11 and T 12 constituting the upper arm of the
半導体スイッチT11,T12を同時にオン・オフさせるための駆動回路100と、半導体スイッチT11,T12のゲート(制御信号入力端子)及びエミッタ(電流出力端子)との間の信号線210g,210eには、スイッチ間電流抑制部としての、コモンモードコア等のコモンモード抑制素子201Aがそれぞれ設けられている。なお、図1(b)に示すように、コモンモード抑制素子201Aは、そのインダクタンス成分が信号線210g,210eに直列に接続される。
ここで、コモンモード抑制素子201Aとしては、コモンモードチョークコイルを用いても良い。
A
Here, a common mode choke coil may be used as the common
図示されていないが、駆動回路100は、図8と同様に、半導体スイッチのコレクタ−エミッタ間電圧Vceを監視してこの電圧Vceが所定のしきい値を超えた場合に短絡を検出する。また、下アームを構成する半導体スイッチも、この駆動回路から素子オン指令及び素子オフ指令が与えられるようになっている。
Although not shown, the
この参考態において、下アームの一方の半導体スイッチが短絡故障した状態で上アームの半導体スイッチT11,T12が同時にオンすると、上下アームが短絡する。この場合、図8により説明したように、主回路導体203のインダクタンスに起因して半導体スイッチT11,T12を流れる短絡電流I11,I12に偏りが生じるので、半導体スイッチT11,T12のエミッタ間電流(スイッチ間電流)I4が流れようとするが、コモンモード抑制素子201Aの作用により、上記エミッタ間電流I4の通流が抑制される。
このため、短絡電流が多く流れている方の半導体スイッチ、例えばスイッチT11のゲート電圧の上昇も抑制されるので、短絡電流が増大し続けるのを防止することができる。
In this reference state, when the semiconductor switches T 11 and T 12 of the upper arm are simultaneously turned on in a state where one of the semiconductor switches of the lower arm is short-circuited, the upper and lower arms are short-circuited. In this case, as described with reference to FIG. 8, the short circuit currents I 11 and I 12 flowing through the semiconductor switches T 11 and T 12 are biased due to the inductance of the
Therefore, semiconductor switches of the direction which is short-circuit current flows much, for example because the rise of the gate voltage of the switch T 11 is also suppressed, it is possible to prevent the short-circuit current continues to increase.
ここで、通常の電力変換装置では、EMC対策や素子の誤点弧防止のためにコモンモードコア等を備えている場合が多いため、主回路導体や配線のインダクタンスに応じて短絡時のエミッタ間電流I4を抑制するのに効果的な特性のコモンモード抑制素子を選定すれば、部品点数の増加を最小限に抑えつつ、半導体スイッチひいては電力変換装置を保護することができる。 Here, since ordinary power converters are often equipped with a common mode core or the like for EMC countermeasures and prevention of element misfiring, there is a short circuit between the emitters during a short circuit depending on the inductance of the main circuit conductor and wiring. By selecting a common mode suppression element having characteristics effective for suppressing the current I 4 , it is possible to protect the semiconductor switch and thus the power conversion device while minimizing the increase in the number of components.
次に、図2は、本発明の第1実施形態を示す主要部の回路図であり、図1と同一の回路部品については同一の参照符号を付してある。
第1実施形態では、図2(a)に示すように、駆動回路100と、主回路200Bの半導体スイッチT11,T12のゲート、エミッタとの間の信号線210g,210eに、スイッチ間電流抑制部としての定電圧ダイオード201Bがそれぞれ設けられている。この定電圧ダイオード201Bは、図2(b)に示すように2個の定電圧ダイオード素子を逆直列に接続して構成されており、半導体スイッチT11,T12のゲート−エミッタ間電圧を定電圧に保つように接続することが必要である。
Next, FIG. 2 is a circuit diagram of the main part showing the first embodiment of the present invention. The same circuit components as those in FIG. 1 are denoted by the same reference numerals.
In the first embodiment, as shown in FIG. 2A, the inter-switch current is applied to the
この第1実施形態においては、半導体スイッチの短絡時にエミッタ間電流I4が流れて駆動回路100と半導体スイッチT11またはT12のエミッタとの間の配線に電圧降下が発生したとしても、定電圧ダイオード201Bにより各スイッチのゲート−エミッタ間電圧を一定に保つことができる。従って、短絡電流が多く流れている方の半導体スイッチ、例えばスイッチT11の短絡電流が増大し続けるのを防止することができ、図1の参考形態と同一の原理により、上下アームの半導体スイッチの破損を防止することができる。
In the first embodiment, also as a voltage drop in the wiring between the emitter of the emitter current I 4 is flowing driving
図3は、本発明の第2実施形態を示す主要部の回路図であり、図1,図2と同一の回路部品については同一の参照符号を付してある。
第2実施形態では、図3(a),(b)に示すように、駆動回路100と、主回路200Cの半導体スイッチT11,T12のエミッタとの間の信号線210eに、スイッチ間電流抑制部としてのエミッタ抵抗201Cが直列に接続されている。
FIG. 3 is a circuit diagram of a main part showing a second embodiment of the present invention. The same circuit components as those in FIGS. 1 and 2 are denoted by the same reference numerals.
In the second embodiment, as shown in FIGS. 3A and 3B, an inter-switch current is applied to the
この第2実施形態においては、下アームの半導体スイッチの短絡時に、上アームの半導体スイッチT11,T12間に流れるエミッタ間電流I4をエミッタ抵抗201Cが制限することにより、例えば半導体スイッチT11のゲート電圧の上昇を防ぐことができる。
よって、上述した各形態と同様の原理により、短絡電流が増大し続けるのを防止して上下アームの半導体スイッチの破損を防止することができる。
なお、この実施形態では、半導体スイッチT11,T12の通常のスイッチング動作時にもエミッタ抵抗201Cにより駆動信号に遅れが生じるので、スイッチング特性の変化に注意することが必要である。
In the second embodiment, when the lower arm semiconductor switch is short-circuited, the
Therefore, it is possible to prevent the short-circuit current from continuing to increase and to prevent the semiconductor switches of the upper and lower arms from being damaged by the same principle as that of the above-described embodiments.
In this embodiment, since the drive signal is delayed by the
上述した各形態では、上アームの半導体スイッチT11,T12の信号線210g,210eにスイッチ間電流抑制部(コモンモード抑制素子201Aまたは定電圧ダイオード201Bまたはエミッタ抵抗201C)を設けた場合について説明したが、下アームの2個の半導体スイッチと駆動回路100との間の信号線にも、同様にスイッチ間電流抑制部を設けることができる。これにより、始めに上アームの半導体スイッチが短絡した場合でも、下アームの半導体スイッチの短絡電流の増大を防止することが可能である。
なお、各アームにおける半導体スイッチの並列接続数が2個に限定されないのは言うまでもなく、並列接続されている半導体スイッチごとにスイッチ間電流抑制部をそれぞれ設ければ良い。
In each of the above-described embodiments, the case where the inter-switch current suppression unit (common
Needless to say, the number of semiconductor switches connected in parallel in each arm is not limited to two, and an inter-switch current suppression unit may be provided for each semiconductor switch connected in parallel.
本発明は、IGBTばかりでなく、パワーバイポーラトランジスタやMOSFET等の半導体スイッチを複数、並列接続して各アームが構成される電力変換装置にも利用可能である。 The present invention can be used not only for an IGBT but also for a power conversion device in which each arm is configured by connecting a plurality of semiconductor switches such as power bipolar transistors and MOSFETs in parallel.
100:駆動回路
200A,200B,200C:主回路
201A:コモンモード抑制素子(スイッチ間電流抑制部)
201B:定電圧ダイオード(スイッチ間電流抑制部)
201C:エミッタ抵抗(スイッチ間電流抑制部)
202:共通接続端子
203:主回路導体
210g,210e:信号線
300:直流電源
T11,T12,T21,T22:半導体スイッチ
P:正極
N:負極
U:交流出力端子
100: Drive
201B: Constant voltage diode (inter-switch current suppression unit)
201C: Emitter resistance (inter-switch current suppression unit)
202: common connection terminal 203:
Claims (2)
前記駆動回路と、前記複数の半導体スイッチの制御信号入力端子及び電流出力端子と、の間の信号線に、スイッチ間電流抑制部を設け、
前記上下アームのうち一方のアームの少なくとも1個の半導体スイッチが短絡故障し、かつ、前記他方のアームの複数の半導体スイッチが同時にオンした時に、
前記スイッチ間電流抑制部により、前記他方のアームの複数の半導体スイッチの前記電流出力端子間に流れるスイッチ間電流を抑制することで、前記一方のアームの短絡故障した半導体スイッチに近い前記他方のアームの半導体スイッチの前記制御信号入力端子の電圧の上昇を抑制する半導体電力変換装置であり、
前記スイッチ間電流抑制部を定電圧ダイオードにより構成し、この定電圧ダイオードを前記複数の半導体スイッチの前記制御信号入力端子と前記電流出力端子との間にそれぞれ接続することにより、前記定電圧ダイオードが、前記複数の半導体スイッチの前記制御信号入力端子と前記電流出力端子との間の電圧をそれぞれ定電圧に保って前記他方のアームの複数の半導体スイッチの前記電流出力端子間に流れるスイッチ間電流を抑制することを特徴とする半導体電力変換装置。 A semiconductor power conversion device in which upper and lower arms connected between the positive and negative electrodes of a DC power source are configured by a plurality of semiconductor switches connected in parallel to each other, and the plurality of semiconductor switches of each arm are simultaneously turned on / off by the same drive circuit. In the semiconductor power conversion device, the drive circuit includes means for detecting a short circuit of the semiconductor switch.
An inter-switch current suppression unit is provided on a signal line between the drive circuit and the control signal input terminal and the current output terminal of the plurality of semiconductor switches,
When at least one semiconductor switch of one of the upper and lower arms has a short circuit failure, and a plurality of semiconductor switches of the other arm are simultaneously turned on,
The other arm close to the short-circuited semiconductor switch of the one arm by suppressing the inter-switch current flowing between the current output terminals of the plurality of semiconductor switches of the other arm by the inter-switch current suppressing unit. a voltage of the control signal input terminals of the semiconductor switch semiconductors power converter that to suppress the rise of,
The inter-switch current suppression unit is configured by a constant voltage diode, and the constant voltage diode is connected between the control signal input terminal and the current output terminal of the plurality of semiconductor switches, respectively. The switch-to-switch current flowing between the current output terminals of the plurality of semiconductor switches of the other arm is maintained at a constant voltage between the control signal input terminal and the current output terminal of the plurality of semiconductor switches. The semiconductor power converter characterized by suppressing.
前記駆動回路と、前記複数の半導体スイッチの制御信号入力端子及び電流出力端子と、の間の信号線に、スイッチ間電流抑制部を設け、
前記上下アームのうち一方のアームの少なくとも1個の半導体スイッチが短絡故障し、かつ、前記他方のアームの複数の半導体スイッチが同時にオンした時に、
前記スイッチ間電流抑制部により、前記他方のアームの複数の半導体スイッチの前記電流出力端子間に流れるスイッチ間電流を抑制することで、前記一方のアームの短絡故障した半導体スイッチに近い前記他方のアームの半導体スイッチの前記制御信号入力端子の電圧の上昇を抑制する半導体電力変換装置であり、
前記スイッチ間電流抑制部を抵抗により構成し、
前記抵抗を、互いに並列接続された前記複数の半導体スイッチの前記電流出力端子の相互間に接続したことを特徴とする半導体電力変換装置。 A semiconductor power conversion device in which upper and lower arms connected between the positive and negative electrodes of a DC power source are configured by a plurality of semiconductor switches connected in parallel to each other, and the plurality of semiconductor switches of each arm are simultaneously turned on / off by the same drive circuit. In the semiconductor power conversion device, the drive circuit includes means for detecting a short circuit of the semiconductor switch .
An inter-switch current suppression unit is provided on a signal line between the drive circuit and the control signal input terminal and the current output terminal of the plurality of semiconductor switches,
When at least one semiconductor switch of one of the upper and lower arms has a short circuit failure, and a plurality of semiconductor switches of the other arm are simultaneously turned on,
The other arm close to the short-circuited semiconductor switch of the one arm by suppressing the inter-switch current flowing between the current output terminals of the plurality of semiconductor switches of the other arm by the inter-switch current suppressing unit. A semiconductor power conversion device that suppresses an increase in voltage of the control signal input terminal of the semiconductor switch of
The inter-switch current suppression unit is configured by a resistor ,
A semiconductor power conversion device , wherein the resistor is connected between the current output terminals of the plurality of semiconductor switches connected in parallel to each other .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013158460A JP6590437B2 (en) | 2013-07-31 | 2013-07-31 | Semiconductor power converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013158460A JP6590437B2 (en) | 2013-07-31 | 2013-07-31 | Semiconductor power converter |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015029397A JP2015029397A (en) | 2015-02-12 |
JP6590437B2 true JP6590437B2 (en) | 2019-10-16 |
Family
ID=52492728
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013158460A Active JP6590437B2 (en) | 2013-07-31 | 2013-07-31 | Semiconductor power converter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6590437B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6545729B2 (en) | 2017-01-16 | 2019-07-17 | 本田技研工業株式会社 | Semiconductor circuit |
JP7154907B2 (en) | 2018-09-14 | 2022-10-18 | 株式会社東芝 | semiconductor module |
JP7283255B2 (en) * | 2019-06-25 | 2023-05-30 | 株式会社デンソー | Switch overcurrent detector |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61139027U (en) * | 1985-02-18 | 1986-08-28 | ||
JP2557130Y2 (en) * | 1991-04-19 | 1997-12-08 | 神鋼電機株式会社 | Base wiring structure |
JPH0819246A (en) * | 1994-07-04 | 1996-01-19 | Fuji Electric Co Ltd | Parallel connection circuit of semiconductor switching devices |
JPH1042548A (en) * | 1996-07-17 | 1998-02-13 | Fuji Electric Co Ltd | Semiconductor power converter |
JP5444612B2 (en) * | 2007-12-19 | 2014-03-19 | 富士電機株式会社 | Power converter short circuit protection circuit |
-
2013
- 2013-07-31 JP JP2013158460A patent/JP6590437B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2015029397A (en) | 2015-02-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6735900B2 (en) | Semiconductor device and power conversion system | |
KR101662471B1 (en) | Drive protection circuit, semiconductor module, and automobile | |
JP5717915B2 (en) | Power switching circuit | |
JP6380953B2 (en) | Electronic circuit | |
JP5452549B2 (en) | Power module | |
CN102280869B (en) | Switching device | |
JP5761215B2 (en) | Gate drive circuit | |
US7570086B2 (en) | Switching element drive circuit | |
JP5940211B2 (en) | Semiconductor device | |
JP2009253484A (en) | Power conversion device | |
JP2018011467A (en) | Gate drive circuit for semiconductor switching element | |
JP2007306166A (en) | Driving device of insulating gate type semiconductor element and method thereof | |
JP2017118717A (en) | Gate drive circuit, inverter circuit and motor control device | |
JP6590437B2 (en) | Semiconductor power converter | |
US20140320198A1 (en) | Protective device for a voltage-controlled semiconductor switch | |
JP4946103B2 (en) | Power converter | |
KR100807547B1 (en) | A drive circuit of a semiconductor switch for an inverter | |
JP2012222932A (en) | Switching device, and switching module | |
JP4230190B2 (en) | Power converter | |
JP2000049581A (en) | Semiconductor electric power converting device | |
JP2006014402A (en) | Overcurrent protector of power converter | |
JP7341885B2 (en) | switching circuit | |
JP6815137B2 (en) | Semiconductor drive | |
JP5287294B2 (en) | Semiconductor protection circuit | |
JP2017139901A (en) | Inverter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160713 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170418 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170419 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170614 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20171003 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171211 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20171218 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20180202 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190423 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190731 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190913 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6590437 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D02 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |