KR102637666B1 - 열압착 본딩, 공융 본딩, 및 솔더 본딩을 사용하는 마이크로머신 pMUT 어레이들 및 전자기기들을 위한 통합 기법들 - Google Patents

열압착 본딩, 공융 본딩, 및 솔더 본딩을 사용하는 마이크로머신 pMUT 어레이들 및 전자기기들을 위한 통합 기법들 Download PDF

Info

Publication number
KR102637666B1
KR102637666B1 KR1020237013279A KR20237013279A KR102637666B1 KR 102637666 B1 KR102637666 B1 KR 102637666B1 KR 1020237013279 A KR1020237013279 A KR 1020237013279A KR 20237013279 A KR20237013279 A KR 20237013279A KR 102637666 B1 KR102637666 B1 KR 102637666B1
Authority
KR
South Korea
Prior art keywords
bonding
eutectic
wafer
substrate
solder
Prior art date
Application number
KR1020237013279A
Other languages
English (en)
Other versions
KR20230060548A (ko
Inventor
브라이언 버컴쇼
샌딥 아카라주
Original Assignee
엑소 이미징, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엑소 이미징, 인크. filed Critical 엑소 이미징, 인크.
Priority to KR1020247004984A priority Critical patent/KR20240025700A/ko
Publication of KR20230060548A publication Critical patent/KR20230060548A/ko
Application granted granted Critical
Publication of KR102637666B1 publication Critical patent/KR102637666B1/ko

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B06—GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS IN GENERAL
    • B06B—METHODS OR APPARATUS FOR GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS OF INFRASONIC, SONIC, OR ULTRASONIC FREQUENCY, e.g. FOR PERFORMING MECHANICAL WORK IN GENERAL
    • B06B1/00—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency
    • B06B1/02—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy
    • B06B1/06—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy operating with piezoelectric effect or with electrostriction
    • B06B1/0607—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy operating with piezoelectric effect or with electrostriction using multiple elements
    • B06B1/0622—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy operating with piezoelectric effect or with electrostriction using multiple elements on one surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B06—GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS IN GENERAL
    • B06B—METHODS OR APPARATUS FOR GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS OF INFRASONIC, SONIC, OR ULTRASONIC FREQUENCY, e.g. FOR PERFORMING MECHANICAL WORK IN GENERAL
    • B06B1/00—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency
    • B06B1/02—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy
    • B06B1/06—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy operating with piezoelectric effect or with electrostriction
    • B06B1/0607—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy operating with piezoelectric effect or with electrostriction using multiple elements
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/00238—Joining a substrate with an electronic processing unit and a substrate with a micromechanical structure
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S15/00—Systems using the reflection or reradiation of acoustic waves, e.g. sonar systems
    • G01S15/88—Sonar systems specially adapted for specific applications
    • G01S15/89—Sonar systems specially adapted for specific applications for mapping or imaging
    • G01S15/8906—Short-range imaging systems; Acoustic microscope systems using pulse-echo techniques
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/52—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S15/00
    • G01S7/52017—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S15/00 particularly adapted to short-range imaging
    • G01S7/52019—Details of transmitters
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/52—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S15/00
    • G01S7/52017—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S15/00 particularly adapted to short-range imaging
    • G01S7/52023—Details of receivers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/072—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies
    • H10N30/073—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies by fusion of metals or by adhesives
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/08—Shaping or machining of piezoelectric or electrostrictive bodies
    • H10N30/085—Shaping or machining of piezoelectric or electrostrictive bodies by machining
    • H10N30/088—Shaping or machining of piezoelectric or electrostrictive bodies by machining by cutting or dicing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/20—Piezoelectric or electrostrictive devices with electrical input and mechanical output, e.g. functioning as actuators or vibrators
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/802—Circuitry or processes for operating piezoelectric or electrostrictive devices not otherwise provided for, e.g. drive circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/85—Piezoelectric or electrostrictive active materials
    • H10N30/853—Ceramic compositions
    • H10N30/8548—Lead-based oxides
    • H10N30/8554—Lead-zirconium titanate [PZT] based
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H10N30/875—Further connection or lead arrangements, e.g. flexible wiring boards, terminal pins
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H10N30/877—Conductive materials
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B06—GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS IN GENERAL
    • B06B—METHODS OR APPARATUS FOR GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS OF INFRASONIC, SONIC, OR ULTRASONIC FREQUENCY, e.g. FOR PERFORMING MECHANICAL WORK IN GENERAL
    • B06B2201/00—Indexing scheme associated with B06B1/0207 for details covered by B06B1/0207 but not provided for in any of its subgroups
    • B06B2201/70—Specific application
    • B06B2201/76—Medical, dental
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0271—Resonators; ultrasonic resonators
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/01—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS
    • B81B2207/012—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS the micromechanical device and the control or processing electronics being separate parts in the same package
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/03—Bonding two components
    • B81C2203/033—Thermal bonding
    • B81C2203/036—Fusion bonding
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/07—Integrating an electronic processing unit with a micromechanical structure
    • B81C2203/0785—Transfer and j oin technology, i.e. forming the electronic processing unit and the micromechanical structure on separate substrates and joining the substrates
    • B81C2203/0792—Forming interconnections between the electronic processing unit and the micromechanical structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/1132—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13118—Zinc [Zn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13149—Manganese [Mn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1357—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81053—Bonding environment
    • H01L2224/81095—Temperature settings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81805—Soldering or alloying involving forming a eutectic alloy at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/37—Effects of the manufacturing process
    • H01L2924/37001—Yield

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Remote Sensing (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Computer Hardware Design (AREA)
  • Mechanical Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Acoustics & Sound (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Micromachines (AREA)
  • Wire Bonding (AREA)
  • Ultra Sonic Daignosis Equipment (AREA)
  • Transducers For Ultrasonic Waves (AREA)

Abstract

본 개시내용은, 열압착 또는 공융/솔더 본딩을 사용하여, 주문형 집적 회로(ASIC)와 압전 마이크로머신 초음파 트랜스듀서(pMUT)를 통합하기 위한 방법들을 제공한다. 일 양태에서, 본 개시내용은 디바이스를 제공하며, 디바이스는 제1 기판 및 제2 기판을 포함하고, 제1 기판은 pMUT 어레이를 포함하고, 제2 기판은 전기 회로를 포함하고, 여기서, 제1 기판과 제2 기판은 열압착을 사용하여 함께 본딩되고, 여기서, pMUT 어레이의 개별 pMUT들의 임의의 세트는 어드레싱 가능하다. 다른 양태에서, 본 개시내용은 디바이스를 제공하며, 디바이스는 제1 기판 및 제2 기판을 포함하고, 제1 기판은 pMUT 어레이를 포함하고, 제2 기판은 전기 회로를 포함하고, 여기서, 제1 기판과 제2 기판은 공융 또는 솔더 본딩을 사용하여 함께 본딩되고, 여기서, pMUT 어레이의 개별 pMUT들의 임의의 세트는 어드레싱 가능하다.

Description

열압착 본딩, 공융 본딩, 및 솔더 본딩을 사용하는 마이크로머신 pMUT 어레이들 및 전자기기들을 위한 통합 기법들{INTEGRATION TECHNIQUES FOR MICROMACHINED pMUT ARRAYS AND ELECTRONICS USING THERMOCOMPRESSION BONDING, EUTECTIC BONDING, AND SOLDER BONDING}
관련 출원들에 대한 상호-참조
본 출원은 2018년 5월 14일자로 출원된 미국 가출원 번호 제62/671,361호의 우선권을 주장하며, 이로써, 이 미국 가출원은 그 전체가 인용에 의해 포함된다.
압전 마이크로머신 초음파 트랜스듀서(piezoelectric micromachined ultrasonic transducer; pMUT) 어레이들은 이들의 전기 에너지 도메인과 음향 에너지 도메인 사이의 변환 효율로 인해 초음파 이미징에 이점들을 제공할 수 있다. 특히, pMUT들은 ≤ 10V 드라이브(drive)에 의한 이미징의 핵심적인 이점을 제공하여, 중간 전자기기들 없이 현대 전자 노드들에 대한 직접적인 커플링을 가능하게 할 수 있다. 고 전압 드라이버들을 제거하고, pMUT 어레이들에 직접적으로 회로부를 커플링시킴으로써, 비용이 많이 들고 부피가 큰 배선의 감소, 감소된 노이즈, 및 감소된 전체 시스템 비용, 전력 및/또는 사이즈와 같은 여러 이점들이 실현될 수 있다.
본 개시내용은, 열압착 본딩(thermocompression bonding), 공융 본딩(eutectic bonding), 또는 솔더 본딩(solder bonding)을 사용하여, 주문형 집적 회로(application-specific integrated circuit; ASIC)와 마이크로머신 압전 마이크로머신 초음파 트랜스듀서(pMUT)를 통합하기 위한 방법들을 제공한다.
열압착 본딩, 공융 본딩, 또는 솔더 본딩의 사용은, 예컨대 이종 통합을 포함하는 통합, 저온, 저 저항, 고-밀도, 고-수율 상호연결부, 우수한 본드 성능, 웨이퍼-대-웨이퍼, 다이-대-웨이퍼, 또는 다이-대-다이 본딩, 및 부품들 사이의 환경 제어에 대해 여러 이점들을 제공할 수 있다.
일 양태에서, 본 개시내용은 디바이스를 제공하며, 디바이스는 제1 기판 및 제2 기판을 포함하고, 제1 기판은 적어도 하나의 압전 마이크로머신 초음파 트랜스듀서(pMUT) 어레이를 포함하고, 제2 기판은 적어도 하나의 전기 회로를 포함하고, 여기서, 제1 기판과 제2 기판은 열압착을 사용하여 함께 본딩되고, 여기서, 적어도 하나의 pMUT 어레이의 하나 이상의 개별 pMUT의 임의의 세트는 어드레싱 가능하다.
일부 실시예들에서, pMUT 어레이는 초음파 이미징을 수행하도록 구성된다. 일부 실시예들에서, 적어도 하나의 전기 회로는 주문형 집적 회로(ASIC)를 포함한다. 일부 실시예들에서, 본딩은 웨이퍼-대-웨이퍼 본딩을 포함한다. 일부 실시예들에서, 본딩은 다이-대-웨이퍼 본딩을 포함한다. 일부 실시예들에서, 다이-대-웨이퍼 본딩은 중간 핸들 기판(intermediate handle substrate) 및 임시 본딩 층을 사용한다. 일부 실시예들에서, 본딩은, a) 임시 본딩 층을 사용하여 핸들 기판에 제1 기판 또는 제2 기판의 웨이퍼를 임시로 본딩하는 것; b) 핸들 기판 상의 웨이퍼를 다이싱(dicing)하는 것; 및 c) 열압착을 사용하여 제1 기판 또는 제2 기판의 다른 웨이퍼에 다이싱된 웨이퍼를 본딩하는 것을 포함한다. 일부 실시예들에서, 본딩은 다이-대-다이 본딩을 포함한다. 일부 실시예들에서, 열압착 본딩은 약 350 ℃ 이하의 온도에서 수행된다. 일부 실시예들에서, 열압착 본딩은 약 300 ℃ 이하의 온도에서 수행된다. 일부 실시예들에서, 열압착 본딩은 기밀 밀봉된 공동을 형성하며, 그 공동은 가스 종 및 압력을 제어 가능하게 유지하도록 구성된다. 일부 실시예들에서, 열압착 본딩은, 금(Au), 구리(Cu), 및 알루미늄(Al)으로 구성된 그룹으로부터 선택되는 동일한 타입의 2개의 금속들을 함께 본딩하는 것을 포함한다.
다른 양태에서, 본 개시내용은 통합된 디바이스를 제작하는 방법을 제공하며, 방법은, a) 적어도 하나의 압전 마이크로머신 초음파 트랜스듀서(pMUT) 어레이를 포함하는 제1 기판을 획득하는 단계; b) 적어도 하나의 전기 회로를 포함하는 제2 기판을 획득하는 단계; 및 c) 열압착을 사용하여 제1 기판과 제2 기판을 함께 본딩하는 단계를 포함하고, 여기서, 적어도 하나의 pMUT 어레이의 하나 이상의 개별 pMUT의 임의의 세트는 어드레싱 가능하다.
일부 실시예들에서, pMUT 어레이는 초음파 이미징을 수행하도록 구성된다. 일부 실시예들에서, 적어도 하나의 전기 회로는 주문형 집적 회로(ASIC)를 포함한다. 일부 실시예들에서, 본딩은 웨이퍼-대-웨이퍼 본딩을 포함한다. 일부 실시예들에서, 본딩은 다이-대-웨이퍼 본딩을 포함한다. 일부 실시예들에서, 다이-대-웨이퍼 본딩은 중간 핸들 기판 및 임시 본딩 층을 사용한다. 일부 실시예들에서, 본딩은, a) 임시 본딩 층을 사용하여 핸들 기판에 제1 기판 또는 제2 기판의 웨이퍼를 임시로 본딩하는 것; b) 핸들 기판 상의 웨이퍼를 다이싱하는 것; 및 c) 열압착을 사용하여 제1 기판 또는 제2 기판의 다른 웨이퍼에 다이싱된 웨이퍼를 본딩하는 것을 포함한다. 일부 실시예들에서, 본딩은 다이-대-다이 본딩을 포함한다. 일부 실시예들에서, 열압착 본딩은 약 350 ℃ 이하의 온도에서 수행된다. 일부 실시예들에서, 열압착 본딩은 약 300 ℃ 이하의 온도에서 수행된다. 일부 실시예들에서, 열압착 본딩은 기밀 밀봉된 공동을 형성하며, 그 공동은 가스 종 및 압력을 제어 가능하게 유지하도록 구성된다. 일부 실시예들에서, 열압착 본딩은, 금(Au), 구리(Cu), 및 알루미늄(Al)으로 구성된 그룹으로부터 선택되는 동일한 타입의 2개의 금속들을 함께 본딩하는 것을 포함한다.
다른 양태에서, 본 개시내용은 디바이스를 제공하며, 디바이스는 제1 기판 및 제2 기판을 포함하고, 제1 기판은 적어도 하나의 압전 마이크로머신 초음파 트랜스듀서(pMUT) 어레이를 포함하고, 제2 기판은 적어도 하나의 전기 회로를 포함하고, 여기서, 제1 기판과 제2 기판은 공융 또는 솔더 본딩을 사용하여 함께 본딩되고, 여기서, 적어도 하나의 pMUT 어레이의 하나 이상의 개별 pMUT의 임의의 세트는 어드레싱 가능하다.
일부 실시예들에서, pMUT 어레이는 초음파 이미징을 수행하도록 구성된다. 일부 실시예들에서, 적어도 하나의 전기 회로는 주문형 집적 회로(ASIC)를 포함한다. 일부 실시예들에서, 본딩은 웨이퍼-대-웨이퍼 본딩을 포함한다. 일부 실시예들에서, 본딩은 다이-대-웨이퍼 본딩을 포함한다. 일부 실시예들에서, 다이-대-웨이퍼 본딩은 중간 핸들 기판 및 임시 본딩 층을 사용한다. 일부 실시예들에서, 본딩은, a) 임시 본딩 층을 사용하여 핸들 기판에 제1 기판 또는 제2 기판의 웨이퍼를 임시로 본딩하는 것; b) 핸들 기판 상의 웨이퍼를 다이싱하는 것; 및 c) 공융 또는 솔더 본딩을 사용하여 제1 기판 또는 제2 기판의 다른 웨이퍼에 다이싱된 웨이퍼를 본딩하는 것을 포함한다. 일부 실시예들에서, 본딩은 다이-대-다이 본딩을 포함한다. 일부 실시예들에서, 공융 또는 솔더 본딩은 약 350 ℃ 이하의 온도에서 수행된다. 일부 실시예들에서, 공융 또는 솔더 본딩은 약 300 ℃ 이하의 온도에서 수행된다. 일부 실시예들에서, 공융 또는 솔더 본딩은 기밀 밀봉된 공동을 형성하며, 그 공동은 가스 종 및 압력을 제어 가능하게 유지하도록 구성된다. 일부 실시예들에서, 제1 기판과 제2 기판 중 하나 또는 둘 모두는 공융 또는 솔더 본딩의 용융의 유동을 제한하기 위한 적어도 하나의 피처(feature)를 포함한다. 일부 실시예들에서, 공융 또는 솔더 본딩은 공융 본딩을 포함한다. 일부 실시예들에서, 공융 본딩은, 알루미늄(Al), 금(Au), 구리(Cu), 게르마늄(Ge), 인듐(In), 실리콘(Si), 및 주석(Sn)으로 구성된 그룹으로부터 선택되는 복수의 상이한 금속들을 함께 본딩하는 것을 포함한다. 일부 실시예들에서, 복수의 상이한 금속들은 Au-Si, Al-Ge, Au-Sn, Cu-Sn, 또는 Au-In을 포함한다. 일부 실시예들에서, 공융 또는 솔더 본딩은 솔더 본딩을 포함한다. 일부 실시예들에서, 솔더 본딩은 솔더 합금을 사용하는 본딩을 포함하며, 그 솔더 합금은, 은(Ag), 금(Au), 크롬(Cr), 구리(Cu), 게르마늄(Ge), 인듐(In), 망간(Mn), 납(Pb), 실리콘(Si), 주석(Sn), 및 아연(Zn)으로 구성된 그룹으로부터 선택되는 복수의 상이한 금속들을 포함한다. 일부 실시예들에서, 복수의 상이한 금속들은 Au-Sn을 포함한다.
다른 양태에서, 본 개시내용은 통합된 디바이스를 제작하는 방법을 제공하며, 방법은, a) 적어도 하나의 압전 마이크로머신 초음파 트랜스듀서(pMUT) 어레이를 포함하는 제1 기판을 획득하는 단계; b) 적어도 하나의 전기 회로를 포함하는 제2 기판을 획득하는 단계; 및 c) 공융 또는 솔더 본딩을 사용하여 제1 기판과 제2 기판을 함께 본딩하는 단계를 포함하고, 여기서, 적어도 하나의 pMUT 어레이의 하나 이상의 개별 pMUT의 임의의 세트는 어드레싱 가능하다.
일부 실시예들에서, pMUT 어레이는 초음파 이미징을 수행하도록 구성된다. 일부 실시예들에서, 적어도 하나의 전기 회로는 주문형 집적 회로(ASIC)를 포함한다. 일부 실시예들에서, 본딩은 웨이퍼-대-웨이퍼 본딩을 포함한다. 일부 실시예들에서, 본딩은 다이-대-웨이퍼 본딩을 포함한다. 일부 실시예들에서, 다이-대-웨이퍼 본딩은 중간 핸들 기판 및 임시 본딩 층을 사용한다. 일부 실시예들에서, 본딩은, a) 임시 본딩 층을 사용하여 핸들 기판에 제1 기판 또는 제2 기판의 웨이퍼를 임시로 본딩하는 것; b) 핸들 기판 상의 웨이퍼를 다이싱하는 것; 및 c) 공융 또는 솔더 본딩을 사용하여 제1 기판 또는 제2 기판의 다른 웨이퍼에 다이싱된 웨이퍼를 본딩하는 것을 포함한다. 일부 실시예들에서, 본딩은 다이-대-다이 본딩을 포함한다. 일부 실시예들에서, 공융 또는 솔더 본딩은 약 350 ℃ 이하의 온도에서 수행된다. 일부 실시예들에서, 공융 또는 솔더 본딩은 약 300 ℃ 이하의 온도에서 수행된다. 일부 실시예들에서, 공융 또는 솔더 본딩은 기밀 밀봉된 공동을 형성하며, 그 공동은 가스 종 및 압력을 제어 가능하게 유지하도록 구성된다. 일부 실시예들에서, 제1 기판과 제2 기판 중 하나 또는 둘 모두는 공융 또는 솔더 본딩의 용융의 유동을 제한하기 위한 적어도 하나의 피처를 포함한다. 일부 실시예들에서, 공융 또는 솔더 본딩은 공융 본딩을 포함한다. 일부 실시예들에서, 공융 본딩은, 알루미늄(Al), 금(Au), 구리(Cu), 게르마늄(Ge), 인듐(In), 실리콘(Si), 및 주석(Sn)으로 구성된 그룹으로부터 선택되는 복수의 상이한 금속들을 함께 본딩하는 것을 포함한다. 일부 실시예들에서, 복수의 상이한 금속들은 Au-Si, Al-Ge, Au-Sn, Cu-Sn, 또는 Au-In을 포함한다. 일부 실시예들에서, 공융 또는 솔더 본딩은 솔더 본딩을 포함한다. 일부 실시예들에서, 솔더 본딩은 솔더 합금을 사용하는 본딩을 포함하며, 그 솔더 합금은, 은(Ag), 금(Au), 크롬(Cr), 구리(Cu), 게르마늄(Ge), 인듐(In), 망간(Mn), 납(Pb), 실리콘(Si), 주석(Sn), 및 아연(Zn)으로 구성된 그룹으로부터 선택되는 복수의 상이한 금속들을 포함한다. 일부 실시예들에서, 복수의 상이한 금속들은 Au-Sn을 포함한다.
본 개시내용의 부가적인 양태들 및 이점들은 다음의 상세한 설명으로부터 당업자에게 쉽게 자명하게 될 것이며, 여기서, 본 개시내용의 예시적인 실시예들만이 도시 및 설명된다. 인지하고 있겠지만, 본 개시내용은 다른 및 상이한 실시예들이 가능하고, 이의 여러 세부사항들은 모두 본 개시내용으로부터 벗어나지 않으면서 다양한 자명한 측면들에서 수정들이 가능하다. 따라서, 도면들 및 설명들은 사실상 예시적인 것으로 간주되어야 하며, 제한적인 것으로 간주되지 않아야 한다.
인용에 의한 포함
본 명세서에서 언급된 모든 공개물들, 특허들, 및 특허 출원들은, 각각의 개별 공개물, 특허, 또는 특허 출원이 구체적으로 그리고 개별적으로 인용에 의해 포함되는 것으로 표시되는 것처럼, 동일한 정도까지 인용에 의해 본원에 포함된다. 인용에 의해 포함된 공개물들 및 특허들 또는 특허 출원들이 본 명세서에 포함된 개시내용과 모순되는 한, 본 명세서는 임의의 그러한 모순되는 자료을 대체하고 그리고/또는 임의의 그러한 모순되는 자료에 비해 우선하도록 의도된다.
본 발명의 신규한 특징들은 첨부된 청구범위에서 구체적으로 제시된다. 본 발명의 원리들이 활용되는 예시적인 실시예들을 제시하는 다음의 상세한 설명 및 첨부 도면들(여기서는 또한 "도면" 및 "도")을 참조하여, 본 발명의 특징들 및 이점들의 더 양호한 이해가 획득될 것이다.
도 1a, 도 1b, 및 도 1c는 개시되는 실시예들에 따른 "본드 구역"을 예시한다.
도 2a, 도 2b, 도 2c, 도 2d, 및 도 2e는 개시되는 실시예들에 따른, 열압착 또는 공융/솔더 본딩을 위한 ASIC 평탄화를 예시한다.
도 3a, 도 3b, 및 도 3c는 개시되는 실시예들에 따른, 열압착 본딩을 위한 ASIC 준비를 예시한다;
도 4a, 도 4b, 및 도 4c는 개시되는 실시예들에 따른, 열압착 및 공융/솔더 본딩을 위한 pMUT 어레이 웨이퍼 준비를 예시한다.
도 5a 및 도 5b는 개시되는 실시예들에 따른, pMUT 어레와 ASIC의 열압착 웨이퍼-대-웨이퍼 본딩을 예시한다.
도 6a 및 도 6b는 개시되는 실시예들에 따른, 열압착을 사용하여 본딩된 pMUT 및 ASIC 웨이퍼들의 싱귤레이션(singulation)을 예시한다.
도 7a, 도 7b, 및 도 7c는 개시되는 실시예들에 따른, 공융/솔더 본딩을 위한 ASIC 준비를 예시한다.
도 8a 및 도 8b는 개시되는 실시예들에 따른, pMUT 어레이와 ASIC의 공융/솔더 웨이퍼-대-웨이퍼 본딩을 예시한다.
도 9a 및 도 9b는 개시되는 실시예들에 따른, 공융/솔더 본딩을 통해 본딩된 pMUT 및 ASIC 웨이퍼들의 싱귤레이션을 예시한다.
압전 마이크로머신 초음파 트랜스듀서(pMUT) 어레이들은 이들의 전기 에너지 도메인과 음향 에너지 도메인 사이의 변환 효율로 인해 초음파 이미징에 이점들을 제공할 수 있다. 특히, pMUT들은 ≤ 10V 드라이브(drive)에 의한 이미징의 핵심적인 이점을 제공하여, 중간 전자기기들 없이 현대 전자 노드들에 대한 직접적인 커플링을 가능하게 할 수 있다. 고 전압 드라이버들을 제거하고, pMUT 어레이들에 직접적으로 회로부를 커플링시킴으로써, 비용이 많이 들고 부피가 큰 배선의 감소, 감소된 노이즈, 및 감소된 전체 시스템 비용, 전력 및/또는 사이즈와 같은 여러 이점들이 실현될 수 있다.
압전 재료들 및 디바이스들은 이들의 퀴리 온도(Tc)로 인한 난제들과 조우할 수 있다. 압전 재료의 Tc는 특정 재료에 따라 변화될 수 있지만, 일반적으로 80 ℃ 내지 400 ℃의 범위에 속할 수 있다. 압전 재료의 Tc 미만의 온도들에서, 압전 재료는 강유전성 특성을 가질 수 있으며, 이는 아번 재료가 이의 단위 셀에서 비대칭을 갖는다는 것을 의미한다. 그러한 비대칭은 하전된 구성 이온들의 분리를 초래할 수 있고, 그에 따라, 쌍극자가 생성된다(예컨대, 양의 전하의 중심이 음의 전하의 중심으로부터 변위될 수 있음). 쌍극자들은 모든 쌍극자들이 동일한 방향으로 포인팅되는 도메인들을 형성할 수 있다. 전형적으로, 모든 각각의 결정은 다수의 도메인들을 가질 수 있으며, 각각의 도메인의 쌍극자 모멘트는 인접 도메인에 대해 180도 또는 90도이다. 결정 경계에 의해 분리된 도메인들은 임의의 상대적인 배향을 취할 수 있다. 폴링(poling) 프로세스는 결정들 내의 도메인들 및 상이한 결정들의 쌍극자들을 실질적으로 하나의 방향으로 정렬할 수 있다.
압전 재료의 퀴리 온도(Tc) 초과의 온도들에서, 압전 재료는 유전체 특성을 가질 수 있으며, 이는 압전 재료가 이의 압전 효과를 잃는다는 것을 의미한다. 이러한 결과는 압전 재료의 단위 셀이 비대칭 단위 셀로부터 전하에 대해 대칭인 단위 셀로 상 변화를 거치기 때문에 발생할 수 있다. 다시 말하면, Tc 미만의 온도들에서, 단위 셀은 쌍극자 모멘트를 가지며; 대조적으로, Tc 초과의 온도들에서, 단위 셀은 쌍극자 모멘트를 갖지 않는다. 예컨대, 납 지르코네이트 티타네이트(Pb[ZrxTi1-x]O3, PZT)는, Tc 미만의 온도로부터 Tc 초과의 온도까지 온도 변화를 거칠 때, 쌍극자 모멘트들을 갖는 능면체 및 정방정계 단위 셀들로부터 쌍극자 모멘트를 갖지 않는 입방 단위 셀들로 상 변화를 거칠 수 있다.
이러한 상황들에서, 재료의 압전 효과는 압전 재료를 Tc 미만의 온도로 복귀시킴으로써 복원될 수 있다. 그러나, 압전 재료의 막들은 디폴링(de-pole)되어 압전 재료로서의 이들의 효율이 감소될 수 있다. 다시 말하면, 압전 재료의 강유전성 도메인들이 하나의 방향으로 실질적으로 정렬되는 대신에, 강유전성 도메인들은 무작위로 정렬되거나 또는 부분적으로만 정렬될 수 있다. 압전 재료를 최적의 성능으로 복귀시키기 위해 압전 재료의 폴링이 필요할 수 있다. 더욱이, Tc 초과의 온도들에 대한 압전 재료의 반복적인 또는 장기간의 노출은 압전 성능을 저하시킬 수 있다.
압전 디바이스들의 통합을 위한 개선된 방법들에 대한 필요성을 인식하여, 본 개시내용은, 웨이퍼 레벨에서, 열압착 본딩, 공용 본딩, 또는 솔더 본딩을 사용하여, 주문형 집적 회로(ASIC)와 마이크로머신 압전 마이크로머신 초음파 트랜스듀서(pMUT) 어레이들을 통합하기 위한 방법들을 제공한다.
열압착 본딩은 또한, 확산 본딩, 압력 접합, 및 고체-상태 또는 열압착 용접으로 지칭될 수 있다. 열압착 본딩은, 2개의 유사한 금속들을 접촉시키고, 금속들에 압력 및 열을 가하는 것을 포함할 수 있다. 이어서, 원자들이 분자간 확산을 통해 금속들 사이에서 교환되어, 안정적인 본드가 형성될 수 있다. 금(Au), 구리(Cu), 및 알루미늄(Al)과 같은 높은 확산 레이트들을 갖는 금속들과 같은 적합한 금속들이 열압착 본딩을 위해 선정될 수 있다. 각각의 금속은 열압착 본딩을 위해 상이한 온도들을 요구할 수 있다. 예컨대, Cu 및 Al은 전형적으로 350 ℃ 초과의 열압착 본딩 온도들을 요구하는 한편, Au-Au 열압착 본딩은 260 ℃만큼 낮은 온도들에서 수행될 수 있다. Cu 및 Al을 사용하는 열압착 본딩은 또한, 표면 케미스트리(chemistry)를 제거하기 위한 더 많은 준비를 요구할 수 있으며; 대조적으로, Au는 더 불활성일 수 있고, 열압착 본딩을 위해 그렇게 많은 표면 준비를 요구하지 않을 수 있다.
프로세스에서 액체가 형성되지 않기 때문에, 열압착 본딩은 유리하게, "압착"의 발생과 연관된 난제들을 피할 수 있으며, 여기서, 본딩 액체는 모세관 작용에 의해 본드 부위로부터 멀리 이동할 수 있다. 따라서, 열압착 본딩에 의해 형성되는 본드는 재가열 시 상당히 안정적일 수 있고, 금속의 용융점이 도달되지 않는 한, 온도의 변화들에 대한 반응으로 형태가 실질적으로 변화되지 않을 수 있다.
공융 본딩은, 2개의 이종 재료들을 접촉시키고, 2개의 재료들에 압력 및 열을 가하는 프로세스를 지칭할 수 있다. 2개의 재료들(재료 1 및 재료 2)이 주어지면, 재료들의 용융 온도들이 각각 Tm1 및 Tm2이고 Tm1 < Tm2인 것으로 가정한다. 이어서, 열역학적으로, 2개의 재료들의 임의의 혼합물은 Tm2 미만의 용융점을 가질 것으로 예상된다. 공융 온도(Te)는 2-재료 시스템의 최소 온도로서 정의될 수 있다. 공융점은 다른 2개의 용융점들보다 더 낮으며, 즉, Te < Tm1 < Tm2이다. 공융 본딩 동안, 온도는 Te 바로 위의 지점까지 상승될 수 있다. 본드의 온도에 기초하여 구성을 가질 수 있는 용융된 합금이 생성될 수 있다. 공융 본딩 프로세스는 본딩 온도에 대해 안정적인 합금 혼합물이 획득될 때까지 계속될 수 있다. 공융 본드는 압착에 취약할 수 있고, 온도가 본드 온도 이상으로 상승하는 경우, 특성이 변화될 수 있다. 공융 본딩을 위해 사용되는 일반적인 재료 시스템들은 Au-Si, Al-Ge, Au-Sn, Cu-Sn, 및 Au-In을 포함할 수 있다. 예컨대, Au-Sn, Cu-Sn, 및 Au-In은 300 ℃ 미만의 공융 온도들을 가질 수 있다.
솔더 본딩은, 2개의 표면들 사이에 가용성 금속 합금을 배치하고, 열을 가하고, 본드를 형성하는 프로세스를 지칭할 수 있다. 일반적인 솔더 합금들은 다음의 재료들: 은(Ag), 금(Au), 크롬(Cr), 구리(Cu), 게르마늄(Ge), 인듐(In), 망간(Mn), 납(Pb), 실리콘(Si), 주석(Sn), 및 아연(Zn) 중 2개 이상을 포함할 수 있다. 솔더 합금은 공융 온도 또는 비-공융 온도에서 용융되도록 설계될 수 있다. 따라서, 공융 본딩은 솔더 본딩의 서브세트로서 고려될 수 있다. 솔더 합금들은 300 ℃ 미만의 온도들에 적합하도록 선정될 수 있다. 솔더 본딩 동안, 액체가 형성되고, 본드는 압착에 취약할 수 있다. 압착 동안, 온도가 합금 용융 온도에 근접하게 되는 경우, 솔더 본드가 리플로우(reflow)되어 본드가 덜 안정적이게 될 수 있다. 일반적인 솔더 본드는 Au-Sn을 포함할 수 있으며, 이는 정확한 합금 비율들의 공융 본드를 형성할 수 있다.
본 개시내용에서, 공융 본딩 및 솔더 본딩은 "공융/솔더 본딩"으로 지칭될 수 있다. 공융/솔더 본딩은 유리하게, 열압착과 비교하여 더 적은 힘 및 더 낮은 온도들을 요구할 수 있다. 그러나, 공융 본딩과 솔더 본딩 둘 모두는 압착으로 인한 난제들에 취약할 수 있고, 열압착보다 덜 안정적인 본드를 형성할 수 있다.
열압착 본딩, 공융 본딩, 또는 솔더 본딩의 사용은, 이종 통합을 포함하는 통합, 저온, 저 저항, 고-밀도, 고-수율 상호연결부, 우수한 본드 성능, 웨이퍼-대-웨이퍼, 다이-대-웨이퍼, 또는 다이-대-다이 본딩, 피트들 사이의 환경 제어, 및 고온 안정성에 대해 여러 이점들을 제공할 수 있다.
예컨대, 마이크로머신 pMUT 어레이들과 전자기기들의 통합을 수행하기 위한 열압착 본딩, 공융 본딩, 또는 솔더 본딩의 사용은, 상이한 프로세스 기법들을 사용하여 제작된 2개의 별개의 다이들의 본딩 및 상호연결에 의해 이종 통합을 가능하게 할 수 있다. 본 개시내용의 방법들을 사용하여, 다양한 전자기기들이 마이크로전자기계 시스템(microelectromechanical systems; MEMS) 컴포넌트들과 통합될 수 있다.
다른 예로서, 마이크로머신 pMUT 어레이들과 전자기기들의 통합을 수행하기 위한 열압착 본딩, 공융 본딩, 또는 솔더 본딩의 사용은 낮은 온도에서 수행될 수 있다. 예컨대, 금-금(Au-Au) 열압착은 300 ℃ 미만의 온도에서 수행될 수 있다. 솔더 합금들의 대부분은 대략 300 ℃ 이하의 용융 온도들을 갖는다. 특히, 낮은 온도에서 pMUT 어레이들과 전자기기들의 통합을 수행하는 것은 유리하게, pMUT 어레이들의 신뢰성을 보존할 수 있다.
다른 예로서, 마이크로머신 pMUT 어레이들과 전자기기들의 통합을 수행하기 위한 열압착 본딩, 공융 본딩, 또는 솔더 본딩의 사용은 낮은 저항을 제공할 수 있다. 노이즈 및 기생값들을 감소시키기 위해, 약 1 옴(Ω) 이하의 낮은 저항을 갖는 상호연결 방법이 선정될 수 있다. 열압착 본딩, 공융 본딩, 및 솔더 본딩은 모두 전형적으로, 금속들 또는 금속들을 갖는 합금들(예컨대, Au-Si)을 활용함으로써, 1 옴(Ω)보다 훨씬 더 낮은 상호연결부 저항들을 갖는 통합된 구조들을 생성한다.
다른 예로서, 마이크로머신 pMUT 어레이들과 전자기기들의 통합을 수행하기 위한 열압착 본딩, 공융 본딩, 또는 솔더 본딩의 사용은 고-밀도의 고-수율 상호연결부들을 제공할 수 있다. 열압착 본딩, 공융 본딩, 및 솔더 본딩은 모두, 100 마이크론(㎛) 미만의 상호연결부 피치들을 지원할 수 있고, 그에 따라, 예컨대, 초음파 이미징을 위해 구성된 트랜스듀서 어레이들을 제작하는 데 필요할 수 있는 전자기기들을 갖는 디바이스들의 고밀도 어레이의 상호연결부를 가능하게 할 수 있다. 열압착 본딩을 사용하는 상호연결부의 밀도는 주로, 도금 및/또는 스퍼터 퇴적에 기초한 상호연결부 높이의 제어에 의해 조절될 수 있다. 열압착 본딩을 사용하는 상호연결부의 수율은 도금의 상호연결부 높이 제어에 의해 유사하게 제한될 수 있다. 이러한 상호연결부 높이가 제어되는 경우, 상호연결부의 수율이 결함 밀도에 의해 좌우될 수 있다. 공융/솔더 본딩을 사용하는 상호연결부의 밀도는 주로, 압착, 및 압착을 억제하는 데 필요한 제어들에 의해 조절될 수 있다. 그러한 제어들은 또한, 본딩된 디바이스들의 설계 및 성능에 영향을 미칠 수 있다.
다른 예로서, 마이크로머신 pMUT 어레이들과 전자기기들의 통합을 수행하기 위한 열압착 본딩, 공융 본딩, 또는 솔더 본딩의 사용은 우수한 본드 성능을 제공할 수 있다. 열압착 본드, 공융 본드, 및 솔더 본드가 금속들에 기초하기 대문에, 본드들 각각은 높은 기계적 안정성을 가질 수 있고, 기밀 밀봉이 가능할 수 있다.
다른 예로서, 마이크로머신 pMUT 어레이들과 전자기기들의 통합을 수행하기 위한 열압착 본딩, 공융 본딩, 또는 솔더 본딩의 사용은, 웨이퍼-대-웨이퍼 본딩, 다이-대-웨이퍼 본딩, 및 다이-대-다이 본딩을 포함하는 상이한 본딩 타입들을 가능하게 할 수 있다. 예컨대, 웨이퍼-대-웨이퍼 본딩은 더 높은 처리량 및 더 낮은 비용으로 수행될 수 있는 한편, 다이-대-웨이퍼 본딩 또는 다이-대-다이 본딩은 더 높은 수율을 위해 알려져 있는 양호한 다이들만의 본딩을 가능하게 하도록 수행될 수 있다.
다른 예로서, 마이크로머신 pMUT 어레이들과 전자기기들의 통합을 수행하기 위한 열압착 본딩, 공융 본딩, 또는 솔더 본딩의 사용은 파트들 사이의 환경 제어를 가능하게 할 수 있다. 예컨대, 열압착 본딩, 공융 본딩, 및 솔더 본딩은 모두, 폐쇄된 공동들의 형성을 가능하게 할 수 있으며, 여기서, 공동 환경은 가스 종 및 압력에 관하여 제어될 수 있다. 예컨대, 가스 종 및 압력은 최적의 이미저 성능을 위해 튜닝될 수 있다.
다른 예로서, 마이크로머신 pMUT 어레이들과 전자기기들의 통합을 수행하기 위한 열압착 본딩, 공융 본딩, 또는 솔더 본딩의 사용은 고온 안정성을 제공할 수 있다. 열압착 본딩이 액체 형성 없이 본드 계면에 걸친 원자들의 고체-상태 확산에 의존할 수 있기 때문에, 열압착 본드는 특히, 높은 온도들 및 압력들에 대해 안정적일 수 있다. 결과로서, 열압착 본드는, 열압착 본드를 실질적으로 변화시키지 않으면서, 본딩 온도 이상의 하나 또는 다수의 온도 변동들을 추가로 거칠 수 있다. 실제로, 열압착 본드는 본드 재료의 용융 온도(예컨대, Au-Au 열압착 본딩의 경우 1064 ℃)까지 안정적인 상태로 유지될 수 있다. 공융 본드들 및 솔더 본드들은 미반응 재료들을 남길 수 있고, 후속 온도 변동들은 공융/솔더 본드의 변화들을 초래할 수 있다. 따라서, 열압착 본딩은, 시스템이 프로세스 조건들(예컨대, 열압착 본딩을 수행하는 데 필요한 온도들 및 압력들)을 견딜 수 있는 경우, 바람직한 본딩 방법일 수 있다.
본 개시내용은, 전도성 본드들의 고밀도 어레이를 형성하기 위해, 열압착 본딩, 공융 본딩, 또는 솔더 본딩을 사용하여, 전자기기들(예컨대, 주문형 집적 회로(ASIC))과 압전 마이크로머신 초음파 트랜스듀서(pMUT) 어레이를 본딩하는 방법들을 제공한다. 이들 기법들은 웨이퍼-대-웨이퍼 본딩의 방법들을 포함하는 실시예들에 의해 예시될 수 있다. 웨이퍼-대-웨이퍼 본딩은, 다수의 컴포넌트들을 신속하게 본딩하면서, 추가 프로세싱 단계들을 최소화하여, 배치 프로세싱의 처리량을 높이고, 통합 비용을 더 낮추는 능력을 제공하는 이점들을 제공할 수 있다. 그러한 제조 이점들은 대량 및/또는 낮은 비용에 대해 중요할 수 있다. 웨이퍼-대-웨이퍼 본딩은 또한, 잠재적인 난제들, 이를테면, 1) pMUT 어레이 웨이퍼와 ASIC 웨이퍼의 수율들의 절충(compounding), 2) 기판들에성의 정렬 에러들, 및 3) pMUT 웨이퍼들 및 ASIC 웨이퍼들의 다이 사이즈들이 정확하게 매칭되도록 이들이 설계될 필요성(이는 낭비되는 웨이퍼 영역을 초래할 수 있음)을 제공할 수 있다.
다른 실시예들에서, 열압착 본딩, 공융 본딩, 및 솔더 본딩을 사용하는 통합의 방법들은 다이-대-웨이퍼 및 다이-대-다이 본딩에 적용 가능할 수 있다. 열압착 또는 공융/솔더 본딩을 사용하는 다이-대-웨이퍼 본딩은 알려져 있는 양호한 다이들(known good dice; KGD)만을 본딩하는 능력을 제공하여, ASIC 다이들과 pMUT 다이들 사이의 수율 절충과 관련된 난제들을 감소 또는 제거하는 이점을 제공할 수 있다. 이는 KGD ASIC 다이들 위의 핸들 웨이퍼 상에 KGD pMUT 다이들만을 배치함으로써 수행될 수 있다. 열압착 또는 공융/솔더 본딩을 사용하는 다이-대-웨이퍼 본딩은 또한, 핸들 웨이퍼에 박형화된 다이들을 부착할 때의 박형화된 다이들의 정밀한 핸들링에 대한 필요성, 및 이 프로세스를 위한 정밀한 픽-앤-플레이스(pick-and-place) 장비에 대한 필요성과 같은 잠재적인 난제들을 제공할 수 있다. 그러한 제약들은 다이-대-웨이퍼 본딩을 위한 방법의 처리량을 제한하여 제조 비용들을 증가시킬 수 있다.
열압착 또는 공융/솔더 본딩을 사용하는 다이-대-다이 본딩은 ASIC 다이들 및 pMUT 다이들의 상이한 사이즈들을 가질 수 있는 능력을 제공하는 이점을 제공할 수 있다. 추가로, 열압착 또는 공융/솔더 본딩을 사용하는 다이-대-웨이퍼 본딩과 유사하게, 열압착 또는 공융/솔더 본딩을 사용하는 다이-대-다이 본딩은 알려져 있는 양호한 다이들(KGD)만을 본딩하는 능력을 제공하여, ASIC 다이들과 pMUT 다이들 사이의 수율 절충과 관련된 난제들을 감소 또는 제거하는 이점을 제공할 수 있다. 이는 KGD ASIC 다이들과 KGD pMUT 다이들만을 함께 본딩함으로써 수행될 수 있다.
열압착 또는 공융/솔더 본딩을 사용하는 다이-대-다이 본딩은 또한, 본딩할 때의 박형화된 다이들의 정밀한 핸들링에 대한 필요성, 및 이 프로세스를 위한 다이-대-다이 본더 장비에 대한 필요성과 같은 잠재적인 난제들을 제공할 수 있다. 부가하여, 한 번에 한 쌍의 ASIC 및 pMUT 다이들만이 본딩될 수 있다. 그러한 제약들은 열압착 또는 공융/솔더 본딩을 사용하는 다이-대-다이 본딩을 위한 방법의 처리량을 제한하여 제조 비용들을 증가시킬 수 있다.
통합 기법은, 주어진 통합 프로세스의 특정 비용 타겟들, 영역 제한들, 및 수율들을 포함하는 인자들에 적어도 부분적으로 기초하여, 열압착 또는 공융/솔더 본딩을 사용하는, 웨이퍼-대-웨이퍼, 다이-대-웨이퍼, 및 다이-대-다이 본딩 중에서 선정될 수 있다.
본 개시내용의 방법들을 수행함으로써, 다양한 실시예들에 따라, 전도성 본드들의 고밀도 어레이를 형성하기 위해, 열압착 본딩 또는 공융/솔더 본딩을 사용하여, pMUT(piezoelectric micromachined ultrasonic transducer) 어레이가 ASIC(application-specific integrated circuit)와 본딩될 수 있다. 일부 실시예들에서, 본딩은 열압착 본딩을 사용하는 웨이퍼-대-웨이퍼 본딩을 포함할 수 있다. 일부 실시예들에서, 본딩은 공융/솔더 본딩을 사용하는 웨이퍼-대-웨이퍼 본딩을 포함할 수 있다. 일부 실시예들에서, 본딩은 열압착 본딩을 사용하는 다이-대-웨이퍼 본딩을 포함할 수 있다. 일부 실시예들에서, 본딩은 공융/솔더 본딩을 사용하는 다이-대-웨이퍼 본딩을 포함할 수 있다. 일부 실시예들에서, 본딩은 열압착 본딩을 사용하는 다이-대-다이 본딩을 포함할 수 있다. 일부 실시예들에서, 본딩은 공융/솔더 본딩을 사용하는 다이-대-다이 본딩을 포함할 수 있다. 도 6b에 도시된 바와 같이, 본딩 프로세스의 최종 결과는 한 세트의 하나 이상의 전도성 본드들(302)을 사용하여 ASIC 다이(101)에 본딩된 pMUT 다이(201)를 가질 수 있다.
일 양태에서, 통합된 디바이스를 제작하는 방법은, 적어도 하나의 압전 마이크로머신 초음파 트랜스듀서(pMUT) 디바이스를 포함하는 제1 기판을 획득하는 단계를 포함할 수 있다. pMUT 디바이스는 (예컨대, 하나 이상의 pMUT 트랜스듀서 어레이들을 사용하여) 초음파 이미징을 수행하도록 구성될 수 있다. 통합된 디바이스를 제작하는 방법은, 적어도 하나의 전기 회로를 포함하는 제2 기판을 획득하는 단계를 포함할 수 있다. 전기 회로는 주문형 집적 회로(ASIC)를 포함할 수 있다. 통합된 디바이스를 제작하는 방법은, 열압착을 사용하여 제1 기판과 제2 기판을 함께 본딩하는 단계를 포함하며, 여기서, 적어도 하나의 pMUT 어레이의 하나 이상의 개별 pMUT의 임의의 세트는 어드레싱 가능하다.
다른 양태에서, 통합된 디바이스를 제작하는 방법은, 적어도 하나의 압전 마이크로머신 초음파 트랜스듀서(pMUT) 디바이스를 포함하는 제1 기판을 획득하는 단계를 포함할 수 있다. pMUT 디바이스는 (예컨대, 하나 이상의 pMUT 트랜스듀서 어레이들을 사용하여) 초음파 이미징을 수행하도록 구성될 수 있다. 통합된 디바이스를 제작하는 방법은, 적어도 하나의 전기 회로를 포함하는 제2 기판을 획득하는 단계를 포함할 수 있다. 전기 회로는 주문형 집적 회로(ASIC)를 포함할 수 있다. 통합된 디바이스를 제작하는 방법은, 공융 또는 솔더 본딩을 사용하여 제1 기판과 제2 기판을 함께 본딩하는 단계를 포함하며, 여기서, 적어도 하나의 pMUT 어레이의 하나 이상의 개별 pMUT의 임의의 세트는 어드레싱 가능하다.
열압착 본딩, 공융 본딩, 또는 솔더 본딩은, 한 세트의 하나 이상의 전도성 본딩 필러(pillar)들을 사용하여, 제1 기판과 제2 기판을 함께 본딩하는 것을 포함할 수 있다. 전도성 본딩 필러는 금속간 화합물을 포함할 수 있다. 전도성 본딩 필러는, 적어도 약 1,000 ㎛, 적어도 약 500 ㎛, 적어도 약 100 ㎛, 적어도 약 90 ㎛, 적어도 약 80 ㎛, 적어도 약 70 ㎛, 적어도 약 60 ㎛, 적어도 약 50 ㎛, 적어도 약 40 ㎛, 적어도 약 30 ㎛, 적어도 약 20 ㎛, 적어도 약 10 ㎛, 적어도 약 5 ㎛, 적어도 약 4 ㎛, 적어도 약 3 ㎛, 적어도 약 2 ㎛, 또는 적어도 약 1 ㎛의 높이(이들 내의 증분들을 포함함)를 가질 수 있다. 전도성 본딩 필러는 약 10 ㎛ 내지 약 100 ㎛의 측방향 치수를 가질 수 있다. 예컨대, 전도성 본딩 필러는, 적어도 약 1,000 ㎛, 적어도 약 500 ㎛, 적어도 약 100 ㎛, 적어도 약 90 ㎛, 적어도 약 80 ㎛, 적어도 약 70 ㎛, 적어도 약 60 ㎛, 적어도 약 50 ㎛, 적어도 약 40 ㎛, 적어도 약 30 ㎛, 적어도 약 20 ㎛, 적어도 약 10 ㎛, 적어도 약 5 ㎛, 적어도 약 4 ㎛, 적어도 약 3 ㎛, 적어도 약 2 ㎛, 또는 적어도 약 1 ㎛의 측방향 치수(이들 내의 증분들을 포함함)를 가질 수 있다.
열압착 본딩, 공융 본딩, 또는 솔더 본딩은, 한 세트의 하나 이상의 전도성 리시버 패드들 또는 필러들을 사용하여, 제1 기판과 제2 기판을 함께 본딩하는 것을 포함할 수 있다. 전도성 리시버 패드 또는 필러는, 적어도 약 1,000 ㎛, 적어도 약 500 ㎛, 적어도 약 100 ㎛, 적어도 약 90 ㎛, 적어도 약 80 ㎛, 적어도 약 70 ㎛, 적어도 약 60 ㎛, 적어도 약 50 ㎛, 적어도 약 40 ㎛, 적어도 약 30 ㎛, 적어도 약 20 ㎛, 적어도 약 10 ㎛, 적어도 약 5 ㎛, 적어도 약 4 ㎛, 적어도 약 3 ㎛, 적어도 약 2 ㎛, 또는 적어도 약 1 ㎛의 높이(이들 내의 증분들을 포함함)를 가질 수 있다. 전도성 리시버 패드 또는 필러는 약 10 ㎛ 내지 약 100 ㎛의 측방향 치수를 가질 수 있다. 예컨대, 전도성 리시버 패드 또는 필러는, 적어도 약 1,000 ㎛, 적어도 약 500 ㎛, 적어도 약 100 ㎛, 적어도 약 90 ㎛, 적어도 약 80 ㎛, 적어도 약 70 ㎛, 적어도 약 60 ㎛, 적어도 약 50 ㎛, 적어도 약 40 ㎛, 적어도 약 30 ㎛, 적어도 약 20 ㎛, 적어도 약 10 ㎛, 적어도 약 5 ㎛, 적어도 약 4 ㎛, 적어도 약 3 ㎛, 적어도 약 2 ㎛, 또는 적어도 약 1 ㎛의 측방향 치수(이들 내의 증분들을 포함함)를 가질 수 있다.
열압착 본딩, 공융 본딩, 또는 솔더 본딩은, 약 400 ℃ 이하, 약 390 ℃ 이하, 약 380 ℃ 이하, 약 370 ℃ 이하, 약 360 ℃ 이하, 약 350 ℃ 이하, 약 340 ℃ 이하, 약 330 ℃ 이하, 약 320 ℃ 이하, 약 310 ℃ 이하, 약 300 ℃ 이하, 약 290 ℃ 이하, 약 280 ℃ 이하, 약 270 ℃ 이하, 약 260 ℃ 이하, 약 250 ℃ 이하, 약 240 ℃ 이하, 약 230 ℃ 이하, 약 220 ℃ 이하, 약 210 ℃ 이하, 또는 약 200 ℃ 이하의 온도(이들 내의 증분들을 포함함)에서 수행될 수 있다.
도 1a, 도 1b, 및 도 1c는 개시되는 실시예들에 따른 "본드 구역"을 예시한다. 열압착 본딩, 공융 본딩, 및 솔더 본딩은 모두, "본드 구역"의 비교적 적은 높이 변동을 요구할 수 있다. 본드 구역은 상단 웨이퍼의 본드 포인트들에 의해 전사된 평면에 의해 정의되는 상단 표면, 및 하단 웨이퍼의 본드 포인트들에 의해 전사된 평면에 의해 정의되는 하단 표면을 갖는 체적으로서 정의될 수 있다. 예컨대, 도 1a에 예시된 예시적인 경우를 고려한다. 여기서, 상단 본드 픽스처(290) 및 하단 본드 픽스처(190)는 완벽하게 평탄한 것으로 가정되고, pMUT 웨이퍼(200) 및 ASIC 웨이퍼(110)는 무시가능한(또는 제로(zero)) 총 두께 변동(total thickness variation; TTV)을 갖는다. 추가로, 전도성 본드 필러들(312) 및 전도성 리시버 패드들/필러들(311)은 균일한 두께를 갖는 것으로 가정된다. 이 경우, 본드 구역(320)은 웨이퍼의 직경을 갖고 두께 변동이 없는 원통으로서 표현된다. 이는 이상적인 또는 완벽한 본드 구역이다. 이 예시에서, 본드 구역의 실제 두께는 무시가능한 수준이고, 좌표계의 선정에 의해 임의적으로 정의된다.
본드 구역 두께 변동의 2개의 주요 원인들은 인입 웨이퍼들의 총 두께 변동(TTV), 및 본드 필러들의 높이의 변동을 포함할 수 있다. 예컨대, TTV를 갖는 ASIC 웨이퍼(111)가 도 1b에 예시된다. 그 외에, 본드 픽스처들(190 및 290)은 완벽하게 평탄한 것으로 가정되고, pMUT 웨이퍼(200)는 TTV를 갖지 않는 것으로 가정되고, 본드 필러들(311 및 312)은 완벽하게 균일한 것으로 가정된다. 이 경우, 비-이상적인 본드 구역(321)이 생성된다. 유사하게, 도 1c에 예시된 바와 같이, 전도성 리시버 패드들/필러들이 불-균일한 높이(313)로 이루어지고, 모든 다른 컴포넌트들은 제로 TTV를 가지면서 완벽하게 평탄하고 균일한 높이로 이루어진 것으로 가정되는 경우, 비-이상적인 본드 구역(322)이 또한 초래될 수 있다.
본드 구역 상의 허용가능한 또는 용인가능한 두께 변동에 대한 사양은 정의하기 어려울 수 있는데, 이는 본드 구역 상의 그러한 두께 변동이 다수의 변수들, 이를테면, 본딩 장비, 압력, 온도, 웨이퍼들의 TTV, 본드 재료들의 가단성, 접촉부들의 사이즈, 웨이퍼들 및 재료들의 컴플라이언스(compliance) 등에 따라 좌우될 수 있기 때문이다. 본드 구역 두께 변동은, 고체 표면들의 밀접한 접촉을 요구할 수 있는, 열압착 본딩을 사용하는 통합 방법들에 대해 더 중요할 수 있다. 높은 본드 힘들을 가하는 것은 일부 국부적인 본드 구역 두께 변동을 극복할 수 있지만, 흔히, 수백 나노미터 이하로 제한될 수 있다.
공융 본딩 또는 솔더 본딩은 본드 구역 상의 두께 변동을 더 허용가능하거나 또는 용인할 수 있는데, 이는 본드 프로세스 동안 액체 또는 가단성 페이스트가 생성될 수 있기 때문이다. 액체 또는 가단성 페이스트는 변형될 수 있고, 더 높은 정도의 국부적인 본드 구역 두께 변동을 극복하여 고체 본드를 생성할 수 있다. 허용가능한 또는 용인가능한 국부적인 본드 구역 두께 변동은 정의하기 어려울 수 있지만, 일반적으로, 대략 1 마이크론일 수 있다.
본드 구역 두께 변동에 관하여 비교적 엄격한 요건들이 주어지면, 인입 웨이퍼들 중 하나 또는 둘 모두가 평탄화될 수 있다. 평탄화 프로세스는 ASIC 웨이퍼(100)에 대해 도 2a, 도 2b, 도 2c, 도 2d, 및 도 2e에 예시된다. 이러한 대표적인 예에서, ASIC 웨이퍼(100)는 상단 금속(101)에 의해 표현되는 인입 TTV를 갖는다. TTV의 원인은 ASIC 웨이퍼의 물리적인 상단 금속으로부터 발생할 수 있을 뿐만 아니라, 웨이퍼 TTV 및 막 변동들로부터 유래할 수 있다. 그러나, 이 예의 예시의 목적들을 위해, 상단 금속(101)은 모든 다양한 TTV 컴포넌트들을 표현할 수 있다. 웨이퍼를 평탄화하기 위해, 도 2b에 예시된 바와 같이, 웨이퍼의 상단 상에 TEOS와 같은 두꺼운 유전체(102)가 퇴적된다. 도 2b 및 도 2c로부터, 상단 표면은, 국부적인 두께 변동을 감소시키고, 평탄한 상단 표면(인입 높이 변동에 비해 평탄할 수 있음)을 생성하기 위해, 화학적 기계적 폴리시(CMP)를 거친다. 다음으로, 두꺼운 유전체(102)에서 접촉부들이 개방될 수 있고, 연결 전도체(103)가 퇴적 및 패터닝되어, 도 2d에 예시된 구조가 생성될 수 있다. 도 2e에 예시된 바와 같이, 연결 전도체(103)는 접촉부의 면에 대한 양호한 열압착 본딩, 공융 본딩, 또는 솔더 본딩을 위한 평탄한 표면을 제공할 수 있다.
부가하여, 이러한 형태의 평탄화는 pMUT 웨이퍼(200)에도 마찬가지로 적용될 수 있다. 그러나, 그렇게 하면 pMUT 어레이의 기계적 역학이 수정될 수 있다. 그러한 평탄화를 부가하는 것은 도 2a, 도 2b, 도 2c, 도 2d, 및 도 2e를 검토한 후에 마이크로제조 분야의 당업자에게 자명할 수 있다. pMUT(200) 및 ASIC 웨이퍼(100)의 신중한 설계는 평탄화에 대한 필요성을 제거할 수 있다. 예시 목적들을 위해, pMUT 웨이퍼(200)는 평탄화가 요구되지 않도록 설계된 것으로 가정될 수 있는 한편, ASIC 웨이퍼(100)는 평탄화가 요구되도록 설계된 것으로 가정될 수 있다.
웨이퍼-대-웨이퍼 본딩을 가능하게 하기 위한 인입 웨이퍼들의 충분한 평탄화 후에, 평탄화된 인입 웨이퍼들은, 아래의 실시예들에서 설명되는 바와 같이, 열압착 본딩 또는 공융/솔더 본딩을 사용하여 함께 본딩될 수 있다.
열압착을 사용하는 웨이퍼-대-웨이퍼 본딩
실시예에서, ASIC 웨이퍼와 pMUT 어레이 웨이퍼의 통합은 열압착을 사용하는 웨이퍼-대-웨이퍼 본딩을 포함할 수 있다. 도 3a, 도 3b, 및 도 3c는 개시되는 실시예들에 따른, 열압착 본딩을 위한 ASIC 준비를 예시한다. 도 3a 및 도 3b로부터의 단면도들에 예시된 바와 같이, 한 세트의 하나 이상의 전도성 본드 필러들(300)이 도 2d로부터의 ASIC 스택 상에 퇴적 및 패터닝되며, 그 ASIC 스택은 ASIC 웨이퍼(100), 상단 금속(101), 평탄화된 두꺼운 유전체(102), 및 연결 전도체(103)를 포함한다. 전도성 본드 필러들(300)의 퇴적 및 패터닝은 퇴적 및 에치 백 프로세스를 통해 수행될 수 있거나, 또는 감광성 레지스트("포토레지스트")와 같은 몰드를 사용하여 도금될 수 있다.
전도성 본드 필러들(300)은, 1) 필러가 전도성이고(예컨대, 하나 이상의 전도성 재료들로 구성되고), 2) 상단 표면이 본딩될 타겟 열압착 재료를 포함하도록, 재료들의 임의의 구성을 사용하여 형성될 수 있다. 예컨대, 금-금(Au-Au) 열압착의 경우, 전도성 본드 필러들(300)은 순금으로 형성될 수 있거나, 또는 금으로 토핑된 구리(Cu), 또는 금으로 토핑되고 외부에 금으로 코팅된 니켈(Ni)의 베이스를 포함할 수 있다. 전도성 본드 필러들(300)은 임의의 적합한 높이 및 어레이 구성을 가질 수 있다. 전도성 본드 필러들(300)이 형성된 후에, 도 3b 및 도 3c로부터의 단면도들에 예시된 바와 같이, 기판은 필요에 따라 박형화될 수 있다. 예컨대, ASIC 웨이퍼(100)의 후면을 원하는 두께로 박형화하기 위해 후면 박형화 프로세스가 사용될 수 있다.
도 4a, 도 4b, 및 도 4c는 개시되는 실시예들에 따른, 열압착 및 공융/솔더 본딩을 위한 pMUT 어레이 웨이퍼 준비를 예시한다. 예시된 바와 같이, 도 4a 및 도 4b로부터의 단면도들에서, 한 세트의 하나 이상의 전도성 리시버 패드들 또는 필러들(301)이 pMUT 어레이를 포함하는 pMUT 웨이퍼(200) 상에 퇴적 또는 패터닝되거나, 또는 포토레지스트와 같은 몰드를 사용하여 도금된다. 전도성 리시버 패드들 또는 필러들(301)은 pMUT 웨이퍼가 제작될 때 형성될 수 있다.
ASIC 웨이퍼 상의 전도성 본드 필러들(300)과 마찬가지로, 전도성 리시버 패드들 또는 필러들(301)은, 1) 필러가 전도성이고(예컨대, 하나 이상의 전도성 재료들로 구성되고), 2) 상단 표면이 본딩될 타겟 열압착 재료를 포함하도록, 재료들의 임의의 구성을 사용하여 형성될 수 있다. 예컨대, 금-금(Au-Au) 열압착의 경우, 전도성 리시버 패드들 또는 필러들(301)은 순금으로 형성될 수 있거나, 또는 금으로 토핑된 구리(Cu), 또는 금으로 토핑되고 외부에 금으로 코팅된 니켈(Ni)의 베이스를 포함할 수 있다. 전도성 리시버 패드들 또는 필러들(301)은 임의의 적합한 높이 및 어레이 구성을 가질 수 있다. 전도성 리시버 패드들 또는 필러들(301)이 형성된 후에, 도 4b 및 도 4c로부터의 단면도들에 예시된 바와 같이, 기판은 필요에 따라 박형화될 수 있다. 예컨대, pMUT 웨이퍼(200)의 후면을 원하는 두께로 박형화하기 위해 후면 박형화 프로세스가 사용될 수 있다.
도 5a 및 도 5b는 개시되는 실시예들에 따른, pMUT 어레와 ASIC의 열압착 웨이퍼-대-웨이퍼 본딩을 예시한다. ASIC 웨이퍼(100) 상에 전도성 본드 필러들(300)을 형성하고, pMUT 웨이퍼(200) 상에 전도성 리시버 필러들 또는 패드들(301)을 형성한 후에, 도 5a 및 도 5b의 단면도들에 예시된 바와 같이, pMUT 웨이퍼(200)가 반전되고 ASIC 웨이퍼 스택(100, 101, 102, 103, 및 300)에 정렬되거나, 또는 그 반대로 된다. 2개의 웨이퍼들이 함께 정렬되고, 제작 분위기 조건들(예컨대, 가스들, 온도, 및/또는 압력)이 필요에 따라 조정되고, 웨이퍼들이 접촉하게 된다. 본딩을 촉진하도록 충분히 밀접한 접촉을 형성하기 위해, 접촉하는 웨이퍼들에 압력이 가해진다. 도 5a 및 도 5b로부터의 단면도들에 예시된 바와 같이, 웨이퍼들은, 열압착 프로세스를 사용하여, 전도성 본드 필러들(300) 및 전도성 리시버 패드들 또는 필러들(301)이 고체 전도성 본드들(302)을 형성하는 데 적합한 온도까지 온도가 상승하게 된다. 2개의 웨이퍼들 사이에 고체 전도성 본드들이 형성된 후에, 웨이퍼 스택은 필요에 따라 추가로 프로세싱될 수 있다. 예컨대, pMUT 웨이퍼(200)는 원하는 경우 추가로 박형화될 수 있다. 예컨대, pMUT 웨이퍼(200)의 후면을 원하는 두께로 박형화하기 위해 후면 박형화 프로세스가 사용될 수 있다.
도 6a 및 도 6b는 개시되는 실시예들에 따른, 열압착을 사용하여 본딩된 pMUT 및 ASIC 웨이퍼들의 싱귤레이션을 예시한다. 2개의 웨이퍼들 사이에 고체 전도성 본드들이 형성된 후에, 웨이퍼들은 차례로 싱귤레이팅(singulate)된다. 예로서, 도 6a는, 복수의 pMUT 다이들(201)을 생성하기 위해 싱귤레이팅된 후의, 도 5b로부터의 pMUT 웨이퍼(200)를 예시한다. 이어서, 도 6a 및 도 6b로부터 ASIC 웨이퍼(100)가 싱귤레이팅되어 복수의 ASIC 다이들(101)이 생성됨으로써, 열압착을 사용하는 웨이퍼-대-웨이퍼 본딩을 위한 방법이 완료되고, 원하는 본딩된 구성이 획득된다.
일부 실시예들에서, 열압착 본딩은, 금(Au), 구리(Cu), 및 알루미늄(Al)으로 구성된 그룹으로부터 선택되는 동일한 타입의 2개의 금속들을 함께 본딩하는 것을 포함한다.
당업자가 본드를 위한 금속 구성들에 대한 대안들을 사용할 수 있다는 것이 인식될 것이다. Au-Au 열압착의 경우, 프로세스 온도가 300 ℃ 미만까지 강하하여, 본딩 프로세스가 pMUT 어레이들과 같은 다수의 압전 기기들과 양립가능하게 될 수 있다.
공융 또는 솔더 본딩을 사용하는 웨이퍼-대-웨이퍼 본딩
실시예에서, ASIC 웨이퍼와 pMUT 어레이 웨이퍼의 통합은 공융 또는 솔더 본딩을 사용하는 웨이퍼-대-웨이퍼 본딩을 포함할 수 있다. 도 7a, 도 7b, 및 도 7c는 개시되는 실시예들에 따른, 공융/솔더 본딩을 위한 ASIC 준비를 예시한다. 도 7a 및 도 7b로부터의 단면도들에 예시된 바와 같이, 솔더를 갖는 한 세트의 하나 이상의 전도성 본드 필러들(303)이 도 2d로부터의 ASIC 스택 상에 퇴적 및 패터닝되며, 그 ASIC 스택은 ASIC 웨이퍼(100), 상단 금속(101), 평탄화된 두꺼운 유전체(102), 및 연결 전도체(103)를 포함한다. 전도성 본드 필러들(303)의 퇴적 및 패터닝은 퇴적 및 에치 백 프로세스를 통해 수행될 수 있거나, 또는 포토레지스트와 같은 몰드를 사용하여 도금될 수 있다. 대안적으로, 더 큰 전도성 본드 필러들(303)의 경우, 전도성 본드 필러들(300)의 퇴적 및 패터닝을 수행하기 위해 스크린 프린팅이 사용될 수 있다.
솔더를 갖는 전도성 본드 필러들(303)은, 1) 필러가 전도성이고(예컨대, 하나 이상의 전도성 재료들로 구성되고), 2) 상단 표면이 사용될 타겟 솔더 재료를 포함하도록, 재료들의 임의의 구성을 사용하여 형성될 수 있다. 예컨대, 금-주석(Au-Sn) 솔더의 경우, 솔더를 갖는 전도성 본드 필러들(303)은 주석(Sn)의 더 얇은 층으로 토핑된 금(Au)의 베이스를 포함할 수 있거나, 또는 금(Au) 및 주석(Sb)의 얇은 층들(예컨대, 각각의 단일 층들 또는 다수의 층들)로 토핑된 구리(Cu)의 베이스를 포함할 수 있다. 솔더를 갖는 전도성 본드 필러들(303)은 임의의 적합한 높이 및 어레이 구성을 가질 수 있다. 솔더를 갖는 전도성 본드 필러들(303)이 형성된 후에, 도 7b 및 도 7c로부터의 단면도들에 예시된 바와 같이, 기판은 필요에 따라 박형화될 수 있다. 예컨대, ASIC 웨이퍼(100)의 후면을 원하는 두께로 박형화하기 위해 후면 박형화 프로세스가 사용될 수 있다.
pMUT 어레이 웨이퍼는 열압착 본딩에서 사용된 방식과 유사한 방식으로 공융/솔더 본딩을 위해 준비될 수 있다. 예시된 바와 같이, 도 4a 및 도 4b로부터의 단면도들에서, 한 세트의 하나 이상의 전도성 리시버 패드들 또는 필러들(301)이 pMUT 어레이를 포함하는 pMUT 웨이퍼(200) 상에 퇴적 또는 패터닝되거나, 또는 포토레지스트와 같은 몰드를 사용하여 도금된다. 전도성 리시버 패드들 또는 필러들(301)이 형성된 후에, 도 4b 및 도 4c로부터의 단면도들에 예시된 바와 같이, 기판은 필요에 따라 박형화될 수 있다. 예컨대, pMUT 웨이퍼(200)의 후면을 원하는 두께로 박형화하기 위해 후면 박형화 프로세스가 사용될 수 있다.
공융/솔더 본딩의 경우, 전도성 리시버 패드들 또는 필러들(301)은, 1) 필러가 전도성이도록(예컨대, 하나 이상의 전도성 재료들로 구성되도록), 재료들의 임의의 구성을 사용하여 형성될 수 있다. 전도성 리시버 패드들 또는 필러들(301)은, 예컨대, 금(Au), 구리(Cu), 니켈(Ni), 또는 알루미늄(Al)을 포함할 수 있다. 대안적으로, 전도성 리시버 패드들 또는 필러들(301)은, 예컨대, 반도체-형 전도성 재료, 이를테면, 폴리-실리콘(poly-Si) 또는 폴리-게르마늄(poly-Si)을 포함할 수 있다. 선택적으로, 전도성 리시버 패드들/필러들(301)의 상단에 솔더가 부가될 수 있다.
도 8a 및 도 8b는 개시되는 실시예들에 따른, pMUT 어레와 ASIC의 공융/솔더 웨이퍼-대-웨이퍼 본딩을 예시한다. ASIC 웨이퍼(100) 상에 전도성 본드 필러들(300)을 형성하고, pMUT 웨이퍼(200) 상에 전도성 리시버 필러들 또는 패드들(301)을 형성한 후에, 도 8a 및 도 8b의 단면도들에 예시된 바와 같이, pMUT 웨이퍼(200)가 반전되고 ASIC 웨이퍼 스택(100, 101, 102, 103, 및 303)에 정렬되거나, 또는 그 반대로 된다. 2개의 웨이퍼들이 함께 정렬되고, 제작 분위기 조건들(예컨대, 가스들, 온도, 및/또는 압력)이 필요에 따라 조정되고, 웨이퍼들이 접촉하게 된다. 본딩을 촉진하도록 충분히 밀접한 접촉을 형성하기 위해, 접촉하는 웨이퍼들에 압력이 가해진다. 도 8a 및 도 8b로부터의 단면도들에 예시된 바와 같이, 웨이퍼들은, 공융/솔더 프로세스를 사용하여, 솔더를 갖는 전도성 본드 필러들(303) 및 전도성 리시버 패드들 또는 필러들(301)이 고체 전도성 본드들(304)을 형성하는 데 적합한 온도까지 온도가 상승하게 된다. 공융/솔더 본딩의 경우, 전도성 본드들(304)은 별개의 재료 세트들로 형성될 수 있으며, 합금된 재료가 중심에서 본드를 형성한다. pMUT 웨이퍼(200)와 ASIC 웨이퍼 스택(100, 101, 102, 103, 및 303) 중 하나 또는 둘 모두는 공융 또는 솔더 본딩의 용융의 유동을 제한하기 위한 피처를 포함할 수 있다. 2개의 웨이퍼들 사이에 고체 전도성 본드들이 형성된 후에, 웨이퍼 스택은 필요에 따라 추가로 프로세싱될 수 있다. 예컨대, pMUT 웨이퍼(200)는 원하는 경우 추가로 박형화될 수 있다. 예컨대, pMUT 웨이퍼(200)의 후면을 원하는 두께로 박형화하기 위해 후면 박형화 프로세스가 사용될 수 있다.
도 9a 및 도 9b는 개시되는 실시예들에 따른, 공융/솔더 본딩을 통해 본딩된 pMUT 및 ASIC 웨이퍼들의 싱귤레이션을 예시한다. 2개의 웨이퍼들 사이에 고체 전도성 본드들이 형성된 후에, 웨이퍼들은 차례로 싱귤레이팅된다. 예로서, 도 9a는, 복수의 pMUT 다이들(201)을 생성하기 위해 싱귤레이팅된 후의, 도 8b로부터의 pMUT 웨이퍼(200)를 예시한다. 이어서, 도 9a 및 도 9b로부터 ASIC 웨이퍼(100)가 싱귤레이팅되어 복수의 ASIC 다이들(101)이 생성됨으로써, 공융/솔더 프로세스를 사용하는 웨이퍼-대-웨이퍼 본딩을 위한 방법이 완료되고, 원하는 본딩된 구성이 획득된다.
공융/솔더 본딩 프로세스 동안, 공융/솔더 재료는 액체 또는 가단성 페이스트를 형성할 수 있다. 이 시점에서, 공융/솔더 재료가 압착되어 단락 또는 다른 문제들을 야기할 수 있다. 그러한 압착을 억제하기 위해 ASIC 및/또는 pMUT 웨이퍼들에 피처들이 부가될 수 있는데, 예컨대, 섈로우 트렌치(shallow trench)들 또는 부가적인 금속 트레이스(metal trace)들이 각각의 본드 필러 주위에 사용될 수 있다(미도시). 이는 수율을 증가시키고, 더 작은 피치 패턴들을 가능하게 할 수 있다.
일부 실시예들에서, 공융 본딩은, 알루미늄(Al), 금(Au), 구리(Cu), 게르마늄(Ge), 인듐(In), 실리콘(Si), 및 주석(Sn)으로 구성된 그룹으로부터 선택되는 복수의 상이한 금속들을 함께 본딩하는 것을 포함한다. 예컨대, 복수의 상이한 금속들은 Au-Si, Al-Ge, Au-Sn, Cu-Sn, 또는 Au-In을 포함할 수 있다.
일부 실시예들에서, 솔더 본딩은 솔더 합금을 사용하는 본딩을 포함한다. 예컨대, 솔더 합금은, 은(Ag), 금(Au), 크롬(Cr), 구리(Cu), 게르마늄(Ge), 인듐(In), 망간(Mn), 납(Pb), 실리콘(Si), 주석(Sn), 및 아연(Zn)으로 구성된 그룹으로부터 선택되는 복수의 상이한 금속들을 포함할 수 있다. 예컨대, 복수의 상이한 금속들은 Au-Sn을 포함할 수 있다.
당업자가 전도성 본드 필러들 및 공융/솔더 재˜의 특정 배열에 대한 대안들을 사용할 수 있다는 것이 인식될 것이며, 이는 공융/솔더 재료가 본드의 계면에 위치되는 한 중요하지 않을 수 있다. 예컨대, 공융/솔더 재료는 ASIC 웨이퍼 대신에 pMUT 웨이퍼에 적용될 수 있다. 대안적으로, 공융/솔더 재료는 pMUT 웨이퍼와 ASIC 웨이퍼 둘 모두에 적용될 수 있다.
열압착 또는 공융/솔더 본딩을 사용하는 다이-대-웨이퍼 본딩
실시예에서, ASIC 웨이퍼와 pMUT 어레이 웨이퍼의 통합은 열압착 또는 공융/솔더 본딩을 사용하는 다이-대-웨이퍼 본딩을 포함할 수 있다. 다이-대-웨이퍼 본딩은 열압착 또는 공융/솔더 본딩을 사용하여 단일 ASIC 웨이퍼에 복수의 pMUT 다이들을 본딩하는 것을 포함할 수 있다. 대안적으로, 다이-대-웨이퍼 본딩은 열압착 또는 공융/솔더 본딩을 사용하여 단일 pMUT 웨이퍼에 복수의 ASIC 다이들을 본딩하는 것을 포함할 수 있다.
도 3a, 도 3b, 및 도 3c에 나타낸 바와 같이, 열압착 또는 공융/솔더 본딩을 사용하는 다이-대-웨이퍼 본딩은 ASIC 웨이퍼(100)를 준비하는 것을 포함할 수 있다. 한 세트의 하나 이상의 전도성 본드 필러들(300)이 도 2d로부터의 ASIC 스택 상에 퇴적 및 패터닝될 수 있으며, 그 ASIC 스택은 ASIC 웨이퍼(100), 상단 금속(101), 평탄화된 두꺼운 유전체(102), 및 연결 전도체(103)를 포함한다. 전도성 본드 필러들(300)의 퇴적 및 패터닝은 퇴적 및 에치 백 프로세스를 통해 수행될 수 있거나, 또는 포토레지스트와 같은 몰드를 사용하여 도금될 수 있다. 전도성 본드 필러들(300)이 형성된 후에, ASIC 웨이퍼(100)는 필요에 따라 박형화될 수 있다.
도 4c로부터의 pMUT 웨이퍼(200)는 복수의 개별 pMUT 다이들을 생성하기 위해 싱귤레이팅될 수 있다. 복수의 개별 pMUT 다이들은 임시 본딩 층을 갖는 핸들 기판 상에 배열될 수 있다. 배열은 ASIC 웨이퍼(100) 상의 ASIC 다이들(101)의 배열을 미러링할 수 있다.
핸들 기판 및 임시 본딩 층을 갖는 복수의 pMUT 다이들 및 ASIC 웨이퍼(100)가 함께 정렬되고, 제작 분위기 조건들(예컨대, 가스들, 온도, 및/또는 압력)이 필요에 따라 조정되고, 웨이퍼들이 접촉하게 된다. 본딩을 촉진하도록 충분히 밀접한 접촉을 형성하기 위해, 접촉하는 웨이퍼들에 압력이 가해진다. 웨이퍼들은, 열압착 또는 공융/솔더 본딩을 사용하여, 전도성 본드 필러들(300) 및 전도성 리시버 패드들 또는 필러들(301)이 고체 전도성 본드들(300)을 형성하는 데 적합한 온도까지 온도가 상승하게 된다.
2개의 웨이퍼들 사이에 고체 전도성 본드들이 형성된 후에, 핸들 기판 및 임시 본딩 층이 제거된다. 이어서, 웨이퍼 스택은 필요에 따라 추가로 프로세싱될 수 있다. 예컨대, pMUT 다이들 또는 ASIC 웨이퍼(100) 중 어느 하나 또는 둘 모두는 원하는 경우 추가로 박형화될 수 있다. 2개의 웨이퍼들 사이에 고체 전도성 본드들이 형성된 후에, ASIC 웨이퍼(100)가 싱귤레이팅되어 복수의 ASIC 다이들이 생성됨으로써, 본딩 프로세스가 완료되고, 원하는 본딩된 구성이 획득된다. 도 6b에 도시된 바와 같이, 본딩 프로세스의 최종 결과는 한 세트의 하나 이상의 전도성 본드들(302)을 사용하여 ASIC 다이(101)에 본딩된 pMUT 다이(201)를 가질 수 있다.
다이-대-웨이퍼 본딩은 알려져 있는 양호한 다이들(KGD)만을 본딩하는 능력을 제공하여, ASIC 다이들과 pMUT 다이들 사이의 수율 절충과 관련된 난제들을 감소 또는 제거하는 이점을 제공할 수 있다. 이는 KGD ASIC 다이들 위의 핸들 웨이퍼 상에 KGD pMUT 다이들만을 배치함으로써 수행될 수 있다.
열압착 또는 공융/솔더 본딩을 사용하는 다이-대-웨이퍼 본딩은 또한, 핸들 웨이퍼에 박형화된 다이들을 부착할 때의 박형화된 다이들의 정밀한 핸들링에 대한 필요성, 및 이 프로세스를 위한 정밀한 픽-앤-플레이스 장비에 대한 필요성과 같은 잠재적인 난제들을 제공할 수 있다. 그러한 제약들은 다이-대-웨이퍼 본딩을 위한 방법의 처리량을 제한하여 제조 비용들을 증가시킬 수 있다.
열압착 또는 공융/솔더 본딩을 사용하는 다이-대-다이 본딩
실시예에서, ASIC 웨이퍼와 pMUT 어레이 웨이퍼의 통합은 열압착 또는 공융/솔더 본딩을 사용하는 다이-대-다이 본딩을 포함할 수 있다. 열압착 또는 공융/솔더 본딩을 사용하는 다이-대-웨이퍼 본딩은 열압착 또는 공융/솔더 본딩을 사용하여 복수의 ASIC 다이들에 복수의 pMUT 다이들을 본딩하는 것을 포함할 수 있다. 도 3a, 도 3b, 및 도 3c에 나타낸 바와 같이, 열압착 또는 공융/솔더 본딩을 사용하는 다이-대-웨이퍼 본딩은 ASIC 웨이퍼(100)를 준비하는 것을 포함할 수 있다. 한 세트의 하나 이상의 전도성 본드 필러들(300)이 도 2d로부터의 ASIC 스택 상에 퇴적 및 패터닝될 수 있으며, 그 ASIC 스택은 ASIC 웨이퍼(100), 상단 금속(101), 평탄화된 두꺼운 유전체(102), 및 연결 전도체(103)를 포함한다. 전도성 본드 필러들(300)의 퇴적 및 패터닝은 퇴적 및 에치 백 프로세스를 통해 수행될 수 있거나, 또는 포토레지스트와 같은 몰드를 사용하여 도금될 수 있다. 전도성 본드 필러들(300)이 형성된 후에, ASIC 웨이퍼(100)는 필요에 따라 박형화될 수 있다.
도 4a, 도 4b, 및 도 4c에 나타낸 바와 같이, 열압착 또는 공융/솔더 본딩을 사용하는 다이-대-다이 본딩은 pMUT 웨이퍼(200)를 준비하는 것을 포함할 수 있다. 한 세트의 하나 이상의 전도성 리시버 패드들 또는 필러들(301)이 pMUT 웨이퍼(200) 상에 퇴적 및 패터닝되거나, 또는 포토레지스트와 같은 몰드를 사용하여 도금된다. 전도성 리시버 패드들 또는 필러들(301)은 임의의 적합한 높이 및 어레이 구성을 가질 수 있다. 전도성 리시버 패드들 또는 필러들(301)은 pMUT 웨이퍼가 제작될 때 형성될 수 있다. 전도성 리시버 패드들 또는 필러들(301)이 형성된 후에, 도 4b 및 도 4c로부터의 단면도들에 예시된 바와 같이, 기판은 필요에 따라 박형화될 수 있다. 예컨대, pMUT 웨이퍼(200)의 후면을 원하는 두께로 박형화하기 위해 후면 박형화 프로세스가 사용될 수 있다.
ASIC 웨이퍼 상에 전도성 본드 필러들을 형성하고, pMUT 웨이퍼 상에 전도성 리시버 필러들 또는 패드들을 형성한 후에, ASIC 웨이퍼 및 pMUT 웨이퍼는, 각각, 전도성 본드 필러들을 갖는 복수의 ASIC 다이들, 및 전도성 리시버 패드들 또는 필러들을 갖는 복수의 pMUT 다이들을 생성하기 위해, 개별적으로 싱귤레이팅될 수 있다. ASIC 웨이퍼 및 pMUT 웨이퍼를 싱귤레이팅한 후에, 복수의 ASIC 다이들 및 복수의 pMUT 다이들은 함께 정렬되고, 제작 분위기 조건들(예컨대, 가스들, 온도, 및/또는 압력)이 필요에 따라 조정되고, 다이들이 접촉하게 된다. 본딩을 촉진하도록 충분히 밀접한 접촉을 형성하기 위해, 접촉하는 ASIC 다이들과 pMUT 다이들에 압력이 가해진다. ASIC 다이들 및 pMUT 다이들이, 열압착 또는 공융/솔더 본딩을 사용하여, 전도성 본드 필러들(300) 및 전도성 리시버 패드들 또는 필러들(301)이 고체 전도성 본드들(300)을 형성하는 데 적합한 온도까지 온도가 상승하여, 다이-대-다이 본딩을 위한 방법이 완료되고, 원하는 본딩된 구성이 획득된다. 도 6b에 도시된 바와 같이, 본딩 프로세스의 최종 결과는 한 세트의 하나 이상의 전도성 본드들(302)을 사용하여 ASIC 다이(101)에 본딩된 pMUT 다이(201)를 가질 수 있다.
열압착 또는 공융/솔더 본딩을 사용하는 다이-대-다이 본딩은 ASIC 다이들 및 pMUT 다이들의 상이한 사이즈들을 가질 수 있는 능력을 제공하는 이점을 제공할 수 있다. 추가로, 열압착 또는 공융/솔더 본딩을 사용하는 다이-대-웨이퍼 본딩과 유사하게, 열압착 또는 공융/솔더 본딩을 사용하는 다이-대-다이 본딩은 알려져 있는 양호한 다이들(KGD)만을 본딩하는 능력을 제공하여, ASIC 다이들과 pMUT 다이들 사이의 수율 절충과 관련된 난제들을 감소 또는 제거하는 이점을 제공할 수 있다. 이는 KGD ASIC 다이들과 KGD pMUT 다이들만을 함께 본딩함으로써 수행될 수 있다.
열압착 또는 공융/솔더 본딩을 사용하는 다이-대-다이 본딩은 또한, 본딩할 때의 박형화된 다이들의 정밀한 핸들링에 대한 필요성, 및 이 프로세스를 위한 다이-대-다이 본더 장비에 대한 필요성과 같은 잠재적인 난제들을 제공할 수 있다. 부가하여, 한 번에 한 쌍의 ASIC 및 pMUT 다이들만이 본딩될 수 있다. 그러한 제약들은 열압착 또는 공융/솔더 본딩을 사용하는 다이-대-다이 본딩을 위한 방법의 처리량을 제한하여 제조 비용들을 증가시킬 수 있다.
본 발명의 바람직한 실시예들이 본원에서 도시 및 설명되었지만, 그러한 실시예들이 단지 예로써 제공된다는 것이 당업자에게 자명할 것이다. 본 발명은 본 명세서 내에 제공된 특정 예들에 의해 제한되도록 의도되지 않는다. 본 발명이 전술된 명세서를 참조하여 설명되었지만, 본원의 실시예들의 설명들 및 예시들은 제한적인 의미로 해석되도록 의도되지 않는다. 본 발명으로부터 벗어나지 않으면서, 이제, 다수의 변동들, 변화들, 및 치환들이 당업자에게 일어날 수 있다. 게다가, 본 발명의 모든 양태들이 다양한 조건들 및 변수들에 의존하는 본원에서 제시되는 특정 묘사들, 구성들, 또는 상대적인 비율들로 제한되지 않는다는 것이 이해되어야 한다. 본원에서 설명되는 본 발명의 실시예들에 대한 다양한 대안들이 본 발명을 실시하는 데 이용될 수 있다는 것이 이해되어야 한다. 따라서, 본 발명이 또한, 임의의 그러한 대안들, 수정들, 변동들, 또는 등가물들을 커버할 것임이 고려된다. 다음의 청구범위가 본 발명의 범위를 정의하고, 이들 청구범위 및 이들의 등가물들 내의 방법들 및 구조들이 이에 의해 커버되도록 의도된다.

Claims (36)

  1. 디바이스로서,
    제1 기판 및 제2 기판을 포함하며,
    상기 제1 기판은 적어도 하나의 압전 마이크로머신 초음파 트랜스듀서(piezoelectric micromachined ultrasonic transducer; pMUT) 어레이를 포함하고, 상기 제2 기판은 적어도 하나의 전기 회로를 포함하고,
    상기 제1 기판과 상기 제2 기판은 공융(eutectic) 또는 솔더(solder) 본딩을 사용하여 함께 본딩(bond)되고,
    상기 적어도 하나의 pMUT 어레이의 하나 이상의 개별 pMUT의 임의의 세트는 어드레싱 가능하고,
    상기 공융 또는 솔더 본딩은 기밀 밀봉된 공동을 형성하며, 상기 공동은 가스 종 및 압력을 제어 가능하게 유지하도록 구성되는, 디바이스.
  2. 제1항에 있어서,
    상기 pMUT 어레이는 초음파 이미징을 수행하도록 구성되는, 디바이스.
  3. 제1항에 있어서,
    상기 적어도 하나의 전기 회로는 주문형 집적 회로(application-specific integrated circuit; ASIC)를 포함하는, 디바이스.
  4. 제1항에 있어서,
    상기 본딩은 웨이퍼-대-웨이퍼 본딩을 포함하는, 디바이스.
  5. 제1항에 있어서,
    상기 본딩은 다이-대-웨이퍼 본딩을 포함하는, 디바이스.
  6. 제5항에 있어서,
    상기 다이-대-웨이퍼 본딩은 중간 핸들 기판(intermediate handle substrate) 및 임시 본딩 층을 사용하는, 디바이스.
  7. 제1항에 있어서,
    상기 본딩은,
    (a) 임시 본딩 층을 사용하여 핸들 기판에 상기 제1 기판 또는 상기 제2 기판의 웨이퍼를 임시로 본딩하는 것;
    (b) 상기 핸들 기판 상의 상기 웨이퍼를 다이싱(dicing)하는 것; 및
    (c) 공융 또는 솔더 본딩을 사용하여 상기 제1 기판 또는 상기 제2 기판의 다른 웨이퍼에 상기 다이싱된 웨이퍼를 본딩하는 것
    을 포함하는, 디바이스.
  8. 제1항에 있어서,
    상기 본딩은 다이-대-다이 본딩을 포함하는, 디바이스.
  9. 제1항에 있어서,
    상기 공융 또는 솔더 본딩은 약 350 ℃ 이하의 온도에서 수행되는, 디바이스.
  10. 제9항에 있어서,
    상기 공융 또는 솔더 본딩은 약 300 ℃ 이하의 온도에서 수행되는, 디바이스.
  11. 삭제
  12. 제1항에 있어서,
    상기 제1 기판과 상기 제2 기판 중 하나 또는 둘 모두는 상기 공융 또는 솔더 본딩의 용융의 유동을 제한하기 위한 적어도 하나의 피처(feature)를 포함하는, 디바이스.
  13. 제9항에 있어서,
    상기 공융 또는 솔더 본딩은 공융 본딩을 포함하는, 디바이스.
  14. 제13항에 있어서,
    상기 공융 본딩은, 알루미늄(Al), 금(Au), 구리(Cu), 게르마늄(Ge), 인듐(In), 실리콘(Si), 및 주석(Sn)으로 구성된 그룹으로부터 선택되는 복수의 상이한 금속들을 함께 본딩하는 것을 포함하는, 디바이스.
  15. 제14항에 있어서,
    상기 복수의 상이한 금속들은 Au-Si, Al-Ge, Au-Sn, Cu-Sn, 또는 Au-In을 포함하는, 디바이스.
  16. 제9항에 있어서,
    상기 공융 또는 솔더 본딩은 솔더 본딩을 포함하는, 디바이스.
  17. 제16항에 있어서,
    상기 솔더 본딩은 솔더 합금을 사용하는 본딩을 포함하며, 상기 솔더 합금은, 은(Ag), 금(Au), 크롬(Cr), 구리(Cu), 게르마늄(Ge), 인듐(In), 망간(Mn), 납(Pb), 실리콘(Si), 주석(Sn), 및 아연(Zn)으로 구성된 그룹으로부터 선택되는 복수의 상이한 금속들을 포함하는, 디바이스.
  18. 제17항에 있어서,
    상기 복수의 상이한 금속들은 Au-Sn을 포함하는, 디바이스.
  19. 통합된 디바이스(integrated device)를 제작하는 방법으로서,
    a) 적어도 하나의 압전 마이크로머신 초음파 트랜스듀서(pMUT) 어레이를 포함하는 제1 기판을 획득하는 단계;
    b) 적어도 하나의 전기 회로를 포함하는 제2 기판을 획득하는 단계; 및
    c) 공융 또는 솔더 본딩을 사용하여 상기 제1 기판과 상기 제2 기판을 함께 본딩하는 단계
    를 포함하며,
    상기 적어도 하나의 pMUT 어레이의 하나 이상의 개별 pMUT의 임의의 세트는 어드레싱 가능하고,
    상기 공융 또는 솔더 본딩은 기밀 밀봉된 공동을 형성하며, 상기 공동은 가스 종 및 압력을 제어 가능하게 유지하도록 구성되는, 통합된 디바이스를 제작하는 방법.
  20. 제19항에 있어서,
    상기 pMUT 어레이는 초음파 이미징을 수행하도록 구성되는, 통합된 디바이스를 제작하는 방법.
  21. 제19항에 있어서,
    상기 적어도 하나의 전기 회로는 주문형 집적 회로(ASIC)를 포함하는, 통합된 디바이스를 제작하는 방법.
  22. 제19항에 있어서,
    상기 본딩은 웨이퍼-대-웨이퍼 본딩을 포함하는, 통합된 디바이스를 제작하는 방법.
  23. 제19항에 있어서,
    상기 본딩은 다이-대-웨이퍼 본딩을 포함하는, 통합된 디바이스를 제작하는 방법.
  24. 제23항에 있어서,
    상기 다이-대-웨이퍼 본딩은 중간 핸들 기판 및 임시 본딩 층을 사용하는, 통합된 디바이스를 제작하는 방법.
  25. 제19항에 있어서,
    상기 본딩은,
    (a) 임시 본딩 층을 사용하여 핸들 기판에 상기 제1 기판 또는 상기 제2 기판의 웨이퍼를 임시로 본딩하는 것;
    (b) 상기 핸들 기판 상의 상기 웨이퍼를 다이싱하는 것; 및
    (c) 공융 또는 솔더 본딩을 사용하여 상기 제1 기판 또는 상기 제2 기판의 다른 웨이퍼에 상기 다이싱된 웨이퍼를 본딩하는 것
    을 포함하는, 통합된 디바이스를 제작하는 방법.
  26. 제19항에 있어서,
    상기 본딩은 다이-대-다이 본딩을 포함하는, 통합된 디바이스를 제작하는 방법.
  27. 제19항에 있어서,
    상기 공융 또는 솔더 본딩은 약 350 ℃ 이하의 온도에서 수행되는, 통합된 디바이스를 제작하는 방법.
  28. 제27항에 있어서,
    상기 공융 또는 솔더 본딩은 약 300 ℃ 이하의 온도에서 수행되는, 통합된 디바이스를 제작하는 방법.
  29. 삭제
  30. 제19항에 있어서,
    상기 제1 기판과 상기 제2 기판 중 하나 또는 둘 모두는 상기 공융 또는 솔더 본딩의 용융의 유동을 제한하기 위한 적어도 하나의 피처를 포함하는, 통합된 디바이스를 제작하는 방법.
  31. 제27항에 있어서,
    상기 공융 또는 솔더 본딩은 공융 본딩을 포함하는, 통합된 디바이스를 제작하는 방법.
  32. 제31항에 있어서,
    상기 공융 본딩은, 알루미늄(Al), 금(Au), 구리(Cu), 게르마늄(Ge), 인듐(In), 실리콘(Si), 및 주석(Sn)으로 구성된 그룹으로부터 선택되는 복수의 상이한 금속들을 함께 본딩하는 것을 포함하는, 통합된 디바이스를 제작하는 방법.
  33. 제32항에 있어서,
    상기 복수의 상이한 금속들은 Au-Si, Al-Ge, Au-Sn, Cu-Sn, 또는 Au-In을 포함하는, 통합된 디바이스를 제작하는 방법.
  34. 제27항에 있어서,
    상기 공융 또는 솔더 본딩은 솔더 본딩을 포함하는, 통합된 디바이스를 제작하는 방법.
  35. 제34항에 있어서,
    상기 솔더 본딩은 솔더 합금을 사용하는 본딩을 포함하며, 상기 솔더 합금은, 은(Ag), 금(Au), 크롬(Cr), 구리(Cu), 게르마늄(Ge), 인듐(In), 망간(Mn), 납(Pb), 실리콘(Si), 주석(Sn), 및 아연(Zn)으로 구성된 그룹으로부터 선택되는 복수의 상이한 금속들을 포함하는, 통합된 디바이스를 제작하는 방법.
  36. 제35항에 있어서,
    상기 복수의 상이한 금속들은 Au-Sn을 포함하는, 통합된 디바이스를 제작하는 방법.
KR1020237013279A 2018-05-14 2019-05-13 열압착 본딩, 공융 본딩, 및 솔더 본딩을 사용하는 마이크로머신 pMUT 어레이들 및 전자기기들을 위한 통합 기법들 KR102637666B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020247004984A KR20240025700A (ko) 2018-05-14 2019-05-13 열압착 본딩, 공융 본딩, 및 솔더 본딩을 사용하는 마이크로머신 pMUT 어레이들 및 전자기기들을 위한 통합 기법들

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862671361P 2018-05-14 2018-05-14
US62/671,361 2018-05-14
KR1020207035468A KR102525398B1 (ko) 2018-05-14 2019-05-13 열압착 본딩, 공융 본딩, 및 솔더 본딩을 사용하는 마이크로머신 pMUT 어레이들 및 전자기기들을 위한 통합 기법들
PCT/US2019/032062 WO2019222118A1 (en) 2018-05-14 2019-05-13 INTEGRATION TECHNIQUES FOR MICROMACHINED pMUT ARRAYS AND ELECTRONICS USING THERMOCOMPRESSION BONDING, EUTECTIC BONDING, AND SOLDER BONDING

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020207035468A Division KR102525398B1 (ko) 2018-05-14 2019-05-13 열압착 본딩, 공융 본딩, 및 솔더 본딩을 사용하는 마이크로머신 pMUT 어레이들 및 전자기기들을 위한 통합 기법들

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020247004984A Division KR20240025700A (ko) 2018-05-14 2019-05-13 열압착 본딩, 공융 본딩, 및 솔더 본딩을 사용하는 마이크로머신 pMUT 어레이들 및 전자기기들을 위한 통합 기법들

Publications (2)

Publication Number Publication Date
KR20230060548A KR20230060548A (ko) 2023-05-04
KR102637666B1 true KR102637666B1 (ko) 2024-02-16

Family

ID=68540792

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020207035468A KR102525398B1 (ko) 2018-05-14 2019-05-13 열압착 본딩, 공융 본딩, 및 솔더 본딩을 사용하는 마이크로머신 pMUT 어레이들 및 전자기기들을 위한 통합 기법들
KR1020237013279A KR102637666B1 (ko) 2018-05-14 2019-05-13 열압착 본딩, 공융 본딩, 및 솔더 본딩을 사용하는 마이크로머신 pMUT 어레이들 및 전자기기들을 위한 통합 기법들
KR1020247004984A KR20240025700A (ko) 2018-05-14 2019-05-13 열압착 본딩, 공융 본딩, 및 솔더 본딩을 사용하는 마이크로머신 pMUT 어레이들 및 전자기기들을 위한 통합 기법들

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020207035468A KR102525398B1 (ko) 2018-05-14 2019-05-13 열압착 본딩, 공융 본딩, 및 솔더 본딩을 사용하는 마이크로머신 pMUT 어레이들 및 전자기기들을 위한 통합 기법들

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020247004984A KR20240025700A (ko) 2018-05-14 2019-05-13 열압착 본딩, 공융 본딩, 및 솔더 본딩을 사용하는 마이크로머신 pMUT 어레이들 및 전자기기들을 위한 통합 기법들

Country Status (6)

Country Link
US (2) US20210086231A1 (ko)
EP (1) EP3793752A4 (ko)
JP (2) JP7408155B2 (ko)
KR (3) KR102525398B1 (ko)
CN (1) CN112384311A (ko)
WO (1) WO2019222118A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113560158B (zh) * 2021-08-27 2022-06-10 南京声息芯影科技有限公司 压电微机械超声换能器、阵列芯片及制造方法
US11998387B2 (en) 2022-01-12 2024-06-04 Exo Imaging, Inc. Multilayer housing seals for ultrasound transducers

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012133994A (ja) 2010-12-21 2012-07-12 Orc Manufacturing Co Ltd 放電ランプ

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2006350241B2 (en) * 2006-11-03 2013-01-31 Research Triangle Institute Enhanced ultrasound imaging probes using flexure mode piezoelectric transducers
EP2528698A1 (en) 2010-01-29 2012-12-05 Research Triangle Institute Methods for forming piezoelectric ultrasonic transducers, and associated apparatuses
US9980702B2 (en) * 2012-12-31 2018-05-29 Volcano Corporation Wirebonding fixture and casting mold
WO2015048341A2 (en) * 2013-09-25 2015-04-02 Massachusetts Institute Of Technology Appliction specific integrated circuit with column-row-parallel architecture for ultrasonic imaging
US9475093B2 (en) * 2013-10-03 2016-10-25 Fujifilm Dimatix, Inc. Piezoelectric ultrasonic transducer array with switched operational modes
WO2015089453A1 (en) * 2013-12-12 2015-06-18 Qualcomm Incorporated Micromechanical ultrasonic transducers and display
US9067779B1 (en) * 2014-07-14 2015-06-30 Butterfly Network, Inc. Microfabricated ultrasonic transducers and related apparatus and methods
US20160009544A1 (en) * 2015-03-02 2016-01-14 Butterfly Network, Inc. Microfabricated ultrasonic transducers and related apparatus and methods
US10497748B2 (en) 2015-10-14 2019-12-03 Qualcomm Incorporated Integrated piezoelectric micromechanical ultrasonic transducer pixel and array
US9865565B2 (en) * 2015-12-08 2018-01-09 Amkor Technology, Inc. Transient interface gradient bonding for metal bonds
TWI721183B (zh) * 2016-06-20 2021-03-11 美商蝴蝶網路公司 用於微製造超音波傳感器的電接點配置
JP6836121B2 (ja) * 2016-08-19 2021-02-24 セイコーエプソン株式会社 実装構造体、超音波デバイス、超音波探触子、超音波装置、電子機器、及び実装構造体の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012133994A (ja) 2010-12-21 2012-07-12 Orc Manufacturing Co Ltd 放電ランプ

Also Published As

Publication number Publication date
JP2022511175A (ja) 2022-01-31
US20210086231A1 (en) 2021-03-25
US20210094070A1 (en) 2021-04-01
KR20210008509A (ko) 2021-01-22
WO2019222118A1 (en) 2019-11-21
JP2024023645A (ja) 2024-02-21
CN112384311A (zh) 2021-02-19
JP7408155B2 (ja) 2024-01-05
KR102525398B1 (ko) 2023-04-24
KR20240025700A (ko) 2024-02-27
EP3793752A4 (en) 2021-12-29
EP3793752A1 (en) 2021-03-24
KR20230060548A (ko) 2023-05-04

Similar Documents

Publication Publication Date Title
US10710871B2 (en) MEMS devices including MEMS dies and connectors thereto
Wang 3-D integration and through-silicon vias in MEMS and microsensors
KR101909780B1 (ko) Ｍｅｍｓ 패키지 및 그 제조 방법
US6846725B2 (en) Wafer-level package for micro-electro-mechanical systems
US8241961B2 (en) Method for manufacturing hetero-bonded wafer
US7538413B2 (en) Semiconductor components having through interconnects
US8569090B2 (en) Wafer level structures and methods for fabricating and packaging MEMS
JP3186941B2 (ja) 半導体チップおよびマルチチップ半導体モジュール
JP2024023645A (ja) 熱圧着接合、共晶接合および半田接合を使用した、マイクロマシンｐＭＵＴアレイおよびエレクトロニクスのための統合技術
US20080081398A1 (en) Cap Wafer for Wafer Bonded Packaging and Method for Manufacturing the Same
TWI683781B (zh) 使用金屬矽化物形成的互補式金屬氧化物半導體微機電系統整合
CN103280449B (zh) 一种背照图像传感器的制造方法
CN108417550B (zh) 半导体装置及其制造方法
US20200262700A1 (en) Integrated package structure for mems element and asic chip and method for manufacturing the same
WO2022099744A1 (zh) 半导体器件的临时键合与解键合的方法以及半导体器件
TW202306077A (zh) 接合結構及其形成方法
US20210088655A1 (en) INTEGRATION TECHNIQUES FOR MICROMACHINED pMUT ARRAYS AND ELECTRONICS USING SOLID LIQUID INTERDIFFUSION (SLID)
EP3349241B1 (en) Semiconductor devices with protruding conductive vias and methods of making such devices
TWI775145B (zh) 多晶片封裝件及其製造方法
JP5528000B2 (ja) 半導体装置の製造方法
JP5489512B2 (ja) 半導体装置の製造方法
US3753290A (en) Electrical connection members for electronic devices and method of making same
Wang Through‐substrate Vias
CN116313849A (zh) 一种电子装置及其封装方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
A107 Divisional application of patent
GRNT Written decision to grant