KR102636299B1 - Method and apparatus for detecting initial defects in semiconductor - Google Patents
Method and apparatus for detecting initial defects in semiconductor Download PDFInfo
- Publication number
- KR102636299B1 KR102636299B1 KR1020210087173A KR20210087173A KR102636299B1 KR 102636299 B1 KR102636299 B1 KR 102636299B1 KR 1020210087173 A KR1020210087173 A KR 1020210087173A KR 20210087173 A KR20210087173 A KR 20210087173A KR 102636299 B1 KR102636299 B1 KR 102636299B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor
- stress
- lifespan
- semiconductor device
- weibull distribution
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 118
- 230000007547 defect Effects 0.000 title claims abstract description 74
- 238000000034 method Methods 0.000 title claims abstract description 34
- 238000012360 testing method Methods 0.000 claims abstract description 27
- 230000001133 acceleration Effects 0.000 claims abstract description 15
- 238000002474 experimental method Methods 0.000 claims abstract description 11
- 238000001514 detection method Methods 0.000 claims description 33
- 238000007689 inspection Methods 0.000 claims description 7
- 238000004590 computer program Methods 0.000 claims description 2
- 238000012545 processing Methods 0.000 description 16
- 230000008569 process Effects 0.000 description 11
- 230000015556 catabolic process Effects 0.000 description 7
- 239000003989 dielectric material Substances 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 230000036962 time dependent Effects 0.000 description 5
- 230000008859 change Effects 0.000 description 3
- 230000006378 damage Effects 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 235000012431 wafers Nutrition 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 239000002071 nanotube Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005442 molecular electronic Methods 0.000 description 1
- 230000001537 neural effect Effects 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 102000004169 proteins and genes Human genes 0.000 description 1
- 108090000623 proteins and genes Proteins 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2642—Testing semiconductor operation lifetime or reliability, e.g. by accelerated life tests
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2601—Apparatus or methods therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/2856—Internal circuit aspects, e.g. built-in test features; Test chips; Measuring material aspects, e.g. electro migration [EM]
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
- G01R31/2874—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
- G01R31/2879—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to electrical aspects, e.g. to voltage or current supply or stimuli or to electrical loads
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31704—Design for test; Design verification
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Environmental & Geological Engineering (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
반도체 소자의 초기 불량 검출 방법 및 장치가 개시된다. 일 실시예에 따른 반도체 초기 불량 검출 방법은, 스트레스가 인가된 테스트용 반도체에 대해 측정된 수명에 기초하여 와이블 분포식을 생성하는 단계와, 상기 와이블 분포식에 기초하여 초기 불량을 검출하기 위한 가속 실험 조건을 획득하는 단계와, 상기 가속 실험 조건에 따른 스트레스를 반도체 소자에 인가하는 단계를 포함한다.A method and device for detecting initial defects in a semiconductor device are disclosed. A method for detecting initial defects in a semiconductor according to an embodiment includes generating a Weibull distribution equation based on the lifespan measured for a test semiconductor to which stress has been applied, and detecting an initial defect based on the Weibull distribution equation. It includes obtaining acceleration test conditions for the acceleration experiment, and applying stress according to the acceleration experiment conditions to the semiconductor device.
Description
아래 개시는 반도체 소자의 초기 불량 검출 방법 및 장치에 관한 것이다.The disclosure below relates to a method and device for detecting initial defects in semiconductor devices.
반도체 소자에 대한 미세 공정이 발달함에 따라 게이트와 채널, 게이트와 소스 또는 드레인 전극 간의 유전체의 두께가 매우 짧아지게 되었다. 다만, 유전체 두께가 얇아지게 되면 절연 파괴에 의한 수명이 짧아지고, 시간 의존형 트랩이 추가적으로 생성됨에 따라 누설 전류 증가에 따른 성능 저하가 발생할 수 있다.As microprocessing for semiconductor devices has developed, the thickness of the dielectric between the gate and channel, and between the gate and source or drain electrodes has become very short. However, as the dielectric thickness becomes thinner, the lifespan due to dielectric breakdown is shortened, and additional time-dependent traps are created, which may lead to performance degradation due to increased leakage current.
반도체 소자의 초기 불량 검출을 위해 많은 제품을 오랜 기간 테스트할 수 없기 때문에 짧은 시간 동안 실제 구동 전압보다 더 큰 값을 주는 등의 가속 수명 실험을 통해 초기 불량을 검출하는 기술이 요구된다.Since many products cannot be tested for a long period of time to detect initial defects in semiconductor devices, technology is required to detect early defects through accelerated lifespan experiments, such as giving a value greater than the actual driving voltage for a short period of time.
초기 불량의 정의는 회사별, 제품별로 기준이 1개월, 6개월 또는 1년 등으로 다양할 수 있으며 공정 및 유전체 물질에 따라 시간 의존형 유전체 파괴의 통계 특성은 달라질 수 있기 때문에 초기 불량을 검출하기 위한 정형화된 가속 수명 실험 조건은 정립되어 있지 않다.The definition of early defects may vary by company or product, such as 1 month, 6 months, or 1 year, and the statistical characteristics of time-dependent dielectric destruction may vary depending on the process and dielectric material, so it is necessary to detect early defects. Formal accelerated life test conditions have not been established.
위에서 설명한 배경기술은 발명자가 본원의 개시 내용을 도출하는 과정에서 보유하거나 습득한 것으로서, 반드시 본 출원 전에 일반 공중에 공개된 공지기술이라고 할 수는 없다.The background technology described above is possessed or acquired by the inventor in the process of deriving the disclosure of the present application, and cannot necessarily be said to be known technology disclosed to the general public before this application.
아래 실시예들은 반도체 소자의 초기 불량을 검출함에 있어서, 반도체 소자의 목표 수명 및 동작 시나리오에 대응하는 테스트 조건을 도출하는 기술을 제공할 수 있다.The following embodiments can provide a technique for deriving test conditions corresponding to the target lifespan and operation scenario of a semiconductor device when detecting initial defects in a semiconductor device.
다만, 기술적 과제는 상술한 기술적 과제들로 한정되는 것은 아니며, 또 다른 기술적 과제들이 존재할 수 있다.However, technical challenges are not limited to the above-mentioned technical challenges, and other technical challenges may exist.
일 실시예에 따른 반도체 초기 불량 검출 방법은, 스트레스가 인가된 테스트용 반도체에 대해 측정된 수명에 기초하여 와이블 분포식을 생성하는 단계와, 상기 와이블 분포식에 기초하여 초기 불량을 검출하기 위한 가속 실험 조건을 획득하는 단계와, 상기 가속 실험 조건에 따른 스트레스를 반도체 소자에 인가하는 단계를 포함한다.A method for detecting initial defects in a semiconductor according to an embodiment includes generating a Weibull distribution equation based on the lifespan measured for a test semiconductor to which stress has been applied, and detecting an initial defect based on the Weibull distribution equation. It includes obtaining acceleration test conditions for the acceleration experiment, and applying stress according to the acceleration experiment conditions to the semiconductor device.
상기 생성하는 단계는, 스트레스가 인가된 복수의 테스트용 반도체에 대해 측정된 수명 데이터를 수신하는 단계와, 온도 및 전압 조건이 변경된 스트레스가 인가된 테스트용 반도체에 대해 측정된 수명 데이터를 수신하는 단계와, 수신한 수명 데이터들 및 상기 수명 데이터들에 대응하는 스트레스 조건에 기초하여 상기 와이블 분포식을 생성하는 단계를 포함할 수 있다.The generating step includes receiving lifespan data measured for a plurality of test semiconductors to which stress has been applied, and receiving lifespan data measured for test semiconductors to which stress has been applied with changed temperature and voltage conditions. and generating the Weibull distribution equation based on received lifespan data and stress conditions corresponding to the lifespan data.
상기 획득하는 단계는, 상기 와이블 분포식에 사용자에 의해 초기 불량으로 정의된 반도체 소자의 수명을 입력하는 단계를 포함할 수 있다.The obtaining step may include inputting the lifespan of a semiconductor device defined as an initial defect by a user into the Weibull distribution equation.
상기 획득하는 단계는, 상기 와이블 분포식에 사용자가 입력한 상기 반도체 소자의 동작 시나리오를 수명을 적용하는 단계를 포함할 수 있다.The obtaining step may include applying the lifespan of the operation scenario of the semiconductor device input by the user to the Weibull distribution equation.
상기 스트레스는 상기 반도체 소자에 인가되는 온도 및 전압 조건일 수 있다.The stress may be a temperature and voltage condition applied to the semiconductor device.
상기 반도체 초기 불량 검출 방법은, 상기 스트레스가 인가된 반도체 소자가 정상 동작하는 경우 상기 반도체 소자의 출하를 결정하는 단계를 더 포함할 수 있다.The method for detecting initial defects in a semiconductor may further include determining whether to ship the semiconductor device when the semiconductor device to which the stress is applied operates normally.
일 실시예에 따른 반도체 초기 불량 검출 장치는, 인스트럭션들을 포함하는 메모리와, 상기 인스트럭션들을 실행하기 위한 프로세서를 포함하고, 상기 프로세서에 의해 상기 인스트럭션들이 실행될 때, 상기 프로세서는, 스트레스가 인가된 테스트용 반도체에 대해 측정된 수명에 기초하여 와이블 분포식을 생성하고, 상기 와이블 분포식에 기초하여 사용자에 의해 정의된 초기 불량 검출하기 위한 가속 실험 조건을 획득하고, 상기 가속 실험 조건에 따른 스트레스를 반도체 소자에 인가한다.A semiconductor initial defect detection device according to an embodiment includes a memory including instructions, and a processor for executing the instructions. When the instructions are executed by the processor, the processor performs a stress-applied test. Generate a Weibull distribution equation based on the lifespan measured for the semiconductor, obtain accelerated experiment conditions for detecting initial defects defined by the user based on the Weibull distribution equation, and calculate stress according to the acceleration experiment conditions. Applied to semiconductor devices.
상기 프로세서는, 스트레스가 인가된 복수의 테스트용 반도체에 대해 측정된 수명 데이터를 수신하고, 온도 및 전압 조건이 변경된 스트레스가 인가된 테스트용 반도체에 대해 측정된 수명 데이터를 수신하고, 수신한 수명 데이터들 및 상기 수명 데이터들에 대응하는 스트레스 조건에 기초하여 상기 와이블 분포식을 생성할 수 있다.The processor receives lifespan data measured for a plurality of test semiconductors to which stress has been applied, receives lifespan data measured for test semiconductors to which stress has been applied with changed temperature and voltage conditions, and receives the received lifespan data. The Weibull distribution equation can be generated based on the stress conditions corresponding to the data and the lifespan data.
상기 프로세서는, 상기 와이블 분포식에 사용자에 의해 초기 불량으로 정의된 반도체 소자의 수명을 입력할 수 있다.The processor may input the lifespan of a semiconductor device defined as an initial defect by a user into the Weibull distribution equation.
상기 프로세서는, 상기 와이블 분포식에 사용자가 입력한 상기 반도체 소자의 동작 시나리오를 수명을 적용할 수 있다.The processor may apply the operation scenario of the semiconductor device input by the user to the lifespan of the Weibull distribution equation.
상기 스트레스는, 상기 반도체 소자에 인가되는 온도 및 전압 조건일 수 있다.The stress may be a temperature and voltage condition applied to the semiconductor device.
상기 프로세서는, 상기 스트레스가 인가된 반도체 소자가 정상 동작하는 경우 상기 반도체 소자의 출하를 결정할 수 있다.The processor may determine shipment of the semiconductor device when the semiconductor device to which the stress is applied operates normally.
상기 반도체 초기 불량 검출 장치는, 반도체 소자에 스트레스를 인가하여 수명을 측정하는 검사기를 더 포함할 수 있다.The device for detecting initial defects in a semiconductor may further include an inspection device that measures the lifespan by applying stress to the semiconductor device.
도 1은 일 실시예에 따른 반도체 초기 불량 검출 시스템을 나타낸다.
도 2a 및 도 2b는 반도체 소자 내 유전체 파괴를 설명하기 위한 도면이다.
도 3은 일 실시예에 따른 반도체 초기 불량 검출 방법을 나타낸다.
도 4는 와이블 분포의 예를 나타낸다.
도 5는 반도체의 불량 확률에 따른 욕조 곡선의 예를 나타낸다.1 shows a semiconductor initial defect detection system according to an embodiment.
FIGS. 2A and 2B are diagrams for explaining dielectric breakdown within a semiconductor device.
Figure 3 shows a method for detecting initial defects in a semiconductor according to an embodiment.
Figure 4 shows an example of a Weibull distribution.
Figure 5 shows an example of a bathtub curve according to the probability of semiconductor failure.
실시예들에 대한 특정한 구조적 또는 기능적 설명들은 단지 예시를 위한 목적으로 개시된 것으로서, 다양한 형태로 변경되어 구현될 수 있다. 따라서, 실제 구현되는 형태는 개시된 특정 실시예로만 한정되는 것이 아니며, 본 명세서의 범위는 실시예들로 설명한 기술적 사상에 포함되는 변경, 균등물, 또는 대체물을 포함한다.Specific structural or functional descriptions of the embodiments are disclosed for illustrative purposes only and may be changed and implemented in various forms. Accordingly, the actual implementation form is not limited to the specific disclosed embodiments, and the scope of the present specification includes changes, equivalents, or substitutes included in the technical idea described in the embodiments.
제1 또는 제2 등의 용어를 다양한 구성요소들을 설명하는데 사용될 수 있지만, 이런 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 해석되어야 한다. 예를 들어, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소는 제1 구성요소로도 명명될 수 있다.Terms such as first or second may be used to describe various components, but these terms should be interpreted only for the purpose of distinguishing one component from another component. For example, a first component may be named a second component, and similarly, the second component may also be named a first component.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다.When a component is referred to as being “connected” to another component, it should be understood that it may be directly connected or connected to the other component, but that other components may exist in between.
단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 설명된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함으로 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.Singular expressions include plural expressions unless the context clearly dictates otherwise. In this specification, terms such as “comprise” or “have” are intended to designate the presence of the described features, numbers, steps, operations, components, parts, or combinations thereof, and are intended to indicate the presence of one or more other features or numbers, It should be understood that this does not exclude in advance the possibility of the presence or addition of steps, operations, components, parts, or combinations thereof.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 해당 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.Unless otherwise defined, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by a person of ordinary skill in the art. Terms as defined in commonly used dictionaries should be interpreted as having meanings consistent with the meanings they have in the context of the related technology, and unless clearly defined in this specification, should not be interpreted in an idealized or overly formal sense. No.
이하, 실시예들을 첨부된 도면들을 참조하여 상세하게 설명한다. 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 관계없이 동일한 구성 요소는 동일한 참조 부호를 부여하고, 이에 대한 중복되는 설명은 생략하기로 한다.Hereinafter, embodiments will be described in detail with reference to the attached drawings. In the description with reference to the accompanying drawings, identical components will be assigned the same reference numerals regardless of the reference numerals, and overlapping descriptions thereof will be omitted.
도 1은 일 실시예에 따른 반도체 초기 불량 검출 시스템을 나타낸다.1 shows a semiconductor initial defect detection system according to an embodiment.
반도체 초기 불량 검출 시스템(10)은 반도체 소자의 초기 불량(infant failure)을 검출할 수 있다. 반도체 초기 불량 검출 시스템(10)은 사용자에 의해 정의된 초기 불량 조건(예를 들어, 수명이 6개월 이하인 반도체 소자)에 대응하는 가속 수명 실험 조건을 도출하여 짧은 시간의 테스트를 통해 미세 반도체 공정에서 공정 변동에 의해 유전체의 기하학적 형태 변동으로 인한 반도체 소자의 초기 불량을 검출할 수 있다.The semiconductor initial
반도체 소자에서 유전체는 게이트와 채널 또는 게이트와 소스/드레인 전극 사이의 절연 역할을 수행할 수 있다. 반도체 소자의 게이트(gate)와 채널(channel) 사이에는 절연 기능이 있는 유전체가 위치하여 양단간의 전압차가 존재하는 경우에도 전류가 흐르지 않도록 할 수 있다. 또한, 유전체는 반도체 소자의 게이트와 소스(source) 및/또는 드레인(drain) 사이에 전압이 가해질 때 전류가 흐르지 않게 하는 절연 역할을 수행한다.In semiconductor devices, a dielectric can serve as an insulator between a gate and a channel or between a gate and source/drain electrodes. A dielectric with an insulating function is located between the gate and channel of the semiconductor device, preventing current from flowing even when there is a voltage difference between the two ends. Additionally, the dielectric serves as an insulator that prevents current from flowing when voltage is applied between the gate, source, and/or drain of the semiconductor device.
반도체 소자가 오랜 기간 사용되어 게이트와 소스 및/또는 드레인의 전압차에 의한 전기장이 지속적으로 인가되는 경우, 도 2a에 도시된 바와 같이 반도체 소자 내 유전체 파괴(Time Dependent Dielectric Breakdown(TDDB))가 발생할 수 있다. 유전 물질을 이루는 원자간 결합이 끊어지게 되면 전자가 존재할 수 있는 에너지 상태인 트랩(trap)이 유전 물질 내에 만들어질 수 있다. 게이트 유전 물질 내 트랩의 수는 반도체 소자가 오랜 시간 사용됨에 따라 증가할 수 있다.When a semiconductor device is used for a long period of time and an electric field due to the voltage difference between the gate, source, and/or drain is continuously applied, dielectric breakdown (Time Dependent Dielectric Breakdown (TDDB)) within the semiconductor device may occur, as shown in FIG. 2A. You can. When the bonds between atoms forming a dielectric material are broken, a trap, which is an energy state in which electrons can exist, can be created within the dielectric material. The number of traps in the gate dielectric material can increase as the semiconductor device is used over a long period of time.
트랩은 유전 물질 내에서 무작위적 위치에 발생할 수 있다. 트랩이 게이트와 채널 양단 사이에 공간적으로 연속해서 이어지는 형태가 되면 전자가 트랩 사이를 쉽게 이동할 수 있게 되어 도 2b에 도시된 바와 같이 전류 경로가 생성될 수 있다. 즉, 유전 물질은 절연성을 잃어버리고 전류가 흐르게 되어 반도체 소자 내 전기적 파괴가 발생할 수 있다. 반도체 소자가 원하는 동작을 하지 못하는 고장이 발생하기 전까지의 동작 시간인 반도체 소자의 수명은 유전체 파괴 현상으로 인해 변화하여 신뢰성에 영향을 미칠 수 있다.Traps can occur in random locations within the genetic material. When the traps are spatially continuous between the gate and both ends of the channel, electrons can easily move between the traps, creating a current path as shown in FIG. 2b. In other words, the dielectric material loses its insulation properties and current flows, which may cause electrical destruction within the semiconductor device. The lifespan of a semiconductor device, which is the operating time until a failure occurs that prevents the semiconductor device from performing the desired operation, may change due to dielectric breakdown, affecting reliability.
반도체 소자 공정 기술의 발달에 따라 미세 공정이 되며 게이트와 채널, 게이트와 소스 및/또는 드레인 전극간의 유전체의 두께가 매우 짧아질 수 있다. 유전체의 두께가 얇아지는 경우 절연 파괴에 의한 반도체 소자의 수명이 짧아질 수 있고, 시간 의존형 트랩이 추가적으로 생성됨에 따라 누설 전류 증가에 따른 반도체 소자의 성능 저하가 발생할 수 있다.As semiconductor device processing technology develops, microprocessing becomes possible, and the thickness of the dielectric between the gate and channel, gate and source and/or drain electrodes can become very short. If the thickness of the dielectric becomes thin, the lifespan of the semiconductor device may be shortened due to dielectric breakdown, and as time-dependent traps are additionally created, the performance of the semiconductor device may decrease due to increased leakage current.
반도체 소자의 웨이퍼의 다이 내부의 소자 위치간(inter die), 웨이퍼의 다이간(intra die) 및/또는 웨이퍼간(wafer-to-wafer) 발생할 수 있는 공정 산포는 기하학적 변동을 일으켜 유전체의 두께가 얇아지거나 두꺼워질 수 있는데, 공정 미세화에 따라 공정에서 목표하는 유전체의 두께가 얇아질수록 심화될 수 있다.Process dispersion that may occur between device locations within the die of a wafer of a semiconductor device (inter die), between die of a wafer (intra die), and/or between wafers (wafer-to-wafer) causes geometrical fluctuations, causing dielectric thickness to increase. It can become thinner or thicker, and as the process becomes more refined, the thickness of the dielectric targeted in the process becomes thinner.
공정 산포에 의해 절연 역할을 하는 유전체의 두께가 두꺼워지는 경우에는 큰 이슈가 되지 않으나, 유전체의 두께가 공정 산포에 의해 얇아지게 되면 시간 의존형 유전체 파괴에 의해 목표로 하는 수명(예를 들어, 10년)에 이르지 못하고 반도체 소자의 오동작이 발생할 수 있으며, 짧은 기간(예를 들어, 6개월)안에 오작동이 발생하는 초기 불량이 유발될 수 있다.If the thickness of the dielectric that plays an insulating role becomes thicker due to process distribution, it is not a major issue, but if the thickness of the dielectric becomes thinner due to process distribution, time-dependent dielectric destruction causes the target lifespan (for example, 10 years). ) may not be reached and malfunction of the semiconductor device may occur, and initial defects that may cause malfunction within a short period of time (for example, 6 months) may be caused.
반도체 초기 불량 검출 시스템(10)은 검사기(170) 및 초기 불량 검출 장치(100)를 포함할 수 있다. 도 1에서는 검사기(170)가 초기 불량 검출 장치(100)와 별개로 구현되는 것을 도시하였지만, 이에 한정되는 것은 아니고 검사기(170)는 초기 불량 검출 장치(100) 내에 구현될 수 있다.The semiconductor initial
검사기(170)는 반도체 소자에 스트레스(예를 들어, 특정 온도 및 특정 전압)을 인가하여 반도체 소자의 수명을 측정할 수 있다. 검사기(170)는 초기 불량 검출 장치(100)의 제어에 따라 반도체 소자에 설정된 스트레스 조건을 인가하고 인가된 스트레스 조건에서 반도체 소자의 수명을 측정할 수 있다. 검사기(170)는 복수의 스트레스 조건에 대한 복수의 반도체 소자의 수명을 측정할 수 있다.The
초기 불량 검출 장치(100)는 검사기(170)를 통해 수집된 수명 데이터에 기초하여 와이블 분포(Weibull distribution)를 추출할 수 있다. 초기 불량 검출 장치(100)는 각각의 스트레스 조건에 대한 복수의 반도체 소자의 수명에 기초하여 스트레스 조건이 포함된 와이블 분포식을 생성할 수 있다.The initial
초기 불량 검출 장치(100)는 사용자의 의해 정의된 초기 불량 조건(예를 들어, 6개월) 및/또는 반도체 소자의 동작 시나리오(예를 들어, 반도체 소자가 동작하는 온도 및/또는 전압)에 기초하여 초기 불량 검출을 위한 가속 실험 조건을 도출할 수 있다. 초기 불량 검출 장치(100)는 검사기(170)를 통해 도출된 가속 실험 조건에 따른 스트레스를 반도체 소자에 인가할 수 있고, 스트레스가 인가된 반도체 소자가 정상 동작하지 않는 경우 반도체 소자에 대한 초기 불량을 검출할 수 있다.The initial
초기 불량 검출 장치(100)는 프로세서(130) 및 메모리(150)를 포함할 수 있다. 초기 불량 검출 장치(100)의 동작은 프로세서(130)에 의해 수행될 수 있다.The initial
메모리(150)는 프로세서(130)에 의해 실행가능한 인스트럭션들(또는 프로그램)을 저장할 수 있다. 예를 들어, 인스트럭션들은 프로세서의 동작 및/또는 프로세서(130)의 각 구성의 동작을 실행하기 위한 인스트럭션들을 포함할 수 있다. 메모리(150)는 휘발성 메모리 장치 또는 불휘발성 메모리 장치로 구현될 수 있다.The memory 150 may store instructions (or programs) executable by the
휘발성 메모리 장치는 DRAM(dynamic random access memory), SRAM(static random access memory), T-RAM(thyristor RAM), Z-RAM(zero capacitor RAM), 또는 TTRAM(Twin Transistor RAM)으로 구현될 수 있다.Volatile memory devices may be implemented as dynamic random access memory (DRAM), static random access memory (SRAM), thyristor RAM (T-RAM), zero capacitor RAM (Z-RAM), or twin transistor RAM (TTRAM).
불휘발성 메모리 장치는 EEPROM(Electrically Erasable Programmable Read-Only Memory), 플래시(flash) 메모리, MRAM(Magnetic RAM), 스핀전달토크 MRAM(Spin-Transfer Torque(STT)-MRAM), Conductive Bridging RAM(CBRAM), FeRAM(Ferroelectric RAM), PRAM(Phase change RAM), 저항 메모리(Resistive RAM(RRAM)), 나노 튜브 RRAM(Nanotube RRAM), 폴리머 RAM(Polymer RAM(PoRAM)), 나노 부유 게이트 메모리(Nano Floating Gate Memory(NFGM)), 홀로그래픽 메모리(holographic memory), 분자 전자 메모리 소자(Molecular Eelectronic Memory Device), 또는 절연 저항 변화 메모리(Insulator Resistance Change Memory)로 구현될 수 있다.Non-volatile memory devices include EEPROM (Electrically Erasable Programmable Read-Only Memory), flash memory, MRAM (Magnetic RAM), Spin-Transfer Torque (STT)-MRAM (MRAM), and Conductive Bridging RAM (CBRAM). , FeRAM (Ferroelectric RAM), PRAM (Phase change RAM), Resistive RAM (RRAM), Nanotube RRAM (Nanotube RRAM), Polymer RAM (PoRAM), Nano Floating Gate Memory (NFGM), holographic memory, molecular electronic memory device, or insulator resistance change memory.
프로세서(130)는 메모리(150)에 저장된 데이터를 처리할 수 있다. 프로세서(130)는 메모리(150)에 저장된 컴퓨터로 읽을 수 있는 코드(예를 들어, 소프트웨어) 및 프로세서(130)에 의해 유발된 인스트럭션(instruction)들을 실행할 수 있다.The
프로세서(130)는 목적하는 동작들(desired operations)을 실행시키기 위한 물리적인 구조를 갖는 회로를 가지는 하드웨어로 구현된 데이터 처리 장치일 수 있다. 예를 들어, 목적하는 동작들은 프로그램에 포함된 코드(code) 또는 인스트럭션들(instructions)을 포함할 수 있다.The
예를 들어, 하드웨어로 구현된 데이터 처리 장치는 중앙 처리 장치(central processing unit), 그래픽 처리 장치(graphics processing unit), 신경망 처리 장치(neural processing unit), 멀티-코어 프로세서(multi-core processor), 멀티프로세서(multiprocessor), ASIC(Application-Specific Integrated Circuit), FPGA(Field Programmable Gate Array)를 포함할 수 있다.For example, data processing devices implemented in hardware include a central processing unit, graphics processing unit, neural processing unit, multi-core processor, It may include a multiprocessor, application-specific integrated circuit (ASIC), and field programmable gate array (FPGA).
도 3은 일 실시예에 따른 반도체 초기 불량 검출 방법을 나타낸다.Figure 3 shows a method for detecting initial defects in a semiconductor according to an embodiment.
초기 불량 검출 장치(100)는 검사기(170)를 통해 측정된 테스트용 반도체 소자의 수명 데이터에 기초하여 와이블 분포를 추출할 수 있다(301). 검사기(170)는 복수의 온도 및/또는 전압 스트레스 조건을 다수의 테스트용 반도체 소자에 인가하여 반도체 소자의 수명을 측정할 수 있다(302). 즉, 검사기(170)는 온도 및/또는 전압 스트레스 조건을 변경하여 다수의 테스트용 반도체 소자의 수명을 측정할 수 있다(303).The initial
초기 불량 검출 장치(100)는 반도체 소자의 수명 측정에 인가된 복수의 온도 및/또는 전압 스트레스 조건을 반영하여 와이블 분포식을 생성할 수 있다(304). 수학식 1은 수명 측정에 인가된 복수의 온도 및/또는 전압 스트레스 조건을 반영한 와이블 분포식일 수 있다.The initial
[수학식 1][Equation 1]
여기서, t는 반도체 소자에 stress 인가된 시간이고, V는 전압이고, T는 온도이고, β는 Weibull slope(예: 와이블 확률분포의 형태을 결정짓는 척도모수)이고, B, C, n는 전압, 온도 스트레스 변동에 따른 수명 특성 묘사 위한 fitting parameter일 수 있다. 예를 들어, 와이블 분포식은 도 4와 같은 그래프로 표현될 수 있다. 도 4에 도시된 바와 같이 특정 스트레스 조건이 인가된 반도체 소자의 수명은 와이블 분포식으로부터 획득될 수 있다.Here, t is the time the stress is applied to the semiconductor device, V is the voltage, T is the temperature, β is the Weibull slope (e.g. a scale parameter that determines the form of the Weibull probability distribution), and B, C, and n are the voltage. , it can be a fitting parameter for describing lifespan characteristics according to temperature stress fluctuations. For example, the Weibull distribution equation can be expressed in a graph as shown in FIG. 4. As shown in FIG. 4, the lifespan of a semiconductor device to which a specific stress condition is applied can be obtained from the Weibull distribution equation.
초기 불량 검출 장치(100)는 초기 불량으로 인한 목표 수명 및/또는 반도체 소자의 동작 시나리오를 입력 받을 수 있다(305). 예를 들어, 사용자는 초기 불량 검출 장치(100)에 사용자가 정의한 초기 불량 조건(예를 들어, 6개월) 및/또는 동작 시나리오(예를 들어, 반도체 소자가 동작하는 온도 및/또는 전압)를 입력할 수 있다.The initial
초기 불량 검출 장치(100)는 초기 불량으로 인한 목표 수명 및/또는 동작 시나리오를 만족하기 위한 반도체 소자의 조건을 획득할 수 있다. 초기 불량 검출 장치(100)는 도 5에 도시된 욕조 곡선에 기초하여 초기 불량으로 인한 목표 수명 및/또는 동작 시나리오를 만족하기 위한 반도체 소자의 조건을 초기 불량 영역 및 열화 영역으로 구분하여 해석할 수 있다.The initial
예를 들어, 초기 불량 검출 장치(100)는 욕조 곡선의 초기 불량 영역 해석을 통해, 상온에서 소자의 특정 두께(예를 들어, 25Å)와 특정 면적(예를 들어, 1e-4㎠)을 가지는 MOSFET이 1년 이내에 초기 불량이 발생하는 지 여부를 검출하기 위한 가속 수명 실험의 전압 조건이 1.77V라는 것을 획득할 수 있고, 초기 불량 검출 장치(100)는 욕조 곡선의 열화 영역 해석을 통해, 동작 전압이 20V라 가정했을 때, 하루 8시간 동작시 5년의 수명을 보장하기 위해 절연 물질의 두께가 35nm이상이 되어야 하는 조건을 획득할 수 있다.For example, the initial
초기 불량 검출 장치(100)는 특정 사용자 시나리오에서 초기 불량을 검출하기 위한 가속 실험 조건을 추출하고, 검사기(170)를 통해 반도체 소자에 가속 실험 조건에 따른 스트레스를 인가할 수 있다(306). 가속 실험 조건은 사용자에 의해 정의된 초기 불량 조건에 기초하여 결정될 수 있다. 초기 불량 검출 장치(100)는 가속 실험 조건에 따른 스트레스가 인가된 반도체 소자가 정상 동작하는지 판단할 수 있다(307). 초기 불량 검출 장치(100)는 반도체 소자가 정상 동작하지 않는 경우 반도체 소자를 폐기하기로 결정할 수 있고(309), 반도체 소자가 정상 동작하는 경우에 반도체 소자를 출하하기로 결정할 수 있다(308).The initial
이상에서 설명된 실시예들은 하드웨어 구성요소, 소프트웨어 구성요소, 및/또는 하드웨어 구성요소 및 소프트웨어 구성요소의 조합으로 구현될 수 있다. 예를 들어, 실시예들에서 설명된 장치, 방법 및 구성요소는, 예를 들어, 프로세서, 콘트롤러, ALU(arithmetic logic unit), 디지털 신호 프로세서(digital signal processor), 마이크로컴퓨터, FPGA(field programmable gate array), PLU(programmable logic unit), 마이크로프로세서, 또는 명령(instruction)을 실행하고 응답할 수 있는 다른 어떠한 장치와 같이, 범용 컴퓨터 또는 특수 목적 컴퓨터를 이용하여 구현될 수 있다. 처리 장치는 운영 체제(OS) 및 상기 운영 체제 상에서 수행되는 소프트웨어 애플리케이션을 수행할 수 있다. 또한, 처리 장치는 소프트웨어의 실행에 응답하여, 데이터를 접근, 저장, 조작, 처리 및 생성할 수도 있다. 이해의 편의를 위하여, 처리 장치는 하나가 사용되는 것으로 설명된 경우도 있지만, 해당 기술분야에서 통상의 지식을 가진 자는, 처리 장치가 복수 개의 처리 요소(processing element) 및/또는 복수 유형의 처리 요소를 포함할 수 있음을 알 수 있다. 예를 들어, 처리 장치는 복수 개의 프로세서 또는 하나의 프로세서 및 하나의 컨트롤러를 포함할 수 있다. 또한, 병렬 프로세서(parallel processor)와 같은, 다른 처리 구성(processing configuration)도 가능하다.The embodiments described above may be implemented with hardware components, software components, and/or a combination of hardware components and software components. For example, the devices, methods, and components described in the embodiments may include, for example, a processor, a controller, an arithmetic logic unit (ALU), a digital signal processor, a microcomputer, and a field programmable gate (FPGA). It may be implemented using a general-purpose computer or a special-purpose computer, such as an array, programmable logic unit (PLU), microprocessor, or any other device capable of executing and responding to instructions. The processing device may execute an operating system (OS) and software applications running on the operating system. Additionally, a processing device may access, store, manipulate, process, and generate data in response to the execution of software. For ease of understanding, a single processing device may be described as being used; however, those skilled in the art will understand that a processing device includes multiple processing elements and/or multiple types of processing elements. It can be seen that it may include. For example, a processing device may include multiple processors or one processor and one controller. Additionally, other processing configurations, such as parallel processors, are possible.
소프트웨어는 컴퓨터 프로그램(computer program), 코드(code), 명령(instruction), 또는 이들 중 하나 이상의 조합을 포함할 수 있으며, 원하는 대로 동작하도록 처리 장치를 구성하거나 독립적으로 또는 결합적으로(collectively) 처리 장치를 명령할 수 있다. 소프트웨어 및/또는 데이터는, 처리 장치에 의하여 해석되거나 처리 장치에 명령 또는 데이터를 제공하기 위하여, 어떤 유형의 기계, 구성요소(component), 물리적 장치, 가상 장치(virtual equipment), 컴퓨터 저장 매체 또는 장치, 또는 전송되는 신호 파(signal wave)에 영구적으로, 또는 일시적으로 구체화(embody)될 수 있다. 소프트웨어는 네트워크로 연결된 컴퓨터 시스템 상에 분산되어서, 분산된 방법으로 저장되거나 실행될 수도 있다. 소프트웨어 및 데이터는 컴퓨터 판독 가능 기록 매체에 저장될 수 있다.Software may include a computer program, code, instructions, or a combination of one or more of these, which may configure a processing unit to operate as desired, or may be processed independently or collectively. You can command the device. Software and/or data may be used on any type of machine, component, physical device, virtual equipment, computer storage medium or device to be interpreted by or to provide instructions or data to a processing device. , or may be permanently or temporarily embodied in a transmitted signal wave. Software may be distributed over networked computer systems and stored or executed in a distributed manner. Software and data may be stored on a computer-readable recording medium.
실시예에 따른 방법은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있으며 매체에 기록되는 프로그램 명령은 실시예를 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다. The method according to the embodiment may be implemented in the form of program instructions that can be executed through various computer means and recorded on a computer-readable medium. A computer-readable medium may include program instructions, data files, data structures, etc., singly or in combination, and the program instructions recorded on the medium may be specially designed and constructed for the embodiment or may be known and available to those skilled in the art of computer software. It may be possible. Examples of computer-readable recording media include magnetic media such as hard disks, floppy disks, and magnetic tapes, optical media such as CD-ROMs and DVDs, and magnetic media such as floptical disks. -Includes optical media (magneto-optical media) and hardware devices specifically configured to store and execute program instructions, such as ROM, RAM, flash memory, etc. Examples of program instructions include machine language code, such as that produced by a compiler, as well as high-level language code that can be executed by a computer using an interpreter, etc.
위에서 설명한 하드웨어 장치는 실시예의 동작을 수행하기 위해 하나 또는 복수의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.The hardware devices described above may be configured to operate as one or multiple software modules to perform the operations of the embodiments, and vice versa.
이상과 같이 실시예들이 비록 한정된 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 이를 기초로 다양한 기술적 수정 및 변형을 적용할 수 있다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.As described above, although the embodiments have been described with limited drawings, those skilled in the art can apply various technical modifications and variations based on this. For example, the described techniques are performed in a different order than the described method, and/or components of the described system, structure, device, circuit, etc. are combined or combined in a different form than the described method, or other components are used. Alternatively, appropriate results may be achieved even if substituted or substituted by an equivalent.
그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.Therefore, other implementations, other embodiments, and equivalents of the claims also fall within the scope of the claims described below.
Claims (14)
상기 와이블 분포식에 기초하여 초기 불량을 검출하기 위한 가속 실험 조건을 획득하는 단계; 및
상기 가속 실험 조건에 따른 스트레스를 반도체 소자에 인가하는 단계
를 포함하고,
상기 획득하는 단계는,
상기 와이블 분포식에 사용자에 의해 초기 불량으로 정의된 반도체 소자의 수명을 입력하는 단계
를 포함하는, 반도체 초기 불량 검출 방법.
generating a Weibull distribution equation based on the lifespan measured for a test semiconductor to which stress is applied;
Obtaining accelerated experimental conditions for detecting initial defects based on the Weibull distribution equation; and
Applying stress according to the acceleration experiment conditions to the semiconductor device
Including,
The obtaining step is,
Entering the lifespan of a semiconductor device defined as an initial defect by the user into the Weibull distribution equation.
A method for detecting initial defects in a semiconductor, including a method.
상기 생성하는 단계는,
스트레스가 인가된 복수의 테스트용 반도체에 대해 측정된 수명 데이터를 수신하는 단계;
온도 및 전압 조건이 변경된 스트레스가 인가된 테스트용 반도체에 대해 측정된 수명 데이터를 수신하는 단계;
수신한 수명 데이터들 및 상기 수명 데이터들에 대응하는 스트레스 조건에 기초하여 상기 와이블 분포식을 생성하는 단계
를 포함하는, 반도체 초기 불량 검출 방법.
According to paragraph 1,
The generating step is,
Receiving lifespan data measured for a plurality of test semiconductors to which stress has been applied;
Receiving lifespan data measured for a semiconductor for testing to which stress has been applied with changed temperature and voltage conditions;
Generating the Weibull distribution equation based on received life data and stress conditions corresponding to the life data.
A method for detecting initial defects in a semiconductor, including a method.
상기 획득하는 단계는,
상기 와이블 분포식에 사용자가 입력한 상기 반도체 소자의 동작 시나리오를 수명을 적용하는 단계
를 포함하는, 반도체 초기 불량 검출 방법.
According to paragraph 1,
The obtaining step is,
Applying the lifespan of the operation scenario of the semiconductor device entered by the user to the Weibull distribution equation.
A method for detecting initial defects in a semiconductor, including a method.
상기 스트레스는
상기 반도체 소자에 인가되는 온도 및 전압 조건인, 반도체 초기 불량 검출 방법.
According to paragraph 1,
The stress is
A method for detecting initial defects in a semiconductor, which is the temperature and voltage conditions applied to the semiconductor device.
상기 스트레스가 인가된 반도체 소자가 정상 동작하는 경우 상기 반도체 소자의 출하를 결정하는 단계
를 더 포함하는, 반도체 초기 불량 검출 방법.
According to paragraph 1,
If the semiconductor device to which the stress is applied operates normally, determining shipment of the semiconductor device
A method for detecting initial defects in a semiconductor, further comprising:
A computer program combined with hardware and stored in a computer-readable recording medium to execute the method of any one of claims 1, 2, and 4 to 6.
상기 인스트럭션들을 실행하기 위한 프로세서
를 포함하고,
상기 프로세서에 의해 상기 인스트럭션들이 실행될 때, 상기 프로세서는,
스트레스가 인가된 테스트용 반도체에 대해 측정된 수명에 기초하여 와이블 분포식을 생성하고,
상기 와이블 분포식에 기초하여 사용자에 의해 정의된 초기 불량 검출하기 위한 가속 실험 조건을 획득하고,
상기 가속 실험 조건에 따른 스트레스를 반도체 소자에 인가하고,
상기 가속 실험 조건은,
상기 와이블 분포식에 사용자에 의해 초기 불량으로 정의된 반도체 소자의 수명
을 포함하는, 반도체 초기 불량 검출 장치.
memory containing instructions; and
Processor for executing the instructions
Including,
When the instructions are executed by the processor, the processor:
Generate a Weibull distribution equation based on the lifespan measured for a test semiconductor to which stress is applied,
Obtain accelerated experimental conditions for detecting initial defects defined by the user based on the Weibull distribution equation,
Apply stress according to the acceleration experiment conditions to the semiconductor device,
The acceleration experiment conditions are,
Lifespan of a semiconductor device defined as an initial defect by the user in the Weibull distribution equation
A semiconductor initial defect detection device comprising:
상기 프로세서는,
스트레스가 인가된 복수의 테스트용 반도체에 대해 측정된 수명 데이터를 수신하고,
온도 및 전압 조건이 변경된 스트레스가 인가된 테스트용 반도체에 대해 측정된 수명 데이터를 수신하고,
수신한 수명 데이터들 및 상기 수명 데이터들에 대응하는 스트레스 조건에 기초하여 상기 와이블 분포식을 생성하는, 반도체 초기 불량 검출 장치.
According to clause 8,
The processor,
Receive measured lifespan data for a plurality of test semiconductors to which stress has been applied,
Receive measured lifespan data for test semiconductors to which stress has been applied with changed temperature and voltage conditions,
A semiconductor initial defect detection device that generates the Weibull distribution equation based on received lifespan data and stress conditions corresponding to the lifespan data.
상기 프로세서는,
상기 와이블 분포식에 사용자가 입력한 상기 반도체 소자의 동작 시나리오를 수명을 적용하는, 반도체 초기 불량 검출 장치.
According to clause 8,
The processor,
A semiconductor initial defect detection device that applies the lifespan of the operation scenario of the semiconductor device input by the user to the Weibull distribution equation.
상기 스트레스는,
상기 반도체 소자에 인가되는 온도 및 전압 조건인, 반도체 초기 불량 검출 장치.
According to clause 8,
The stress is,
A device for detecting initial defects in a semiconductor, which is a temperature and voltage condition applied to the semiconductor device.
상기 프로세서는,
상기 스트레스가 인가된 반도체 소자가 정상 동작하는 경우 상기 반도체 소자의 출하를 결정하는, 반도체 초기 불량 검출 장치.
According to clause 8,
The processor,
A semiconductor initial defect detection device that determines shipment of the semiconductor device when the semiconductor device to which the stress is applied operates normally.
반도체 소자에 스트레스를 인가하여 수명을 측정하는 검사기
를 더 포함하는, 반도체 초기 불량 검출 장치.According to clause 8,
An inspection device that measures the lifespan of semiconductor devices by applying stress to them.
A semiconductor initial defect detection device further comprising:
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20200111114 | 2020-09-01 | ||
KR1020200111114 | 2020-09-01 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20220029352A KR20220029352A (en) | 2022-03-08 |
KR102636299B1 true KR102636299B1 (en) | 2024-02-15 |
Family
ID=80813350
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020210087173A KR102636299B1 (en) | 2020-09-01 | 2021-07-02 | Method and apparatus for detecting initial defects in semiconductor |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR102636299B1 (en) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002100659A (en) | 2000-09-25 | 2002-04-05 | Toshiba Corp | Wiring reliability measuring method, manufacturing method of semiconductor device and semiconductor manufacturing system |
JP2002141388A (en) * | 2000-10-31 | 2002-05-17 | Toshiba Corp | Evaluation method for semiconductor device and evaluation device therefor |
JP3595796B2 (en) | 1999-06-02 | 2004-12-02 | 松下電器産業株式会社 | Semiconductor integrated circuit device life estimation method and management method thereof |
JP3789220B2 (en) | 1997-12-25 | 2006-06-21 | 松下電器産業株式会社 | Insulating film evaluation method and apparatus, and process evaluation method |
JP4100024B2 (en) * | 2002-04-09 | 2008-06-11 | 株式会社村田製作所 | Quality control method for electronic components |
JP2011040541A (en) * | 2009-08-10 | 2011-02-24 | Sony Corp | Valuation method of dielectric breakdown lifetime of gate insulating film, valuation device of dielectric breakdown lifetime of gate insulating film, and program for evaluating dielectric breakdown lifetime of gate insulating film |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100383763B1 (en) * | 2000-12-29 | 2003-05-14 | 주식회사 하이닉스반도체 | Method of testing a memory cell in semiconductor device |
-
2021
- 2021-07-02 KR KR1020210087173A patent/KR102636299B1/en active IP Right Grant
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3789220B2 (en) | 1997-12-25 | 2006-06-21 | 松下電器産業株式会社 | Insulating film evaluation method and apparatus, and process evaluation method |
JP3595796B2 (en) | 1999-06-02 | 2004-12-02 | 松下電器産業株式会社 | Semiconductor integrated circuit device life estimation method and management method thereof |
JP2002100659A (en) | 2000-09-25 | 2002-04-05 | Toshiba Corp | Wiring reliability measuring method, manufacturing method of semiconductor device and semiconductor manufacturing system |
JP2002141388A (en) * | 2000-10-31 | 2002-05-17 | Toshiba Corp | Evaluation method for semiconductor device and evaluation device therefor |
JP4100024B2 (en) * | 2002-04-09 | 2008-06-11 | 株式会社村田製作所 | Quality control method for electronic components |
JP2011040541A (en) * | 2009-08-10 | 2011-02-24 | Sony Corp | Valuation method of dielectric breakdown lifetime of gate insulating film, valuation device of dielectric breakdown lifetime of gate insulating film, and program for evaluating dielectric breakdown lifetime of gate insulating film |
Also Published As
Publication number | Publication date |
---|---|
KR20220029352A (en) | 2022-03-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10996259B2 (en) | Optimization of integrated circuit reliability | |
JP4824936B2 (en) | Inspection method for dynamic random access memory device | |
TW201924219A (en) | Integrated circuit margin measurement and failure prediction device | |
US9865348B2 (en) | Devices and methods for selecting a forming voltage for a resistive random-access memory | |
JP2012169032A (en) | Digital method and apparatus for obtaining i-v curves of non-volatile memory bit cells | |
US10162325B2 (en) | Application of stress conditions for homogenization of stress samples in semiconductor product acceleration studies | |
KR102636299B1 (en) | Method and apparatus for detecting initial defects in semiconductor | |
TW201626373A (en) | Sensing circuit for resistive memory | |
JP2011040725A (en) | Method and system for assessing reliability of integrated circuit | |
US20180074109A1 (en) | Voltage Rail Monitoring to Detect Electromigration | |
US10620258B2 (en) | Method of testing semiconductor device and method of manufacturing a semiconductor device including the testing method | |
CN110690195B (en) | Test structure of semiconductor device and test method thereof | |
JP2010122055A (en) | Method, apparatus and program for evaluating semiconductor device | |
KR102628611B1 (en) | Semiconductor devise simulation method and apparratus | |
Mayahinia et al. | Voltage tuning for reliable computation in emerging resistive memories | |
KR102056397B1 (en) | Method for Reading PRAM to Improve Dispersion and Apparatus Therefor | |
WO2020108359A1 (en) | Test structure for resistive storage unit, and endurance test method | |
CN110675906B (en) | Method for detecting resistance type random access memory unit | |
JP2011257330A (en) | Measurement apparatus, measurement program and measurement method | |
US12080378B2 (en) | Circuits and methods of detecting at least partial breakdown of canary circuits | |
JP6471421B2 (en) | Inspection method of semiconductor device | |
US11754616B2 (en) | Methods and systems to test semiconductor devices based on dynamically updated boundary values | |
KR102507978B1 (en) | Circuit simulation method and apparratus | |
KR102442512B1 (en) | Test method of semiconductor, and test apparatus of semiconductor comprising discrimination function for trap site information of the semiconductor | |
KR20190115840A (en) | Method and system for dielectric thin film evaluation of magnetic tunnel junction |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
E902 | Notification of reason for refusal | ||
E90F | Notification of reason for final refusal | ||
E701 | Decision to grant or registration of patent right |