KR102635846B1 - Semiconductor package and manufacturing method thereof - Google Patents

Semiconductor package and manufacturing method thereof Download PDF

Info

Publication number
KR102635846B1
KR102635846B1 KR1020210039103A KR20210039103A KR102635846B1 KR 102635846 B1 KR102635846 B1 KR 102635846B1 KR 1020210039103 A KR1020210039103 A KR 1020210039103A KR 20210039103 A KR20210039103 A KR 20210039103A KR 102635846 B1 KR102635846 B1 KR 102635846B1
Authority
KR
South Korea
Prior art keywords
redistribution layer
layer
semiconductor package
wiring pattern
semiconductor
Prior art date
Application number
KR1020210039103A
Other languages
Korean (ko)
Other versions
KR20210124047A (en
Inventor
박상용
남주현
Original Assignee
주식회사 네패스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 네패스 filed Critical 주식회사 네패스
Priority to US17/219,956 priority Critical patent/US11948891B2/en
Priority to TW110112150A priority patent/TWI771974B/en
Priority to CN202120685058.XU priority patent/CN215680683U/en
Publication of KR20210124047A publication Critical patent/KR20210124047A/en
Application granted granted Critical
Publication of KR102635846B1 publication Critical patent/KR102635846B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Abstract

반도체 패키지가 제공된다. 본 발명의 실시예에 따른 반도체 패키지는 일면에 복수의 반도체 칩 및 복수의 수동소자가 실장되는 제1재배선층, 비아를 통하여 제1재배선층에 전기적으로 연결되는 제2재배선층, 제2재배선층의 하면에 형성되는 외부접속 단자, 제1재배선층의 상부에서 복수의 반도체 칩 및 복수의 수동소자를 덮도록 구비되는 제1몰드, 및 제1재배선층과 제2재배선층 사이에 구비되는 제2몰드를 포함한다. 여기서, 제1재배선층 및 제2재배선층 각각은 배선패턴 및 절연층을 포함하며, 복수의 층으로 구성되고, 복수의 반도체 칩 중 적어도 하나는 제1재배선층과 제2재배선층 사이에 배치된다.A semiconductor package is provided. A semiconductor package according to an embodiment of the present invention includes a first redistribution layer on which a plurality of semiconductor chips and a plurality of passive elements are mounted on one surface, a second redistribution layer electrically connected to the first redistribution layer through a via, and a second redistribution layer. an external connection terminal formed on the lower surface of the device, a first mold provided to cover a plurality of semiconductor chips and a plurality of passive elements on the top of the first redistribution layer, and a second mold provided between the first redistribution layer and the second redistribution layer. Includes mold. Here, each of the first redistribution layer and the second redistribution layer includes a wiring pattern and an insulating layer and is composed of a plurality of layers, and at least one of the plurality of semiconductor chips is disposed between the first redistribution layer and the second redistribution layer. .

Description

반도체 패키지 및 그 제조방법{Semiconductor package and manufacturing method thereof}Semiconductor package and manufacturing method thereof}

본 발명은 반도체 패키지 및 그 제조방법에 관한 것으로, 더욱 상세하게는 시스템 인 패키지 방식의 반도체 패키지 및 그 제조방법에 관한 것이다.The present invention relates to a semiconductor package and a manufacturing method thereof, and more specifically, to a system-in-package semiconductor package and a manufacturing method thereof.

하나의 시스템으로 동작하는 시스템 인 패키지(SiP; System In Package)는 복수의 반도체 칩을 포함한다. 이때, SiP는 재배선층(RDL; Redistributed Layer)을 이용하며 복수의 반도체 칩뿐만 아니라 수동소자를 포함할 수 있다. 여기서, SiP는 반도체 칩 또는 수동소자를 수직으로 적층되거나 수평으로 배열할 수 있고, 범프 또는 와이어 본드로 연결할 수 있다. A system in package (SiP) that operates as one system includes a plurality of semiconductor chips. At this time, SiP uses a redistributed layer (RDL) and may include passive elements as well as a plurality of semiconductor chips. Here, SiP can stack semiconductor chips or passive devices vertically or arrange them horizontally, and connect them with bumps or wire bonds.

그러나 SiP는 복수의 반도체 칩 및 수동소자를 집적함에 따라 입력/출력이 증가하고 패키지가 소형화될수록 미세 피치 또는 와이어 길이와 같은 구조적인 요소뿐만 아니라 전자파 차단, 처리 속도, RF 성능 등의 전기적 요소들에 대한 요구 사항이 증가하고 있다. However, as SiP integrates multiple semiconductor chips and passive devices, input/output increases and as packages become smaller, not only structural factors such as fine pitch or wire length, but also electrical factors such as electromagnetic wave blocking, processing speed, and RF performance are affected. requirements are increasing.

상기와 같은 종래 기술의 문제점을 해결하기 위해, 본 발명의 일 실시예는 SiP를 구현하면서도 소형화 및 전기적 특성을 향상시킬 수 있는 반도체 패키지 및 그 제조방법을 제공하고자 한다.In order to solve the problems of the prior art as described above, an embodiment of the present invention seeks to provide a semiconductor package and a manufacturing method thereof that can improve miniaturization and electrical characteristics while implementing SiP.

다만, 본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.However, the problem to be solved by the present invention is not limited to the problems mentioned above, and other problems not mentioned will be clearly understood by those skilled in the art from the description below.

위와 같은 과제를 해결하기 위한 본 발명의 일 측면에 따르면, 일면에 복수의 반도체 칩 및 복수의 수동소자가 실장되는 제1재배선층; 비아를 통하여 상기 제1재배선층에 전기적으로 연결되는 제2재배선층; 상기 제2재배선층의 하면에 형성되는 외부접속 단자; 상기 제1재배선층의 상부에서 상기 복수의 반도체 칩 및 상기 복수의 수동소자를 덮도록 구비되는 제1몰드; 및 상기 제1재배선층과 상기 제2재배선층 사이에 구비되는 제2몰드를 포함하며, 상기 제1재배선층 및 상기 제2재배선층 각각은 배선패턴 및 절연층을 포함하며, 상기 복수의 반도체 칩 중 적어도 하나는 상기 제1재배선층과 상기 제2재배선층 사이에 배치되는 반도체 패키지가 제공된다. According to one aspect of the present invention for solving the above problem, a first rewiring layer on which a plurality of semiconductor chips and a plurality of passive elements are mounted on one surface; a second redistribution layer electrically connected to the first redistribution layer through a via; an external connection terminal formed on the lower surface of the second redistribution layer; a first mold provided to cover the plurality of semiconductor chips and the plurality of passive elements on top of the first redistribution layer; and a second mold provided between the first redistribution layer and the second redistribution layer, wherein each of the first redistribution layer and the second redistribution layer includes a wiring pattern and an insulating layer, and the plurality of semiconductor chips. At least one of the semiconductor packages is provided between the first redistribution layer and the second redistribution layer.

일 실시예에서, 상기 제1재배선층은 상기 복수의 반도체 칩 및 복수의 수동소자가 실장되는 배선패턴이 상기 절연층으로 덮이지 않는 것일 수 있다.In one embodiment, the first redistribution layer may be one in which a wiring pattern on which the plurality of semiconductor chips and the plurality of passive devices are mounted is not covered by the insulating layer.

일 실시예에서, 상기 제1재배선층은 상기 복수의 반도체 칩 및 복수의 수동소자가 실장되는 배선패턴의 일부가 흑화 처리에 의한 산화층으로 덮일 수 있다.In one embodiment, the first redistribution layer may cover a portion of the wiring pattern on which the plurality of semiconductor chips and the plurality of passive devices are mounted with an oxidation layer obtained by blackening.

일 실시예에서, 상기 몰드의 상면에 폴리이미드로 이루어진 코팅층을 더 포함할 수 있다. In one embodiment, the mold may further include a coating layer made of polyimide on the upper surface.

일 실시예에서, 상기 제1몰드의 외면을 따라 구비되는 실드층을 더 포함할 수 있다.In one embodiment, a shield layer provided along the outer surface of the first mold may be further included.

일 실시예에서, 상기 제1재배선층과 제2재배선층 중 적어도 하나의 배선패턴의 일부가 상기 실드층에 연결되도록 연장 형성될 수 있다.In one embodiment, a portion of the wiring pattern of at least one of the first and second redistribution layers may be extended to be connected to the shield layer.

일 실시예에서, 상기 실드층은 상기 외부접속 단자 측으로 연장 형성될 수 있다. In one embodiment, the shield layer may extend toward the external connection terminal.

일 실시예에서, 상기 실드층은 별도로 제작된 실드캔일 수 있다. In one embodiment, the shield layer may be a separately manufactured shield can.

일 실시예에서, 상기 실드캔은 상기 반도체칩의 상면에 접촉될 수 있다.In one embodiment, the shield can may be in contact with the upper surface of the semiconductor chip.

일 실시예에서, 상기 절연층은 유전상수(Dk)가 2~3이고, 상기 유전정접(Df)이 0.002~0.005일 수 있다.In one embodiment, the insulating layer may have a dielectric constant (Dk) of 2 to 3 and the dielectric loss tangent (Df) may be 0.002 to 0.005.

일 실시예에서, 상기 제1재배선층의 배선패턴에서 상부에 위치한 배선패턴과 하부에 위치한 배선패턴이 중앙에 위치한 중앙 배선패턴에 비해 두꺼운 두께를 가질 수 있다.In one embodiment, in the wiring pattern of the first redistribution layer, the wiring pattern located at the top and the wiring pattern located at the bottom may have a thickness greater than the central wiring pattern located in the center.

일 실시예에서, 상기 제1재배선층의 집적도는 상기 제2재배선층의 집적도보다 높은 것일 수 있다.In one embodiment, the integration degree of the first redistribution layer may be higher than that of the second redistribution layer.

일 실시예에서, 상기 제1재배선층과 상기 제2재배선층 각각은 배선패턴 및 절연층을 포함하며 복수의 층으로 구성되되, 상기 제1재배선층의 층 수가 상기 제2재배선층의 층 수보다 더 많은 것일 수 있다.In one embodiment, each of the first redistribution layer and the second redistribution layer includes a wiring pattern and an insulating layer and is composed of a plurality of layers, wherein the number of layers of the first redistribution layer is greater than the number of layers of the second redistribution layer. It could be more.

일 실시예에서, 상기 제1재배선층 상에 실장되는 반도체 칩은 아날로그 블록이고, 상기 제1재배선층과 제2재배선층 사이에 실장되는 반도체 칩은 디지털 블록일 수 있다.In one embodiment, the semiconductor chip mounted on the first redistribution layer may be an analog block, and the semiconductor chip mounted between the first redistribution layer and the second redistribution layer may be a digital block.

본 발명의 일 측면에 따르면, 양면에 복수의 반도체 칩 또는 복수의 수동소자가 실장되는 제1재배선층과, 상기 제1재배선층의 상부에서 상기 복수의 반도체 칩 또는 상기 복수의 수동소자를 덮도록 구비되는 제1몰드와, 상기 제1재배선층의 하부에서 상기 복수의 반도체 칩을 덮도록 구비되는 제2몰드와, 상기 제2몰드의 하측에 구비되어 상기 제2몰드에 형성된 비아를 통하여 상기 제1재배선층과 연결되는 연결패드와, 상기 제1재배선층의 하측에 구비되는 반도체칩의 노출면에 구비되는 방열패드와, 상기 연결패드 및 상기 방열패드와 연결되는 외부입력단자를 포함하며, 상기 제1재배선층은 배선패턴 및 절연층을 포함하며, 복수의 층으로 구성되고, 상기 연결패드 및 상기 방열패드는 열전도성 재질로 이루어질 수 있다.According to one aspect of the present invention, a first redistribution layer on which a plurality of semiconductor chips or a plurality of passive elements are mounted on both sides, and an upper part of the first redistribution layer to cover the plurality of semiconductor chips or the plurality of passive elements. A first mold provided, a second mold provided to cover the plurality of semiconductor chips at a lower part of the first redistribution layer, and a via formed on the second mold provided below the second mold. It includes a connection pad connected to a first redistribution layer, a heat dissipation pad provided on an exposed surface of the semiconductor chip provided below the first rewiring layer, and an external input terminal connected to the connection pad and the heat dissipation pad, The first redistribution layer includes a wiring pattern and an insulating layer and is composed of a plurality of layers, and the connection pad and the heat dissipation pad may be made of a thermally conductive material.

본 발명의 다른 측면에 따른 반도체 패키지 제조방법은, a) 다층의 제2절연층 및 제2배선패턴을 포함하는 제2재배선층을 형성하는 단계와, b) 상기 제2재배선층의 배선패턴의 일부로부터 연장되는 3D 비아를 형성하는 단계와, c) 상기 제2재배선층의 일면에 접착층을 이용하여 반도체 칩을 접합하는 단계와, d) 상기 제2재배선층의 상면에 제2몰드를 형성하되, 상기 3D 비아의 일면 및 상기 반도체 칩의 칩 패드가 노출되도록 형성하는 단계와, e) 상기 제2몰드의 상면에 다층의 제1절연층 및 제1배선패턴을 포함하되, 상기 반도체 칩 및 3D 비아에 상기 제1배선패턴의 일부가 전기적으로 접속되는 제1재배선층을 형성하는 단계와, f) 다수의 제1반도체 칩 및 수동소자를 SMT 공정에 의해 상기 제1재배선층 상에 실장하는 단계와, g) 진공 프린팅 성형 인쇄법을 이용하여, 상기 제1재배선층의 상기 제1배선패턴 상부에 제1몰드를 형성하여 상기 제1반도체 칩 및 상기 수동소자를 덮는 단계와, h) 상기 제2재배선층에 접속패드영역을 형성하고, 상기 접속패드영역에 접촉되는 외부접속 단자를 형성하는 단계와, i) 상기 제1몰드의 외면을 따라 실드층을 형성하는 단계를 포함할 수 있다. A semiconductor package manufacturing method according to another aspect of the present invention includes the steps of a) forming a second redistribution layer including a multi-layered second insulating layer and a second wiring pattern, and b) forming a wiring pattern of the second redistribution layer. forming a 3D via extending from a portion; c) bonding a semiconductor chip to one surface of the second redistribution layer using an adhesive layer; d) forming a second mold on the upper surface of the second redistribution layer; , forming one surface of the 3D via and the chip pad of the semiconductor chip to be exposed, e) comprising a multi-layered first insulating layer and a first wiring pattern on the upper surface of the second mold, wherein the semiconductor chip and the 3D forming a first redistribution layer in which a portion of the first wiring pattern is electrically connected to a via; and f) mounting a plurality of first semiconductor chips and passive devices on the first redistribution layer by an SMT process. and, g) forming a first mold on the top of the first wiring pattern of the first redistribution layer using a vacuum printing molding printing method to cover the first semiconductor chip and the passive element, and h) the first mold It may include forming a connection pad area in the second redistribution layer and forming an external connection terminal in contact with the connection pad area, and i) forming a shield layer along the outer surface of the first mold.

본 발명의 일 실시예에 따른 반도체 패키지는 낮은 유전상수(Dk) 및 유전정접(Df) 소재 및 ETS(Embedded Trace Substrate)를 이용함으로써, 고속 신호 및 RF 트레이스 기능을 구현할 수 있다.The semiconductor package according to an embodiment of the present invention can implement high-speed signal and RF trace functions by using low dielectric constant (Dk) and dielectric loss tangent (Df) materials and ETS (Embedded Trace Substrate).

또한, 본 발명은 재배선층에서 최상위 절연층 또는 UBM층을 제외함으로써, 절연층 또는 UBM층 형성을 위한 비용을 절감하고 해당 공정을 단순화할 수 있다. In addition, the present invention can reduce the cost for forming the insulating layer or UBM layer and simplify the process by excluding the uppermost insulating layer or UBM layer from the redistribution layer.

또한, 본 발명은 재배선층의 일부를 생략하고 반도체 칩의 일면에 방열패드를 부착함으로써, 반도체 칩에 의해 발생하는 열을 외부로 용이하게 방출할 수 있으므로 방열특성을 향상시킬 수 있다.Additionally, in the present invention, by omitting part of the redistribution layer and attaching a heat dissipation pad to one side of the semiconductor chip, heat generated by the semiconductor chip can be easily dissipated to the outside, thereby improving heat dissipation characteristics.

또한, 본 발명은 재배선층의 하면에 반도체 칩을 구비함으로써, 반도체 칩의 배선이 짧아지기 때문에 고속 처리를 안정적으로 수행할 수 있다.In addition, in the present invention, by providing a semiconductor chip on the lower surface of the redistribution layer, the wiring of the semiconductor chip is shortened, so high-speed processing can be performed stably.

도 1은 본 발명의 제1실시예에 따른 반도체 패키지의 단면도이고,
도 2는 본 발명의 제1변형예에 따른 반도체 패키지의 단면도이며,
도 3은 본 발명의 제2변형예에 따른 반도체 패키지의 단면도이며,
도 4는 본 발명의 제3변형예에 따른 반도체 패키지의 단면도이며,
도 5는 본 발명의 제4변형예에 따른 반도체 패키지로서, (a)는 제4형예의 단면도이며, (b)는 제4변형예에 몰드가 추가로 채워진 상태의 단면도이고, (c)는 제4변형예가 인쇄회로기판에 실장된 상태의 단면도이며,
도 6은 본 발명의 제5변형예에 따른 반도체 패키지의 단면도이며,
도 7은 본 발명의 제6변형예에 따른 반도체 패키지의 단면도이며,
도 8은 본 발명의 제7변형예에 따른 반도체 패키지의 단면도이며,
도 9는 본 발명의 제2실시예에 따른 반도체 패키지의 단면도이며,
도 10에는 도 9의 A선에서의 3D 비아의 형상 차이를 확인할 수 있는 평면도이고,
도 11은 본 발명의 제8변형예에 따른 반도체 패키지의 단면도이며,
도 12는 본 발명의 제9변형예에 따른 반도체 패키지의 단면도이고,
도 13은 본 발명의 제10변형예에 따른 반도체 패키지의 단면도이며,
도 14는 본 발명의 제3실시예에 따른 반도체 패키지의 단면도이며,
도 15는 본 발명의 제11변형예에 따른 반도체 패키지의 단면도이고,
도 16은 본 발명의 제1실시예에 따른 반도체 패키지의 제조 공정을 설명하기 위한 도면이다.1 is a cross-sectional view of a semiconductor package according to a first embodiment of the present invention;
2 is a cross-sectional view of a semiconductor package according to a first modification of the present invention;
3 is a cross-sectional view of a semiconductor package according to a second modification of the present invention;
4 is a cross-sectional view of a semiconductor package according to a third modification of the present invention;
5 is a semiconductor package according to a fourth modification of the present invention, (a) is a cross-sectional view of the fourth modification, (b) is a cross-sectional view of the fourth modification with a mold additionally filled, and (c) is a cross-sectional view of the fourth modification. This is a cross-sectional view of the fourth modification example mounted on a printed circuit board,
Figure 6 is a cross-sectional view of a semiconductor package according to a fifth modification of the present invention;
Figure 7 is a cross-sectional view of a semiconductor package according to a sixth modification of the present invention;
Figure 8 is a cross-sectional view of a semiconductor package according to a seventh modification of the present invention;
9 is a cross-sectional view of a semiconductor package according to a second embodiment of the present invention;
FIG. 10 is a plan view showing the difference in shape of the 3D via at line A of FIG. 9,
11 is a cross-sectional view of a semiconductor package according to an eighth modification of the present invention;
12 is a cross-sectional view of a semiconductor package according to a ninth modification of the present invention;
13 is a cross-sectional view of a semiconductor package according to a tenth modification of the present invention;
14 is a cross-sectional view of a semiconductor package according to a third embodiment of the present invention;
15 is a cross-sectional view of a semiconductor package according to an 11th modification of the present invention;
Figure 16 is a diagram for explaining the manufacturing process of a semiconductor package according to the first embodiment of the present invention.

이하, 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조부호를 붙였다.Hereinafter, with reference to the attached drawings, embodiments of the present invention will be described in detail so that those skilled in the art can easily implement the present invention. The present invention may be implemented in many different forms and is not limited to the embodiments described herein. In order to clearly explain the present invention in the drawings, parts not related to the description are omitted, and identical or similar components are given the same reference numerals throughout the specification.

본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해 제공되는 것이며, 아래에 설명되는 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래의 실시예들로 한정되는 것은 아니다. 오히려, 이들 실시예는 본 발명을 더욱 충실하고 완전하게 하며 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다.The embodiments of the present invention are provided to more completely explain the present invention to those skilled in the art, and the embodiments described below may be modified into various other forms, and the embodiments of the present invention may be modified. The scope is not limited to the examples below. Rather, these examples are provided to make the present invention more faithful and complete and to fully convey the spirit of the present invention to those skilled in the art.

이하, 본 발명의 실시예들은 본 발명의 실시예들을 개략적으로 도시하는 도면들을 참조하여 설명한다. 도면들에 있어서, 예를 들면, 제조 기술 및/또는 공차에 따라, 도시된 형상의 변형들이 예상될 수 있다. 따라서 본 발명의 실시예는 본 명세서에 도시된 영역의 특정 형상에 제한된 것으로 해석되어서는 아니 되며, 예를 들면 제조상 초래되는 형상의 변화를 포함하여야 한다.Hereinafter, embodiments of the present invention will be described with reference to drawings schematically showing embodiments of the present invention. In the drawings, variations of the depicted shape may be expected, for example, depending on manufacturing techniques and/or tolerances. Accordingly, embodiments of the present invention should not be construed as being limited to the specific shape of the area shown in this specification, but should include, for example, changes in shape resulting from manufacturing.

도 1은 본 발명의 제1실시예에 따른 반도체 패키지의 단면도이다. 1 is a cross-sectional view of a semiconductor package according to a first embodiment of the present invention.

제1실시예에 따른 반도체 패키지(100)는 재배선층(110, 110'), 반도체 칩(121, 123, 124), 수동소자(122), 외부접속 단자(130)및 몰드(140, 140')를 포함한다. The semiconductor package 100 according to the first embodiment includes redistribution layers 110 and 110', semiconductor chips 121, 123 and 124, passive elements 122, external connection terminals 130 and molds 140 and 140'. ) includes.

여기서, 반도체 패키지(100)는 SiP로서, 양면 재배선 구조를 가지며, 복수의 재배선층을 가지고, 이종 반도체 칩을 포함하는 멀티칩 구조를 갖는다. 즉, 반도체 패키지(100)는 복수의 반도체 칩(121, 123, 124)을 포함할 수 있다. 아울러, 반도체 패키지(100)는 복수의 수동소자(122)를 포함할 수 있다.Here, the semiconductor package 100 is SiP, has a double-sided redistribution structure, has a plurality of redistribution layers, and has a multi-chip structure including heterogeneous semiconductor chips. That is, the semiconductor package 100 may include a plurality of semiconductor chips 121, 123, and 124. In addition, the semiconductor package 100 may include a plurality of passive elements 122.

재배선층(110, 110')은 박막 프로파일(thin profile) 및 미세 피치(Fine pitch) 구조가 적용된다. 재배선층(110, 110')의 두께는 2 내지 15μm일 수 있다. 재배선층(110, 110')은 제1재배선층(110) 및 제2재배선층(110')을 포함할 수 있다.The redistribution layers 110 and 110' have a thin profile and fine pitch structure. The thickness of the redistribution layers 110 and 110' may be 2 to 15 μm. The redistribution layers 110 and 110' may include a first redistribution layer 110 and a second redistribution layer 110'.

제1재배선층(110)은 일면에 반도체 칩(121, 123) 및 수동소자(122)가 실장될 수 있다. 여기서, 제1재배선층(110)은 절연층(111) 및 배선패턴(112)을 포함할 수 있다. 배선패턴(112)의 라인과 스페이스 패턴은 1 내지 10μm인 것으로 한다. 아울러, 제1재배선층(110)은 재배선 기판일 수 있다. 이때, 재배선 기판은 박막 프로파일 및 미세 피치 기판일 수 있다. The first redistribution layer 110 may have semiconductor chips 121 and 123 and passive devices 122 mounted on one surface. Here, the first redistribution layer 110 may include an insulating layer 111 and a wiring pattern 112. The line and space patterns of the wiring pattern 112 are assumed to be 1 to 10 μm. Additionally, the first redistribution layer 110 may be a redistribution substrate. At this time, the redistribution substrate may be a thin film profile or fine pitch substrate.

아울러, 제1재배선층(110)은 양면에 반도체 칩(121, 123, 124)이 실장될 수 있다. 이때, 반도체 칩(121, 123)은 제1재배선층(110)의 상부에 구비되고, 반도체 칩(124)은 제1재배선층(110)의 하부에 구비될 수 있다. 여기서, 반도체 칩(121, 123)은 아날로그 반도체 칩이고, 반도체 칩(124)은 디지털 반도체 칩일 수 있다. 그러나 이에 한정되지 않고, 반도체 칩(121, 123)은 디지털 반도체 칩이고, 반도체 칩(124)은 아날로그 반도체 칩일 수도 있다. In addition, semiconductor chips 121, 123, and 124 may be mounted on both sides of the first redistribution layer 110. At this time, the semiconductor chips 121 and 123 may be provided on the upper part of the first redistribution layer 110, and the semiconductor chip 124 may be provided on the lower part of the first redistribution layer 110. Here, the semiconductor chips 121 and 123 may be analog semiconductor chips, and the semiconductor chip 124 may be a digital semiconductor chip. However, the present invention is not limited to this, and the semiconductor chips 121 and 123 may be digital semiconductor chips, and the semiconductor chip 124 may be an analog semiconductor chip.

이때, 제1재배선층(110)은 배선패턴(112)이 3층으로 구성될 수 있다. 이에 의해 반도체 패키지(100)의 전체 두께가 감소함으로 소형화를 달성할 수 있다.At this time, the first redistribution layer 110 may be composed of three layers of the wiring pattern 112. As a result, the overall thickness of the semiconductor package 100 is reduced, thereby achieving miniaturization.

절연층(111)은 낮은 유전상수(Dk) 및 유전정접(Df) 소재로 이루어질 수 있다. 이에 의해, 반도체 패키지(100)는 고속 RF 신호 전송에 활용 가능하다. 구체적으로 절연층(111)의 유전상수(Dk)는 1.5 내지 3.5이고, 유전정접(Df)는 0.001 내지 0.006인 것으로 한다.The insulating layer 111 may be made of a low dielectric constant (Dk) and dielectric loss tangent (Df) material. As a result, the semiconductor package 100 can be used for high-speed RF signal transmission. Specifically, the dielectric constant (Dk) of the insulating layer 111 is 1.5 to 3.5, and the dielectric loss tangent (Df) is 0.001 to 0.006.

이때, 절연층(111)은 절연성 폴리머, 에폭시(epoxy), 실리콘 산화막, 실리콘 질화막(SiN), 또는 이들의 조합으로 이루어질 수 있다. 또한, 절연층(111)은 비감광성 물질 또는 감광성 물질로 이루어질 수 있다. 일례로, 절연층(111)은 폴리이미드(PI, polyimide)로 이루어질 수 있다. At this time, the insulating layer 111 may be made of insulating polymer, epoxy, silicon oxide, silicon nitride (SiN), or a combination thereof. Additionally, the insulating layer 111 may be made of a non-photosensitive material or a photosensitive material. For example, the insulating layer 111 may be made of polyimide (PI).

여기서, 절연성 폴리머는 PMMA(Polymethylmethacrylate), PS(Polystylene), PBO(Polybenzoxzaoles) 등과 같은 일반 범용고분자, 아크릴계 고분자, 이미드계 고분자(폴리이미드(PI)), 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자, 페놀계 그룹을 갖는 고분자 유도체, 또는 이들의 조합 등을 포함할 수 있다. Here, the insulating polymers include general-purpose polymers such as PMMA (Polymethylmethacrylate), PS (Polystylene), and PBO (Polybenzoxzaoles), acrylic polymers, imide polymers (polyimide (PI)), aryl ether polymers, amide polymers, and fluorine polymers. , p-xylene-based polymer, vinyl alcohol-based polymer, polymer derivative having a phenol-based group, or a combination thereof.

절연층(111)은 배선패턴(112)의 상측마다 복수로 구비될 수 있다. 다만, 절연층(111)은 상측에 배치되는 배선패턴(112)이 노출되도록 구비될 수 있다. A plurality of insulating layers 111 may be provided on each upper side of the wiring pattern 112 . However, the insulating layer 111 may be provided so that the wiring pattern 112 disposed on the upper side is exposed.

이에 의해, 수동소자(122) 및 반도체 칩(121)은 노출된 배선패턴(112) 상에 직접 실장될 수 있다. 이때, 수동소자(122) 및 반도체 칩(121)은 솔더링을 통하여 배선패턴(112) 상에 실장될 수 있다.As a result, the passive element 122 and the semiconductor chip 121 can be directly mounted on the exposed wiring pattern 112. At this time, the passive element 122 and the semiconductor chip 121 may be mounted on the wiring pattern 112 through soldering.

이와 같이 제1재배선층(110)에서 최상위 절연층이 제외됨으로써, 반도체 패키지(100)는 제조 비용을 절감하고 공정을 단순화할 수 있다.By excluding the uppermost insulating layer from the first redistribution layer 110 in this way, the semiconductor package 100 can reduce manufacturing costs and simplify the process.

배선패턴(112)은 제1재배선층(110)의 상면과 하면을 전기적으로 연결하기 위한 패턴일 수 있다. 이를 위해 배선패턴(112)은 전도성 물질로 이루어질 수 있다. 여기서, 배선패턴(112)은 W, Cu, Zr, Ti, Ta, Al, Ru, Pd, Pt, Co, Ni, 또는 이들의 조합으로 이루어질 수 있다. 일례로, 배선패턴(112)은 Cu로 이루어질 수 있다. The wiring pattern 112 may be a pattern for electrically connecting the upper and lower surfaces of the first redistribution layer 110. For this purpose, the wiring pattern 112 may be made of a conductive material. Here, the wiring pattern 112 may be made of W, Cu, Zr, Ti, Ta, Al, Ru, Pd, Pt, Co, Ni, or a combination thereof. For example, the wiring pattern 112 may be made of Cu.

제1재배선층(110)과 제2재배선층(110')은 3D 비아(115)를 통하여 전기적으로 연결될 수 있다. 이때, 3D 비아(115)는 높은 종횡비(High Aspect-Ratio)를 가질 수 있다. The first redistribution layer 110 and the second redistribution layer 110' may be electrically connected through a 3D via 115. At this time, the 3D via 115 may have a high aspect ratio.

제2재배선층(110')은 절연층(113), 배선패턴(114) 및 접속패드영역(114')을 포함할 수 있다. 절연층(113) 및 배선패턴(114)은 절연층(111) 및 배선패턴(112)과 동일하게 이루어질 수 있다. The second redistribution layer 110' may include an insulating layer 113, a wiring pattern 114, and a connection pad area 114'. The insulating layer 113 and the wiring pattern 114 may be made the same as the insulating layer 111 and the wiring pattern 112.

즉, 제1재배선층(110)과 제2재배선층(110')은 각각 다수의 절연층(113)과 배선패턴(114)을 포함하는 다층 구조일 수 있으며, 이때 제1재배선층(110)의 층 수는 제2재배선층(110')의 층 수보다 많은 것으로 한다.That is, the first redistribution layer 110 and the second redistribution layer 110' may each have a multi-layer structure including a plurality of insulating layers 113 and wiring patterns 114, and in this case, the first redistribution layer 110 The number of layers is set to be greater than the number of layers of the second redistribution layer 110'.

이와 같은 제1재배선층(110)과 제2재배선층(110')의 차이는 제1재배선층(110)에는 다수의 수동소자(122)와 반도체 칩(121)이 포함되는 구조로, 수동소자(122)와 반도체 칩(121)들이 제1재배선층(110)의 배선패턴(112)에 연결되는 구조가 된다.The difference between the first redistribution layer 110 and the second redistribution layer 110' is that the first redistribution layer 110 includes a plurality of passive elements 122 and a semiconductor chip 121, and the passive elements 122 and the semiconductor chips 121 are connected to the wiring pattern 112 of the first redistribution layer 110.

따라서 제1재배선층(110)은 제2재배선층(110')에 비하여 집적도가 더 높으며, 층 수 또한 더 많은 층을 포함한다.Accordingly, the first redistribution layer 110 has a higher degree of integration and includes more layers than the second redistribution layer 110'.

예를 들어 제1재배선층(110)은 3 내지 15층의 범위일 수 있으며, 바람직하게는 3 내지 7층으로 이루어질 수 있다.For example, the first redistribution layer 110 may range from 3 to 15 layers, and preferably may consist of 3 to 7 layers.

이에 대하여 제2재배선층(110')은 2 내지 5층의 층 수로 형성될 수 있으며, 바람직하게는 2층 또는 3층 구조로 형성될 수 있다.In contrast, the second redistribution layer 110' may be formed with a number of layers from 2 to 5, and may preferably be formed with a 2- or 3-layer structure.

또한, 제1재배선층(110)의 배선패턴(112)은 다층으로 배치되되, 각각의 층마다 두께가 서로 다를 수 있다.Additionally, the wiring pattern 112 of the first redistribution layer 110 is arranged in multiple layers, and each layer may have a different thickness.

특히 최상부와 최하부의 배선패턴(112)은 최상부와 최하부 사이에 배치되는 배선패턴들에 비하여 상대적으로 더 두껍게 형성된다.In particular, the top and bottom wiring patterns 112 are formed to be relatively thicker than the wiring patterns disposed between the top and bottom.

이는 앞서 설명한 바와 같이 최상위 절연층 또는 UBM층을 포함하지 않기 때문에, 중앙에 배치되는 다른 배선패턴들에 비하여 더 두껍게 형성하여 UBM층의 역할도 수행할 수 있게 된다.As described above, since it does not include the uppermost insulating layer or UBM layer, it can be formed thicker than other wiring patterns disposed in the center and also serve as a UBM layer.

예를 들어 다층의 배선패턴(112)에서 최상부와 최하부의 배선패턴은 1 내지 100μm의 범위로 형성될 수 있으며, 5 내지 30μm의 두께가 바람직하다.For example, in the multi-layer wiring pattern 112, the top and bottom wiring patterns may be formed to have a thickness in the range of 1 to 100 μm, and a thickness of 5 to 30 μm is preferable.

이에 대하여 최상부와 최하부 사이의 배선패턴의 두께는 0.1 내지 30μm의 범위로 형성할 수 있으며, 바람직하게는 1 내지 15μm의 두께로 형성된다. In contrast, the thickness of the wiring pattern between the top and bottom can be in the range of 0.1 to 30 μm, and is preferably formed to a thickness of 1 to 15 μm.

접속패드영역(114')은 제2재배선층(110')의 하면에서 노출되도록 형성될 수 있다. 접속패드영역(114')은 외부접속 단자(130)를 제2재배선층(110')과 연결하기 위한 것이다. 접속패드영역(114')은 증착 또는 스터퍼링 방식으로 형성될 수 있다. 이때, 접속패드영역(114')은 Cr/Cr-Cu/Cu, Ti-W/Cu 또는 Al/Ni-v/Cu로 이루어질 수 있다. The connection pad area 114' may be formed to be exposed from the bottom of the second redistribution layer 110'. The connection pad area 114' is for connecting the external connection terminal 130 to the second redistribution layer 110'. The connection pad area 114' may be formed by deposition or stuffing. At this time, the connection pad area 114' may be made of Cr/Cr-Cu/Cu, Ti-W/Cu, or Al/Ni-v/Cu.

접속패드영역(114')은 배선패턴을 통하여 3D 비아(115)와 연결될 수 있다. 또한, 접속패드영역(114')은 그 하부에 외부접속 단자(130)가 구비될 수 있다.The connection pad area 114' may be connected to the 3D via 115 through a wiring pattern. Additionally, the connection pad area 114' may be provided with an external connection terminal 130 at its lower portion.

한편, 재배선층(110, 110')은 복수의 층으로 이루어질 수 있다. 즉, 재배선층(110, 110')은 반도체 칩(121, 123, 124)의 종류 및 수량에 따라 절연층(111, 113) 및 배선패턴(112, 114)이 복수의 층으로 이루어질 수 있다. Meanwhile, the redistribution layers 110 and 110' may be composed of multiple layers. That is, the rewiring layers 110 and 110' may be composed of a plurality of insulating layers 111 and 113 and wiring patterns 112 and 114 depending on the type and quantity of the semiconductor chips 121, 123 and 124.

반도체 칩(121, 123, 124)은 디지털 칩 또는 아날로그 칩을 포함할 수 있다. 또한, 반도체 칩(121, 123, 124)은 시스템 LSI(large scale integration)와 같은 로직 칩 또는 메모리 칩을 포함할 수 있다. 여기서, 반도체 칩(121)은 아날로그 반도체 칩이고, 반도체 칩(123)은 디지털 반도체 칩일 수 있다. 그러나 이에 한정되지 않고, 반도체 칩(121)은 디지털 반도체 칩이고, 반도체 칩(123)은 아날로그 반도체 칩일 수도 있다. The semiconductor chips 121, 123, and 124 may include digital chips or analog chips. Additionally, the semiconductor chips 121, 123, and 124 may include logic chips or memory chips, such as system large scale integration (LSI). Here, the semiconductor chip 121 may be an analog semiconductor chip, and the semiconductor chip 123 may be a digital semiconductor chip. However, the present invention is not limited to this, and the semiconductor chip 121 may be a digital semiconductor chip, and the semiconductor chip 123 may be an analog semiconductor chip.

제3반도체 칩(124)이 제1재배선층(110)에서 반도체 칩(121, 123)과 대향하는 면에 구비될 수 있다. 즉, 제3반도체 칩(124)은 제1재배선층(110)과 제2재배선층(110') 사이에 구비될 수 있다. 또한, 반도체 칩(124)은 칩 패드(124a)를 통하여 제1재배선층(110)의 배선패턴(112)에 연결될 수 있다. 여기서, 제1재배선층(110)과 제2재배선층(110') 사이는 반도체 칩(124)을 둘러쌓도록 제2몰드(140')가 구비될 수 있다.The third semiconductor chip 124 may be provided on a side of the first redistribution layer 110 that faces the semiconductor chips 121 and 123. That is, the third semiconductor chip 124 may be provided between the first redistribution layer 110 and the second redistribution layer 110'. Additionally, the semiconductor chip 124 may be connected to the wiring pattern 112 of the first redistribution layer 110 through the chip pad 124a. Here, a second mold 140' may be provided between the first redistribution layer 110 and the second redistribution layer 110' to surround the semiconductor chip 124.

수동소자(122)는 반도체 칩(121, 123, 124)의 구동하거나 기능을 보조하기 위한 소자일 수 있다. 수동소자(122)는 저항, 커패시터, 및 코일을 포함할 수 있다. 또한, 수동소자(122)는 IPD(Integrated passive device)일 수 있다. 여기서, 수동소자(122)는 밸룬(balun), 필터, 커플러 및 다이플레서 중 어느 하나일 수 있지만, 이에 한정되지 않는다. The passive element 122 may be an element that drives or assists the function of the semiconductor chips 121, 123, and 124. Passive elements 122 may include resistors, capacitors, and coils. Additionally, the passive device 122 may be an integrated passive device (IPD). Here, the passive element 122 may be any one of a balun, a filter, a coupler, and a diplexer, but is not limited thereto.

이때, 반도체 칩(121, 123) 및 수동소자(122) 사이의 간격은 최소 50㎛에서 최대 150㎛일 수 있으며, 바람직한 간격의 범위는 75 내지 150㎛인 것으로 한다. 반도체 칩(121, 123) 및 수동소자(122)는 솔더(125)를 통하여 제1재배선층(110)에 실장될 수 있다. 여기서, 반도체 칩(121, 123) 및 수동소자(122)는 절연층(111)이 제거된 배선패턴(112) 상에 실장될 수 있다.At this time, the spacing between the semiconductor chips 121 and 123 and the passive element 122 may be a minimum of 50㎛ and a maximum of 150㎛, and the preferred spacing range is 75 to 150㎛. The semiconductor chips 121 and 123 and the passive elements 122 may be mounted on the first redistribution layer 110 through solder 125. Here, the semiconductor chips 121 and 123 and the passive elements 122 may be mounted on the wiring pattern 112 from which the insulating layer 111 has been removed.

외부접속 단자(130)는 반도체 패키지(100)의 신호 입력 또는 신호 출력을 위한 단자일 수 있다. 즉, 외부접속 단자(130)는 반도체 패키지(100)를 인쇄회로기판 등의 보드(board) 상에 실장하기 위한 연결 단자일 수 있다. The external connection terminal 130 may be a terminal for signal input or signal output of the semiconductor package 100. That is, the external connection terminal 130 may be a connection terminal for mounting the semiconductor package 100 on a board such as a printed circuit board.

외부접속 단자(130)는 접속패드영역(114')의 하면에 형성될 수 있다. 따라서 외부접속 단자(130)는 접속패드영역(114') 및 배선패턴(112)을 통하여 반도체 칩(121, 123) 또는 수동소자(122)와 전기적으로 연결될 수 있다.The external connection terminal 130 may be formed on the lower surface of the connection pad area 114'. Accordingly, the external connection terminal 130 may be electrically connected to the semiconductor chips 121 and 123 or the passive element 122 through the connection pad area 114' and the wiring pattern 112.

외부접속 단자(130)는 솔더 범프(solder bump)를 포함할 수 있다. 여기서, 외부접속 단자(130)는 Sn, Au, Ag, Ni, In, Bi, Sb, Cu, Zn, Pb 또는 이들의 조합 등을 포함할 수 있으나, 이에 한정되는 것은 아니다. 일례로, 솔더는 SAC(Sn-Ag-Cu)계열로 이루어질 수 있다. 이때, 솔더 범프는 볼 형상일 수 있다.The external connection terminal 130 may include solder bumps. Here, the external connection terminal 130 may include Sn, Au, Ag, Ni, In, Bi, Sb, Cu, Zn, Pb, or a combination thereof, but is not limited thereto. For example, solder may be made of SAC (Sn-Ag-Cu) series. At this time, the solder bump may have a ball shape.

몰드(140, 140')는 제1몰드(140) 및 제2몰드(140')를 포함할 수 있다.The molds 140 and 140' may include a first mold 140 and a second mold 140'.

제1몰드(140)는 제1재배선층(110)의 상부에서 복수의 반도체 칩(121, 123) 및 복수의 수동소자(122)를 덮도록 구비될 수 있다. 여기서, 제1몰드(140)는 에폭시 수지(Epoxy Resin)로 이루어질 수 있다. 이때, 제1몰드(140)는 진공 프린팅 성형 인쇄법(VPES; Vacuum Printing Encapsulation System)에 의해 형성될 수 있다. The first mold 140 may be provided to cover the plurality of semiconductor chips 121 and 123 and the plurality of passive elements 122 on the first redistribution layer 110 . Here, the first mold 140 may be made of epoxy resin. At this time, the first mold 140 may be formed by a vacuum printing encapsulation system (VPES).

제2몰드(140')는 제1재배선층(110)과 제2재배선층(110') 사이에서 반도체 칩(124)을 둘러쌓도록 구비될 수 있다. 제2몰드(140')는 레이저를 이용하여 3D 비아(115)를 형성하는 경우, LDS(Laser Direct Structuring)용 EMC(Epoxy Mold Compound) 일 수 있다. 선택적으로, 제2몰드(140')는 제1몰드(140)와 동일한 물질로 형성될 수 있다.The second mold 140' may be provided to surround the semiconductor chip 124 between the first and second redistribution layers 110 and 110'. When forming the 3D via 115 using a laser, the second mold 140' may be an epoxy mold compound (EMC) for Laser Direct Structuring (LDS). Optionally, the second mold 140' may be formed of the same material as the first mold 140.

도 2는 본 발명의 제1변형예에 따른 반도체 패키지의 단면도이다.Figure 2 is a cross-sectional view of a semiconductor package according to a first modified example of the present invention.

제1변형예에 따른 반도체 패키지(100-1)는 도 1의 반도체 패키지(100)와 비교하여, 배선패턴(112)이 일부를 제외하고 외부로 노출되지 않도록 구비되고, 일부 노출된 배선패턴(112) 상에 반도체 칩(121) 및 수동소자(122)가 실장되는 구조를 갖는다. 그 외의 구성은 도 1의 반도체 패키지(100)와 동일하므로 구체적인 설명은 생략한다. Compared to the semiconductor package 100 of FIG. 1, the semiconductor package 100-1 according to the first modification is provided so that the wiring pattern 112 is not exposed to the outside except for a portion, and has a partially exposed wiring pattern ( It has a structure in which a semiconductor chip 121 and a passive element 122 are mounted on 112). Since the other configuration is the same as the semiconductor package 100 of FIG. 1, detailed description will be omitted.

이때, 반도체 패키지(100-1)는 추가의 절연층(111a)이 상측에 구비된 배선패턴(112)을 덮도록 구비될 수 있다. 여기서, 반도체 칩(121) 및 수동소자(122)는 절연층(111a)이 제거된 배선패턴(112) 상에 실장될 수 있다. 즉, 절연층(111a)은 반도체 칩(121) 및 수동소자(122)에 대응하는 위치를 제외하고 상측에 구비된 배선패턴(112)을 덮도록 구비될 수 있다.At this time, the semiconductor package 100-1 may be provided with an additional insulating layer 111a to cover the wiring pattern 112 provided on the upper side. Here, the semiconductor chip 121 and the passive element 122 may be mounted on the wiring pattern 112 from which the insulating layer 111a has been removed. That is, the insulating layer 111a may be provided to cover the wiring pattern 112 provided on the upper side except for positions corresponding to the semiconductor chip 121 and the passive element 122.

이와 같은 제1재배선층(110)은 ETS(Embedded Trace Substrate)일 수 있다. 이에 의해, 제1재배선층(110)은 고속 신호 및 RF 트레이스 기능을 구현할 수 있다This first redistribution layer 110 may be an embedded trace substrate (ETS). As a result, the first redistribution layer 110 can implement high-speed signal and RF trace functions.

도 3은 본 발명의 제2변형예에 따른 반도체 패키지의 단면도이다. Figure 3 is a cross-sectional view of a semiconductor package according to a second modification of the present invention.

제2변형예에 따른 반도체 패키지(100-2)는 제1실시예의 반도체 패키지(100)와 비교하여, 외부로 노출된 배선패턴(112) 상에 흑화처리를 수행한 뒤, 배선패턴(112) 상에 반도체 칩(121) 및 수동소자(122)가 실장되는 구조를 갖는다. 그 외의 구성은 제1실시예의 반도체 패키지(100)와 동일하므로 구체적인 설명은 생략한다. Compared to the semiconductor package 100 of the first embodiment, the semiconductor package 100-2 according to the second modification example is blackened on the externally exposed wiring pattern 112, and then the wiring pattern 112 is formed. It has a structure on which a semiconductor chip 121 and a passive element 122 are mounted. Since the rest of the configuration is the same as that of the semiconductor package 100 of the first embodiment, detailed description will be omitted.

또한, 몰드(140)의 상부에 코팅층(160)을 더 포함할 수 있다. 상기 코팅층(160)은 폴리이미드(PI)로 이루어질 수 있으며, 재배선의 증가에 의한 기판의 뒤틀림(warpage)을 감소시키도록 제어하여 제조 공정상 기판의 핸들링을 개선할 수 있다.Additionally, a coating layer 160 may be further included on the mold 140. The coating layer 160 may be made of polyimide (PI), and handling of the substrate during the manufacturing process can be improved by controlling warpage of the substrate due to increased rewiring.

이후의 변형예들에서도 코팅층(160)을 포함하는 것으로 도시하였으나, 당연히 코팅층(160)을 생략한 구조로도 변형될 수 있다.Although subsequent modifications are shown as including the coating layer 160, the structure can of course be modified to omit the coating layer 160.

여기서, 제2변형예에 따른 반도체 패키지(100-2)는 제1실시예의 반도체 패키지(100)에 기반한 것으로 도시되고 설명되었으나, 이에 한정되지 않고, 다른 변형예에 따른 반도체 패키지에도 적용될 수 있음은 물론이다.Here, the semiconductor package 100-2 according to the second modification is shown and described as being based on the semiconductor package 100 of the first embodiment, but it is not limited thereto and can also be applied to semiconductor packages according to other modifications. Of course.

보다 구체적으로, 제1재배선층(110)은 절연층(111), 배선패턴(112) 및 접속패드영역(114')을 포함하되, 상측 배선패턴(112)이 절연층(111)의 상측으로 노출될 수 있다.More specifically, the first redistribution layer 110 includes an insulating layer 111, a wiring pattern 112, and a connection pad area 114', and the upper wiring pattern 112 is located on the upper side of the insulating layer 111. may be exposed.

이때, 제2변형예에 따른 반도체 패키지(100-2)는 노출된 배선패턴(112) 상에 산화층(111b)이 구비될 수 있다. 여기서, 산화층(111b)은 흑화처리에 의해 형성될 수 있다. 흑화처리(black oxidation)에 의해 생성된 산화층(111b)은 배선패턴(112)이 Cu로 형성될 경우, CuO, Cu2O 등과 같은 산화구리를 포함할 수 있다. 이와 같은 산화층(111b)은 수동소자(122) 및 반도체 칩(121)이 솔더(125)를 통하여 연결되는 부분에는 제거될 수 있다. At this time, the semiconductor package 100-2 according to the second modification example may be provided with an oxide layer 111b on the exposed wiring pattern 112. Here, the oxide layer 111b may be formed by blackening treatment. When the wiring pattern 112 is formed of Cu, the oxidation layer 111b created by black oxidation may include copper oxide such as CuO, Cu 2 O, etc. Such oxidation layer 111b can be removed from the portion where the passive element 122 and the semiconductor chip 121 are connected through solder 125.

즉, 반도체 패키지(100-2)는 제1재배선층(110)에 포함되는 최상위에 구비된 절연층(111)을 대신하여 노출된 배선패턴(112) 상에 흑화처리에 의해 산화층(111b)을 형성하는 구조를 가질 수 있다. That is, the semiconductor package 100-2 forms an oxide layer 111b by blackening the exposed wiring pattern 112 instead of the insulating layer 111 provided at the top included in the first redistribution layer 110. It can have a structure that forms.

이에 의해, 수동소자(122) 또는 반도체 칩(121, 123)은 노출된 배선패턴(112) 상에 직접 실장될 수 있다. 이때, 수동소자(122) 및 반도체 칩(121, 123)은 솔더링을 통하여 배선패턴(112) 상에 실장될 수 있다.As a result, the passive element 122 or the semiconductor chips 121 and 123 can be directly mounted on the exposed wiring pattern 112. At this time, the passive element 122 and the semiconductor chips 121 and 123 may be mounted on the wiring pattern 112 through soldering.

이와 같이 제1재배선층(110)에서 최상위 절연층이 제외됨으로써, 반도체 패키지(100-2)는 비용을 절감하고 공정을 단순화할 수 있다. 도 4는 본 발명의 제3변형예에 따른 반도체 패키지의 단면도이다. By excluding the uppermost insulating layer from the first redistribution layer 110 in this way, the semiconductor package 100-2 can reduce costs and simplify the process. Figure 4 is a cross-sectional view of a semiconductor package according to a third modification of the present invention.

제3변형예에 따른 반도체 패키지(100-3)는 제1실시예의 반도체 패키지(100-1)와 비교하여, 실드층(150)이 제1몰드(140)의 외면을 따라 구비되는 구조를 갖는다. 그 외의 구성은 제1변형예의 반도체 패키지(100-1)와 동일하므로 구체적인 설명은 생략한다. Compared to the semiconductor package 100-1 of the first embodiment, the semiconductor package 100-3 according to the third modification has a structure in which the shield layer 150 is provided along the outer surface of the first mold 140. . Since the rest of the configuration is the same as that of the semiconductor package 100-1 of the first modification, detailed description will be omitted.

여기서, 제3변형예에 따른 반도체 패키지(100-3)는 제1변형예의 반도체 패키지(100-1)에 기반한 것으로 도시되고 설명되었으나, 이에 한정되지 않고, 제1실시예 및 다른 변형예에 따른 반도체 패키지에도 적용될 수 있음은 물론이다.Here, the semiconductor package 100-3 according to the third modification example is shown and described as being based on the semiconductor package 100-1 of the first modification example, but is not limited thereto and is based on the semiconductor package 100-3 according to the first embodiment and other modification examples. Of course, it can also be applied to semiconductor packages.

보다 구체적으로, 실드층(150)은 재배선층(110, 110')의 측면까지 연장되도록 구비될 수 있다. 아울러, 실드층(150)은 반도체 패키지(100-3)의 측면에서 제2몰드(140')까지 연장되게 형성될 수 있다. 즉, 실드층(150)은 제1몰드(140)의 외면을 따라 구비되되, 제1재배선층(110) 및 제2재배선층(110')의 측면까지 연장되도록 구비될 수 있다. 실드층(150)은 EMI(Electromagnetic Interference) 차폐 기능을 가질 수 있다. More specifically, the shield layer 150 may be provided to extend to the side surfaces of the redistribution layers 110 and 110'. In addition, the shield layer 150 may be formed to extend from the side of the semiconductor package 100-3 to the second mold 140'. That is, the shield layer 150 may be provided along the outer surface of the first mold 140 and may be provided to extend to the side surfaces of the first redistribution layer 110 and the second redistribution layer 110'. The shield layer 150 may have an Electromagnetic Interference (EMI) shielding function.

일례로, 실드층(150)은 전자파 차폐가 가능한 금속 소재로 이루어질 수 있다. 다른 예로, 실드층(150)은 특정한 전자파를 흡수할 수 있는 소재로 이루어질 수 있다. 예를 들면, 실드층(150)은 페라이트로 이루어질 수 있다. For example, the shield layer 150 may be made of a metal material capable of shielding electromagnetic waves. As another example, the shield layer 150 may be made of a material that can absorb specific electromagnetic waves. For example, the shield layer 150 may be made of ferrite.

이때, 실드층(150)은 메탈 시드(metal seed)를 이용한 스퍼터(sputter) 공정에 의해 형성될 수 있다. 선택적으로, 실드층(150)은 메탈 캔(metal can)을 이용한 SMT 공정에 의해 형성될 수도 있다. 또한, 실드층(150)은 페라이트와 같은 전자파 흡수 소재로 제1몰드(140)를 구성함으로써 생략될 수 있다.At this time, the shield layer 150 may be formed by a sputter process using a metal seed. Optionally, the shield layer 150 may be formed by an SMT process using a metal can. Additionally, the shield layer 150 can be omitted by forming the first mold 140 with an electromagnetic wave absorbing material such as ferrite.

도 5는 본 발명의 제4변형예에 따른 반도체 패키지로서, (a)는 제4형예의 단면도이며, (b)는 제4변형예에 몰드가 추가로 채워진 상태의 단면도이고, (c)는 제4변형예가 인쇄회로기판에 실장된 상태의 단면도이다. 5 is a semiconductor package according to a fourth modification of the present invention, (a) is a cross-sectional view of the fourth modification, (b) is a cross-sectional view of the fourth modification with a mold additionally filled, and (c) is a cross-sectional view of the fourth modification. This is a cross-sectional view of the fourth modification example mounted on a printed circuit board.

제4변형예에 따른 반도체 패키지(100-4)는 제1변형예의 반도체 패키지(100-1)와 비교하여, 제2재배선층(110')이 생략되고, 연결패드(116) 및 방열패드(117)가 구비되는 구조를 갖는다. 그 외의 구성은 제1변형예의 반도체 패키지(100-1)와 동일하므로 구체적인 설명은 생략한다. Compared to the semiconductor package 100-1 of the first modification, the semiconductor package 100-4 according to the fourth modification example omits the second redistribution layer 110' and includes a connection pad 116 and a heat dissipation pad ( 117) has a structure provided. Since the rest of the configuration is the same as that of the semiconductor package 100-1 of the first modification, detailed description will be omitted.

여기서, 제4변형예에 따른 반도체 패키지(100-4)는 제1변형예의 반도체 패키지(100-1)에 기반한 것으로 도시되고 설명되었으나, 이에 한정되지 않고, 제1실시예 및 다른 변형예에 따른 반도체 패키지에도 적용될 수 있음은 물론이다.Here, the semiconductor package 100-4 according to the fourth modification is shown and described as being based on the semiconductor package 100-1 of the first modification, but is not limited thereto and is based on the first embodiment and other modifications. Of course, it can also be applied to semiconductor packages.

보다 구체적으로, 도 5의 (a)에 도시된 바와 같이, 제4변형예에 따른 반도체 패키지(100-4)는 3D 비아(115) 및 반도체 칩(124)의 일면이 노출될 수 있다. 여기서, 3D 비아(115)의 노출면 상에 연결패드(116)가 구비될 수 있다. 또한, 반도체 칩(124)의 노출면 상에 방열패드(117)가 구비될 수 있다. 여기서, 연결패드(116) 및 방열패드(117)는 열전도성이 우수한 재질로 이루어질 수 있다. More specifically, as shown in (a) of FIG. 5, in the semiconductor package 100-4 according to the fourth modification example, the 3D via 115 and one surface of the semiconductor chip 124 may be exposed. Here, a connection pad 116 may be provided on the exposed surface of the 3D via 115. Additionally, a heat dissipation pad 117 may be provided on the exposed surface of the semiconductor chip 124. Here, the connection pad 116 and the heat dissipation pad 117 may be made of a material with excellent thermal conductivity.

이에 의해, 도 5의 (a)의 반도체 패키지는 공간을 최소한으로 사용하면서 방열 효과를 향상시킬 수 있다.As a result, the semiconductor package of FIG. 5(a) can improve heat dissipation effect while using minimal space.

도 5의 (b)에 도시된 바와 같이, 반도체 패키지(100-4)는 연결패드(116)와 방열패드(117) 사이가 몰드(141)로 채워질 수 있다. 여기서, 몰드(141)는 몰드(140, 140')와 동일한 재질로 이루어질 수 있다. As shown in (b) of FIG. 5, the space between the connection pad 116 and the heat dissipation pad 117 of the semiconductor package 100-4 may be filled with a mold 141. Here, the mold 141 may be made of the same material as the molds 140 and 140'.

이에 의해, 도 5의 (b)의 반도체 패키지는 도 5의 (a)의 반도체 패키지에 비하여 외부로 노출되는 연결패드(116) 및 방열패드(117)의 파손을 방지할 수 있다.As a result, the semiconductor package of FIG. 5(b) can prevent damage to the connection pad 116 and the heat dissipation pad 117 exposed to the outside compared to the semiconductor package of FIG. 5(a).

도 5의 (c)에 도시된 바와 같이, 반도체 패키지(100-4)는 연결패드(116) 및 방열패드(117)를 통하여 인쇄회로기판(10) 상에 실장될 수 있다. 이때, 연결패드(116) 및 방열패드(117)는 솔더(11)를 통하여 인쇄회로기판(10) 상의 패드(12)에 실장될 수 있다. As shown in (c) of FIG. 5, the semiconductor package 100-4 may be mounted on the printed circuit board 10 through the connection pad 116 and the heat dissipation pad 117. At this time, the connection pad 116 and the heat dissipation pad 117 may be mounted on the pad 12 on the printed circuit board 10 through solder 11.

이에 의해, 도 5의 (c)의 반도체 패키지는 반도체 칩(124)에 의해 발생하는 열을 인쇄회로기판(10)을 통하여 외부로 방출함으로써, 방열특성을 향상시킬 수 있다.As a result, the semiconductor package in Figure 5 (c) can improve heat dissipation characteristics by dissipating heat generated by the semiconductor chip 124 to the outside through the printed circuit board 10.

도 6은 본 발명의 제5변형예에 따른 반도체 패키지의 단면도이며, 도 7은 본 발명의 제6변형예에 따른 반도체 패키지의 단면도이며, 도 8은 본 발명의 제7변형예에 따른 반도체 패키지의 단면도이다.Figure 6 is a cross-sectional view of a semiconductor package according to a fifth modification of the present invention, Figure 7 is a cross-sectional view of a semiconductor package according to a sixth modification of the present invention, and Figure 8 is a semiconductor package according to a seventh modification of the present invention. This is a cross-sectional view of .

제5변형예 내지 제7변형예에 따른 반도체 패키지(100-5 ~ 100-7)는 제1변형예의 반도체 패키지(100-1)와 비교하여, 재배선층(110, 110') 중 적어도 하나의 배선패턴의 일부가 실드층(150)까지 연장 형성되는 구조를 갖는다. 그 외의 구성은 제1변형예의 반도체 패키지(100-1)와 동일하므로 구체적인 설명은 생략한다. Compared to the semiconductor package 100-1 of the first modification, the semiconductor packages 100-5 to 100-7 according to the fifth to seventh modifications have at least one of the redistribution layers 110 and 110'. It has a structure in which a portion of the wiring pattern extends to the shield layer 150. Since the rest of the configuration is the same as that of the semiconductor package 100-1 of the first modification, detailed description will be omitted.

여기서, 제5변형예 내지 제7변형예에 따른 반도체 패키지(100-5 ~ 100-7)는 제1변형예의 반도체 패키지(100-1)에 기반한 것으로 도시되고 설명되었으나, 이에 한정되지 않고, 제1실시예 및 다른 변형예에 따른 반도체 패키지에도 적용될 수 있음은 물론이다.Here, the semiconductor packages 100-5 to 100-7 according to the fifth to seventh modifications are shown and described as being based on the semiconductor package 100-1 of the first modification, but are not limited thereto, and are not limited thereto. Of course, it can also be applied to the semiconductor package according to the first embodiment and other modified examples.

보다 구체적으로, 도 6을 참조하면, 제5변형예에 따른 반도체 패키지(100-5)는 실드층(150)이 제1재배선층(110)의 측벽 그라운드 라인(112')과 접지될 수 있다. 즉, 제1재배선층(110)의 배선패턴(112)은 실드층(150)에 연결되도록 연장 형성되는 그라운드 라인(112')을 포함할 수 있다. 이때, 제2재배선층(110')의 배선패턴(112)은 실드층(150)까지 연장되지 않는다. 즉, 실드층(150)은 제2재배선층(110')의 측벽 그라운드 라인과 접지되지 않을 수 있다. More specifically, referring to FIG. 6, in the semiconductor package 100-5 according to the fifth modification, the shield layer 150 may be grounded with the sidewall ground line 112' of the first redistribution layer 110. . That is, the wiring pattern 112 of the first redistribution layer 110 may include a ground line 112' extending to be connected to the shield layer 150. At this time, the wiring pattern 112 of the second redistribution layer 110' does not extend to the shield layer 150. That is, the shield layer 150 may not be grounded to the sidewall ground line of the second redistribution layer 110'.

도 7을 참조하면, 제6변형예에 따른 반도체 패키지(100-6)는 실드층(150)이 제2재배선층(110')의 측벽 그라운드 라인(114")과 접지될 수 있다. 즉, 제2재배선층(110')의 배선패턴(114)은 실드층(150)에 연결되도록 연장 형성되는 그라운드 라인(114")을 포함할 수 있다. 이때, 제1재배선층(110)의 배선패턴은 실드층(150)까지 연장되지 않는다. 즉, 실드층(150)은 제1재배선층(110)의 측벽 그라운드 라인과 접지되지 않을 수 있다. Referring to FIG. 7, in the semiconductor package 100-6 according to the sixth modification, the shield layer 150 may be grounded with the sidewall ground line 114" of the second redistribution layer 110'. That is, The wiring pattern 114 of the second redistribution layer 110' may include a ground line 114" extending to be connected to the shield layer 150. At this time, the wiring pattern of the first redistribution layer 110 does not extend to the shield layer 150. That is, the shield layer 150 may not be grounded to the sidewall ground line of the first redistribution layer 110.

도 8을 참조하면, 제7변형예에 따른 반도체 패키지(100-7)는 실드층(150)이 제1재배선층(110)의 측벽 그라운드 라인(112') 및 제2재배선층(110')의 측벽 그라운드 라인(114")과 접지될 수 있다. 즉, 실드층(150)은 제1재배선층(110) 및 제2재배선층(110')의 측벽 그라운드 라인(112', 114") 모두와 접지될 수 있다. Referring to FIG. 8, in the semiconductor package 100-7 according to the seventh modification, the shield layer 150 is connected to the sidewall ground line 112' of the first redistribution layer 110 and the second redistribution layer 110'. It may be grounded with the sidewall ground line 114". That is, the shield layer 150 is connected to both the sidewall ground lines 112' and 114" of the first redistribution layer 110 and the second redistribution layer 110'. and can be grounded.

도 9는 본 발명의 제2실시예에 따른 반도체 패키지의 단면도이다.Figure 9 is a cross-sectional view of a semiconductor package according to a second embodiment of the present invention.

제2실시예에 따른 반도체 패키지(200)는 재배선층(210, 210'), 메탈플레이트(212), 디지털 블록(221), 아날로그 블록(222), 외부접속 단자(230), 몰드(240, 240') 및 실드층(250)을 포함한다. The semiconductor package 200 according to the second embodiment includes redistribution layers 210 and 210', a metal plate 212, a digital block 221, an analog block 222, an external connection terminal 230, a mold 240, 240') and a shield layer 250.

여기서, 반도체 패키지(200)는 제1재배선층(210)의 상부에 아날로그 블록(222)이 구비되는 것을 제외하면, 제3변형예에 따른 반도체 패키지(100-3)와 동일하다. 즉, 재배선층(210, 210'), 3D 비아(215), 외부접속 단자(230), 몰드(240, 240) 및 실드층(250)은 도 4의 재배선층(110, 110'), 3D 비아(115), 외부접속 단자(130), 몰드(140, 140) 및 실드층(150)과 동일 또는 유사하므로 구체적인 설명은 생략한다.Here, the semiconductor package 200 is the same as the semiconductor package 100-3 according to the third modification example, except that the analog block 222 is provided on the top of the first redistribution layer 210. That is, the redistribution layers 210, 210', 3D via 215, external connection terminal 230, mold 240, 240, and shield layer 250 are the redistribution layers 110, 110' of FIG. 4, 3D Since they are the same or similar to the via 115, the external connection terminal 130, the molds 140, 140, and the shield layer 150, detailed descriptions are omitted.

디지털 블록(221)은 반도체 칩일 수 있다. 일례로, 디지털 블록(221)은 디지털 반도체 칩일 수 있다. 반도체 칩은 솔더(221a)를 통하여 제2재배선층(210')에 실장될 수 있다. The digital block 221 may be a semiconductor chip. For example, the digital block 221 may be a digital semiconductor chip. The semiconductor chip may be mounted on the second redistribution layer 210' through solder 221a.

아날로그 블록(222)은 수동소자 및 아날로그 반도체 칩을 포함할 수 있다. 여기서, 수동소자는 반도체 칩의 구동하거나 기능을 보조하기 위한 소자로서, 저항, 커패시터, 및 코일을 포함할 수 있다. 또한, 수동소자는 IPD, 밸룬, 필터, 커플러 및 다이플레서 중 어느 하나일 수 있지만, 이에 한정되지 않는다. 아날로그 반도체 칩 및 수동소자는 솔더를 통하여 제1재배선층(210)에 실장될 수 있다.The analog block 222 may include passive elements and analog semiconductor chips. Here, the passive element is an element that drives or assists the function of the semiconductor chip and may include a resistor, a capacitor, and a coil. Additionally, the passive element may be any one of IPD, balun, filter, coupler, and diplexer, but is not limited thereto. Analog semiconductor chips and passive devices can be mounted on the first redistribution layer 210 through solder.

이에 의해, 반도체 패키지(200)는 디지털 블록(221)과 아날로그 블록(222) 각각이 제1재배선층(210) 및 제2재배선층(210')에 대하여 동일한 면(일례로 상면)에 형성되기 때문에 제조가 용이할 수 있다.As a result, the semiconductor package 200 has the digital block 221 and the analog block 222 formed on the same surface (for example, the top surface) with respect to the first redistribution layer 210 and the second redistribution layer 210'. Therefore, manufacturing can be easy.

제2재배선층(210')은 배선패턴(214)의 일부가 실드층(250)까지 연장 형성될 수 있다. 즉, 실드층(250)은 제2재배선층(210')의 측벽 그라운드 라인(214")과 접지될 수 있다.In the second redistribution layer 210', a portion of the wiring pattern 214 may extend to the shield layer 250. That is, the shield layer 250 may be grounded with the sidewall ground line 214" of the second redistribution layer 210'.

또한, 본 발명의 차폐 효과를 높이기 위하여 상기 실드층(150) 이외에 메탈플레이트(212)를 추가한다. 상기 메탈플레이트(212)는 디지털 블록(221)을 1차적으로 차폐하고, 실드층(150)이 2차적으로 차폐하도록 함으로써, 결국 복수의 차폐층 사용에 의해 차폐 효과를 높일 수 있다.Additionally, in order to increase the shielding effect of the present invention, a metal plate 212 is added in addition to the shield layer 150. The metal plate 212 primarily shields the digital block 221, and the shield layer 150 secondarily shields it, so that the shielding effect can be increased by using a plurality of shielding layers.

아울러, 3D 비아(215)는 평면상 디지털 블록(221)을 둘러쌓도록 구비될 수 있다. 즉, 3D 비아(215)는 디지털 블록(221)의 외측을 따라 구비될 수 있다. 상기 3D 비아(215)는 와이어 본딩, Cu Post 또는 레이저 홀 가공을 통해 혀여성될 수 있다.In addition, the 3D via 215 may be provided to surround the digital block 221 on a plane. That is, the 3D via 215 may be provided along the outside of the digital block 221. The 3D via 215 can be formed through wire bonding, Cu Post, or laser hole processing.

도 10에는 도 9의 A선에서의 3D 비아의 형상 차이를 확인할 수 있는 평면도를 도시하였다.FIG. 10 shows a plan view showing the difference in shape of the 3D via at line A of FIG. 9.

도 10의 (a)는 와이어 본딩, (b)는 포스트, (c)는 레이저 홀 가공에 의해 형성된 3D 비아(215)를 나타낸다.Figure 10 (a) shows a wire bonding, (b) a post, and (c) shows a 3D via 215 formed by laser hole processing.

와이어 본딩과 포스트를 이용하여 형성된 3D 비아는 상호 분리되며 조밀하게 배치되는 평면상 점선형 구조로 배치되고, 레이저 홀 가공에 의해 형성되는 3D 비아는 사이에 틈이 발생하지 않는 평면상 일체의 선형 구조로 형성된다.3D vias formed using wire bonding and posts are separated from each other and arranged in a densely arranged dotted-linear structure on the plane, while 3D vias formed by laser hole processing have an integrated linear structure on the plane with no gaps between them. is formed by

3D 비아(215)는 디지털 블록(221)의 둘레에 형성되어 디지털 블록(221)을 차폐하기 위한 것으로, 와이어 본딩과 포스트를 이용하여 형성할 때에는 최대한 조밀한 간격이 되도록 형성하여 차폐 효과를 높일 수 있다.The 3D via 215 is formed around the digital block 221 to shield the digital block 221. When formed using wire bonding and posts, the 3D via 215 can be formed with the tightest possible spacing to increase the shielding effect. there is.

레이저 홀 가공에 의해 형성된 3D 비아(215)는 틈이 없는 벽체 구조이며 따라서 차폐 효과를 더욱 높일 수 있다. The 3D via 215 formed by laser hole processing has a wall structure without gaps, and thus can further increase the shielding effect.

도 11은 본 발명의 제8변형예에 따른 반도체 패키지의 단면도이다. Figure 11 is a cross-sectional view of a semiconductor package according to an eighth modification of the present invention.

제8변형예에 따른 반도체 패키지(200-1)는 제2실시예에 따른 반도체 패키지(200)와 비교하여, 디지털 블록(223)이 제1재배선층(210)에 실장되며, 디지털 블록(223)이 테이프(224)에 의해 지지된다. 그 외의 구성은 제2실시예에 따른 반도체 패키지(200)와 동일하므로 구체적인 설명은 생략한다.Compared to the semiconductor package 200 according to the second embodiment, the semiconductor package 200-1 according to the eighth modification example has the digital block 223 mounted on the first redistribution layer 210, and the digital block 223 ) is supported by the tape 224. Since the rest of the configuration is the same as that of the semiconductor package 200 according to the second embodiment, detailed description will be omitted.

디지털 블록(223)은 패드(223a)가 구비되는 제1면이 제1재배선층(210)을 향하고, 패드(223a)의 반대측인 제2면이 제2재배선층(210')을 향하도록 배치될 수 있다. 즉, 디지털 블록(223)은 제1재배선층(210)에 연결될 수 있다.The digital block 223 is arranged so that the first side on which the pad 223a is provided faces the first redistribution layer 210, and the second side on the opposite side of the pad 223a faces the second redistribution layer 210'. It can be. That is, the digital block 223 may be connected to the first redistribution layer 210.

이에 의해, 반도체 패키지(200-1)는 디지털 블록(223)의 배선이 짧아지기 때문에 고속 처리를 안정적으로 수행할 수 있다.As a result, the semiconductor package 200-1 can stably perform high-speed processing because the wiring of the digital block 223 is shortened.

또한, 테이프(224)에 의해 디지털 블록(223)의 후면으로 열방출이 용이하게 일어나게 되며, 따라서 열방출 특성이 향상된다.In addition, the tape 224 facilitates heat dissipation to the rear of the digital block 223, and thus the heat dissipation characteristics are improved.

테이프(224)는 디지털 블록(223)과 제2재배선층(210') 사이에 구비될 수 있다. 테이프(224)는 디지털 블록(223)의 하면을 지지할 수 있다. 테이프(224)는 절연성 물질로 이루어질 수 있으며, 디지털 블록(223)이 접촉되는 면은 접착층이 구비될 수 있다. The tape 224 may be provided between the digital block 223 and the second redistribution layer 210'. The tape 224 may support the lower surface of the digital block 223. The tape 224 may be made of an insulating material, and the surface where the digital block 223 is in contact may be provided with an adhesive layer.

또한, 메탈플레이트(212)가 실드층(250)에 접하는 구조를 제공하여, 실드층(250)이 차폐기능을 수행함과 아울러 그라운드 역할을 수행하도록 구성한다.In addition, the metal plate 212 provides a structure in contact with the shield layer 250, so that the shield layer 250 performs a shielding function and also serves as a ground.

이에 의해, 반도체 패키지(200-1)는 그라운드가 커지는 효과를 가지므로 노이즈를 줄일 수 있는 동시에 차폐율을 향상시킬 수 있다.As a result, the semiconductor package 200-1 has the effect of increasing the ground, thereby reducing noise and improving the shielding rate.

도 12는 본 발명의 제9변형예에 따른 반도체 패키지의 단면도이며, 도 13은 본 발명의 제10변형예에 따른 반도체 패키지의 단면도이다. FIG. 12 is a cross-sectional view of a semiconductor package according to a ninth modification of the present invention, and FIG. 13 is a cross-sectional view of a semiconductor package according to a tenth modification of the present invention.

제9변형예 및 제10변형예에 따른 반도체 패키지(200-2, 200-3)는 제8변형예에 따른 반도체 패키지(200-1)와 비교하여, 실드층(250')이 하면으로 연장 형성되거나, 테이프가 생략되는 구조를 갖다. 그 외의 구성은 제8변형예에 따른 반도체 패키지(200-1)와 동일하므로 구체적인 설명은 생략한다.Compared to the semiconductor package 200-1 according to the eighth modification, the semiconductor packages 200-2 and 200-3 according to the ninth and tenth modifications have a shield layer 250' extending to the lower surface. It is formed or has a structure in which the tape is omitted. Since the other configuration is the same as that of the semiconductor package 200-1 according to the eighth modification, detailed description will be omitted.

도 12를 참조하면, 제9변형예에 따른 반도체 패키지(200-2)는 실드층(250')이 외부접속 단자(230) 부근까지 연장 형성될 수 있다. 즉, 실드층(250')의 하단(251)은 제2재배선층(210')으로부터 외부접속 단자(230) 측으로 더 연장되도록 구비될 수 있다.Referring to FIG. 12 , the semiconductor package 200-2 according to the ninth modification may have a shield layer 250' extending to the vicinity of the external connection terminal 230. That is, the lower end 251 of the shield layer 250' may be provided to extend further from the second redistribution layer 210' toward the external connection terminal 230.

이에 의해, 반도체 패키지(200-2)는 반도체 패키지를 인쇄회로기판에 부착할 때 정렬이 유리할 수 있고, 인쇄회로기판과 반도체 패키지 사이의 높이 차이를 실드층(250')으로 조정할 수 있다.As a result, the semiconductor package 200-2 may be advantageously aligned when attaching the semiconductor package to a printed circuit board, and the height difference between the printed circuit board and the semiconductor package can be adjusted using the shield layer 250'.

도 13을 참조하면, 제10변형예에 따른 반도체 패키지(200-3)는 디지털 블록(223)을 지지하는 테이프가 생략될 수 있다. 여기서, 디지털 블록(223)은 제2재배선층(210')과 이격될 있다. 즉, 디지털 블록(223)은 제2몰드(240')로 둘러싸일 수 있다. Referring to FIG. 13, the tape supporting the digital block 223 may be omitted in the semiconductor package 200-3 according to the tenth modification. Here, the digital block 223 may be spaced apart from the second redistribution layer 210'. That is, the digital block 223 may be surrounded by the second mold 240'.

이에 의해, 반도체 패키지(200-3)는 재배선층(210, 210') 사이를 동일한 제2몰드(240')로만 구성하여 외부 충격에 안전하게 보호될 수 있으므로 제품의 신뢰성을 향상시킬 수 있다. As a result, the semiconductor package 200-3 can be safely protected from external shock by using only the same second mold 240' between the redistribution layers 210 and 210', thereby improving product reliability.

도 14는 본 발명의 제3실시예에 따른 반도체 패키지의 단면도이다.Figure 14 is a cross-sectional view of a semiconductor package according to a third embodiment of the present invention.

제3실시예에 따른 반도체 패키지(300)는 재배선층(310, 310'), 디지털 블록(221), 상용칩(320), 외부접속 단자(230), 몰드(240, 240') 및 실드캔(350)을 포함한다. The semiconductor package 300 according to the third embodiment includes a redistribution layer (310, 310'), a digital block (221), a commercial chip (320), an external connection terminal (230), a mold (240, 240'), and a shield can. Includes (350).

여기서, 반도체 패키지(300)는 제1재배선층(210)의 상부에 상용칩(320)이 구비되는 것을 제외하면, 제9변형예에 따른 반도체 패키지(200-1)와 동일하다. 즉, 재배선층(210, 210'), 3D 비아(215), 외부접속 단자(230) 및 몰드(240, 240)는 도 10과 동일 또는 유사하므로 구체적인 설명은 생략한다.Here, the semiconductor package 300 is the same as the semiconductor package 200-1 according to the ninth modification, except that a commercial chip 320 is provided on the first redistribution layer 210. That is, the redistribution layers 210 and 210', 3D vias 215, external connection terminals 230, and molds 240 and 240 are the same or similar to those of FIG. 10, so detailed descriptions thereof will be omitted.

상용칩(320)은 아날로그 블록으로서, 별도로 제작된 반도체 칩일 수 있다. 여기서, 상용칩(320)은 도 10의 아날로그 블록이 단일 패키지로 구성된 것일 수 있다. 일례로, 상용칩(320)은 반도체 패키지로서 제1반도체 칩(321) 및 제2반도체 칩(322)을 포함할 수 있다. 이때, 제1반도체 칩(321)은 솔더(323)를 통하여 제2반도체 칩(322)에 적층될 수 있다. 여기서, 하측에 구비되는 제2반도체 칩(322)은 비아(322b)가 구비될 수 있다. 제2반도체 칩의 패드(322a)는 솔더(324)를 통하여 제1재배선층(210)에 실장될 수 있다.The commercial chip 320 is an analog block and may be a separately manufactured semiconductor chip. Here, the commercial chip 320 may be composed of the analog block of FIG. 10 in a single package. For example, the commercial chip 320 is a semiconductor package and may include a first semiconductor chip 321 and a second semiconductor chip 322. At this time, the first semiconductor chip 321 may be laminated on the second semiconductor chip 322 through solder 323. Here, the second semiconductor chip 322 provided on the lower side may be provided with a via 322b. The pad 322a of the second semiconductor chip may be mounted on the first redistribution layer 210 through solder 324.

이에 의해, 반도체 패키지(300)는 사전에 독립적으로 제작된 다양한 상용칩(320)을 자유롭게 실장하여 사용할 수 있다.As a result, the semiconductor package 300 can freely mount and use various commercial chips 320 that have been manufactured independently in advance.

실드캔(350)은 별도로 제작된 캔 타입일 수 있다. 이때, 실드캔(350)은 외부접속 단자(230) 부근까지 연장 형성될 수 있다. 즉, 실드캔(350)의 하단(351)은 제2재배선층(210')으로부터 외부접속 단자(230) 측으로 더 연장되도록 구비될 수 있다.The shield can 350 may be a separately manufactured can type. At this time, the shield can 350 may extend to the vicinity of the external connection terminal 230. That is, the lower end 351 of the shield can 350 may be provided to extend further from the second redistribution layer 210' toward the external connection terminal 230.

이에 의해, 반도체 패키지(300)는 EMI 차폐 기능을 부가할 경우 차폐 구조를 용이하게 제조할 수 있다.As a result, the semiconductor package 300 can easily have a shielding structure when adding an EMI shielding function.

도 15는 본 발명의 제11변형예에 따른 반도체 패키지의 단면도이다.Figure 15 is a cross-sectional view of a semiconductor package according to an 11th modification of the present invention.

제11변형예에 따른 반도체 패키지(300-1)는 제3실시예에 따른 반도체 패키지(300)와 비교하여, 상용칩(320)이 실드캔(350)에 접촉된다. 그 외의 구성은 제3실시예에 따른 반도체 패키지(300)와 동일하므로 구체적인 설명은 생략한다.Compared to the semiconductor package 300 according to the third embodiment, the semiconductor package 300-1 according to the 11th modification example has the commercial chip 320 in contact with the shield can 350. Since the rest of the configuration is the same as that of the semiconductor package 300 according to the third embodiment, detailed description will be omitted.

실드캔(350)은 상용칩(320)의 상면에 접촉되게 구비될 수 있다. 즉, 제1몰드(340)는 상용칩(320)의 상면을 제외한 측면을 덮도록 구비될 수 있다. 따라서 제1몰드(340)는 제3실시예의 반도체 패키지(300)에 비하여 얇게 구비될 수 있다.The shield can 350 may be provided in contact with the upper surface of the commercial chip 320. That is, the first mold 340 may be provided to cover the side surfaces of the commercial chip 320 except for the top surface. Accordingly, the first mold 340 may be thinner than the semiconductor package 300 of the third embodiment.

이에 의해, 반도체 패키지(300-1)는 상용칩(320)에서 발생하는 열이 실드캔(350)을 통하여 외부로 발산될 수 있다. 즉, 실드캔(350)은 상용칩(320)의 히트 싱크로서 기능할 수 있다.As a result, the heat generated by the commercial chip 320 of the semiconductor package 300-1 can be dissipated to the outside through the shield can 350. That is, the shield can 350 can function as a heat sink for the commercial chip 320.

도 16은 본 발명의 제1실시예에 따른 반도체 패키지의 제조 공정을 설명하기 위한 도면이다. 여기서, 제조 공정의 설명은 제3변형예의 반도체 패키지(100-3)를 기준으로 설명하다. Figure 16 is a diagram for explaining the manufacturing process of a semiconductor package according to the first embodiment of the present invention. Here, the description of the manufacturing process is based on the semiconductor package 100-3 of the third modification example.

본 발명의 제1실시예에 따른 반도체 패키지의 제조 공정은 FOWLP의 칩-퍼스트(Chip-fist)/페이스-업(Face-up)과 칩-라스트(Chip-last)/페이스-다운(Face-down)을 조합한 방식으로 수행될 수 있다.The manufacturing process of the semiconductor package according to the first embodiment of the present invention is FOWLP's Chip-fist/Face-up and Chip-last/Face-down. down) can be performed in a combined manner.

먼저, 제2재배선층(110')이 형성된다(도 16의 (a) 참조). 이때, 제2재배선층(110')은 캐리어 기판(미도시) 상에 형성될 수 있다. 또한, 제2재배선층(110')은 절연층(113) 및 배선패턴(114)으로 구성될 수 있다.First, the second redistribution layer 110' is formed (see (a) of FIG. 16). At this time, the second redistribution layer 110' may be formed on a carrier substrate (not shown). Additionally, the second redistribution layer 110' may be composed of an insulating layer 113 and a wiring pattern 114.

3D 비아(115)가 제2재배선층(110') 상에 형성된다(도 16의 (b) 참조). 이때, 3D 비아(115)는 제2재배선층(110')의 배선패턴(114)의 일부로부터 연장되게 형성될 수 있다.A 3D via 115 is formed on the second redistribution layer 110' (see (b) of FIG. 16). At this time, the 3D via 115 may be formed to extend from a portion of the wiring pattern 114 of the second redistribution layer 110'.

반도체 칩(124)이 제2재배선층(110')의 일면에 접합된다(도 16의 (c) 참조). 이때, 반도체 칩(124)은 접착층을 통하여 제2재배선층(110')의 상면에 접합될 수 있다. The semiconductor chip 124 is bonded to one surface of the second redistribution layer 110' (see (c) of FIG. 16). At this time, the semiconductor chip 124 may be bonded to the upper surface of the second redistribution layer 110' through an adhesive layer.

제2몰드(140')가 제2재배선층(110')의 상면에 형성된다(도 16의 (d) 참조). 이때, 제2몰드(140')는 3D 비아(115)의 일면 및 반도체 칩(124)의 칩 패드(124a)가 노출되도록 형성될 수 있다.A second mold 140' is formed on the upper surface of the second redistribution layer 110' (see (d) of FIG. 16). At this time, the second mold 140' may be formed so that one surface of the 3D via 115 and the chip pad 124a of the semiconductor chip 124 are exposed.

제1재배선층(110)이 제2몰드(140') 상에 형성된다(도 16의 (e) 참조). 제1재배선층(110)은 반도체 칩(124) 및 3D 비아(115)가 배선패턴(112)에 연결되도록 형성될 수 있다. 이때, 제1재배선층(110)은 절연층(111) 및 배선패턴(112)이 3층으로 구성될 수 있다. 또한, 배선패턴(112)의 일부가 노출되게 형성될 수 있다.The first redistribution layer 110 is formed on the second mold 140' (see (e) of FIG. 16). The first redistribution layer 110 may be formed to connect the semiconductor chip 124 and the 3D via 115 to the wiring pattern 112 . At this time, the first redistribution layer 110 may be composed of three layers: an insulating layer 111 and a wiring pattern 112. Additionally, a portion of the wiring pattern 112 may be exposed.

반도체 칩(121, 123) 및 수동소자(122)가 SMT 공정에 의해 제1재배선층(110) 상에 실장된다(도 16의 (f) 참조). 반도체 칩(121, 123) 및 수동소자(122)는 솔더(125)를 통하여 노출된 배선패턴(112) 상에 실장될 수 있다.The semiconductor chips 121 and 123 and the passive element 122 are mounted on the first redistribution layer 110 by an SMT process (see (f) of FIG. 16). The semiconductor chips 121 and 123 and the passive elements 122 may be mounted on the exposed wiring pattern 112 through the solder 125 .

배선패턴(112) 상측에서 반도체 칩(121, 123) 및 수동소자(122)를 덮도록 제1몰드(140)가 형성된다(도 16의 (g) 참조). 이때, 진공 프린팅 성형 인쇄법(VPES)에 의해 제1몰드(140)가 형성될 수 있다.A first mold 140 is formed on the wiring pattern 112 to cover the semiconductor chips 121 and 123 and the passive element 122 (see (g) of FIG. 16). At this time, the first mold 140 may be formed by vacuum printing forming printing (VPES).

제2재배선층(110')을 회전시킨 상태에서 접속패드영역(114')이 형성된 후 접속패드영역(114') 상에 외부접속 단자(130)가 형성된다(도 15의 (h) 참조). 여기서, 외부접속 단자(130)는 SAC 계열의 솔더 범프를 볼 형상으로 형성될 수 있다. 이때, 제2재배선층(110')의 캐리어 기판(미도시)을 제거한다. 또한, 접속패드영역(114')은 증착 또는 스퍼터링에 의해 제2재배선층(110')의 일면(도면에서 상면)에 형성될 수 있다.After the connection pad area 114' is formed with the second redistribution layer 110' rotated, the external connection terminal 130 is formed on the connection pad area 114' (see (h) of FIG. 15). . Here, the external connection terminal 130 may be formed of a SAC series solder bump in a ball shape. At this time, the carrier substrate (not shown) of the second redistribution layer 110' is removed. Additionally, the connection pad area 114' may be formed on one surface (top surface in the drawing) of the second redistribution layer 110' by deposition or sputtering.

선택적으로, 솔더 범프를 형성한 후 비감광성 절연막을 증착한 후 평탄화할 수 있다. 이에 의해, 제1재배선층(110)이 외부로 돌출되지 않도록 하여 제품의 신뢰성을 향상시킬 수 있다.Optionally, after forming the solder bumps, a non-photosensitive insulating film can be deposited and then planarized. As a result, the reliability of the product can be improved by preventing the first redistribution layer 110 from protruding to the outside.

제2재배선층(110')을 다시 회전시킨다(도 16의 (i) 참조). The second rewiring layer 110' is rotated again (see (i) of FIG. 16).

이 상태에서, 제1몰드(140)의 외면을 따라 실드층(150)이 형성된다(도 15의 (j) 참조). 이때, 실드층(150)은 메탈 시트들 이용한 스퍼터 공정에 의해 형성될 수 있다. 다른 예로, 실드층(150)은 메탈 캔을 이용한 SMT 공정에 의해 형성될 수 있다.In this state, the shield layer 150 is formed along the outer surface of the first mold 140 (see (j) of FIG. 15). At this time, the shield layer 150 may be formed through a sputtering process using metal sheets. As another example, the shield layer 150 may be formed by an SMT process using a metal can.

한편, 이와 같은 공정을 이용하여 제4변형예에 따른 반도체 패키지를 제조하는 경우, 제2재배선층(110')이 생략되기 때문에, 제2재배선층(110')을 대신하여 다른 캐리어 기판을 활용하여 빌드업 공정(도 16의 (b) 내지 (d) 참조)이 진행된 후 마지막에 연결패드(116) 및 방열패드(117)가 형성될 수 있다.Meanwhile, when manufacturing a semiconductor package according to the fourth modification using this process, the second redistribution layer 110' is omitted, so another carrier substrate is used instead of the second redistribution layer 110'. Thus, after the build-up process (see (b) to (d) of FIGS. 16) proceeds, the connection pad 116 and the heat dissipation pad 117 may be formed at the end.

다른 예로서, 캐리어 기판에 연결패드(116) 및 방열패드(117)가 먼저 형성되고 빌드업 공정(도 16의 (b) 내지 (d) 참조)이 완료된 후에 캐리어 기판이 제거될 수도 있다. As another example, the connection pad 116 and the heat dissipation pad 117 may first be formed on the carrier substrate, and the carrier substrate may be removed after the build-up process (see (b) to (d) of FIGS. 16) is completed.

이상에서 본 발명의 일 실시예에 대하여 설명하였으나, 본 발명의 사상은 본 명세서에 제시되는 실시예에 제한되지 아니하며, 본 발명의 사상을 이해하는 당업자는 동일한 사상의 범위 내에서, 구성요소의 부가, 변경, 삭제, 추가 등에 의해서 다른 실시예를 용이하게 제안할 수 있을 것이나, 이 또한 본 발명의 사상범위 내에 든다고 할 것이다.Although an embodiment of the present invention has been described above, the spirit of the present invention is not limited to the embodiment presented in the present specification, and those skilled in the art who understand the spirit of the present invention can add components within the scope of the same spirit. , other embodiments can be easily proposed by change, deletion, addition, etc., but this will also be said to be within the scope of the present invention.

100, 200, 300 : 반도체 패키지
110, 110', 210, 210' : 재배선층 111, 113 : 절연층
112, 114, 212, 214 : 배선패턴 114' : UBM층
111b : 산화층
121, 123, 124, 221, 222 : 반도체 칩
124a : 칩 패드 122 : 수동소자
124, 125 : 솔더 130 : 외부접속 단자
140, 140', 141 : 몰드 150 : 실드층
125 : 언더필층 115 : 3D 비아
116 : 연결패드 117 : 방열패드100, 200, 300: Semiconductor package
110, 110', 210, 210': Redistribution layer 111, 113: Insulating layer
112, 114, 212, 214: Wiring pattern 114': UBM layer
111b: oxide layer
121, 123, 124, 221, 222: semiconductor chip
124a: chip pad 122: passive element
124, 125: solder 130: external connection terminal
140, 140', 141: Mold 150: Shield layer
125: underfill layer 115: 3D via
116: connection pad 117: heat dissipation pad

Claims (16)

일면에 복수의 반도체 칩 및 복수의 수동소자가 실장되는 제1재배선층;
비아를 통하여 상기 제1재배선층에 전기적으로 연결되는 제2재배선층;
상기 제2재배선층의 하면에 형성되는 외부접속 단자;
상기 제1재배선층의 상부에서 상기 복수의 반도체 칩 및 상기 복수의 수동소자를 덮도록 구비되는 제1몰드;
상기 제1몰드의 상면에 위치하는 폴리이미드로 이루어진 코팅층; 및
상기 제1재배선층과 상기 제2재배선층 사이에 구비되는 제2몰드를 포함하며,
상기 제1재배선층 및 상기 제2재배선층 각각은 배선패턴 및 절연층을 포함하며, 복수의 층으로 구성되되, 상기 제1재배선층은 상기 복수의 반도체 칩 및 복수의 수동소자가 실장되는 배선패턴이 상기 절연층으로 덮이지 않으며,
상기 복수의 반도체 칩 중 적어도 하나는 상기 제1재배선층과 상기 제2재배선층 사이에 배치되며,
상기 제1몰드의 외면을 따라 구비되는 실드층을 더 포함하고, 상기 제1재배선층의 배선패턴 중 측벽 그라운드 라인이 제1재배선층의 측면에서 노출되어 상기 실드층에 접속되는 것을 특징으로 하는 반도체 패키지.A first redistribution layer on which a plurality of semiconductor chips and a plurality of passive elements are mounted on one surface;
a second redistribution layer electrically connected to the first redistribution layer through a via;
an external connection terminal formed on the lower surface of the second redistribution layer;
a first mold provided to cover the plurality of semiconductor chips and the plurality of passive elements on top of the first redistribution layer;
A coating layer made of polyimide located on the upper surface of the first mold; and
It includes a second mold provided between the first redistribution layer and the second redistribution layer,
Each of the first redistribution layer and the second redistribution layer includes a wiring pattern and an insulating layer, and is composed of a plurality of layers, wherein the first redistribution layer is a wiring pattern on which the plurality of semiconductor chips and the plurality of passive elements are mounted. is not covered with the above insulating layer,
At least one of the plurality of semiconductor chips is disposed between the first redistribution layer and the second redistribution layer,
A semiconductor further comprising a shield layer provided along an outer surface of the first mold, wherein a sidewall ground line of the wiring pattern of the first redistribution layer is exposed from a side of the first redistribution layer and connected to the shield layer. package. 삭제delete 제1항에 있어서,
상기 제1재배선층은 상기 복수의 반도체 칩 및 복수의 수동소자가 실장되는 배선패턴의 일부가 흑화처리에 의한 산화층으로 덮이는 반도체 패키지.According to paragraph 1,
The first redistribution layer is a semiconductor package in which a portion of a wiring pattern on which the plurality of semiconductor chips and the plurality of passive devices are mounted is covered with an oxidation layer obtained by blackening. 삭제delete 삭제delete 삭제delete 제1항에 있어서,
상기 실드층은 상기 외부접속 단자 측으로 연장 형성되는 반도체 패키지.According to paragraph 1,
A semiconductor package wherein the shield layer extends toward the external connection terminal. 제1항에 있어서,
상기 실드층은 별도로 제작된 실드캔인 반도체 패키지.According to paragraph 1,
A semiconductor package in which the shield layer is a separately manufactured shield can. 제8항에 있어서,
상기 실드캔은 상기 반도체칩의 상면에 접촉되는 반도체 패키지.According to clause 8,
The shield can is a semiconductor package that contacts the upper surface of the semiconductor chip. 제1항에 있어서,
상기 절연층은 유전상수(Dk)가 2~3이고, 유전정접(Df)이 0.002~0.005인 반도체 패키지.According to paragraph 1,
The insulating layer has a dielectric constant (Dk) of 2 to 3 and a dielectric loss tangent (Df) of 0.002 to 0.005. 제1항에 있어서,
상기 제1재배선층의 배선패턴에서 상부에 위치한 배선패턴과 하부에 위치한 배선패턴이 중앙에 위치한 중앙 배선패턴에 비해 두꺼운 두께를 가지는 반도체 패키지.According to paragraph 1,
A semiconductor package in which, in the wiring pattern of the first redistribution layer, the wiring pattern located at the top and the wiring pattern located at the bottom are thicker than the central wiring pattern located in the center. 제1항에 있어서,
상기 제1재배선층의 집적도는 상기 제2재배선층의 집적도보다 높은 것을 특징으로 하는 반도체 패키지.According to paragraph 1,
A semiconductor package, wherein the degree of integration of the first redistribution layer is higher than that of the second redistribution layer. 제1항에 있어서,
상기 제1재배선층과 상기 제2재배선층 각각은 배선패턴 및 절연층을 포함하며 복수의 층으로 구성되되,
상기 제1재배선층의 층 수가 상기 제2재배선층의 층 수보다 더 많은 것을 특징으로 하는 반도체 패키지.According to paragraph 1,
Each of the first redistribution layer and the second redistribution layer includes a wiring pattern and an insulating layer and is composed of a plurality of layers,
A semiconductor package, wherein the number of layers of the first redistribution layer is greater than the number of layers of the second redistribution layer. 제1항에 있어서,
상기 제1재배선층 상에 실장되는 반도체 칩은 아날로그 블록이고,
상기 제1재배선층과 제2재배선층 사이에 실장되는 반도체 칩은 디지털 블록인 반도체 패키지.According to paragraph 1,
The semiconductor chip mounted on the first redistribution layer is an analog block,
A semiconductor package in which the semiconductor chip mounted between the first and second redistribution layers is a digital block. 삭제delete 삭제delete
KR1020210039103A 2020-04-03 2021-03-25 Semiconductor package and manufacturing method thereof KR102635846B1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US17/219,956 US11948891B2 (en) 2020-04-03 2021-04-01 Semiconductor package and manufacturing method thereof
TW110112150A TWI771974B (en) 2020-04-03 2021-04-01 Semiconductor package
CN202120685058.XU CN215680683U (en) 2020-04-03 2021-04-02 Semiconductor package

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
KR1020200040678 2020-04-03
KR20200040678 2020-04-03
KR1020200084428 2020-07-09
KR20200084428 2020-07-09
KR20200167204 2020-12-03
KR1020200167204 2020-12-03

Publications (2)

Publication Number Publication Date
KR20210124047A KR20210124047A (en) 2021-10-14
KR102635846B1 true KR102635846B1 (en) 2024-02-13

Family

ID=78151614

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210039103A KR102635846B1 (en) 2020-04-03 2021-03-25 Semiconductor package and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR102635846B1 (en)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4094574B2 (en) * 2004-03-08 2008-06-04 シャープ株式会社 Semiconductor device and manufacturing method thereof
KR20120101965A (en) * 2011-03-07 2012-09-17 삼성전자주식회사 Semiconductor package and method of manufacturing the same
US9337073B2 (en) * 2013-03-12 2016-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. 3D shielding case and methods for forming the same
WO2015138359A1 (en) * 2014-03-10 2015-09-17 Deca Technologies Inc. Semiconductor device and method comprising thickened redistribution layers
KR20160093390A (en) * 2015-01-29 2016-08-08 앰코 테크놀로지 코리아 주식회사 Semiconductor Device And Fabricating Method Thereof
US9633974B2 (en) * 2015-03-04 2017-04-25 Apple Inc. System in package fan out stacking architecture and process flow
KR102015335B1 (en) * 2016-03-15 2019-08-28 삼성전자주식회사 Electronic component package and manufacturing method for the same
US10566261B2 (en) * 2017-11-15 2020-02-18 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out packages with embedded heat dissipation structure

Also Published As

Publication number Publication date
KR20210124047A (en) 2021-10-14

Similar Documents

Publication Publication Date Title
US11222852B2 (en) Method for fabricating electronic package
CN211578748U (en) Semiconductor device with a plurality of semiconductor chips
US9818679B2 (en) Semiconductor device
US7723836B2 (en) Chip stack structure having shielding capability and system-in-package module using the same
US7417299B2 (en) Direct connection multi-chip semiconductor element structure
US6667546B2 (en) Ball grid array semiconductor package and substrate without power ring or ground ring
JP4606849B2 (en) Semiconductor chip package having decoupling capacitor and manufacturing method thereof
KR101011863B1 (en) Semiconductor package and fabricating?method thereof
US10573615B2 (en) Semiconductor package and method for fabricating base for semiconductor package
US20240030116A1 (en) Ultra-thin, hyper-density semiconductor packages
US20080315396A1 (en) Mold compound circuit structure for enhanced electrical and thermal performance
US7199459B2 (en) Semiconductor package without bonding wires and fabrication method thereof
KR20100108305A (en) Integrated circuit packaging system with post type interconnector and method of manufacture thereof
US10573623B2 (en) Electronic package structure with multiple electronic components
KR100838352B1 (en) Carrying structure of electronic components
US11450597B2 (en) Semiconductor package substrate having heat dissipating metal sheet on solder pads, method for fabricating the same, and electronic package having the same
CN215680683U (en) Semiconductor package
KR102635846B1 (en) Semiconductor package and manufacturing method thereof
CN108666279B (en) Electronic package and manufacturing method thereof
KR102621743B1 (en) Semiconductor package and manufacturing method thereof
KR102623931B1 (en) Semiconductor package
US20240145403A1 (en) Electronic package and manufacturing method thereof
US20230290701A1 (en) Semiconductor package including a heat dissipation structure
US20160104652A1 (en) Package structure and method of fabricating the same
KR20240009355A (en) semiconductor device and method of forming thin heat sink using E-BAR substrate

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant