KR102633382B1

KR102633382B1 - Cpu 코어 클록 속도 변화를 통하여 절전을 행하는 에너지 절감형 컴퓨터 시스템 및 그 제어 방법

Info

Publication number: KR102633382B1
Application number: KR1020230126645A
Authority: KR
Inventors: 이완열; 박대명; 최성식
Original assignee: 주식회사 다컴시스템
Priority date: 2023-09-21
Filing date: 2023-09-21
Publication date: 2024-02-05

Abstract

본 발명은, 일정 조건 하에서 최소한의 코어만을 남기고 모두 비활성화한 최대 코어 파킹 상태에서, 특정 작업이 CPU에 높은 부하를 주더라도 파킹된 코어를 활성화하는 대신 현재 활성화 상태인 코어의 클록 주파수를 일반적인 상태보다 오버클록시킴으로써, 결국 최종 소비되는 에너지를 절약하기 위한 에너지 절감형 컴퓨터 시스템을 제공하기 위한 것이며, 나아가 그러한 CPU 코어 클록 속도 변화를 통하여 절전을 행하는 에너지 절감형 컴퓨터 시스템의 제어 방법을 제공하기 위한 것이다.

Description

CPU 코어 클록 속도 변화를 통하여 절전을 행하는 에너지 절감형 컴퓨터 시스템 및 그 제어 방법{An energy-saving computer system for controlling the power according to regulation of clock rates in CPU core and controlling method therefor}

본 발명은 컴퓨터 메인보드의 현재 CPU 코어의 클록 속도를 오버클록시킴으로써 절전을 행하기 위한 에너지 절감형 컴퓨터 시스템 및 그 제어 방법에 관한 것이다.

종래의 컴퓨터 전원공급장치는, 도 1에서 보는 바와 같이, SMPS와 같은 파워서플라이(20)가 메인보드(10)의 SIO(12)와 24핀으로 연결되어 있으며, 그 중 하나는 +5V의 스탠바이 전압(+5VSB)의 인가용이다.

사용자가 PC 케이스의 파워스위치(미 도시됨)를 누르면, 이와 기구적으로 연결된 파워 버튼(13)이 눌려지고, 파워 버튼(13)이 SIO(12)로 제1 신호(PWRBTN#)를 보내며, 다시 SIO(12)는 파워서플라이(20)로 파워온 신호선(PSON#)을 활성화하며, 칩셋(14)으로는 제2 신호(PWRBTN#_SB)를 발하는바, 파워서플라이(20)는 CPU(11) 및 칩셋(14)으로 파워굳 신호(PWROK) 신호를 보내서 이를 알리며, 이후 메인 보드로 파워가 공급되도록 한다.

미설명 부호 15는 칩셋의 리셋 버튼이며, 16은 배터리이고, 17은 리쥼 리셋(17)이며, 18은 LAN이다. 그외에도, CPU 및 칩셋과 연결된 AC, FWH, 슈퍼IO(19), AGP 슬롯, PCI 슬롯, IDE 등이 접속되어 있다.

한편, 전술한 바와 같이, 파워서플라이(20)와 메인보드 간에는 비작동시에도 +5V의 대기전력이 인가되는바, 시동 버튼의 인식 및 원격시동의 인식 등을 위해 약 1W의 대기전력을 필요로 한다.

그리고, 이는 개별적으로는 결코 높지 않은 소비전력이나, 일 기관 전체로는, 나아가 일 국가 전체로는 막대한 에너지의 낭비로 이어지게 된다.

이러한 문제점을 해결하기 위하여, 전원 콘센트 자체에서 전원을 완전 차단하여 대기전력을 제로로 만드는 스위치를 갖는 콘센트가 개발돼 있는가 하면 (제1 종래기술), 한편으로는 대한민국 특허공개 제2013-0043923호 (전원공급장치 및 그를 포함하는 화상형성장치) 와 같이, 파워 스위치의 온/오프를 인식하여 전원을 완전 차단하기 위한 별도의 추가적인 복잡한 장치를 제안하기도 한다(제2 종래기술).

그러나, 상기 제1 종래기술의 경우, 그럼에도 불구하고 현실적으로 여러가지 이유로, 사용자가 콘센트의 전원 완전 차단 스위치를 오프하지 않고 자리를 뜨는 경우가 대부분이며, 제2 종래기술의 경우, 대단히 복잡하고 고비용의 별도의 장치를 추가하여야 하므로, 이러한 장치를 일반 PC에 장착하기가 주저되는 것이 사실이다.

한편, 아주 단순하면서도 자동으로 대기전력을 최소화한 컴퓨터 전원공급장치를 제공하기 위한 것으로, 대한민국 특허 제1328393호 (명칭: 대기전력이 절감되는 컴퓨터 전원공급장치) 가 제안되어 있는바, 이를 제3 종래기술로서 설명한다.

상기 제3 종래기술은, 도 2에서 보듯이, CPU(11), SIO(12), 파워 버튼(13), 칩셋(14), 리셋 버튼(15), 제1 배터리(16), LAN(18) 및 슈퍼IO(19)를 갖는 메인 보드(10); 상기 메인 보드에 전원을 공급하는 SMPS(20); 상기 SMPS의 대기전력 공급을 제어하는 마이컴(30); 상기 메인보드와 SMPS 간의 신호 및 대기전력 커넥팅을 매개하는 파워 커넥터(60); 및 상기 마이컴의 제어에 따라 대기전력 온/오프를 스위칭하는 스위칭부(40); 를 포함하여 이루어지며, 상기 마이컴(30)은 파워 전원의 대기전력(5VSB)을 상기 스위칭부(40)에 의해 제어함으로써, 메인보드에 공급되는 대기전원을 통제하는 것을 특징으로 한다.

즉, 상기 제3 종래기술의 전원공급장치는, 도 2에서 보는 바와 같이, 기존의 CPU(11), SIO(12), 파워 버튼(13), 칩셋(14), 리셋 버튼(15), 배터리(16), 리쥼 리셋(17), LAN(18), 슈퍼IO(19) 등을 갖는 메인 보드(10)와, 상기 메인 보드에 전원을 공급하는 SMPS(20), SMPS의 대기전력 공급을 제어하는 마이컴(30) 및 마이컴의 제어에 따라 대기전력 온/오프를 스위칭하는 스위칭부(40)를 포함하여 이루어진다. 미설명부호 '50'은 PC 케이스의 파워스위치이며, '60'은 메인보드와 SMPS 간의 파워 커넥터이다.

상기 제3 종래기술에서는, 파워 커넥터(60)가 메인보드(10)와 SMPS(20) 간의 신호 및 대기전력 커넥팅을 매개하는바, SMPS(20)와 상기 파워 커넥터와는 23개 핀으로 접속되어지고, 대신 하나의 핀인 +5V 대기전력선(+5VSB)은 파워 커넥터 대신 마이컴(30) 및 스위칭부(40)와 접속되어 진다는 점이 도 1의 종래의 전원공급장치와 상이하다. 상기 스위칭부(40)는, 파워스위치용 IC이거나, FET 회로로 이루어질 수 있다.

이외에도, 마이컴(30)은, SMPS(20)로부터 SMPS굳 신호(PS_ON#) 혹은 파워굳 신호(PWR_ON) 중의 어느 하나 혹은 양자 모두의 신호를 SMPS(20)로부터 수신받는다. 상기 파워굳 신호(PWR_ON)는 CPU(11) 및 칩셋(14)으로도 인가된다.

한편, 상기 마이컴(30)은 또한, 외부의 케이스 파워 스위치(50)로부터의 스위칭 신호(CASE_PWR_BTN)에 의해 대기전력 공급 개시 동작을 시작하게 되며, 이에 따라 +5V의 대기전력(+5VSB)을 상기 스위칭부(40)를 통해 5V 대기신호(P5V_STBY)로서 메인 보드(10)로 인가하게 되는바, 상기 스위칭부(40)는 상기 마이컴(30)의 제어신호(5VSB_SW)가 '온'일 경우에, 상기 SMPS(20)로부터의 +5V 대기전력(+5VSB)을 5V 대기신호(P5V_STBY)로서 메인 보드(10)로 인가하게 된다.

SMPS(20) 파워 커넥터로부터 메인보드(10) 파워 커넥터로 PC 정상동작 전력 +12V 및 -12V 라인, +5V 대기전력선 및 +3.3V 전력선, 그리고 파워굳(PWR_ON) 신호가 간다. 다만, 5V 대기전력선(5VSB)은, 스위칭 장치(40)로 가며, 다시 스위칭 장치(40)에서 메인보드 파워 커넥터로 대기전력 신호(P5V_STBY)가 간다.

더욱이, 마이컴(30)으로부터 스위칭부(40)로 대기전원 스위치 신호(5VSB_SW)가, 그리고 메인 파워 버튼(12)으로 파워 버튼 신호(MB_PWR_BTN)가 간다.

역으로, 메인보드(10) 파워 커넥터로부터 SMPS(20) 파워 커넥터로 SMPS굳(PS_ON#) 신호가 간다.

이들 동작을 더 상세히 설명하면, 먼저, 상기 제3 종래기술의 마이컴(30)은 파워 전원의 대기전력(5VSB)을 상기 스위칭부(40)에 의해 제어함으로써, 메인보드에 공급되는 전원을 통제하는데, 보통 전원이 오프되는 것은 커넥터 간의 오가는 파워굳(PWR_ON) 및/또는 SMPS굳(PS_ON#) 신호를 마이컴에서 감지하여, 전원이 오프일 경우에는 5V 대기전원을 오프해 주면 된다. 즉, 이 경우, 메인보드에 대기전력이 공급되지 않기 때문에, 컴퓨터의 전원을 켤 수 없는 것이다.

한편, PC 사용자가 케이스 파워 스위치(50)를 누르면, 이 신호에 의해 상기 제3 종래기술의 마이컴(30)이 활성화되며, 마이컴은 커넥터 간의 오가는 파워굳(PWR_ON) 및/또는 SMPS굳(PS_ON#) 신호를 감지하여, 전원이 온일 경우에는 스위칭부(40)로의 제어신호(5VSB_SW)를 턴온하여, 5V 대기전원(5VSB)이 메인보드로 인가되도록 하는 것이다. 아울러, 메인보드의 파워 버튼(13)이 온되면, SIO(12)로 입출력 개시명령이 하달되고, SIO(12)는 파워 커넥터(60)를 통해 SMPS(20)로 파워서플라이굳(PS_ON#)을 발하는바, SMPS는 상황이 정상일 경우, 파워굳(PWR_ON) 신호를 역시 커넥터(60)를 통해 메인보드(10)로 전달하면서, 메인보드 동작전원(+12V)를 활성화하는 것이다.

따라서, 상기 제3 종래기술에 의하면, 컴퓨터 기동 시스템의 대기전력에 해당하는 1W의 대기전력을 소비하지 않고, 마이컴의 대기전력에 해당하는 0.1W 정도의 대기전력만으로 스탠바이 및 컴퓨터 기동이 가능해 진다는 장점이 있다.

그런데, 시스템 전원 '온' 및 '오프' 상태만을 갖는 종래의 시스템과 달리, 최근의 PC들은 S1 내지 S5 모드를 채택하여, 다양하게 세분화된 모드를 채택하고 그에 따라 속도와 자원 활용도를 높인 가장 효율적인 시스템 동작을 하게 된다. 참고로, S0 모드는 컴퓨터 동작 모드이고, S1 모드는 프로세서가 아이들(idle) 상태로서 저전력 공급 상태이나 여전히 램에 전원이 공급되어야 하는 상태이고, S2 모드는 프로세서가 딥슬립(deep sleep)모드로서 그러나 여전히 램에 전원이 공급되는 상태이며, S3모드 (절전/대기모드)의 경우는 데이터를 메모리에 저장하고 최소 전원을 유지하는 방식이기 때문에 이 경우에도 여전히 +5V SB를 OFF하면 안 된다. 이때 DDR 메모리의 타입에 따라 조금씩 다르게 출력되지만 VDD 전원이 1.2~1.5V가 계속 유지되는바, 이때에는 메모리와 RTC등 일부에만 전원이 공급된다. 반면, S4 모드 (최대절전모드) 에서는 데이터를 하드디스크에 저장하고 시스템의 모든 전원을 끈다. 즉, 전원 OFF와 거의 동일한 상태가 된다. 이때에는 메모리의 VDD 전원은 전원 OFF 때와 같이 0V 출력된다. 따라서, VDD 신호 하나로 대기전력 차단과 관련한 체크가 가능하게 되는 것인바, 다시 정리하자면, 시스템 대기전력을 OFF 조건인 전원 OFF 및 S4 모드의 경우에는 VDD 신호는 0V이고, 대기전력 ON 조건인 시스템 동작(전원 ON 상태) 및 S3(절전/대기 모드)의 경우에는, VDD 신호는 1.2~1.5V 를 출력하게 된다.

따라서, 이와 같은 최근의 S0~S5 모드를 갖는 시스템의 경우에는, 상기 제3 종래기술의 경우에도, 이러한 대기전력을 차단하기 위해서는 전원의 상태를 모두 확인할 필요가 있는데, 종래의 방법으로는 1) SMPS 내부에 인가되는 전류를 측정하거나, 2) '파워굳' 등의 몇 가지 신호를 더 확인하여 체크하였는데, 1) 전류를 체크하는 경우 고가의 ADC(Analog to Digital Converter) 및 주변회로가 필요하여 대기전력 1W를 줄이는 비용대비 효용가치가 없으며, 2) 또한 '파워굳' 등의 신호를 통하여 체크하는 경우 하나의 신호로 모든 전원을 확인할 수 없기 때문에 여러 신호를 입력받고 전원상태를 체크하기 위하여 복잡한 구조를 가지고 있어 생산 효율성이 떨어진다는 문제점이 발생한다.

한편, 종래의 일반적인 파워온 동작에 대하여, 도 3 내지 도 7을 참조하여 설명한다.

도 3은 종래의 일반적인 파워온 동작의 개념을 설명하는 도면인바, 종래는 도 3에서 보는 바와 같이, 전원 버튼이 '온'되면, 수퍼IO(19) 내의 PS_ON 회로(19a)가 이를 인식하고, 칩셋(14)의 사우스브릿지와 통신하면서, 메인보드(10)의 SIO(12)의 20핀짜리 커넥터의 PS_ON# 단자를 활성화시켜 메인보드(10)로 파워가 인가되도록 한다.

이상의 도 3의 PS_ON 회로(19a)의 블록도의 일예가, 도 4에 상세히 도시되어 있다. 즉, 도 4에서, 전원 버튼에 해당하는 스위치(S1)가 눌려지면, '로우' 레벨로 떨어지면서, PS_ON 회로(19a)가 활성화되는바, 각종 전압이 SMPS로부터 메인 보드로 인가된다(도 5의 타이밍챠트 참조).

다른 한편, 도 6은 종래의 일반적인 파워온 동작의 개념을 설명하는 또다른 예의 도면인바, 역시 전원'온' 스위칭(PWR)이 행해지면, 칩셋(14)이 P.ON 신호를 SIO(12)로 출력하고, 다시 SIO(12)는 P.ON 신호를 메인보드의 커넥터의 PS_ON# 단자로 출력하여, 전원이 SMPS로부터 메인보드로 인가되도록 한다.

도 7은 도 6의 각 신호들의 타이밍 챠트인바, VAC가 활성화(AC 전원이 인가)되면, PS_ON# 신호가 '로우' 레벨로 떨어지면서 활성화되고, 각종 전압이 SMPS로부터 메인보드로 인가되면서, 파워굳 신호로 응답하게 된다.

즉, 종래는 도 6에서와 같이, PS_ON# 신호(SMPS 전원 On)도, +5V SB신호를 먼저 On한 후, 메인보드의 전원 '온' 스위치 단에 연결하여 사우스브리지와 Super I/O 칩셋을 통하여 SMPS에 PS_ON#신호를 발생하여, 케이블의 연결이나 개조 작업성이 좋지 않아, 결국 생산성이 낮았다.

또다른 한편, 이상의 문제점을 해결하고자, 다양한 동작 모드를 갖는 컴퓨터 시스템에서도, 아주 단순하면서도 자동으로 대기전력을 최소화한 컴퓨터 전원공급장치를 제공하기 위하여, 도 8 내지 도 10에서 보는 바와 같은 대기전력이 절감되는 컴퓨터 전원공급장치가 제안되어 특허 제1623756호로 개시된 바 있다. 이를 도 2 및 도 8 내지 도 10을 참조하여 설명한다.

도 8은 제4 종래기술에 따른 대기전력이 절감되는 컴퓨터 전원공급장치의 블록도이고, 도 9는 제4 종래기술에 따른 대기전력이 절감되는 컴퓨터 전원공급장치의 상세 회로도이며, 도 10은 제4 종래기술에 따른 대기전력이 절감되는 컴퓨터 전원공급장치의 마이컴의 동작흐름도이다.

먼저, 제4 종래기술의 발명을 도 8의 블록도로 개략적으로 설명하면, 먼저 PC 전원(50)이 '온'인지를 감지하고, 이에 연동하여 SMPS(20)에서 메인보드로 가는 ATX 파워 케이블의 PS_ON# 신호를 '로우' 레벨로 활성화하여, 5V SB 라인을 제외한 라인이 메인보드로 가도록 한다. 이때, 5V SB 라인은 메인보드로 직접 가지 않고, 마이컴(30) 및 제1 스위칭부(40) 등에 Vcc를 제공하며, 이들을 활성화하는바, 이에 따라 파워컨트롤 신호(PWR_CTRL)를 활성화하여 상기 제1 스위칭부(40)로 출력하고, 이에 응하여 상기 제1 스위칭부(40)는 파워 출력 신호(PWR_OUT)를 메인보드의 5V SB 단자로 보냄으로써, 메인보드로 모든 전원공급이 되면서 메인보드를 동작시키게 된다.

이때, 상기 마이컴(30)은, PS_ON# 신호를 SMPS(20)에 인가하여 SMPS를 턴온시키고 이에 응하여 상기 신호 및 이에 연동된 공통접지 신호가 SMPS로부터 메인보드(10)로 ATX 케이블을 통해 다른 신호 및 전원이 인가되도록 함으로써 메인보드를 동작시킬 수도 있으나, 도 8에서와 같이, 상기 마이컴(30)이 SMPS를 경유하지 않고 제2 스위칭부(41)를 통하여, PS_ON# 신호를 직접 메인보드로 인가하되, 메인보드의 파워 버튼(13) -> PS_ON 회로(19a) -> 파워커넥터(60)의 PS_ON# 단자로 인가하는 것도 가능하다.

이들 회로를, 도 9를 참조하여 더 상세히 기술하면, 마이컴(30)의 스위칭입력(SW_IN) 단자(칩의 16번 핀)를 통하여, PC 전원 '온' 스위치(50)의 온/오프 상태를 감지하게 된다.

이후, 마이컴(30)은, 공통 접지 단자를 활성화 ('하이'에서 '로우'로 감) 하여, 5V, 3.3V, 12V, 파워 굳(PWR_OK) 신호 라인 등이 모두 메인 보드의 단자로 가도록 활성화하여, 각종 파워가 SMPS로부터 메인보드로 인가되도록 한다. 아울러, PS_ON# 단자(칩의 2번 핀)를 통해 PS_ON# 신호를 SMPS(20)로 출력하고 ATX 파워 케이블을 통해 메인보드(10)의 파워 커넥터(60)의 해당 단자로 연결되도록 할 수도 있고, 혹은 도 9에서와 같이, 마이컴의 일례로 5번 단자를 통해 SW_OUT 신호를 제2 스위칭부(41)로 출력하고, 상기 스위칭 신호가 메인 보드 내의 파워 버튼# (13)을 통해 슈퍼IO(19)의 PS_ON 회로(19a)를 활성화함으로써, 결국 파워 커넥터(60)의 해당 단자로 연결되도록 할 수도 있다.

한편, 전원 제어 시그널(PWR_CTRL)은 마이컴(30)의 14번 핀을 통해 출력되어, 스위칭부(40)의 제1 및 제3 트랜지스터(Q1, Q3)를 활성화하여, 파워 출력(PWR_OUT) 신호를 메인보드(10)의 커넥터의 5V 스탠바이 신호 단자로 출력한다. 이는 최종적으로, 메모리의 기능을 포함하는 메인 보드(컴퓨터)가 동작함을 의미한다.

마지막으로, 메인보드(10)의 메모리(일례로 DDR3)로 공급되는 전압은, 감지부(70)의 제4 트랜지스터(Q4)에 의해 감지되는바, 그 결과는 파워굳(GD_PWR) 단자(마이컴 칩의 15번 핀)를 통해 마이컴으로 알려진다.

이상의 제4 종래기술의 마이컴의 동작을 도 10을 참조하여 다시 한번 상술한다.

먼저, 본 발명에서의 마이컴(30)은 시스템 대기 전원이 오프 상태인 경우에 (AC 전원이 입력되지 않는 상태에서) 진행되는바, 먼저 시스템 대기 전원이 오프 상태인가? 여부를 판단하며(S1), 그러한 경우에 PC 전원 스위치가 '온'인가? (컴퓨터 전원 스위치가 켜져 있는가?) 여부를 판단하는바(S2), 만약 그렇지 않으면 일정 시간 지연 후 피드백하여 계속해서 체크하며, '예스'인 경우에는, 다음 단계로 진행하여, 파워컨트롤 신호(PWR_CTRL)를 활성화하여 상기 스위칭부(40)로 출력하고, 이에 응하여 상기 스위칭부(40)는 파워 출력 신호(PWR_OUT)를 메인보드의 5V SB 단자로 보냄으로써, 메인보드로 모든 전원공급이 되게 하면서(S3), 동시에 파워 버튼#(13)을 활성화하고 PS_ON# 신호를 활성화하여, 메인보드를 동작시키게 된다(S4').

즉, 마이컴(30)이 PC 전원 스위치가 '온'이라는 신호를 받고, 제1 스위칭부(40)로의 파워컨트롤 신호(PWR_CTRL)를 활성화하여 상기 제1 스위칭부(40)를 통해 파워 출력 신호(PWR_OUT)를 메인보드의 5V SB 단자로 보냄으로써, 메인보드로 모든 전원공급이 되게 함과 동시에(S3), 또다른 제2 스위칭부(41)로 스위칭아웃(SW_OUT) 신호를 출력하는바, 이에 상기 제2 스위칭부(41)의 트랜지스터(Q2)가 턴온되고, 상기 메인보드의 파워버튼(13)으로 PS_ON# 신호를 인가하게 되는바, 이에 파워버튼(13) 및 메인보드의 슈퍼I/O(19)의 PS_ON 회로(19a)를 통해, 상기 커넥터(60)의 PS_ON# 단자를 활성화하여, 결국 메인보드를 동작시키게 된다(S4').

이후, 메인보드의 메모리(10a)로 공급되는 전압(V_DD)을 체크하여(S5), 일정 전압(일례로 0.7V) 미만인지 여부를 판단하여(S6), 이상이면 (이때는 램이 동작 중이므로), 5V SB 전원 '온' 상태를 그대로 유지하여 메인보드로의 파워 공급을 계속하며, 그렇지 않은 경우에는 메모리가 작동을 멈춘 것으로 인식하여, 파워컨트롤 신호(PWR_CTRL)를 비활성화하여 상기 스위칭부(40)로 출력하고, 이에 응하여 상기 스위칭부(40)는 파워 출력 신호(PWR_OUT)를 디스에이블시켜 시스템 대기전력을 '오프'시키게 된다(S7).

즉, 상기 종래기술에서 상술한 바와 같이, S3 모드 (절전/대기모드)의 경우는 +5V SB를 OFF하면 안 되며, 반면, S4 모드 (최대절전모드) 에서는 데이터를 하드디스크에 저장하고 시스템의 모든 전원을 끈다. 즉, S4 모드 및 전원 OFF인 S5 모드에서 0V 가 출력된다. 따라서, VDD 신호 하나로 대기전력 차단과 관련한 체크가 가능하게 되는 것인바, 다시 정리하자면, 시스템 대기전력을 OFF 조건인 전원 OFF 및 S4 모드의 경우에는 VDD 신호는 0V이고, 대기전력 ON 조건인 시스템 동작(전원 ON 상태) 및 S3(절전/대기 모드)의 경우에는, VDD 신호는 1.2~1.5V 를 출력하게 된다. 따라서, 상기 S5 및 S6 단계에서, 메모리로 공급되는 전압(V_DD)을 체크하여(S5), 일정 전압(Vr: 일예로 0.7V) 미만인지 여부를 판단하여(S6), 그 이상이면 5V SB 전원 '온' 상태를 그대로 유지하며, 그 미만(V_DD < Vr)이면, 시스템 대기전력을 '오프'시키는 것이다(S7).

상기 제4 종래기술은, 메모리로 공급되는 전압(V_DD)을 체크하는 비교적 간단한 방법으로 S3 및 S4 모드를 인식하고, 메모리 등의 시스템에 여전히 전원 공급이 필요한 S3 모드에서는 5V 대기 전원을 계속 공급하고, 그렇지 않은 S4 모드에서는 대기 전원을 차단하여 대시 모드에서의 전력을 절감하는 방법을 제공하되, 그것도 추가적인 케이블 공사를 하지 않고도 행할 수 있다는 장점이 있기는 하다.

그런데, S3(대기/절전모드)에서도 특정 모드 외에는, 사실 5V의 대기전원을 공급할 필요까지는 없고, 3V 정도의 대기 전원만 공급하더라도 충분한바, 상기 제4 종래기술에서는 이에 대한 대비가 없는 실정이다.

또한, 상기 종래기술들은 S3 및 S4 등의 모드 인식이, 메모리와 같이 2차적인 장치에서의 전압으로 체크하였기 때문에, 이를 체크하기 위한 별도의 장치가 필요하고, 아울러 이러한 센싱 전압의 검출 장치로부터 제어용 마이컴까지의 배선이나 별도의 케이블이 필요하며, 아울러 가능성이 아주 낮기는 하지만 시스템의 에러로 인하여 현재 모드와 메모리 등의 2차적 장치 간의 불일치의 경우에는 정확한 센싱이 되지 못하다는 문제점이 있었으며, 특히 슬립 모드에서도 메모리 등은 최소한의 전력 공급이 되어야 하는데도 불구하고 이에 대한 대책이 미흡했다.

한편, 이상의 문제점을 해결하기 위한 제5 종래기술로서 특허 제10-2516895호 (명칭: CPU 주파수 최대값 제어를 통하여 전원관리를 수행하는 에너지 절감형 컴퓨터 시스템 및 그 제어 방법) 가 개시되어 있는바, 상기 제5 종래기술에 의하면, 현재 CPU의 동작 상태에 따른 CPU 컴퓨터 메인보드의 현재 CPU의 주파수 scaling index 값 (주파수 최대값) 과 Ring down Bin 기능 (CPU의 캐쉬 클록 제어) 및 Core parking 시 parking core 개수를 제어함으로써, CPU 성능의 저하 없이도 최적으로 절전이 가능하며 나아가 주변장치도 이에 맞추어 절전을 행함으로써, 전체 컴퓨터 시스템에서 소요되는 에너지를 절감하는 것이 가능하다.

그러나, 상기 제5 종래기술의 경우, CPU의 사용율에 따라서 CPU 코어의 활성화 개수가 정해지기 때문에, 활성화되는 코어의 개수가 불필요하게 많아질 수 있고, 또 너무 빈번하게 코어의 활성화/비활성화가 변경될 수 있다.

대한민국 특허공개 제2013-0043923호 (특허출원 제2011-0108115호) 대한민국 특허 제1328393호 (명칭: 대기전력이 절감되는 컴퓨터 전원공급장치) 대한민국 특허 제1623756호 (명칭: 시스템 메모리 전원을 활용한 대기전력 차단장치의 대기전력 차단 방법) 대한민국 특허 제1815239호 (명칭: 스위칭 소자를 이용한 컴퓨터 시스템의 대기전력 최적화 장치 및 방법) 대한민국 특허 제10-2516895호 (명칭: CPU 주파수 최대값 제어를 통하여 전원관리를 수행하는 에너지 절감형 컴퓨터 시스템 및 그 제어 방법)

본 발명은, 상기 종래기술들의 문제점, 특히 상기 제5 종래기술의 문제점을 해결하기 위한 것으로, 일정 조건 하에서 최소한의 코어만을 남기고 모두 비활성화한 최대 코어 파킹 상태에서 (극단적으로 싱글코어 상태 하에서), 특정 작업이 CPU에 높은 부하를 주더라도 파킹된 코어를 활성화하는 대신 현재 활성화 상태인 코어의 클록 주파수를 일반적인 상태보다 오버클록시킴으로써, 결국 최종 소비되는 에너지를 절약하기 위한 에너지 절감형 컴퓨터 시스템을 제공하기 위한 것이며, 나아가 그러한 CPU 코어 클록 속도 변화를 통하여 절전을 행하는 에너지 절감형 컴퓨터 시스템의 제어 방법을 제공하기 위한 것이다.

추가적으로, 본 발명에서는, 캐시 메모리를 비롯한 메모리 액세스를 최적화 함으로써, 전체 컴퓨터 시스템에서 소요되는 에너지를 더욱 절감하기 에너지 절감형 컴퓨터 시스템의 제어 방법을 제공하는 것을 추가적인 목적으로 한다.

상기의 목적을 달성하기 위한 본 발명의 일 측면에 따른 CPU 코어 클록 속도 변화를 통하여 절전을 행하는 에너지 절감형 컴퓨터 시스템은, CPU(11), 칩셋(14), 시스템 메모리(16), 펌웨어(17), 및 OS(10c)를 포함하는 메인 보드(10); 커넥터를 통해 상기 메인 보드와 접속되는 SMPS(20); 그리고 각종 주변 장치들; 을 포함하는 컴퓨터 시스템으로서, 상기 CPU(11)는, PMC(Performance Monitoring Counters) 기능을 사용하여 CPU 사용율 정보를 파악하고, DTS(Digital Thermal Sensors) 및 기타 센서들을 통해 CPU 온도와 전류/전압 및 CPU 클록 속도 등의 CPU 상태 정보를 파악하며, PCU(Power Control Unit) 를 통해 워크로드의 요구 및 상기 CPU 상태 정보를 바탕으로 터보부스트(Turbo Boost)의 활성화 조건이 만족되는지 여부를 파악하게 되는 CPU 상태 모니터링부(11a)와, CPU 사용율을 체크하고 CPU 워크로드를 분석하여, 일부 프로세서 코어를 파킹하거나 반대로 파킹된 코어를 활성화하여 주도록 하는 코어 파킹 및 터보 부스트 모듈(11b)을 포함하며, 상기 메인 보드(10)는, 다컴 에너지 세이버(Dacom Energy Saver) 장치(19)가 더 구비되어, 활성코어가 일정 기준치 이상 및 고 부하상태에서 사용 시 터보 부스트(Turbo boost) 기능의 활성화 조건이 만족되면, CPU 활성코어의 클록 속도를 올려서 작업성능을 극대화하고, 코어 파킹을 최대한 유지함으로 절전을 행하게 되는 것을 특징으로 한다.

바람직하게는, 상기 다컴 에너지 세이버 장치(19)는, CPU(11) 내의 CPU 상태 모니터링부(11a)로부터의 CPU 사용율 정보, CPU 온도와 전류/전압 및 CPU 클록 속도 등을 CPU 상태 정보를 받아들이는 인식부(19a)와, 상기 인식부(19a)에서 인식한 하고, CPU 상태 정보를 토대로 가 여부를 평가하게 되는 평가부(19b)와, 활성 코어가 고 부하상태인가 여부 및 터보 부스트 활성화 조건인 만족되는 경우에 CPU 활성코어의 클록 속도를 올려서 오버클록을 행하게 되는 절전 제어부(19c)로 구성되는 것을 특징으로 한다.

또한 바람직하게는, 상기 시스템은, 메모리 사용빈도에 따라 메모리 클록을 낮춤으로 에너지 절감을 행하되, 메모리 사용빈도 변화가 제1 일정치 미만일 경우에는, 메모리 클록을 중간 수준의 메모리 주파수(F_mid)로 낮추고, 메모리 사용빈도 변화가 상기 제1 일정치 보다 더 작은 제2 일정치 미만인 경우에는, 메모리 클록을 최저 수준의 메모리 주파수(F_low)로 낮추도록 하여, 메모리(16)에서 소비되는 전력 절전을 행도록 하는 것을 특징으로 한다.

한편, 상기의 목적을 달성하기 위한 본 발명의 다른 측면에 따른 CPU 코어 클록 속도 변화를 통하여 절전을 행하는 에너지 절감형 컴퓨터 시스템의 제어 방법은, 상기 CPU 코어 클록 속도 변화를 통하여 절전을 행하는 에너지 절감형 컴퓨터 시스템의 제어 방법으로서, (a) 컴퓨터 시스템이 시작되어, SMPS(20)로부터 시스템 전체에 대기전원(5VSB) 및 메인 보드의 각종 소자들에 모든 동작 전원이 공급되면(S1), 상기 다컴 에너지 세이버 장치(19)를 활성화하게 되는 단계(S2); (b) 상기 (a) 단계 이후, 응용 프로그램이 실행되는지 여부? 를 확인하는 단계(S3); (c) 상기 (b) 단계에서의 판단 결과, 응용 프로그램이 실행 중인 것으로 판단되면, "메모리 액세스 최적화" 서브루틴을 실행하게 되는 단계(S10); (d) 상기 (c) 단계에서의 판단 결과, 응용 프로그램이 실행 중인 것으로 판단되는 경우, 혹은 상기 (c) 단계 이후, CPU 상태 정보를 입수하는 단계(S31); (e) 상기 (d) 단계 이후, CPU 사용율이 기 설정된 제1 기준치 미만인지 여부를 체크하게 되는 단계(S32); (f) 상기 (e) 단계에서의 판단 결과, CPU 사용율이 상기 제1 기준치 미만인 경우에는, CPU 최대 코어 파킹을 실행하게 되는 단계(S33); (g) 상기 (f) 단계 이후, CPU 코어 전압을 단계별로 감소시킴으로써 1차 절전을 행하게 되는 단계(S34); (h) 상기 (g) 단계 이후, CPU 코어 전류가 제1 임계값 이상이거나 CPU 온도가 제2 임계값 이상인지? 여부를 체크하는 단계(S35); (j) 상기 (e) 단계에서의 판단 결과, CPU 코어 전류가 제1 임계값 미만이고 CPU 온도가 제2 임계값 미만인 경우에는, 상기 (g) 단계로 리턴하는 단계; (k) 상기 (e) 단계에서의 판단 결과, CPU 코어 전류가 제1 임계값 이상이거나 CPU 온도가 제2 임계값 이상인 경우에는, 활성 코어의 사용율이 제2 기준치 이상인지? 여부를 체크하게 되는 단계(S36); (m) 상기 (k) 단계에서의 판단 결과, 활성 코어의 사용율이 제2 기준치 미만인 경우에는, 상기 (d) 단계로 리턴하여 반복해서 수행하는 단계; 및 (n) 상기 (k) 단계에서의 판단 결과, 활성 코어의 사용율이 제2 기준치 이상인 경우에는, "오버클록을 활용한 컴퓨터 절전" 서브루틴(S40)을 수행하게 되는 단계; 를 포함하는 것을 특징으로 한다.

바람직하게는, 상기 "오버클록을 활용한 컴퓨터 절전" 서브루틴(S40)은, (n1) 반복 회수 체크용 파라미터(T)를 초기화하는 단계(S41); (n3) 상기 (n1) 단계 이후, 파킹 중이 아닌 활성 코어가 고 부하 상태이면서 터보 부스트 활성화 조건이 만족되는지? 여부를 판단하게 되는 단계(S43); (n4) 상기 (n3) 단계에서의 판단 결과, 터보 부스트 활성화 조건이 만족되는 경우에는, 클록 속도를 높이는 허용치의 일정 비율씩 올려서 오버클록을 실행하게 되는 단계(S44); (n5) 상기 (n4) 단계 이후, ① 오버클록 속도가 기 설정된 제3 임계값 이상인지? 혹은 ② CPU 온도가 상기 제2 임계값 이상인지? 여부를 체크하게 되는 단계(S45); (n6) 상기 (n5) 단계에서의 판단 결과, 오버클록 속도가 상기 제3 임계값 이만이고 CPU 온도가 상기 제2 임계값 미만인 경우에는, 상기 (n4) 단계로 리턴하고, 오버클록 속도가 상기 제3 임계값 이상이거나 CPU 온도가 상기 제2 임계값 이상인 경우, 및 상기 (n3) 단계에서의 판단 결과 터보 부스트 활성화 조건이 만족되지 않는 경우에는, 코어 전압을 단계별로 증가시키면서 상기 반복 회수 체크용 파라미터(T)를 인크리먼트하는 단계(S46); (n7) 상기 (n6) 단계 이후, 상기 반복 회수 체크용 파라미터(T)가 기준치 이상인지? 여부를 체크하는 단계(S47); 및 (n9) 상기 (n7) 단계에서의 판단 결과, 상기 반복 회수 체크용 파라미터(T)가 기준치 이상인 경우에, 오버클록을 해제하고 CPU의 코어파킹도 중간 수준으로 완화한 다음(S49), 상기 (a) 단계 다음으로 리턴하는 단계; 를 포함하는 것을 특징으로 한다.

삭제

가장 바람직하게는, 상기 "오버클록을 활용한 컴퓨터 절전" 서브루틴(S40)은, (n8) 상기 (n7) 단계에서의 판단 결과, 상기 반복 회수 체크용 파라미터(T)가 기준치 미만인 경우에, CPU 코어 전류가 제1 임계값 이상이거나 CPU 온도가 제2 임계값 이상인지? 여부를 체크하는 단계(S48); 및 (n10) 상기 (n8) 단계에서의 판단 결과, CPU 코어 전류가 제1 임계값 이상이거나 CPU 온도가 제2 임계값 이상인 경우에는, 상기 (n6) 단계로 리턴하는 단계; 를 더 포함하며, 상기 (n8) 단계에서의 판단 결과, CPU 코어 전류가 제1 임계값 미만이고 CPU 온도가 제2 임계값 미만인 경우에는, 상기 "오버클록을 활용한 컴퓨터 절전" 서브루틴(S40)을 종료하는 것을 특징으로 한다.

또한 바람직하게는, (p) 상기 (n) 단계 이후, 메모리 액세스를 모니터링하는 단계(S51); (q) 상기 (p) 단계 이후, 메모리 사용빈도 변화가 제1 일정비율 미만인가? 여부를 판단하게 되는 단계(S52); (r) 상기 (q) 단계에서의 판단 결과, 메모리 사용빈도 변화가 제1 일정비율 이상인 경우에는 상기 (d) 단계로 리턴하고, 메모리 사용빈도 변화가 제1 일정비율 미만인 경우에는 메모리 클록을 중간 수준의 메모리 주파수(F_mid)로 낮추게 되는 단계(S53); (s) 상기 (r) 단계 이후, 메모리 사용빈도 변화가 상기 제1 일정비율 보다 더 작은 제2 일정비율 미만인지? 여부를 체크하는 단계(S54); 및 (t) 상기 (s) 단계에서의 판단 결과, 메모리 사용빈도 변화가 제2 일정비율 이상인 경우에는 상기 (p) 단계로 리턴하고, 메모리 사용빈도 변화가 제2 일정비율 미만인 경우에는 메모리 클록을 최저 수준의 메모리 주파수(F_low)로 낮추게 되는 단계(S55); 를 더 포함하는 것을 특징으로 한다.

또한 바람직하게는, 상기 "메모리 액세스 최적화" 서브루틴(S10)은, (c1) 메모리 사용 패턴 DB를 로딩하는 단계(S11); (c2) 상기 (c1) 단계 이후, 입력패턴과 동일한 흐름이 존재하는가? 여부를 체크하는 단계(S12); (c3) 상기 (c2) 단계에서의 판단 결과, 입력패턴과 동일한 흐름이 존재하는 경우에는, 메모리 사용 패턴 DB에 기반하여 데이터 처리를 행하는 단계(S21); (c4) 상기 (c3) 단계 이후, 메모리 데이터 미스(MISS)인지? 여부를 판단하는 단계(S22); (c5) 상기 (c4) 단계에서의 판단 결과, 미스가 아닌 경우에는 작업 완료 여부를 판단하여(S31), 작업이 완료된 경우에는 상기 "메모리 액세스 최적화" 서브루틴(S10)을 종료하는 단계; (c6) 상기 (c2) 단계에서의 판단 결과, 입력패턴과 동일한 흐름이 존재하지 않는 경우, 및 상기 (c4) 단계에서의 판단 결과, 메모리 데이터 미스(MISS)인 경우에는, 연속적인 메모리 주소에 대한 접근인지? 여부를 판단하는 단계(S13); (c7) 상기 (c6) 단계에서의 판단 결과, 연속적인 메모리 주소에 대한 접근인 경우에는 다음 주소의 데이터를 미리 로딩하는 단계(S14); (c8) 상기 (c3) 단계 이후, 메모리 데이터 미스(MISS)인지? 여부를 판단하는 단계(S15); (c9) 상기 (c8) 단계에서의 판단 결과, 메모리 데이터 미스가 아닌 경우에는 현재 사용된 사용 패턴으로 사용 패턴 dB를 업데이트하고 난 이후(S20), 상기 "메모리 액세스 최적화" 서브루틴(S10)을 종료하는 단계; (c10) 상기 (c6) 단계에서의 판단 결과, 연속적인 메모리 주소에 대한 접근이 아닌 경우, 및 상기 (c8) 단계에서의 판단 결과, 메모리 데이터 미스(MISS)인 경우에는, 고정된 간격으로의 메모리 접근인지? 여부를 판단하는 단계(S16); (c11) 상기 (c10) 단계에서의 판단 결과, 고정된 간격으로의 메모리 접근인 경우에는 해당 간격을 고려하여 데이터를 미리 로딩하는 단계(S17); (c12) 상기 (c11) 단계 이후, 메모리 데이터 미스(MISS)인지? 여부를 판단하는 단계(S18); (c13) 상기 (c12) 단계에서의 판단 결과 메모리 데이터 미스(MISS)인 경우에, 및 상기 (c10) 단계에서의 판단 결과 고정된 간격으로의 메모리 접근이 아닌 경우에는, 일반 메모리 사용 패턴으로 리턴하는 단계(S19); 및 (c14) 상기 (c13) 단계 이후, 및 상기 (c12) 단계에서의 판단 결과 메모리 데이터 미스가 아닌 경우에는, 현재 사용된 사용 패턴으로 사용 패턴 dB를 업데이트하고 난 이후(S20), 상기 "메모리 액세스 최적화" 서브루틴을 종료하는 단계; 를 포함하는 것을 특징으로 한다.

본 발명에 따른 CPU 코어 클록 속도 변화를 통하여 절전을 행하는 에너지 절감형 컴퓨터 시스템 및 그 제어 방법에 따르면, 최대 코어 파킹 상태에서 (극단적으로 싱글코어 상태 하에서), 특정 작업이 CPU에 높은 부하를 주더라도, 파킹된 코어를 활성화하는 대신 현재 활성화 상태인 코어의 클록 주파수를 일반적인 상태보다 오버클록시킴으로써, 결국 최종 소비되는 에너지를 더욱 절약하는 것이 가능하며, 나아가 메모리 액세스를 최적화함으로써, 전체 컴퓨터 시스템에서 소요되는 에너지를 더욱 절감하는 것이 가능하다.

상기 목적 및 효과 외에 본 발명의 다른 목적 및 이점들은 첨부한 도면을 참조한 실시예에 대한 상세한 설명을 통하여 명백하게 드러나게 될 것이다.

도 1은 종래의 컴퓨터 전원공급장치의 개념도.
도 2는 제3 종래기술에 따른 대기전력이 절감되는 컴퓨터 전원공급장치의 블록도.
도 3은 종래의 일반적인 파워온 동작의 개념을 설명하는 도면.
도 4는 도 3의 PS_ON 회로(19a)의 블록도.
도 5는 도 3의 각 신호들의 타이밍 챠트.
도 6은 종래의 일반적인 파워온 동작의 개념을 설명하는 또다른 예의 도면.
도 7은 도 6의 각 신호들의 타이밍 챠트.
도 8은 제4 종래기술에 따른 대기전력이 절감되는 컴퓨터 전원공급장치의 블록도.
도 9는 제4 종래기술에 따른 대기전력이 절감되는 컴퓨터 전원공급장치의 상세 회로도.
도 10은 제4 종래기술에 따른 대기전력이 절감되는 컴퓨터 전원공급장치의 마이컴의 동작흐름도.
도 11은 본 발명의 최적 실시예에 따른 컴퓨터 시스템의 블록도.
도 12는 본 발명의 최적 실시예에 따른 컴퓨터 시스템의 주요 구성요소들의 연결상태를 보여 주는 구성도.
도 13 내지 도 15는 본 발명의 최적 실시예에 따른 컴퓨터 시스템의 동작 방법을 나타내는 흐름도로서,
도 13은 전체적인 메일 플로우챠트이고,
도 14는 도 13에서의 "오버클록 활용 컴퓨터 절전" 서브루틴의 상세 플로우챠트이며,
도 15는 도 13에서의 "메모리 액세스 최적화" 서브루틴의 상세 플로우챠트이다.

이하에서는, 첨부도면을 참고하여 본 발명에 따른 바람직한 실시예들을 상세하게 설명하기로 한다.

도 11은 본 발명의 최적 실시예에 따른 컴퓨터 시스템 구성도이고, 도 12는 본 발명의 최적 실시예에 따른 컴퓨터 시스템의 주요 구성요소들의 연결상태를 보여 주는 구성도이며, 도 13 내지 도 15는 본 발명의 최적 실시예에 따른 컴퓨터 시스템의 동작 방법을 나타내는 흐름도로서, 도 13은 전체적인 메일 플로우챠트이고, 도 14는 도 13에서의 "오버클록 활용 컴퓨터 절전" 서브루틴의 상세 플로우챠트이며, 도 15는 도 13에서의 "메모리 액세스 최적화" 서브루틴의 상세 플로우챠트이다.

다만, 첨부된 도면은 본 발명의 내용을 보다 쉽게 개시하기 위하여 설명되는것일 뿐, 본 발명의 범위가 첨부된 도면의 범위로 한정되는 것이 아님은 당해 기술 분야의 통상의 지식을 가진 자라면 용이하게 알 수 있을 것이다.

(본 발명의 최적 실시예에 따른 컴퓨터 시스템)

우선, 본 발명의 최적 실시예에 따른 CPU 코어 클록 속도 변화를 통하여 절전을 행하는 에너지 절감형 컴퓨터 시스템에 대하여, 도 11 및 도 12를 참조하여 설명한다.

먼저, 본 발명에 따른 컴퓨터 시스템은, 도 11 에서 보는 바와 같이, CPU(11), 슈퍼IO(12), 파워온 스위치(13), 칩셋(14), PCI(15, 15', 15"), 시스템 메모리(16), 펌웨어(17), LAN(18, 18') 및 OS(10c)와 DVI드라이버(10b) 등을 포함하는 메인 보드(10); 5VSB 보조 커넥터(21)를 통해 상기 메인 보드와 접속되는 SMPS(20); ; 그리고 각종 주변 장치들; 을 포함하여 이루어진다.

한편, 상기 메인 보드(10)와 파워서플라이(SMPS)(20) 사이에는, 칩셋에 의해 스위칭되면서 5VSB 대기전원을 슈퍼IO(12)에 공급하는 스위칭기능 레귤레이터(50)를 포함하는 대기전원 공급부가 개재되어, 메인보드로의 대기전원을 공급하게 된다.

추가적으로, 상기 칩셋(14)은, LAN(18, 18') 및 PCIe 장치(15, 15', 15") 외에도, USB 2.0 (71), USB 3.1 (72), 오디오 코덱(73) 및 SATA 3.0 인터페이스(74)와도 접속되어 진다.

특히, 본 발명에서는, 도 11 및 도 12에서 보는 바와 같이, 다컴 에너지 세이버(Dacom Energy Saver) 장치(19)가 구비되어, 본 발명에 따른 절전 동작을 행하게 되는바, 먼저 CPU(11) 내의 CPU 상태 모니터링부(11a)에서, PMC(Performance Monitoring Counters) 기능을 사용하여 CPU 사용율 정보를 파악하고, DTS(Digital Thermal Sensors) 및 기타 센서들을 통해 CPU 온도와 전류/전압 및 CPU 클록 속도 등을 파악하며, PCU(Power Control Unit) 를 통해 워크로드의 요구, 현재 온도, 전력 사용량 등의 정보를 바탕으로 터보부스트(Turbo Boost)의 활성화 조건이 만족되는지 여부 및 주파수/전압 조절 결정 조건을 파악하게 된다.

참고로, CPU는 내부적으로 PMC라고 불리는 성능 모니터링 카운터를 가지고 있고, 이 카운터들은 다양한 이벤트, 예를 들면 캐시 미스, 분기 예측 실패 등을 모니터링하는바, PMC의 데이터는 CPU가 현재 얼마나 바쁜지, 또는 어떤 유형의 워크로드를 처리하고 있는지를 나타낸다. 또한, DTS는 CPU 내의 각 코어의 온도를 모니터링하는바, 이러한 온도가 TDP의 안전한 범위 내에 있는지 확인하는 데 사용된다.

한편, CPU(11)의 코어 파킹 및 터보 부스트 모듈(11b)에서는, CPU 사용율을 체크하고 CPU 워크로드를 분석하며, 이를 기초로 일부 프로세서 코어를 파킹하거나 반대로 파킹된 코어를 활성화하여 주도록 한다.

일례로, 일부 코어를 파킹한 상태에서 활성코어의 사용율이 90% 를 초과하게 되면, 제5 종래기술을 비롯하여 종래의 기술에서는 코어파킹이 풀려서 (파킹된 코어를 활성화하여) 부하를 분산시켜 주는 것이 일반적이지만, 본 발명에서는, 활성코어가 90% 이상 및 고 부하상태에서 사용 시 터보 부스트(Turbo boost) 기능을 활성화하여 오버클록을 행함으로써 작업성능을 극대화하고, CPU 코어 클록 속도 변화를 통하여 최대 절전을 행하게 되는 것이다. 즉, 일시적인 오버 부하의 경우, 코어파킹을 푸는 것보다 오버클록으로 코어파킹을 유지하는 것이 훨씬 에너지 절감에 효율적이다.

일례로, 현재 활성 코어가 고부하 상태 (90% 초과) 인 경우, Turbo boost 조건이 만족되면, Over clock 하게 되며 (100Mhz씩 최대 1Ghz까지 올리게 되며), 다만, CPU 온도가 온도 한계값 (일례로 65 °C) 에 다다르거나 전류 한계값 (일례로 20A) 에 다다르게 되면, 이때에는 CPU 보호를 위해 코어파킹을 풀어주어야 한다.

물론, 이상의 한계값이나 구체적인 조건들은 메인보드에 따라 다 달라질 것이며, 또한 전원단을 어떻게 설계했느냐에 따라서도 달라지는바, 경우에 따라서는 도 12의 환경설정 dB(10g)에 환경설정값으로 지정할 수도 있다.

참고로, 터보 부스트(Turbo boost) 활성화 조건은, CPU가 안정적인 온도와 전력 범위 내에 있고, 추가적인 성능이 필요할 때만 활성화되며, CPU 온도가 너무 높다면, Turbo Boost는 활성화되지 않는다. 코어 중 일부만 사용되는 경우, 사용되지 않는 코어는 "쉬게" 되며, 사용 중인 코어의 클록 속도가 높아질 수 있다. 극단적으로, 하나의 코어만 활성화된 싱글코어 상태에서는, 최대 절전이 행하여지게 되는바, 상기 터보 부스트 조건이라면, 워크로드가 다소 더 올라가더라도 오버클록을 통해 하나의 활성 코어를 제외한 모든 코어는 그대로 파킹 상태를 유지하게 된다.

그리고, 이러한 오버클록의 판단 및 실행은, 도 11 및 도 12의 다컴 에너지 세이버 장치(19)에 의해 수행되는바, 먼저 인식부(19a)에서 CPU의 상태 레지스터 값을 인식하고, 이를 토대로 평가부(19b)에서는 활성 코어가 고 부하상태인가 여부 및 터보 부스트 활성화 조건인 만족되는가 여부를 평가하게 되고, 절전 제어부(19c)에서는 CPU 활성코어의 클록을 일례로 허용치의 10% 씩 (혹은 일례로 100Mhz 씩) 클록 속도를 올려서 오버클록을 행하게 된다. 물론, 오버클록 실행 중에도 상기 모니터링부(11a)에서는 내부 온도 센서와 전력 소비 모니터링 회로를 사용하여 현재의 온도와 전력 소비를 확인하게 되며, 이 정보는 Turbo Boost가 안전하게 활성화되는지 여부 및 필요에 따라 클록 속도를 추가적으로 높이거나 낮추어 안전한 작동을 보장하도록 하고, 워크로드의 요구가 감소하거나 온도나 전력 조건이 맞지 않을 경우에는 터보 부스트를 해제하고 중간 정도로 코어파킹을 풀어주어야 한다.

혹은, CPU 내의 모니터링부(11a)는 현재의 워크로드를 평가하여 워크로드가 높아져 성능 향상이 필요한지 확인하고, 한편으로는 DTS 기능에 의해 코어의 현재 온도를 모니터링하면서, 이와 동시에 전력 관리 회로는 CPU의 전력 사용량을 모니터링하고, PCU(Integrated Power Control Unit)는 다양한 센서로부터 정보를 받아 Turbo Boost가 안전하게 활성화될 수 있는지 확인한 후, PCU는 CPU 온도, 전력 사용량, 그리고 TDP(thermal design power)와 같은 값을 평가함으로써, 그리고 PCU는 또한 CPU에 얼마나 많은 코어가 활성화되어 있는지 확인함으로써, 일부 코어만 활성화 상태인 경우에, 조건이 만족된 경우, PCU는 내부 회로에 명령을 내려, CPU의 전압과 주파수를 모두 조정함으로써 절전을 극대화할 수 있다. 이후, Turbo Boost는 계속해서 내부 센서의 데이터를 모니터링하며, 필요에 따라 주파수를 다시 조절하게 되는바, 예를 들어, CPU 온도가 너무 높아지면, Turbo Boost는 주파수를 다시 낮추어 온도를 안전한 범위로 유지하거나, 혹은 워크로드가 감소하거나 센서가 일정한 조건 위반을 감지하면, PCU는 CPU의 클록 속도를 원래의 상태로 돌려놓게 된다.

다른 한편, CPU의 성능 및 워크로드는 메모리 (특히 캐시) 액세스와 밀접한 관련이 있는바, 따라서 CPU의 부하 상태 및 오버클록을 통한 절전 동작은 메모리 액세스 정책이 최적화되어 있을 때에 효율이 극대화된다. 예를들어, PMC가 연속적인 분기 예측 실패나 높은 캐시 미스율을 보고하면, 이는 CPU가 많은 양의 복잡한 작업을 수행하고 있음을 나타낼 수 있으며, CPU 사용률이 높거나, 멀티스레딩 작업이 많이 수행되는 경우에도 Turbo Boost가 활성화될 가능성이 높아진다. 이에 대해서는 도 15를 참조하여 후술한다.

더욱이, 메모리 사용빈도에 따라 메모리 클록을 낮춤으로 에너지 절감이 가능한바, 메모리 사용빈도 변화가 제1 일정치 (일례로 10 %) 미만일 경우에는, 메모리 클록을 중간 수준의 메모리 주파수(F_mid)(일례로 DDR4 1.6Ghz 기준으로 했을 때의 최대치의 75%인 1.2Ghz) 로 낮추고, 메모리 사용빈도 변화가 더 작아지면 (일례로 5 % 미만일 경우에는), 메모리 클록을 최저 수준의 메모리 주파수(F_low)(일례로 최대치의 50%인 0.8Ghz) 로 낮추도록 하여, 메모리(16)에서 소비되는 전력 절전을 행할 수도 있다.

부가적으로, 상기 칩셋(14) 내의 'DEVTRAP_STS 레지스터'(14a)는, PCI의 다양한 I/O 장치, 키보드 컨트롤러 액세스 또는 PCI의 오디오 기능을 모니터링할 수 있다. 예를들어 상기 'DEVTRAP_STS 레지스터'의 시스템 비트가 설정되어 있으면, 주변장치의 활성화 call 상태인 것으로 파악하나, 상기 'DEVTRAP_STS 레지스터'의 시스템 비트가 설정되지 않으면, 주변장치가 비동작 상태인 것으로 파악하여, 후자의 경우, 본 발명의 시스템에서는, 주변기기 call 활성화 여부를 확인할 수 있는 'DEVTRAP_STS 레지스터' 값을 상기 칩셋(14) 내의 'DEVTRAP_STS 레지스터'(14a)로부터 받으며, 비활성 PCI장치의 절전모드로 진입하도록 제어함으로써, 추가적인 절전을 행하도록 한다.

정리하자면, i) 기존의 코어 파킹(Core Parking)은 멀티코어 프로세서에서 특정 코어를 비활성화하는 기능으로서, 비활성화된 코어는 전력을 거의 소모하지 않으므로, 전체 프로세서의 전력 소모가 감소할 수 있다. 즉, 일부 코어를 비활성화하면 전체 CPU 성능이 감소할 수 있지만, 모든 코어를 사용할 필요가 없는 작업에서는 전력 효율성이 향상된다. 다만, 너무 잦은 코어 파킹과 풀림은 오히려 CPU 전체 성능을 떨어뜨릴 수 있고, 절전 효율 또한 반감시킬 수 있다.

ii) 한편, 터보 부스트(Turbo Boost) 기능은 CPU 코어가 추가적인 성능이 필요할 때 일시적으로 클록 속도를 높이는 기능으로서, 특정 코어(들)의 주파수를 TDP 및 온도 한도 내에서 일시적으로 높일 수 있는바, 전체 CPU가 일시적으로 더 많은 전력을 사용하지만, 짧은 시간 동안 더 빠르게 작업을 완료하므로 대체로 효율적이다.

iii) 따라서, 터보 부스트 기능과 코어 파킹을 동시에 사용하면, 작업 부하가 적을 때에 코어 파킹을 통해 일부 코어를 비활성화하여 전력 소모를 줄일 수 있고, 반면 높은 성능이 요구될 때에는 터보 부스트 기능을 사용하여 활성화된 코어의 주파수를 높여 성능을 향상시킬 수 있다. 본 발명에서는, 이와 같이, 동시에 두 기능을 활용하여, 전력 효율성과 성능 사이에서 균형을 맞출 수 있게 된다.

(본 발명의 최적 실시예에 따른 컴퓨터 시스템의 제어 방법)

이제, 본 발명의 최적 실시예에 따른 CPU 코어 클록 속도 변화를 통하여 절전을 행하는 에너지 절감형 컴퓨터 시스템의 제어 방법에 대하여, 도 13 내지 도 15를 주로 참조하고, 도 11 및 도 12를 보조적으로 참조하여 설명한다.

도 13에서 보는 바와 같이, 유저가 파워 온 스위치(13)를 눌러 전원이 'ON'되고 컴퓨터 시스템이 시작되면, SMPS(20)로부터 시스템 전체에 대기전원(5VSB)이 공급되고, SMPS의 ATX 파워 커넥터를 통해 메인 보드의 각종 소자들에 모든 동작 전원 (3V, 5V, 12V 등)을 공급하게 되는바(S1), 먼저 시스템은 다컴 에너지 세이버(Dacom Energy Saver) 장치(19)를 활성화하게 된다(S2).

이후, 응용 프로그램이 실행되는지 여부? 를 확인하여(S3), 실행 중인 것으로 판단되면, "메모리 액세스 최적화" 서브루틴을 실행하게 되는바(S10), 이에 대해서는 추후 도 15를 참조하여 상술한다. 상기 "메모리 액세스 최적화" 서브루틴(S10) 실행 이후, 및 상기 S3 단계에서의 판단 결과 응용 프로그램이 실행 중이 아닌 것으로 판단되는 경우에는 "메모리 액세스 최적화" 서브루틴(S10) 실행 없이 곧바로 CPU 상태 정보 (CPU 사용율/전류, 온도변화 정보) 를 입수하여(S31), CPU 사용율이 일정 수준 (일례로 15%) 미만인지 여부를 체크하게 되며(S32), 일정 수준의 제1 기준치(15%) 이상이면 반복하여 체크하고, 제1 기준치(15%) 미만이면 CPU 최대 코어 파킹 단계(S33)를 실행하게 된다 (일례로 싱글코어로 실행하게 되나, 다만, 반드시 싱글코어여야만 하는 것은 아니며, 컴퓨터 시스템에 따라 병렬 처리가 주 목적인 컴퓨터 시스템의 경우에는 더블코어가 실행되도록 할 수도 있으며, 시스템에 따라 달라질 수 있다).

이후, CPU 코어 전압을 단계별로 (일례로 10mV 씩) 감소시킴으로써 본 발명의 1차 절전을 행하게 되며(S34), 이후 CPU 코어 전류 및 온도의 적어도 하나가 임계값 이상인지? 여부를 체크하는바(S35), 그렇지 않은 경우에는 (일례로 CPU 코어 전류가 제1 임계값인 20A 미만이고 CPU 온도도 제2 임계값인 65℃ 미만인 경우에는), 상기 S34 단계로 진행하여 CPU 코어 전압을 더욱 단계별로 (일례로 10mV 씩) 감소시키며, 반면, 상기 S35 단계에서의 판단 결과 그러한 경우에는 (일례로 CPU 코어 전류가 제1 임계값인 20A 이상이거나 CPU 온도가 제2 임계값인 65℃ 이상인 경우에는), 활성 코어의 사용율이 제2 기준치 (일례로 90%) 이상인지? 여부를 체크하게 된다(S36).

그리하여, 상기 S36 단계에서의 판단 결과, 그렇지 않은 경우에는 상기 S31 단계로 리턴하여 반복해서 수행하고, 그러한 경우에는 비로소 본 발명의 핵심인 "오버클록을 활용한 컴퓨터 절전" 서브루틴(S40)을 수행하게 된다.

상기 "오버클록을 활용한 컴퓨터 절전" 서브루틴(S40)을 도 14를 참조하여 상술하면, 먼저, 상기 CPU 상태 모니터링부(11a)에서 행한 CPU 상태 모니터링 값을 상기 인식부(19a)에서 인식하여(S41), 평가부(19b)에서 터보 부스트 조건의 만족 여부를 평가하도록 한다. 이때, 반복 회수 체크용 파라미터(T)를 초기화한다.

상기 S41 단계 이후, 평가부(19b)에서 '활성 코어가 고 부하 상태인가?' 여부를 체크하여(S42), 그렇지 않으면 반복해서 체크하고, 그러한 경우에는 터보 부스트 활성화 조건이 만족되는지? 여부를 판단하게 된다(S43). 즉, CPU의 현재의 전력 및 전류 소모를 평가하여 TDP(Thermal Design Power) 한도 내에서 얼마나 많은 클록 속도 증가가 가능한지 판단하고, CPU의 내부 온도 센서는 실시간으로 다양한 온도 포인트에서의 온도를 모니터링하여 CPU 온도가 안전한 범위 내에 있는지를 평가하며, 상기 조건 (워크로드, 전력/전류, 온도) 이 모두 만족될 경우, CPU는 클록 속도를 높여 성능을 향상시키게 되는 것이다.

이제, 상기 S43 단계에서의 판단 결과, 터보 부스트 활성화 조건이 만족되는 경우에는, CPU는 클록 속도를 높이는 오버클록을 실행하게 되는바(S44), 예를들어 클록 속도를 10% (일례로 100Mhz) 높이게 되며, 다시 안정성 유지를 위해 ① 오버클록 속도가 기 설정된 제3 임계값 (일례로 최대 허용치가 3.5 ~ 4 Ghz인 CPU에서 3.8 Ghz) 이상인지? 혹은 ② CPU 온도가 상기 제2 임계값 (일례로 65℃) 이상인지? 여부를 체크하게 되는바(S45), 그 중 두 가지 조건 모두 충족되지 않으면, 아직 여유가 있으므로 다시 상기 S44 단계 및 S45 단계를 반복해서 수행함으로써 오버클록킹을 더욱 높이고, 상기 S45 단계에서의 두 가지 조건 중 어느 하나라도 만족되는 경우에는 (상기 S43 단계에서의 판단 결과 터보 부스트 활성화 조건이 만족되지 않는 경우에도 오버클로킹 없이), 코어 전압을 단계별로 (일례로 10mV 씩) 증가시키면서 상기 반복 회수 체크용 파라미터(T)를 인크리먼트한다(S46).

이후, 상기 반복 회수 체크용 파라미터(T)가 기준치 (일례로 10회) 이상인지? 여부를 체크하여(S47), 그렇지 않은 경우에는 다시 터보 부스트 활성화 조건이 만족되는지? 여부를 판단하기 위해, CPU 코어 전류 및 온도의 적어도 하나가 임계값 이상인지? 여부를 다시 체크하는바(S48), 그렇지 않은 경우에는 (일례로 CPU 코어 전류가 제1 임계값인 20A 미만이고 CPU 온도도 제2 임계값인 65℃ 미만인 경우에는), 상기 "오버클록을 활용한 컴퓨터 절전" 서브루틴(S40)을 종료하고 도 13의 S51 단계로 진행하게 된다. 반면, 상기 S48 단계에서의 판단 결과 그러한 경우에는 (일례로 CPU 코어 전류가 제1 임계값인 20A 이상이거나 CPU 온도가 제2 임계값인 65℃ 이상인 경우에는), 상기 S46 단계로 복귀하여 반복 수행하게 된다.

한편, 상기 S47 단계에서의 판단 결과, 상기 반복 회수 체크용 파라미터(T)가 기준치 미만인 경우에는, 코어 전압을 충분히 높였음에도 불구하고 CPU 전류 혹은 온도가 임계값 이상인 것이므로, 오버클록을 해제하고 CPU의 코어파킹도 중간 수준으로 완화한 다음(S49), 처음으로 (도 13의 S3 단계로) 리턴한다.

계속해서, 상술한 바와 같이, 상기 S47 단계에서의 판단 결과, CPU 코어 전류 및 온도가 모두 임계값 미만인 경우에는 (일례로 CPU 코어 전류가 제1 임계값인 20A 미만이고 CPU 온도도 제2 임계값인 65℃ 미만인 경우에는), 상기 "오버클록을 활용한 컴퓨터 절전" 서브루틴(S40)을 종료하고 도 13의 S51 단계로 진행하게 되는바, 이후 동작을 설명하면, 먼저 메모리 액세스를 모니터링하여(S51), 메모리 사용빈도 변화가 제1 일정비율 (일례로 10 %) 미만인가? 여부를 판단하게 되며(S52), 그렇지 않은 경우에는 상기 S31 단계로 리턴하고, 메모리 사용빈도 변화가 제1 일정비율 (일례로 10 %) 미만인 경우에는 메모리 클록을 중간 수준의 메모리 주파수(F_mid)(일례로 DDR4 1.6Ghz 기준으로 했을 때의 최대치의 75%인 1.2Ghz) 로 낮추게 된다(S53).

더욱이, 상기 S53 단계 이후, 메모리 사용빈도 변화가 상기 제1 일정비율 보다 더 작은 제2 일정비율 (일례로 5 %) 미만인지? 여부를 체크하여(S54), 그렇지 않은 경우에는 다시 상기 S51 단계로 리턴하여 반복 수행하고, 그러한 경우에는 메모리 클록을 최저 수준의 메모리 주파수(F_low)(일례로 최대치의 50%인 0.8Ghz) 로 낮추도록 하여, 메모리(16)에서 소비되는 전력에 대하여 더욱 절전을 행할 수도 있다.

이후, 상기 칩셋(14) 내의 'DEVTRAP_STS 레지스터'(14a)를 참조하여, 주변기기 call 활성화 여부를 파악하여, 비활성 PCI장치를 절전모드로 진입하도록 제어함으로써, 추가적인 절전을 행하도록 한다(S56).

마지막 단계로, 시스템의 웨이크업 발생 여부를 체크하여(S57), 일정 시간 내에 웨이크업이 발생한 경우에는 처음으로 (S3 단계로) 리턴하여 반복 수행하고, 그렇지 않은 경우에는 전원 오프 여부를 체크하게 되며(S58), 상기 S58 단계에서의 판단 결과 전원 오프 상태가 아니면 상기 S57 단계부터 반복 수행하고, 전원 오프 상태인 경우에는 대기전원까지 차단하여(S59), 전체 프로세스를 종료한다.

이제 마지막으로, 상기 "메모리 액세스 최적화" 서브루틴(S10)의 흐름에 대하여 도 15를 참조하여 상술한다.

먼저, 메모리 사용 패턴 DB를 로딩하여(S11), 입력패턴과 동일한 흐름이 존재하는가? 여부를 체크한다(S12).

참고로, 메모리 사용 패턴 DB는, 데이터 수집 및 저장 기능, 패턴 인식 및 예측 생성 기능, 실행 및 검증 기능, 그리고 피드백 및 업데이트 기능이 있는바, 더 구체적으로 설명하면, 1) 데이터 수집 기능으로, 초기 단계에서 관련된 데이터나 이벤트의 히스토리를 수집하는바, 예를 들면, 프로세서에서는 분기의 히스토리, 메모리 접근 패턴 등을 기록하고, 2) 데이터 저장 기능으로, 수집된 데이터를 특정한 자료구조나 버퍼에 저장하는바, 예를 들면, 분기 예측에서는 분기 히스토리 테이블(BHT) 또는 패턴 히스토리 테이블(PHT) 같은 구조에 저장될 수 있다. 계속해서, 3) 패턴 인식 기능으로, 저장된 히스토리 데이터를 분석하여 특정 패턴이나 규칙을 인식하는바, 예를 들면, 연속적인 메모리 주소에 접근하는 패턴, 또는 특정 조건에서 발생하는 분기 패턴 등을 감지할 수 있으며, 4) 예측 생성 기능으로, 인식된 패턴을 기반으로 미래의 행동이나 결과에 대한 예측을 생성하는바, 이 예측은 가장 최근의 데이터 또는 가장 빈도가 높은 패턴을 바탕으로 할 수 있다. 또한, 5) 실행 및 검증 기능으로, 생성된 예측을 바탕으로 실제로 액션을 취하는바, 예를 들면, 분기 예측의 경우 예측된 방향으로 분기를 수행하게 되고, 이후 실제 결과와 예측이 일치하는지 검증한다. 마지막으로, 6) 피드백 및 업데이트 기능으로, 예측의 결과를 피드백으로 받아들여, 예측 알고리즘이나 자료구조를 업데이트할 수 있는바, 예를 들면, 예측이 틀렸다면 해당 히스토리를 업데이트하여 다음 예측의 정확도를 높일 수 있다.

그리하여, 상기 S12 단계에서의 판단 결과, 입력패턴과 동일한 흐름이 존재하는 경우에는, 메모리 사용 패턴 DB에 기반하여 데이터 처리를 행하고(S21), 메모리 데이터 미스(MISS)인지? 여부를 판단하여(S22), 미스가 아닌 경우에는 작업 완료 여부를 판단하여(S23), 작업이 완료된 경우에는 상기 "메모리 액세스 최적화" 서브루틴(S10)을 종료하고, 도 13의 S31 단계로 리턴한다.

한편, 상기 S12 단계에서의 판단 결과, 입력패턴과 동일한 흐름이 존재하지 않는 경우에, 및 상기 S22 단계에서의 판단 결과, 메모리 데이터 미스(MISS)인 경우에는, 연속적인 메모리 주소에 대한 접근인지? 여부를 판단하여(S13), 그러한 경우에는 다음 주소의 데이터를 미리 로딩하고(S14), 역시 메모리 데이터 미스(MISS)인지? 여부를 판단하여(S15), 미스가 아닌 경우에는 현재 사용된 사용 패턴으로 사용 패턴 dB를 업데이트하고 난 이후(S20), 역시 상기 "메모리 액세스 최적화" 서브루틴(S10)을 종료하고, 도 13의 S31 단계로 리턴한다.

다른 한편, 상기 S13 단계에서의 판단 결과, 연속적인 메모리 주소에 대한 접근이 아닌 경우에, 및 상기 S15 단계에서의 판단 결과, 메모리 데이터 미스(MISS)인 경우에는, 고정된 간격으로의 메모리 접근인지? 여부를 판단하여(S16), 그러한 경우에는 해당 간격을 고려하여 데이터를 미리 로딩하고(S17), 역시 메모리 데이터 미스(MISS)인지? 여부를 판단하여(S18), 미스가 아닌 경우에는 현재 사용된 사용 패턴으로 사용 패턴 dB를 업데이트하고 난 이후(S20), 역시 상기 "메모리 액세스 최적화" 서브루틴(S10)을 종료하고, 도 13의 S31 단계로 리턴한다.

또다른 한편, 상기 S16 단계에서의 판단 결과, 고정된 간격으로의 메모리 접근이 아닌 경우에, 및 상기 S18 단계에서의 판단 결과, 메모리 데이터 미스(MISS)인 경우에는, 일반 메모리 사용 패턴으로 리턴하고(S19), 일반 메모리 사용 패턴으로 사용 패턴 dB를 업데이트하고 난 이후(S20), 역시 상기 "메모리 액세스 최적화" 서브루틴(S10)을 종료하고, 도 13의 S31 단계로 리턴한다.

이와 같은 본 발명의 CPU 코어 클록 속도 변화를 통하여 절전을 행하는 에너지 절감형 컴퓨터 시스템 및 그 제어 방법에 의하면, i) 최대 코어파킹 (싱글코어를 사용) 시 에너지 절감을 극대화할 수 있고, ii) 특히 활성코어가 90% 이상 및 고 부하상태에서 사용 시 터보 부스트 기능을 활성화하여 작업성능을 극대화하며, 코어파킹을 통한 에너지절감 성능을 높일 수 있음은 물론, iii) 메모리 access 최적화 방법을 통한 절전 및 메모리 클록 세트를 조절함으로써 추가적인 절전을 행할 수 있다. iv) 그 외에 부가적으로, 'DEVTRAP_STS 레지스터' 정보 통하여 주변기기 call 활성화 여부를 간단히 확인할 수 있는바, 비활성 PCI장치의 절전모드로 진입하도록 제어함으로써, 추가적인 절전을 행할 수 있다.

이상에서는 본 발명의 일 실시예에 따라 본 발명을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 변경 및 변형한 것도 본 발명에 속함은 당연하다.

(종래기술)
10 : 메인보드
11 : CPU 12 : SIO (System IO)
13 : 파워 버튼 14 : 칩셋
15 : 리셋 버튼 16 : 제1 배터리
17 : 리쥼리셋 18 : LAN
19 : 수퍼IO (Super IO) 19a : PS_ON 회로
20 : 파워서플라이 (SMPS) 30 : 마이컴
40 : 제1 스위칭부 41 : 제2 스위칭부
50 : 케이스 파워 스위치 60 : 파워 커넥터
70 : V_DD 감지부
(본 발명)(도 11, 도 12)
10 : 메인보드 10b: DVI-드라이버
10c: OS 10g: 사용 패턴 dB
11 : CPU
11a : CPU 상태 모니터링부 11b : 코어 파킹 및 터보 부스트 모듈
12 : 슈퍼IO 13 : 파워 온 스위치
14 : 칩셋 14a : 레지스터부
15 : PCI 슬롯 15' : PCIex4 슬롯
15" : PCIex16 슬롯 16 : 시스템 메모리
17 : 펌웨어 17a : 절전 제어모듈
18 : LAN 18' : LAN 펌웨어
19 : 다컴 에너지 세이버 19a : 인식부
19b : 평가부 19c : 절전 제어부
20 : 파워서플라이 (SMPS) 41 : 5VSB 보조 커넥터
50 : 스위칭 기능 레귤레이터 70 : 주변장치 인터페이스
71 : USB 2.0 버스 72 : USB 3.1 버스
73 : 오디오 코덱 74 : SATA 3.0 버스

Claims

CPU(11), 칩셋(14), 시스템 메모리(16), 펌웨어(17), 및 OS(10c)를 포함하는 메인 보드(10); 커넥터를 통해 상기 메인 보드와 접속되는 SMPS(20); 그리고 각종 주변 장치들; 을 포함하며, 상기 CPU(11)는, CPU 사용율 정보와 CPU 상태 정보와 워크로드의 요구를 파악하면서 상기 CPU 상태 정보를 바탕으로 터보부스트(Turbo Boost)의 활성화 조건이 만족되는지 여부를 파악하게 되는 CPU 상태 모니터링부(11a)와, CPU 사용율을 체크하고 CPU 워크로드를 분석하여 일부 프로세서 코어를 파킹하거나 반대로 파킹된 코어를 활성화하여 주도록 하는 코어 파킹 및 터보 부스트 모듈(11b)을 포함하며, 상기 메인 보드(10)는, 다컴 에너지 세이버(Dacom Energy Saver) 장치(19)가 더 구비되어, 활성코어가 일정 기준치 이상 및 고 부하상태에서 사용 시 터보 부스트(Turbo boost) 기능의 활성화 조건이 만족되면, CPU 활성 코어의 클록 속도를 올려서 작업성능을 극대화하고, 코어 파킹을 최대한 유지함으로 절전을 행하는, CPU 코어 클록 속도 변화를 통하여 절전을 행하는 에너지 절감형 컴퓨터 시스템의 제어 방법으로서,
(a) 컴퓨터 시스템이 시작되면, 상기 다컴 에너지 세이버 장치(19)를 활성화하게 되는 단계(S2); (f) 상기 다컴 에너지 세이버 장치(19)가, 상기 CPU 상태 모니터링부(11a)로부터 입수한 상기 CPU 사용율이 기 설정된 제1 기준치 미만인 경우에는, CPU 최대 코어 파킹을 실행하게 되는 단계(S33); (g) 상기 (f) 단계 이후, CPU 코어 전압을 단계별로 감소시킴으로써 1차 절전을 행하게 되는 단계(S34); (h) 상기 (g) 단계 이후, "CPU 코어 전류가 제1 임계값 이상이거나 CPU 온도가 제2 임계값 이상인지" 여부를 체크하는 단계(S35); (j) 상기 (h) 단계에서의 판단 결과, CPU 코어 전류가 제1 임계값 미만이고 CPU 온도가 제2 임계값 미만인 경우에는, 상기 (g) 단계로 리턴하는 단계; (k) 상기 (h) 단계에서의 판단 결과, CPU 코어 전류가 제1 임계값 이상이거나 CPU 온도가 제2 임계값 이상인 경우에는, "활성 코어의 사용율이 제2 기준치 이상인지" 여부를 체크하게 되는 단계(S36); 및 (n) 상기 (k) 단계에서의 판단 결과, 활성 코어의 사용율이 제2 기준치 이상인 경우에는, "오버클록을 활용한 컴퓨터 절전" 서브루틴(S40)을 수행하게 되는 단계; 를 포함하며,
상기 "오버클록을 활용한 컴퓨터 절전" 서브루틴(S40)은, (n1) 반복 회수 체크용 파라미터(T)를 초기화하는 단계(S41); (n3) 상기 (n1) 단계 이후, 파킹 중이 아닌 활성 코어가 고 부하 상태이면서 터보 부스트 활성화 조건이 만족되는지? 여부를 판단하게 되는 단계(S43); (n4) 상기 (n3) 단계에서의 판단 결과, 터보 부스트 활성화 조건이 만족되는 경우에는, 클록 속도를 높이는 허용치의 일정 비율씩 올려서 오버클록을 실행하게 되는 단계(S44); (n5) 상기 (n4) 단계 이후, ① 오버클록 속도가 기 설정된 제3 임계값 이상인지? 혹은 ② CPU 온도가 상기 제2 임계값 이상인지? 여부를 체크하게 되는 단계(S45); (n6) 상기 (n5) 단계에서의 판단 결과, 오버클록 속도가 상기 제3 임계값 이만이고 CPU 온도가 상기 제2 임계값 미만인 경우에는, 상기 (n4) 단계로 리턴하고, 오버클록 속도가 상기 제3 임계값 이상이거나 CPU 온도가 상기 제2 임계값 이상인 경우, 및 상기 (n3) 단계에서의 판단 결과 터보 부스트 활성화 조건이 만족되지 않는 경우에는, 코어 전압을 단계별로 증가시키면서 상기 반복 회수 체크용 파라미터(T)를 인크리먼트하는 단계(S46); (n7) 상기 (n6) 단계 이후, 상기 반복 회수 체크용 파라미터(T)가 기준치 이상인지? 여부를 체크하는 단계(S47); 및 (n9) 상기 (n7) 단계에서의 판단 결과, 상기 반복 회수 체크용 파라미터(T)가 기준치 이상인 경우에, 오버클록을 해제하고 CPU의 코어파킹도 중간 수준으로 완화한 다음(S49), 상기 (a) 단계 다음으로 리턴하는 단계; 를 포함하는 것을 특징으로 하는 CPU 코어 클록 속도 변화를 통하여 절전을 행하는 에너지 절감형 컴퓨터 시스템의 제어 방법.
제 1 항에 있어서,
상기 다컴 에너지 세이버 장치(19)는,
CPU(11) 내의 CPU 상태 모니터링부(11a)로부터의 CPU 사용율 정보, CPU 온도와 전류/전압 및 CPU 클록 속도와 같은 CPU 상태 정보를 받아들이는 인식부(19a)와,
상기 인식부(19a)에서 인식한 CPU 상태 정보를 토대로 활성 코어가 고 부하상태인가 여부를 평가하게 되는 평가부(19b)와,
활성 코어가 고 부하상태이고 터보 부스트 활성화 조건이 만족되는 경우에 CPU 활성코어의 클록 속도를 올려서 오버클록을 행하게 되는 절전 제어부(19c)로 구성되는 것을 특징으로 하는 CPU 코어 클록 속도 변화를 통하여 절전을 행하는 에너지 절감형 컴퓨터 시스템의 제어 방법.
제 1 항에 있어서,
상기 시스템은, 메모리 사용빈도에 따라 메모리 클록을 낮춤으로 에너지 절감을 행하되, 메모리 사용빈도 변화가 제1 일정치 미만일 경우에는, 메모리 클록을 중간 수준의 메모리 주파수(F_mid)로 낮추고, 메모리 사용빈도 변화가 상기 제1 일정치 보다 더 작은 제2 일정치 미만인 경우에는, 메모리 클록을 최저 수준의 메모리 주파수(F_low)로 낮추도록 하여, 메모리(16)에서 소비되는 전력 절전을 행하도록 하는 것을 특징으로 하는 CPU 코어 클록 속도 변화를 통하여 절전을 행하는 에너지 절감형 컴퓨터 시스템의 제어 방법.
제 1 항에 있어서,
(b) 상기 (a) 단계 이후, 응용 프로그램이 실행되는지 여부? 를 확인하는 단계(S3);
(c) 상기 (b) 단계에서의 판단 결과, 응용 프로그램이 실행 중인 것으로 판단되면, "메모리 액세스 최적화" 서브루틴을 실행하게 되는 단계(S10);
(d) 상기 (c) 단계에서의 판단 결과, 응용 프로그램이 실행 중인 것으로 판단되는 경우, 혹은 상기 (c) 단계 이후, CPU 상태 정보를 입수하는 단계(S31); 및
(e) 상기 (d) 단계 이후, CPU 사용율이 기 설정된 제1 기준치 미만인지 여부를 체크하게 되는 단계(S32);
를 더 포함하는 것을 특징으로 하는 CPU 코어 클록 속도 변화를 통하여 절전을 행하는 에너지 절감형 컴퓨터 시스템의 제어 방법.
삭제
삭제
제 1 항에 있어서,
상기 "오버클록을 활용한 컴퓨터 절전" 서브루틴(S40)은,
(n8) 상기 (n7) 단계에서의 판단 결과, 상기 반복 회수 체크용 파라미터(T)가 기준치 미만인 경우에, CPU 코어 전류가 제1 임계값 이상이거나 CPU 온도가 제2 임계값 이상인지? 여부를 체크하는 단계(S48); 및
(n10) 상기 (n8) 단계에서의 판단 결과, CPU 코어 전류가 제1 임계값 이상이거나 CPU 온도가 제2 임계값 이상인 경우에는, 상기 (n6) 단계로 리턴하는 단계;
를 더 포함하며,
상기 (n8) 단계에서의 판단 결과, CPU 코어 전류가 제1 임계값 미만이고 CPU 온도가 제2 임계값 미만인 경우에는, 상기 "오버클록을 활용한 컴퓨터 절전" 서브루틴(S40)을 종료하는 것을 특징으로 하는 CPU 코어 클록 속도 변화를 통하여 절전을 행하는 에너지 절감형 컴퓨터 시스템의 제어 방법.
제 4 항에 있어서,
(p) 상기 (n) 단계 이후, 메모리 액세스를 모니터링하는 단계(S51);
(q) 상기 (p) 단계 이후, 메모리 사용빈도 변화가 제1 일정비율 미만인가? 여부를 판단하게 되는 단계(S52);
(r) 상기 (q) 단계에서의 판단 결과, 메모리 사용빈도 변화가 제1 일정비율 이상인 경우에는 상기 (d) 단계로 리턴하고, 메모리 사용빈도 변화가 제1 일정비율 미만인 경우에는 메모리 클록을 중간 수준의 메모리 주파수(F_mid)로 낮추게 되는 단계(S53);
(s) 상기 (r) 단계 이후, 메모리 사용빈도 변화가 상기 제1 일정비율 보다 더 작은 제2 일정비율 미만인지? 여부를 체크하는 단계(S54); 및
(t) 상기 (s) 단계에서의 판단 결과, 메모리 사용빈도 변화가 제2 일정비율 이상인 경우에는 상기 (p) 단계로 리턴하고, 메모리 사용빈도 변화가 제2 일정비율 미만인 경우에는 메모리 클록을 최저 수준의 메모리 주파수(F_low)로 낮추게 되는 단계(S55);
를 더 포함하는 것을 특징으로 하는 CPU 코어 클록 속도 변화를 통하여 절전을 행하는 에너지 절감형 컴퓨터 시스템의 제어 방법.
제 4 항에 있어서,
상기 "메모리 액세스 최적화" 서브루틴(S10)은,
(c1) 메모리 사용 패턴 DB를 로딩하는 단계(S11);
(c2) 상기 (c1) 단계 이후, 입력패턴과 동일한 흐름이 존재하는가? 여부를 체크하는 단계(S12);
(c3) 상기 (c2) 단계에서의 판단 결과, 입력패턴과 동일한 흐름이 존재하는 경우에는, 메모리 사용 패턴 DB에 기반하여 데이터 처리를 행하는 단계(S21);
(c4) 상기 (c3) 단계 이후, 메모리 데이터 미스(MISS)인지? 여부를 판단하는 단계(S22);
(c5) 상기 (c4) 단계에서의 판단 결과, 미스가 아닌 경우에는 작업 완료 여부를 판단하여(S31), 작업이 완료된 경우에는 상기 "메모리 액세스 최적화" 서브루틴(S10)을 종료하는 단계;
(c6) 상기 (c2) 단계에서의 판단 결과, 입력패턴과 동일한 흐름이 존재하지 않는 경우, 및 상기 (c4) 단계에서의 판단 결과, 메모리 데이터 미스(MISS)인 경우에는, 연속적인 메모리 주소에 대한 접근인지? 여부를 판단하는 단계(S13);
(c7) 상기 (c6) 단계에서의 판단 결과, 연속적인 메모리 주소에 대한 접근인 경우에는 다음 주소의 데이터를 미리 로딩하는 단계(S14);
(c8) 상기 (c7) 단계 이후, 메모리 데이터 미스(MISS)인지? 여부를 판단하는 단계(S15);
(c9) 상기 (c8) 단계에서의 판단 결과, 메모리 데이터 미스가 아닌 경우에는 현재 사용된 사용 패턴으로 사용 패턴 dB를 업데이트하고 난 이후(S20), 상기 "메모리 액세스 최적화" 서브루틴(S10)을 종료하는 단계;
(c10) 상기 (c6) 단계에서의 판단 결과, 연속적인 메모리 주소에 대한 접근이 아닌 경우, 및 상기 (c8) 단계에서의 판단 결과, 메모리 데이터 미스(MISS)인 경우에는, 고정된 간격으로의 메모리 접근인지? 여부를 판단하는 단계(S16);
(c11) 상기 (c10) 단계에서의 판단 결과, 고정된 간격으로의 메모리 접근인 경우에는 해당 간격을 고려하여 데이터를 미리 로딩하는 단계(S17);
(c12) 상기 (c11) 단계 이후, 메모리 데이터 미스(MISS)인지? 여부를 판단하는 단계(S18);
(c13) 상기 (c12) 단계에서의 판단 결과 메모리 데이터 미스(MISS)인 경우에, 및 상기 (c10) 단계에서의 판단 결과 고정된 간격으로의 메모리 접근이 아닌 경우에는, 일반 메모리 사용 패턴으로 리턴하는 단계(S19); 및
(c14) 상기 (c13) 단계 이후, 및 상기 (c12) 단계에서의 판단 결과 메모리 데이터 미스가 아닌 경우에는, 현재 사용된 사용 패턴으로 사용 패턴 dB를 업데이트하고 난 이후(S20), 상기 "메모리 액세스 최적화" 서브루틴을 종료하는 단계;
를 포함하는 것을 특징으로 하는 CPU 코어 클록 속도 변화를 통하여 절전을 행하는 에너지 절감형 컴퓨터 시스템의 제어 방법.