KR102630594B1 - Display device - Google Patents

Display device Download PDF

Info

Publication number
KR102630594B1
KR102630594B1 KR1020170181819A KR20170181819A KR102630594B1 KR 102630594 B1 KR102630594 B1 KR 102630594B1 KR 1020170181819 A KR1020170181819 A KR 1020170181819A KR 20170181819 A KR20170181819 A KR 20170181819A KR 102630594 B1 KR102630594 B1 KR 102630594B1
Authority
KR
South Korea
Prior art keywords
active pattern
electrode
display device
gate electrode
edge
Prior art date
Application number
KR1020170181819A
Other languages
Korean (ko)
Other versions
KR20190079824A (en
Inventor
오금미
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020170181819A priority Critical patent/KR102630594B1/en
Publication of KR20190079824A publication Critical patent/KR20190079824A/en
Application granted granted Critical
Publication of KR102630594B1 publication Critical patent/KR102630594B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

표시 장치는 베이스 기판, 상기 베이스 기판 위에 배치된 발광소자, 및 상기 베이스 기판 위에 배치되어 상기 발광 소자와 전기적으로 연결된 구동 트랜지스터를 포함한다. 상기 구동 트랜지스터는 채널 영역이 정의된 액티브 패턴, 소오스 전극, 드레인 전극, 제1 게이트 전극 및 제2 게이트 전극을 포함한다. 상기 제1 및 제2 게이트 전극들은 평면상에서 상기 액티브 패턴의 채널 영역 내에서 이격된다. 상기 제2 게이트 전극은 상기 채널 영역 내에서 상기 소오스 전극으로부터 상기 드레인 전극을 향하는 채널 방향으로 서로 다른 길이들을 갖는 부분들을 포함한다. A display device includes a base substrate, a light emitting element disposed on the base substrate, and a driving transistor disposed on the base substrate and electrically connected to the light emitting element. The driving transistor includes an active pattern with a defined channel region, a source electrode, a drain electrode, a first gate electrode, and a second gate electrode. The first and second gate electrodes are spaced apart from each other on a plane within the channel region of the active pattern. The second gate electrode includes portions having different lengths in the channel direction from the source electrode to the drain electrode within the channel region.

Description

표시 장치{DISPLAY DEVICE}Display device {DISPLAY DEVICE}

본 발명은 표시 장치에 관한 것으로, 보다 상세하게는 발광 소자를 포함하는 표시 장치에 관한 것이다. The present invention relates to a display device, and more particularly, to a display device including a light emitting element.

자체 발광형 표시장치는 다수의 화소들 각각에 배치되어 광을 발광하는 발광 소자 및 발광 소자와 전기적으로 연결되어 발광 소자의 구동을 스위칭하는 구동 트랜지스터를 포함한다. 예를 들어, 유기전계발광 표시장치는 다수의 화소들 각각에 배치된 유기발광 다이오드 및 유기발광 다이오드와 전기적으로 연결된 구동 트랜지스터를 포함한다. A self-emissive display device includes a light-emitting element disposed in each of a plurality of pixels to emit light, and a driving transistor that is electrically connected to the light-emitting element and switches the driving of the light-emitting element. For example, an organic light emitting display device includes an organic light emitting diode disposed in each of a plurality of pixels and a driving transistor electrically connected to the organic light emitting diode.

구동 트랜지스터는 유기발광 다이오드의 구동을 스위칭하고, 구동 트랜지스터는 게이트 전극, 액티브 패턴, 소오스 전극 및 드레인 전극을 포함한다. 구동 트랜지스터는 게이트 전극으로 인가되는 게이트 신호에 의해 턴-온(turn-on)되며, 구동 트랜지스터가 턴-온 된 경우에, 소오스 전극을 통해 제공되는 전원 신호가 액티브 패턴 및 드레인 전극을 통해 유기발광 다이오드 측으로 제공되어 유기발광 다이오드가 발광한다. The driving transistor switches the driving of the organic light emitting diode, and the driving transistor includes a gate electrode, an active pattern, a source electrode, and a drain electrode. The driving transistor is turned on by a gate signal applied to the gate electrode, and when the driving transistor is turned on, the power signal provided through the source electrode causes organic light emission through the active pattern and drain electrode. It is provided on the diode side and the organic light emitting diode emits light.

본 발명의 목적은 발광 소자들의 휘도가 균일화되어 표시 품질이 향상된 표시 장치를 제공하는 데 있다. The purpose of the present invention is to provide a display device with improved display quality by uniformizing the luminance of light-emitting elements.

본 발명의 목적을 달성하기 위한 본 발명에 따른 표시 장치는, 베이스 기판, 상기 베이스 기판 위에 배치된 발광소자, 및 상기 베이스 기판 위에 배치되어 상기 발광 소자와 전기적으로 연결된 구동 트랜지스터를 포함한다. A display device according to the present invention for achieving the object of the present invention includes a base substrate, a light emitting element disposed on the base substrate, and a driving transistor disposed on the base substrate and electrically connected to the light emitting element.

상기 구동 트랜지스터는 반도체 재료를 포함하여 채널 영역이 정의된 액티브 패턴, 상기 액티브 패턴과 접촉된 소오스 전극, 상기 소오스 전극과 이격되어 상기 액티브 패턴과 접촉된 드레인 전극, 상기 액티브 패턴과 중첩하는 제1 게이트 전극 및 제2 게이트 전극을 포함한다. The driving transistor includes an active pattern including a semiconductor material and a defined channel region, a source electrode in contact with the active pattern, a drain electrode spaced apart from the source electrode and in contact with the active pattern, and a first gate overlapping the active pattern. It includes an electrode and a second gate electrode.

평면상에서 상기 채널 영역 내에서 상기 제2 게이트 전극은 상기 제1 게이트 전극과 이격된다. 또한, 상기 제2 게이트 전극은 상기 채널 영역 내에서 상기 소오스 전극으로부터 상기 드레인 전극을 향하는 채널 방향으로 서로 다른 길이들을 갖는 부분들을 포함한다. In a plan view, the second gate electrode is spaced apart from the first gate electrode within the channel region. Additionally, the second gate electrode includes portions having different lengths in the channel direction from the source electrode to the drain electrode within the channel region.

본 발명의 일 실시예에서, 상기 제2 게이트 전극은, 상기 채널 영역에서 상기 액티브 패턴의 제1 에지와 중첩된 제1 단부, 상기 채널 영역에서 상기 액티브 패턴의 상기 제1 에지와 대향하는 제2 에지와 중첩되는 제2 단부, 및 중간부를 포함한다. 상기 중간부는 상기 채널 영역에서 상기 액티브 패턴의 상기 제1 에지 및 상기 제2 에지 사이와 중첩되고, 상기 중간부는 상기 제1 단부 및 상기 제2 단부의 사이에서 상기 제1 및 제2 단부들과 연결된다. 또한, 평면상에서 상기 채널 방향으로 상기 제1 단부 및 상기 제2 단부 각각은 제1 길이를 갖고, 평면상에서 상기 채널 방향으로 상기 중간부는 제2 길이를 갖고, 상기 제1 길이 및 상기 제2 길이는 서로 상이할 수 있다. In one embodiment of the present invention, the second gate electrode has a first end overlapping the first edge of the active pattern in the channel region and a second end opposing the first edge of the active pattern in the channel region. It includes a second end overlapping the edge, and a middle portion. The middle portion overlaps between the first edge and the second edge of the active pattern in the channel region, and the middle portion is connected to the first and second ends between the first end and the second end. do. In addition, each of the first end and the second end in the channel direction in the plane has a first length, the middle portion in the channel direction in the plane has a second length, and the first length and the second length are may be different from each other.

본 발명의 일 실시예에서, 상기 제2 길이는 상기 제1 길이보다 클 수 있다. In one embodiment of the present invention, the second length may be greater than the first length.

본 발명의 일 실시예에서, 상기 제1 길이는 상기 제2 길이보다 클 수 있다. In one embodiment of the present invention, the first length may be greater than the second length.

본 발명의 일 실시예에서, 상기 제1 에지 및 상기 제2 에지의 각각의 위치에 대응하여 상기 액티브 패턴은 단면상에서 테이퍼 형상을 가질 수 있다. In one embodiment of the present invention, the active pattern may have a tapered shape in cross-section corresponding to each position of the first edge and the second edge.

본 발명의 일 실시예에서, 상기 채널 영역 내에서 상기 제2 게이트 전극의 상기 채널 방향에 수직하는 방향의 폭은 상기 제1 길이 및 상기 제2 길이의 각각보다 클 수 있다. In one embodiment of the present invention, the width of the second gate electrode in the direction perpendicular to the channel direction within the channel region may be larger than each of the first length and the second length.

본 발명의 일 실시예에서, 상기 채널 영역 내에서 상기 채널 방향으로 상기 제1 게이트 전극의 길이는 일정할 수 있다. In one embodiment of the present invention, the length of the first gate electrode in the channel direction within the channel region may be constant.

본 발명의 일 실시예에서, 상기 채널 영역 내에서 상기 액티브 패턴에 상기 제1 에지 및 상기 제2 에지 사이에 슬릿이 정의될 수 있다. In one embodiment of the present invention, a slit may be defined between the first edge and the second edge of the active pattern within the channel region.

본 발명의 일 실시예에서, 상기 발광 소자는 마이크로 LED를 포함할 수 있다. In one embodiment of the present invention, the light emitting device may include a micro LED.

본 발명의 일 실시예에서, 상기 발광 소자는 유기발광 소자일 수 있다. In one embodiment of the present invention, the light-emitting device may be an organic light-emitting device.

본 발명에 따르면, 구동 트랜지스터의 액티브 패턴의 부분별로 흐르는 전류의 세기의 차이가 발생되는 경우에, 게이트 전극의 채널 방향의 길이를 비대칭으로 설계할 수 있다. 그 결과, 액티브 패턴의 부분별 전류 특성 및 게이트 전극의 부분별 전기 저항의 특성이 서로 상쇄되어, 구동 트랜지스터를 통해 최종 발광 소자 측으로 제공되는 전류의 세기가 균일해질 수 있다. 따라서, 발광 소자의 휘도가 균일해지고, 이에 따라 각각이 발광 소자 및 구동 트랜지스터의 조합으로 이루어지는 다수의 화소들을 포함하는 표시 장치의 휘도가 균일해져 표시장치의 표시 품질이 향상될 수 있다. According to the present invention, when there is a difference in the intensity of current flowing in each part of the active pattern of the driving transistor, the length of the gate electrode in the channel direction can be designed to be asymmetric. As a result, the current characteristics of each part of the active pattern and the electric resistance characteristics of each part of the gate electrode cancel each other, so that the intensity of the current provided to the final light emitting device through the driving transistor can be uniform. Accordingly, the luminance of the light-emitting device becomes uniform, and thus the luminance of the display device including a plurality of pixels, each of which is a combination of a light-emitting device and a driving transistor, becomes uniform, thereby improving the display quality of the display device.

도 1a는 본 발명의 일 실시예에 따른 표시장치의 블록도이다.
도 1b는 도 1a에 도시된 화소의 등가 회로도이다.
도 2a는 본 발명의 일 실시예에 따른 표시장치의 하나의 화소를 나타내는 평면도이다.
도 2b는 도 2a에 도시된 I-I`을 따라 절취된 면을 나타내는 단면도이다.
도 3은 도 2a에 도시된 구동 트랜지스터를 확대한 도면이다.
도 4는 본 발명의 다른 실시예에 따른 표시장치의 하나의 화소를 나타내는 평면도이다.
도 5는 도 4에 도시된 구동 트랜지스터를 확대한 도면이다.
도 6은 도 4에 도시된 II-II`을 따라 절취된 면을 나타내는 단면도이다.
도 7a는 본 발명의 다른 실시예에 따른 표시장치의 하나의 화소에 배치된 구동 트랜지스터의 평면도이다.
도 7b는 도 7a에 도시된 III-III`을 따라 절취된 부분을 나타내는 단면도이다.
도 8은 본 발명의 다른 실시예에 따른 표시장치의 하나의 화소의 단면도이다.
도 9는 본 발명의 다른 실시예에 따른 표시장치를 나타내는 단면도이다. Figure 1A is a block diagram of a display device according to an embodiment of the present invention.
FIG. 1B is an equivalent circuit diagram of the pixel shown in FIG. 1A.
FIG. 2A is a plan view showing one pixel of a display device according to an embodiment of the present invention.
FIG. 2B is a cross-sectional view showing a surface cut along II′ shown in FIG. 2A.
FIG. 3 is an enlarged view of the driving transistor shown in FIG. 2A.
Figure 4 is a plan view showing one pixel of a display device according to another embodiment of the present invention.
FIG. 5 is an enlarged view of the driving transistor shown in FIG. 4.
FIG. 6 is a cross-sectional view showing a surface cut along II-II′ shown in FIG. 4.
FIG. 7A is a plan view of a driving transistor disposed in one pixel of a display device according to another embodiment of the present invention.
FIG. 7B is a cross-sectional view showing a portion cut along line III-III′ shown in FIG. 7A.
Figure 8 is a cross-sectional view of one pixel of a display device according to another embodiment of the present invention.
Figure 9 is a cross-sectional view showing a display device according to another embodiment of the present invention.

이하 첨부된 도면들을 참조하여 본 발명의 실시예들을 상세히 살펴보기로 한다. 상기한 본 발명의 목적, 특징 및 효과는 도면과 관련된 실시예들을 통해서 이해될 수 있을 것이다. 다만, 본 발명은 여기서 설명되는 실시예들에 한정되지 않고, 다양한 형태로 응용되어 변형될 수도 있다. 오히려 후술될 본 발명의 실시예들은 본 발명에 의해 개시된 기술 사상을 보다 명확히 하고, 나아가 본 발명이 속하는 분야에서 평균적인 지식을 가진 당업자에 본 발명의 기술 사상이 충분히 전달될 수 있도록 제공되는 것이다. 따라서, 본 발명의 범위가 후술될 실시예들에 의해 한정되는 것으로 해석되어서는 안될 것이다. 한편, 하기 실시예와 도면 상에 동일한 참조 번호들은 동일한 구성 요소를 나타낸다. Hereinafter, embodiments of the present invention will be examined in detail with reference to the attached drawings. The purpose, features and effects of the present invention described above can be understood through the drawings and related embodiments. However, the present invention is not limited to the embodiments described herein, and may be applied and modified in various forms. Rather, the embodiments of the present invention, which will be described later, are provided to make the technical idea disclosed by the present invention clearer and further to enable the technical idea of the present invention to be sufficiently conveyed to those skilled in the art with average knowledge in the field to which the present invention pertains. Accordingly, the scope of the present invention should not be construed as limited by the embodiments described later. Meanwhile, the same reference numbers in the following examples and drawings indicate the same components.

또한, 본 명세서에서 '제1' 및 '제2'등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용된다. 또한, 막, 영역, 구성 요소 등의 부분이 다른 부분 '위에' 또는 '상에'있다고 할 때, 다른 부분 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다. Additionally, in this specification, terms such as 'first' and 'second' are used not in a limiting sense but for the purpose of distinguishing one component from another component. In addition, when a part such as a membrane, area, or component is said to be 'on' or 'on' another part, it does not only mean that it is directly on top of the other part, but also that there is another membrane, area, component, etc. in between. Also includes cases.

도 1a는 본 발명의 일 실시예에 따른 표시장치의 블록도이다. Figure 1A is a block diagram of a display device according to an embodiment of the present invention.

도 1a를 참조하면, 표시장치(100)는 표시패널(DP), 타이밍 제어부(TC), 게이트 구동부(GD) 및 데이터 구동부(DD)를 포함한다. Referring to FIG. 1A, the display device 100 includes a display panel (DP), a timing control unit (TC), a gate driver (GD), and a data driver (DD).

타이밍 제어부(TC)는 입력 영상신호들을 수신하고, 타이밍 제어부(TC)는 표시패널(DP)의 동작모드에 부합하게 변환된 영상데이터들(DT), 게이트 구동제어신호(SCS) 및 데이터 구동제어신호(DCS)를 출력한다. The timing control unit (TC) receives input image signals, and the timing control unit (TC) controls converted image data (DT), gate drive control signal (SCS), and data drive to match the operation mode of the display panel (DP). Outputs a signal (DCS).

게이트 구동부(GD)는 타이밍 제어부(TC)로부터 게이트 구동제어신호(SCS)를 수신하여 복수의 게이트 신호들을 생성하고, 상기 생성된 복수의 게이트 신호들은 게이트 라인들(GL1~GLn)을 통해 표시패널(DP) 측으로 제공된다. The gate driver (GD) receives the gate drive control signal (SCS) from the timing controller (TC) and generates a plurality of gate signals, and the generated plurality of gate signals are transmitted to the display panel through the gate lines (GL1 to GLn). It is provided to the (DP) side.

데이터 구동부(DD)는 타이밍 제어부(TC)로부터 데이터 구동제어신호(DCS) 및 영상 데이터(DT)를 수신한다. 데이터 구동부(DD)는 수신된 데이터 구동제어신호(DCS) 및 영상 데이터(DT)에 근거하여 복수의 데이터 신호들을 생성하고, 상기 생성된 복수의 데이터 신호들은 데이터 라인들(DL1~DLn)을 통해 표시패널(DP) 측으로 제공된다. The data driver (DD) receives the data drive control signal (DCS) and image data (DT) from the timing controller (TC). The data driver (DD) generates a plurality of data signals based on the received data drive control signal (DCS) and image data (DT), and the generated plurality of data signals are transmitted through the data lines DL1 to DLn. It is provided on the display panel (DP) side.

이 실시예에서는, 게이트 라인들(GL1~GLn) 각각은 표시패널(DP)의 수평 방향으로 연장되고, 데이터 라인들(DL1~DLn) 각각은 표시패널(DP)의 수직 방향으로 연장된다. 데이터 라인들(DL1~DLn)은 게이트 라인들(GL1~GLn)과 절연되어 교차한다. In this embodiment, each of the gate lines GL1 to GLn extends in the horizontal direction of the display panel DP, and each of the data lines DL1 to DLn extends in the vertical direction of the display panel DP. The data lines DL1 to DLn are insulated from and intersect the gate lines GL1 to GLn.

표시패널(DP)은 다수의 화소들(PX11~PXnm)을 포함하고, 표시패널(DP)은 다수의 화소들(PX11~PXnm)로부터 출력되는 광을 이용하여 영상을 표시한다. 이 실시예에서는, 다수의 화소들(PX11~PXnm)은 표시패널(DP)의 수평 방향 및 수직 방향으로 매트릭스의 형상으로 배열될 수 있다. The display panel DP includes a plurality of pixels (PX 11 to PX nm), and the display panel DP displays an image using light output from the plurality of pixels (PX 11 to PX nm). In this embodiment, a plurality of pixels (PX 11 to PX nm) may be arranged in a matrix shape in the horizontal and vertical directions of the display panel DP.

외부로부터 표시패널(DP)에 제1 전원전압(ELVDD) 및 제1 전원 전압(ELVDD)보다 높은 레벨의 제2 전원전압(ELVSS)이 제공되어, 다수의 화소들(PX11~PXnm)의 각각은 제1 전원전압(ELVDD) 및 제2 전원 전압(ELVSS)을 수신한다. A first power supply voltage (ELVDD) and a second power voltage (ELVSS) at a level higher than the first power voltage (ELVDD) are provided to the display panel (DP) from the outside, so that each of the plurality of pixels (PX 11 to PX nm) Receives the first power supply voltage (ELVDD) and the second power supply voltage (ELVSS).

다수의 화소들(PX11~PXnm) 각각은 게이트 라인들(GL1~GLn) 중 대응되는 게이트 라인 및 데이터 라인들(DL1~DLn) 중 대응되는 데이터 라인에 전기적으로 연결된다. 따라서, 다수의 화소들(PX11~PXnm)의 각각은 대응되는 게이트 신호에 의해 턴-온 되어 대응되는 데이터 신호를 제공받을 수 있고, 이에 따라 다수의 화소들(PX11~PXnm)의 각각은 상기 데이터 신호에 응답하여 광을 출력할 수 있다. Each of the plurality of pixels (PX 11 to PX nm) is electrically connected to a corresponding gate line among the gate lines GL1 to GLn and a corresponding data line among the data lines DL1 to DLn. Accordingly, each of the plurality of pixels (PX 11 to PXnm) is turned on by the corresponding gate signal and can receive the corresponding data signal, and accordingly, each of the plurality of pixels (PX 11 to PXnm) is turned on by the corresponding gate signal. Light may be output in response to the data signal.

도 1b는 도 1a에 도시된 화소의 등가 회로도이다. 도 1b에서는 도 1a에 도시된 복수의 게이트 라인들(도 1a의 GL1~GLn) 중 i번째 게이트 라인(GLi) 및 복수의 데이터 라인들(도 1a의 DL1~DLn) 중 j번째 데이터 라인(DLj)에 전기적으로 연결된 화소(PXij)의 등가회로가 예시적으로 도시된다. FIG. 1B is an equivalent circuit diagram of the pixel shown in FIG. 1A. In FIG. 1B, the ith gate line (GLi) among the plurality of gate lines (GL1 to GLn in FIG. 1A) and the jth data line (DLj) among the plurality of data lines (DL1 to DLn in FIG. 1A) ) The equivalent circuit of the pixel PXij electrically connected to ) is shown as an example.

이 실시예에서는, 화소(PXij)는 스위칭 트랜지스터(ST), 구동 트랜지스터(DT), 커패시터(Cap) 및 발광 소자(LED1)를 포함할 수 있다. In this embodiment, the pixel PXij may include a switching transistor (ST), a driving transistor (DT), a capacitor (Cap), and a light emitting element (LED1).

스위칭 트랜지스터(ST)는 게이트 라인(GLi)에 연결된 제어전극, 데이터 라인(DLj)에 연결된 입력전극 및 출력전극을 포함할 수 있다. 스위칭 트랜지스터(ST)는 게이트 라인(GLi)을 통해 제공되는 게이트 신호에 응답하여 턴-온되어 데이터 라인(DLj)을 통해 제공되는 데이터 신호를 출력할 수 있다. The switching transistor (ST) may include a control electrode connected to the gate line (GLi), an input electrode and an output electrode connected to the data line (DLj). The switching transistor ST may be turned on in response to the gate signal provided through the gate line GLi and output a data signal provided through the data line DLj.

이 실시예에서는, 커패시터(Cap)는 스위칭 트랜지스터(ST)에 연결된 전극 및 제1 전원전압(ELVDD)에 연결된 전극을 포함할 수 있다. 따라서, 커패시터(Cap)는 스위칭 트랜지스터(ST)로부터 출력된 데이터 신호에 대응하는 전압과 제1 전원전압(ELVDD)의 차이에 대응하는 전하량을 충전할 수 있다. In this embodiment, the capacitor Cap may include an electrode connected to the switching transistor ST and an electrode connected to the first power voltage ELVDD. Accordingly, the capacitor Cap can be charged with an amount of charge corresponding to the difference between the voltage corresponding to the data signal output from the switching transistor ST and the first power supply voltage ELVDD.

구동 트랜지스터(DT)는 스위칭 트랜지스터(ST)의 출력전극에 연결된 제어전극, 제1 전원전압(ELVDD)을 수신하는 입력전극 및 출력전극을 포함할 수 있다. 발광 소자(LED1)는 구동 트랜지스터(DT)의 출력 전극에 연결되어 제2 전원 전압(ELVSS)을 수신하고, 발광 소자(LED1)는 수신된 제2 전원 전압(ELVSS)에 응답하여 광을 발생시킨다. The driving transistor DT may include a control electrode connected to the output electrode of the switching transistor ST, an input electrode receiving the first power voltage ELVDD, and an output electrode. The light emitting device (LED1) is connected to the output electrode of the driving transistor (DT) to receive the second power voltage (ELVSS), and the light emitting device (LED1) generates light in response to the received second power voltage (ELVSS). .

이 실시예에서는 발광 소자(LED1)는 유기 발광층을 포함하는 유기 발광소자일 수 있다. 다른 실시예에서는 발광 소자(LED1)는 수십 마이크로미터 내지 수백 마이크로미터의 사이즈를 갖는 마이크로 LED일 수 있다. In this embodiment, the light emitting device LED1 may be an organic light emitting device including an organic light emitting layer. In another embodiment, the light emitting device LED1 may be a micro LED having a size of tens of micrometers to hundreds of micrometers.

도 2a는 도 1a에 도시된 다수의 화소들 중 하나의 화소를 나타내는 평면도이고, 도 2b는 도 2a에 도시된 I-I`을 따라 절취된 면을 나타내는 단면도이고, 도 3은 도 2a에 도시된 구동 트랜지스터를 확대한 도면이다. FIG. 2A is a top view showing one pixel among the plurality of pixels shown in FIG. 1A, FIG. 2B is a cross-sectional view showing a plane cut along II′ shown in FIG. 2A, and FIG. 3 is a driving diagram shown in FIG. 2A. This is an enlarged drawing of the transistor.

표시장치(100)는 다수의 화소들(도 1a의 PX11~PXnm)에 배치된 다수의 발광 소자들, 다수의 스위칭 트랜지스터들 및 다수의 구동 트랜지스터들을 포함한다. 다수의 발광 소자들로부터 발광된 광들이 다수의 화소들(도 1a의 PX11~PXnm)로부터 출력되고, 표시장치(100)는 상기 광들을 이용하여 영상을 표시할 수 있다. The display device 100 includes a plurality of light emitting elements, a plurality of switching transistors, and a plurality of driving transistors arranged in a plurality of pixels (PX 11 to PX nm in FIG. 1A). Lights emitted from a plurality of light-emitting devices are output from a plurality of pixels (PX 11 to PX nm in FIG. 1A), and the display device 100 can display an image using the lights.

이 실시예에서는 다수의 화소들(도 1a의 PX11~PXnm)은 서로 유사한 구조를 가질 수 있다. 따라서, 도 2a에서는 다수의 화소들 중 하나의 화소(도 1b의 PXij)의 구조가 일례로 도시되고, 나머지 화소들의 도시 및 이에 대한 설명은 생략된다. In this embodiment, multiple pixels (PX 11 to PX nm in FIG. 1A) may have structures similar to each other. Accordingly, in FIG. 2A, the structure of one pixel (PXij in FIG. 1B) among multiple pixels is shown as an example, and the illustration and description of the remaining pixels are omitted.

도 2a, 도 2b 및 도 3을 참조하면, 표시장치(100)는 베이스 기판(BS), 게이트 라인(GL), 데이터 라인(DL), 전원 신호 라인(PL), 스위칭 트랜지스터(ST), 구동 트랜지스터(DT), 커패시터 전극(STE) 및 발광소자(LED1)를 포함한다. 2A, 2B, and 3, the display device 100 includes a base substrate (BS), a gate line (GL), a data line (DL), a power signal line (PL), a switching transistor (ST), and a driving transistor (ST). It includes a transistor (DT), a capacitor electrode (STE), and a light emitting element (LED1).

이 실시예에서는 베이스 기판(BS)은 유리 기판일 수 있다. 다른 실시예에서는 베이스 기판(BS)은 플라스틱 기판 또는 금속 기판일 수 있고, 이 경우에 베이스 기판(BS)은 가요성을 가질 수 있다. In this embodiment, the base substrate BS may be a glass substrate. In another embodiment, the base substrate BS may be a plastic substrate or a metal substrate, and in this case, the base substrate BS may be flexible.

베이스 기판(BS) 위에 제1 절연막(L1)이 배치된다. 제1 절연막(L1)은 버퍼막으로 작용하는 것으로, 제1 절연막(L1)은 베이스 기판(BS)을 커버하여 베이스 기판(BS)으로부터 확산되는 불순물을 차단한다. A first insulating layer L1 is disposed on the base substrate BS. The first insulating film L1 acts as a buffer film. The first insulating film L1 covers the base substrate BS and blocks impurities diffusing from the base substrate BS.

게이트 라인(GL)은 베이스 기판(BS) 위에 배치되고, 게이트 라인(GL)을 통해 게이트 신호가 전송된다. 또한, 데이터 라인(DL)은 베이스 기판(BS) 위에 배치되어 게이트 라인(GL)과 교차하고, 데이터 라인(DL)을 통해 데이터 신호가 전송된다.The gate line GL is disposed on the base substrate BS, and a gate signal is transmitted through the gate line GL. Additionally, the data line DL is disposed on the base substrate BS and intersects the gate line GL, and a data signal is transmitted through the data line DL.

스위칭 트랜지스터(ST)는 제1 절연막(L1) 위에 배치된다. 스위칭 트랜지스터(ST)는 액티브 패턴(AP-1), 게이트 전극(GE-1), 소오스 전극(SE-1) 및 드레인 전극(DE-1)을 포함한다. The switching transistor (ST) is disposed on the first insulating layer (L1). The switching transistor (ST) includes an active pattern (AP-1), a gate electrode (GE-1), a source electrode (SE-1), and a drain electrode (DE-1).

스위칭 트랜지스터(ST)는 구동 트랜지스터(DT)와 전기적으로 연결되어 구동 트랜지스터(DT)의 구동을 스위칭한다. 보다 상세하게는, 게이트 전극(GE-1)에 게이트 신호가 인가되면 스위칭 트랜지스터(ST)가 턴-온 되며, 이 경우에 데이터 라인(DL)을 통해 흐르는 데이터 신호가 구동 트랜지스터(DT) 측으로 출력되어 구동 트랜지스터(DT)가 턴-온 된다. The switching transistor (ST) is electrically connected to the driving transistor (DT) and switches the driving of the driving transistor (DT). More specifically, when a gate signal is applied to the gate electrode (GE-1), the switching transistor (ST) is turned on, and in this case, the data signal flowing through the data line (DL) is output to the driving transistor (DT). This turns the driving transistor (DT) on.

구동 트랜지스터(DT)는 제1 절연막(L1) 위에 배치되고, 구동 트랜지스터(DT)는 액티브 패턴(AP), 제1 게이트 전극(GE11), 제2 게이트 전극(GE21), 소오스 전극(SE) 및 드레인 전극(DE)을 포함한다. 이 실시예에서는, 구동 트랜지스터(DT)는 탑-게이트(top-gate)의 구조를 가질 수 있다. The driving transistor (DT) is disposed on the first insulating layer (L1), and the driving transistor (DT) includes an active pattern (AP), a first gate electrode (GE11), a second gate electrode (GE21), a source electrode (SE), and Includes a drain electrode (DE). In this embodiment, the driving transistor DT may have a top-gate structure.

액티브 패턴(AP)은 제1 절연막(L1) 위에 배치되고, 액티브 패턴(AP)은 반도체 재료를 포함한다. 이 실시예에서, 액티브 패턴(AP)은 다결정 실리콘을 포함할 수 있다. 하지만, 본 발명이 액티브 패턴(AP)의 재료에 한정되는 것은 아니다. 예를 들면, 다른 실시예에서는 액티브 패턴(AP)은 IGZO, ZnO, SnO2, In2O3, Zn2SnO4, Ge2O3 및 HfO2와 같은 산화물 반도체(oxide semiconductor)를 포함할 수 있고, 또 다른 실시예에서는 액티브 패턴(AP)은 GsAs, GaP 및 InP와 같은 화합물 반도체(compound semiconductor)를 포함할 수도 있다.The active pattern AP is disposed on the first insulating layer L1, and the active pattern AP includes a semiconductor material. In this embodiment, the active pattern (AP) may include polycrystalline silicon. However, the present invention is not limited to the material of the active pattern (AP). For example, in another embodiment, the active pattern (AP) may include an oxide semiconductor such as IGZO, ZnO, SnO 2 , In 2 O 3 , Zn 2 SnO 4 , Ge 2 O 3 and HfO 2 And, in another embodiment, the active pattern (AP) may include a compound semiconductor such as GsAs, GaP, and InP.

이 실시예에서는, 평면상에서 액티브 패턴(AP) 내에 채널 영역(CA)이 정의되고, 채널 영역(CA)은 액티브 패턴(AP) 내에서 소오스 전극(SE)으로부터 드레인 전극(DE) 측으로 전류가 흐르는 영역으로 정의될 수 있다. 따라서, 구동 트랜지스터(DT)가 턴-온 되면, 전원 신호 라인(PL)을 흐르는 전류는 액티브 패턴(AP)의 채널 영역(CA)을 통해 발광 소자(LED1) 측으로 제공되고, 그 결과 발광 소자(LED1)가 발광할 수 있다. In this embodiment, a channel area (CA) is defined in the active pattern (AP) on a plane, and the channel area (CA) allows a current to flow from the source electrode (SE) to the drain electrode (DE) within the active pattern (AP). It can be defined as an area. Therefore, when the driving transistor (DT) is turned on, the current flowing through the power signal line (PL) is provided to the light emitting device (LED1) through the channel area (CA) of the active pattern (AP), and as a result, the light emitting device (LED1) LED1) can emit light.

이 실시예에서는, 평면상에서 채널 영역(CA)에서 전류가 흐르는 방향은 소오스 전극(SE)으로부터 드레인 전극(DE)을 향하는 채널 방향(DR1)으로 정의될 수 있다. 따라서, 구동 트랜지스터(DT)가 턴-온 되었을 때, 전원 신호 라인(PL)으로부터 제공된 전류는 채널 영역(CA) 내에서 채널 방향(DR1)으로 흐른다. In this embodiment, the direction in which the current flows in the channel region CA on a plane may be defined as the channel direction DR1 from the source electrode SE to the drain electrode DE. Accordingly, when the driving transistor DT is turned on, the current provided from the power signal line PL flows in the channel direction DR1 within the channel area CA.

액티브 패턴(AP) 위에 제2 절연막(L2)이 배치되고, 제1 게이트 전극(GE11) 및 제2 게이트 전극(GE21)은 제2 절연막(L2) 위에 배치되어 평면상에서 액티브 패턴(AP)과 중첩된다. A second insulating layer (L2) is disposed on the active pattern (AP), and the first gate electrode (GE11) and the second gate electrode (GE21) are disposed on the second insulating layer (L2) and overlap the active pattern (AP) in a plane. do.

이 실시예에서는, 제1 게이트 전극(GE11) 및 제2 게이트 전극(GE21)은 스위칭 트랜지스터(ST)의 드레인 전극(DE-1)과 컨택된 부분으로부터 분기된 형상을 갖는다. 평면상으로 채널 영역(CA)에서 제1 게이트 전극(GE11) 및 제2 게이트 전극(GE21)은 서로 이격되어 채널 방향(DR1)으로 배열될 수 있다. In this embodiment, the first gate electrode GE11 and the second gate electrode GE21 have a branched shape from a portion in contact with the drain electrode DE-1 of the switching transistor ST. In the channel area CA in plan view, the first gate electrode GE11 and the second gate electrode GE21 may be spaced apart from each other and arranged in the channel direction DR1.

채널 방향(DR1)과 실질적으로 수직인 폭 방향(DR2)이 정의되면, 이 실시예에서는 채널 영역(CA) 내에서 제1 및 제2 게이트 전극들(GE11, GE21)의 각각의 폭 방향(DR2)의 폭(WT)은 제1 및 제2 게이트 전극들(GE1,GE2)의 각각의 채널 방향(DR1)의 길이(LT1 또는 LT2)보다 크다. 이 실시예와 같이, 채널 영역(CA) 내에서 전류가 흐르는 방향을 기준으로 제1 및 제2 게이트 전극(GE11,GE21)의 각각의 폭이 길이보다 더 큰 경우에, 구동 트랜지스터(DT)는 발광 소자(LED1) 측으로 제공되는 고전류(high current)를 스위칭 하는데 보다 유리한 구조를 가질 수 있다. If the width direction DR2 is defined substantially perpendicular to the channel direction DR1, in this embodiment, the width direction DR2 of each of the first and second gate electrodes GE11 and GE21 within the channel area CA is defined. ) is greater than the length (LT1 or LT2) of the first and second gate electrodes (GE1, GE2) in each channel direction (DR1). As in this embodiment, when the width of each of the first and second gate electrodes (GE11 and GE21) is greater than the length based on the direction in which the current flows in the channel area (CA), the driving transistor (DT) It can have a more advantageous structure for switching high current provided to the light emitting device (LED1).

이 실시예에서는, 평면상으로 채널영역(CA) 내에서 제1 게이트 전극(GE11)은 장방형의 형상을 가질 수 있다. 따라서, 채널 영역(CA) 내에서 채널 방향(DR1)을 기준으로 제1 게이트 전극(GE11)의 길이는 일정할 수 있다. In this embodiment, the first gate electrode GE11 may have a rectangular shape in the channel area CA in plan view. Accordingly, the length of the first gate electrode GE11 may be constant based on the channel direction DR1 within the channel area CA.

제1 게이트 전극(GE11)과 달리, 제2 게이트 전극(GE21)은 채널 영역(CA) 내에서 채널 방향(DR1)을 기준으로 서로 다른 길이들을 갖는 부분들을 포함할 수 있다. 즉, 채널 영역(CA) 내에서 채널 방향(DR1)을 기준으로 제2 게이트 전극(GE21)의 길이는 가변적이다. 제2 게이트 전극(GE21)의 보다 상세한 구조를 설명하면 다음과 같다. Unlike the first gate electrode GE11, the second gate electrode GE21 may include portions having different lengths within the channel area CA based on the channel direction DR1. That is, the length of the second gate electrode GE21 is variable based on the channel direction DR1 within the channel area CA. A more detailed structure of the second gate electrode GE21 will be described as follows.

이 실시예에서는, 제2 게이트 전극(GE21)은 제1 단부(SP1), 제2 단부(SP2) 및 중간부(MP)를 포함한다. 제1 단부(SP1)는 채널 영역(CA)에서 액티브 패턴(AP)의 제1 에지(EG1)와 중첩된다. 또한, 제2 단부(SP2)는 채널 영역(CA) 내에서 액티브 패턴(AP)의 제1 에지(EG1)와 대향하는 제2 에지(EG2)와 중첩된다. 제1 단부(SP1) 및 제2 단부(SP2)는 폭 방향(DR2)으로 서로 마주한다. In this embodiment, the second gate electrode GE21 includes a first end SP1, a second end SP2, and a middle part MP. The first end SP1 overlaps the first edge EG1 of the active pattern AP in the channel area CA. Additionally, the second end SP2 overlaps the second edge EG2 opposite the first edge EG1 of the active pattern AP within the channel area CA. The first end SP1 and the second end SP2 face each other in the width direction DR2.

중간부(MP)는 채널 영역(CA)에서 액티브 패턴(AP)의 제1 에지(EG1) 및 제2 에지(EG2) 사이와 대응하는 부분과 중첩되고, 중간부(MP)는 제1 단부(SP1) 및 제2 단부(SP2)와 연결된다. The middle portion (MP) overlaps the corresponding portion between the first edge (EG1) and the second edge (EG2) of the active pattern (AP) in the channel area (CA), and the middle portion (MP) overlaps the first end ( SP1) and the second end (SP2).

평면상에서 채널 방향(DR1)으로 제1 단부(SP1) 및 제2 단부(SP2)의 각각이 제1 길이(LT1)를 갖고, 평면상에서 채널 방향(DR1)으로 중간부(MP)가 제2 길이(LT2)를 가질 때, 이 실시예에서는 제1 길이(LT1)는 제2 길이(LT2)보다 작다. 그 이유에 대해 설명하면 다음과 같다. Each of the first end SP1 and the second end SP2 in the channel direction DR1 on the plane has a first length LT1, and the middle portion MP has a second length in the channel direction DR1 on the plane. When having (LT2), in this embodiment the first length (LT1) is smaller than the second length (LT2). The reason is explained as follows.

도 2b에 도시된 액티브 패턴(AP)의 에지부의 단면이 테이퍼(TP)의 형상을 갖는 것과 같이, 액티브 패턴(AP)의 제1 에지(EG1) 및 제2 에지(EG2) 각각의 단면은 테이퍼(TP)의 형상을 가질 수 있다. As the cross-section of the edge portion of the active pattern AP shown in FIG. 2B has a tapered shape TP, the cross-sections of each of the first edge EG1 and the second edge EG2 of the active pattern AP have a tapered shape. It may have the shape of (TP).

일반적으로, 어떤 층의 에지부에는 에지부가 아닌 부분보다 전계가 집중되는 경향이 크지만, 에지부의 단면이 테이퍼의 형상을 가질 때, 전계가 집중되는 정도가 완화될 수 있다. 또한, 테이퍼의 기울어진 정도가 완만할수록 에지부에 전계가 집중되는 정도가 작아진다. 예를 들어, 도 2b에 도시된 테이퍼(TP)의 기울어진 정도는 도 7b에 도시된 액티브 패턴(도 7b의 AP-2)의 에지부의 테이퍼(도 7b의 TP-1)의 기울어진 정도보다 완만하므로, 도 7b에 도시된 액티브 패턴의 에지부보다 도 2b에 도시된 액티브 패턴(AP)의 에지부에 전계가 집중되는 정도가 작아질 수 있다. In general, the tendency for electric fields to be concentrated in the edge portion of a certain layer is greater than in non-edge portions, but when the cross-section of the edge portion has a tapered shape, the degree to which the electric field is concentrated can be alleviated. Additionally, the gentler the inclination of the taper, the smaller the degree to which the electric field is concentrated at the edge. For example, the degree of inclination of the taper (TP) shown in FIG. 2b is greater than the degree of inclination of the taper (TP-1 in FIG. 7b) of the edge portion of the active pattern (AP-2 in FIG. 7b) shown in FIG. 7b. Because it is gentle, the degree to which the electric field is concentrated at the edge of the active pattern (AP) shown in FIG. 2B may be smaller than at the edge of the active pattern shown in FIG. 7B.

또한, 테이퍼(TP)의 기울기가 완만할수록 테이퍼(TP)를 갖는 에지부의 표면적이 작아진다. 따라서, 도 7b에 도시된 액티브 패턴의 에지부보다 도 2b에 도시된 액티브 패턴(AP)의 에지부를 통해 빠져나오는 전류의 세기가 작아질 수 있다. Additionally, as the slope of the taper TP becomes gentler, the surface area of the edge portion having the taper TP becomes smaller. Accordingly, the intensity of the current exiting through the edge portion of the active pattern AP shown in FIG. 2B may be smaller than the edge portion of the active pattern shown in FIG. 7B.

따라서, 테이퍼(TP)의 형상에 의해 액티브 패턴(AP)의 에지부 및 에지가 아닌 다른 부분을 통해 단위 면적당 흐르는 전류의 세기 간에 차이가 날 수 있으며, 이 경우에는, 이 실시예와 같이 제2 게이트 전극(G21)을 부분별로 길이를 다르게 설계하여 상술한 액티브 패턴(AP)의 부분별 전류 세기의 차이에 의해 발생되는 문제가 해결될 수 있다. Therefore, depending on the shape of the taper (TP), there may be a difference between the intensity of the current flowing per unit area through the edge portion of the active pattern (AP) and other portions other than the edge. In this case, as in this embodiment, the second By designing the gate electrode G21 to have different lengths for each part, the problem caused by the difference in current intensity for each part of the above-described active pattern AP can be solved.

보다 상세하게는, 앞서 상술한 바와 같이, 제2 게이트 전극(GE21)의 제1 및 제2 단부들(SP1, SP2)의 각각의 제1 길이(LT1)를 중간부(MP)의 제2 길이(LT2)보다 작게 설계하는 경우에, 제1 및 제2 단부들(SP1, SP2) 각각에 의해 발생되는 전기 저항의 크기는 중간부(MP)에 의해 발생되는 전기 저항의 크기보다 작아질 수 있다. 따라서, 상술한 구조 특징을 갖는 제2 게이트 전극(GE21)을 액티브 패턴(AP)과 오버랩시키는 경우에, 상술한 액티브 패턴(AP)의 전류 특성이 제2 게이트 전극(GE21)의 상술한 전기저항의 특성에 의해 상쇄될 수 있다. 그 결과, 제2 게이트 전극(GE21) 및 액티브 패턴(AP)을 통하여 발광 소자(LED1) 측으로 제공되는 전류의 세기가 균일해지는 효과가 향상되어, 발광소자(LED1)의 휘도가 보다 균일해질 수 있다. More specifically, as described above, the first length LT1 of each of the first and second ends SP1 and SP2 of the second gate electrode GE21 is divided into the second length of the middle part MP. When designed to be smaller than (LT2), the amount of electrical resistance generated by each of the first and second end portions SP1 and SP2 may be smaller than the amount of electrical resistance generated by the middle portion MP. . Therefore, when the second gate electrode GE21 having the above-described structural characteristics overlaps the active pattern AP, the current characteristics of the above-described active pattern AP are similar to the above-described electrical resistance of the second gate electrode GE21. may be offset by the characteristics of As a result, the effect of uniformity of the intensity of the current provided to the light-emitting device (LED1) through the second gate electrode (GE21) and the active pattern (AP) is improved, and the luminance of the light-emitting device (LED1) can be made more uniform. .

한편, 앞서 상술한 바와 같이, 이 실시예에서는 액티브 패턴(AP)의 부분별 전류 세기가 다른 이유를 액티브 패턴(AP)의 에지부의 테이퍼(TP) 형상 및 에지부의 표면적을 원인으로 설명하였으나, 다른 원인들로 상기 액티브 패턴(AP)의 전류 특성이 설명될 수 도 있다. Meanwhile, as described above, in this embodiment, the reason why the current intensity is different for each part of the active pattern (AP) is explained as the cause of the taper (TP) shape of the edge portion and the surface area of the edge portion of the active pattern (AP), but other The current characteristics of the active pattern (AP) may be explained by causes.

보다 상세하게는, 액티브 패턴(AP)의 채널영역의 셀프 히팅 효과(self-heating effect)로 인하여 액티브 패턴(AP)의 에지의 전류의 세기는 에지가 아닌 다른 부분의 전류의 세기보다 작을 수 있다. 또한, 액티브 패턴(AP)을 플라즈마 가스로 패터닝할 때 에지에 발생된 구조적 손상으로 인하여 액티브 패턴(AP)의 에지의 전류의 세기는 에지가 아닌 다른 부분의 전류의 세기보다 작을 수 있다. More specifically, due to the self-heating effect of the channel region of the active pattern (AP), the current intensity at the edge of the active pattern (AP) may be smaller than the current intensity at other parts other than the edge. . Additionally, due to structural damage occurring at the edge when patterning the active pattern (AP) with plasma gas, the current intensity at the edge of the active pattern (AP) may be smaller than the current intensity at other parts other than the edge.

따라서, 이 실시예에서 전술된 액티브 패턴(AP)의 전류 특성은 어떤 특정한 원인으로 발현되는 것으로 해석되기 보다는, 상술한 다양한 원인들이 복합적으로 작용하여 액티브 패턴(AP)의 전류 특성이 발현되는 것으로 볼 수 있다. 또한, 본 발명의 실시예들에서는, 액티브 패턴(AP)의 전류 특성을 야기하는 원인을 규명하여 이를 발현되지 않게 하는 방법을 제공하기보다는, 기 발생된 액티브 패턴(AP)의 전류 특성에 대응되도록 제2 게이트 전극(G21)의 구조를 변경하여 발광소자(LED1) 측으로 최종 제공되는 전류의 세기의 균일도를 향상시키는 방법을 제공하는 데 더 큰 의미가 있다. Therefore, in this embodiment, the current characteristics of the active pattern (AP) described above are not interpreted as being developed due to any specific cause, but rather, the current characteristics of the active pattern (AP) are viewed as being expressed through a complex effect of the various causes described above. You can. In addition, in embodiments of the present invention, rather than providing a method to prevent the occurrence of the current characteristics of the active pattern (AP) by identifying the cause causing the current characteristics of the active pattern (AP), the method is used to correspond to the current characteristics of the already generated active pattern (AP). It has greater significance in providing a method of improving the uniformity of the intensity of the current finally provided to the light emitting device (LED1) by changing the structure of the second gate electrode (G21).

전원 라인(PL)은 소오스 전극(SE)과 전기적으로 연결된다. 전원 라인(PL)은 발광소자(LED1)를 구동하는 전원 신호를 전송한다. 평면상에서 전원 라인(PL)은 커패시터 전극(STE)과 중첩되어 스토리지 캐패시터를 형성한다. The power line PL is electrically connected to the source electrode SE. The power line PL transmits a power signal that drives the light emitting device LED1. On a plane, the power line (PL) overlaps the capacitor electrode (STE) to form a storage capacitor.

이 실시예에서는 커패시터 전극(STE)은 스위칭 트랜지스터(ST)의 액티브 패턴(AP-1)과 일체형의 형상을 가질 수 있다. 따라서, 스토리지 커패시터에는 스위칭 트랜지스터(ST)로부터 수신된 데이턴 신호에 대응하는 전압 및 전원 라인(PL)으로부터 수신된 전원 신호에 대응하는 전압 차이에 대응하는 전하량이 충전되고, 상기 충전된 전하량은 스위칭 트랜지스터(ST)가 턴-오프 되는 동안에 구동 트랜지스터(DT) 측으로 제공될 수 있다. In this embodiment, the capacitor electrode (STE) may have an integrated shape with the active pattern (AP-1) of the switching transistor (ST). Therefore, the storage capacitor is charged with an amount of charge corresponding to the difference between the voltage corresponding to the data signal received from the switching transistor ST and the voltage corresponding to the power signal received from the power line PL, and the charged amount is stored in the switching transistor. While (ST) is turned off, it may be provided to the driving transistor (DT).

발광소자(LED1)는 구동 트랜지스터(DT)를 통해 제공되는 전원 신호에 대응하여 발광한다. 이 실시예에서는, 발광소자(LED1)는 유기발광 소자일 수 있다. 하지만, 본 발명이 발광 소자(LED1)의 소자의 종류에 한정되는 것은 아니며, 다른 실시예에서는 발광소자(LED1)는 도 8에 도시된 마이크로 LED(도 8의 LED2)일 수도 있다. The light emitting element (LED1) emits light in response to the power signal provided through the driving transistor (DT). In this embodiment, the light emitting device LED1 may be an organic light emitting device. However, the present invention is not limited to the type of the light emitting device LED1, and in another embodiment, the light emitting device LED1 may be a micro LED shown in FIG. 8 (LED2 in FIG. 8).

발광소자(LED1)는 제1 전극(E1), 유기발광층(EML) 및 제2 전극(E2)를 포함한다. 이 실시예에서는 제1 전극(E1)는 애노드로 작용할 수 있고, 제2 전극(E2)은 캐소드로 작용할 수 있다. The light emitting device (LED1) includes a first electrode (E1), an organic light emitting layer (EML), and a second electrode (E2). In this embodiment, the first electrode E1 may function as an anode, and the second electrode E2 may function as a cathode.

제1 전극(E1)은 구동 트랜지스터(DT)를 커버하는 제3 절연막(L3)에 정의된 컨택홀을 통해 드레인 전극(DE)과 전기적으로 연결된다. 이 실시예에서는 제1 전극(E1)은 반사형 전극일 수 있고, 이 경우에 제1 전극(E1)은 알루미늄과 같은 금속 재료를 포함할 수 있다. The first electrode E1 is electrically connected to the drain electrode DE through a contact hole defined in the third insulating film L3 covering the driving transistor DT. In this embodiment, the first electrode E1 may be a reflective electrode, and in this case, the first electrode E1 may include a metal material such as aluminum.

유기 발광층(EML)은 제3 절연막(L3) 위에 형성된 제4 절연막(L4) 위에 배치되고, 유기 발광층(EML)은 제4 절연막(L4)에 정의된 개구부를 통해 제1 전극(E1)과 접촉된다. 이 실시예에서는 유기발광층(EML)은 백색광을 발광하는 유기발광층일 수 있고, 이 경우에 도시되지는 않았지만 각 화소에 컬러필터 또는 양자점층이 배치되어 유기발광층(EML)으로부터 발생된 백색광이 소정의 컬러광으로 변환될 수 있다. The organic light-emitting layer (EML) is disposed on the fourth insulating layer (L4) formed on the third insulating layer (L3), and the organic light-emitting layer (EML) contacts the first electrode (E1) through an opening defined in the fourth insulating layer (L4). do. In this embodiment, the organic light emitting layer (EML) may be an organic light emitting layer that emits white light, and in this case, although not shown, a color filter or quantum dot layer is disposed at each pixel so that the white light generated from the organic light emitting layer (EML) is predetermined. It can be converted into colored light.

제2 전극(E2)은 유기발광층(EML) 위에 배치된다. 이 실시예에서는, 제2 전극(E2)은 투과성을 가질 수 있고, 이 경우에 제2 전극(E2)은 ITO(indium tin oxide),IZO(indium zinc oxide),ZnO(zinc oxide) 및 ITZO(indium tin zinc oxide)와 같은 투명 도전막을 포함할 수 있다. The second electrode E2 is disposed on the organic light emitting layer (EML). In this embodiment, the second electrode E2 may have transparency, and in this case, the second electrode E2 may include indium tin oxide (ITO), indium zinc oxide (IZO), zinc oxide (ZnO), and ITZO (indium tin oxide). It may include a transparent conductive film such as indium tin zinc oxide.

도 4는 본 발명의 다른 실시예에 따른 표시장치(101)의 하나의 화소를 나타내는 평면도이고, 도 5는 도 4에 도시된 구동 트랜지스터(DT-1)를 확대한 도면이고, 도 6은 도 4에 도시된 II-II`을 따라 절취된 면을 나타내는 단면도이다. FIG. 4 is a plan view showing one pixel of the display device 101 according to another embodiment of the present invention, FIG. 5 is an enlarged view of the driving transistor DT-1 shown in FIG. 4, and FIG. 6 is a This is a cross-sectional view showing the surface cut along II-II` shown in 4.

한편, 구동 트랜지스터(DT-1)의 액티브 패턴(AP-2)을 제외하면, 표시장치(101)는 도 2a에 도시된 표시장치(도 2a의 100)가 포함하는 구성요소들과 동일한 구성 요소들을 포함한다. 따라서, 도 4, 도 5 및 도 6을 설명함에 있어서, 액티브 패턴(AP-2)의 구조 외 표시장치(101)의 앞서 설명된 다른 구성 요소들에 대해서는 도면 부호를 병기하고, 상기 구성 요소들에 대한 중복된 설명은 생략된다. Meanwhile, except for the active pattern (AP-2) of the driving transistor (DT-1), the display device 101 has the same components as those included in the display device (100 in FIG. 2A) shown in FIG. 2A. includes them. Therefore, in describing FIGS. 4, 5, and 6, reference numerals are given to other previously described components of the display device 101 other than the structure of the active pattern AP-2, and the components Redundant descriptions of are omitted.

도 4, 도 5 및 도 6을 참조하면, 표시장치(101)는 스위칭 트랜지스터(ST), 구동 트랜지스터(DT-1) 및 발광 소자(LED1)를 포함하고, 구동 트랜지스터(DT-1)는 액티브 패턴(AP-2), 제1 게이트 전극(GE11), 제2 게이트 전극(GE21), 소오스 전극(SE) 및 드레인 전극(DE)을 포함한다. 4, 5, and 6, the display device 101 includes a switching transistor (ST), a driving transistor (DT-1), and a light emitting element (LED1), and the driving transistor (DT-1) is active. It includes a pattern (AP-2), a first gate electrode (GE11), a second gate electrode (GE21), a source electrode (SE), and a drain electrode (DE).

이 실시예에서는, 액티브 패턴(AP-2)에는 제1 슬릿(ST1) 및 제2 슬릿(ST2)이 정의된다. 평면상에서 제1 슬릿(ST1) 및 제2 슬릿(ST2)의 각각은 폐루프(closed loop)의 형상으로 액티브 패턴(AP-2) 내에 정의된다. In this embodiment, a first slit (ST1) and a second slit (ST2) are defined in the active pattern (AP-2). On the plane, each of the first slit (ST1) and the second slit (ST2) is defined in the active pattern (AP-2) in the shape of a closed loop.

또한, 평면상에서 제1 및 제2 슬릿들(ST1, ST2)은 액티브 패턴(AP-2)의 제1 에지(EG1) 및 제2 에지(EG2) 사이에 정의되며, 제1 및 제2 슬릿들(ST1, ST2)은 액티브 패턴(AP-2) 내에서 서로 이격되어 정의된다. In addition, in the plane, the first and second slits ST1 and ST2 are defined between the first edge EG1 and the second edge EG2 of the active pattern AP-2, and the first and second slits (ST1, ST2) are defined to be spaced apart from each other within the active pattern (AP-2).

액티브 패턴(AP-2)에 제1 및 제2 슬릿들(ST1, ST2)이 정의됨에 따라 발생되는 효과는 다음과 같다.The effects generated by defining the first and second slits ST1 and ST2 in the active pattern AP-2 are as follows.

일반적으로, 어떤 층의 에지에 전계가 집중되는 현상에 의해 에지에 흐르는 전류의 세기와 에지가 아닌 부분에 흐르는 전류의 세기 간에 차이가 있을 수 있다. 하지만, 이 실시예에서는 액티브 패턴(AP-2)에 제1 및 제2 슬릿들(ST1, ST2)을 형성함에 따라, 제1 및 제2 에지들(EG1, EG2)에 집중된 전계는 제1 및 제2 슬릿들(ST1, ST2)에 의해 형성된 다른 에지들에 분산될 수 있다. 따라서, 액티브 패턴(AP-2)의 전체에 걸쳐 전계가 분산되는 효과가 발생될 수 있으며, 그 결과 액티브 패턴(AP-2)의 부분별로 전류의 세기가 차이나는 것이 최소화될 수 있다. In general, due to a phenomenon in which an electric field is concentrated at the edge of a certain layer, there may be a difference between the intensity of the current flowing at the edge and the intensity of the current flowing in the non-edge portion. However, in this embodiment, as the first and second slits ST1 and ST2 are formed in the active pattern AP-2, the electric field concentrated on the first and second edges EG1 and EG2 is divided into the first and second slits ST1 and ST2. It may be distributed to other edges formed by the second slits ST1 and ST2. Accordingly, the effect of dispersing the electric field throughout the active pattern AP-2 may occur, and as a result, the difference in current intensity between parts of the active pattern AP-2 can be minimized.

따라서, 이 실시예에서는, 앞서 도 2b를 참조하여 설명된 제2 게이트 전극(GE21)의 형상을 이용하는 것 뿐만 아니라, 액티브 패턴(AP-2)에 형성된 제1 및 제2 슬릿들(ST1, ST2)의 구조를 이용하여 구동 트랜지스터(DT-1)로부터 출력되는 전류의 세기가 보다 균일해질 수 있고, 이에 따라 발광 소자(LED1)로부터 발생되는 광의 휘도가 보다 균일해질 수 있다. Therefore, in this embodiment, in addition to using the shape of the second gate electrode GE21 previously described with reference to FIG. 2B, the first and second slits ST1 and ST2 formed in the active pattern AP-2 are used. ) By using the structure, the intensity of the current output from the driving transistor (DT-1) can be made more uniform, and thus the brightness of the light generated from the light emitting device (LED1) can be made more uniform.

도 7a는 본 발명의 다른 실시예에 따른 표시장치의 하나의 화소에 배치된 구동 트랜지스터의 평면도이고, 도 7b는 도 7a에 도시된 III-III'을 따라 절취된 부분을 나타내는 단면도이다. FIG. 7A is a plan view of a driving transistor disposed in one pixel of a display device according to another embodiment of the present invention, and FIG. 7B is a cross-sectional view taken along line III-III' shown in FIG. 7A.

도 7a 및 도 7b를 설명함에 있어서, 앞서 설명된 구성 요소들에 대해서는 도면 부호를 병기하고, 상기 구성 요소들에 대한 중복된 설명은 생략된다. In describing FIGS. 7A and 7B , the components described above are given the same reference numerals, and duplicate descriptions of the components are omitted.

도 7a 및 도 7b를 참조하면, 표시장치(102)는 스위칭 트랜지스터(ST), 구동 트랜지스터(DT-2) 및 발광 소자(LED1)를 포함하고, 구동 트랜지스터(DT-2)는 액티브 패턴(AP-3), 제1 게이트 전극(GE11), 제2 게이트 전극(GE21-1), 소오스 전극(SE) 및 드레인 전극(DE)을 포함한다. 7A and 7B, the display device 102 includes a switching transistor (ST), a driving transistor (DT-2), and a light emitting element (LED1), and the driving transistor (DT-2) has an active pattern (AP). -3), includes a first gate electrode (GE11), a second gate electrode (GE21-1), a source electrode (SE), and a drain electrode (DE).

이 실시예에서는, 앞서 설명된 액티브 패턴(도 2b의 AP)의 테이퍼(도 2b의 TP)의 각도보다 액티브 패턴(AP-3)의 에지부의 단면의 테이퍼(TP-1)의 각도가 크다. 이 경우에, 액티브 패턴(AP-3)의 에지부에 전계가 집중될 수 있고, 이에 따라 액티브 패턴(AP-3)의 에지를 흐르는 전류의 세기는 에지가 아닌 부분을 흐르는 전류의 세기보다 클 수 있다. In this embodiment, the angle of the taper (TP-1) of the cross section of the edge portion of the active pattern (AP-3) is larger than the angle of the taper (TP in FIG. 2B) of the previously described active pattern (AP in FIG. 2B). In this case, the electric field may be concentrated at the edge of the active pattern (AP-3), and accordingly, the intensity of the current flowing through the edge of the active pattern (AP-3) is greater than the intensity of the current flowing through the non-edge portion. You can.

제2 게이트 전극(GE21-1)은 제1 단부(SP1-1), 제2 단부(SP2-1) 및 중간부(MP-1)를 포함한다. 이 실시예에서는 제1 및 제2 단부들(SP1-1, SP2-1) 각각의 채널 방향(DR1)의 제3 길이(LT3)는 중간부(MP-1)의 채널 방향(DR1)의 제4 길이(LT4)보다 크다. 따라서, 제1 및 제2 단부들(SP1-1, SP2-1) 각각에 의해 발생되는 전기 저항의 크기는 중간부(MP-1)에 의해 발생되는 전기 저항의 크기보다 클 수 있다. The second gate electrode GE21-1 includes a first end SP1-1, a second end SP2-1, and a middle part MP-1. In this embodiment, the third length LT3 in the channel direction DR1 of each of the first and second ends SP1-1 and SP2-1 is the third length LT3 in the channel direction DR1 of the middle part MP-1. 4 greater than length (LT4). Accordingly, the magnitude of the electrical resistance generated by each of the first and second end portions SP1-1 and SP2-1 may be greater than the magnitude of the electrical resistance generated by the middle portion MP-1.

따라서, 상술한 전기 저항의 특성을 갖는 제2 게이트 전극(GE21-1)을 상술한 전류 특성을 갖는 액티브 패턴(AP-3)과 매칭시키는 경우에, 제2 게이트 전극(GE21-1)의 전기 저항의 특성 및 액티브 패턴(AP-3)의 전류 특성이 서로 상쇄될 수 있다. 이에 따라, 구동 트랜지스터(DT-2)를 통해 출력되는 전류의 세기가 균일해지고, 이에 따라 발광소자(LED1)로부터 발광되는 광의 휘도가 균일해질 수 있다. Therefore, when matching the second gate electrode GE21-1 having the above-described electrical resistance characteristics with the active pattern AP-3 having the above-mentioned current characteristics, the electric current of the second gate electrode GE21-1 The characteristics of the resistance and the current characteristics of the active pattern (AP-3) may cancel each other. Accordingly, the intensity of the current output through the driving transistor DT-2 becomes uniform, and thus the luminance of the light emitted from the light emitting element LED1 may become uniform.

한편, 이 실시예에서는 액티브 패턴(AP-3)의 부분별 전류 세기가 다른 이유를 액티브 패턴(AP-3)의 에지의 테이퍼(TP-1) 형상을 원인으로 설명하였으나, 다른 원인들이 복합적으로 더 작용하여 액티브 패턴(AP-3)의 전류 특성이 정의될 수도 있다. 따라서, 이 실시예에서는, 액티브 패턴(AP-3)의 전류 특성을 야기하는 원인을 규명하여 이를 발현되지 않게 하는 방법을 제공하기보다는, 기 발생된 액티브 패턴(AP-3)의 전류 특성에 대응되도록 제2 게이트 전극(G21-1)의 구조를 변경하여 발광소자(LED1) 측으로 최종 제공되는 전류의 세기의 균일도를 향상시키는 방법을 제공하는 데 더 큰 의미가 있다. Meanwhile, in this embodiment, the reason why the current intensity in each part of the active pattern (AP-3) is different is explained as the cause of the tapered (TP-1) shape of the edge of the active pattern (AP-3), but other causes are complex. Further, the current characteristics of the active pattern (AP-3) may be defined. Therefore, in this embodiment, rather than providing a method to prevent the occurrence of the current characteristic of the active pattern (AP-3) by identifying the cause causing the current characteristic of the active pattern (AP-3), the method is used to respond to the current characteristic of the already generated active pattern (AP-3). It is more meaningful to provide a method of improving the uniformity of the intensity of the current finally provided to the light emitting device (LED1) by changing the structure of the second gate electrode (G21-1) as much as possible.

도 8은 본 발명의 다른 실시예에 따른 표시장치(103)의 하나의 화소의 단면도이다. Figure 8 is a cross-sectional view of one pixel of the display device 103 according to another embodiment of the present invention.

한편, 발광소자(LED2)를 제외하면, 표시장치(103)는 도 2b에 도시된 표시장치(도 2b의 100)가 포함하는 구성요소들과 동일한 구성 요소들을 포함한다. 따라서, 도 8을 설명함에 있어서, 발광소자(LED2)의 구조 외에 앞서 설명된 다른 구성 요소들에 대해서는 도면 부호를 병기하고, 상기 구성 요소들에 대한 설명은 생략된다. Meanwhile, except for the light emitting element LED2, the display device 103 includes the same components as the components included in the display device (100 in FIG. 2B) shown in FIG. 2B. Accordingly, when describing FIG. 8, reference numerals are used for other components other than the structure of the light emitting device LED2 described above, and descriptions of the components are omitted.

도 8을 참조하면, 표시장치(103)는 스위칭 트랜지스터(ST), 구동 트랜지스터(DT) 및 발광 소자(LED2)를 포함한다. Referring to FIG. 8, the display device 103 includes a switching transistor (ST), a driving transistor (DT), and a light emitting element (LED2).

이 실시예에서는, 발광 소자(LED2)는 마이크로 LED일 수 있다. 발광 소자(LED2)의 사이즈는 수십 마이크로미터 내지 수백 마이크로미터일 수 있다. 하지만, 본 발명이 상기 마이크로 LED의 사이즈에 한정되는 것은 아니며, 표시장치(103)의 크기 또는 표시장치(103)에서 표시되는 영상의 해상도에 따라 마이크로 LED의 사이즈는 변경될 수 있다. In this embodiment, the light emitting element LED2 may be a micro LED. The size of the light emitting device (LED2) may be tens of micrometers to hundreds of micrometers. However, the present invention is not limited to the size of the micro LED, and the size of the micro LED may change depending on the size of the display device 103 or the resolution of the image displayed on the display device 103.

이 실시예에서는, 발광 소자(LED2)는 제1 콘택 전극(CE1), PN다이오드(LC), 및 제2 콘택전극(CE2)을 포함할 수 있다. In this embodiment, the light emitting device (LED2) may include a first contact electrode (CE1), a PN diode (LC), and a second contact electrode (CE2).

제1 콘택 전극(CE1)은 구동 트랜지스터(DT)의 제1 전극(E1) 위에 배치되어 제1 전극(E1)과 접촉된다. 제2 콘택 전극(E2)은 외부로부터 공통 전압을 제공받는 공통 전극(미도시)과 전기적으로 연결될 수 있다. The first contact electrode CE1 is disposed on the first electrode E1 of the driving transistor DT and is in contact with the first electrode E1. The second contact electrode E2 may be electrically connected to a common electrode (not shown) that receives a common voltage from the outside.

PN다이오드(LC)는 제1 및 제2 콘택전극들(CE1,CE2) 사이에 배치된다. 이 실시예에서는 PN다이오드(LC)는 p-도핑층, 양자 우물층 및 n-도핑층이 순차적으로 적층된 구조를 가질 수 있다. The PN diode (LC) is disposed between the first and second contact electrodes (CE1 and CE2). In this embodiment, the PN diode (LC) may have a structure in which a p-doped layer, a quantum well layer, and an n-doped layer are sequentially stacked.

앞서 설명된 실시예들과 유사하게, 이 실시예에서도 제2 게이트 전극(GE21)의 구조를 이용하여 액티브 패턴(AP)의 부분별로 전류의 세기가 차이나는 문제를 해결할 수 있고, 이에 따라 구동 트랜지스터(DT)를 통해 발광소자(LED1) 측으로 제공되는 전류의 세기가 균일해져 발광소자(LED1)의 휘도가 균일해질 수 있다. Similar to the previously described embodiments, in this embodiment as well, the problem of the current intensity being different for each part of the active pattern (AP) can be solved by using the structure of the second gate electrode (GE21), and thus the driving transistor The intensity of the current provided to the light-emitting device (LED1) through (DT) becomes uniform, so that the luminance of the light-emitting device (LED1) can be uniform.

도 9는 본 발명의 다른 실시예에 따른 표시장치(104)를 나타내는 단면도이다. Figure 9 is a cross-sectional view showing a display device 104 according to another embodiment of the present invention.

한편, 도 9에서 도시된 표시장치(104)의 단면의 위치는 도 2a에 도시된 I-I`을 따라 절취된 단면의 위치와 대응된다. 또한, 구동 트랜지스터(DT-3)의 구조를 제외하면, 표시장치(104)는 도 2b에 도시된 표시장치(도 2b의 100)의 구성요소들과 동일한 구성요소들을 포함한다. 따라서, 도 9를 설명함에 있어서, 앞서 설명된 다른 구성 요소들에 대해서는 도면 부호를 병기하고, 상기 구성 요소들에 대한 중복된 설명은 생략된다. Meanwhile, the position of the cross section of the display device 104 shown in FIG. 9 corresponds to the position of the cross section cut along II′ shown in FIG. 2A. Additionally, except for the structure of the driving transistor DT-3, the display device 104 includes the same components as those of the display device (100 in FIG. 2B) shown in FIG. 2B. Therefore, when describing FIG. 9, reference numerals are used for other components described above, and duplicate descriptions of the components are omitted.

도 9를 참조하면, 표시장치(104)는 스위칭 트랜지스터(ST), 구동 트랜지스터(DT-3) 및 발광 소자(LED1)를 포함한다. 또한, 구동 트랜지스터(DT-3)는 제1 게이트 전극(GE11-1), 제2 게이트 전극(GE21-2), 소오스 전극(SE), 드레인 전극(DE) 및 액티브 패턴(AP)을 포함한다. Referring to FIG. 9, the display device 104 includes a switching transistor (ST), a driving transistor (DT-3), and a light emitting element (LED1). Additionally, the driving transistor (DT-3) includes a first gate electrode (GE11-1), a second gate electrode (GE21-2), a source electrode (SE), a drain electrode (DE), and an active pattern (AP). .

앞서 도 2a를 참조하여 설명된 구동 트랜지스터(도 2a의 DT)는 탑-게이트(top-gate)의 구조를 가지나, 도 9에 도시된 상기 구동 트랜지스터(DT-3)는 바텀-게이트(bottom-gate)의 구조를 가질 수 있다. The driving transistor (DT in FIG. 2A) previously described with reference to FIG. 2A has a top-gate structure, but the driving transistor (DT-3) shown in FIG. 9 has a bottom-gate structure. It may have a gate structure.

한편, 도면으로 도시되지는 않았으나, 도 4, 도 7b 및 도 8를 참조하여 설명된 실시예들에 도시된 구동 트랜지스터들 각각은 탑-게이트 구조로 도시되었으나, 다른 실시예에서는 상기 구동 트랜지스터는 바텀-게이트의 구조로 변경될 수 있음은 당업자에게 자명할 것이다. Meanwhile, although not shown in the drawings, each of the driving transistors shown in the embodiments described with reference to FIGS. 4, 7B, and 8 is shown as a top-gate structure, but in other embodiments, the driving transistor has a bottom gate structure. -It will be obvious to those skilled in the art that the structure of the gate can be changed.

이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙력된 당업자는 하기의 특허청구범위의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. Although the description has been made with reference to the above examples, it is recognized that those skilled in the art can make various modifications and changes to the present invention without departing from the spirit and scope of the present invention as set forth in the scope of the claims below. You will understand.

100: 표시장치 DT: 구동 트랜지스터
ST: 스위칭 트랜지스터 GE11: 제1 게이트 전극
GE21: 제2 게이트 전극 AP: 액티브 패턴
ST1: 제1 슬릿 ST2: 제2 슬릿
LED1: 발광 소자 EG1: 제1 에지
EG2: 제2 에지 SP1: 제1 단부
SP2: 제2 단부 MP: 중간부
CA: 채널 영역100: Display device DT: Driving transistor
ST: switching transistor GE11: first gate electrode
GE21: Second gate electrode AP: Active pattern
ST1: first slit ST2: second slit
LED1: light emitting element EG1: first edge
EG2: second edge SP1: first end
SP2: second end MP: middle part
CA: channel area

Claims (15)

베이스 기판;
상기 베이스 기판 위에 배치된 발광소자; 및
상기 베이스 기판 위에 배치되어 상기 발광 소자와 전기적으로 연결된 구동 트랜지스터;를 포함하고,
상기 구동 트랜지스터는,
반도체 재료를 포함하고, 채널 영역이 정의된 액티브 패턴;
상기 액티브 패턴과 접촉된 소오스 전극;
상기 소오스 전극과 이격되어 상기 액티브 패턴과 접촉된 드레인 전극;
상기 액티브 패턴과 중첩된 제1 게이트 전극; 및
상기 액티브 패턴과 중첩되어 평면상으로 상기 채널 영역 내에서 상기 제1 게이트 전극과 이격되고, 상기 채널 영역 내에서 상기 소오스 전극으로부터 상기 드레인 전극을 향하는 채널 방향으로 서로 다른 길이들을 갖는 부분들을 포함하는 제2 게이트 전극;을 포함하고,
상기 제2 게이트 전극은: 상기 액티브 패턴의 제1 에지와 중첩되는 제1 단부; 상기 액티브 패턴의 제2 에지와 중첩되는 제2 단부; 및 상기 제1 및 제2 단부 사이의 중간부를 포함하고,
상기 액티브 패턴은 단면상 상기 제1 에지 및 상기 제2 에지에서 테이퍼 형상을 갖고,
상기 제1 단부 및 상기 제2 단부 각각의 제1 길이는 상기 중간부의 제2 길이보다 더 짧고,
상기 채널 영역 내에서 상기 액티브 패턴에 상기 제1 에지 및 상기 제2 에지 사이에 슬릿이 정의된 것을 특징으로 하고, 상기 슬릿은 상기 제1 게이트 전극의 채널 방향의 일부와 중첩하고, 상기 슬릿은 상기 제2 게이트 전극의 채널 방향의 전부와 중첩하는, 표시 장치.base substrate;
a light emitting device disposed on the base substrate; and
A driving transistor disposed on the base substrate and electrically connected to the light emitting device,
The driving transistor is,
An active pattern comprising a semiconductor material and having a defined channel region;
a source electrode in contact with the active pattern;
a drain electrode spaced apart from the source electrode and in contact with the active pattern;
a first gate electrode overlapping the active pattern; and
A second part overlaps the active pattern and is spaced apart from the first gate electrode in the channel region on a plane, and includes portions having different lengths in the channel direction from the source electrode to the drain electrode within the channel region. 2 gate electrodes;
The second gate electrode includes: a first end overlapping a first edge of the active pattern; a second end overlapping a second edge of the active pattern; and an intermediate portion between the first and second ends,
The active pattern has a tapered shape at the first edge and the second edge in cross-section,
a first length of each of the first and second ends is shorter than a second length of the middle portion,
Characterized in that a slit is defined between the first edge and the second edge of the active pattern within the channel region, the slit overlaps a portion of the channel direction of the first gate electrode, and the slit is A display device that overlaps the entire channel direction of the second gate electrode. 제 1 항에 있어서, 상기 채널 영역 내에서 상기 제1 게이트 전극 및 상기 제2 게이트 전극은 상기 채널 방향으로 배열된 것을 특징으로 하는 표시 장치.The display device of claim 1, wherein the first gate electrode and the second gate electrode are arranged in the channel direction within the channel region. 삭제delete 삭제delete 제 1 항에 있어서, 상기 채널 영역 내에서 상기 제2 게이트 전극의 상기 채널 방향에 수직하는 방향의 폭은 상기 제1 길이 및 상기 제2 길이의 각각보다 큰 것을 특징으로 하는 표시 장치.The display device of claim 1, wherein a width of the second gate electrode in a direction perpendicular to the channel direction within the channel region is greater than each of the first length and the second length. 제 1 항에 있어서, 상기 채널 영역 내에서 상기 채널 방향으로 상기 제1 게이트 전극의 길이는 일정한 것을 특징으로 하는 표시 장치.The display device of claim 1, wherein the length of the first gate electrode in the channel direction within the channel region is constant. 삭제delete 삭제delete 제 1 항에 있어서, 평면상에서 상기 슬릿은 폐루프(closed loop)의 형상으로 정의된 것을 특징으로 하는 표시 장치.The display device according to claim 1, wherein the slit is defined in the shape of a closed loop on a plane. 제 1 항에 있어서, 상기 슬릿은 다수로 상기 액티브 패턴에 정의되고, 평면상에서 상기 다수의 슬릿들은 상기 제1 에지 및 상기 제2 에지 사이에 배열된 것을 특징으로 하는 표시 장치.The display device of claim 1, wherein a plurality of slits are defined in the active pattern, and the plurality of slits are arranged between the first edge and the second edge in a plan view. 삭제delete 제 1 항에 있어서, 상기 발광 소자는 마이크로 LED를 포함하는 것을 특징으로 하는 표시 장치.The display device of claim 1, wherein the light emitting element includes a micro LED. 제 1 항에 있어서, 상기 발광 소자는,
상기 구동 트랜지스터의 상기 드레인 전극과 전기적으로 연결된 제1 전극;
상기 제1 전극 위에 배치된 유기 발광층; 및
상기 유기 발광층 위에 배치된 제2 전극을 포함하는 것을 특징으로 하는 표시 장치.The method of claim 1, wherein the light emitting device is:
a first electrode electrically connected to the drain electrode of the driving transistor;
an organic light-emitting layer disposed on the first electrode; and
A display device comprising a second electrode disposed on the organic light emitting layer. 제 1 항에 있어서, 상기 구동 트랜지스터는 탑-게이트(top-gate)의 형상을 갖는 것을 특징으로 하는 표시 장치.The display device of claim 1, wherein the driving transistor has a top-gate shape. 제 1 항에 있어서, 상기 구동 트랜지스터는 바텀-게이트(bottom-gate)의 형상을 갖는 것을 특징으로 하는 표시 장치.
The display device of claim 1, wherein the driving transistor has a bottom-gate shape.
KR1020170181819A 2017-12-28 2017-12-28 Display device KR102630594B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170181819A KR102630594B1 (en) 2017-12-28 2017-12-28 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170181819A KR102630594B1 (en) 2017-12-28 2017-12-28 Display device

Publications (2)

Publication Number Publication Date
KR20190079824A KR20190079824A (en) 2019-07-08
KR102630594B1 true KR102630594B1 (en) 2024-01-29

Family

ID=67256342

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170181819A KR102630594B1 (en) 2017-12-28 2017-12-28 Display device

Country Status (1)

Country Link
KR (1) KR102630594B1 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100575544B1 (en) 2003-10-24 2006-05-03 재단법인서울대학교산학협력재단 Thin film transistor with asymmetric dual gate and method for fabricating thereof
JP2006261423A (en) * 2005-03-17 2006-09-28 Ricoh Co Ltd Thin-film transistor and image display device using it
KR101136296B1 (en) * 2005-06-30 2012-04-19 엘지디스플레이 주식회사 Thin Film Transistor Of Poly Silicon Type, Thin Film Transistor Substrate Having Thereof, And Method of Fabricating The Same
KR101183437B1 (en) 2006-06-14 2012-09-14 엘지디스플레이 주식회사 Thin Film Transister and Organic Electro-luminescence Display Device Using The Same
JP2014027209A (en) 2012-07-30 2014-02-06 Japan Display Inc Display device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06258666A (en) * 1993-03-04 1994-09-16 Hitachi Ltd Liquid crystal display device
JPH08116063A (en) * 1994-10-14 1996-05-07 Sharp Corp Thin-film transistor and liquid crystal display device
JP3420201B2 (en) * 1999-12-22 2003-06-23 日本電気株式会社 Liquid crystal display
KR100543017B1 (en) * 2004-06-29 2006-01-20 삼성에스디아이 주식회사 Thin Film Transistor
KR101246023B1 (en) * 2005-01-06 2013-03-26 삼성디스플레이 주식회사 Array substrate and display apparatus having the same
KR102097024B1 (en) * 2013-01-04 2020-04-06 삼성디스플레이 주식회사 Thin film transistor array panel
KR102238641B1 (en) * 2014-12-26 2021-04-09 엘지디스플레이 주식회사 Thin film transistor array substrate

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100575544B1 (en) 2003-10-24 2006-05-03 재단법인서울대학교산학협력재단 Thin film transistor with asymmetric dual gate and method for fabricating thereof
JP2006261423A (en) * 2005-03-17 2006-09-28 Ricoh Co Ltd Thin-film transistor and image display device using it
KR101136296B1 (en) * 2005-06-30 2012-04-19 엘지디스플레이 주식회사 Thin Film Transistor Of Poly Silicon Type, Thin Film Transistor Substrate Having Thereof, And Method of Fabricating The Same
KR101183437B1 (en) 2006-06-14 2012-09-14 엘지디스플레이 주식회사 Thin Film Transister and Organic Electro-luminescence Display Device Using The Same
JP2014027209A (en) 2012-07-30 2014-02-06 Japan Display Inc Display device

Also Published As

Publication number Publication date
KR20190079824A (en) 2019-07-08

Similar Documents

Publication Publication Date Title
CN105977276B (en) Organic light emitting diode display
EP3091578B1 (en) Transparent oled device and display device employing same
KR102578996B1 (en) Organic light emitting display panel and organic light emitting display apparatus using the same
KR101994657B1 (en) Organic electroluminescent display
US9666120B2 (en) Organic light emitting display device for preventing deterioration of driving transistors
KR20200076995A (en) Thin film transistor and display panel using the same
TW201334177A (en) Organic light emitting diode display
JP2015152925A (en) Dual-sided display, control device of dual-sided display and manufacturing method of the same
KR20130096909A (en) Electrowetting display device and driving method thereof
US9842891B2 (en) Pixel circuit
KR102387791B1 (en) Organic electroluminescenence display device and method for fabricating the same
US9859530B2 (en) Display device
KR20210022807A (en) Pixel and display device including the same
KR20150053314A (en) Thin film transistor and display device having the same
US10565930B2 (en) Power configuration structure and method for top-emitting AMOLED panel
KR20200031194A (en) Organic light emitting diode display device
KR20150078344A (en) Organic Light Emitting Display
KR20130131693A (en) Transparent display device including organic electro luminescent device
KR102473529B1 (en) Display device
KR102443127B1 (en) Driving thin film transistor and organic light emitting display device comprising the same
KR102630594B1 (en) Display device
JP2015216059A (en) Light-emitting element display device
KR102372773B1 (en) Organic light emitting diode display and method for repairing organic light emitting diode display
KR102329809B1 (en) Organic light emitting diode display
KR20210137983A (en) Display panel and diplay device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant