KR102623545B1 - 반도체 소자 제조 장치 - Google Patents

반도체 소자 제조 장치 Download PDF

Info

Publication number
KR102623545B1
KR102623545B1 KR1020180163315A KR20180163315A KR102623545B1 KR 102623545 B1 KR102623545 B1 KR 102623545B1 KR 1020180163315 A KR1020180163315 A KR 1020180163315A KR 20180163315 A KR20180163315 A KR 20180163315A KR 102623545 B1 KR102623545 B1 KR 102623545B1
Authority
KR
South Korea
Prior art keywords
holes
density
edge
plasma
blocking plate
Prior art date
Application number
KR1020180163315A
Other languages
English (en)
Other versions
KR20200074663A (ko
Inventor
김기환
김연태
박기수
박판귀
이창윤
임성근
최은석
이진아
최민호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020180163315A priority Critical patent/KR102623545B1/ko
Priority to US16/450,059 priority patent/US20200194235A1/en
Priority to CN201910774444.3A priority patent/CN111326443A/zh
Publication of KR20200074663A publication Critical patent/KR20200074663A/ko
Application granted granted Critical
Publication of KR102623545B1 publication Critical patent/KR102623545B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H01J37/32724—Temperature
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45563—Gas nozzles
    • C23C16/45565—Shower nozzles
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C23C16/4585—Devices at or outside the perimeter of the substrate support, e.g. clamping rings, shrouds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C23C16/4586—Elements in the interior of the support, e.g. electrodes, heating or cooling devices
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/46—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for heating the substrate
    • C23C16/463—Cooling of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32458—Vessel
    • H01J37/32513—Sealing means, e.g. sealing between different parts of the vessel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H01J37/32642—Focus rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H01L21/6708—Apparatus for fluid treatment for etching for wet etching using mainly spraying means, e.g. nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67126—Apparatus for sealing, encapsulating, glassing, decapsulating or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68785—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the mechanical construction of the susceptor, stage or support
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3341—Reactive etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Electromagnetism (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Abstract

본 발명의 기술적 사상은 플라즈마 처리 공간을 포함하는 공정 챔버, 및 상기 공정 챔버 내에 마련되고, 기판을 지지하도록 구성된 기판 지지대를 포함하고, 상기 기판 지지대는, 리트프 핀을 수용하도록 구성된 복수개의 리프트 핀 홀을 포함하는 베이스, 상기 베이스로부터 돌출되고 링 형상을 가지는 씨일 밴드(seal band)로서, 상기 씨일 밴드의 내측 지름은 복수개의 리프트 핀 홀의 피치원 지름(pitch circle diameter) 보다 작은 상기 씨일 밴드를 포함하는 반도체 소자 제조 장치를 제공한다.

Description

반도체 소자 제조 장치 {Apparatus for manufacturing semiconductor device}
본 발명의 기술적 사상은 반도체 소자 제조 장치에 관한 것으로서, 보다 상세하게는 플라즈마를 이용하여 반도체 제조 공정을 수행하는 반도체 소자 제조 장치에 관한 것이다.
일반적으로, 반도체 소자를 제조하기 위하여, 증착, 식각, 세정 등의 일련의 공정들이 진행될 수 있다. 이러한 공정들은 공정 챔버를 구비한 증착, 식각 또는 세정 장치를 통해 이루어질 수 있다. 예를 들어, 플라즈마 처리 기술을 이용한 식각 공정의 경우, 용량 결합 플라즈마(capacitively coupled plasma) 또는 유도 결합 플라즈마(inductively coupled plasma)와 같은 플라즈마를 이용하여 기판 상의 물질막을 식각하거나, 또는 공정 챔버의 외부에서 생성된 원격 플라즈마 소스(remote plasma source)를 이용하여 기판 상의 물질막을 식각하는 식각 장치가 널리 이용되고 있다. 이러한 플라즈마를 이용한 식각 공정은, 일반적으로 식각율 및 식각 선택비가 낮은 문제가 있다.
(특허문헌 1) 미국특허출원 공개공보 US 2008/0144251 (공개일:2008.06.19)
(특허문헌 2) 미국특허출원 등록공보 US 6,835,278 (공개일:2002.02.21)
(특허문헌 3) 미국특허출원 등록공보 US 7,572,337 (공개일:2005.12.01)
(특허문헌 4) 미국특허출원 공개공보 US 2018/0096843 (공개일:2018.04.05)
본 발명의 기술적 사상이 해결하고자 하는 과제는 플라즈마 처리 공정, 예를 들어 플라즈마 식각 공정의 균일성을 향상시킬 수 있는 반도체 소자 제조 장치를 제공하는 것이다.
본 발명의 기술적 사상이 해결하고자 하는 또 다른 과제는 실리콘 산화물을 포함하는 물질막에 대한 식각 공정에서, 상기 물질막을 높은 식각율로 식각하고, 다른 물질막에 대하여 높은 식각 선택비로 상기 물질막을 식각할 수 있는 반도체 소자 제조 장치를 제공하는 것이다.
상술한 과제를 해결하기 위하여 본 발명의 기술적 사상은 플라즈마 처리 공간을 포함하는 공정 챔버, 및 상기 공정 챔버 내에 마련되고, 기판을 지지하도록 구성된 기판 지지대를 포함하고, 상기 기판 지지대는, 리트프 핀을 수용하도록 구성된 복수개의 리프트 핀 홀을 포함하는 베이스, 상기 베이스로부터 돌출되고 링 형상을 가지는 씨일 밴드(seal band)로서, 상기 씨일 밴드의 내측 지름은 복수개의 리프트 핀 홀의 피치원 지름(pitch circle diameter) 보다 작은 상기 씨일 밴드를 포함하는 반도체 소자 제조 장치를 제공한다.
또한, 상술한 과제를 해결하기 위하여 본 발명의 기술적 사상은 플라즈마 처리 공간을 포함하는 공정 챔버, 및 상기 공정 챔버 내에 마련되고, 기판을 지지하도록 구성된 기판 지지대를 포함하고, 상기 기판 지지대는, 베이스, 및 상기 베이스로부터 돌출되고 링 형상을 가지는 씨일 밴드로서, 반경 방향으로 일정한 폭을 가지는 상기 씨일 밴드를 포함하는 반도체 소자 제조 장치를 제공한다.
또한, 상술한 과제를 해결하기 위하여 본 발명의 기술적 사상은 플라즈마 처리 공간을 포함하는 공정 챔버, 상기 공정 챔버 내에 마련되고, 기판을 지지하도록 구성된 기판 지지대, 플라즈마를 생성하고, 상기 플라즈마를 상기 공정 챔버로 공급하도록 구성된 플라즈마 생성부, 상기 플라즈마 생성부로부터 공급된 상기 플라즈마를 확산시키도록 구성된 차단 플레이트로서, 니켈로 이루어진 몸체 및 상기 몸체를 관통하는 제1 관통홀을 포함하는 상기 차단 플레이트, 및 상기 차단 플레이트의 제1 관통홀을 통해 분사된 상기 플라즈마를 확산시키도록 구성되고, 상기 플라즈마 처리 공간으로 상기 플라즈마를 분사하도록 구성된 제2 관통홀을 포함하는 샤워 헤드를 포함하는 반도체 소자 제조 장치를 제공한다.
본 발명의 기술적 사상에 의하면, 페데스탈 플레이트의 씨일 밴드와 기판은 방사상으로 균일한 폭으로 컨택되므로, 기판의 가장자리 영역의 온도 균일성을 향상시키고, 기판의 가장자리 영역에 대한 식각 공정의 균일성을 향상시킬 수 있다. 또한, 페데스탈 플레이트의 씨일 밴드와 기판 간의 컨택 면적이 증가되므로, 기판의 가장자리 영역의 온도를 용이하게 낮출 수 있으므로, 기판의 가장자리 영역 상의 실리콘 산화막을 포함하는 물질막을 높은 식각율로 식각할 수 있다.
나아가, 본 발명의 기술적 사상에 의하면, 차단 플레이트를 니켈의 단일 물질로 형성함으로써, 차단 플레이트의 표면 거칠기를 줄이고, 실리콘 질화막 대비 실리콘 산화막에 대한 식각 선택비를 향상시킬 수 있다. 또한, 차단 플레이트의 분사홀의 밀도를 영역 별로 조절함으로써, 기판에 대한 식각 공정의 균일성을 향상시킬 수 있다.
도 1은 본 발명의 예시적인 실시예들에 따른 반도체 소자 제조 장치를 보여주는 단면도이다.
도 2는 도 1의 반도체 소자 제조 장치를 이용한 식각 방법 및 상기 식각 방법을 포함하는 반도체 소자 제조 방법에 대한 흐름도이다.
도 3은 도 1에 도시된 기판 지지대의 페데스탈 플레이트를 보여주는 사시도이다.
도 4는 도 1에 도시된 기판 지지대의 페데스탈 플레이트를 상방에서 바라본 평면도이다.
도 5는 도 3의 Ⅴ-Ⅴ'선에 따른 페데스탈 플레이트를 보여주는 단면도이다.
도 6은 본 발명의 예시적인 실시예들에 따른 차단 플레이트를 보여주는 사시도이다.
도 7은 도 1의 "Ⅶ"로 표시된 영역에 대응되는 차단 플레이트 및 샤워 헤드를 보여주는 단면도이다.
도 8은 도 1의 "Ⅷ"로 표시된 영역에 대응되는 차단 플레이트 및 샤워 헤드를 보여주는 단면도이다.
도 9는 도 1의 "Ⅸ"로 표시된 영역에 대응되는 차단 플레이트 및 샤워 헤드를 보여주는 단면도이다.
이하, 첨부한 도면을 참조하여 본 발명의 기술적 사상의 실시예들에 대해 상세히 설명한다. 도면 상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고, 이들에 대한 중복된 설명은 생략한다.
도 1은 본 발명의 예시적인 실시예들에 따른 반도체 소자 제조 장치(1000)를 보여주는 단면도이다.
도 1을 참조하면, 반도체 소자 제조 장치(1000)는 공정 챔버(10), 기판 지지대(100), 분배 어셈블리(200), 및 플라즈마 생성부(300)를 포함할 수 있다. 반도체 소자 제조 장치(1000)는 반도체 소자 제조 공정을 수행하도록 구성되며, 예를 들어 증착 공정, 식각 공정, 세정 공정 등을 수행할 수 있다.
공정 챔버(10)는 반도체 소자 제조 공정, 예를 들어 증착 공정, 식각 공정, 세정 공정 등에 이용되는 챔버일 수 있다. 예를 들어, 공정 챔버(10)는 플라즈마를 이용하여 처리 대상에 대한 플라즈마 처리 공정, 예를 들어 증착 공정, 식각 공정, 세정 공정 등을 수행하기 위한 플라즈마 챔버일 수 있다. 공정 챔버(10)는 내부에 플라즈마 처리 공간(11)을 포함할 수 있다. 공정 챔버(10)의 하부에는 배기관(13)이 마련될 수 있고, 배기관(13)은 진공 펌프(12)에 연결될 수 있다. 공정 챔버(10)의 외측벽 상에는, 기판(101)의 반입 및 반출을 담당하는 개구(15)를 개폐하는 게이트 밸브(14)가 제공될 수 있다.
기판 지지대(100)는 기판(101)에 대한 반도체 소자 제조 공정이 진행되는 동안 기판(101)을 지지할 수 있다. 예를 들어, 기판 지지대(100)는 기판(101)을 진공 흡착하여 기판(101)을 지지하도록 구성될 수 있다. 또한, 기판 지지대(100)는 기판(101)을 가열 또는 냉각함으로써, 기판(101)의 온도를 조절하는 기능을 수행할 수 있다.
기판 지지대(100)는 페데스탈 플레이트(pedestal plate, 110), 리프트 핀(140), 및 페데스탈 온도 제어기(117)를 포함할 수 있다.
페데스탈 플레이트(110)는 원형 플레이트 형상을 가질 수 있으며, 페데스탈 플레이트(110) 상에는 기판(101)이 탑재될 수 있다. 페데스탈 플레이트(110)는 구동 기구(119)에 의해 상승 및 하강하도록 구성될 수 있다. 페데스탈 플레이트(110)의 외주에는 단차(stepped portion)가 형성될 수 있으며, 상기 단차 상에는 엣지 링(150)이 장착될 수 있다. 예를 들어, 페데스탈 플레이트(110)는 유전체, 절연체(320), 반도체 또는 이들의 조합 중 어느 하나로 이루어질 수 있다. 예를 들어, 페데스탈 플레이트(110)는 알루미나(Al2O3)를 포함할 수 있다. 페데스탈 플레이트(110)에 대해서는 도 3 내지 도 5의 설명 부분에서 좀더 상세히 설명한다.
리프트 핀(140)은 페데스탈 플레이트(110)를 관통하며, 페데스탈 플레이트(110)에 대해 기판(101)을 상승 및 하강시킬 수 있다. 리프트 핀(140)은 페데스탈 플레이트(110)에 마련된 리프트 핀 홀(도 3의 113) 내에 삽입되며, 리프트 핀 홀(113) 내에서 상승 및 하강할 수 있다.
리프트 핀(140)은 처리 대상인 기판(101)이 공정 챔버(10)로 반입되거나 또는 기판(101)이 공정 챔버(10)로부터 반출될 때, 페데스탈 플레이트(110)로부터 상방으로 돌출된 핀-업(pin-up) 상태가 되어 기판(101)을 지지할 수 있다. 또한, 리프트 핀(140)은 공정 챔버(10) 내에서 기판(101)이 처리되는 동안, 페데스탈 플레이트(110)의 상면보다 아래로 하강된 핀-다운(pin-down) 상태가 되어 기판(101)이 페데스탈 플레이트(110) 상에 놓이도록 할 수 있다.
기판 지지대(100)는 기판(101)을 지지하기에 적합한 개수의 리프트 핀(140)을 포함할 수 있으다. 예를 들어, 기판 지지대(100)는 방사상으로 일정 간격으로 이격된 3개의 리프트 핀(140)을 포함할 수 있다. 이 경우, 페데스탈 플레이트(110)에는 리프트 핀(140)의 개수에 대응되는 개수의 리프트 핀 홀(113)이 제공될 수 있다. 예를 들어, 방사상으로 일정 간격으로 이격된 3개의 리프트 핀 홀(113)이 페데스탈 플레이트(110)에 제공될 수 있다.
페데스탈 온도 제어기(117)는 반도체 소자 제조 공정이 진행되는 동안 기판(101)의 온도를 제어할 수 있다. 예를 들어, 페데스탈 플레이트(110)의 내부에는 열전달용 유체가 유동하도록 구성된 채널(115)이 형성될 수 있다. 상기 채널(115)은, 예를 들어 페데스탈 플레이트(110)의 중심축을 중심으로 동심원형(concentrical) 혹은 나선(spiral) 형상을 가질 수 있다. 상기 열전달용 유체는 예를 들어 물, 에틸렌글리콜, 실리콘오일, 액체 테플론, 또는 이들의 혼합물을 포함할 수 있다.
페데스탈 온도 제어기(117)는 페데스탈 플레이트(110)에 형성된 채널(115)로 공급되는 열전달용 유체의 온도 및 유량을 조절함으로써, 페데스탈 플레이트(110)의 온도 및 페데스탈 플레이트(110) 상에 탑재된 기판(101)의 온도를 조절할 수 있다. 페데스탈 온도 제어기(117)에 의해 페데스탈 플레이트(110)의 온도가 상승 또는 하강하게 되며, 기판(101)과 페데스탈 플레이트(110) 사이의 열 전달을 통해 기판(101)의 온도가 조절될 수 있다.
플라즈마 생성부(300)는 플라즈마를 생성하고, 생성된 플라즈마를 공정 챔버(10)로 공급할 수 있다.
예시적인 실시예들에서, 플라즈마 생성부(300)는 분배 어셈블리(200) 상에 마련된 제1 전극(310) 및 제2 전극(330)을 포함할 수 있다. 제1 전극(310) 및 제2 전극(330)은 제1 전극(310)과 제2 전극(330) 사이에 배치된 절연체(320)에 의해 전기적으로 절연될 수 있다. 제1 전극(310)은 파워 공급부(360)에 연결되며, 파워 공급부(360)로부터 플라즈마 생성에 필요한 파워를 인가받을 수 있다. 예를 들어, 파워 공급부(360)는 소정 주파수 및 세기를 갖는 전자기파 형태의 RF(Radio Frequency) 파워를 제1 전극(310)으로 인가할 수 있다. 제2 전극(330)은 그라운드에 연결될 수 있다. 제1 전극(310)과 제2 전극(330)은 수직 방향으로 이격될 수 있으며, 제1 전극(310)과 제2 전극(330) 사이에는 플라즈마가 생성될 수 있는 플라즈마 생성 공간(340)이 형성될 수 있다.
가스 공급부(350)는 상기 플라즈마 생성 공간(340)으로 공정 가스를 공급할 수 있다. 예를 들어, 가스 공급부(350)는 제1 전극(310)에 형성된 가스 도입 포트를 통해 공정 가스를 플라즈마 생성 공간(340)으로 공급할 수 있다. 플라즈마 생성 공간(340)으로 공정 가스가 공급되면, 파워 공급부(360)는 제1 전극(310)에 파워를 인가하여 플라즈마 생성 공간(340)에 플라즈마를 생성할 수 있다. 플라즈마 생성부(300)에서 생성된 플라즈마는 복수개의 성분을 포함할 수 있다. 예를 들어, 플라즈마는 라디칼, 이온, 전자, 자외선 등을 포함할 수 있다. 플라즈마 생성 공간(340)에서 생성된 플라즈마는 제2 전극(330)의 분사홀(331)을 통해 분배 어셈블리(200)로 분사될 수 있다.
분배 어셈블리(200)는 플라즈마 생성부(300)로부터 공급된 플라즈마를 분배하며, 분배된 플라즈마를 공정 챔버(10) 내의 플라즈마 처리 공간(11)으로 분사할 수 있다. 예를 들면, 분배 어셈블리(200)는 플라즈마 생성부(300)로부터 도입된 플라즈마를 방사상으로 확산시키며, 플라즈마를 기판 지지대(100) 상에 탑재된 기판(101)을 향해 분사할 수 있다. 예를 들어, 분배 어셈블리(200)는 공정 챔버(10)의 상부에 마련될 수 있고, 제2 전극(330)의 하면 상에 장착될 수 있다.
예시적인 실시예들에서, 분배 어셈블리(200)는 차단 플레이트(blocker plate, 210) 및 샤워 헤드(230)를 포함할 수 있다.
차단 플레이트(210)는 제2 전극(330)과 샤워 헤드(230) 사이에 제공될 수 있다. 예를 들어, 차단 플레이트(210)는 제2 전극(330)의 하면 상에 장착될 수 있으며, 샤워 헤드(230)에 형성된 리세스 공간 내에 수용될 수 있다. 차단 플레이트(210)는 플라즈마를 통과시키도록 구성된 복수개의 제1 관통홀(210H)을 포함할 수 있다. 제1 관통홀(210H)을 통해, 플라즈마는 차단 플레이트(210)를 통과하여 샤워 헤드(230)를 향해 분사될 수 있다.
차단 플레이트(210)는 플레이트 형상을 가질 수 있고, 플라즈마 생성부(300)로부터 공급된 플라즈마가 확산될 수 있는 확산 공간을 제공할 수 있다. 플라즈마 생성부(300)로부터 공급된 플라즈마는 제2 전극(330)과 차단 플레이트(210) 사이의 확산 공간에서 방사상으로 확산되기 때문에, 플라즈마가 높은 압력으로 직접 기판(101)으로 분사되는 것이 방지될 수 있다.
샤워 헤드(230)는 기판(101)이 탑재된 기판 지지대(100) 상에 마련될 수 있다. 샤워 헤드(230)는 차단 플레이트(210)의 제1 관통홀(210H)을 통해 방출된 플라즈마가 확산될 수 있는 확산 공간을 제공할 수 있다. 즉, 샤워 헤드(230)와 차단 플레이트(210) 사이의 확산 공간에서 플라즈마는 방사상으로 확산될 수 있다.
샤워 헤드(230)는 원형 플레이트 형상의 분배판 및 상기 분사판에 형성된 복수개의 제2 관통홀(230H)을 포함할 수 있다. 제2 관통홀(230H)은 플라즈마를 통과시키도록 구성되며, 제2 관통홀(230H)을 통해 플라즈마는 공정 챔버(10) 내의 플라즈마 처리 공간(11)으로 분사될 수 있다.
도 2는 도 1의 반도체 소자 제조 장치(1000)를 이용한 식각 방법 및 상기 식각 방법을 포함하는 반도체 소자 제조 방법에 대한 흐름도이다.
도 1 및 도 2를 참조하면, 기판(101)을 공정 챔버(10)에 로딩한다(S110). 구체적으로, 게이트 밸브(14)를 열어 기판(101)을 공정 챔버(10) 내의 기판 지지대(100) 상에 로딩할 수 있다. 기판 지지대(100)는, 예를 들어 진공압을 이용하여 페데스탈 플레이트(110) 상에 탑재된 기판(101)을 고정할 수 있다.
여기서, 기판(101)은 반도체 물질을 포함하는 반도체 기판(101)일 수 있으며, 기판(101) 상에 형성된 물질막을 포함할 수 있다. 기판(101) 상의 물질막은 기판(101) 상에 증착, 코팅, 도금 등 다양한 방법을 통해 형성된 절연막 및/또는 도전막일 수 있다. 예를 들어, 절연막은 산화막, 질화막 또는 산화질화막 등을 포함할 수 있고, 도전막은 금속막이나 폴리실리콘막 등을 포함할 수 있다. 한편, 물질막은 기판(101) 상에 형성된 단일막일 수도 있고 또는 다중막일 수도 있다. 또한, 물질막은 일정 패턴을 가지고 기판(101) 상에 형성될 수도 있다. 예를 들어, 식각 대상은 기판(101) 상의 실리콘 산화물을 포함하는 물질막일 수 있다. 또는, 식각 대상은 기판(101) 상의 자연 산화막일 수 있다. 참고로, 이하에서는 식각에 대해서만 설명하고 있지만, 세정에 대해서도 동일한 방법이나 원리 등이 적용되고, 동일한 효과 등이 나타날 수 있다.
다음으로, 플라즈마를 생성한다(S120). 가스 공급부(350)는 플라즈마 생성을 위한 공정 가스를 플라즈마 생성부(300)로 공급하고, 파워 공급부(360)는 적정 파워를 인가하여 플라즈마 생성 공간(340)에 플라즈마를 생성할 수 있다. 플라즈마는 복수개의 성분을 포함할 수 있으며, 플라즈마의 복수개의 성분들 중 적어도 하나의 성분은 식각 대상을 식각하는데 주로 사용될 수 있다. 예를 들어, 플라즈마는 라디칼, 이온, 전자, 자외선 등을 포함할 수 있다.
예를 들어, 기판(101) 상의 실리콘 산화물을 포함하는 물질막에 대한 식각 공정을 수행하기 위해, 가스 공급부(350)는 식각용 소스 가스를 플라즈마 생성부(300)에 공급할 수 있다. 예를 들어, 가스 공급부(350)는 NH3 및 NF4를 포함하는 소스 가스를 플라즈마 생성부(300)에 공급할 수 있다. 가스 공급부(350)에서 공급된 공정 가스는 상기 식각용 소스 가스 이외에, 다른 공정 가스들, 예를 들어 N2, O2, N2O, NO, Ar, He, H2 등의 가스를 더 포함할 수 있다.
플라즈마 생성부(300)에서, NH3 및 NF4은 아래 화학식 1과 같은 화학 반응을 통해, 식각 소스인 NH4F와 NH4F·HF를 형성할 수 있다.
[화학식 1]
NF3 + NH3 → NH4F + NH4F·HF
다음으로, 플라즈마를 공정 챔버(10) 내에 공급하여 식각 대상을 식각한다(S130). 플라즈마 생성부(300)에서 생성된 플라즈마는 분배 어셈블리(200)에 도입되며, 분배 어셈블리(200)는 플라즈마를 방사상으로 확산시킬 수 있다. 분배 어셈블리(200)는 대체로 고르게 분배된 플라즈마를 페데스탈 플레이트(110) 상에 탑재된 기판(101)을 향해 분사할 수 있다.
이 때, 기판 지지대(100)는 기판(101) 상의 실리콘 산화물을 포함하는 물질막에 대한 식각 공정을 수행하기에 적합한 온도로 기판(101)의 온도를 제어할 수 있다. 예를 들어, 페데스탈 온도 제어기(117)는 상기 물질막에 대한 식각 공정 동안 기판(101)의 온도를 상대적으로 낮은 온도 범위로 유지할 수 있다. 예를 들어, 페데스탈 온도 제어기(117)는 기판(101)의 온도 100℃ 이하로 유지할 수 있다. 또는, 페데스탈 온도 제어기(117)는 기판(101)의 온도를 약 30℃ 내지 약 50℃ 사이로 유지할 수 있다. 이러한 낮은 온도 범위에서, 실리콘 산화물을 포함하는 상기 물질막을 식각하기 위한 식각 소스, 예를 들어 NH4F 또는 NH4F·HF가 상기 물질막에 보다 용이하게 흡착되므로, 상기 물질막에 대한 식각율(etch rate)이 높이질 수 있다.
식각 소스인 NH4F 또는 NH4F·HF는 아래 화학식 2 또는 화학식 3과 같은 화학 반응을 통해 실리콘 산화물을 포함하는 물질막을 식각할 수 있다.
[화학식 2]
NH4F + SiO2 → (NH4)2SiF6 +H2O
[화학식 3]
NH4F·HF + SiO2 → (NH4)2SiF6 +H2O
실리콘 산화물을 포함하는 물질막을 식각한 이후에, 기판 지지대(100)는 기판(101) 상에 잔류하는 부산물인 고체 상태의 (NH4)2SiF6를 제거하기 위해 기판(101)의 온도를 고온으로 가열할 수 있다. 예를 들어, 기판 지지대(100)는 기판(101)을 100℃ 이상으로 가열할 수 있다. 고온 조건에서, 고체 상태의 (NH4)2SiF6는 아래 화학식 4와 같은 화학 반응을 통해 제거될 수 있다.
[화학식 4]
(NH4)2SiF6(s) → SiF4(g) + NH3(g) + HF(g)
다음으로, 기판(101)에 대한 후속 공정을 진행한다(S140). 후속 반도체 공정은 다양한 공정들을 포함할 수 있다. 예를 들어, 후속 반도체 공정은 증착 공정, 식각 공정, 이온 공정, 세정 공정 등을 포함할 수 있다. 여기서, 증착 공정은 CVD, 스퍼터링, 스핀 코팅 등 다양한 물질층 형성 공정을 포함할 수 있다. 식각 공정은 전술한 플라즈마를 이용한 식각 공정일 수도 있고, 플라즈마를 이용하지 않은 식각 공정일 수도 있다. 이온 공정은 이온 주입, 확산, 열처리 등의 공정을 포함할 수 있다. 이러한 후속 반도체 공정을 수행하여 기판(101)에 요구되는 반도체 소자를 위한 집적 회로들 및 배선들을 형성할 수 있다.
한편, 후속 반도체 공정은 반도체 소자를 인쇄 회로 기판 상에 실장하고 밀봉재로 밀봉하는 패키징 공정을 포함할 수 있다. 또한, 후속 반도체 공정은 반도체 소자나 반도체 패키지에 대해 테스트를 하는 테스트 공정을 포함할 수도 있다. 이러한 후속 반도체 공정들을 수행하여 반도체 소자 또는 반도체 패키지를 완성할 수 있다.
도 3은 도 1에 도시된 기판 지지대(100)의 페데스탈 플레이트(110)를 보여주는 사시도이다. 도 4는 도 1에 도시된 기판 지지대(100)의 페데스탈 플레이트(110)를 상방에서 바라본 평면도이다. 도 5는 도 3의 Ⅴ-Ⅴ'선에 따른 페데스탈 플레이트(110)를 보여주는 단면도이다.
도 3 내지 도 5를 도 1과 함께 참조하면, 기판 지지대(100)의 페데스탈 플레이트(110)는 원형 플레이트 형상의 베이스(111) 및 베이스(111)로부터 돌출된 씨일 밴드(seal band, 120)를 포함할 수 있다.
씨일 밴드(120)는 기판(101)을 접촉 및 지지하는 페데스탈 플레이트(110)의 일 부분으로서, 기판(101)의 저면과 마주하는 베이스(111)의 상면으로부터 돌출될 수 있다. 씨일 밴드(120)에 의해 기판(101)이 지지되므로, 베이스(111)의 상기 상면과 기판(101)의 저면은 씨일 밴드(120)의 높이 만큼 이격될 수 있다.
씨일 밴드(120)는 기판(101)의 저면의 가장자리 영역과 면 접촉하도록 구성된 상면(120US)을 포함할 수 있다. 상기 씨일 밴드(120)의 상면(120US)은 평평할 수 있으며, 씨일 밴드(120)와 기판(101) 간의 접촉 면적은 씨일 밴드(120)의 상면(120US)의 면적과 동일할 수 있다.
씨일 밴드(120)는 베이스(111)의 상면 상에서 연속적으로 연장된 링 형상을 가질 수 있다. 예를 들어, 씨일 밴드(120)는 베이스(111)의 가장자리를 따라 연속적으로 연장될 수 있고, 또는 페데스탈 플레이트(110) 상에 탑재된 기판(101)의 가장자리를 따라서 연속적으로 연장될 수 있다. 페데스탈 플레이트(110) 상에 기판(101)이 탑재되었을 때, 씨일 밴드(120)의 상면(120US)은 기판(101)의 저면과 연속적인 컨택을 형성할 수 있다.
씨일 밴드(120)는 씨일 밴드(120)의 내측벽, 기판(101)의 저면 및 베이스(111)의 상면에 의해 한정된 공간을 포위할 수 있다. 씨일 밴드(120)의 내측 영역과 씨일 밴드(120)의 외측 영역은 서로 분리될 수 있다. 그에 따라, 반도체 소자 제조 공정이 진행되는 동안, 씨일 밴드(120)는 씨일 밴드(120)의 외측 영역에서 발생된 부산물이 씨일 밴드(120)의 내측 영역으로 유입되는 것을 차단할 수 있다. 따라서, 기판(101)의 저면에 부산물이 흡착되는 것이 방지될 수 있다.
예시적인 실시예들에서, 페데스탈 플레이트(110)에 구비된 복수개의 리프트 핀 홀(113)은 베이스(111) 및 씨일 밴드(120)를 관통할 수 있다. 복수개의 리프트 핀 홀(113)은 씨일 밴드(120) 내에 마련될 수 있으며, 씨일 밴드(120)의 내측 가장자리(120IE)와 씨일 밴드(120)의 외측 가장자리(120OE) 사이에 배치될 수 있다.
예시적인 실시예들에서, 씨일 밴드(120)는 반경 방향으로 일정한 폭(120W)을 가질 수 있다. 씨일 밴드(120)의 폭(120W)이 일정하므로, 씨일 밴드(120)와 기판(101) 간의 컨택 영역의 폭은 방사상으로 일정할 수 있다. 이 때, 리프트 핀 홀(113)의 지름(113D)은 씨일 밴드(120)의 반경 방향에 따른 폭(120W) 보다 작을 수 있다.
예시적인 실시예들에서, 씨일 밴드(120)의 내측 지름(inner diameter, 120ID)은 복수개의 리프트 핀 홀(113)의 피치원 지름(pitch circle diameter, 114D) 보다 작을 수 있다. 여기서, 복수개의 리프트 핀 홀(113)의 피치원(pitch circle, 114)은 임의의 평면 상에서 복수개의 리프트 핀 홀(113) 각각의 중심을 지나는 가상의 원을 의미할 수 있다. 이 때, 복수개의 리프트 핀 홀(113)은 씨일 밴드(120) 내에 위치되므로, 복수개의 리프트 핀 홀(113)의 피치원(114)은 씨일 밴드(120)의 내측 가장자리(120IE)와 씨일 밴드(120)의 외측 가장자리(120OE) 사이에 위치될 수 있다.
한편, 페데스탈 플레이트(110)와 기판(101) 사이에서 열 전달은 대체로 씨일 밴드(120)를 통한 전도열 전달을 통해 이루어질 수 있다. 따라서, 기판(101)에 대한 플라즈마 처리 공정을 수행하기 위하여 페데스탈 플레이트(110)의 온도를 낮은 온도 범위로 조절하였을 때, 씨일 밴드(120)에 컨택된 기판(101)의 엣지 영역의 온도는 낮아질 수 있다. 이 때, 기판(101)의 엣지 영역의 온도는 기판(101)의 중심 영역의 온도 보다 더 낮아질 수 있다.
예를 들어, 기판(101)의 가장자리 영역 상의 실리콘 산화물에 대한 식각율이 기판(101)의 중심 영역 상의 실리콘 산화물에 대한 식각율 보다 낮은 경우, 기판 지지대(100)는 기판(101)의 가장자리 영역의 온도가 기판(101)의 중심 영역의 온도 보다 낮아지도록 기판(101)의 온도를 조절할 수 있다. 기판(101)의 가장자리 영역의 온도가 낮아짐에 따라, 기판(101)의 가장자리 영역 상에서 실리콘 산화물을 포함하는 물질막에 대한 식각율이 증가하게 되고, 기판(101)의 중심 영역과 가장자리 영역 사이에서 식각 공정은 보다 균일하게 이루어질 수 있다.
또한, 페데스탈 플레이트(110)와 기판(101) 사이의 열 전달량은 기판(101)과 씨일 밴드(120) 사이의 컨택 면적에 따라 변하므로, 씨일 밴드(120)의 상면(120US)의 면적을 적절히 조절하여 기판(101)의 중심 영역과 기판(101)의 가장자리 영역 사이의 식각 공정 특성을 보다 더 균일하게 만들 수 있다.
본 발명의 예시적인 실시예들에 의하면, 씨일 밴드(120)는 반경 방향으로 일정한 폭(120W)을 가지므로, 페데스탈 플레이트(110)와 기판(101) 사이에서 전도열은 기판(101)의 가장자리 영역 내에서 균일하게 전달될 수 있다. 즉, 페데스탈 플레이트(110)의 씨일 밴드(120)와 기판(101)은 방사상으로 균일한 폭으로 컨택되므로, 기판(101)의 가장자리 영역의 온도 균일성을 향상시키고, 기판(101)의 가장자리 영역에 대한 식각 공정의 균일성을 향상시킬 수 있다.
또한, 본 발명의 예시적인 실시예들에 의하면, 페데스탈 플레이트(110)의 씨일 밴드(120)와 기판(101) 간의 컨택 면적이 증가되므로, 기판(101)의 가장자리 영역의 온도를 용이하게 낮출 수 있으므로, 기판(101)의 가장자리 영역 상의 실리콘 산화막을 포함하는 물질막을 높은 식각율로 식각할 수 있다.
도 6은 본 발명의 예시적인 실시예들에 따른 차단 플레이트(210)를 보여주는 사시도이다.
도 6을 도 1과 함께 참조하면, 차단 플레이트(210)는 원형 플레이트 형상을 가지고 차단 플레이트(210)의 전체적인 외관을 형성하는 몸체(220) 및 상기 몸체(220)를 관통하는 제1 관통홀(210H)을 포함할 수 있다.
예시적인 실시예들에서, 차단 플레이트(210)는 단일 물질로 구성될 수 있다. 예를 들어, 차단 플레이트(210)는 니켈(Ni)로 이루어질 수 있다. 이 경우, 차단 플레이트(210)의 몸체(220)의 상면을 구성하는 물질, 상기 몸체(220)의 상면과 반대된 차단 플레이트(210)의 몸체(220)의 하면을 구성하는 물질, 및 제1 관통홀(210H)에 의해 제공된 차단 플레이트(210)의 몸체(220)의 내벽을 구성하는 물질은 서로 동일할 수 있다.
차단 플레이트(210)의 표면 거칠기는 차단 플레이트(210)에 의해 제공된 확산 공간 내에서 확산하는 물질에 대한 분해율에 영향을 미칠 수 있다. 예를 들어, 기판(101) 상의 실리콘 산화물을 포함하는 물질막에 대한 식각 공정을 수행할 때, 플라즈마 생성부(300)는 상기 물질막을 식각하기 위한 식각 소스, 예를 들어 NH4F 및 NH4F·HF를 분배 어셈블리(200)로 공급할 수 있다. 차단 플레이트(210)를 따라 NH4F 및 NH4F·HF가 확산되는 동안, 실리콘 산화물의 제거 반응에 주로 참여하는 식각 소스인 HF가 생성되며, HF의 생성 비율이 높아질수록 실리콘 질화막 대비 실리콘 산화막에 대한 식각 선택비(etch selectivity)가 향상될 수 있다. 여기서, 식각 선택비는 "식각 대상의 식각율"/"비식각 대상의 식각율"로 정의될 수 있다.
본 발명의 예시적인 실시예들에 의하면, 차단 플레이트(210)를 니켈의 단일 물질로 형성함으로써, 차단 플레이트(210)는 비교적 낮은 표면 거칠기를 가질 수 있다. 이 경우, 차단 플레이트(210)를 따라 NH4F 및 NH4F·HF가 확산되는 동안, 실리콘 산화물의 제거 반응에 주로 참여하는 식각 소스인 HF의 생성 비율이 증가하므로, 실리콘 질화막 대비 실리콘 산화막에 대한 식각 선택비가 향상될 수 있다.
일반적으로, 차단 플레이트는 소정의 제1 물질로 이루어진 부재 상에 제1 물질과 상이한 제2 물질로 이루어진 도금층을 포함할 수 있다. 이 경우, 차단 플레이트의 상기 도금층이 박리됨에 따라, 차단 플레이트의 표면 거칠기가 변하게 되므로, 차단 플레이트의 경시 변화에 따라 식각 선택비가 변할 수 있다. 그러나, 본 발명의 예시적인 실시예들에 의하면, 차단 플레이트(210)를 단일 물질로 형성함으로써, 시간 경과에 따른 차단 플레이트(210)의 표면 거칠기의 변화가 적어질 수 있고, 그에 따라 실리콘 질화막 대비 실리콘 산화막에 대한 식각 선택비를 용이하게 관리할 수 있다.
도 6에 도시된 것과 같이, 차단 플레이트(210)의 제1 관통홀(210H)의 밀도는 차단 플레이트(210)의 영역 별로 상이할 수 있다. 여기서, 차단 플레이트(210)의 특정 영역 내의 홀의 밀도는 차단 플레이트(210)의 특정 영역의 면적 대비 상기 특정 영역 내에 형성된 홀의 개수를 의미할 수 있다. 따라서, 제1 홀의 밀도가 제2 홀의 밀도보다 크다는 것은 동일한 면적 내에 형성된 제1 홀의 개수가 제2 홀의 개수 보다 많다는 것을 의미할 수 있다.
예를 들어, 차단 플레이트(210)의 제1 관통홀(210H)은 몸체(220)의 중심 영역(221) 근방의 복수개의 제1 중심 관통홀(221H), 몸체(220)의 가장자리 영역(223) 근방의 복수개의 제1 엣지 관통홀(223H), 및 몸체(220)의 중간 영역(225) 근방의 복수개의 제1 중간 관통홀(225H)을 포함할 수 있다.
몸체(220)의 중심 영역(221)은 차단 플레이트(210)의 중심을 포함하는 영역일 수 있다. 몸체(220)의 중간 영역(225)은 몸체(220)의 중심 영역(221)과 몸체(220)의 가장자리 영역(223) 사이의 영역으로서, 몸체(220)의 중심 영역(221)을 둘러쌀 수 있다. 또한, 몸체(220)의 가장자리 영역(223)은 몸체(220)의 중간 영역(225)을 둘러쌀 수 있다. 예를 들어, 몸체(220)의 중심 영역(221)은 차단 플레이트(210)의 중심으로부터 반경 방향으로 제1 길이만큼 연장된 영역이고, 몸체(220)의 중간 영역(225)은 몸체(220)의 중심 영역(221)과 몸체(220)의 중간 영역(225) 사이의 경계로부터 반경 방향으로 제2 길이만큼 연장된 영역일 수 있고, 몸체(220)의 가장자리 영역(223)은 몸체(220)의 중간 영역(225)과 몸체(220)의 가장자리 영역(223) 사이의 경계로부터 반경 방향으로 제3 길이만큼 연장된 영역일 수 있다. 예를 들어, 중심 영역(221)의 상기 제1 길이, 중간 영역(225)의 상기 제2 길이, 및 가장자리 영역(223)의 상기 제3 길이는 서로 동일할 수 있다. 또는, 중간 영역(225)의 상기 제2 길이는 중심 영역(221)의 상기 제1 길이 및 가장자리 영역(223)의 상기 제3 길이 보다 클 수도 있다.
이 때, 제1 중심 관통홀(221H)의 밀도, 제1 엣지 관통홀(223H)의 밀도, 및/또는 제1 중간 관통홀(225H)의 밀도를 조절함으로써, 공정 챔버(10)의 플라즈마 처리 공간(11) 내의 플라즈마의 밀도를 조절할 수 있다.
좀 더 구체적으로, 제1 중심 관통홀(221H)을 통해 방출된 플라즈마는 대체로 기판(101)의 중심 영역 근방의 플라즈마 밀도에 영향을 미치고, 제1 엣지 관통홀(223H)을 통해 방출된 플라즈마는 대체로 기판(101)의 가장자리 영역 근방의 플라즈마 밀도에 영향을 미치고, 제1 중간 관통홀(225H)을 통해 방출된 플라즈마는 대체로 기판(101)의 중심 영역과 가장자리 영역 사이의 기판(101)의 중간 영역 근방의 플라즈마 밀도에 영향을 미칠 수 있다. 따라서, 제1 중심 관통홀(221H)의 밀도, 제1 엣지 관통홀(223H)의 밀도, 및/또는 제1 중간 관통홀(225H)의 밀도를 조절함으로써, 기판(101)에 대한 식각 공정의 특성을 조절할 수 있다.
예시적인 실시예들에서, 제1 중심 관통홀(221H)의 밀도, 제1 엣지 관통홀(223H)의 밀도, 및/또는 제1 중간 관통홀(225H)의 밀도는 서로 상이할 수 있다. 예를 들어, 제1 엣지 관통홀(223H)은 제1 중심 관통홀(221H) 보다 큰 밀도를 가지도록 형성될 수 있다. 예를 들어, 제1 엣지 관통홀(223H)의 밀도는 제1 중심 관통홀(221H)의 밀도 보다 1.5배 내지 3배 사이일 수 있다. 또는 제1 엣지 관통홀(223H)의 밀도는 제1 중심 관통홀(221H)의 밀도의 약 2배일 수 있다.
또한, 제1 중간 관통홀(225H)의 밀도는 제1 중심 관통홀(221H)의 밀도 및 제1 엣지 관통홀(223H)의 밀도 보다 작을 수 있다.
본 발명의 예시적인 실시예들에 의하면, 제1 엣지 관통홀(223H)의 밀도가 제1 중심 관통홀(221H)의 밀도 보다 크기 때문에, 기판(101)의 가장자리 영역 근방의 플라즈마의 밀도가 보다 더 증가하게 되므로, 기판(101)의 가장자리 영역에서 기판(101) 상의 물질막에 대한 식각율이 증가할 수 있다. 특히, 기판(101)의 가장자리 영역 근방의 식각율이 기판(101)의 중심 영역 근방의 식각율 보다 낮은 경우, 제1 엣지 관통홀(223H)의 밀도를 증가시킴으로써 기판(101) 상의 물질막에 대한 식각율을 전체적으로 균일하게 만들 수 있다.
도 7은 도 1의 "Ⅶ"로 표시된 영역에 대응되는 차단 플레이트(210) 및 샤워 헤드(230)를 보여주는 단면도이다. 도 8은 도 1의 "Ⅷ"로 표시된 영역에 대응되는 차단 플레이트(210) 및 샤워 헤드(230)를 보여주는 단면도이다. 도 9는 도 1의 "Ⅸ"로 표시된 영역에 대응되는 차단 플레이트(210) 및 샤워 헤드(230)를 보여주는 단면도이다. 도 7은 차단 플레이트(210)의 중심 영역(221) 및 샤워 헤드(230)의 중심 영역(241)을 보여주며, 도 8은 차단 플레이트(210)의 가장자리 영역(223) 및 샤워 헤드(230)의 가장자리 영역(243)을 보여주며, 도 9는 차단 플레이트(210)의 중간 영역(225) 및 샤워 헤드(230)의 중간 영역(245)을 보여준다.
도 7 내지 도 9를 도 1과 함께 참조하면, 샤워 헤드(230)의 제2 관통홀(230H)은 샤워 헤드(230)의 중심 영역(241) 내의 복수개의 제2 중심 관통홀(241H), 샤워 헤드(230)의 가장자리 영역(243) 내의 복수개의 제2 엣지 관통홀(243H), 및 샤워 헤드(230)의 중간 영역(245) 내의 복수개의 제1 중간 관통홀(225H)을 포함할 수 있다.
샤워 헤드(230)의 중심 영역(241)은 샤워 헤드(230)의 중심을 포함하는 영역일 수 있다. 샤워 헤드(230)의 중간 영역(245)은 샤워 헤드(230)의 중심 영역(241)과 샤워 헤드(230)의 가장자리 영역(243) 사이의 영역으로서, 샤워 헤드(230)의 중심 영역(241)을 둘러쌀 수 있다. 또한, 샤워 헤드(230)의 가장자리 영역(243)은 샤워 헤드(230)의 중간 영역(245)을 둘러쌀 수 있다.
도시된 것과 같이 샤워 헤드(230)의 제2 관통홀(230H)은 차단 플레이트(210)의 제1 관통홀(210H)이 수직으로 정렬될 수 있다. 그러나, 본 발명의 기술적 사상이 여기에 한정되는 것은 아니며, 샤워 헤드(230)의 제2 관통홀(230H)은 차단 플레이트(210)의 제1 관통홀(210H)은 수직으로 정렬되지 않고, 수평 방향으로 오프셋될 수도 있다.
이 때, 제2 중심 관통홀(241H)의 밀도, 제2 엣지 관통홀(243H)의 밀도, 및/또는 제2 중간 관통홀(245H)의 밀도를 조절함으로써, 공정 챔버(10)의 플라즈마 처리 공간(11) 내의 플라즈마의 밀도를 조절할 수 있다.
좀 더 구체적으로, 제2 중심 관통홀(241H)을 통해 방출된 플라즈마는 차단 플레이트(210)의 제1 중심 관통홀(221H)과 유사하게 기판(101)의 중심 영역 근방의 플라즈마 밀도에 영향을 미치고, 제2 엣지 관통홀(243H)을 통해 방출된 플라즈마는 차단 플레이트(210)의 제1 엣지 관통홀(223H)과 유사하게 기판(101)의 가장자리 영역 근방의 플라즈마 밀도에 영향을 미치고, 제2 중간 관통홀(245H)을 통해 방출된 플라즈마는 차단 플레이트(210)의 제1 중간 관통홀(225H)과 유사하게 기판(101)의 중간 영역 근방의 플라즈마 밀도에 영향을 미칠 수 있다. 따라서, 제2 중심 관통홀(241H)의 밀도, 제2 엣지 관통홀(243H)의 밀도, 및/또는 제2 중간 관통홀(245H)의 밀도를 조절함으로써, 기판(101)에 대한 식각 공정의 특성을 조절할 수 있다.
예시적인 실시예들에서, 샤워 헤드(230)의 제2 관통홀(230H)은 차단 플레이트(210)의 제1 관통홀(210H)의 밀도에 대응되는 밀도로 형성될 수 있다. 예를 들어, 샤워 헤드(230)의 제2 중심 관통홀(241H)의 밀도는 차단 플레이트(210)의 제1 중심 관통홀(221H)의 밀도에 대응될 수 있고, 샤워 헤드(230)의 제2 엣지 관통홀(243H)의 밀도는 차단 플레이트(210)의 제1 엣지 관통홀(223H)의 밀도에 대응될 수 있고, 샤워 헤드(230)의 제2 중간 관통홀(245H)의 밀도는 차단 플레이트(210)의 제1 중간 관통홀(225H)의 밀도에 대응될 수 있다.
여기서, 제2 중심 관통홀(241H)의 밀도가 제1 중심 관통홀(221H)의 밀도에 대응된다는 것은, 제2 관통홀(230H)에서 제2 중심 관통홀(241H)이 차지하는 비율과 제1 관통홀(210H)에서 제1 중심 관통홀(221H)이 차지하는 비율이 실질적으로 동일하다는 것을 의미할 수 있다. 이와 유사하게, 제2 엣지 관통홀(243H)의 밀도가 제1 엣지 관통홀(223H)의 밀도에 대응된다는 것은 제2 관통홀(230H)에서 제2 엣지 관통홀(243H)이 차지하는 비율과 제1 관통홀(210H)에서 제1 엣지 관통홀(223H)이 차지하는 비율이 실질적으로 동일하다는 것을 의미할 수 있고, 제2 중간 관통홀(245H)의 밀도가 제1 중간 관통홀(225H)의 밀도에 대응된다는 것은 제2 관통홀(230H)에서 제2 중간 관통홀(245H)이 차지하는 비율과 제1 관통홀(210H)에서 제1 중간 관통홀(225H)이 차지하는 비율이 실질적으로 동일하다는 것을 의미할 수 있다.
예시적인 실시예들에서, 차단 플레이트(210)에서 제1 엣지 관통홀(223H)의 밀도가 제1 중심 관통홀(221H)의 밀도 보다 큰 것에 대응하여, 샤워 헤드(230)의 제2 엣지 관통홀(243H)의 밀도는 제2 중심 관통홀(241H)의 밀도 보다 클 수 있다. 또한, 차단 플레이트(210)에서 제1 중간 관통홀(225H)의 밀도가 제1 중심 관통홀(221H)의 밀도 및 제1 엣지 관통홀(223H)의 밀도 보다 작은 것에 대응하여, 제2 중간 관통홀(245H)의 밀도는 제2 중심 관통홀(241H)의 밀도 및 제2 엣지 관통홀(243H)의 밀도 보다 작을 수 있다.
본 발명의 예시적인 실시예들에 의하면, 차단 플레이트(210)의 제1 엣지 관통홀(223H)의 밀도가 제1 중심 관통홀(221H)의 밀도 보다 크고, 이에 대응하여 샤워 헤드(230)의 제2 엣지 관통홀(243H)의 밀도가 제2 중심 관통홀(241H)의 밀도 보다 크므로, 기판(101)의 가장자리 영역 근방의 플라즈마의 밀도가 보다 더 증가하게 되어 기판(101)의 가장자리 영역에서 기판(101) 상의 물질막에 대한 식각율이 증가할 수 있다. 특히, 기판(101)의 가장자리 영역 근방의 식각율이 기판(101)의 중심 영역 근방의 식각율 보다 낮은 경우, 차단 플레이트(210)의 제1 엣지 관통홀(223H)의 밀도 및 샤워 헤드(230)의 제2 엣지 관통홀(243H)의 밀도를 증가시켜 기판(101) 상의 물질막에 대한 식각율을 전체적으로 균일하게 만들 수 있다.
이상에서와 같이 도면과 명세서에서 예시적인 실시예들이 개시되었다. 본 명세서에서 특정한 용어를 사용하여 실시예들을 설명되었으나, 이는 단지 본 개시의 기술적 사상을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 청구범위에 기재된 본 개시의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 개시의 진정한 기술적 보호범위는 첨부된 청구범위의 기술적 사상에 의해 정해져야 할 것이다.
100: 기판 지지대 110: 페데스탈 플레이트
111: 베이스 117: 페데스탈 온도 제어기
120: 씨일 밴드 140: 리프트 핀
200: 분배 어셈블리 210: 차단 플레이트
230: 샤워 헤드 300: 플라즈마 생성부
310: 제1 전극 320: 절연체
330: 제2 전극 350: 가스 공급부
360: 파워 공급부

Claims (20)

  1. 플라즈마 처리 공간을 포함하는 공정 챔버;
    상기 공정 챔버 내에 마련되고, 기판을 지지하도록 구성된 기판 지지대;
    RF 파워가 인가되는 제1 전극, 전기적으로 그라운드된 제2 전극, 및 상기 제1 전극과 상기 제2 전극 사이를 절연시키도록 구성된 절연체를 포함하고, 상기 제1 전극과 상기 제2 전극 사이에 제공된 플라즈마 생성 공간에서 플라즈마를 생성하도록 구성된 플라즈마 생성부; 및
    상기 플라즈마 생성부로부터 공급된 상기 플라즈마를 확산시켜 상기 플라즈마 처리 공간으로 분사하도록 구성된 분배 어셈블리;
    를 포함하고,
    상기 기판 지지대는,
    리프트 핀을 수용하도록 구성된 복수개의 리프트 핀 홀을 포함하는 베이스; 및
    상기 베이스로부터 돌출되고 링 형상을 가지는 씨일 밴드(seal band)로서, 상기 씨일 밴드의 내측 지름은 상기 복수개의 리프트 핀 홀의 피치원 지름(pitch circle diameter) 보다 작은 상기 씨일 밴드;를 포함하고,
    상기 분배 어셈블리는,
    상기 플라즈마 생성부로부터 공급된 상기 플라즈마를 확산시키도록 구성되고, 상기 플라즈마를 통과시키는 제1 관통홀들을 포함하는 차단 플레이트; 및
    상기 차단 플레이트로부터 제공된 상기 플라즈마를 확산시키도록 구성되고, 상기 플라즈마를 통과시키는 제2 관통홀들을 포함하는 샤워 헤드;
    를 포함하고,
    상기 차단 플레이트의 제1 관통홀들은,
    상기 차단 플레이트의 제1 중심 영역에 제공된 제1 중심 관통홀들;
    상기 차단 플레이트의 상기 제1 중심 영역을 둘러싸는 제1 중간 영역에 제공된 제1 중간 관통홀들; 및
    상기 차단 플레이트의 상기 제1 중간 영역을 둘러싸는 제1 가장자리 영역에 제공된 제1 엣지 관통홀들;
    을 포함하고,
    상기 샤워 헤드의 제2 관통홀들은,
    상기 샤워 헤드의 제2 중심 영역에 제공된 제2 중심 관통홀들;
    상기 샤워 헤드의 상기 제2 중심 영역을 둘러싸는 제2 중간 영역에 제공된 제2 중간 관통홀들; 및
    상기 샤워 헤드의 상기 제2 중간 영역을 둘러싸는 제2 가장자리 영역에 제공된 제2 엣지 관통홀들;
    을 포함하고,
    상기 차단 플레이트에서, 상기 제1 중간 관통홀들의 밀도는 상기 제1 중심 관통홀들의 밀도 및 상기 제1 엣지 관통홀들의 밀도보다 작고, 상기 제1 엣지 관통홀들의 밀도는 상기 제1 중심 관통홀들의 밀도보다 크고,
    상기 샤워 헤드에서, 상기 제2 중간 관통홀들의 밀도는 상기 제2 중심 관통홀들의 밀도 및 상기 제2 엣지 관통홀들의 밀도보다 작고, 상기 제2 엣지 관통홀들의 밀도는 상기 제2 중심 관통홀들의 밀도보다 크고,
    상기 제1 엣지 관통홀들의 밀도는 상기 제1 중심 관통홀들의 밀도의 1.5배 내지 3배 사이이고,
    상기 씨일 밴드는 상기 기판을 접촉 지지하도록 구성된 상면을 포함하고,
    상기 복수개의 리프트 핀 홀은 상기 씨일 밴드의 상기 상면을 관통하고,
    상기 복수개의 리프트 핀 홀은 상기 씨일 밴드의 외측 가장자리 및 상기 씨일 밴드의 내측 가장자리 사이에 배치된 반도체 소자 제조 장치.
  2. 삭제
  3. 삭제
  4. 제 1 항에 있어서,
    상기 씨일 밴드의 반경 방향에 따른 폭은 상기 복수개의 리프트 핀 홀 각각의 지름 보다 큰 반도체 소자 제조 장치.
  5. 제 1 항에 있어서,
    상기 씨일 밴드는 반경 반향으로 일정한 폭을 가지는 반도체 소자 제조 장치.
  6. 삭제
  7. 삭제
  8. 삭제
  9. 제 1 항에 있어서,
    상기 차단 플레이트는 단일 물질로 이루어진 반도체 소자 제조 장치.
  10. 제 1 항에 있어서,
    상기 플라즈마 생성부의 상기 플라즈마 생성 공간으로 공정 가스를 공급하도록 구성된 가스 공급부를 더 포함하는 반도체 소자 제조 장치.
  11. 플라즈마 처리 공간을 포함하는 공정 챔버;
    상기 공정 챔버 내에 마련되고, 기판을 지지하도록 구성된 기판 지지대;
    RF 파워가 인가되는 제1 전극, 전기적으로 그라운드된 제2 전극, 및 상기 제1 전극과 상기 제2 전극 사이를 절연시키도록 구성된 절연체를 포함하고, 상기 제1 전극과 상기 제2 전극 사이에 제공된 플라즈마 생성 공간에서 플라즈마를 생성하도록 구성된 플라즈마 생성부; 및
    상기 플라즈마 생성부로부터 공급된 상기 플라즈마를 확산시켜 상기 플라즈마 처리 공간으로 분사하도록 구성된 분배 어셈블리;
    를 포함하고,
    상기 기판 지지대는,
    리프트 핀을 수용하도록 구성된 복수개의 리프트 핀 홀들을 포함하는 베이스; 및
    상기 베이스로부터 돌출되고 링 형상을 가지는 씨일 밴드로서, 반경 방향으로 일정한 폭을 가지는 상기 씨일 밴드;
    를 포함하고,
    상기 분배 어셈블리는,
    상기 플라즈마 생성부로부터 공급된 상기 플라즈마를 방사상으로 확산시키도록 구성되고, 상기 플라즈마를 통과시키는 제1 관통홀들을 포함하는 차단 플레이트; 및
    상기 차단 플레이트로부터 제공된 상기 플라즈마를 방사상으로 확산시키도록 구성되고, 상기 플라즈마를 통과시키는 제2 관통홀들을 포함하는 샤워 헤드;
    를 포함하고,
    상기 차단 플레이트의 제1 관통홀들은,
    상기 차단 플레이트의 제1 중심 영역에 제공된 제1 중심 관통홀들;
    상기 차단 플레이트의 상기 제1 중심 영역을 둘러싸는 제1 중간 영역에 제공된 제1 중간 관통홀들; 및
    상기 차단 플레이트의 상기 제1 중간 영역을 둘러싸는 제1 가장자리 영역에 제공된 제1 엣지 관통홀들;
    을 포함하고,
    상기 샤워 헤드의 제2 관통홀들은,
    상기 샤워 헤드의 제2 중심 영역에 제공된 제2 중심 관통홀들;
    상기 샤워 헤드의 상기 제2 중심 영역을 둘러싸는 제2 중간 영역에 제공된 제2 중간 관통홀들; 및
    상기 샤워 헤드의 상기 제2 중간 영역을 둘러싸는 제2 가장자리 영역에 제공된 제2 엣지 관통홀들;
    을 포함하고,
    상기 차단 플레이트에서, 상기 제1 중간 관통홀들의 밀도는 상기 제1 중심 관통홀들의 밀도 및 상기 제1 엣지 관통홀들의 밀도보다 작고, 상기 제1 엣지 관통홀들의 밀도는 상기 제1 중심 관통홀들의 밀도보다 크고,
    상기 샤워 헤드에서, 상기 제2 중간 관통홀들의 밀도는 상기 제2 중심 관통홀들의 밀도 및 상기 제2 엣지 관통홀들의 밀도보다 작고, 상기 제2 엣지 관통홀들의 밀도는 상기 제2 중심 관통홀들의 밀도보다 크고,
    상기 씨일 밴드는 상기 기판을 접촉 지지하도록 구성된 상면을 포함하고,
    상기 복수개의 리프트 핀 홀들은 상기 씨일 밴드의 상기 상면을 관통하고,
    상기 복수개의 리프트 핀 홀들은 상기 씨일 밴드의 외측 가장자리 및 상기 씨일 밴드의 내측 가장자리 사이에 배치된 반도체 소자 제조 장치.
  12. 삭제
  13. 제 11 항에 있어서,
    상기 씨일 밴드의 반경 방향에 따른 폭은 상기 복수개의 리프트 핀 홀 각각의 지름 보다 큰 반도체 소자 제조 장치.
  14. 제 11 항에 있어서,
    상기 씨일 밴드의 상기 상면은 평평한 반도체 소자 제조 장치.
  15. 삭제
  16. 제 11 항에 있어서,
    상기 차단 플레이트는 니켈로 이루어진 반도체 소자 제조 장치.
  17. 플라즈마 처리 공간을 포함하는 공정 챔버;
    상기 공정 챔버 내에 마련되고, 기판을 지지하도록 구성된 기판 지지대;
    플라즈마를 생성하고, 상기 플라즈마를 상기 공정 챔버로 공급하도록 구성된 플라즈마 생성부;
    상기 플라즈마 생성부로부터 공급된 상기 플라즈마를 확산시키도록 구성된 차단 플레이트로서, 니켈로 이루어진 몸체 및 상기 몸체를 관통하는 제1 관통홀들을 포함하는 상기 차단 플레이트; 및
    상기 차단 플레이트의 제1 관통홀을 통해 분사된 상기 플라즈마를 확산시키도록 구성되고, 상기 플라즈마 처리 공간으로 상기 플라즈마를 분사하도록 구성된 제2 관통홀들을 포함하는 샤워 헤드;
    를 포함하고,
    상기 차단 플레이트의 제1 관통홀들은,
    상기 차단 플레이트의 제1 중심 영역에 제공된 제1 중심 관통홀들;
    상기 차단 플레이트의 상기 제1 중심 영역을 둘러싸는 제1 중간 영역에 제공된 제1 중간 관통홀들; 및
    상기 차단 플레이트의 상기 제1 중간 영역을 둘러싸는 제1 가장자리 영역에 제공된 제1 엣지 관통홀들;
    을 포함하고,
    상기 샤워 헤드의 제2 관통홀들은,
    상기 샤워 헤드의 제2 중심 영역에 제공된 제2 중심 관통홀들;
    상기 샤워 헤드의 상기 제2 중심 영역을 둘러싸는 제2 중간 영역에 제공된 제2 중간 관통홀들; 및
    상기 샤워 헤드의 상기 제2 중간 영역을 둘러싸는 제2 가장자리 영역에 제공된 제2 엣지 관통홀들;
    을 포함하고,
    상기 차단 플레이트에서, 상기 제1 중간 관통홀들의 밀도는 상기 제1 중심 관통홀들의 밀도 및 상기 제1 엣지 관통홀들의 밀도보다 작고, 상기 제1 엣지 관통홀들의 밀도는 상기 제1 중심 관통홀들의 밀도보다 크고,
    상기 샤워 헤드에서, 상기 제2 중간 관통홀들의 밀도는 상기 제2 중심 관통홀들의 밀도 및 상기 제2 엣지 관통홀들의 밀도보다 작고, 상기 제2 엣지 관통홀들의 밀도는 상기 제2 중심 관통홀들의 밀도보다 크고,
    상기 기판 지지대는:
    상기 기판을 접촉하도록 구성된 상면을 갖는 씨일 밴드; 및
    리트프 핀을 수용하도록 구성된 복수개의 리프트 핀 홀들을 포함하는 베이스를 포함하고,
    상기 리프트 핀 홀들은 상기 씨일 밴드의 상기 상면을 관통하고,
    상기 리프트 핀 홀들은 상기 씨일 밴드의 외측 가장자리 및 상기 씨일 밴드의 내측 가장자리 사이에 배치된 반도체 소자 제조 장치.
  18. 삭제
  19. 삭제
  20. 제 17 항에 있어서,
    상기 제1 관통홀들 전체에서 상기 제1 중심 관통홀들이 차지하는 비율은 상기 제2 관통홀들 전체에서 상기 제2 중심 관통홀들이 차지하는 비율과 동일하고,
    상기 제1 관통홀들 전체에서 상기 제1 중간 관통홀들이 차지하는 비율은 상기 제2 관통홀들 전체에서 상기 제2 중간 관통홀들이 차지하는 비율과 동일하고,
    상기 제1 관통홀들 전체에서 상기 제1 엣지 관통홀들이 차지하는 비율은 상기 제2 관통홀들 전체에서 상기 제2 엣지 관통홀들이 차지하는 비율과 동일한, 반도체 소자 제조 장치.
KR1020180163315A 2018-12-17 2018-12-17 반도체 소자 제조 장치 KR102623545B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180163315A KR102623545B1 (ko) 2018-12-17 2018-12-17 반도체 소자 제조 장치
US16/450,059 US20200194235A1 (en) 2018-12-17 2019-06-24 Apparatus for manufacturing semiconductor device
CN201910774444.3A CN111326443A (zh) 2018-12-17 2019-08-21 用于制造半导体器件的设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180163315A KR102623545B1 (ko) 2018-12-17 2018-12-17 반도체 소자 제조 장치

Publications (2)

Publication Number Publication Date
KR20200074663A KR20200074663A (ko) 2020-06-25
KR102623545B1 true KR102623545B1 (ko) 2024-01-10

Family

ID=71072842

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180163315A KR102623545B1 (ko) 2018-12-17 2018-12-17 반도체 소자 제조 장치

Country Status (3)

Country Link
US (1) US20200194235A1 (ko)
KR (1) KR102623545B1 (ko)
CN (1) CN111326443A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114068272B (zh) * 2020-07-31 2023-09-29 中微半导体设备(上海)股份有限公司 一种气体流量调节装置和调节方法及等离子体处理装置
CN114093739B (zh) * 2020-08-24 2024-03-12 中微半导体设备(上海)股份有限公司 一种气体流量调节装置和调节方法及等离子体处理装置
US11694908B2 (en) 2020-10-22 2023-07-04 Applied Materials, Inc. Gasbox for semiconductor processing chamber
WO2022114583A1 (ko) * 2020-11-24 2022-06-02 한국전자기술연구원 샤워 헤드 및 그를 포함하는 박막 증착 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004282047A (ja) * 2003-02-25 2004-10-07 Kyocera Corp 静電チャック
JP2009302346A (ja) * 2008-06-13 2009-12-24 Shinko Electric Ind Co Ltd 基板温調固定装置
US20160099147A1 (en) * 2014-10-03 2016-04-07 Applied Materials, Inc. Gas flow profile modulated control of overlay in plasma cvd films
US20170069463A1 (en) * 2015-09-08 2017-03-09 Applied Materials, Inc. Seasoning process for establishing a stable process and extending chamber uptime for semiconductor chip processing

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6079356A (en) * 1997-12-02 2000-06-27 Applied Materials, Inc. Reactor optimized for chemical vapor deposition of titanium
JP2017504955A (ja) * 2013-11-06 2017-02-09 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ Ｄｃバイアス変調による、粒子発生抑制装置
US11302520B2 (en) * 2014-06-28 2022-04-12 Applied Materials, Inc. Chamber apparatus for chemical etching of dielectric materials

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004282047A (ja) * 2003-02-25 2004-10-07 Kyocera Corp 静電チャック
JP2009302346A (ja) * 2008-06-13 2009-12-24 Shinko Electric Ind Co Ltd 基板温調固定装置
US20160099147A1 (en) * 2014-10-03 2016-04-07 Applied Materials, Inc. Gas flow profile modulated control of overlay in plasma cvd films
US20170069463A1 (en) * 2015-09-08 2017-03-09 Applied Materials, Inc. Seasoning process for establishing a stable process and extending chamber uptime for semiconductor chip processing

Also Published As

Publication number Publication date
CN111326443A (zh) 2020-06-23
KR20200074663A (ko) 2020-06-25
US20200194235A1 (en) 2020-06-18

Similar Documents

Publication Publication Date Title
KR102623545B1 (ko) 반도체 소자 제조 장치
US9218997B2 (en) Electrostatic chuck having reduced arcing
US8152925B2 (en) Baffle plate and substrate processing apparatus
TWI469238B (zh) 電漿蝕刻處理裝置及電漿蝕刻處理方法
US8636871B2 (en) Plasma processing apparatus, plasma processing method and storage medium
US20160322204A1 (en) Plasma treating apparatus for vapor phase etching and cleaning
KR20180065932A (ko) 배치대 및 플라즈마 처리 장치
US20080138996A1 (en) Etching Method and Etching Apparatus
KR101283830B1 (ko) 전극 피스의 독립적 움직임을 이용한 에칭 레이트 균일성개선
US20070227666A1 (en) Plasma processing apparatus
JP2000058518A (ja) 基板処理装置
TWI675132B (zh) 用以滿足具有改良之流動不均勻性／氣體傳導性之可變處理容積的對稱腔室本體設計架構
US11476151B2 (en) Vacuum chuck, substrate processing apparatus including the same and related method of manufacture
CN111354672B (zh) 静电卡盘及等离子体加工装置
US7972973B2 (en) Method for forming silicon oxide film, plasma processing apparatus and storage medium
US20100093185A1 (en) Method for forming silicon oxide film, plasma processing apparatus and storage medium
WO2018208645A1 (en) Bevel etch profile control
US11289308B2 (en) Apparatus and method for processing substrate and method of manufacturing semiconductor device using the method
TWI757671B (zh) 用於改進的熱傳遞和溫度均勻性的加熱的基座設計
US20070227664A1 (en) Plasma processing apparatus and plasma processing method
US20170211185A1 (en) Ceramic showerhead with embedded conductive layers
TW202105591A (zh) 靜電卡盤處理
CN213583695U (zh) 一种等离子体处理装置
CN114664622A (zh) 一种等离子体处理装置及调节方法
CN111834189B (zh) 包括聚焦环的半导体基底处理设备

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right