KR102621817B1 - 셀 밸런싱 방법 및 이를 수행하는 배터리 관리 시스템 - Google Patents

셀 밸런싱 방법 및 이를 수행하는 배터리 관리 시스템 Download PDF

Info

Publication number
KR102621817B1
KR102621817B1 KR1020180026458A KR20180026458A KR102621817B1 KR 102621817 B1 KR102621817 B1 KR 102621817B1 KR 1020180026458 A KR1020180026458 A KR 1020180026458A KR 20180026458 A KR20180026458 A KR 20180026458A KR 102621817 B1 KR102621817 B1 KR 102621817B1
Authority
KR
South Korea
Prior art keywords
balancing
cells
cell
duty cycle
battery
Prior art date
Application number
KR1020180026458A
Other languages
English (en)
Other versions
KR20190105847A (ko
Inventor
타카오 히다카
김화수
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020180026458A priority Critical patent/KR102621817B1/ko
Priority to US16/293,419 priority patent/US11101668B2/en
Publication of KR20190105847A publication Critical patent/KR20190105847A/ko
Priority to US17/346,165 priority patent/US11894701B2/en
Application granted granted Critical
Publication of KR102621817B1 publication Critical patent/KR102621817B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/425—Structural combination with electronic components, e.g. electronic circuits integrated to the outside of the casing
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0013—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries acting upon several batteries simultaneously or sequentially
    • H02J7/0014—Circuits for equalisation of charge between batteries
    • H02J7/0016—Circuits for equalisation of charge between batteries using shunting, discharge or bypass circuits
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60L—PROPULSION OF ELECTRICALLY-PROPELLED VEHICLES; SUPPLYING ELECTRIC POWER FOR AUXILIARY EQUIPMENT OF ELECTRICALLY-PROPELLED VEHICLES; ELECTRODYNAMIC BRAKE SYSTEMS FOR VEHICLES IN GENERAL; MAGNETIC SUSPENSION OR LEVITATION FOR VEHICLES; MONITORING OPERATING VARIABLES OF ELECTRICALLY-PROPELLED VEHICLES; ELECTRIC SAFETY DEVICES FOR ELECTRICALLY-PROPELLED VEHICLES
    • B60L58/00—Methods or circuit arrangements for monitoring or controlling batteries or fuel cells, specially adapted for electric vehicles
    • B60L58/10—Methods or circuit arrangements for monitoring or controlling batteries or fuel cells, specially adapted for electric vehicles for monitoring or controlling batteries
    • B60L58/18—Methods or circuit arrangements for monitoring or controlling batteries or fuel cells, specially adapted for electric vehicles for monitoring or controlling batteries of two or more battery modules
    • B60L58/20—Methods or circuit arrangements for monitoring or controlling batteries or fuel cells, specially adapted for electric vehicles for monitoring or controlling batteries of two or more battery modules having different nominal voltages
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/36—Arrangements for testing, measuring or monitoring the electrical condition of accumulators or electric batteries, e.g. capacity or state of charge [SoC]
    • G01R31/3644—Constructional arrangements
    • G01R31/3648—Constructional arrangements comprising digital calculation means, e.g. for performing an algorithm
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/36—Arrangements for testing, measuring or monitoring the electrical condition of accumulators or electric batteries, e.g. capacity or state of charge [SoC]
    • G01R31/382—Arrangements for monitoring battery or accumulator variables, e.g. SoC
    • G01R31/3835—Arrangements for monitoring battery or accumulator variables, e.g. SoC involving only voltage measurements
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/36—Arrangements for testing, measuring or monitoring the electrical condition of accumulators or electric batteries, e.g. capacity or state of charge [SoC]
    • G01R31/396—Acquisition or processing of data for testing or for monitoring individual cells or groups of cells within a battery
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0013—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries acting upon several batteries simultaneously or sequentially
    • H02J7/0014—Circuits for equalisation of charge between batteries
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0047—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with monitoring or indicating devices or circuits
    • H02J7/0048—Detection of remaining charge capacity or state of charge [SOC]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60Y—INDEXING SCHEME RELATING TO ASPECTS CROSS-CUTTING VEHICLE TECHNOLOGY
    • B60Y2200/00—Type of vehicle
    • B60Y2200/90—Vehicles comprising electric prime movers
    • B60Y2200/91—Electric vehicles
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60Y—INDEXING SCHEME RELATING TO ASPECTS CROSS-CUTTING VEHICLE TECHNOLOGY
    • B60Y2200/00—Type of vehicle
    • B60Y2200/90—Vehicles comprising electric prime movers
    • B60Y2200/92—Hybrid vehicles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/425—Structural combination with electronic components, e.g. electronic circuits integrated to the outside of the casing
    • H01M2010/4271—Battery management systems including electronic circuits, e.g. control of current or voltage to keep battery in healthy state, cell balancing
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0013—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries acting upon several batteries simultaneously or sequentially
    • H02J7/0024—Parallel/serial switching of connection of batteries to charge or load circuit
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0013—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries acting upon several batteries simultaneously or sequentially
    • H02J7/0025—Sequential battery discharge in systems with a plurality of batteries
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/007—Regulation of charging or discharging current or voltage
    • H02J7/00712—Regulation of charging or discharging current or voltage the cycle being controlled or terminated in response to electric parameters
    • H02J7/007182—Regulation of charging or discharging current or voltage the cycle being controlled or terminated in response to electric parameters in response to battery voltage
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10—Energy storage using batteries
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02T—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO TRANSPORTATION
    • Y02T10/00—Road transport of goods or passengers
    • Y02T10/60—Other road transportation technologies with climate change mitigation effect
    • Y02T10/70—Energy storage systems for electromobility, e.g. batteries

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Transportation (AREA)
  • Mechanical Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)
  • Secondary Cells (AREA)

Abstract

배터리 관리 시스템은, 서로 직렬 연결되는 복수의 셀 각각에 대해 밸런싱 방전 경로를 형성하는 복수의 밸런싱 저항, 상기 복수의 셀과 상기 복수의 밸런싱 저항 사이에 각각 연결되며, 상기 복수의 셀 각각에 대한 셀 밸런싱을 제어하는 복수의 밸런싱 스위치, 상기 복수의 셀 각각에 대한 셀 전압을 검출하는 전압 검출 회로, 및 상기 셀 전압에 기초하여 상기 복수의 셀 각각의 밸런싱 필요량을 획득하고, 상기 밸런싱 필요량에 따라서 상기 복수의 밸런싱 스위치의 듀티 사이클을 획득하며, 상기 복수의 셀 중 인접하는 두 개의 셀들 간의 듀티 사이클 합에 따라 상기 듀티 사이클을 스케일링하는 배터리 제어기를 포함할 수 있다.

Description

셀 밸런싱 방법 및 이를 수행하는 배터리 관리 시스템{METHOD AND BATTERY MANAGEMENT SYTEM FOR CELL BALANCING}
실시 예들은 셀 밸런싱 방법 및 이를 수행하는 배터리 관리 시스템에 관한 것이다.
최근 CO2 규제 등 환경 규제가 강화됨에 따라 친환경 차량에 대한 관심이 증가하고 있다. 이에 따라 자동차 회사들은 하이브리드(Hybrid) 차량이나 플러그인 하이브리드(Plug-in Hybrid) 차량뿐만 아니라, 순수 전기 차량 또는 수소 차량에 대해 연구 및 제품 개발을 활발히 진행하고 있다.
친환경 차량에는 다양한 에너지원으로부터 얻어지는 전기 에너지를 저장하기 위해 고전압 배터리가 적용된다. 고전압 배터리는 고전압의 전기 에너지를 제공하기 위해 직렬 또는 병렬로 연결되는 복수의 셀을 포함한다. 이러한 고전압의 배터리는 각 셀의 전압, 온도, 충방전 전류 등을 상시 검출하여 배터리의 이상 시에 배터리를 보호하기 위한 배터리 관리 시스템(Battery Management System, BMS)이 탑재된다. 각 셀의 상태를 모니터링하여 셀 간 편차를 보상하는 셀 밸런싱(cell balancing) 기능은, 배터리 관리 시스템의 주요 기능 중 하나이다.
셀 밸런싱은 크게 수동(passive) 방식과 능동(active) 방식으로 구분될 수 있다.
수동 셀 밸런싱 방식은, 용량이 많은 셀 전하를 방전해서 소비함으로써 용량이 적은 셀과 평준화시키는 방식이다. 이러한 수동 셀 밸런싱 방식은 제어 방식이나 제어 회로는 단순하나, 방전으로 발생하는 전력이 열을 통해 소비되므로 방열(放熱) 대책이 중요하다. 능동 셀 밸런싱 방식은 용량이 많은 셀에서 적은 셀로 전하를 이동시켜 평준화하는 방식이다. 이러한 능동 셀 밸런싱 방식은 수동 방식에 비해 전력 소비가 적어 효율이 좋은 반면에, 제어가 복잡하고 셀 밸런싱용 제어 회로를 구성하기 위해 더 많은 부품을 필요로 한다.
수동 셀 밸런싱 방식에서는 방전 전류를 결정하는 저항체(밸런싱 저항)와 밸런싱 스위치로 방전 경로가 구성된다. 수동 셀 밸런싱 방식을 사용하는 경우, 각 셀마다 필요한 밸런스 용량은 다를 수 있으나, 밸런싱 스위치를 온 시켰을 때 방전 경로를 흐르는 전류를 동일하다. 따라서, 밸런싱이 필요한 셀들에 대해 동시에 밸런싱을 시작할 경우, 시작 직후에는 밸런싱 대상 셀 모두가 방전을 하고 밸런싱이 끝난 셀부터 차례로 방전을 중단할 수 있다. 이러한 이유로, 셀 밸런싱 회로의 설계 시에는 모든 셀이 동시에 밸런싱을 위한 방전을 하는 최악의 조건에서의 전력 소비를 예상하여 방열 설계를 할 필요가 있다.
통상적으로, 셀 밸런싱에 소요되는 시간을 단축하기 위해서는 밸런싱 전류를 증가시키는 방법이 사용될 수 있으나, 밸런싱 전류를 증가시킬 경우 전력 소비로 인한 발열 또한 증가한다. 한편, 기판의 방열성을 증가시키는 것은 기판 사이즈 및 재료비의 증가로 이어질 수 있고, 실제 셀 밸런싱 회로의 설계 시에는 모든 셀이 동시에 밸런스 방전을 하더라도 방열성이 확보 가능한 수준의 방전 전류로 설계되어야 하므로, 셀 밸런싱 시간의 단축을 위해 밸런싱 전류를 증가시키는데는 한계가 있다.
실시 예를 통해 해결하고자 하는 기술적 과제는 기판의 방열성을 유지하면서 밸런싱 시간을 단축할 수 있는 셀 밸런싱 방법 및 이를 수행하는 배터리 관리 시스템을 제공하는 것이다.
상기한 과제를 해결하기 위한 일 실시 예에 따른 배터리 관리 시스템은, 서로 직렬 연결되는 복수의 셀 각각에 대해 밸런싱 방전 경로를 형성하는 복수의 밸런싱 저항, 상기 복수의 셀과 상기 복수의 밸런싱 저항 사이에 각각 연결되며, 상기 복수의 셀 각각에 대한 셀 밸런싱을 제어하는 복수의 밸런싱 스위치, 상기 복수의 셀 각각에 대한 셀 전압을 검출하는 전압 검출 회로, 및 상기 셀 전압에 기초하여 상기 복수의 셀 각각의 밸런싱 필요량을 획득하고, 상기 밸런싱 필요량에 따라서 상기 복수의 밸런싱 스위치의 듀티 사이클을 획득하며, 상기 복수의 셀 중 인접하는 두 개의 셀들 간의 듀티 사이클 합에 따라 상기 듀티 사이클을 스케일링하는 배터리 제어기를 포함할 수 있다.
상기 일 실시 예에 따른 배터리 관리 시스템에서, 상기 인접하는 두 개의 셀들은 상기 밸런싱 방전 경로를 일부 공유할 수 있다.
상기 일 실시 예에 따른 배터리 관리 시스템에서, 상기 인접하는 두 개의 셀들의 밸런싱 스위치들은, 서로 교대로 온 될 수 있다.
상기 일 실시 예에 따른 배터리 관리 시스템에서, 상기 배터리 제어기는, 상기 인접하는 두 개의 셀들 간의 듀티 사이클 합 중 최대값이 100%가 되도록 스케일 팩터를 산출하고, 상기 스케일 팩터를 이용하여 상기 듀티 사이클을 스케일링할 수 있다.
상기 일 실시 예에 따른 배터리 관리 시스템에서, 상기 배터리 제어기는, 상기 복수의 셀 간의 상기 밸런싱 필요량의 비가, 상기 복수의 밸런싱 스위치 간의 상기 듀티 사이클의 비와 동일하도록 상기 듀티 사이클을 획득 할 수 있다.
상기 일 실시 예에 따른 배터리 관리 시스템은, 상기 복수의 밸런싱 스위치의 듀티 사이클에 따라 상기 복수의 밸런싱 스위치의 온/오프를 제어하는 배터리 직접회로를 더 포함 할 수 있다.
또한, 다른 실시 예에 따른 배터리 관리 시스템은, 서로 직렬 연결되는 복수의 셀 각각에 대해 밸런싱 방전 경로를 형성하는 복수의 밸런싱 저항, 상기 복수의 셀과 상기 복수의 밸런싱 저항 사이에 각각 연결되며, 상기 복수의 셀 각각에 대한 셀 밸런싱을 제어하는 복수의 밸런싱 스위치, 상기 복수의 셀 각각에 대한 셀 전압을 검출하는 전압 검출 회로, 및 상기 셀 전압에 기초하여 상기 복수의 셀 각각의 밸런싱 필요량을 획득하고, 상기 밸런싱 필요량에 따라서 상기 복수의 밸런싱 스위치의 듀티 사이클을 획득하며, 상기 복수의 셀의 밸런싱 방전에 허용되는 소비 전력 상한치에 따라서 상기 듀티 사이클을 스케일링하는 배터리 제어기를 포함할 수 있다.
상기 다른 실시 예에 따른 배터리 관리 시스템에서, 상기 배터리 제어기는, 상기 복수의 셀 전체의 상기 밸런싱 필요량을 합하여 전체 소비 전력을 산출하고, 상기 전체 소비 전력이 상기 소비 전력 상한치보다 크면 상기 듀티 사이클을 스케일링할 수 있다.
상기 다른 실시 예에 따른 배터리 관리 시스템에서, 상기 배터리 제어기는, 상기 복수의 셀들의 상기 밸런싱 방전 경로를 흐르는 평균 밸런싱 전류의 합에 대한 상기 복수의 밸런싱 저항이 실장되는 기판에서의 전류 상한치의 비를 토대로 전류 스케일 팩터를 산출하고, 상기 전류 스케일 팩터를 이용하여 상기 복수의 밸런싱 스위치의 듀티 사이클을 스케일링할 수 있다.
상기 다른 실시 예에 따른 배터리 관리 시스템에서, 상기 배터리 제어기는, 하나의 밸런싱 방전 경로에 허용되는 전류 상한치에 따라서, 상기 복수의 셀 각각의 듀티 사이클을 스케일링할 수 있다.
상기 다른 실시 예에 따른 배터리 관리 시스템에서, 상기 배터리 제어기는, 상기 복수의 셀 각각의 상기 밸런싱 방전 경로를 흐르는 평균 밸런싱 전류에 대한 상기 전류 상한치의 비를 토대로 전류 스케일 팩터를 산출하고, 상기 전류 스케일 팩터를 이용하여 상기 복수의 밸런싱 스위치 중 대응하는 밸런싱 스위치의 듀티 사이클을 스케일링할 수 있다.
다른 실시 예에 따른 배터리 관리 시스템에서, 상기 배터리 제어기는, 상기 복수의 셀 중 인접하는 두 개의 셀들 간의 듀티 사이클 합에 따라 상기 듀티 사이클을 스케일링할 수 있다.
상기 다른 실시 예에 따른 배터리 관리 시스템에서, 상기 배터리 제어기는, 상기 복수의 셀 간의 상기 밸런싱 필요량의 비가, 상기 복수의 밸런싱 스위치 간의 상기 듀티 사이클의 비와 동일하도록 상기 듀티 사이클을 획득할 수 있다.
또한, 또 다른 실시 예에 따른 배터리 관리 시스템은, 서로 직렬 연결되는 복수의 셀 각각에 대해 밸런싱 방전 경로를 형성하는 복수의 밸런싱 저항, 상기 복수의 셀과 상기 복수의 밸런싱 저항 사이에 각각 연결되며, 상기 복수의 셀 각각에 대한 셀 밸런싱을 제어하는 복수의 밸런싱 스위치, 상기 복수의 셀 각각에 대한 셀 전압을 검출하는 전압 검출 회로, 상기 셀 전압에 기초하여 상기 복수의 셀 각각의 밸런싱 필요량을 획득하고, 상기 밸런싱 필요량에 따라서 상기 복수의 밸런싱 스위치의 듀티 사이클을 획득하는 배터리 제어기, 및 상기 듀티 사이클에 따라서 상기 복수의 밸런싱 스위치를 제어하고, 상기 듀티 사이클에 대응하는 밸런싱 주기보다 짧은 실행 주기로 반복 실행되며 실행 구간 중 일부 구간에만 대응하는 밸런싱 스위치의 온 상태를 허용하는 밸런싱 태스크를 이용하여 상기 복수의 밸런싱 스위치의 온/오프를 제어하는 배터리 집적 회로를 포함할 수 있다.
상기 또 다른 실시 예에 따른 배터리 관리 시스템에서, 상기 배터리 집적회로는, 상기 밸런싱 주기 내에 상기 밸런싱 태스크에 의해 상기 복수의 밸런싱 스위치 각각이 온된 구간을 카운팅하고, 상기 복수의 밸런싱 스위치 중 상기 밸런싱 태스크에 의해 온 된 구간을 카운팅한 값이 대응하는 듀티 사이클의 듀레이션을 만족하는 밸런싱 스위치는 상기 밸런싱 주기가 종료될 때까지 오프 상태로 유지할 수 있다.
상기 또 다른 실시 예에 따른 배터리 관리 시스템에서, 상기 배터리 제어기는, 상기 복수의 셀 간의 상기 밸런싱 필요량의 비가, 상기 복수의 밸런싱 스위치 간의 상기 듀티 사이클의 비와 동일하도록 상기 듀티 사이클을 획득하라 수 있다.
상기 또 다른 실시 예에 따른 배터리 관리 시스템에서, 상기 배터리 제어기는, 상기 복수의 셀 중 인접하는 두 개의 셀들 간의 듀티 사이클 합에 따라 상기 듀티 사이클을 스케일링할 수 있다.
상기 또 다른 실시 예에 따른 배터리 관리 시스템에서, 상기 배터리 제어기는, 상기 복수의 셀에 허용되는 소비 전력 상한치에 따라서 상기 듀티 사이클을 스케일링하는 배터리 제어기를 포함할 수 있다.
상기 또 다른 실시 예에 따른 배터리 관리 시스템에서, 상기 배터리 제어기는, 하나의 밸런싱 방전 경로에 허용되는 전류 상한치에 따라서, 상기 복수의 셀 각각의 듀티 사이클을 스케일링할 수 있다.
또한, 일 실시 예에 따른 서로 직렬 연결되는 복수의 셀이 포함된 배터리 팩의 셀 밸런싱 방법은, 상기 복수의 셀 각각에 대한 셀 전압을 검출하는 단계, 상기 셀 전압에 기초하여 상기 복수의 셀 각각의 밸런싱 필요량을 획득하는 단계, 상기 복수의 셀 각각에 대한 밸런싱 방전을 제어하는 복수의 밸런싱 스위치 간의 듀티 사이클의 비가, 상기 복수의 셀 간의 상기 밸런싱 필요량의 비와 동일하도록 상기 듀티 사이클을 획득하는 단계, 및 상기 듀티 사이클에 기초하여, 상기 복수의 밸런싱 스위치의 온/오프를 제어하는 단계를 포함할 수 이??.
상기 셀 밸런싱 방법은, 상기 복수의 셀 중 인접하는 두 개의 셀들 간의 듀티 사이클 합에 따라 상기 듀티 사이클을 스케일링하는 하는 단계를 더 포함할 수 있다.
상기 셀 밸런싱 방법은, 상기 복수의 셀의 밸런싱 방전에 허용되는 소비 전력 상한치에 따라서 상기 듀티 사이클을 스케일링하는 단계를 더 포함할 수 있다.
상기 셀 밸런싱 방법은, 하나의 셀의 밸런싱 방전에 허용되는 전류 상한치에 따라서, 상기 복수의 셀 각각의 듀티 사이클을 스케일링하는 단계를 더 포함할 수 있다.
상기 제어하는 단계는, 상기 듀티 사이클에 대응하는 밸런싱 주기보다 짧은 실행 주기를 가지며, 일부 구간에만 상기 밸런싱 스위치의 온 상태를 허용하는 밸런싱 태스크를 반복 실행하는 단계, 상기 밸런싱 주기 내에 상기 밸런싱 태스크에 의해 상기 복수의 밸런싱 스위치 각각이 온된 구간을 카운팅하는 단계, 및 상기 복수의 밸런싱 스위치 중 상기 밸런싱 태스크에 의해 온 된 구간을 카운팅한 값이 대응하는 듀티 사이클의 듀레이션을 만족하는 밸런싱 스위치는 상기 밸런싱 주기가 종료될 때까지 오프 상태로 유지하는 단계를 포함할 수 있다.
실시 예에 따르면, 기판의 방열성을 유지하면서 밸런싱 시간을 단축하는 효과가 있다.
도 1은 셀 밸런싱을 수행하는 일 예를 도시한 것이다.
도 2 내지 도 5는 본 발명의 실시 예들에 따른 셀 밸런싱 방법을 수행하기 위한 배터리 팩의 예들을 도시한 것이다.
도 6은 본 발명의 제1실시 예에 따른 셀 밸런싱 방법을 개략적으로 도시한 것이다.
도 7 및 도 8은 본 발명의 제1실시 예에 따른 셀 밸런싱 제어 방법을 사용하는 경우의 밸런싱 필요량 및 평균 밸런싱 전류/전력의 변화 양상을 예로 들어 도시한 도면들이다.
도 9는 종래기술에 따른 셀 밸런싱 제어 타이밍도의 일 예를 도시한 것이다.
도 10은 본 발명의 제1실시 예에 따른 셀 밸런싱 방법을 적용하는 경우의 셀 밸런싱 제어 타이밍도를 예로 들어 도시한 것이다.
도 11은 본 발명의 제2실시 예에 따른 셀 밸런싱 방법을 개략적으로 도시한 것이다.
도 12 및 도 13은 본 발명의 제2실시 예에 따른 셀 밸런싱 방법에서의 듀티 스케일링의 기본적인 개념을 설명하기 위한 도면들이다.
도 14는 본 발명의 제2실시 예에 따른 셀 밸런싱 방법의 적용 시 전체 밸런싱 채널에서의 전체 밸런싱 필요량과 밸런싱 시간 간의 관계를 도시한 것이다.
도 15는 도 10의 타이밍도에 듀티 스케일링을 적용한 경우를 예로 들어 도시한 것이다.
도 16은 본 발명의 제3실시 예에 따른 셀 밸런싱 방법을 개략적으로 도시한 것이다.
도 17은 본 발명의 제3실시 예에 따른 셀 밸런싱 방법의 적용 시 전체 밸런싱 채널에서의 전체 밸런싱 필요량과 밸런싱 시간 간의 관계를 도시한 것이다.
도 18은 본 발명의 제4실시 예에 따른 셀 밸런싱 방법을 개략적으로 도시한 것이다.
도 19는 본 발명의 제4실시 예에 따른 셀 밸런싱 방법의 적용 시 각 밸런싱 채널에서의 평균 밸런싱 전류와 전체 밸런싱 저항에서의 소비 전력 간의 관계를 도시한 것이다.
도 20은 본 발명의 제5실시 예에 따른 셀 밸런싱 방법을 개략적으로 도시한 것으로서, 키 온 상태에서 셀 밸런싱을 수행하는 경우를 도시한 것이다.
도 21은 본 발명의 제4실시 예에 따른 셀 밸런싱 방법을 실행하기 위한 셀 밸런싱 제어회로의 일 예를 도시한 것이다.
도 22는 도 21에 도시된 셀 밸런싱 제어회로의 셀 밸런싱 제어 타이밍도 차트를 개략적으로 도시한 것이다.
도 23은 도 21에 도시된 셀 밸런싱 제어회로를 이용한 밸런싱 제어 타이밍도를 개략적으로 도시한 것이다.
도 24는 본 발명의 제4실시 예에 따른 셀 밸런싱 방법을 실행하기 위한 셀 밸런싱 제어회로의 다른 예를 도시한 것이다.
도 25는 도 24의 셀 밸런싱 제어 회로를 이용한 밸런싱 제어 타이밍도를 개략적으로 도시한 것이다.
도 26은 본 발명의 제4실시 예에 따른 셀 밸런싱 방법을 실행하기 위한 셀 밸런싱 제어회로의 또 다른 예를 도시한 것이다.
도 27은 도 26의 셀 밸런싱 제어 회로를 이용한 밸런싱 제어 타이밍도를 개략적으로 도시한 것이다.
이하, 첨부한 도면을 참고로 하여 여러 실시 예들에 대하여 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 실시 예들은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예들에 한정되지 않는다.
실시 예들을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 번호를 붙이도록 한다. 따라서 이전 도면에 사용된 구성요소의 참조 번호를 다음 도면에서 사용할 수 있다.
또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 실시 예들은 반드시 도시된 바에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께 및 영역을 과장하여 나타낼 수 있다.
2개의 구성요소를 전기적으로 연결한다는 것은 2개의 구성요소를 직접(directly) 연결할 경우뿐만 아니라, 2개의 구성요소 사이에 다른 구성요소를 거쳐서 연결하는 경우도 포함한다. 다른 구성요소는 스위치, 저항, 커패시터 등을 포함할 수 있다. 실시 예들을 설명함에 있어서 연결한다는 표현은, 직접 연결한다는 표현이 없는 경우에는, 전기적으로 연결한다는 것을 의미한다.
도 1은 셀 밸런싱을 수행하는 일 예를 도시한 것으로서, 셀 밸런싱의 진행에 따른 밸런싱 필요량 및 밸런싱 전류/전력의 변화 양상을 예로 들어 도시한 도면이다.
본 문서에서, 밸런싱 채널은 각 셀에 대응하는 방전 경로를 의미하며, 적어도 하나의 방전 저항(또는 밸런싱 저항) 및 밸런싱 스위치를 포함하여 구성될 수 있다.
도 1을 참조하면, 셀 밸런싱이 개시되면, 각 밸런싱 채널(CH1, CH3, CH5, CH7, CH9)에는 밸런싱 필요량과 상관 없이 동일한 밸런싱 전류가 흐른다. 이에 따라, 각 밸런싱 채널(CH1, CH3, CH5, CH7, CH9)에서 셀 밸런싱에 의해 시간 당 소비되는 소비 전력은 밸런싱 필요량과 상관없이 동일하다. 따라서, 밸런싱 필요량에 따라 밸런싱 채널들(CH1, CH3, CH5, CH7, CH9)의 방전이 순차적으로 종료되어, 밸런싱 채널들(CH1, CH3, CH5, CH7, CH9)에서의 방전으로 소비되는 소비 전력의 합 또한 순차적으로 감소한다.
따라서, 셀 밸런싱 회로의 설계 시, 모든 셀이 동시에 밸런싱을 위한 방전을 하는 최악의 조건에서의 전력 소비를 예상하여 방전 전류를 설계할 필요가 있으며, 이로 인해 셀 밸런싱 시간의 단축을 위해 밸런싱 전류를 증가시키는데는 한계가 있었다.
이하, 필요한 도면들을 참조하여 본 발명의 실시 예들에 따른 셀 밸런싱 방법 및 이를 수행하는 배터리 관리 시스템에 대해 상세히 설명하기로 한다.
도 2 내지 도 5는 본 발명의 실시 예들에 따른 셀 밸런싱 방법을 수행하기 위한 배터리 팩의 예들을 도시한 것이다.
도 2 내지 도 5를 참조하면, 배터리 팩(10a, 10b, 10c, 10d)은 배터리 모듈(100) 및 배터리 관리 시스템(Battery Management System, BMS)을 포함할 수 있다.
배터리 모듈(100)은 서로 직렬 연결되는 복수의 셀(Cell)을 포함할 수 있다.
배터리 관리 시스템은 배터리 팩(10a, 10b, 10c, 10d)의 전반적인 동작을 제어하며, 이를 위해 배터리 집적 회로(Integrated Cicuit, IC)(200) 및 배터리 제어기(300)를 포함할 수 있다.
배터리 IC(200)는 배터리 모듈(100)을 구성하는 각 셀의 셀 전압, 충방전 전류, 온도 등을 검출하며, 배터리 모듈(100)에 대한 셀 밸런싱을 제어할 수 있다. 이러한 배터리 IC(200)는, 배터리의 아날로그 프론트 엔드(Analog Front End, AFE) IC, 셀 전압 모니터링(Cell Voltage Monitoring, CVM) IC 등을 포함할 수 있다.
배터리 IC(200)는 밸런싱 스위치(SWb)들, 및 배터리 모듈(100)에 대한 전압 검출, 셀 밸런싱 제어 등을 수행하는 배터리 감시회로(210)를 포함할 수 있다.
배터리 감시회로(210)는 전압 검출 회로(미도시)를 포함하며, 이를 통해 배터리 모듈(100)을 구성하는 각 셀의 셀 전압을 검출할 수 있다. 전압 검출 회로는 두 개의 입력 단자(Cin) 및 두 개의 필터 저항(Rf)을 통해 대응하는 셀의 양단에 연결되어, 해당 셀의 셀 전압을 검출할 수 있다.
배터리 감시회로(210)는 셀 전압이 검출되면, 이를 배터리 제어기(300)로 전달한다. 배터리 감시회로(210)로부터 셀 전압 검출 결과를 수신한 배터리 제어기(300)는 이를 토대로 배터리 모듈(100)의 셀 밸런싱, 충/방전 등을 제어할 수 있다.
배터리 팩(10a, 10b, 10c, 10d)은 배터리 모듈(100)을 구성하는 셀들 간의 밸런싱을 제어하기 위한 셀 밸런싱 회로를 포함할 수 있다. 본 발명의 실시 예들에서, 배터리 모듈(100)에 대한 셀 밸런싱은 수동 방식으로 진행되며, 셀 밸런싱 회로는, 각 셀에 대해 셀 밸런싱을 위한 방전 경로를 형성하는 저항들, 각 셀의 방전 경로를 개폐하는 밸런싱 스위치들, 및 배터리 제어기(300)로부터 수신되는 셀 밸런싱 제어 정보에 기초하여 각 밸런싱 스위치 온/ 오프를 제어하는 배터리 감시회로(210)로 구성될 수 있다.
도 2를 예로 들면, 셀 밸런싱 회로는, 각 셀의 양단과 밸런싱 단자들(Bin) 사이에 각각 연결되어 방전 경로를 형성하는 두 개의 밸런싱 저항(Rb), 및 배터리 감시회로(210)의 제어에 따라 대응하는 셀의 셀 밸런싱 전류 흐름을 도통하거나 차단하는 밸런싱 스위치(SWb)를 포함한다. 밸런싱 스위치(SWb)는 밸런싱 단자(Bin)들을 통해 두 개의 밸런싱 저항(Rb) 사이에 연결되며, 두 개의 밸런싱 저항(Rb)을 통해 대응하는 셀의 양단 사이에 연결된다. 이에 따라, 밸런싱 스위치(SWb)가 턴 온 되면, 대응하는 셀의 양단에 각각 연결된 밸런싱 저항(Rb)들을 통해 밸런싱 전류가 흘러 대응하는 셀의 방전이 진행된다. 반면에, 밸런싱 스위치(SWb)가 턴 오프 되면, 방전 경로가 차단되어 대응하는 셀의 밸런싱 전류 흐름이 차단된다.
도 2의 셀 밸런싱 회로에서는, 각 셀의 양단에 연결되는 밸런싱 단자(Bin)들이 전압 검출을 위한 입력 단자(Cin)들과 별도로 존재하여, 전압 검출 경로와 셀 밸런싱을 위한 방전 경로가 분리된다. 반면에, 인접(이웃)하는 두 개의 셀간에 밸런싱 단자(Bin)를 공유하여, 방전 경로가 일부 공유된다. 이에 따라, 배터리 팩(10a)은 배터리 모듈(100)을 구성하는 셀들을 짝수 그룹과 홀수 그룹으로 구분하고, 짝수 그룹의 밸런싱 스위치(SWb)들과 홀수 그룹의 밸런싱 스위치(SWb)들을 교대로 온 시키는 방식으로 셀 밸런싱을 수행할 수 있다.
도 3을 예로 들면, 셀 밸런싱 회로는 셀의 양극과 밸런싱 단자(Bin) 사이에 연결되는 밸런싱 저항(Rb), 각 셀의 음극과 입력 단자(Cin) 사이에 연결되는 필터 저항(Rf), 및 배터리 감시회로(210)의 제어에 따라 대응하는 셀의 셀 밸런싱 전류 흐름을 도통하거나 차단하는 밸런싱 스위치(SWb)를 포함한다. 밸런싱 스위치(SWb)는 두 개의 밸런싱 단자(Bin) 사이에 연결된다. 또한, 이 두 개의 밸런싱 단자(Bin)는 각각, 대응하는 셀의 양극에 연결되는 밸런싱 저항(Rb)과 대응하는 셀의 음극에 연결되는 필터 저항(Rf)을 통해 대응하는 셀의 양단 사이에 연결된다. 이에 따라, 밸런싱 스위치(SWb)가 턴 온 되면, 대응하는 셀의 양단에 각각 연결된 밸런싱 저항(Rb) 및 필터 저항(Rf)을 통해 밸런싱 전류가 흘러 대응하는 셀의 방전이 진행된다.
도 3의 셀 밸런싱 회로에서는, 각 셀의 전압 검출 경로와 셀 밸런싱을 위한 방전 경로가 하나의 필터 저항(Rf) 및 입력 단자(Cin)을 공유한다. 반면에, 각 셀 간에는 밸런싱 단자(Bin)를 공유하지 않아, 각 셀에 대해 독립적으로 셀 밸런싱이 수행될 수 있다.
도 4를 예로 들면, 셀 밸런싱 회로는 셀의 양극 중 어느 하나와 밸런싱 단자(Bin) 사이에 연결되는 밸런싱 저항(Rb), 및 배터리 감시회로(210)의 제어에 따라 대응하는 셀의 셀 밸런싱 전류 흐름을 도통하거나 차단하는 밸런싱 스위치(SWb)를 포함한다. 밸런싱 스위치(SWb)는 두 개의 밸런싱 단자(Bin) 사이에 연결된다. 또한, 이 두 개의 밸런싱 단자(Bin) 중 어느 하나는 밸런싱 저항(Rb)을 통해 대응하는 셀의 양극 중 어느 하나에 연결되고, 나머지 밸런싱 단자(Bin)는 대응하는 셀의 나머지 극 단자에 직접 연결된다. 이에 따라, 밸런싱 스위치(SWb)가 턴 온 되면, 대응하는 셀의 양극 중 어느 하나에 연결된 밸런싱 저항(Rb)을 통해 밸런싱 전류가 흘러 대응하는 셀의 방전이 진행된다.
도 4의 셀 밸런싱 회로에서는, 각 셀의 양단에 연결되는 밸런싱 단자(Bin)들이 전압 검출을 위한 입력 단자(Cin)들과 별도로 존재하여, 전압 검출 경로와 셀 밸런싱을 위한 방전 경로가 분리된다. 반면에, 인접하는 두 개의 셀간에 일부 밸런싱 단자(Bin)를 공유한다.
도 5를 예로 들면, 셀 밸런싱 회로는 셀의 양극 중 어느 하나와 밸런싱 단자(Bin) 사이에 연결되는 밸런싱 저항(Rb), 및 배터리 감시회로(210)의 제어에 따라 대응하는 셀의 셀 밸런싱 전류 흐름을 도통하거나 차단하는 밸런싱 스위치(SWb)를 포함한다. 밸런싱 스위치(SWb)는 두 개의 밸런싱 단자(Bin) 사이에 연결된다. 또한, 이 두 개의 밸런싱 단자(Bin) 중 어느 하나는 밸런싱 저항(Rb)을 통해 대응하는 셀의 양극 중 어느 하나에 연결되고, 나머지 밸런싱 단자(Bin)는 대응하는 셀의 나머지 극 단자에 직접 연결된다. 이에 따라, 밸런싱 스위치(SWb)가 턴 온 되면, 대응하는 셀의 양극 중 어느 하나에 연결된 밸런싱 저항(Rb)을 통해 밸런싱 전류가 흘러 대응하는 셀의 방전이 진행된다.
도 5의 셀 밸런싱 회로에서는, 각 셀의 양단에 연결되는 밸런싱 단자(Bin)들이 전압 검출을 위한 입력 단자(Cin)들과 별도로 존재하여, 전압 검출 경로와 셀 밸런싱을 위한 방전 경로가 분리된다. 또한, 각 셀에 대해 밸런싱 단자들(Bin)이 독립적으로 존재한다.
도 2 내지 도 5에서, 밸런싱 스위치(SWb)는 전계 효과 트랜지스터(Field Effect Transistor, FET)로 구성될 수 있다.
한편, 도 2 내지 도 5에서는 밸런싱 스위치(SWb)들이 배터리 IC(200) 내에 포함되는 경우를 예로 들어 도시하였으나, 본 발명의 실시 예가 이로 한정되는 것은 아니어서, 밸런싱 스위치(SWb)들은 배터리 IC(200) 외부에 배치될 수도 있다.
아래에서는 필요한 도면들을 참조하여 본 발명의 실시 예들에 따른 셀 밸런싱 방법에 대해 상세히 설명한다. 후술하는 본 발명의 실시 예들은 도 2 내지 도 5를 참조하여 설명한 배터리 팩들에 의해 수행될 수 있다.
이하, 도 6 내지 도 8을 참조하여 본 발명의 제1실시 예에 따른 셀 밸런싱 방법에 대해 설명하기로 한다.
도 6은 본 발명의 제1실시 예에 따른 셀 밸런싱 방법을 개략적으로 도시한 것이다. 또한, 도 7 및 도 8은 본 발명의 제1실시 예에 따른 셀 밸런싱 제어 방법을 사용하는 경우의 밸런싱 필요량 및 평균 밸런싱 전류/전력의 변화 양상을 예로 들어 도시한 도면들이다. 또한, 도 9는 종래기술에 따른 셀 밸런싱 제어 타이밍도의 일 예를 도시한 것이고, 도 10은 본 발명의 제1실시 예에 따른 셀 밸런싱 방법을 적용하는 경우의 셀 밸런싱 제어 타이밍도를 예로 들어 도시한 것이다.
도 6을 참조하면, 본 발명의 제1실시 예에 따르면 배터리 팩(10a, 10b, 10c)은, 배터리 IC(200)를 통해 배터리 모듈(100)을 구성하는 각 셀의 셀 전압을 주기적으로 검출한다(S100).
상기 S100 단계에서, 배터리 IC(200)는 내부에 전압 검출 회로를 포함하며, 이를 통해 각 셀의 셀 전압을 검출할 수 있다.
배터리 IC(200)에 의해 검출된 셀 전압은 배터리 제어기(300)로 전달되며, 배터리 제어기(300)는 이를 토대로 배터리 모듈(100)에 대한 셀 밸런싱이 필요한지 판단한다(S101).
배터리 제어기(300)는 셀 밸런싱이 필요한 것으로 판단되면, 각 셀의 셀 전압에 기초하여 밸런싱이 필요한 각 셀(이하, '밸런싱 대상 셀'이라 명명하여 사용함)의 밸런싱 필요량을 산출한다(S102).
상기 S102 단계에서, 배터리 제어기(300)는 배터리 모듈(100)을 구성하는 셀들에 대한 평균 셀 전압을 산출하고, 산출된 평균 셀 전압과 각 셀의 셀 전압 간의 차로부터 각 셀의 밸런싱 필요량을 산출할 수 있다.
배터리 제어기(300)는 각 밸런싱 대상 셀에 대한 밸런싱 필요량이 산출되면, 산출된 밸런싱 필요량에 기초하여 대응하는 밸런싱 스위치(SWb)의 듀티 사이클(DutyCycle)를 설정한다(S103). 본 문서에서, 밸런싱 스위치(SWb)의 듀티 사이클은, (밸런싱 스위치(SWb)가 턴 온되어 전류가 흐른 시간)/(밸런싱 스위치(SWb)가 턴 온 되어 전류가 흐른 시간 + 밸런싱 스위치(SWb)가 턴 오프되어 전류가 흐르지 않은 시간)을 의미하며, 하나의 밸런싱 주기 내에 밸런싱 스위치(SWb)가 턴 온되는 듀레이션(Duration)의 비율로도 나타낼 수 있다.
각 밸런싱 스위치(SWb)에 대해 산출된 듀티 사이클은 셀 밸런싱 제어 정보에 포함되어 배터리 IC(200)로 전달되고, 배터리 IC(200)는 이를 토대로 각 밸런싱 스위치(SWb)의 온/오프를 제어한다(S104). 이 때, 밸런싱 스위치(SWb)를 펄스 구동할 경우, 대응하는 방전 경로의 평균 밸런싱 전류/전력은 스위치(SWb)의 듀티 사이클에 비례한다.
상기 S103 단계에서, 배터리 제어기(300)는 밸런싱 대상 셀들 간의 밸런싱 필요량 비에 기초하여, 각 밸런싱 대상 셀에 대응하는 밸런싱 스위치(SWb)의 듀티 사이클을 설정할 수 있다.
도 7 및 도 8은 밸런싱 필요량에 따라 밸런싱 스위치의 듀티 사이클을 제어하는 경우의 밸런싱 필요량 및 평균 밸런싱 전류/전력의 변화 양상을 예로 들어 도시한 도면들이다.
도 7을 예로 들면, 각 밸런싱 채널(CH1, CH3, CH5, CH7, CH9)을 구성하는 밸런싱 스위치(SWb)의 듀티 사이클은, 대응하는 밸런싱 대상 셀의 밸런싱 필요량 비에 대응하여 설정된다. 즉, 배터리 제어기(300)는 밸런싱 대상 셀들 간의 밸런싱 필요량의 비율과, 대응하는 밸런싱 스위치들(SWb) 간의 듀티 사이클 사이클 비율을 동일하게 설정한다. 이와 같이 설정할 경우, 셀 밸런싱이 동시에 개시되는 밸런싱 채널들(CH1, CH3, CH5, CH7, CH9)에 대해서는, 밸런싱 완료 시간 또한 동일해질 수 있다. 또한, 모든 밸런싱 채널(밸런싱 대상 셀)에서 셀 밸런싱에 의해 소비되는 소비 전력의 합은, 셀 밸런싱이 개시되어 완료되기까지 일정하게 유지되며, 이러한 소비 전력의 평균화로 인해, 셀 밸런싱에 의한 최대 소비 전력 또한 감소하게 된다.
이하, 3개의 밸런싱 대상 셀들(A, B, C)의 밸런싱 필요량의 비율이 A:B:C = 1:0.5:0.2이고, 각 밸런싱 채널에서의 밸런싱 전류가 IA인 경우를 예로 들어, 밸런싱 필요량에 기초하여 밸런싱 스위치의 듀티 사이클을 설정하는 경우의 최대 소비 전력 감소 효과에 대해 상세히 설명한다.
도 7에 도시된 방식으로, 밸런싱 대상 셀들(A, B, C)의 듀티 사이클을 밸런싱 필요량의 비율과 동일하게 DCA:DCB:DCC = 1:0.5:0.2로 설정할 경우, 각 밸런싱 대상 셀(A, B, C)의 평균 밸런싱 전류는, 최대 A = IA, B = 0.5IA, C = 0.2IA가 된다. 또한, 각 밸런싱 채널의 밸런싱 저항(R)에 의해 소비되는 평균 전력은, PA = (IA)2×R, PB = (0.5IA)2×R, PC = (0.2IA)2×R가 된다. 따라서, 3개의 밸런싱 대상 셀(A, B, C)에서 셀 밸런싱에 의해 소비되는 소비 전력의 합은, Ptotal = PA+PB+PC = (IA)2×R + (0.5IA)2×R + (0.2IA)2×R = (1 + 0.25 + 0.04)×(IA)2×R = (1.29)×(IA)2×R이 된다.
동일한 경우에 대해, 도 1을 참조하여 설명한 셀 밸런싱 방식을 적용할 경우, 모든 밸런싱 대상 셀(A, B, C)에 대해 동일한 밸런싱 전류(IA)가 흐르므로, 밸런싱 저항(R)에 의해 소비되는 소비 전력은, PA = PB = PC = (IA)2×R 이 된다. 이 때, 밸런싱 대상 셀(A, B, C)마다 밸런싱 필요량이 서로 다르므로, 각 밸런싱 대상 셀(A, B, C)의 셀 밸런싱 종료 시점이 서로 다르게 나타나며, 밸런싱 대상 셀들(A, B, C)의 셀 밸런싱에 의한 소비 전력 합은 어느 하나의 밸런싱 대상 셀에 대한 셀 밸런싱이 종료될 때마다 점차 감소된다. 예를 들어, 밸런싱 개시 시의 셀 밸런싱에 의한 소비 전력 합은 Ptotal = 3×(IA)2×R가 되나, 셀 C에 대한 밸런싱이 완료된 후의 셀 밸런싱에 의한 소비 전력 합은 Ptotal = 2×(IA)2×R가 되고, 셀 B에 대한 셀 밸런싱이 완료된 후의 셀 밸런싱에 의한 소비 전력 합은 Ptotal = (IA)2×R가 되며, 셀 A에 대한 셀 밸런싱이 완료되면 최종적으로 모든 밸런싱 대상 셀에 대한 셀 밸런싱이 종료된다.
전술한 두 경우를 비교하면, 도 7에 도시된 바와 같이 밸런싱 필요량의 비율에 따라 밸런싱 스위치의 듀티 사이클을 제어하는 경우의 소비 전력은 Ptotal = (1.29)×(IA)2×R로 일정한 반면, 도 1에 도시된 바와 같이 듀티 사이클 제어 없이 셀 밸런싱을 수행하는 경우의 소비 전력은 셀 밸런싱 개시 시점에는 최대 Ptotal = 3×(IA)2×R이다가 셀 밸런싱이 진행될수록 점차 감소된다. 이 두 경우의 최대 소비 전력을 비교하면, 밸런싱 필요량의 비율에 따라 밸런싱 스위치의 듀티 사이클을 제어하는 경우는, 듀티 사이클 제어 없이 셀 밸런싱을 수행하는 경우에 대해 대략 43%로 최대 소비 전력이 감소한다.
따라서, 본 발명의 제1실시 예에서는, 도 8에 도시된 바와 같이, 셀 밸런싱에 의한 소비 전력이 셀 밸런싱 회로가 실장되는 기판의 방열 성능을 고려한 허용 전력까지 증가하도록, 셀 밸런싱을 위한 방전 전류를 증가시킬 수 있으며, 이로 인해 밸런싱 시간이 단축될 수 있다.
기판의 방열 성능을 고려한 허용 전력을 3×(IA)2×R 라고 가정하면, 현재 밸런싱 전류를 IA, 허용 가능한 밸런싱 전류를 IB라 할 때, (1.29)×(IB)2×R = 3×(IA)2×R, 가 되므로, IA는 IB = (1.44) ×IA까지 증가가 허용될 수 있다.
한편, 도 2에 도시된 배터리 팩(10a)은 인접(이웃)하는 셀간에 밸런싱 단자(Bin)를 공유하여, 밸런싱 단자(Bin)를 공유하는 인접 셀들에 대해서는 밸런싱 스위치(SWb)들을 동시에 온 시킬 수 없는 구조이다. 기존에는 이러한 구조의 배터리 팩(10a)에 대해서는, 도 9에 도시된 바와 같이, 배터리 모듈(100)을 구성하는 셀들을 짝수 그룹과 홀수 그룹으로 구분하고, 짝수 그룹의 밸런싱 스위치(SWb)들과 홀수 그룹의 밸런싱 스위치(SWb)들을 교대로 온 시키는 방식으로 셀 밸런싱이 수행되었다. 이 때, 홀수번째 셀 그룹의 밸런싱 스위치(SWb)와 짝수번째 셀 그룹의 밸런싱 스위치(SWb)가 온/오프되는 구간은 고정되어, 둘 중 어느 하나의 그룹의 밸런싱 스위치(SWb)가 온되는 구간에서는 나머지 하나의 그룹의 밸런싱 스위치(SWb)가 반드시 오프 상태를 유지해야 한다.
이와 같이, 인접하는 셀에 대해 밸런싱을 교대로 수행하는 방식으로 셀 밸런싱이 수행되는 배터리 팩(예를 들어, 도 2의 배터리 팩(10a))에 대해 본 발명의 제1실시 예에 따른 셀 밸런싱 방법을 적용할 경우, 각 밸런싱 대상 셀에 대해 산출된 밸런싱 필요량(Qb) 중 가장 큰 밸런싱 필요량을 Qb_max라 하면, 각 밸런싱 대상 셀에 대응하는 밸런싱 스위치(SWb)의 듀티 사이클(DCi)은 아래의 수학식 1과 같이 나타낼 수 있다.
[수학식 1]
DCi = Qb/Qb_max ×50%
듀티 사이클(DCi)에 대응하는 듀레이션(Duration) 동안 대응하는 방전 경로를 흐르는 밸런싱 전류를 Ib라 하면, 하나의 밸런싱 주기(T) 내에 각 밸런싱 대상 셀의 방전 경로를 통해 흐르는 평균 밸런싱 전류(Ib_ave)는 다음의 수학식 2와 같이 나타낼 수 있다.
[수학식 2]
Ib_ave = Ib × DCi
또한, 전체 밸런싱 시간(Tb) 내에 실제 방전되는 밸런싱 전류량(Itotal)은, 아래의 수학식 3과 같다.
[수학식 3]
Itotal = Ib_ave × Tb
위 수학식 1 내지 3을 참조하면, 전체 밸런싱 시간(Tb)은 아래의 수학식 4를 이용하여 산출할 수도 있다.
[수학식 4]
Tb = Itotal /Ib_ave = Itotal/(Ib× DCi) = Itotal/(Ib×(Qb/Qb_max ×50%))
또한, 밸런싱 시간(Tb) 내에 이루어지는 방전량은 밸런싱 필요량(Qb)을 목표로 설계되므로, 위 수학식 4는 아래의 수학식 5로 변환될 수 있다.
[수학식 5]
Tb = Qb_max/(Ib×50%)
위 수학식 5를 참조하면, 모든 밸런싱 대상 셀(밸런싱 채널)에 대해, Qb_max 및 Ib 값에 의해 밸런싱 시간(Tb)이 결정될 수 있다.
도 10은 위 수학식 1 내지 5를 참조하여 설명한 방식으로 셀 밸런싱을 수행한 경우의 타이밍도를 예로 들어 도시한 것이다.
도 10을 참조하면, 각 밸런싱 대상 셀에 대한 전체 밸런싱 시간(Tb)은 밸런싱 필요량이 최대인 밸런싱 채널(CH1)의 듀티 사이클(DCi)에 의해 결정되나, 홀수번째 방전 채널과 짝수번째 방전 채널에 대해 교대로 셀 밸런싱이 진행되어, 셀 밸런싱 효율이 제한된다.
이러한 문제를 해결하기 위해, 후술하는 본 발명의 제2실시 예에 따른 셀 밸런싱 방법에서는, 밸런싱 대상 셀들 간의 밸런싱 필요량 비에 기초하여 밸런싱 스위치들(SWb)의 듀티 사이클을 설정한 상태에서, 인접하는 두 개의 셀들의 듀티 사이클 합이 최대 100%가 되도록 밸런싱 스위치들(SWb)의 듀티 사이클을 스케일링하여 사용한다. 따라서, 인접하는 두 개의 셀들에 대해 어느 하나의 밸런싱이 오프되는 동안 다른 하나의 밸런싱을 온 시킴으로써 인접하는 두 셀이 동시에 온 되는 것을 방지하면서도, 듀티 스케일링을 통해 하나의 셀에 대해 50% 이상의 듀티 사이클을 설정하는 것이 가능하여 셀 밸런싱 효율을 증가시킬 수 있다.
이하, 도 11 내지 도 14를 참조하여 본 발명의 제2실시 예에 따른 셀 밸런싱 방법에 대해 상세히 설명하기로 한다.
도 11은 본 발명의 제2실시 예에 따른 셀 밸런싱 방법을 개략적으로 도시한 것이다.
도 11을 참조하면, 본 발명의 제2실시 예에 따르면 배터리 팩(10a, 10b, 10c)은, 배터리 IC(200)를 통해 배터리 모듈(100)을 구성하는 각 셀의 셀 전압을 주기적으로 검출한다(S200).
배터리 IC(200)에 의해 검출된 셀 전압은 배터리 제어기(300)로 전달되며, 배터리 제어기(300)는 이를 토대로 배터리 모듈(100)에 대한 셀 밸런싱이 필요한지 판단한다(S201).
배터리 제어기(300)는 셀 밸런싱이 필요한 것으로 판단되면, 각 셀의 셀 전압에 기초하여 밸런싱이 필요한 각 밸런싱 대상 셀의 밸런싱 필요량을 산출한다(S202).
배터리 제어기(300)는 각 밸런싱 대상 셀에 대한 밸런싱 필요량이 산출되면, 산출된 밸런싱 필요량에 기초하여 대응하는 밸런싱 스위치(SWb)의 듀티 사이클을 설정한다(S203).
상기 S203 단계에서, 배터리 제어기(300)는 밸런싱 대상 셀들의 밸런싱 필요량의 비율과, 밸런싱 대상 셀들의 대응하는 밸런싱 스위치(SWb)의 듀티 사이클 비율을 동일하게 설정할 수 있다.
배터리 제어기(300)는 밸런싱 대상 셀들 간의 밸런싱 필요량 비에 기초하여 밸런싱 스위치들(SWb)의 듀티 사이클이 설정되면, 인접하는 두 개의 셀들 간의 듀티 사이클 합이 최대 100%가 되도록 밸런싱 스위치들(SWb)의 듀티 사이클을 스케일링한다(S204).
상기 S204 단계를 통해 스케일링된 듀티 사이클은 셀 밸런싱 제어 정보에 포함되어 배터리 IC(200)로 전달되고, 배터리 IC(200)는 이를 토대로 각 밸런싱 스위치(SWb)의 온/오프를 제어한다(S205).
이하, 상기 S204 단계에서, 밸런싱 스위치들(SWb)의 듀티 사이클을 스케일링하는 방법에 대해 상세히 설명한다.
도 12 및 도 13은 본 발명의 제2실시 예에 따른 셀 밸런싱 방법에서의 듀티 스케일링의 기본적인 개념을 설명하기 위한 도면들이다.
도 12 및 도 13을 참조하면, 본 발명의 제2실시 예에 따르면 배터리 모듈(100)을 구성하는 복수의 셀은 홀수번째 셀 그룹과 짝수번째 셀 그룹으로 구분된다. 도 12 및 도 13에서는, 홀수번째 셀 그룹에 포함된 밸런싱 대상 셀의 방전 경로를 홀수번째 밸런싱 채널로 표시하고, 짝수번째 셀 그룹에 포함된 밸런싱 대상 셀의 방전 경로를 짝수번째 밸런싱 채널로 표시하였다.
도 12를 참조하면, 홀수번째 밸런싱 채널에 대한 밸런싱 스위치(SWb)의 듀티 사이클을 x(%)로 정의할 경우, 홀수번째 밸런싱 채널에 대해서는 듀티 사이클(x(%))에 대응하는 듀레이션 동안 밸런싱 스위치(SWb)가 온 상태로 유지되고, 이후 대응하는 밸런싱 주기가 종료될 때까지 100-x(%)의 기간동안 밸런싱 스위치(SWb)는 오프 상태를 유지한다. 또한, 짝수번째 밸런싱 채널에 대한 밸런싱 스위치(SWb)의 듀티 사이클을 y(%)로 정의할 경우, 짝수번째 밸런싱 채널에 대해서는 밸런싱 주기의 100-y(%)의 기간동안 밸런싱 스위치(SWb)가 오프 상태로 유지되고, 이후 듀티 사이클(y(%))에 대응하는 듀레이션 동안 밸런싱 스위치(SWb)가 온 상태로 유지된다.
또한, 도 13을 참조하면, 짝수번째 밸런싱 채널에 대해서는 듀티 사이클(y(%))에 대응하는 듀레이션 동안 밸런싱 스위치(SWb)가 온 상태로 유지되고, 이후 대응하는 밸런싱 주기가 종료될 때까지 100-y(%)의 기간동안 밸런싱 스위치(SWb)는 오프 상태를 유지한다. 또한, 홀수번째 밸런싱 채널에 대해서는 밸런싱 주기의 100-x(%)의 기간동안 밸런싱 스위치(SWb)가 오프 상태로 유지되고, 이후 듀티 사이클(x(%))에 대응하는 듀레이션 동안 밸런싱 스위치(SWb)가 온 상태로 유지된다.
도 12 및 도 13에 도시된 바와 같이 밸런싱 채널들의 셀 배런싱을 제어할 경우, 인접하는 두 개의 셀들의 밸런싱 스위치(SWb)가 동시에 온되지 않으려면, 서로 인접하는 두 셀의 듀티 사이클 합(x+y)이 x+y≤100%를 만족해야 한다. 따라서, 본 발명의 제2실시 예에 따른 셀 밸런싱 방법에서는, 이러한 제약 조건을 만족하는 범위 내에서 밸런싱 스위치들(SWb)의 듀티 사이클을 스케일링한다.
각 밸런싱 대상 셀의 밸런싱 필요량들(Qb) 중 최대값을 Qb_max로 정의하면, 밸런싱 필요량(Qb)에 대응하여 설정된 밸런싱 스위치(SWb)의 듀티 사이클 (DCi)은 아래의 수학식 6과 같이 나타낼 수 있다.
[수학식 6]
DCi = (Qb)/(Qb_max) × k
위 수학식 6에서, k는 임의의 값으로 설정 가능하나, 아래에서는 종래 기술과의 비교를 위해 k를 50%로 설정하여 설명한다.
위 수학식 6에 기초하여, 인접하는 두 개의 셀들(i, j)의 듀티 사이클을 합산한 값(DCiCj)은 아래의 수학식 7과 같이 나타낼 수 있다.
[수학식 7]
DCiCj = DCi + DCj
위 수학식 7을 통해 산출된 DCiCj 값들 중 최대 값을 DCiCj_max으로 정의하고, 이 값이 100%가 되도록 스케일 팩터(scale factor, w)를 산출하면 아래의 수학식 8과 같다.
[수학식 8]
w = (100%/DCiCj_max)
전술한 수학식 8을 통해 스케일 팩터(w)가 산출되면, 배터리 제어기(300)는 이를 위 수학식 6을 통해 산출된 각 밸런싱 스위치(SWb)의 듀티 사이클(DCi)에 곱하여 각 밸런싱 스위치(SWb)의 듀티 사이클(DCi)을 스케일링한다.
[수학식 9]
DCi_scale = (Qb)/ (Qb_max) × 50% × w
위 수학식 9는 아래의 수학식 10으로 나타낼 수도 있다.
[수학식 10]
DCi_scale = (Qb)/ (Qb_max) × 50%/DCiCj_max
위 수학식 10을 참조하면, 각 밸런싱 대상 셀의 듀티 사이클(DCi)은 인접하는 두 개의 셀들 간의 듀티 사이클(DCi, DCj)의 합계 최대값(DCiCj_max)에 의존적이다.
인접하는 두 개의 셀들 간의 듀티 사이클(DCi, DCj)의 합계 최대값(DCiCj_max)이 100%일 경우, 듀티 사이클(DCi, DCj)이 최대값(50%)인 두 개의 셀이 서로 인접해 있는 경우, 위 수학식 10에 의해 스케일링된 듀티 사이클 DCi_scale는 전술한 본 발명의 제1실시 예에서 수학식 1을 통해 산출한 듀티 사이클 DC와 동일해진다. 그러나, 인접하는 두 개의 셀들 중 어느 하나라도 듀티 사이클(DCi, DCj)이 최대값(50%)이 아닌 경우, 위 수학식 10을 통해 스케일링된 DCi_scale는, 본 발명의 제1실시 예에서 수학식 1을 통해 산출한 DCi 보다 증가할 수 있다.
도 14는 본 발명의 제2실시 예에 따른 셀 밸런싱 방법의 적용 시 전체 밸런싱 채널에서의 전체 밸런싱 필요량(total balancing capacity)과 밸런싱 시간(balancing time) 간의 관계를 도시한 것으로서, 배터리 모듈(100)이 서로 직렬 연결되는 12개의 37Ah 셀을 포함하고, 밸런싱 전류(Ib)가 100mA인 경우를 예로 들어 도시한 것이다.
도 14를 참조하면, 밸런싱 필요량이 가장 많은 셀끼리 서로 인접해 있을 경우(Case 1), 방전 시간은 나머지 밸런싱 대상 셀들의 밸런싱 필요량과 상관 없이 도 1을 참조하여 설명한 기존 방식으로 셀 밸런싱을 수행하는 경우와 동일해진다. 그러나, 그 외 경우(case 2 및 case 3)에 대해서는 인접한 셀들 간의 밸런싱 필요량 합계 중 최대치에 대응하여 밸런싱 시간이 단축될 수 있다.
도 15는 도 10의 타이밍도에 듀티 스케일링을 적용한 경우를 예로 들어 도시한 것이다.
도 15를 참조하면, 도 10에서 인접하는 두 개의 셀들 간의 듀티 사이클(DCi, DCj)의 합계 최대값(DCiCj_max)은 CH1 및 CH2의 듀티 사이클을 합한 DCiCj_max = (33 + 50)% = 83%이다. 이를 위 수학식 8에 대입하면, 스케일 팩터(w)는 w = (100%/83%) = 1.2가 된다. 이렇게 산출된 스케일 팩터(w=1.2)를 도 10에 도시된 각 밸런싱 채널의 듀티 사이클에 적용하면, 밸런싱 채널 CH1, CH2, CH6, CH7 및 CH9의 듀티 사이클은 각각, 도 15에 도시된 바와 같이 50%, 33%, 25%, 10% 및 5%에서 60%, 40%, 30%, 12% 및 6%로 증가된다. 이와 같이, 스케일링된 듀티 사이클에 기반하여 셀 밸런싱을 수행할 경우, 도 10에 도시된 타이밍도에 기반하여 셀 밸런싱을 수행하는 경우에 비해, 평균 밸런싱 전류가 20% 증가하여 밸런싱 시간을 20% 정도 단축할 수 있다.
한편, 전술한 본 발명의 제1 및 제2실시 예에서와 같이 밸런싱 전류를 증가시키거나, 방전 효율을 증가시켜 평균 밸런싱 전류가 증가하면, 밸런싱 저항에서의 발열이 문제가 될 수 있다.
이러한 발열 문제를 해결하기 위해, 후술하는 본 발명의 제3실시 예에 따른 셀 밸런싱 방법에서는, 밸런싱 저항의 개별적인 소비 전력뿐만 아니라, 전체 밸런싱 저항에서의 소비 전력을 관리하여 셀 밸런싱 회로가 배치되는 기판의 방열성을 확보한다. 밸런싱 전류에 의해 발생하는 전력은 밸런싱 저항에서 열로 소비되는데, 밸런싱 저항에서 발생하는 열은 대부분이 기판의 배선 패턴을 통해 열전도 방식으로 방열된다. 따라서, 밸런싱 저항 주변의 기판 구조나 배선 패턴이 방열성에 영향을 주게 된다. 실제 기판에서 밸런싱 저항들은 서로 가깝게 배치된다. 따라서, 밸런싱 저항의 개별적인 소비 전력뿐만 아니라, 밸런싱 저항 전체의 소비 전력을 관리하여 기판의 방열성을 확보할 수 있다.
이하, 도 16 및 도 17을 참조하여 본 발명의 제3실시 예에 따른 셀 밸런싱 방법에 대해 상세히 설명하기로 한다.
도 16은 본 발명의 제3실시 예에 따른 셀 밸런싱 방법을 개략적으로 도시한 것이다.
도 16을 참조하면, 본 발명의 제3실시 예에 따르면 배터리 팩(10a, 10b, 10c)은, 배터리 IC(200)를 통해 배터리 모듈(100)을 구성하는 각 셀의 셀 전압을 주기적으로 검출한다(S300).
배터리 IC(200)에 의해 검출된 셀 전압은 배터리 제어기(300)로 전달되며, 배터리 제어기(300)는 이를 토대로 배터리 모듈(100)에 대한 셀 밸런싱이 필요한지 판단한다(S301).
배터리 제어기(300)는 셀 밸런싱이 필요한 것으로 판단되면, 각 셀의 셀 전압에 기초하여 밸런싱이 필요한 각 밸런싱 대상 셀의 밸런싱 필요량을 산출한다(S302).
배터리 제어기(300)는 각 밸런싱 대상 셀에 대한 밸런싱 필요량이 산출되면, 산출된 밸런싱 필요량에 기초하여 대응하는 밸런싱 스위치(SWb)의 듀티 사이클을 설정한다(S303).
상기 S303 단계에서, 배터리 제어기(300)는 밸런싱 대상 셀들의 밸런싱 필요량의 비율과, 밸런싱 대상 셀들의 대응하는 밸런싱 스위치(SWb)의 듀티 사이클 비율을 동일하게 설정할 수 있다.
상기 S303 단계에서, 배터리 제어기(300)는 인접하는 셀에 대해 밸런싱을 교대로 수행하는 방식으로 셀 밸런싱이 수행되는 배터리 팩(예를 들어, 도 2의 배터리 팩(10a))에 대해서는, 밸런싱 대상 셀들 간의 밸런싱 필요량 비에 기초하여 밸런싱 스위치들(SWb)의 듀티 사이클이 설정되면, 위 수학식 9에서와 같이 인접하는 두 개의 셀들 간의 듀티 사이클 합이 최대 100%가 되도록 밸런싱 스위치들(SWb)의 듀티 사이클을 스케일링할 수 있다.
상기 S303 단계를 통해 밸런싱 필요량에 맞춰 각 밸런싱 스위치(SWb)의 듀티 사이클을 설정하면, 각 밸런싱 채널에서의 평균 밸런싱 전류를 밸런싱 시작 시점부터 종료 시점까지 일정하게 유지되며, 이로 인해 발생하는 발열 또한 거의 일정하다. 따라서, 배터리 제어기(300)는 전체 밸런싱 채널에 대해 허용되는 소비 전력 상한치에 기반하여 밸런싱 스위치들(SWb)의 듀티 사이클을 스케일링할 수 있다(S304). 여기서, 소비 전력 상한치는 배터리 IC(200) 내부의 레지스터 설정 값으로 제공되어, 소프트웨어적으로 변경이 가능하며, 제품의 개발 단계에서 실제 기판의 발열을 확인하면서 최적화 하는 것이 가능하다.
상기 S304 단계를 통해 스케일링된 듀티 사이클은 셀 밸런싱 제어 정보에 포함되어 배터리 IC(200)로 전달되고, 배터리 IC(200)는 이를 토대로 각 밸런싱 스위치(SWb)의 온/오프를 제어한다(S305).
상기 S304 단계에서, 배터리 제어기(300)는 밸런싱 대상 셀들의 밸런싱 필요량을 합산하여 밸런싱으로 발생하는 전체 소비 전력을 산출하고, 이를 소비 전력 상한치와 비교한다. 배터리 제어기(300)는 밸런싱으로 발생하는 전체 소비 전력이 소비 전력 상한치를 넘을 경우, 각 밸런싱 스위치(SWb)의 듀티 사이클을 스케일링하여 밸런싱으로 소비되는 소비 전력을 감소시킨다.
이하, 상기 S304 단계에서 소비 전력 상한치에 기초하여 밸런싱 스위치들(SWb)의 듀티 사이클을 스케일링하는 방법에 대해 상세히 설명한다.
위 수학식 9를 이용하여 각 밸런싱 스위치(SWb)의 듀티 사이클(DCi_scale)이 설정된 상태에서, 각 밸런싱 채널에서의 평균 밸런싱 전류(Ib_ave_Ci)를 산출하면 아래의 수학식 11과 같다.
[수학식 11]
Ib_ave_Ci = Ib × DCi_scale
위 수학식 11을 통해 각 밸런싱 채널에 대해 평균 밸런싱 전류(Ib_ave_Ci)가 산출되면, 배터리 제어기는 이를 이용하여 아래의 수학식 12와 같이 전류 스케일 팩터(current scale factor, wc)를 산출할 수 있다.
[수학식 12]
wc =ILimit/(ΣIb_ave_Ci )
위 수학식 12에서, ILimit는 밸런싱 저항들이 실장되는 기판에서 허용되는 전류 상한치고, ΣIb_ave_Ci 는 모든 밸런싱 대상 채널에서의 평균 밸런싱 전류를 합한 값이다.
위 수학식 12를 통해 전류 스케일 팩터(wc)가 산출되면, 배터리 제어기(300)는 아래의 수학식 13에서와 같이 위 수학식 10을 통해 스케일링된 듀티 사이클(DCi_scale)에 이를 적용한다.
[수학식 13]
DCi_limit = DCi_scale × (wc) = (Qb)/ (Qb_max) × 50% × w × wc
위 수학식 13을 참조하면, 본 발명의 제3실시 예에서는 각 밸런싱 대상 셀의 듀티 사이클(DCi_scale)에 전류 스케일 팩터(current scale factor, wc)를 일률적으로 적용하여, 기판의 방열성을 확보할 수 있다.
도 17은 본 발명의 제3실시 예에 따른 셀 밸런싱 방법의 적용 시 전체 밸런싱 채널에서의 전체 밸런싱 필요량(Total Balancing capacity)과 밸런싱 시간(balancing time) 간의 관계를 도시한 것으로서, 배터리 모듈(100)이 서로 직렬 연결되는 12개의 37Ah 셀을 포함하고, 밸런싱 전류(Ib)가 200mA인 경우를 예로 들어 도시한 것이다.
도 17을 참조하면, 인접한 셀들 간의 밸런싱 필요량 합계 중 최대치에 대응하여 밸런싱 시간이 결정된다. 한편, 본 발명의 제3실시 예에서는, 밸런싱 대상 셀들의 전체 밸런싱 필요량이 기 설정된 소비 전력 상한치를 넘을 경우, 전류 스케일 팩터에 의해 각 밸런싱 스위치(SWb)의 듀티 사이클이 감소되며, 이로 인해 밸런싱 시간이 증가한다.
그러나, 이와 같이 전류 스케일 팩터를 이용해 듀티 사이클을 감소시키더라도, 전력 제한을 필요로 하지 않는 수준까지 밸런싱 전류를 감소시킨 경우(Ib = 100mA)와 비교하여 밸런싱 시간이 단축되므로, 허용 전력 범위 내에서 효율적으로 방전하고 있다고 볼 수 있다.
한편, 전술한 본 발명의 제3실시 예에서는 기판의 방열성을 고려하여 밸런싱 저항 전체의 소비 전력 상한치를 설정하고, 셀 밸런싱에 의해 소비되는 전체 소비 전력이 이를 넘지 않도록 밸런싱 스위치(SWb)들의 듀티 사이클을 조정하였다. 그러나, 각 밸런싱 저항에서 개별적으로 소비되는 소비 전력은 대응하는 밸런싱 스위치(SWb)의 듀티 사이클(듀레이션)에 따라 다르므로, 각 밸런싱 저항에서의 발열량에 편차가 발생한다. 밸런싱 저항 전체에서 소비되는 소비 전력이 동일한 상황이라도, 각 밸런싱 스위치(SWb)의 듀티 사이클(듀레이션)의 차이로 인해 기판 상의 발열량 또한 차이가 발생할 수 있다. 따라서, 후술하는 본 발명의 제4실시 예에서는 각 밸런싱 스위치(SWb)의 듀티 사이클(듀레이션) 설정 시, 밸런싱 저항들 간의 소비 전력 편차를 고려하여 전력을 제한함으로써 셀 밸런싱 효율을 증가시킬 수 있다.
이하, 도 18 및 도 19를 참조하여 본 발명의 제4실시 예에 따른 셀 밸런싱 방법에 대해 상세히 설명하기로 한다.
도 18은 본 발명의 제4실시 예에 따른 셀 밸런싱 방법을 개략적으로 도시한 것이다.
도 18을 참조하면, 본 발명의 제4실시 예에 따르면 배터리 팩(10a, 10b, 10c)은, 배터리 IC(200)를 통해 배터리 모듈(100)을 구성하는 각 셀의 셀 전압을 주기적으로 검출한다(S400).
배터리 IC(200)에 의해 검출된 셀 전압은 배터리 제어기(300)로 전달되며, 배터리 제어기(300)는 이를 토대로 배터리 모듈(100)에 대한 셀 밸런싱이 필요한지 판단한다(S401).
배터리 제어기(300)는 셀 밸런싱이 필요한 것으로 판단되면, 각 셀의 셀 전압에 기초하여 밸런싱이 필요한 각 밸런싱 대상 셀의 밸런싱 필요량을 산출한다(S402).
배터리 제어기(300)는 각 밸런싱 대상 셀에 대한 밸런싱 필요량이 산출되면, 산출된 밸런싱 필요량에 기초하여 대응하는 밸런싱 스위치(SWb)의 듀티 사이클을 설정한다(S403).
상기 S403 단계에서, 배터리 제어기(300)는 밸런싱 대상 셀들의 밸런싱 필요량의 비율과, 밸런싱 대상 셀들의 대응하는 밸런싱 스위치(SWb)의 듀티 사이클 비율을 동일하게 설정할 수 있다.
상기 S403 단계에서, 배터리 제어기(300)는 인접하는 셀에 대해 밸런싱을 교대로 수행하는 방식으로 셀 밸런싱이 수행되는 배터리 팩(예를 들어, 도 2의 배터리 팩(10a))에 대해서는, 밸런싱 대상 셀들 간의 밸런싱 필요량 비에 기초하여 밸런싱 스위치들(SWb)의 듀티 사이클이 설정되면, 위 수학식 9에서와 같이 인접하는 두 개의 셀들 간의 듀티 사이클 합이 최대 100%가 되도록 밸런싱 스위치들(SWb)의 듀티 사이클을 스케일링할 수 있다.
상기 S403 단계를 통해 밸런싱 필요량에 맞춰 각 밸런싱 스위치(SWb)의 듀티 사이클이 설정되면, 배터리 제어기(300)는 전체 밸런싱 채널에 대해 허용되는 소비 전력 상한치와, 개별 밸런싱 채널에 허용되는 전류 상한치에 기반하여 각 밸런싱 스위치(SWb)의 듀티 사이클을 스케일링할 수 있다(S404). 여기서, 전체 밸런싱 채널에 대해 허용되는 소비 전력 상한치, 및 하나의 밸런싱 채널에 대해 허용되는 전류 상한치는 배터리 IC(200) 내부의 레지스터 설정 값으로 제공되어, 소프트웨어적으로 변경이 가능하며, 제품의 개발 단계에서 실제 기판의 발열을 확인하면서 최적화 하는 것이 가능하다.
상기 S404 단계를 통해 스케일링된 듀티 사이클은 셀 밸런싱 제어 정보에 포함되어 배터리 IC(200)로 전달되고, 배터리 IC(200)는 이를 토대로 각 밸런싱 스위치(SWb)의 온/오프를 제어한다(S405).
이하, 상기 S404 단계에서 밸런싱 스위치들(SWb)의 듀티 사이클을 스케일링하는 방법에 대해 상세히 설명한다.
밸런싱 스위치(SWb)의 듀티 사이클(듀레이션)이 100%일 때, 대응하는 밸런싱 저항에서 소비되는 소비 전력이 가장 크며, 발열량 또한 가장 많다. 또한, 셀 밸런싱에 의해 방전이 이루어지는 밸런싱 채널이 많을수록 기판의 방열성이 저하된다.
이러한 점을 고려하여, 본 발명의 제4실시 예에서는 전류 스케일 팩터(wc)를 산출하는 위 수학식 12를 아래의 수학식 14로 변환하여 사용한다.
[수학식 14]
wc =(ILimit_total/(ΣIb_ave_Ci )) × (ILimit_Ci/Ib_ave_Ci)
위 수학식 12에서, ILimit_total는 전체 밸런싱 채널에 대해 허용되는 전류 상한치고, ILimit_Ci는 하나의 밸런싱 채널에 허용되는 전류 상한치다. 또한, Ib_ave_Ci는 각 밸런싱 채널의 평균 밸런싱 전류이고, ΣIb_ave_Ci 는 모든 밸런싱 채널에서의 평균 밸런싱 전류를 합한 값이다.
배터리 제어기(300)는 위 수학식 14를 통해 각 밸런싱 스위치(SWb)에 대응하는 전류 스케일 팩터(wc)가 산출되면, 이를 위 수학식 13에 대입하여 각 밸런싱 스위치(SWb)의 듀티 사이클(DCi_limit)을 최종 획득한다. 이에 따라, 셀 밸런싱 회로가 탑재되는 기판 전체의 방열성뿐만 아니라 셀 밸런싱 회로의 국소적인 발열까지 고려하여 밸런싱 시 소비 전력을 제한할 수 있다.
도 19는 본 발명의 제4실시 예에 따른 셀 밸런싱 방법의 적용 시 각 밸런싱 채널에서의 평균 밸런싱 전류(average balancing current)와 전체 밸런싱 저항에서의 소비 전력(balancing resistance total power) 간의 관계를 도시한 것으로서, 배터리 모듈(100)이 서로 직렬 연결되는 12개의 37Ah 셀을 포함하고, 밸런싱 전류(Ib)가 100mA인 경우를 예로 들어 도시한 것이다.
도 19를 참조하면, 전체 밸런싱 저항에서 소비되는 소비 전력이 밸런싱 채널 전체에 대해 허용되는 소비 전력 상한치(1.45W)보다 큰 경우, 전체 밸런싱 채널에서의 평균 소비 전류를 낮추기 위해 전체 밸런싱 채널에 대해 설정된 듀티 사이클이 조정된다.
또한, 본 발명의 제4실시 예에서는 개별 밸런싱 채널에 대해 전류 상한치(70mA)를 설정하고, 이를 넘어서는 밸런싱 채널에 대해서는 평균 소비 전류를 낮추기 위해 밸런싱 스위치(SWb)의 듀티 사이클을 제한한다.
셀 밸런싱 실행 타이밍은, 배터리 팩의 키 온(key on) 상태와, 키 오프(key off) 상태일 때로 나뉠 수 있다. 본 문서에서, 키 온 상태는 배터리 팩이 탑재된 세트(예를 들어, 차량)의 작동으로 배터리 팩이 방전 중이거나, 충전 장치(미도시)에 의해 배터리 팩이 충전 중인 상태를 의미한다.
배터리 팩의 키 온 시에는 배터리 관리 시스템(Battery Management System, BMS)이 주기적으로 진단(Diagnosis) 등의 기능을 실행하는 환경에서 셀 밸런싱을 수행해야 한다. 따라서, 셀 밸런싱에 소요되는 시간이 긴 경우, 진단 등으로 인해 셀 밸런싱을 일시 중지할 필요가 생기는데, 이로 인해 듀티 사이클 설정이 어려워지는 문제가 있다.
이러한 문제를 해결하기 위해, 후술하는 본 발명의 제4실시 예에서는 셀 밸런싱 수행 시 셀 밸런싱 절차를 복수의 스텝(step)으로 분할하여 이산(離散)적으로 실행한다. 본 발명의 제5실시 예에서는, 카운터(Counter)를 사용하여 소정 주기 내 밸런싱 실행 시간을 획득하고, 밸런싱 실행 시간이 듀티 설정값(듀레이션 값)과 동일해지면, 밸런싱을 중단한다.
이를 통해 일정 주기 내에서 ON Duty제어가 가능해진다. 이러한 동작을 지속해서 최종 목표가 되는 Balance 필요량까지 Cell Balance를 실행한다.
이하, 도 20 내지 도 24를 참조하여 본 발명의 제5실시 예에 따른 셀 밸런싱 방법에 대해 상세히 설명하기로 한다.
도 20은 본 발명의 제5실시 예에 따른 셀 밸런싱 방법을 개략적으로 도시한 것으로서, 키 온 상태에서 셀 밸런싱을 수행하는 경우를 도시한 것이다.
도 20을 참조하면, 본 발명의 제5실시 예에 따르면 배터리 팩(10a, 10b, 10c)은, 배터리 IC(200)를 통해 배터리 모듈(100)을 구성하는 각 셀의 셀 전압을 주기적으로 검출한다(S500).
배터리 IC(200)에 의해 검출된 셀 전압은 배터리 제어기(300)로 전달되며, 배터리 제어기(300)는 이를 토대로 배터리 모듈(100)에 대한 셀 밸런싱이 필요한지 판단한다(S501).
배터리 제어기(300)는 셀 밸런싱이 필요한 것으로 판단되면, 각 셀의 셀 전압에 기초하여 밸런싱이 필요한 각 밸런싱 대상 셀의 밸런싱 필요량을 산출한다(S502).
배터리 제어기(300)는 각 밸런싱 대상 셀에 대한 밸런싱 필요량이 산출되면, 산출된 밸런싱 필요량에 기초하여 대응하는 밸런싱 스위치(SWb)의 듀티 사이클(Duty Cycle)를 설정한다(S503).
상기 S503 단계에서, 배터리 제어기(300)는 밸런싱 대상 셀들의 밸런싱 필요량의 비율과, 밸런싱 대상 셀들의 대응하는 밸런싱 스위치(SWb)의 듀티 사이클 비율을 동일하게 설정할 수 있다.
상기 S503 단계에서, 배터리 제어기(300)는 밸런싱 대상 셀들 간의 밸런싱 필요량 비에 기초하여 밸런싱 스위치들(SWb)의 듀티 사이클이 설정되면, 전술한 S204 단계에서와 같이 인접하는 두 개의 셀들 간의 듀티 사이클 합이 최대 100%가 되도록 밸런싱 스위치들(SWb)의 듀티 사이클을 스케일링할 수 있다.
상기 S503 단계에서, 배터리 제어기(300)는 밸런싱 대상 셀들 간의 밸런싱 필요량 비에 기초하여 밸런싱 스위치들(SWb)의 듀티 사이클이 설정되면, 전술한 S304 단계에서와 같이, 전체 밸런싱 채널에 대해 허용되는 소비 전력 상한치에 기반하여 밸런싱 스위치들(SWb)의 듀티 사이클을 스케일링할 수도 있다.
상기 S503 단계에서, 배터리 제어기(300)는 밸런싱 필요량에 맞춰 각 밸런싱 스위치(SWb)의 듀티 사이클이 설정되면, 전술한 S404 단계에서와 같이, 전체 밸런싱 채널에 대해 허용되는 소비 전력 상한치와, 개별 밸런싱 채널에 허용되는 전류 상한치에 기반하여 각 밸런싱 스위치(SWb)의 듀티 사이클을 스케일링할 수도 있다.
상기 S503 단계를 통해 각 밸런싱 스위치(SWb)에 대해 산출된 듀티 사이클은 셀 밸런싱 제어 정보에 포함되어 배터리 IC(200)로 전달되고, 배터리 IC(200)는 이를 토대로 각 밸런싱 스위치(SWb)의 온/오프를 제어한다. 이 때, 배터리 제어기(200)는 듀티 사이클에 따라서, 셀 밸런싱 태스크를 반복 실행하여 밸런싱 스위치(SWb)의 온/오프를 제어한다(S504).
상기 S504 단계에서, 셀 밸런싱 태스크는, 밸런싱 주기보다 더 짧은 주기로 실행되는 태스크로서, 태스크가 실행되는 동안 기 설정된 구간 동안 밸런싱 스위치(SWb)를 온시키는 태스크이다. 배터리 제어기(200)는 밸런싱 주기 내에 셀 밸런싱 태스크의 반복 실행으로 밸런싱 방전이 실행된 전체 시간이, 대응하는 밸런싱 스위치(SWb)의 듀레이션과 동일하도록 셀 밸런싱 태스크를 반복 실행할 수 있다.
도 21은 도 20에 도시된 본 발명의 제4실시 예에 따른 셀 밸런싱 방법을 실행하기 위한 셀 밸런싱 제어회로의 일 예를 도시한 것이다. 도 22는 도 21에 도시된 셀 밸런싱 제어회로의 셀 밸런싱 제어 타이밍도 차트를 개략적으로 도시한 것이고, 도 23은 도 21에 도시된 셀 밸런싱 제어회로를 이용한 밸런싱 제어 타이밍도를 개략적으로 도시한 것이다. 도 21에 도시된 셀 밸런싱 제어회로는 도 2 내지 도 5를 참조하여 설명한 배터리 팩(10a, 10b, 10c, 10d)의 배터리 감시회로(210) 내에 포함될 수 있다.
도 21을 참조하면, 본 발명의 제4실시 예에 따른 셀 밸런싱 방법을 실행하기 위한 셀 밸런싱 제어회로(500a)는 복수의 타이머(501, 504, 508), 지연기(502), 카운터(503), 비교기(505), 밸런싱 트리거(507), 및 밸런싱 제어기(509)를 포함할 수 있다.
타이머(501)는 셀 밸런싱 태스크(Task)의 실행 주기(예를 들어, 40ms)로 타이밍 신호를 발생시키는 타이머이다.
지연기(502)는 타이머(501)에 의해 출력되는 타이밍 신호를 소정 시간 지연시켜 카운터(503)로 전달한다. 이에 따라, 타이머(501)에 의해 발생된 타이밍 신호를 카운터(503)로 전달되어, 카운터(503)의 카운팅 업(counting up)을 발생시킨다.
타이머(504)는 밸런싱 주기(예를 들어, 4sec)마다 타이밍 신호를 발생시키는 타이머이다. 타이머(504)에 의해 발생된 타이밍 신호는 카운터(503)로 입력되어, 카운터(503)를 리셋 시킨다.
따라서, 카운터(503)는 도 21에 도시된 바와 같이, 셀 밸런싱 태스크 실행 주기인 40ms마다 카운트 업을 통해 카운터 값을 증가시키고, 밸런싱 주기인 4sec마다 리셋된다.
카운터(503)에 의해 발생된 카운터 값은 비교기(505)로 전달된다.
비교기(505)는 카운터(503)로부터 입력되는 카운터 값과, 대응하는 밸런싱 채널의 듀티 설정값(506)를 입력 받고, 이 두값의 비교 결과를 출력으로 내보낸다. 여기서, 듀티 설정값(506)은 대응하는 밸런싱 채널에 대해 설정된 듀티 사이클로부터 획득된 값으로서, 대응하는 밸런싱 채널의 듀티 사이클을 만족시키기 위한 셀 밸런싱 태스크의 실행 횟수에 대응한다. 즉, 셀 밸런싱 태스크의 반복 실행으로 밸런싱 방전이 실행된 전체 시간이 대응하는 밸런싱 채널에 대해 설정된 듀어레이션과 동일해지는, 셀 밸런싱 태스크의 실행 횟수에 대응한다.
비교기(505)는 카운터(503)로부터 입력되는 카운터 값이 대응하는 밸런싱 채널의 듀티 설정값(506)보다 작은 경우, 밸런싱 트리거(507)를 활성화(enable)시킨다. 반면에, 카운터(503)로부터 입력되는 카운터 값이 대응하는 밸런싱 채널의 듀티 설정값(506) 이상이면, 밸런싱 트리거(507)를 비활성화(disable)시킨다.
밸런싱 트리거(507)는 타이머(508)의 작동을 밸런싱 트리거링(triggering)하며, 비교기(505)에 의해 활성화/비활성화 된다. 즉, 밸런싱 트리거(507)는 비교기(505)에 의해 활성화되는 동안 타이머(508)를 작동시킨다.
타이머(508)는 밸런싱 트리거(507)에 의해 작동되며, 셀 밸런싱 태스크의 실행 기간 내에 밸런싱 방전 구간 (예를 들어, 15ms)을 지시하는 타이밍 신호를 발생시키는 타이머이다.
밸런싱 제어기(509)는 타이머(508)로부터 출력되는 타이밍 신호에 맞춰, 대응하는 밸런싱 스위치(SWb)의 온/오프를 제어한다.
도 22 및 도 23을 참조하면, 카운터(503)는 타이머(501)에 의해 셀 밸런싱 태스크의 실행 주기인 40msec마다 카운터 값을 카운트 업(count up)하며, 밸런싱 주기인 4sec마다 리셋된다. 카운터 값은 비교기(503)로 입력되어 듀티 설정값(506)과 비교된다.
비교기(503)는 카운터 값이 듀티 설정값(506) 보다 작으면 밸런싱 트리거(507)를 활성화시킨다. 밸런싱 트리거(507)는 비교기(503)에 의해 활성화되면 타이머(508)를 작동시키며, 밸런싱 제어기(509)는 타이머(508)의 작동으로 발생한 타이밍 신호에 맞춰 15ms 동안 밸런싱 스위치(SWb)를 온 시킴으로써, 15ms 동안 밸런싱 방전이 이루어진다.
비교기(503)는 카운터 값이 듀티 설정값(506) 이상이면, 밸런싱 트리거(507)를 비활성화시키고, 이에 따라 타이머(508) 또한 비활성화되어 밸런싱 방전이 이루어지지 않는다.
전술한 바와 같이, 하나의 밸런싱 주기 내에서의 밸런싱 방전을 셀 밸런싱 태스크의 반복 실행으로 처리하고, 하나의 셀 밸런싱 태스크가 실행되는 동안 일부 구간만 밸런싱 방전을 진행할 경우, 밸런싱 방전이 이루어지지 않는 나머지 구간 동안 진단 등의 다른 작업을 수행하는 것이 가능하다. 이에 따라, 셀 밸런싱 태스크와 그 외 다른 태스크를 동시에 실행하는 것이 가능하다.
한편, 도 21의 셀 밸런싱 제어 회로(500a)는 하나의 밸런싱 채널에 대한 밸런싱 제어 회로만을 개시한 것으로서, 이를 복수의 밸런싱 채널로 확장할 경우 도 24에 도시된 바와 같이 셀 밸런싱 제어 회로(500b)를 구성할 수 있다.
도 24는 도 20에 도시된 본 발명의 제4실시 예에 따른 셀 밸런싱 방법을 실행하기 위한 셀 밸런싱 제어회로의 다른 예를 도시한 것으로서, 밸런싱 채널이 3개인 경우를 예로 들어 도시한 것이다. 도 25는 도 24의 셀 밸런싱 제어 회로를 이용한 밸런싱 제어 타이밍도를 개략적으로 도시한 것이다. 도 24에 도시된 셀 밸런싱 제어회로(500b)는 도 3 내지 도 5를 참조하여 설명한 배터리 팩(10b, 10c, 10d)의 배터리 감시회로(210) 내에 포함될 수 있다.
도 24를 참조하면, 셀 밸런싱 제어회로(500b)는 모든 밸런싱 채널에 대해 셀 밸런싱 태스크의 실행과 관련된 타이머(501, 504), 지연기(502), 및 카운터(503)를 공용으로 사용하고, 각 밸런싱 채널에서의 밸런싱 방전 실행과 관련된 비교기(505a, 505b, 505c), 밸런싱 트리거(507a, 507b, 507c), 타이머(508a, 508b, 508c) 및 밸런싱 제어기(509a, 509b, 509c)는 각 밸런싱 채널에 대해 독립적으로 사용된다.
카운터(503)는 타이머(501)에 의해 셀 밸런싱 태스크의 실행 주기인 40msec마다 카운터 값을 카운트 업(count up)하며, 밸런싱 주기인 4sec마다 리셋된다.
카운터(503)에 의해 카운팅된 카운터 값은, 각 밸런싱 채널(CH1, CH2, CH3)의 비교기(505a, 505b, 505c)로 각각 입력되어 대응하는 듀티 설정값(506a, 506b, 506c)과 비교된다.
각 비교기(505a, 505b, 505c)는 카운터 값이 대응하는 듀티 설정값(506a, 506b, 506c)보다 작으면 대응하는 밸런싱 트리거(507a, 507b, 507c)를 활성화시킨다. 밸런싱 트리거(507a, 507b, 507c)는 비교기(505a, 505b, 505c)에 의해 활성화되면 대응하는 타이머(508a, 508b, 508c)를 작동시키며, 대응하는 밸런싱 채널의 밸런싱 제어기(509a, 509b, 509c)는 각 타이머(508a, 508b, 508c)의 작동으로 발생한 타이밍 신호에 맞춰 15ms 동안 밸런싱 스위치(SWb)를 온 시킴으로써, 15ms 동안 밸런싱 방전이 이루어진다.
각 비교기(505a, 505b, 505c)는 카운터 값이 대응하는 듀티 설정값(506a, 506b, 506c) 이상이면, 대응하는 밸런싱 트리거(507a, 507b, 507c)를 비활성화시킴으로써 대응하는 밸런싱 채널의 밸런싱 방전을 중지시킨다.
한편, 도 24의 셀 밸런싱 제어 회로(500b)는 도 25에 도시된 바와 같이, 홀수번째 셀과 짝수번째 셀의 밸런싱을 동시에 수행하는 것이 가능한 경우에 대한 셀 밸런싱 제어 회로를 개시한 것이다.
도 26은 도 20에 도시된 본 발명의 제4실시 예에 따른 셀 밸런싱 방법을 실행하기 위한 셀 밸런싱 제어회로의 또 다른 예를 도시한 것으로서, 도 2에 도시된 배터리 팩(10a)에서와 같이 홀수번째 셀과 짝수번째 셀의 밸런싱이 교대로 수행되는 경우에 대해 도시한 것이다. 도 27은 도 26의 셀 밸런싱 제어 회로를 이용한 밸런싱 제어 타이밍도를 개략적으로 도시한 것이다.
도 26을 참조하면, 셀 밸런싱 제어회로(500c)는 모든 밸런싱 채널에 대해 셀 밸런싱 태스크의 실행과 관련된 타이머(501, 504), 지연기(502), 및 카운터(503)를 공용으로 사용하고, 각 밸런싱 채널에서의 밸런싱 방전 실행과 관련된 비교기(505d, 505e, 505f), 밸런싱 트리거(507d, 507e, 507f), 타이머(508d, 508e, 508f) 및 밸런싱 제어기(509d, 509e, 509f)는 각 밸런싱 채널에 대해 독립적으로 사용된다.
카운터(503)는 타이머(501)에 의해 셀 밸런싱 태스크의 실행 주기인 40msec마다 카운터 값을 카운트 업(count up)하며, 밸런싱 주기인 4sec마다 리셋된다.
카운터(503)에 의해 카운팅된 카운터 값은, 각 밸런싱 채널(CH1, CH2, CH3)의 비교기(505d, 505e, 505f)로 각각 입력되어 대응하는 듀티 설정값(506d, 506e, 506f)과 비교된다. 듀티 설정값(506d, 506e, 506f)은, 홀수번째 채널(CH1, CH3)에 대해서는 오프 듀티(100% - ON Duty%)에 대응하여 설정되고, 짝수번째 채널(CH2)에 대해서는 온 듀티(듀레이션)에 대응하여 설정될 수 있다.
여기서, 온 듀티에 대응하여 설정된 듀티 설정값(506e)은, 대응하는 밸런싱 채널(CH2)에 대해 설정된 듀티 사이클로부터 획득된 값으로서, 대응하는 밸런싱 채널의 온 구간 동안의 셀 밸런싱 태스크의 실행 횟수에 대응한다. 또한, 오프 듀티에 대응하여 설정된 듀티 설정값(506d, 506f)은, 대응하는 밸런싱 채널(CH1, CH3)에 대해 설정된 듀티 사이클로부터 획득된 값으로서, 대응하는 밸런싱 채널의 오프 구간 동안의 셀 밸런싱 태스크의 실행 횟수에 대응한다.
이에 따라, 홀수번째 밸런싱 채널(CH1, CH3)의 비교기(505d, 505f)는 카운터 값이 오프 듀티에 대응하여 설정된 듀티 설정값(506d, 506f) 이상이면, 밸런싱 트리거(507d, 507f)를 활성화시킨다. 이에 따라, 타이머(508d, 508f)가 작동되어 대응하는 밸런싱 채널(CH1, CH5)의 밸런싱 제어기(509d, 509f)는 15ms 동안 밸런싱 스위치(SWb)를 온 시킴으로써, 15ms 동안 밸런싱 방전이 이루어진다.
반면에, 홀수번째 밸런싱 채널(CH1, CH3)의 비교기(505d, 505f)는 카운터 값이 오프 듀티에 대응하여 설정된 듀티 설정값(506d, 506f)보다 작으면, 대응하는 밸런싱 트리거(507a, 507b, 507c)를 비활성화시킴으로써 대응하는 밸런싱 채널(CH1, CH3)의 밸런싱 방전을 중지시킨다.
또한, 짝수번째 밸런싱 채널(CH2)의 비교기(505e)는 카운터 값이 오프 듀티에 대응하여 설정된 듀티 설정값(506e) 이상이면, 밸런싱 트리거(507e)를 활성화시킨다. 이에 따라, 타이머(508e)가 작동되어 대응하는 밸런싱 채널(CH2)의 밸런싱 제어기(509e)는 15ms 동안 밸런싱 스위치(SWb)를 온 시킴으로써, 15ms 동안 밸런싱 방전이 이루어진다.
반면에, 밸런싱 채널(CH2)의 비교기(505e)는 카운터 값이 오프 듀티에 대응하여 설정된 듀티 설정값(506e)보다 작으면, 대응하는 밸런싱 트리거(507e)를 비활성화시킴으로써 대응하는 밸런싱 채널(CH2)의 밸런싱 방전을 중지시킨다.
이에 따라, 인접하는 두 셀의 듀티 사이클의 합계가 100% 이하이면, 도 27에 도시된 바와 같이, 홀수번째 셀과 짝수번째 셀의 밸런싱 방전이 동시에 실행되지 않도록 제어하는 것이 가능하다. 한편, 도 26 및 도 27에서는, 밸런싱 주기 내에 짝수번째 셀의 밸런싱 방전이 먼저 이루어지고, 이어서 홀수번째 셀의 밸런싱 방전이 이루어지는 경우를 예로 들어 도시하였으나, 밸런싱 주기 내에 홀수번째 셀의 밸런싱 방전이 먼저 이루어지고 이어서 짝수번째 셀의 밸런싱 방전이 먼저 이루어지는 경우도 가능하다. 이 경우, 듀티 설정값은, 짝수번째 채널에 대해서는 오프 듀티(100% - ON Duty%)에 대응하여 설정되고, 홀수번째 채널에 대해서는 온 듀티(듀레이션)에 대응하여 설정될 수 있다.
지금까지 참조한 도면과 기재된 발명의 상세한 설명은 단지 본 발명의 예시적인 것으로서, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
10a, 10b, 10c, 10d: 배터리 팩
100: 배터리 모듈
200: 배터리 IC
210: 배터리 감시회로
300: 배터리 제어기
500: 셀 밸런싱 제어 회로
501, 504, 508: 타이머
505: 비교기
506: 듀티 설정값
507: 밸런싱 트리거
509: 밸런싱 제어기
SWb: 밸런싱 스위치
Rb: 밸런싱 저항
Rf: 필터 저항
Bin: 밸런싱 단자
Cin: 입력 단자

Claims (24)

  1. 서로 직렬 연결되는 복수의 셀 각각에 대해 밸런싱 방전 경로를 형성하는 복수의 밸런싱 저항,
    상기 복수의 셀과 상기 복수의 밸런싱 저항 사이에 각각 연결되며, 상기 복수의 셀 각각에 대한 셀 밸런싱을 제어하는 복수의 밸런싱 스위치,
    상기 복수의 셀 각각에 대한 셀 전압을 검출하는 전압 검출 회로, 및
    상기 셀 전압에 기초하여 상기 복수의 셀 각각의 밸런싱 필요량을 획득하고, 상기 밸런싱 필요량에 따라서 상기 복수의 밸런싱 스위치의 듀티 사이클을 획득하며, 상기 복수의 셀 중 인접하는 두 개의 셀들 간의 듀티 사이클 합에 따라 상기 듀티 사이클을 스케일링하는 배터리 제어기를 포함하는 배터리 관리 시스템.
  2. 제1항에 있어서,
    상기 인접하는 두 개의 셀들은 상기 밸런싱 방전 경로를 일부 공유하는 배터리 관리 시스템.
  3. 제2항에 있어서,
    상기 인접하는 두 개의 셀들의 밸런싱 스위치들은, 서로 교대로 온되는 배터리 관리 시스템.
  4. 제1항에 있어서,
    상기 배터리 제어기는, 상기 인접하는 두 개의 셀들 간의 듀티 사이클 합 중 최대값이 100%가 되도록 스케일 팩터를 산출하고, 상기 스케일 팩터를 이용하여 상기 듀티 사이클을 스케일링하는 배터리 관리 시스템.
  5. 제1항에 있어서,
    상기 배터리 제어기는, 상기 복수의 셀 간의 상기 밸런싱 필요량의 비가, 상기 복수의 밸런싱 스위치 간의 상기 듀티 사이클의 비와 동일하도록 상기 듀티 사이클을 획득하는 배터리 관리 시스템.
  6. 제1항에 있어서,
    상기 복수의 밸런싱 스위치의 듀티 사이클에 따라 상기 복수의 밸런싱 스위치의 온/오프를 제어하는 배터리 직접회로를 더 포함하는 배터리 관리 시스템.
  7. 서로 직렬 연결되는 복수의 셀 각각에 대해 밸런싱 방전 경로를 형성하는 복수의 밸런싱 저항,
    상기 복수의 셀과 상기 복수의 밸런싱 저항 사이에 각각 연결되며, 상기 복수의 셀 각각에 대한 셀 밸런싱을 제어하는 복수의 밸런싱 스위치,
    상기 복수의 셀 각각에 대한 셀 전압을 검출하는 전압 검출 회로, 및
    상기 셀 전압에 기초하여 상기 복수의 셀 각각의 밸런싱 필요량을 획득하고, 상기 밸런싱 필요량에 따라서 상기 복수의 밸런싱 스위치의 듀티 사이클을 획득하며, 상기 복수의 셀의 밸런싱 방전에 허용되는 소비 전력 상한치에 따라서 상기 듀티 사이클을 스케일링하는 배터리 제어기를 포함하는 배터리 관리 시스템.
  8. 제7항에 있어서,
    상기 배터리 제어기는, 상기 복수의 셀 전체의 상기 밸런싱 필요량을 합하여 전체 소비 전력을 산출하고, 상기 전체 소비 전력이 상기 소비 전력 상한치보다 크면 상기 듀티 사이클을 스케일링하는 배터리 관리 시스템.
  9. 제7항에 있어서,
    상기 배터리 제어기는, 상기 복수의 셀들의 상기 밸런싱 방전 경로를 흐르는 평균 밸런싱 전류의 합에 대한 상기 복수의 밸런싱 저항이 실장되는 기판에서의 전류 상한치의 비를 토대로 전류 스케일 팩터를 산출하고, 상기 전류 스케일 팩터를 이용하여 상기 복수의 밸런싱 스위치의 듀티 사이클을 스케일링하는 배터리 관리 시스템.
  10. 제7항에 있어서,
    상기 배터리 제어기는, 하나의 밸런싱 방전 경로에 허용되는 전류 상한치에 따라서, 상기 복수의 셀 각각의 듀티 사이클을 스케일링하는 배터리 관리 시스템.
  11. 제7항에 있어서,
    상기 배터리 제어기는, 상기 복수의 셀 각각의 상기 밸런싱 방전 경로를 흐르는 평균 밸런싱 전류에 대한 상기 전류 상한치의 비를 토대로 전류 스케일 팩터를 산출하고, 상기 전류 스케일 팩터를 이용하여 상기 복수의 밸런싱 스위치 중 대응하는 밸런싱 스위치의 듀티 사이클을 스케일링하는 배터리 관리 시스템.
  12. 제7항에 있어서,
    상기 배터리 제어기는, 상기 복수의 셀 중 인접하는 두 개의 셀들 간의 듀티 사이클 합에 따라 상기 듀티 사이클을 스케일링하는 배터리 관리 시스템.
  13. 제8항에 있어서,
    상기 배터리 제어기는, 상기 복수의 셀 간의 상기 밸런싱 필요량의 비가, 상기 복수의 밸런싱 스위치 간의 상기 듀티 사이클의 비와 동일하도록 상기 듀티 사이클을 획득하는 배터리 관리 시스템.
  14. 서로 직렬 연결되는 복수의 셀 각각에 대해 밸런싱 방전 경로를 형성하는 복수의 밸런싱 저항,
    상기 복수의 셀과 상기 복수의 밸런싱 저항 사이에 각각 연결되며, 상기 복수의 셀 각각에 대한 셀 밸런싱을 제어하는 복수의 밸런싱 스위치,
    상기 복수의 셀 각각에 대한 셀 전압을 검출하는 전압 검출 회로,
    상기 셀 전압에 기초하여 상기 복수의 셀 각각의 밸런싱 필요량을 획득하고, 상기 밸런싱 필요량에 따라서 상기 복수의 밸런싱 스위치의 듀티 사이클을 획득하는 배터리 제어기, 및
    상기 듀티 사이클에 따라서 상기 복수의 밸런싱 스위치를 제어하고, 상기 듀티 사이클에 대응하는 밸런싱 주기보다 짧은 실행 주기로 반복 실행되며 실행 구간 중 일부 구간에만 대응하는 밸런싱 스위치의 온 상태를 허용하는 밸런싱 태스크를 이용하여 상기 복수의 밸런싱 스위치의 온/오프를 제어하는 배터리 집적 회로를 포함하는 배터리 관리 시스템.
  15. 제14항에 있어서,
    상기 배터리 집적회로는, 상기 밸런싱 주기 내에 상기 밸런싱 태스크에 의해 상기 복수의 밸런싱 스위치 각각이 온된 구간을 카운팅하고, 상기 복수의 밸런싱 스위치 중 상기 밸런싱 태스크에 의해 온 된 구간을 카운팅한 값이 대응하는 듀티 사이클의 듀레이션을 만족하는 밸런싱 스위치는 상기 밸런싱 주기가 종료될 때까지 오프 상태로 유지하는 배터리 관리 시스템.
  16. 제14항에 있어서,
    상기 배터리 제어기는, 상기 복수의 셀 간의 상기 밸런싱 필요량의 비가, 상기 복수의 밸런싱 스위치 간의 상기 듀티 사이클의 비와 동일하도록 상기 듀티 사이클을 획득하는 배터리 관리 시스템.
  17. 제16항에 있어서,
    상기 배터리 제어기는, 상기 복수의 셀 중 인접하는 두 개의 셀들 간의 듀티 사이클 합에 따라 상기 듀티 사이클을 스케일링하는 배터리 관리 시스템.
  18. 제16항에 있어서,
    상기 배터리 제어기는, 상기 복수의 셀에 허용되는 소비 전력 상한치에 따라서 상기 듀티 사이클을 스케일링하는 배터리 제어기를 포함하는 배터리 관리 시스템.
  19. 제16항에 있어서,
    상기 배터리 제어기는, 하나의 밸런싱 방전 경로에 허용되는 전류 상한치에 따라서, 상기 복수의 셀 각각의 듀티 사이클을 스케일링하는 배터리 관리 시스템.
  20. 서로 직렬 연결되는 복수의 셀이 포함된 배터리 팩의 셀 밸런싱 방법에 있어서,
    상기 복수의 셀 각각에 대한 셀 전압을 검출하는 단계,
    상기 셀 전압에 기초하여 상기 복수의 셀 각각의 밸런싱 필요량을 획득하는 단계,
    상기 복수의 셀 각각에 대한 밸런싱 방전을 제어하는 복수의 밸런싱 스위치 간의 듀티 사이클의 비가, 상기 복수의 셀 간의 상기 밸런싱 필요량의 비와 동일하도록 상기 듀티 사이클을 획득하는 단계,
    상기 듀티 사이클을 스케일링하는 단계, 및
    상기 듀티 사이클에 기초하여, 상기 복수의 밸런싱 스위치의 온/오프를 제어하는 단계를 포함하며,
    상기 스케일링하는 단계는,
    상기 복수의 셀 중 인접하는 두 개의 셀들 간의 듀티 사이클 합, 상기 복수의 셀의 밸런싱 방전에 허용되는 소비 전력 상한치, 또는 하나의 셀의 밸런싱 방전에 허용되는 전류 상한치에 따라서, 상기 듀티 사이클을 스케일링하는 단계를 포함하는 셀 밸런싱 방법.
  21. 삭제
  22. 삭제
  23. 삭제
  24. 제20항에 있어서,
    상기 제어하는 단계는,
    상기 듀티 사이클에 대응하는 밸런싱 주기보다 짧은 실행 주기를 가지며, 일부 구간에만 상기 밸런싱 스위치의 온 상태를 허용하는 밸런싱 태스크를 반복 실행하는 단계,
    상기 밸런싱 주기 내에 상기 밸런싱 태스크에 의해 상기 복수의 밸런싱 스위치 각각이 온된 구간을 카운팅하는 단계, 및
    상기 복수의 밸런싱 스위치 중 상기 밸런싱 태스크에 의해 온 된 구간을 카운팅한 값이 대응하는 듀티 사이클의 듀레이션을 만족하는 밸런싱 스위치는 상기 밸런싱 주기가 종료될 때까지 오프 상태로 유지하는 단계를 포함하는 셀 밸런싱 방법.
KR1020180026458A 2018-03-06 2018-03-06 셀 밸런싱 방법 및 이를 수행하는 배터리 관리 시스템 KR102621817B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180026458A KR102621817B1 (ko) 2018-03-06 2018-03-06 셀 밸런싱 방법 및 이를 수행하는 배터리 관리 시스템
US16/293,419 US11101668B2 (en) 2018-03-06 2019-03-05 Cell-balancing method and battery management system performing the same
US17/346,165 US11894701B2 (en) 2018-03-06 2021-06-11 Cell-balancing method and battery management system performing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180026458A KR102621817B1 (ko) 2018-03-06 2018-03-06 셀 밸런싱 방법 및 이를 수행하는 배터리 관리 시스템

Publications (2)

Publication Number Publication Date
KR20190105847A KR20190105847A (ko) 2019-09-18
KR102621817B1 true KR102621817B1 (ko) 2024-01-04

Family

ID=67843510

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180026458A KR102621817B1 (ko) 2018-03-06 2018-03-06 셀 밸런싱 방법 및 이를 수행하는 배터리 관리 시스템

Country Status (2)

Country Link
US (2) US11101668B2 (ko)
KR (1) KR102621817B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019147244A1 (en) * 2018-01-25 2019-08-01 Volvo Construction Equipment Ab Equalizer overload management
CN111837313A (zh) * 2018-03-08 2020-10-27 三洋电机株式会社 管理装置、蓄电系统
WO2020226441A1 (ko) * 2019-05-07 2020-11-12 주식회사 엘지화학 배터리 컨트롤러, 무선 배터리 제어 시스템, 배터리 팩 및 배터리 밸런싱 방법
KR20230152429A (ko) * 2022-04-27 2023-11-03 주식회사 엘지에너지솔루션 셀 밸런싱 방법 및 이를 적용한 배터리 팩

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012115100A (ja) 2010-11-26 2012-06-14 Keihin Corp セルバランス制御装置
JP2017212832A (ja) 2016-05-27 2017-11-30 三菱電機株式会社 バッテリーマネジメント装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8350528B2 (en) * 2009-02-04 2013-01-08 Samsung Sdi Co., Ltd. Battery pack and balancing method of battery cells
KR101182431B1 (ko) * 2010-10-12 2012-09-12 삼성에스디아이 주식회사 배터리 팩, 이의 제어방법 및 이를 포함하는 전력 저장 시스템
FR3000626B1 (fr) * 2013-01-02 2015-02-27 Renault Sa Systeme comprenant une batterie formee de modules de batterie, et procede de connexion ou de deconnexion d'un module de batterie correspondant
KR101537093B1 (ko) * 2013-01-07 2015-07-15 엘지전자 주식회사 전기자동차 및 그 제어방법
KR20150093415A (ko) 2014-02-07 2015-08-18 삼성에스디아이 주식회사 배터리 셀 밸런싱 장치 및 방법
JP2016077115A (ja) 2014-10-08 2016-05-12 株式会社Ihi 電池制御装置、電池システム及び電池制御方法
CN114384437A (zh) * 2020-10-16 2022-04-22 凹凸电子（武汉）有限公司 控制器及电池电压检测方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012115100A (ja) 2010-11-26 2012-06-14 Keihin Corp セルバランス制御装置
JP2017212832A (ja) 2016-05-27 2017-11-30 三菱電機株式会社 バッテリーマネジメント装置

Also Published As

Publication number Publication date
US20210305817A1 (en) 2021-09-30
US20190280489A1 (en) 2019-09-12
KR20190105847A (ko) 2019-09-18
US11894701B2 (en) 2024-02-06
US11101668B2 (en) 2021-08-24

Similar Documents

Publication Publication Date Title
KR102621817B1 (ko) 셀 밸런싱 방법 및 이를 수행하는 배터리 관리 시스템
EP2418751B1 (en) Battery charger and battery charging method
KR102150147B1 (ko) 배터리 모듈 균등화 장치 및 방법
EP2897247B1 (en) Storage battery management device, and storage battery management method
US9455578B2 (en) Direct current (DC) microgrid charge/discharge system for secondary batteries connected in series
EP2720344A1 (en) Battery system, and method for controlling battery system
EP2688179A1 (en) Power supply apparatus and power supply method
US10320204B2 (en) Electric storage apparatus and electric-storage controlling method
EP2826128A1 (en) Method and system for balancing cells with variable bypass current
KR102365552B1 (ko) 다수의 병렬 연결된 고전압 배터리 제어 장치 및 그 방법
JP2013099082A (ja) 充放電制御装置
KR20160091902A (ko) 전기 에너지 저장 장치 및 전기 에너지 저장 장치의 작동 방법
KR102319239B1 (ko) 배터리 팩
JP5477366B2 (ja) 電池充電量制御装置および方法
US20200408845A1 (en) Cell balance control device and cell balance control system
KR20190048972A (ko) 리튬전지 및 캐패시터의 셀 밸런싱을 통한 시동용 배터리 시스템
JP2013116006A (ja) 電池均等化装置および方法
CN108377655B (zh) 车载用电源装置
TW201308832A (zh) 電池組管理系統及平衡電池組中的電池模組的方法
KR20090092890A (ko) 배터리 시스템의 배터리 균등 충전장치
JP4627489B2 (ja) 無停電電源システム及びバッテリの充電方法
JP5423955B2 (ja) 電気自動車の電池モジュール
WO2013084663A1 (ja) 電池充電量制御装置および方法
KR101508876B1 (ko) 배터리 관리 장치 및 그 방법
JP2014102079A (ja) 蓄電システム

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant