KR102607885B1 - Semiconductor device and semiconductor device package including the same - Google Patents

Semiconductor device and semiconductor device package including the same Download PDF

Info

Publication number
KR102607885B1
KR102607885B1 KR1020160145902A KR20160145902A KR102607885B1 KR 102607885 B1 KR102607885 B1 KR 102607885B1 KR 1020160145902 A KR1020160145902 A KR 1020160145902A KR 20160145902 A KR20160145902 A KR 20160145902A KR 102607885 B1 KR102607885 B1 KR 102607885B1
Authority
KR
South Korea
Prior art keywords
layer
disposed
electrode
reflective
semiconductor device
Prior art date
Application number
KR1020160145902A
Other languages
Korean (ko)
Other versions
KR20180049678A (en
Inventor
성연준
김민성
박수익
이은득
임현수
Original Assignee
쑤저우 레킨 세미컨덕터 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to KR1020160145902A priority Critical patent/KR102607885B1/en
Application filed by 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 filed Critical 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드
Priority to CN202210379216.8A priority patent/CN114725264A/en
Priority to US16/347,010 priority patent/US10847676B2/en
Priority to JP2019523753A priority patent/JP7099726B2/en
Priority to PCT/KR2017/012403 priority patent/WO2018084631A1/en
Priority to CN201780068543.9A priority patent/CN109923682B/en
Priority to EP17868255.5A priority patent/EP3537486A4/en
Priority to CN202210379245.4A priority patent/CN114725267A/en
Publication of KR20180049678A publication Critical patent/KR20180049678A/en
Priority to JP2022101078A priority patent/JP2022153366A/en
Application granted granted Critical
Publication of KR102607885B1 publication Critical patent/KR102607885B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/42Transparent materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

실시 예는, 제 1 도전형 반도체층, 제 2 도전형 반도체층 및 상기 제 1 도전형 반도체층과 제 2 도전형 반도체층의 사이에 배치되는 활성층을 포함하는 발광 구조물; 상기 제 1 도전형 반도체층과 전기적으로 연결되는 제 1 전극; 상기 제 2 도전형 반도체층과 전기적으로 연결되는 제 2 전극; 상기 제 2 전극 상에 배치되는 반사층; 및 상기 반사층 상에 배치되고, 복수의 층을 포함하는 캡핑층을 포함하고, 상기 캡핑층은 상기 반사층 상에 직접 배치되는 제 1 층을 포함하며, 상기 제 1 층은 Ti를 포함하는 반도체 소자를 개시한다.An embodiment includes a light emitting structure including a first conductivity type semiconductor layer, a second conductivity type semiconductor layer, and an active layer disposed between the first conductivity type semiconductor layer and the second conductivity type semiconductor layer; a first electrode electrically connected to the first conductive semiconductor layer; a second electrode electrically connected to the second conductive semiconductor layer; a reflective layer disposed on the second electrode; and a capping layer disposed on the reflective layer and including a plurality of layers, wherein the capping layer includes a first layer directly disposed on the reflective layer, wherein the first layer includes a semiconductor device including Ti. Begin.

Description

반도체 소자 및 이를 포함하는 반도체 소자 패키지{SEMICONDUCTOR DEVICE AND SEMICONDUCTOR DEVICE PACKAGE INCLUDING THE SAME}Semiconductor device and semiconductor device package including the same {SEMICONDUCTOR DEVICE AND SEMICONDUCTOR DEVICE PACKAGE INCLUDING THE SAME}

실시 예는 반도체 소자 및 이를 포함하는 반도체 소자 패키지에 관한 것이다.The embodiment relates to a semiconductor device and a semiconductor device package including the same.

GaN, AlGaN 등의 화합물을 포함하는 반도체 소자는 넓고 조정이 용이한 밴드 갭 에너지를 가지는 등의 많은 장점을 가져서 발광 소자, 수광 소자 및 각종 다이오드 등으로 다양하게 사용될 수 있다.Semiconductor devices containing compounds such as GaN and AlGaN have many advantages, such as having a wide and easily adjustable band gap energy, and can be used in a variety of ways, such as light emitting devices, light receiving devices, and various diodes.

특히, 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드(Light Emitting Diode)나 레이저 다이오드(Laser Diode)와 같은 발광소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경 친화성의 장점을 가진다.In particular, light-emitting devices such as light emitting diodes and laser diodes using group 3-5 or group 2-6 compound semiconductor materials have been developed into red, green, and green colors through the development of thin film growth technology and device materials. Various colors such as blue and ultraviolet rays can be realized, and efficient white light can also be realized by using fluorescent materials or combining colors. Compared to existing light sources such as fluorescent lights and incandescent lights, it has low power consumption, semi-permanent lifespan, and fast response speed. , has the advantages of safety and environmental friendliness.

뿐만 아니라, 광검출기나 태양 전지와 같은 수광 소자도 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용하여 제작하는 경우 소자 재료의 개발로 다양한 파장 영역의 빛을 흡수하여 광 전류를 생성함으로써 감마선부터 라디오 파장 영역까지 다양한 파장 영역의 빛을 이용할 수 있다. 또한 빠른 응답속도, 안전성, 환경 친화성 및 소자 재료의 용이한 조절의 장점을 가져 전력 제어 또는 초고주파 회로나 통신용 모듈에도 용이하게 이용할 수 있다.In addition, when light-receiving devices such as photodetectors or solar cells are manufactured using group 3-5 or group 2-6 compound semiconductor materials, the development of device materials absorbs light in various wavelength ranges to generate photocurrent. By doing so, light of various wavelengths, from gamma rays to radio wavelengths, can be used. In addition, it has the advantages of fast response speed, safety, environmental friendliness, and easy control of device materials, so it can be easily used in power control, ultra-high frequency circuits, or communication modules.

따라서, 반도체 소자는 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등 및 Gas나 화재를 감지하는 센서 등에까지 응용이 확대되고 있다. 또한, 반도체 소자는 고주파 응용 회로나 기타 전력 제어 장치, 통신용 모듈에까지 응용이 확대될 수 있다.Therefore, semiconductor devices can replace the transmission module of optical communication means, the light emitting diode backlight that replaces the cold cathode fluorescence lamp (CCFL) that constitutes the backlight of LCD (Liquid Crystal Display) display devices, and fluorescent or incandescent light bulbs. Applications are expanding to include white light-emitting diode lighting devices, automobile headlights and traffic lights, and sensors that detect gas or fire. In addition, the applications of semiconductor devices can be expanded to high-frequency application circuits, other power control devices, and communication modules.

특히, 자외선 파장 영역의 광을 방출하는 발광소자는 경화작용이나 살균 작용을 하여 경화용, 의료용, 및 살균용으로 사용될 수 있다.In particular, light-emitting devices that emit light in the ultraviolet wavelength range have a curing or sterilizing effect and can be used for curing, medical purposes, and sterilization.

최근 자외선 발광소자에 대한 연구가 활발하나, 아직까지 자외선 발광소자는 수직형으로 구현하기 어려운 문제가 있으며, 광 추출 효율이 상대적으로 떨어지는 문제가 있다.Recently, research on ultraviolet light-emitting devices has been active, but there are still problems with ultraviolet light-emitting devices that are difficult to implement vertically, and light extraction efficiency is relatively low.

실시 예는 광 추출 효율이 향상된 반도체 소자를 제공한다.Embodiments provide a semiconductor device with improved light extraction efficiency.

실시 예는 전류 주입 효율이 우수한 반도체 소자를 제공한다.The embodiment provides a semiconductor device with excellent current injection efficiency.

실시 예에서 해결하고자 하는 과제는 이에 한정되는 것은 아니며, 아래에서 설명하는 과제의 해결수단이나 실시 형태로부터 파악될 수 있는 목적이나 효과도 포함된다고 할 것이다.The problem to be solved in the embodiment is not limited to this, and it will also include means of solving the problem described below and purposes and effects that can be understood from the embodiment.

본 발명의 일 실시 예에 따른 반도체 소자는, 제 1 도전형 반도체층, 제 2 도전형 반도체층 및 상기 제 1 도전형 반도체층과 제 2 도전형 반도체층의 사이에 배치되는 활성층을 포함하는 발광 구조물; 상기 제 1 도전형 반도체층과 전기적으로 연결되는 제 1 전극; 상기 제 2 도전형 반도체층과 전기적으로 연결되는 제 2 전극; 상기 제 2 전극 상에 배치되는 반사층; 및 상기 반사층 상에 배치되고, 복수의 층을 포함하는 캡핑층을 포함하고, 상기 캡핑층은 상기 반사층 상에 직접 배치되는 제 1 층을 포함하며, 상기 제 1 층은 Ti를 포함할 수 있다.A semiconductor device according to an embodiment of the present invention includes a first conductive semiconductor layer, a second conductive semiconductor layer, and an active layer disposed between the first conductive semiconductor layer and the second conductive semiconductor layer. structure; a first electrode electrically connected to the first conductive semiconductor layer; a second electrode electrically connected to the second conductive semiconductor layer; a reflective layer disposed on the second electrode; and a capping layer disposed on the reflective layer and including a plurality of layers, wherein the capping layer includes a first layer directly disposed on the reflective layer, and the first layer may include Ti.

본 발명의 다른 실시 예에 따른 반도체 소자는, 제 1 도전형 반도체층, 제 2 도전형 반도체층 및 상기 제 1 도전형 반도체층과 제 2 도전형 반도체층의 사이에 배치되는 활성층을 포함하는 발광 구조물; 상기 제 1 도전형 반도체층과 전기적으로 연결되는 제 1 전극; 상기 제 2 도전형 반도체층과 전기적으로 연결되고, ITO를 포함하는 투명전극; 상기 투명전극 상에 배치되고, Al을 포함하는 반사층; 및 상기 반사층 상에 배치되고, 복수의 층을 포함하는 캡핑층을 포함하고, 상기 캡핑층은, 상기 반사층 상에 직접 배치되고, Ti를 포함하는 제 1 층; 및 상기 제 1 층 상에 배치되고, 복수의 층을 포함하는 중간층을 포함하며, 상기 중간층은 상기 제 1 층 상에 직접 배치되고, Ni를 포함하는 제 1 중간층을 포함하고, 상기 제 1 층과 제 1 중간층의 두께 비는 1:1 내지 3:1일 수 있다.A semiconductor device according to another embodiment of the present invention includes a first conductivity type semiconductor layer, a second conductivity type semiconductor layer, and an active layer disposed between the first conductivity type semiconductor layer and the second conductivity type semiconductor layer. structure; a first electrode electrically connected to the first conductive semiconductor layer; a transparent electrode electrically connected to the second conductive semiconductor layer and including ITO; a reflective layer disposed on the transparent electrode and containing Al; and a capping layer disposed on the reflective layer and including a plurality of layers, wherein the capping layer includes: a first layer disposed directly on the reflective layer and including Ti; and an intermediate layer disposed on the first layer and comprising a plurality of layers, the intermediate layer being disposed directly on the first layer and comprising a first intermediate layer comprising Ni, the first layer and The thickness ratio of the first intermediate layer may be 1:1 to 3:1.

본 발명의 일 실시예에 따른 반도체 패키지는, 몸체; 및 상기 몸체에 배치되는 반도체 소자를 포함하고, 상기 반도체 소자는, 제 1 도전형 반도체층, 제 2 도전형 반도체층 및 상기 제 1 도전형 반도체층과 제 2 도전형 반도체층의 사이에 배치되는 활성층을 포함하는 발광 구조물; 상기 제 1 도전형 반도체층과 전기적으로 연결되는 제 1 전극; 상기 제 2 도전형 반도체층과 전기적으로 연결되는 제 2 전극; 상기 제 2 전극 상에 배치되는 반사층; 및 상기 반사층 상에 배치되고, 복수의 층을 포함하는 캡핑층을 포함하고, 상기 캡핑층은 상기 반사층 상에 직접 배치되는 제 1 층을 포함하며, 상기 제 1 층은 Ti를 포함할 수 있다.A semiconductor package according to an embodiment of the present invention includes a body; and a semiconductor element disposed on the body, wherein the semiconductor element is disposed between a first conductivity type semiconductor layer, a second conductivity type semiconductor layer, and the first conductivity type semiconductor layer and the second conductivity type semiconductor layer. A light emitting structure including an active layer; a first electrode electrically connected to the first conductive semiconductor layer; a second electrode electrically connected to the second conductive semiconductor layer; a reflective layer disposed on the second electrode; and a capping layer disposed on the reflective layer and including a plurality of layers, wherein the capping layer includes a first layer directly disposed on the reflective layer, and the first layer may include Ti.

실시 예에 따르면, 반도체 소자의 반사층 내의 다크 스팟을 최소화함으로써, 광 추출 효율이 향상될 수 있다.According to an embodiment, light extraction efficiency can be improved by minimizing dark spots in the reflective layer of the semiconductor device.

또한, 반도체 소자의 캡핑층을 복수의 층을 적층하여 구성함으로써, 스트레스를 완화시킴과 동시에 전류 주입 효율을 향상시킬 수 있다.Additionally, by forming the capping layer of a semiconductor device by stacking a plurality of layers, stress can be alleviated and current injection efficiency can be improved.

본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.The various and beneficial advantages and effects of the present invention are not limited to the above-described content, and may be more easily understood through description of specific embodiments of the present invention.

도 1은 본 발명의 제 1 실시예에 따른 반도체 소자의 개념도이다.
도 2a는 도 1의 A 부분의 확대도이다.
도 2b는 도 2a의 변형예이다.
도 3a 내지 도 3d는 본 발명의 제 1 실시예에 따른 반도체 소자 중 캡핑층의 다양한 변형예이다.
도 4는 본 발명의 제 2 실시예에 따른 반도체 소자의 개념도이다.
도 5a 및 도 5b는 리세스의 개수 변화에 따라 광 출력이 향상되는 구성을 설명하기 위한 도면이다.
도 6a는 도 4의 B 부분의 확대도이다.
도 6b는 도 6a의 변형예이다.
도 7은 본 발명의 실시예에 따른 반도체 패키지의 개념도이다.
도 8a 및 도 8b는 반도체 소자 중 캡핑층의 구조를 변경하여 반사층을 관찰한 것이다.
1 is a conceptual diagram of a semiconductor device according to a first embodiment of the present invention.
FIG. 2A is an enlarged view of portion A of FIG. 1.
Figure 2b is a modified example of Figure 2a.
3A to 3D show various modifications of the capping layer in the semiconductor device according to the first embodiment of the present invention.
Figure 4 is a conceptual diagram of a semiconductor device according to a second embodiment of the present invention.
FIGS. 5A and 5B are diagrams for explaining a configuration in which light output is improved according to a change in the number of recesses.
Figure 6a is an enlarged view of part B of Figure 4.
Figure 6b is a modified example of Figure 6a.
7 is a conceptual diagram of a semiconductor package according to an embodiment of the present invention.
Figures 8a and 8b show the reflection layer observed by changing the structure of the capping layer in a semiconductor device.

본 실시 예들은 다른 형태로 변형되거나 여러 실시 예가 서로 조합될 수 있으며, 본 발명의 범위가 이하 설명하는 각각의 실시 예로 한정되는 것은 아니다. The present embodiments may be modified in other forms or various embodiments may be combined with each other, and the scope of the present invention is not limited to each embodiment described below.

특정 실시 예에서 설명된 사항이 다른 실시 예에서 설명되어 있지 않더라도, 다른 실시 예에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 실시 예에 관련된 설명으로 이해될 수 있다. Even if matters described in a specific embodiment are not explained in other embodiments, they may be understood as descriptions related to other embodiments, as long as there is no explanation contrary to or contradictory to the matter in the other embodiments.

예를 들어, 특정 실시 예에서 구성 A에 대한 특징을 설명하고 다른 실시 예에서 구성 B에 대한 특징을 설명하였다면, 구성 A와 구성 B가 결합된 실시 예가 명시적으로 기재되지 않더라도 반대되거나 모순되는 설명이 없는 한, 본 발명의 권리범위에 속하는 것으로 이해되어야 한다.For example, if a feature for configuration A is described in a specific embodiment and a feature for configuration B is described in another embodiment, the description is contrary or contradictory even if an embodiment in which configuration A and configuration B are combined is not explicitly described. Unless otherwise stated, it should be understood as falling within the scope of the rights of the present invention.

실시 예의 설명에 있어서, 어느 한 element가 다른 element의 "상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두 개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element 사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 "상(위) 또는 하(아래)(on or under)"으로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.In the description of the embodiment, when an element is described as being formed “on or under” another element, or under) includes both elements that are in direct contact with each other or one or more other elements that are formed (indirectly) between the two elements. Additionally, when expressed as "on or under," it can include not only the upward direction but also the downward direction based on one element.

반도체 소자는 발광소자, 수광 소자 등 각종 전자 소자를 포함할 수 있으며, 발광소자와 수광소자는 모두 제 1 도전형 반도체층과 활성층 및 제 2 도전형 반도체층을 포함할 수 있다.The semiconductor device may include various electronic devices such as a light-emitting device and a light-receiving device, and both the light-emitting device and the light-receiving device may include a first conductivity type semiconductor layer, an active layer, and a second conductivity type semiconductor layer.

본 실시예에 따른 반도체 소자는 발광소자일 수 있다.The semiconductor device according to this embodiment may be a light emitting device.

발광소자는 전자와 정공이 재결합함으로써 빛을 방출하게 되고, 이 빛의 파장은 물질 고유의 에너지 밴드갭에 의해서 결정된다. 따라서, 방출되는 빛은 상기 물질의 조성에 따라 다를 수 있다.Light-emitting devices emit light when electrons and holes recombine, and the wavelength of this light is determined by the material's inherent energy band gap. Accordingly, the light emitted may vary depending on the composition of the material.

이하에서는 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.Hereinafter, with reference to the attached drawings, embodiments of the present invention will be described in detail so that those skilled in the art can easily implement the present invention.

도 1은 본 발명의 제 1 실시예에 따른 반도체 소자의 개념도이다. 도 2a는 도 1의 A 부분의 확대도이다. 도 2b는 도 2a의 변형예이다. 도 3a 내지 도 3d는 본 발명의 제 1 실시예에 따른 반도체 소자 중 캡핑층의 다양한 변형예이다.1 is a conceptual diagram of a semiconductor device according to a first embodiment of the present invention. FIG. 2A is an enlarged view of portion A of FIG. 1. Figure 2b is a modified example of Figure 2a. 3A to 3D show various modifications of the capping layer in the semiconductor device according to the first embodiment of the present invention.

본 발명의 실시 예에 따른 반도체 소자는 자외선 파장대의 광을 출력할 수 있다. 예시적으로 반도체 소자는 근자외선 파장대의 광(UV-A)을 출력할 수 있고, 원자외선 파장대의 광(UV-B)을 출력할 수도 있고, 심자외선 파장대의 광(UV-C)을 출력할 수도 있다. 파장범위는 반도체 소자의 Al의 조성비에 의해 결정될 수 있다.A semiconductor device according to an embodiment of the present invention can output light in the ultraviolet wavelength range. For example, the semiconductor device may output light in the near-ultraviolet wavelength range (UV-A), may output light in the far-ultraviolet wavelength range (UV-B), or may output light in the deep ultraviolet wavelength range (UV-C). You may. The wavelength range can be determined by the Al composition ratio of the semiconductor device.

예시적으로, 근자외선 파장대의 광(UV-A)는 320nm 내지 420nm 범위의 파장을 가질 수 있고, 원자외선 파장대의 광(UV-B)은 280nm 내지 320nm 범위의 파장을 가질 수 있으며, 심자외선 파장대의 광(UV-C)은 100nm 내지 280nm 범위의 파장을 가질 수 있다.For example, light in the near-ultraviolet wavelength range (UV-A) may have a wavelength in the range of 320 nm to 420 nm, light in the far-ultraviolet wavelength range (UV-B) may have a wavelength in the range of 280 nm to 320 nm, and deep ultraviolet rays may have a wavelength in the range of 280 nm to 320 nm. Light in the wavelength range (UV-C) may have a wavelength ranging from 100 nm to 280 nm.

도 1 및 도 2a를 참조하면, 본 발명의 제 1 실시 예에 따른 반도체 소자(100)는 발광 구조물(110), 제 2 전극(122), 반사층(132) 및 캡핑층(140)을 포함할 수 있다.1 and 2A, the semiconductor device 100 according to the first embodiment of the present invention may include a light emitting structure 110, a second electrode 122, a reflective layer 132, and a capping layer 140. You can.

발광 구조물(110)은 제 1 도전형 반도체층(111), 제 2 도전형 반도체층(112), 및 제 1 도전형 반도체층(111)과 제 2 도전형 반도체층(112)의 사이에 배치되는 활성층(113)을 포함할 수 있다. The light emitting structure 110 is disposed between the first conductivity type semiconductor layer 111, the second conductivity type semiconductor layer 112, and the first conductivity type semiconductor layer 111 and the second conductivity type semiconductor layer 112. It may include an active layer 113.

제 1 도전형 반도체층(111)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제 1 도펀트가 도핑될 수 있다. 제 1 도전형 반도체층(111)은 Inx1Aly1Ga1-x1-y1N(0≤x1≤1, 0≤y1≤1, 0≤x1+y1≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlGaN, InGaN, InAlGaN 등에서 선택될 수 있다. 그리고, 제 1 도펀트는 Si, Ge, Sn, Se, Te와 같은 n형 도펀트일 수 있다. 제 1 도펀트가 n형 도펀트인 경우, 제 1 도펀트가 도핑된 제 1 도전형 반도체층(111)은 n형 반도체층일 수 있다.The first conductive semiconductor layer 111 may be implemented with a compound semiconductor such as group III-V or group II-VI, and may be doped with a first dopant. The first conductive semiconductor layer 111 is made of a semiconductor material with a composition formula of Inx1Aly1Ga1-x1-y1N (0≤x1≤1, 0≤y1≤1, 0≤x1+y1≤1), for example, GaN, AlGaN, It can be selected from InGaN, InAlGaN, etc. And, the first dopant may be an n-type dopant such as Si, Ge, Sn, Se, or Te. When the first dopant is an n-type dopant, the first conductive semiconductor layer 111 doped with the first dopant may be an n-type semiconductor layer.

제 2 도전형 반도체층(112)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제 2 도펀트가 도핑될 수 있다. 제 2 도전형 반도체층(112)은 Inx5Aly2Ga1-x5-y2N(0≤x5≤1, 0≤y2≤1, 0≤x5+y2≤1)의 조성식을 갖는 반도체 물질 또는 AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 선택된 물질로 형성될 수 있다. 제 2 도펀트가 Mg, Zn, Ca, Sr, Ba 등과 같은 p형 도펀트인 경우, 제 2 도펀트가 도핑된 제 2 도전형 반도체층(112)은 p형 반도체층일 수 있다.The second conductive semiconductor layer 112 may be implemented as a compound semiconductor of group III-V or group II-VI, and may be doped with a second dopant. The second conductive semiconductor layer 112 is made of a semiconductor material with a composition formula of Inx5Aly2Ga1-x5-y2N (0≤x5≤1, 0≤y2≤1, 0≤x5+y2≤1) or AlInN, AlGaAs, GaP, GaAs. , GaAsP, and AlGaInP. When the second dopant is a p-type dopant such as Mg, Zn, Ca, Sr, Ba, etc., the second conductive semiconductor layer 112 doped with the second dopant may be a p-type semiconductor layer.

활성층(113)은 제 1 도전형 반도체층(111)과 제 2 도전형 반도체층(112) 사이에 배치될 수 있다. 활성층(113)은 제 1 도전형 반도체층(111)을 통해서 주입되는 전자(또는 정공)와 제 2 도전형 반도체층(112)을 통해서 주입되는 정공(또는 전자)이 만나는 층일 수 있다. 활성층(113)은 전자가 정공과 재결합함에 따라 낮은 에너지 준위로 천이하며, 자외선 파장을 가지는 빛을 생성할 수 있다.The active layer 113 may be disposed between the first conductive semiconductor layer 111 and the second conductive semiconductor layer 112. The active layer 113 may be a layer where electrons (or holes) injected through the first conductive semiconductor layer 111 and holes (or electrons) injected through the second conductive semiconductor layer 112 meet. The active layer 113 transitions to a low energy level as electrons recombine with holes, and can generate light having an ultraviolet wavelength.

활성층(113)은 단일 우물 구조, 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물(Multi Quant㎛ Well; MQW) 구조, 양자점 구조 또는 양자선 구조 중 어느 하나의 구조를 가질 수 있으며, 활성층(113)의 구조는 이에 한정하지 않는다.The active layer 113 may have any one of a single well structure, a multi-well structure, a single quantum well structure, a multi-quantum well (MQW) structure, a quantum dot structure, or a quantum wire structure, and the active layer 113 )'s structure is not limited to this.

제 2 전극(122)은 제 2 도전형 반도체층(112) 상에 배치될 수 있다. 제 2 전극(122)은 제 2 도전형 반도체층(112)과 오믹 접촉할 수 있다. 반도체 소자(100)의 단면을 기준으로, 제 2 전극(122)의 끝단은 제 2 도전형 반도체층(112)의 끝단보다 내측에 위치할 수 있다.The second electrode 122 may be disposed on the second conductive semiconductor layer 112. The second electrode 122 may be in ohmic contact with the second conductive semiconductor layer 112. Based on the cross section of the semiconductor device 100, the end of the second electrode 122 may be located inside the end of the second conductivity type semiconductor layer 112.

제 2 전극(122)은 상대적으로 자외선 광 흡수가 적은 투명 전도성 산화막(Tranparent Conductive Oxide; TCO)을 포함하여 형성될 수 있다. 투명 전도성 산화막은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), AZO(Aluminum Zinc Oxide), AGZO(Aluminum Gallium Zinc Oxide), IZTO(Indium Zinc Tin Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), ATO(Antimony Tin Oxide), GZO(Gallium Zinc Oxide), IZON(IZO Nitride), ZnO, IrOx, RuOx 및 NiO 등에서 선택될 수 있다.The second electrode 122 may be formed of a transparent conductive oxide (TCO) film that absorbs relatively little ultraviolet light. Transparent conductive oxide films include ITO (Indium Tin Oxide), IZO (Indium Zinc Oxide), AZO (Aluminum Zinc Oxide), AGZO (Aluminum Gallium Zinc Oxide), IZTO (Indium Zinc Tin Oxide), IAZO (Indium Aluminum Zinc Oxide), and IGZO. (Indium Gallium Zinc Oxide), IGTO (Indium Gallium Tin Oxide), ATO (Antimony Tin Oxide), GZO (Gallium Zinc Oxide), IZON (IZO Nitride), ZnO, IrOx, RuOx and NiO.

실시예에 따르면, 제 2 전극(122)은 자외선 광의 파장이 갖는 에너지보다 큰 밴드갭을 갖는 반도체층(예:P-AlGaN)에 직접 접촉할 수 있다. 기존에는 오믹을 위해 밴드갭이 작은 반도체층(예:GaN층)에 제 2 전극(122)을 배치하여 자외선 광이 대부분 GaN층 흡수되는 문제가 있다. 그러나, 실시예의 제 2 전극(122)은 큰 밴드갭을 갖는 반도체층(예:P-AlGaN)에 직접 오믹 접촉하므로 대부분의 광은 제 2 도전형 반도체층(112)을 투과할 수 있다.According to an embodiment, the second electrode 122 may directly contact a semiconductor layer (eg, P-AlGaN) having a band gap larger than the energy of the wavelength of ultraviolet light. Conventionally, the second electrode 122 is placed on a semiconductor layer (e.g., GaN layer) with a small band gap for ohmic purposes, so there is a problem in that most of the ultraviolet light is absorbed by the GaN layer. However, since the second electrode 122 in the embodiment is in direct ohmic contact with a semiconductor layer (eg, P-AlGaN) having a large band gap, most light can pass through the second conductivity type semiconductor layer 112.

예시적으로 제 2 전극(122)과 접촉하는 제 2 도전형 반도체층(112)의 표면층은 Al의 조성이 1% 내지 10%일 수 있다. 표면층의 Al 조성이 1%보다 작은 경우 과도하게 광을 흡수하는 문제가 있으며, Al 조성이 10%보다 큰 경우 오믹 특성이 저하될 수 있다.For example, the surface layer of the second conductive semiconductor layer 112 in contact with the second electrode 122 may have an Al composition of 1% to 10%. If the Al composition of the surface layer is less than 1%, there is a problem of excessive light absorption, and if the Al composition is greater than 10%, ohmic properties may deteriorate.

한편, 제 2 전극은 일반적으로 자외선 광을 흡수할 수 있다. 따라서, 제 2 전극에 의한 오믹 접촉은 유지하면서 광 추출 효율을 개선할 필요가 있다. 즉, 본 발명에서는 오믹 특성은 유지하면서 광 추출 효율을 개선하기 위해 제 2 전극(122)으로 투명 전도성 산화막을 사용할 수 있다. 본 발명은 투명 전도성 산화막으로 투광성을 높이고, 제 2 전극(122)의 하부에 반사 특성을 갖는 도전층(반사층)을 배치함으로써 광추출 효율을 향상시킬 수 있다.Meanwhile, the second electrode can generally absorb ultraviolet light. Therefore, there is a need to improve light extraction efficiency while maintaining ohmic contact by the second electrode. That is, in the present invention, a transparent conductive oxide film can be used as the second electrode 122 to improve light extraction efficiency while maintaining ohmic properties. The present invention improves light transmission through a transparent conductive oxide film and improves light extraction efficiency by disposing a conductive layer (reflective layer) with reflective properties under the second electrode 122.

제 2 전극(122)의 두께(T1)는 1 내지 10nm일 수 있다. 만약, 제 2 전극(122)의 두께가 1nm보다 작을 경우, 외부 충격에 의하여 쉽게 크랙이 발생할 수 있으며, 저항이 증가하여 전류 주입 효율이 낮아질 수 있다. 또한, 제 2 전극(122)의 두께가 10nm보다 클 경우, 투과도가 낮아져서 광 손실이 일어날 수 있다.The thickness T1 of the second electrode 122 may be 1 to 10 nm. If the thickness of the second electrode 122 is less than 1 nm, cracks may easily occur due to external impact, and resistance may increase, reducing current injection efficiency. Additionally, if the thickness of the second electrode 122 is greater than 10 nm, the transmittance may decrease and light loss may occur.

반사층(132)은 제 2 전극(122) 상에 배치될 수 있다. 반사층(132)은 제 2 전극(122)을 완전히 덮도록 배치될 수 있다. 반사층(132)은 제 2 전극(122)과 전기적으로 연결될 수 있다.The reflective layer 132 may be disposed on the second electrode 122. The reflective layer 132 may be disposed to completely cover the second electrode 122. The reflective layer 132 may be electrically connected to the second electrode 122.

반사층(132)은 반사율이 우수한 물질로 이루어질 수 있다. 반사층(132)은 알루미늄을 포함할 수 있다. 반사층(132)은 활성층(113)에서 출사되는 광을 반사할 수 있다. 또한, 반사층(132)은 제 2 도전형 반도체층(112)에 전류를 주입할 수 있다.The reflective layer 132 may be made of a material with excellent reflectivity. The reflective layer 132 may include aluminum. The reflective layer 132 may reflect light emitted from the active layer 113. Additionally, the reflective layer 132 can inject current into the second conductive semiconductor layer 112.

제 2 전극(122)과 반사층(132) 사이에는 접합층(132a)이 더 배치될 수 있다. 접합층(132a)은 제 2 전극(122)과 반사층(132) 사이의 접합력을 향상시킬 수 있다. 접합층(132a)은 제 2 전극(122)을 완전히 감싸도록 배치될 수 있다. 또는, 접합층(132a)은 제 2 전극(122)뿐만 아니라, 제 2 도전형 반도체층(112)의 적어도 일부를 덮도록 배치되는 것도 가능하다. A bonding layer 132a may be further disposed between the second electrode 122 and the reflective layer 132. The bonding layer 132a can improve bonding strength between the second electrode 122 and the reflective layer 132. The bonding layer 132a may be disposed to completely surround the second electrode 122. Alternatively, the bonding layer 132a may be disposed to cover not only the second electrode 122 but also at least a portion of the second conductivity type semiconductor layer 112.

접합층(132a)은 Cr, ITO, Ti 중 선택된 하나 또는 이들의 조합에 의하여 단층 또는 다층으로 형성될 수 있다. 접합층(132a)이 ITO를 포함할 경우, ITO는 접합력을 높일 수 있는 다양한 물질들을 더 포함할 수도 있다. 예시적으로, ITO는 N, Zn, Ga 중 선택된 적어도 하나의 물질을 더 포함할 수도 있다. 이러한 물질들은 ITO의 증착시 함께 증착되어 ITO의 전체 영역에 배치될 수 있으며, 표면 처리를 통해 ITO의 표면에만 배치될 수도 있다. 그러나, 이것으로 접합층(132a)의 재질을 한정하는 것은 아니다. The bonding layer 132a may be formed as a single layer or a multilayer using one selected from Cr, ITO, and Ti, or a combination thereof. When the bonding layer 132a includes ITO, the ITO may further include various materials that can increase bonding strength. Exemplarily, ITO may further include at least one material selected from N, Zn, and Ga. These materials can be deposited together during the deposition of ITO and placed on the entire area of ITO, or they can also be placed only on the surface of ITO through surface treatment. However, this does not limit the material of the bonding layer 132a.

접합층(132a)의 두께(T2)는 1 내지 5nm일 수 있다. 여기서, 접합층(132a)의 두께는, 접합층(132a)과 제 2 전극(122)이 접하는 면으로부터의 최대 높이를 의미할 수 있다. 접합층(132a)의 두께가 1nm보다 작을 경우, 제 2 전극(122)과 반사층(132) 사이의 접합력이 낮아질 수 있다. 접합층(132a)의 두께가 5nm보다 클 경우, 투과도가 낮아져서 광 손실이 일어날 수 있다.The thickness T2 of the bonding layer 132a may be 1 to 5 nm. Here, the thickness of the bonding layer 132a may mean the maximum height from the surface where the bonding layer 132a and the second electrode 122 are in contact. If the thickness of the bonding layer 132a is less than 1 nm, the bonding force between the second electrode 122 and the reflective layer 132 may be lowered. If the thickness of the bonding layer 132a is greater than 5 nm, the transmittance may decrease and light loss may occur.

반사층(132)의 두께(T3)는 50 내지 2000nm일 수 있다. 여기서, 반사층(132)의 두께는, 반사층(132)과 접합층(132a)이 접하는 면으로부터 최대 높이를 의미할 수 있다. 반사층(132)의 두께가 50nm보다 작을 경우, 반사율이 저하될 수 있다. 반사층(132)의 두께가 2000nm보다 클 경우, 반사 효율이 거의 상승하지 않을 수 있다.The thickness T3 of the reflective layer 132 may be 50 to 2000 nm. Here, the thickness of the reflective layer 132 may mean the maximum height from the surface where the reflective layer 132 and the bonding layer 132a are in contact. If the thickness of the reflective layer 132 is less than 50 nm, the reflectance may decrease. If the thickness of the reflective layer 132 is greater than 2000 nm, the reflection efficiency may hardly increase.

캡핑층(140)은 반사층(132) 상에 배치될 수 있다. 캡핑층(140)은 반사층(132)을 완전히 덮도록 배치될 수 있다. 캡핑층(140)은 반사층(132)과 전기적으로 연결될 수 있다. 캡핑층(140)은 반사층(132)을 보호할 수 있다. 또한, 캡핑층(140)은 제 2 도전형 반도체층(112)으로 전류를 공급할 수 있다. 캡핑층(140)은 전류 확산층으로 기능할 수도 있다. The capping layer 140 may be disposed on the reflective layer 132. The capping layer 140 may be disposed to completely cover the reflective layer 132. The capping layer 140 may be electrically connected to the reflective layer 132. The capping layer 140 may protect the reflective layer 132. Additionally, the capping layer 140 may supply current to the second conductive semiconductor layer 112. The capping layer 140 may function as a current diffusion layer.

캡핑층(140)은 Ti, Ni, Au 중 선택된 하나 또는 이들의 조합에 의하여 단층 또는 다층으로 형성될 수 있다. 그러나, 이것으로 본 발명을 한정하는 것은 아니다. 특히, 캡핑층(140) 중 반사층(132)과 접하는 영역에는 Ti가 배치될 수 있다. 캡핑층(140)의 구조에 대해서는 후에 보다 자세히 설명하도록 한다.The capping layer 140 may be formed as a single layer or a multilayer using one selected from Ti, Ni, and Au or a combination thereof. However, this does not limit the present invention. In particular, Ti may be disposed in an area of the capping layer 140 that is in contact with the reflective layer 132. The structure of the capping layer 140 will be described in more detail later.

도 2a를 참조하면, 제 2 전극(122)의 끝단과 반사층(132)의 끝단은 이격 거리(D1)만큼 이격될 수 있다. 구체적으로, 제 2 전극(122)의 중심(C1, 도 1)을 기준으로, 반사층(132)의 끝단은 제 2 전극(122)의 끝단보다 더 길게 배치될 수 있다. 반사층(132)이 제 2 전극(122)의 측면까지 배치되므로, 제 2 전극(122)의 측면을 향하여 방출되는 광을 상부로 반사하여 광 추출 효율을 향상시킬 수 있다.Referring to FIG. 2A, the end of the second electrode 122 and the end of the reflective layer 132 may be spaced apart by a separation distance D1. Specifically, with respect to the center C1 (FIG. 1) of the second electrode 122, the end of the reflective layer 132 may be disposed to be longer than the end of the second electrode 122. Since the reflective layer 132 is disposed up to the side of the second electrode 122, light emitted toward the side of the second electrode 122 is reflected upward, thereby improving light extraction efficiency.

제 2 전극(122)의 끝단과 반사층(132)의 끝단 사이의 이격 거리(D1)는 2.5 내지 5㎛일 수 있다. 이격 거리(D1)가 2.5㎛보다 작을 경우, 반사율이 저하될 수 있다. 이격 거리(D1)가 5㎛보다 클 경우, 반사층(132)의 모서리 영역에서 스트레스가 증가할 수 있으며, 반사 효율이 거의 상승하지 않을 수 있다.The separation distance D1 between the end of the second electrode 122 and the end of the reflective layer 132 may be 2.5 to 5 μm. If the separation distance (D1) is less than 2.5㎛, the reflectance may decrease. If the separation distance D1 is greater than 5 ㎛, stress may increase in the corner area of the reflective layer 132, and reflection efficiency may hardly increase.

반사층(132)의 끝단과 캡핑층(140)의 끝단은 이격 거리(D2)만큼 이격될 수 있다. 구체적으로, 반사층(132)의 중심(C1, 도 1)을 기준으로, 캡핑층(140)의 끝단은 반사층(132)의 끝단보다 더 길게 배치될 수 있다. 캡핑층(140)이 반사층(132)의 측면까지 배치되므로, 반사층(132)의 보호 효과가 보다 증가할 수 있다.The end of the reflective layer 132 and the end of the capping layer 140 may be spaced apart by a separation distance D2. Specifically, based on the center C1 (FIG. 1) of the reflective layer 132, the end of the capping layer 140 may be disposed to be longer than the end of the reflective layer 132. Since the capping layer 140 is disposed up to the side of the reflective layer 132, the protective effect of the reflective layer 132 can be further increased.

반사층(132)의 끝단과 캡핑층(140)의 끝단 사이의 이격 거리(D2)는 2.5 내지 5㎛일 수 있다. 이격 거리(D2)가 2.5㎛보다 작을 경우, 전류 주입 효율 및 반사층의 보호 효과가 감소할 수 있다. 이격 거리(D2)가 5㎛보다 클 경우, 캡핑층(140)의 모서리 영역에서 스트레스가 증가할 수 있다.The separation distance D2 between the end of the reflective layer 132 and the end of the capping layer 140 may be 2.5 to 5 μm. If the separation distance (D2) is less than 2.5㎛, the current injection efficiency and the protective effect of the reflective layer may decrease. If the separation distance D2 is greater than 5㎛, stress may increase in the corner area of the capping layer 140.

도 2b는 도 2a의 변형예이다. Figure 2b is a modified example of Figure 2a.

도 2b를 참조하면, 제 2 전극(122)의 끝단과 반사층(132)의 끝단은 이격 거리(D3)만큼 이격될 수 있다. 이 때, 이격거리(D3)는 2.5 내지 5㎛일 수 있다. 또한, 제 2 전극(122)의 끝단과 캡핑층(140)의 끝단 역시 이격 거리(D3)만큼 이격될 수 있다.Referring to FIG. 2B, the end of the second electrode 122 and the end of the reflective layer 132 may be spaced apart by a separation distance D3. At this time, the separation distance D3 may be 2.5 to 5㎛. Additionally, the end of the second electrode 122 and the end of the capping layer 140 may also be spaced apart by the separation distance D3.

즉, 도 2b에서는 반사층(132)과 캡핑층(140)의 끝단이 동일 선상에 위치할 수 있다. 이는 반사층(132)의 외측면의 경우, 반사 효율에 영향을 미치는 정도가 미미하여 캡핑층(140)이 이를 덮는 것이 무의미할 수 있기 때문이다.That is, in FIG. 2B, the ends of the reflective layer 132 and the capping layer 140 may be located on the same line. This is because, in the case of the outer surface of the reflective layer 132, the degree of influence on reflection efficiency is minimal, so it may be meaningless to cover it with the capping layer 140.

즉, 본 발명의 실시예에서는 반사층(132)이 제 2 전극(122)을 완전히 덮도록 배치됨으로써, 반사율의 향상에 기여할 수 있다. 또한, 캡핑층(140)이 반사층(132)의 상면을 덮거나, 반사층(132) 전체를 덮도록 배치됨으로써, 반사층(132)의 보호 효과가 향상될 수 있다.That is, in the embodiment of the present invention, the reflective layer 132 is disposed to completely cover the second electrode 122, thereby contributing to improvement of reflectance. Additionally, the protection effect of the reflective layer 132 may be improved by the capping layer 140 covering the upper surface of the reflective layer 132 or the entire reflective layer 132 .

도 3a 내지 도 3d를 참조하여, 캡핑층(140:140-1,140-2,140-3,140-4)의 다양한 구조에 대하여 설명하면 다음과 같다.With reference to FIGS. 3A to 3D, various structures of the capping layer (140:140-1,140-2,140-3,140-4) are described as follows.

먼저, 도 3a를 참조하면, 본 발명의 제 1 실시예에 따른 캡핑층(140-1)은 제 1 층(141), 제 2 층(142) 및 중간층(143)을 포함할 수 있다.First, referring to FIG. 3A, the capping layer 140-1 according to the first embodiment of the present invention may include a first layer 141, a second layer 142, and an intermediate layer 143.

제 1 층(141)은 반사층(132) 상에 직접 배치될 수 있다. 제 1 층(141)은 캡핑층(140-1)의 일측에 배치될 수 있다. 제 1 층(141)은 Ti를 포함할 수 있다. 제 1 층(141)에 Ti가 포함된 경우, 중간층(143) 내의 금속 물질들이 반사층(132)으로 확산되는 것을 방지할 수 있다. The first layer 141 may be disposed directly on the reflective layer 132. The first layer 141 may be disposed on one side of the capping layer 140-1. The first layer 141 may include Ti. When Ti is included in the first layer 141, metal materials in the middle layer 143 can be prevented from diffusing into the reflective layer 132.

제 2 층(142)은 캡핑층(140-1)의 가장 외측에 배치될 수 있다. 즉, 제 2 층(142)은 캡핑층(140-1)의 타측에 배치될 수 있다. 구체적으로, 제 2 층(142)은 캡핑층(140-1) 내에서 반사층(141)과 가장 멀리 떨어진 영역에 배치될 수 있다. 제 2 층(142)은 Au를 포함할 수 있다. 제 2 층(142)이 Au를 포함함으로써, 캡핑층(140-1)의 형성 이후 이루어지는 여러 공정 도중 캡핑층(140-1) 내부의 물질들의 산화나 변형을 방지할 수 있다.The second layer 142 may be disposed on the outermost side of the capping layer 140-1. That is, the second layer 142 may be disposed on the other side of the capping layer 140-1. Specifically, the second layer 142 may be disposed in the area furthest from the reflective layer 141 within the capping layer 140-1. The second layer 142 may include Au. Since the second layer 142 includes Au, oxidation or deformation of materials inside the capping layer 140-1 can be prevented during various processes performed after the formation of the capping layer 140-1.

제 2 층(142)의 두께는 30 내지 300nm일 수 있다. 제 2 층(142)의 두께가 30nm보다 작을 경우, 캡핑층(140-1)의 변형 방지 효과가 감소할 수 있다. 제 2 층(142)의 두께가 300nm보다 클 경우, 박막의 스트레스가 증가할 수 있다.The thickness of the second layer 142 may be 30 to 300 nm. If the thickness of the second layer 142 is less than 30 nm, the deformation prevention effect of the capping layer 140-1 may be reduced. If the thickness of the second layer 142 is greater than 300 nm, the stress of the thin film may increase.

중간층(143)은 제 1 층(141)과 제 2 층(142) 사이에 배치될 수 있다. 중간층(143)은 단층 또는 다층으로 이루어질 수 있다. 중간층(143)은 1 내지 6개의 층으로 이루어질 수 있다(중간층(143)은 생략될 수도 있으나, 이는 도 3b의 구성이므로 후술하도록 한다.). 중간층(143)이 6개의 층보다 많을 경우, 공정 시간 및 공정 복잡성이 증가하여 공정의 효율성이 떨어질 수 있다.The middle layer 143 may be disposed between the first layer 141 and the second layer 142. The middle layer 143 may be made of a single layer or multiple layers. The middle layer 143 may be composed of 1 to 6 layers (the middle layer 143 may be omitted, but since it is the configuration of FIG. 3B, it will be described later.). If the number of intermediate layers 143 is more than six, process time and process complexity may increase and process efficiency may decrease.

중간층(143)은 Ni을 포함하는 적어도 하나의 제 1 중간층(143a)을 포함할 수 있다. 이 때, 제 1 중간층(143a) 중 하나는 제 1 층(141) 상에 직접 배치될 수 있다. 또한, 중간층(143)은 Ti를 포함하는 적어도 하나의 제 2 중간층(143b)을 더 포함할 수도 있다. 물론, 제 2 중간층(143b)은 생략될 수도 있다. 중간층(143)이 다수의 제 1 중간층(143a)과 제 2 중간층(143b)을 포함하는 경우, 제 1 중간층(143a)과 제 2 중간층(143b)은 교대로 배치될 수 있다.The intermediate layer 143 may include at least one first intermediate layer 143a containing Ni. At this time, one of the first intermediate layers 143a may be directly disposed on the first layer 141. Additionally, the intermediate layer 143 may further include at least one second intermediate layer 143b containing Ti. Of course, the second intermediate layer 143b may be omitted. When the middle layer 143 includes a plurality of first middle layers 143a and second middle layers 143b, the first middle layers 143a and second middle layers 143b may be alternately arranged.

이와 같이, 도 3a의 실시예에서 캡핑층(140-1)은 3 내지 8개의 층으로 이루어질 수 있다(캡핑층이 하나 또는 두개의 층으로 형성될 수도 있으나 이는 도 3b 및 도 3d의 구성이므로 후술하도록 한다.). 여기서, 중간층(143)은 1 내지 6개의 층으로 이루어질 수 있다. 또한, 중간층(143)은 1 내지 3개의 제 1 중간층(143a)을 포함할 수 있다. 또한, 중간층(143)은 0 내지 3개의 제 2 중간층(143b)을 포함할 수 있다.As such, in the embodiment of FIG. 3A, the capping layer 140-1 may be formed of 3 to 8 layers (the capping layer may be formed of one or two layers, but since this is the configuration of FIGS. 3B and 3D, it will be described later) Do it.). Here, the middle layer 143 may be composed of 1 to 6 layers. Additionally, the middle layer 143 may include 1 to 3 first middle layers 143a. Additionally, the middle layer 143 may include 0 to 3 second middle layers 143b.

캡핑층(140-1)은 중간층(143)을 이루는 층의 개수가 많아질수록 전류 주입 효율이 증가할 수 있다. 즉, 캡핑층(140-1)이 제 2 도전형 반도체층(112)으로 전류를 공급하므로, 캡핑층(140-1)의 두께가 증가할수록 전류 주입 효율이 증가할 수 있다.The current injection efficiency of the capping layer 140-1 may increase as the number of layers forming the middle layer 143 increases. That is, since the capping layer 140-1 supplies current to the second conductive semiconductor layer 112, current injection efficiency may increase as the thickness of the capping layer 140-1 increases.

이 때, 캡핑층(140-1) 내에서 Ti를 포함하는 층(제 1 층(141) 또는 제 2 중간층(143b))은 Ni를 포함하는 층(제 1 중간층(143a))과 교대로 배치될 수 있다. 이와 같이, 다수의 서로 다른 층들을 교대로 적층시킬 경우, 하나의 층을 두껍게 형성하는 것에 비하여 스트레스를 완화시킬 수 있다. 따라서, 전체 캡핑층(140-1)의 두께가 증가하더라도 박막의 스트레스를 완화시킴과 동시에 전류 주입 효율을 향상시킬 수 있다.At this time, within the capping layer 140-1, a layer containing Ti (the first layer 141 or the second intermediate layer 143b) is alternately arranged with a layer containing Ni (the first intermediate layer 143a). It can be. In this way, when multiple different layers are alternately stacked, stress can be alleviated compared to forming a single layer thickly. Therefore, even if the thickness of the entire capping layer 140-1 increases, the stress of the thin film can be alleviated and current injection efficiency can be improved.

도 3b를 참조하면, 본 발명의 제 2 실시예에 따른 캡핑층(140-2)은 제 1 층(141) 및 제 2 층(142)을 포함할 수 있다. 제 1 층(141) 및 제 2 층(142)은 앞서 설명한 것과 동일한 구성으로 이루어질 수 있다. 즉, 도 3b에 개시된 캡핑층(140-2)은 도 3a에 개시된 캡핑층(140-1)에서 중간층(143)이 생략된 것일 수 있다.Referring to FIG. 3B, the capping layer 140-2 according to the second embodiment of the present invention may include a first layer 141 and a second layer 142. The first layer 141 and the second layer 142 may have the same configuration as described above. That is, the capping layer 140-2 shown in FIG. 3B may be obtained by omitting the middle layer 143 from the capping layer 140-1 shown in FIG. 3A.

도 3c를 참조하면, 본 발명의 제 3 실시예에 따른 캡핑층(140-3)은 제 1 층(141) 및 중간층(143)을 포함할 수 있다. 제 1 층(141) 및 중간층(143)은 앞서 설명한 것과 동일한 구성으로 이루어질 수 있다. 즉, 도 3c에 개시된 캡핑층(140-3)은 도 3a에 개시된 캡핑층(140-1)에서 제 2 층(142)이 생략된 것일 수 있다.Referring to FIG. 3C, the capping layer 140-3 according to the third embodiment of the present invention may include a first layer 141 and an intermediate layer 143. The first layer 141 and the middle layer 143 may have the same configuration as described above. That is, the capping layer 140-3 shown in FIG. 3C may be obtained by omitting the second layer 142 from the capping layer 140-1 shown in FIG. 3A.

도 3d를 참조하면, 본 발명의 제 4 실시예에 따른 캡핑층(140-4)은 제 1 층(141)을 포함할 수 있다. 제 1 층(141)은 앞서 설명한 것과 동일한 구성으로 이루어질 수 있다. 즉, 도 3d에 개시된 캡핑층(140-4)은 도 3a에 개시된 캡핑층(140-1)에서 제 2 층(142) 및 중간층(143)이 생략된 것일 수 있다.Referring to FIG. 3D, the capping layer 140-4 according to the fourth embodiment of the present invention may include a first layer 141. The first layer 141 may have the same configuration as described above. That is, the capping layer 140-4 shown in FIG. 3D may be obtained by omitting the second layer 142 and the middle layer 143 from the capping layer 140-1 shown in FIG. 3A.

도 3a 내지 도 3d에 개시된 바와 같이, 캡핑층(140)은 적어도 하나의 층으로 이루어질 수 있다. 바람직하게는, 캡핑층(140)은 1 내지 8개의 층으로 이루어질 수 있다. 이 때, 캡핑층(140) 내의 중간층(143)은 1 내지 6개의 층으로 이루어질 수 있다. 캡핑층(140)이 포함하는 층들이 8개보다 많을 경우, 공정 시간 및 공정 복잡성이 증가하여 공정의 효율성이 떨어질 수 있다.As shown in FIGS. 3A to 3D, the capping layer 140 may be composed of at least one layer. Preferably, the capping layer 140 may be composed of 1 to 8 layers. At this time, the middle layer 143 within the capping layer 140 may be composed of 1 to 6 layers. If the capping layer 140 includes more than eight layers, process time and process complexity may increase, thereby reducing process efficiency.

구체적으로, 캡핑층(140)은 Ti, Ti/Au, Ti/Ni, Ti/Ni/Au, Ti/Ni/Ti, Ti/Ni/Ti/Au, Ti/Ni/Ti/Ni, Ti/Ni/Ti/Ni/Au, Ti/Ni/Ti/Ni/Ti, Ti/Ni/Ti/Ni/Ti/Au, Ti/Ni/Ti/Ni/Ti/Ni, Ti/Ni/Ti/Ni/Ti/Ni/Au, Ti/Ni/Ti/Ni/Ti/Ni/Ti, Ti/Ni/Ti/Ni/Ti/Ni/Ti/Au 중 선택된 어느 하나로 구성될 수 있다.Specifically, the capping layer 140 is Ti, Ti/Au, Ti/Ni, Ti/Ni/Au, Ti/Ni/Ti, Ti/Ni/Ti/Au, Ti/Ni/Ti/Ni, Ti/Ni /Ti/Ni/Au, Ti/Ni/Ti/Ni/Ti, Ti/Ni/Ti/Ni/Ti/Au, Ti/Ni/Ti/Ni/Ti/Ni, Ti/Ni/Ti/Ni/Ti /Ni/Au, Ti/Ni/Ti/Ni/Ti/Ni/Ti, Ti/Ni/Ti/Ni/Ti/Ni/Ti/Au.

캡핑층(140)의 전체 두께는 100 내지 2000nm일 수 있다. 이 때, 캡핑층(140)이 포함하는 층의 개수와 무관하게 캡핑층(140)의 전체 두께는 적어도 100nm 이상일 수 있다. 예를 들어, 캡핑층(140)이 하나 또는 두 개의 소수의 층만으로 이루어지더라도, 캡핑층(140)의 두께는 최소 100nm일 수 있다. 캡핑층(140)의 두께가 100nm보다 작을 경우, 전류 주입 효율 및 반사층(132)의 보호 효과가 감소될 수 있다. 캡핑층(140)의 두께가 2000nm보다 클 경우, 공정 시간 및 공정 복잡성이 증가하여 공정의 효율성이 떨어질 수 있다. 또한, 캡핑층(140)의 두께가 2000nm보다 클 경우, 박막의 스트레스가 증가할 수 있다.The total thickness of the capping layer 140 may be 100 to 2000 nm. At this time, regardless of the number of layers the capping layer 140 includes, the total thickness of the capping layer 140 may be at least 100 nm or more. For example, even if the capping layer 140 consists of only one or two small layers, the thickness of the capping layer 140 may be at least 100 nm. If the thickness of the capping layer 140 is less than 100 nm, the current injection efficiency and the protection effect of the reflective layer 132 may be reduced. If the thickness of the capping layer 140 is greater than 2000 nm, process time and process complexity may increase, thereby reducing process efficiency. Additionally, if the thickness of the capping layer 140 is greater than 2000 nm, the stress of the thin film may increase.

캡핑층(140) 내의 제 1 층(141)의 두께는 30 내지 300nm일 수 있다. 제 1 층(141)의 두께가 30nm보다 작을 경우, 중간층(143)이 포함하는 물질(예를 들어, Ni)이 반사층(132)으로 확산될 수 있다. 이러한 경우, 반사층(132)에 다크 스팟(dark spot)(예를 들어, Ni이 확산된 영역)이 생성되어 반사율이 감소될 수 있다. 제 1 층(141)의 두께가 300nm보다 클 경우, 제 1 층(141)의 스트레스가 증가할 수 있다.The thickness of the first layer 141 in the capping layer 140 may be 30 to 300 nm. When the thickness of the first layer 141 is less than 30 nm, a material (eg, Ni) included in the middle layer 143 may diffuse into the reflective layer 132. In this case, a dark spot (eg, a region where Ni is diffused) may be created in the reflective layer 132 and the reflectance may be reduced. If the thickness of the first layer 141 is greater than 300 nm, the stress of the first layer 141 may increase.

제 1 중간층(143a) 및 제 2 중간층(143b)의 두께는 10 내지 300nm일 수 있다. 제 1 중간층(143a)의 두께가 10nm보다 작을 경우, 서로 다른 층들을 교대로 적층시킴에 따른 스트레스 완화 효과가 미미할 수 있다. 제 1 중간층(143a)의 두께가 300nm보다 클 경우, 박막의 스트레스가 증가할 수 있다.The thickness of the first intermediate layer 143a and the second intermediate layer 143b may be 10 to 300 nm. If the thickness of the first intermediate layer 143a is less than 10 nm, the stress relieving effect of alternately stacking different layers may be minimal. If the thickness of the first intermediate layer 143a is greater than 300 nm, the stress of the thin film may increase.

제 1 층(141)과 제 1 중간층(143a)의 두께 비는 1:1 내지 3:1일 수 있다. 제 1 층(141)과 제 1 중간층(143a)의 두께 비가 1:1보다 작을 경우, 중간층(143)이 포함하는 물질이 반사층(132)으로 확산될 수 있다. 제 1 층(141)과 제 1 중간층(143a)의 두께 비가 3:1보다 클 경우, 제 1 층(141)의 두께가 상대적으로 너무 커져 스트레스가 증가할 수 있다.The thickness ratio of the first layer 141 and the first intermediate layer 143a may be 1:1 to 3:1. When the thickness ratio of the first layer 141 and the first middle layer 143a is less than 1:1, the material contained in the middle layer 143 may diffuse into the reflective layer 132. If the thickness ratio of the first layer 141 and the first intermediate layer 143a is greater than 3:1, the thickness of the first layer 141 may become relatively too large and stress may increase.

제 1 중간층(143a)과 제 2 중간층(143b)의 두께 비는 1:1 내지 1:3일 수 있다. 제 1 중간층(143a)과 제 2 중간층(143b)의 두께 비가 1:1보다 작을 경우, 제 1 중간층(143a)이 포함하는 물질이 확산될 수 있다. 제 1 중간층(143a)과 제 2 중간층(143b)의 두께 비가 1:3보다 클 경우, 제 2 중간층(143b)의 두께가 상대적으로 너무 커져 스트레스가 증가할 수 있다.The thickness ratio of the first intermediate layer 143a and the second intermediate layer 143b may be 1:1 to 1:3. When the thickness ratio of the first intermediate layer 143a and the second intermediate layer 143b is less than 1:1, the material contained in the first intermediate layer 143a may diffuse. If the thickness ratio of the first intermediate layer 143a and the second intermediate layer 143b is greater than 1:3, the thickness of the second intermediate layer 143b may become relatively too large and stress may increase.

도 4는 본 발명의 제 2 실시예에 따른 반도체 소자의 개념도이다. 도 5a 및 도 5b는 리세스의 개수 변화에 따라 광 출력이 향상되는 구성을 설명하기 위한 도면이다. 도 6a는 도 4의 B 부분의 확대도이다. 도 6b는 도 6a의 변형예이다.Figure 4 is a conceptual diagram of a semiconductor device according to a second embodiment of the present invention. FIGS. 5A and 5B are diagrams for explaining a configuration in which light output is improved according to a change in the number of recesses. Figure 6a is an enlarged view of part B of Figure 4. Figure 6b is a modified example of Figure 6a.

도 4를 참조하면, 발광 구조물(110), 복수 개의 리세스(R), 제 1 전극(221), 제 2 전극(122), 반사층(132) 및 캡핑층(140)을 포함할 수 있다. Referring to FIG. 4 , it may include a light emitting structure 110, a plurality of recesses R, a first electrode 221, a second electrode 122, a reflective layer 132, and a capping layer 140.

발광구조물(110)은 도 1에서 설명한 발광구조물(110)의 구성이 그대로 적용될 수 있다. 발광구조물(110)의 상면에는 요철이 형성될 수 있다. 이러한 요철은 발광구조물(110)에서 출사되는 광의 추출 효율을 향상시킬 수 있다. 요철은 자외선 파장에 따라 평균 높이가 다를 수 있으며, UV-C의 경우 300 nm 내지 800 nm 정도의 높이를 갖고, 평균 500nm 내지 600nm 정도의 높이를 가질 때 광 추출 효율이 향상될 수 있다.The configuration of the light emitting structure 110 described in FIG. 1 may be applied as is. Irregularities may be formed on the upper surface of the light emitting structure 110. These irregularities can improve the extraction efficiency of light emitted from the light emitting structure 110. The average height of the unevenness may vary depending on the wavelength of ultraviolet rays. In the case of UV-C, it has a height of about 300 nm to 800 nm, and light extraction efficiency can be improved when it has an average height of about 500 nm to 600 nm.

복수 개의 리세스(R)는 제 2 도전형 반도체층(112)의 일면에서 활성층(113)을 관통하여 제 1 도전형 반도체층(111)의 일부 영역까지 배치될 수 있다. 리세스(R)의 내부에는 제 1 절연층(251) 및 제 2 절연층(252)이 배치되어 제 1 도전층(231)을 제 2 도전형 반도체층(112) 및 활성층(113)과 전기적으로 절연시킬 수 있다. A plurality of recesses R may be disposed from one side of the second conductive semiconductor layer 112 to a partial area of the first conductive semiconductor layer 111 through the active layer 113 . A first insulating layer 251 and a second insulating layer 252 are disposed inside the recess (R) to electrically connect the first conductive layer 231 to the second conductive semiconductor layer 112 and the active layer 113. It can be insulated.

제 1 전극(221)은 리세스(R)의 상면에 배치되어 제 1 도전형 반도체층(111)과 전기적으로 연결될 수 있다. 제 1 전극(221)은 제 1 절연층(251)에 의하여 노출되어 제 1 도전형 반도체층(111)과 전기적으로 연결될 수 있다. 제 1 전극(221)은 제 1 절연층(251)에 의해 활성층(113) 및 제 2 도전형 반도체층(112)과 전기적으로 절연될 수 있다. 제 1 전극(221)은 오믹 전극일 수 있다.The first electrode 221 may be disposed on the upper surface of the recess R and electrically connected to the first conductivity type semiconductor layer 111. The first electrode 221 may be exposed by the first insulating layer 251 and electrically connected to the first conductive semiconductor layer 111. The first electrode 221 may be electrically insulated from the active layer 113 and the second conductive semiconductor layer 112 by the first insulating layer 251. The first electrode 221 may be an ohmic electrode.

제 1 전극(221)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 또는 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으나, 이러한 재료에 한정되지는 않는다.The first electrode 221 is made of indium tin oxide (ITO), indium zinc oxide (IZO), indium zinc tin oxide (IZTO), indium aluminum zinc oxide (IAZO), indium gallium zinc oxide (IGZO), and indium gallium tin (IGTO). oxide), AZO (aluminum zinc oxide), ATO (antimony tin oxide), GZO (gallium zinc oxide), IZON (IZO Nitride), AGZO (Al-Ga ZnO), IGZO (In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, or Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, Ru, Mg, Zn, Pt , Au, and Hf, but is not limited to these materials.

제 2 전극(122)은 제 2 도전형 반도체층(112) 상에 형성될 수 있다. 제 2 전극(122)은 제 1 절연층(251)에 의하여 노출되어 제 2 도전형 반도체층(112)과 전기적으로 연결된다. 제 2 전극(122)은 오믹 전극일 수 있다. 제 2 전극(122) 도 1에서 개시된 구성과 동일하게 이루어질 수 있다.The second electrode 122 may be formed on the second conductive semiconductor layer 112. The second electrode 122 is exposed by the first insulating layer 251 and is electrically connected to the second conductive semiconductor layer 112. The second electrode 122 may be an ohmic electrode. The second electrode 122 may have the same configuration as that shown in FIG. 1 .

또한, 전술한 바와 같이 제 2 전극(122)과 접촉하는 제 2 도전형 반도체층(112)의 표면층은 알루미늄의 조성이 1% 내지 10%이므로 전류 주입이 용이할 수 있다.In addition, as described above, the surface layer of the second conductive semiconductor layer 112 in contact with the second electrode 122 has an aluminum composition of 1% to 10%, so current injection can be facilitated.

제 1 도전층(231)은 발광구조물(110)의 하부면과 리세스(R)의 형상을 따라 배치될 수 있다. 제 1 도전층(231)은 제 2 절연층(252)에 의해 캡핑층(140)과 전기적으로 절연될 수 있다. 제 1 도전층(231)은 제 2 절연층(252)을 관통하여 제 1 전극(221)과 전기적으로 연결될 수 있다.The first conductive layer 231 may be disposed along the lower surface of the light emitting structure 110 and the shape of the recess (R). The first conductive layer 231 may be electrically insulated from the capping layer 140 by the second insulating layer 252 . The first conductive layer 231 may penetrate the second insulating layer 252 and be electrically connected to the first electrode 221.

제 1 도전층(231)은 반사율이 우수한 물질로 이루어질 수 있다. 예시적으로, 제 1 도전층(231)은 알루미늄을 포함할 수 있다. 제 1 도전층(231)이 알루미늄을 포함하는 경우, 활성층(113)에서 방출되는 광을 상부로 반사하는 역할을 하여 광 추출 효율을 향상시킬 수 있다.The first conductive layer 231 may be made of a material with excellent reflectivity. Exemplarily, the first conductive layer 231 may include aluminum. When the first conductive layer 231 includes aluminum, it serves to reflect light emitted from the active layer 113 upward, thereby improving light extraction efficiency.

제 2 도전층(132, 이하 반사층으로 기재)은 제 2 전극(122)을 덮도록 배치될 수 있다. 반사층(132)은 제 1 절연층(251)의 측면과 하면에 접할 수 있다. 반사층(132)이 제 1 절연층(251)의 측면과 하면과 접하는 경우, 제 2 전극(122)의 열적, 전기적 신뢰성이 향상될 수 있다. 반사층(132)은 제 1 절연층(251)과의 접착력이 좋은 물질로 이루어질 수 있다. 반사층(132)은 제 1 절연층(251)과 제 2 전극(122) 사이로 방출되는 광을 상부로 반사하여 광 추출 효율을 향상시킬 수 있다. 반사층(132)은 도 1에서 개시된 구성과 동일하게 이루어질 수 있다.The second conductive layer 132 (hereinafter referred to as a reflective layer) may be disposed to cover the second electrode 122. The reflective layer 132 may contact the side and bottom surfaces of the first insulating layer 251. When the reflective layer 132 is in contact with the side and bottom surfaces of the first insulating layer 251, the thermal and electrical reliability of the second electrode 122 can be improved. The reflective layer 132 may be made of a material that has good adhesion to the first insulating layer 251. The reflective layer 132 can improve light extraction efficiency by reflecting light emitted between the first insulating layer 251 and the second electrode 122 upward. The reflective layer 132 may have the same configuration as shown in FIG. 1 .

캡핑층(140)은 반사층(132) 상에 배치될 수 있다. 캡핑층(140)은 반사층(132)을 덮도록 배치될 수 있다. 캡핑층(140)은 도 1에서 개시된 구성과 동일하게 이루어질 수 있다. 또한, 캡핑층(140)은 도 3a 내지 도 3d 중 선택된 어느 하나의 구성으로 이루어질 수 있다.The capping layer 140 may be disposed on the reflective layer 132 . The capping layer 140 may be disposed to cover the reflective layer 132 . The capping layer 140 may have the same configuration as shown in FIG. 1 . Additionally, the capping layer 140 may have any configuration selected from FIGS. 3A to 3D.

제 1 절연층(251) 및 제 2 절연층(252)은 SiO2, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2, AlN 등으로 이루어진 군에서 적어도 하나가 선택되어 형성될 수 있으나, 이에 한정하지 않는다. 제 1 절연층(251) 및 제 2 절연층(252)은 단층 또는 다층으로 형성될 수 있다. 예시적으로 제 1, 2 절연층(251, 252)은 은 Si 산화물이나 Ti 화합물을 포함하는 다층 구조의 DBR(distributed Bragg reflector)일 수도 있다. 그러나, 반드시 이에 한정하지 않고 제 1, 2 절연층(251, 252)은 다양한 반사 구조를 포함할 수 있다.The first insulating layer 251 and the second insulating layer 252 may be formed by selecting at least one from the group consisting of SiO2, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2, AlN, etc., but are not limited thereto. . The first insulating layer 251 and the second insulating layer 252 may be formed as a single layer or multiple layers. For example, the first and second insulating layers 251 and 252 may be a distributed Bragg reflector (DBR) with a multilayer structure including silver Si oxide or Ti compound. However, the first and second insulating layers 251 and 252 are not necessarily limited to this and may include various reflective structures.

제 1, 2 절연층(251, 252)이 반사기능을 수행하는 경우, 활성층(113)에서 측면을 향해 방출되는 광을 상향 반사시켜 광 추출 효율을 향상시킬 수 있다. 자외선 반도체 소자는 청색광을 방출하는 반도체 소자에 비해 리세스(R)의 개수가 많아질수록 광 추출 효율이 더 효과적일 수 있다.When the first and second insulating layers 251 and 252 perform a reflective function, light emitted from the active layer 113 toward the side is reflected upward, thereby improving light extraction efficiency. Compared to semiconductor devices that emit blue light, ultraviolet semiconductor devices may have more effective light extraction efficiency as the number of recesses (R) increases.

특히, 도 5a 및 도 5b를 참조하여 리세스의 개수에 따른 광 출력의 변화에 대하여 설명하면 다음과 같다. In particular, the change in light output according to the number of recesses will be described with reference to FIGS. 5A and 5B as follows.

도 5a 및 도 5b는 도 4의 반도체 소자(200)에서 발광 구조물(110)을 생략하고 도시한 평면도일 수 있다. 즉, 리세스(R)의 중심에는 제 1 전극(221)이 배치될 수 있다. 또한, 리세스(R)는 제 2 전극(122)과 이격 영역(L)만큼 이격될 수 있다.FIGS. 5A and 5B may be a plan view of the semiconductor device 200 of FIG. 4 with the light emitting structure 110 omitted. That is, the first electrode 221 may be disposed at the center of the recess (R). Additionally, the recess R may be spaced apart from the second electrode 122 by the space L.

도 5a를 참조하면, 각각의 제 1 전극(221)의 인근지점에만 전류가 분산되며, 거리가 먼 지점에서는 전류밀도가 급격히 낮아질 수 있다. 따라서, 유효 발광 영역(P1)이 좁아질 수 있다. Referring to FIG. 5A, the current is distributed only to points near each first electrode 221, and the current density may rapidly decrease at points that are far away. Accordingly, the effective light emission area P1 may be narrowed.

유효 발광 영역(P1)은 전류 밀도가 가장 높은 제 1 전극(221)의 중심에서의 전류 밀도를 기준으로 전류 밀도가 40%이하인 경계지점까지의 영역으로 정의할 수 있다. 예를 들어, 유효 발광 영역(P1)은 리세스(R)의 중심으로부터 40㎛이내의 범위에서 주입 전류의 레벨, Al의 조성에 따라 조절될 수 있다.The effective light emitting area (P1) can be defined as an area from the current density at the center of the first electrode 221, where the current density is highest, to a boundary point where the current density is 40% or less. For example, the effective light emitting area P1 can be adjusted according to the level of the injection current and the composition of Al within a range of 40㎛ from the center of the recess R.

저전류밀도영역(P2)은 전류밀도가 낮아서 발광에 거의 기여하지 못할 수 있다. 따라서, 실시 예는 전류밀도가 낮은 저전류밀도영역(P2)에 제 1 전극(221)을 더 배치하거나 반사구조를 이용하여 광 출력을 향상시킬 수 있다.The low current density region (P2) may hardly contribute to light emission due to its low current density. Accordingly, in the embodiment, the light output can be improved by further arranging the first electrode 221 in the low current density region P2 or by using a reflective structure.

일반적으로 청색광을 방출하는 GaN 기반의 반도체 소자의 경우 상대적으로 전류 분산 특성이 우수하므로 리세스(R) 및 제 1 전극(221)의 면적을 최소화하는 것이 바람직하다. 리세스(R)와 제 1 전극(221)의 면적이 커질수록 활성층(113)의 면적이 작아지기 때문이다. In general, in the case of GaN-based semiconductor devices that emit blue light, current dispersion characteristics are relatively excellent, so it is desirable to minimize the areas of the recess (R) and the first electrode 221. This is because as the area of the recess (R) and the first electrode 221 increases, the area of the active layer 113 decreases.

그러나, 실시 예의 경우 알루미늄의 조성이 높아서 전류 분산 특성이 상대적으로 떨어지므로, 활성층(113)의 면적을 희생하더라도 제 1 전극(221)의 개수를 증가시켜 저전류밀도영역(P2)을 줄이거나, 또는 저전류밀도영역(P2)에 반사구조를 배치하는 것이 바람직할 수 있다.However, in the case of the embodiment, the current dispersion characteristics are relatively poor due to the high composition of aluminum, so the low current density region P2 is reduced by increasing the number of first electrodes 221 even if the area of the active layer 113 is sacrificed. Alternatively, it may be desirable to place a reflective structure in the low current density area (P2).

도 5b를 참조하면, 리세스(R)의 개수가 48개인 경우에는 리세스(R)가 가로 세로 방향으로 일직선으로 배치되지 못하고, 지그재그로 배치될 수 있다. 이 경우 저전류밀도영역(P2)의 면적은 더욱 좁아져 대부분의 활성층이 발광에 참여할 수 있다. Referring to FIG. 5B, when the number of recesses (R) is 48, the recesses (R) may not be arranged in a straight line in the horizontal and vertical directions, but may be arranged in a zigzag manner. In this case, the area of the low current density region (P2) becomes narrower, allowing most of the active layer to participate in light emission.

리세스(R)의 개수가 70개 내지 110개가 되는 경우 전류가 더 효율적으로 분산되어 동작 전압이 더 낮아지고 광 출력은 향상될 수 있다. UV-C를 발광하는 반도체 소자에서는 리세스(R)의 개수가 70개보다 적을 경우 전기적 광학적 특성이 저하될 수 있고, 110개보다 많을 경우 전기적 특성은 향상될 수 있지만 발광층의 부피가 줄어들어 광학적 특성이 저하될 수 있다. 이때, 리세스(R)의 직경은 20㎛ 내지 70㎛일 수 있다.When the number of recesses (R) is 70 to 110, current can be distributed more efficiently, resulting in lower operating voltage and improved light output. In a semiconductor device that emits UV-C, if the number of recesses (R) is less than 70, the electrical and optical properties may deteriorate, and if the number of recesses (R) is more than 110, the electrical properties may improve, but the volume of the light-emitting layer is reduced, thereby reducing the optical properties. This may deteriorate. At this time, the diameter of the recess (R) may be 20㎛ to 70㎛.

한편, 반도체 소자(200)의 일측 모서리 영역에는 제 2 전극 패드(260)가 배치될 수 있다. 제 2 전극패드(260)는 제 1 절연층(251)에 의해 반사층(132) 및 제 2 전극(122)과 전기적으로 연결될 수 있다. 즉, 제 2 전극 패드(260)와, 반사층(132), 및 제 2 전극(122)은 하나의 전기적 채널을 형성할 수 있다. 또한, 제 2 전극 패드(260)는 제 2 절연층(252)에 의해 제 1 도전층(231)과 전기적으로 절연된다.Meanwhile, a second electrode pad 260 may be disposed in one corner area of the semiconductor device 200. The second electrode pad 260 may be electrically connected to the reflective layer 132 and the second electrode 122 through the first insulating layer 251. That is, the second electrode pad 260, the reflective layer 132, and the second electrode 122 may form one electrical channel. Additionally, the second electrode pad 260 is electrically insulated from the first conductive layer 231 by the second insulating layer 252.

제 2 전극 패드(260)는 중앙 부분이 함몰되어 상면이 오목부와 볼록부를 가질 수 있다. 제 2 전극 패드(260)의 오목부에는 와이어(미도시)가 본딩될 수 있다. 따라서, 접착 면적이 넓어져 제 2 전극 패드(260)와 와이어가 더 견고히 본딩될 수 있다. The second electrode pad 260 may have a recessed central portion and a concave portion and a convex portion on the upper surface. A wire (not shown) may be bonded to the concave portion of the second electrode pad 260. Accordingly, the adhesion area is expanded so that the second electrode pad 260 and the wire can be more firmly bonded.

제 2 전극 패드(260)는 광을 반사하는 작용을 할 수 있다. 따라서, 제 2 전극 패드(260)가 발광 구조물(110)과 가까울수록 반도체 소자(200)의 광 추출 효율이 향상될 수 있다. 또한, 제 2 전극 패드(260)의 볼록부의 높이는 활성층(113)보다 높을 수 있다. 따라서 제 2 전극패드(260)는 활성층(113)에서 소자의 수평방향으로 방출되는 광을 상부로 반사하여 광 추출효율을 향상시키고, 지향각을 제어할 수 있다.The second electrode pad 260 may function to reflect light. Accordingly, the closer the second electrode pad 260 is to the light emitting structure 110, the more the light extraction efficiency of the semiconductor device 200 can be improved. Additionally, the height of the convex portion of the second electrode pad 260 may be higher than that of the active layer 113. Accordingly, the second electrode pad 260 can improve light extraction efficiency and control the beam angle by reflecting light emitted from the active layer 113 in the horizontal direction of the device upward.

발광 구조물(110)의 하부면과 리세스(R)의 형상을 따라 접합층(270)이 더 배치될 수 있다. 접합층(270)은 제 1 도전층(231) 상에 형성될 수 있다. 접합층(270)은 도전성 재료를 포함할 수 있다. 예시적으로 접합층(270)은 금, 주석, 인듐, 알루미늄, 실리콘, 은, 니켈, 및 구리로 구성되는 군으로부터 선택되는 물질 또는 이들의 합금을 포함할 수 있다.A bonding layer 270 may be further disposed along the lower surface of the light emitting structure 110 and the shape of the recess (R). The bonding layer 270 may be formed on the first conductive layer 231. The bonding layer 270 may include a conductive material. Exemplarily, the bonding layer 270 may include a material selected from the group consisting of gold, tin, indium, aluminum, silicon, silver, nickel, and copper, or an alloy thereof.

접합층(270) 상에는 기판(280)이 배치될 수 있다. 기판(280)은 도전성 물질로 이루어질 수 있다. 예시적으로 기판(280)은 금속 또는 반도체 물질을 포함할 수 있다. 또한, 기판(280)은 전기 전도도 및/또는 열 전도도가 우수한 금속일 수 있다. 예시적으로, 기판(280)은 실리콘, 몰리브덴, 실리콘, 텅스텐, 구리 및 알루미늄으로 구성되는 군으로부터 선택되는 물질 또는 이들의 합금을 포함할 수 있다. 이 경우 반도체 소자 동작시 발생하는 열을 신속이 외부로 방출할 수 있다.A substrate 280 may be disposed on the bonding layer 270. The substrate 280 may be made of a conductive material. By way of example, the substrate 280 may include a metal or semiconductor material. Additionally, the substrate 280 may be a metal with excellent electrical conductivity and/or thermal conductivity. Illustratively, the substrate 280 may include a material selected from the group consisting of silicon, molybdenum, silicon, tungsten, copper, and aluminum, or an alloy thereof. In this case, the heat generated during the operation of the semiconductor device can be quickly released to the outside.

발광구조물(110)의 상부면과 측면에는 패시베이션층(290)이 형성될 수 있다. 패시베이션층(290)은 제 2 전극(122)과 인접한 영역에서 제 1 절연층(251)과 접촉할 수 있다.A passivation layer 290 may be formed on the top and side surfaces of the light emitting structure 110. The passivation layer 290 may contact the first insulating layer 251 in an area adjacent to the second electrode 122.

도 6a를 참조하면, 제 2 전극(122)의 끝단과 반사층(132)의 끝단은 이격 거리(D4)만큼 이격될 수 있다. 구체적으로, 제 2 전극(122)의 중심(C2, 도 4)을 기준으로, 반사층(132)의 끝단은 제 2 전극(122)의 끝단보다 더 길게 배치될 수 있다. 반사층(132)이 제 2 전극(122)의 측면까지 배치되므로, 제 2 전극(122)의 측면을 향하여 방출되는 광을 상부로 반사하여 광 추출 효율을 향상시킬 수 있다.Referring to FIG. 6A, the end of the second electrode 122 and the end of the reflective layer 132 may be spaced apart by a separation distance D4. Specifically, with respect to the center C2 (FIG. 4) of the second electrode 122, the end of the reflective layer 132 may be disposed to be longer than the end of the second electrode 122. Since the reflective layer 132 is disposed up to the side of the second electrode 122, light emitted toward the side of the second electrode 122 is reflected upward, thereby improving light extraction efficiency.

제 2 전극(122)의 끝단과 반사층(132)의 끝단 사이의 이격 거리(D4)는 2.5 내지 5㎛일 수 있다. 이격 거리(D4)가 2.5㎛보다 작을 경우, 반사율이 저하될 수 있다. 이격 거리(D4)가 5㎛보다 클 경우, 반사층(132)의 모서리 영역에서 스트레스가 증가할 수 있으며, 반사 효율이 거의 상승하지 않을 수 있다.The separation distance D4 between the end of the second electrode 122 and the end of the reflective layer 132 may be 2.5 to 5 μm. If the separation distance (D4) is less than 2.5㎛, the reflectance may decrease. If the separation distance D4 is greater than 5 ㎛, stress may increase in the corner area of the reflective layer 132, and reflection efficiency may hardly increase.

반사층(132)의 끝단과 캡핑층(140)의 끝단은 이격 거리(D5)만큼 이격될 수 있다. 구체적으로, 반사층(132)의 중심(C2, 도 4)을 기준으로, 캡핑층(140)의 끝단은 반사층(132)의 끝단보다 더 길게 배치될 수 있다. 캡핑층(140)이 반사층(132)의 측면까지 배치되므로, 반사층(132)의 보호 효과가 보다 증가할 수 있다.The end of the reflective layer 132 and the end of the capping layer 140 may be spaced apart by a separation distance D5. Specifically, based on the center C2 (FIG. 4) of the reflective layer 132, the end of the capping layer 140 may be disposed to be longer than the end of the reflective layer 132. Since the capping layer 140 is disposed to the side of the reflective layer 132, the protective effect of the reflective layer 132 can be further increased.

반사층(132)의 끝단과 캡핑층(140)의 끝단 사이의 이격 거리(D5)는 2.5 내지 5㎛일 수 있다. 이격 거리(D5)가 2.5㎛보다 작을 경우, 전류 주입 효율 및 반사층의 보호 효과가 감소할 수 있다. 이격 거리(D5)가 5㎛보다 클 경우, 캡핑층(140)의 모서리 영역에서 스트레스가 증가할 수 있다.The separation distance D5 between the end of the reflective layer 132 and the end of the capping layer 140 may be 2.5 to 5 μm. If the separation distance (D5) is less than 2.5㎛, the current injection efficiency and the protective effect of the reflective layer may decrease. If the separation distance D5 is greater than 5 ㎛, stress may increase in the corner area of the capping layer 140.

도 6b는 도 6a의 변형예이다. Figure 6b is a modified example of Figure 6a.

도 6b를 참조하면, 제 2 전극(122)의 끝단과 반사층(132)의 끝단은 이격 거리(D6)만큼 이격될 수 있다. 이 때, 이격 거리(D6)는 2.5 내지 5㎛일 수 있다. 또한, 제 2 전극(122)의 끝단과 캡핑층(140)의 끝단은 이격 거리(D6)보다 작은 이격 거리를 갖고 이격될 수 있다. 물론, 제 2 전극(122)의 끝단과 캡핑층(140)의 끝단은 이격 거리(D6)만큼 이격될 수도 있다.Referring to FIG. 6B, the end of the second electrode 122 and the end of the reflective layer 132 may be spaced apart by a separation distance D6. At this time, the separation distance D6 may be 2.5 to 5 μm. Additionally, the end of the second electrode 122 and the end of the capping layer 140 may be spaced apart from each other by a distance smaller than the separation distance D6. Of course, the end of the second electrode 122 and the end of the capping layer 140 may be spaced apart by the separation distance D6.

즉, 도 6b에서는 중심(C2, 도 4)을 기준으로, 캡핑층(140)의 끝단이 반사층(132)의 끝단 보다 가깝게 형성될 수 있다. 또한, 반사층(132)과 캡핑층(140)의 끝단은 동일 선상에 위치할 수도 있다. 이는 반사층(132)의 외측면의 경우, 반사 효율에 영향을 미치는 정도가 미미하여 캡핑층(140)이 이를 덮는 것이 무의미할 수 있기 때문이다.That is, in FIG. 6B, the end of the capping layer 140 may be formed closer to the end of the reflective layer 132, based on the center C2 (FIG. 4). Additionally, the ends of the reflective layer 132 and the capping layer 140 may be located on the same line. This is because, in the case of the outer surface of the reflective layer 132, the degree of influence on reflection efficiency is minimal, so it may be meaningless to cover it with the capping layer 140.

즉, 본 발명의 실시예에서는 반사층(132)이 제 2 전극(122)을 완전히 덮도록 배치됨으로써, 반사율의 향상에 기여할 수 있다. 또한, 캡핑층(140)이 반사층(132)의 상면을 덮거나, 반사층(132) 전체를 덮도록 배치됨으로써, 반사층(132)의 보호 효과가 향상될 수 있다.That is, in the embodiment of the present invention, the reflective layer 132 is disposed to completely cover the second electrode 122, thereby contributing to improvement of reflectance. Additionally, the protection effect of the reflective layer 132 may be improved by the capping layer 140 covering the upper surface of the reflective layer 132 or the entire reflective layer 132 .

도 7은 본 발명의 실시예에 따른 반도체 패키지의 개념도이다.7 is a conceptual diagram of a semiconductor package according to an embodiment of the present invention.

반도체 소자는 패키지로 구성되어, 수지(resin)나 레지스트(resist)나 SOD 또는 SOG의 경화용으로 사용될 수 있다. 또는, 반도체 소자는 치료용이나 의료용으로 사용되거나 공기 청정기나 정수기 등의 살균에 사용될 수도 있다.Semiconductor devices are packaged and can be used for curing resin, resist, SOD, or SOG. Alternatively, semiconductor devices may be used for treatment or medical purposes, or for sterilization of air purifiers or water purifiers.

도 7을 참고하면, 반도체 소자 패키지는 홈(3)이 형성된 몸체(2), 몸체(2)에 배치되는 반도체 소자(1), 및 몸체(2)에 배치되어 반도체 소자(1)와 전기적으로 연결되는 한 쌍의 리드 프레임(5a, 5b)을 포함할 수 있다. 반도체 소자(1)는 전술한 구성을 모두 포함할 수 있다.Referring to FIG. 7, the semiconductor device package includes a body 2 in which a groove 3 is formed, a semiconductor device 1 disposed in the body 2, and a semiconductor device 1 disposed in the body 2 and electrically connected to the semiconductor device 1. It may include a pair of lead frames 5a and 5b that are connected. The semiconductor device 1 may include all of the above-described configurations.

몸체(2)는 자외선 광을 반사하는 재질 또는 코팅층을 포함할 수 있다. 몸체(2)는 복수의 층(2a, 2b, 2c, 2d, 2e)을 적층하여 형성할 수 있다. 복수의 층(2a, 2b, 2c, 2d, 2e)은 동일한 재질일 수도 있고 상이한 재질을 포함할 수도 있다.The body 2 may include a material or coating layer that reflects ultraviolet light. The body 2 can be formed by stacking a plurality of layers 2a, 2b, 2c, 2d, and 2e. The plurality of layers 2a, 2b, 2c, 2d, and 2e may be made of the same material or may include different materials.

홈(3)은 반도체 소자에서 멀어질수록 넓어지게 형성되고, 경사면에는 단차(3a)가 형성될 수 있다.The groove 3 becomes wider as it moves away from the semiconductor device, and a step 3a may be formed on the inclined surface.

투광층(4)은 홈(3)을 덮을 수 있다. 투광층(4)은 글라스 재질일 있으나, 반드시 이에 한정하지 않는다. 투광층(4)은 자외선 광을 유효하게 투과할 수 있는 재질이면 특별히 제한하지 않는다. 홈(3)의 내부는 빈 공간일 수 있다The light-transmitting layer 4 may cover the groove 3. The light transmitting layer 4 may be made of glass, but is not necessarily limited thereto. The light transmitting layer 4 is not particularly limited as long as it is made of a material that can effectively transmit ultraviolet light. The interior of the groove (3) may be empty space.

<실험예><Experimental example>

반사층reflective layer 관찰 observe

도 8a 및 도 8b는 반도체 소자 중 캡핑층의 구조를 변경하여 반사층을 관찰한 것이다.Figures 8a and 8b show the reflection layer observed by changing the structure of the capping layer in a semiconductor device.

도 8a에서는 본 발명에서 개시한 바와 같이 캡핑층을 구성하였고, 도 8b는 캡핑층 중 중간층을 다르게 하여 구성하였다. 즉, 도 8a와 도 8b는 캡핑층의 구조를 달리하여 시료를 제작하고, 이를 300℃에서 열처리한 후 광학현미경으로 관찰한 결과이다. 도 8a는 광학현미경으로 200배 확대하여 반사층을 관찰한 결과이다. 도 8b의 (a)는 광학현미경으로 200배 확대하여 반사층을 관찰한 결과이고, (b)는 1000배 확대하여 반사층을 관찰한 결과이다.In Figure 8a, the capping layer was configured as disclosed in the present invention, and in Figure 8b, the middle layer among the capping layers was configured differently. That is, Figures 8a and 8b show the results of manufacturing samples with different capping layer structures, heat-treating them at 300°C, and observing them with an optical microscope. Figure 8a is the result of observing the reflective layer with an optical microscope at 200 times magnification. Figure 8b (a) is the result of observing the reflective layer with an optical microscope at 200 times magnification, and (b) is the result of observing the reflective layer at 1000 times magnification.

보다 구체적으로, 도 8a의 경우, 제2전극/접합층/반사층/캡핑층을 ITO/Cr/Al/Ti/Ni/Ti/Ni/Au로 구성하였다. 도 8b의 경우, 제2전극/접합층/반사층/캡핑층을 ITO/Cr/Al/Ni/Ti/Ni/Au로 구성하였다. 즉, 도 8a의 경우, 캡핑층 중 반사층과 직접 접하는 층(제 1 층)을 Ti로 구성하였고, 도 8b의 경우, 캡핑층 중 반사층과 직접 접하는 층을 Ni로 구성하였다.More specifically, in the case of Figure 8a, the second electrode/joining layer/reflecting layer/capping layer was composed of ITO/Cr/Al/Ti/Ni/Ti/Ni/Au. In the case of Figure 8b, the second electrode/bonding layer/reflection layer/capping layer was composed of ITO/Cr/Al/Ni/Ti/Ni/Au. That is, in the case of FIG. 8A, the layer of the capping layer (first layer) in direct contact with the reflective layer was made of Ti, and in the case of FIG. 8B, the layer of the capping layer in direct contact with the reflective layer was made of Ni.

도 8a를 참조하면, 캡핑층의 제 1 층을 Ti로 구성하는 경우, 반사층 상에 다크 스팟이 관찰되지 않았다. 즉, 제 1 층에 의해 캡핑층의 물질들(예를 들면, Ni)이 반사층으로 확산되는 것을 방지할 수 있다. Referring to FIG. 8A, when the first layer of the capping layer was made of Ti, no dark spots were observed on the reflective layer. That is, the first layer can prevent the materials of the capping layer (eg, Ni) from diffusing into the reflective layer.

도 8b를 참조하면, 캡핑층의 제 1 층을 Ni로 구성하는 경우, 반사층 상에 다수의 다크 스팟이 관찰되었다. 즉, 제 1 층을 Ni로 형성하므로, 캡핑층에 존재하는 물질들(예를 들면, Ni)이 반사층으로 확산되어 다크 스팟(반사층으로 확산된 Ni)이 관찰됨을 알 수 있다. 특히, 도 8b의 경우, 반사층과 제 1 층(Ni)이 바로 접촉하고 있으므로, Ni의 확산이 보다 용이하게 이루어질 수 있다.Referring to Figure 8b, when the first layer of the capping layer was composed of Ni, a number of dark spots were observed on the reflective layer. That is, since the first layer is formed of Ni, it can be seen that the materials (for example, Ni) present in the capping layer diffuse into the reflective layer, and dark spots (Ni diffused into the reflective layer) are observed. In particular, in the case of FIG. 8B, since the reflective layer and the first layer (Ni) are in direct contact, Ni can be diffused more easily.

반사율 측정Reflectance measurements

표 1은 제2전극/접합층/반사층/캡핑층(제1층)을 구성하여 반사율을 측정한 것이다. 비교예1,2는 제 1 층으로 Ni이 사용되었고, 실시예1은 제 1 층으로 Ti가 사용되었다. 또한, 비교예1은 열처리 전의 반사율을 나타내고, 비교예2 및 실시예1은 열처리 후의 반사율을 나타낸다.Table 1 shows the measurement of reflectance by configuring the second electrode/bonding layer/reflection layer/capping layer (first layer). Comparative Examples 1 and 2 used Ni as the first layer, and Example 1 used Ti as the first layer. Additionally, Comparative Example 1 shows the reflectance before heat treatment, and Comparative Example 2 and Example 1 show the reflectance after heat treatment.

구조structure 반사율(%) @280nmReflectance (%) @280nm 비교예1Comparative Example 1 ITO/Cr/Al/NiITO/Cr/Al/Ni 41.241.2 비교예2(열처리)Comparative Example 2 (Heat Treatment) ITO/Cr/Al/NiITO/Cr/Al/Ni 35.735.7 실시예1(열처리)Example 1 (heat treatment) ITO/Cr/Al/TiITO/Cr/Al/Ti 49.849.8

비교예1과 비교예2를 참조하면, 동일한 재료로 구성되더라도 열처리 후에 반사율이 보다 감소하는 것을 확인할 수 있다. 이는, 열처리에 의하여 Ni의 확산이 보다 활발해질 수 있기 때문이다. 즉, 열처리 후 반사층에 보다 많은 다크 스팟이 생성되어 반사율이 감소함을 알 수 있다. 반도체 소자는 여러 공정 도중 고온 환경에 노출될 수 있으므로 열처리 후에도 적정 수준의 반사율을 확보하는 것이 중요하다.Referring to Comparative Example 1 and Comparative Example 2, it can be seen that the reflectance decreases further after heat treatment even if it is made of the same material. This is because diffusion of Ni can become more active through heat treatment. In other words, it can be seen that after heat treatment, more dark spots are created in the reflective layer and the reflectance decreases. Since semiconductor devices can be exposed to high temperature environments during various processes, it is important to secure an appropriate level of reflectivity even after heat treatment.

실시예1의 경우, 열처리 후에 측정된 반사율임에도 불구하고, 열처리 전인 비교예1의 반사율보다 높은 반사율을 보인다. 즉, 캡핑층(제 1 층)으로 Ti를 적용함으로써, 반사층의 다크 스팟의 생성을 억제하고, 향상된 반사율을 얻을 수 있다.In the case of Example 1, although the reflectance was measured after heat treatment, the reflectance was higher than that of Comparative Example 1 before heat treatment. That is, by applying Ti as the capping layer (first layer), the creation of dark spots in the reflective layer can be suppressed and improved reflectance can be obtained.

이와 같이, 본 발명의 실시예에서는 캡핑층 중, 반사층과 직접 접하는 제 1 층을 Ti로 구성할 수 있다. 본 발명은 제 1 층에 의하여 캡핑층 내의 물질들이 반사층으로 확산되는 것을 방지할 수 있다. 따라서, 반사층에 다크 스팟이 생성되는 것을 방지하여 반사율을 향상시킬 수 있다.As such, in an embodiment of the present invention, among the capping layers, the first layer in direct contact with the reflective layer may be made of Ti. The present invention can prevent substances in the capping layer from diffusing into the reflective layer by using the first layer. Therefore, the reflectance can be improved by preventing dark spots from being created in the reflective layer.

반도체 소자는 조명 시스템의 광원으로 사용되거나, 영상표시장치의 광원이나 조명장치의 광원으로 사용될 수 있다. 즉, 반도체 소자는 케이스에 배치되어 광을 제공하는 다양한 전자 디바이스에 적용될 수 있다. 예시적으로, 반도체 소자와 RGB 형광체를 혼합하여 사용하는 경우 연색성(CRI)이 우수한 백색광을 구현할 수 있다.Semiconductor devices can be used as a light source for a lighting system, a light source for an image display device, or a light source for a lighting device. In other words, the semiconductor device can be applied to various electronic devices that are placed in a case and provide light. For example, when using a mixture of semiconductor devices and RGB phosphors, white light with excellent color rendering (CRI) can be implemented.

상술한 반도체 소자는 발광소자 패키지로 구성되어, 조명 시스템의 광원으로 사용될 수 있는데, 예를 들어 영상표시장치의 광원이나 조명 장치 등의 광원으로 사용될 수 있다.The above-described semiconductor device is composed of a light-emitting device package and can be used as a light source for a lighting system. For example, it can be used as a light source for an image display device or a lighting device.

영상표시장치의 백라이트 유닛으로 사용될 때 에지 타입의 백라이트 유닛으로 사용되거나 직하 타입의 백라이트 유닛으로 사용될 수 있고, 조명 장치의 광원으로 사용될 때 등기구나 벌브 타입으로 사용될 수도 있으며, 또한 이동 단말기의 광원으로 사용될 수도 있다.When used as a backlight unit for a video display device, it can be used as an edge-type backlight unit or a direct-type backlight unit. When used as a light source for a lighting device, it can be used as a luminaire or bulb type. It can also be used as a light source for a mobile terminal. It may be possible.

발광 소자는 상술한 발광 다이오드 외에 레이저 다이오드가 있다.Light-emitting devices include laser diodes in addition to the light-emitting diodes described above.

레이저 다이오드는, 발광소자와 동일하게, 상술한 구조의 제1도전형 반도체층과 활성층 및 제2도전형 반도체층을 포함할 수 있다. 그리고, p-형의 제1 도전형 반도체와 n-형의 제2 도전형 반도체를 접합시킨 뒤 전류를 흘러주었을 때 빛이 방출되는 electro-luminescence(전계발광) 현상을 이용하나, 방출되는 광의 방향성과 위상에서 차이점이 있다. 즉, 레이저 다이오드는 여기 방출(stimulated emission)이라는 현상과 보강간섭 현상 등을 이용하여 하나의 특정한 파장(단색광, monochromatic beam)을 가지는 빛이 동일한 위상을 가지고 동일한 방향으로 방출될 수 있으며, 이러한 특성으로 인하여 광통신이나 의료용 장비 및 반도체 공정 장비 등에 사용될 수 있다.The laser diode, like the light emitting device, may include a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer of the above-described structure. In addition, the electro-luminescence phenomenon, in which light is emitted when a p-type first conductivity type semiconductor and an n-type second conductivity type semiconductor are bonded and an electric current flows, is used, but the directionality of the emitted light is different. There is a difference in phase. In other words, a laser diode can emit light with one specific wavelength (monochromatic beam) with the same phase and in the same direction by using a phenomenon called stimulated emission and constructive interference. Therefore, it can be used in optical communications, medical equipment, and semiconductor processing equipment.

수광 소자로는 빛을 검출하여 그 강도를 전기 신호로 변환하는 일종의 트랜스듀서인 광 검출기(photodetector)를 예로 들 수 있다. 이러한 광 검출기로서, 광전지(실리콘, 셀렌), 광 출력전 소자(황화 카드뮴, 셀렌화 카드뮴), 포토 다이오드(예를 들어, visible blind spectral region이나 true blind spectral region에서 피크 파장을 갖는 PD), 포토 트랜지스터, 광전자 증배관, 광전관(진공, 가스 봉입), IR(Infra-Red) 검출기 등이 있으나, 실시예는 이에 국한되지 않는다.An example of a light receiving element is a photodetector, which is a type of transducer that detects light and converts the intensity into an electrical signal. Such photodetectors include photocells (silicon, selenium), light output devices (cadmium sulfide, cadmium selenide), photodiodes (e.g., PDs with a peak wavelength in the visible blind spectral region or true blind spectral region), and photovoltaic devices (PDs). Examples include transistors, photomultiplier tubes, photoelectron tubes (vacuum, gas-encapsulated), IR (Infra-Red) detectors, etc., but embodiments are not limited thereto.

또한, 광검출기와 같은 반도체 소자는 일반적으로 광변환 효율이 우수한 직접 천이 반도체(direct bandgap semiconductor)를 이용하여 제작될 수 있다. 또는, 광검출기는 구조가 다양하여 가장 일반적인 구조로는 p-n 접합을 이용하는 pin형 광검출기와, 쇼트키접합(Schottky junction)을 이용하는 쇼트키형 광검출기와, MSM(Metal Semiconductor Metal)형 광검출기 등이 있다. Additionally, semiconductor devices such as photodetectors can generally be manufactured using direct bandgap semiconductors, which have excellent light conversion efficiency. Alternatively, photodetectors have various structures, and the most common structures include a pin-type photodetector using a p-n junction, a Schottky-type photodetector using a Schottky junction, and a MSM (Metal Semiconductor Metal) type photodetector. there is.

포토 다이오드(Photodiode)는 발광소자와 동일하게, 상술한 구조의 제1 도전형 반도체층과 활성층 및 제2도전형 반도체층을 포함할 수 있고, pn접합 또는 pin 구조로 이루어진다. 포토 다이오드는 역바이어스 혹은 제로바이어스를 가하여 동작하게 되며, 광이 포토 다이오드에 입사되면 전자와 정공이 생성되어 전류가 흐른다. 이때 전류의 크기는 포토 다이오드에 입사되는 광의 강도에 거의 비례할 수 있다.A photodiode, like a light emitting device, may include a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer of the structure described above, and may have a pn junction or pin structure. The photodiode operates by applying a reverse bias or zero bias, and when light is incident on the photodiode, electrons and holes are created and a current flows. At this time, the size of the current may be approximately proportional to the intensity of light incident on the photodiode.

광전지 또는 태양 전지(solar cell)는 포토 다이오드의 일종으로, 광을 전류로 변환할 수 있다. 태양 전지는, 발광소자와 동일하게, 상술한 구조의 제1 도전형 반도체층과 활성층 및 제2도전형 반도체층을 포함할 수 있다. A photovoltaic cell, or solar cell, is a type of photodiode that can convert light into electric current. The solar cell, like the light emitting device, may include a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer having the above-described structure.

또한, p-n 접합을 이용한 일반적인 다이오드의 정류 특성을 통하여 전자 회로의 정류기로 이용될 수도 있으며, 초고주파 회로에 적용되어 발진 회로 등에 적용될 수 있다.In addition, it can be used as a rectifier in electronic circuits through the rectification characteristics of a general diode using a p-n junction, and can be applied to ultra-high frequency circuits and oscillator circuits.

또한, 상술한 반도체 소자는 반드시 반도체로만 구현되지 않으며 경우에 따라 금속 물질을 더 포함할 수도 있다. 예를 들어, 수광 소자와 같은 반도체 소자는 Ag, Al, Au, In, Ga, N, Zn, Se, P, 또는 As 중 적어도 하나를 이용하여 구현될 수 있으며, p형이나 n형 도펀트에 의해 도핑된 반도체 물질이나 진성 반도체 물질을 이용하여 구현될 수도 있다.In addition, the above-described semiconductor device is not necessarily implemented only as a semiconductor and may further include a metal material in some cases. For example, a semiconductor device such as a light receiving device may be implemented using at least one of Ag, Al, Au, In, Ga, N, Zn, Se, P, or As, and may be implemented using a p-type or n-type dopant. It may also be implemented using doped semiconductor materials or intrinsic semiconductor materials.

이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.Although the above description focuses on the examples, this is only an example and does not limit the present invention, and those skilled in the art will be able to You will see that various variations and applications are possible. For example, each component specifically shown in the examples can be modified and implemented. And these variations and differences in application should be construed as being included in the scope of the present invention as defined in the appended claims.

100, 200; 반도체 소자 110; 발광 구조물
111; 제 1 도전형 반도체층 112; 제 2 도전형 반도체층
113; 활성층 122; 제 2 전극
132; 반사층 140; 캡핑층
141; 제 1 층 142; 제 2 층
143; 중간층 221; 제 1 전극
100, 200; semiconductor device 110; light emitting structure
111; first conductive semiconductor layer 112; Second conductive semiconductor layer
113; active layer 122; second electrode
132; reflective layer 140; capping layer
141; 1st floor 142; second floor
143; middle layer 221; first electrode

Claims (17)

제 1 도전형 반도체층, 제 2 도전형 반도체층 및 상기 제 1 도전형 반도체층과 제 2 도전형 반도체층의 사이에 배치되는 활성층을 포함하는 발광 구조물;
상기 제 1 도전형 반도체층과 전기적으로 연결되는 제 1 전극;
상기 제 2 도전형 반도체층과 전기적으로 연결되는 제 2 전극;
상기 제 2 전극 상에 배치되는 반사층; 및
상기 반사층 상에 배치되고, 복수의 층을 포함하는 캡핑층을 포함하고,
상기 캡핑층은 상기 반사층 상에 직접 배치되는 제 1 층을 포함하며, 상기 반사층의 일면 전체를 덮도록 배치되고, 상기 제 2 도전형 반도체층과 접촉하며,
상기 반사층은 상기 제2 전극의 일면 전체를 덮도록 배치되고, 상기 반사층의 이격된 양단은 상기 제2 도전형 반도체층과 접촉하고,
상기 제 1 층은 Ti를 포함하는 반도체 소자.
A light emitting structure including a first conductivity type semiconductor layer, a second conductivity type semiconductor layer, and an active layer disposed between the first conductivity type semiconductor layer and the second conductivity type semiconductor layer;
a first electrode electrically connected to the first conductive semiconductor layer;
a second electrode electrically connected to the second conductive semiconductor layer;
a reflective layer disposed on the second electrode; and
A capping layer disposed on the reflective layer and including a plurality of layers,
The capping layer includes a first layer disposed directly on the reflective layer, is disposed to cover the entire surface of the reflective layer, and is in contact with the second conductivity type semiconductor layer,
The reflective layer is disposed to cover the entire surface of the second electrode, and both ends of the reflective layer are in contact with the second conductive semiconductor layer,
A semiconductor device wherein the first layer includes Ti.
제 1 도전형 반도체층, 제 2 도전형 반도체층 및 상기 제 1 도전형 반도체층과 제 2 도전형 반도체층의 사이에 배치되는 활성층을 포함하는 발광 구조물;
상기 제 1 도전형 반도체층과 전기적으로 연결되는 제 1 전극;
상기 제 2 도전형 반도체층과 전기적으로 연결되고, ITO를 포함하는 투명전극;
상기 투명전극 상에 배치되고, Al을 포함하는 반사층; 및
상기 반사층 상에 배치되고, 복수의 층을 포함하는 캡핑층을 포함하고,
상기 캡핑층은,
상기 반사층 상에 직접 배치되고, Ti를 포함하는 제 1 층; 및 상기 제 1 층 상에 배치되고, 복수의 층을 포함하는 중간층을 포함하며, 상기 반사층의 일면 전체를 덮도록 배치되고, 상기 제 2 도전형 반도체층과 접촉하며,
상기 반사층은 상기 투명전극의 일면 전체를 덮도록 배치되고, 상기 반사층의 이격된 양단은 상기 제2 도전형 반도체층과 접촉하고,
상기 중간층은 상기 제 1 층 상에 직접 배치되고, Ni를 포함하는 제 1 중간층을 포함하고,
상기 제 1 층과 제 1 중간층의 두께 비는 1:1 내지 3:1인 반도체 소자.
A light emitting structure including a first conductivity type semiconductor layer, a second conductivity type semiconductor layer, and an active layer disposed between the first conductivity type semiconductor layer and the second conductivity type semiconductor layer;
a first electrode electrically connected to the first conductive semiconductor layer;
a transparent electrode electrically connected to the second conductive semiconductor layer and including ITO;
a reflective layer disposed on the transparent electrode and containing Al; and
A capping layer disposed on the reflective layer and including a plurality of layers,
The capping layer is,
a first layer disposed directly on the reflective layer and comprising Ti; and an intermediate layer disposed on the first layer and including a plurality of layers, disposed to cover the entire surface of the reflective layer, and in contact with the second conductivity type semiconductor layer,
The reflective layer is disposed to cover the entire surface of the transparent electrode, and both ends of the reflective layer are in contact with the second conductive semiconductor layer,
the intermediate layer is disposed directly on the first layer and includes a first intermediate layer comprising Ni,
A semiconductor device wherein the thickness ratio of the first layer and the first intermediate layer is 1:1 to 3:1.
제 1 항에 있어서,
상기 캡핑층은 1 내지 8개의 층을 포함하는 반도체 소자.
According to claim 1,
The capping layer is a semiconductor device comprising 1 to 8 layers.
제 1 항에 있어서,
상기 캡핑층은, 상기 제 1 층 상에 배치되는 제 2 층을 더 포함하고, 상기 제 2 층은 Au를 포함하는 반도체 소자.
According to claim 1,
The capping layer further includes a second layer disposed on the first layer, and the second layer includes Au.
제 4 항에 있어서
상기 제 1 층은 상기 캡핑층의 일측에 배치되고, 상기 제 2 층은 상기 캡핑층의 타측에 배치되는 반도체 소자.
In clause 4
The first layer is disposed on one side of the capping layer, and the second layer is disposed on the other side of the capping layer.
제 1 항에 있어서,
상기 캡핑층은, 상기 제 1 층 상에 배치되고, 복수의 층을 포함하는 중간층을 더 포함하는 반도체 소자.
According to claim 1,
The capping layer is disposed on the first layer and further includes an intermediate layer including a plurality of layers.
제 6 항에 있어서,
상기 중간층은 1 내지 6개의 층을 포함하는 반도체 소자.
According to claim 6,
The intermediate layer is a semiconductor device comprising 1 to 6 layers.
제 6 항에 있어서,
상기 중간층은 Ni를 포함하는 적어도 하나의 제 1 중간층을 포함하는 반도체 소자.
According to claim 6,
A semiconductor device wherein the intermediate layer includes at least one first intermediate layer containing Ni.
제 8 항에 있어서,
상기 적어도 하나의 제 1 중간층 중 하나는 상기 제 1 층 상에 직접 배치되는 반도체 소자.
According to claim 8,
A semiconductor device wherein one of the at least one first intermediate layer is disposed directly on the first layer.
제 8 항에 있어서,
상기 제 1 층과 제 1 중간층의 두께 비는 1:1 내지 3:1인 반도체 소자.
According to claim 8,
A semiconductor device wherein the thickness ratio of the first layer and the first intermediate layer is 1:1 to 3:1.
제 8 항에 있어서,
상기 중간층은 Ti를 포함하는 적어도 하나의 제 2 중간층을 더 포함하는 반도체 소자.
According to claim 8,
The semiconductor device wherein the intermediate layer further includes at least one second intermediate layer containing Ti.
제 11 항에 있어서,
상기 제 1 중간층과 제 2 중간층은 교대로 배치되는 반도체 소자.
According to claim 11,
A semiconductor device wherein the first intermediate layer and the second intermediate layer are alternately arranged.
제 11 항에 있어서,
상기 제 1 중간층과 제 2 중간층의 두께 비는 1:1 내지 1:3인 반도체 소자.
According to claim 11,
A semiconductor device wherein the thickness ratio of the first intermediate layer and the second intermediate layer is 1:1 to 1:3.
제 1 항에 있어서,
상기 제 2 전극의 중심을 기준으로, 상기 반사층의 끝단은 상기 제 2 전극의 끝단보다 더 길게 배치되는 반도체 소자.
According to claim 1,
A semiconductor device wherein, with respect to the center of the second electrode, an end of the reflective layer is disposed longer than an end of the second electrode.
제 1 항에 있어서,
상기 제 2 전극과 반사층 사이에는 접합층이 더 배치되는 반도체 소자.
According to claim 1,
A semiconductor device further comprising a bonding layer between the second electrode and the reflective layer.
제 1 항에 있어서,
상기 발광 구조물은 상기 제 2 도전형 반도체층과 활성층을 관통하여 상기 제 1 도전형 반도체층의 일부 영역까지 배치되는 복수의 리세스를 더 포함하고,
상기 제 1 전극은 상기 복수의 리세스 내부에 배치되는 반도체 소자.
According to claim 1,
The light emitting structure further includes a plurality of recesses disposed through the second conductive semiconductor layer and the active layer to a partial area of the first conductive semiconductor layer,
The first electrode is a semiconductor device disposed inside the plurality of recesses.
몸체; 및
상기 몸체에 배치되는 반도체 소자를 포함하고,
상기 반도체 소자는,
제 1 도전형 반도체층, 제 2 도전형 반도체층 및 상기 제 1 도전형 반도체층과 제 2 도전형 반도체층의 사이에 배치되는 활성층을 포함하는 발광 구조물;
상기 제 1 도전형 반도체층과 전기적으로 연결되는 제 1 전극;
상기 제 2 도전형 반도체층과 전기적으로 연결되는 제 2 전극;
상기 제 2 전극 상에 배치되는 반사층; 및
상기 반사층 상에 배치되고, 복수의 층을 포함하는 캡핑층을 포함하고,
상기 캡핑층은 상기 반사층 상에 직접 배치되는 제 1 층을 포함하며, 상기 반사층의 일면 전체를 덮도록 배치되고, 상기 제 2 도전형 반도체층과 접촉하며,
상기 반사층은 상기 제2 전극의 일면 전체를 덮도록 배치되고, 상기 반사층의 이격된 양단은 상기 제2 도전형 반도체층과 접촉하고,
상기 제 1 층은 Ti를 포함하는 반도체 소자 패키지.
body; and
Including a semiconductor element disposed in the body,
The semiconductor device is,
A light emitting structure including a first conductivity type semiconductor layer, a second conductivity type semiconductor layer, and an active layer disposed between the first conductivity type semiconductor layer and the second conductivity type semiconductor layer;
a first electrode electrically connected to the first conductive semiconductor layer;
a second electrode electrically connected to the second conductive semiconductor layer;
a reflective layer disposed on the second electrode; and
A capping layer disposed on the reflective layer and including a plurality of layers,
The capping layer includes a first layer disposed directly on the reflective layer, is disposed to cover the entire surface of the reflective layer, and is in contact with the second conductivity type semiconductor layer,
The reflective layer is disposed to cover the entire surface of the second electrode, and both ends of the reflective layer are in contact with the second conductive semiconductor layer,
A semiconductor device package wherein the first layer includes Ti.
KR1020160145902A 2016-11-03 2016-11-03 Semiconductor device and semiconductor device package including the same KR102607885B1 (en)

Priority Applications (9)

Application Number Priority Date Filing Date Title
KR1020160145902A KR102607885B1 (en) 2016-11-03 2016-11-03 Semiconductor device and semiconductor device package including the same
US16/347,010 US10847676B2 (en) 2016-11-03 2017-11-03 Semiconductor device and semiconductor device package including same
JP2019523753A JP7099726B2 (en) 2016-11-03 2017-11-03 Semiconductor devices and semiconductor device packages containing them
PCT/KR2017/012403 WO2018084631A1 (en) 2016-11-03 2017-11-03 Semiconductor device and semiconductor device package including same
CN202210379216.8A CN114725264A (en) 2016-11-03 2017-11-03 Semiconductor device and semiconductor device package including the same
CN201780068543.9A CN109923682B (en) 2016-11-03 2017-11-03 Semiconductor device and semiconductor device package including the same
EP17868255.5A EP3537486A4 (en) 2016-11-03 2017-11-03 Semiconductor device and semiconductor device package including same
CN202210379245.4A CN114725267A (en) 2016-11-03 2017-11-03 Semiconductor device and semiconductor device package including the same
JP2022101078A JP2022153366A (en) 2016-11-03 2022-06-23 Semiconductor element and semiconductor element package including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160145902A KR102607885B1 (en) 2016-11-03 2016-11-03 Semiconductor device and semiconductor device package including the same

Publications (2)

Publication Number Publication Date
KR20180049678A KR20180049678A (en) 2018-05-11
KR102607885B1 true KR102607885B1 (en) 2023-11-29

Family

ID=62185416

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160145902A KR102607885B1 (en) 2016-11-03 2016-11-03 Semiconductor device and semiconductor device package including the same

Country Status (1)

Country Link
KR (1) KR102607885B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013128008A (en) * 2011-12-16 2013-06-27 Toshiba Corp Semiconductor light-emitting device and method of manufacturing the same
WO2016129873A2 (en) 2015-02-13 2016-08-18 서울바이오시스 주식회사 Light-emitting element and light-emitting diode

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120126856A (en) * 2011-05-13 2012-11-21 삼성전자주식회사 Semiconductor light emitting diode chip and light emitting device having the same
KR101262509B1 (en) * 2011-05-27 2013-05-08 엘지이노텍 주식회사 Light emitting device, light emitting module and fabricating method for light emitting device
KR102175345B1 (en) * 2014-06-11 2020-11-06 엘지이노텍 주식회사 Light emitting device and lighting system

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013128008A (en) * 2011-12-16 2013-06-27 Toshiba Corp Semiconductor light-emitting device and method of manufacturing the same
WO2016129873A2 (en) 2015-02-13 2016-08-18 서울바이오시스 주식회사 Light-emitting element and light-emitting diode

Also Published As

Publication number Publication date
KR20180049678A (en) 2018-05-11

Similar Documents

Publication Publication Date Title
CN109997234B (en) Semiconductor element and semiconductor element package including the same
KR102568298B1 (en) Semiconductor device
JP2022153366A (en) Semiconductor element and semiconductor element package including the same
KR102564198B1 (en) Semiconductor device
KR102656815B1 (en) Smeiconductor device
US11527677B2 (en) Semiconductor device
US11075321B2 (en) Semiconductor device
CN110199398B (en) Semiconductor device and semiconductor device package including the same
KR102577859B1 (en) Semiconductor device and semiconductor device package including the same
KR102577879B1 (en) Semiconductor device and semiconductor device package including the same
KR102648472B1 (en) Semiconductor device and semiconductor device package including the same
KR102607885B1 (en) Semiconductor device and semiconductor device package including the same
KR102608517B1 (en) Semiconductor device
KR102582184B1 (en) Semiconductor device and semiconductor device package including the same
KR102656859B1 (en) Semiconductor device and semiconductor device package including the same
KR102632215B1 (en) Semiconductor device and semiconductor device package including the same
KR102688666B1 (en) Semiconductor device and semiconductor device package including the same
KR102299745B1 (en) Semiconductor device
KR102465061B1 (en) Semiconductor device
KR102619743B1 (en) Semiconductor device
KR102402917B1 (en) Semiconductor device
KR102430086B1 (en) Semiconductor device
KR102388795B1 (en) Semiconductor device and method for manufacturing semiconductor device
KR102551894B1 (en) Semiconductor device
KR102521625B1 (en) Semiconductor device

Legal Events

Date Code Title Description
N231 Notification of change of applicant
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right