KR102593571B1 - Diode complex device - Google Patents

Diode complex device Download PDF

Info

Publication number
KR102593571B1
KR102593571B1 KR1020180128917A KR20180128917A KR102593571B1 KR 102593571 B1 KR102593571 B1 KR 102593571B1 KR 1020180128917 A KR1020180128917 A KR 1020180128917A KR 20180128917 A KR20180128917 A KR 20180128917A KR 102593571 B1 KR102593571 B1 KR 102593571B1
Authority
KR
South Korea
Prior art keywords
circuit board
diode
electrode
diode package
composite device
Prior art date
Application number
KR1020180128917A
Other languages
Korean (ko)
Other versions
KR20200046998A (en
Inventor
오준석
이재욱
구유경
Original Assignee
주식회사 아모텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 아모텍 filed Critical 주식회사 아모텍
Priority to KR1020180128917A priority Critical patent/KR102593571B1/en
Publication of KR20200046998A publication Critical patent/KR20200046998A/en
Application granted granted Critical
Publication of KR102593571B1 publication Critical patent/KR102593571B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0292—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using a specific configuration of the conducting means connecting the protective devices, e.g. ESD buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10174—Diode

Abstract

다이오드 복합소자가 제공된다. 본 발명의 일 실시예에 따른 다이오드 복합소자는 실장용전극, 연결전극, 입출력전극, 및 접지전극을 포함하는 제1회로기판; 실장용전극 상에 플립칩 방식으로 실장되며, 전기적 과부하 및 정전기에 대한 보호기능을 갖는 TVS(Transient Voltage Suppressor) 다이오드 어레이를 포함하는 다이오드 패키지; 및 제1회로기판에서 다이오드 패키지가 실장된 측에 배치되며, 입출력전극 사이에 직렬 연결되도록 형성되는 저항체를 포함하고, 다이오드 패키지에 대응하는 위치에 제1관통구가 형성되며, 제1관통구에 다이오드 패키지가 매립되는 제2회로기판을 포함한다. 여기서, 제1회로기판은 인쇄회로기판(PCB)이고, 제2회로기판은 연성회로기판(FPCB)이다. A diode composite device is provided. A diode composite device according to an embodiment of the present invention includes a first circuit board including a mounting electrode, a connection electrode, an input/output electrode, and a ground electrode; A diode package that is mounted on a mounting electrode using a flip chip method and includes a TVS (Transient Voltage Suppressor) diode array that has a protection function against electrical overload and static electricity; and a resistor disposed on the side of the first circuit board on which the diode package is mounted, and formed to be connected in series between the input and output electrodes, wherein a first through-hole is formed at a position corresponding to the diode package, and at the first through-hole. It includes a second circuit board in which the diode package is embedded. Here, the first circuit board is a printed circuit board (PCB), and the second circuit board is a flexible circuit board (FPCB).

Description

다이오드 복합소자{Diode complex device}Diode complex device

본 발명은 다이오드 복합소자에 관한 것이다. The present invention relates to a diode composite device.

일반적으로, 전기적 과부하(EOS; electric overstress)는 예를 들면, 전자 디바이스의 스펙 한계를 초과하는 전압 또는 전류가 해당 디바이스에 인가된 경우 발생할 수 있는 열적 손상을 의미한다. 이는 다양한 환경에서, 돌입 전류, 또는 기동 전류 형태로 발생한다. 이때, 비정상적인 전압의 증가로 인해 시스템에 스파크(spark)가 발생하여 구성 요소와 부품, 시스템에 손상을 초래한다. In general, electrical overstress (EOS) refers to thermal damage that can occur, for example, when a voltage or current exceeding the specification limits of an electronic device is applied to the device. This occurs in the form of inrush current or starting current in various environments. At this time, a spark occurs in the system due to an abnormal increase in voltage, causing damage to components, parts, and the system.

이와 같은 전기적 과부하는 정전기 방전(ESD; Electro Static Discharge)에 비하여 상대적으로 낮은 전압이지만, 상대적으로 긴 시간 동안 인가되는 것으로, 내부회로의 절연층의 파괴를 야기할 수 있어 내부회로로의 유입을 차단하는 것이 필요하다. Although this type of electrical overload is a relatively low voltage compared to electrostatic discharge (ESD), it is applied for a relatively long time and can cause destruction of the insulating layer of the internal circuit, blocking the inflow into the internal circuit. It is necessary to do

한편, 전자 디바이스의 처리속도가 증가하면서, 고속신호라인에 발생될수 있는 노이즈를 필터링하기 위한 다양한 형태의 필터가 제공되고 있다. 그러나 일반적인 필터들은 수동소자로 이루어지기 때문에 정전기 또는 전기적 과부하에 대하여 취약하여 별도의 보호회로를 구비한다. 따라서 전기적 과부하 또는 정전기에 대한 보호기능과 함께 고속 신호라인에서 사용하는데 적합한 소자의 개발이 절실한 실정이다. Meanwhile, as the processing speed of electronic devices increases, various types of filters are being provided to filter out noise that may occur in high-speed signal lines. However, since general filters are made of passive elements, they are vulnerable to static electricity or electrical overload, so they are equipped with a separate protection circuit. Therefore, there is an urgent need to develop devices suitable for use in high-speed signal lines with protection against electrical overload or static electricity.

아울러, 종래의 전기적 과부하 또는 정전기에 대한 보호기능을 갖는 소자는 세라믹 소재를 기반으로 세라믹 공정에 의해 제작된다. 이때, 세라믹 소자를 이용하여 복합소자를 제작하기 위해서는 세라믹 소자를 절단한 후 적층을 수행하기 때문에, 대량 생산에 접합하지 않다.In addition, conventional devices having a protection function against electrical overload or static electricity are manufactured through a ceramic process based on ceramic materials. At this time, in order to manufacture a composite device using a ceramic device, the ceramic device is cut and then laminated, so it is not suitable for mass production.

또한, 전기적 과부하 또는 정전기에 대한 보호기능을 갖는 소자로서 다이오드 패키지를 이용하고 필터와 일체화하는 경우, 다이오드 패키지를 보호하기 위한 추가적인 몰딩을 수반하는데, 이는 공정상 고온을 사용하기 때문에 소자에 미치는 열 안정성이 취약하여 제품의 신뢰성 저하를 초래한다.In addition, when using a diode package as a device with a protection function against electrical overload or static electricity and integrating it with a filter, additional molding is required to protect the diode package, which reduces the thermal stability of the device due to the use of high temperatures in the process. This vulnerability causes a decrease in product reliability.

KRKR 10-2005-010299210-2005-0102992 A(1005.10.27A(1005.10.27 공개)open)

본 발명은 상기와 같은 점을 감안하여 안출한 것으로, 클램핑 전압을 감소시켜 전기적 과부하 특성을 향상시키는 동시에 필터 특성을 유지하면서도 대량 생산이 용이한 다이오드 복합소자를 제공하는데 그 목적이 있다. The present invention was conceived in consideration of the above points, and its purpose is to provide a diode composite device that can be easily mass-produced while maintaining filter characteristics while improving electrical overload characteristics by reducing the clamping voltage.

또한, 본 발명은 다이오드 패키지를 회로기판 내에 매립하여 공정상의 열 안정성 및 전기적 특성을 향상시킬 수 있는 다이오드 복합소자를 제공하는데 다른 목적이 있다. Another object of the present invention is to provide a diode composite device that can improve thermal stability and electrical characteristics during the process by embedding the diode package in a circuit board.

상술한 과제를 해결하기 위하여 본 발명은 제1회로기판, 다이오드 패키지 및 제2회로기판을 포함하는 다이오드 복합소자를 제공한다. 상기 제1회로기판은 실장용전극, 연결전극, 입출력전극, 및 접지전극을 포함한다. 상기 다이오드 패키지는 상기 실장용전극 상에 실장되며, 전기적 과부하 및 정전기에 대한 보호기능을 갖는 TVS(Transient Voltage Suppressor) 다이오드 어레이를 포함한다. 상기 제2회로기판은 상기 제1회로기판에서 상기 다이오드 패키지가 실장된 측에 배치되며, 상기 입출력전극 사이에 직렬 연결되도록 형성되는 저항체를 포함한다. 또한, 상기 제2회로기판은 상기 다이오드 패키지에 대응하는 위치에 제1관통구가 형성되며, 상기 제1관통구에 상기 다이오드 패키지가 매립된다. 여기서, 상기 제1회로기판은 인쇄회로기판(PCB)이고, 상기 제2회로기판은 연성회로기판(FPCB)이다. In order to solve the above-described problems, the present invention provides a diode composite device including a first circuit board, a diode package, and a second circuit board. The first circuit board includes a mounting electrode, a connection electrode, an input/output electrode, and a ground electrode. The diode package is mounted on the mounting electrode and includes a TVS (Transient Voltage Suppressor) diode array that has a protection function against electrical overload and static electricity. The second circuit board is disposed on the side of the first circuit board on which the diode package is mounted, and includes a resistor formed to be connected in series between the input and output electrodes. Additionally, the second circuit board has a first through-hole formed at a position corresponding to the diode package, and the diode package is embedded in the first through-hole. Here, the first circuit board is a printed circuit board (PCB), and the second circuit board is a flexible printed circuit board (FPCB).

본 발명의 바람직한 실시예에 의하면, 상기 제2회로기판의 두께는 상기 다이오드 패키지의 두께보다 크거나 같을 수 있다. According to a preferred embodiment of the present invention, the thickness of the second circuit board may be greater than or equal to the thickness of the diode package.

또한, 상기 다이오드 복합 소자는 보호층 및 접착층을 더 포함할 수 있다. 여기서, 상기 보호층은 상기 제2회로기판 및 상기 다이오드 패키지를 덮도록 배치될 수 있다. 상기 접착층은 상기 제1회로기판과 상기 제2회로기판 사이에 배치되어 상기 제1회로기판과 상기 제2회로기판을 접착할 수 있다. 또한, 상기 접착층은 상기 제1관통구에 대응하는 제2관통구가 형성될 수 있다.Additionally, the diode composite device may further include a protective layer and an adhesive layer. Here, the protective layer may be disposed to cover the second circuit board and the diode package. The adhesive layer may be disposed between the first circuit board and the second circuit board to adhere the first circuit board and the second circuit board. Additionally, the adhesive layer may be formed with a second through hole corresponding to the first through hole.

이때, 상기 실장용전극 및 상기 연결전극은 상기 제1회로기판에서 상기 다이오드 패키지가 실장되는 일면에 형성되고, 상기 입출력전극 및 상기 접지전극은 상기 제1회로기판의 타면에 형성되며, 상기 실장용전극은 배선패턴을 통하여 상기 연결전극 중 일측에 연결되고, 상기 연결전극은 비아를 통하여 상기 입출력전극 및 상기 접지전극에 연결될 수 있다.At this time, the mounting electrode and the connection electrode are formed on one side of the first circuit board on which the diode package is mounted, the input/output electrode and the ground electrode are formed on the other side of the first circuit board, and the mounting electrode is formed on the other side of the first circuit board. The electrode may be connected to one side of the connection electrode through a wiring pattern, and the connection electrode may be connected to the input/output electrode and the ground electrode through a via.

여기서, 상기 실장용전극은 상기 제1회로기판에서 상기 다이오드 패키지가 실장되는 일면의 중앙에 배치되어 상기 다이오드 패키지의 제1외부전극에 연결되는 제1실장용전극; 및 상기 제1실장용전극을 기준으로 사방으로 이격 배치되어 상기 다이오드 패키지의 제2외부전극에 각각 연결되는 제2실장용전극을 포함할 수 있다.Here, the mounting electrode includes: a first mounting electrode disposed at the center of one surface of the first circuit board on which the diode package is mounted and connected to a first external electrode of the diode package; and second mounting electrodes that are spaced apart in all directions with respect to the first mounting electrode and are respectively connected to second external electrodes of the diode package.

이때, 상기 연결전극은 상기 제1회로기판의 상기 일면의 중앙에서 제1방향의 양측에 배치되어 제1배선패턴을 통하여 상기 제1실장용전극과 연결되는 제1연결전극; 및 상기 제1연결전극을 기준으로 상기 제1방향과 직각인 제2방향의 양측으로 이격 배치되어 제2배선패턴을 통하여 상기 제2실장용전극과 연결되는 제2연결전극;을 포함할 수 있다.At this time, the connection electrode includes: a first connection electrode disposed on both sides of the center of the first surface of the first circuit board in the first direction and connected to the first mounting electrode through a first wiring pattern; and a second connection electrode disposed spaced apart from the first connection electrode on both sides in a second direction perpendicular to the first direction and connected to the second mounting electrode through a second wiring pattern. .

더욱이, 상기 접지전극은 상기 제1회로기판의 타면의 중앙에서 제1방향의 양측에 배치되며, 제1비아를 통하여 상기 제1연결전극에 연결되고, 상기 입출력전극은 상기 접지전극을 기준으로 상기 제1방향과 직각인 제2방향의 양측으로 이격 배치되며, 제2비아를 통하여 상기 제2연결전극에 연결될 수 있다.Moreover, the ground electrode is disposed on both sides of the center of the other side of the first circuit board in the first direction, and is connected to the first connection electrode through a first via, and the input/output electrode is connected to the first connection electrode with the ground electrode as the reference. It is arranged to be spaced apart on both sides of a second direction perpendicular to the first direction, and may be connected to the second connection electrode through a second via.

또한, 상기 저항체는 상기 제2회로기판에서 상기 다이오드 패키지의 반대측 일면에 형성되고, 상기 저항체는 제3비아를 통하여 상기 연결전극 및 상기 입출력전극에 연결될 수 있다.Additionally, the resistor may be formed on a surface of the second circuit board opposite the diode package, and the resistor may be connected to the connection electrode and the input/output electrode through a third via.

또한, 상기 저항체는 제3비아를 통하여 서로 대향하는 상기 입출력전극 사이를 직렬 연결하도록 직선, 나선형 또는 구불구불한 형태로 형성될 수 있다.Additionally, the resistor may be formed in a straight, spiral, or winding shape to connect the input and output electrodes facing each other in series through the third via.

또한, 상기 다이오드 패키지는 복수 개의 TVS 다이오드를 포함할 수 있다.Additionally, the diode package may include a plurality of TVS diodes.

또한, 상기 다이오드 패키지는 상기 다이오드 패키지의 일면의 중앙에 배치되어 상기 TVS 다이오드 어레이의 각 TVS 다이오드의 일측 전극이 공통으로 연결되는 제1외부전극; 및 상기 제1외부전극으로부터 사방으로 등간격으로 이격되게 배치되어 상기 TVS 다이오드의 어레이의 각 TVS 다이오드의 타측 전극이 각각 연결되는 제2외부전극;을 포함할 수 있다. 이때, 상기 다이오드 패키지는 정사각형으로 이루어질 수 있다. Additionally, the diode package includes a first external electrode disposed at the center of one side of the diode package to which one electrode of each TVS diode of the TVS diode array is commonly connected; and a second external electrode disposed at equal intervals in all directions from the first external electrode and connected to the other electrode of each TVS diode of the TVS diode array. At this time, the diode package may be square.

또한, 상기 다이오드 패키지는 상기 실장용전극 상에 플립칩 방식으로 실장될 수 있다.Additionally, the diode package may be mounted on the mounting electrode using a flip chip method.

본 발명에 의하면, 고속 신호용 필터를 PCB 소재 회로기판으로 제작함으로써, 일체로 구비되는 다이오드를 대면적 PCB 소재 회로기판 상에 일괄적으로 적층할 수 있어 대량 생산이 용이하며, 기생성분을 감소시켜 그에 따른 주파수 특성을 향상시킬 수 있다. According to the present invention, by manufacturing a high-speed signal filter with a PCB material circuit board, the diodes provided as one piece can be stacked on a large-area PCB material circuit board, making mass production easy, and parasitic components are reduced to reduce parasitic components. The frequency characteristics can be improved.

또한, 본 발명은 다이오드 패키지를 회로기판 내에 매립함으로써, 에폭시 몰딩을 위한 고온 사용이 생략되므로 제품의 열 안정성을 향상시킬 수 있는 동시에, 다이오드 패키지와 저항체의 배선 길이를 감소시키므로 전기적 특성을 향상시킬 수 있다. In addition, by embedding the diode package in the circuit board, the present invention can improve the thermal stability of the product by omitting the use of high temperatures for epoxy molding, and at the same time improve the electrical characteristics by reducing the wiring length of the diode package and the resistor. there is.

또한, 본 발명은 에폭시 몰딩이 생략되기 때문에 에폭시 몰딩시 인가된 열에 의한 소재의 수축 또는 팽창에 의해 다이오드 패키지가 회로기판으로부터 분리되는 것을 방지할 수 있고, 외부 충격에 의해 다이오드 패키지가 분리되는 현상을 감소시킬 수 있으므로 제품의 신뢰성을 향상시킬 수 있다. In addition, since epoxy molding is omitted in the present invention, it is possible to prevent the diode package from being separated from the circuit board due to shrinkage or expansion of the material due to heat applied during epoxy molding, and to prevent the diode package from being separated due to external shock. Since it can be reduced, the reliability of the product can be improved.

또한, 본 발명은 TVS 다이오드와 고속 신호용 필터를 일체화하여 TVS 다이오드에 의해 클램핑 전압을 감소시키면서도 필터의 특성을 유지함으로써, 고속 데이터 신호의 손실을 억제하는 동시에 전기적 과전압 보호 및 정전기 보호 기능을 수행할 수 있다. In addition, the present invention integrates the TVS diode and the high-speed signal filter to reduce the clamping voltage by the TVS diode while maintaining the characteristics of the filter, thereby suppressing the loss of the high-speed data signal and performing electrical overvoltage protection and static electricity protection functions. there is.

또한, 본 발명은 고속 신호라인용 필터가 복수로 형성된 대면적 PCB 소재 회로기판 상에 TVS 다이오드 어레이 패키지를 플립칩 방식으로 실장함으로써, 단일 패키지를 용이하게 구현할 수 있는 동시에 제조 효율을 향상시킬 수 있다. In addition, the present invention can easily implement a single package and improve manufacturing efficiency by mounting the TVS diode array package using a flip chip method on a large-area PCB material circuit board on which a plurality of high-speed signal line filters are formed. .

또한, 본 발명은 TVS 다이오드 어레이 패키지가 매립된 대면적 PCB 소재 회로기판을 일괄적으로 제작한 후 절단하여 단위소자를 형성함으로써, 단위소자의 상부 평탄도를 균일하게 구현할 수 있어 제조 공정에서 다이오드 복합소자의 픽업성을 향상시킬 수 있다. In addition, the present invention manufactures a large-area PCB material circuit board with an embedded TVS diode array package in batches and then cuts it to form unit devices, so that the top flatness of the unit devices can be uniformly implemented, making it possible to achieve diode composite in the manufacturing process. The pickup performance of the device can be improved.

또한, 본 발명은 복수 개의 TVS 다이오드를 하나의 어레이 패키지로 구성함으로써, 외부전극 사이의 간격을 증가시킬 수 있어 고속 신호라인에 대한 잡음을 감소시킬 수 있다. In addition, the present invention configures a plurality of TVS diodes into one array package, thereby increasing the gap between external electrodes and reducing noise on the high-speed signal line.

또한, 본 발명은 TVS 다이오드 어레이가 정사각형으로 이루어지고, 각각의 TVS 다이오드의 타측에 공통으로 연결되는 제2외부전극을 중심으로 각 TVS 다이오드의 일측에 각각 연결되는 복수개의 제1외부전극을 대칭으로 배치함으로써, 다이오드 패키지의 실장시 정렬이 90도 틀어진 경우에도 정상적인 연결이 가능하여 정렬을 위한 부가수단이 필요없어 제조의 효율을 향상시키고 제품의 신뢰성을 확보할 수 있다.In addition, in the present invention, the TVS diode array is formed in a square shape, and a plurality of first external electrodes each connected to one side of each TVS diode are symmetrically centered around a second external electrode commonly connected to the other side of each TVS diode. By arranging them, normal connection is possible even when the alignment of the diode package is 90 degrees off, eliminating the need for additional means for alignment, improving manufacturing efficiency and ensuring product reliability.

도 1은 본 발명의 일 실시예에 따른 다이오드 복합소자를 나타낸 사시도,
도 2는 도 1의 분해사시도,
도 3은 도 2에서 접지전극을 따라 절단한 분해사시도,
도 4는 도 2에서 제1회로기판과 다이오드 패키지의 연결 관계를 도시한 분해 사시도,
도 5는 도 2의 제2회로기판의 사시도,
도 6은 도 2의 접착층의 사시도,
도 7은 도 2의 다이오드 패키지의 사시도,
도 8은 도 2의 등가회로도, 그리고,
도 9는 본 발명의 일 실시예에 따른 다이오드 복합소자의 주파수 특성을 도시한 그래프이다. 1 is a perspective view showing a diode composite device according to an embodiment of the present invention;
Figure 2 is an exploded perspective view of Figure 1;
Figure 3 is an exploded perspective view cut along the ground electrode in Figure 2;
Figure 4 is an exploded perspective view showing the connection relationship between the first circuit board and the diode package in Figure 2;
Figure 5 is a perspective view of the second circuit board of Figure 2;
Figure 6 is a perspective view of the adhesive layer of Figure 2;
Figure 7 is a perspective view of the diode package of Figure 2;
Figure 8 is an equivalent circuit diagram of Figure 2, and
Figure 9 is a graph showing the frequency characteristics of a diode composite device according to an embodiment of the present invention.

이하, 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조부호를 부가한다.Hereinafter, with reference to the attached drawings, embodiments of the present invention will be described in detail so that those skilled in the art can easily implement the present invention. The present invention may be implemented in many different forms and is not limited to the embodiments described herein. In order to clearly explain the present invention in the drawings, parts not related to the description are omitted, and identical or similar components are given the same reference numerals throughout the specification.

본 발명에 따른 다이오드 복합소자(100)는 도 1 내지 도 7에 도시된 바와 같이, 회로기판(110) 및 다이오드 패키지(120)를 포함한다. The diode composite device 100 according to the present invention includes a circuit board 110 and a diode package 120, as shown in FIGS. 1 to 7.

상기 다이오드 복합소자(100)는 고속 신호라인용 보호소자로서, LVDS(Low voltage differential signaling), HDMI(High Definition Multimedia Interface), USB(Universal Serial Bus), 및 V-by-one HS(Video by one High Speed) 중 어느 하나의 신호라인용 보호소자일 수 있다. 그러나 다이오드 복합소자(100)는 이에 한정되지 않고, 다양한 종류의 고속신호라인용 보호소자일 수 있다.The diode composite device 100 is a protection device for high-speed signal lines, such as LVDS (Low voltage differential signaling), HDMI (High Definition Multimedia Interface), USB (Universal Serial Bus), and V-by-one HS (Video by one) It can be a protection device for one of the signal lines (High Speed). However, the diode composite device 100 is not limited to this and may be various types of protection devices for high-speed signal lines.

여기서, 상기 다이오드 복합소자(100)는 상술한 바와 같은 신호라인 상에 배치될 수 있다. 일례로, 상기 다이오드 복합소자(100)는 회로기판의 접지에 연결될 수 있다.Here, the diode composite device 100 may be placed on the signal line as described above. For example, the diode composite device 100 may be connected to the ground of the circuit board.

회로기판(110)은 상술한 바와 같은 고속 신호의 필터기능을 갖는 필터부를 포함할 수 있다. 일례로, 회로기판(110)은 저항체를 포함할 수 있다.The circuit board 110 may include a filter unit having a filter function for high-speed signals as described above. For example, the circuit board 110 may include a resistor.

여기서, 회로기판(110)은 제1회로기판(110-1) 및 제2회로기판(110-2)을 포함할 수 있다. 이때, 제1회로기판(110-1)은 단단한(rigid) 성질을 가질 수 있다. 일례로, 제1회로기판(110-1)은 인쇄회로기판(PCB)일 수 있다. 인쇄회로기판(PCB)은 FR_1, FR_4, XPC, 테프론, CEM_1, 및 CEM_3을 포함할 수 있다. Here, the circuit board 110 may include a first circuit board 110-1 and a second circuit board 110-2. At this time, the first circuit board 110-1 may have rigid properties. For example, the first circuit board 110-1 may be a printed circuit board (PCB). Printed circuit boards (PCBs) may include FR_1, FR_4, XPC, Teflon, CEM_1, and CEM_3.

제2회로기판(110-2)은 연성을 가질 수 있다. 일례로 제2회로기판(110-2)은 연성회로기판(FPCB)일 수 있다. The second circuit board 110-2 may be flexible. For example, the second circuit board 110-2 may be a flexible printed circuit board (FPCB).

여기서, 제1회로기판(110-1)은 다이오드 패키지(120)를 실장하기 위한 기판으로서, 실장용전극, 연결전극, 입출력전극 및 접지전극을 포함할 수 있다. 제2회로기판(110-2)은 필터부로서 저항체를 포함할 수 있다. 이러한 제2회로기판(110-2)은 제1회로기판(110-1)에서 다이오드 패키지(120)가 실장된 측에 배치될 수 있다. 즉, 제2회로기판(110-2)은 도 1 내지 도 3에서 제1회로기판(110-1)의 상측에 배치될 수 있다.Here, the first circuit board 110-1 is a board for mounting the diode package 120, and may include a mounting electrode, a connection electrode, an input/output electrode, and a ground electrode. The second circuit board 110-2 may include a resistor as a filter unit. This second circuit board 110-2 may be placed on the side of the first circuit board 110-1 where the diode package 120 is mounted. That is, the second circuit board 110-2 may be disposed above the first circuit board 110-1 in FIGS. 1 to 3.

이때, 제2회로기판(110-2)은 다이오드 패키지(120)에 대응하는 위치에 제1관통구(110-2a)가 형성될 수 있다. 여기서, 제1관통구(110-2a)에 다이오드 패키지(120)가 매립될 수 있다. At this time, the second circuit board 110-2 may have a first through hole 110-2a formed at a position corresponding to the diode package 120. Here, the diode package 120 may be buried in the first through hole 110-2a.

즉, 다이오드 패키지(120)는 제1회로기판(110-1) 상에 실장되며, 그 위에 제2회로기판(110-2)이 배치될 수 있다. 여기서, 다이오드 패키지(120)는 제2회로기판(110-2)의 제1관통구(110-2a)에 매립될 수 있다.That is, the diode package 120 is mounted on the first circuit board 110-1, and the second circuit board 110-2 may be placed thereon. Here, the diode package 120 may be embedded in the first through hole 110-2a of the second circuit board 110-2.

이에 의해, 다이오드 패키지(120)를 보호하기 위한 에폭시 몰딩이 생략되고 따라서 고온의 사용이 배제되므로 제품의 열 안정성을 향상시킬 수 있다. 더욱이, 에폭시 몰딩시 인가된 열에 의한 소재의 수축 또는 팽창에 의해 다이오드 패키지(120)가 회로기판(110)으로부터 분리되는 것을 방지할 수 있다. As a result, epoxy molding to protect the diode package 120 is omitted and thus the use of high temperatures is eliminated, thereby improving the thermal stability of the product. Furthermore, it is possible to prevent the diode package 120 from being separated from the circuit board 110 due to shrinkage or expansion of the material due to heat applied during epoxy molding.

또한, 다이오드 패키지(120)가 회로기판(110) 내에 매립되기 때문에 외부의 충격에 의해 다이오드 패키지(120)가 회로기판(110)으로부터 분리되는 현상을 감소시킬 수 있으므로 제품의 신뢰성을 향상시킬 수 있다. In addition, since the diode package 120 is embedded within the circuit board 110, the phenomenon of the diode package 120 being separated from the circuit board 110 due to external shock can be reduced, thereby improving product reliability. .

또한, 회로기판(110)을 PCB 소재 회로기판으로 제작함으로써, 대면적 회로기판으로 제작할 수 있고, 다이오드 패키지(120)를 대면적 PCB 소재 회로기판 상에 일괄적으로 적층할 수 있으므로 대량 생산이 용이할 수 있다. In addition, by manufacturing the circuit board 110 with a PCB material circuit board, it can be manufactured as a large-area circuit board, and the diode package 120 can be laminated on a large-area PCB material circuit board in batches, making mass production easy. can do.

또한, PCB 소재는 세라믹 소재에 비하여 유전율이 낮기 때문에 그에 형성되는 기생 커패시턴스도 낮은 값을 갖는다. 따라서 회로기판(110)에 의해 형성되는 기생성분을 감소시킬 수 있으므로 주파수 특성을 향상시킬 수 있다. Additionally, because the PCB material has a lower dielectric constant than the ceramic material, the parasitic capacitance formed thereon also has a low value. Therefore, parasitic components formed by the circuit board 110 can be reduced, and thus frequency characteristics can be improved.

다이오드 패키지(120)는 전기적 과부하(EOS) 및 정전기(ESD)에 대한 보호기능을 갖는 보호부를 포함할 수 있다. 일례로, 상기 보호부는 TVS 다이오드 어레이를 포함할 수 있다. 여기서, TVS 다이오드 어레이는 복수 개의 TVS 다이오드를 포함할 수 있다. 즉, 다이오드 패키지(120)는 복수 개의 TVS 다이오드를 포함할 수 있다.The diode package 120 may include a protection unit having a protection function against electrical overload (EOS) and electrostatic discharge (ESD). For example, the protection unit may include a TVS diode array. Here, the TVS diode array may include a plurality of TVS diodes. That is, the diode package 120 may include a plurality of TVS diodes.

이와 같이, TVS 다이오드를 필터부와 일체로 형성함으로써, 필터부의 특성을 유지함과 동시에 클램핑 전압을 감소시켜 서지특성과 같은 내성을 향상시킬 수 있다. In this way, by forming the TVS diode integrally with the filter unit, it is possible to maintain the characteristics of the filter unit and at the same time reduce the clamping voltage to improve resistance such as surge characteristics.

이때, 다이오드 패키지(120)는 회로기판(110) 상에 플립칩 방식으로 실장된다. 즉, 다이오드 패키지(120)를 회로기판(110) 상에 플립칩 방식으로 실장함으로써, 다이오드 복합소자(100)를 단일 패키지로 용이하게 구현할 수 있는 동시에 제조 효율을 향상시킬 수 있다. At this time, the diode package 120 is mounted on the circuit board 110 using a flip chip method. That is, by mounting the diode package 120 on the circuit board 110 using a flip chip method, the diode composite device 100 can be easily implemented as a single package and at the same time, manufacturing efficiency can be improved.

이에 의해, TVS 다이오드 어레이 패키지가 실장된 대면적 PCB 소재 회로기판을 일괄적으로 제작한 후 절단하여 단위소자를 형성함으로써, 세라믹 공정에 비하여 단위소자의 상부 평탄도를 균일하게 구현할 수 있어 제조 공정에서 다이오드 복합소자의 픽업성을 향상시킬 수 있다. As a result, the large-area PCB material circuit board on which the TVS diode array package is mounted is manufactured in batches and then cut to form unit devices. Compared to the ceramic process, the upper flatness of the unit devices can be realized more uniformly, reducing the manufacturing process. The pickup performance of diode composite devices can be improved.

즉, 세라믹 공정의 경우, 몰딩 공정이 요구된다. 이때, 먼저 회로기판(110)가 단위소자로 절단된 후에 회로기판(110) 상에 다이오드 패키지(120)를 실장하기 때문에, 몰딩 공정은 단위소자에 적용된다. 여기서, 단위소자의 면적이 작기 때문에, 몰딩부는 단위소자의 중앙 부분이 테두리 부분에 비하여 볼록하게 형성되므로 단위소자의 상부는 평탄도가 불량하게 된다. That is, in the case of a ceramic process, a molding process is required. At this time, since the circuit board 110 is first cut into unit elements and then the diode package 120 is mounted on the circuit board 110, the molding process is applied to the unit elements. Here, because the area of the unit element is small, the central part of the molding part is formed to be more convex than the edge part of the unit element, so that the upper part of the unit element has poor flatness.

그러나 본 실시예와 같이 몰딩을 생략할 수 있고 또한 보호층(102)이 제2회로기판(110-2) 및 다이오드 패키지(120)를 덮도록 배치되기 때문에, 대면적 회로기판으로 제조된 다이오드 복합소자(100)를 절단함으로써 단위소자의 상부는 균일한 평탄도를 확보할 수 있다.However, since molding can be omitted as in the present embodiment and the protective layer 102 is arranged to cover the second circuit board 110-2 and the diode package 120, the diode composite manufactured from a large-area circuit board By cutting the device 100, the upper part of the unit device can ensure uniform flatness.

다이오드 복합소자(100)는 접착층(101) 및 보호층(102)을 더 포함할 수 있다.The diode composite device 100 may further include an adhesive layer 101 and a protective layer 102.

도 1 내지 도 3에 도시된 바와 같이, 접착층(101)은 제1회로기판(110-1)과 제2회로기판(110-2) 사이에 배치될 수 있다. 이때, 접착층(101)은 제1회로기판(110-1)과 제2회로기판(110-2)을 접착할 수 있다.As shown in FIGS. 1 to 3 , the adhesive layer 101 may be disposed between the first circuit board 110-1 and the second circuit board 110-2. At this time, the adhesive layer 101 may adhere the first circuit board 110-1 and the second circuit board 110-2.

여기서, 접착층(101)은 제1관통구(110-2a)에 대응하는 제2관통구(101a)가 형성될 수 있다. 즉, 제2관통구(101a)는 다이오드 패키지(120)가 매립될 수 있도록 제1회로기판(110-1)의 제1관통구(110-2a)과 동일한 형상으로 형성될 수 있다.Here, the adhesive layer 101 may be formed with a second through-hole (101a) corresponding to the first through-hole (110-2a). That is, the second through-hole 101a may be formed in the same shape as the first through-hole 110-2a of the first circuit board 110-1 so that the diode package 120 can be embedded.

보호층(102)은 제2회로기판(110-2) 및 다이오드 패키지(120)를 덮도록 배치될 수 있다. 여기서, 보호층(102)은 보호재료로 이루어지며 판 형상으로 형성될 수 있다. 이때, 보호층(102)은 제2회로기판(110-2) 및 다이오드 패키지(120)와 결합되도록 그 접합면에 접착물질이 도포될 수 있다.The protective layer 102 may be disposed to cover the second circuit board 110-2 and the diode package 120. Here, the protective layer 102 is made of a protective material and may be formed in a plate shape. At this time, an adhesive material may be applied to the bonding surface of the protective layer 102 to be combined with the second circuit board 110-2 and the diode package 120.

이에 의해, 다이오드 복합소자(100)는 몰딩 공정이 필요없이 판상의 보호층(102)이 회로기판(110) 및 다이오드 패키지(120)의 상부에 배치되므로 상부의 평탄도를 균일하게 구현할 수 있다.As a result, the diode composite device 100 can achieve uniform upper flatness because the plate-shaped protective layer 102 is disposed on the upper part of the circuit board 110 and the diode package 120 without the need for a molding process.

이하, 다이오드 복합소자(100)의 패키지 구성에 따른 실시예를 보다 상세하게 설명한다. Hereinafter, embodiments according to the package configuration of the diode composite device 100 will be described in more detail.

도 2 및 도 3에 도시된 바와 같이, 제1회로기판(110-1)은 한 쌍의 접지전극(115c,115d), 복수 개의 입출력전극(111c~114c,111d~114d), 제1실장용전극(118), 복수 개의 제2실장용전극(117a~117d), 한 쌍의 제1연결전극(115a,115b), 복수 개의 제2연결전극(111a~114a,111b~114b), 제1배선패턴(116), 및 복수 개의 제2배선패턴(119a~119d)을 포함할 수 있다. 제2회로기판(110-2)은 복수 개의 저항체(111g~114g)를 포함한다. As shown in FIGS. 2 and 3, the first circuit board 110-1 includes a pair of ground electrodes 115c and 115d, a plurality of input and output electrodes 111c to 114c and 111d to 114d, and a first mounting electrode. Electrode 118, a plurality of second mounting electrodes (117a ~ 117d), a pair of first connection electrodes (115a, 115b), a plurality of second connection electrodes (111a ~ 114a, 111b ~ 114b), first wiring It may include a pattern 116 and a plurality of second wiring patterns 119a to 119d. The second circuit board 110-2 includes a plurality of resistors (111g to 114g).

여기서, 제1회로기판(110-1) 및 제2회로기판(110-2)는 제1비아(111f~114f), 제2비아(115f) 및 제3비아(111e~115e)를 통하여 전기적으로 연결될 수 있다. 이때, 제1회로기판(110-1)에 형성된 제1비아(111f~114f) 및 제2비아(115f)와 제2회로기판(110-2)에 형성된 제3비아(111e~115e)는 접착층(101)에 형성되는 제4비아(111h~115h)를 통하여 연결될 수 있다. Here, the first circuit board 110-1 and the second circuit board 110-2 are electrically connected through the first vias 111f to 114f, the second vias 115f, and the third vias 111e to 115e. can be connected At this time, the first vias (111f ~ 114f) and the second vias (115f) formed on the first circuit board (110-1) and the third vias (111e ~ 115e) formed on the second circuit board (110-2) are adhesive layers. It can be connected through the fourth via (111h to 115h) formed at (101).

즉, 제1비아(111f~114f), 제2비아(115f), 제3비아(111e~115e) 및 제4비아(111h~115h)는 일체로 형성되어 제1연결전극(115a,115b), 제2연결전극(111a~114a,111b~114b), 저항체(111g~114g)의 양단, 제3연결전극(115g), 입출력전극(111c~114c,111c~114d) 및 접지전극(115c,115d)을 전기적으로 연결할 수 있다.That is, the first vias (111f to 114f), the second vias (115f), the third vias (111e to 115e) and the fourth vias (111h to 115h) are formed integrally to form the first connection electrodes 115a and 115b, Second connection electrodes (111a~114a, 111b~114b), both ends of the resistor (111g~114g), third connection electrode (115g), input/output electrodes (111c~114c, 111c~114d), and ground electrodes (115c, 115d) can be electrically connected.

이때, 제2회로기판(110-2)의 두께는 다이오드 패키지(120)의 두께보다 크거나 같을 수 있다. 따라서 다이오드 패키지(120)는 제1회로기판(110-1)에 실장되고 제2회로기판(110-2)의 제1관통구(110-2a) 및 접착층(101)의 제2관통구(101a)에 매립될 수 있다.At this time, the thickness of the second circuit board 110-2 may be greater than or equal to the thickness of the diode package 120. Therefore, the diode package 120 is mounted on the first circuit board 110-1, and the first through hole 110-2a of the second circuit board 110-2 and the second through hole 101a of the adhesive layer 101 ) can be landfilled.

여기서, 제1회로기판(110-1)은 인쇄회로기판(PCB)로 구성되고, 제2회로기판(110-2)는 연성인쇄회로기판(FPCB)로 구성되기 때문에, 제1회로기판(110-1)의 두께는 제2회로기판(110-2)의 두께보다 클 수 있다. Here, the first circuit board 110-1 is composed of a printed circuit board (PCB), and the second circuit board 110-2 is composed of a flexible printed circuit board (FPCB), so the first circuit board 110 The thickness of -1) may be greater than the thickness of the second circuit board 110-2.

이때, 저항체(111g~114g)는 제3비아(111e~115e)을 통하여 제1회로기판(110-1)의 다이오드 패키지(120)와 연결되기 때문에, 제2회로기판(110-2)이 제1회로기판(110-1)의 하측에 배치되는 경우에 비하여 다이오드 패키지(120)와 저항체(111g~114g)의 배선 길이를 감소시킬 수 있다. At this time, since the resistors (111g to 114g) are connected to the diode package 120 of the first circuit board (110-1) through the third vias (111e to 115e), the second circuit board (110-2) is the first circuit board (110-2). Compared to the case where it is disposed on the lower side of the circuit board 110-1, the wiring length of the diode package 120 and the resistors 111g to 114g can be reduced.

즉, 제2회로기판(110-2)에 형성되는 제3비아(111e~115e)의 길이는 제1회로기판(110-1)에 형성되는 제1비아(111f~114f) 또는 제2비아(115f)의 길이보다 짧다. 따라서 본 발명과 같이, 저항체(111g~114g)에 형성된 제2회로기판(110-2)이 제1회로기판(110-1)의 상측에 배치되는 경우는, 제1회로기판(110-1)의 하측에 배치되는 경우에 비하여, 다이오드 패키지(120)와 저항체(111g~114g)의 전체 배선 길이를 감소시킬 수 있다.That is, the length of the third vias 111e to 115e formed on the second circuit board 110-2 is the same as that of the first vias 111f to 114f or the second vias (111f to 114f) formed on the first circuit board 110-1. It is shorter than the length of 115f). Therefore, as in the present invention, when the second circuit board 110-2 formed on the resistors 111g to 114g is disposed above the first circuit board 110-1, the first circuit board 110-1 Compared to the case where it is disposed below, the total wiring length of the diode package 120 and the resistors 111g to 114g can be reduced.

이에 의해, 배선에 의해 형성되는 기생 인덕턴스가 감소하므로 고속 신호의 왜곡도 감소할 수 있다. 따라서 다이오드 복합소자(100)는 전기적 특성을 향상시킬 수 있다. As a result, the parasitic inductance formed by the wiring is reduced, and thus the distortion of the high-speed signal can be reduced. Therefore, the diode composite device 100 can improve electrical characteristics.

도 4를 참조하면, 한 쌍의 접지전극(115c,115d)은 제1회로기판(110-1)의 실장면(도 4의 하면)의 중앙에 제1방향(도 4에서 제1회로기판(110-1)의 폭방향)의 양측에 배치될 수 있다. 여기서, 접지전극(115c,115d)은 다이오드 복합소자(100)가 고속 신호라인 상에 배치되는 경우, 회로기판의 접지에 연결된다. Referring to FIG. 4, a pair of ground electrodes 115c and 115d are positioned in the center of the mounting surface (lower surface of FIG. 4) of the first circuit board 110-1 in a first direction (the first circuit board in FIG. 4). It can be placed on both sides of the width direction of 110-1). Here, the ground electrodes 115c and 115d are connected to the ground of the circuit board when the diode composite device 100 is disposed on a high-speed signal line.

복수 개의 입출력전극(111c~114c,111d~114d)은 접지전극(115c,115d)을 기준으로 제1방향과 직각인 제2방향(도 4에서 제1회로기판(110-1)의 길이방향)의 양측으로 이격 배치될 수 있다. 여기서, 복수 개의 입출력전극(111c~114c,111d~114d)은 다이오드 복합소자(100)가 고속 신호라인 상에 배치되는 경우, 고속 신호라인에 연결된다. A plurality of input/output electrodes (111c to 114c, 111d to 114d) are disposed in a second direction (longitudinal direction of the first circuit board 110-1 in FIG. 4) perpendicular to the first direction with respect to the ground electrodes (115c, 115d). Can be placed spaced apart on both sides. Here, the plurality of input/output electrodes 111c to 114c and 111d to 114d are connected to the high-speed signal line when the diode composite device 100 is disposed on the high-speed signal line.

제1실장용전극(118)은 다이오드 패키지(120)가 실장되는 면(도 4의 상면)의 실질적으로 정중앙에 배치될 수 있다. 즉, 제1실장용전극(118)은 제1회로기판(110-1)의 상면에서 제1방향 및 제2방향 각각에 대하여 중앙에 배치될 수 있다. 여기서, 제1실장용전극(118)은 다이오드 패키지(120)의 제1외부전극(122)이 연결될 수 있다.The first mounting electrode 118 may be disposed substantially at the center of the surface on which the diode package 120 is mounted (top surface in FIG. 4). That is, the first mounting electrode 118 may be disposed at the center of the top surface of the first circuit board 110-1 in each of the first and second directions. Here, the first mounting electrode 118 may be connected to the first external electrode 122 of the diode package 120.

복수 개의 제2실장용전극(117a~117d)은 제1실장용전극(118)을 기준으로 사방으로 이격 배치될 수 있다. 즉, 복수 개의 제2실장용전극(117a~117d)은 제1실장용전극(118)을 중심으로 제1방향 및 제2방향으로 각각 대칭으로 배치될 수 있다. 이때, 제2실장용전극(117a~117d)은 제1실장용전극(118)을 중심으로 일정거리에 이격되어 사각형을 이루는 꼭지점에 배치될 수 있다. 여기서, 제2실장용전극(117a~117d)은 다이오드 패키지(120)의 제2외부전극(121a~121d)이 각각 연결될 수 있다.The plurality of second mounting electrodes 117a to 117d may be spaced apart in all directions with respect to the first mounting electrode 118. That is, the plurality of second mounting electrodes 117a to 117d may be symmetrically arranged in the first direction and the second direction, respectively, with the first mounting electrode 118 as the center. At this time, the second mounting electrodes 117a to 117d may be spaced apart from the first mounting electrode 118 at a certain distance and placed at the vertices of a square. Here, the second mounting electrodes 117a to 117d may be connected to the second external electrodes 121a to 121d of the diode package 120, respectively.

이에 의해, 다이오드 패키지(120)가 제1회로기판(110-1)의 중앙에 실장되기 때문에, 제1회로기판(110-1) 상에 실장되는 다이오드 패키지(120)를 보호층(102)으로 덮는 경우에 다이오드 복합소자(100)의 전체 패키지의 평탄도를 균일하게 구현할 수 있다. 따라서 다이오드 복합소자(100)를 전자 장치의 회로 기판에 실장하는 제조 공정에서 다이오드 복합소자(100)의 픽업성을 향상시킬 수 있다.As a result, since the diode package 120 is mounted in the center of the first circuit board 110-1, the diode package 120 mounted on the first circuit board 110-1 is covered with the protective layer 102. In the case of covering, the flatness of the entire package of the diode composite device 100 can be achieved uniformly. Therefore, the pickup performance of the diode composite device 100 can be improved in the manufacturing process of mounting the diode composite device 100 on the circuit board of an electronic device.

한 쌍의 제1연결전극(115a,115b)은 다이오드 패키지(120)가 실장되는 면(도 4의 상면)의 중앙에서 제1방향의 양측에 배치될 수 있다. 즉, 한 쌍의 제1연결전극(115a,115b)은 접지전극(115c,115d)과 대향하는 위치에 배치될 수 있다. 여기서, 한 쌍의 제1연결전극(115a,115b)은 제2비아(115f)를 통하여 접지전극(115c,115d)과 전기적으로 각각 연결될 수 있다.A pair of first connection electrodes 115a and 115b may be disposed on both sides in the first direction from the center of the surface on which the diode package 120 is mounted (top surface in FIG. 4). That is, the pair of first connection electrodes 115a and 115b may be disposed at positions opposite to the ground electrodes 115c and 115d. Here, the pair of first connection electrodes 115a and 115b may be electrically connected to the ground electrodes 115c and 115d through the second via 115f, respectively.

복수 개의 제2연결전극(111a~114a,111b~114b)은 제1연결전극(115a,115b)을 기준으로 제1방향과 직각인 제2방향의 양측으로 이격 배치될 수 있다. 즉, 복수 개의 제2연결전극(111a~114a,111b~114b)은 입출력전극(111c~114c,111d~114d)과 대향하는 위치에 배치될 수 있다. 여기서, 복수 개의 제2연결전극(111a~114a,111b~114b)은 제1비아(111f~114f)을 통하여 입출력전극(111c~114c,111d~114d)과 전기적으로 각각 연결될 수 있다.The plurality of second connection electrodes 111a to 114a and 111b to 114b may be spaced apart on both sides of the first connection electrodes 115a and 115b in a second direction perpendicular to the first direction. That is, the plurality of second connection electrodes 111a to 114a and 111b to 114b may be disposed at positions opposite to the input and output electrodes 111c to 114c and 111d to 114d. Here, the plurality of second connection electrodes 111a to 114a and 111b to 114b may be electrically connected to the input and output electrodes 111c to 114c and 111d to 114d through first vias 111f to 114f, respectively.

제1배선패턴(116)은 한 쌍의 제1연결전극(115a,115b)과 한 쌍의 제1실장용전극(118)을 각각 연결할 수 있다. 여기서, 제1배선패턴(116)은 제1실장용전극(118)을 경유하여 한 쌍의 제1연결전극(115a,115b) 사이를 연결할 수 있다.The first wiring pattern 116 may connect a pair of first connection electrodes 115a and 115b and a pair of first mounting electrodes 118, respectively. Here, the first wiring pattern 116 may connect a pair of first connection electrodes 115a and 115b via the first mounting electrode 118.

복수 개의 제2배선패턴(119a~119d)은 제1회로기판(110-1)의 일측에 형성된 복수 개의 제2연결전극(111a~114a)과 복수 개의 제2실장용전극(117a~117d)을 각각 연결할 수 있다. 여기서, 복수 개의 제2배선패턴(119a~119d)은 제1배선패턴(116)을 기준으로 대칭으로 배치될 수 있다.The plurality of second wiring patterns 119a to 119d includes a plurality of second connection electrodes 111a to 114a and a plurality of second mounting electrodes 117a to 117d formed on one side of the first circuit board 110-1. Each can be connected. Here, the plurality of second wiring patterns 119a to 119d may be arranged symmetrically with respect to the first wiring pattern 116.

도 5를 참조하면, 복수 개의 저항체(111g~114g)는 제2회로기판(110-2)에서 다이오드 패키지(120)의 반대측 일면에 형성될 수 있다.Referring to FIG. 5 , a plurality of resistors 111g to 114g may be formed on one side of the second circuit board 110-2 opposite the diode package 120.

복수 개의 저항체(111g~114g)는 제2회로기판(110-2)의 제2방향으로 형성될 수 있다. 복수 개의 저항체(111g~114g)는 그 양측이 제3비아(111e~114e)를 통하여 제2연결전극(111a~114a,111b~114b)에 각각 연결될 수 있다. 이때, 복수 개의 저항체(111g~114g)는 제1비아(111f~114f)을 통하여 입출력전극(111c~114c,111d~114d)에 각각 연결될 수 있다. 여기서, 제3비아(111e~114e)는 입출력전극(111c~114c,111d~114d) 및 제2연결전극(111a~114a,111b~114b)에 대응하는 위치에 형성될 수 있다. A plurality of resistors 111g to 114g may be formed in the second direction of the second circuit board 110-2. Both sides of the plurality of resistors 111g to 114g may be connected to the second connection electrodes 111a to 114a and 111b to 114b through third vias 111e to 114e, respectively. At this time, the plurality of resistors 111g to 114g may be respectively connected to the input and output electrodes 111c to 114c and 111d to 114d through the first vias 111f to 114f. Here, the third vias 111e to 114e may be formed at positions corresponding to the input and output electrodes 111c to 114c and 111d to 114d and the second connection electrodes 111a to 114a and 111b to 114b.

이에 의해, 입출력전극(111c~114c,111d~114d)과 제2연결전극(111a~114a,111b~114b)은 전기적으로 각각 연결될 수 있다. 결과적으로, 복수 개의 저항체(111g~114g)는 입출력전극(111c~114c,111d~114d) 사이를 연결할 수 있다. 즉, 복수 개의 저항체(111g~114g)는 입출력전극(111c~114c,111c~114d) 사이에 직렬 연결되도록 형성될 수 있다.As a result, the input/output electrodes (111c to 114c, 111d to 114d) and the second connection electrodes (111a to 114a, 111b to 114b) can be electrically connected to each other. As a result, a plurality of resistors (111g to 114g) can be connected between the input and output electrodes (111c to 114c and 111d to 114d). That is, a plurality of resistors 111g to 114g may be formed to be connected in series between the input and output electrodes 111c to 114c and 111c to 114d.

이때, 복수 개의 저항체(111g~114g)는 직선으로 형성될 수 있지만 이에 한정되지 않고, 다양한 형태로 형성될 수 있다. 일례로, 복수 개의 저항체(111g~114g)는 제3비아(111e~114e) 사이에서 나선형 또는 구불구불한 형태로 형성될 수 있다. 여기서, 구불구불한 형태는 제3비아(111e~114e) 사이의 직선 거리를 벗어나는 반복적인 패턴을 의미한다.At this time, the plurality of resistors (111g to 114g) may be formed in a straight line, but are not limited to this and may be formed in various shapes. For example, the plurality of resistors 111g to 114g may be formed in a spiral or winding shape between the third vias 111e to 114e. Here, the serpentine shape means a repetitive pattern that deviates from the straight line distance between the third vias 111e to 114e.

제3연결전극(115g)은 제1연결전극(115a,115b) 및 접지전극(115c,115d)에 대응하는 위치에 형성될 수 있다. 여기서, 제3연결전극(115g)은 제3비아(115e)를 통하여 제1연결전극(115a,115b)에 연결되고, 제2비아(115f)를 통하여 접지전극(115c,115d)에 연결될 수 있다.The third connection electrode 115g may be formed at a position corresponding to the first connection electrodes 115a and 115b and the ground electrodes 115c and 115d. Here, the third connection electrode 115g may be connected to the first connection electrodes 115a and 115b through the third via 115e, and may be connected to the ground electrodes 115c and 115d through the second via 115f. .

이때, 제3연결전극(115g) 및 제3비아(115e)는 생략될 수도 있지만, 제1회로기판(110-1) 및 제2회로기판(110-2)에 걸쳐 비아들을 일괄적으로 형성하도록 비아형성 공정을 단순화하기 위한 것이다. At this time, the third connection electrode 115g and the third via 115e may be omitted, but the vias are formed uniformly across the first circuit board 110-1 and the second circuit board 110-2. This is to simplify the via formation process.

제2회로기판(110-2)의 양측에 형성된 제3연결전극(115g) 사이에는 제1관통구(110-2a)가 형성될 수 있다. 여기서, 제1관통구(110-2a)는 다이오드 패키지(120)를 매립하기 위한 것으로 다이오드 패키지(120)의 외형과 동일한 형상으로 형성될 수 있다. 일례로, 제1관통구(110-2a)는 사각형상으로 형성될 수 있다.A first through hole 110-2a may be formed between the third connection electrodes 115g formed on both sides of the second circuit board 110-2. Here, the first through hole 110-2a is for burying the diode package 120 and may be formed to have the same external shape as the diode package 120. For example, the first through hole 110-2a may be formed in a square shape.

도 6을 참조하면, 접착층(101)은 제1비아(111f~114f), 제2비아(115f) 및 제3비아(111e~115e)에 대응하는 위치에 제4비아(111h~115h)가 형성될 수 있다. Referring to FIG. 6, the adhesive layer 101 has fourth vias (111h to 115h) formed at positions corresponding to the first vias (111f to 114f), second vias (115f), and third vias (111e to 115e). It can be.

제4비아(111h~115h)는 제1비아(111f~114f) 및 제2비아(115f)와 제3비아(111e~115e)를 연결하기 위한 것이다. 즉, 제1비아(111f~114f) 및 제2비아(115f), 제3비아(111e~115e) 및 제4비아(111h~115h)는 제1회로기판(110-1) 및 제2회로기판(110-2)의 위치별로 각각 일체로 형성될 수 있다. The fourth via (111h to 115h) is for connecting the first via (111f to 114f), the second via (115f), and the third via (111e to 115e). That is, the first vias (111f to 114f), the second vias (115f), the third vias (111e to 115e) and the fourth vias (111h to 115h) are connected to the first circuit board (110-1) and the second circuit board. Each position of (110-2) may be formed integrally.

여기서, 제4비아(111h~115h)는 접착층(101)에 형성된 관통홀을 통하여 형성될 수 있다. 즉, 제4비아(111h~115h)는 접착층(101)에 형성된 관통홀의 내측면을 도전성 물질로 코팅하거나 관통홀 전체를 도전성 물질로 채움으로써 형성될 수 있다. Here, the fourth via (111h to 115h) may be formed through a through hole formed in the adhesive layer 101. That is, the fourth via (111h to 115h) may be formed by coating the inner surface of the through hole formed in the adhesive layer 101 with a conductive material or filling the entire through hole with a conductive material.

또한, 접착층(101)은 그 중앙에 제2관통구(101a)가 형성될 수 있다. 제2관통구(101a)는 제2회로기판(110-2)의 제1관통구(110-2a)에 대응하는 위치에 형성될 수 있다. 또한, 제2관통구(101a)는 제1관통구(110-2a)의 형상과 동일한 형상으로 형성될 수 있다.Additionally, the adhesive layer 101 may have a second through hole 101a formed in its center. The second through-hole 101a may be formed at a position corresponding to the first through-hole 110-2a of the second circuit board 110-2. Additionally, the second through-hole 101a may be formed in the same shape as the first through-hole 110-2a.

도 7에 도시된 바와 같이, 다이오드 패키지(120)는 일면에 복수 개의 외부전극(121a~121d,122)을 구비할 수 있다. 즉, 다이오드 패키지(120)는 제1회로기판(110-1)에 실장되는 면(도 7에서 하면)에 복수 개의 외부전극(121a~121d,122)을 구비할 수 있다. As shown in FIG. 7, the diode package 120 may be provided with a plurality of external electrodes 121a to 121d and 122 on one surface. That is, the diode package 120 may be provided with a plurality of external electrodes 121a to 121d and 122 on the surface (lower surface in FIG. 7) mounted on the first circuit board 110-1.

제1외부전극(122)은 다이오드 패키지(120)의 일면의 정중앙에 배치될 수 있다. 즉, 제1외부전극(122)은 다이오드 패키지(120)의 하면에서 가로방향 및 세로방향 각각에 대하여 중앙에 배치될 수 있다. 여기서, 제1외부전극(122)은 다이오드 패키지(120)의 TVS 다이오드 어레이의 각 TVS 다이오드의 일측 전극이 공통으로 연결될 수 있다.The first external electrode 122 may be disposed at the exact center of one side of the diode package 120. That is, the first external electrode 122 may be disposed at the center of the lower surface of the diode package 120 in the horizontal and vertical directions, respectively. Here, the first external electrode 122 may be connected to one electrode of each TVS diode of the TVS diode array of the diode package 120 in common.

복수 개의 제2외부전극(121a~121d)은 제1외부전극(122)을 기준으로 사방으로 이격 배치될 수 있다. 즉, 복수 개의 제2외부전극(121a~121d)은 제1외부전극(122)을 중심으로 가로방향 및 세로방향으로 각각 대칭으로 배치될 수 있다. 이때, 제2외부전극(121a~121d)은 제1외부전극(122)을 중심으로 일정거리 이격되어 사각형을 이루는 꼭지점에 배치될 수 있다. 여기서, 복수 개의 제1외부전극(121a~221d)은 다이오드 패키지(120)의 TVS 다이오드 어레이의 어느 하나의 TVS 다이오드의 타측 전극이 각각 연결될 수 있다.The plurality of second external electrodes 121a to 121d may be spaced apart in all directions with respect to the first external electrode 122. That is, the plurality of second external electrodes 121a to 121d may be symmetrically arranged in the horizontal and vertical directions, respectively, with the first external electrode 122 as the center. At this time, the second external electrodes 121a to 121d may be spaced a certain distance apart from the first external electrode 122 and placed at the vertices of a square. Here, the plurality of first external electrodes 121a to 221d may be connected to the other electrode of one TVS diode of the TVS diode array of the diode package 120, respectively.

이때, 다이오드 패키지(120)는 제1외부전극(122)과 어느 하나의 복수 개의 제2외부전극(121a~121d) 사이에 각각의 TVS 다이오드가 형성될 수 있다. 이에 의해, 외부전극(121a~121d,122)들 사이의 간격을 증가시킬 수 있으므로 고속 신호라인에 대하여 상호간의 간섭을 억제할 수 있다. 즉, 복수 개의 제2외부전극(121a~121d) 사이의 상호간섭이 억제되어 고속 신호라인에 대한 잡음을 감소시킬 수 있다. At this time, in the diode package 120, each TVS diode may be formed between the first external electrode 122 and one of the plurality of second external electrodes 121a to 121d. As a result, the distance between the external electrodes 121a to 121d and 122 can be increased, thereby suppressing mutual interference with the high-speed signal line. That is, mutual interference between the plurality of second external electrodes 121a to 121d is suppressed, thereby reducing noise on the high-speed signal line.

여기서, 다이오드 패키지(120)는 정사각형으로 이루어질 수 있다. 이때, 복수 개의 제2외부전극(121a~121d)이 제1외부전극(122)을 중심으로 대칭으로 배치되기 때문에 다이오드 패키지(120)를 제1회로기판(110-1)에 실장할 때, 다이오드 패키지(120)의 정렬이 90도 틀어진 경우에도 복수 개의 제2외부전극(121a~121d)은 복수 개의 제2실장용전극(117a~117d)에 대응하여 배치될 수 있다. 따라서 다이오드 패키지(120)의 정렬을 위한 부가수단이 필요없어 제조 효율을 향상시킬 수 있을 뿐만 아니라 실장시 다이오드 패키지(120)가 오정렬되는 경우에도 제1회로기판(110-1) 및 다이오드 패키지(120)가 정상적으로 연결되어 제품의 신뢰성을 확보할 수 있다.Here, the diode package 120 may be formed in a square shape. At this time, since the plurality of second external electrodes 121a to 121d are symmetrically arranged around the first external electrode 122, when the diode package 120 is mounted on the first circuit board 110-1, the diode Even when the alignment of the package 120 is off by 90 degrees, the plurality of second external electrodes 121a to 121d can be arranged to correspond to the plurality of second mounting electrodes 117a to 117d. Therefore, not only can manufacturing efficiency be improved by eliminating the need for additional means for aligning the diode package 120, but even if the diode package 120 is misaligned during mounting, the first circuit board 110-1 and the diode package 120 ) is connected properly to ensure the reliability of the product.

이때, 제1회로기판(110-1) 상에 다이오드 패키지(120)가 플립칩 방식으로 실장됨으로써, 다이오드 패키지(120)에 포함된 각각의 TVS 다이오드는 복수 개의 외부전극(121a~121d,122)을 통하여 일측의 한 쌍의 입출력전극(111c,112c)과 접지전극(115c,115d) 사이, 및 타측의 한 쌍의 입출력전극(113c,114c)과 접지전극(115c,115d) 사이에 각각 연결될 수 있다.At this time, the diode package 120 is mounted on the first circuit board 110-1 using a flip chip method, so that each TVS diode included in the diode package 120 has a plurality of external electrodes 121a to 121d, 122. Through this, it can be connected between a pair of input/output electrodes (111c, 112c) and the ground electrodes (115c, 115d) on one side, and between a pair of input/output electrodes (113c, 114c) and the ground electrodes (115c, 115d) on the other side, respectively. there is.

도 8에 도시된 바와 같이, 다이오드 복합소자(100)는 입출력전극(c1,c2,c4,c5,c6,c7,c9,c10) 사이에 저항체 및 TVS 다이오드의 등가회로로 나타낼 수 있다. 여기서, 입출력전극(c9,c10)과 접지전극(c3,c6), 및 입출력전극(c6,c7)과 접지전극(c3,c6) 각각의 사이에서 TVS 다이오드가 연결될 수 있다. 이때, 입출력전극(c6,c7,c9,c10)은 입력단으로서, TVS 다이오드를 통하여 접지전극(c3,c6)에 연결됨으로써, 다이오드 복합소자(100)의 클램핑 전압을 감소시킬 수 있다.As shown in FIG. 8, the diode composite device 100 can be represented as an equivalent circuit of a resistor and a TVS diode between input and output electrodes (c1, c2, c4, c5, c6, c7, c9, c10). Here, a TVS diode may be connected between the input/output electrodes (c9, c10) and the ground electrodes (c3, c6), and the input/output electrodes (c6, c7) and the ground electrodes (c3, c6). At this time, the input and output electrodes (c6, c7, c9, and c10) are input terminals and are connected to the ground electrodes (c3, c6) through TVS diodes, thereby reducing the clamping voltage of the diode composite device 100.

또한, 입출력전극(c1,c2,c4,c5,c6,c7,c9,c10) 사이의 저항체에 의해, 다이오드 복합소자(100)는 고속 신호에 대하여 신호의 감쇠를 최소화할 수 있는 동시에 전기적 과부하(EOS) 및 정전기(ESD)의 보호기능을 제공할 수 있다.In addition, by the resistor between the input and output electrodes (c1, c2, c4, c5, c6, c7, c9, c10), the diode composite device 100 can minimize signal attenuation for high-speed signals and at the same time reduce electrical overload ( It can provide protection against EOS) and electrostatic discharge (ESD).

도 9를 참조하면, 본 실시예에 따른 PCB 소재 기반의 다이오드 복합소자(100)는 세라믹 기반의 다이오드 복합소자(비교예)에 비하여 고주파수에서의 특성이 우수할 수 있다. 즉, PCB 소재는 세라믹 소재에 비하여 유전율이 낮기 때문에 그에 형성되는 기생 커패시턴스도 낮은 값을 갖는다. 또한, 저항체(111g~114g)와 다이오드 패키지(120) 사이의 배선 길이가 비교적 작기 때문에 그에 의해 형성되는 기생 인덕턴스도 낮은 값을 갖는다. 따라서 회로기판(110)에 의해 형성되는 기생성분을 감소시킬 수 있고 주파수 대역이 증가하므로 고주파 대역에서의 주파수 특성을 향상시킬 수 있다. Referring to FIG. 9, the PCB material-based diode composite device 100 according to this embodiment may have superior characteristics at high frequencies compared to the ceramic-based diode composite device (comparative example). In other words, since the PCB material has a lower dielectric constant than the ceramic material, the parasitic capacitance formed thereon also has a low value. Additionally, since the wiring length between the resistors 111g to 114g and the diode package 120 is relatively small, the parasitic inductance formed thereby also has a low value. Accordingly, the parasitic components formed by the circuit board 110 can be reduced, and the frequency band is increased, so the frequency characteristics in the high frequency band can be improved.

이상에서 본 발명의 일 실시예에 대하여 설명하였으나, 본 발명의 사상은 본 명세서에 제시되는 실시 예에 제한되지 아니하며, 본 발명의 사상을 이해하는 당업자는 동일한 사상의 범위 내에서, 구성요소의 부가, 변경, 삭제, 추가 등에 의해서 다른 실시 예를 용이하게 제안할 수 있을 것이나, 이 또한 본 발명의 사상범위 내에 든다고 할 것이다.Although one embodiment of the present invention has been described above, the spirit of the present invention is not limited to the embodiment presented in the present specification, and those skilled in the art who understand the spirit of the present invention can add components within the scope of the same spirit. , other embodiments can be easily proposed by change, deletion, addition, etc., but this will also be said to be within the scope of the present invention.

100 : 다이오드 복합소자
101 : 접착층 101a : 제2관통구
102 : 보호층 110 : 회로기판
110-1 : 제1회로기판 110-2 : 제2회로기판
110-2a : 제1관통구 120 : 다이오드 패키지
111a~114a,111b~114b: 제2연결전극 111c~114c,111d~114d: 입출력전극
111e~115e : 제3비아 111f~114f : 제1비아
111g~114g : 저항체 111h~115h : 제4비아
115a,115b : 제1연결전극 115c,115d : 접지전극
115f : 제2비아 115g : 제3연결전극
116 : 제1배선패턴 117a~117d : 제2실장용전극
118 : 제1실장용전극 119a~119d : 제2배선패턴
121a~121d : 제2외부전극 122 : 제1외부전극100: Diode composite device
101: Adhesive layer 101a: Second penetration hole
102: protective layer 110: circuit board
110-1: first circuit board 110-2: second circuit board
110-2a: First through hole 120: Diode package
111a~114a, 111b~114b: Second connection electrode 111c~114c, 111d~114d: Input/output electrode
111e~115e: 3rd via 111f~114f: 1st via
111g~114g: Resistor 111h~115h: 4th via
115a, 115b: first connection electrode 115c, 115d: ground electrode
115f: second via 115g: third connection electrode
116: first wiring pattern 117a~117d: second mounting electrode
118: first mounting electrode 119a~119d: second wiring pattern
121a~121d: second external electrode 122: first external electrode

Claims (13)

신호라인용 보호소자로 작용하도록 신호라인 상에 배치되는 다이오드 복합소자로서,
실장용전극과, 연결전극과, 상기 신호라인에 전기적으로 연결되기 위한 입출력전극과, 접지에 전기적으로 연결되기 위한 접지전극을 각각 포함하는 제1회로기판;
상기 실장용전극 상에 실장되며, 전기적 과부하 및 정전기에 대한 보호기능을 갖는 TVS(Transient Voltage Suppressor) 다이오드 어레이를 포함하는 다이오드 패키지;
상기 제1회로기판에서 상기 다이오드 패키지가 실장된 측에 배치되며 상기 입출력전극 사이에 직렬 연결되도록 형성되어 상기 신호라인의 신호에 대한 필터기능을 가지는 필터부로 작용하는 저항체를 포함하고 상기 다이오드 패키지에 대응하는 위치에 제1관통구가 형성되며 상기 제1관통구에 상기 다이오드 패키지가 매립되는 제2회로기판; 및
상기 제2회로기판 및 상기 다이오드 패키지를 덮도록 배치되는 판 형상의 보호층;을 포함하고,
상기 제1회로기판은 상기 제2회로기판 보다 단단한 재질로 구현된 인쇄회로기판(PCB)이고,
상기 제2회로기판은 연성회로기판(FPCB)이며,
상기 매립을 통해 다이오드 패키지를 보호하기 위한 몰딩이 생략된 다이오드 복합소자.A diode composite element placed on a signal line to act as a protective device for the signal line,
a first circuit board each including a mounting electrode, a connection electrode, an input/output electrode for being electrically connected to the signal line, and a ground electrode for being electrically connected to the ground;
a diode package mounted on the mounting electrode and including a TVS (Transient Voltage Suppressor) diode array having a protection function against electrical overload and static electricity;
A resistor disposed on the side of the first circuit board on which the diode package is mounted and formed to be connected in series between the input and output electrodes to act as a filter unit having a filter function for the signal of the signal line, corresponding to the diode package. a second circuit board having a first through hole formed at a position where the diode package is embedded in the first through hole; and
It includes a plate-shaped protective layer disposed to cover the second circuit board and the diode package,
The first circuit board is a printed circuit board (PCB) made of a harder material than the second circuit board,
The second circuit board is a flexible printed circuit board (FPCB),
A diode composite device in which molding to protect the diode package is omitted through the embedding. 제1항에 있어서,
상기 제2회로기판의 두께는 상기 다이오드 패키지의 두께보다 크거나 같은 다이오드 복합소자.According to paragraph 1,
A diode composite device wherein the thickness of the second circuit board is greater than or equal to the thickness of the diode package. 제1항에 있어서,
상기 제1회로기판과 상기 제2회로기판 사이에 배치되어 상기 제1회로기판과 상기 제2회로기판을 접착하며, 상기 제1관통구에 대응하는 제2관통구가 형성되는 접착층을 더 포함하는 다이오드 복합소자.According to paragraph 1,
It is disposed between the first circuit board and the second circuit board to adhere the first circuit board and the second circuit board, and further includes an adhesive layer in which a second through hole corresponding to the first through hole is formed. Diode composite device. 제1항에 있어서,
상기 실장용전극 및 상기 연결전극은 상기 제1회로기판에서 상기 다이오드 패키지가 실장되는 일면에 형성되고,
상기 입출력전극 및 상기 접지전극은 상기 제1회로기판의 타면에 형성되며,
상기 실장용전극은 배선패턴을 통하여 상기 연결전극 중 일측에 연결되고,
상기 연결전극은 비아를 통하여 상기 입출력전극 및 상기 접지전극에 연결되는 다이오드 복합소자.According to paragraph 1,
The mounting electrode and the connection electrode are formed on one surface of the first circuit board on which the diode package is mounted,
The input/output electrode and the ground electrode are formed on the other side of the first circuit board,
The mounting electrode is connected to one side of the connection electrode through a wiring pattern,
The connection electrode is a diode composite device connected to the input/output electrode and the ground electrode through a via. 제1항에 있어서, 상기 실장용전극은,
상기 제1회로기판에서 상기 다이오드 패키지가 실장되는 일면의 중앙에 배치되어 상기 다이오드 패키지의 제1외부전극에 연결되는 제1실장용전극; 및
상기 제1실장용전극을 기준으로 사방으로 이격 배치되어 상기 다이오드 패키지의 제2외부전극에 각각 연결되는 제2실장용전극을 포함하는 다이오드 복합소자.The method of claim 1, wherein the mounting electrode is:
a first mounting electrode disposed at the center of one surface of the first circuit board on which the diode package is mounted and connected to a first external electrode of the diode package; and
A diode composite device including second mounting electrodes spaced apart in all directions with respect to the first mounting electrode and respectively connected to second external electrodes of the diode package. 제5항에 있어서, 상기 연결전극은,
상기 제1회로기판의 상기 일면의 중앙에서 제1방향의 양측에 배치되어 제1배선패턴을 통하여 상기 제1실장용전극과 연결되는 제1연결전극; 및
상기 제1연결전극을 기준으로 상기 제1방향과 직각인 제2방향의 양측으로 이격 배치되어 제2배선패턴을 통하여 상기 제2실장용전극과 연결되는 제2연결전극;을 포함하는 다이오드 복합소자.The method of claim 5, wherein the connection electrode is:
a first connection electrode disposed on both sides of the center of the first surface of the first circuit board in a first direction and connected to the first mounting electrode through a first wiring pattern; and
A diode composite device comprising a second connection electrode disposed spaced apart from the first connection electrode on both sides in a second direction perpendicular to the first direction and connected to the second mounting electrode through a second wiring pattern. . 제6항에 있어서,
상기 접지전극은 상기 제1회로기판의 타면의 중앙에서 제1방향의 양측에 배치되며, 제1비아를 통하여 상기 제1연결전극에 연결되고,
상기 입출력전극은 상기 접지전극을 기준으로 상기 제1방향과 직각인 제2방향의 양측으로 이격 배치되며, 제2비아를 통하여 상기 제2연결전극에 연결되는 다이오드 복합소자.According to clause 6,
The ground electrode is disposed on both sides of the center of the other side of the first circuit board in the first direction and is connected to the first connection electrode through a first via,
The input and output electrodes are spaced apart from each other in a second direction perpendicular to the first direction with respect to the ground electrode, and are connected to the second connection electrode through a second via. 제1항에 있어서,
상기 저항체는 상기 제2회로기판에서 상기 다이오드 패키지의 반대측 일면에 형성되고,
상기 저항체는 제3비아를 통하여 상기 연결전극 및 상기 입출력전극에 연결되는 다이오드 복합소자.According to paragraph 1,
The resistor is formed on a surface of the second circuit board opposite the diode package,
The resistor is a diode composite device connected to the connection electrode and the input/output electrode through a third via. 제1항에 있어서,
상기 저항체는 제3비아를 통하여 서로 대향하는 상기 입출력전극 사이를 직렬 연결하도록 직선, 나선형 또는 구불구불한 형태로 형성되는 다이오드 복합소자.According to paragraph 1,
A diode composite device in which the resistor is formed in a straight, spiral, or curved shape to connect the input and output electrodes facing each other in series through a third via. 제1항에 있어서,
상기 다이오드 패키지는 복수 개의 TVS 다이오드를 포함하는 다이오드 복합소자.According to paragraph 1,
The diode package is a diode composite device including a plurality of TVS diodes. 제1항에 있어서, 상기 다이오드 패키지는,
상기 다이오드 패키지의 일면의 중앙에 배치되어 상기 TVS 다이오드 어레이의 각 TVS 다이오드의 일측 전극이 공통으로 연결되는 제1외부전극; 및
상기 제1외부전극으로부터 사방으로 등간격으로 이격되게 배치되어 상기 TVS 다이오드의 어레이의 각 TVS 다이오드의 타측 전극이 각각 연결되는 제2외부전극;을 포함하는 다이오드 복합소자.The method of claim 1, wherein the diode package is:
a first external electrode disposed at the center of one side of the diode package to which one electrode of each TVS diode of the TVS diode array is commonly connected; and
A diode composite device comprising a second external electrode disposed at equal intervals in all directions from the first external electrode and connected to the other electrode of each TVS diode of the TVS diode array. 제11항에 있어서,
상기 다이오드 패키지는 정사각형으로 이루어진 다이오드 복합소자.According to clause 11,
The diode package is a diode composite device made of a square shape. 제1항에 있어서,
상기 다이오드 패키지는 상기 실장용전극 상에 플립칩 방식으로 실장되는 다이오드 복합소자.According to paragraph 1,
The diode package is a diode composite device mounted on the mounting electrode using a flip chip method.
KR1020180128917A 2018-10-26 2018-10-26 Diode complex device KR102593571B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180128917A KR102593571B1 (en) 2018-10-26 2018-10-26 Diode complex device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180128917A KR102593571B1 (en) 2018-10-26 2018-10-26 Diode complex device

Publications (2)

Publication Number Publication Date
KR20200046998A KR20200046998A (en) 2020-05-07
KR102593571B1 true KR102593571B1 (en) 2023-10-24

Family

ID=70733855

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180128917A KR102593571B1 (en) 2018-10-26 2018-10-26 Diode complex device

Country Status (1)

Country Link
KR (1) KR102593571B1 (en)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030080642A (en) * 2002-04-10 2003-10-17 삼성전기주식회사 A Method for Fabricating Ceramic Chip Packages
KR20050102992A (en) 2004-04-23 2005-10-27 주식회사 팬택앤큐리텔 Speaker capable of isolating noise and protecting electro-static discharge
KR101973613B1 (en) * 2012-09-13 2019-04-29 엘지이노텍 주식회사 Light emitting device and lighting system
KR102105634B1 (en) * 2013-10-02 2020-04-28 에스케이하이닉스 주식회사 Metallic interconnection having reliable bonding structure, integrated circuit, integrated circuit package and method of fabricating thereof
US20170236790A1 (en) * 2016-02-12 2017-08-17 Semtech Corporation Semiconductor Device on Leadframe with Integrated Passive Component
KR20180016451A (en) * 2018-01-30 2018-02-14 삼성전기주식회사 Connection structure of circuit substrate

Also Published As

Publication number Publication date
KR20200046998A (en) 2020-05-07

Similar Documents

Publication Publication Date Title
US7741709B2 (en) Embedded type multifunctional integrated structure for integrating protection components and method for manufacturing the same
US8865480B2 (en) Circuit protection device and method of manufacturing the same
KR20150135909A (en) Composite electronic component, manufacturing method thereof, board for mounting the same and packing unit thereof
WO2019098316A1 (en) High-frequency module
US10916938B2 (en) ESD-protective surface-mount composite component
WO2014132939A1 (en) Semiconductor device
US9907180B2 (en) Multilayer electronic device and manufacturing method therefor
KR102127809B1 (en) Composite electronic component, manufacturing method thereof, board for mounting the same and packing unit thereof
US10855074B2 (en) Filter component having ESD protection function
KR20170074590A (en) Common mode filter
US9974185B2 (en) Component-embedded substrate
US20130250528A1 (en) Circuit module
JP6102770B2 (en) High frequency module
KR102593571B1 (en) Diode complex device
US8803653B2 (en) Over-current protection device
KR102085654B1 (en) Diode complex device and method for manufacturing the same
KR20020007391A (en) Energy conditioning circuit assembly
KR100730231B1 (en) Semiconductor device
CN209249442U (en) ESD protective device and signal transmission line
KR102127810B1 (en) Composite electronic component, manufacturing method thereof, board for mounting the same and packing unit thereof
JP6256575B2 (en) High frequency module
US9826632B2 (en) Substrate structure and the process manufacturing the same
KR101872596B1 (en) Composite electronic component
US20210399084A1 (en) Electronic component module
KR100926725B1 (en) Abnormal voltage protection device of electronic circuit and manufacturing method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant