KR102587586B1 - 3차원 플래시 메모리 및 그 제조 방법 - Google Patents

3차원 플래시 메모리 및 그 제조 방법 Download PDF

Info

Publication number
KR102587586B1
KR102587586B1 KR1020210126289A KR20210126289A KR102587586B1 KR 102587586 B1 KR102587586 B1 KR 102587586B1 KR 1020210126289 A KR1020210126289 A KR 1020210126289A KR 20210126289 A KR20210126289 A KR 20210126289A KR 102587586 B1 KR102587586 B1 KR 102587586B1
Authority
KR
South Korea
Prior art keywords
layer
insulating film
gate electrode
sio
air gap
Prior art date
Application number
KR1020210126289A
Other languages
English (en)
Other versions
KR20230043430A (ko
Inventor
박준영
정우진
Original Assignee
충북대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 충북대학교 산학협력단 filed Critical 충북대학교 산학협력단
Priority to KR1020210126289A priority Critical patent/KR102587586B1/ko
Publication of KR20230043430A publication Critical patent/KR20230043430A/ko
Application granted granted Critical
Publication of KR102587586B1 publication Critical patent/KR102587586B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/025—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in signal lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing

Landscapes

  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

3차원 플래시 메모리 및 그 제조 방법이 개시된다. 본 발명의 실시예에 따른 3차원 플래시 메모리의 제조 방법은, 기판 상에 채널층을 형성하는 단계와, 상기 채널층의 양방에, 전하 트랩층을 가지는 복수의 게이트 전극층 및 복수의 절연막층을 교대로 적층시켜, 수직 적층체를 형성하는 단계, 및 상기 수직 적층체를 구성하는 복수의 절연막층 각각의 내부에 에어갭(air gap)이 형성되도록 각각의 절연막층에 선정된 처리를 실시하는 단계를 포함한다.

Description

3차원 플래시 메모리 및 그 제조 방법{3D FLASH MEMORY AND MANUFACTURING METHOD THEREOF}
본 발명은 동작 전압의 간섭을 개선하기 위한 3차원 플래시 메모리 및 그 제조 방법에 연관되며, 보다 특정하게는 층간 절연층의 내부에 형성한 에어갭을 통한 메모리 셀 간 동작 전압의 간섭 현상 개선에 연관된다.
비휘발성 메모리인 플래시 메모리 셀은, 게이트 전극인 워드라인(Word Line, WL)에 양의 전압이 인가됨에 따라, 전하 트랩층이라고 하는 ONO 게이트 절연막층에 전자를 저장하는 원리로 동작하게 된다.
이러한 셀 구조의 플래시 메모리에서는 특정 워드라인에 양의 전압을 인가 시, 의도하지 않은 인접 워드라인에도 유사한 양의 전압이 인가되는 셀 간 간섭 현상이 발생될 수 있다.
특히 메모리셀이 3차원으로 적층되는 3D 플래시 메모리에서는, 메모리셀이 2차원으로 적층되는 2D 플래시 메모리에 비해 셀 간 간섭 현상이 심화되고 있어, 3D-NAND 플래시 메모리의 집적화를 저해하는 요인이 되고 있다.
이에 따라 플래시 메모리 셀의 성능과 신뢰성에 영향을 미치는 셀 간 간섭을 효과적으로 개선할 수 있는 셀 구조의 3D 플래시 메모리의 개발이 요구된다.
본 발명의 실시예는 게이트 전극층의 워드라인과 그에 인접한 워드라인 사이에 존재하는 절연층 내부에 일정 부피의 에어갭(air gap)을 마련하여, 상기 에어갭을 통해 셀 간 간섭을 개선할 수 있는 셀 구조의 3D 플래시 메모리를 제작하는 것을 목적으로 한다.
본 발명의 실시예에 따른 3차원 플래시 메모리의 제조 방법은, 기판 상에 채널층을 형성하는 단계와, 상기 채널층의 양방에, 전하 트랩층을 가지는 복수의 게이트 전극층 및 복수의 절연막층을 교대로 적층시켜, 수직 적층체를 형성하는 단계, 및 상기 수직 적층체를 구성하는 복수의 절연막층 각각의 내부에 에어갭이 형성되도록 각각의 절연막층에 선정된 처리를 실시하는 단계를 포함할 수 있다.
또한, 본 발명의 실시예에 따른 3차원 플래시 메모리는, 소스라인과 전기적으로 접속되는 기판과, 상기 기판 상에 수직으로 형성되어, 비트라인과 전기적으로 접속되는 채널층, 및 상기 채널층의 양방에, 복수의 게이트 전극층 및 복수의 절연막층을 교대로 적층하여 형성된 수직 적층체를 포함하고, 상기 수직 적층체 내 복수의 게이트 전극층 각각은, 상기 채널층과의 사이에, 전하를 저장하기 위한 전하 트랩층을 가지고, 상기 수직 적층체 내 복수의 절연막층 각각은, 상기 채널층과의 사이에, 동작 전압의 셀 간 간섭을 방지하기 위한 일정 부피의 에어갭을 내부에 가질 수 있다.
본 발명에 따르면, 게이트 전극층의 워드라인과 그에 인접한 워드라인 사이에 존재하는 절연층(SiO2층) 내부에 일정 부피의 에어갭을 마련한 셀 구조의 3D 플래시 메모리를 제작함으로써, 상기 절연층 내부의 에어갭을 통해, 특정 워드라인에 인가된 동작 전압이 그에 인접한 다른 워드라인으로 전달되어 생기는 셀 간 간섭 현상을 효과적으로 개선할 수 있다.
본 발명에 따르면, 상기 에어갭을 별도의 층에 두지 않고, 상기 게이트 전극층 사이의 각 절연층 내부에 둘러쌓인 형상으로 마련함으로써, 상기 에어갭으로 인해 메모리 셀의 두께가 증가하는 일 없이, 효과적으로 셀 간 간섭을 완화할 수 있는 3D 플래시 메모리의 제작이 가능해진다.
본 발명에 따르면, 내부의 에어갭을 통해 층간 절연층의 두께를 축소할 수 있어, 3D 플래시 메모리의 칩 집적도를 향상시킬 수 있다.
도 1은 종래의 일실시예에 따른 3차원 플래시 메모리의 구조를 도시한 도면이다.
도 2는 종래의 일실시예에 따른 3차원 플래시 메모리에서 발생하는 메모리 셀 간 동작 전압의 간섭을 나타내는 도면이다.
도 3은 본 발명의 일실시예에 따른 동작 전압의 간섭을 개선하기 위한 3차원 플래시 메모리의 구조를 도시한 도면이다.
도 4는 본 발명의 일실시예에 따른 동작 전압의 간섭을 개선하기 위한 3차원 플래시 메모리의 제조 과정을 도시한 도면이다.
도 5는 본 발명의 실시예에 따른 3차원 플래시 메모리에서, 내부에 에어갭이 형성된 SiO2 절연층의 두께(liner thickness)와 간섭되는 전압 크기와의 관계를 나타내는 그래프이다.
도 6은 본 발명의 실시예에 따른 동작 전압의 간섭을 개선하기 위한 3차원 플래시 메모리의 제조 방법의 순서를 도시한 흐름도이다.
이하에서, 첨부된 도면을 참조하여 실시예들을 상세하게 설명한다. 그러나, 실시예들에는 다양한 변경이 가해질 수 있어서 특허출원의 권리 범위가 이러한 실시예들에 의해 제한되거나 한정되는 것은 아니다. 실시예들에 대한 모든 변경, 균등물 내지 대체물이 권리 범위에 포함되는 것으로 이해되어야 한다.
실시예에서 사용한 용어는 단지 설명을 목적으로 사용된 것으로, 한정하려는 의도로 해석되어서는 안된다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 실시예가 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
또한, 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 관계없이 동일한 구성 요소는 동일한 참조부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 실시예를 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 실시예의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
도 1은 종래의 일실시예에 따른 3차원 플래시 메모리의 구조를 도시한 도면이다.
도 1의 (a)에는 종래의 일실시예에 따른 3차원 플래시 메모리(100)의 측면도가 도시되고, 도 1의 (b)에는 3차원 플래시 메모리(100)를 A 방향으로 자른 단면도가 도시된다.
도 1의 (a)와 (b)를 참조하면, 3차원 플래시 메모리(100)는 워드라인(WL), 비트라인(BL), 절연막층(SiO2) 및 ONO층을 포함하여 구성될 수 있다.
여기서 ONO층은, SiO2/Si3N4/SiO2 로 이루어지며, 전하 트랩층을 구성할 수 있다. 전하 트랩층은 SiO2층에 둘러쌓인 Si3N4층에 전자를 저장하는 원리를 통해 데이터를 반영구적으로 저장하도록 동작할 수 있다.
도 1의 (a)에 도시된 것처럼, 3차원 플래시 메모리(100)의 절연막층은 순수하게 SiO2로만 이루어져 있기 때문에, 특정 워드라인(WL)에 인가된 동작 전압이 절연막층(SiO2)을 경유해 인접한 다른 워드라인으로 전달되는 셀 간 간섭 현상이 생길 수 있다.
도 2는 종래의 일실시예에 따른 3차원 플래시 메모리에서 발생하는 메모리 셀 간 동작 전압의 간섭을 나타내는 도면이다.
도 2의 (a)와 (b)에는 3차원 플래시 메모리(100)의 다수의 워드라인 중 어느 하나의 워드라인(WL3)과 전기적으로 접속된 게이트 전극을 통해 예컨대 14V의 양의 전압을 인가한 경우에 측정되는 전압을 시각적으로 나타내고 있다.
도 2의 (a)에 도시된 것처럼 워드라인(WL3)에 전압을 인가한 t=0의 시점에는, 전압이 인가된 WL3에서만 VG=14V의 전압이 측정되고, 그 외의 워드라인에서는 전압이 측정되지 않는다.
그로부터 일정 시간이 경과한 t=4fs의 시점에는 도 2의 (b)에 도시된 것처럼, 전압이 인가된 WL3에서 VG=14V의 전압이 측정될 뿐만 아니라, WL3에 인접한 WL2와 WL4에서 대략 VG=10V의 전압이 측정되고, 게다가 WL1과 WL5에서도 대략 VG=8V의 전압이 측정될 수 있다.
이처럼 각 워드라인 사이의 절연층이 순수하게 SiO2로만 이루어진 종래의 3차원 플래시 메모리(100)에서는, 절연층(SiO2) 만으로 셀 간 간섭을 충분히 방지하기 어렵기 때문에, 특정 워드라인에 인가된 동작 전압으로 인해 의도하지 않은 다른 워드라인에서 기생 전압이 발생할 수 있어, 3차원 플래시 메모리(100)의 성능을 저하시키는 요인이 된다.
이를 개선하기 위해 본 발명에서는 각 워드라인 사이의 절연층(SiO2) 내부에 일정 부피의 에어갭을 마련하여, 절연층(SiO2)으로 둘러쌓인 에어갭을 통해, 특정 워드라인에 인가된 동작 전압이 다른 워드라인으로 전달되지 않도록 함으로써, 셀 간 간섭 현상을 완화할 수 있는 3D 플래시 메모리 셀 구조를 제안한다.
또한 본 발명에서는 절연층(SiO2)의 내부 일부를 식각하여, 식각으로 생긴 절연층 내부 공간에 공기를 주입 처리하거나 내부 공간을 진공 처리하여, 에어갭을 절연층(SiO2)으로 둘러쌓인 형상으로 마련함으로써, 셀 간 간섭을 효과적으로 완화하면서, 절연층의 두께를 축소하여 칩 집적도를 향상시킬 수 있다.
도 3은 본 발명의 일실시예에 따른 동작 전압의 간섭을 개선하기 위한 3차원 플래시 메모리의 구조를 도시한 도면이다.
도 3의 (a)에는 본 발명의 일실시예에 따른 동작 전압의 간섭을 개선하기 위한 3차원 플래시 메모리(300)의 측면도가 도시되고, 도 3의 (b)에는 3차원 플래시 메모리(300)의 절연층(301)을 일정 비율 확대한 도면이 도시된다.
도 3의 (a)를 참조하면, 3차원 플래시 메모리(300)는 기판(310), 채널층(320) 및 수직 적층체(330)를 포함하여 구성될 수 있다.
기판(310)은 소스라인과 전기적으로 접속된다. 도시된 것처럼, 기판(310)은 Si 기판 등으로 구현될 수 있다.
채널층(320)은, 기판(310) 상에 수직으로 형성되어, 비트라인(BL)과 전기적으로 접속된다. 일례로, 채널층(320)은 SiO2층(321) 및 다결정실리콘(Poly-Si)층(332)으로 이루어질 수 있다.
수직 적층체(330)는 채널층(320)의 양방에 수직으로 적층되고, 복수의 게이트 전극층(340) 및 복수의 절연막층(350)을 교대로 적층하여 형성된다.
수직 적층체(330) 내 복수의 게이트 전극층(340) 각각은, 채널층(320)과의 사이에, 전하를 저장하기 위한 전하 트랩층(ONO층)(360)을 가진다. 전하 트랩층(ONO층)(360)은 SiO2층, Si3N4층, 및 SiO2층으로 이루어질 수 있다.
수직 적층체(330) 내 복수의 절연막층(350) 각각은, 채널층(320)과의 사이에, 동작 전압의 셀 간 간섭을 방지하기 위한 일정 부피의 에어갭(370)을 내부에 가진다.
본 명세서에서 복수의 절연막층(350) 각각은 SiO2로 이루어지며, 각 절연막층(350)의 에어갭(370)은, 각 게이트 전극층(340)의 전하 트랩층(360)과 서로 맞닿지 않도록, SiO2로 둘러쌓인 형상으로 형성될 수 있다.
일례로 에어갭(370)은, 상측 게이트 전극층(341)과의 제1 간격과 하측 게이트 전극층(342)과의 제2 간격이 예컨대 5nm로 동일해지도록 형성될 수 있다. 이 경우 에어갭(370)은 절연막층(350)의 내부 중앙에 가깝게 형성될 수 있다.
또한 에어갭(370)은, 각 절연막층(350) 내에서 에어갭(370)이 형성되지 않은 부분(SiO2)과의 간격이 모두 예컨대 5nm로 동일해지도록 형성될 수 있다.
이에 따라 각 절연막층(350) 내에 형성되는 에어갭(370)의 부피가 일정치 증가된 3차원 플래시 메모리(300)에서는, 각 절연막층(350) 내에서 상기 SiO2의 간격(두께)(Linear Thickness)이 상대적으로 감소하므로, 3차원 플래시 메모리(300)에서 셀 간에 간섭되는 전압의 크기를 줄일 수 있다(도 5 참조).
3차원 플래시 메모리(300)에서 복수의 게이트 전극층(340)은 복수의 워드라인과 전기적으로 접속되고, 복수의 워드라인 중 제1 워드라인에 동작 전압이 인가되는 경우, 상기 제1 워드라인과 접속된 제1 게이트 전극층은, 상기 동작 전압에 의해 발생되는 전하를 상기 제1 게이트 전극층에 마련된 상기 전하 트랩층 중 Si3N4층에 저장할 수 있고, 이와 함께 상기 제1 게이트 전극층에 인접한 각 절연막층(350)의 내부에 형성된 에어갭(370)에 의해, 상기 동작 전압이 다른 게이트 전극층으로 전달되지 않도록 함으로써, 셀 간 간섭을 완화할 수 있다.
이와 같이 본 발명에 따른 3D 플래시 메모리는, 게이트 전극층의 워드라인과 그에 인접한 워드라인 사이에 존재하는 절연층 내부에 일정 부피의 에어갭(air gap)을 가지므로, 상기 에어갭을 통해 셀 간 간섭을 효과적으로 개선할 수 있고, 층간 절연층의 두께를 축소해 3D 플래시 메모리의 칩 집적도를 향상시킬 수 있다.
도 4는 본 발명의 일실시예에 따른 동작 전압의 간섭을 개선하기 위한 3차원 플래시 메모리의 제조 과정을 도시한 도면이다.
도 4에는, vacuum dielectric를 포함하는 3D 낸드 플래시의 제조 공정 흐름이 도시되어 있다.
도 4(a)에서, SiO2/sacrificial polymer layer/SiO2 및 Si3N4로 구성된 multi layers는 Si 기판에 반복적으로 증착되어 형성되며, 여기서 sacrificial polymer layer는 열 처리 중에 합성될 수 있다.
도 4(b)에서, 건식 에칭 후 폴리실리콘이 측벽에 증착되고, 그 후, SiO2는 macaroni filler로 채워진다.
도 4(c)~(e)에서, 소정의 드레인 영역(도시되지 않음)을 정의하기 위해 상부면의 에칭 및 폴리-Si 증착의 도핑이 수행되고, 그 다음에 건식 에칭, sacrificial Si3N4의 제거 및 터널링 산화물 증착이 순차적으로 수행된다.
도 4(f)에서, sacrificial polymer layer을 제거하기 위한 Thermal annealing을 수행하여 ILD 내부에 진공 유전체를 형성한다.
도 4(g)에서, Si3N4 CTL, Al2O3 블로킹 산화물 및 금속 게이트가 증착된다. 마지막으로 노드 사이에 ILD가 채워진다.
도 5는 본 발명의 실시예에 따른 3차원 플래시 메모리에서, 내부에 에어갭이 형성된 SiO2 절연층의 두께(liner thickness)와 간섭되는 전압 크기와의 관계를 나타내는 그래프이다.
본 발명의 3D 플래시 메모리는 내부에 에어갭을 형성한 WL-WL 간의 절연막층을 가지므로, 순수하게 SiO2로만 이루어진 절연막층을 가진 종래의 3D 플래시 메모리에 비해, 상기 에어갭에 의해 셀 간 간섭을 효과적으로 개선할 수 있다.
특히, 상기 절연막층 내부의 에어갭의 부피가 커질수록, 상대적으로 상기 절연막층 내에서 에어갭이 형성되지 않은 SiO2의 간격(liner thickness)이 감소하여, 도 5에 도시한 그래프와 같이, 간섭되는 전압 크기를 줄이는 효과를 얻을 수 있으므로, 이 점을 고려하여 본 발명의 3D 플래시 메모리를 제조 시, WL-WL 간의 절연막층 내부에 형성하려는 에어갭의 부피를 조정하는 것에 의해, 보다 효과적으로 셀 간 간섭을 개선할 수 있다.
도 6은 본 발명의 실시예에 따른 동작 전압의 간섭을 개선하기 위한 3차원 플래시 메모리의 제조 방법의 순서를 도시한 흐름도이다.
도 3과 도 6을 참조하여 설명하면, 본 발명의 실시예에 따른 3차원 플래시 메모리(300)의 제조 방법은, 기판(310) 상에 채널층(320)을 형성하는 단계(610)와, 상기 채널층(320)의 양방에, 전하 트랩층(360)을 가지는 복수의 게이트 전극층(340) 및 복수의 절연막층(350)을 교대로 적층시켜, 수직 적층체(330)를 형성하는 단계(620), 및 상기 수직 적층체(330)를 구성하는 복수의 절연막층(350) 각각의 내부에 에어갭(airgap)(370)이 형성되도록 각각의 절연막층(350)에 선정된 처리를 실시하는 단계(630)를 포함할 수 있다.
상기 제조 방법은, 상기 단계(610)에서 기판(310) 상에 채널층(320)을 형성하는 일례로, 복수의 절연막층(350) 각각이 SiO2로 이루어지는 경우, 소스라인과 전기적으로 접속되는 Si 기판(310)을 마련하고, 상기 Si 기판(310) 상에, 상기 절연막층(350)과 같은 SiO2로 된 SiO2층(321)을 수직으로 형성한 후, SiO2층(321)의 양방에, 다결정실리콘(Poly-Si)층(322)을 형성하여, SiO2층(321) 및 다결정실리콘층(322)으로 이루어진 채널층(320)을, 비트라인과 전기적으로 접속되도록 형성할 수 있다.
상기 제조 방법은, 상기 단계(620)에서 채널층(320)의 양방에 복수의 게이트 전극층(340) 및 복수의 절연막층(350)을 교대로 적층시켜, 수직 적층체(330)를 형성하는 일례로, 수직 적층체(330) 내 임의의 절연막층(301)이, 임의의 절연막층(301) 보다 상측에 적층된 상측 게이트 전극층(341)과, 상기 임의의 절연막층(301) 보다 하측에 적층된 하측 게이트 전극층(342)의 사이에 적층되고, 임의의 절연막층(301)이, 일면(좌측면)으로 채널층(320)과 접하도록 수직 적층체(330)를 형성할 수 있다.
상기 제조 방법은, 상기 단계(630)에서 내부에 에어갭(airgap)(370)이 형성되도록 각각의 절연막층(350)에 선정된 처리를 실시하는 일례로, 형성하려는 에어갭(370)의 부피에 상응하여, 절연막층(350)의 내부 일부를 식각(에칭)함으로써, 각각의 절연막층(350)에 내부 공간을 마련하고, 상기 내부 공간에 공기를 삽입 처리하거나, 또는 상기 내부 공간을 진공 처리함으로써, 상기 식각되지 않은 나머지 일부의 절연막층(SiO2)으로 둘러쌓인 형상의 에어갭(370)을 형성할 수 있다.
이때 상기 제조 방법은, 에어갭(370)과 상측 게이트 전극층(341) 사이의 제1 간격이, 에어갭(370)과 하측 게이트 전극층(342) 사이의 제2 간격과 동일해지도록, 임의의 절연막층(301)을 식각 처리하여, 상기 내부 공간을 마련할 수 있다.
또한 상기 제조 방법은, 에어갭(370)과 임의의 절연막층(301)의 상기 일면에 대향하는 대향면 사이의 제3 간격도, 상기 제1 간격 및 상기 제2 간격과 동일해지도록, 임의의 절연막층(350)을 식각 처리하여, 상기 내부 공간을 마련할 수 있다.
이에 따라, 본 발명에 의하면 각 절연막층(350) 내에서 에어갭(370)이 형성되지 않은 SiO2 부분(간격, 선형 두께)이 균일한 값을 가지도록 할 수 있어, 에어갭(370)으로 인해 메모리 셀의 두께가 증가하는 일 없이, 효과적으로 셀 간 간섭을 완화할 수 있는 3D 플래시 메모리(300)의 제작이 가능해진다.
또한 상기 제조 방법은, 채널층(320)과, 수직 적층체(330) 내 게이트 전극층(340)과의 사이에, SiO2를 증착하여, SiO2층을 형성하는 제1 단계와, 상기 SiO2층과 상기 게이트 전극층과의 사이에, Si3N4를 증착하여, Si3N4층을 형성하는 제2 단계, 및 상기 Si3N4층과 상기 게이트 전극층과의 사이에, SiO2를 증착하여, SiO2층을 형성하는 제3 단계에 의해, 채널층(320)과 게이트 전극층(340)과의 사이에 SiO2층, Si3N4층, 및 SiO2층으로 이루어진 전하 트랩층(360)을 형성할 수 있다. 이 경우, 상기 제조 방법은, 복수의 절연막층(350) 각각의 내부에서, 에어갭(370)을, 전하 트랩층(360)과 맞닿지 않도록, 각각의 절연막층(350)에 둘러쌓인 형태로 형성할 수 있다.
실시예에 따라, 3차원 플래시 메모리의 제조 방법은, 복수의 게이트 전극층(340)과 전기적으로 접속되는 복수의 워드라인 중 제1 워드라인에 테스트용 전압을 인가하는 단계와, 상기 테스트용 전압을 인가한 시점(t=0)으로부터 일정 시간 경과 후(t=4f), 상기 복수의 워드라인 중 상기 제1 워드라인 부근의 제2 워드라인으로부터 기준치 이상의 전압이 측정되는지 확인하는 단계; 및 기준치 이상의 전압이 측정되는 경우, 복수의 절연막층(350) 각각의 내부에 형성된 에어갭(370)의 부피가 일정치 증가하여 형성되도록, 각각의 절연막층(350)에 상술한 선정된 처리(예를 들어 절연막층(350) 내부 일부를 식각하여 공기 삽입 또는 진공 처리)를 실시하는 단계를 더 포함할 수 있다.
이와 같이, 본 발명에 따르면, 게이트 전극층의 워드라인과 그에 인접한 워드라인 사이에 존재하는 절연층(SiO2층) 내부에 일정 부피의 에어갭을 마련한 셀 구조의 3D 플래시 메모리를 제작함으로써, 상기 절연층 내부의 에어갭을 통해, 특정 워드라인에 인가된 동작 전압이 그에 인접한 다른 워드라인으로 전달되어 생기는 셀 간 간섭 현상을 효과적으로 개선할 수 있다. 본 발명에 따르면, 상기 에어갭을 별도의 층에 두지 않고, 상기 게이트 전극층 사이의 각 절연층 내부에 둘러쌓인 형상으로 마련함으로써, 상기 에어갭으로 인해 메모리 셀의 두께가 증가하는 일 없이, 효과적으로 셀 간 간섭을 완화할 수 있는 3D 플래시 메모리의 제작이 가능해진다.
실시예에 따른 방법은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체에 기록되는 프로그램 명령은 실시예를 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다. 상기된 하드웨어 장치는 실시예의 동작을 수행하기 위해 하나 이상의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.
소프트웨어는 컴퓨터 프로그램(computer program), 코드(code), 명령(instruction), 또는 이들 중 하나 이상의 조합을 포함할 수 있으며, 원하는 대로 동작하도록 처리 장치를 구성하거나 독립적으로 또는 결합적으로(collectively) 처리 장치를 명령할 수 있다. 소프트웨어 및/또는 데이터는, 처리 장치에 의하여 해석되거나 처리 장치에 명령 또는 데이터를 제공하기 위하여, 어떤 유형의 기계, 구성요소(component), 물리적 장치, 가상 장치(virtual equipment), 컴퓨터 저장 매체 또는 장치, 또는 전송되는 신호 파(signal wave)에 영구적으로, 또는 일시적으로 구체화(embody)될 수 있다. 소프트웨어는 네트워크로 연결된 컴퓨터 시스템 상에 분산되어서, 분산된 방법으로 저장되거나 실행될 수도 있다. 소프트웨어 및 데이터는 하나 이상의 컴퓨터 판독 가능 기록 매체에 저장될 수 있다.
이상과 같이 실시예들이 비록 한정된 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기를 기초로 다양한 기술적 수정 및 변형을 적용할 수 있다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.
그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 청구범위의 범위에 속한다.
300: 3차원 플래시 메모리
310: 기판
320: 채널층
321: SiO2층
322: 다결정실리콘(Poly-Si)층
330: 수직 적층체
340: 게이트 전극층
341: 상측 게이트 전극층
342: 하측 게이트 전극층
350: 절연막층
360: 전하 트랩층(ONO층)
370: 에어갭

Claims (16)

  1. 기판 상에 채널층을 형성하는 단계;
    상기 채널층의 양방에, 전하 트랩층을 가지는 복수의 게이트 전극층 및 복수의 절연막층을 교대로 적층시켜, 수직 적층체를 형성하는 단계;
    상기 수직 적층체를 구성하는 상기 복수의 절연막층 각각의 내부에 에어갭(air gap)이 형성되도록, 각각의 절연막층에 선정된 처리를 실시하는 단계;
    상기 복수의 게이트 전극층과 전기적으로 접속되는 복수의 워드라인 중 제1 워드라인에 테스트용 전압을 인가하는 단계;
    상기 테스트용 전압을 인가한 시점으로부터 일정 시간 경과 후, 상기 복수의 워드라인 중 상기 제1 워드라인 부근의 제2 워드라인으로부터 기준치 이상의 전압이 측정되는지 확인하는 단계; 및
    기준치 이상의 전압이 측정되는 경우, 상기 복수의 절연막층 각각의 내부에 형성된 에어갭의 부피가 일정치 증가하여 형성되도록 하는 단계
    를 포함하는 3차원 플래시 메모리의 제조 방법.
  2. 제1항에 있어서,
    상기 선정된 처리를 실시하는 단계는,
    형성하려는 에어갭의 부피에 상응하여, 상기 절연막층의 내부 일부를 식각함으로써, 각각의 절연막층에 내부 공간을 마련하는 단계; 및
    상기 내부 공간에 공기를 삽입 처리하거나, 또는 상기 내부 공간을 진공 처리함으로써, 상기 식각되지 않은 나머지 일부의 절연막층으로 둘러쌓인 형상의 에어갭을 형성하는 단계
    를 포함하는 3차원 플래시 메모리의 제조 방법.
  3. 제2항에 있어서,
    상기 수직 적층체 내 임의의 절연막층이, 상기 임의의 절연막층 보다 상측에 적층된 상측 게이트 전극층과, 상기 임의의 절연막층 보다 하측에 적층된 하측 게이트 전극층의 사이에 적층되고,
    상기 선정된 처리를 실시하는 단계는,
    상기 에어갭과 상기 상측 게이트 전극층 사이의 제1 간격이, 상기 에어갭과 상기 하측 게이트 전극층 사이의 제2 간격과 동일해지도록, 상기 임의의 절연막층을 식각 처리하여, 상기 내부 공간을 마련하는 단계
    를 더 포함하는 3차원 플래시 메모리의 제조 방법.
  4. 제3항에 있어서,
    상기 임의의 절연막층이, 일면으로 상기 채널층과 접하도록 적층되고,
    상기 선정된 처리를 실시하는 단계는,
    상기 에어갭과 상기 임의의 절연막층의 상기 일면에 대향하는 대향면 사이의 제3 간격이, 상기 제1 간격 및 상기 제2 간격과 동일해지도록, 상기 임의의 절연막층을 식각 처리하여, 상기 내부 공간을 마련하는 단계
    를 더 포함하는 3차원 플래시 메모리의 제조 방법.
  5. 삭제
  6. 제1항에 있어서,
    상기 채널층과, 상기 수직 적층체 내 게이트 전극층과의 사이에, SiO2를 증착하여, SiO2층을 형성하는 제1 단계;
    상기 SiO2층과 상기 게이트 전극층과의 사이에, Si3N4를 증착하여, Si3N4층을 형성하는 제2 단계;
    상기 Si3N4층과 상기 게이트 전극층과의 사이에, SiO2를 증착하여, SiO2층을 형성하는 제3 단계
    를 더 포함하고,
    상기 제1 내지 제3 단계에 의해, 상기 SiO2층, 상기 Si3N4층, 및 상기 SiO2층으로 이루어진 상기 전하 트랩층이 상기 채널층과 상기 게이트 전극층과의 사이에 형성되면,
    상기 선정된 처리를 실시하는 단계는,
    상기 복수의 절연막층 각각의 내부에서, 상기 에어갭이 상기 전하 트랩층과 맞닿지 않도록, 각각의 절연막층에 선정된 처리를 실시하는 단계
    를 포함하는 3차원 플래시 메모리의 제조 방법.
  7. 제1항에 있어서,
    상기 복수의 절연막층 각각은, SiO2로 이루어지고,
    상기 채널층을 형성하는 단계는,
    소스라인과 전기적으로 접속되는 Si 기판을 마련하는 단계;
    상기 Si 기판 상에, 상기 절연막층과 같은 SiO2로 된 SiO2층을 수직으로 형성하는 단계;
    상기 SiO2층의 양방에, 다결정실리콘(Poly-Si)층을 형성하는 단계; 및
    상기 SiO2층 및 상기 다결정실리콘층으로 이루어진 상기 채널층을, 비트라인과 전기적으로 접속되도록 형성하는 단계
    를 포함하는 3차원 플래시 메모리의 제조 방법.
  8. 채널층을 형성하는 기판; 및
    상기 채널층의 양방에, 전하 트랩층을 가지는 복수의 게이트 전극층 및 복수의 절연막층을 교대로 적층시켜, 형성하는 수직 적층체
    를 포함하고,
    상기 수직 적층체를 구성하는 상기 복수의 절연막층 각각에는, 내부에 에어갭이 형성되도록, 선정된 처리가 실시되고,
    상기 선정된 처리는,
    상기 복수의 게이트 전극층과 전기적으로 접속되는 복수의 워드라인 중 제1 워드라인에 테스트용 전압을 인가하고,
    상기 테스트용 전압을 인가한 시점으로부터 일정 시간 경과 후, 상기 복수의 워드라인 중 상기 제1 워드라인 부근의 제2 워드라인으로부터 기준치 이상의 전압이 측정되는지 확인하며,
    기준치 이상의 전압이 측정되는 경우, 상기 복수의 절연막층 각각의 내부에 형성된 에어갭의 부피가 일정치 증가하여 형성되도록 하는 것인
    3차원 플래시 메모리.
  9. 제8항에 있어서,
    상기 선정된 처리는,
    형성하려는 에어갭의 부피에 상응하여, 상기 절연막층의 내부 일부를 식각함으로써, 각각의 절연막층에 내부 공간을 마련하고,
    상기 내부 공간에 공기를 삽입 처리하거나, 또는 상기 내부 공간을 진공 처리함으로써, 상기 식각되지 않은 나머지 일부의 절연막층으로 둘러쌓인 형상의 에어갭을 형성하는 것인
    3차원 플래시 메모리.
  10. 제9항에 있어서,
    상기 수직 적층체 내 임의의 절연막층은,
    상기 임의의 절연막층 보다 상측에 적층된 상측 게이트 전극층과, 상기 임의의 절연막층 보다 하측에 적층된 하측 게이트 전극층의 사이에 적층되고,
    상기 선정된 처리는,
    상기 에어갭과 상기 상측 게이트 전극층 사이의 제1 간격이, 상기 에어갭과 상기 하측 게이트 전극층 사이의 제2 간격과 동일해지도록, 상기 임의의 절연막층을 식각 처리하여, 상기 내부 공간을 마련하는 것인
    3차원 플래시 메모리.
  11. 제10항에 있어서,
    상기 임의의 절연막층은,
    일면으로 상기 채널층과 접하도록 적층되고,
    상기 선정된 처리는,
    상기 에어갭과 상기 임의의 절연막층의 상기 일면에 대향하는 대향면 사이의 제3 간격이, 상기 제1 간격 및 상기 제2 간격과 동일해지도록, 상기 임의의 절연막층을 식각 처리하여, 상기 내부 공간을 마련하는 것인
    3차원 플래시 메모리.
  12. 삭제
  13. 제8항에 있어서,
    상기 채널층과, 상기 수직 적층체 내 게이트 전극층과의 사이에는, SiO2가 증착되어, SiO2층이 형성되고,
    상기 SiO2층과 상기 게이트 전극층과의 사이에는, Si3N4가 증착되어, Si3N4층이 형성되며,
    상기 Si3N4층과 상기 게이트 전극층과의 사이에는, SiO2가 증착되어, SiO2층이 형성되고,
    상기 선정된 처리는,
    상기 SiO2층, 상기 Si3N4층, 및 상기 SiO2층으로 이루어진 상기 전하 트랩층이 상기 채널층과 상기 게이트 전극층과의 사이에 형성되면,
    상기 복수의 절연막층 각각의 내부에서, 상기 에어갭이 상기 전하 트랩층과 맞닿지 않도록, 각각의 절연막층에 선정된 처리를 실시하는 것인
    3차원 플래시 메모리.
  14. 제8항에 있어서,
    상기 복수의 절연막층 각각은, SiO2로 이루어지고,
    상기 채널층은,
    소스라인과 전기적으로 접속되는 Si 기판 상에, 상기 절연막층과 같은 SiO2로 된 SiO2층이 수직으로 형성되고, 상기 SiO2층의 양방에, 다결정실리콘(Poly-Si)층이 형성되며, 상기 SiO2층 및 상기 다결정실리콘층으로 이루어져, 비트라인과 전기적으로 접속되도록 형성되는
    3차원 플래시 메모리.
  15. 소스라인과 전기적으로 접속되는 기판;
    상기 기판 상에 수직으로 형성되어, 비트라인과 전기적으로 접속되는 채널층; 및
    상기 채널층의 양방에, 복수의 게이트 전극층 및 복수의 절연막층을 교대로 적층하여 형성된 수직 적층체
    를 포함하고,
    상기 수직 적층체 내 복수의 게이트 전극층 각각은,
    상기 채널층과의 사이에, 전하를 저장하기 위한 전하 트랩층을 가지고,
    상기 수직 적층체 내 복수의 절연막층 각각은,
    상기 채널층과의 사이에, 동작 전압의 셀 간 간섭을 방지하기 위한 일정 부피의 에어갭을 내부에 가지는
    3차원 플래시 메모리.
  16. 제15항에 있어서,
    상기 복수의 게이트 전극층은, 복수의 워드라인과 전기적으로 접속되고,
    상기 복수의 워드라인 중 제1 워드라인에 동작 전압이 인가되는 경우,
    상기 제1 워드라인과 접속된 제1 게이트 전극층은,
    상기 동작 전압에 의해 발생되는 전하를 상기 제1 게이트 전극층에 마련된 상기 전하 트랩층에 저장하고,
    상기 제1 게이트 전극층에 인접한 각 절연막층의 내부에 형성된 에어갭에 의해, 상기 동작 전압이 다른 게이트 전극층으로 전달되지 않도록 하는
    3차원 플래시 메모리.
KR1020210126289A 2021-09-24 2021-09-24 3차원 플래시 메모리 및 그 제조 방법 KR102587586B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210126289A KR102587586B1 (ko) 2021-09-24 2021-09-24 3차원 플래시 메모리 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210126289A KR102587586B1 (ko) 2021-09-24 2021-09-24 3차원 플래시 메모리 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20230043430A KR20230043430A (ko) 2023-03-31
KR102587586B1 true KR102587586B1 (ko) 2023-10-10

Family

ID=86005460

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210126289A KR102587586B1 (ko) 2021-09-24 2021-09-24 3차원 플래시 메모리 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR102587586B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017103328A (ja) 2015-12-01 2017-06-08 株式会社東芝 半導体装置及びその製造方法
US10141221B1 (en) 2017-07-18 2018-11-27 Macronix International Co., Ltd. Method for manufacturing three dimensional stacked semiconductor structure and structure manufactured by the same
US20190198520A1 (en) 2017-12-27 2019-06-27 Micron Technology, Inc. Memory Arrays
US20210057437A1 (en) 2019-08-22 2021-02-25 Micron Technology, Inc. Integrated Assemblies Having Vertically-Spaced Channel Material Segments, and Methods of Forming Integrated Assemblies

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102159255B1 (ko) * 2019-01-25 2020-09-23 삼성전자 주식회사 에어 갭을 갖는 3차원 플래시 메모리 및 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017103328A (ja) 2015-12-01 2017-06-08 株式会社東芝 半導体装置及びその製造方法
US10141221B1 (en) 2017-07-18 2018-11-27 Macronix International Co., Ltd. Method for manufacturing three dimensional stacked semiconductor structure and structure manufactured by the same
US20190198520A1 (en) 2017-12-27 2019-06-27 Micron Technology, Inc. Memory Arrays
US20210057437A1 (en) 2019-08-22 2021-02-25 Micron Technology, Inc. Integrated Assemblies Having Vertically-Spaced Channel Material Segments, and Methods of Forming Integrated Assemblies

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
W.J jung, et.al., dielectric engineering to suppress cell-to-cell programming voltage interference in 3D NAND flash memory, Micromachines 2021,Vol.12

Also Published As

Publication number Publication date
KR20230043430A (ko) 2023-03-31

Similar Documents

Publication Publication Date Title
EP3024027B1 (en) Vertical and 3d memory devices and methods of manufacturing the same
CN108336088B (zh) 存储装置及其制造方法
JP5193551B2 (ja) 不揮発性半導体記憶装置、及びその製造方法
US20130168752A1 (en) Nonvolatile memory device and method for fabricating the same
TW201442211A (zh) 三維記憶體
JP2014011389A (ja) 半導体装置の製造方法及び半導体装置
KR20130072663A (ko) 3차원 불휘발성 메모리 소자와, 이를 포함하는 메모리 시스템과, 그 제조방법
JP2014183304A (ja) 不揮発性半導体記憶装置およびその製造方法
KR20130072523A (ko) 3차원 불휘발성 메모리 소자 및 그 제조방법
JP2012253086A (ja) 半導体装置及びその製造方法
KR20140029707A (ko) 수직 채널들을 갖는 반도체 메모리 소자와 이를 포함하는 메모리 시스템과 이의 제조방법
KR20200092576A (ko) 에어 갭을 갖는 3차원 플래시 메모리 및 그 제조 방법
JP2019192686A (ja) 半導体記憶装置およびその製造方法
US20160118395A1 (en) Semiconductor device and method of fabricating the same
US20140284694A1 (en) Nonvolatile semiconductor memory device and method for manufacturing same
US20170263629A1 (en) Semiconductor memory device
JP2013069930A (ja) 不揮発性半導体記憶装置
KR20130015694A (ko) 3차원 구조의 비휘발성 메모리 소자 제조 방법
KR102587586B1 (ko) 3차원 플래시 메모리 및 그 제조 방법
CN109256393B (zh) 存储器结构的形成方法
CN109935552A (zh) 3d存储器件及其制造方法
KR101160017B1 (ko) 플로팅 게이트형 비휘발성 메모리 소자 및 그 제조 방법
US11469245B2 (en) Memory device and method for forming the same
KR100843044B1 (ko) 반도체 소자의 제조방법
JP2021150525A (ja) 半導体記憶装置及び半導体記憶装置の製造方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant