KR102586831B1 - Display panel, manufactuing method of panel, and forming method of pattern thereof - Google Patents

Display panel, manufactuing method of panel, and forming method of pattern thereof Download PDF

Info

Publication number
KR102586831B1
KR102586831B1 KR1020210189116A KR20210189116A KR102586831B1 KR 102586831 B1 KR102586831 B1 KR 102586831B1 KR 1020210189116 A KR1020210189116 A KR 1020210189116A KR 20210189116 A KR20210189116 A KR 20210189116A KR 102586831 B1 KR102586831 B1 KR 102586831B1
Authority
KR
South Korea
Prior art keywords
support member
wiring portion
pad
pattern
forming
Prior art date
Application number
KR1020210189116A
Other languages
Korean (ko)
Other versions
KR20220002220A (en
Inventor
정부기
Original Assignee
주식회사 에이맵플러스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 에이맵플러스 filed Critical 주식회사 에이맵플러스
Priority to KR1020210189116A priority Critical patent/KR102586831B1/en
Publication of KR20220002220A publication Critical patent/KR20220002220A/en
Application granted granted Critical
Publication of KR102586831B1 publication Critical patent/KR102586831B1/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36Removing material
    • B23K26/38Removing material by boring or cutting
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09FDISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895Local interconnects; Local pads, as exemplified by patent document EP0896365
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Optics & Photonics (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)

Abstract

발명의 실시 예에 개시된 디스플레이 패널 제조방법은, 투명한 지지부재 및 상기 투명한 지지부재의 상부에 박막트랜지스터부 및 복수의 LED 칩을 갖는 디스플레이 패널에 있어서, 상기 지지부재의 상면의 에지 영역에 형성된 상부 패드 및 하면의 에지 영역에 형성된 하부 패드 중 적어도 하나에 연결되는 배선부를 형성하는 단계를 포함하며, 상기 배선부를 형성하는 단계는, 활성화된 금속재료와 가스를 레이저 빔에 의해 발생되는 플라즈마를 이용하여 배선할 수 있다.A display panel manufacturing method disclosed in an embodiment of the invention includes a display panel having a transparent support member, a thin film transistor portion on an upper part of the transparent support member, and a plurality of LED chips, an upper pad formed in an edge area of the upper surface of the support member. and forming a wiring portion connected to at least one of the lower pads formed in the edge area of the lower surface, wherein the step of forming the wiring portion includes forming the wiring portion using an activated metal material and a gas using plasma generated by a laser beam. can do.

Description

디스플레이 패널, 이의 제조방법 및 패턴형성 방법{DISPLAY PANEL, MANUFACTUING METHOD OF PANEL, AND FORMING METHOD OF PATTERN THEREOF}Display panel, its manufacturing method and pattern formation method {DISPLAY PANEL, MANUFACTUING METHOD OF PANEL, AND FORMING METHOD OF PATTERN THEREOF}

발명의 실시 예는 마이크로 LED를 갖는 광원 모듈, 디스플레이 패널 및 그 제조방법에 관한 것이다.Embodiments of the invention relate to a light source module having micro LED, a display panel, and a method of manufacturing the same.

발명의 실시 예는 마이크로 LED를 갖는 디스플레이 패널의 커팅 방법에 관한 것이다.Embodiments of the invention relate to a method of cutting a display panel with micro LEDs.

발명의 실시 예는 디스플레이 패널 및 이의 패턴 형성 방법에 관한 것이다.Embodiments of the invention relate to a display panel and a method of forming a pattern thereof.

발명의 실시 예는 박막트랜지스터부를 갖는 웨이퍼 또는 기판의 패턴 형성 방법에 관한 것이다.Embodiments of the invention relate to a method of forming a pattern on a wafer or substrate having a thin film transistor portion.

종래의 디스플레이 장치는 주로 액정 디스플레이(LCD)로 구성된 디스플레이 패널과 백라이트로 구성되었으나, 최근에는 발광 다이오드(LED)와 같은 반도체 소자를 그대로 하나의 픽셀로서 사용하고 있다. 이러한 LED를 사용한 디스플레이 장치는 백라이트가 별도로 요구되지 않는 형태로 개발되고 있다. 또한 이러한 LED를 사용한 디스플레이 장치는 컴팩트화할 수 있을 뿐만 아니라, 기존 LCD에 비해 광효율도 우수한 고휘도 디스플레이를 구현될 수 있다. 또한, 디스플레이 화면의 종횡비를 자유롭게 바꾸고 대면적으로 구현할 수 있으므로 다양한 형태의 대형 디스플레이로 제공할 수 있다.Conventional display devices mainly consist of a display panel consisting of a liquid crystal display (LCD) and a backlight, but recently, semiconductor devices such as light emitting diodes (LED) are used as one pixel. Display devices using such LEDs are being developed in a form that does not require a separate backlight. In addition, display devices using these LEDs can not only be compact, but also implement high-brightness displays with superior luminous efficiency compared to existing LCDs. In addition, since the aspect ratio of the display screen can be freely changed and implemented in a large area, it can be provided as a large display in various forms.

공공장소의 광고나, 화면표시에 있어서, 대형화면의 수요가 점점 늘고 있으며, 대형화면의 표시수단으로 LED를 사용하고 있다. 이는 종래의 액정 발광 패널을 이용한 표시수단에 비해 대형화가 용이하고, 전기 에너지의 소모가 적으며, 적은 유지보수비용으로 긴 수명을 가지기 때문이다. 최근 LED를 이용한 대형 표시수단은 TV, 모니터, 경기장용 전광판, 옥외광고, 옥내광고, 공공표지판, 및 정보표시판 등의 여러 곳에 사용되고 있으며, 그 구성방법 또한 다양하다.In advertising and screen displays in public places, the demand for large screens is increasing, and LED is used as a display method for large screens. This is because, compared to display means using a conventional liquid crystal light emitting panel, it is easy to enlarge, consumes less electrical energy, and has a long lifespan with low maintenance costs. Recently, large-scale display means using LEDs have been used in various places such as TVs, monitors, stadium electronic signs, outdoor advertisements, indoor advertisements, public signs, and information displays, and their construction methods are also diverse.

발명의 실시 예는 저온에서 레이저 에칭을 이용한 단위 패널의 커팅 방법을 제공할 수 있다.Embodiments of the invention can provide a method of cutting a unit panel using laser etching at low temperature.

발명의 실시 예는 웨이퍼 또는 회로기판의 외곽부(상면, 하면 또는 측면)에서 상면과 하면의 패드들을 연결하는 패턴을 갖는 패널 또는 그 패턴 형성 방법을 제공할 수 있다.Embodiments of the invention may provide a panel having a pattern connecting pads on the top and bottom surfaces of a wafer or circuit board (top, bottom, or side), or a method of forming the pattern.

발명의 실시 예는 웨이퍼 또는 회로기판의 외곽부(또는 에지)에서 상면과 하면의 패드들을 측면으로 연장된 또는/및 수직하게 관통시킨 연결 패턴을 갖는 패널 또는 그 제조 방법을 제공할 수 있다.Embodiments of the invention may provide a panel having a connection pattern extending laterally and/or vertically penetrating pads on the top and bottom surfaces at the outer portion (or edge) of a wafer or circuit board, or a method of manufacturing the same.

발명의 실시 예는 복수의 발광 다이오드 칩을 갖는 웨이퍼 또는 회로기판의 외곽부 측면에 상면과 하면의 패드를 연결하기 위해 오목한 배선 영역(즉, 개구부)을 형성하고, 상기 배선 영역에 금속 분말을 레이저로 융착시킨 패널 및 그 제조 방법을 제공할 수 있다. An embodiment of the invention is to form a concave wiring area (i.e., an opening) on the outer side of a wafer or circuit board having a plurality of light emitting diode chips to connect the pads on the upper and lower surfaces, and to apply laser metal powder to the wiring area. A panel fused with and a method of manufacturing the same can be provided.

발명의 실시 예는 복수의 발광다이오드 칩과 박막트랜지스터부를 갖는 웨이퍼 또는 회로기판에서 에지측 상/하부 패드 간의 연결 패턴을 갖는 배선부 및 페시베이션층을 형성한 디스플레이 패널 및 그 패턴 형성 방법을 제공할 수 있다.An embodiment of the invention provides a display panel having a wiring portion and a passivation layer having a connection pattern between the edge side upper and lower pads on a wafer or circuit board having a plurality of light emitting diode chips and a thin film transistor portion, and a method of forming the pattern. You can.

발명의 실시 예에 따른 디스플레이 패널의 제조방법은, 투명한 지지부재 및 상기 투명한 지지부재의 상부에 박막트랜지스터부 및 복수의 LED 칩을 갖는 디스플레이 패널에 있어서, 상기 지지부재의 상면의 에지 영역에 형성된 상부 패드 및 하면의 에지 영역에 형성된 하부 패드 중 적어도 하나에 연결되는 배선부를 형성하는 단계를 포함하며, 상기 배선부를 형성하는 단계는, 활성화된 금속재료와 가스를 레이저 빔에 의해 발생되는 플라즈마를 이용하여 배선할 수 있다.A method of manufacturing a display panel according to an embodiment of the invention includes a display panel having a transparent support member, a thin film transistor portion on an upper part of the transparent support member, and a plurality of LED chips, and an upper portion formed in an edge area of the upper surface of the support member. It includes forming a wiring portion connected to at least one of the pad and the lower pad formed in the edge area of the lower surface, wherein the forming of the wiring portion comprises forming an activated metal material and a gas using plasma generated by a laser beam. Can be wired.

발명에 의하면, 상기 배선부를 형성하는 단계는 한 번의 공정으로 형성되고 상부 패드와 하부 패드를 서로 연결시켜 줄 수 있다. 상기 배선부가 형성되면, 상기 배선부의 보호 및 산화 방지를 위해 페시베이션층을 형성하는 단계를 포함할 수 있다.According to the invention, the step of forming the wiring portion can be formed in one process and connect the upper pad and the lower pad to each other. When the wiring portion is formed, a step of forming a passivation layer may be included to protect the wiring portion and prevent oxidation.

발명의 실시 예에 따른 디스플레이 패널 제조방법은, 투명한 지지부재 및 상기 투명한 지지부재의 상부에 박막트랜지스터부 및 복수의 LED 칩을 갖는 디스플레이 패널에 있어서, 상기 지지부재의 상면 및 하면의 에지 영역 및 측면 중 적어도 하나에 개구부를 형성하는 단계; 및 상기 개구부에 배선부를 형성하여, 상기 지지부재의 상부 패드와 하부 패드를 연결하는 단계를 포함하며, 상기 배선부의 형성은 활성화된 가스와 전도성 금속분말을 레이저 빔에 의해 융착하는 과정을 통해 배선을 형성할 수 있다. 이때 상기 배선부는 3차원 또는 입체적인 배선으로 구현될 수 있다. 상기 배선부의 형성은 금속분말을 패널의 표면에 직접(Direct) 융착하는 과정을 포함할 수 있다.A display panel manufacturing method according to an embodiment of the invention includes a display panel having a transparent support member, a thin film transistor unit on an upper part of the transparent support member, and a plurality of LED chips, and an edge region and side surface of the upper and lower surfaces of the support member. forming an opening in at least one of; And forming a wiring part in the opening to connect the upper pad and the lower pad of the support member, wherein the wiring part is formed through a process of fusing activated gas and conductive metal powder with a laser beam. can be formed. At this time, the wiring unit may be implemented as a three-dimensional or three-dimensional wiring. Formation of the wiring portion may include a process of directly fusing metal powder to the surface of the panel.

발명의 실시 예는 전도성 또는 금속 분말을 글라스 또는 지지부재의 표면(상면, 측면 또는 하면) 또는 패드의 표면에 3차원 설계에 따라 다이렉트(Direct)로 레이저 빔을 이용하여 융착하여, 배선패턴으로 형성해 줄 수 있다. 또한 발명의 실시 예는 배선패턴을 형성하기 전에 지지부재의 표면에 드레인(Drain)부 또는 오목한 개구부를 1차의 레이저 빔으로 형성한 다음, 상기 드레인부 또는 개구부에 전도성 또는 금속 분말을 2차의 레이저 빔으로 3차원 설계에 따라 다이렉트(Direct) 융착하여, 배선패턴으로 형성해 줄 수 있다.An embodiment of the invention is to fuse conductive or metal powder to the surface (top, side or bottom) of glass or a support member or the surface of a pad using a laser beam directly according to a three-dimensional design to form a wiring pattern. I can give it. In addition, in an embodiment of the invention, before forming the wiring pattern, a drain portion or a concave opening is formed on the surface of the support member with a primary laser beam, and then conductive or metal powder is applied to the drain portion or opening with a secondary laser beam. It can be directly fused with a laser beam according to a 3D design and formed into a wiring pattern.

발명의 실시 예에 의하면, 상기 지지 부재 상에 복수의 디스플레이 패널을 단위 크기로 커팅하는 단계를 포함하며, 상기 커팅 단계는 저온진공챔버에서 활성화된 가스와 레이저 빔에 의해 발생되는 플라즈마를 이용하여 커팅할 수 있다.According to an embodiment of the invention, it includes the step of cutting a plurality of display panels on the support member into unit sizes, wherein the cutting step uses plasma generated by a gas activated in a low-temperature vacuum chamber and a laser beam. can do.

발명의 실시 예에 의하면, 상기 배선영역 형성 단계는, 상기 지지부재의 상부 패드에서 하부 패드까지 관통되는 복수의 개구부를 형성하며, 상기 배선부 형성 단계는, 상기 지지부재의 상부 패드에서 하부 패드까지 관통되는 복수의 개구부에 활성화된 금속 분말을 출사하는 단계; 및 상기 개구부 상에 분포된 금속 분말을 향해 레이저 모듈로 레이저 빔을 조사하여 상기 금속 분말을 상기 지지부재의 표면에 융착시켜 배선부를 형성하는 단계를 포함할 수 있다. According to an embodiment of the invention, the wiring area forming step forms a plurality of openings penetrating from the upper pad to the lower pad of the support member, and the wiring portion forming step forms the wiring region forming step from the upper pad to the lower pad of the support member. ejecting activated metal powder into a plurality of penetrating openings; and irradiating a laser beam using a laser module toward the metal powder distributed on the opening to fuse the metal powder to the surface of the support member to form a wiring portion.

발명의 실시 예에 의하면, 상기 배선 영역 형성 단계는, 상기 지지부재의 상부 패드 및 하부 패드 중 적어도 하나에 오목한 복수의 개구부를 형성하며, 상기 배선부 형성 단계는, 상기 개구부에 활성화된 금속 분말을 출사하는 단계; 및 상기 개구부 상에 분포된 금속 분말을 향해 레이저 빔을 조사하여 상기 금속 분말을 용해시켜 배선부를 형성하는 단계를 포함할 수 있다. According to an embodiment of the invention, the wiring region forming step forms a plurality of concave openings in at least one of the upper pad and the lower pad of the support member, and the wiring portion forming step includes applying activated metal powder to the opening. Step of exiting; And it may include forming a wiring portion by irradiating a laser beam toward the metal powder distributed on the opening to melt the metal powder.

발명의 실시 예에 따른 디스플레이 패널은, 투명한 지지부재 및 상기 투명한 지지부재의 상부에 박막트랜지스터부 및 복수의 LED 칩을 갖는 디스플레이 패널에 있어서, 상기 지지부재의 상면의 에지 영역에 형성된 상부 패드, 하면의 에지 영역에 형성된 하부 패드, 및 지지 부재의 표면(상면, 하면, 또는 측면) 중 적어도 하나에 형성된 복수의 개구부; 상기 개구부에 따라 형성되어, 상기 상부 패드와 상기 하부 패드를 연결해 주는 배선부를 포함하며, 상기 배선부는 레이저 빔에 의해 용해된 금속이 상기 지지 부재의 표면에 융착될 수 있다.A display panel according to an embodiment of the invention includes a transparent support member, a thin film transistor unit on an upper part of the transparent support member, and a plurality of LED chips, an upper pad formed on an edge area of the upper surface of the support member, and a lower surface. a lower pad formed in an edge area of and a plurality of openings formed in at least one of the surfaces (top, bottom, or side) of the support member; It includes a wiring portion formed along the opening to connect the upper pad and the lower pad, and the wiring portion can be fused with metal melted by a laser beam to the surface of the support member.

발명의 실시 예에 의하면, 상기 배선부는 상기 상부 패드와 상기 하부 패드의 재질과 다른 금속으로 형성되며, 상기 배선부의 폭은 상기 상부 패드의 폭보다 좁을 수 있다. According to an embodiment of the invention, the wiring portion is formed of a metal different from the material of the upper pad and the lower pad, and the width of the wiring portion may be narrower than the width of the upper pad.

발명의 실시 예에 의하면, 상기 개구부는 상기 상부 패드 또는 하부 패드가 부분적으로 에칭된 영역, 상기 상부 및 하부 패드를 통해 상기 지지부재의 표면 내부에 오목한 영역을 포함할 수 있다. According to an embodiment of the invention, the opening may include an area where the upper pad or the lower pad is partially etched, and a concave area inside the surface of the support member through the upper and lower pads.

발명의 실시 예에 따른 디스플레이 패널의 제조방법은, 평면이나 입체형상(3D)의 지지부재의 표면, 또는 오목하거나 관통 처리된 지지부재의 개구부에 활성화된 금속분말을 입체적으로 융착하여 배선할 수 있다. 상기 배선이 형성되면, 상기 배선의 보호 및 산화 방지를 위해 페시베이션층을 형성하는 단계를 포함할 수 있다.The method of manufacturing a display panel according to an embodiment of the invention can be wired by three-dimensionally fusing activated metal powder to the surface of a flat or three-dimensional (3D) support member, or to the opening of a concave or penetrating support member. . Once the wiring is formed, the method may include forming a passivation layer to protect the wiring and prevent oxidation.

*발명의 실시 예는 저온진공에서 레이저 빔에 의해 발생된 플라즈마를 이용하여 기판을 단위 크기로 커팅하여, 패널의 커팅 부분에 대한 신뢰성을 개선시킬 수 있다. 또한 커팅에 따른 부품이나 패드에 전달되는 열 충격을 최소화할 수 있으며, 챔버링(chamfering)이 불필요하고 칩핑(chipping)이나 파티클(particle)의 우려를 줄일 수 있다. *An embodiment of the invention can improve the reliability of the cut portion of the panel by cutting the substrate into unit sizes using plasma generated by a laser beam in a low-temperature vacuum. In addition, thermal shock transmitted to parts or pads due to cutting can be minimized, chambering is unnecessary, and concerns about chipping or particles can be reduced.

발명의 실시 예는 레이저를 이용하여 패널의 배선형성 영역 또는 패턴형성 영역을 가공함으로써, 기판 상에서 용이하고 간단하게 작업할 수 있다.Embodiments of the invention enable easy and simple work on a substrate by processing the wiring formation area or pattern formation area of the panel using a laser.

발명의 실시 예는 저온진공에서 레이저 빔을 이용한 기판 커팅 공정 후 배선이나 패턴 형성 공정을 수행할 수 있어, 공정이 간단해 질 수 있다.Embodiments of the invention can perform a wiring or pattern formation process after a substrate cutting process using a laser beam in a low-temperature vacuum, thereby simplifying the process.

발명의 실시 예는 레이저 빔과 전도성 분말을 이용하여 연결 패턴으로 웨이퍼 또는 회로기판의 상면 및 하면의 패드들을 서로 연결해 줄 수 있다. Embodiments of the invention can connect pads on the upper and lower surfaces of a wafer or circuit board with a connection pattern using a laser beam and conductive powder.

발명의 실시 예는 금속 분말 또는 전도성 분말을 이용하여 연결 패턴을 형성해 줌으로써, 공차가 개선된 패턴을 제공할 수 있다. Embodiments of the invention can provide a pattern with improved tolerance by forming a connection pattern using metal powder or conductive powder.

발명의 실시 예는 금속 또는 전도성 분말을 레이저로 반응시켜 웨이퍼 또는 기판의 측면 또는 관통홀 내부 또는/및 기판 표면에 패턴을 형성시켜 줌으로써, 열 처리 공정을 줄일 수 있다.Embodiments of the invention can reduce the heat treatment process by reacting metal or conductive powder with a laser to form a pattern on the side of the wafer or substrate, inside the through hole, or/and on the surface of the substrate.

발명의 실시 예는 상온 대기압 환경에서 활성화시킨 나노 사이즈의 전도성 분말을 레이저 빔으로 기판 표면에 융착해 줌으로써, 고순도, 고밀착, 저 저항의 연결 배선으로 제공할 수 있다. 또한 배선 폭을 빔 스팟으로 조절할 수 있는 효과가 있다. An embodiment of the invention can provide a high-purity, high-adhesion, low-resistance connection wiring by fusing nano-sized conductive powder activated in a room temperature and atmospheric pressure environment to the surface of the substrate with a laser beam. Additionally, there is the effect of being able to adjust the wiring width by beam spot.

발명의 실시 예는 금속 또는 전도성 분말을 레이저로 반응시켜 웨이퍼 또는 회로기판의 표면에 연결 패턴을 형성시켜 줌으로써, 추가적인 클리닝 공정이 필요하지 않을 수 있다.An embodiment of the invention reacts metal or conductive powder with a laser to form a connection pattern on the surface of a wafer or circuit board, thereby eliminating the need for an additional cleaning process.

또한 발명의 실시 예는 금속 또는 전도성 분말을 레이저로 반응시켜 웨이퍼 또는 회로기판의 측면, 내면 또는 표면에 배선 패턴을 형성시켜 줌으로써, 다양한 금속 원료를 사용할 수 있다.Additionally, embodiments of the invention allow the use of various metal raw materials by reacting metal or conductive powder with a laser to form a wiring pattern on the side, inner surface, or surface of a wafer or circuit board.

또한 발명의 실시 예는 금속 또는 전도성 분말을 캐리어 가스와 혼합시켜 제공해 줌으로써, 연결 패턴의 두께 조절과 공정 시간의 제어가 가능한 효과가 있다. In addition, an embodiment of the invention provides metal or conductive powder mixed with a carrier gas, thereby enabling control of the thickness of the connection pattern and control of the process time.

또한 발명의 실시 예는 연결 패턴의 공차 조절이 용이하고, 건조한(dry) 원료를 사용하므로, 공정을 단순화시켜 줄 수 있다.In addition, the embodiment of the invention can simplify the process because it is easy to control the tolerance of the connection pattern and uses dry raw materials.

또한 발명의 실시 예는 금속 분말을 이용함으로써, 연결 배선에 있는 산화막을 제거할 수 있으며 분말에 의한 분산 효과를 줄 수 있고 금속 간의 결정화되는 것을 방지할 수 있다. Additionally, in an embodiment of the invention, by using metal powder, the oxide film on the connection wiring can be removed, the powder can provide a dispersion effect, and crystallization between metals can be prevented.

또한 발명의 실시 예는 복수의 발광다이오드 칩과 박막트랜지스터부를 갖는 기판 또는 웨이퍼에 상기와 같은 연결 패턴을 형성해 줌으로서, 디스플레이 패널의 신뢰성이 개선될 수 있다.In addition, embodiments of the invention can improve the reliability of the display panel by forming the above connection pattern on a substrate or wafer having a plurality of light emitting diode chips and a thin film transistor unit.

도 1 및 도 2는 발명의 실시 예에 따른 복수의 LED칩을 갖는 디스플레이 패널의 커팅 예를 나타낸 도면이다.
도 3은 발명의 실시 예에 따른 디스플레이 패널의 일 예를 나타낸 정면도이다.
도 4는 도 3의 디스플레이 패널의 배면도의 예이다.
도 5는 도 3에서 LED칩과 회로기판의 TFT의 예를 설명한 도면이다.
도 6a의 (A)-(C)는 발명에서 회로기판 또는 지지부재의 상면 또는 하면에 패턴을 형성하는 과정을 나타낸 제1예이다.
도 6b의 (A)-(C)는 발명에서 회로기판 또는 지지부재의 상면 또는 하면에 패턴을 형성하는 과정을 나타낸 제2예이다.
도 7의 (A)-(D)는 발명에서 회로기판 또는 지지부재의 상면 또는 하면에 패턴을 형성하는 과정을 나타낸 제3예이다.
도 8a의 (A)-(D)는 발명의 회로기판 또는 지지부재에 배선부를 형성하는 과정을 나타낸 평면도 상에서 나타낸 다른 예이다.
도 8b 의 (A)-(D)는 도 8a의 배선부를 형성하는 과정을 나타낸 사시도를 나타낸 도면이다.
도 8c의 (A)(B)는 도 8a의 배선부를 형성하는 다른 예이다.
도 9의 (A)-(D)는 발명에서 기판에 패턴을 형성하는 제4예를 나타낸 도면이다.
도 10의 (A)(B)은 발명의 실시 예에 따른 디스플레이 패널의 측 단면도 및 이들의 배열 형태를 나타낸 도면이다.
도 11의 (A)(B)은 비교 예에 따른 디스플레이 패널의 측 단면도 및 이들의 배열 형태를 나타낸 도면이다.
도 12a은 발명에서 회로기판 또는 지지부재의 경사진 표면에 패턴을 형성하는 예를 나타낸 단면도이다.
도 12b는 발명에서 회로기판 또는 지지부재의 곡면을 통해 패턴을 형성하는 예를 나타낸 단면도이다.
도 12c는 발명에서 회로기판 또는 지지부재의 경사진 상면 및 하면을 통해 관통된 배선의 예를 나타낸 단면도이다.
도 13은 발명에서 기판의 커팅과 패턴 형성 과정을 나타낸 도면이다.
도 14는 도 13에서 기판의 배선 형성 영역을 설명하는 시스템의 도면이다.
도 15는 도 13에서 기판의 패턴을 형성하는 시스템의 도면이다.
도 16은 발명에서 기판의 패턴 형성 과정을 설명하기 위한 도면이다.
도 17은 발명의 실시 예에 따른 패턴이 형성된 디스플레이 패널의 일 예를 나타낸 측 단면도이다.
도 18은 도 17에서 디스플레이 패널의 에지 영역의 패턴을 나타낸 도면이다.
도 19는 발명의 실시 예에 따른 패턴이 형성된 디스플레이 패널의 다른 예를 나타낸 측 단면도이다.
도 20은 도 19에서 디스플레이 패널의 에지 영역의 패턴을 나타낸 도면이다.
도 21 내지 도 23은 비교 예의 회로기판들의 커팅에 따른 HAZ(Heat affected zone) 영역과 이로 인한 금속배선버닝(metal pattern burning) 영역을 나타낸 도면이다.
도 24 및 도 25는 비교 예의 회로기판 또는 지지부재에서 레이저 커팅에 따른 커팅 라인 주변의 버닝 영역을 나타낸 도면이다.
도 26은 발명의 실시예에 따른 회로기판의 커팅에 따른 측면을 상세하게 나타낸 도면이다.
1 and 2 are diagrams showing examples of cutting a display panel having a plurality of LED chips according to an embodiment of the present invention.
Figure 3 is a front view showing an example of a display panel according to an embodiment of the invention.
Figure 4 is an example of a rear view of the display panel of Figure 3.
FIG. 5 is a diagram illustrating an example of the TFT of the LED chip and circuit board in FIG. 3.
Figures 6a (A)-(C) are a first example showing the process of forming a pattern on the upper or lower surface of a circuit board or support member in the present invention.
Figures 6b (A)-(C) are a second example showing the process of forming a pattern on the upper or lower surface of a circuit board or support member in the invention.
Figures 7 (A)-(D) are a third example showing the process of forming a pattern on the upper or lower surface of a circuit board or support member in the invention.
8A (A)-(D) are another example shown on a plan view showing the process of forming a wiring portion on the circuit board or support member of the present invention.
(A)-(D) in FIG. 8B are perspective views showing the process of forming the wiring portion of FIG. 8A.
(A) and (B) in FIG. 8C are another example of forming the wiring portion of FIG. 8A.
Figures 9(A)-(D) are diagrams showing a fourth example of forming a pattern on a substrate in the present invention.
Figures 10(A)(B) are cross-sectional side views of a display panel and their arrangement according to an embodiment of the invention.
Figure 11 (A) (B) is a side cross-sectional view of a display panel according to a comparative example and a diagram showing the form of their arrangement.
Figure 12a is a cross-sectional view showing an example of forming a pattern on an inclined surface of a circuit board or support member in the present invention.
Figure 12b is a cross-sectional view showing an example of forming a pattern through the curved surface of a circuit board or support member in the present invention.
Figure 12c is a cross-sectional view showing an example of wiring penetrating through the inclined upper and lower surfaces of a circuit board or support member in the present invention.
Figure 13 is a diagram showing the cutting and pattern forming process of the substrate in the invention.
FIG. 14 is a diagram of a system illustrating the wiring formation area of the substrate in FIG. 13.
FIG. 15 is a diagram of a system for forming the pattern of the substrate in FIG. 13.
Figure 16 is a diagram for explaining the process of forming a pattern on a substrate in the present invention.
Figure 17 is a side cross-sectional view showing an example of a display panel on which a pattern is formed according to an embodiment of the invention.
FIG. 18 is a diagram showing the pattern of the edge area of the display panel in FIG. 17.
Figure 19 is a side cross-sectional view showing another example of a display panel on which a pattern is formed according to an embodiment of the invention.
FIG. 20 is a diagram showing the pattern of the edge area of the display panel in FIG. 19.
Figures 21 to 23 are diagrams showing a heat affected zone (HAZ) area and a metal pattern burning area resulting from cutting circuit boards of a comparative example.
Figures 24 and 25 are diagrams showing the burning area around the cutting line according to laser cutting in the circuit board or support member of a comparative example.
Figure 26 is a detailed view showing a side view of a circuit board according to cutting according to an embodiment of the invention.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.The advantages and features of the present invention and methods for achieving them will become clear by referring to the embodiments described in detail below along with the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below and will be implemented in various different forms. These embodiments only serve to ensure that the disclosure of the present invention is complete and that common knowledge in the technical field to which the present invention pertains is not limited. It is provided to fully inform those who have the scope of the invention, and the present invention is only defined by the scope of the claims.

본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급한 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다. 구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다. 위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.The shapes, sizes, proportions, angles, numbers, etc. disclosed in the drawings for explaining embodiments of the present invention are illustrative, and the present invention is not limited to the matters shown. Like reference numerals refer to like elements throughout the specification. Additionally, in describing the present invention, if it is determined that a detailed description of related known technologies may unnecessarily obscure the gist of the present invention, the detailed description will be omitted. When 'includes', 'has', 'consists of', etc. mentioned in this specification are used, other parts may be added unless 'only' is used. When a component is expressed in the singular, the plural is included unless specifically stated otherwise. When interpreting a component, it is interpreted to include the margin of error even if there is no separate explicit description. In the case of a description of a positional relationship, for example, if the positional relationship of two parts is described as 'on top', 'on the top', 'on the bottom', 'next to', etc., 'immediately' Alternatively, there may be one or more other parts placed between the two parts, unless 'directly' is used.

시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다. 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.In the case of a description of a temporal relationship, for example, if a temporal relationship is described as 'after', 'successfully after', 'after', 'before', etc., 'immediately' or 'directly' Unless used, non-consecutive cases may also be included. Although first, second, etc. are used to describe various components, these components are not limited by these terms. These terms are merely used to distinguish one component from another. Accordingly, the first component mentioned below may also be the second component within the technical spirit of the present invention.

본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.Each feature of the various embodiments of the present invention can be combined or combined with each other, partially or entirely, and various technological interconnections and operations are possible, and each embodiment can be implemented independently of each other or together in a related relationship. It may be possible.

이하, 첨부한 도면을 참조하여 본 발명에 대해 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the attached drawings.

도 1 및 도 2는 발명의 실시 예에 따른 복수의 LED칩을 갖는 디스플레이 패널의 커팅 예를 나타낸 도면이며, 도 3은 발명의 실시 예에 따른 디스플레이 패널의 일 예를 나타낸 정면도이고, 도 4는 도 3의 디스플레이 패널의 배면도의 예이며, 도 5는 도 3에서 LED칩과 회로기판의 TFT의 예를 설명한 도면이고, 도 6a의 (A)-(C)는 발명에서 기판에 패턴을 형성하는 과정을 나타낸 제1예이며, 도 6b의 (A)-(C)는 발명에서 기판에 패턴을 형성하는 과정을 나타낸 제2예이고, 도 7의 (A)-(D)는 발명에서 기판에 패턴을 형성하는 과정을 나타낸 제3예이며, 도 8a 및 도 8b의 (A)-(D)는 발명의 회로기판 또는 지지부재에 배선부를 형성하는 과정을 나타낸 평면도 및 사시도 상에서 나타낸 다른 예이며, 도 8c의 (A)(B)는 도 8a의 배선부를 형성하는 다른 예이다. 도 9의 (A)-(D)는 발명에서 회로기판 또는 지지부재에 패턴을 형성하는 제4예를 나타낸 도면이고, 도 10의 (A)(B)은 발명의 실시 예에 따른 디스플레이 패널의 측 단면도 및 이들의 배열 형태를 나타낸 도면이며, 도 11의 (A)(B)은 비교 예에 따른 디스플레이 패널의 측 단면도 및 이들의 배열 형태를 나타낸 도면이고, 도 12a은 발명에서 회로기판의 경사진 표면에 패턴을 형성하는 예를 나타낸 단면도이며, 도 12b는 발명에서 회로기판의 곡면을 통해 패턴을 형성하는 예를 나타낸 단면도이고, 도 12c는 발명에서 회로기판의 경사진 상면 및 하면을 통해 관통된 배선의 예를 나타낸 단면도이다. Figures 1 and 2 are diagrams showing an example of cutting a display panel having a plurality of LED chips according to an embodiment of the invention, Figure 3 is a front view showing an example of a display panel according to an embodiment of the invention, and Figure 4 is a Figure 3 is an example of a rear view of the display panel, Figure 5 is a diagram explaining an example of the LED chip and the TFT of the circuit board in Figure 3, and Figures 6A (A)-(C) show patterns formed on the board in the invention. This is a first example showing the process, and (A)-(C) in Figure 6b is a second example showing the process of forming a pattern on a substrate in the invention, and (A)-(D) in Figure 7 is a process for forming a pattern on a substrate in the invention. This is a third example showing the process of forming a pattern, and Figures 8A and 8B (A) - (D) are another example shown in a plan view and perspective view showing the process of forming a wiring portion on the circuit board or support member of the invention. , (A) and (B) in FIG. 8C are another example of forming the wiring portion of FIG. 8A. Figures 9 (A) - (D) are diagrams showing a fourth example of forming a pattern on a circuit board or support member in the invention, and Figures 10 (A) (B) are diagrams of a display panel according to an embodiment of the invention. It is a diagram showing a side cross-sectional view and their arrangement form, and Figures 11 (A) and (B) are a diagram showing a side cross-sectional view of a display panel according to a comparative example and its arrangement form, and Figure 12a is a diagram showing the diameter of the circuit board in the invention. It is a cross-sectional view showing an example of forming a pattern on the surface of a photograph. Figure 12b is a cross-sectional view showing an example of forming a pattern through the curved surface of a circuit board in the present invention, and Figure 12c is a cross-sectional view showing an example of forming a pattern through the curved surface of the circuit board in the present invention. This is a cross-sectional view showing an example of wiring.

도 1 및 도 2를 참조하면, 지지부재(1)의 일면(또는 상면)에는 개별 표시 영역(A1)에 박막트랜지스터(TFT)와 LED 칩들을 탑재하고 이들의 구동을 위한 배선 패턴을 형성하며, 지지부재(1)의 타면(또는 배면)에는 상기 LED 칩이나 TFT를 구동하기 위한 드라이버 IC나 각종 부품이 탑재될 수 있다. 이러한 지지부재(1)는 커팅 라인(C1,C2)을 통해 단위 크기의 디스플레이 패널(11,12,13,14)로 커팅하게 된다. Referring to Figures 1 and 2, thin film transistors (TFTs) and LED chips are mounted in individual display areas (A1) on one surface (or upper surface) of the support member 1, and wiring patterns for driving them are formed, A driver IC or various components for driving the LED chip or TFT may be mounted on the other side (or back side) of the support member 1. This support member 1 is cut into display panels 11, 12, 13, and 14 of unit size through cutting lines C1 and C2.

상기 지지부재(1)는 각 디스플레이 패널(11,12,13,14)의 지지층 또는 회로기판의 지지 층으로서, 플라스틱 재질, 글라스 재질, 세라믹 재질 또는 금속 중 적어도 하나를 포함할 수 있다. 상기 지지부재(1)는 투명 또는 비 투명 재질의 절연 필름으로 형성될 수 있다. 상기 지지부재(1)는 상부/하부에 패턴이 형성된 연성 기판이거나 비 연성의 기판일 수 있다.The support member 1 is a support layer of each display panel 11, 12, 13, and 14 or a support layer of a circuit board, and may include at least one of plastic material, glass material, ceramic material, or metal. The support member 1 may be formed of an insulating film made of a transparent or non-transparent material. The support member 1 may be a flexible substrate with a pattern formed on the top/bottom or a non-flexible substrate.

상기 각 디스플레이 패널(11,12,13,14)의 사이즈는 손목시계, 휴대폰 단말기, 혹은 타일링방식의 모니터나 TV, 혹은 대형 TV, 광고판의 단일패널 등 다양한 응용분야에 맞는 사이즈로 구현될 수 있다. 예를 들어, 상기 각 디스플레이 패널(11,12,13,14)의 사이즈는 2inch 이상일 수 있으나 이에 한정되는 것은 아니다.The size of each display panel (11, 12, 13, 14) can be implemented in a size suitable for various application fields, such as a wristwatch, a mobile phone terminal, a tiling-type monitor or TV, a large TV, or a single panel for a billboard. . For example, the size of each display panel 11, 12, 13, and 14 may be 2 inches or more, but is not limited thereto.

여기서, 인접한 디스플레이 패널(11,12,13,14) 사이의 경계 부분은 지지부재(1)가 개별 패널 크기로 커팅되는 부분으로서, 기존과 같이 상온에서 레이저 빔으로 커팅 공정을 진행할 경우, 레이저 빔에서 나오는 고열에 의해 소자나 부품에 열 충격이 가해지거나 파괴되는 문제가 있으며, 또한 커팅 라인에 인접한 각종 배선이 열화되는 문제가 발생될 수 있다. Here, the boundary portion between adjacent display panels 11, 12, 13, and 14 is the portion where the support member 1 is cut into individual panel sizes. When the cutting process is performed with a laser beam at room temperature as before, the laser beam There is a problem of thermal shock or destruction of elements or components due to the high heat coming from the device, and also the problem of deterioration of various wiring adjacent to the cutting line may occur.

발명의 실시 예는 저온진공챔버에서 레이저 빔에 의해 상기 커팅 라인(C1,C2)을 따라 커팅하게 된다. 이에 따라 개별 지지부재(1)의 에지 영역(A2,A3)에 열 충격이 최소화되고 TFT와 LED칩, 각종 부품이나 배선의 열화를 줄여줄 수 있다. 또한 커팅된 지지부재(1)의 측면 손상을 최소화시켜 줄 수 있으며, 패드와 측면 간의 간격을 줄여줄 수 있다.In an embodiment of the invention, cutting is performed along the cutting lines (C1, C2) by a laser beam in a low-temperature vacuum chamber. Accordingly, thermal shock can be minimized in the edge areas (A2, A3) of the individual support members (1), and deterioration of the TFT, LED chip, various components and wiring can be reduced. In addition, damage to the side of the cut support member (1) can be minimized and the gap between the pad and the side can be reduced.

여기서, 상기 저온진공챔버는 0도 내지 -50도의 범위의 환경의 챔버이며, 가스가 주입되면 레이저 빔을 조사하게 되며, 이때 국부적으로 플라즈마가 발생하여, 지지부재(1)의 커팅 라인(C1,C2)을 따라 커팅하게 된다. 이때 저온진공챔버 내에서 커팅 공정을 진행하게 되므로, 대기중의 산소와 같은 가스와의 반응으로 인한 문제를 줄여줄 수 있다. 상기 저온진공챔버에서 공급되는 가스는 선택되고 조절될 수 있으며, 불활성 가스 및 불소 가스 중 적어도 하나 또는 모두를 포함할 수 있다. 상기 가스는, 예컨대 N2, Ar, He, CF4, SF6, NH3, CF4/H2, CHF3, C2F6, H2, C2H4, CH4 중 적어도 하나와 O2를 포함할 수 있다. 여기서, 상기 가스에서 산소의 함유량은 0.1% 이상 예컨대, 0.1% 내지 10%의 범위로 제공될 수 있다. 또한 상기 가스는 합성부를 통해 가스 종류를 선택할 수 있고 그 함량도 조절할 수 있다.Here, the low-temperature vacuum chamber is a chamber in an environment ranging from 0 degrees to -50 degrees, and when gas is injected, a laser beam is irradiated. At this time, plasma is generated locally, and the cutting line (C1, Cutting is done along C2). At this time, since the cutting process is performed within a low-temperature vacuum chamber, problems caused by reaction with gases such as oxygen in the atmosphere can be reduced. The gas supplied from the low-temperature vacuum chamber may be selected and controlled, and may include at least one or both of an inert gas and a fluorine gas. The gas is, for example, at least one of N 2 , Ar, He, CF 4 , SF 6 , NH 3 , CF 4 /H 2 , CHF 3 , C 2 F 6 , H 2 , C 2 H 4 , CH 4 and O 2 may be included. Here, the oxygen content in the gas may be 0.1% or more, for example, in the range of 0.1% to 10%. Additionally, the type of gas can be selected and its content can be adjusted through the synthesis unit.

이때 저온진공챔버 내의 환경에서 레이저 빔으로 플라즈마를 발생시켜 커팅하게 되므로, 지지부재(1)의 커팅에 따른 부품, 소자, 패드, 배선 등에 열화를 줄일 수 있다. 또한 커팅 시 고온으로 인한 주변의 열 손해(HAZ)를 최소화시켜 줄 수 있고, 상기 열 손해 영역을 커팅 라인(C1,C2)으로부터 20㎛ 이하의 영역으로 줄여줄 수 있다. 따라서, 디스플레이 패널이나 기판에 대해 열에 대한 신뢰성을 개선시켜 줄 수 있다. 또한 저온에서 공정을 진행하게 되므로, 가공속도를 높여줄 수 있다. 또한 기판에 열에 의한 손해가 줄어들어, 크랙이나 칩핑, 습도에 의한 결로 발생을 줄여줄 수 있다. 이에 따라 저온진공챔버에서 기판들을 정밀하게 커팅하게 되므로, 패널 간의 간격을 줄여줄 수 있고, 가공 공차를 최소화할 수 있다.At this time, since cutting is performed by generating plasma with a laser beam in an environment within a low-temperature vacuum chamber, deterioration of parts, elements, pads, wiring, etc. due to cutting of the support member 1 can be reduced. In addition, it is possible to minimize surrounding heat damage (HAZ) due to high temperature during cutting, and reduce the heat damage area to an area of 20㎛ or less from the cutting lines (C1, C2). Therefore, the thermal reliability of the display panel or substrate can be improved. Additionally, since the process is carried out at a low temperature, the processing speed can be increased. Additionally, heat damage to the substrate is reduced, reducing cracks, chipping, and condensation due to humidity. Accordingly, since the substrates are precisely cut in a low-temperature vacuum chamber, the gap between panels can be reduced and processing tolerances can be minimized.

도 2의 (A)(B)와 같이, 커팅된 디스플레이 패널(11)은 중앙의 표시 영역(A1)과 비 표시 영역인 에지 영역(A2,A3)으로 구분될 수 있다. 상기 에지 영역은 상면과 하면에 패드들이 배치될 수 있다. 이러한 디스플레이 패널(11)은 도 3 및 도 4와 같이, 상부 패드(31)와 하부 패드(32)를 전기적으로 연결해 주어 전원 공급이나 각종 제어를 수행할 수 있다. 이를 위해, 상부 패드(31)와 하부 패드(32)를 연결하는 패턴이나 배선을 형성하게 되는데, 기존과 같이 단순하게 지지부재(1)의 표면에 금속을 증착할 경우, 증착력이 낮고 증착 후 경화 공정을 진행하여 복잡해질 수 있다. 또는 기존에는 각 에지 영역에서 수 백개 이상의 패드마다 비아 홀을 가공하고, 그 비아 홀들 각각에 금속 물질을 디스펜싱하고 경화하여, 비아를 형성하는 복잡한 문제가 있다.As shown in (A) (B) of FIG. 2, the cut display panel 11 may be divided into a central display area A1 and edge areas A2 and A3, which are non-display areas. Pads may be placed on the upper and lower surfaces of the edge area. This display panel 11 can supply power or perform various controls by electrically connecting the upper pad 31 and the lower pad 32, as shown in FIGS. 3 and 4. For this purpose, a pattern or wiring connecting the upper pad 31 and the lower pad 32 is formed. When metal is simply deposited on the surface of the support member 1 as before, the deposition force is low and after deposition The curing process can become complicated. Alternatively, there is currently a complicated problem of forming via holes by processing hundreds of via holes for each pad in each edge area and dispensing and hardening a metal material into each of the via holes.

도 3 및 도 4와 같이, 디스플레이 패널(11)은 회로기판(20) 상에 TFT부와 복수의 LED칩(2A,2B,2C)을 갖는 단위 픽셀들이 매트릭스 형태로 배열될 수 있다. 상기 단위 픽셀들의 각 서브 픽셀은 LED칩(2A,2B,2C)이 각각 배치될 수 있다. 상기 단위 픽셀은 서로 다른 컬러 예컨대, 적어도 삼색 컬러를 발광하는 LED칩(2A,2B,2C)들로 구현되거나, 서로 동일한 컬러를 발광하는 LED칩과 양자점 또는 형광체와 같은 시트의 조합으로 구현될 수 있다. 상기 단위 픽셀은 적색, 녹색 및 청색의 광을 발광할 수 있으며, 예컨대 LED칩(2A,2B,2C)들은 적색(R), 녹색(G) 및 청색(B)의 LED칩을 포함할 수 있다. 예컨대 LED칩(2A,2B,2C)들은 모드 동일한 컬러를 발광하는 LED칩을 포함할 수 있다. 상기 LED칩(2A,2B,2C)은 서브 픽셀을 위해 마이크로 사이즈를 갖는 칩이며, 예컨대, 한 변의 길이는 10㎛ 내지 100㎛의 범위일 수 있다. 상기 LED칩(2A,2B,2C)의 사이즈는 LED칩의 미세제조 기술에 따라 한 변의 길이가 미세크기(≤1㎛, 또는 1㎛-50㎛)의 범위일 수도 있다. 예를 들어, 상기 LED칩(2A,2B,2C)의 사이즈는 1㎛ 내지 50㎛ Х 1㎛ 내지 50㎛의 범위일 수 있으나, 이에 한정되는 것은 아니다.3 and 4, the display panel 11 may have unit pixels having a TFT unit and a plurality of LED chips 2A, 2B, and 2C arranged in a matrix form on a circuit board 20. LED chips 2A, 2B, and 2C may be disposed in each subpixel of the unit pixels. The unit pixel may be implemented with LED chips (2A, 2B, 2C) that emit different colors, for example, at least three colors, or a combination of LED chips that emit the same color and sheets such as quantum dots or phosphors. there is. The unit pixel may emit red, green, and blue light. For example, the LED chips 2A, 2B, and 2C may include red (R), green (G), and blue (B) LED chips. . For example, the LED chips 2A, 2B, and 2C may include LED chips that emit the same color. The LED chips 2A, 2B, and 2C are micro-sized chips for subpixels, and for example, the length of one side may be in the range of 10㎛ to 100㎛. The size of the LED chips (2A, 2B, and 2C) may have a side length in the range of microscopic size (≤1㎛, or 1㎛-50㎛) depending on the LED chip micromanufacturing technology. For example, the size of the LED chips (2A, 2B, 2C) may range from 1㎛ to 50㎛ Х 1㎛ to 50㎛, but is not limited thereto.

또한 여러 개의 디스플레이 패널(11)들이 밀착될 경우, 외부에서 구분되지 않도록 밀착 결합될 수 있다. 즉, 디스플레이 패널(11)들은 경계 부분에서의 암선이 발생되지 않는 배치 구조 또는 결합 구조를 가질 수 있다. 상기 디스플레이 패널(11)들을 갖는 디스플레이 장치의 사이즈는 상기 디스플레이 패널(11)의 결합 개수와 각 패널의 사이즈에 따라 달라질 수 있다. 또한 디스플레이 장치에서 각 패널들은 결합, 분리 또는 제거가 가능한 구조이다.Additionally, when multiple display panels 11 are in close contact, they can be tightly coupled so that they cannot be distinguished from the outside. That is, the display panels 11 may have an arrangement or combination structure in which dark lines do not occur at the boundary portion. The size of the display device having the display panels 11 may vary depending on the number of display panels 11 combined and the size of each panel. Additionally, each panel in the display device has a structure that can be combined, separated, or removed.

상기 디스플레이 패널의 회로기판(20)은 복수의 LED칩(2A,2B,2C)을 구동할 수 있는 TFT 어레이 기판을 사용하게 된다. 즉, 회로기판(20)은 복수의 LED칩(2A,2B,2C)을 구동하기 위한 박막트랜지스터(TFT)부(50)와 각종 배선들이 형성되어 있으며, 상기 박막트랜지스터가 턴-온되면, 배선을 통해 외부로부터 입력된 구동신호가 LED칩(2A,2B,2C)에 인가되고 각 LED칩이 발광하게 되어 화상을 구현하게 된다. 상기 회로기판(20)은 각 픽셀 영역(2)에 배치된 서브 픽셀 예컨대, LED칩(2A,2B,2C)들이 각각 독립적으로 구동되도록 구성된 회로 예컨대, 박막 트랜지스터를 포함할 수 있다.The circuit board 20 of the display panel uses a TFT array board capable of driving a plurality of LED chips 2A, 2B, and 2C. That is, the circuit board 20 is formed with a thin film transistor (TFT) unit 50 for driving a plurality of LED chips (2A, 2B, 2C) and various wiring, and when the thin film transistor is turned on, the wiring A driving signal input from the outside is applied to the LED chips (2A, 2B, 2C), and each LED chip emits light to create an image. The circuit board 20 may include a circuit, such as a thin film transistor, configured to independently drive subpixels, such as LED chips 2A, 2B, and 2C, arranged in each pixel area 2.

상기 회로기판(20)의 각각의 픽셀 영역(2)은 적색, 녹색 및 청색의 단색 광을 발광하는 적어도 3개의 LED칩(2A,2B,2C)들이 배열되며, 외부로부터 인가되는 신호에 의해 LED칩으로부터 적색, 녹색 및 청색 컬러의 광이 발광되어 화상을 표시할 수 있게 된다. Each pixel area 2 of the circuit board 20 is arranged with at least three LED chips 2A, 2B, and 2C that emit monochromatic light of red, green, and blue, and the LEDs are turned on by a signal applied from the outside. Red, green, and blue colored light is emitted from the chip, allowing images to be displayed.

패널의 커팅 전 또는 후에 복수의 LED칩(2A,2B,2C)은 회로기판(20)의 TFT 어레이 공정과는 별도의 공정으로 탑재될 수 있다. 즉, 회로기판(20) 상에 배치되는 박막트랜지스터와 각종 배선은 포토 공정에 의해 형성되지만, LED칩(2A,2B,2C)들은 별도의 본딩 공정이나 리플로우 공정을 통해 탑재될 수 있다. Before or after cutting the panel, a plurality of LED chips 2A, 2B, and 2C may be mounted in a process separate from the TFT array process of the circuit board 20. That is, the thin film transistor and various wiring disposed on the circuit board 20 are formed through a photo process, but the LED chips 2A, 2B, and 2C can be mounted through a separate bonding process or a reflow process.

여기서, 박막트랜지스터를 갖는 회로기판(20)과 상기 회로기판(20) 상에 배치된 복수의 LED칩(2A,2B,2C)의 구성은 광원 모듈로 정의될 수 있다. 상기 회로기판(20)은 상기 LED칩(2A,2B,2C)과 연결되는 박막트랜지스터부(50)를 포함할 수 있다. 상기 회로기판(20)은 유리와 같은 투명한 지지부재(1)로 형성될 수 있으며, 상기 박막트랜지스터부(50)는 상기 지지부재(1)의 전면(즉, 상면)에 배치될 수 있다. 상기 LED칩(2A,2B,2C)은 광을 발생하는 발광 구조물, 및 제1 및 제2전극(105,106)(도 5참조)을 포함할 수 있다. 상기 LED칩(2A,2B,2C)은 투명한 기판 또는 반도체 기판을 포함할 수 있다. 상기 지지부재(1)는 플라스틱 재질, 글라스 재질, 세라믹 재질 또는 금속 중 적어도 하나를 포함할 수 있다. 상기 지지부재(1)는 투명 또는 비 투명 재질의 절연 필름으로 형성될 수 있다. 이러한 지지부재(1)는 상면 외곽부를 따라 패드들이 제공되며, 상기 제공된 패드들은 지지부재(1)의 하면에 제공된 패드들과 전기적으로 연결되는 과정을 거쳐, 상면의 패드에 전원이나 신호들이 공급될 수 있다. Here, the configuration of the circuit board 20 having a thin film transistor and a plurality of LED chips 2A, 2B, and 2C disposed on the circuit board 20 may be defined as a light source module. The circuit board 20 may include a thin film transistor unit 50 connected to the LED chips 2A, 2B, and 2C. The circuit board 20 may be formed of a transparent support member 1 such as glass, and the thin film transistor unit 50 may be disposed on the front (ie, upper surface) of the support member 1. The LED chips 2A, 2B, and 2C may include a light-emitting structure that generates light, and first and second electrodes 105 and 106 (see FIG. 5). The LED chips 2A, 2B, and 2C may include a transparent substrate or a semiconductor substrate. The support member 1 may include at least one of plastic material, glass material, ceramic material, or metal. The support member 1 may be formed of an insulating film made of a transparent or non-transparent material. This support member 1 is provided with pads along the outer edge of the upper surface, and the provided pads are electrically connected to the pads provided on the lower surface of the support member 1, so that power or signals are supplied to the pads on the upper surface. You can.

도 3 및 도 4와 같이, 상기 회로기판(20)의 하면에는 드라이버 IC(19) 및 이에 연결된 하부 패드(32) 등이 배치될 수 있다. 상기 회로기판(20)은 상면과 하면의 에지 영역(A2,A3)에 상부 패드(31)와 하부 패드(32)를 후 공정을 통해 도 6 내지 도 12와 같은 배선부(30)로 연결해 주게 된다. 상기 상부 패드(31)와 상기 하부 패드(32)는 Ti, Ni, Pt, TiN, Mo, Al, W, Cu, Ag, Au 중 적어도 둘 이상을 포함할 수 있다.3 and 4, a driver IC 19 and a lower pad 32 connected thereto may be disposed on the lower surface of the circuit board 20. The circuit board 20 connects the upper pad 31 and the lower pad 32 to the edge areas A2 and A3 of the upper and lower surfaces to the wiring portion 30 as shown in FIGS. 6 to 12 through a post-process. do. The upper pad 31 and the lower pad 32 may include at least two of Ti, Ni, Pt, TiN, Mo, Al, W, Cu, Ag, and Au.

여기서, 상기 상부 패드(31)과 하부 패드(32)는 서로 동일한 물질이거나 서로 다른 물질로 형성될 수 있다. 상기 상부 및 하부 패드(31,32)가 다층인 경우, 최하층인 제1층은 접착층이며, Ti, Ni, TiN, Mo, Pt 중 적어도 하나 또는 상기 금속을 갖는 합금을 포함할 수 있다. 상기 제1층 위에 배치된 제2층은 열 전도 및 전기 전도를 위한 재질로 형성될 수 있으며, 예컨대 Al, Cu, W 중에서 적어도 하나 또는 선택된 금속을 갖는 합금으로 형성될 수 있다. 상기 제2층 위에 배치된 제3층은 제1층과 동일한 재질이거나 Ti, Ni, TiN, Mo, Pt 중에서 적어도 하나로 형성될 수 있다. 상기 제3층 위에 배치된 제4층은 투명한 층이거나 금속 본딩층으로 형성될 수 있으며, 예컨대 ITO, Ag, 또는 Au 중 적어도 하나 또는 상기 금속을 갖는 합금 중에서 선택될 수 있다. 상기 제4층은 산화 방지를 위한 층일 수 있다.Here, the upper pad 31 and the lower pad 32 may be formed of the same material or different materials. When the upper and lower pads 31 and 32 are multilayered, the first layer, which is the lowest layer, is an adhesive layer and may include at least one of Ti, Ni, TiN, Mo, and Pt, or an alloy having the above metal. The second layer disposed on the first layer may be made of a material for thermal and electrical conduction, for example, at least one of Al, Cu, W, or an alloy having a selected metal. The third layer disposed on the second layer may be made of the same material as the first layer or may be formed of at least one of Ti, Ni, TiN, Mo, and Pt. The fourth layer disposed on the third layer may be a transparent layer or may be formed as a metal bonding layer, and may be selected from, for example, at least one of ITO, Ag, or Au, or an alloy having the above metal. The fourth layer may be a layer for preventing oxidation.

상기 배선부(30)는 회로기판(20)의 상면에서 하면까지 패드들을 전기적으로 연결해 줄 수 있다. 상기 배선부(30)는 상기 회로기판(20) 또는 지지부재(1)의 적어도 한 측면 또는 서로 다른 두 측면을 따라 연장되거나, 상기 지지부재(1) 내부를 관통될 수 있다. 상기 배선부(30)는 2차원 또는 3차원 구조의 디스플레이 기판에 활성된 금속 분말을 다이렉트로 한 번의 공정으로 배선할 수 있다. 이는 기존에 3차원 배선은 2번 이상의 공정을 이용하여 배선 패턴을 형성하여, 공정이나 시간이 증가될 수 있다. The wiring portion 30 may electrically connect pads from the top to the bottom of the circuit board 20. The wiring portion 30 may extend along at least one side or two different sides of the circuit board 20 or the support member 1, or may penetrate the inside of the support member 1. The wiring unit 30 can directly wire activated metal powder to a display substrate with a two-dimensional or three-dimensional structure in a single process. This is because existing 3D wiring uses two or more processes to form a wiring pattern, which may increase the process or time.

상기 배선부(30)는 픽셀의 개수에 따라 달라질 수 있으며, 수 백개 이상 배선들이 배열될 수 있으며, 예컨대 각 에지 영역에 적어도 100개 또는 200개 이상이 배열될 수 있다. 이러한 픽셀들의 개수가 증가함에 따라 보다 정밀도가 높은 배선이나 보다 신뢰성이 높은 패널이 요구되고 있어, 기존의 공정을 이용할 경우 연결을 위한 배선 패턴에 한계가 있다. 발명의 상기 배선부(30)는 레이저 빔을 금속 분말에 조사하여 회로기판(20)의 상면에 배치된 상부 패드(31)와 하면에 배치된 하부 패드(32)를 서로 연결시켜 줄 수 있다.The wiring unit 30 may vary depending on the number of pixels, and may have hundreds or more wires arranged. For example, at least 100 or 200 wires may be arranged in each edge area. As the number of these pixels increases, more precise wiring or more reliable panels are required, and there are limits to the wiring pattern for connection when using existing processes. The wiring unit 30 of the present invention can connect the upper pad 31 disposed on the upper surface of the circuit board 20 and the lower pad 32 disposed on the lower surface by irradiating a laser beam to metal powder.

도 5와 같이, 상기 LED칩(2A,2B,2C)이 배치된 회로기판(20)의 상부에는 투광성 커버(7)가 배치될 수 있으며, 상기 투광성 커버(7)는 상기 LED칩(2A,2B,2C)으로부터 방출된 광이 방출될 수 있다. 상기 투과성 커버(7)는 글라스 재질 또는 연성 혹은 강성의 플라스틱 재질일 수 있으며, 페시베이션층 또는 보호 커버일 수 있다. 상기 LED칩(2A,2B,2C)과 상기 투광성 커버(7) 사이에는 투명한 층(7A)이 배치될 수 있으며, 상기 투명한 층(7A)은 실리콘 또는 에폭시와 같은 투명한 수지 재질이 배치되거나, 에어 갭일 수 있다.As shown in FIG. 5, a light-transmitting cover 7 may be placed on the upper part of the circuit board 20 on which the LED chips 2A, 2B, and 2C are placed, and the light-transmitting cover 7 may cover the LED chips 2A, Light emitted from 2B, 2C) may be emitted. The transparent cover 7 may be made of glass or a soft or rigid plastic material, and may be a passivation layer or a protective cover. A transparent layer (7A) may be disposed between the LED chips (2A, 2B, 2C) and the light-transmitting cover (7), and the transparent layer (7A) may be made of a transparent resin material such as silicone or epoxy, or may be made of air. It could be a gap.

상기 회로기판(20)에서 상기 박막트랜지스터부(50)는 게이트 전극(51), 반도체층(53), 소스 전극(55) 및 드레인 전극(57)으로 구성된다. 회로기판(20) 상에 게이트 전극(51)이 형성되고, 게이트 절연층(49)이 회로기판(110)의 전체 영역에 걸쳐 형성되어 게이트 전극(51)을 덮고, 반도체층(53)이 게이트 절연층(49) 위에 형성되며, 소스 전극(55) 및 드레인 전극(57)이 반도체층(53) 위에 형성된다. In the circuit board 20, the thin film transistor unit 50 is composed of a gate electrode 51, a semiconductor layer 53, a source electrode 55, and a drain electrode 57. A gate electrode 51 is formed on the circuit board 20, a gate insulating layer 49 is formed over the entire area of the circuit board 110 to cover the gate electrode 51, and a semiconductor layer 53 is formed on the gate. It is formed on the insulating layer 49, and the source electrode 55 and the drain electrode 57 are formed on the semiconductor layer 53.

상기 게이트 전극(51)은 Cr, Mo, Ta, Cu, Ti, Al 또는 Al합금 등의 금속 또는 이들의 합금으로 형성될 수 있으며, 게이트 절연층(49)은 SiOx 또는 SiNx와 같은 무기 절연물질로 이루어진 단일층 또는 SiOx 및 SiNx으로 이루어진 복수의 층으로 이루어질 수 있다. 반도체층(53)은 비정질 실리콘과 같은 비정질 반도체로 구성될 수도 있고, IGZO(Indium Gallium Zinc Oxide), TiO2, ZnO, WO3, SnO2와 같은 산화물 반도체로 구성될 수 있다. 산화물 반도체로 반도체층(53)을 형성하는 경우, 박막트랜지스터(TFT)의 크기를 감소시킬 수 있고 구동 전력을 감소시킬 수 있고 전기 이동도를 향상시킬 수 있게 된다. 물론, 본 발명에서는 박막트랜지스터의 반도체층이 특정 물질에 한정되는 것이 아니라, 현재 박막트랜지스터에 사용되는 모든 종류의 반도체물질을 사용할 수 있을 것이다.The gate electrode 51 may be formed of metal such as Cr, Mo, Ta, Cu, Ti, Al or Al alloy, or an alloy thereof, and the gate insulating layer 49 may be made of an inorganic insulating material such as SiOx or SiNx. It may be made of a single layer or a plurality of layers made of SiOx and SiNx. The semiconductor layer 53 may be made of an amorphous semiconductor such as amorphous silicon, or an oxide semiconductor such as IGZO (Indium Gallium Zinc Oxide), TiO2, ZnO, WO 3 , and SnO 2 . When the semiconductor layer 53 is formed with an oxide semiconductor, the size of the thin film transistor (TFT) can be reduced, driving power can be reduced, and electrical mobility can be improved. Of course, in the present invention, the semiconductor layer of the thin film transistor is not limited to a specific material, and all types of semiconductor materials currently used in thin film transistors can be used.

소스 전극(55) 및 드레인 전극(57)은 Cr, Mo, Ta, Cu, Ti, Al, Al합금 등과 같은 금속 또는 이들의 합금으로 이루어질 수 있다. 이때, 드레인 전극(57)은 LED칩(2A,2B,2C)에 신호를 인가하는 제1 연결전극으로 활용될 수 있다. 한편, 도면에서는 박막트랜지스터부(50)가 바텀 게이트(bottom gate)방식 박막트랜지스터지만, 본 발명이 이러한 특정 구조의 박막트랜지스터에 한정되는 것이 아니라 탑 게이트(top gate)방식 박막트랜지스터와 같이 다양한 구조의 박막트랜지터가 적용될 수 있을 것이다.The source electrode 55 and the drain electrode 57 may be made of metal such as Cr, Mo, Ta, Cu, Ti, Al, Al alloy, or an alloy thereof. At this time, the drain electrode 57 can be used as a first connection electrode to apply a signal to the LED chips 2A, 2B, and 2C. Meanwhile, in the drawing, the thin film transistor unit 50 is a bottom gate type thin film transistor, but the present invention is not limited to this specific structure of thin film transistor, but has various structures such as a top gate type thin film transistor. Thin film transistors may be applied.

표시영역(A1)의 제1절연층(41) 위에는 제2연결 전극(59)이 형성된다. 이때, 제2연결전극(59)은 Cr, Mo, Ta, Cu, Ti, Al 또는 Al합금 등의 금속 또는 이들의 합금으로 형성될 수 있으며, 제2 연결전극(59)(즉, 박막트랜지스터(TFT)의 드레인 전극(57))과 동일한 공정에 의해 형성될 수 있다. A second connection electrode 59 is formed on the first insulating layer 41 in the display area A1. At this time, the second connection electrode 59 may be formed of metal such as Cr, Mo, Ta, Cu, Ti, Al, or Al alloy, or an alloy thereof, and the second connection electrode 59 (i.e., thin film transistor ( It can be formed by the same process as the drain electrode 57 of the TFT.

박막트랜지스터부(50)가 형성된 회로기판(20) 위에는 제1 절연층(41)이 형성되며, 표시영역의 제1 절연층(41) 위에 LED칩(2A,2B,2C)이 배치된다. 이때, 도면에서는 제1 절연층(114)의 일부가 제거되고 제거된 영역 상에 LED칩(2A,2B,2C)들이 배열될 수 있다. 상기 제1 절연층(41)은 폴리 이미드(PI) 필름, 포토아크릴과 같은 유기층으로 구성될 수도 있고, 무기층/유기층 또는 무기층/유기층/무기층 등의 복층 구조로 구성될 수도 있다.A first insulating layer 41 is formed on the circuit board 20 on which the thin film transistor unit 50 is formed, and LED chips 2A, 2B, and 2C are disposed on the first insulating layer 41 in the display area. At this time, in the drawing, a portion of the first insulating layer 114 may be removed and LED chips 2A, 2B, and 2C may be arranged on the removed area. The first insulating layer 41 may be composed of an organic layer such as a polyimide (PI) film or photoacrylic, or may be composed of a multi-layer structure such as an inorganic layer/organic layer or an inorganic layer/organic layer/inorganic layer.

상기 제1절연층(41)이 오픈된 영역에는 제1 및 제2패드(61,63)가 배치될 수 있다. 상기 제1패드(61)는 상기 제1연결 전극(57) 상에 배치되거나, 상기 제1연결 전극(57)의 일부 물질일 수 있다. 상기 제2패드(63)는 상기 제2연결 전극(59) 상에 배치되거나, 상기 제2연결 전극(59)의 일부 물질일 수 있다. First and second pads 61 and 63 may be disposed in the open area of the first insulating layer 41. The first pad 61 may be disposed on the first connection electrode 57 or may be a part of the material of the first connection electrode 57. The second pad 63 may be disposed on the second connection electrode 59 or may be a part of the material of the second connection electrode 59.

상기 LED칩(2A,2B,2C)의 제1전극(105)은 상기 회로기판(20)의 제1패드(61) 상에 배치되며, 제2전극(106)은 상기 제2패드(63) 상에 배치될 수 있다. 상기 제1 및 제2패드(61,63)는 상기 제1 및 제2연결 전극(57,59)을 통해 박막트랜지스터와 전기적으로 연결되며, 상기 LED칩(2A,2B,2C)의 제1 및 제2전극(105,106)에 전기적으로 연결될 수 있다. 여기서, 상기 제1 및 제2패드(61,63)는 비 금속 물질을 포함하지 않을 수 있다. 상기 제1 및 제2패드(61,63)는 Ti, Ni, Pt, TiN, Mo, Al, W, Cu, Ag, Au 중 적어도 둘 이상을 포함할 수 있다. 상기 제1 및 제2패드(61,63)는 다층으로 형성될 수 있다. The first electrode 105 of the LED chips 2A, 2B, and 2C is disposed on the first pad 61 of the circuit board 20, and the second electrode 106 is disposed on the second pad 63. It can be placed on top. The first and second pads 61 and 63 are electrically connected to the thin film transistor through the first and second connection electrodes 57 and 59, and are connected to the first and second pads of the LED chips 2A, 2B, and 2C. It may be electrically connected to the second electrodes 105 and 106. Here, the first and second pads 61 and 63 may not include non-metallic materials. The first and second pads 61 and 63 may include at least two of Ti, Ni, Pt, TiN, Mo, Al, W, Cu, Ag, and Au. The first and second pads 61 and 63 may be formed of multiple layers.

이러한 배선부(30)의 패턴 형성 과정은 도 6a 내지 도 12c의 예를 참조하여 설명하기로 한다. 이하 설명의 편의를 위해, 지지부재(1)의 상부 패드(31)를 기준으로 설명하며 하부 패드도 상부 패드(31)와 동일한 공정을 통해 배선부(30)가 형성될 수 있다. The pattern formation process of the wiring portion 30 will be described with reference to examples of FIGS. 6A to 12C. For convenience of explanation, the description will be made based on the upper pad 31 of the support member 1, and the wiring portion 30 may be formed on the lower pad through the same process as the upper pad 31.

도 6a의 (A)-(C)와 같이, 지지부재(1)의 상부 패드(31) 또는/및 하부 패드 상에 배선부(30)를 형성하게 된다. 상기 상기 배선부(30)가 형성될 패드의 표면에 별도로 레이저 빔에 의한 에칭없이 되거나, 패드의 크기를 조절하기 위한 에칭공정이 진행될 수 있다. As shown in (A)-(C) of FIG. 6A, the wiring portion 30 is formed on the upper pad 31 or/and the lower pad of the support member 1. The surface of the pad where the wiring portion 30 is to be formed may be separately etched without using a laser beam, or an etching process may be performed to adjust the size of the pad.

이때, 배선부가 형성될 영역이 에칭될 경우, 그 에칭 공정은 저온진공챔버 내에서 활성화된 가스와 레이저 빔에 의해 발생되는 플라즈마를 이용하여 오목하게 에칭될 수 있다. 상기 저온진공챔버는 0도 이하 예컨대, 0도 내지 -50도의 범위에서 진행되며, 챔버 내의 압력은 에칭 조건에 따라 조절되거나 변경될 수 있다. 상기 가스는 예컨대 N2, Ar, He, CF4, SF6, NH3, CF4/H2, CHF3, C2F6, H2, C2H4, CH4 중 적어도 하나와 O2를 포함할 수 있다. 여기서, 상기 가스에서 산소의 함유량은 0.1% 이상 예컨대, 0.1% 내지 10%의 범위로 제공될 수 있다. 또한 상기 가스는 합성부를 통해 가스 종류를 선택할 수 있고 그 함량도 조절할 수 있다. 이러한 진공챔버내에서의 저온 환경에서 레이저 빔에 의해 에칭하게 되므로, 주변 메탈라인과 패드의 손상이 줄어들고, 버닝(컬러 변색) 등의 현상이 발생되지 않을 수 있어, 열화를 방지할 수 있다. 또한 레이저 빔에 의해 국부적으로 플라즈마가 발생하여 가공면이 매끄럽게 에칭 레이트가 향상될 수 있다.At this time, when the area where the wiring portion is to be formed is etched, the etching process may be concavely etched using plasma generated by activated gas and a laser beam in a low-temperature vacuum chamber. The low-temperature vacuum chamber operates at a temperature below 0 degrees, for example, in the range of 0 degrees to -50 degrees, and the pressure within the chamber may be adjusted or changed depending on etching conditions. The gas is, for example, at least one of N 2 , Ar, He, CF 4 , SF 6 , NH 3 , CF 4 /H 2 , CHF 3 , C 2 F 6 , H 2 , C 2 H 4 , CH 4 and O 2 may include. Here, the oxygen content in the gas may be 0.1% or more, for example, in the range of 0.1% to 10%. Additionally, the type of gas can be selected and its content can be adjusted through the synthesis unit. Since etching is performed by a laser beam in a low-temperature environment within a vacuum chamber, damage to surrounding metal lines and pads is reduced, phenomena such as burning (color change) do not occur, and deterioration can be prevented. Additionally, plasma is generated locally by the laser beam, which smoothens the processed surface and improves the etching rate.

상기 배선부(30)는 상기 상부 패드(31) 상에 형성될 수 있다. 상기 배선부(30)는 상기 상부 패드(31)의 폭보다는 작은 폭을 갖고 형성될 수 있어, 인접한 패드들 간의 간섭을 줄여줄 수 있다. 상기 배선부(30)는 상기 상부 패드(31)와 동일하거나 다른 금속 물질로 형성될 수 있다. 상기 배선부(30)의 두께는 상기 상부 패드(31)의 두께와 다른 두께일 수 있으며, 1㎛ 이상 예컨대, 1㎛ 내지 40㎛의 범위 또는 1㎛ 내지 30㎛의 범위로 형성될 수 있다. 여기서, 상기 상부 패드(31)의 두께는 1㎛ 이상으로 형성될 수 있으며, 예컨대 1㎛ 내지 100㎛의 범위로 형성될 수 있다.The wiring portion 30 may be formed on the upper pad 31. The wiring portion 30 may be formed to have a width smaller than that of the upper pad 31, thereby reducing interference between adjacent pads. The wiring portion 30 may be formed of the same or different metal material as the upper pad 31. The thickness of the wiring portion 30 may be different from the thickness of the upper pad 31, and may be 1 μm or more, for example, in the range of 1 μm to 40 μm or 1 μm to 30 μm. Here, the thickness of the upper pad 31 may be 1㎛ or more, for example, in the range of 1㎛ to 100㎛.

이러한 배선부(30)는 상기 상부 패드(31) 상에 배치되고, 상기 상부 패드(31)에서 지지 부재의 표면으로 연장되거나, 지지부재(1)의 측면을 통해 지지부재(1)의 하면 및 하부 패드로 연장될 수 있다. This wiring portion 30 is disposed on the upper pad 31 and extends from the upper pad 31 to the surface of the support member, or through the side of the support member 1 and the lower surface of the support member 1. It may extend to the lower pad.

상기 배선부(30)는 상기 상부 패드(31) 상에 활성화된 금속 분말을 공급한 후 레이저 빔을 이용하여 조사함으로써, 금속 분말이 분포되는 상부 패드(31)에 평면 패턴 또는/및 입체 패턴 형태의 금속이 다이렉트 융착 또는 증착될 수 있다. 이러한 공정은 상온대기압의 챔버 내에서 수행될 수 있다. The wiring unit 30 supplies activated metal powder to the upper pad 31 and then irradiates it using a laser beam to form a flat pattern or/and three-dimensional pattern on the upper pad 31 where the metal powder is distributed. of metals can be directly fused or deposited. This process can be performed in a chamber at room temperature and atmospheric pressure.

이때 상기 금속 분말은 지지부재(1)의 상면, 하면, 측면을 통해 미리 패턴 형성 영역에 공급될 수 있어, 레이저 빔을 통해 상기와 같이 지지부재(1)에 다이렉트로 융착시켜 줄 수 있다. 이때 증착 또는 융착되는 금속은 금속 분말을 레이저로 용해시켜 형성됨으로써, 금속 분말에 포함되는 산소 성분이 금속 분말이 용해될 때, 지지부재(1) 또는 회로기판의 표면과의 접착력을 향상시켜 줄 수 있다. 상기 금속 패턴이 형성되는 표면은 회로기판이 갖는 지지부재(1)의 표면 또는/및 패드의 표면일 수 있다. 상기 배선부(30)는 지지부재(1)의 상면(Sa)와 하면(Sb), 측면에도 연장될 수 있다. At this time, the metal powder can be supplied to the pattern formation area in advance through the upper, lower, and side surfaces of the support member 1, and can be directly fused to the support member 1 as described above through a laser beam. At this time, the metal to be deposited or fused is formed by melting metal powder with a laser, so that the oxygen component contained in the metal powder can improve the adhesion to the surface of the support member 1 or the circuit board when the metal powder is melted. there is. The surface on which the metal pattern is formed may be the surface of the support member 1 of the circuit board or/and the surface of the pad. The wiring portion 30 may extend to the upper surface (Sa), lower surface (Sb), and side surfaces of the support member (1).

상기 배선부(30)는 전도성 재질 또는 금속으로 형성될 수 있으며, 예를 들면 Ti, Ta, W, Al, Cu, In, Ir, Pd, Co, Gr, CNT, Cr, Mg, Mo, Zn, Ni, Si, Ge, Ag, Au, Hf, Pt, Ru, Rh, TiN, TaN 중 적어도 하나 또는 이들의 둘 이상의 합금물질 중 적어도 하나를 포함할 수 있다. 예컨대, 상기 배선부(30)의 금속은 열 전도성 및 전기 전도성이 높은 Cu이거나 CuGr을 포함할 수 있으며, 이에 대해 한정하지는 않는다. 상기 분말의 사이즈는 나노 크기 예컨대 1nm 이상이거나 1nm 내지 5000nm의 범위, 1nm 내지 2000nm의 범위 또는 100nm 내지 500nm일 수 있으며, 금속 입자의 사이즈에 따라 다를 수 있다. 상기 전도성 분말은 금속 산화물의 분쇄 물이거나, 금속 탄화물, 금속 질화물의 분쇄 물이거나, 금속의 분쇄 물이거나, 금속 산화물과 다른 첨가물을 갖는 혼합물의 분쇄 물일 수 있다. 이러한 분쇄 물은 기계적 분쇄 방법으로 분쇄될 수 있다.The wiring portion 30 may be formed of a conductive material or metal, for example, Ti, Ta, W, Al, Cu, In, Ir, Pd, Co, Gr, CNT, Cr, Mg, Mo, Zn, It may include at least one of Ni, Si, Ge, Ag, Au, Hf, Pt, Ru, Rh, TiN, and TaN, or at least one of two or more alloy materials thereof. For example, the metal of the wiring portion 30 may include Cu or CuGr, which has high thermal and electrical conductivity, but is not limited thereto. The size of the powder may be nano-sized, such as 1 nm or more, 1 nm to 5000 nm, 1 nm to 2000 nm, or 100 nm to 500 nm, and may vary depending on the size of the metal particle. The conductive powder may be a pulverized metal oxide, a pulverized metal carbide, a pulverized metal nitride, a pulverized metal, or a pulverized mixture of a metal oxide and other additives. This ground product can be ground by mechanical grinding method.

상기 배선부(30)의 폭은 150㎛ 이하 예컨대, 5㎛ 내지 150㎛의 범위이거나 20㎛ 내지 60㎛의 범위일 수 있다. 이러한 배선부(30)의 폭은 LED 칩에 연결된 상부 패드(31)인 단자 크기 또는 하부에 드라이버에 연결된 단자 크기에 따라 달라질 수 있다. The width of the wiring portion 30 may be 150 μm or less, for example, 5 μm to 150 μm, or 20 μm to 60 μm. The width of the wiring portion 30 may vary depending on the size of the terminal connected to the upper pad 31 connected to the LED chip or the terminal connected to the lower driver.

상기 상부 패드(31)와 배선부(30)의 경계부는 서로 다른 두 금속의 합금이 형성될 수 있다. 상기 배선부(30)는 하부 패드(32)와 접합시 서로 다른 두 금속의 합금이 형성될 수 있다. The boundary between the upper pad 31 and the wiring portion 30 may be formed of an alloy of two different metals. When the wiring portion 30 is bonded to the lower pad 32, an alloy of two different metals may be formed.

발명의 실시 예는 패널의 표면이나, 회로기판 또는 지지부재(1)의 상면, 하면 또는 측면에 금속 분말을 이용하여 배선부(30)를 형성해 줌으로써, 도금 공정이나 디스펜싱 공정을 수행하지 않고 상부 패드(31)와 하부 패드(32)를 전기적으로 연결시켜 줄 수 있다. 또한 얇은 폭 및 얇은 두께를 갖는 배선부(30)를 높은 순도의 금속으로 형성해 줌으로써, 면 저항이 낮아질 수 있어, 전기적 효율이 개선될 수 있다. 또한 배선부(30)의 선 폭의 조절이 레이저를 지나는 회수와 분말 사이즈에 따라 달라질 수 있으므로, 각 배선부(30) 간의 공차 조절이 용이할 수 있다.An embodiment of the invention is to form the wiring portion 30 using metal powder on the surface of the panel or the top, bottom, or side of the circuit board or support member 1, thereby forming the upper portion without performing a plating process or a dispensing process. The pad 31 and the lower pad 32 can be electrically connected. In addition, by forming the wiring portion 30 having a thin width and thickness with a high purity metal, sheet resistance can be lowered and electrical efficiency can be improved. Additionally, since the line width of the wiring portion 30 can be adjusted depending on the number of times the laser passes through the laser and the size of the powder, it can be easy to adjust the tolerance between each wiring portion 30.

도 6a의 (C)와 같이, 상기 배선부(30)의 표면에는 페시베이션층(33)이 형성될 수 있다. 상기 페시베이션층(33)은 디스펜싱 또는 증착 고정에 의해 형성될 수 있다. 상기 페시베이션층(33)은 상기 지지부재(1)의 에지 영역에 배치된 배선부(30)와 상부 패드(31)의 표면을 보호할 수 있다. 상기 배선부(30) 및 페시베이션층(33)은 상기 지지부재(1)의 상면, 하면, 또는/및 측면을 따라 배치될 수 있다. 상기 페시베이션층(33)은 상기 배선부(30)의 표면에 형성되고, 인접한 배선부 간의 간섭이나 전기적인 쇼트 문제나, 습기 침투를 차단할 수 있다. 상기 페시베이션층(33)는 상기 상부 패드(31) 및 하부 패드(32, 도 4)의 표면까지 형성되어, 상면(Sa) 및 하면(Sb)의 에지 영역을 보호할 수 있다. 상기 페시베이션층(33)은 TiO2, SiO2, SiON, Al2O3 중 적어도 하나를 포함하거나, 산화막, 질화물 또는 유전율 막으로 형성될 수 있다.As shown in (C) of FIG. 6A, a passivation layer 33 may be formed on the surface of the wiring portion 30. The passivation layer 33 may be formed by dispensing or deposition. The passivation layer 33 may protect the surfaces of the wiring portion 30 and the upper pad 31 disposed at the edge area of the support member 1. The wiring portion 30 and the passivation layer 33 may be disposed along the top, bottom, and/or side surfaces of the support member 1. The passivation layer 33 is formed on the surface of the wiring portion 30 and can prevent interference between adjacent wiring portions, electrical short problems, or moisture penetration. The passivation layer 33 is formed up to the surfaces of the upper pad 31 and the lower pad 32 (FIG. 4), and can protect the edge areas of the upper surface Sa and lower surface Sb. The passivation layer 33 may include at least one of TiO 2 , SiO 2 , SiON, and Al 2 O 3 or may be formed of an oxide film, a nitride film, or a dielectric constant film.

도 6b의 (A)-(C)와 같이, 지지부재(1)의 상부 패드(31) 또는/및 하부 패드에 배선 형성 영역인 개구부(Pf1)을 형성하게 된다. 이때의 배선 형성 영역은 저온진공챔버에서 활성화된 가스와 레이저 빔에 의해 발생되는 플라즈마를 이용하여 에칭할 수 있다. 상기 배선 형성 영역은 상기 상부 패드(31)의 상면에서 하면까지 관통되는 개구부(Pf1)로 형성될 수 있다. 상기 개구부(Pf1)의 깊이는 상기 상부 패드(31)의 두께이며, 더 깊거나 얇게 할 경우, 레이저 빔의 세기와 조사 시간으로 조절할 수 있다. 상기 개구부(Pf1)는 각 패드에 하나 또는 복수일 수 있으며, 탑뷰 형상이 원 형상 또는 다각형 형상일 수 있다. 상기 개구부(Pf1)의 바닥은 상기 지지부재(1)의 상면(Sa)이 노출될 수 있다. 상기 개구부(Pf1)의 깊이는 1㎛ 이상 예컨대, 1㎛ 내지 100㎛의 범위일 수 있으며, 상기 개구부(Pf1)의 폭은 상기 개구부(Pf1)가 형성된 패드의 폭보다는 작을 수 있다.As shown in (A)-(C) of FIG. 6B, an opening Pf1, which is a wiring formation area, is formed in the upper pad 31 or/and the lower pad of the support member 1. At this time, the wiring formation area can be etched using plasma generated by activated gas and a laser beam in a low-temperature vacuum chamber. The wiring formation area may be formed as an opening Pf1 penetrating from the top to the bottom of the upper pad 31. The depth of the opening Pf1 is the thickness of the upper pad 31, and when made deeper or thinner, it can be adjusted by the intensity and irradiation time of the laser beam. The opening Pf1 may be one or more in each pad, and its top view may be circular or polygonal. The upper surface Sa of the support member 1 may be exposed at the bottom of the opening Pf1. The depth of the opening Pf1 may be 1 μm or more, for example, in the range of 1 μm to 100 μm, and the width of the opening Pf1 may be smaller than the width of the pad on which the opening Pf1 is formed.

도 6b의 (B)와 같이, 상기 개구부(Pf1)에는 배선부(30)가 형성된다. 상기 배선부(30)는 상기 개구부(Pf1) 내에 금속 분말을 공급한 후 레이저 빔을 이용하여 조사함으로써, 금속 분말이 분포되는 개구부(Pf1)에 평면 패턴 또는/및 입체 패턴 형태의 금속이 융착 또는 증착될 수 있다. 이러한 공정은 상온대기압의 챔버 내에서 수행될 수 있다. 상기 배선부(30)는 상기에 개시된 공정으로 형성될 수 있다. 이때 상기 배선부(30)는 상기 개구부(Pf1)를 통해 지지부재(1)의 상면, 상기 패드의 내면에 접착될 수 있다. 상기 배선부(30)는 상기 상부 패드(31)의 상면에도 연장될 수 있다. As shown in (B) of FIG. 6B, a wiring portion 30 is formed in the opening Pf1. The wiring unit 30 supplies metal powder into the opening Pf1 and irradiates it using a laser beam, so that metal in the form of a flat pattern or/and a three-dimensional pattern is fused or fused to the opening Pf1 where the metal powder is distributed. can be deposited. This process can be performed in a chamber at room temperature and atmospheric pressure. The wiring portion 30 may be formed through the process disclosed above. At this time, the wiring portion 30 may be adhered to the upper surface of the support member 1 and the inner surface of the pad through the opening Pf1. The wiring portion 30 may also extend to the upper surface of the upper pad 31.

도 6b의 (C)와 같이, 상기 배선부(30) 및 상부 패드(31)의 표면에 페시베이션층(33)을 형성하게 된다. 상기 페시베이션층(33)은 상기 상부 패드(31)를 덮는 형태로 제공될 수 있어, 지지부재(1)의 상면(Sa)에 접촉될 수 있다. 상기 배선부(30) 및 페시베이션층(33)은 지지부재(1)의 상면, 하면 또는/및 측면에 형성될 수 있다.As shown in (C) of FIG. 6B, a passivation layer 33 is formed on the surfaces of the wiring portion 30 and the upper pad 31. The passivation layer 33 may be provided in a form that covers the upper pad 31 and may be in contact with the upper surface Sa of the support member 1. The wiring portion 30 and the passivation layer 33 may be formed on the top, bottom, or/and side surfaces of the support member 1.

도 7의 (A)-(D)를 참조하면, 상기 지지부재(1)의 상부 패드(31) 또는/및 하부 패드는 개구부(Pf2)가 형성된다. 상기 개구부(Pf2)는 상기 지지부재(1)의 상면 또는/및 하면에 오목한 오목부로 더 함몰될 수 있다. 상기 개구부(Pf2)의 깊이는 상기 상부 패드(31)의 두께보다 더 클 수 있으며, 지지부재(1)의 상면(Sa) 또는/및 하면에서 1㎛ 이상이거나, 1㎛ 내지 50㎛의 범위의 깊이로 형성될 수 있다. 상기 개구부(Pf2)의 하부 형상은 반구형 형상이거나, 다각형 형상일 수 있다. 상기 개구부(Pf2)는 저온진공챔버에서 활성화된 가스와 레이저 빔에 의해 발생되는 플라즈마를 이용하여 상기 상부 패드(31)에서 지지부재(1)의 상부까지 에칭할 수 있다.Referring to Figures 7 (A)-(D), the upper pad 31 and/or the lower pad of the support member 1 is formed with an opening Pf2. The opening Pf2 may be further recessed into a concave portion on the upper or/and lower surface of the support member 1. The depth of the opening Pf2 may be greater than the thickness of the upper pad 31, and may be 1 ㎛ or more, or in the range of 1 ㎛ to 50 ㎛, on the upper surface (Sa) or/and lower surface of the support member 1. It can be formed in depth. The lower part of the opening Pf2 may have a hemispherical shape or a polygonal shape. The opening Pf2 can be etched from the upper pad 31 to the upper part of the support member 1 using plasma generated by activated gas and a laser beam in a low-temperature vacuum chamber.

이러한 개구부(Pf2)는 상기 상부 패드(31)를 따라 형성되며, 상기 상부 패드(31)가 없는 에지 영역의 상부, 지지부재(1)의 측면, 지지부재(1)의 하부 에지 영역, 하부 패드로 연장될 수 있다. This opening (Pf2) is formed along the upper pad 31, at the upper part of the edge area without the upper pad 31, the side of the support member 1, the lower edge area of the support member 1, and the lower pad. can be extended to

도 7의 (C)와 같이, 상기 개구부(Pf2)에는 배선부(30)가 형성된다. 상기 배선부(30)는 상기 개구부(Pf2) 내에 금속 분말을 공급한 후 레이저 빔을 이용하여 조사함으로써, 금속 분말이 분포되는 개구부(Pf2)에 평면 패턴 또는/및 입체 패턴 형태의 금속이 융착 또는 증착될 수 있다. 이러한 공정은 상온대기압의 챔버 내에서 수행될 수 있다. 이러한 배선부(30)는 상부 패드(31)와 하부 패드(32)를 연결할 수 있도록 상기 개구부(Pf2)를 통해 연장될 수 있다. As shown in FIG. 7 (C), a wiring portion 30 is formed in the opening Pf2. The wiring unit 30 supplies metal powder into the opening Pf2 and then irradiates it using a laser beam, so that metal in the form of a flat pattern or/and a three-dimensional pattern is fused or fused to the opening Pf2 where the metal powder is distributed. can be deposited. This process can be performed in a chamber at room temperature and atmospheric pressure. This wiring portion 30 may extend through the opening Pf2 to connect the upper pad 31 and the lower pad 32.

도 7의 (D)와 같이, 상기 배선부(30) 및 패드(31) 상에는 페시베이션층(33)이 형성될 수 있다. 상기 배선부(30), 개구부(Pf2) 및 페시베이션층(33)은 지지부재(1)의 상면, 하면, 또는/및 측면에 형성될 수 있다.As shown in (D) of FIG. 7, a passivation layer 33 may be formed on the wiring portion 30 and the pad 31. The wiring portion 30, the opening Pf2, and the passivation layer 33 may be formed on the top, bottom, or/and side surfaces of the support member 1.

도 8a 및 도 8b를 참조하면, 도 8a의 (A)(B) 및 도 8b의 (A)(B)와 같이, 지지부재(1)의 상면(Sa)(또는 하면)에 제공된 패드(31)는 측면(Sc)으로부터 이격되며, 상기 측면(Sc)는 저온지공챔버에서 커팅된 면이거나, 재 가공된 면일 수 있다. 상기 측면(Sc)에는 저온진공챔버에서 레이저 빔과 가스를 이용하여 소정 깊이로 개구부(Pfa)를 형성하게 된다. 상기 개구부(Pfa)는 상기 측면(Sc)에서 내측 방향으로, 측면 상단에서 하단까지 형성될 수 있다. 상기 개구부(Pfa)의 깊이는 이후 형성될 배선부의 두께와 페시베이션층의 두께 합과 같거나 그 합과 0.1mm 이하의 오차를 가지는 깊이일 수 있다. Referring to FIGS. 8A and 8B, as shown in (A) (B) of FIG. 8A and (A) (B) of FIG. 8B, the pad 31 provided on the upper surface (Sa) (or lower surface) of the support member 1 ) is spaced apart from the side (Sc), and the side (Sc) may be a surface cut in a low-temperature drilling chamber or a reprocessed surface. An opening (Pfa) is formed on the side surface (Sc) at a predetermined depth using a laser beam and gas in a low-temperature vacuum chamber. The opening Pfa may be formed in an inward direction from the side surface Sc, from the top to the bottom of the side. The depth of the opening Pfa may be equal to the sum of the thickness of the wiring portion to be formed later and the thickness of the passivation layer, or may be a depth with an error of 0.1 mm or less from the sum.

도 8a의 (C) 및 도 8b의 (C)와 같이, 배선부(30)를 형성하게 된다. 상기 배선부(30)는 저온진공챔버에서 활성화된 금속재료와 가스를 레이저 빔에 의해 발생되는 플라즈마를 이용하여 융착시켜 줄 수 있다. 상기 배선이 융착되는 영역은 상기 패드(31)의 상면, 지지부재(1)의 상면 및 상기 개구부(Pfa)의 내면에 형성될 수 있다. 상기 개구부(Pfa)의 내면에 형성된 상기 배선부(30)의 패턴(P31)은 측면(Sc)보다 외측 방향으로 돌출되지 않도록 형성될 수 있다. 상기 배선이 융착되는 영역은 하부 패드의 표면, 지지부재(1)의 하면에 형성되어, 상기 개구부(Pfa)에 형성된 배선부와 연결될 수 있다.도 8a의 (D) 및 도 8b의 (D)와 같이, 상기 배선부(30)가 형성되면, 페시베이션층(33)을 형성하여, 상기 배선부(30)과 패드(31)의 표면을 보호할 수 있다. 이때 상기 개구부(Pfa)에 형성된 페시베이션층(33)은 측면(Sc)보다 외측으로 돌출되지 않도록 형성될 수 있다. 이에 따라 상기 개구부(Pfa)에 형성된 페시베이션층(33)의 외 측면은 상기 측면(Sc)와 같은 평면이거나, 상기 오차(즉, 0.1mm 이하) 범위로 배치될 수 있다. 상기 개구부(Pfa)에 형성된 페시베이션층(33)의 폭은 상기 배선부(30)의 패턴(P31)과 같은 폭일 수 있으며, 지지부재(1)의 상면 및 하면에 형성된 폭보다 작을 수 있다. 다른 예로서, 상기 개구부(Pfa)는 상기 지지부재(1)의 상면 또는/및 하면에 형성된 페시베이션층(33)의 폭과 같거나 작게 형성될 수 있다. 이에 따라 상기 페시베이션층(33)은 상기 배선부(30) 및 패턴(P31)의 표면을 커버하고, 상기 지지부재(1)의 측면(Sc)보다 더 외측으로 돌출되지 않을 수 있다. 이 경우, 인접한 두 디스플레이 패널을 밀착할 때, 밀착에 따른 갭을 제거하거나 최소화시켜 줄 수 있다. As shown in (C) of FIG. 8A and (C) of FIG. 8B, the wiring portion 30 is formed. The wiring portion 30 can fuse metal material and gas activated in a low-temperature vacuum chamber using plasma generated by a laser beam. The area where the wiring is fused may be formed on the upper surface of the pad 31, the upper surface of the support member 1, and the inner surface of the opening Pfa. The pattern P31 of the wiring portion 30 formed on the inner surface of the opening Pfa may be formed so as not to protrude outward from the side surface Sc. The area where the wiring is fused is formed on the surface of the lower pad and the lower surface of the support member 1, and can be connected to the wiring portion formed in the opening Pfa. (D) in FIGS. 8A and 8B (D) As shown, when the wiring portion 30 is formed, the passivation layer 33 can be formed to protect the surfaces of the wiring portion 30 and the pad 31. At this time, the passivation layer 33 formed in the opening Pfa may be formed so as not to protrude outward beyond the side surface Sc. Accordingly, the outer side of the passivation layer 33 formed in the opening Pfa may be on the same plane as the side Sc, or may be arranged within the error range (i.e., 0.1 mm or less). The width of the passivation layer 33 formed in the opening Pfa may be the same as the pattern P31 of the wiring portion 30, and may be smaller than the width formed on the upper and lower surfaces of the support member 1. As another example, the opening Pfa may be formed to be equal to or smaller than the width of the passivation layer 33 formed on the upper and/or lower surface of the support member 1. Accordingly, the passivation layer 33 covers the surfaces of the wiring portion 30 and the pattern P31 and may not protrude further outward than the side surface Sc of the support member 1. In this case, when two adjacent display panels are brought into close contact, the gap caused by the close contact can be eliminated or minimized.

상기 배선부(30)의 패턴(P31)이 지지부재(1)의 측면(Sc)보다 더 내측에 배치됨으로써, 패턴(P31)을 보호할 수 있고, 또한 인접한 패널과의 밀착 시 충격을 제거할 수 있다. 상기 패턴(P31) 및 개구부(Pfa)는 연결하고자 하는 패드들 각각에 하나 이상 예컨대, 2개 또는 그 이상으로 배열되어, 패턴의 신뢰성을 개선시켜 줄 수 있다. 상기 개구부(Pfa)는 측 단면이 다각형 형상이거나, 반구형 형성 또는 반 타원 형상이거나, 모서리 부분이 모따기 처리된 형상일 수 있다. 상기 개구부(Pfa)의 상부는 상기 상부 패드(31)의 측면까지 오목하게 연장될 수 있으며, 또는/및 하부는 하부 패드의 측면까지 오목하게 연장될 수 있다. By placing the pattern P31 of the wiring portion 30 further inside the side Sc of the support member 1, the pattern P31 can be protected and shock can be eliminated when in close contact with an adjacent panel. You can. The pattern (P31) and the opening (Pfa) can be arranged in one or more pieces, for example, two or more, on each of the pads to be connected, thereby improving the reliability of the pattern. The opening Pfa may have a polygonal side cross-section, a hemispherical shape, a semi-oval shape, or a chamfered edge. The upper portion of the opening Pfa may extend concavely to the side of the upper pad 31, and/or the lower portion may extend concavely to the side of the lower pad.

도 8c의 (A) 및 (B)와 같이, 지지부재(1)의 측면(Sc)에 형성된 개구부(pfb)는 외측이 넓고 내측이 좁은 스텝 구조로 형성될 수 있다. 이러한 개구부(Pfb)의 내측에는 배선부(30)의 패턴이 형성되며, 외측에는 페시베이션층(33)이 형성될 수 있다. 상기 페시베이션층(33)은 상기 개구부(Pfb)의 외측 폭과 같거나 더 넓을 수 있고, 개구부(Pfb) 상에서 더 넓은 폭으로 배선부(30)의 패턴을 보호할 수 있다. As shown in (A) and (B) of FIGS. 8C, the opening (pfb) formed on the side surface (Sc) of the support member 1 may be formed in a step structure that is wide on the outside and narrow on the inside. A pattern of the wiring portion 30 may be formed inside the opening Pfb, and a passivation layer 33 may be formed outside the opening Pfb. The passivation layer 33 may be equal to or wider than the outer width of the opening Pfb, and may protect the pattern of the wiring unit 30 with a wider width on the opening Pfb.

도 9의 (A)-(D)를 참조하면, 상기 지지부재(1)의 상부 패드(31), 하부 패드(32) 및 내부에는 개구부(Pf3)가 형성된다. 상기 개구부(Pf3)는 상기 상부 패드(31)의 상면에서 하부 패드(32)의 하면까지 수직하거나 또는 경사지게 관통될 수 있다. 상기 관통되는 개구부(Pf3) 높이는 상기 지지부재(1)의 두께보다 클 수 있다. 상기 개구부(Pf)의 탑뷰 형상은 원 형상이거나, 타원 형상 또는 다각형 형상일 수 있다. 상기 개구부(Pf3)는 저온진공챔버에서 활성화된 가스와 레이저 빔에 의해 발생되는 플라즈마를 이용하여 상기 상부 패드(31)에서 하부패드의 하면까지 에칭할 수 있다. 이러한 개구부(Pf3)는 수직한 방향으로 상부 패드(31)와 하부 패드(32)를 연결시켜 줄 수 있다. Referring to Figures 9 (A)-(D), an opening Pf3 is formed inside the upper pad 31 and the lower pad 32 of the support member 1. The opening Pf3 may penetrate vertically or obliquely from the upper surface of the upper pad 31 to the lower surface of the lower pad 32. The height of the penetrating opening Pf3 may be greater than the thickness of the support member 1. The top view shape of the opening Pf may be circular, elliptical, or polygonal. The opening Pf3 can be etched from the upper pad 31 to the lower surface of the lower pad using plasma generated by activated gas and a laser beam in a low-temperature vacuum chamber. This opening Pf3 may connect the upper pad 31 and the lower pad 32 in a vertical direction.

도 9의 (C)와 같이, 상기 개구부(Pf3)에는 배선부(30)가 형성된다. 상기 배선부(30)는 상기 개구부(Pf3) 내에 금속 분말을 공급한 후 레이저 빔을 이용하여 조사함으로써, 금속 분말이 분포되는 개구부(Pf3)에 평면 패턴 또는/및 입체 패턴 형태의 금속이 융착 또는 증착될 수 있다. 이러한 공정은 상온대기압의 챔버 내에서 수행될 수 있다. 이러한 배선부(30)는 상기 개구부(Pf3)를 통해 상부 패드(31)와 하부 패드(32)를 연결할 수 있다. 상기 배선부(30)는 상기 지지부재(1)의 내면에 접촉되고, 상부 패드(31) 및 하부 패드(32)에 접합될 수 있다. 상기 배선부(30)는 지지부재(1)의 상면(Sa)을 통해 돌출되고 하면(Sb)을 통해 돌출될 수 있다. As shown in FIG. 9 (C), a wiring portion 30 is formed in the opening Pf3. The wiring unit 30 supplies metal powder into the opening Pf3 and then irradiates it using a laser beam, so that metal in the form of a flat pattern or/and a three-dimensional pattern is fused or fused to the opening Pf3 where the metal powder is distributed. can be deposited. This process can be performed in a chamber at room temperature and atmospheric pressure. This wiring portion 30 can connect the upper pad 31 and the lower pad 32 through the opening Pf3. The wiring portion 30 may contact the inner surface of the support member 1 and be bonded to the upper pad 31 and the lower pad 32. The wiring portion 30 may protrude through the upper surface (Sa) and the lower surface (Sb) of the support member 1.

도 9의 (D)와 같이, 상기 배선부(30) 및 상부 패드(31)와 하부 패드(32) 상에는 페시베이션층(33,34)이 각각 형성될 수 있다. As shown in FIG. 9 (D), passivation layers 33 and 34 may be formed on the wiring portion 30 and the upper and lower pads 31 and 32, respectively.

발명은 도 10의 (A)와 같이, 지지부재(1)의 측면(Sc)에 상기 페시베이션층(33) 및 배선부(30)가 돌출되지 않는 형태로 제공되며, 이때 수직한 직선(V1)과 측면(Sc) 및 페시베이션층(33)의 외측면이 같은 선상에 배치될 수 있다. 도 10의 (B)와 같이 인접한 두 디스플레이 패널(B11,B12)를 밀착할 때, 지지부재(1)의 측면(Sc)은 서로 밀착될 수 있다. 이에 반해, 비교 예는 도 11의 (A)와 같이, 지지부재(1)의 측면(Sc)의 외측에 배선부(30)와 페시베이션층(33)이 형성되므로, 수직한 직선(V1) 또는 측면(Sc)의 외측으로 돌출된 형태로 제공된다. 이에 따라 도 11의 (B)와 같이, 비교 예에서 인접한 두 디스플레이 패널(B11,B12)를 밀착할 때, 소정의 갭(G2)에 의해 패널 간의 간격 또는 표시 영역 간의 간격이 이격되는 문제가 발생될 수 있다. 상기 갭(G2)은 배선부의 두께의 2배 및 페시베이션층의 두께의 2배의 합들에 해당하는 간격일 수 있다. 이러한 갭(G2)에 의해 마이크로 디스플레이 장치의 신뢰성이 저하될 수 있다. The invention is provided in a form in which the passivation layer 33 and the wiring portion 30 do not protrude from the side surface Sc of the support member 1, as shown in Figure 10 (A), and in this case, the vertical straight line V1 ), the side surface (Sc), and the outer surface of the passivation layer 33 may be disposed on the same line. When two adjacent display panels B11 and B12 are brought into close contact as shown in (B) of FIG. 10, the side surfaces Sc of the support member 1 may be brought into close contact with each other. On the other hand, in the comparative example, as shown in FIG. 11 (A), the wiring portion 30 and the passivation layer 33 are formed on the outside of the side surface Sc of the support member 1, so the vertical straight line V1 Alternatively, it is provided in a form that protrudes outward from the side (Sc). Accordingly, as shown in (B) of FIG. 11, when two adjacent display panels (B11 and B12) are brought into close contact in the comparative example, a problem occurs in which the gap between the panels or the gap between the display areas is separated by a predetermined gap (G2). It can be. The gap G2 may be a gap corresponding to the sum of twice the thickness of the wiring part and twice the thickness of the passivation layer. The reliability of the micro display device may be reduced due to this gap G2.

도 12a와 같이, 레이저 빔은 지지부재(1)의 표면이 경사진 면(Sa1)이나, 1단 또는 다단으로 단차진 면을 향해 조사될 수 있다. 또한 상기 지지부재(1)의 경사진 면(Sa1)에 형성된 패드에 대해 조사되어, 개구부(Pf2)를 형성할 수 있고, 개구부(Pf2) 또는/및 지지부재(1)의 표면에 배선부(30)를 형성할 수 있다. 다른 예로서, 상기 지지부재(1)의 표면은 평면, 경사진 면, 또는 입체 형상의 면일 수 있으며, 이러한 표면을 따라 레이저 빔으로 직접 개구부를 형성하거나, 또는 금속 분말을 레이저 빔으로 직접 융착시켜 줄 수 있다. As shown in FIG. 12A, the laser beam may be irradiated toward the inclined surface Sa1 of the support member 1 or the stepped surface in one or multiple stages. In addition, the pad formed on the inclined surface (Sa1) of the support member (1) can be irradiated to form an opening (Pf2), and the wiring portion ( 30) can be formed. As another example, the surface of the support member 1 may be a flat surface, an inclined surface, or a three-dimensional surface, and an opening is formed along this surface directly with a laser beam, or metal powder is directly fused with a laser beam. I can give it.

도 12b와 같이, 레이저 빔은 지지부재(1)의 표면이 곡면(Se) 예컨대, 볼록한 곡면이거나 오목한 곡면으로 조사될 수 있다. 또한 상기 지지부재(1)의 곡면(Se)에 형성된 패드에 대해 조사되어, 개구부(Pf2)를 형성할 수 있고, 개구부(Pf2) 또는/및 지지부재(1)의 표면에 배선부(30)를 형성할 수 있다.As shown in Figure 12b, the laser beam may be irradiated to the surface of the support member 1 as a curved surface Se, for example, a convex curve or a concave curve. In addition, the pad formed on the curved surface Se of the support member 1 may be irradiated to form an opening Pf2, and the wiring portion 30 may be formed on the opening Pf2 or/and the surface of the support member 1. can be formed.

도 12c와 같이, 레이저 빔은 지지부재(1)의 경사진 상면(Sa1) 및 하면(Sb1)에 조사되거나 상기 경사진 상면(Sa1) 및 하면(Sb1)에 형성된 패드를 향해 조사될 수 있다. 또한 상기 지지부재(1)의 경사진 패드에 대해 조사되어, 수직하게 관통되는 개구부(Pf3)를 형성할 수 있고, 개구부(Pf3) 또는/및 지지부재(1)의 경사면에 배선부(30)를 형성할 수 있다.As shown in FIG. 12C, the laser beam may be irradiated to the inclined upper surface (Sa1) and lower surface (Sb1) of the support member 1 or may be irradiated toward pads formed on the inclined upper surface (Sa1) and lower surface (Sb1). In addition, the inclined pad of the support member 1 may be irradiated to form a vertically penetrating opening Pf3, and the wiring portion 30 may be formed on the opening Pf3 or/and the inclined surface of the support member 1. can be formed.

도 13과 같이, 지지부재(1) 상에 형성되는 TFT 셀을 단위 패널 크기로 커팅하게 된다(S31). 이때 단위 패널 크기의 커팅 공정은 저온진공챔버에서 활성화된 가스와 레이저 빔에 의해 발생되는 플라즈마를 이용하여 단위 패널의 커팅 라인을 따라 커팅하게 된다. 이후, 저온진공챔버에서 활성화된 가스와 레이저 빔을 이용하여 배선 형성 영역을 형성하게 된다(S33). 이때의 공정은 상기 커팅 공정과 같은 챔버 내에서 진행될 수 있으며, 도 6a 내지 도 12c와 같이 상기 배선 형성 영역은 상기 개구부(Pf1,Pf2,Pf3,Pfa,Pfb)를 형성하는 공정을 포함할 수 있다.As shown in Figure 13, the TFT cell formed on the support member 1 is cut into unit panel sizes (S31). At this time, the unit panel size cutting process uses gas activated in a low-temperature vacuum chamber and plasma generated by a laser beam to cut along the cutting line of the unit panel. Afterwards, a wiring formation area is formed using activated gas and a laser beam in a low-temperature vacuum chamber (S33). This process may be carried out in the same chamber as the cutting process, and as shown in FIGS. 6A to 12C, the wiring formation area may include a process of forming the openings (Pf1, Pf2, Pf3, Pfa, and Pfb). .

그리고, 상기 배선 영역에 금속 분말과 레이저 빔을 조사하여, 배선부(30)를 형성하게 된다(S35). 이때의 배선부(30)를 형성하는 공정은 상온 대기압환경에서 활성화시킨 나노 크기의 금속 분말을 공급하고 레이저 빔의 열로 상기 금속 분말을 용해시켜 리드 패턴을 형성해 줄 수 있다. 이러한 공정은 탈산화(Deoxidation)된 상태의 고순도 금속이 융착될 수 있어, 지지부재(1) 또는/및 패드의 표면에 고밀착될 수 있고, 저저항의 배선 형성이 가능할 수 있다. 이때의 빔 스팟의 크기로 배선 폭은 조절할 수 있으며, 흡입 공정을 통해 용해되지 않은 상기 금속 분말을 흡입하여 고정밀 패턴을 형성할 수 있다.Then, metal powder and a laser beam are irradiated to the wiring area to form the wiring portion 30 (S35). At this time, the process of forming the wiring portion 30 can be done by supplying nano-sized metal powder activated in a room temperature and atmospheric pressure environment and melting the metal powder with the heat of a laser beam to form a lead pattern. In this process, high-purity metal in a deoxidized state can be fused, allowing high adhesion to the surface of the support member 1 or/and the pad, and forming low-resistance wiring. At this time, the wiring width can be adjusted by the size of the beam spot, and a high-precision pattern can be formed by sucking in the undissolved metal powder through the suction process.

이후, 상기 배선부(30)와 패드 상에 페시베이션층을 형성하는 공정을 수행하게 된다(S37). 상기 페시베이션층은 배선부의 산화 방지 및 보호를 위해 형성될 수 있다. Afterwards, a process of forming a passivation layer on the wiring portion 30 and the pad is performed (S37). The passivation layer may be formed to prevent and protect the wiring portion from oxidation.

도 14를 참조하면, 챔버(210)의 가스 활성화부(214)는 가스 합성부(212)를 통해 공급된 가스를 저장하고 마이크로 웨이브를 통해 활성화시켜 공급하게 된다. 상기 가스 합성부(212)에서 공급되는 가스는 불활성 가스 및 불소 가스 중 적어도 하나 또는 모두를 포함할 수 있으며, 예컨대 N2, Ar, He, CF4, SF6, NH3, CF4/H2, CHF3, C2F6, H2, C2H4, CH4 중 적어도 하나와 O2를 포함할 수 있다. 여기서, 상기 가스에서 산소의 함유량은 0.1% 이상 예컨대, 0.1% 내지 10%의 범위로 제공될 수 있다. 또한 상기 가스 합성부(212) 내에서 가스의 선택 또는 함량은 조절될 수 있다.Referring to FIG. 14, the gas activation unit 214 of the chamber 210 stores the gas supplied through the gas synthesis unit 212, activates it through a microwave, and supplies it. The gas supplied from the gas synthesis unit 212 may include at least one or both of an inert gas and a fluorine gas, for example, N 2 , Ar, He, CF 4 , SF 6 , NH 3 , CF 4 /H 2 , CHF 3 , C 2 F 6 , H 2 , C 2 H 4 , CH 4 and O 2 may be included. Here, the oxygen content in the gas may be 0.1% or more, for example, in the range of 0.1% to 10%. Additionally, the selection or content of gas within the gas synthesis unit 212 can be adjusted.

저온진공챔버(220)는 가스 주입기(202)와 레이저 모듈(204)을 포함하며, 상기 가스 주입기(202)는 상기 가스 활성화부(214)로부터 공급된 활성화 가스(G1)를 주입구를 통해 지지부재(1) 상의 배선 형성 영역으로 제공하며, 이때 상기 레이저 모듈(204)의 레이저 빔(L0)이 조사되면, 상기 레이저 빔(L0)에 의해 발생되는 플라즈마에 의해 에칭되는 공정을 통해 배선 형성 영역이 형성될 수 있다. 이러한 에칭 공정은 커팅 공정, 오목한 개구부(Pf)의 형성 공정 또는 관통되는 개구부(Pf2)의 형성 공정을 포함할 수 있다. The low-temperature vacuum chamber 220 includes a gas injector 202 and a laser module 204, and the gas injector 202 supplies the activation gas (G1) supplied from the gas activation unit 214 to the support member through an inlet. (1) It is provided as a wiring formation area on the top, and when the laser beam L0 of the laser module 204 is irradiated, the wire formation area is etched through a process of etching by plasma generated by the laser beam L0. can be formed. This etching process may include a cutting process, a process of forming a concave opening (Pf), or a process of forming a penetrating opening (Pf2).

도 15 및 도 16을 참조하면, 챔버(201A)에는 가스 합성부(211), 금속 분말 공급부(213), 물질 저장탱크(215) 및 활성부(217)를 포함할 수 있다. 이러한 챔버(201A)에서 금속 분말의 공급은 가스 합성부(211)로부터 공급된 가스와 금속 분말 공급부(213)로부터 전도성 재질의 분말을 공급하게 된다(S11). 이러한 가스와 금속 분말은 물질 저장탱크(215)에 저장될 수 있다. 상기 가스는 불활성 가스 및 불소 가스 중 적어도 하나 또는 모두를 포함할 수 있으며, 예컨대 N2, Ar, He, CF4, SF6, NH3, CF4/H2, CHF3, C2F6, H2, C2H4, CH4 중 적어도 하나와 O2를 포함할 수 있다. 여기서, 상기 가스에서 산소의 함유량은 0.1% 이상 예컨대, 0.1% 내지 10%의 범위로 제공될 수 있다. 또한 상기 가스 합성부(211) 내에서 가스의 선택 또는 함량은 조절될 수 있다.Referring to FIGS. 15 and 16 , the chamber 201A may include a gas synthesis unit 211, a metal powder supply unit 213, a material storage tank 215, and an activation unit 217. Metal powder is supplied from this chamber 201A by supplying gas supplied from the gas synthesis unit 211 and powder of a conductive material from the metal powder supply unit 213 (S11). These gases and metal powders may be stored in the material storage tank 215. The gas may include at least one or both of inert gas and fluorine gas, such as N 2 , Ar, He, CF 4 , SF 6 , NH 3 , CF 4 /H 2 , CHF 3 , C 2 F 6 , It may include at least one of H 2 , C 2 H 4 , CH 4 and O 2 . Here, the oxygen content in the gas may be 0.1% or more, for example, in the range of 0.1% to 10%. Additionally, the selection or content of gas within the gas synthesis unit 211 can be adjusted.

상기 전도성 재질의 분말은 금속성 재질이며, 예컨대 Ti, Ta, W, Al, Cu, In, Ir, Pd, Co, CNT, Cr, Mg, Mo, Zn, Ni, Si, Ge, Ag, Au, Hf, Pt, Ru, Rh, TiN, TaN 중 적어도 하나 또는 둘 이상이 혼합된 물질로 제공될 수 있다. 상기 분말의 사이즈는 나노 크기 예컨대 1nm 이상이거나 1nm 내지 5000nm의 범위, 1nm 내지 2000nm의 범위 또는 100nm 내지 500nm일 수 있으며, 금속 입자의 사이즈에 따라 다를 수 있다. 상기 전도성 분말은 금속 산화물의 분쇄 물이거나, 금속 탄화물, 금속 질화물의 분쇄 물이거나, 금속의 분쇄 물이거나, 금속 산화물과 다른 첨가물을 갖는 혼합물의 분쇄 물일 수 있다. 이러한 분쇄 물은 기계적 분쇄 방법으로 분쇄될 수 있다. 상기 금속 분말 공급부(213) 내에서 분말의 함량이나 주입 물질은 조절될 수 있다.The powder of the conductive material is a metallic material, such as Ti, Ta, W, Al, Cu, In, Ir, Pd, Co, CNT, Cr, Mg, Mo, Zn, Ni, Si, Ge, Ag, Au, Hf. , Pt, Ru, Rh, TiN, and TaN may be provided as a mixed material of at least one or two or more of them. The size of the powder may be nano-sized, such as 1 nm or more, 1 nm to 5000 nm, 1 nm to 2000 nm, or 100 nm to 500 nm, and may vary depending on the size of the metal particle. The conductive powder may be a pulverized metal oxide, a pulverized metal carbide, a pulverized metal nitride, a pulverized metal, or a pulverized mixture of a metal oxide and other additives. This ground product can be ground by mechanical grinding method. The powder content or injection material within the metal powder supply unit 213 can be adjusted.

상기 물질 저장 탱크(215)는 상기 가스와 금속 분말이 저장되며, 금속 분말을 갖는 물질을 활성화부(216)로 공급하게 된다(S12). 상기 활성화부(216)는 상기 분말을 갖는 물질을 활성화 탱크(217)에 공급받아 저장하며, 마이크로 웨이브 장치(218)에 의해 상기 저장된 금속 분말을 갖는 물질을 활성화시켜 줄 수 있다. 이러한 마이크로 웨이브 장치(218)를 이용하여 상기 금속 분말을 활성화시켜 줌으로써, 활성화된 금속 물질이 분말 공급부(201)를 통해 공급될 수 있다(S13). The material storage tank 215 stores the gas and the metal powder, and supplies the material containing the metal powder to the activation unit 216 (S12). The activation unit 216 receives and stores the material containing the powder in the activation tank 217, and can activate the stored material containing the metal powder by the microwave device 218. By activating the metal powder using the microwave device 218, the activated metal material can be supplied through the powder supply unit 201 (S13).

챔버(220A)는 상온 대기압 챔버로서, 분말 공급부(201) 및 레이저 모듈(203)을 포함할 수 있다. 상기 분말 공급부(201)는 미리 정해진 회로기판(20)의 개구부(Pf)의 내부 또는 지지부재(1)의 표면에 출사시켜 줄 수 있으며, 레이저 모듈(203)은 상기 활성화된 금속 분말(Pm)과 가스가 출사되면, 해당 영역으로 레이저 빔(L1)을 조사하게 된다(S14). 이때 금속 분말(Pm)는 레이저 빔(L1)의 연속적인 조사를 통해 소정 두께 및 폭을 갖는 배선부(30)로 형성될 수 있다. The chamber 220A is a room temperature atmospheric pressure chamber and may include a powder supply unit 201 and a laser module 203. The powder supply unit 201 can emit light inside a predetermined opening (Pf) of the circuit board 20 or on the surface of the support member 1, and the laser module 203 emits the activated metal powder (Pm). When the gas is emitted, the laser beam (L1) is irradiated to the corresponding area (S14). At this time, the metal powder Pm may be formed into the wiring portion 30 having a predetermined thickness and width through continuous irradiation of the laser beam L1.

이때 상기 활성화된 금속이 분말 형태로 가스와 함께 제공되고 레이저 빔에 의해 용해되고 회로기판(20)의 개구부(Pf2) 내부 또는/및 표면에 융착됨으로써, 순수한 금속 물질 즉, 산화물이나, 질화물, 탄화물인 경우, 상기 금속 이외의 물질이 제거된 금속 입자가 용해 및 증착될 수 있다. 즉, 상기 활성화부(216)는 금속 분말에 포함된 산화막, 탄화막, 또는 질화막을 제거할 수 있다. 이에 따라 금속 분말의 순도가 향상될 수 있다. 예컨대, 텅스텐 재질인 경우, 산화물이 제거되면, 기판 표면에 부착성이 더 높을 수 있다. 또한 산화 그래핀 또는 산화 구리 재질의 경우, 산화물이 제거된 경우, 그래핀 또는 구리 재질이 융착될 수 있다. 예컨대, 산화 그래핀과 같은 물질은 마이크로 웨이브를 이용하여 환원된 그래핀으로 제공될 수 있다.At this time, the activated metal is provided with gas in powder form, melted by a laser beam, and fused to the inside or/and surface of the opening (Pf2) of the circuit board 20, thereby forming a pure metal material, such as oxide, nitride, or carbide. In this case, metal particles from which substances other than the metal have been removed may be dissolved and deposited. That is, the activation unit 216 can remove the oxide film, carbonide film, or nitride film contained in the metal powder. Accordingly, the purity of the metal powder can be improved. For example, in the case of a tungsten material, when the oxide is removed, adhesion to the substrate surface may be higher. Additionally, in the case of graphene oxide or copper oxide material, when the oxide is removed, the graphene or copper material may be fused. For example, a material such as graphene oxide can be provided as reduced graphene using microwaves.

발명의 실시 예는 분말 형태로 지지부재의 내부 또는/및 패드 표면에 출사되므로, 더 넓은 영역으로 분산시켜 줄 수 있고 원가 절감 효과가 있다. 따라서, 지지부재의 표면 또는/및 패드 표면, 개구부에 증착된 금속 물질의 배선부(30)는 50mΩ 이하로 면 저항이 낮고 레이저를 이용한 증착에 의해 표면 접착력이 증가될 수 있다. 또한 레이저 빔의 이동 속도는 초당 1미터 이상으로 속도와 높은 온도(10000도 이상)으로 진행되므로, 원료 입자를 최소화하고 레이저 빔 폭을 최소화하여, 균일한 분포의 연결패턴으로 형성할 수 있다. 또한 상기 금속 분말을 출사하고 레이저 빔을 조사할 때, 흡착 장비를 이용하여 흡착시켜 줌으로써, 융착되지 않는 분말은 흡착될 수 있어, 클리닝 공정을 별도로 진행하지 않을 수 있다. 또한 레이저를 이용하여 건조한 분말을 융착시켜 줌으로써, 별도의 열 처리 공정을 필요하지 않게 된다. 또한 가스와 금속 재료를 다양화할 수 있어, 재료 선택의 폭이 넓어질 수 있다. 배선부(30)의 두께나 높이 제어가 용이할 수 있다. 또한 패드 표면에 형성되는 패턴의 공차 조절이 용이할 수 있다. 또한 도포성 잉크나 액상의 페이스트를 사용하지 않고 되므로, 공정이 빠르게 단순해 질 수 있다. The embodiment of the invention is sprayed in powder form on the inside of the support member and/or on the surface of the pad, so it can be distributed over a wider area and has a cost reduction effect. Accordingly, the wiring portion 30 made of a metal material deposited on the surface of the support member or/and the pad surface and the opening has a low sheet resistance of 50 mΩ or less and the surface adhesion can be increased by deposition using a laser. In addition, the laser beam moves at a speed of more than 1 meter per second and at a high temperature (over 10,000 degrees), so it is possible to minimize raw material particles and minimize the laser beam width, forming a uniformly distributed connection pattern. In addition, when the metal powder is ejected and irradiated with a laser beam, the powder that is not fused can be adsorbed by adsorbing it using an adsorption device, so that a separate cleaning process may not be performed. Additionally, by using a laser to fuse the dried powder, a separate heat treatment process is not required. Additionally, gas and metal materials can be diversified, broadening the range of material selection. It may be easy to control the thickness or height of the wiring portion 30. Additionally, it can be easy to control the tolerance of the pattern formed on the pad surface. Additionally, since there is no need to use coating ink or liquid paste, the process can be quickly simplified.

도 17 및 도 18과 같이, 상기 회로기판(20)의 하면에는 드라이버 IC(19) 및 이에 연결된 하부 패드(32) 등이 배치되며, 상면과 하면의 에지 영역(A2,A3)에 배선부(30)를 포함하며, 상기 배선부(30)는 회로기판(20)의 상면에서 하면까지 전기적으로 연결해 줄 수 있다. 상기 배선부(30)는 상기 회로기판(20) 또는 지지부재(1)의 적어도 한 측면(Sc) 또는 서로 다른 두 측면의 인접 영역을 따라 배열될 수 있다. 상기 배선부(30)는 회로기판(20)의 상면(Sa)에 배치된 상부 패드(31)와 하면에 배치된 하부 패드(32)를 서로 연결시켜 줄 수 있다. 상기 상부 패드들(31)은 복수의 LED 칩(2A,2B,2C)와 배선(La)을 통해 전기적으로 연결되거나, 상기 배선(La)의 단부에 배치될 수 있다. 상기 하부 패드(32)는 상기 회로기판(20)의 하면(Sb)에서 상기 상부 패드(31)와 대응되는 위치에 배치될 수 있다. 이러한 상부 패드(31)들과 하부 패드(32)들은 각각 복수의 배선부(30)에 각각 연결될 수 있다. 상기 배선부(30)가 배치된 회로기판(20)의 에지 영역에는 페시베이션층(33)에 의해 보호될 수 있다. 상기 회로기판(20)의 외측 둘레에 도전성 재질의 배선부(30)를 통해 상부 패드(31)들 및 하부 패드(32)들 각각을 서로 연결시켜 줌으로써, 회로기판(20)을 관통하는 홀들을 형성하지 않아도 된다. 상기 페시베이션층(33)은 상기 배선부(30)의 표면에 형성되고, 인접한 연결부 간의 간섭이나 전기적인 쇼트 문제나, 습기 침투를 차단할 수 있다. 상기 페시베이션층(33)는 상기 상부 패드(31) 및 하부 패드(32)의 표면까지 형성되어, 상면(Sa) 및 하면(Sb)의 에지 영역을 보호할 수 있다. 상기 페시베이션층(33)은 산화막, 질화물 또는 유전율 막으로 형성될 수 있다.17 and 18, a driver IC 19 and a lower pad 32 connected thereto are disposed on the lower surface of the circuit board 20, and wiring portions ( 30), and the wiring portion 30 can electrically connect from the top to the bottom of the circuit board 20. The wiring portion 30 may be arranged along at least one side Sc of the circuit board 20 or the support member 1 or adjacent areas on two different sides. The wiring portion 30 may connect the upper pad 31 disposed on the upper surface Sa of the circuit board 20 and the lower pad 32 disposed on the lower surface. The upper pads 31 may be electrically connected to a plurality of LED chips 2A, 2B, and 2C through a wiring La, or may be disposed at an end of the wiring La. The lower pad 32 may be disposed at a position corresponding to the upper pad 31 on the lower surface (Sb) of the circuit board 20. These upper pads 31 and lower pads 32 may each be connected to a plurality of wiring portions 30 . The edge area of the circuit board 20 where the wiring portion 30 is disposed may be protected by a passivation layer 33. By connecting each of the upper pads 31 and the lower pads 32 to each other through a wiring portion 30 made of a conductive material around the outer circumference of the circuit board 20, holes penetrating the circuit board 20 are formed. There is no need to form it. The passivation layer 33 is formed on the surface of the wiring portion 30 and can prevent interference between adjacent connections, electrical shorts, or moisture infiltration. The passivation layer 33 is formed up to the surfaces of the upper pad 31 and the lower pad 32 to protect the edge areas of the upper and lower pads Sa and Sb. The passivation layer 33 may be formed of an oxide film, a nitride film, or a dielectric constant film.

기존에는 상기 회로기판(20)의 측면(Sc)에 패턴을 형성하여, 상부 패드(31)와 하부 패드(32)를 연결할 때, 디스펜싱 공정을 이용하여 패턴을 형성하게 된다. 또한 박막트랜지스터부를 갖는 패널에서는 도금 방식을 이용하여 측면 패턴을 형성할 경우, 도금 공정 시 박막트랜지스터부가 전기적인 손해가 발생될 수 있어, 도금 공정을 이용할 수 없는 문제가 있다. 따라서, 기존에는 디스펜싱 공정을 이용하여 회로기판(20) 또는 지지부재(1)의 측면 패턴을 형성할 경우, 미세 패턴을 형성하는 데 어려움이 있다. 즉, 인접한 측면 패턴 간의 간격 확보를 위해, 미세 패턴은 100㎛ 이하 예컨대, 20㎛ 내지 60㎛의 패턴 폭이 요구되고 있으나, 디스펜싱 공정을 통해 상기한 미세 패턴 폭의 확보는 어렵고 패턴의 공차 조절이 어려울 수 있다.Conventionally, a pattern is formed on the side Sc of the circuit board 20, and when the upper pad 31 and the lower pad 32 are connected, the pattern is formed using a dispensing process. Additionally, when forming a side pattern using a plating method in a panel having a thin film transistor portion, there is a problem in that the plating process cannot be used because electrical damage may occur to the thin film transistor portion during the plating process. Therefore, when forming a side pattern of the circuit board 20 or the support member 1 using a dispensing process, it is difficult to form a fine pattern. That is, in order to secure the gap between adjacent side patterns, the fine pattern is required to have a pattern width of 100㎛ or less, for example, 20㎛ to 60㎛. However, it is difficult to secure the above-mentioned fine pattern width through the dispensing process, and the tolerance of the pattern must be adjusted. This can be difficult.

또한 기존에는 디스펜싱 공정에 의한 측면 패턴을 형성해 줌으로써, 패턴 물질의 순도가 낮고 면 저항 값이 높아지는 문제가 있다. 또한 디스펜싱에 의해 측면 패턴을 회로기판(20) 또는 지지부재(1)의 측면(Sc)에 증착시켜 줄 때, 접착력이 낮고, 증착 후 경화 공정을 진행할 수 있다. In addition, by forming side patterns through a dispensing process, there is a problem that the purity of the pattern material is low and the sheet resistance value is high. In addition, when the side pattern is deposited on the side Sc of the circuit board 20 or the support member 1 by dispensing, the adhesion is low, and a curing process can be performed after deposition.

발명은 회로기판(20)은 복수의 에지 영역 중 적어도 하나 또는 둘 이상의 영역에 배선부(30)를 포함할 수 있다. 상기 배선 연결부(30)는 상부 패턴(P1), 하부 패턴(P2) 및 연결 패턴(P3)을 포함할 수 있다. 상기 상부 패턴(P1)은 상부 패드(31)의 일부이거나 상부 패드(31)로부터 측면 상단으로 연장될 수 있다. 상기 하부 패턴(P2)은 하부 패드(32)의 일부이거나 하부 패드(32)로부터 측면 하단으로 연장될 수 있다. 상기 연결 패턴(P3)은 상기 회로기판(20) 또는 지지부재(1)의 측면(Sc)에 배치될 수 있다. 상기 연결 패턴(P3)은 서로 대면하는 상기 상부 패드(31)와 하부 패드(32)의 외측 단부를 서로 연결시켜 줄 수 있다. 예컨대, 상기 연결 패턴(P3)은 상기 상부 패턴(P1)과 상기 하부 패턴(P2)에 연결될 수 있다. 상기 연결 패턴(P3)은 상기 상부 패턴(P1)과 하부 패턴(P2)을 서로 연결시켜 줄 수 있다. 여기서, 상기 상부 패턴(P1) 및 상기 하부 패턴(P2)은 상기 상부 패드(31) 및 하부 패드(32)와 동일한 물질로 형성될 수 있다. In the present invention, the circuit board 20 may include a wiring portion 30 in at least one or two or more regions among a plurality of edge regions. The wiring connection portion 30 may include an upper pattern (P1), a lower pattern (P2), and a connection pattern (P3). The upper pattern P1 may be part of the upper pad 31 or may extend from the upper pad 31 to the top of the side. The lower pattern P2 may be part of the lower pad 32 or may extend from the lower pad 32 to the bottom of the side. The connection pattern P3 may be disposed on the side Sc of the circuit board 20 or the support member 1. The connection pattern P3 may connect the outer ends of the upper pad 31 and the lower pad 32 that face each other. For example, the connection pattern (P3) may be connected to the upper pattern (P1) and the lower pattern (P2). The connection pattern (P3) may connect the upper pattern (P1) and the lower pattern (P2) to each other. Here, the upper pattern (P1) and the lower pattern (P2) may be formed of the same material as the upper pad 31 and the lower pad 32.

상기 배선부(30)의 상부 패턴(P1)과 하부 패턴(P2)은 상기 상부 및 하부 패드(31,32)와 동일한 다층 구조로 형성될 수 있다. 상기 연결 패턴(P3)은 상기 상부 패턴(P1)에서 하부 패턴(P2)까지 형성될 수 있으며, 전도성 재질로 형성될 수 있다. 상기 연결 패턴(P3)은 상기 상부 패턴(P1)과 하부 패턴(P2)과 다른 층 구조를 갖고, 단일 금속 또는 복합 금속(예, 합금)으로 형성될 수 있다. 상기 연결 패턴(P3)은 평면 패턴 및 입체(3D) 패턴을 포함할 수 있다. 상기 연결 패턴(P3)은 단층 구조로 형성될 수 있다. 상기 연결 패턴(P3)은 상기 상부 패드(31) 및 하부 패드(32)와 다른 물질로 형성될 수 있다. 상기 연결 패턴(P3)은 상기 하부 패드(32)와 상기 하부 패드(32)의 두께와 다른 두께를 가질 수 있다. 상기 상부 및 하부 패턴(P1,P2)의 두께는 1㎛ 이상으로 형성될 수 있으며, 예컨대 1㎛ 내지 100㎛의 범위로 형성될 수 있다. 상기 연결 패턴(P3)의 두께는 측면(Sc)에서 외측 표면까지의 거리로서, 1㎛ 이상 예컨대, 1㎛ 내지 40㎛의 범위 또는 1㎛ 내지 30㎛의 범위로 형성될 수 있다. 이러한 연결 패턴(P3)의 두께는 면 저항 값과 금속 분말의 사이즈에 따라 달라질 수 있다.The upper pattern (P1) and lower pattern (P2) of the wiring portion 30 may be formed in the same multilayer structure as the upper and lower pads 31 and 32. The connection pattern (P3) may be formed from the upper pattern (P1) to the lower pattern (P2) and may be formed of a conductive material. The connection pattern P3 has a layer structure different from the upper pattern P1 and the lower pattern P2 and may be formed of a single metal or a composite metal (eg, alloy). The connection pattern P3 may include a flat pattern and a three-dimensional (3D) pattern. The connection pattern P3 may be formed as a single-layer structure. The connection pattern P3 may be formed of a material different from the upper pad 31 and the lower pad 32. The connection pattern P3 may have a thickness different from that of the lower pad 32 . The thickness of the upper and lower patterns (P1, P2) may be 1㎛ or more, for example, in the range of 1㎛ to 100㎛. The thickness of the connection pattern P3 is the distance from the side surface Sc to the outer surface, and may be 1 ㎛ or more, for example, in the range of 1 ㎛ to 40 ㎛ or 1 ㎛ to 30 ㎛. The thickness of this connection pattern (P3) may vary depending on the sheet resistance value and the size of the metal powder.

상기 연결 패턴(P3)은 하기에 설명한 바와 같이, 금속 분말을 레이저를 이용하여 조사함으로써, 금속 분말이 분포되는 표면에 평면 패턴 또는/및 입체 패턴 형태의 금속이 융착 또는 증착될 수 있다. 이때 증착 또는 융착되는 금속은 금속 분말을 레이저로 용해시켜 형성됨으로써, 금속 분말에 포함되는 산소 성분이 금속 분말이 용해될 때, 지지부재(1) 또는 회로기판(20)의 표면과의 접착력을 향상시켜 줄 수 있다. 상기 금속 패턴이 형성되는 표면은 회로기판(20)이 갖는 지지부재(1)의 표면 또는/및 패드의 표면일 수 있다. As described below, the connection pattern P3 may be fused or deposited in the form of a planar pattern or/and three-dimensional pattern on the surface where the metal powder is distributed by irradiating the metal powder using a laser. At this time, the metal to be deposited or fused is formed by melting metal powder with a laser, so that the oxygen component contained in the metal powder improves the adhesion with the surface of the support member 1 or the circuit board 20 when the metal powder is dissolved. I can do it for you. The surface on which the metal pattern is formed may be the surface of the support member 1 of the circuit board 20 or/and the surface of the pad.

상기 연결 패턴(P3)은 전도성 재질 또는 금속으로 형성될 수 있으며, 예를 들면 Ti, Ta, W, Al, Cu, In, Ir, Pd, Co, Gr, CNT, Cr, Mg, Mo, Zn, Ni, Si, Ge, Ag, Au, Hf, Pt, Ru, Rh, TiN, TaN 중 적어도 하나 또는 이들의 둘 이상의 합금물질 중 적어도 하나를 포함할 수 있다. 예컨대, 상기 연결 패턴(P3)의 금속은 열 전도성 및 전기 전도성이 높은 Cu이거나 CuGr을 포함할 수 있으며, 이에 대해 한정하지는 않는다. 상기 연결 패턴(P3)의 높이는 상기 지지부재(1)의 두께(T1) 이상일 수 있다. 상기 연결 패턴(P3)의 폭은 150㎛ 이하 예컨대, 5㎛ 내지 150㎛의 범위이거나 20㎛ 내지 60㎛의 범위일 수 있다. 이러한 연결 패턴(P3)의 폭은 LED 칩에 연결된 상부 패드(31)인 단자 크기나 하부에 드라이버에 연결된 단자 크기에 따라 달라질 수 있다. The connection pattern (P3) may be formed of a conductive material or metal, for example, Ti, Ta, W, Al, Cu, In, Ir, Pd, Co, Gr, CNT, Cr, Mg, Mo, Zn, It may include at least one of Ni, Si, Ge, Ag, Au, Hf, Pt, Ru, Rh, TiN, and TaN, or at least one of two or more alloy materials thereof. For example, the metal of the connection pattern P3 may include Cu or CuGr, which has high thermal and electrical conductivity, but is not limited thereto. The height of the connection pattern (P3) may be greater than or equal to the thickness (T1) of the support member (1). The width of the connection pattern P3 may be 150 μm or less, for example, 5 μm to 150 μm, or 20 μm to 60 μm. The width of this connection pattern (P3) may vary depending on the size of the terminal, which is the upper pad 31 connected to the LED chip, or the size of the terminal connected to the driver at the bottom.

발명의 실시 예는 패널의 측면, 회로기판(20) 또는 지지부재(1)의 측면(Sc)의 연결 패턴(P3)을 금속 분말을 이용하여 형성해 줌으로써, 도금 공정이나 디스펜싱 공정을 수행하지 않고 상부 패드(31)와 하부 패드(32)를 전기적으로 연결시켜 줄 수 있다. 또한 얇은 폭 및 얇은 두께를 갖는 연결 패턴(P3)을 형성해 줌으로써, 면 저항이 낮아질 수 있어, 전기적 효율이 개선될 수 있다. 또한 연결 패턴(P3)의 선 폭의 조절이 레이저를 지나는 회수와 분말 사이즈에 따라 달라질 수 있으므로, 각 연결 패턴(P3) 간의 공차 조절이 용이할 수 있다.An embodiment of the invention forms the connection pattern P3 on the side of the panel, the circuit board 20, or the side Sc of the support member 1 using metal powder, thereby forming the connection pattern P3 without performing a plating process or a dispensing process. The upper pad 31 and the lower pad 32 can be electrically connected. Additionally, by forming the connection pattern P3 with a thin width and thickness, sheet resistance can be lowered and electrical efficiency can be improved. Additionally, since the line width of the connection pattern (P3) can be adjusted depending on the number of times the laser passes through the laser and the powder size, it can be easy to adjust the tolerance between each connection pattern (P3).

여기서, 상기 패턴(P3)는 도 8a,8b 및 8c에 형성된 개구부(Pfa,Pfb) 내에 형성될 수 있다. 또한 페시베이션층(33)은 도 8a,8b 및 8c에 형성된 개구부(Pfa,Pfb) 내에 형성될 수 있다. 이에 따라 패턴(P3)와 페시베이션층(33)은 지지부재(1)의 측면보다 더 외측으로 돌출되지 않을 수 있다.Here, the pattern P3 may be formed within the openings Pfa and Pfb formed in FIGS. 8A, 8B, and 8C. Additionally, the passivation layer 33 may be formed within the openings Pfa and Pfb formed in FIGS. 8A, 8B, and 8C. Accordingly, the pattern P3 and the passivation layer 33 may not protrude further outward than the side surface of the support member 1.

도 19 및 도 20을 참조하면, 상부 패드(31)들과 하부 패드(32)들은 각각 지지부재(1)를 관통시킨 배선부(30)에 각각 연결될 수 있다. 상기 배선부(30)는 지지부재(1)의 상면, 하면 및 관통 홀에 배치된 패턴(P1,P2,P3)을 포함할 수 있다. 상기 패턴(P1,P2,P3)은 상기 지지부재(1)의 두께보다 큰 높이로 형성되고, 상부 패드(31)의 내주면과 연결되거나 접촉되고, 하부 패드(32)의 내주면과 연결되거나 접촉될 수 있다. Referring to Figures 19 and 20, the upper pads 31 and lower pads 32 may each be connected to the wiring portion 30 penetrating the support member 1. The wiring portion 30 may include patterns P1, P2, and P3 disposed on the upper surface, lower surface, and through hole of the support member 1. The patterns (P1, P2, P3) are formed to a height greater than the thickness of the support member 1, and are connected to or in contact with the inner peripheral surface of the upper pad 31 and connected to or in contact with the inner peripheral surface of the lower pad 32. You can.

기존에는 상기 회로기판(20)에 관통 홀을 형성한 다음, 디스펜싱 공정을 통해 각 관통 홀에 페이스트를 채워 형성하게 된다. 즉, 상부 패드(31)와 하부 패드(32)를 연결할 때, 디스펜싱 공정을 이용하여 패턴을 형성하게 된다. 또한 박막트랜지스터부를 갖는 패널에서는 도금 방식을 이용하여 측면 패턴을 형성할 경우, 도금 공정 시 박막트랜지스터부가 전기적인 손해가 발생될 수 있어, 도금 공정을 이용할 수 없는 문제가 있다. 따라서, 기존에는 디스펜싱 공정을 이용하여 회로기판(20) 또는 지지부재(1)의 내부 홀에 패턴을 형성할 경우, 홀 사이즈가 디스펜싱 공정이나 페이스트 재질에 따라 커지는 문제가 있다. 즉, 인접한 홀 간의 간격 확보가 어려운 문제가 있으며, 공차 조절이 어려울 수 있다.Conventionally, through holes are formed in the circuit board 20, and then each through hole is filled with paste through a dispensing process. That is, when connecting the upper pad 31 and the lower pad 32, a pattern is formed using a dispensing process. Additionally, when forming a side pattern using a plating method in a panel having a thin film transistor portion, there is a problem in that the plating process cannot be used because electrical damage may occur to the thin film transistor portion during the plating process. Therefore, when forming a pattern in the internal hole of the circuit board 20 or the support member 1 using a dispensing process, there is a problem that the hole size increases depending on the dispensing process or paste material. In other words, it is difficult to secure the gap between adjacent holes, and tolerance control may be difficult.

또한 기존에는 디스펜싱 공정에 의한 홀 패턴을 형성해 줌으로써, 패턴 물질의 순도가 낮고 면 저항 값이 높아지는 문제가 있다. 또한 디스펜싱에 의해 홀 패턴을 회로기판(20) 또는 지지부재(1)의 내부에 증착시켜 줄 때, 접착력이 낮고, 증착 후 경화 공정을 진행하여 복잡해 질 수 있다. In addition, in the past, by forming hole patterns through a dispensing process, there is a problem that the purity of the pattern material is low and the sheet resistance value is high. In addition, when a hole pattern is deposited on the inside of the circuit board 20 or the support member 1 by dispensing, the adhesion is low and the curing process after deposition may be complicated.

발명은 회로기판(20)의 외곽부에 복수의 관통 홀을 레이저 빔이 조사되는 정도의 크기 또는 금속 분말이 삽입될 수 있는 정도의 크기로 형성해 주고, 상기 관통 홀에 금속 분말을 주입한 다음 상기 금속 분말에 레이저 빔을 조사하여, 패턴을 형성할 수 있다. 이때 금속 분말이 홀 하부에서 용해되고 관통 홀 내면에 융착됨으로써, 홀 하부에서 상부를 향해 패턴이 형성될 수 있다. 또한 상부 패드(31)의 표면 또는/및 하부 패드(32)의 표면 일부에 대해 금속 분말을 출사하고, 레이저 빔을 조사하여, 관통 홀의 상부 및 하부 패턴을 형성해 줄 수 있다. 이러한 공정을 통해 배선부(30)가 형성될 수 있다.The invention is to form a plurality of through holes on the outer portion of the circuit board 20 to a size large enough to irradiate a laser beam or to a size large enough to insert metal powder, and then inject metal powder into the through holes. A pattern can be formed by irradiating a laser beam to metal powder. At this time, the metal powder melts at the bottom of the hole and is fused to the inner surface of the through hole, so that a pattern can be formed from the bottom of the hole toward the top. Additionally, metal powder may be ejected onto the surface of the upper pad 31 or/and a portion of the surface of the lower pad 32 and a laser beam may be irradiated to form upper and lower patterns of through holes. The wiring portion 30 can be formed through this process.

상기 배선부(30)의 최소 폭은 상기 관통홀의 폭과 동일하며, 최대 폭은 상기 상부 패드의 폭보다 작을 수 있다. 상기 관통홀의 폭은 최소 10㎛ 이상 예컨대, 10㎛ 내지 40㎛의 범위 또는 20㎛ 내지 40㎛의 범위로 형성될 수 있다. 상기 관통홀은 상부에서 볼 때, 원 형상, 타원 형상, 또는 다각형 형상 중 적어도 하나를 포함할 수 있다. 예컨대, 관통홀의 깊이는 지지부재(1)의 두께 이상으로서, 5㎛ 내지 2000㎛의 범위로 형성될 수 있다. The minimum width of the wiring portion 30 is the same as the width of the through hole, and the maximum width may be smaller than the width of the upper pad. The width of the through hole may be at least 10㎛, for example, 10㎛ to 40㎛ or 20㎛ to 40㎛. When viewed from the top, the through hole may include at least one of a circular shape, an elliptical shape, or a polygonal shape. For example, the depth of the through hole is greater than the thickness of the support member 1 and may be in the range of 5㎛ to 2000㎛.

도 21 내지 도 23는 기존의 레이저 빔의 커팅에 따른 문제를 나타낸 도면으로서, 도 21과 같이 인접한 두 기판이나 패널(B1,B2)의 배선 영역1,2 사이의 커팅 라인에는 금속 버(Burr) 영역이 형성되어 이를 제거하는 공정이 추가될 수 있고, HAZ 영역이 에지 영역까지 형성되는 문제가 있다. 상기 금속 버 영역은 커팅 라인을 기준으로 18㎛ 부근에 형성되어, 에지 영역을 손상시키게 되며, HAZ 영역은 커팅 라인을 기준으로 50㎛까지 형성되어 패드나 배선부에 영향을 주는 문제가 있다. 도 22와 같이, 커팅된 기판이나 패널(B3)에서 HAZ 영역은 커팅 라인으로부터 86㎛ 부근까지 영향을 주어, 패드를 열화시키는 문제를 줄 수 있다. 도 23과 같이, 커팅된 기판이나 패널(B4)에서 HAZ 영역은 커팅 라인을 기준으로 최대 300㎛ 이상까지 연장되어, 에지 영역을 넘어 표시 영역까지 영향을 주거나, 패드 영역까지 영향을 주는 문제가 있다.Figures 21 to 23 are diagrams showing problems caused by cutting with a conventional laser beam. As shown in Figure 21, there is a metal burr on the cutting line between wiring areas 1 and 2 of two adjacent substrates or panels (B1 and B2). Once an area is formed, a process to remove it may be added, and there is a problem in that the HAZ area is formed up to the edge area. The metal burr area is formed around 18㎛ from the cutting line, damaging the edge area, and the HAZ area is formed up to 50㎛ from the cutting line, affecting the pad or wiring part. As shown in FIG. 22, in the cut substrate or panel B3, the HAZ area affects the area around 86㎛ from the cutting line, which can cause the problem of pad deterioration. As shown in Figure 23, in the cut substrate or panel (B4), the HAZ area extends up to 300㎛ or more based on the cutting line, and there is a problem of affecting the display area beyond the edge area or even affecting the pad area. .

또한 도 24와 같이, 실리콘 웨이퍼를 사용할 경우, 기존 레이저 빔 커팅에 의해, HAZ 영역의 폭(Wb)은 61.3㎛ 주변까지 영향을 주어, 커팅 폭(Wa)인 24.2㎛를 넘어 커팅 주변 소자 또는 주변 영역까지 버닝 영향을 주는 문제가 있다. 도 25와 같이 CIS 웨이퍼를 사용하더라도, 기존 레이저 빔의 공정을 사용할 경우, 커팅 라인의 주변에 표시 영역과 다른 오렌지색 컬러와 같이 변색 문제가 발생될 수 있다.In addition, as shown in Figure 24, when using a silicon wafer, the width (Wb) of the HAZ area affects up to around 61.3㎛ due to existing laser beam cutting, exceeding the cutting width (Wa) of 24.2㎛, and damaging the elements or surroundings around the cutting. There is a problem that affects burning areas. Even if a CIS wafer is used as shown in FIG. 25, when using the existing laser beam process, discoloration problems, such as an orange color different from the display area, may occur around the cutting line.

발명은 도 26과 같이, 저온진공챔버에서 레이저 빔에 의해 커팅할 경우, 지지부재의 고유의 재질 예컨대, 글라스 고유의 결정 구조를 유지하는 면으로 제공되고, 다른 배선 영역이나 에지 영역에 크게 손해를 주지 않을 수 있다. As shown in FIG. 26, the invention provides a surface that maintains the unique crystal structure of the glass, for example, the unique material of the support member when cutting with a laser beam in a low-temperature vacuum chamber, and prevents significant damage to other wiring areas or edge areas. It may not be given.

상기와 같이, 본 발명의 바람직한 실시 예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.As described above, the present invention has been described with reference to preferred embodiments, but those skilled in the art may make various modifications and changes to the present invention without departing from the spirit and scope of the present invention as set forth in the claims below. You will understand that you can do it.

또한, 본 발명의 특허청구범위에 기재된 도면번호는 설명의 명료성과 편의를 위해 기재한 것일 뿐 이에 한정되는 것은 아니며, 실시예를 설명하는 과정에서 도면에 도시된 선들의 두께나 구성요소의 크기 등은 설명의 명료성과 편의상 과장되게 도시되어 있을 수 있으며, 상술된 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례에 따라 달라질 수 있으므로, 이러한 용어들에 대한 해석은 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.In addition, the drawing numbers described in the claims of the present invention are only used for clarity and convenience of explanation and are not limited thereto. In the process of explaining the embodiment, the thickness of the lines shown in the drawings, the size of the components, etc. may be exaggerated for clarity and convenience of explanation, and the above-mentioned terms are terms defined in consideration of functions in the present invention, which may vary depending on the intention or custom of the user or operator, so the interpretation of these terms should be decided based on the contents throughout this specification.

1: 지지부재
2: 픽셀 영역
2A,2B,2C: LED칩
11,12,13,14: 디스플레이 패널
20: 회로기판
41: 제1절연층
50: 박막트랜지스터부
61,63: 패드
30: 배선부
31: 상부 패드
32: 하부 패드
33: 페시베이션층
1: Support member
2: Pixel area
2A, 2B, 2C: LED chips
11,12,13,14: Display panel
20: circuit board
41: first insulating layer
50: Thin film transistor unit
61,63: Pad
30: wiring part
31: upper pad
32: lower pad
33: Passivation layer

Claims (6)

투명한 지지부재 및 상기 투명한 지지부재의 상부에 박막트랜지스터부 및 복수의 LED 칩을 갖는 디스플레이 패널의 제조방법에 있어서,
상기 지지부재의 측면에 내측으로 오목한 개구부를 형성하는 단계;
상기 오목한 개구부 내에 배선부를 형성하는 단계;
상기 배선부를 통해 상기 지지부재의 상부 패드와 하부 패드를 연결하는 단계; 및
상기 오목한 개구부의 내에 배치되도록 상기 배선부 상에 페시베이션층을 형성하는 단계;를 포함하며,
상기 오목한 개구부는 상기 지지부재의 측면 상단에서 측면 하단까지 오목하게 형성되며,
상기 배선부를 형성하는 단계는, 상기 오목한 개구부에 산화막, 탄화막 또는 질화막이 제거된 활성화된 금속 분말과 가스를 출사하고, 레이저 빔을 상기 활성화된 금속 분말을 향해 조사하는 것을 특징으로 하는, 디스플레이 패널의 제조 방법.
In the method of manufacturing a display panel having a transparent support member, a thin film transistor portion and a plurality of LED chips on the transparent support member,
forming an inwardly concave opening on a side of the support member;
forming a wiring portion within the concave opening;
connecting the upper and lower pads of the support member through the wiring portion; and
It includes forming a passivation layer on the wiring portion to be disposed within the concave opening,
The concave opening is concavely formed from the upper side of the support member to the lower side of the support member,
The step of forming the wiring portion includes radiating activated metal powder and gas from which the oxide, carbide, or nitride film has been removed into the concave opening, and irradiating a laser beam toward the activated metal powder. Manufacturing method.
제1항에 있어서,
상기 오목한 개구부를 형성하는 단계는, 저온진공챔버 내에서 활성화된 가스와 상기 레이저 빔에 의해 발생되는 플라즈마를 이용하여 오목하게 에칭하는 것을 특징으로 하는 디스플레이 패널의 제조 방법.
According to paragraph 1,
The step of forming the concave opening is a method of manufacturing a display panel, wherein the concave opening is etched using a gas activated in a low-temperature vacuum chamber and plasma generated by the laser beam.
제1항에 있어서,
상기 오목한 개구부는 상기 상부 패드 또는 상기 하부 패드가 부분적으로 관통되어 상기 상부 패드 및 상기 하부 패드를 통해 상기 지지부재의 측면 내부에 오목한 영역을 포함하는 디스플레이 패널의 제조 방법.
According to paragraph 1,
The concave opening is partially penetrated by the upper pad or the lower pad and includes a concave area inside a side of the support member through the upper pad and the lower pad.
제1항에 있어서,
상기 배선부를 형성하는 단계는 상기 배선부를 상기 상부 패드와 상기 하부 패드의 재질과 다른 금속으로 형성하고, 상기 배선부의 폭은 상기 상부 패드의 폭보다 좁도록 형성하는 것을 특징으로 하는 디스플레이 패널의 제조 방법.
According to paragraph 1,
In the step of forming the wiring portion, the wiring portion is formed of a metal different from the material of the upper pad and the lower pad, and the width of the wiring portion is formed to be narrower than the width of the upper pad. .
제1항에 있어서,
상기 배선부는 상기 지지부재의 측면보다 내측에 배치되며, 상기 페시베이션층의 표면은 상기 지지부재의 측면보다 외측으로 돌출되지 않는, 디스플레이 패널의 제조 방법.
According to paragraph 1,
The method of manufacturing a display panel, wherein the wiring portion is disposed inside a side surface of the support member, and the surface of the passivation layer does not protrude outward from the side surface of the support member.
제1항에 있어서,
상기 지지 부재 상에 복수의 디스플레이 패널을 단위 크기로 커팅하는 단계를 포함하며,
상기 커팅 단계는 영하(-) 50℃내지 0℃인 저온진공챔버에서 활성화된 가스와 레이저 빔에 의해 발생되는 플라즈마를 이용하여 커팅하는, 디스플레이 패널의 제조 방법.
According to paragraph 1,
It includes cutting a plurality of display panels into unit sizes on the support member,
The cutting step is a method of manufacturing a display panel in which cutting is performed using plasma generated by activated gas and a laser beam in a low-temperature vacuum chamber at a temperature of -50°C to 0°C.
KR1020210189116A 2019-11-29 2021-12-28 Display panel, manufactuing method of panel, and forming method of pattern thereof KR102586831B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210189116A KR102586831B1 (en) 2019-11-29 2021-12-28 Display panel, manufactuing method of panel, and forming method of pattern thereof

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190156754A KR102345741B1 (en) 2019-11-29 2019-11-29 Display panel, manufactuing method of panel, and forming method of pattern thereof
KR1020210189116A KR102586831B1 (en) 2019-11-29 2021-12-28 Display panel, manufactuing method of panel, and forming method of pattern thereof

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020190156754A Division KR102345741B1 (en) 2019-08-06 2019-11-29 Display panel, manufactuing method of panel, and forming method of pattern thereof

Publications (2)

Publication Number Publication Date
KR20220002220A KR20220002220A (en) 2022-01-06
KR102586831B1 true KR102586831B1 (en) 2023-10-11

Family

ID=76399826

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020190156754A KR102345741B1 (en) 2019-08-06 2019-11-29 Display panel, manufactuing method of panel, and forming method of pattern thereof
KR1020210189116A KR102586831B1 (en) 2019-11-29 2021-12-28 Display panel, manufactuing method of panel, and forming method of pattern thereof

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020190156754A KR102345741B1 (en) 2019-08-06 2019-11-29 Display panel, manufactuing method of panel, and forming method of pattern thereof

Country Status (1)

Country Link
KR (2) KR102345741B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006093280A (en) 2004-09-22 2006-04-06 Miyachi Technos Corp Method for connecting between wiring layers of printed wiring board

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05299500A (en) * 1992-04-22 1993-11-12 Kobe Steel Ltd Cutting process of silicon substrate
KR20100080120A (en) * 2008-12-31 2010-07-08 한국생산기술연구원 Sintering method of printed circuit by laser writing
JP2015175969A (en) * 2014-03-14 2015-10-05 日本放送協会 Tile type display and method of manufacturing the same
KR102495537B1 (en) * 2017-06-30 2023-02-02 엘지디스플레이 주식회사 Light emitting diode display apparatus
KR102569728B1 (en) * 2017-12-08 2023-08-23 엘지디스플레이 주식회사 Micro led display device whitout bezzel

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006093280A (en) 2004-09-22 2006-04-06 Miyachi Technos Corp Method for connecting between wiring layers of printed wiring board

Also Published As

Publication number Publication date
KR20210067298A (en) 2021-06-08
KR102345741B1 (en) 2022-01-03
KR20220002220A (en) 2022-01-06

Similar Documents

Publication Publication Date Title
US10743425B2 (en) Display device and method for manufacturing the same
TWI505249B (en) Pixel chip, display panel, lighting panel, display unit, and lighting unit
KR102655727B1 (en) Display device and method of manufacturing of the same
JP2004304161A (en) Light emitting element and device, image display device and method for manufacturing light emitting element and image display device
JP2018005003A (en) Display and method for manufacturing display
KR20200093457A (en) Method and structure for die bonding using energy beam
WO2010079640A1 (en) Organic electroluminescence display device and method for producing the same
KR102635781B1 (en) Wiring film and display device including the same
EP3883001B1 (en) Display device
US20240088329A1 (en) Display module comprising junction structure between micro led and tft layer
KR20150071350A (en) Organic Light Emitting Display Device
KR102586944B1 (en) Structure and methode of manufacturing thereof
KR102620391B1 (en) Display panel, forming method of pattern thereof and manufacturing appartus for the forming method of pattern thereof
KR100657394B1 (en) Organic electroluminescence display device, method of manufacturing an organic electroluminescence display device, large sized organic electroluminescence display device, and electronic apparatus
KR102586831B1 (en) Display panel, manufactuing method of panel, and forming method of pattern thereof
CN110265440A (en) Display panel and preparation method thereof
US20230077048A1 (en) Display device and method for manufacturing display device
KR102306773B1 (en) Light source module, display panel and manufacturing method thereof
US20210280814A1 (en) Display device and method of fabricating the same
KR102620389B1 (en) Display panel and forming method of pattern thereof
KR102328078B1 (en) Display panel, display device and manufacturing method thereof
KR102630570B1 (en) Display device
CN112447649A (en) Display device
CN111596479B (en) Display panel, manufacturing method thereof and display device
WO2023233985A1 (en) Electronic apparatus, method for manufacturing same, light-emitting apparatus, and display apparatus

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant