KR102585094B1 - Separated Buffer Super Junction IGBT - Google Patents
Separated Buffer Super Junction IGBT Download PDFInfo
- Publication number
- KR102585094B1 KR102585094B1 KR1020210177046A KR20210177046A KR102585094B1 KR 102585094 B1 KR102585094 B1 KR 102585094B1 KR 1020210177046 A KR1020210177046 A KR 1020210177046A KR 20210177046 A KR20210177046 A KR 20210177046A KR 102585094 B1 KR102585094 B1 KR 102585094B1
- Authority
- KR
- South Korea
- Prior art keywords
- conductivity type
- buffer
- region
- filler
- conductive
- Prior art date
Links
- 239000011231 conductive filler Substances 0.000 claims abstract description 27
- 239000000945 filler Substances 0.000 claims abstract description 19
- 238000002347 injection Methods 0.000 claims abstract description 9
- 239000007924 injection Substances 0.000 claims abstract description 9
- 238000000926 separation method Methods 0.000 claims description 23
- 230000015556 catabolic process Effects 0.000 claims description 11
- 239000000969 carrier Substances 0.000 claims description 10
- 238000000034 method Methods 0.000 claims description 7
- 230000006798 recombination Effects 0.000 claims description 6
- 238000005215 recombination Methods 0.000 claims description 6
- 238000002955 isolation Methods 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 description 10
- 230000008859 change Effects 0.000 description 6
- 230000007423 decrease Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- VYQRBKCKQCRYEE-UHFFFAOYSA-N ctk1a7239 Chemical compound C12=CC=CC=C2N2CC=CC3=NC=CC1=C32 VYQRBKCKQCRYEE-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- INQLNSVYIFCUML-QZTLEVGFSA-N [[(2r,3s,4r,5r)-5-(6-aminopurin-9-yl)-3,4-dihydroxyoxolan-2-yl]methoxy-hydroxyphosphoryl] [(2r,3s,4r,5r)-5-(4-carbamoyl-1,3-thiazol-2-yl)-3,4-dihydroxyoxolan-2-yl]methyl hydrogen phosphate Chemical compound NC(=O)C1=CSC([C@H]2[C@@H]([C@H](O)[C@@H](COP(O)(=O)OP(O)(=O)OC[C@@H]3[C@H]([C@@H](O)[C@@H](O3)N3C4=NC=NC(N)=C4N=C3)O)O2)O)=N1 INQLNSVYIFCUML-QZTLEVGFSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000779 depleting effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
Abstract
본 발명은 각 필러(pillar) 아랫부분의 버퍼층(buffer layer)을 각각 나누어 분리 구조로 형성하여 턴오프 손실(turn-off loss)(Eoff)을 최소화할 수 있도록 한 분리 버퍼 구조를 갖는 초접합 IGBT에 관한 것으로, 애노드 전극에 전압이 인가되면, 정공이 주입되어 전도도 변조가 일어나고, 저항을 낮추는 역할을 하는 제 1 도전형 콜렉터;상기 제 1 도전형 콜렉터 상에 형성되는 버퍼층;버퍼층 상에 측방향으로 교번적으로 위치하여 반대되는 도핑으로 인해 전체가 공핍되게 하고, 초접합을 이루는 제 1 도전형 필러 및 제 2 도전형 필러;를 포함하고, 버퍼층은, 상기 제 1 도전형 필러 및 제 2 도전형 필러의 하부 영역에 각각 서로 다른 도핑 농도를 갖고 각각 형성되어 제 1 도전형 콜렉터에서의 정공 주입이 억제되도록 하는 제 1 도전형측 버퍼 영역 및 제 2 도전형측 버퍼 영역으로 분리되는 구조를 갖는 것이다.The present invention is a superjunction having a separate buffer structure that minimizes turn-off loss (E off ) by dividing the buffer layer at the bottom of each pillar to form a separate structure. Regarding IGBT, when a voltage is applied to the anode electrode, holes are injected to cause conductivity modulation and a first conductive collector that serves to lower the resistance; a buffer layer formed on the first conductive collector; a side on the buffer layer A first conductive filler and a second conductive filler are positioned alternately in directions to cause overall depletion due to opposite doping and form a superjunction, and the buffer layer includes the first conductive filler and the second conductive filler. It has a structure that is divided into a first conductivity type side buffer region and a second conductivity type side buffer region, which are each formed in the lower region of the conductivity type filler with different doping concentrations to suppress hole injection in the first conductivity type collector. .
Description
본 발명은 전력반도체(Power Semiconductor)에 관한 것으로, 구체적으로 각 필러(pillar) 아랫부분의 버퍼층(buffer layer)을 각각 나누어 분리 구조로 형성하여 턴오프 손실(turn-off loss)(Eoff)을 최소화할 수 있도록 한 분리 버퍼 구조를 갖는 초접합 IGBT에 관한 것이다.The present invention relates to a power semiconductor. Specifically, the buffer layer at the bottom of each pillar is divided into a separate structure to reduce turn-off loss (E off ). It relates to a superjunction IGBT with an isolation buffer structure that can be minimized.
전력반도체(Power Semiconductor)는 전기 에너지를 활용하기 위해 직류·교류 변환, 전압, 주파수 변화 등의 제어처리를 수행하는 반도체로, 전력을 생산하는 단계부터 사용하는 단계까지 다양한 기능을 수행한다.A power semiconductor is a semiconductor that performs control processing such as direct current/alternating current conversion, voltage, and frequency changes to utilize electrical energy. It performs various functions from the stage of generating power to the stage of using it.
전력 반도체(power semiconductor)의 일종인 IGBT(insulated gate bipolar transistor)는 자동차, 전동차, 항공, 가전 및 다양한 산업분야에 응용이 되고 있는 전력 소자로서 전기전력의 변환, 제어 및 전송을 위한 중요한 소자이다.IGBT (insulated gate bipolar transistor), a type of power semiconductor, is a power device used in automobiles, electric vehicles, aviation, home appliances, and various industrial fields. It is an important device for conversion, control, and transmission of electric power.
특히 최근에 전기자동차(electric vehicles) 및 하이브리드 전기차(hybrid electric vehicles, HEV)의 핵심부품으로서 큰 주목을 받고 있다.In particular, it has recently received great attention as a key component of electric vehicles and hybrid electric vehicles (HEV).
IGBT(insulated gate bipolar transistor) 소자는 전류전도 능력이 뛰어난 소자이며, 큰 전력을 처리하기 위해 설계된 스위칭 디바이스로서 전원공급 장치, 변환기, 태양광 인버터, 가전제품 등에 널리 사용되고 있다.IGBT (insulated gate bipolar transistor) devices are devices with excellent current conduction capabilities and are widely used in power supplies, converters, solar inverters, and home appliances as switching devices designed to handle large amounts of power.
이러한 IGBT는 파워 반도체 소자인 만큼 항복전압과 온-상태 전압 강하, 스위칭 속도, 신뢰성의 이상적인 파워 반도체 소자의 요구사항을 목표로 하고 있다.As these IGBTs are power semiconductor devices, they target the requirements of ideal power semiconductor devices in terms of breakdown voltage, on-state voltage drop, switching speed, and reliability.
일반적으로 드리프트 영역의 농도를 낮추게 되면 항복 전압은 증가하지만 온 저항과 같은 기타 특성들이 감소하게 되므로 설계의 최적화 및 구조 변경을 통해 항복전압 특성과 온 상태 전압강하 특성을 개선 시켜야 한다.In general, lowering the concentration of the drift area increases the breakdown voltage, but reduces other characteristics such as on-resistance, so the breakdown voltage characteristics and on-state voltage drop characteristics must be improved through design optimization and structural changes.
이렇듯 IGBT 소자의 효율을 높이기 위해 트레이드 오프관계를 최적화 시키고자 여러 가지 구조들이 나오고 있다.As such, various structures are being developed to optimize the trade-off relationship to increase the efficiency of IGBT devices.
수직 방향으로 연장되고 번갈아 배치되는 N 영역들(N 필러) 및 P 영역들(P 필러)이 포함된 드리프트 영역을 포함하는 초접합(super junction) 반도체 소자가 제안되었다. 초접합 반도체 소자는 교번적으로 배치되는 N 필러와 P 필러 간의 전하 균형(Charge balance)에 의해 반도체 소자에 역방향 전압이 인가되면 완전한(fully) 공핍 영역을 형성하여 동일한 항복 전압을 얻기 위해 필요한 PN 접합의 농도를 더욱 높게 할 수 있게 되어 결과적으로 온 저항을 감소시킬 수 있다.A super junction semiconductor device including a drift region including N regions (N pillars) and P regions (P pillars) extending in the vertical direction and arranged alternately has been proposed. A superjunction semiconductor device forms a fully depleted region when a reverse voltage is applied to the semiconductor device due to charge balance between the alternately arranged N pillars and P pillars, forming a PN junction required to obtain the same breakdown voltage. The concentration can be further increased, resulting in a decrease in on-resistance.
도 1은 일반적인 초접합 IGBT의 구조 단면도이다.Figure 1 is a structural cross-sectional view of a general superjunction IGBT.
이와 같이, 전력반도체 IGBT에서 초접합(Super-Junction) 기술을 도입해 만든 Super-Junction IGBT(SJBT)는 n 드리프트 영역(n-drift layer)을 완전히 공핍(full depleted)시켜 온 특성(on characteristic)을 크게 개선시켰다.In this way, Super-Junction IGBT (SJBT), which is made by introducing super-junction technology from power semiconductor IGBT, has the characteristic of fully depleting the n-drift layer. has been greatly improved.
하지만, SJBT의 문제점은 turn-off시 p-pillar에 있는 carrier의 추출이 느려 턴오프 손실(turn-off loss)(Eoff)이 크다는 것이다.However, the problem with SJBT is that extraction of carriers in the p-pillar is slow during turn-off, resulting in large turn-off loss (E off ).
만약에 버퍼 영역의 농도를 전체적으로 높이는 방식으로 컨트롤하게 되면, 캐리어의 수가 줄어들어 온 특성(on characteristic)이 낮아진다.If the concentration of the buffer area is controlled by increasing the overall concentration, the number of carriers decreases and the on characteristic decreases.
따라서 온 특성(on characteristic)을 유지하면서 턴오프 손실(turn-off loss)(Eoff)을 줄이는 개선이 필요하다.Therefore, improvement is needed to reduce turn-off loss (E off ) while maintaining the on characteristic.
본 발명은 종래 기술의 초접합 IGBT의 문제점을 해결하기 위한 것으로, 각 필러(pillar) 아랫부분의 버퍼층(buffer layer)을 각각 나누어 분리 구조로 형성하여 턴오프 손실(turn-off loss)(Eoff)을 최소화할 수 있도록 한 분리 버퍼 구조를 갖는 초접합 IGBT를 제공하는데 그 목적이 있다.The present invention is intended to solve the problems of the superjunction IGBT of the prior art. The buffer layer at the bottom of each pillar is divided into separate structures to reduce turn-off loss (E off ). The purpose is to provide a superjunction IGBT with a separation buffer structure that can minimize ).
본 발명은 P-pillar 아래의 buffer 농도를 선택적으로 높이게 되면 p-pillar의 hole density가 줄어들게 되고, 소자 turn-off시 재결합(recombination)이 더 원활하게 되도록 하여 턴오프 손실(turn-off loss)(Eoff)을 최소화할 수 있도록 한 분리 버퍼 구조를 갖는 초접합 IGBT를 제공하는데 그 목적이 있다.In the present invention, by selectively increasing the buffer concentration under the P-pillar, the hole density of the p-pillar is reduced and recombination becomes smoother when the device is turned off, reducing turn-off loss (turn-off loss). The purpose is to provide a superjunction IGBT with a separation buffer structure that can minimize E off ).
본 발명은 추가로 n-pillar 아래의 buffer 농도는 상대적으로 낮출 수 있기 때문에, 캐리어(carrier) 수가 적어져서 오는 단점을 상쇄하여 턴오프 손실(turn-off loss)(Eoff)과 온 상태 전압(on state voltage)(Von)의 trade-off를 개선시킬 수 있도록 한 분리 버퍼 구조를 갖는 초접합 IGBT를 제공하는데 그 목적이 있다.In addition, the present invention can relatively lower the buffer concentration under the n-pillar, thereby offsetting the disadvantages of reducing the number of carriers and reducing turn-off loss (E off ) and on-state voltage ( The purpose is to provide a superjunction IGBT with a separation buffer structure that can improve the trade-off of on state voltage (V on ).
본 발명의 다른 목적들은 이상에서 언급한 목적으로 제한되지 않으며, 언급되지 않은 또 다른 목적들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.Other objects of the present invention are not limited to the objects mentioned above, and other objects not mentioned will be clearly understood by those skilled in the art from the description below.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 분리 버퍼 구조를 갖는 초접합 IGBT는 애노드 전극에 전압이 인가되면, 정공이 주입되어 전도도 변조가 일어나고, 저항을 낮추는 역할을 하는 제 1 도전형 콜렉터;상기 제 1 도전형 콜렉터 상에 형성되는 버퍼층;버퍼층 상에 측방향으로 교번적으로 위치하여 반대되는 도핑으로 인해 전체가 공핍되게 하고, 초접합을 이루는 제 1 도전형 필러 및 제 2 도전형 필러;를 포함하고, 버퍼층은, 상기 제 1 도전형 필러 및 제 2 도전형 필러의 하부 영역에 각각 서로 다른 도핑 농도를 갖고 각각 형성되어 제 1 도전형 콜렉터에서의 정공 주입이 억제되도록 하는 제 1 도전형측 버퍼 영역 및 제 2 도전형측 버퍼 영역으로 분리되는 구조를 갖는 것을 특징으로 한다.A superjunction IGBT having a separation buffer structure according to the present invention to achieve the above object includes: a first conductivity type collector that serves to modulate conductivity by injecting holes when a voltage is applied to the anode electrode and lower resistance; A buffer layer formed on the first conductivity type collector; A first conductivity type filler and a second conductivity type filler that are alternately located laterally on the buffer layer to cause overall depletion due to opposing doping and form a superjunction; A buffer layer is formed in lower regions of the first conductivity type filler and the second conductivity type filler, respectively, with different doping concentrations, so that hole injection in the first conductivity type collector is suppressed. It is characterized by having a structure separated into a buffer area and a second conductive side buffer area.
여기서, 상기 제 1 도전형 필러 및 제 2 도전형 필러 상부에는, 캐소드 전극이 콘택되고 게이트에 인가되는 전압에 따라 채널을 형성하여 제 2 도전형 소스 영역의 전자가 애노드를 향해 흐르도록 하는 제 1 도전형 베이스 영역이 형성되는 것을 특징으로 한다.Here, a cathode electrode is contacted on the top of the first conductivity type pillar and the second conductivity type pillar, and a channel is formed according to the voltage applied to the gate to allow electrons in the second conductivity type source region to flow toward the anode. It is characterized in that a conductive base region is formed.
그리고 제 1 도전형측 버퍼 영역의 도핑농도를 제 2 도전형측 버퍼 영역의 농도보다 높게 하여 상대적으로 제 1 도전형 콜렉터에서의 정공 주입이 억제되도록 하는 것을 특징으로 한다.Additionally, the doping concentration of the first conductivity type side buffer region is set to be higher than that of the second conductivity type side buffer region so that hole injection in the first conductivity type collector is relatively suppressed.
그리고 제 1 도전형 필러 하부의 제 1 도전형측 버퍼 영역의 도핑 농도를 높게 하여 제 1 도전형 필러의 hole density가 줄어들게 되고, 소자 turn-off시 재결합(recombination) 특성을 높여 턴오프 손실(turn-off loss)(Eoff)을 줄이는 것을 특징으로 한다.In addition, by increasing the doping concentration of the buffer region on the first conductivity type under the first conductivity type pillar, the hole density of the first conductivity type filler is reduced, and the recombination characteristic is increased when the device turns off, reducing turn-off loss. It is characterized by reducing off loss (E off ).
그리고 제 2 도전형 필러 하부의 제 2 도전형측 버퍼 영역의 도핑 농도를 제 1 도전형측 버퍼 영역의 도핑 농도보다 상대적으로 낮출 수 있어, carrier 수가 적어져서 오는 단점을 상쇄하여 턴오프 손실(turn-off loss)(Eoff)과 온 상태 전압(on state voltage)(Von)의 trade-off를 개선시키는 것을 특징으로 한다.In addition, the doping concentration of the second conductivity type side buffer region under the second conductivity type pillar can be relatively lower than the doping concentration of the first conductivity type side buffer region, thereby offsetting the disadvantage of reducing the number of carriers to achieve turn-off loss. It is characterized by improving the trade-off between loss (E off ) and on state voltage (V on ).
그리고 턴오프 손실(turn-off loss)(Eoff)은, 제 1 도전형 콜렉터 전류(collector current)와 전압(collector voltage)의 곱을 일정한 시간영역에서 적분한 값으로 정의되는 것을 특징으로 한다.And the turn-off loss (E off ) is characterized by being defined as a value obtained by integrating the product of the first conductivity type collector current and voltage (collector voltage) in a certain time domain.
다른 목적을 달성하기 위한 본 발명에 따른 분리 버퍼 구조를 갖는 초접합 IGBT는 캐소드 전극이 콘택되고 게이트에 인가되는 전압에 따라 채널을 형성하여 제 2 도전형 소스 영역의 전자가 애노드를 향해 흐르도록 하는 제 1 도전형 베이스 영역;제 1 도전형 베이스 영역과 게이트 하부 영역에 측방향으로 교번적으로 위치하여 반대되는 도핑으로 인해 전체가 공핍되게 하고, 소자를 슬림화하여도 항복전압을 유지할 수 있는 초접합을 이루는 제 1 도전형 필러 및 제 2 도전형 필러;제 1 도전형 필러 및 제 2 도전형 필러의 하부 영역에 서로 다른 도핑 농도를 갖고 각각 형성되어 제 1 도전형 콜렉터에서의 정공 주입이 억제되도록 하는 제 1 도전형 버퍼 영역 및 제 2 도전형 버퍼 영역;애노드 전극이 콘택되어 애노드 전극에 전압이 인가되면, 정공이 주입되어 전도도 변조가 일어나고, 저항을 낮추는 역할을 하는 제 1 도전형 콜렉터;를 포함하는 것을 특징으로 한다.In order to achieve another purpose, a superjunction IGBT with a separation buffer structure according to the present invention has a cathode electrode in contact and forms a channel according to the voltage applied to the gate to allow electrons in the second conductivity type source region to flow toward the anode. First conductivity type base region; A superjunction that is located alternately laterally in the first conductivity type base region and the gate lower region, causing overall depletion due to opposing doping, and maintaining the breakdown voltage even when the device is slimmed. A first conductive type filler and a second conductive type filler forming a; Each of the first conductive type filler and the second conductive type filler are formed in the lower regions with different doping concentrations to suppress hole injection in the first conductive type collector. A first conductivity type buffer area and a second conductivity type buffer area; When the anode electrode is contacted and a voltage is applied to the anode electrode, holes are injected to cause conductivity modulation, and a first conductivity type collector that serves to lower the resistance. It is characterized by including.
이상에서 설명한 바와 같은 본 발명에 따른 분리 버퍼 구조를 갖는 초접합 IGBT는 다음과 같은 효과가 있다.As described above, the superjunction IGBT with the separation buffer structure according to the present invention has the following effects.
첫째, 각 필러(pillar) 아랫부분의 버퍼층(buffer layer)을 각각 나누어 분리 구조로 형성하여 턴오프 손실(turn-off loss)(Eoff)을 최소화할 수 있도록 한다.First, the buffer layer at the bottom of each pillar is divided into separate structures to minimize turn-off loss (E off ).
둘째, P-pillar 아래의 buffer 농도를 선택적으로 높이게 되면 p-pillar의 hole density가 줄어들게 되고, 소자 turn-off시 재결합(recombination)이 더 원활하게 되도록 하여 턴오프 손실(turn-off loss)(Eoff)을 최소화할 수 있도록 한다.Second, by selectively increasing the buffer concentration under the P-pillar, the hole density of the p-pillar is reduced and recombination becomes smoother when the device is turned off, reducing turn-off loss (E off ) can be minimized.
셋째, 추가로 n-pillar 아래의 buffer 농도는 상대적으로 낮출 수 있기 때문에, carrier 수가 적어져서 오는 단점을 상쇄하여 턴오프 손실(turn-off loss)(Eoff)과 온 상태 전압(on state voltage)(Von)의 trade-off를 개선시킬 수 있도록 한다.Third, since the buffer concentration under the n-pillar can be relatively lowered, the disadvantage of reducing the number of carriers can be offset by reducing turn-off loss (E off ) and on state voltage. (V on ) trade-off can be improved.
도 1은 일반적인 초접합 IGBT의 구조 단면도
도 2는 본 발명에 따른 분리 버퍼 구조를 갖는 초접합 IGBT의 구조 단면도
도 3a와 도 3b는 일반 버퍼 구조 및 분리 버퍼 구조의 p-pillar내의 carrier 수 차이를 나타낸 구성도
도 4는 turn-on부터 turn-off까지 시간의 변화에 따른 (a)전류변화, (b)전압변화, (c)전력변화, (d)C-SJBT에서 시간에 따라 정공이 빠지는 과정, (e)P-SB_SJBT에서 시간에 따라 정공이 빠지는 과정의 특성 그래프
도 5는 p-collector 농도에 따른 (a)Von, (b)Eoff, (c)Breakdown Voltage 특성과 (d)Eoff와 Von의 trade-off 특성 그래프Figure 1 is a structural cross-sectional view of a typical superjunction IGBT.
Figure 2 is a structural cross-sectional view of a superjunction IGBT with a separation buffer structure according to the present invention.
Figures 3a and 3b are configuration diagrams showing the difference in the number of carriers in the p-pillar of the general buffer structure and the separated buffer structure.
Figure 4 shows (a) current change, (b) voltage change, (c) power change, (d) hole removal process over time from C-SJBT, ( e) Characteristic graph of hole extraction process over time in P-SB_SJBT
Figure 5 is a graph of (a) V on , (b) E off , (c) Breakdown Voltage characteristics and (d) trade-off characteristics of E off and V on according to p-collector concentration.
이하, 본 발명에 따른 분리 버퍼 구조를 갖는 초접합 IGBT의 바람직한 실시 예에 관하여 상세히 설명하면 다음과 같다.Hereinafter, a preferred embodiment of a superjunction IGBT with a separation buffer structure according to the present invention will be described in detail as follows.
본 발명에 따른 분리 버퍼 구조를 갖는 초접합 IGBT의 특징 및 이점들은 이하에서의 각 실시 예에 대한 상세한 설명을 통해 명백해질 것이다.The characteristics and advantages of the superjunction IGBT with a separation buffer structure according to the present invention will become apparent through the detailed description of each embodiment below.
도 2는 본 발명에 따른 분리 버퍼 구조를 갖는 초접합 IGBT의 구조 단면도이다.Figure 2 is a structural cross-sectional view of a superjunction IGBT with an isolation buffer structure according to the present invention.
본 발명에 따른 분리 버퍼 구조를 갖는 초접합 IGBT는 각 필러(pillar) 아랫부분의 버퍼층(buffer layer)을 각각 나누어 분리 구조로 형성하여 턴오프 손실(turn-off loss)(Eoff)을 최소화할 수 있도록 한 것이다.The superjunction IGBT with a separation buffer structure according to the present invention divides the buffer layer at the bottom of each pillar to form a separation structure to minimize turn-off loss (E off ). It was made possible.
이를 위하여, 본 발명은P-pillar 아래의 buffer 농도를 선택적으로 높이게 되면 p-pillar의 hole density가 줄어들게 되고, 소자 turn-off시 재결합(recombination)이 더 원활하게 되도록 하여 턴오프 손실(turn-off loss)(Eoff)을 최소화하는 구성을 포함할 수 있다.To this end, the present invention selectively increases the buffer concentration under the P-pillar, thereby reducing the hole density of the p-pillar and making recombination smoother when the device is turned off, thereby reducing turn-off loss. It may include a configuration that minimizes loss (E off ).
본 발명은 n-pillar 아래의 buffer 농도는 상대적으로 낮출 수 있기 때문에, carrier 수가 적어져서 오는 단점을 상쇄하여 턴오프 손실(turn-off loss)(Eoff)과 온 상태 전압(on state voltage)(Von)의 trade-off를 개선시킬 수 있도록 하는 구성을 포함할 수 있다.Since the present invention can relatively lower the buffer concentration under the n-pillar, the disadvantage of reducing the number of carriers is offset by reducing turn-off loss (E off ) and on state voltage ( It may include a configuration that improves the trade-off of V on ).
본 발명에 따른 분리 버퍼 구조를 갖는 초접합 IGBT는 버퍼 영역상에 서로 다른 반대되는 도전형의 제 1 도전형 필러(25) 및 제 2 도전형 필러(26)을 수퍼 정션(SJ) 구조로 도입한다.The superjunction IGBT with a separation buffer structure according to the present invention introduces a first conductivity type pillar 25 and a second conductivity type pillar 26 of different and opposite conductivity types in the buffer area as a super junction (SJ) structure. do.
상호 간에 병렬되는 제 1 도전형 필러(25) 및 제 2 도전형 필러(26)는 상호 간에 측방향으로 교번적으로 위치하게 구비될 수 있다. 이에 따라, 제 1 도전형 필러(25) 및 제 2 도전형 필러(26)사이에 측면 계면이 p-n 접합 구조로 형성되어 수퍼 정션 구조로 이해될 수 있다.The first conductive filler 25 and the second conductive filler 26, which are parallel to each other, may be provided to be alternately positioned laterally. Accordingly, the side interface between the first conductive filler 25 and the second conductive filler 26 is formed as a p-n junction structure, which can be understood as a super junction structure.
구체적으로, 캐소드(20) 전극이 콘택되고 게이트(22)에 인가되는 전압에 따라 채널을 형성하여 제 2 도전형 소스 영역(23)의 전자가 애노드(21)를 향해 흐르도록 하는 제 1 도전형 베이스 영역(24)과, 제 1 도전형 베이스 영역(24)과 게이트(22) 하부 영역에 측방향으로 교번적으로 위치하여 반대되는 도핑으로 인해 전체가 공핍되게 하고, 항복전압을 유지하면서도 소자를 얇게 할 수 있는 초접합을 이루는 제 1 도전형 필러(25) 및 제 2 도전형 필러(26)와, 제 1 도전형 필러(25) 및 제 2 도전형 필러(26)의 하부 영역에 서로 다른 도핑 농도를 갖고 각각 형성되어 제 1 도전형 콜렉터(29)에서의 정공 주입이 더욱 억제되도록 하는 제 1 도전형측 버퍼 영역(27) 및 제 2 도전형측 버퍼 영역(28)과, 애노드(21) 전극이 콘택되어 애노드(21) 전극에 전압이 인가되면, 정공이 주입되어 전도도 변조가 일어나고, 저항을 낮추는 역할을 하는 제 1 도전형 콜렉터(29)를 포함한다.Specifically, the cathode 20 electrode is contacted and a channel is formed according to the voltage applied to the gate 22, so that electrons in the second conductivity type source region 23 flow toward the anode 21. They are located alternately laterally in the base region 24, the first conductive base region 24, and the lower region of the gate 22, causing overall depletion due to opposing doping, and maintaining the breakdown voltage while maintaining the device. The first conductive filler 25 and the second conductive filler 26 forming a superjunction that can be thinned, and the lower regions of the first conductive filler 25 and the second conductive filler 26 are different from each other. A first conductivity type side buffer region 27 and a second conductivity type side buffer region 28, each formed with a doping concentration to further suppress hole injection in the first conductivity type collector 29, and an anode 21 electrode. When this contact is made and a voltage is applied to the anode 21 electrode, holes are injected to cause conductivity modulation, and it includes a first conductive collector 29 that serves to lower the resistance.
이와 같은 구조는 갖는 본 발명에 따른 분리 버퍼 구조를 갖는 초접합 IGBT는 제 1 도전형 필러(25) 및 제 2 도전형 필러(26)의 하부 영역에 버퍼층(buffer layer)을 각각 나누어 분리 구조로 반대되는 도핑으로 인해 전체가 공핍되게 하고, 항복전압을 유지하면서도 소자를 얇게 할 수 있는 초접합을 이루는 제 1 도전형 필러(25) 및 제 2 도전형 필러(26)를 형성하여 턴오프 손실(turn-off loss)(Eoff)을 최소화할 수 있도록 한다.The superjunction IGBT with the separation buffer structure according to the present invention having such a structure has a separation structure by dividing buffer layers in the lower regions of the first conductive filler 25 and the second conductive filler 26. Opposite doping causes overall depletion and forms a first conductive filler 25 and a second conductive filler 26 that form a superjunction that can thin the device while maintaining the breakdown voltage, thereby reducing the turn-off loss ( Turn-off loss (E off ) can be minimized.
이와 같은 구조는 갖는 본 발명에 따른 분리 버퍼 구조를 갖는 초접합 IGBT의 동작은 다음과 같다.The operation of the superjunction IGBT with the separation buffer structure according to the present invention having such a structure is as follows.
캐소드(20) 전극은 음극으로, 소자 사용 시 그라운드로 향하고, 애노드(21) 전극은 제 1 도전형 콜렉터(29)와 연결되어, 양의 전압을 인가하여 전도도 변조를 일으킬 수 있게 한다.The cathode 20 electrode is a negative electrode and is directed to the ground when the device is used, and the anode 21 electrode is connected to the first conductive collector 29 to apply a positive voltage to cause conductivity modulation.
게이트(22)는 캐소드(20) 전극과 게이트(22) 사이의 전압 Vg가 문턱전압 Vth보다 클 경우, 게이트(22) 방향의 제 1 도전형 베이스 영역(24)에서 충분한 양의 전자가 유기 되어 채널을 형성한다.When the voltage Vg between the cathode 20 electrode and the gate 22 is greater than the threshold voltage Vth, a sufficient amount of electrons are induced in the first conductive base region 24 in the direction of the gate 22. Form a channel.
제 2 도전형 소스 영역(23)은 게이트(22)를 통해 생성된 채널과 제 2 도전형 소스 영역(23)을 통해 전자가 애노드(21) 전극을 향해 흐르게 하는 역할을 한다.The second conductive source region 23 serves to allow electrons to flow toward the anode 21 electrode through the channel created through the gate 22 and the second conductive source region 23.
소작 동작시에 제 1 도전형 베이스 영역(24)가 반전되어 전류 경로(채널)가 형성되고, 제 1 도전형 필러(25)와 제 2 도전형 필러(26)는 반대되는 도핑으로 인해 필러 전체가 공핍되게 하고, 이는 항복전압을 유지하면서도 소자를 얇게 할 수 있는, 초접합을 이루게 된다.During the cauterization operation, the first conductive base region 24 is inverted to form a current path (channel), and the first conductive filler 25 and the second conductive filler 26 are doped in opposite directions, thereby forming the entire filler. becomes depleted, forming a superjunction that can thin the device while maintaining the breakdown voltage.
제 1 도전형측 버퍼 영역(27)의 도핑농도가 제 2 도전형측 버퍼 영역(28)의 농도보다 높음으로써 상대적으로 제 1 도전형 콜렉터(29)에서의 정공 주입이 더욱 억제되게 한다.Since the doping concentration of the first conductivity type side buffer region 27 is higher than that of the second conductivity type side buffer region 28, hole injection in the first conductivity type collector 29 is relatively further suppressed.
그리고 애노드(21) 전극에 전압이 인가되면, 제 1 도전형 콜렉터(29)에서 정공이 주입되어 전도도 변조가 일어나고, 저항을 낮추는 역할을 한다.And when voltage is applied to the anode 21 electrode, holes are injected from the first conductive collector 29, causing conductivity modulation and serving to lower resistance.
도 3a와 도 3b는 일반 버퍼 구조 및 분리 버퍼 구조의 p-pillar내의 carrier 수 차이를 나타낸 구성도이다.Figures 3a and 3b are configuration diagrams showing the difference in the number of carriers in the p-pillar of the general buffer structure and the separated buffer structure.
이와 같은 제 1 도전형 필러(25) 및 제 2 도전형 필러(26)의 하부 영역에 버퍼층(buffer layer)을 각각 나누어 분리 구조로 반대되는 도핑이 되는 제 1 도전형측 버퍼 영역(27) 및 제 2 도전형측 버퍼 영역(28)에 의해 도핑 농도를 선택적으로 높이게 되면, 제 1 도전형측 버퍼 영역(27)의 hole density가 줄어들게 되고, 소자 turn-off시 재결합(recombination)이 더 원활하게 되도록 하여 턴오프 손실(turn-off loss)(Eoff)을 최소화할 수 있다.A first conductive side buffer region 27 and a first conductive side buffer region 27 and the second conductive side buffer region 27, which are oppositely doped in a separation structure, are divided into buffer layers in the lower regions of the first conductive filler 25 and the second conductive filler 26, respectively. When the doping concentration is selectively increased by the 2-conductivity-side buffer region 28, the hole density of the first conductivity-type side buffer region 27 is reduced, and recombination becomes smoother during device turn-off. Turn-off loss (E off ) can be minimized.
특히, 제 2 도전형 필러(26) 하부의 제 2 도전형측 버퍼 영역(28)의 농도를 상대적으로 낮출 수 있기 때문에, carrier 수가 적어져서 오는 단점을 상쇄하여 턴오프 손실(turn-off loss)(Eoff)과 온 상태 전압(on state voltage)(Von)의 trade-off를 개선시킬 수 있다.In particular, since the concentration of the second conductive type side buffer region 28 below the second conductive filler 26 can be relatively lowered, the disadvantage of reducing the number of carriers is offset to reduce turn-off loss (turn-off loss) The trade-off between E off ) and on state voltage (V on ) can be improved.
도 4는 turn-on부터 turn-off까지 시간의 변화에 따른 (a)전류변화, (b)전압변화, (c)전력변화, (d)C-SJBT에서 시간에 따라 정공이 빠지는 과정, (e)P-SB_SJBT에서 시간에 따라 정공이 빠지는 과정의 특성 그래프이다.Figure 4 shows (a) current change, (b) voltage change, (c) power change, (d) hole removal process over time from C-SJBT, ( e) This is a graph showing the characteristics of the hole removal process over time in P-SB_SJBT.
TCAD 시뮬레이션을 통해 Separated Buffer의 효과를 확인했다. 비교를 위한 기준으로, 동일한 Von을 가지는 conventional SJBT와 제안된 구조를 비교했다. 일반적인 SJBT를 C-SJBT, p-pillar 밑 buffer 농도를 높인 구조를 P-SB-SJBT, n-pillar 쪽을 높인 구조를 N-SB-SJBT라고 정의한다.The effectiveness of Separated Buffer was confirmed through TCAD simulation. As a standard for comparison, the proposed structure was compared with a conventional SJBT with the same V on . A general SJBT is defined as C-SJBT, a structure with an increased buffer concentration under the p-pillar is defined as P-SB-SJBT, and a structure with an increased n-pillar side is defined as N-SB-SJBT.
턴오프 손실(turn-off loss)(Eoff)는 collector current와 collector voltage의 곱을 일정한 시간영역에서 적분한 값으로 정의한다.Turn-off loss (E off ) is defined as the product of collector current and collector voltage integrated over a certain time domain.
도 4의 (a), (b), (c)를 보면 P-SB-SJBT의 손실이 가장 작음을 알 수 있다. Looking at Figures 4 (a), (b), and (c), it can be seen that the loss of P-SB-SJBT is the smallest.
또한, 도 4의 (d)와 (e)를 비교해 보면, P-SB-SJBT에서의 hole이 더 빠른 시간안에 빠지는 것으로 턴오프 손실(turn-off loss)(Eoff)이 낮음을 볼 수있다.In addition, comparing (d) and (e) of Figure 4, it can be seen that the turn-off loss (E off ) is low as the hole in P-SB-SJBT falls out in a faster time. .
도 5는 p-collector 농도에 따른 (a)Von, (b)Eoff, (c)Breakdown Voltage 특성과 (d)Eoff와 Von의 trade-off 특성 그래프이다.Figure 5 is a graph of (a) V on , (b) E off , (c) Breakdown Voltage characteristics and (d) trade-off characteristics of E off and V on according to p-collector concentration.
p-collector의 농도를 변수로 소자특성을 분석하면 전반적으로 다른 특성에서 오차는 거의 보이지 않고, 턴오프 손실(turn-off loss)(Eoff)만 8% 정도의 이득을 보였다. 따라서 trade-off도 개선되었음을 확인할 수 있다.When analyzing the device characteristics using the p-collector concentration as a variable, there were almost no errors in other characteristics overall, and only the turn-off loss (E off ) showed a gain of about 8%. Therefore, it can be seen that the trade-off has also been improved.
이상에서 설명한 본 발명에 따른 분리 버퍼 구조를 갖는 초접합 IGBT는 각 필러(pillar) 아랫부분의 버퍼층(buffer layer)을 각각 나누어 분리 구조로 형성하여 턴오프 손실(turn-off loss)(Eoff)을 최소화할 수 있도록 한 것이다.The superjunction IGBT with the separation buffer structure according to the present invention described above is formed by dividing the buffer layer at the bottom of each pillar into a separation structure to reduce turn-off loss (E off ). This was done to minimize.
이상에서의 설명에서와 같이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 본 발명이 구현되어 있음을 이해할 수 있을 것이다.As described above, it will be understood that the present invention is implemented in a modified form without departing from the essential characteristics of the present invention.
그러므로 명시된 실시 예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 하고, 본 발명의 범위는 전술한 설명이 아니라 특허청구 범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.Therefore, the specified embodiments should be considered from an illustrative rather than a limiting point of view, the scope of the present invention is indicated in the claims rather than the foregoing description, and all differences within the equivalent scope are intended to be included in the present invention. It will have to be interpreted.
20. 캐소드 21. 애노드
22. 게이트 23. 제 2 도전형 소스 영역
24. 제 1 도전형 베이스 영역 25. 제 1 도전형 필러
26. 제 2 도전형 필러 27. 제 1 도전형측 버퍼 영역
28. 제 2 도전형측 버퍼 영역 29. 제 1 도전형 콜렉터20. Cathode 21. Anode
22. Gate 23. Second conductive source region
24. First conductive base region 25. First conductive filler
26. Second conductive type filler 27. First conductive type side buffer area
28. Second conductivity type side buffer area 29. First conductivity type collector
Claims (7)
상기 제 1 도전형 콜렉터 상에 형성되는 버퍼층;
버퍼층 상에 측방향으로 교번적으로 위치하여 반대되는 도핑으로 인해 전체가 공핍되게 하고, 초접합을 이루는 제 1 도전형 필러 및 제 2 도전형 필러;를 포함하고,
버퍼층은, 상기 제 1 도전형 필러 및 제 2 도전형 필러의 하부 영역에 각각 서로 다른 도핑 농도를 갖고 각각 형성되어 제 1 도전형 콜렉터에서의 정공 주입이 억제되도록 하는 제 1 도전형측 버퍼 영역 및 제 2 도전형측 버퍼 영역으로 분리되는 구조를 갖는 것을 특징으로 하는 분리 버퍼 구조를 갖는 초접합 IGBT.When voltage is applied to the anode electrode, holes are injected to cause conductivity modulation and a first conductivity type collector that serves to lower resistance;
a buffer layer formed on the first conductive collector;
It includes first conductive fillers and second conductive fillers that are alternately located laterally on the buffer layer to cause overall depletion due to opposing doping and form a superjunction,
The buffer layer is formed in the lower regions of the first conductivity type filler and the second conductivity type filler, respectively, with different doping concentrations, and includes a first conductivity type side buffer region and a second conductivity type side buffer region to suppress hole injection in the first conductivity type collector. A superjunction IGBT with a separated buffer structure, characterized in that it has a structure separated by two conductive side buffer areas.
캐소드 전극이 콘택되고 게이트에 인가되는 전압에 따라 채널을 형성하여 제 2 도전형 소스 영역의 전자가 애노드를 향해 흐르도록 하는 제 1 도전형 베이스 영역이 형성되는 것을 특징으로 하는 분리 버퍼 구조를 갖는 초접합 IGBT.The method of claim 1, wherein on the first conductive filler and the second conductive filler,
A second having a separation buffer structure, characterized in that the cathode electrode is contacted and a first conductivity type base region is formed to form a channel according to the voltage applied to the gate to allow electrons in the second conductivity type source region to flow toward the anode. Bonded IGBT.
carrier 수가 적어져서 오는 단점을 상쇄하여 턴오프 손실(turn-off loss)(Eoff)과 온 상태 전압(on state voltage)(Von)의 trade-off를 개선시키는 것을 특징으로 하는 분리 버퍼 구조를 갖는 초접합 IGBT.The method of claim 1, wherein the doping concentration of the second conductivity type side buffer region below the second conductivity type pillar can be relatively lowered than the doping concentration of the first conductivity type side buffer region,
A separation buffer structure that improves the trade-off between turn-off loss (E off ) and on state voltage (V on ) by offsetting the disadvantages of reducing the number of carriers. Superjunction IGBT with
제 1 도전형 콜렉터 전류(collector current)와 전압(collector voltage)의 곱을 일정한 시간영역에서 적분한 값으로 정의되는 것을 특징으로 하는 분리 버퍼 구조를 갖는 초접합 IGBT.The method of claim 4 or 5, wherein the turn-off loss (E off ) is,
A superjunction IGBT with a separation buffer structure, characterized in that the product of the first conductivity type collector current and the voltage is integrated over a certain time domain.
제 1 도전형 베이스 영역과 게이트 하부 영역에 측방향으로 교번적으로 위치하여 반대되는 도핑으로 인해 전체가 공핍되게 하고, 소자를 슬림화하여도 항복전압을 유지할 수 있는 초접합을 이루는 제 1 도전형 필러 및 제 2 도전형 필러;
제 1 도전형 필러 및 제 2 도전형 필러의 하부 영역에 서로 다른 도핑 농도를 갖고 각각 형성되어 제 1 도전형 콜렉터에서의 정공 주입이 억제되도록 하는 제 1 도전형 버퍼 영역 및 제 2 도전형 버퍼 영역;
애노드 전극이 콘택되어 애노드 전극에 전압이 인가되면, 정공이 주입되어 전도도 변조가 일어나고, 저항을 낮추는 역할을 하는 제 1 도전형 콜렉터;를 포함하는 것을 특징으로 하는 분리 버퍼 구조를 갖는 초접합 IGBT.
a first conductivity type base region that is contacted with the cathode electrode and forms a channel according to the voltage applied to the gate to allow electrons from the second conductivity type source region to flow toward the anode;
A first conductivity type filler that is located alternately laterally in the first conductivity base region and the gate lower region, causing overall depletion due to opposing doping and forming a superjunction that can maintain the breakdown voltage even when the device is slimmed. and a second conductive filler;
A first conductivity type buffer region and a second conductivity type buffer region formed in the lower regions of the first conductivity type filler and the second conductivity type filler, respectively, with different doping concentrations to suppress hole injection in the first conductivity type collector. ;
When the anode electrode is contacted and a voltage is applied to the anode electrode, holes are injected to cause conductivity modulation, and a first conductivity type collector that serves to lower the resistance. A superjunction IGBT having a separation buffer structure comprising a.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020210177046A KR102585094B1 (en) | 2021-12-10 | 2021-12-10 | Separated Buffer Super Junction IGBT |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020210177046A KR102585094B1 (en) | 2021-12-10 | 2021-12-10 | Separated Buffer Super Junction IGBT |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20230088149A KR20230088149A (en) | 2023-06-19 |
| KR102585094B1 true KR102585094B1 (en) | 2023-10-05 |
Family
ID=86988528
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020210177046A KR102585094B1 (en) | 2021-12-10 | 2021-12-10 | Separated Buffer Super Junction IGBT |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102585094B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116741812A (en) * | 2023-08-11 | 2023-09-12 | 深圳天狼芯半导体有限公司 | N-BAL-based super junction Schottky diode for improving current density and preparation method thereof |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20160268370A1 (en) * | 2013-02-18 | 2016-09-15 | Infineon Technologies Austria Ag | Super Junction Semiconductor Device Having Columnar Super Junction Regions and Electrode Structures |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1276156A1 (en) * | 2001-07-13 | 2003-01-15 | Abb Research Ltd. | High power bipolar transistor |
| KR101127501B1 (en) | 2010-05-24 | 2012-03-26 | (주) 트리노테크놀로지 | Power semiconductor device with trench gate structure |
| KR101154205B1 (en) | 2010-12-17 | 2012-06-18 | (주) 트리노테크놀로지 | Power semiconductor device having super-junction structure |
| KR101574319B1 (en) | 2015-07-21 | 2015-12-14 | (주) 트리노테크놀로지 | Power semiconductor device with charge injection |
-
2021
- 2021-12-10 KR KR1020210177046A patent/KR102585094B1/en active IP Right Grant
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20160268370A1 (en) * | 2013-02-18 | 2016-09-15 | Infineon Technologies Austria Ag | Super Junction Semiconductor Device Having Columnar Super Junction Regions and Electrode Structures |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20230088149A (en) | 2023-06-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101309674B1 (en) | Insulated gate bipolar transistor and manufacturing method thereof | |
| US9299695B2 (en) | Semiconductor device | |
| CN108183130B (en) | Double-gate carrier storage IGBT device with P-type buried layer | |
| CN109427869B (en) | Semiconductor device with a plurality of transistors | |
| CN104995738A (en) | Semiconductor device | |
| US9571087B2 (en) | Method of operating a reverse conducting IGBT | |
| US20150187877A1 (en) | Power semiconductor device | |
| CN109728084B (en) | Planar gate IGBT device with deep groove electric field shielding structure | |
| US11222891B2 (en) | Semiconductor device and semiconductor circuit | |
| CN111146274B (en) | Silicon carbide groove IGBT structure and manufacturing method thereof | |
| CN112687744B (en) | Planar silicon carbide reverse-resistance MOSFET device and preparation method thereof | |
| CN102306657A (en) | Insulated gate bipolar transistor with floating buried layer | |
| US11081574B2 (en) | IGBT power device | |
| CN109686788B (en) | Trench gate IGBT device with carrier storage layer | |
| KR102585094B1 (en) | Separated Buffer Super Junction IGBT | |
| CN110504314B (en) | Groove-type insulated gate bipolar transistor and preparation method thereof | |
| US20150187922A1 (en) | Power semiconductor device | |
| CN110265477B (en) | IGBT device with PNP punch-through triode | |
| US9209287B2 (en) | Power semiconductor device | |
| US20150144993A1 (en) | Power semiconductor device | |
| US20150187869A1 (en) | Power semiconductor device | |
| CN111276537A (en) | Reverse conducting RC-LIGBT device with polycrystalline silicon voltage-resistant layer | |
| US11955477B2 (en) | Semiconductor device and semiconductor circuit | |
| CN109904224B (en) | Trench gate bipolar transistor with low EMI noise | |
| CN112687745B (en) | Silicon carbide groove MOSFET device and preparation method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |