KR102580836B1 - Interposer and package structure having the same - Google Patents

Interposer and package structure having the same Download PDF

Info

Publication number
KR102580836B1
KR102580836B1 KR1020180139746A KR20180139746A KR102580836B1 KR 102580836 B1 KR102580836 B1 KR 102580836B1 KR 1020180139746 A KR1020180139746 A KR 1020180139746A KR 20180139746 A KR20180139746 A KR 20180139746A KR 102580836 B1 KR102580836 B1 KR 102580836B1
Authority
KR
South Korea
Prior art keywords
interposer
substrate
metal
package structure
lower surfaces
Prior art date
Application number
KR1020180139746A
Other languages
Korean (ko)
Other versions
KR20200055982A (en
Inventor
김형준
김한
김철규
심정호
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020180139746A priority Critical patent/KR102580836B1/en
Priority to TW108116637A priority patent/TW202019246A/en
Priority to JP2019100770A priority patent/JP7302784B2/en
Publication of KR20200055982A publication Critical patent/KR20200055982A/en
Application granted granted Critical
Publication of KR102580836B1 publication Critical patent/KR102580836B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H01L23/08—Containers; Seals characterised by the material of the container or its electrical properties the material being an electrical insulator, e.g. glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Combinations Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

본 발명의 일 측면에 따른 인터포저는, 세라믹을 포함하는 재질의 바디; 및 상기 바디를 관통하여 상기 바디의 상하측으로 각각 돌출되는 금속핀을 포함한다.An interposer according to an aspect of the present invention includes a body made of a material including ceramic; and metal pins that penetrate the body and protrude from the upper and lower sides of the body, respectively.

Description

인터포저와 이를 포함하는 패키지 구조물{INTERPOSER AND PACKAGE STRUCTURE HAVING THE SAME}Interposer and package structure including it {INTERPOSER AND PACKAGE STRUCTURE HAVING THE SAME}

본 발명은 인터포저와 이를 포함하는 패키지 구조물에 관한 것이다.The present invention relates to an interposer and a package structure including the same.

각종 전자기기의 사용이 폭발적으로 증가함과 동시에 디지털 기술과 반도체 기술 등의 발달로 정밀하고 복잡한 전자기기 응용 분야가 광범위해지고 있다. 전자기기 내부 부품들의 밀집도가 높아지면서, 개개의 부품(active, passive)들을 연결해주기 위해 필요한 PCB 면적이 커지고 있다. 한편, 배터리의 크기는 커지는 추세에 있고, 따라서, 전자기기의 한정된 공간 내에서 PCB를 효율적으로 배치, 장착할 필요가 있다. As the use of various electronic devices increases explosively, the application fields of precise and complex electronic devices are expanding due to the development of digital technology and semiconductor technology. As the density of internal components in electronic devices increases, the PCB area required to connect individual components (active and passive) is increasing. Meanwhile, the size of batteries is increasing, and therefore, there is a need to efficiently arrange and mount PCBs within the limited space of electronic devices.

등록특허공보 10-1324595 (등록: 2013-10-28)Registered Patent Publication 10-1324595 (Registration: 2013-10-28)

본 발명의 일 측면에 따르면, 세라믹을 포함하는 재질의 바디; 및 상기 바디를 관통하여 상기 바디의 상하측으로 각각 돌출되는 금속핀을 포함하는 인터포저가 제공된다. According to one aspect of the present invention, a body made of a material containing ceramic; and an interposer including metal pins that penetrate the body and protrude to the upper and lower sides of the body, respectively.

본 발명의 다른 측면에 따르면, 인터포저; 상기 인터포저 상면에 결합된 제1 기판; 및 상기 인터포저 하면에 결합된 제2 기판을 포함하고, 상기 인터포저는, 세라믹을 포함하는 재질의 바디; 및 상기 바디를 관통하여 상기 바디의 상하측으로 각각 돌출되는 금속핀을 포함하고, 상기 금속핀은 상기 제1 기판 및 상기 제2 기판 각각과 전기적으로 연결되는 패키지 구조물이 제공된다.According to another aspect of the invention, an interposer; a first substrate coupled to the upper surface of the interposer; and a second substrate coupled to a lower surface of the interposer, wherein the interposer includes: a body made of a material including ceramic; and a metal pin penetrating the body and protruding from the upper and lower sides of the body, wherein the metal pin is electrically connected to each of the first substrate and the second substrate.

도 1은 인쇄회로기판이 장착된 전자기기를 나타낸 도면.
도 2 및 도 3은 본 발명의 일 실시예에 따른 패키지 구조물을 나타낸 도면.
도 4는 본 발명의 일 실시예에 따른 인터포저를 나타낸 도면.
도 5는 도 4의 인터포저를 이용하여 패키지 구조물을 구현하는 방법을 나타낸 도면.
도 6 및 도 7은 본 발명의 다른 실시예에 따른 패키지 구조물을 나타낸 도면.
도 8은 본 발명의 다른 실시예에 따른 인터포저를 나타낸 도면.
도 9는 도 8의 인터포저를 이용하여 패키지 구조물을 구현하는 방법을 나타낸 도면.
도 10은 본 발명의 또 다른 실시예에 따른 인터포저를 나타낸 도면.
도 11은 도 10의 인터포저를 이용하여 패키지 구조물을 구현하는 방법을 나타낸 도면.1 is a diagram showing an electronic device equipped with a printed circuit board.
2 and 3 are diagrams showing a package structure according to an embodiment of the present invention.
Figure 4 is a diagram showing an interposer according to an embodiment of the present invention.
FIG. 5 is a diagram showing a method of implementing a package structure using the interposer of FIG. 4.
6 and 7 are diagrams showing a package structure according to another embodiment of the present invention.
Figure 8 is a diagram showing an interposer according to another embodiment of the present invention.
FIG. 9 is a diagram showing a method of implementing a package structure using the interposer of FIG. 8.
Figure 10 is a diagram showing an interposer according to another embodiment of the present invention.
FIG. 11 is a diagram showing a method of implementing a package structure using the interposer of FIG. 10.

본 발명에 따른 인터포저와 이를 포함하는 패키지 구조물의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.Embodiments of the interposer and the package structure including the same according to the present invention will be described in detail with reference to the accompanying drawings. In the description with reference to the accompanying drawings, identical or corresponding components are assigned the same drawing numbers and Redundant explanations will be omitted.

또한, 이하 사용되는 제1, 제2 등과 같은 용어는 동일 또는 상응하는 구성 요소들을 구별하기 위한 식별 기호에 불과하며, 동일 또는 상응하는 구성 요소들이 제1, 제2 등의 용어에 의하여 한정되는 것은 아니다.In addition, terms such as first, second, etc. used below are merely identifiers to distinguish identical or corresponding components, and the same or corresponding components are not limited by terms such as first, second, etc. no.

또한, 결합이라 함은, 각 구성 요소 간의 접촉 관계에 있어, 각 구성 요소 간에 물리적으로 직접 접촉되는 경우만을 뜻하는 것이 아니라, 다른 구성이 각 구성 요소 사이에 개재되어, 그 다른 구성에 구성 요소가 각각 접촉되어 있는 경우까지 포괄하는 개념으로 사용하도록 한다.In addition, coupling does not mean only the case of direct physical contact between each component in the contact relationship between each component, but also means that another component is interposed between each component, and the component is in that other component. It should be used as a concept that encompasses even the cases where each is in contact.

스마트폰을 포함한 다양한 전자기기(1)에 장착되는 패키지 구조물(10)은 인쇄회로기판과 전자부품을 포함한다. 인쇄회로기판에는 전자기기에 필요한 많은 전자부품이 실장되며, 인쇄회로기판에는 회로가 인쇄되어 있어, 전자부품들은 인쇄회로기판의 회로에 의해 전기적으로 연결될 수 있다. The package structure 10 mounted on various electronic devices 1, including smartphones, includes a printed circuit board and electronic components. Many electronic components necessary for electronic devices are mounted on a printed circuit board. Circuits are printed on the printed circuit board, so the electronic components can be electrically connected by circuits on the printed circuit board.

도 1을 참조하면, 전자기기(1)는 하우징, 패키지 구조물(10) 및 배터리(battery)(20) 등을 포함한다. 패키지 구조물(10)과 배터리(20)는 하우징 내의 공간에 배치되는데, 전자기기(1)의 디스플레이의 크기가 커지고, 카메라가 고해상도 기능을 가지는 등, 전자기기(1)의 사양이 높아지면, 그에 따른 전력 소비량이 증가하기 때문에 배터리(20)의 용량과 크기도 커져야 한다. 배터리(20)의 크기가 커지게 되면, 하우징 내에서 상대적으로 패키지 구조물(10)이 차지할 수 있는 면적이 줄어들게 된다. 거꾸로, 패키지 구조물(10)이 차지하는 면적을 줄일 수 있다면, 배터리(20)에 할당될 수 있는 면적이 커지기 때문에 배터리(20)의 대형화가 가능해진다.Referring to FIG. 1, the electronic device 1 includes a housing, a package structure 10, and a battery 20. The package structure 10 and the battery 20 are placed in the space within the housing. As the specifications of the electronic device 1 increase, such as the size of the display of the electronic device 1 and the camera having a high-resolution function, As power consumption increases, the capacity and size of the battery 20 must also increase. As the size of the battery 20 increases, the area that the package structure 10 can occupy within the housing relatively decreases. Conversely, if the area occupied by the package structure 10 can be reduced, the area that can be allocated to the battery 20 increases, making it possible to enlarge the battery 20.

본 발명의 실시예에 따른 패키지 구조물은 두 개 이상의 기판으로 이루어진 인쇄회로기판을 포함하며, 인쇄회로기판은 복층구조, 스택(stack)구조 또는 샌드위치(sandwich)구조를 가진다. 인쇄회로기판이 두 개 이상의 기판을 포함하면, 인쇄회로기판으로 사용할 수 있는 면적은 증가하지만, 패키지 구조물이 전자기기의 하우징 내에서 차지하는 공간은 최소화되고, 나아가 배터리가 차지할 수 있는 면적이 커질 수 있다.The package structure according to an embodiment of the present invention includes a printed circuit board consisting of two or more substrates, and the printed circuit board has a multi-layer structure, a stack structure, or a sandwich structure. When a printed circuit board includes two or more boards, the area that can be used as a printed circuit board increases, but the space that the package structure occupies within the housing of the electronic device is minimized, and the area that the battery can occupy can increase. .

도 2 및 도 3은 본 발명의 일 실시예에 따른 패키지 구조물을 나타낸 도면이다.2 and 3 are diagrams showing a package structure according to an embodiment of the present invention.

도 2 및 도 3을 참조하면, 본 발명의 일 실시예에 따른 패키지 구조물은, 인터포저(300), 제1 기판(100) 및 제2 기판(200)을 포함할 수 있다. 먼저 인터포저(300)에 대해 자세하게 설명하기로 한다. Referring to FIGS. 2 and 3 , the package structure according to an embodiment of the present invention may include an interposer 300, a first substrate 100, and a second substrate 200. First, the interposer 300 will be described in detail.

도 4는 본 발명의 일 실시예에 따른 인터포저(300)를 나타낸 도면이다.Figure 4 is a diagram showing the interposer 300 according to an embodiment of the present invention.

인터포저(300)는, 바디(body)(310) 및 금속핀(320)을 포함할 수 있다.The interposer 300 may include a body 310 and a metal pin 320.

바디(310)는 무기재료로 형성되며, 특히 세라믹을 포함하는 재질로 이루어질 수 있다. 즉, 바디(310)는 산화 알루미늄(Al2O3), 알루미늄질화물(AlN) 등의 물질을 포함하여 제조될 수 있다.The body 310 is made of an inorganic material, and in particular, may be made of a material containing ceramic. That is, the body 310 may be manufactured including materials such as aluminum oxide (Al 2 O 3 ) and aluminum nitride (AlN).

도 4(a)에 도시된 바와 같이, 바디(310)는 내부에 중공부(330)를 구비할 수 있고, 중공부(330)는 바디(310)의 상하면을 관통한다. 이에 따라 바디(310)는 고리 형상으로 형성될 수 있으며, 다각형의 고리, 원형의 고리 등 다양한 형상으로 구현될 수 있다. 또한, 바디(310)는 복수의 조각으로 이루어질 수 있으며, 복수의 조각이 하나의 고리 형상을 만들도록 배치될 수 있다.As shown in FIG. 4(a), the body 310 may have a hollow portion 330 therein, and the hollow portion 330 penetrates the upper and lower surfaces of the body 310. Accordingly, the body 310 may be formed in a ring shape and may be implemented in various shapes such as a polygonal ring or a circular ring. Additionally, the body 310 may be made of a plurality of pieces, and the plurality of pieces may be arranged to form a ring shape.

바디(310)는 소정의 높이(두께)를 가지며, 바디(310)의 높이는 제1 기판(100)과 제2 기판(200)의 이격 거리에 따라 결정될 수 있다. 또한, 바디(310)의 상하면은 각각 평평한 면으로 이루어질 수 있다.The body 310 has a predetermined height (thickness), and the height of the body 310 may be determined according to the separation distance between the first substrate 100 and the second substrate 200. Additionally, the upper and lower surfaces of the body 310 may each be made of flat surfaces.

금속핀(320)은 금속으로 형성되는 기둥상 구조물로, 바디(310)를 관통하고, 바디(310)의 상하측으로 각각 돌출될 수 있다. 금속핀(320)은 바디(310)의 두께보다 길게 형성되어 바디(310)의 상하측으로 각각 돌출된다. 금속핀(320)의 돌출된 부분은 제1 기판(100) 및 제2 기판(200)과 전기적으로 연결되며, 금속핀(320)은 패키지 구조물의 상하 방향으로 연장되어 제1 기판(100) 및 제2 기판(200) 간에 신호 전달을 할 수 있다. The metal pin 320 is a pillar-shaped structure made of metal, penetrates the body 310, and may protrude from the upper and lower sides of the body 310, respectively. The metal pin 320 is formed to be longer than the thickness of the body 310 and protrudes from the top and bottom of the body 310, respectively. The protruding portion of the metal pin 320 is electrically connected to the first substrate 100 and the second substrate 200, and the metal pin 320 extends in the vertical direction of the package structure to connect the first substrate 100 and the second substrate 200. Signals can be transmitted between substrates 200.

금속핀(320)에 있어서, 바디(310) 내부에 위치하는 부분과 바디(310)보다 돌출된 부분이 일체로 형성된다는 점에서, 본 발명에서의 금속핀(320)은, 일반적으로 (유기) 절연층으로 형성된 인터포저(300) 내에 형성되는 비아와 구별된다. 또한, 금속핀(320)은 전체적으로 균일한 굵기를 가질 수 있다.In the metal pin 320, the part located inside the body 310 and the part protruding from the body 310 are formed integrally, so the metal pin 320 in the present invention is generally an (organic) insulating layer. It is distinguished from a via formed in the interposer 300. Additionally, the metal pin 320 may have an overall uniform thickness.

금속핀(320)은 복수로 형성될 수 있고, 복수의 금속핀(320)은 서로 이격되어 바디(310) 내에서 서로 절연될 수 있다. 바디(310)가 중공부(330)를 가지고 고리 형상으로 형성되는 경우, 복수의 금속핀(320)은 바디(310)의 고리 형상을 따라 소정의 간격으로 배치될 수 있다. 복수의 금속핀(320) 중 일부는 제1 기판(100) 및 제2 기판(200) 간에 파워(power)를 전달할 수 있고, 또 다른 일부는 전자소자 구동을 위한 유효한 전기 신호를 전달할 수 있고, 또 다른 일부는 그라운드로 사용될 수 있다.The metal pins 320 may be formed in plurality, and the plurality of metal pins 320 may be spaced apart from each other and insulated from each other within the body 310 . When the body 310 is formed in a ring shape with a hollow portion 330, a plurality of metal pins 320 may be arranged at predetermined intervals along the ring shape of the body 310. Some of the plurality of metal pins 320 may transmit power between the first substrate 100 and the second substrate 200, and other portions may transmit effective electrical signals for driving electronic devices. Another part can be used as ground.

금속핀(320)을 이루는 금속은 구리(Cu), 알루미늄(Al), 니켈(Ni) 등 다양할 수 있으며 제한되지 않는다. 금속핀(320)은 금속 재료를 녹여 균일한 굵기로 성형하면서 소정의 길이로 절단하여 제조될 수 있다. 또한, 복수의 금속핀(320)은 금속 재료를 녹여 균일한 굵기로 성형하면서 소정의 길이로 반복 절단하여 제조될 수 있으며, 복수의 금속핀(320) 각각의 굵기가 서로 동일하고, 길이가 동일할 수 있다. 한편, 인터포저(300) 제조 시, 틀(몰드) 내에 금속핀(320)을 위치시킨 후 세라믹 재료를 틀 내에 충전하고 소결하는 방식이 이용될 수 있다.The metal that makes up the metal pin 320 may be diverse, such as copper (Cu), aluminum (Al), and nickel (Ni), but is not limited. The metal pin 320 can be manufactured by melting a metal material, forming it into a uniform thickness, and cutting it to a predetermined length. In addition, the plurality of metal pins 320 can be manufactured by melting a metal material and forming it into a uniform thickness while repeatedly cutting it to a predetermined length. Each of the plurality of metal pins 320 can have the same thickness and the same length. there is. Meanwhile, when manufacturing the interposer 300, a method of placing the metal pin 320 in a frame (mold) and then filling the frame with ceramic material and sintering may be used.

금속핀(320)은 바디(310) 내부에 위치하는 제1 영역(321)과 바디(310)보다 상하로 각각 돌출된 제2 영역(322)으로 구분될 수 있다. 단, 제1 영역(321)과 제2 영역(322)은 일체로 형성된다. 한편, 본 실시예에서, 제2 영역(322)은 도 4(b)에 자세히 도시되어 있다. 제2 영역(322)의 길이에는 제한이 없으나, 본 실시예에서는 제2 영역(322)이 제1 기판(100) 및 제2 기판(200)에 충분히 삽입될 수 있을 정도의 길이를 가진다.The metal pin 320 may be divided into a first region 321 located inside the body 310 and a second region 322 that protrudes upward and downward from the body 310, respectively. However, the first area 321 and the second area 322 are formed as one body. Meanwhile, in this embodiment, the second area 322 is shown in detail in FIG. 4(b). There is no limit to the length of the second area 322, but in this embodiment, the second area 322 has a length long enough to be sufficiently inserted into the first substrate 100 and the second substrate 200.

인터포저(300)의 상측에는 제1 기판(100)이 배치되고, 인터포저(300)의 하측에는 제2 기판(200)이 배치된다. 여기서, 상하의 개념은 상대적인 개념을 이해할 수 있다. 제1 기판(100)과 제2 기판(200) 각각은, 판상으로 이루어지고, 복수의 절연재층과 복수의 회로층으로 구성된 다층기판일 수 있고, 회로층을 기준으로 8층 또는 10층인 다층기판일 수 있다.The first substrate 100 is disposed on the upper side of the interposer 300, and the second substrate 200 is disposed on the lower side of the interposer 300. Here, the concept of top and bottom can be understood as a relative concept. Each of the first substrate 100 and the second substrate 200 is plate-shaped and may be a multilayer substrate composed of a plurality of insulating material layers and a plurality of circuit layers, and is a multilayer substrate having 8 or 10 layers based on the circuit layer. It can be.

제1 기판(100) 및 제2 기판(200)의 절연재층은 에폭시 수지, 폴리이미드 수지, BT 수지, LCP(Liquid Crystal Polymer) 등과 같은 절연물질로 이루어진 층이다. 회로층은 구리(Cu)와 같은 금속 등의 전도성물질로 이루어지고 특정 패턴을 가지도록 설계된다. 회로층(C1, C2)은 절연재층의 단면 또는 양면에 형성되고, 서로 다른 층의 회로층은 절연재층을 관통하는 비아도체(V1, V2)를 통하여 전기적으로 연결될 수 있다.The insulating material layer of the first substrate 100 and the second substrate 200 is a layer made of an insulating material such as epoxy resin, polyimide resin, BT resin, and liquid crystal polymer (LCP). The circuit layer is made of a conductive material such as metal such as copper (Cu) and is designed to have a specific pattern. The circuit layers (C1, C2) are formed on one side or both sides of the insulating material layer, and the circuit layers of different layers may be electrically connected through via conductors (V1, V2) penetrating the insulating material layer.

제1 기판(100) 및 제2 기판(200)에 있어서, 최외층 회로층은 솔더레지스트(SR)로 커버될 수 있다. 솔더레지스트(SR)는 제1 기판(100) 및 제2 기판(200)의 최외층 회로층을 보호할 수 있다. 솔더레지스트(SR)에는 개구가 형성되고, 개구를 통해 상기 최외층 회로층 일부가 노출될 수 있다.In the first substrate 100 and the second substrate 200, the outermost circuit layer may be covered with solder resist (SR). The solder resist (SR) may protect the outermost circuit layer of the first substrate 100 and the second substrate 200. An opening may be formed in the solder resist SR, and a portion of the outermost circuit layer may be exposed through the opening.

제1 기판(100)의 일면에는 전자소자(이하, 제1 소자(E1))가 실장된다. 여기서, 제1 기판(100)의 일면은 제2 기판(200)을 바라보는 면이다. 제1 소자(E1)는 능동소자, 수동소자, 집적회로 중 적어도 하나일 수 있고, 제1 소자(E1)는 복수로 구현될 수 있고, 복수의 제1 소자(E1)는 능동소자, 수동소자, 집적회로 중 다양하게 선택될 수 있다. 구체적으로 제1 소자(E1)는 AP, Memory, BGA(Ball Grid Array), CSP(Chip Scale Package), LGA(Land Grid Array)와 같은 다수의 집적회로와, 커패시터(capacitor)와 같은 다수의 수동소자를 포함할 수 있다. 제1 소자(E1)는 제1 기판(100)의 표면에 솔더부재(미도시)에 의해 실장될 수 있다. 구체적으로 제1 소자(E1)는 제1 기판(100)의 회로층(C1)에 실장될 수 있다. 특히, 제1 소자(E1)는 제1 기판(100)의 일면 측 최외층 회로층 중 솔더레지스트(SR) 개구를 통해 노출되는 부분에 실장될 수 있다.An electronic device (hereinafter referred to as first device E1) is mounted on one side of the first substrate 100. Here, one side of the first substrate 100 is the side facing the second substrate 200. The first element E1 may be at least one of an active element, a passive element, and an integrated circuit. The first element E1 may be implemented in plural numbers, and the plurality of first elements E1 may be an active element or a passive element. , a variety of integrated circuits can be selected. Specifically, the first element (E1) includes a number of integrated circuits such as AP, memory, Ball Grid Array (BGA), Chip Scale Package (CSP), and Land Grid Array (LGA), and a number of passive devices such as capacitors. It may include elements. The first element E1 may be mounted on the surface of the first substrate 100 using a solder member (not shown). Specifically, the first element E1 may be mounted on the circuit layer C1 of the first substrate 100. In particular, the first element E1 may be mounted on a portion of the outermost circuit layer on one side of the first substrate 100 that is exposed through the solder resist SR opening.

인터포저(300)가 내측에 중공부(330)를 포함하는 경우, 제1 소자(E1)는 인터포저(300) 중공부(330) 내에 위치할 수 있다. 여기서 인터포저(300)는 제1 소자(E1)를 보호하는 기능을 할 수 있다. 제1 소자(E1)가 복수로 형성되는 경우, 적어도 일부의 제1 소자(E1)가 인터포저(300) 중공부(330) 내에 위치할 수 있다. When the interposer 300 includes a hollow portion 330 on the inside, the first element E1 may be located within the hollow portion 330 of the interposer 300. Here, the interposer 300 may function to protect the first element E1. When a plurality of first elements E1 are formed, at least some of the first elements E1 may be located in the hollow portion 330 of the interposer 300.

제2 기판(200)의 일면에는 전자소자(이하, 제2 소자(E2))가 실장된다. 여기서, 제2 기판(200)의 일면은 제1 기판(100)을 바라보는 면이다. 제2 소자(E2)는 능동소자, 수동소자, 집적회로 중 적어도 하나일 수 있고, 제2 소자(E2)는 복수로 구현될 수 있고, 복수의 제2 소자(E2)는 능동소자, 수동소자, 집적회로 중 다양하게 선택될 수 있다. 구체적으로 제2 소자(E2)는 AP, Memory, BGA(Ball Grid Array), CSP(Chip Scale Package), LGA(Land Grid Array)와 같은 다수의 집적회로와, 커패시터(capacitor)와 같은 다수의 수동소자를 포함할 수 있다. 제2 소자(E2)는 제2 기판(200)의 표면에 솔더부재(미도시)에 의해 실장될 수 있다. 구체적으로 제2 소자(E2)는 제2 기판(200)의 회로층(C2)에 실장될 수 있다. 특히, 제2 소자(E2)는 제2 기판(200)의 일면 측 최외층 회로층 중 솔더레지스트(SR) 개구를 통해 노출되는 부분에 실장될 수 있다.An electronic device (hereinafter referred to as a second device E2) is mounted on one side of the second substrate 200. Here, one side of the second substrate 200 is the side facing the first substrate 100. The second element (E2) may be at least one of an active element, a passive element, and an integrated circuit, and the second element (E2) may be implemented as a plurality, and the plurality of second elements (E2) may be an active element or a passive element. , a variety of integrated circuits can be selected. Specifically, the second element (E2) includes a number of integrated circuits such as AP, memory, BGA (Ball Grid Array), CSP (Chip Scale Package), and LGA (Land Grid Array), and a number of passive devices such as capacitors. It may include elements. The second element E2 may be mounted on the surface of the second substrate 200 using a solder member (not shown). Specifically, the second element E2 may be mounted on the circuit layer C2 of the second substrate 200. In particular, the second element E2 may be mounted on a portion of the outermost circuit layer on one side of the second substrate 200 that is exposed through the solder resist SR opening.

인터포저(300)가 내측에 중공부(330)를 포함하는 경우, 제2 소자(E2)는 인터포저(300) 중공부(330) 내에 위치할 수 있다. 여기서 인터포저(300)는 제2 소자(E2)를 보호하는 기능을 할 수 있다. 제2 소자(E2)가 복수로 형성되는 경우, 적어도 일부의 제2 소자(E2)가 인터포저(300) 중공부(330) 내에 위치할 수 있다. When the interposer 300 includes a hollow portion 330 on the inside, the second element E2 may be located within the hollow portion 330 of the interposer 300. Here, the interposer 300 may function to protect the second element E2. When a plurality of second elements E2 are formed, at least some of the second elements E2 may be located in the hollow portion 330 of the interposer 300.

제1 기판(100)과 제2 기판(200)의 면적은 서로 다를 수 있다. 예를 들어, 도 2에 도시된 바와 같이, 제2 기판(200)의 면적이 제1 기판(100)의 면적보다 클 수 있다. 이 경우, 인터포저(300)는 제1 기판(100)과 제2 기판(200)이 중첩되는 영역에 배치되며, 복수의 제2 소자(E2)의 일부는 인터포저(300)의 중공부(330) 내에 위치하고, 복수의 제2 소자(E2)의 다른 일부는 인터포저(300) 외측에 위치할 수 있다. 한편, 도 2와 달리, 제1 기판(100)의 면적이 제2 기판(200)의 면적보다 더 클 수 있고, 복수의 제1 소자(E1)의 일부는 인터포저(300)의 중공부(330) 내에 위치하고, 복수의 제1 소자(E1)의 다른 일부는 인터포저(300) 외측에 위치할 수 있다. 제1 기판(100)과 제2 기판(200) 중 면적이 큰 기판은 메인보드이고, 면적이 작은 기판은 서브기판일 수 있다.The areas of the first substrate 100 and the second substrate 200 may be different. For example, as shown in FIG. 2, the area of the second substrate 200 may be larger than the area of the first substrate 100. In this case, the interposer 300 is disposed in an area where the first substrate 100 and the second substrate 200 overlap, and a portion of the plurality of second elements E2 is formed in the hollow portion of the interposer 300 ( 330), and another part of the plurality of second elements E2 may be located outside the interposer 300. Meanwhile, unlike FIG. 2, the area of the first substrate 100 may be larger than the area of the second substrate 200, and a portion of the plurality of first elements E1 may be located in the hollow portion ( 330), and another part of the plurality of first elements E1 may be located outside the interposer 300. Among the first substrate 100 and the second substrate 200, the substrate with a large area may be a main board, and the substrate with a small area may be a sub-board.

한편, 제1 기판(100)의 타면에는 전자소자(이하, 제3 소자(E3))가 실장될 수 있고, 제3 소자(E3)는 복수로 구현되고, 능동소자, 수동소자, 집적회로 중 다양하게 선택될 수 있다. 제3 소자(E3)는 제1 기판(100)의 타면 측 최외층 회로층에 실장될 수 있다. 제1 소자(E1)와 제3 소자(E3)는 제1 기판(100)에 형성된 회로층(C1)과 비아도체(V1)를 통해 전기적으로 연결될 수 있다.Meanwhile, an electronic device (hereinafter referred to as a third device (E3)) may be mounted on the other side of the first substrate 100, and the third device (E3) may be implemented in plurality, and may be comprised of an active device, a passive device, or an integrated circuit. There are various choices. The third element E3 may be mounted on the outermost circuit layer on the other side of the first substrate 100. The first element E1 and the third element E3 may be electrically connected through the circuit layer C1 and the via conductor V1 formed on the first substrate 100.

또한, 제2 기판(200)의 타면에는 전자소자(이하, 제4 소자(E4))가 실장될 수 있고, 제4 소자(E4)는 복수로 구현되고, 능동소자, 수동소자, 집적회로 중 다양하게 선택될 수 있다. 제4 소자(E4)는 제2 기판(200)의 타면 측 최외층 회로층에 실장될 수 있다. 제2 소자(E2)와 제4 소자(E4)는 제2 기판(200)에 형성된 회로층(C2)과 비아도체(V2)를 통해 전기적으로 연결될 수 있다.Additionally, an electronic device (hereinafter referred to as a fourth device (E4)) may be mounted on the other side of the second substrate 200, and the fourth device (E4) may be implemented as a plurality of elements, including active devices, passive devices, and integrated circuits. There are various choices. The fourth element E4 may be mounted on the outermost circuit layer on the other side of the second substrate 200. The second element E2 and the fourth element E4 may be electrically connected through the circuit layer C2 and the via conductor V2 formed on the second substrate 200.

도 5는 도 4의 인터포저(300)를 이용하여 패키지 구조물을 구현하는 방법을 나타낸 도면이다. 이하, 도 1 내지 도 5를 참조하여 더 설명하기로 한다.FIG. 5 is a diagram showing a method of implementing a package structure using the interposer 300 of FIG. 4. Hereinafter, further description will be made with reference to FIGS. 1 to 5.

제1 기판(100) 및 제2 기판(200) 각각에는 관통홀이 구비된다. 제1 기판(100)의 관통홀을 제1 관통홀(H1), 제2 기판(200)의 관통홀을 제2 관통홀(H2)이라 칭하기로 한다. Each of the first substrate 100 and the second substrate 200 is provided with a through hole. The through hole of the first substrate 100 will be referred to as a first through hole (H1), and the through hole of the second substrate 200 will be referred to as a second through hole (H2).

제1 관통홀(H1)은 제1 기판(100)의 전체 두께를 관통할 수 있다. 이 경우, 제1 관통홀(H1)은 제1 기판(100)의 절연재층 전체를 관통할 수 있다. 제1 관통홀(H1)의 내벽에는 금속층(M1)이 형성될 수 있고, 금속층(M1)은 도금으로 형성될 수 있다. 제1 관통홀(H1)의 금속층(M1)은 제1 기판(100)의 회로층(C1)과 전기적으로 연결될 수 있다. 제1 관통홀(H1)의 금속층(M1)은 제1 기판(100)의 상하면까지 연장되어 랜드(land)를 형성할 수 있다. 한편, 제1 관통홀(H1)의 폭은 금속핀(320)의 폭보다 클 수 있다. The first through hole H1 may penetrate the entire thickness of the first substrate 100. In this case, the first through hole H1 may penetrate the entire insulating material layer of the first substrate 100. A metal layer (M1) may be formed on the inner wall of the first through hole (H1), and the metal layer (M1) may be formed by plating. The metal layer M1 of the first through hole H1 may be electrically connected to the circuit layer C1 of the first substrate 100. The metal layer M1 of the first through hole H1 may extend to the upper and lower surfaces of the first substrate 100 to form a land. Meanwhile, the width of the first through hole H1 may be larger than the width of the metal pin 320.

제2 관통홀(H2)은 제2 기판(200)의 전체 두께를 관통할 수 있다. 이 경우, 제2 관통홀(H2)은 제2 기판(200)의 절연재층 전체를 관통할 수 있다. 제2 관통홀(H2)의 내벽에는 금속층(M2)이 형성될 수 있고, 금속층(M2)은 도금으로 형성될 수 있다. 제2 관통홀(H2)의 금속층(M2)은 제2 기판(200)의 회로층(C2)과 전기적으로 연결될 수 있다. 제2 관통홀(H2)의 금속층(M2)은 제2 기판(200)의 상하면까지 연장되어 랜드(land)를 형성할 수 있다. 한편, 제1 관통홀(H1)의 폭은 금속핀(320)의 폭보다 클 수 있다.The second through hole H2 may penetrate the entire thickness of the second substrate 200. In this case, the second through hole H2 may penetrate the entire insulating material layer of the second substrate 200. A metal layer M2 may be formed on the inner wall of the second through hole H2, and the metal layer M2 may be formed by plating. The metal layer M2 of the second through hole H2 may be electrically connected to the circuit layer C2 of the second substrate 200. The metal layer M2 of the second through hole H2 may extend to the upper and lower surfaces of the second substrate 200 to form a land. Meanwhile, the width of the first through hole H1 may be larger than the width of the metal pin 320.

도 5(a)를 참조하면, 도 4를 참조하여 설명한 인터포저(300)가 마련된다. 인터포저(300)는 제1 기판(100)과 제2 기판(200) 사이에 위치하고, 인터포저(300)의 금속핀(320), 특히 제2 영역(322)은 제1 기판(100)과 제2 기판(200) 내부로 삽입될 수 있는데, 금속핀(320)의 제2 영역(322)은 제1 기판(100)의 제1 관통홀(H1)과 제2 기판(200)의 제2 관통홀(H2) 내부로 삽입된다. 여기서, 인터포저(300)의 상면은 제1 기판(100)의 일면(하면)과 접촉되고, 인터포저(300)의 하면은 제2 기판(200)의 일면(상면)과 접촉된다. 구체적으로, 인터포저(300)의 상면은 제1 기판(100)의 일면에 형성된 솔더레지스트(SR)와 접촉되고, 인터포저(300)의 하면은 제2 기판(200)의 일면에 형성된 솔더레지스트(SR)와 접촉된다.Referring to FIG. 5(a), the interposer 300 described with reference to FIG. 4 is provided. The interposer 300 is located between the first substrate 100 and the second substrate 200, and the metal pin 320 of the interposer 300, especially the second region 322, is connected to the first substrate 100 and the second substrate 200. 2 It can be inserted into the substrate 200, and the second area 322 of the metal pin 320 is connected to the first through hole H1 of the first substrate 100 and the second through hole of the second substrate 200. (H2) is inserted inside. Here, the upper surface of the interposer 300 is in contact with one surface (lower surface) of the first substrate 100, and the lower surface of the interposer 300 is in contact with one surface (upper surface) of the second substrate 200. Specifically, the upper surface of the interposer 300 is in contact with the solder resist (SR) formed on one surface of the first substrate 100, and the lower surface of the interposer 300 is in contact with the solder resist formed on one surface of the second substrate 200. It comes into contact with (SR).

관통홀(H1, H2)의 폭이 금속핀(320)의 폭보다 큰 경우, 금속핀(320)은 관통홀(H1, H2)에 끼움결합되지 않고, 관통홀(H1, H2) 내부에서 고정되지 않을 수 있다.If the width of the through holes (H1, H2) is larger than the width of the metal pin 320, the metal pin 320 will not be fitted into the through holes (H1, H2) and may not be fixed inside the through holes (H1, H2). You can.

도 5(b)를 참조하면, 금속핀(320)의 제2 영역(322)은 관통홀(H1, H2)에 고정된다. 구체적으로, 관통홀(H1, H2) 내부는 저융점금속(LM)으로 충전된다. 관통홀(H1, H2)의 폭이 금속핀(320)의 폭보다 큰 경우, 관통홀(H1, H2)의 내부 중 금속핀(320)이 차지하는 공간을 제외한 부분이 저융점금속(LM)으로 충전된다. 저융점금속(LM)은 납, 주석 중 적어도 하나의 금속을 포함할 수 있다. 저융점금속(LM)은 금속페이스트가 관통홀(H1, H2)을 충전한 후 리플로우(reflow) 공정을 거쳐 경화된 것일 수 있다.Referring to FIG. 5(b), the second region 322 of the metal pin 320 is fixed to the through holes H1 and H2. Specifically, the inside of the through holes (H1, H2) is filled with low melting point metal (LM). When the width of the through holes (H1, H2) is larger than the width of the metal pin 320, the inside of the through holes (H1, H2), excluding the space occupied by the metal pin 320, is filled with low melting point metal (LM). . The low melting point metal (LM) may include at least one metal selected from lead and tin. The low melting point metal (LM) may be a metal paste that is hardened through a reflow process after filling the through holes (H1, H2).

저융점금속(LM)이 제1 관통홀(H1)과 제2 관통홀(H2)을 충전하기 때문에, 금속핀(320)의 제2 영역(322)은 제1 관통홀(H1)의 금속층(M1)과 제2 관통홀(H2)의 금속층(M2)과 전기적으로 연결될 수 있다. 이에 따라, 인터포저(300)는 제1 기판(100)과 제2 기판(200)을 전기적으로 연결할 수 있다.Since the low melting point metal (LM) fills the first through hole (H1) and the second through hole (H2), the second region 322 of the metal pin 320 is formed by the metal layer (M1) of the first through hole (H1). ) and may be electrically connected to the metal layer (M2) of the second through hole (H2). Accordingly, the interposer 300 can electrically connect the first substrate 100 and the second substrate 200.

한편, 금속핀(320)의 제2 영역(322)의 길이는 관통홀(H1, H2)의 길이보다 길 수 있고, 이 경우, 인터포저(300)가 제1 기판(100) 및 제2 기판(200)과 결합되었을 때, 금속핀(320)의 단부는 제1 기판(100) 및/또는 제2 기판(200)보다 돌출될 수 있다. 저융점금속(LM)은 돌출된 금속핀(320)의 단부의 측면을 커버할 수 있다. 도 1과 도 5에서는 금속핀(320)이 관통홀(H1, H2)을 완전히 관통하여 금속핀(320)의 단부가 제1 기판(100) 및 제2 기판(200)보다 돌출되고 있다. 또한, 저융점금속(LM)은 돌출된 단부의 측면을 커버한다. 한편, 저융점금속(LM)은 제1 기판(100) 및 제2 기판(200)의 상하면에 형성된 랜드를 모두 커버할 수 있다.Meanwhile, the length of the second region 322 of the metal pin 320 may be longer than the length of the through holes H1 and H2, and in this case, the interposer 300 is connected to the first substrate 100 and the second substrate ( When coupled to 200, the end of the metal pin 320 may protrude beyond the first substrate 100 and/or the second substrate 200. Low melting point metal (LM) may cover the side surface of the end of the protruding metal pin 320. 1 and 5, the metal pin 320 completely penetrates the through-holes H1 and H2, and the end of the metal pin 320 protrudes beyond the first substrate 100 and the second substrate 200. Additionally, low melting point metal (LM) covers the sides of the protruding end. Meanwhile, the low melting point metal (LM) can cover both lands formed on the upper and lower surfaces of the first substrate 100 and the second substrate 200.

또한, 금속핀(320)의 제2 영역(322)의 길이는 제1 관통홀(H1) 및/또는 제2 관통홀(H2)의 길이보다 작을 수 있고, 이에 따라, 금속핀(320)의 단부는 제1 기판(100) 및/또는 제2 기판(200) 내에 위치할 수 있다. 이 경우에도, 저융점금속(LM)은 제1 기판(100) 및 제2 기판(200)의 상하면에 형성된 랜드를 모두 커버하도록 제1 관통홀(H1) 및 제2 관통홀(H2)을 과충전할 수 있다. 이에 따라 최외측에 위치하는 저융점금속(LM)의 폭은 관통홀(H1, H2)의 폭보다 클 수 있다. 이러한 저융점금속(LM)은 도 3에 도시되어 있다.Additionally, the length of the second region 322 of the metal pin 320 may be smaller than the length of the first through hole H1 and/or the second through hole H2, and accordingly, the end of the metal pin 320 is It may be located within the first substrate 100 and/or the second substrate 200. In this case as well, the low melting point metal (LM) overfills the first through hole (H1) and the second through hole (H2) to cover all the lands formed on the upper and lower surfaces of the first substrate 100 and the second substrate 200. can do. Accordingly, the width of the low melting point metal LM located on the outermost side may be larger than the width of the through holes H1 and H2. This low melting point metal (LM) is shown in FIG. 3.

인터포저(300)의 바디(310)가 세라믹을 포함하는 경우, 세라믹의 견고한 성질 때문에 유기물을 함유하는 인터포저(300)보다 큰 강성을 가질 수 있으므로, 패키지 구조물의 휨을 저감시킬 수 있다.When the body 310 of the interposer 300 includes ceramic, it can have greater rigidity than the interposer 300 containing organic materials due to the rigid nature of ceramic, thereby reducing warpage of the package structure.

또한, 인터포저(300)의 바디(310)가 세라믹을 포함하는 경우, 인터포저(300)의 바디(310)는 소결 공정을 통해 단단해지고, 저융점금속(LM) 및 전자소자(E1 내지 E4)의 실장을 위한 솔더부재의 리플로우는 인터포저(300) 바디(310)의 소결 온도보다 낮은 온도에서 이루어질 수 있기 때문에, 리플로우 공정은 인터포저(300) 형상에 영향을 주지 않는다. 이에 따라, 패키지 구조물의 휨이 저감될 수 있다.In addition, when the body 310 of the interposer 300 includes ceramic, the body 310 of the interposer 300 is hardened through a sintering process and is made of low melting point metal (LM) and electronic devices (E1 to E4). ) Since the reflow of the solder member for mounting can be performed at a temperature lower than the sintering temperature of the body 310 of the interposer 300, the reflow process does not affect the shape of the interposer 300. Accordingly, warping of the package structure can be reduced.

또한, 인터포저(300)의 상하 연결이 금속핀(320)으로 이루어지는 경우, 금속핀(320)은 다양한 길이로 용이하게 제조될 수 있으므로 인터포저(300) 바디(310)의 두께에 구애받지 않으므로, 절연층의 두께에 따라 형상이 제한되는 일반 비아보다 자유도가 높고, 얼라인먼트(alignment)도 스택 비아(stack via)에 비하여 용이하다.In addition, when the upper and lower connections of the interposer 300 are made with metal pins 320, the metal pins 320 can be easily manufactured in various lengths and are not limited by the thickness of the body 310 of the interposer 300, thereby providing insulation. It has a higher degree of freedom than a regular via whose shape is limited by the thickness of the layer, and alignment is easier than a stack via.

도 6 및 도 7은 본 발명의 다른 실시예에 따른 패키지 구조물을 나타낸 도면이고, 도 8은 본 발명의 다른 실시예에 따른 인터포저(300)를 나타낸 도면이고, 도 9는 도 8의 인터포저(300)를 이용하여 패키지 구조물을 구현하는 방법을 나타낸 도면이다.FIGS. 6 and 7 are diagrams showing a package structure according to another embodiment of the present invention, FIG. 8 is a diagram showing an interposer 300 according to another embodiment of the present invention, and FIG. 9 is a diagram showing the interposer of FIG. 8. This is a diagram showing a method of implementing a package structure using (300).

도 6 및 도 7을 참조하면, 본 발명의 다른 실시예에 따른 패키지 구조물은, 인터포저(300), 제1 기판(100) 및 제2 기판(200)을 포함할 수 있다. 먼저 도 8을 참조하여 인터포저(300)에 대해 자세하게 설명하기로 한다. Referring to FIGS. 6 and 7 , a package structure according to another embodiment of the present invention may include an interposer 300, a first substrate 100, and a second substrate 200. First, the interposer 300 will be described in detail with reference to FIG. 8.

인터포저(300)는, 바디(body)(310) 및 금속핀(320)을 포함할 수 있다.The interposer 300 may include a body 310 and a metal pin 320.

바디(310)는 무기재료로 형성되며, 특히 세라믹을 포함하는 재질로 이루어질 수 있다. 즉, 바디(310)는 산화 알루미늄(Al2O3), 알루미늄질화물(AlN) 등의 물질을 포함하여 제조될 수 있다.The body 310 is made of an inorganic material, and in particular, may be made of a material containing ceramic. That is, the body 310 may be manufactured including materials such as aluminum oxide (Al 2 O 3 ) and aluminum nitride (AlN).

도 8(a)에 도시된 바와 같이, 바디(310)는 내부에 중공부(330)를 구비할 수 있고, 중공부(330)는 바디(310)의 상하면을 관통한다. 이에 따라 바디(310)는 고리 형상으로 형성될 수 있으며, 다각형의 고리, 원형의 고리 등 다양한 형상으로 구현될 수 있다. 또한, 바디(310)는 복수의 조각으로 이루어질 수 있으며, 복수의 조각이 하나의 고리 형상을 만들도록 배치될 수 있다.As shown in FIG. 8(a), the body 310 may have a hollow portion 330 therein, and the hollow portion 330 penetrates the upper and lower surfaces of the body 310. Accordingly, the body 310 may be formed in a ring shape and may be implemented in various shapes such as a polygonal ring or a circular ring. Additionally, the body 310 may be made of a plurality of pieces, and the plurality of pieces may be arranged to form a ring shape.

바디(310)는 소정의 높이(두께)를 가지며, 바디(310)의 높이는 제1 기판(100)과 제2 기판(200)의 이격 거리에 따라 결정될 수 있다. 또한, 바디(310)의 상하면은 각각 평평한 면으로 이루어질 수 있다.The body 310 has a predetermined height (thickness), and the height of the body 310 may be determined according to the separation distance between the first substrate 100 and the second substrate 200. Additionally, the upper and lower surfaces of the body 310 may each be made of flat surfaces.

금속핀(320)은 금속으로 형성되는 기둥상 구조물로, 바디(310)를 관통하고, 바디(310)의 상하측으로 각각 돌출될 수 있다. 금속핀(320)은 바디(310)의 두께보다 길게 형성되어 바디(310)의 상하측으로 각각 돌출된다. 금속핀(320)의 돌출된 부분은 제1 기판(100) 및 제2 기판(200)과 전기적으로 연결되며, 금속핀(320)은 패키지 구조물의 상하 방향으로 연장되어 제1 기판(100) 및 제2 기판(200) 간에 신호 전달을 할 수 있다. The metal pin 320 is a pillar-shaped structure made of metal, penetrates the body 310, and may protrude from the upper and lower sides of the body 310, respectively. The metal pin 320 is formed to be longer than the thickness of the body 310 and protrudes from the top and bottom of the body 310, respectively. The protruding portion of the metal pin 320 is electrically connected to the first substrate 100 and the second substrate 200, and the metal pin 320 extends in the vertical direction of the package structure to connect the first substrate 100 and the second substrate 200. Signals can be transmitted between substrates 200.

금속핀(320)에 있어서, 바디(310) 내부에 위치하는 부분과 바디(310)보다 돌출된 부분이 일체로 형성된다는 점에서, 본 발명에서의 금속핀(320)은 일반적으로 절연층 내에 형성되는 비아와 구별된다. 또한, 금속핀(320)은 전체적으로 균일한 굵기를 가질 수 있다.In the metal pin 320, the part located inside the body 310 and the part protruding from the body 310 are formed integrally, and the metal pin 320 in the present invention is generally a via formed in the insulating layer. It is distinguished from Additionally, the metal pin 320 may have an overall uniform thickness.

금속핀(320)은 복수로 형성될 수 있고, 복수의 금속핀(320)은 서로 이격되어 바디(310) 내에서 서로 절연될 수 있다. 바디(310)가 중공부(330)를 가지고 고리 형상으로 형성되는 경우, 복수의 금속핀(320)은 바디(310)의 고리 형상을 따라 소정의 간격으로 배치될 수 있다. 복수의 금속핀(320) 중 일부는 제1 기판(100) 및 제2 기판(200) 간에 파워(power)를 전달할 수 있고, 또 다른 일부는 전자소자 구동을 위한 유효한 전기 신호를 전달할 수 있고, 또 다른 일부는 그라운드로 사용될 수 있다.The metal pins 320 may be formed in plurality, and the plurality of metal pins 320 may be spaced apart from each other and insulated from each other within the body 310 . When the body 310 is formed in a ring shape with a hollow portion 330, a plurality of metal pins 320 may be arranged at predetermined intervals along the ring shape of the body 310. Some of the plurality of metal pins 320 may transmit power between the first substrate 100 and the second substrate 200, and other portions may transmit effective electrical signals for driving electronic devices. Another part can be used as ground.

금속핀(320)을 이루는 금속은 구리(Cu), 알루미늄(Al), 니켈(Ni) 등 다양할 수 있으며 제한되지 않는다. 금속핀(320)은 금속 재료를 녹여 균일한 굵기로 성형하면서 소정의 길이로 절단하여 제조될 수 있다. 또한, 복수의 금속핀(320)은 금속 재료를 녹여 균일한 굵기로 성형하면서 소정의 길이로 반복 절단하여 제조될 수 있으며, 복수의 금속핀(320) 각각의 굵기가 서로 동일하고, 길이가 동일할 수 있다. 한편, 인터포저(300) 제조 시, 틀(몰드) 내에 금속핀(320)을 위치시킨 후 세라믹 재료를 틀 내에 충전하고 소결하는 방식이 이용될 수 있다.The metal that makes up the metal pin 320 may be diverse, such as copper (Cu), aluminum (Al), and nickel (Ni), but is not limited. The metal pin 320 can be manufactured by melting a metal material, forming it into a uniform thickness, and cutting it to a predetermined length. In addition, the plurality of metal pins 320 can be manufactured by melting a metal material and forming it into a uniform thickness while repeatedly cutting it to a predetermined length. Each of the plurality of metal pins 320 can have the same thickness and the same length. there is. Meanwhile, when manufacturing the interposer 300, a method of placing the metal pin 320 in a frame (mold) and then filling the frame with ceramic material and sintering may be used.

금속핀(320)은 바디(310) 내부에 위치하는 제1 영역(321)과 바디(310)보다 상하로 각각 돌출된 제2 영역(322)으로 구분될 수 있다. 단, 제1 영역(321)과 제2 영역(322)은 일체로 형성된다. 본 실시예에서의 제2 영역(322)은, 도 1 내지 도 5를 참조하여 설명한 이전 실시예에 따른 인터포저(300)에서의 제2 영역(322)보다 짧으며, 제1 기판(100) 및 제2 기판(200)에 형성된 회로층(C1, C2)의 두께보다 작을 수 있다. 본 실시예에서의 제2 영역(322)은 도 9(a)에 도시되어 있다.The metal pin 320 may be divided into a first region 321 located inside the body 310 and a second region 322 that protrudes upward and downward from the body 310, respectively. However, the first area 321 and the second area 322 are formed as one body. The second area 322 in this embodiment is shorter than the second area 322 in the interposer 300 according to the previous embodiment described with reference to FIGS. 1 to 5, and the first substrate 100 and may be smaller than the thickness of the circuit layers C1 and C2 formed on the second substrate 200. The second area 322 in this embodiment is shown in FIG. 9(a).

본 실시예에서 인터포저(300)는 패드(P1, P2)를 더 포함한다. 패드(P1, P2)는 인터포저(300)의 상하면에 각각 형성되며, 금속핀(320)과 전기적으로 연결된다. 즉, 패드(P1, P2)는 금속핀(320)과 접촉되도록 인터포저(300)의 상하면에 각각 형성된다. 금속핀(320)이 복수로 형성되는 경우, 패드(P1, P2)는 복수의 금속핀(320)에 대응하여 복수로 형성된다. 복수의 패드(P1, P2)는 서로 이격되게 배치될 수 있다.In this embodiment, the interposer 300 further includes pads P1 and P2. The pads P1 and P2 are formed on the upper and lower surfaces of the interposer 300, respectively, and are electrically connected to the metal pin 320. That is, the pads P1 and P2 are formed on the upper and lower surfaces of the interposer 300 to contact the metal pin 320, respectively. When a plurality of metal pins 320 are formed, a plurality of pads P1 and P2 are formed to correspond to the plurality of metal pins 320. The plurality of pads P1 and P2 may be arranged to be spaced apart from each other.

패드(P1, P2)는 금속핀(320)의 바디(310)보다 돌출된 부분의 외주면(또는 측면)을 둘러싸도록 형성될 수 있다. 즉, 패드(P1, P2)는 금속핀(320)의 제2 영역(322)의 외주면(또는 측면)을 둘러싸도록 형성될 수 있다. 여기서, 패드(P1, P2)는 금속핀(320)의 바디(310)보다 돌출된 부분의 전체, 즉 금속핀(320)의 제2 영역(322)의 표면 전체를 커버할 수 있다. 이 경우, 금속핀(320)의 제2 영역(322)은 외부로 노출되지 않는다. 또한 이 경우, 패드(P1, P2)의 표면은 외측으로 볼록한 면을 포함할 수 있다. 도 8(b)에는 중앙에 볼록한 면을 구비한 패드(P1, P2)가 도시되어 있다. 이처럼 금속핀(320)의 제2 영역(322)이 바디(310)보다 돌출되고 패드(P1, P2)가 제2 영역(322)을 둘러싸도록 형성되면, 금속핀(320)과 패드(P1, P2) 간의 접촉 면적이 충분히 확보될 수 있다. 한편, 패드(P1, P2)는 구리 등의 금속으로 이루어질 수 있고, 도금으로 형성될 수 있다. The pads P1 and P2 may be formed to surround the outer peripheral surface (or side surface) of a portion of the metal pin 320 that protrudes from the body 310 . That is, the pads P1 and P2 may be formed to surround the outer peripheral surface (or side surface) of the second region 322 of the metal pin 320. Here, the pads P1 and P2 may cover the entire portion of the metal pin 320 that protrudes from the body 310, that is, the entire surface of the second region 322 of the metal pin 320. In this case, the second area 322 of the metal pin 320 is not exposed to the outside. Also in this case, the surfaces of the pads P1 and P2 may include an outwardly convex surface. Figure 8(b) shows pads P1 and P2 having a convex surface in the center. In this way, when the second area 322 of the metal pin 320 protrudes beyond the body 310 and the pads P1 and P2 are formed to surround the second area 322, the metal pin 320 and the pads P1 and P2 A sufficient contact area between the two can be secured. Meanwhile, the pads P1 and P2 may be made of metal such as copper and may be formed by plating.

본 실시예에서 인터포저(300)는 솔더레지스트(SR)를 더 포함할 수 있다.In this embodiment, the interposer 300 may further include solder resist (SR).

솔더레지스트(SR)는 인터포저(300) 바디(310)의 상하면에 각각 적층되어 패드(P1, P2)를 커버하며, 패드(P1, P2)의 적어도 일부를 노출시킨다. 특히, 인터포저(300)의 상부 패드(P1)의 상면과 하부 패드(P2)의 하면 각각에 있어서, 적어도 일부가 솔더레지스트(SR)에 대해 노출될 수 있다. 솔더레지스트(SR)는 패드(P1, P2)를 보호하고, 패드(P1, P2)가 복수로 형성되는 경우, 복수의 패드(P1, P2) 간의 불필요한 쇼트를 방지할 수 있다.Solder resist SR is stacked on the upper and lower surfaces of the body 310 of the interposer 300, respectively, to cover the pads P1 and P2, and expose at least a portion of the pads P1 and P2. In particular, at least a portion of the upper surface of the upper pad P1 and the lower surface of the lower pad P2 of the interposer 300 may be exposed to the solder resist SR. The solder resist SR protects the pads P1 and P2, and when a plurality of pads P1 and P2 are formed, unnecessary short circuiting between the pads P1 and P2 can be prevented.

도 1 내지 도 5를 참조하여 설명한 이전 실시예에 따른 인터포저(300)에서는 금속핀(320)의 제2 영역(322)이 상방향으로 곧게 뻗고, 금속핀(320)의 제2 영역(322)이 제1 기판(100)과 제2 기판(200)에 삽입되기 때문에, 복수의 금속핀(320)을 서로 절연시키는 솔더레지스트(SR)가 필요하지 않을 수 있다. In the interposer 300 according to the previous embodiment described with reference to FIGS. 1 to 5, the second region 322 of the metal pin 320 extends straight upward, and the second region 322 of the metal pin 320 extends straight upward. Since it is inserted into the first substrate 100 and the second substrate 200, the solder resist SR that insulates the plurality of metal pins 320 from each other may not be necessary.

그러나, 본 실시예에서는 패드(P1, P2)가 인터포저(300) 바디(310)의 상하면에 각각 형성되고, 패드(P1, P2)가 금속핀(320)의 제2 영역(322)의 외주면을 둘러싸기 위해서는 패드(P1, P2)의 외경이 금속핀(320)의 직경보다 클 수밖에 없고, 이에 따라 복수의 패드(P1, P2) 간에 불필요한 쇼트가 발생할 가능성이 높다. 따라서, 솔더레지스트(SR)가 인터포저(300) 바디(310)의 상하면에 적층되면, 복수의 패드(P1, P2) 간의 불필요한 쇼트를 방지할 수 있다.However, in this embodiment, the pads P1 and P2 are formed on the upper and lower surfaces of the body 310 of the interposer 300, respectively, and the pads P1 and P2 are formed on the outer peripheral surface of the second region 322 of the metal pin 320. In order to surround the pads (P1, P2), the outer diameter of the pads (P1, P2) must be larger than the diameter of the metal pin (320), and accordingly, there is a high possibility that unnecessary short circuits will occur between the plurality of pads (P1, P2). Accordingly, when the solder resist SR is stacked on the upper and lower surfaces of the body 310 of the interposer 300, unnecessary short circuits between the plurality of pads P1 and P2 can be prevented.

본 실시예에서 인터포저(300)는 도전성부재(CM)를 더 포함할 수 있다.In this embodiment, the interposer 300 may further include a conductive member (CM).

도전성부재(CM)는 인터포저(300)의 패드(P1, P2) 상에 접합되며, 구체적으로 솔더레지스트(SR)를 통해 노출되는 패드(P1, P2)에 접합된다. 금속핀(320)의 제2 영역(322)이 바디(310)보다 돌출되고, 패드(P1, P2)가 볼록한 면을 가지는 경우, 도전성부재(CM)와 패드(P1, P2)의 접합 면적이 증가할 수 있다. 도전성부재(CM)는 주석, 납 등의 금속으로 형성될 수 있고, 솔더볼일 수 있다.The conductive member (CM) is bonded to the pads (P1, P2) of the interposer 300, and specifically is bonded to the pads (P1, P2) exposed through the solder resist (SR). When the second region 322 of the metal pin 320 protrudes beyond the body 310 and the pads P1 and P2 have convex surfaces, the joint area between the conductive member CM and the pads P1 and P2 increases. can do. The conductive member (CM) may be formed of a metal such as tin or lead, and may be a solder ball.

인터포저(300)의 상측에는 제1 기판(100)이 배치되고, 인터포저(300)의 하측에는 제2 기판(200)이 배치된다. 여기서, 상하의 개념은 상대적인 개념을 이해할 수 있다. 제1 기판(100)과 제2 기판(200) 각각은, 판상으로 이루어지고, 복수의 절연재층과 복수의 회로층으로 구성된 다층기판일 수 있고, 회로층을 기준으로 8층 또는 10층인 다층기판일 수 있다.The first substrate 100 is disposed on the upper side of the interposer 300, and the second substrate 200 is disposed on the lower side of the interposer 300. Here, the concept of top and bottom can be understood as a relative concept. Each of the first substrate 100 and the second substrate 200 is plate-shaped and may be a multilayer substrate composed of a plurality of insulating material layers and a plurality of circuit layers, and is a multilayer substrate having 8 or 10 layers based on the circuit layer. It can be.

제1 기판(100) 및 제2 기판(200)의 절연재층은 에폭시 수지, 폴리이미드 수지, BT 수지, LCP(Liquid Crystal Polymer) 등과 같은 절연물질로 이루어진 층이다. 회로층은 구리(Cu)와 같은 금속 등의 전도성물질로 이루어지고 특정 패턴을 가지도록 설계된다. 회로층(C1, C2)은 절연재층의 단면 또는 양면에 형성되고, 서로 다른 층의 회로층은 절연재층을 관통하는 비아도체(V1, V2)를 통하여 전기적으로 연결될 수 있다.The insulating material layer of the first substrate 100 and the second substrate 200 is a layer made of an insulating material such as epoxy resin, polyimide resin, BT resin, and liquid crystal polymer (LCP). The circuit layer is made of a conductive material such as metal such as copper (Cu) and is designed to have a specific pattern. The circuit layers (C1, C2) are formed on one side or both sides of the insulating material layer, and the circuit layers of different layers may be electrically connected through via conductors (V1, V2) penetrating the insulating material layer.

제1 기판(100) 및 제2 기판(200)에 있어서, 최외층 회로층은 솔더레지스트(SR)로 커버될 수 있다. 솔더레지스트(SR)는 제1 기판(100) 및 제2 기판(200)의 최외층 회로층을 보호할 수 있다. 솔더레지스트(SR)에는 개구가 형성되고, 개구를 통해 상기 최외층 회로층 일부가 노출될 수 있다. 여기서, 솔더레지스트(SR)의 개구를 통해 노출되는 최외층 회로층 일부는 인터포저(300)와 결합하기 위한 단자(제1 단자(T1) 및 제2 단자(T2))가 될 수 있다.In the first substrate 100 and the second substrate 200, the outermost circuit layer may be covered with solder resist (SR). The solder resist (SR) may protect the outermost circuit layer of the first substrate 100 and the second substrate 200. An opening may be formed in the solder resist SR, and a portion of the outermost circuit layer may be exposed through the opening. Here, a portion of the outermost circuit layer exposed through the opening of the solder resist SR may serve as a terminal (the first terminal T1 and the second terminal T2) for coupling to the interposer 300.

제1 기판(100)의 일면에는 전자소자(이하, 제1 소자(E1))가 실장된다. 여기서, 제1 기판(100)의 일면은 제2 기판(200)을 바라보는 면이다. 제1 소자(E1)는 능동소자, 수동소자, 집적회로 중 적어도 하나일 수 있고, 제1 소자(E1)는 복수로 구현될 수 있고, 복수의 제1 소자(E1)는 능동소자, 수동소자, 집적회로 중 다양하게 선택될 수 있다. 구체적으로 제1 소자(E1)는 AP, Memory, BGA(Ball Grid Array), CSP(Chip Scale Package), LGA(Land Grid Array)와 같은 다수의 집적회로와, 커패시터(capacitor)와 같은 다수의 수동소자를 포함할 수 있다. 제1 소자(E1)는 제1 기판(100)의 표면에 솔더부재(미도시)에 의해 실장될 수 있다. 구체적으로 제1 소자(E1)는 제1 기판(100)의 회로층(C1)에 실장될 수 있다. 특히, 제1 소자(E1)는 제1 기판(100)의 일면 측 최외층 회로층 중 솔더레지스트(SR) 개구를 통해 노출되는 부분에 실장될 수 있다.An electronic device (hereinafter referred to as first device E1) is mounted on one side of the first substrate 100. Here, one side of the first substrate 100 is the side facing the second substrate 200. The first element E1 may be at least one of an active element, a passive element, and an integrated circuit. The first element E1 may be implemented in plural numbers, and the plurality of first elements E1 may be an active element or a passive element. , a variety of integrated circuits can be selected. Specifically, the first element (E1) includes a number of integrated circuits such as AP, memory, Ball Grid Array (BGA), Chip Scale Package (CSP), and Land Grid Array (LGA), and a number of passive devices such as capacitors. It may include elements. The first element E1 may be mounted on the surface of the first substrate 100 using a solder member (not shown). Specifically, the first element E1 may be mounted on the circuit layer C1 of the first substrate 100. In particular, the first element E1 may be mounted on a portion of the outermost circuit layer on one side of the first substrate 100 that is exposed through the solder resist SR opening.

인터포저(300)가 내측에 중공부(330)를 포함하는 경우, 제1 소자(E1)는 인터포저(300) 중공부(330) 내에 위치할 수 있다. 여기서 인터포저(300)는 제1 소자(E1)를 보호하는 기능을 할 수 있다. 제1 소자(E1)가 복수로 형성되는 경우, 적어도 일부의 제1 소자(E1)가 인터포저(300) 중공부(330) 내에 위치할 수 있다. When the interposer 300 includes a hollow portion 330 on the inside, the first element E1 may be located within the hollow portion 330 of the interposer 300. Here, the interposer 300 may function to protect the first element E1. When a plurality of first elements E1 are formed, at least some of the first elements E1 may be located in the hollow portion 330 of the interposer 300.

제2 기판(200)의 일면에는 전자소자(이하, 제2 소자(E2))가 실장된다. 여기서, 제2 기판(200)의 일면은 제1 기판(100)을 바라보는 면이다. 제2 소자(E2)는 능동소자, 수동소자, 집적회로 중 적어도 하나일 수 있고, 제2 소자(E2)는 복수로 구현될 수 있고, 복수의 제2 소자(E2)는 능동소자, 수동소자, 집적회로 중 다양하게 선택될 수 있다. 구체적으로 제2 소자(E2)는 AP, Memory, BGA(Ball Grid Array), CSP(Chip Scale Package), LGA(Land Grid Array)와 같은 다수의 집적회로와, 커패시터(capacitor)와 같은 다수의 수동소자를 포함할 수 있다. 제2 소자(E2)는 제2 기판(200)의 표면에 솔더부재(미도시)에 의해 실장될 수 있다. 구체적으로 제2 소자(E2)는 제2 기판(200)의 회로층(C2)에 실장될 수 있다. 특히, 제2 소자(E2)는 제2 기판(200)의 일면 측 최외층 회로층 중 솔더레지스트(SR) 개구를 통해 노출되는 부분에 실장될 수 있다.An electronic device (hereinafter referred to as a second device E2) is mounted on one side of the second substrate 200. Here, one side of the second substrate 200 is the side facing the first substrate 100. The second element (E2) may be at least one of an active element, a passive element, and an integrated circuit, and the second element (E2) may be implemented as a plurality, and the plurality of second elements (E2) may be an active element or a passive element. , a variety of integrated circuits can be selected. Specifically, the second element (E2) includes a number of integrated circuits such as AP, memory, BGA (Ball Grid Array), CSP (Chip Scale Package), and LGA (Land Grid Array), and a number of passive devices such as capacitors. It may include elements. The second element E2 may be mounted on the surface of the second substrate 200 using a solder member (not shown). Specifically, the second element E2 may be mounted on the circuit layer C2 of the second substrate 200. In particular, the second element E2 may be mounted on a portion of the outermost circuit layer on one side of the second substrate 200 that is exposed through the solder resist SR opening.

인터포저(300)가 내측에 중공부(330)를 포함하는 경우, 제2 소자(E2)는 인터포저(300) 중공부(330) 내에 위치할 수 있다. 여기서 인터포저(300)는 제2 소자(E2)를 보호하는 기능을 할 수 있다. 제2 소자(E2)가 복수로 형성되는 경우, 적어도 일부의 제2 소자(E2)가 인터포저(300) 중공부(330) 내에 위치할 수 있다. When the interposer 300 includes a hollow portion 330 on the inside, the second element E2 may be located within the hollow portion 330 of the interposer 300. Here, the interposer 300 may function to protect the second element E2. When a plurality of second elements E2 are formed, at least some of the second elements E2 may be located in the hollow portion 330 of the interposer 300.

제1 기판(100)과 제2 기판(200)의 면적은 서로 다를 수 있다. 예를 들어, 도 6 및 도 7에 도시된 바와 같이, 제2 기판(200)의 면적이 제1 기판(100)의 면적보다 클 수 있다. 이 경우, 인터포저(300)는 제1 기판(100)과 제2 기판(200)이 중첩되는 영역에 배치되며, 복수의 제2 소자(E2)의 일부는 인터포저(300)의 중공부(330) 내에 위치하고, 복수의 제2 소자(E2)의 다른 일부는 인터포저(300) 외측에 위치할 수 있다. 한편, 도 6 및 도 7과 달리, 제1 기판(100)의 면적이 제2 기판(200)의 면적보다 더 클 수 있고, 복수의 제1 소자(E1)의 일부는 인터포저(300)의 중공부(330) 내에 위치하고, 복수의 제1 소자(E1)의 다른 일부는 인터포저(300) 외측에 위치할 수 있다. 제1 기판(100)과 제2 기판(200) 중 면적이 큰 기판은 메인보드이고, 면적이 작은 기판은 서브기판일 수 있다.The areas of the first substrate 100 and the second substrate 200 may be different. For example, as shown in FIGS. 6 and 7 , the area of the second substrate 200 may be larger than the area of the first substrate 100 . In this case, the interposer 300 is disposed in an area where the first substrate 100 and the second substrate 200 overlap, and a portion of the plurality of second elements E2 is formed in the hollow portion of the interposer 300 ( 330), and another part of the plurality of second elements E2 may be located outside the interposer 300. Meanwhile, unlike FIGS. 6 and 7, the area of the first substrate 100 may be larger than the area of the second substrate 200, and a portion of the plurality of first elements E1 may be of the interposer 300. Located within the hollow portion 330, another portion of the plurality of first elements E1 may be located outside the interposer 300. Among the first substrate 100 and the second substrate 200, the substrate with a large area may be a main board, and the substrate with a small area may be a sub-board.

한편, 제1 기판(100)의 타면에는 전자소자(이하, 제3 소자(E3))가 실장될 수 있고, 제3 소자(E3)는 복수로 구현되고, 능동소자, 수동소자, 집적회로 중 다양하게 선택될 수 있다. 제3 소자(E3)는 제1 기판(100)의 타면 측 최외층 회로층에 실장될 수 있다. 제1 소자(E1)와 제3 소자(E3)는 제1 기판(100)에 형성된 회로층(C1)과 비아도체(V1)를 통해 전기적으로 연결될 수 있다.Meanwhile, an electronic device (hereinafter referred to as a third device (E3)) may be mounted on the other side of the first substrate 100, and the third device (E3) may be implemented in plurality, and may be comprised of an active device, a passive device, or an integrated circuit. There are various choices. The third element E3 may be mounted on the outermost circuit layer on the other side of the first substrate 100. The first element E1 and the third element E3 may be electrically connected through the circuit layer C1 and the via conductor V1 formed on the first substrate 100.

또한, 제2 기판(200)의 타면에는 전자소자(이하, 제4 소자(E4))가 실장될 수 있고, 제4 소자(E4)는 복수로 구현되고, 능동소자, 수동소자, 집적회로 중 다양하게 선택될 수 있다. 제4 소자(E4)는 제2 기판(200)의 타면 측 최외층 회로층에 실장될 수 있다. 제2 소자(E2)와 제4 소자(E4)는 제2 기판(200)에 형성된 회로층(C2)과 비아도체(V2)를 통해 전기적으로 연결될 수 있다.Additionally, an electronic device (hereinafter referred to as a fourth device (E4)) may be mounted on the other side of the second substrate 200, and the fourth device (E4) may be implemented as a plurality of elements, including active devices, passive devices, and integrated circuits. There are various choices. The fourth element E4 may be mounted on the outermost circuit layer on the other side of the second substrate 200. The second element E2 and the fourth element E4 may be electrically connected through the circuit layer C2 and the via conductor V2 formed on the second substrate 200.

도 9(a)를 참조하면, 도 8을 참조하여 설명한 인터포저(300)가 마련된다. Referring to FIG. 9(a), the interposer 300 described with reference to FIG. 8 is provided.

도 9(b)를 참조하면, 인터포저(300)는 제1 기판(100)과 제2 기판(200) 사이에 위치하고, 인터포저(300)의 금속핀(320)(제2 영역(322))은 제1 기판(100) 및 제2 기판(200)의 단자(제1 단자(T1) 및 제2 단자(T2))와 대응된다. 특히, 금속핀(320)과 접촉되게 형성된 패드(P1, P2)가 제1 기판(100) 및 제2 기판(200)의 단자(제1 단자(T1) 및 제2 단자(T2))와 대응된다. 인터포저(300)의 패드(P1, P2)와, 제1 기판(100) 및 제2 기판(200)의 단자(제1 단자(T1) 및 제2 단자(T2))는 도전성부재(CM)로 서로 결합될 수 있다. 즉, 인터포저(300)의 상면 패드(P1)는 제1 기판(100)의 단자(제1 단자(T1))와 서로 결합되고, 인터포저(300)의 하면 패드(P2)는 제2 기판(200)의 단자(제2 단자(T2))와 서로 결합된다. Referring to FIG. 9(b), the interposer 300 is located between the first substrate 100 and the second substrate 200, and the metal pin 320 (second area 322) of the interposer 300 corresponds to the terminals (first terminal T1 and second terminal T2) of the first substrate 100 and the second substrate 200. In particular, the pads P1 and P2 formed to contact the metal pin 320 correspond to the terminals (first terminal T1 and second terminal T2) of the first substrate 100 and the second substrate 200. . The pads (P1, P2) of the interposer 300 and the terminals (first terminal (T1) and second terminal (T2)) of the first substrate 100 and the second substrate 200 are formed by a conductive member (CM). can be combined with each other. That is, the top pad P1 of the interposer 300 is coupled to the terminal (first terminal T1) of the first substrate 100, and the bottom pad P2 of the interposer 300 is connected to the second substrate 100. It is coupled to the terminal (second terminal (T2)) of (200).

도전성부재(CM)는 리플로우 공정을 거쳐 완전히 경화될 수 있고, 패드(P1, P2)와 단자(T1, T2)는 견고하게 결합될 수 있다. 도전성부재(CM) 및 전자소자(E1 내지 E4)의 실장을 위한 솔더부재의 리플로우는 인터포저(300) 바디(310)의 소결 온도보다 낮은 온도에서 이루어질 수 있기 때문에, 리플로우 공정은 인터포저(300) 형상에 영향을 주지 않는다. 이에 따라, 패키지 구조물의 휨이 저감될 수 있다.The conductive member (CM) can be completely cured through a reflow process, and the pads (P1, P2) and the terminals (T1, T2) can be firmly coupled. Since the reflow of the solder member for mounting the conductive member (CM) and the electronic devices (E1 to E4) can be performed at a temperature lower than the sintering temperature of the body 310 of the interposer 300, the reflow process is performed using the interposer 300. (300) Does not affect shape. Accordingly, warping of the package structure can be reduced.

도 10은 본 발명의 또 다른 실시예에 따른 인터포저(300)를 나타낸 도면이고, 도 11은 도 10의 인터포저(300)를 이용하여 패키지 구조물을 구현하는 방법을 나타낸 도면이다.FIG. 10 is a diagram showing an interposer 300 according to another embodiment of the present invention, and FIG. 11 is a diagram showing a method of implementing a package structure using the interposer 300 of FIG. 10.

본 발명의 또 다른 실시예에 따른 패키지 구조물은, 인터포저(300), 제1 기판(100) 및 제2 기판(200)을 포함할 수 있다. 먼저 인터포저(300)에 대해 자세하게 설명하기로 한다. A package structure according to another embodiment of the present invention may include an interposer 300, a first substrate 100, and a second substrate 200. First, the interposer 300 will be described in detail.

인터포저(300)는, 바디(body)(310) 및 금속핀(320)을 포함할 수 있다.The interposer 300 may include a body 310 and a metal pin 320.

바디(310)는 무기재료로 형성되며, 특히 세라믹을 포함하는 재질로 이루어질 수 있다. 즉, 바디(310)는 산화 알루미늄(Al2O3), 알루미늄질화물(AlN) 등의 물질을 포함하여 제조될 수 있다.The body 310 is made of an inorganic material, and in particular, may be made of a material containing ceramic. That is, the body 310 may be manufactured including materials such as aluminum oxide (Al 2 O 3 ) and aluminum nitride (AlN).

바디(310)는 내부에 중공부(330)를 구비할 수 있고, 중공부(330)는 바디(310)의 상하면을 관통한다. 이에 따라 바디(310)는 고리 형상으로 형성될 수 있으며, 다각형의 고리, 원형의 고리 등 다양한 형상으로 구현될 수 있다. 또한, 바디(310)는 복수의 조각으로 이루어질 수 있으며, 복수의 조각이 하나의 고리 형상을 만들도록 배치될 수 있다.The body 310 may have a hollow portion 330 therein, and the hollow portion 330 penetrates the upper and lower surfaces of the body 310. Accordingly, the body 310 may be formed in a ring shape and may be implemented in various shapes such as a polygonal ring or a circular ring. Additionally, the body 310 may be made of a plurality of pieces, and the plurality of pieces may be arranged to form a ring shape.

바디(310)는 소정의 높이(두께)를 가지며, 바디(310)의 높이는 제1 기판(100)과 제2 기판(200)의 이격 거리에 따라 결정될 수 있다. 또한, 바디(310)의 상하면은 각각 평평한 면으로 이루어질 수 있다.The body 310 has a predetermined height (thickness), and the height of the body 310 may be determined according to the separation distance between the first substrate 100 and the second substrate 200. Additionally, the upper and lower surfaces of the body 310 may each be made of flat surfaces.

금속핀(320)은 금속으로 형성되는 기둥상 구조물로, 바디(310)를 관통하고, 바디(310)의 상하측으로 각각 돌출될 수 있다. 금속핀(320)은 바디(310)의 두께보다 길게 형성되어 바디(310)의 상하측으로 각각 돌출된다. 금속핀(320)의 돌출된 부분은 제1 기판(100) 및 제2 기판(200)과 전기적으로 연결되며, 금속핀(320)은 패키지 구조물의 상하 방향으로 연장되어 제1 기판(100) 및 제2 기판(200) 간에 신호 전달을 할 수 있다. The metal pin 320 is a pillar-shaped structure made of metal, penetrates the body 310, and may protrude from the upper and lower sides of the body 310, respectively. The metal pin 320 is formed to be longer than the thickness of the body 310 and protrudes from the top and bottom of the body 310, respectively. The protruding portion of the metal pin 320 is electrically connected to the first substrate 100 and the second substrate 200, and the metal pin 320 extends in the vertical direction of the package structure to connect the first substrate 100 and the second substrate 200. Signals can be transmitted between substrates 200.

금속핀(320)에 있어서, 바디(310) 내부에 위치하는 부분과 바디(310)보다 돌출된 부분이 일체로 형성된다는 점에서, 본 발명에서의 금속핀(320)은 일반적으로 절연층 내에 형성되는 비아와 구별된다. 또한, 금속핀(320)은 전체적으로 균일한 굵기를 가질 수 있다.In the metal pin 320, the part located inside the body 310 and the part protruding from the body 310 are formed integrally, and the metal pin 320 in the present invention is generally a via formed in the insulating layer. It is distinguished from Additionally, the metal pin 320 may have an overall uniform thickness.

금속핀(320)은 복수로 형성될 수 있고, 복수의 금속핀(320)은 서로 이격되어 바디(310) 내에서 서로 절연될 수 있다. 바디(310)가 중공부(330)를 가지고 고리 형상으로 형성되는 경우, 복수의 금속핀(320)은 바디(310)의 고리 형상을 따라 소정의 간격으로 배치될 수 있다. 복수의 금속핀(320) 중 일부는 제1 기판(100) 및 제2 기판(200) 간에 파워(power)를 전달할 수 있고, 또 다른 일부는 전자소자 구동을 위한 유효한 전기 신호를 전달할 수 있고, 또 다른 일부는 그라운드로 사용될 수 있다.The metal pins 320 may be formed in plurality, and the plurality of metal pins 320 may be spaced apart from each other and insulated from each other within the body 310 . When the body 310 is formed in a ring shape with a hollow portion 330, a plurality of metal pins 320 may be arranged at predetermined intervals along the ring shape of the body 310. Some of the plurality of metal pins 320 may transmit power between the first substrate 100 and the second substrate 200, and other portions may transmit effective electrical signals for driving electronic devices. Another part can be used as ground.

금속핀(320)을 이루는 금속은 구리(Cu), 알루미늄(Al), 니켈(Ni) 등 다양할 수 있으며 제한되지 않는다. 금속핀(320)은 금속 재료를 녹여 균일한 굵기로 성형하면서 소정의 길이로 절단하여 제조될 수 있다. 또한, 복수의 금속핀(320)은 금속 재료를 녹여 균일한 굵기로 성형하면서 소정의 길이로 반복 절단하여 제조될 수 있으며, 복수의 금속핀(320) 각각의 굵기가 서로 동일하고, 길이가 동일할 수 있다. 한편, 인터포저(300) 제조 시, 틀(몰드) 내에 금속핀(320)을 위치시킨 후 세라믹 재료를 틀 내에 충전하고 소결하는 방식이 이용될 수 있다.The metal that makes up the metal pin 320 may be diverse, such as copper (Cu), aluminum (Al), and nickel (Ni), but is not limited. The metal pin 320 can be manufactured by melting a metal material, forming it into a uniform thickness, and cutting it to a predetermined length. In addition, the plurality of metal pins 320 can be manufactured by melting a metal material and forming it into a uniform thickness while repeatedly cutting it to a predetermined length. Each of the plurality of metal pins 320 can have the same thickness and the same length. there is. Meanwhile, when manufacturing the interposer 300, a method of placing the metal pin 320 in a frame (mold) and then filling the frame with ceramic material and sintering may be used.

금속핀(320)은 바디(310) 내부에 위치하는 제1 영역(321)과 바디(310)보다 상하로 각각 돌출된 제2 영역(322)으로 구분될 수 있다. 단, 제1 영역(321)과 제2 영역(322)은 일체로 형성된다. 제2 영역(322)의 폭은 제1 영역(321)의 폭보다 크다. 또한, 제2 영역(322)은 바디(310)에 접촉될 수 있다. 즉, 제2 영역(322)은 바디(310)의 상하면 각각에 접촉될 수 있다. 또한, 제2 영역(322)의 표면은 내측으로 함몰된 면을 포함할 수 있다. 제2 영역(322)의 함몰된 면은 도 10(b)에 도시되어 있다. 이러한 제2 영역(322)은 도 6 내지 도 9를 참조하여 설명한 이전 실시예에 따른 인터포저(300)의 패드(P1, P2)와 유사한 역할을 할 수 있다.The metal pin 320 may be divided into a first region 321 located inside the body 310 and a second region 322 that protrudes upward and downward from the body 310, respectively. However, the first area 321 and the second area 322 are formed as one body. The width of the second area 322 is larger than the width of the first area 321. Additionally, the second area 322 may be in contact with the body 310 . That is, the second area 322 may contact each of the upper and lower surfaces of the body 310. Additionally, the surface of the second area 322 may include a surface that is recessed inward. The recessed surface of the second region 322 is shown in Figure 10(b). This second area 322 may play a role similar to the pads P1 and P2 of the interposer 300 according to the previous embodiment described with reference to FIGS. 6 to 9 .

본 실시예에서 인터포저(300)는 솔더레지스트(SR)를 더 포함할 수 있다.In this embodiment, the interposer 300 may further include solder resist (SR).

솔더레지스트(SR)는 인터포저(300) 바디(310)의 상하면에 각각 적층되어 제2 영역(322)을 커버하며, 제2 영역(322)의 적어도 일부를 노출시킨다. 솔더레지스트(SR)는 제2 영역(322)을 보호하고, 금속핀(320)이 복수로 형성되는 경우, 복수의 제2 영역(322) 간의 불필요한 쇼트를 방지할 수 있다.Solder resist SR is stacked on the upper and lower surfaces of the body 310 of the interposer 300, respectively, to cover the second area 322 and expose at least a portion of the second area 322. The solder resist SR protects the second region 322 and, when a plurality of metal pins 320 are formed, can prevent unnecessary short circuits between the plurality of second regions 322.

본 실시예에서 인터포저(300)는 도전성부재(CM)를 더 포함할 수 있다.In this embodiment, the interposer 300 may further include a conductive member (CM).

도전성부재(CM)는 금속핀(320)의 제2 영역(322) 상에 접합된다. 금속핀(320)의 제2 영역(322)이 함몰된 면을 가지는 경우, 도전성부재(CM)와 제2 영역(322)의 접합 면적이 증가할 수 있다. 도전성부재(CM)는 주석, 납 등의 금속으로 형성될 수 있고, 솔더볼일 수 있다.The conductive member (CM) is bonded to the second region 322 of the metal pin 320. When the second region 322 of the metal pin 320 has a recessed surface, the joint area between the conductive member CM and the second region 322 may increase. The conductive member (CM) may be formed of a metal such as tin or lead, and may be a solder ball.

인터포저(300)의 상측에는 제1 기판(100)이 배치되고, 인터포저(300)의 하측에는 제2 기판(200)이 배치된다. 여기서, 상하의 개념은 상대적인 개념을 이해할 수 있다. 한편, 본 실시예의 제1 기판(100)과 제2 기판(200)과 관련하여서, 도 6 내지 도 9를 참조하여 설명한 것과 동일하므로, 설명을 생략한다.The first substrate 100 is disposed on the upper side of the interposer 300, and the second substrate 200 is disposed on the lower side of the interposer 300. Here, the concept of top and bottom can be understood as a relative concept. Meanwhile, with regard to the first substrate 100 and the second substrate 200 of this embodiment, since they are the same as those described with reference to FIGS. 6 to 9, description thereof will be omitted.

도 11(a)를 참조하면, 도 10을 참조하여 설명한 인터포저(300)가 마련된다.Referring to FIG. 11(a), the interposer 300 described with reference to FIG. 10 is provided.

도 11(b)를 참조하면, 인터포저(300)는 제1 기판(100)과 제2 기판(200) 사이에 위치하고, 인터포저(300)의 금속핀(320)(제2 영역(322))은 제1 기판(100) 및 제2 기판(200)의 단자(제1 단자(T1) 및 제2 단자(T2))와 대응된다. 금속핀(320)의 제2 영역(322)과 제1 기판(100) 및 제2 기판(200)의 단자(제1 단자(T1) 및 제2 단자(T2))는 도전성부재(CM)로 서로 결합될 수 있다. 즉, 인터포저(300)의 상면에 위치한 제2 영역(322)은 제1 기판(100)의 단자(제1 단자(T1))와 서로 결합되고, 인터포저(300)의 하면에 위치한 제2 영역(322)은 제2 기판(200)의 단자(제2 단자(T2))와 서로 결합된다.Referring to FIG. 11(b), the interposer 300 is located between the first substrate 100 and the second substrate 200, and the metal pin 320 (second area 322) of the interposer 300 corresponds to the terminals (first terminal T1 and second terminal T2) of the first substrate 100 and the second substrate 200. The second region 322 of the metal pin 320 and the terminals (first terminal T1 and second terminal T2) of the first substrate 100 and the second substrate 200 are connected to each other through a conductive member (CM). can be combined That is, the second region 322 located on the upper surface of the interposer 300 is coupled to the terminal (first terminal T1) of the first substrate 100, and the second region 322 located on the lower surface of the interposer 300 The region 322 is coupled to a terminal (second terminal T2) of the second substrate 200.

도전성부재(CM)는 리플로우 공정을 거쳐 완전히 경화될 수 있고, 제2 영역(322)과 단자(T1, T2)는 견고하게 결합될 수 있다. 도전성부재(CM) 및 전자소자(E1 내지 E4)의 실장을 위한 솔더부재의 리플로우는 인터포저(300) 바디(310)의 소결 온도보다 낮은 온도에서 이루어질 수 있기 때문에, 리플로우 공정은 인터포저(300) 형상에 영향을 주지 않는다. 이에 따라, 패키지 구조물의 휨이 저감될 수 있다.The conductive member (CM) can be completely hardened through a reflow process, and the second region 322 and the terminals (T1 and T2) can be firmly coupled. Since the reflow of the solder member for mounting the conductive member (CM) and the electronic devices (E1 to E4) can be performed at a temperature lower than the sintering temperature of the body 310 of the interposer 300, the reflow process is performed using the interposer 300. (300) Does not affect shape. Accordingly, warping of the package structure can be reduced.

이상, 본 발명의 일 실시예에 대하여 설명하였으나, 해당 기술 분야에서 통상의 지식을 가진 자라면 특허청구범위에 기재된 본 발명의 사상으로부터 벗어나지 않는 범위 내에서, 구성 요소의 부가, 변경, 삭제 또는 추가 등에 의해 본 발명을 다양하게 수정 및 변경시킬 수 있을 것이며, 이 또한 본 발명의 권리범위 내에 포함된다고 할 것이다.Above, an embodiment of the present invention has been described, but those skilled in the art can add, change, delete or add components without departing from the spirit of the present invention as set forth in the patent claims. The present invention may be modified and changed in various ways, and this will also be included within the scope of rights of the present invention.

100: 제1 기판
H1: 제1 관통홀
T1: 제1 단자
E1: 제1 소자
200: 제2 기판
H2: 제2 관통홀
T2: 제2 단자
E2: 제2 소자
300: 인터포저
310: 바디
320: 금속핀
330: 중공부
LM: 저융점금속
CM: 도전성부재100: first substrate
H1: first through hole
T1: first terminal
E1: first element
200: second substrate
H2: Second through hole
T2: second terminal
E2: second element
300: Interposer
310: body
320: metal pin
330: Ministry of SMEs and Startups
LM: low melting point metal
CM: conductive member

Claims (26)

세라믹을 포함하는 재질의 바디;
상기 바디를 관통하여 상기 바디의 상하측으로 각각 돌출되는 금속핀; 및
상기 금속핀과 접촉되도록 상기 바디의 상하면에 각각 형성되며, 상기 금속핀과 구별되는 패드; 를 포함하는 인터포저.
A body made of a material containing ceramic;
Metal pins that penetrate the body and protrude from the upper and lower sides of the body, respectively; and
Pads formed on the upper and lower surfaces of the body to contact the metal pins, respectively, and distinct from the metal pins; An interposer containing .
 제1항에 있어서,
상기 바디의 내측에는 상기 바디의 상하면을 관통하는 중공부가 형성된 인터포저.
According to paragraph 1,
An interposer having a hollow portion formed inside the body, penetrating the upper and lower surfaces of the body.
 제1항에 있어서,
상기 금속핀은 복수로 형성되고,
상기 복수의 금속핀은 서로 이격되어 배치되는 인터포저.
According to paragraph 1,
The metal pins are formed in plural,
An interposer in which the plurality of metal pins are arranged to be spaced apart from each other.
 삭제delete 제1항에 있어서,
상기 패드는 상기 금속핀의 상기 바디보다 돌출된 부분의 외주면을 둘러싸는 인터포저.
According to paragraph 1,
The pad is an interposer surrounding the outer peripheral surface of a portion of the metal pin that protrudes from the body.
 제1항에 있어서,
상기 패드는 상기 금속핀의 상기 바디보다 돌출된 부분의 전체를 커버하는 인터포저.
According to paragraph 1,
The pad covers the entire portion of the metal pin that protrudes from the body.
 제6항에 있어서,
상기 패드의 표면은 외측으로 볼록한 면을 포함하는 인터포저.
According to clause 6,
An interposer wherein the surface of the pad includes an outwardly convex surface.
 제1항에 있어서,
상기 패드를 노출시키도록 상기 바디의 상하면에 각각 적층되는 솔더레지스트를 더 포함하는 인터포저.
According to paragraph 1,
An interposer further comprising solder resist stacked on the upper and lower surfaces of the body to expose the pad.
 상면 및 하면이 평평하며, 세라믹을 포함하는 재질의 바디; 및
상기 바디를 관통하여 상기 바디의 상면 및 하면으로 각각 돌출되는 금속핀; 을 포함하고,
상기 금속핀은, 상기 바디 내부에 위치하는 제1 영역 및 상기 바디의 상면 및 하면으로 각각 돌출된 제2 영역을 포함하고,
상기 제2 영역의 폭은 상기 제1 영역의 폭보다 크고,
상기 제2 영역의 표면은 내측으로 함몰된 면을 포함하되, 상기 제2 영역의 표면은 상기 바디의 상면 및 하면보다 돌출된 인터포저.
A body with flat upper and lower surfaces and made of a material containing ceramic; and
Metal pins that penetrate the body and protrude from the upper and lower surfaces of the body, respectively; Including,
The metal pin includes a first region located inside the body and a second region protruding from the upper and lower surfaces of the body, respectively,
The width of the second area is greater than the width of the first area,
An interposer wherein the surface of the second region includes a surface that is recessed inward, and the surface of the second region protrudes from the upper and lower surfaces of the body.
 제9항에 있어서,
상기 제2 영역은 상기 바디에 접촉되는 인터포저.
According to clause 9,
The second area is an interposer in contact with the body.
 삭제delete 인터포저;
상기 인터포저 상면에 결합된 제1 기판; 및
상기 인터포저 하면에 결합된 제2 기판을 포함하고,
상기 인터포저는,
세라믹을 포함하는 재질의 바디,
상기 바디를 관통하여 상기 바디의 상하측으로 각각 돌출되는 금속핀, 및
상기 금속핀과 접촉되도록 상기 바디의 상하면에 각각 형성되며, 상기 금속핀과 구별되는 패드를 포함하고,
상기 금속핀은 상기 제1 기판 및 상기 제2 기판 각각과 전기적으로 연결되는 패키지 구조물.
interposer;
a first substrate coupled to the upper surface of the interposer; and
It includes a second substrate coupled to the lower surface of the interposer,
The interposer is,
A body made of a material containing ceramic,
Metal pins that penetrate the body and protrude from the upper and lower sides of the body, respectively, and
It is formed on the upper and lower surfaces of the body to be in contact with the metal pin, and includes a pad that is distinct from the metal pin,
The metal pin is a package structure electrically connected to each of the first substrate and the second substrate.
 제12항에 있어서,
상기 제1 기판과 상기 제2 기판 중 적어도 하나에는 전자소자가 실장되고,
상기 바디의 내측에는 상기 바디의 상하면을 관통하며, 상기 전자소자를 수용하는 중공부가 형성된 패키지 구조물.
According to clause 12,
Electronic devices are mounted on at least one of the first substrate and the second substrate,
A package structure in which a hollow portion is formed inside the body, penetrates the upper and lower surfaces of the body, and accommodates the electronic device.
 제12항에 있어서,
상기 금속핀은 복수로 형성되고,
상기 복수의 금속핀은 서로 이격되어 배치되는 패키지 구조물.
According to clause 12,
The metal pins are formed in plural,
A package structure in which the plurality of metal pins are arranged to be spaced apart from each other.
 삭제delete 삭제delete 삭제delete 제12항에 있어서,
상기 제1 기판 및 상기 제2 기판에는 단자가 각각 형성되고,
상기 단자는 상기 패드와 도전성부재로 접합되는 패키지 구조물.
According to clause 12,
Terminals are formed on each of the first and second substrates,
A package structure in which the terminal is joined to the pad and a conductive member.
 제12항에 있어서,
상기 패드는 상기 금속핀의 상기 바디보다 돌출된 부분의 외주면을 둘러싸는 패키지 구조물.
According to clause 12,
The pad is a package structure surrounding the outer peripheral surface of a portion of the metal pin that protrudes from the body.
 제12항에 있어서,
상기 패드는 상기 금속핀의 상기 바디보다 돌출된 부분의 전체를 커버하는 패키지 구조물.
According to clause 12,
The pad is a package structure that covers the entire portion of the metal pin that protrudes beyond the body.
 제20항에 있어서,
상기 패드의 표면은 외측으로 볼록한 면을 포함하는 패키지 구조물.
According to clause 20,
A package structure wherein the surface of the pad includes an outwardly convex surface.
 제12항에 있어서,
상기 인터포저는, 상기 패드를 노출시키도록 상기 바디의 상하면에 각각 적층되는 솔더레지스트를 더 포함하는 패키지 구조물.
According to clause 12,
The interposer is a package structure further comprising solder resist stacked on the upper and lower surfaces of the body to expose the pad.
 인터포저;
상기 인터포저 상면에 결합된 제1 기판; 및
상기 인터포저 하면에 결합된 제2 기판;을 포함하고,
상기 인터포저는,
상면 및 하면이 평평하며, 세라믹을 포함하는 재질의 바디, 및
상기 바디를 관통하여 상기 바디의 상면 및 하면으로 각각 돌출되는 금속핀을 포함하고,
상기 금속핀은, 상기 바디 내부에 위치하는 제1 영역, 및 상기 바디의 상면 및 하면으로 각각 돌출된 제2 영역을 포함하고,
상기 제2 영역의 폭은 상기 제1 영역의 폭보다 크고,
상기 제2 영역의 표면은 내측으로 함몰된 면을 포함하되, 상기 제2 영역의 표면은 상기 바디의 상면 및 하면보다 돌출되고,
상기 금속핀은 상기 제1 기판 및 상기 제2 기판 각각과 연결되는 패키지 구조물.
interposer;
a first substrate coupled to the upper surface of the interposer; and
Includes a second substrate coupled to the lower surface of the interposer,
The interposer is,
A body with flat upper and lower surfaces and made of a material containing ceramic, and
Includes metal pins that penetrate the body and protrude from the upper and lower surfaces of the body, respectively;
The metal pin includes a first region located inside the body and a second region protruding from the upper and lower surfaces of the body, respectively,
The width of the second area is greater than the width of the first area,
The surface of the second region includes a surface that is recessed inward, and the surface of the second region protrudes from the upper and lower surfaces of the body,
The metal pin is a package structure connected to each of the first substrate and the second substrate.
 제23항에 있어서,
상기 제2 영역은 상기 바디에 접촉되는 패키지 구조물.
According to clause 23,
The second area is a package structure in contact with the body.
 삭제delete 제23항에 있어서,
상기 제1 기판 및 상기 제2 기판에는 단자가 각각 형성되고,
상기 단자는 상기 제2 영역과 도전성부재로 접합되는 패키지 구조물.
According to clause 23,
Terminals are formed on each of the first and second substrates,
A package structure in which the terminal is joined to the second region with a conductive member.
KR1020180139746A 2018-11-14 2018-11-14 Interposer and package structure having the same KR102580836B1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180139746A KR102580836B1 (en) 2018-11-14 2018-11-14 Interposer and package structure having the same
TW108116637A TW202019246A (en) 2018-11-14 2019-05-15 Interposer and package structure having the same
JP2019100770A JP7302784B2 (en) 2018-11-14 2019-05-29 Interposer and package structure including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180139746A KR102580836B1 (en) 2018-11-14 2018-11-14 Interposer and package structure having the same

Publications (2)

Publication Number Publication Date
KR20200055982A KR20200055982A (en) 2020-05-22
KR102580836B1 true KR102580836B1 (en) 2023-09-20

Family

ID=70909181

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180139746A KR102580836B1 (en) 2018-11-14 2018-11-14 Interposer and package structure having the same

Country Status (3)

Country Link
JP (1) JP7302784B2 (en)
KR (1) KR102580836B1 (en)
TW (1) TW202019246A (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112839437B (en) * 2020-12-31 2022-04-15 广州金升阳科技有限公司 Double-sided plastic package power supply product
CN115151016A (en) * 2021-03-30 2022-10-04 广州金升阳科技有限公司 Plastic packaging power supply product and plastic packaging method thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017163A (en) * 2001-06-27 2003-01-17 Gunma Denki Kk Multi-pin connector for mounting on sub-board and mounting method of parts on printed circuit board
JP2004158700A (en) * 2002-11-07 2004-06-03 Denso Corp Electronic controller and method for manufacturing the same
JP2004311574A (en) * 2003-04-03 2004-11-04 Shinko Electric Ind Co Ltd Interposer, manufacturing method thereof, and electronic device
JP2016062916A (en) * 2014-09-12 2016-04-25 イビデン株式会社 Electronic component mounting substrate and manufacturing method of electronic component mounting substrate

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6128756B2 (en) * 2012-05-30 2017-05-17 キヤノン株式会社 Semiconductor package, stacked semiconductor package, and printed circuit board
US20140168909A1 (en) * 2012-12-19 2014-06-19 Tieyu Zheng Gapped attachment structures
KR101324595B1 (en) 2013-08-07 2013-11-01 (주)드림텍 Main board for mobil terminal with excellent assembling and mobility
KR102420148B1 (en) * 2016-03-22 2022-07-13 에스케이하이닉스 주식회사 Semiconductor package

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017163A (en) * 2001-06-27 2003-01-17 Gunma Denki Kk Multi-pin connector for mounting on sub-board and mounting method of parts on printed circuit board
JP2004158700A (en) * 2002-11-07 2004-06-03 Denso Corp Electronic controller and method for manufacturing the same
JP2004311574A (en) * 2003-04-03 2004-11-04 Shinko Electric Ind Co Ltd Interposer, manufacturing method thereof, and electronic device
JP2016062916A (en) * 2014-09-12 2016-04-25 イビデン株式会社 Electronic component mounting substrate and manufacturing method of electronic component mounting substrate

Also Published As

Publication number Publication date
JP7302784B2 (en) 2023-07-04
KR20200055982A (en) 2020-05-22
JP2020088375A (en) 2020-06-04
TW202019246A (en) 2020-05-16

Similar Documents

Publication Publication Date Title
US10903170B2 (en) Substrate having embedded interconnect structure
US20060118931A1 (en) Assembly structure and method for embedded passive device
US20140124906A1 (en) Semiconductor package and method of manufacturing the same
US7754538B2 (en) Packaging substrate structure with electronic components embedded therein and method for manufacturing the same
US20150062854A1 (en) Electronic component module and method of manufacturing the same
KR100835061B1 (en) A semiconductor chip package
US10998247B2 (en) Board with embedded passive component
KR20140075357A (en) Chip embedded PCB(printed circuit board) and semiconductor package using the PCB, and manufacturing method of the PCB
KR20060069229A (en) Multi-level semiconductor module
US11069623B2 (en) Semiconductor package
KR20140123577A (en) Three dimensional passive multi-component structures
KR102134933B1 (en) Wiring substrate and wiring substrate fabrication method
US20180013251A1 (en) Method for manufacturing electrical interconnection structure
US10483194B2 (en) Interposer substrate and method of fabricating the same
KR102580836B1 (en) Interposer and package structure having the same
US8582314B2 (en) Interconnection structure, interposer, semiconductor package, and method of manufacturing interconnection structure
US20110174526A1 (en) Circuit module
KR101555403B1 (en) Wiring board
EP2849226B1 (en) Semiconductor package
CN110634826A (en) Semiconductor device with a plurality of transistors
KR20010015849A (en) Semiconductor device and manufacturing method thereof, circuit board and electronic equipment
US8455992B2 (en) Semiconductor package and method of fabricating the same
US7755909B2 (en) Slim design main board
JP5412002B1 (en) Component built-in board
US8772918B2 (en) Semiconductor die package and embedded printed circuit board

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right