KR102578438B1 - Method for improving vertical hole defects in three dimensional flash memory - Google Patents
Method for improving vertical hole defects in three dimensional flash memory Download PDFInfo
- Publication number
- KR102578438B1 KR102578438B1 KR1020200135720A KR20200135720A KR102578438B1 KR 102578438 B1 KR102578438 B1 KR 102578438B1 KR 1020200135720 A KR1020200135720 A KR 1020200135720A KR 20200135720 A KR20200135720 A KR 20200135720A KR 102578438 B1 KR102578438 B1 KR 102578438B1
- Authority
- KR
- South Korea
- Prior art keywords
- vertical hole
- spike
- sacrificial
- sacrificial layers
- wall
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
- H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
- H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
Abstract
3차원 플래시 메모리에서의 수직 홀 불량 개선 방법이 개시된다. 일 실시예에 따르면, 수직 홀 불량 개선 방법은 기판 상 수평 방향으로 연장 형성되며 순차적으로 적층되는 복수의 희생층들 및 상기 복수의 희생층들을 관통하도록 상기 기판 상 수직 방향으로 연장 형성되는 적어도 하나의 수직 홀을 포함하는 반도체 구조체에서, 상기 적어도 하나의 수직 홀의 내벽에 발생된 스파이크가 채워지도록 상기 적어도 하나의 수직 홀의 내벽에 희생막을 증착하는 단계; 및 상기 스파이크에 증착된 상기 희생막을 유지하는 가운데, 상기 적어도 하나의 수직 홀의 내벽에서 상기 스파이크를 제외한 영역에 증착된 상기 희생막을 제거하는 단계를 포함한다.A method for improving vertical hole defects in three-dimensional flash memory is disclosed. According to one embodiment, a method for improving vertical hole defects includes a plurality of sacrificial layers extending in a horizontal direction on a substrate and sequentially stacked, and at least one extending in a vertical direction on the substrate to penetrate the plurality of sacrificial layers. In a semiconductor structure including a vertical hole, depositing a sacrificial film on the inner wall of the at least one vertical hole so that spikes generated on the inner wall of the at least one vertical hole are filled; and removing the sacrificial film deposited on an area excluding the spike from the inner wall of the at least one vertical hole while maintaining the sacrificial film deposited on the spike.
Description
아래의 실시예들은 3차원 플래시 메모리의 제조 공정에서 형성되는 수직 홀의 불량을 개선하기 위한 기술이다.The following embodiments are techniques for improving defects in vertical holes formed during the manufacturing process of 3D flash memory.
플래시 메모리는 전기적으로 소거가능하며 프로그램 가능한 판독 전용 메모리(Electrically Erasable Programmable Read Only Memory; EEPROM)로서, 컴퓨터, 디지털 카메라, MP3 플레이어, 게임 시스템, 메모리 스틱(Memory stick) 등에 공통적으로 이용될 수 있다. 이러한, 플래시 메모리 소자는 F-N 터널링(Fowler-Nordheimtunneling) 또는 열전자 주입(Hot electron injection)에 의해 전기적으로 데이터의 입출력을 제어한다.Flash memory is electrically erasable and programmable read only memory (EEPROM) and can be commonly used in computers, digital cameras, MP3 players, game systems, memory sticks, etc. These flash memory devices electrically control input and output of data by Fowler-Nordheim tunneling (F-N tunneling) or hot electron injection.
최근 플래시 메모리의 성능을 향상시키고 집적도를 향상시키고자 메모리 셀 스트링이 기판으로부터 수직 방향으로 연장 형성되는 3차원 구조가 제안되었다.Recently, in order to improve the performance and integration of flash memory, a three-dimensional structure in which memory cell strings extend vertically from the substrate has been proposed.
그러나 이와 같은 3차원 플래시 메모리는, 수직 홀의 내벽에서 발생되는 스파이크의 불량을 설명하기 위해 3차원 플래시 메모리를 나타낸 도 1a 및 1b와 같이 메모리 셀 스트링이 형성될 수직 홀(110)을 생성하는 과정에서 수직 홀(110)의 내벽에 스파이크(120)가 발생되는 불량을 갖게 될 수 있다.However, in order to explain the defect of the spike generated on the inner wall of the vertical hole, such 3D flash memory, in the process of creating the vertical hole 110 where the memory cell string is to be formed, as shown in FIGS. 1A and 1B showing the 3D flash memory, The inner wall of the vertical hole 110 may have a defect in which spikes 120 are generated.
이에, 3차원 플래시 메모리에서 수직 홀(110)의 내벽에 발생되는 스파이크(120)를 완화 및 제거하기 위한 기술이 제안될 필요가 있다.Accordingly, there is a need to propose a technology for alleviating and removing the spikes 120 generated on the inner wall of the vertical hole 110 in 3D flash memory.
일 실시예들은 3차원 플래시 메모리에서 수직 홀의 내벽에 발생되는 스파이크를 완화 및 제거하기 위한 수직 홀 불량 개선 방법을 제안한다.One embodiment proposes a method for improving vertical hole defects to alleviate and remove spikes occurring on the inner wall of a vertical hole in a 3D flash memory.
일 실시예에 따르면, 3차원 플래시 메모리에서의 수직 홀 불량 개선 방법은, 기판 상 수평 방향으로 연장 형성되며 순차적으로 적층되는 복수의 희생층들 및 상기 복수의 희생층들을 관통하도록 상기 기판 상 수직 방향으로 연장 형성되는 적어도 하나의 수직 홀을 포함하는 반도체 구조체에서, 상기 적어도 하나의 수직 홀의 내벽에 발생된 스파이크가 채워지도록 상기 적어도 하나의 수직 홀의 내벽에 희생막을 증착하는 단계; 및 상기 스파이크에 증착된 상기 희생막을 유지하는 가운데, 상기 적어도 하나의 수직 홀의 내벽에서 상기 스파이크를 제외한 영역에 증착된 상기 희생막을 제거하는 단계를 포함한다.According to one embodiment, a method for improving vertical hole defects in a three-dimensional flash memory includes a plurality of sacrificial layers that extend in a horizontal direction on a substrate and are sequentially stacked, and a plurality of sacrificial layers in a vertical direction on the substrate to penetrate the plurality of sacrificial layers. In a semiconductor structure including at least one vertical hole extending from the semiconductor structure, depositing a sacrificial film on the inner wall of the at least one vertical hole so that spikes generated on the inner wall of the at least one vertical hole are filled; and removing the sacrificial film deposited on an area excluding the spike from the inner wall of the at least one vertical hole while maintaining the sacrificial film deposited on the spike.
일 측면에 따르면, 상기 희생막은, 상기 복수의 희생층들과 동일한 물질인 것을 특징으로 할 수 있다.According to one aspect, the sacrificial film may be made of the same material as the plurality of sacrificial layers.
다른 일 측면에 따르면, 상기 적어도 하나의 수직 홀의 내벽에 상기 희생막을 증착하는 단계는, 상기 적어도 하나의 수직 홀의 내벽에서 상기 스파이크가 발생된 영역을 파악하는 단계; 및 상기 스파이크가 발생된 영역을 파악한 결과 상기 스파이크가 상기 적어도 하나의 수직 홀의 내벽에서 상기 복수의 희생층들에 대응하는 영역에 발생된 경우, 상기 적어도 하나의 수직 홀의 내벽에 상기 희생막을 증착하도록 결정하는 단계를 더 포함하는 것을 특징으로 할 수 있다.According to another aspect, depositing the sacrificial film on the inner wall of the at least one vertical hole includes identifying an area where the spike is generated on the inner wall of the at least one vertical hole; and determining the area where the spike was generated, when the spike is generated in a region corresponding to the plurality of sacrificial layers on the inner wall of the at least one vertical hole, determining to deposit the sacrificial film on the inner wall of the at least one vertical hole. It may be characterized by further comprising the step of:
또 다른 일 측면에 따르면, 상기 적어도 하나의 수직 홀의 내벽에 상기 희생막을 증착하는 단계는, 상기 적어도 하나의 수직 홀의 내벽에서 상기 스파이크가 발생된 영역을 파악하는 단계; 및 상기 스파이크가 발생된 영역을 파악한 결과 상기 스파이크가 상기 적어도 하나의 수직 홀의 내벽에서 상기 복수의 희생층들에 대응하는 영역에 발생되지 않은 경우, 상기 적어도 하나의 수직 홀의 내벽에 상기 희생막을 증착하지 않도록 결정하는 단계를 더 포함하는 것을 특징으로 할 수 있다.According to another aspect, depositing the sacrificial film on the inner wall of the at least one vertical hole includes: identifying an area where the spike is generated on the inner wall of the at least one vertical hole; and when the spike is not generated in a region corresponding to the plurality of sacrificial layers on the inner wall of the at least one vertical hole as a result of identifying the region where the spike is generated, not depositing the sacrificial film on the inner wall of the at least one vertical hole. It may be characterized by further including a step of deciding not to do so.
일 실시예에 따르면, 수직 홀 불량을 개선하는 3차원 플래시 메모리의 제조 방법은, 기판 상 수평 방향으로 연장 형성되며 순차적으로 적층되는 복수의 희생층들 및 상기 복수의 희생층들을 관통하도록 상기 기판 상 수직 방향으로 연장 형성되는 적어도 하나의 수직 홀을 포함하는 반도체 구조체에서, 상기 적어도 하나의 수직 홀의 내벽에 발생된 스파이크가 채워지도록 상기 적어도 하나의 수직 홀의 내벽에 희생막을 증착하는 단계; 상기 스파이크에 증착된 상기 희생막을 유지하는 가운데, 상기 적어도 하나의 수직 홀의 내벽에서 상기 스파이크를 제외한 영역에 증착된 상기 희생막을 제거하는 단계; 상기 희생막이 제거된 상기 적어도 하나의 수직 홀의 내벽에 전하 저장층을 증착하는 단계; 상기 반도체 구조체에서 상기 복수의 희생층들을 제거하는 단계; 및 상기 복수의 희생층들이 제거된 공간에 복수의 워드 라인들을 형성하는 단계를 포함한다.According to one embodiment, a method of manufacturing a three-dimensional flash memory that improves vertical hole defects includes a plurality of sacrificial layers that extend in the horizontal direction on a substrate and are sequentially stacked, and a layer on the substrate to penetrate the plurality of sacrificial layers. In a semiconductor structure including at least one vertical hole extending in a vertical direction, depositing a sacrificial film on the inner wall of the at least one vertical hole so that spikes generated on the inner wall of the at least one vertical hole are filled; removing the sacrificial film deposited on an inner wall of the at least one vertical hole excluding the spike while maintaining the sacrificial film deposited on the spike; depositing a charge storage layer on the inner wall of the at least one vertical hole from which the sacrificial layer was removed; removing the plurality of sacrificial layers from the semiconductor structure; and forming a plurality of word lines in the space where the plurality of sacrificial layers have been removed.
일 측면에 따르면, 상기 희생막은, 상기 복수의 희생층들과 동일한 물질인 것을 특징으로 할 수 있다.According to one aspect, the sacrificial film may be made of the same material as the plurality of sacrificial layers.
다른 일 측면에 따르면, 상기 복수의 희생층들을 제거하는 단계는, 상기 스파이크에 증착된 상기 희생막을 상기 복수의 희생층들과 함께 제거하는 단계인 것을 특징으로 할 수 있다.According to another aspect, the step of removing the plurality of sacrificial layers may be a step of removing the sacrificial film deposited on the spike together with the plurality of sacrificial layers.
또 다른 일 측면에 따르면, 상기 적어도 하나의 수직 홀의 내벽에 상기 희생막을 증착하는 단계는, 상기 적어도 하나의 수직 홀의 내벽에서 상기 스파이크가 발생된 영역을 파악하는 단계; 및 상기 스파이크가 발생된 영역을 파악한 결과 상기 스파이크가 상기 적어도 하나의 수직 홀의 내벽에서 상기 복수의 희생층들에 대응하는 영역에 발생된 경우, 상기 적어도 하나의 수직 홀의 내벽에 상기 희생막을 증착하도록 결정하는 단계를 더 포함하는 것을 특징으로 할 수 있다.According to another aspect, depositing the sacrificial film on the inner wall of the at least one vertical hole includes: identifying an area where the spike is generated on the inner wall of the at least one vertical hole; and determining the area where the spike was generated, when the spike is generated in a region corresponding to the plurality of sacrificial layers on the inner wall of the at least one vertical hole, determining to deposit the sacrificial film on the inner wall of the at least one vertical hole. It may be characterized by further comprising the step of:
또 다른 일 측면에 따르면, 상기 적어도 하나의 수직 홀의 내벽에 상기 희생막을 증착하는 단계는, 상기 적어도 하나의 수직 홀의 내벽에서 상기 스파이크가 발생된 영역을 파악하는 단계; 및 상기 스파이크가 발생된 영역을 파악한 결과 상기 스파이크가 상기 적어도 하나의 수직 홀의 내벽에서 상기 복수의 희생층들에 대응하는 영역에 발생되지 않은 경우, 상기 적어도 하나의 수직 홀의 내벽에 상기 희생막을 증착하지 않도록 결정하는 단계를 더 포함하는 것을 특징으로 할 수 있다.According to another aspect, depositing the sacrificial film on the inner wall of the at least one vertical hole includes: identifying an area where the spike is generated on the inner wall of the at least one vertical hole; and when the spike is not generated in a region corresponding to the plurality of sacrificial layers on the inner wall of the at least one vertical hole as a result of identifying the region where the spike is generated, not depositing the sacrificial film on the inner wall of the at least one vertical hole. It may be characterized by further including a step of deciding not to do so.
또 다른 일 측면에 따르면, 상기 3차원 플래시 메모리의 제조 방법은, 상기 전하 저장층의 내부에 채널층을 형성하는 단계를 더 포함하는 것을 특징으로 할 수 있다.According to another aspect, the method of manufacturing the three-dimensional flash memory may further include forming a channel layer inside the charge storage layer.
일 실시예들은 3차원 플래시 메모리에서 수직 홀의 내벽에 발생되는 스파이크를 완화 및 제거하기 위한 수직 홀 불량 개선 방법을 제안할 수 있다.Embodiments may propose a method for improving vertical hole defects to alleviate and remove spikes occurring on the inner wall of a vertical hole in a 3D flash memory.
도 1a는 수직 홀의 내벽에서 발생되는 스파이크의 불량을 설명하기 위해 3차원 플래시 메모리를 나타낸 X-Y 평면도이다.
도 1b는 수직 홀의 내벽에서 발생되는 스파이크의 불량을 설명하기 위해 3차원 플래시 메모리를 나타낸 X-Z 단면도이다.
도 2는 일 실시예에 따른 수직 홀 불량 개선 방법을 나타낸 플로우 차트이다.
도 3은 도 3에 도시된 수직 홀 불량 개선 방법에 기반한 3차원 플래시 메모리의 제조 방법을 나타낸 플로우 차트이다.
도 4a 내지 4g는 도 4에 도시된 제조 방법을 설명하기 위해 3차원 플래시 메모리를 나타낸 X-Z 단면도이다.Figure 1a is an
Figure 1b is an
Figure 2 is a flow chart showing a method for improving vertical hole defects according to an embodiment.
FIG. 3 is a flow chart showing a method of manufacturing a 3D flash memory based on the vertical hole defect improvement method shown in FIG. 3.
FIGS. 4A to 4G are XZ cross-sectional views showing a three-dimensional flash memory to explain the manufacturing method shown in FIG. 4.
이하, 실시예들을 첨부된 도면을 참조하여 상세하게 설명한다. 그러나 본 발명이 실시예들에 의해 제한되거나 한정되는 것은 아니다. 또한, 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.Hereinafter, embodiments will be described in detail with reference to the attached drawings. However, the present invention is not limited or limited by the examples. Additionally, the same reference numerals in each drawing indicate the same members.
또한, 본 명세서에서 사용되는 용어(terminology)들은 본 발명의 바람직한 실시예를 적절히 표현하기 위해 사용된 용어들로서, 이는 사용자, 운용자의 의도 또는 본 발명이 속하는 분야의 관례 등에 따라 달라질 수 있다. 따라서, 본 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.In addition, the terminology used in this specification is a term used to appropriately express preferred embodiments of the present invention, and may vary depending on the intention of the user or operator or the customs of the field to which the present invention belongs. Therefore, definitions of these terms should be made based on the content throughout this specification.
이하, 3차원 플래시 메모리를 나타낸 X-Z 단면도에서는 3차원 플래시 메모리가 설명의 편의를 위해 비트 라인, 소스 라인 등의 구성요소가 생략된 채 도시 및 설명될 수 있다. 그러나 후술되는 3차원 플래시 메모리는 이에 제한되거나 한정되지 않고 기존의 3차원 플래시 메모리의 구조에 기초하여 추가적인 구성요소를 더 포함할 수 있다.Hereinafter, in the However, the 3D flash memory described later is not limited or limited thereto and may further include additional components based on the structure of the existing 3D flash memory.
도 2는 일 실시예에 따른 수직 홀 불량 개선 방법을 나타낸 플로우 차트이다. 이하, 설명되는 수직 홀 불량 개선 방법은 방법은 3차원 플래시 메모리의 제조 방법에 포함되어 수행될 수 있는 바, 그 수행 주체는 자동화 및 기계화된 제조 시스템일 수 있다. 그러나 이에 제한되거나 한정되지 않고, 수직 홀 불량 개선 방법이 3차원 플래시 메모리의 제조 공정과 분리되어 수행될 경우, 그 수행 주체는 자동화 및 기계화된 불량 개선 시스템일 수 있다.Figure 2 is a flow chart showing a method for improving vertical hole defects according to an embodiment. The method for improving vertical hole defects described below can be performed by being included in a method of manufacturing a three-dimensional flash memory, and the performer may be an automated and mechanized manufacturing system. However, without being limited or limited thereto, if the vertical hole defect improvement method is performed separately from the manufacturing process of the 3D flash memory, the performer may be an automated and mechanized defect improvement system.
단계(S210)에서 제조 시스템은, 반도체 구조체를 준비할 수 있다. 여기서, 반도체 구조체는 기판 상 수평 방향으로 연장 형성되며 순차적으로 적층되는 복수의 희생층들 및 복수의 희생층들을 관통하도록 기판 상 수직 방향으로 연장 형성되는 적어도 하나의 수직 홀을 포함할 수 있다.In step S210, the manufacturing system can prepare a semiconductor structure. Here, the semiconductor structure may include a plurality of sacrificial layers that extend in a horizontal direction on the substrate and are sequentially stacked, and at least one vertical hole that extends in a vertical direction on the substrate to penetrate the plurality of sacrificial layers.
이어서, 단계(S220)에서 제조 시스템은, 적어도 하나의 수직 홀의 내벽에서 스파이크가 발생된 영역을 파악할 수 있다.Next, in step S220, the manufacturing system may identify an area where a spike has occurred on the inner wall of at least one vertical hole.
스파이크가 발생된 영역을 파악한 결과 스파이크가 적어도 하나의 수직 홀의 내벽에서 복수의 희생층들에 대응하는 영역에 발생된 경우, 제조 시스템은, 단계(S230)에서 적어도 하나의 수직 홀의 내벽에 희생막을 증착하도록 결정할 수 있다.As a result of identifying the area where the spike was generated, if the spike was generated in the area corresponding to the plurality of sacrificial layers on the inner wall of at least one vertical hole, the manufacturing system deposits a sacrificial film on the inner wall of at least one vertical hole in step S230. You can decide to do it.
반면에, 스파이크가 발생된 영역을 파악한 결과 스파이크가 적어도 하나의 수직 홀의 내벽에서 복수의 희생층들에 대응하는 영역에 발생되지 않은 경우, 제조 시스템은, 단계(S240)에서 적어도 하나의 수직 홀의 내벽에 희생막을 증착하지 않도록 결정할 수 있다.On the other hand, if the spike is not generated in the area corresponding to the plurality of sacrificial layers on the inner wall of at least one vertical hole as a result of identifying the area where the spike was generated, the manufacturing system may determine the inner wall of at least one vertical hole in step S240. You may decide not to deposit a sacrificial film.
단계(S230)가 수행된 이후, 단계(S250)에서 제조 시스템은, 반도체 구조체에서 적어도 하나의 수직 홀의 내벽에 발생된 스파이크가 채워지도록 적어도 하나의 수직 홀의 내벽에 희생막을 증착할 수 있다.After step S230 is performed, in step S250, the manufacturing system may deposit a sacrificial film on the inner wall of at least one vertical hole in the semiconductor structure so that the spikes generated on the inner wall of the at least one vertical hole are filled.
이 때, 희생막은 복수의 희생층들과 동일한 물질인 것을 특징으로 한다. 즉, 제조 시스템은 단계(S250)에서 복수의 희생층들과 동일한 물질인 희생막을 적어도 하나의 수직 홀의 내벽에 증착하여 스파이크에 희생막이 채워지도록 할 수 있다.At this time, the sacrificial film is characterized by being made of the same material as the plurality of sacrificial layers. That is, in step S250, the manufacturing system may deposit a sacrificial film made of the same material as the plurality of sacrificial layers on the inner wall of at least one vertical hole so that the spike is filled with the sacrificial film.
그 후, 단계(S260)에서 제조 시스템은, 스파이크에 증착된 희생막을 유지하는 가운데, 적어도 하나의 수직 홀의 내벽에서 스파이크를 제외한 영역에 증착된 희생막을 제거할 수 있다.Thereafter, in step S260, the manufacturing system may remove the sacrificial film deposited on the inner wall of at least one vertical hole, excluding the spike, while maintaining the sacrificial film deposited on the spike.
이상 설명된 수직 홀 불량 개선 방법은 3차원 플래시 메모리의 제조 방법에 포함되어 수행될 수 있는 바, 수직 홀 불량 개선 방법은 아래의 도 4a 내지 4g를 통하여 도면과 함께 다시 설명된다. 또한, 수직 홀 불량 개선 방법을 포함하는 3차원 플래시 메모리의 제조 방법은 아래의 도 3을 참조하여 설명된다.The method for improving vertical hole defects described above can be performed by being included in a method for manufacturing a three-dimensional flash memory. The method for improving vertical hole defects is explained again with reference to FIGS. 4A to 4G below. Additionally, a method of manufacturing a 3D flash memory including a method of improving vertical hole defects will be described with reference to FIG. 3 below.
도 3은 도 3에 도시된 수직 홀 불량 개선 방법에 기반한 3차원 플래시 메모리의 제조 방법을 나타낸 플로우 차트이고, 도 4a 내지 4g는 도 4에 도시된 제조 방법을 설명하기 위해 3차원 플래시 메모리를 나타낸 X-Z 단면도이다. 이하, 설명되는 제조 방법은 자동화 및 기계화된 제조 시스템에 의해 수행됨을 전제로 한다.FIG. 3 is a flow chart showing a manufacturing method of a three-dimensional flash memory based on the vertical hole defect improvement method shown in FIG. 3, and FIGS. 4A to 4G show a three-dimensional flash memory to explain the manufacturing method shown in FIG. 4. This is an X-Z cross-sectional view. The manufacturing method described below assumes that it is performed by an automated and mechanized manufacturing system.
단계(S305)에서 제조 시스템은, 도 4a와 같이 반도체 구조체(410)를 준비할 수 있다. 여기서, 반도체 구조체(410)는 기판(405) 상 수평 방향으로 연장 형성되며 순차적으로 적층되는 복수의 희생층들(411) 및 복수의 희생층들(411)을 관통하도록 기판(405) 상 수직 방향으로 연장 형성되는 적어도 하나의 수직 홀(412)을 포함할 수 있다.In step S305, the manufacturing system may prepare the semiconductor structure 410 as shown in FIG. 4A. Here, the semiconductor structure 410 is formed to extend in the horizontal direction on the substrate 405 and extends in a vertical direction on the substrate 405 to penetrate the plurality of sacrificial layers 411 and the plurality of sacrificial layers 411 that are sequentially stacked. It may include at least one vertical hole 412 extending to .
이어서, 단계(S310)에서 제조 시스템은, 적어도 하나의 수직 홀(412)의 내벽에서 스파이크(413)가 발생된 영역을 파악할 수 있다.Next, in step S310, the manufacturing system may determine the area where the spike 413 is generated on the inner wall of at least one vertical hole 412.
스파이크(413)가 발생된 영역을 파악한 결과 스파이크(413)가 적어도 하나의 수직 홀(412)의 내벽에서 복수의 희생층들(411)에 대응하는 영역(412-1)에 발생된 경우, 제조 시스템은, 단계(S315)에서 적어도 하나의 수직 홀(412)의 내벽에 희생막(420)을 증착하도록 결정할 수 있다.As a result of determining the area where the spike 413 was generated, if the spike 413 was generated in the area 412-1 corresponding to the plurality of sacrificial layers 411 on the inner wall of at least one vertical hole 412, the manufacturing The system may determine to deposit the sacrificial film 420 on the inner wall of at least one vertical hole 412 in step S315.
반면에, 스파이크(413)가 발생된 영역을 파악한 결과 스파이크(413)가 적어도 하나의 수직 홀(412)의 내벽에서 복수의 희생층들(411)에 대응하는 영역(412-1)에 발생되지 않은 경우, 제조 시스템은, 단계(S320)에서 적어도 하나의 수직 홀(412)의 내벽에 희생막(420)을 증착하지 않도록 결정할 수 있다.On the other hand, as a result of determining the area where the spike 413 was generated, the spike 413 was not generated in the area 412-1 corresponding to the plurality of sacrificial layers 411 on the inner wall of at least one vertical hole 412. If not, the manufacturing system may determine not to deposit the sacrificial film 420 on the inner wall of at least one vertical hole 412 in step S320.
단계(S315)가 수행된 이후, 단계(S325)에서 제조 시스템은, 도 4b와 같이 반도체 구조체(410)에서 적어도 하나의 수직 홀(412)의 내벽에 발생된 스파이크(413)가 채워지도록 적어도 하나의 수직 홀(412)의 내벽에 희생막(420)을 증착할 수 있다.After step S315 is performed, in step S325, the manufacturing system fills at least one spike 413 generated on the inner wall of at least one vertical hole 412 in the semiconductor structure 410, as shown in FIG. 4B. A sacrificial film 420 may be deposited on the inner wall of the vertical hole 412.
이 때, 희생막(420)은 복수의 희생층들(411)과 동일한 물질인 것을 특징으로 한다. 즉, 제조 시스템은 단계(S325)에서 복수의 희생층들(411)과 동일한 물질인 희생막(420)을 적어도 하나의 수직 홀(412)의 내벽에 증착하여 스파이크(413)에 희생막(420)이 채워지도록 할 수 있다.At this time, the sacrificial film 420 is characterized by being made of the same material as the plurality of sacrificial layers 411. That is, the manufacturing system deposits the sacrificial film 420, which is the same material as the plurality of sacrificial layers 411, on the inner wall of at least one vertical hole 412 in step S325 to deposit the sacrificial film 420 on the spike 413. ) can be filled.
그 다음, 단계(S330)에서 제조 시스템은, 도 4c와 같이 스파이크(413)에 증착된 희생막(420)을 유지하는 가운데, 적어도 하나의 수직 홀(412)의 내벽에서 스파이크(413)를 제외한 영역에 증착된 희생막(420)을 제거할 수 있다.Next, in step S330, the manufacturing system maintains the sacrificial film 420 deposited on the spike 413 as shown in FIG. 4C, excluding the spike 413 from the inner wall of at least one vertical hole 412. The sacrificial film 420 deposited in the area can be removed.
그 다음, 단계(S335)에서 제조 시스템은, 도 4d와 같이 희생막(420)이 제거된 적어도 하나의 수직 홀(412)의 내벽에 전하 저장층(430)을 증착할 수 있다.Next, in step S335, the manufacturing system may deposit the charge storage layer 430 on the inner wall of at least one vertical hole 412 from which the sacrificial film 420 was removed, as shown in FIG. 4D.
그 다음, 단계(S340)에서 제조 시스템은, 도 4e와 같이 반도체 구조체(410)에서 복수의 희생층들(411)을 제거할 수 있다. 이 때, 제조 시스템은 단계(S340)에서, 스파이크(413)에 증착된 희생막(420)을 복수의 희생층들(411)과 함께 제거할 수 있다.Next, in step S340, the manufacturing system may remove the plurality of sacrificial layers 411 from the semiconductor structure 410 as shown in FIG. 4E. At this time, the manufacturing system may remove the sacrificial film 420 deposited on the spike 413 along with the plurality of sacrificial layers 411 in step S340.
그 다음, 단계(S345)에서 제조 시스템은, 도 4f와 같이 복수의 희생층들(411)이 제거된 공간(411-1)에 복수의 워드 라인들(440)을 형성할 수 있다.Next, in step S345, the manufacturing system may form a plurality of word lines 440 in the space 411-1 from which the plurality of sacrificial layers 411 were removed, as shown in FIG. 4F.
그 후, 단계(S350)에서 제조 시스템은, 도 4g와 같이 전하 저장층(4320)의 내부에 채널층(450)을 형성할 수 있다.Thereafter, in step S350, the manufacturing system may form the channel layer 450 inside the charge storage layer 4320 as shown in FIG. 4G.
이처럼 워드 라인(440)이 형성될 희생층(411)과 동일한 물질로 스파이크(413)가 채워지고, 희생층(411)의 제거 과정에서 스파이크(413) 역시 제거되기 때문에, 단계들(S305 내지 S350)을 통해 제조되는 3차원 플래시 메모리는 수직 홀에 발생된 스파이크에 의해 워드 라인(440)이 불균일하게 형성되는 문제를 해결할 수 있다.In this way, the spikes 413 are filled with the same material as the sacrificial layer 411 on which the word line 440 will be formed, and the spikes 413 are also removed during the removal process of the sacrificial layer 411, so steps S305 to S350 ) can solve the problem of word lines 440 being formed unevenly due to spikes generated in vertical holes.
이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.As described above, although the embodiments have been described with limited examples and drawings, various modifications and variations can be made by those skilled in the art from the above description. For example, the described techniques are performed in a different order than the described method, and/or components of the described system, structure, device, circuit, etc. are combined or combined in a different form than the described method, or other components are used. Alternatively, appropriate results may be achieved even if substituted or substituted by an equivalent.
그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.Therefore, other implementations, other embodiments, and equivalents of the claims also fall within the scope of the claims described below.
Claims (10)
기판 상 수평 방향으로 연장 형성되며 순차적으로 적층되는 복수의 희생층들 및 상기 복수의 희생층들을 관통하도록 상기 기판 상 수직 방향으로 연장 형성되는 적어도 하나의 수직 홀을 포함하는 반도체 구조체에서, 스파이크가 상기 적어도 하나의 수직 홀의 내벽 상 상기 복수의 희생층들에 대응하는 영역에 발생되었는지 여부를 판단하는 단계;
상기 스파이크가 상기 복수의 희생층들에 대응하는 영역에 발생된 경우, 상기 복수의 희생층들을 제거할 때 상기 스파이크에 채워진 희생막도 함께 제거하기 위해, 상기 복수의 희생층들에 대응하는 영역에 발생된 상기 스파이크가 채워지도록 상기 적어도 하나의 수직 홀의 내벽에 상기 복수의 희생층들과 동일한 물질인 상기 희생막을 증착하는 단계; 및
상기 스파이크에 증착된 상기 희생막을 유지하는 가운데, 상기 적어도 하나의 수직 홀의 내벽에서 상기 스파이크를 제외한 영역에 증착된 상기 희생막을 제거하는 단계
를 포함하는 수직 홀 불량 개선 방법.In a method for improving vertical hole defects in 3D flash memory,
In a semiconductor structure including a plurality of sacrificial layers extending in a horizontal direction on a substrate and sequentially stacked, and at least one vertical hole extending in a vertical direction on the substrate to penetrate the plurality of sacrificial layers, the spike is determining whether the sacrificial layers are generated in an area corresponding to the plurality of sacrificial layers on the inner wall of at least one vertical hole;
When the spike is generated in an area corresponding to the plurality of sacrificial layers, in order to remove the sacrificial film filled in the spike when removing the plurality of sacrificial layers, the spike is generated in the area corresponding to the plurality of sacrificial layers. depositing the sacrificial film made of the same material as the plurality of sacrificial layers on an inner wall of the at least one vertical hole to fill the generated spikes; and
Removing the sacrificial film deposited on an area excluding the spike from the inner wall of the at least one vertical hole while maintaining the sacrificial film deposited on the spike.
Method for improving vertical hole defects including.
상기 적어도 하나의 수직 홀의 내벽에 상기 희생막을 증착하는 단계는,
상기 스파이크가 상기 복수의 희생층들에 대응하는 영역에 발생되지 않은 경우, 상기 적어도 하나의 수직 홀의 내벽에 상기 희생막을 증착하지 않도록 결정하는 단계
를 더 포함하는 것을 특징으로 하는 수직 홀 불량 개선 방법.According to paragraph 1,
Depositing the sacrificial film on the inner wall of the at least one vertical hole includes:
If the spike does not occur in a region corresponding to the plurality of sacrificial layers, determining not to deposit the sacrificial layer on the inner wall of the at least one vertical hole.
A method for improving vertical hole defects, further comprising:
기판 상 수평 방향으로 연장 형성되며 순차적으로 적층되는 복수의 희생층들 및 상기 복수의 희생층들을 관통하도록 상기 기판 상 수직 방향으로 연장 형성되는 적어도 하나의 수직 홀을 포함하는 반도체 구조체에서, 스파이크가 상기 적어도 하나의 수직 홀의 내벽 상 상기 복수의 희생층들에 대응하는 영역에 발생되었는지 여부를 판단하는 단계;
상기 스파이크가 상기 복수의 희생층들에 대응하는 영역에 발생된 경우, 상기 복수의 희생층들을 제거할 때 상기 스파이크에 채워진 희생막도 함께 제거하기 위해, 상기 복수의 희생층들에 대응하는 영역에 발생된 상기 스파이크가 채워지도록 상기 적어도 하나의 수직 홀의 내벽에 상기 복수의 희생층들과 동일한 물질인 상기 희생막을 증착하는 단계;
상기 스파이크에 증착된 상기 희생막을 유지하는 가운데, 상기 적어도 하나의 수직 홀의 내벽에서 상기 스파이크를 제외한 영역에 증착된 상기 희생막을 제거하는 단계;
상기 희생막이 제거된 상기 적어도 하나의 수직 홀의 내벽에 전하 저장층을 증착하는 단계;
상기 반도체 구조체에서 상기 복수의 희생층들을 제거하는 단계; 및
상기 복수의 희생층들이 제거된 공간에 복수의 워드 라인들을 형성하는 단계
를 포함하는 3차원 플래시 메모리의 제조 방법.In a method of manufacturing a three-dimensional flash memory that improves vertical hole defects,
In a semiconductor structure including a plurality of sacrificial layers extending in a horizontal direction on a substrate and sequentially stacked, and at least one vertical hole extending in a vertical direction on the substrate to penetrate the plurality of sacrificial layers, the spike is determining whether the sacrificial layers are generated in an area corresponding to the plurality of sacrificial layers on the inner wall of at least one vertical hole;
When the spike is generated in an area corresponding to the plurality of sacrificial layers, in order to remove the sacrificial film filled in the spike when removing the plurality of sacrificial layers, the spike is generated in the area corresponding to the plurality of sacrificial layers. depositing the sacrificial film made of the same material as the plurality of sacrificial layers on an inner wall of the at least one vertical hole to fill the generated spikes;
removing the sacrificial film deposited on an inner wall of the at least one vertical hole excluding the spike while maintaining the sacrificial film deposited on the spike;
depositing a charge storage layer on the inner wall of the at least one vertical hole from which the sacrificial layer was removed;
removing the plurality of sacrificial layers from the semiconductor structure; and
Forming a plurality of word lines in the space where the plurality of sacrificial layers have been removed.
A method of manufacturing a 3D flash memory comprising.
상기 복수의 희생층들을 제거하는 단계는,
상기 스파이크에 증착된 상기 희생막을 상기 복수의 희생층들과 함께 제거하는 단계인 것을 특징으로 하는 3차원 플래시 메모리의 제조 방법.According to clause 5,
The step of removing the plurality of sacrificial layers includes,
A method of manufacturing a three-dimensional flash memory, characterized in that the step of removing the sacrificial film deposited on the spike along with the plurality of sacrificial layers.
상기 적어도 하나의 수직 홀의 내벽에 상기 희생막을 증착하는 단계는,
상기 스파이크가 상기 복수의 희생층들에 대응하는 영역에 발생되지 않은 경우, 상기 적어도 하나의 수직 홀의 내벽에 상기 희생막을 증착하지 않도록 결정하는 단계
를 더 포함하는 것을 특징으로 하는 3차원 플래시 메모리의 제조 방법.According to clause 5,
Depositing the sacrificial film on the inner wall of the at least one vertical hole includes:
If the spike does not occur in a region corresponding to the plurality of sacrificial layers, determining not to deposit the sacrificial layer on the inner wall of the at least one vertical hole.
A method of manufacturing a three-dimensional flash memory, further comprising:
상기 전하 저장층의 내부에 채널층을 형성하는 단계
를 더 포함하는 것을 특징으로 하는 3차원 플래시 메모리의 제조 방법.According to clause 5,
Forming a channel layer inside the charge storage layer
A method of manufacturing a three-dimensional flash memory, further comprising:
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020200135720A KR102578438B1 (en) | 2020-10-20 | 2020-10-20 | Method for improving vertical hole defects in three dimensional flash memory |
| PCT/KR2021/013261 WO2022085967A1 (en) | 2020-10-20 | 2021-09-28 | Three-dimensional flash memory having improved degree of integration, and operating method therefor |
| US18/249,942 US20230410919A1 (en) | 2020-10-20 | 2021-09-28 | Three-dimensional flash memory for improving integration and operation method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020200135720A KR102578438B1 (en) | 2020-10-20 | 2020-10-20 | Method for improving vertical hole defects in three dimensional flash memory |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20220051964A KR20220051964A (en) | 2022-04-27 |
| KR102578438B1 true KR102578438B1 (en) | 2023-09-14 |
Family
ID=81390873
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020200135720A KR102578438B1 (en) | 2020-10-20 | 2020-10-20 | Method for improving vertical hole defects in three dimensional flash memory |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102578438B1 (en) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010048602A (en) | 2008-08-20 | 2010-03-04 | Shirai Electronics Industrial Co Ltd | Printed board inspection device and printed board inspection method |
| JP2017021872A (en) | 2015-07-08 | 2017-01-26 | ウィンボンド エレクトロニクス コーポレーション | Semiconductor memory device |
| US9978644B1 (en) | 2016-09-07 | 2018-05-22 | Amkor Technology, Inc. | Semiconductor device and manufacturing method |
| US20200168630A1 (en) | 2018-04-30 | 2020-05-28 | Sandisk Technologies Llc | Three-dimensional nor-type memory device and method of making the same |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102368435B1 (en) * | 2017-07-28 | 2022-03-02 | 삼성전자주식회사 | Substrate inspection apparatus, method of inspecting substrate, and method of manufacturing semiconductor device using the same |
-
2020
- 2020-10-20 KR KR1020200135720A patent/KR102578438B1/en active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010048602A (en) | 2008-08-20 | 2010-03-04 | Shirai Electronics Industrial Co Ltd | Printed board inspection device and printed board inspection method |
| JP2017021872A (en) | 2015-07-08 | 2017-01-26 | ウィンボンド エレクトロニクス コーポレーション | Semiconductor memory device |
| US9978644B1 (en) | 2016-09-07 | 2018-05-22 | Amkor Technology, Inc. | Semiconductor device and manufacturing method |
| US20200168630A1 (en) | 2018-04-30 | 2020-05-28 | Sandisk Technologies Llc | Three-dimensional nor-type memory device and method of making the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20220051964A (en) | 2022-04-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI584411B (en) | Structure and method of operation for improved gate capacity for 3d nor flash memory | |
| KR101985590B1 (en) | Three dimensional flash memory for increasing integration density and manufacturing method thereof | |
| JP7449095B2 (en) | Manufacturing method of semiconductor device | |
| CN105977257A (en) | Semiconductor device and manufacturing method thereof | |
| KR20120045430A (en) | Nonvolatile memory device and manufacturing method thereof | |
| KR20130104590A (en) | Nonvolatile memory device and program method of nonvolatile memory device | |
| CN105575909B (en) | Three dimensional NAND flash memory and its manufacturing method | |
| TWI677077B (en) | Non-volatile memory device and manufacturing method thereof | |
| US20220115398A1 (en) | 3-dimensional flash memory having air gap, and method for manufacturing same | |
| KR20150080769A (en) | Semiconductor device and method of manufacturing the same | |
| KR20150035224A (en) | Semiconductor device and menufacturing method of the same | |
| CN110289265A (en) | The forming method of 3D nand memory | |
| CN110197830A (en) | 3D nand memory and forming method thereof | |
| KR102578438B1 (en) | Method for improving vertical hole defects in three dimensional flash memory | |
| CN107562367A (en) | Method and device based on software implementation storage system read-write data | |
| CN106030802A (en) | Methods of tunnel oxide layer formation in 3D nand memory structures and associated devices | |
| CN110083670B (en) | Map grid division method based on road section density | |
| JP2021086884A (en) | Semiconductor storage device | |
| CN113342266A (en) | Distributed computing method, system and storage medium based on nonvolatile memory | |
| CN104779154A (en) | Manufacturing method of 3D flash memory channel | |
| US11469245B2 (en) | Memory device and method for forming the same | |
| CN103904036A (en) | Manufacturing method of NOR flash memory | |
| US11145594B2 (en) | Semiconductor device and method of manufacturing the same | |
| CN104766866A (en) | 3D flash memory channel manufacturing method | |
| CN107946311B (en) | Method for controlling critical dimension of channel in 3D NAND flash memory structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |