KR20220051964A - Method for improving vertical hole defects in three dimensional flash memory - Google Patents

Method for improving vertical hole defects in three dimensional flash memory Download PDF

Info

Publication number
KR20220051964A
KR20220051964A KR1020200135720A KR20200135720A KR20220051964A KR 20220051964 A KR20220051964 A KR 20220051964A KR 1020200135720 A KR1020200135720 A KR 1020200135720A KR 20200135720 A KR20200135720 A KR 20200135720A KR 20220051964 A KR20220051964 A KR 20220051964A
Authority
KR
South Korea
Prior art keywords
vertical hole
wall
spike
sacrificial
generated
Prior art date
Application number
KR1020200135720A
Other languages
Korean (ko)
Other versions
KR102578438B1 (en
Inventor
송윤흡
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Priority to KR1020200135720A priority Critical patent/KR102578438B1/en
Priority to US18/249,942 priority patent/US20230410919A1/en
Priority to PCT/KR2021/013261 priority patent/WO2022085967A1/en
Publication of KR20220051964A publication Critical patent/KR20220051964A/en
Application granted granted Critical
Publication of KR102578438B1 publication Critical patent/KR102578438B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H01L27/11582—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L27/11524—
    • H01L27/11556—
    • H01L27/1157—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

Disclosed is a method for addressing vertical hole defects in a three-dimensional flash memory. According to an embodiment of the present invention, the method for addressing vertical hole defects in a three-dimensional flash memory comprises: a step of depositing a sacrifice film on an inner wall of one or more vertical holes so that spikes generated in the inner wall of the one or more vertical holes can be filled in a semiconductor structure including a plurality of sacrifice layers extended in a horizontal direction on a substrate and successively laminated, and one or more vertical holes extended in a vertical direction on the substrate to penetrate the plurality of sacrifice layers; and a step of removing the sacrifice film deposited on an area excluding the spikes from the inner wall of the one or more vertical holes while maintaining the sacrifice film deposited on the spikes. The present invention aims to provide a method for addressing vertical hole defects in a three-dimensional flash memory, which is capable of relieving and removing spikes generated in an inner wall of vertical holes.

Description

3차원 플래시 메모리에서의 수직 홀 불량 개선 방법{METHOD FOR IMPROVING VERTICAL HOLE DEFECTS IN THREE DIMENSIONAL FLASH MEMORY}Method for improving vertical hole defects in 3D flash memory

아래의 실시예들은 3차원 플래시 메모리의 제조 공정에서 형성되는 수직 홀의 불량을 개선하기 위한 기술이다.The following embodiments are techniques for improving a defect in a vertical hole formed in a manufacturing process of a 3D flash memory.

플래시 메모리는 전기적으로 소거가능하며 프로그램 가능한 판독 전용 메모리(Electrically Erasable Programmable Read Only Memory; EEPROM)로서, 컴퓨터, 디지털 카메라, MP3 플레이어, 게임 시스템, 메모리 스틱(Memory stick) 등에 공통적으로 이용될 수 있다. 이러한, 플래시 메모리 소자는 F-N 터널링(Fowler-Nordheimtunneling) 또는 열전자 주입(Hot electron injection)에 의해 전기적으로 데이터의 입출력을 제어한다.Flash memory is an electrically erasable and programmable read only memory (EEPROM), and may be commonly used in computers, digital cameras, MP3 players, game systems, memory sticks, and the like. Such a flash memory device electrically controls input/output of data by Fowler-Nordheimtunneling or hot electron injection.

최근 플래시 메모리의 성능을 향상시키고 집적도를 향상시키고자 메모리 셀 스트링이 기판으로부터 수직 방향으로 연장 형성되는 3차원 구조가 제안되었다.Recently, a three-dimensional structure in which a memory cell string extends from a substrate in a vertical direction has been proposed in order to improve the performance and the degree of integration of the flash memory.

그러나 이와 같은 3차원 플래시 메모리는, 수직 홀의 내벽에서 발생되는 스파이크의 불량을 설명하기 위해 3차원 플래시 메모리를 나타낸 도 1a 및 1b와 같이 메모리 셀 스트링이 형성될 수직 홀(110)을 생성하는 과정에서 수직 홀(110)의 내벽에 스파이크(120)가 발생되는 불량을 갖게 될 수 있다.However, in such a three-dimensional flash memory, in the process of creating the vertical hole 110 in which the memory cell string is to be formed, as shown in FIGS. There may be a defect in which the spike 120 is generated on the inner wall of the vertical hole 110 .

이에, 3차원 플래시 메모리에서 수직 홀(110)의 내벽에 발생되는 스파이크(120)를 완화 및 제거하기 위한 기술이 제안될 필요가 있다.Accordingly, it is necessary to propose a technique for alleviating and removing the spike 120 generated on the inner wall of the vertical hole 110 in the 3D flash memory.

일 실시예들은 3차원 플래시 메모리에서 수직 홀의 내벽에 발생되는 스파이크를 완화 및 제거하기 위한 수직 홀 불량 개선 방법을 제안한다.One embodiment proposes a method for improving a vertical hole defect for alleviating and removing a spike generated on an inner wall of a vertical hole in a 3D flash memory.

일 실시예에 따르면, 3차원 플래시 메모리에서의 수직 홀 불량 개선 방법은, 기판 상 수평 방향으로 연장 형성되며 순차적으로 적층되는 복수의 희생층들 및 상기 복수의 희생층들을 관통하도록 상기 기판 상 수직 방향으로 연장 형성되는 적어도 하나의 수직 홀을 포함하는 반도체 구조체에서, 상기 적어도 하나의 수직 홀의 내벽에 발생된 스파이크가 채워지도록 상기 적어도 하나의 수직 홀의 내벽에 희생막을 증착하는 단계; 및 상기 스파이크에 증착된 상기 희생막을 유지하는 가운데, 상기 적어도 하나의 수직 홀의 내벽에서 상기 스파이크를 제외한 영역에 증착된 상기 희생막을 제거하는 단계를 포함한다.According to an embodiment, a method for improving a vertical hole defect in a 3D flash memory includes a plurality of sacrificial layers extending in a horizontal direction and sequentially stacked on a substrate, and a vertical direction on the substrate to penetrate the plurality of sacrificial layers. depositing a sacrificial layer on the inner wall of the at least one vertical hole to fill the spike generated in the inner wall of the at least one vertical hole in a semiconductor structure including at least one vertical hole extending from and removing the sacrificial layer deposited on the inner wall of the at least one vertical hole except for the spike while maintaining the sacrificial layer deposited on the spike.

일 측면에 따르면, 상기 희생막은, 상기 복수의 희생층들과 동일한 물질인 것을 특징으로 할 수 있다.According to an aspect, the sacrificial layer may be made of the same material as the plurality of sacrificial layers.

다른 일 측면에 따르면, 상기 적어도 하나의 수직 홀의 내벽에 상기 희생막을 증착하는 단계는, 상기 적어도 하나의 수직 홀의 내벽에서 상기 스파이크가 발생된 영역을 파악하는 단계; 및 상기 스파이크가 발생된 영역을 파악한 결과 상기 스파이크가 상기 적어도 하나의 수직 홀의 내벽에서 상기 복수의 희생층들에 대응하는 영역에 발생된 경우, 상기 적어도 하나의 수직 홀의 내벽에 상기 희생막을 증착하도록 결정하는 단계를 더 포함하는 것을 특징으로 할 수 있다.According to another aspect, the depositing of the sacrificial layer on the inner wall of the at least one vertical hole may include: identifying a region in which the spike is generated in the inner wall of the at least one vertical hole; and when it is determined that the spike is generated in the region corresponding to the plurality of sacrificial layers on the inner wall of the at least one vertical hole, the sacrificial film is deposited on the inner wall of the at least one vertical hole. It may be characterized in that it further comprises the step of

또 다른 일 측면에 따르면, 상기 적어도 하나의 수직 홀의 내벽에 상기 희생막을 증착하는 단계는, 상기 적어도 하나의 수직 홀의 내벽에서 상기 스파이크가 발생된 영역을 파악하는 단계; 및 상기 스파이크가 발생된 영역을 파악한 결과 상기 스파이크가 상기 적어도 하나의 수직 홀의 내벽에서 상기 복수의 희생층들에 대응하는 영역에 발생되지 않은 경우, 상기 적어도 하나의 수직 홀의 내벽에 상기 희생막을 증착하지 않도록 결정하는 단계를 더 포함하는 것을 특징으로 할 수 있다.According to another aspect, the depositing of the sacrificial layer on the inner wall of the at least one vertical hole may include: identifying a region where the spike is generated in the inner wall of the at least one vertical hole; and if the spike is not generated in the region corresponding to the plurality of sacrificial layers on the inner wall of the at least one vertical hole as a result of determining the region where the spike occurs, do not deposit the sacrificial film on the inner wall of the at least one vertical hole It may be characterized in that it further comprises the step of determining not to.

일 실시예에 따르면, 수직 홀 불량을 개선하는 3차원 플래시 메모리의 제조 방법은, 기판 상 수평 방향으로 연장 형성되며 순차적으로 적층되는 복수의 희생층들 및 상기 복수의 희생층들을 관통하도록 상기 기판 상 수직 방향으로 연장 형성되는 적어도 하나의 수직 홀을 포함하는 반도체 구조체에서, 상기 적어도 하나의 수직 홀의 내벽에 발생된 스파이크가 채워지도록 상기 적어도 하나의 수직 홀의 내벽에 희생막을 증착하는 단계; 상기 스파이크에 증착된 상기 희생막을 유지하는 가운데, 상기 적어도 하나의 수직 홀의 내벽에서 상기 스파이크를 제외한 영역에 증착된 상기 희생막을 제거하는 단계; 상기 희생막이 제거된 상기 적어도 하나의 수직 홀의 내벽에 전하 저장층을 증착하는 단계; 상기 반도체 구조체에서 상기 복수의 희생층들을 제거하는 단계; 및 상기 복수의 희생층들이 제거된 공간에 복수의 워드 라인들을 형성하는 단계를 포함한다.According to an embodiment, in a method of manufacturing a 3D flash memory for improving vertical hole defects, a plurality of sacrificial layers extending in a horizontal direction and sequentially stacked on a substrate and on the substrate to penetrate the plurality of sacrificial layers are provided. depositing a sacrificial layer on an inner wall of the at least one vertical hole to fill a spike generated in the inner wall of the at least one vertical hole in a semiconductor structure including at least one vertical hole extending in a vertical direction; removing the sacrificial layer deposited on an inner wall of the at least one vertical hole except for the spike while maintaining the sacrificial layer deposited on the spike; depositing a charge storage layer on an inner wall of the at least one vertical hole from which the sacrificial layer is removed; removing the plurality of sacrificial layers from the semiconductor structure; and forming a plurality of word lines in a space from which the plurality of sacrificial layers are removed.

일 측면에 따르면, 상기 희생막은, 상기 복수의 희생층들과 동일한 물질인 것을 특징으로 할 수 있다.According to an aspect, the sacrificial layer may be made of the same material as the plurality of sacrificial layers.

다른 일 측면에 따르면, 상기 복수의 희생층들을 제거하는 단계는, 상기 스파이크에 증착된 상기 희생막을 상기 복수의 희생층들과 함께 제거하는 단계인 것을 특징으로 할 수 있다.According to another aspect, the removing of the plurality of sacrificial layers may include removing the sacrificial film deposited on the spikes together with the plurality of sacrificial layers.

또 다른 일 측면에 따르면, 상기 적어도 하나의 수직 홀의 내벽에 상기 희생막을 증착하는 단계는, 상기 적어도 하나의 수직 홀의 내벽에서 상기 스파이크가 발생된 영역을 파악하는 단계; 및 상기 스파이크가 발생된 영역을 파악한 결과 상기 스파이크가 상기 적어도 하나의 수직 홀의 내벽에서 상기 복수의 희생층들에 대응하는 영역에 발생된 경우, 상기 적어도 하나의 수직 홀의 내벽에 상기 희생막을 증착하도록 결정하는 단계를 더 포함하는 것을 특징으로 할 수 있다.According to another aspect, the depositing of the sacrificial layer on the inner wall of the at least one vertical hole may include: identifying a region where the spike is generated in the inner wall of the at least one vertical hole; and when it is determined that the spike is generated in the region corresponding to the plurality of sacrificial layers on the inner wall of the at least one vertical hole, the sacrificial film is deposited on the inner wall of the at least one vertical hole. It may be characterized in that it further comprises the step of

또 다른 일 측면에 따르면, 상기 적어도 하나의 수직 홀의 내벽에 상기 희생막을 증착하는 단계는, 상기 적어도 하나의 수직 홀의 내벽에서 상기 스파이크가 발생된 영역을 파악하는 단계; 및 상기 스파이크가 발생된 영역을 파악한 결과 상기 스파이크가 상기 적어도 하나의 수직 홀의 내벽에서 상기 복수의 희생층들에 대응하는 영역에 발생되지 않은 경우, 상기 적어도 하나의 수직 홀의 내벽에 상기 희생막을 증착하지 않도록 결정하는 단계를 더 포함하는 것을 특징으로 할 수 있다.According to another aspect, the depositing of the sacrificial layer on the inner wall of the at least one vertical hole may include: identifying a region where the spike is generated in the inner wall of the at least one vertical hole; and if the spike is not generated in the region corresponding to the plurality of sacrificial layers on the inner wall of the at least one vertical hole as a result of determining the region where the spike occurs, do not deposit the sacrificial film on the inner wall of the at least one vertical hole It may be characterized in that it further comprises a step of determining not to.

또 다른 일 측면에 따르면, 상기 3차원 플래시 메모리의 제조 방법은, 상기 전하 저장층의 내부에 채널층을 형성하는 단계를 더 포함하는 것을 특징으로 할 수 있다.According to another aspect, the method of manufacturing the 3D flash memory may further include forming a channel layer in the charge storage layer.

일 실시예들은 3차원 플래시 메모리에서 수직 홀의 내벽에 발생되는 스파이크를 완화 및 제거하기 위한 수직 홀 불량 개선 방법을 제안할 수 있다.One embodiment may propose a method for improving a vertical hole defect for alleviating and removing a spike generated on an inner wall of a vertical hole in a 3D flash memory.

도 1a는 수직 홀의 내벽에서 발생되는 스파이크의 불량을 설명하기 위해 3차원 플래시 메모리를 나타낸 X-Y 평면도이다.
도 1b는 수직 홀의 내벽에서 발생되는 스파이크의 불량을 설명하기 위해 3차원 플래시 메모리를 나타낸 X-Z 단면도이다.
도 2는 일 실시예에 따른 수직 홀 불량 개선 방법을 나타낸 플로우 차트이다.
도 3은 도 3에 도시된 수직 홀 불량 개선 방법에 기반한 3차원 플래시 메모리의 제조 방법을 나타낸 플로우 차트이다.
도 4a 내지 4g는 도 4에 도시된 제조 방법을 설명하기 위해 3차원 플래시 메모리를 나타낸 X-Z 단면도이다.1A is an XY plan view illustrating a three-dimensional flash memory in order to explain a failure of a spike generated on an inner wall of a vertical hole.
1B is an XZ cross-sectional view illustrating a three-dimensional flash memory in order to explain a failure of a spike generated on an inner wall of a vertical hole.
2 is a flowchart illustrating a method for improving a vertical hole defect according to an exemplary embodiment.
3 is a flowchart illustrating a method of manufacturing a 3D flash memory based on the method for improving vertical hole defects illustrated in FIG. 3 .
4A to 4G are XZ cross-sectional views illustrating a three-dimensional flash memory to explain the manufacturing method illustrated in FIG. 4 .

이하, 실시예들을 첨부된 도면을 참조하여 상세하게 설명한다. 그러나 본 발명이 실시예들에 의해 제한되거나 한정되는 것은 아니다. 또한, 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.Hereinafter, embodiments will be described in detail with reference to the accompanying drawings. However, the present invention is not limited or limited by the examples. Also, like reference numerals in each figure denote like members.

또한, 본 명세서에서 사용되는 용어(terminology)들은 본 발명의 바람직한 실시예를 적절히 표현하기 위해 사용된 용어들로서, 이는 사용자, 운용자의 의도 또는 본 발명이 속하는 분야의 관례 등에 따라 달라질 수 있다. 따라서, 본 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.In addition, the terms used in this specification are terms used to properly express the preferred embodiment of the present invention, which may vary depending on the intention of a user or operator or customs in the field to which the present invention belongs. Accordingly, definitions of these terms should be made based on the content throughout this specification.

이하, 3차원 플래시 메모리를 나타낸 X-Z 단면도에서는 3차원 플래시 메모리가 설명의 편의를 위해 비트 라인, 소스 라인 등의 구성요소가 생략된 채 도시 및 설명될 수 있다. 그러나 후술되는 3차원 플래시 메모리는 이에 제한되거나 한정되지 않고 기존의 3차원 플래시 메모리의 구조에 기초하여 추가적인 구성요소를 더 포함할 수 있다.Hereinafter, in the X-Z cross-sectional view illustrating the three-dimensional flash memory, the three-dimensional flash memory may be illustrated and described while omitting components such as bit lines and source lines for convenience of description. However, the 3D flash memory to be described later is not limited thereto, and may further include additional components based on the structure of the existing 3D flash memory.

도 2는 일 실시예에 따른 수직 홀 불량 개선 방법을 나타낸 플로우 차트이다. 이하, 설명되는 수직 홀 불량 개선 방법은 방법은 3차원 플래시 메모리의 제조 방법에 포함되어 수행될 수 있는 바, 그 수행 주체는 자동화 및 기계화된 제조 시스템일 수 있다. 그러나 이에 제한되거나 한정되지 않고, 수직 홀 불량 개선 방법이 3차원 플래시 메모리의 제조 공정과 분리되어 수행될 경우, 그 수행 주체는 자동화 및 기계화된 불량 개선 시스템일 수 있다.2 is a flowchart illustrating a method for improving a vertical hole defect according to an exemplary embodiment. Hereinafter, the method for improving the vertical hole defect described may be performed by being included in the manufacturing method of the 3D flash memory, and the execution subject may be an automated or mechanized manufacturing system. However, the present invention is not limited thereto, and when the method for improving the vertical hole defect is performed separately from the manufacturing process of the 3D flash memory, the performing subject may be an automated or mechanized defect improvement system.

단계(S210)에서 제조 시스템은, 반도체 구조체를 준비할 수 있다. 여기서, 반도체 구조체는 기판 상 수평 방향으로 연장 형성되며 순차적으로 적층되는 복수의 희생층들 및 복수의 희생층들을 관통하도록 기판 상 수직 방향으로 연장 형성되는 적어도 하나의 수직 홀을 포함할 수 있다.In step S210, the manufacturing system may prepare a semiconductor structure. Here, the semiconductor structure may include a plurality of sacrificial layers extending in a horizontal direction on the substrate and sequentially stacked, and at least one vertical hole extending in a vertical direction on the substrate to penetrate the plurality of sacrificial layers.

이어서, 단계(S220)에서 제조 시스템은, 적어도 하나의 수직 홀의 내벽에서 스파이크가 발생된 영역을 파악할 수 있다.Subsequently, in step S220 , the manufacturing system may identify a region in which a spike is generated in the inner wall of the at least one vertical hole.

스파이크가 발생된 영역을 파악한 결과 스파이크가 적어도 하나의 수직 홀의 내벽에서 복수의 희생층들에 대응하는 영역에 발생된 경우, 제조 시스템은, 단계(S230)에서 적어도 하나의 수직 홀의 내벽에 희생막을 증착하도록 결정할 수 있다.As a result of determining the region where the spike is generated, if the spike is generated in a region corresponding to the plurality of sacrificial layers on the inner wall of the at least one vertical hole, the manufacturing system deposits a sacrificial film on the inner wall of the at least one vertical hole in step S230 can decide to

반면에, 스파이크가 발생된 영역을 파악한 결과 스파이크가 적어도 하나의 수직 홀의 내벽에서 복수의 희생층들에 대응하는 영역에 발생되지 않은 경우, 제조 시스템은, 단계(S240)에서 적어도 하나의 수직 홀의 내벽에 희생막을 증착하지 않도록 결정할 수 있다.On the other hand, if the spike is not generated in the area corresponding to the plurality of sacrificial layers in the inner wall of the at least one vertical hole as a result of determining the area in which the spike is generated, the manufacturing system performs the step S240 on the inner wall of the at least one vertical hole. It may be decided not to deposit a sacrificial film on the .

단계(S230)가 수행된 이후, 단계(S250)에서 제조 시스템은, 반도체 구조체에서 적어도 하나의 수직 홀의 내벽에 발생된 스파이크가 채워지도록 적어도 하나의 수직 홀의 내벽에 희생막을 증착할 수 있다.After step S230 is performed, in step S250 , the manufacturing system may deposit a sacrificial film on the inner wall of the at least one vertical hole so that the spike generated on the inner wall of the at least one vertical hole in the semiconductor structure is filled.

이 때, 희생막은 복수의 희생층들과 동일한 물질인 것을 특징으로 한다. 즉, 제조 시스템은 단계(S250)에서 복수의 희생층들과 동일한 물질인 희생막을 적어도 하나의 수직 홀의 내벽에 증착하여 스파이크에 희생막이 채워지도록 할 수 있다.In this case, the sacrificial layer is characterized in that it is made of the same material as the plurality of sacrificial layers. That is, the manufacturing system may deposit a sacrificial film, which is the same material as the plurality of sacrificial layers, on the inner wall of the at least one vertical hole in step S250 to fill the spikes with the sacrificial film.

그 후, 단계(S260)에서 제조 시스템은, 스파이크에 증착된 희생막을 유지하는 가운데, 적어도 하나의 수직 홀의 내벽에서 스파이크를 제외한 영역에 증착된 희생막을 제거할 수 있다.Thereafter, in operation S260 , the manufacturing system may remove the sacrificial film deposited on the inner wall of the at least one vertical hole except for the spike while maintaining the sacrificial film deposited on the spike.

이상 설명된 수직 홀 불량 개선 방법은 3차원 플래시 메모리의 제조 방법에 포함되어 수행될 수 있는 바, 수직 홀 불량 개선 방법은 아래의 도 4a 내지 4g를 통하여 도면과 함께 다시 설명된다. 또한, 수직 홀 불량 개선 방법을 포함하는 3차원 플래시 메모리의 제조 방법은 아래의 도 3을 참조하여 설명된다.The above-described method for improving the vertical hole defect can be performed by being included in the manufacturing method of the 3D flash memory, and the method for improving the vertical hole defect will be described again with reference to FIGS. 4A to 4G below. Also, a method of manufacturing a 3D flash memory including a method for improving vertical hole defects will be described with reference to FIG. 3 below.

도 3은 도 3에 도시된 수직 홀 불량 개선 방법에 기반한 3차원 플래시 메모리의 제조 방법을 나타낸 플로우 차트이고, 도 4a 내지 4g는 도 4에 도시된 제조 방법을 설명하기 위해 3차원 플래시 메모리를 나타낸 X-Z 단면도이다. 이하, 설명되는 제조 방법은 자동화 및 기계화된 제조 시스템에 의해 수행됨을 전제로 한다.3 is a flowchart illustrating a manufacturing method of a three-dimensional flash memory based on the method for improving the vertical hole defect shown in FIG. 3, and FIGS. 4A to 4G are three-dimensional flash memory to explain the manufacturing method shown in FIG. It is an X-Z cross-section. The manufacturing method described below assumes that it is performed by an automated and mechanized manufacturing system.

단계(S305)에서 제조 시스템은, 도 4a와 같이 반도체 구조체(410)를 준비할 수 있다. 여기서, 반도체 구조체(410)는 기판(405) 상 수평 방향으로 연장 형성되며 순차적으로 적층되는 복수의 희생층들(411) 및 복수의 희생층들(411)을 관통하도록 기판(405) 상 수직 방향으로 연장 형성되는 적어도 하나의 수직 홀(412)을 포함할 수 있다.In step S305 , the manufacturing system may prepare the semiconductor structure 410 as shown in FIG. 4A . Here, the semiconductor structure 410 extends in the horizontal direction on the substrate 405 and passes through the plurality of sacrificial layers 411 and the plurality of sacrificial layers 411 sequentially stacked in the vertical direction on the substrate 405 . It may include at least one vertical hole 412 that is formed to extend.

이어서, 단계(S310)에서 제조 시스템은, 적어도 하나의 수직 홀(412)의 내벽에서 스파이크(413)가 발생된 영역을 파악할 수 있다.Subsequently, in step S310 , the manufacturing system may identify a region in which the spike 413 is generated in the inner wall of the at least one vertical hole 412 .

스파이크(413)가 발생된 영역을 파악한 결과 스파이크(413)가 적어도 하나의 수직 홀(412)의 내벽에서 복수의 희생층들(411)에 대응하는 영역(412-1)에 발생된 경우, 제조 시스템은, 단계(S315)에서 적어도 하나의 수직 홀(412)의 내벽에 희생막(420)을 증착하도록 결정할 수 있다.As a result of determining the region where the spike 413 is generated, when the spike 413 is generated in the region 412-1 corresponding to the plurality of sacrificial layers 411 in the inner wall of the at least one vertical hole 412, The system may determine to deposit the sacrificial layer 420 on the inner wall of the at least one vertical hole 412 in operation S315 .

반면에, 스파이크(413)가 발생된 영역을 파악한 결과 스파이크(413)가 적어도 하나의 수직 홀(412)의 내벽에서 복수의 희생층들(411)에 대응하는 영역(412-1)에 발생되지 않은 경우, 제조 시스템은, 단계(S320)에서 적어도 하나의 수직 홀(412)의 내벽에 희생막(420)을 증착하지 않도록 결정할 수 있다.On the other hand, as a result of determining the region in which the spike 413 is generated, the spike 413 is not generated in the region 412-1 corresponding to the plurality of sacrificial layers 411 in the inner wall of the at least one vertical hole 412 . Otherwise, the manufacturing system may determine not to deposit the sacrificial layer 420 on the inner wall of the at least one vertical hole 412 in step S320 .

단계(S315)가 수행된 이후, 단계(S325)에서 제조 시스템은, 도 4b와 같이 반도체 구조체(410)에서 적어도 하나의 수직 홀(412)의 내벽에 발생된 스파이크(413)가 채워지도록 적어도 하나의 수직 홀(412)의 내벽에 희생막(420)을 증착할 수 있다.After step S315 is performed, in step S325, the manufacturing system performs at least one so that the spike 413 generated in the inner wall of the at least one vertical hole 412 in the semiconductor structure 410 is filled as shown in FIG. 4B. A sacrificial layer 420 may be deposited on the inner wall of the vertical hole 412 in the

이 때, 희생막(420)은 복수의 희생층들(411)과 동일한 물질인 것을 특징으로 한다. 즉, 제조 시스템은 단계(S325)에서 복수의 희생층들(411)과 동일한 물질인 희생막(420)을 적어도 하나의 수직 홀(412)의 내벽에 증착하여 스파이크(413)에 희생막(420)이 채워지도록 할 수 있다.In this case, the sacrificial layer 420 is characterized in that it is made of the same material as the plurality of sacrificial layers 411 . That is, the manufacturing system deposits the sacrificial film 420 , which is the same material as the plurality of sacrificial layers 411 , on the inner wall of the at least one vertical hole 412 in step S325 to form the sacrificial film 420 on the spike 413 . ) can be filled.

그 다음, 단계(S330)에서 제조 시스템은, 도 4c와 같이 스파이크(413)에 증착된 희생막(420)을 유지하는 가운데, 적어도 하나의 수직 홀(412)의 내벽에서 스파이크(413)를 제외한 영역에 증착된 희생막(420)을 제거할 수 있다.Next, in step S330 , the manufacturing system maintains the sacrificial film 420 deposited on the spike 413 as shown in FIG. 4c , except for the spike 413 on the inner wall of the at least one vertical hole 412 . The sacrificial layer 420 deposited in the region may be removed.

그 다음, 단계(S335)에서 제조 시스템은, 도 4d와 같이 희생막(420)이 제거된 적어도 하나의 수직 홀(412)의 내벽에 전하 저장층(430)을 증착할 수 있다.Next, in step S335 , the manufacturing system may deposit the charge storage layer 430 on the inner wall of the at least one vertical hole 412 from which the sacrificial layer 420 is removed, as shown in FIG. 4D .

그 다음, 단계(S340)에서 제조 시스템은, 도 4e와 같이 반도체 구조체(410)에서 복수의 희생층들(411)을 제거할 수 있다. 이 때, 제조 시스템은 단계(S340)에서, 스파이크(413)에 증착된 희생막(420)을 복수의 희생층들(411)과 함께 제거할 수 있다.Next, in operation S340 , the manufacturing system may remove the plurality of sacrificial layers 411 from the semiconductor structure 410 as shown in FIG. 4E . In this case, the manufacturing system may remove the sacrificial layer 420 deposited on the spike 413 together with the plurality of sacrificial layers 411 in operation S340 .

그 다음, 단계(S345)에서 제조 시스템은, 도 4f와 같이 복수의 희생층들(411)이 제거된 공간(411-1)에 복수의 워드 라인들(440)을 형성할 수 있다.Next, in operation S345 , the manufacturing system may form a plurality of word lines 440 in the space 411-1 from which the plurality of sacrificial layers 411 are removed as shown in FIG. 4F .

그 후, 단계(S350)에서 제조 시스템은, 도 4g와 같이 전하 저장층(4320)의 내부에 채널층(450)을 형성할 수 있다.Thereafter, in step S350 , the manufacturing system may form the channel layer 450 in the charge storage layer 4320 as shown in FIG. 4G .

이처럼 워드 라인(440)이 형성될 희생층(411)과 동일한 물질로 스파이크(413)가 채워지고, 희생층(411)의 제거 과정에서 스파이크(413) 역시 제거되기 때문에, 단계들(S305 내지 S350)을 통해 제조되는 3차원 플래시 메모리는 수직 홀에 발생된 스파이크에 의해 워드 라인(440)이 불균일하게 형성되는 문제를 해결할 수 있다.Since the spike 413 is filled with the same material as the sacrificial layer 411 on which the word line 440 is to be formed, and the spike 413 is also removed in the process of removing the sacrificial layer 411 , steps S305 to S350 . ), the 3D flash memory can solve the problem that the word line 440 is non-uniformly formed by the spikes generated in the vertical hole.

이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.As described above, although the embodiments have been described with reference to the limited embodiments and drawings, various modifications and variations are possible from the above description by those skilled in the art. For example, the described techniques are performed in an order different from the described method, and/or the described components of the system, structure, apparatus, circuit, etc. are combined or combined in a different form than the described method, or other components Or substituted or substituted by equivalents may achieve an appropriate result.

그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.Therefore, other implementations, other embodiments, and equivalents to the claims are also within the scope of the following claims.

Claims (10)

3차원 플래시 메모리에서의 수직 홀 불량 개선 방법에 있어서,
기판 상 수평 방향으로 연장 형성되며 순차적으로 적층되는 복수의 희생층들 및 상기 복수의 희생층들을 관통하도록 상기 기판 상 수직 방향으로 연장 형성되는 적어도 하나의 수직 홀을 포함하는 반도체 구조체에서, 상기 적어도 하나의 수직 홀의 내벽에 발생된 스파이크가 채워지도록 상기 적어도 하나의 수직 홀의 내벽에 희생막을 증착하는 단계; 및
상기 스파이크에 증착된 상기 희생막을 유지하는 가운데, 상기 적어도 하나의 수직 홀의 내벽에서 상기 스파이크를 제외한 영역에 증착된 상기 희생막을 제거하는 단계
를 포함하는 수직 홀 불량 개선 방법.A method for improving vertical hole defects in a three-dimensional flash memory, the method comprising:
In a semiconductor structure comprising: a plurality of sacrificial layers extending in a horizontal direction on a substrate and sequentially stacked; and at least one vertical hole extending in a vertical direction on the substrate to penetrate the plurality of sacrificial layers, the at least one depositing a sacrificial film on the inner wall of the at least one vertical hole to fill the spike generated on the inner wall of the vertical hole; and
removing the sacrificial layer deposited on an inner wall of the at least one vertical hole except for the spike while maintaining the sacrificial layer deposited on the spike;
A method of improving vertical hole defects including a. 제1항에 있어서,
상기 희생막은,
상기 복수의 희생층들과 동일한 물질인 것을 특징으로 하는 수직 홀 불량 개선 방법.According to claim 1,
The sacrificial film,
The method for improving the vertical hole defect, characterized in that the same material as the plurality of sacrificial layers. 제1항에 있어서,
상기 적어도 하나의 수직 홀의 내벽에 상기 희생막을 증착하는 단계는,
상기 적어도 하나의 수직 홀의 내벽에서 상기 스파이크가 발생된 영역을 파악하는 단계; 및
상기 스파이크가 발생된 영역을 파악한 결과 상기 스파이크가 상기 적어도 하나의 수직 홀의 내벽에서 상기 복수의 희생층들에 대응하는 영역에 발생된 경우, 상기 적어도 하나의 수직 홀의 내벽에 상기 희생막을 증착하도록 결정하는 단계
를 더 포함하는 것을 특징으로 하는 수직 홀 불량 개선 방법.According to claim 1,
The step of depositing the sacrificial film on the inner wall of the at least one vertical hole comprises:
identifying an area in which the spike is generated in the inner wall of the at least one vertical hole; and
As a result of determining the region in which the spike is generated, when the spike is generated in a region corresponding to the plurality of sacrificial layers on the inner wall of the at least one vertical hole, it is determined to deposit the sacrificial film on the inner wall of the at least one vertical hole step
Vertical hole defect improvement method, characterized in that it further comprises. 제1항에 있어서,
상기 적어도 하나의 수직 홀의 내벽에 상기 희생막을 증착하는 단계는,
상기 적어도 하나의 수직 홀의 내벽에서 상기 스파이크가 발생된 영역을 파악하는 단계; 및
상기 스파이크가 발생된 영역을 파악한 결과 상기 스파이크가 상기 적어도 하나의 수직 홀의 내벽에서 상기 복수의 희생층들에 대응하는 영역에 발생되지 않은 경우, 상기 적어도 하나의 수직 홀의 내벽에 상기 희생막을 증착하지 않도록 결정하는 단계
를 더 포함하는 것을 특징으로 하는 수직 홀 불량 개선 방법.According to claim 1,
The step of depositing the sacrificial film on the inner wall of the at least one vertical hole comprises:
identifying an area in which the spike is generated in the inner wall of the at least one vertical hole; and
If the spike is not generated in the region corresponding to the plurality of sacrificial layers on the inner wall of the at least one vertical hole as a result of determining the region where the spike occurs, do not deposit the sacrificial film on the inner wall of the at least one vertical hole step to decide
Vertical hole defect improvement method, characterized in that it further comprises. 수직 홀 불량을 개선하는 3차원 플래시 메모리의 제조 방법에 있어서,
기판 상 수평 방향으로 연장 형성되며 순차적으로 적층되는 복수의 희생층들 및 상기 복수의 희생층들을 관통하도록 상기 기판 상 수직 방향으로 연장 형성되는 적어도 하나의 수직 홀을 포함하는 반도체 구조체에서, 상기 적어도 하나의 수직 홀의 내벽에 발생된 스파이크가 채워지도록 상기 적어도 하나의 수직 홀의 내벽에 희생막을 증착하는 단계;
상기 스파이크에 증착된 상기 희생막을 유지하는 가운데, 상기 적어도 하나의 수직 홀의 내벽에서 상기 스파이크를 제외한 영역에 증착된 상기 희생막을 제거하는 단계;
상기 희생막이 제거된 상기 적어도 하나의 수직 홀의 내벽에 전하 저장층을 증착하는 단계;
상기 반도체 구조체에서 상기 복수의 희생층들을 제거하는 단계; 및
상기 복수의 희생층들이 제거된 공간에 복수의 워드 라인들을 형성하는 단계
를 포함하는 3차원 플래시 메모리의 제조 방법.A method of manufacturing a three-dimensional flash memory for improving vertical hole defects, the method comprising:
In a semiconductor structure comprising: a plurality of sacrificial layers extending in a horizontal direction on a substrate and sequentially stacked; and at least one vertical hole extending in a vertical direction on the substrate to penetrate the plurality of sacrificial layers, the at least one depositing a sacrificial film on the inner wall of the at least one vertical hole to fill the spike generated on the inner wall of the vertical hole;
removing the sacrificial layer deposited on an inner wall of the at least one vertical hole except for the spike while maintaining the sacrificial layer deposited on the spike;
depositing a charge storage layer on an inner wall of the at least one vertical hole from which the sacrificial layer is removed;
removing the plurality of sacrificial layers from the semiconductor structure; and
forming a plurality of word lines in a space from which the plurality of sacrificial layers are removed;
A method of manufacturing a three-dimensional flash memory comprising a. 제5항에 있어서,
상기 희생막은,
상기 복수의 희생층들과 동일한 물질인 것을 특징으로 하는 3차원 플래시 메모리의 제조 방법.6. The method of claim 5,
The sacrificial film,
The method of manufacturing a three-dimensional flash memory, characterized in that the same material as the plurality of sacrificial layers. 제5항에 있어서,
상기 복수의 희생층들을 제거하는 단계는,
상기 스파이크에 증착된 상기 희생막을 상기 복수의 희생층들과 함께 제거하는 단계인 것을 특징으로 하는 3차원 플래시 메모리의 제조 방법.6. The method of claim 5,
The step of removing the plurality of sacrificial layers comprises:
and removing the sacrificial film deposited on the spikes together with the plurality of sacrificial layers. 제5항에 있어서,
상기 적어도 하나의 수직 홀의 내벽에 상기 희생막을 증착하는 단계는,
상기 적어도 하나의 수직 홀의 내벽에서 상기 스파이크가 발생된 영역을 파악하는 단계; 및
상기 스파이크가 발생된 영역을 파악한 결과 상기 스파이크가 상기 적어도 하나의 수직 홀의 내벽에서 상기 복수의 희생층들에 대응하는 영역에 발생된 경우, 상기 적어도 하나의 수직 홀의 내벽에 상기 희생막을 증착하도록 결정하는 단계
를 더 포함하는 것을 특징으로 하는 3차원 플래시 메모리의 제조 방법.6. The method of claim 5,
The step of depositing the sacrificial film on the inner wall of the at least one vertical hole comprises:
identifying an area in which the spike is generated in the inner wall of the at least one vertical hole; and
As a result of determining the region in which the spike is generated, when the spike is generated in a region corresponding to the plurality of sacrificial layers on the inner wall of the at least one vertical hole, it is determined to deposit the sacrificial film on the inner wall of the at least one vertical hole step
Method of manufacturing a three-dimensional flash memory further comprising a. 제5항에 있어서,
상기 적어도 하나의 수직 홀의 내벽에 상기 희생막을 증착하는 단계는,
상기 적어도 하나의 수직 홀의 내벽에서 상기 스파이크가 발생된 영역을 파악하는 단계; 및
상기 스파이크가 발생된 영역을 파악한 결과 상기 스파이크가 상기 적어도 하나의 수직 홀의 내벽에서 상기 복수의 희생층들에 대응하는 영역에 발생되지 않은 경우, 상기 적어도 하나의 수직 홀의 내벽에 상기 희생막을 증착하지 않도록 결정하는 단계
를 더 포함하는 것을 특징으로 하는 수직 홀 불량 개선 방법.6. The method of claim 5,
The step of depositing the sacrificial film on the inner wall of the at least one vertical hole comprises:
identifying an area in which the spike is generated in the inner wall of the at least one vertical hole; and
If the spike is not generated in the region corresponding to the plurality of sacrificial layers on the inner wall of the at least one vertical hole as a result of determining the region where the spike occurs, do not deposit the sacrificial film on the inner wall of the at least one vertical hole step to decide
Vertical hole defect improvement method, characterized in that it further comprises. 제5항에 있어서,
상기 전하 저장층의 내부에 채널층을 형성하는 단계
를 더 포함하는 것을 특징으로 하는 3차원 플래시 메모리의 제조 방법.6. The method of claim 5,
forming a channel layer inside the charge storage layer
Method of manufacturing a three-dimensional flash memory further comprising a.
KR1020200135720A 2020-10-20 2020-10-20 Method for improving vertical hole defects in three dimensional flash memory KR102578438B1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200135720A KR102578438B1 (en) 2020-10-20 2020-10-20 Method for improving vertical hole defects in three dimensional flash memory
US18/249,942 US20230410919A1 (en) 2020-10-20 2021-09-28 Three-dimensional flash memory for improving integration and operation method thereof
PCT/KR2021/013261 WO2022085967A1 (en) 2020-10-20 2021-09-28 Three-dimensional flash memory having improved degree of integration, and operating method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200135720A KR102578438B1 (en) 2020-10-20 2020-10-20 Method for improving vertical hole defects in three dimensional flash memory

Publications (2)

Publication Number Publication Date
KR20220051964A true KR20220051964A (en) 2022-04-27
KR102578438B1 KR102578438B1 (en) 2023-09-14

Family

ID=81390873

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200135720A KR102578438B1 (en) 2020-10-20 2020-10-20 Method for improving vertical hole defects in three dimensional flash memory

Country Status (1)

Country Link
KR (1) KR102578438B1 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010048602A (en) * 2008-08-20 2010-03-04 Shirai Electronics Industrial Co Ltd Printed board inspection device and printed board inspection method
JP2017021872A (en) * 2015-07-08 2017-01-26 ウィンボンド エレクトロニクス コーポレーション Semiconductor memory device
US9978644B1 (en) * 2016-09-07 2018-05-22 Amkor Technology, Inc. Semiconductor device and manufacturing method
KR20190014224A (en) * 2017-07-28 2019-02-12 삼성전자주식회사 Substrate inspection apparatus, method of inspecting substrate, and method of manufacturing semiconductor device using the same
US20200168630A1 (en) * 2018-04-30 2020-05-28 Sandisk Technologies Llc Three-dimensional nor-type memory device and method of making the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010048602A (en) * 2008-08-20 2010-03-04 Shirai Electronics Industrial Co Ltd Printed board inspection device and printed board inspection method
JP2017021872A (en) * 2015-07-08 2017-01-26 ウィンボンド エレクトロニクス コーポレーション Semiconductor memory device
US9978644B1 (en) * 2016-09-07 2018-05-22 Amkor Technology, Inc. Semiconductor device and manufacturing method
KR20190014224A (en) * 2017-07-28 2019-02-12 삼성전자주식회사 Substrate inspection apparatus, method of inspecting substrate, and method of manufacturing semiconductor device using the same
US20200168630A1 (en) * 2018-04-30 2020-05-28 Sandisk Technologies Llc Three-dimensional nor-type memory device and method of making the same

Also Published As

Publication number Publication date
KR102578438B1 (en) 2023-09-14

Similar Documents

Publication Publication Date Title
KR101895772B1 (en) Stacked thin channels for boost and leakage improvement
KR101985590B1 (en) Three dimensional flash memory for increasing integration density and manufacturing method thereof
JP7449095B2 (en) Manufacturing method of semiconductor device
CN105977257A (en) Semiconductor device and manufacturing method thereof
US9583382B2 (en) Interconnection structure including air gap, semiconductor device including air gap, and method of manufacturing the same
KR20170136364A (en) Method of manufacturing semiconductor device
US9780114B2 (en) Semiconductor device with high integration
US20220115398A1 (en) 3-dimensional flash memory having air gap, and method for manufacturing same
CN104766864A (en) Semiconductor device and method for manufacturing the same
TWI677077B (en) Non-volatile memory device and manufacturing method thereof
US7512924B2 (en) Semiconductor device structure and methods of manufacturing the same
KR20150110965A (en) Semiconductor memory device and method of manufacturing the same
JP2021086884A (en) Semiconductor storage device
KR20220051964A (en) Method for improving vertical hole defects in three dimensional flash memory
CN114023756A (en) Semiconductor structure, preparation method thereof, three-dimensional memory and storage system
US20220020686A1 (en) Semiconductor device and method of manufacturing the same
CN112038346B (en) Three-dimensional memory and manufacturing method thereof
US9870835B2 (en) Memory repairing method and memory device applying the same
CN109148460A (en) Semiconductor device and its manufacturing method
US20100140678A1 (en) Flash memory device and manufacruting method the same
CN104766866A (en) 3D flash memory channel manufacturing method
KR102204386B1 (en) Crosspoint with air gap and manufacturing method thereof
CN110808251A (en) Channel preparation method of three-dimensional memory
KR102161740B1 (en) Three dimensional flash memory manufacturing method for forming wordline efficiently
KR102617313B1 (en) Manufacturing method of 3d flash memory based on ferroelectric

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant