KR102575501B1 - 반도체 패키징용 칩 정렬 장치 및 그 방법 - Google Patents

반도체 패키징용 칩 정렬 장치 및 그 방법 Download PDF

Info

Publication number
KR102575501B1
KR102575501B1 KR1020220112390A KR20220112390A KR102575501B1 KR 102575501 B1 KR102575501 B1 KR 102575501B1 KR 1020220112390 A KR1020220112390 A KR 1020220112390A KR 20220112390 A KR20220112390 A KR 20220112390A KR 102575501 B1 KR102575501 B1 KR 102575501B1
Authority
KR
South Korea
Prior art keywords
semiconductor chips
radiation
semiconductor chip
semiconductor
alignment
Prior art date
Application number
KR1020220112390A
Other languages
English (en)
Inventor
강창구
박정민
김수진
Original Assignee
한국원자력연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국원자력연구원 filed Critical 한국원자력연구원
Priority to KR1020220112390A priority Critical patent/KR102575501B1/ko
Priority to US18/241,237 priority patent/US20240079258A1/en
Priority to JP2023142942A priority patent/JP2024036307A/ja
Application granted granted Critical
Publication of KR102575501B1 publication Critical patent/KR102575501B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75753—Means for optical alignment, e.g. sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8012—Aligning
    • H01L2224/80121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/8013—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

본 문서에 개시되는 실시예에 따르면, 반도체 칩 패키징용 정렬 장치는, 복수의 반도체 칩에 방사선을 조사하는 방사선원; 지면을 기준으로 상하로 배치되는 복수의 반도체 칩; 상기 복수의 반도체 칩을 투과한 상기 방사선을 검출하는 방사선 센서; 및 상기 방사선 센서에 의해 획득된 검출 정보에 기초하여 상기 복수의 반도체 칩을 정렬하여 접합시키는 정렬부를 포함할 수 있다.

Description

반도체 패키징용 칩 정렬 장치 및 그 방법{SEMICONDUCTOR CHIP ALIGNMENT APPARATUS AND METHOD FOR PACKAGING}
본 문서에 개시된 실시예들은 반도체 칩 패키징용 정렬 장치 및 그 방법에 관한 것이다.
인공지능 기술의 발달로 인공지능 모듈의 개발 연구가 지속되고 있으며, 그에 따라 공정 미세화를 통한 단일 칩의 소형화에 대한 연구와 더불어, 여러 기능의 칩들을 패키징 하여 다기능 칩을 구현할 수 있는 기술이 인공지능 모듈 분야에서 주목을 받고 있다.
이를 위해, 실리콘 인터포저, TSV 등을 활용한 2.5D/3D 집적 기술들이 개발되었으나, 현재까지는 반도체 칩끼리 접합할 때(Chip to Chip Bonding) 광학적 방법으로 접합 위치를 확인하고 접합 위치를 기억하여 기계적으로 접합하는 방식을 사용하고 있다.
일반적으로 반도체 공정에서 증착 또는 패키징을 위해 반도체 칩 간의 정렬을 수행할 때 선제적으로 광학적 방법에 의존하여 정렬한 후, 기계의 정밀성에 접합 정확도를 의존하였다. 즉, 반도체 칩끼리 접합하기 전에 미리 카메라 등을 통해 광학적으로 위치를 확인하여 반도체 칩을 정렬하고, 일단 정렬을 마친 후에는 접합 과정에서 별도의 추가적인 정렬을 수행하지 않았다. 따라서, 기계적 이동에 의한 오차로 정렬의 오차가 발생하고, 이로 인해 수율이 낮아진다는 문제가 있었다. 특히 nm 단위의 공정에서는 미세한 오차만으로도 불량이 발생할 수 있어, 정렬의 정확성을 높일 수 있는 방법이 필요하였다.
본 문서에 개시되는 실시예에 따르면, 반도체 칩 패키징용 정렬 장치는, 복수의 반도체 칩에 방사선을 조사하는 방사선원; 지면을 기준으로 상하로 배치되는 복수의 반도체 칩; 상기 복수의 반도체 칩을 투과한 상기 방사선을 검출하는 방사선 센서; 및 상기 방사선 센서에 의해 획득된 검출 정보에 기초하여 상기 복수의 반도체 칩을 정렬하여 접합시키는 정렬부를 포함할 수 있다.
본 문서에 개시되는 실시예에 따르면, 반도체 칩 패키징용 정렬 방법은, 복수의 반도체 칩에 방사선을 조사하는 단계; 방사선 센서가 복수의 반도체 칩을 투과한 상기 방사선을 검출하는 단계; 및 상기 방사선 센서의 의해 획득된 검출 정보에 기초하여 상기 복수의 반도체 칩을 정렬하여 접합시키는 단계를 포함할 수 있다.
본 문서에 개시되는 실시예들에 따른 반도체 칩 패키징용 정렬 장치는, 복수의 반도체 칩의 접합 과정에서 방사선원을 검출하여 지속적으로 반도체 칩의 미세 정렬을 수행함으로써 접합이 정확도를 높이고, 그에 따라 반도체의 생산 수율을 높일 수 있다.
본 문서에 개시되는 실시예들에 따른 반도체 칩 패키징용 정렬 장치는, 기존의 광학적 정렬 방식에 기초한 접합보다 정렬의 정밀도 향상을 통해 패키징 수율을 높임으로써 생산원가를 절감하여 가격경쟁력을 제고할 수 있다.
본 문서에 개시되는 실시예들에 따른 반도체 칩 패키징용 정렬 장치는 저선량 방사선을 조사하거나, 반도체 칩의 전체 영역이 아닌 얼라인 마크 및/또는 TSV가 위치하는 일부 영역에만 방사선을 투과시킴으로써 반도체 칩의 손상을 방지할 수 있다.
이 외에, 본 문서를 통해 직접적 또는 간접적으로 파악되는 다양한 효과들이 제공될 수 있다.
도 1은 본 문서에 개시된 일 실시예에 따른 반도체 칩 패키징용 정렬 장치의 블록도이다.
도 2a 및 도 2b는 본 문서에 개시된 일 실시예에 따른 반도체 칩 패키징용 정렬 장치의 배치의 예시를 보여주는 도면이다.
도 3a는 본 문서에 개시된 일 실시예에 따른 얼라인 마크의 상을 일치시킨 예시를 보여주는 도면이다.
도 3b는 본 문서에 개시된 일 실시예에 따른 TSV의 상을 일치시킨 예시를 보여주는 도면이다.
도 4는 본 문서에 개시된 일 실시예에 따른 반도체 칩 패키징용 정렬 방법을 설명하기 위한 흐름도이다.
이하, 본 발명의 다양한 실시 예가 첨부된 도면을 참조하여 기재된다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 실시 예의 다양한 변경(modification), 균등물(equivalent), 및/또는 대체물(alternative)을 포함하는 것으로 이해되어야 한다.
본 문서에서 아이템에 대응하는 명사의 단수 형은 관련된 문맥상 명백하게 다르게 지시하지 않는 한, 상기 아이템 한 개 또는 복수 개를 포함할 수 있다. 본 문서에서, "A 또는 B", "A 및 B 중 적어도 하나",“A 또는 B 중 적어도 하나”, "A, B 또는 C", "A, B 및 C 중 적어도 하나” 및 “A, B, 또는 C 중 적어도 하나"와 같은 문구들 각각은 그 문구들 중 해당하는 문구에 함께 나열된 항목들 중 어느 하나, 또는 그들의 모든 가능한 조합을 포함할 수 있다. "제 1", "제 2", 또는 "첫째" 또는 "둘째"와 같은 용어들은 단순히 해당 구성요소를 다른 해당 구성요소와 구분하기 위해 사용될 수 있으며, 해당 구성요소들을 다른 측면(예: 중요성 또는 순서)에서 한정하지 않는다. 어떤(예: 제 1) 구성요소가 다른(예: 제 2) 구성요소에, “기능적으로” 또는 “통신적으로”라는 용어와 함께 또는 이런 용어 없이, “커플드” 또는 “커넥티드”라고 언급된 경우, 그것은 상기 어떤 구성요소가 상기 다른 구성요소에 직접적으로(예: 유선으로), 무선으로, 또는 제 3 구성요소를 통하여 연결될 수 있다는 것을 의미한다.
본 문서에서 설명되는 구성요소들의 각각의 구성요소(예: 모듈 또는 프로그램)는 단수 또는 복수의 개체를 포함할 수 있다. 다양한 실시 예들에 따르면, 해당 구성요소들 중 하나 이상의 구성요소들 또는 동작들이 생략되거나, 또는 하나 이상의 다른 구성요소들 또는 동작들이 추가될 수 있다. 대체적으로 또는 추가적으로, 복수의 구성요소들(예: 모듈 또는 프로그램)은 하나의 구성요소로 통합될 수 있다. 이런 경우, 통합된 구성요소는 상기 복수의 구성요소들 각각의 구성요소의 하나 이상의 기능들을 상기 통합 이전에 상기 복수의 구성요소들 중 해당 구성요소에 의해 수행되는 것과 동일 또는 유사하게 수행할 수 있다. 다양한 실시 예들에 따르면, 모듈, 프로그램 또는 다른 구성요소에 의해 수행되는 동작들은 순차적으로, 병렬적으로, 반복적으로, 또는 휴리스틱하게 실행되거나, 상기 동작들 중 하나 이상이 다른 순서로 실행되거나, 생략되거나, 또는 하나 이상의 다른 동작들이 추가될 수 있다.
본 문서에서 사용되는 용어 "모듈", 또는 “...부”는 하드웨어, 소프트웨어 또는 펌웨어로 구현된 유닛을 포함할 수 있으며, 예를 들면, 로직, 논리 블록, 부품, 또는 회로와 같은 용어와 상호 호환적으로 사용될 수 있다. 모듈은, 일체로 구성된 부품 또는 하나 또는 그 이상의 기능을 수행하는, 상기 부품의 최소 단위 또는 그 일부가 될 수 있다. 예를 들면, 일 실시 예에 따르면, 모듈은 ASIC(application-specific integrated circuit)의 형태로 구현될 수 있다.
본 문서의 다양한 실시 예들은 기기(machine) 의해 읽을 수 있는 저장 매체(storage medium)(예: 메모리)에 저장된 하나 이상의 명령어들을 포함하는 소프트웨어(예: 프로그램 또는 애플리케이션)로서 구현될 수 있다. 예를 들면, 기기의 프로세서는, 저장 매체로부터 저장된 하나 이상의 명령어들 중 적어도 하나의 명령을 호출하고, 그것을 실행할 수 있다. 이것은 기기가 상기 호출된 적어도 하나의 명령어에 따라 적어도 하나의 기능을 수행하도록 운영되는 것을 가능하게 한다. 상기 하나 이상의 명령어들은 컴파일러에 의해 생성된 코드 또는 인터프리터에 의해 실행될 수 있는 코드를 포함할 수 있다. 기기로 읽을 수 있는 저장 매체는, 비일시적(non-transitory) 저장 매체의 형태로 제공될 수 있다. 여기서,‘비일시적’은 저장 매체가 실재(tangible)하는 장치이고, 신호(signal)(예: 전자기파)를 포함하지 않는다는 것을 의미할 뿐이며, 이 용어는 데이터가 저장 매체에 반영구적으로 저장되는 경우와 임시적으로 저장되는 경우를 구분하지 않는다.
도 1은 본 문서에 개시된 일 실시예에 따른 반도체 칩 패키징용 정렬 장치의 블록도이다.
도 1을 참조하면, 반도체 칩 패키징용 정렬 장치(1)는 방사선원(100), 복수의 반도체 칩(200), 방사선 센서(300) 및 정렬부(400)를 포함할 수 있다.
반도체 칩 패키징용 정렬 장치(1)는 반도체를 생산하기 위한 일련의 공정에서 패키징 공정을 수행할 수 있으며, 패키징 공정은 예를 들어, 증착 공정, 식각(에칭) 공정, 노광 공정 등을 거친 후 수행될 수 있다.
실시예에 따르면, 방사선원(100)은 복수의 반도체 칩(200)에 방사선을 조사할 수 있다. 방사선원(100)은 방사성 원소의 붕괴로부터 방사선을 방출하는 장치 또는 물질 혹은 가속된 전자를 표적과 충돌시켜 X선을 발생시키는 X선 발생 장치를 포함할 수 있다. 반도체 칩 패키징용 정렬 장치(1)는 방사선원(100)에서 방출되는 방사선을 복수의 반도체 칩(200)에 조사하기 위해 복수의 반도체 칩(200)이 위치한 방향을 제외한 다른 방향에는 차폐체를 포함할 수 있을 것이다.
실시예에 따르면, 방사선원(100)은 X선원일 수 있다. X선은 10nm ~ 0.01nm 의 파장을 가질 수 있고, 반도체 칩의 두께에 기인하는 오차가 거의 없으며, 반도체 칩을 투과할 수 있어 방사선 센서(300)가 반도체 칩을 투과한 방사선을 검출할 수 있다. 따라서, 반도체 칩 패키징용 정렬 장치(1)는 nm 단위의 반도체 패키징 공정에서도 반도체 칩의 정렬을 확인할 수 있어, 반도체 칩 간의 정렬 오차로 인한 불량율을 줄여 수율을 획기적으로 높일 수 있다.
실시예에 따르면, 복수의 반도체 칩(200)은 패키징을 위해 정렬하여 접합(Bonding)하기 위한 2개 이상의 반도체 칩을 포함할 수 있다. 복수의 반도체 칩(200)은 반도체 패키징에 구성되는 각종 반도체 칩을 포함할 수 있다.
복수의 반도체 칩(200)에 포함된 각각의 반도체 칩은 예를 들어, DRAM(Dynamic Random Access Memory), SRAM(Static Random Access Memory) 등과 같은 휘발성 메모리, 또는 PRAM(Phase-change Random Access Memory), MRAM(Magneto-resistive Random Access Memory), FeRAM(Ferroelectric Random Access Memory), 또는 RRAM(Resistive Random Access Memory)과 같은 비휘발성 메모리일 수 있다.
복수의 반도체 칩(200) 각각은 복수의 개별 소자들로 구성되는 반도체 소자일 수 있으며, 복수의 개별 소자(individual devices)는 다양한 미세 전자 소자 (microelectronics devices), 예를 들면 CMOS 트랜지스터 (complementary metal-insulator-semiconductor transistor) 등과 같은 MOSFET (metal-oxide-semiconductor field effect transistor), 시스템 LSI (large scale integration), CIS (CMOS imaging sensor) 등과 같은 이미지 센서, MEMS (micro-electro-mechanical system), 능동 소자 및/또는 수동 소자 등을 포함할 수 있다.
복수의 반도체 칩(200) 각각은 로직 반도체 칩 및/또는 메모리 반도체 칩을 포함할 수 있다. 예를 들어, 로직 반도체 칩은 AP(Application Processor), 마이크로프로세서(micro-processor), CPU(Central Processing Unit), 컨트롤러, GPU(Graphic Processor Unit), NPU(Neural Processing Unit), HBM(High Bandwidth Memory), FPGA(Field Programmable Gate Array) 또는 ASIC(Application Specific Integrated Circuit) 등을 포함할 수 있다
실시예에 따르면, 방사선 센서(300)는 복수의 반도체 칩(200)을 투과한 방사선을 검출할 수 있다. 방사선 센서(300)는 방사선을 검출하는 검출기를 포함할 수 있다. 예를 들어, 방사선 센서(300)는 방사선원(100)으로부터 방출된 입자(예를 들어, 광자)들이 충돌함으로써 생기는 전류 또는 전압의 변화를 감지하여 방사선을 검출할 수 있다. 일 예로, 방사선 센서(300)는 방사선원(100)으로부터 방출된 입자의 충돌에 따른 전류를 감지할 수 있고, 이 때 발생한 전류의 적분값은 방사선 센서(300)에 입사한 방사선 에너지에 비례할 수 있다.
방사선 센서(300)는 복수의 반도체 칩(200)을 투과한 방사선을 검출하여 검출 정보를 획득할 수 있다. 검출 정보는 예를 들어, 방사선의 계수율, 방사선 에너지 등을 포함할 수 있다.
예를 들어, 방사선 센서(300)는 복수의 반도체 칩(200) 영역을 포함하는 특정 영역에서 방사선을 검출할 수 있고, 이 때 방사선 센서(300)는 특정 영역의 각 지점에 입사하는 방사선 입자의 계수율을 검출할 수 있다. 여기서, 복수의 반도체 칩(200) 영역은 복수의 반도체 칩(200)에 수직으로 빛을 조사할 때 생기는 상의 영역을 포함할 수 있다. 이 때, 방사선 센서(300)는 각 지점의 계수율에 기초하여 시각화 이미지를 생성할 수 있다. 일 예로, 방사선 센서(300)는 계수율이 높을수록 방사선이 많이 투과된 것이므로 해당 영역을 진하게 표시하고, 계수율이 낮을수록 방사선이 적게 투과된 것이므로 해당 영역을 투명하게 표시하는 등으로 음영 효과를 이용하여 시각화 이미지를 생성할 수 있을 것이다. 이를 위해, 방사선 센서(300)는 검출 정보를 시각화하기 위한 이미지 센서를 포함할 수 있다. 반도체 칩 패키징용 정렬 장치(1)의 사용자는 방사선 센서(300)에 의해 시각화된 이미지를 확인하여 복수의 반도체 칩(200)의 정렬 여부를 확인할 수 있다.
실시예에 따르면, 방사선원(100)은 X선원일 수 있고, 방사선 센서(300)는 방사선원에서 조사된 방사선을 검출하여 선명하게 시각화할 수 있도록 nm 단위의 해상도를 가질 수 있다. 예를 들어, 방사선 센서(300)는 3nm 이하의 해상도를 가질 수 있다. 일 예로, X선은 0.1~10nm의 파장을 가지기에 방사선 센서(300)는 X선을 효과적으로 검출할 수 있도록 10nm 이하의 해상도를 가질 수 있다. 또한, 방사선 센서(300)는 사용하는 방사선원(100)에 따라 서로 다른 해상도를 갖는 센서를 사용할 수 있을 것이다.
실시예에 따르면 정렬부(400)는 방사선 센서(300)에 의해 획득된 검출 정보에 기초하여 복수의 반도체 칩(200)을 정렬하여 접합시킬 수 있다. 예를 들어, 정렬부(400)는 복수의 반도체 칩(200)의 각 반도체 칩의 상을 일치시키도록 정렬할 수 있다. 이를 위해, 정렬부(400)는 복수의 반도체 칩(200) 중 적어도 하나의 위치를 변경하기 위한 이동 장치(미도시)를 포함할 수 있다. 예를 들어, 이동 장치는 로봇팔 또는 나노 스테이지를 포함할 수 있고, 정렬부(400)는 로봇팔로 특정 반도체 칩을 파지하거나 나노 스테이지를 이용하여 이동시킬 수 있다.
정렬부(400)는 검출 정보에 기초하여 사용자가 직접 복수의 반도체 칩(200)의 위치를 변경하도록 조작할 수도 있고, 프로그램, 소프트웨어 등에 의해 자동적으로 복수의 반도체 칩(200)의 위치를 변경하도록 조작할 수도 있을 것이다. 일 예로, 정렬부(400)는 일반적으로 자동으로 복수의 반도체 칩(200)의 위치를 정렬하고, 긴급 상황이나 고장 등 특별한 상황에 사용자가 개입하여 정렬부(400)를 수동으로 조작하여 복수의 반도체 칩(200)의 위치를 정렬하는 것이 가능하다.
반도체 칩 패키징용 정렬 장치(1)는 복수의 반도체 칩(200)간의 접합을 위해, 실리콘 인터포저, 전도성 범프, 솔더볼, 연결 패드, 절연성 접착 층 등의 부가적인 구성을 포함할 수 있다. 또한, 복수의 반도체 칩(200)간의 접합은 금속을 통한 직접 본딩, 옥사이드 본딩, 및/또는 본딩 패드의 직접 접촉 등의 다양한 접촉 방식을 통해 가능할 것이다.
도 2a 및 도 2b는 본 문서에 개시된 일 실시예에 따른 반도체 칩 패키징용 정렬 장치의 배치의 예시를 보여주는 도면이다.
도 3a는 본 문서에 개시된 일 실시예에 따른 얼라인 마크의 상을 일치시킨 예시를 보여주는 도면이다. 도 3b는 본 문서에 개시된 일 실시예에 따른 TSV의 상을 일치시킨 예시를 보여주는 도면이다.
도 2a 및 도 2b를 참조하면, 반도체 칩 패키징용 정렬 장치(1)는 복수의 반도체 칩(200)을 상하로 배치하여 정렬할 수 있다.
실시예에 따르면, 복수의 반도체 칩(200) 각각은 얼라인 마크, TSV(Through Silicon Via), 또는 이들의 조합 중 적어도 하나를 포함할 수 있다. 예를 들어, 복수의 반도체 칩(200)은 전부가 얼라인 마크를 포함하거나, 또는 전부가 TSV를 포함할 수 있을 것이다.
얼라인 마크는 복수의 반도체 칩(200)을 정렬하기 위해 각 반도체 칩의 특정 영역에 형성되는 마크를 포함할 수 있다. TSV는 반도체 칩의 접합 시 서로 간의 전기적 연결을 위해 형성된 관통홀을 포함할 수 있다. TSV는 복수의 반도체 칩(200)의 미세한 구멍을 통해 복수의 반도체 칩(200) 내부에서 전극으로 연결하여 전기적 신호를 전달할 수 있다. 얼라인 마크 및 TSV는 반도체 칩 패키징용 정렬 장치(1)를 사용하는 패키징 공정 전의 노광 공정, 증착 공정 등의 공정에서 생성될 수 있을 것이다.
얼라인 마크 및 TSV는 복수의 반도체 칩(200)을 정렬하기 위해 반도체 칩 각각의 특정 위치에 형성될 수 있다. 이 때, 반도체 칩 패키징용 정렬 장치(1)는 얼라인 마크(또는 상)의 위치를 일치시키면 복수의 반도체 칩(200)이 정렬되는 결과로 귀결될 수 있도록 얼라인 마크를 형성할 수 있다. 마찬가지로, 반도체 칩 패키징용 정렬 장치(1)는 TSV(또는 상)의 위치를 일치시키면 복수의 반도체 칩(200)이 정렬되는 결과로 귀결될 수 있도록 TSV를 형성할 수 있다.
실시예에 따르면, 방사선 센서(300)의 검출 정보는 얼라인 마크 및 TSV의 위치 정보를 포함할 수 있다. 이 때, 정렬부(400)는 얼라인 마크 및 TSV의 위치 정보에 기초하여 복수의 반도체 칩(200)을 정렬할 수 있다.
실시예에 따르면, 정렬부(400)는 얼라인 마크의 상을 일치시키거나 또는 TSV의 상을 일치시키도록 복수의 반도체 칩(200)을 정렬할 수 있다. 예를 들어, 복수의 반도체 칩(200)이 얼라인 마크를 포함하는 경우 정렬부(400)는 얼라인 마크의 상을 일치시키도록 복수의 반도체 칩(200)을 정렬할 수 있고, TSV를 포함하는 경우 TSV의 상을 일치시키도록 복수의 반도체 칩(200)을 정렬할 수 있을 것이다. 일 예로, TSV는 각 반도체 칩의 동일한 위치에 형성될 수 있고, 이 경우 정렬부(400)는 TSV의 위치를 일치시키도록 복수의 반도체 칩(200)을 정렬할 수 있다. 다른 예에서, TSV는 각 반도체 칩의 동일한 위치에 형성되지 않을 수 있고, 일단과 타단이 연결되도록 복수의 반도체 칩(200)의 위치를 조정하여 정렬할 수 있다.
예를 들어, 도 2a에서 제1 반도체 칩(200_1)은 제1 얼라인 마크(210_1)를 포함할 수 있고, 제2 반도체 칩(200_2)는 제2 얼라인 마크(210_2)를 포함할 수 있다. 이 때, 제1 얼라인 마크(210_1)와 제2 얼라인 마크(210_2)는 그 위치의 일치 여부를 확인할 수 있도록 서로 보합되는 모양을 가질 수 있다. 일 예로, 도 3a에서 제1 얼라인 마크(210_1)는 십자 모양을 하고 제2 얼라인 마크(210_2)는 사각형 모양을 하여, 제1 얼라인 마크(210_1)의 상이 제2 얼라인 마크(210_2)의 상에 접하는지 여부를 확인하여 복수의 반도체 칩(200_1, 200_2)의 위치를 정렬할 수 있다. 도 2a에서는 2개의 반도체 칩(200_1, 200_2)을 도시하였으나 반도체 칩의 개수에는 제한이 없으며, 얼라인 마크(210_1, 210_2)의 형성 위치 및 모양 역시 제한이 없다 할 것이다.
또한, 도 2b를 참조하면, 제1 반도체 칩(200_1)은 제1 TSV(220_1)를 포함할 수 있고, 제2 반도체 칩(200_2)는 제2 TSV(220_2)를 포함할 수 있다. 이 때, 제1 TSV(220_1)와 제2 TSV(220_2)는 예를 들어, 동일한 위치이 형성되어 제1 TSV(220_1)와 제2 TSV(220_2)를 수직으로 연결함으로써 제1 반도체 칩(200_1)과 제2 반도체 칩(220_2)을 정렬할 수 있다. 일 예로, 도 3b에서 제1 TSV(220_1)와 제2 TSV(220_2)는 원통형 구조를 가질 수 있고, 방사선 센서(300)에 의해 검출된 제1 TSV(220_1) 및 제2 TSV(220_2)의 상은 원형의 상이 겹칠 수 있다. 도 3b에서 제1 TSV(220_1) 및 제2 TSV(220_1)의 상이 일부 간격을 두도록 도시되었으나, 이는 구분의 편의를 위한 것으로 제1 TSV(220_1) 및 제2 TSV(220_2)의 상은 완전히 겹칠 수 있다. 도 2b에서는 2개의 반도체 칩(200_1, 200_2)을 도시하였으나 반도체 칩의 개수에는 제한이 없으며, TSV(220_1, 220_2)의 형성 위치 및 형태 역시 제한이 없다 할 것이다.
실시예에 따르면, 얼라인 마크 및 TSV는 방사선원(100)에서 방출된 방사선 투과율이 기 설정된 값보다 낮은 재질로 형성될 수 있다. 이 때, 기 설정된 값은 방사선 센서(300)가 방사선을 검출했을 때, 투과율이 낮은 재질 부분임을 확인할 수 있도록 설정될 수 있다. 예를 들어, 얼라인 마크 및 TSV는 니켈, 주석 등 X선 투과율이 낮고 흡수율이 높은 재질로 형성될 수 있다. 이 경우, 방사선 센서(300)가 복수의 반도체 칩(200)을 투과한 방사선을 검출할 때, 얼라인 마크 및 TSV가 형성된 위치에 해당하는 부분에서는 방사선이 검출되지 않거나 적게 검출될 것이고, 이를 통해 복수의 반도체 칩(200) 각각의 얼라인 마크 및 TSV의 위치 정보를 파악할 수 있다. 이를 통해, 반도체 칩 패키징용 정렬 장치(1)는 얼라인 마크(또는 상)의 위치를 일치시키거나 TSV(또는 상)의 위치를 일치시킴으로써 복수의 반도체 칩(200)을 정렬할 수 있다. 반도체 칩 패키징용 정렬 장치(1)는 별도의 얼라인 마크를 이용하지 않고도 칩 간의 전기적 연결을 위해 구성되는 TSV를 정렬에 이용할 수 있다.
실시예에 따르면, 복수의 반도체 칩(200)은 각 반도체 칩이 지면을 기준으로 상하로 배치될 수 있다. 이는 반도체 패키징에서 3D 접합을 위한 것으로 이해할 수 있다. 이 때, 방사선원(100)은 복수의 반도체 칩(200) 중 가장 상부에 위치한 반도체 칩의 상측에 위치하고, 방사선 센서(300)는 복수의 반도체 칩(200) 중 가장 하부에 위치한 반도체 칩의 하측에 위치할 수 있다. 이와 같이 배치함으로써, 방사선 센서(300)는 방사선원(100)으로부터 방출되어 복수의 반도체 칩(200)을 투과한 방사선을 검출하여 검출 정보를 획득할 수 있다.
실시예에 따르면, 반도체 칩 정렬 장치(1)는 복수의 반도체 칩(200)을 촬영하는 카메라(미도시)를 더 포함할 수 있다. 카메라는 복수의 반도체 칩(200) 각각에 포함된 얼라인 마크 및 TSV를 촬영할 수 있다. 예를 들어, 카메라는 복수의 반도체 칩(200)의 제1 반도체 칩과 제2 반도체 칩 상부에 삽입하여 제1 반도체 칩의 하부와 제2 반도체 칩의 상부를 촬영하는 등으로 복수의 반도체 칩(200)을 촬영할 수 있다. 카메라는 양면을 동시에 촬영할 수 있도록 복수의 렌즈를 포함할 수 있다.
실시예에 따르면, 방사선원(100)은 카메라로부터 획득된 얼라인 마크 및 TSV의 위치에 기초하여 설정된 소정 영역에 방사선을 방출할 수 있다.
반도체 칩의 경우 방사선이 투과하는 과정에서 일부 전자의 들뜸 등으로 인해 반도체 칩에 포함된 반도체 소자 등에 영향을 줄 수 있다. 반도체 소자 등의 경우 미세한 영향에도 큰 영향을 받는 민감한 부품에 해당하므로 방사선원의 투과시 반도체 칩이 손상될 가능성을 아예 배제할 수 없다. 따라서, 반도체 칩 패키징용 정렬 장치(1)는 반도체 칩의 전체 영역이 아닌 얼라인 마크 및/또는 TSV가 위치하는 일부 영역에만 방사선을 투과시킴으로써 반도체 칩의 손상을 방지할 수 있다. 경우에 따라서는, 반도체 칩 패키징용 정렬 장치(1)는 반도체 칩의 전체 영역에 방사선을 조사할 수도 있으나 이 때 저선량 방사선원을 사용하여 반도체 칩의 손상을 최소화할 수 있다.
소정 영역은 복수의 반도체 칩(200) 각각에 서로 다르게 설정될 수 있으며, 복수의 반도체 칩(200) 각각에 포함되는 얼라인 마크 및/또는 TSV의 형성 위치를 포함하도록 설정될 수 있다. 이 때, 복수의 반도체 칩(200)의 각 얼라인 마크 및/또는 TSV는 방사선이 조사되는 방향과 직교하는 평면에서 동일한 좌표를 가지도록 형성될 수 있다.
일 실시예에 따르면, 반도체 칩 패키징용 정렬 장치(1)는 1차적으로 카메라로 촬영한 복수의 반도체 칩(200)의 위치에 기반하여 복수의 반도체 칩(200)을 광학적으로 정렬할 수 있다. 이 때, 복수의 반도체 칩(200)을 광학적으로 정렬하는 것 역시 복수의 반도체 칩(200)에 포함된 얼라인 마크 또는 TSV의 위치를 일치시키는 과정을 통해 수행될 수 있다. 또한, 반도체 칩 정렬 장치(1)는 광학적 정렬 후 방사선 검출을 통한 미세 정렬을 수행하기 위해 방사선원(100)을 조사하기 위한 소정 영역을 설정할 수 있다. 이를 통해, 반도체 칩 패키징용 정렬 장치(1)는 방사선 센서(300)의 검출 정보에 기초하여 복수의 반도체 칩(200)의 미세 정렬을 수행할 수 있다.
실시예에 따르면, 반도체 칩 패키징용 정렬 장치(1)는 복수의 반도체 칩(200) 각각에 형성된 얼라인 마크 및/또는 TSV의 위치 좌표를 저장하는 데이터베이스 또는 메모리를 포함할 수 있다. 각 얼라인 마크 및/또는 TSV의 위치 좌표는 해당 얼라인 마크 및/또는 TSV가 형성될 때 데이터베이스 또는 메모리에 저장될 수 있다. 이 때, 정렬부(400)는 저장된 얼라인 마크 및/또는 TSV의 좌표에 기초하여 복수의 반도체 칩(200)의 정렬을 수행할 수 있다. 예를 들어, 반도체 칩 패키징용 정렬 장치(1)는 1차적으로 데이터베이스 또는 메모리에 저장된 위치 좌표에 기초하여 복수의 반도체 칩(200)을 정렬하고 방사선원(100)을 사용하여 복수의 반도체 칩(200)의 미세 정렬을 수행할 수 있다.
실시예에 따르면, 반도체 칩 패키징용 정렬 장치(1)는 사용자가 검출 정보를 확인할 수 있는 디스플레이부(미도시)를 더 포함할 수 있다. 이 때, 방사선 센서(300)는 검출 정보를 사용자가 확인할 수 있도록 시각화하여 제공할 수 있고, 사용자는 디스플레이부를 통해 시각화된 검출 정보를 확인할 수 있다. 사용자는 이를 확인하여 실시간으로 복수의 반도체 칩(200)의 정렬 여부를 확인하고 경우에 따라서, 정렬부(400)를 직접 조작하여 복수의 반도체 칩(200)을 정렬하는 것도 가능할 것이다.
반도체 칩 패키징용 정렬 장치(1)는 이와 같이 복수의 반도체 칩(200)의 정렬 및 접합을 통해 반도체 패키징을 수행할 수 있다. 반도체 칩 패키징용 정렬 장치(1)는 복수의 반도체 칩(200)을 포함하는 반도체 패키지를 생산할 수 있고, 반도체 패키지는 서로 다른 종류의 복수의 반도체 칩(200)이 상호 전기적으로 연결되어, 하나의 시스템으로 동작하는 시스템 인 패키지(System In Package, SIP)일 수 있다.
도 4는 본 문서에 개시된 일 실시예에 따른 반도체 칩 패키징용 정렬 방법을 설명하기 위한 흐름도이다.
도 4를 참조하면, 반도체 칩 정렬 방법은, 복수의 반도체 칩에 방사선을 조사하는 단계(S100), 방사선 센서가 복수의 반도체 칩을 투과한 방사선을 검출하는 단계(S200) 및 방사선 센서에 의해 획득된 검출 정보에 기초하여 복수의 반도체 칩을 정렬하여 접합하는 단계(S300)를 포함할 수 있다.
S100 단계에서, 방사선원(100)이 복수의 반도체 칩(200)에 방사선을 조사할 수 있다.
S200 단계에서, 방사선 센서(300)는 복수의 반도체 칩(200)을 투과한 방사선을 검출할 수 있다.
S300 단계에서, 정렬부(400)는 방사선 센서(300)에 의해 획득된 검출 정보에 기초하여 복수의 반도체 칩(200)을 정렬하고 접합할 수 있다. 이 때, 검출 정보는 복수의 반도체 칩(200)에 포함된 얼라인 마크 및/또는 TSV의 위치 정보를 포함할 수 있다.
이상에서, 본 문서에 개시된 실시예를 구성하는 모든 구성 요소들이 하나로 결합하거나 결합하여 동작하는 것으로 설명되었다고 해서, 본 문서에 개시된 실시예들이 반드시 이러한 실시예에 한정되는 것은 아니다. 즉, 본 문서에 개시된 실시예들의 목적 범위 안에서라면, 그 모든 구성 요소들이 하나 이상으로 선택적으로 결합하여 동작할 수도 있다.
또한, 이상에서 기재된 "포함하다", "구성하다", 또는 "가지다" 등의 용어는, 특별히 반대되는 기재가 없는 한, 해당 구성 요소를 내재할 수 있음을 의미하는 것이므로, 다른 구성 요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것으로 해석되어야 한다. 기술적이거나 과학적인 용어를 포함한 모든 용어들은, 다르게 정의되지 않는 한, 본 문서에 개시된 실시예들이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미가 있다. 사전에 정의된 용어와 같이 일반적으로 사용되는 용어들은 관련 기술의 문맥상의 의미와 일치하는 것으로 해석되어야 하며, 본 문서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이상의 설명은 본 문서에 개시된 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 문서에 개시된 실시예들이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 문서에 개시된 실시예들의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 문서에 개시된 실시예들은 본 문서에 개시된 실시예들의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 문서에 개시된 기술 사상의 범위가 한정되는 것은 아니다. 본 문서에 개시된 기술사상의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술사상은 본 문서의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.
100 : 방사선원
200 : 복수의 반도체 칩
200_1 : 제1 반도체 칩
200_2 : 제2 반도체 칩
210_1 : 제1 얼라인 마크
210_2 : 제2 얼라인 마크
220_1 : 제1 TSV
220_2 : 제2 TSV
300 : 방사선 센서
400 : 정렬부

Claims (11)

  1. 복수의 반도체 칩에 방사선을 조사하는 방사선원;
    상기 복수의 반도체 칩을 투과한 상기 방사선을 검출하는 방사선 센서;
    상기 방사선 센서에 의해 획득된 검출 정보에 기초하여 상기 복수의 반도체 칩을 정렬하여 접합시키는 정렬부를; 및
    상기 복수의 반도체 칩을 촬영하는 카메라를 포함하고,
    상기 복수의 반도체 칩 각각은 얼라인 마크 및 TSV(Through Silicon Via) 중 적어도 어느 하나를 포함하고,
    상기 방사선원은 상기 카메라로부터 획득된 상기 얼라인 마크 및 상기 TSV 중 적어도 어느 하나의 위치에 기초하여 설정되는 소정 영역에 상기 방사선을 조사하는 반도체 칩 패키징용 정렬 장치.
  2. 삭제
  3. 제1항에 있어서,
    상기 검출 정보는 상기 얼라인 마크 및 상기 TSV의 위치 정보를 포함하고,
    상기 정렬부는 상기 위치 정보에 기초하여 상기 복수의 반도체 칩을 정렬하는 반도체 칩 패키징용 정렬 장치.
  4. 제3항에 있어서,
    상기 정렬부는 상기 위치 정보에 기초하여 상기 얼라인 마크의 상을 일치시키거나 또는 상기 TSV의 상을 일치시키도록 상기 복수의 반도체 칩을 정렬하는 반도체 칩 패키징용 정렬 장치.
  5. 제1항에 있어서,
    상기 얼라인 마크 및 상기 TSV는 방사선 투과율이 기 설정된 값보다 낮은 재질로 형성되는 반도체 칩 패키징용 정렬 장치.
  6. 삭제
  7. 제1항에 있어서,
    상기 복수의 반도체 칩은 지면을 기준으로 상하로 배치되고,
    상기 방사선원은 상기 복수의 반도체 칩 중 가장 상부에 위치한 반도체 칩의 상측에 위치하고,
    상기 방사선 센서는 상기 복수의 반도체 칩 중 가장 하부에 위치한 반도체 칩의 하측에 위치하는 반도체 칩 패키징용 정렬 장치.
  8. 제1항에 있어서,
    사용자가 상기 검출 정보를 확인하기 위한 디스플레이부; 및
    상기 정렬부를 조작하기 위한 조작부를 더 포함하는 반도체 칩 패키징용 정렬 장치.
  9. 제1항에 있어서,
    상기 방사선원은 X선원인 반도체 칩 패키징용 정렬 장치.
  10. 제1항에 있어서,
    상기 방사선 센서는 nm 단위의 해상도를 갖는 반도체 칩 패키징용 정렬 장치.
  11. 각각이 얼라인 마크 및 TSV(Through Silicon Via) 중 적어도 어느 하나를 포함하는 복수의 반도체 칩에 방사선을 조사하는 단계;
    방사선 센서가 상기 복수의 반도체 칩을 투과한 상기 방사선을 검출하는 단계; 및
    상기 방사선 센서의 의해 획득된 검출 정보에 기초하여 상기 복수의 반도체 칩을 정렬하여 접합시키는 단계를 포함하고,
    상기 방사선을 조사하는 단계는,
    카메라로부터 획득된 상기 얼라인 마크 및 상기 TSV 중 적어도 어느 하나의 위치에 기초하여 설정되는 소정 영역에 상기 방사선을 조사하는 것을 특징으로 하는 반도체 칩 패키징용 정렬 방법.
KR1020220112390A 2022-09-05 2022-09-05 반도체 패키징용 칩 정렬 장치 및 그 방법 KR102575501B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020220112390A KR102575501B1 (ko) 2022-09-05 2022-09-05 반도체 패키징용 칩 정렬 장치 및 그 방법
US18/241,237 US20240079258A1 (en) 2022-09-05 2023-09-01 Semiconductor chip alignment apparatus and method for packaging
JP2023142942A JP2024036307A (ja) 2022-09-05 2023-09-04 半導体パッケージング用チップ整列装置およびその方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220112390A KR102575501B1 (ko) 2022-09-05 2022-09-05 반도체 패키징용 칩 정렬 장치 및 그 방법

Publications (1)

Publication Number Publication Date
KR102575501B1 true KR102575501B1 (ko) 2023-09-07

Family

ID=87974902

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220112390A KR102575501B1 (ko) 2022-09-05 2022-09-05 반도체 패키징용 칩 정렬 장치 및 그 방법

Country Status (3)

Country Link
US (1) US20240079258A1 (ko)
JP (1) JP2024036307A (ko)
KR (1) KR102575501B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980053427A (ko) * 1996-12-26 1998-09-25 양승택 X-선 마스크 및 그 제조 방법
JP2004226126A (ja) * 2003-01-20 2004-08-12 On Denshi Kk 基板検査装置
KR100567911B1 (ko) * 2004-11-23 2006-04-05 매그나칩 반도체 유한회사 웨이퍼 얼라인 방법
KR20130035799A (ko) * 2011-09-30 2013-04-09 에스티에스반도체통신 주식회사 엑스레이 검사를 이용한 웨이퍼 정렬 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980053427A (ko) * 1996-12-26 1998-09-25 양승택 X-선 마스크 및 그 제조 방법
JP2004226126A (ja) * 2003-01-20 2004-08-12 On Denshi Kk 基板検査装置
KR100567911B1 (ko) * 2004-11-23 2006-04-05 매그나칩 반도체 유한회사 웨이퍼 얼라인 방법
KR20130035799A (ko) * 2011-09-30 2013-04-09 에스티에스반도체통신 주식회사 엑스레이 검사를 이용한 웨이퍼 정렬 방법

Also Published As

Publication number Publication date
JP2024036307A (ja) 2024-03-15
US20240079258A1 (en) 2024-03-07

Similar Documents

Publication Publication Date Title
US9934939B2 (en) Scanning electron microscope system capable of measuring in-cell overlay offset using high-energy electron beam and method thereof
KR20210057203A (ko) 반도체 기판의 임계 치수 측정을 위한 딥 러닝 기반 적응적 관심 영역
US8460946B2 (en) Methods of processing and inspecting semiconductor substrates
CN114207624A (zh) 对制造组件的子组件进行快速分类的方法及设备
KR102339904B1 (ko) 배선 데이터의 생성 장치, 생성 방법, 및 묘화 시스템
KR102575501B1 (ko) 반도체 패키징용 칩 정렬 장치 및 그 방법
US10185042B2 (en) Array substrate of X-ray detector, method for manufacturing array substrate of X-ray detector, digital X-ray detector including the same, and method for manufacturing X-ray detector
US10009565B2 (en) Current/voltage conversion circuit and imaging apparatus
TWI746360B (zh) 相位對比成像方法
US10474133B2 (en) Inspection device for inspecting wafer and method of inspecting wafer using the same
TW202412121A (zh) 用於封裝之半導體晶片之對準裝置及其方法
JP6643271B2 (ja) Ｘ線検査装置
TWI756041B (zh) 相位對比成像方法
US20210389685A1 (en) Lithography system and method
JP6719272B2 (ja) Ｘ線検査装置
KR20200048293A (ko) 배선 회로 테스트 장치 및 방법
US9625256B1 (en) Device, system and method for alignment of an integrated circuit assembly
CN108605108A (zh) 矩阵型集成电路的行驱动器故障隔离电路
US9368414B2 (en) Semiconductor inspecting apparatus and method of inspecting and manufacturing semiconductor device using the same
TWI840586B (zh) 基於自動校正的印刷電路板設計之方法、系統與非暫態電腦可讀儲存媒體
McNally B-Spline X-Ray Diffraction Imaging techniques for die warpage and stress monitoring inside fully encapsulated packaged chips
KR102469666B1 (ko) X선 검사 장치
CN114207623A (zh) 对制造组件的子组件进行快速检测的方法及设备
TW202318681A (zh) 用於光學感測器的晶圓級器件測量
KR20160087826A (ko) 다중 식별된 동일 블록들을 갖는 집적 회로

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant