KR102573101B1 - Digital signal integrity improving structures through common-signal rejection and phase recovery for super-high speed digital signal transmission - Google Patents

Digital signal integrity improving structures through common-signal rejection and phase recovery for super-high speed digital signal transmission Download PDF

Info

Publication number
KR102573101B1
KR102573101B1 KR1020230043627A KR20230043627A KR102573101B1 KR 102573101 B1 KR102573101 B1 KR 102573101B1 KR 1020230043627 A KR1020230043627 A KR 1020230043627A KR 20230043627 A KR20230043627 A KR 20230043627A KR 102573101 B1 KR102573101 B1 KR 102573101B1
Authority
KR
South Korea
Prior art keywords
digital signal
line
speed digital
signal quality
balance line
Prior art date
Application number
KR1020230043627A
Other languages
Korean (ko)
Inventor
김강욱
민병철
최정식
Original Assignee
경북대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 경북대학교 산학협력단 filed Critical 경북대학교 산학협력단
Priority to KR1020230043627A priority Critical patent/KR102573101B1/en
Application granted granted Critical
Publication of KR102573101B1 publication Critical patent/KR102573101B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P7/00Resonators of the waveguide type
    • H01P7/08Strip line resonators
    • H01P7/082Microstripline resonators
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P7/00Resonators of the waveguide type
    • H01P7/10Dielectric resonators

Landscapes

  • Structure Of Printed Boards (AREA)

Abstract

본 발명은 초고속 디지털 신호품질 향상 구조체를 제안한다. 본 발명 구조체는 기판 상에 형성된 제1형 평형선로(CPS) 또는 제2형 평형선로(PSL)를 중심으로 평형선로 길이방향 기준 좌우로 서로 마주보게 배치되는 서로 동일하거나 다른 형상인 제1 단위 구조체 및 제2 단위 구조체를 포함한다. 그리고 어느 하나의 단위 구조체는, 상기 평형선로와 가까우며 직선 또는 곡선의 형상을 갖는 제1 변, 상기 제1 변과 마주보는 제2 변, 그리고 상기 제1 변과 제2 변을 연결하는 좌우 변을 포함하는 구성이다. 여기서 상기 제1 변의 폭은 상기 제2 변의 폭보다 작거나 동일하며, 상기 좌우 변은 선형적 또는 비선형적인 경사를 가지면서 상기 제1 변에서 상기 제2 변으로의 폭은 연속적으로 변화하거나 불연속적으로 변화하도록 구성된다. 이러한 본 발명 구조체가 평형선로 주변에 배치되면, 40 GHz 이상까지의 주파수 대역에서 공통신호를 억제하면서 왜곡된 위상을 자체적으로 복원할 수 있는 이점이 있다.The present invention proposes a high-speed digital signal quality enhancement structure. The structure of the present invention is a first unit structure of the same or different shape arranged to face each other on the left and right in the longitudinal direction of the balance line centered on the type 1 balance line (CPS) or the type 2 balance line (PSL) formed on the substrate. and a second unit structure. And any one unit structure has a first side close to the balance line and having a straight or curved shape, a second side facing the first side, and left and right sides connecting the first side and the second side It is a composition that includes Here, the width of the first side is smaller than or equal to the width of the second side, and the left and right sides have a linear or non-linear slope, and the width from the first side to the second side continuously changes or is discontinuous. is configured to change to When the structure of the present invention is disposed around the balanced line, there is an advantage in that the distorted phase can be independently restored while suppressing the common signal in a frequency band of up to 40 GHz or higher.

Description

초고속 디지털 신호 전송용 공통신호 억제 및 위상복구를 통한 신호품질 향상 구조체 {Digital signal integrity improving structures through common-signal rejection and phase recovery for super-high speed digital signal transmission}Signal quality improvement structures through common-signal rejection and phase recovery for super-high speed digital signal transmission}

본 발명은 40 GHz 이상까지의 주파수 대역에서 공통신호를 억제하면서 왜곡된 위상을 자체적으로 복원할 수 있는 초고속 디지털 신호품질 향상 구조체에 관한 것이다.The present invention relates to an ultra-high-speed digital signal quality enhancement structure capable of self-restoring a distorted phase while suppressing a common signal in a frequency band of up to 40 GHz or higher.

5세대 및 차세대 통신을 위한 고용량의 디지털 데이터 전송을 위해 초고속 전송속도가 요구된다. 현재까지 고속 디지털 신호의 전송을 위해서는 차동선로(Differential line)가 사용된다. 그러나 차동선로는 두 신호선 간의 길이 차이에 의한 신호 뒤틀림(Signal skew) 현상, 근접 선로에 의한 불균등한 전자파 간섭(EMI), 두 신호선 간에 180°에서 벗어난 위상차 발생 시 신호선로 간의 전자기(Electromagnetic; EM) 결합으로 인한 위상의 비선형 왜곡 현상, FR4 기판을 구성하는 섬유의 짜임 구조(Fiber weave)에 의한 위상차 발생 등의 여러 가지 문제로 인해 10 GHz 이상의 주파수 대역에서 사용하는 것이 불가능하다.Ultra-high transmission speed is required for high-capacity digital data transmission for 5G and next-generation communications. Up to now, differential lines are used to transmit high-speed digital signals. However, differential lines cause signal skew due to the length difference between two signal lines, unequal electromagnetic interference (EMI) due to adjacent lines, and electromagnetic (EM) between signal lines when a phase difference between two signal lines occurs that is out of 180°. It is impossible to use in a frequency band of 10 GHz or higher due to various problems such as nonlinear distortion of the phase due to coupling and phase difference caused by the fiber weave of the FR4 substrate.

또한 이러한 문제들은 디지털 회로 동작에 매우 치명적인 공통신호를 초래한다. 상기 공통신호는 차동신호의 주파수 성분보다 주로 높은 주파수 대역의 성분을 가지며, 전자파 간섭(EMI)의 주된 원인이 되고, 신호를 수신하는 회로의 동작에 악영향을 미친다. 따라서 디지털 회로의 정상적인 동작을 위해서는 공통신호의 크기를 억제하는 것이 필요하며, 이를 위해 공통신호 억제를 위한 여파기가 요구된다. In addition, these problems cause common signals that are very fatal to digital circuit operation. The common signal has a component of a frequency band that is mainly higher than that of the differential signal, and is a main cause of electromagnetic interference (EMI), and adversely affects the operation of a circuit receiving the signal. Therefore, for the normal operation of the digital circuit, it is necessary to suppress the magnitude of the common signal, and for this purpose, a filter for suppressing the common signal is required.

대부분의 상용의 공통신호 억제 여파기는, 차동선로와 연결된 두 신호선을 페라이트 코어에 감고, 그 페라이트 코어에서 발생하는 자기장을 통해 신호를 억제하는 방식이다. 그러나 두 신호선을 페라이트 코어에 감아서 발생한 인덕터의 임피던스가 특정 주파수까지 증가한 후 주파수가 올라갈수록 기생성분에 의한 영향을 받게 되므로, 공통신호를 억제할 수 있는 주파수 대역이 약 10 GHz 이하로 제한적이다.Most commercially available common signal suppression filters are a method in which two signal lines connected to a differential line are wound around a ferrite core, and a signal is suppressed through a magnetic field generated from the ferrite core. However, since the impedance of the inductor generated by winding the two signal lines around the ferrite core increases up to a specific frequency and becomes affected by parasitic components as the frequency increases, the frequency band capable of suppressing the common signal is limited to about 10 GHz or less.

또한 현재까지 논문을 통해 발표된 공통신호 억제 여파기는 주로 차동선로 아래의 접지면에 변형을 주는 다양한 형태의 공진구조를 사용하는 방식이다. 다만 협대역이고, 최대 주파수도 약 15 GHz 이하로서 차세대용 초고속 디지털 통신에 사용하기에 적합하지 못하다. In addition, the common signal suppression filter published in the papers so far is a method using various types of resonance structures that deform the ground plane under the differential line. However, since it is a narrow band and has a maximum frequency of about 15 GHz or less, it is not suitable for use in high-speed digital communication for the next generation.

따라서, 현재까지 제안되거나 사용중인 공통신호 억제 여파기는 주파수 대역이 약 15 GHz 이내로 제한적이므로, 향후 수 십 혹은 수 백 Gbps의 초고속 디지털 신호 전송을 위해서는 초광대역의 공통신호 억제 성능의 향상이 절실하다.Therefore, since the common signal suppression filter proposed or used so far has a limited frequency band within about 15 GHz, improvement of ultra-wideband common signal suppression performance is urgently needed for high-speed digital signal transmission of tens or hundreds of Gbps in the future.

한국등록특허 10-0771529호(2007. 10. 24. 등록)Korean Registered Patent No. 10-0771529 (registered on October 24, 2007) 한국등록특허 10-1157825호(2012. 06. 13. 등록)Korean Registered Patent No. 10-1157825 (2012. 06. 13. Registration)

본 발명의 목적은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 초고속 디지털 신호 전송에 필요한 차동신호에 미치는 영향은 최소화하면서, 소정 이상까지의 주파수 대역(즉 40GHz 이상)에서 공통신호는 제거하거나 억제하고, 동시에 왜곡된 위상은 자체적으로 복원할 수 있는 초고속 디지털 신호품질 향상 구조체를 제공하는 것이다.An object of the present invention was made to solve the above problems, while minimizing the effect on the differential signal required for ultra-high-speed digital signal transmission, while removing or suppressing the common signal in a frequency band up to a predetermined or higher level (ie, 40 GHz or higher). At the same time, the distorted phase is to provide an ultra-high-speed digital signal quality enhancement structure capable of restoring itself.

본 발명의 다른 목적은 차동선로 기반의 회로를 지나는 디지털 신호가 왜곡되어 공통신호가 발생하고 두 신호선의 길이차 및 신호선 간 전자기 결합 등으로 인한 비선형 위상 왜곡 현상이 발생할 때, 공통신호 제거와 위상 복원이 가능하게 하여 초고속 디지털 통신이 가능하도록 한 초고속 디지털 신호품질 향상 구조체를 제공하는 것이다.Another object of the present invention is to remove the common signal and phase it when a digital signal passing through a differential line-based circuit is distorted and a common signal is generated and nonlinear phase distortion occurs due to a length difference between two signal lines and electromagnetic coupling between signal lines. It is to provide an ultra-high-speed digital signal quality improvement structure that enables ultra-high-speed digital communication by enabling restoration.

본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.The technical problems of the present invention are not limited to the technical problems mentioned above, and other technical problems not mentioned will be clearly understood by those skilled in the art from the following description.

이와 같은 목적을 달성하기 위한 본 발명의 일 실시 예에 따른 초고속 디지털 신호품질 향상 구조체는, 기판 상에 형성된 제1형 평형선로(CPS: Coplanar stripline) 또는 제2형 평형선로(PSL: Parallel stripline)를 중심으로 평형선로 길이방향 기준 좌우로 서로 마주보게 배치되어 디지털 신호의 공통신호 성분은 제거하고 동시에 왜곡된 위상은 복원하는 구조체이고, 상기 구조체는, 서로 동일하거나 다른 형상의 제1 단위 구조체 및 제2 단위 구조체를 포함하며, 어느 하나의 단위 구조체는, 상기 평형선로와 가까우며 직선 또는 곡선의 형상을 가질 수 있는 제1 변, 상기 제1 변과 마주보는 제2 변, 그리고 상기 제1 변과 제2 변을 연결하는 좌우 변을 포함하며, 상기 제1 변의 폭은 상기 제2 변의 폭보다 작거나 동일하며, 상기 좌우 변은 선형적 또는 비선형적인 경사를 가지면서 상기 제1 변에서 상기 제2 변으로의 폭은 연속적으로 변화하거나 불연속적으로 변화하도록 구성된다.An ultra-high-speed digital signal quality improvement structure according to an embodiment of the present invention for achieving the above object is a first-type balanced line (CPS: Coplanar stripline) or a second-type balanced line (PSL: Parallel stripline) formed on a substrate. A structure that is arranged to face each other on the left and right in the longitudinal direction of the balance line centered on, and removes the common signal component of the digital signal and restores the distorted phase at the same time. It includes two unit structures, and any one unit structure includes a first side that is close to the balance line and may have a straight or curved shape, a second side opposite to the first side, and a first side that is close to the balance line. It includes left and right sides connecting two sides, the width of the first side is smaller than or equal to the width of the second side, and the left and right sides have a linear or non-linear slope from the first side to the second side. The width of is configured to change continuously or change discontinuously.

상기 구조체는 전체가 도체로 구성되거나, 구조체 내부 도체의 일부분이 제거된 상태로 구성된다.The structure is entirely composed of conductors, or a portion of the conductor inside the structure is removed.

상기 제1 단위 구조체와 상기 제2 단위 구조체의 각 제1 변은 소정 간격 이격되게 배치된다.Each first side of the first unit structure and the second unit structure are spaced apart from each other by a predetermined distance.

상기 제1 단위 구조체 및 제2 단위 구조체의 제2 변은 상기 기판에 형성된 접지면과 연결되거나, 이격된다.The second sides of the first unit structure and the second unit structure are connected to or separated from the ground plane formed on the substrate.

상기 구조체는 상기 평형선로의 길이 방향을 따라 적어도 하나 이상 배열되며, 배열되는 상기 구조체는 형상이 동일한 구조체 또는 다른 형상의 구조체와의 조합이다.At least one or more structures are arranged along the length direction of the balance line, and the arranged structures are structures having the same shape or a combination of structures having different shapes.

상기 평형선로의 길이 방향을 따라 구조체는 주기적 또는 비주기적으로 배열된다.Structures are arranged periodically or non-periodically along the length direction of the balance line.

본 발명의 다른 실시 예에 따른 초고속 디지털 신호품질 향상 구조체는, 차동선로에 평형선로를 연결하는 전이 구조체가 포함된 구조에서, 디지털 신호의 공통신호 성분은 제거하고 왜곡된 위상은 복원하도록 상기 평형선로를 중심으로 평형선로 길이방향 기준 좌우로 서로 마주보게 배치되는 구조체이고, 상기 구조체는, 서로 동일하거나 다른 형상인 제1 단위 구조체 및 제2 단위 구조체를 포함하며, 어느 하나의 단위 구조체는, 상기 평형선로와 가까우며 직선 또는 곡선의 형상을 가질 수 있는 제1 변, 상기 제1 변과 마주보는 제2 변, 그리고 상기 제1 변과 제2 변을 연결하는 좌우 변을 포함하며, 상기 제1 변의 폭은 상기 제2 변의 폭보다 작거나 동일하며, 상기 좌우 변은 선형적 또는 비선형적인 경사를 가지면서 상기 제1 변에서 상기 제2 변으로의 폭은 연속적으로 변화하거나 불연속적으로 변화하도록 구성된다.A high-speed digital signal quality enhancement structure according to another embodiment of the present invention, in a structure including a transition structure connecting a balance line to a differential line, removes a common signal component of a digital signal and restores a distorted phase of the balance line A structure arranged to face each other on the left and right in the longitudinal direction of the equilibrium line centered on, the structure includes a first unit structure and a second unit structure having the same or different shapes, and any one unit structure is It includes a first side that is close to the track and may have a straight or curved shape, a second side facing the first side, and left and right sides connecting the first side and the second side, and the width of the first side is smaller than or equal to the width of the second side, and the left and right sides have a linear or non-linear slope, and the width from the first side to the second side continuously changes or discontinuously changes.

상기 구조체는 전체가 도체로 구성되거나, 구조체 내부 도체의 일부분이 제거된 상태로 구성된다.The structure is entirely composed of conductors, or a portion of the conductor inside the structure is removed.

상기 제1 단위 구조체와 상기 제2 단위 구조체의 각 제1 변은 소정 간격 이격되게 배치된다.Each first side of the first unit structure and the second unit structure are spaced apart from each other by a predetermined distance.

상기 제1 단위 구조체 및 제2 단위 구조체의 제2 변은 상기 기판에 형성된 접지면과 연결되거나, 이격된다.The second sides of the first unit structure and the second unit structure are connected to or separated from the ground plane formed on the substrate.

상기 구조체는 상기 평형선로의 길이 방향을 따라 적어도 하나 이상 배열되며, 배열되는 상기 구조체는 형상이 동일한 구조체 또는 다른 형상의 구조체와의 조합일 수 있고, 상기 평형선로의 길이 방향을 따라 주기적 또는 비주기적으로 배열된다.At least one structure is arranged along the length direction of the balance line, and the arranged structure may be a combination of a structure having the same shape or a structure having a different shape, and may be periodic or non-periodic along the length direction of the balance line. are arranged as

본 발명의 또 다른 실시 예에 따른 표면 실장형 디지털 신호품질 향상 구조체는, 차동선로가 구비된 제1 기판; 평형선로가 구비된 제2 기판을 포함하고, 상기 제2 기판에는 상기 평형선로를 중심으로 평형선로 길이방향 기준 좌우로 서로 마주보게 상기 구조체가 배치되며, 상기 구조체는, 서로 동일하거나 다른 형상인 제1 단위 구조체 및 제2 단위 구조체를 포함하며, 어느 하나의 단위 구조체는, 상기 평형선로와 가까우며 직선 또는 곡선의 형상을 가질 수 있는 제1 변, 상기 제1 변과 마주보는 제2 변, 그리고 상기 제1 변과 제2 변을 연결하는 좌우 변을 포함하며, 상기 제1 변의 폭은 상기 제2 변의 폭보다 작거나 동일하며, 상기 좌우 변은 선형적 또는 비선형적인 경사를 가지면서 상기 제1 변에서 상기 제2 변으로의 폭은 연속적으로 변화하거나 불연속적으로 변화하도록 구성된다.A surface-mounted digital signal quality enhancement structure according to another embodiment of the present invention includes a first substrate having a differential line; A second substrate having a balance line, wherein the structures are arranged to face each other on the left and right in the longitudinal direction of the balance line with the balance line as a center, and the structures have the same or different shapes. It includes a first unit structure and a second unit structure, and any one unit structure includes a first side that is close to the balance line and may have a straight or curved shape, a second side facing the first side, and the It includes left and right sides connecting the first side and the second side, the width of the first side is smaller than or equal to the width of the second side, and the left and right sides have a linear or non-linear slope and the first side The width from to the second side is configured to continuously change or discontinuously change.

상기 구조체는 전체가 도체로 구성되거나, 구조체 내부 도체의 일부분이 제거된 상태로 구성된다.The structure is entirely composed of conductors, or a portion of the conductor inside the structure is removed.

상기 제1 단위 구조체와 상기 제2 단위 구조체의 각 제1 변은 소정 간격 이격되게 배치된다.Each first side of the first unit structure and the second unit structure are spaced apart from each other by a predetermined distance.

상기 제1 단위 구조체 및 제2 단위 구조체의 제2 변은 상기 기판에 형성된 접지면과 연결되거나, 이격된다.The second sides of the first unit structure and the second unit structure are connected to or separated from the ground plane formed on the substrate.

상기 구조체는 상기 평형선로의 길이 방향을 따라 적어도 하나 이상 배열되며, 배열되는 상기 구조체는 형상이 동일한 구조체 또는 다른 형상의 구조체와 조합일 수 있고, 상기 평형선로의 길이 방향을 따라 주기적 또는 비주기적으로 배열된다.At least one structure is arranged along the length direction of the balance line, and the arranged structure may be a combination of a structure having the same shape or a structure having a different shape, and periodically or non-periodically along the length direction of the balance line. are arranged

이와 같은 본 발명에 따르면, 40 GHz 이상까지의 주파수 대역에서 공통신호를 억제하거나 제거할 수 있음은 물론 동시에 왜곡된 위상을 자체적으로 복원할 수 있어 디지털 신호의 품질이 대폭 개선되는 효과가 있고, 디지털 신호를 초고속 전송속도에 맞춰 전송할 수 있다. According to the present invention, the common signal can be suppressed or removed in a frequency band of up to 40 GHz or higher, and the distorted phase can be restored by itself, so that the quality of the digital signal is greatly improved. Signals can be transmitted according to the ultra-high transmission speed.

본 발명에 따르면, 고속 인터페이스 및 칩 등에 적용될 수 있어, 고성능 및 초광대역 주파수 대역폭을 지원해야 하는 5세대 통신기술 뿐 아니라 차세대 통신기술에도 손쉽게 적용할 수 있는 효과를 기대할 수 있다.According to the present invention, since it can be applied to a high-speed interface and chip, etc., an effect that can be easily applied to next-generation communication technology as well as 5th generation communication technology that needs to support high performance and ultra-wide frequency bandwidth can be expected.

본 발명에 따르면, 일반적인 FR4 기판에서도 차동선로의 길이 차이에 의해 발생되는 위상차 및 구성섬유 짜임구조(fiber weave)에 의한 위상차를 복구할 수 있기 때문에, 저렴한 PCB 공정으로 기존에 비해 훨씬 향상된 초고속 디지털 신호 전송이 가능하다.According to the present invention, since the phase difference caused by the difference in the length of the differential line and the phase difference caused by the fiber weave can be recovered even on a general FR4 board, it is a low-cost PCB process, which is much improved compared to the conventional high-speed digital signal transmission is possible

본 발명에 따르면, 차동선로 기반의 디지털 회로기판에 적용할 경우 디지털 신호의 품질을 개선할 수 있고, 특히 차동선로에 평형선로를 연결하는 전이 구조체에 적용할 경우 40 GHz 이상까지의 주파수 대역을 확보할 수 있어 초고속 디지털 신호전송이 가능하다.According to the present invention, when applied to a differential line-based digital circuit board, the quality of a digital signal can be improved, and in particular, when applied to a transition structure connecting a balanced line to a differential line, a frequency band of up to 40 GHz or more can be obtained. This enables high-speed digital signal transmission.

도 1은 기존 디지털 선로인 차동선로의 길이 차이를 설명하기 위한 도면이다.
도 2는 차동선로의 두 신호선 간에 길이 차이가 있을 때 길이보상 구조를 적용한 경우 위상 왜곡 정도를 나타낸 그래프이다.
도 3은 차동선로 구조이다.
도 4는 도 3의 차동선로에서 차동신호에 대한 전기장 분포도이다.
도 5는 도 3의 차동선로에서 공통신호에 대한 전기장 분포도이다.
도 6은 평형선로 구조이다.
도 7 및 도 8은 평형선로인 CPS 선로 및 PSL 선로에서 차동신호의 전기장 분포도와 공통신호의 전기장 분포도이다.
도 9는 본 발명의 실시 예에 따른 초고속 디지털 신호품질 향상 구조체를 보인 도면이다.
도 10은 다양한 형상을 가지는 본 발명의 단위 구조체가 기판에 배열된 예시를 보인 도면들이다
도 11은 차동선로와 평형선로 간의 전이구조체에 본 발명의 구조체가 적용된 상태를 나타낸 도면이다.
도 12는 본 발명의 구조체가 포함된 표면 실장형 디지털 신호품질 향상 구조체를 보여주는 도면이다.
도 13은 본 발명의 구조체를 Rogers 4003 8-mil 기판에 적용한 경우의 EM 시뮬레이션 결과를 보인 그래프이다.
도 14는 본 발명의 구조체를 Duroid 5880 10mil 기판에 적용한 경우의 EM 시뮬레이션 결과를 보인 그래프이다.
1 is a diagram for explaining a difference in length of a differential line, which is an existing digital line.
2 is a graph showing the degree of phase distortion when a length compensation structure is applied when there is a difference in length between two signal lines of a differential line.
3 is a differential line structure.
FIG. 4 is an electric field distribution diagram for a differential signal in the differential line of FIG. 3 .
FIG. 5 is an electric field distribution diagram for a common signal in the differential line of FIG. 3 .
6 is a balanced line structure.
7 and 8 are diagrams of electric field distribution of a differential signal and electric field distribution of a common signal in a CPS line and a PSL line, which are balanced lines.
9 is a diagram showing a high-speed digital signal quality enhancement structure according to an embodiment of the present invention.
10 is a view showing an example in which unit structures of the present invention having various shapes are arranged on a substrate.
11 is a view showing a state in which the structure of the present invention is applied to a transition structure between a differential line and a balance line.
12 is a view showing a surface-mounted digital signal quality enhancement structure including the structure of the present invention.
13 is a graph showing EM simulation results when the structure of the present invention is applied to a Rogers 4003 8-mil substrate.
14 is a graph showing EM simulation results when the structure of the present invention is applied to a Duroid 5880 10mil substrate.

본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시 예를 가질 수 있는 바, 특정 실시 예들을 도면에 예시하고 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.Since the present invention can apply various transformations and have various embodiments, specific embodiments will be illustrated in the drawings and described in detail. However, it should be understood that this is not intended to limit the specific embodiments of the present invention, and includes all conversions, equivalents, and substitutes included in the spirit and scope of the present invention. In describing the present invention, if it is determined that a detailed description of related known technologies may obscure the gist of the present invention, the detailed description will be omitted.

제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.Terms such as first and second may be used to describe various components, but the components should not be limited by the terms. These terms are only used for the purpose of distinguishing one component from another.

본 발명에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.Terms used in the present invention are only used to describe specific embodiments, and are not intended to limit the present invention. Singular expressions include plural expressions unless the context clearly dictates otherwise. In this application, the terms "include" or "have" are intended to designate that there is a feature, number, step, operation, component, part, or combination thereof described in the specification, but one or more other features It should be understood that the presence or addition of numbers, steps, operations, components, parts, or combinations thereof is not precluded.

공간적으로 상대적인 용어인 아래(below, beneath, lower), 위(above, upper) 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관 관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 아래(below, beneath)로 기술된 소자는 다른 소자의 위(above, upper)에 놓여질 수 있다. 따라서, 예시적인 용어인 아래는 아래와 위의 방향을 모두 포함할 수 있다. 소자는 다른 방향으로도 배향될 수 있고, 이에 따라 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.Spatially relative terms, such as below, beneath, lower, above, upper, etc., facilitate the correlation between one element or component and another element or component, as shown in the drawing. can be used to describe Spatially relative terms should be understood as encompassing different orientations of elements in use or operation in addition to the orientations shown in the figures. For example, when an element shown in the drawing is turned over, an element described as below or beneath another element may be placed above or above the other element. Accordingly, the exemplary term below may include both directions of down and above. Elements may also be oriented in other orientations, and thus spatially relative terms may be interpreted according to orientation.

본 발명에서 사용되는 "부" 또는 "부분" 등의 일부분을 나타내는 표현은 해당 구성요소가 특정 기능을 포함할 수 있는 장치, 특정 기능을 포함할 수 있는 소프트웨어, 또는 특정 기능을 포함할 수 있는 장치 및 소프트웨어의 결합을 나타낼 수 있음을 의미하나, 꼭 표현된 기능에 한정된다고 할 수는 없으며, 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐, 본 발명이 속하는 분야에서 통상적인 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.An expression indicating a part such as "part" or "part" used in the present invention refers to a device in which a corresponding component may include a specific function, software that may include a specific function, or a device that may include a specific function and software, but cannot necessarily be limited to the expressed functions, which are provided only to help a more general understanding of the present invention, and those with ordinary knowledge in the field to which the present invention belongs If so, various modifications and variations are possible from these descriptions.

따라서, 본 발명의 사상은 설명된 실시 예에 국한되어 정해져서는 아니되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등하거나 등가적 변형이 있는 모든 것들은 본 발명 사상의 범주에 속한다고 할 것이다.Therefore, the spirit of the present invention should not be limited to the described embodiments, and it will be said that not only the claims to be described later, but also all modifications equivalent or equivalent to these claims fall within the scope of the spirit of the present invention. .

이하에서는 도면에 도시한 실시 예에 기초하면서 본 발명에 대하여 더욱 상세하게 설명하기로 한다. Hereinafter, the present invention will be described in more detail based on the embodiments shown in the drawings.

본 발명을 설명하기에 앞서 차동선로의 두 신호선 간의 길이 차이와 두 신호선 간 전자기 결합으로 인한 비선형 위상 왜곡 현상에 대해 살펴본다. 위상차는 공통신호를 초래하고, 이러한 공통신호는 회로 동작에 악영향을 미치는 전자파 간섭(EMI)의 주된 원인이 되기 때문이다. Prior to explaining the present invention, a difference in length between two signal lines of a differential line and a nonlinear phase distortion phenomenon due to electromagnetic coupling between the two signal lines will be described. This is because the phase difference causes a common signal, and this common signal is the main cause of electromagnetic interference (EMI) that adversely affects circuit operation.

도 1은 기존의 디지털 선로인 차동선로의 길이 차이를 설명하기 위한 도면이다.1 is a diagram for explaining a difference in length of a differential line, which is an existing digital line.

도 1과 같이 두 신호선 간에 길이 차이(예를 들면 선로의 회전에 의한 곡선 부위 등으로 인함)가 발생하면(a 영역), 상대적으로 길이가 짧은 신호선에 길이보상 구조(b 영역)를 적용하여 위상 차이를 보상하고 있다. 이 경우 두 신호선 간의 전자기 결합으로 인한 비선형 위상 왜곡 현상이 발생하게 되는데, 상기와 같이 선로 길이를 보상하더라도 주파수가 높아질 수록 위상 왜곡은 더 심화되는 문제가 있다.As shown in FIG. 1, when a difference in length between the two signal lines (eg, due to a curved portion due to rotation of the line) occurs (region a), a length compensation structure (region b) is applied to the relatively short signal line to phase compensating for the difference. In this case, nonlinear phase distortion occurs due to electromagnetic coupling between the two signal lines. Even if the line length is compensated as described above, the higher the frequency, the more the phase distortion worsens.

도 2는 차동선로의 두 신호선 간에 길이 차이가 있을 때 길이보상 구조를 적용한 경우 위상 왜곡 정도를 나타낸 그래프이다. 도 2는 8 mil 두께의 Rogers 4003 기판을 사용한 3D EM 시뮬레이션 결과이며, (a)는 길이 차이가 발생한 위치와 길이 보상 구조 간의 거리가 600 mil, (b)는 길이 차이가 발생한 위치와 길이 보상 구조 간의 거리가 1000 mil인 경우이다.2 is a graph showing the degree of phase distortion when a length compensation structure is applied when there is a difference in length between two signal lines of a differential line. 2 is a 3D EM simulation result using an 8 mil thick Rogers 4003 substrate, (a) shows the distance between the position where the length difference occurred and the length compensation structure is 600 mil, (b) shows the position where the length difference occurred and the length compensation structure This is the case when the distance between them is 1000 mil.

이를 보면 길이 차이가 30 mil 이상 발생할 경우 20 GHz 이후에 위상이 20도 이상으로 왜곡이 되는 것을 확인할 수 있다. 또 60 mil 이상 길이 차이가 발생할 경우 길이보상 구조까지의 거리가 1000 mil일 때, 11.7 GHz 이후 위상이 20 도 이상으로 왜곡되는 것을 확인 할 수 있다.Looking at this, it can be seen that the phase is distorted by more than 20 degrees after 20 GHz when the length difference is more than 30 mil. In addition, when a length difference of more than 60 mil occurs, when the distance to the length compensation structure is 1000 mil, it can be confirmed that the phase is distorted by more than 20 degrees after 11.7 GHz.

이와 같이 차동선로의 두 신호선 간의 길이 차이가 발생할 때 주파수가 올라갈수록 차동선로의 비선형 위상 왜곡 현상이 심화되어, 단순한 길이보상 구조로는 왜곡된 위상의 복구가 불가능하게 됨을 알 수 있다. In this way, when a difference in length between two signal lines of a differential line occurs, as the frequency increases, the nonlinear phase distortion of the differential line intensifies, and it can be seen that it is impossible to recover the distorted phase with a simple length compensation structure.

한편 도 1의 상용 디지털 회로기판으로 많이 사용되는 FR4 기판을 차동선로에 적용하는 경우, FR4 기판의 구성섬유 짜임 구조로 인해 위상차가 발생한다. 즉 차동선로의 두 신호선 간에 길이 차이가 없더라도 그 FR4 기판의 구성섬유 짜임 구조 상에 신호선의 길이 1 inch(1000 mil) 당 선로가 놓인 위치와 방향에 따라 약 0 ~ 107 mil 정도(최대 차동선로 길이의 약 10%)의 유효 길이차이가 발생한다. 따라서 실제 PCB 마다 차동선로의 두 신호선 간의 유효 길이차이가 다를 수 있어, 각 PCB 마다 그 값을 예측하여 보상하는 것이 사실상 불가능하다.On the other hand, when the FR4 board, which is widely used as a commercial digital circuit board in FIG. 1, is applied to the differential line, a phase difference occurs due to the weave structure of the constituent fibers of the FR4 board. That is, even if there is no difference in length between the two signal lines of the differential line, about 0 to 107 mil depending on the position and direction of the line per 1 inch (1000 mil) of the length of the signal line on the component fiber weave structure of the FR4 board (maximum differential line An effective length difference of about 10% of the length) occurs. Therefore, since the effective length difference between the two signal lines of the differential line may be different for each actual PCB, it is virtually impossible to predict and compensate for the value for each PCB.

도 3은 차동선로 구조이다. 도 3을 보면, 높이 h의 유전체 기판(1)과, 유전체 기판(1) 상단에 서로 상반된 극성을 가진 신호들을 인가할 수 있는 제1 신호선(2) 및 제2 신호선(3)이 배치되고, 유전체 기판(1)의 하단은 접지면(4)이 형성된다. 제1 신호선(2) 및 제2 신호선(3)은 마이크로스트립 선로(Microstrip: MSL)일 수 있다. 그리고 차동신호가 인가된 경우 제1 신호선(2)과 제2 신호선(3)은 서로 상반된 극성을 가진다. 예컨대, 제1 신호선(2)이 음극선로이면 제2 신호선(3)은 양극선로일 수 있다. 제1 신호선(2)과 제2 신호선(3)의 폭(w)은 동일하며 제1 신호선(2)과 제2 신호선(3) 간은 간격 g만큼 이격된다.3 is a differential line structure. 3, a dielectric substrate 1 having a height of h, and a first signal line 2 and a second signal line 3 capable of applying signals having opposite polarities to each other are disposed on top of the dielectric substrate 1, A ground plane 4 is formed at the lower end of the dielectric substrate 1 . The first signal line 2 and the second signal line 3 may be microstrip lines (MSL). Also, when a differential signal is applied, the first signal line 2 and the second signal line 3 have opposite polarities. For example, if the first signal line 2 is a negative line, the second signal line 3 may be a positive line. The first signal line 2 and the second signal line 3 have the same width w, and the first signal line 2 and the second signal line 3 are separated by a distance g.

도 4는 도 3의 차동선로에서 차동신호를 인가한 경우에 대한 전기장 분포도이다. 이를 보면, 두 신호선(2, 3) 사이를 연결하는 전기장이 존재하고, 두 신호선(2,3)과 접지면(4) 사이에 각각의 전기장이 분포한다. 두 신호선(2,3)과 접지면(4) 사이의 2개의 전기장은 서로 독립적이다. 특히 차동선로의 두 신호선(2,3) 간에 180°에서 벗어난 위상차가 있을 때 두 신호선(2,3) 사이에 발생하는 전자기 결합으로 인해 비선형 위상 왜곡 현상이 발생되며, 동작 주파수가 10 GHz 이상일 경우 비선형 위상 왜곡 현상이 심화되어 차동선로 자체적으로 위상의 복구가 불가하다.FIG. 4 is an electric field distribution diagram for a case in which a differential signal is applied in the differential line of FIG. 3 . Looking at this, an electric field connecting between the two signal lines 2 and 3 exists, and each electric field is distributed between the two signal lines 2 and 3 and the ground plane 4. The two electric fields between the two signal lines 2 and 3 and the ground plane 4 are independent of each other. In particular, when there is a phase difference of 180° between the two signal lines (2,3) of the differential line, electromagnetic coupling between the two signal lines (2,3) causes nonlinear phase distortion, and when the operating frequency is 10 GHz or higher As the nonlinear phase distortion phenomenon intensifies, it is impossible to recover the phase of the differential line itself.

도 5는 도 3의 차동선로에서 공통신호에 대한 전기장 분포도이다. 이를 보면, 두 신호선(2,3)에 같은 극성의 신호가 인가된 경우로서, 두 신호선(2,3)에 독립적으로 공통신호의 진행이 가능하다. 그래서 자체적으로 공통신호에 대한 억제가 불가하여, 별도의 공통신호 차단 여파기가 요구된다. FIG. 5 is an electric field distribution diagram for a common signal in the differential line of FIG. 3 . Looking at this, as a case where signals of the same polarity are applied to the two signal lines 2 and 3, it is possible for a common signal to proceed independently through the two signal lines 2 and 3. Therefore, since it is impossible to suppress the common signal by itself, a separate filter for blocking the common signal is required.

도 6은 평형선로 구조로서, (a)는 제1형 평형선로(CPS: Coplanar stripline), (b)는 제2형 평형선로(PSL: Parallel stripline)이다.6 shows a balanced line structure, wherein (a) is a Coplanar stripline (CPS) of type 1, and (b) is a parallel stripline of type 2 (PSL: Parallel stripline).

평형선로의 특성은 초광대역 차동신호 전송이 가능하고, 근접 선로로부터의 전자파 간섭을 억제할 수 있으며, 두 신호선 간에 180°에서 벗어난 위상차 발생시 위상을 자체적으로 복원할 수 있으며, 전기장 분포와 기판의 유전율을 고려한 해석적 설계를 통해 주요 파라미터를 계산할 수 있으며, 특성 임피던스 변화를 통한 성능 향상이 가능한 특징들을 제공한다. 그리고 제2형 평형선로 PSL(Parallel strip line)은 경우 구부러진 선로에서도 신호 특성 유지가 가능하다.The characteristics of the balanced line are that it can transmit ultra-wideband differential signals, suppress electromagnetic interference from nearby lines, restore the phase on its own when a phase difference is out of 180° between two signal lines, and distribute the electric field and permittivity of the substrate. It is possible to calculate key parameters through analytical design considering , and features capable of improving performance through characteristic impedance change are provided. In the case of a type 2 balanced line PSL (Parallel strip line), it is possible to maintain signal characteristics even in a bent line.

도 6의 (a) 및 (b)와 같이 평형선로는 접지면이 따로 존재하지 않고, 두 신호선이 서로의 접지선이 되어 차동신호를 전송한다. As shown in (a) and (b) of FIG. 6, the balanced line does not have a separate ground plane, and the two signal lines become each other's ground line to transmit a differential signal.

구체적으로 보면 도 6(a)의 CPS 선로(10)는 소정 높이 h의 유전체 기판(11) 및 유전체 기판(11) 상단에 극성이 상반인 제1 신호선(12)과 제2 신호선(13)이 배치된다. 제1 신호선(12)과 제2 신호선(13)의 폭(w)은 동일하며 제1 신호선(12)과 제2 신호선(13)간은 간격 g만큼 이격된다.Specifically, the CPS line 10 of FIG. 6 (a) has a dielectric substrate 11 having a predetermined height h and a first signal line 12 and a second signal line 13 having opposite polarities on top of the dielectric substrate 11. are placed The first signal line 12 and the second signal line 13 have the same width w, and the first signal line 12 and the second signal line 13 are separated by a distance g.

그리고 도 6(b)의 PSL 선로(20)는 소정 높이 h의 유전체 기판(21)과, 유전체 기판(21) 상단에 제1 신호선(22)이 배치되고 유전체 기판(21) 하단에 제2 신호선(23)이 배치된다. 제1 신호선(22)과 제2 신호선(23)는 극성이 반대이고 서로 평행하도록 배치된다. 제1 신호선(22) 및 제2 신호선(23)의 폭(w)은 동일하다. And the PSL line 20 of FIG. 6 (b) has a dielectric substrate 21 having a predetermined height h, a first signal line 22 is disposed on the top of the dielectric substrate 21, and a second signal line is placed on the bottom of the dielectric substrate 21 (23) is placed. The first signal line 22 and the second signal line 23 have opposite polarities and are disposed parallel to each other. The first signal line 22 and the second signal line 23 have the same width w.

도 7(a)는 CPS 선로에서 차동신호의 전기장 분포도, 도 7(b)는 PSL 선로에서 차동신호의 전기장 분포도, 도 8(a)는 CPS 선로에서 공통신호의 전기장 분포도, 도 8(b)는 PSL 선로에서 공통신호의 전기장 분포도이다.Figure 7 (a) is the electric field distribution of the differential signal in the CPS line, Figure 7 (b) is the electric field distribution of the differential signal in the PSL line, Figure 8 (a) is the electric field distribution of the common signal in the CPS line, Figure 8 (b) is the electric field distribution of the common signal in the PSL line.

도 7(a)를 보면 제2 신호선(13)에서 제1 신호선(12)으로 향하는 전기장이 주로 형성되어 있다. 즉 제2 신호선(13)과 제1 신호선(12) 사이는 항상 전기장이 형성되는 조건이다. 도 7(b)를 보면 제2 신호선(23)에서 제1 신호선(22)으로 향하는 전기장이 주로 형성되어 있다. 반면, 8(a) 및 도 8(b)를 보면 제1 신호선(12, 22) 및 제2 신호선(13, 23)에서 나가는 전기장만 존재한다.Referring to FIG. 7(a), an electric field directed from the second signal line 13 to the first signal line 12 is mainly formed. That is, the condition is that an electric field is always formed between the second signal line 13 and the first signal line 12 . Referring to FIG. 7( b ), an electric field directed from the second signal line 23 to the first signal line 22 is mainly formed. On the other hand, referring to FIG. 8(a) and FIG. 8(b) , only electric fields exiting from the first signal lines 12 and 22 and the second signal lines 13 and 23 exist.

이와 같은 평형선로의 경우 구조적인 특성으로 인해 공통신호 성분은 어느 정도 억제할 수 있고, 두 신호선 사이에 강한 전자기 결합이 존재하여 왜곡된 신호의 위상을 복구하는 특성이 있다.In the case of such a balanced line, a common signal component can be suppressed to some extent due to structural characteristics, and a strong electromagnetic coupling exists between two signal lines to restore the phase of a distorted signal.

본 발명은 초고속으로 디지털 신호 전송이 가능한 평형선로에 차동신호 성분에는 영향을 최소화하면서 공통신호 성분을 억제하거나 제거할 수 있으며 자체적으로 위상 복원이 가능한 구조체를 평형선로 주변에 배치하는 방안을 제안한 것이다.The present invention proposes a method of arranging a structure capable of self-phase restoration around a balanced line capable of suppressing or removing common signal components while minimizing the influence on differential signal components in a balanced line capable of transmitting digital signals at high speed.

도 9는 본 발명의 실시 예에 따른 초고속 디지털 신호품질 향상 구조체를 형성하는 단위 구조체의 예를 보인 도면이다. 본 발명의 구조체는, 앞서 언급한 바와 같이 디지털 신호의 성분 중 차동신호 성분에 대한 영향을 최소화하면서도 공통신호 성분의 진행을 억제할 수 있으며, 동시에 왜곡된 위상을 자체 복원하는 특징을 제공한다.9 is a diagram showing an example of a unit structure forming a high-speed digital signal quality improvement structure according to an embodiment of the present invention. As mentioned above, the structure of the present invention can suppress the progress of the common signal component while minimizing the effect on the differential signal component among the components of the digital signal, and at the same time provides a feature of self-restoring the distorted phase.

도 9를 보면, 본 발명의 구조체는 유전체 기판의 윗면 혹은 아랫면의 도체로서 형성되고 기판(100) 중앙에 형성된 평형선로(110)인 제1 신호선(111)과 제2 신호선(112)을 중심으로 서로 마주보도록 배치된다. Referring to FIG. 9, the structure of the present invention is formed as a conductor on the upper or lower surface of a dielectric substrate and is centered on the first signal line 111 and the second signal line 112, which are balance lines 110 formed in the center of the substrate 100. are placed facing each other.

도면에서는 평형선로(110)의 길이 방향을 따라 Ⅰ 영역 내지 Ⅳ 영역에 서로 다른 형상의 구조체(200, 300, 400, 500)를 예시하여 도시하고 있는데, 각 구조체(200, 300, 400, 500)는 평형선로(110)를 중앙에 두고 서로 마주보고 배치되는 제1 단위 구조체(200a, 300a, 400a, 500a)와 제2 단위 구조체(200b, 300b, 400b, 500b)를 포함한다. 평형선로(110)를 중앙에 두고 서로 마주보도록 예시된 제1 단위 구조체(200a, 300a, 400a, 500a)와 제2 단위 구조체(200b, 300b, 400b, 500b)들은 서로 동일하거나 다른 형상의 단위 구조체가 한 쌍이 되어 배치될 수 있다.In the drawing, structures 200, 300, 400, and 500 having different shapes are exemplarily shown in regions I to IV along the length direction of the balance line 110, and each structure 200, 300, 400, and 500 includes first unit structures 200a, 300a, 400a, and 500a and second unit structures 200b, 300b, 400b, and 500b disposed facing each other with the balance line 110 in the center. The first unit structures 200a, 300a, 400a, and 500a and the second unit structures 200b, 300b, 400b, and 500b illustrated to face each other with the balance line 110 in the center may have the same or different shapes. may be arranged as a pair.

제1 내지 제4 구조체(200, 300, 400, 500)로 예시된 각 단위 구조체는 다양하게 형성되나 다음의 규칙에 따라 설계될 수 있다. 모두 동일한 규칙이 적용되기 때문에, 제1 구조체(200)을 예를 들어 설명한다.Each unit structure exemplified by the first to fourth structures 200, 300, 400, and 500 may be formed in various ways, but may be designed according to the following rules. Since the same rules apply to all, the first structure 200 will be described as an example.

제1 구조체(200)의 예시된 어느 하나의 단위 구조체(200a or 200b)를 보면, 평형선로(110)와 가까우며 직선 또는 곡선의 형상을 갖는 제1 변(윗변)(201), 제1 변(201)과 마주보는 제2 변(아랫변)(202), 그리고 제1 변(201)과 제2 변(202)을 연결하는 좌/우 변(203, 204)을 포함하여 형성될 수 있다. 제1 변(201)이 제2 변(202)보다 폭이 작거나 동일한 폭을 가지면서 형성될 수 있다. 또 좌/우 변(203, 204)은 선형적 또는 비선형적인 경사를 가지며, 제1 변(201)에서 제2 변(202)으로 폭이 연속적으로 변화하거나 불연속적으로 변화하는 구조로 형성될 수 있다. 연속적인 형상은 직선이나 곡선 형태일 수 있고, 불연속적인 형상은 계단형상일 수 있다. Looking at any one of the illustrated unit structures 200a or 200b of the first structure 200, the first side (upper side) 201, which is close to the balance line 110 and has a straight or curved shape, the first side ( 201) and a second side (lower side) 202 facing each other, and left/right sides 203 and 204 connecting the first side 201 and the second side 202. The first side 201 may be formed with a smaller width than or the same width as the second side 202 . In addition, the left/right sides 203 and 204 have a linear or non-linear slope, and may be formed in a structure in which the width continuously changes or discontinuously changes from the first side 201 to the second side 202. there is. The continuous shape may be a straight or curved shape, and the discontinuous shape may be a stepped shape.

한편 도 9와 같이 어느 하나의 구조체(500)는 도체의 내부 일부가 비어있는 형상일 수 있다. Meanwhile, as shown in FIG. 9 , any one structure 500 may have a shape in which an inner part of the conductor is empty.

이러한 설계 규칙에 따라 제조된 단위 구조체는 평형선로에 다음 규칙에 따라 배열될 수 있다. Unit structures manufactured according to these design rules can be arranged according to the following rules on the balance line.

도 9에서 보듯이, 평형선로(110)를 중심으로 구조체(200, 300, 400, 500)의 제1 단위 구조체(200a, 300a, 400a, 500a)와 제2 단위 구조체(200b, 300b, 400b, 500b) 각각은 서로 마주보도록 위치된다. 도 9에서는 단위 구조체의 배치 방향은 평형선로(110)의 측면에 제1 변이 위치하는데, 기판에서 평형선로(110)가 형성된 동일면이나, 상단 혹은 하단에 제1 변이 위치할 수 있다. 이때 마주보는 단위 구조체의 제1 변과는 서로 연결되지 않고 일정 간격을 두고 배치된다. 그리고 제2 변은 접지면(120)과 연결되거나 일정한 간격을 두고 배치될 수 있다. 도 9에서 접지면과 연결된 타입은 제1 구조체(200)이고, 일정한 간격을 두고 떨어진 타입은 제2 구조체 내지 제4 구조체(300, 400, 500)일 수 있다.As shown in FIG. 9, the first unit structures 200a, 300a, 400a, 500a and the second unit structures 200b, 300b, 400b, 500b) each positioned facing each other. In FIG. 9, the first side is located on the side of the balance line 110 in the arrangement direction of the unit structure. The first side may be located on the same side of the substrate where the balance line 110 is formed, or at the top or bottom. At this time, the first sides of the facing unit structures are not connected to each other and are arranged at regular intervals. The second side may be connected to the ground plane 120 or may be arranged at regular intervals. In FIG. 9 , the type connected to the ground plane may be the first structure 200 , and the type separated at regular intervals may be the second to fourth structures 300 , 400 , and 500 .

평형선로(110)의 길이 방향을 따라 연속해서 배치되는 단위 구조체들은 한 개 또는 여러 개가 주기적 또는 비주기적으로 배치될 수 있으며 서로 다른 형상의 구조체들이 함께 배치될 수 있고, 구조체들 간에 겹치도록 배치될 수 있다. 예를 들면, 도 9에서 제1 구조체(200)만 연속해서 배열되거나, 제1 구조체(200)-제2 구조체(300)가 반복적으로 배열되거나, 제1 구조체(200)-제2 구조체(300)-제3 구조체(400)의 순서대로 배열될 수 있다. One or several unit structures arranged continuously along the length direction of the balance line 110 may be arranged periodically or non-periodically, structures having different shapes may be arranged together, and structures may be arranged to overlap each other. can For example, in FIG. 9 , only the first structure 200 is continuously arranged, the first structure 200 and the second structure 300 are repeatedly arranged, or the first structure 200 and the second structure 300 are repeatedly arranged. ) -can be arranged in the order of the third structure 400.

평형선로(110) 주변에 본 발명의 구조체가 배열되는 다양한 예는 도 10을 통해서도 확인할 수 있다. 도 10은 다양한 형상을 가지는 본 발명 구조체가 기판에 배열된 예시를 보인 도면들이다.Various examples in which the structure of the present invention is arranged around the balance line 110 can also be confirmed through FIG. 10 . 10 are views showing examples in which structures of the present invention having various shapes are arranged on a substrate.

도 10(a)를 보면, 기판(100) 중앙의 평형선로(110)를 중심으로, 서로 동일한 형상의 구조체(600a, 600b)들이 서로 대칭되게 배열된다. 구조체(600a, 600b)들의 서로 마주보는 제1 변은 평형선로(110)의 하단에 위치하면서 일정 간격을 두고 서로 떨어진 상태이고, 제2 변은 접지면(120)과 연결된 구성이다.Referring to FIG. 10(a), around the balance line 110 at the center of the substrate 100, structures 600a and 600b having the same shape are arranged symmetrically with each other. The first sides of the structures 600a and 600b facing each other are located at the lower end of the balance line 110 and are separated from each other at regular intervals, and the second sides are connected to the ground plane 120.

도 10(b)의 구조체(700a, 700b)는 대략 깃발 형상을 가진다. 도 10(b)을 보면 제1 구조체(700a)와 제2 구조체(700b)는 평형선로(110)을 중심으로 서로 대칭이며, 또 평형선로(110)의 길이방향을 따라서도 서로 대칭되게 배열된다.The structures 700a and 700b of FIG. 10(b) have a substantially flag shape. Referring to FIG. 10 (b), the first structure 700a and the second structure 700b are symmetrical to each other around the balance line 110, and are also arranged symmetrically along the length direction of the balance line 110. .

도 10(c)는 구조체(800a, 800b)는 사다리꼴 형상의 각 단위 구조체들이 평형선로(110)의 길이방향을 따라 일정 영역이 겹치도록 위치되어, 하나의 구조체처럼 형성된 예이다.10(c) is an example in which the structures 800a and 800b are formed as a single structure in which trapezoidal unit structures are positioned to overlap a certain area along the length direction of the balance line 110.

도 10(d)는 PSL 선로에서 본 발명의 구조체가 배열된 예를 도시한다. 도 10(d)에서 평형선로(110)를 중심으로 하나의 구조체(900a)는 기판(100) 상단에 위치하고, 다른 구조체(900b)는 기판(100) 하단에 위치하며, 서로 대칭된다. 그리고 구조체(900a, 900b)의 제1 변은 서로 떨어지며, 제2 변은 접지면(120)과 연결된다.10(d) shows an example in which the structure of the present invention is arranged in a PSL line. In FIG. 10(d), one structure 900a is located on the upper side of the substrate 100 with respect to the balance line 110, and the other structure 900b is located on the lower side of the substrate 100, and is symmetrical to each other. Also, the first sides of the structures 900a and 900b are separated from each other, and the second sides are connected to the ground plane 120 .

앞에서는 평형선로만 형성된 기판에 구조체를 일정 규칙에 따라 배열한 예시들을 설명하였다. Previously, examples of arranging structures according to a certain rule on a substrate formed of only balanced lines have been described.

그러나 본 발명은 차동선로 및 평형선로가 함께 있는 선로에도 적용할 수 있는 바, 계속해서 도 11을 참고하여 살펴본다.However, since the present invention can be applied to a line having both a differential line and a balanced line, it will be continued with reference to FIG. 11 .

도 11은 차동선로와 평형선로 간의 전이 구조체에 본 발명의 구조체가 적용된 상태를 나타낸 도면이다. 여기서 전이 구조체는 본 출원인이 2021년 10월 18일자로 출원한 10-2021-0138269호(초고속 디지털 신호 전송용 전이구조체 및 이를 포함한 디지털 전송선로)에 개시되어 있다. 전이 구조체는 차동선로에 평형선로를 연결하여 디지털 신호를 초고속으로 전송할 수 있도록 하며, 상기 전이 구조체를 포함하는 평형선로는 그 자체만으로 수십 GHz 이상까지의 주파수 대역을 가지며, 차동신호를 주로 전파하고, 공통신호 및 전자파 간섭(EMI) 억제, 위상복원 등을 가능하게 하는 특징을 가진다. 또한 평형선로는 회로의 상황에 따라 다양한 선로 임피던스를 가질 수 있다.11 is a diagram showing a state in which a structure of the present invention is applied to a transition structure between a differential line and a balance line. Here, the transition structure is disclosed in No. 10-2021-0138269 (transition structure for high-speed digital signal transmission and digital transmission line including the same) filed by the present applicant on October 18, 2021. The transition structure connects a balanced line to a differential line so that a digital signal can be transmitted at an ultra-high speed. It has features that enable common signal and electromagnetic interference (EMI) suppression and phase restoration. In addition, the balanced line may have various line impedances depending on circuit conditions.

그래서 초고속 디지털 신호 전송용 전이구조체만으로도 초광대역으로 공통신호 제거 및 위상 복원의 특성을 제공하며, 공통신호 제거 성능은 수십 GHz 이상까지의 동작 주파수 대역에서 약 5~10 ㏈ 정도일 수 있다. 다시 말하면 상기한 전이 구조체를 포함하는 평형선로 주변에 본 발명의 구조체를 추가로 배치함으로써, 공통신호 제거 성능이 초광대역의 주파수 대역에서 크게 향상될 수 있는 이점을 제공하는 것이다.Therefore, even the transition structure for ultra-high-speed digital signal transmission provides characteristics of common signal cancellation and phase restoration in an ultra-wideband, and common signal rejection performance may be about 5 to 10 dB in an operating frequency band of up to several tens of GHz or more. In other words, by additionally arranging the structure of the present invention around the balance line including the transition structure, the common signal rejection performance can be greatly improved in an ultra-wide frequency band.

도 11의 (a) 내지 (d)를 보면, 차동선로(1000)와 평형선로(2000)가 연결된 구조에서 평형선로(2000)의 주변에 본 발명의 구조체가 배치된다. (a)의 구조체는 산 모양의 구조체가 서로 마주보도록 배치되고, 제1 변은 평형선로의 하단에 위치하면서 서로 떨어진 상태이다. (b)의 구조체는 다른 형상의 전이 구조체에서 평형선로(2000)의 주변에 산 모양의 구조체가 서로 마주보도록 배치되고, 제1 변은 평형선로와 이격된다. (c) 및 (d)는 서로 다른 형상을 가지는 둘 이상의 단위 구조체가 평형선로(2000)의 수직방향을 중심으로 대칭으로 배치되며 나아가 평형선로(2000)의 길이방향을 따라서도 대칭되게 배치되는 형상이다.11(a) to (d), the structure of the present invention is disposed around the balance line 2000 in the structure in which the differential line 1000 and the balance line 2000 are connected. In the structure of (a), the mountain-shaped structures are arranged to face each other, and the first side is located at the lower end of the balance line and is separated from each other. In the structure of (b), mountain-shaped structures are disposed around the balance line 2000 so as to face each other in a transition structure having a different shape, and the first side is spaced apart from the balance line. (c) and (d) are shapes in which two or more unit structures having different shapes are symmetrically arranged around the vertical direction of the balance line 2000 and further symmetrically arranged along the longitudinal direction of the balance line 2000. am.

이처럼 회로기판의 차동선로와 평형선로 간을 최적의 성능으로 연결하는 구조에서 평형선로의 주변에 본 발명의 구조체를 적용할 수 있고, 따라서 공통신호를 더 많이 제거할 수 있어 디지털 신호의 품질을 향상시킬 수 있다.In this way, the structure of the present invention can be applied to the periphery of the balance line in the structure that connects the differential line and the balance line of the circuit board with optimal performance, so that more common signals can be removed and the quality of the digital signal is improved. can make it

도 12는 본 발명의 구조체가 포함된 표면 실장형 디지털 신호품질 향상 구조체를 예시한 도면이다. 도 12의 전송선로 구조는 기존의 일반 디지털 회로 기판에 적용할 수 있게 하는 것이다. 12 is a diagram illustrating a surface-mounted digital signal quality enhancement structure including the structure of the present invention. The structure of the transmission line of FIG. 12 is to be applied to an existing general digital circuit board.

이를 참조하면, 차동선로(1000)가 형성된 제1 기판(1100)과, 비아(via)(1200)를 통해 연결되는 제2 기판(1300)을 포함한다. 제2 기판(1300)은 상기 비아(1200) 구조가 이용되어 디지털 신호 송수신단의 차동선로(1100)에 연결되는 평형선로(2000)가 형성되고, 평형선로(2000)를 중심으로 서로 마주보도록 구조체(200)가 배치된다. Referring to this, a first substrate 1100 on which the differential line 1000 is formed and a second substrate 1300 connected through vias 1200 are included. In the second substrate 1300, the via 1200 structure is used to form a balance line 2000 connected to the differential line 1100 of the digital signal transmission/reception terminal, and face each other with the balance line 2000 as the center. A structure 200 is disposed.

즉 제2 기판(1300)은 평형선로(2000)와 구조체(200)가 함께 모듈 형태로 구성되며, 따라서 일반 디지털 전송선로와도 호환이 가능하다. That is, the second substrate 1300 is composed of the balance line 2000 and the structure 200 together in a module form, and thus is compatible with general digital transmission lines.

제2 기판(1300)에 적용된 구조체는 도 12에 도시한 구조체 이외에 앞서 설명했던 다양한 형상의 구조체들을 모두 적용할 수 있고, 또한 다층기판에서도 구현될 수 있다.As the structure applied to the second substrate 1300, all structures of various shapes described above may be applied in addition to the structure shown in FIG. 12, and may also be implemented on a multilayer substrate.

계속해서 본 발명 구조체에 대한 성능 평가에 대해 살펴본다.Continuing to look at the performance evaluation of the structure of the present invention.

성능 평가는 본 출원인이 출원했던 초고속 디지털 신호 전송용 전이구조체에 본 발명의 구조체를 적용한 경우를 3D EM 시뮬레이션 등을 통해 공통신호 억제 성능 및 위상 복구 성능을 평가하였다. 더 나아가 본 발명의 구조체를 해당 기판을 사용하여 구현하고, 4-포트 네트워크 분석기로 측정하여 시뮬레이션과 유사한 성능을 확인하였다. In the performance evaluation, common signal suppression performance and phase recovery performance were evaluated through 3D EM simulation when the structure of the present invention was applied to the transition structure for high-speed digital signal transmission filed by the present applicant. Furthermore, the structure of the present invention was implemented using the substrate, and performance similar to that of the simulation was confirmed by measuring with a 4-port network analyzer.

도 13은 본 발명의 구조체를 Rogers 4003 8-mil 기판에 적용한 경우의 EM 시뮬레이션 결과를 보인 그래프이다. (a)는 공통신호 억제 레벨을 나타낸 그래프, (b)는 위상 복구 레벨을 나타낸 그래프이다.13 is a graph showing EM simulation results when the structure of the present invention is applied to a Rogers 4003 8-mil substrate. (a) is a graph showing the common signal suppression level, (b) is a graph showing the phase recovery level.

(a)를 보면, 2.4 ㎓부터 40 ㎓ 이상의 주파수 대역에서 7 ㏈ 이상의 공통신호를 차단함을 알 수 있고, 11.4 ㎓부터 40 ㎓ 이상의 주파수 대역에서는 10 ㏈ 이상의 공통신호 차단 특성을 나타낸다. 이 경우 차동신호에 대한 감쇄는 40 ㎓까지 최대 3.1 ㏈, 평균 1.1 ㏈로서 차동신호의 전달 특성이 우수한 것을 확인할 수 있다.Looking at (a), it can be seen that a common signal of 7 dB or more is blocked in a frequency band of 2.4 GHz to 40 GHz or more, and a common signal of 10 dB or more is blocked in a frequency band of 11.4 GHz to 40 GHz or more. In this case, the attenuation of the differential signal is a maximum of 3.1 dB and an average of 1.1 dB up to 40 GHz, confirming that the transmission characteristics of the differential signal are excellent.

(b)의 위상 복구 레벨은 차동선로의 신호선 간에 30 mil의 길이차가 있는 경우로서, 40 ㎓ 이상의 주파수 대역에서 20도 이내로 위상을 복구하는 것을 알 수 있다. It can be seen that the phase recovery level of (b) is a case where there is a difference in length of 30 mil between the signal lines of the differential line, and the phase is restored within 20 degrees in a frequency band of 40 GHz or higher.

도 14는 본 발명의 구조체를 Duroid 5880 10 mil 기판에 적용한 경우의 EM 시뮬레이션 결과를 보인 그래프이다. 14 is a graph showing EM simulation results when the structure of the present invention is applied to a Duroid 5880 10 mil substrate.

(a)를 보면, 2.1 ㎓부터 40 ㎓ 이상의 주파수 대역에서 10 ㏈ 이상의 공통신호를 차단함을 알 수 있고, 9.3 ㎓부터 40 ㎓ 이상의 주파수 대역에서는 15 ㏈ 이상의 공통신호 차단 특성을 나타낸다. 이 경우 차동신호에 대한 감쇄는 40 ㎓까지 최대 3.2 ㏈, 평균 1.6 ㏈로서 차동신호의 전달 특성이 우수한 것을 확인할 수 있다.Looking at (a), it can be seen that a common signal of 10 dB or more is blocked in a frequency band of 2.1 GHz to 40 GHz or more, and a common signal of 15 dB or more is blocked in a frequency band of 9.3 GHz to 40 GHz or more. In this case, the attenuation of the differential signal is a maximum of 3.2 dB and an average of 1.6 dB up to 40 GHz, confirming that the transfer characteristics of the differential signal are excellent.

(b)의 위상 복구 레벨은 차동선로의 신호선 간에 60 mil의 길이차가 있는 경우로서, 40 ㎓ 이상의 주파수 대역에서 20도 이내로 위상을 복구하는 것을 알 수 있다. It can be seen that the phase recovery level of (b) is a case where there is a 60 mil length difference between the signal lines of the differential line, and the phase is restored within 20 degrees in a frequency band of 40 GHz or higher.

이와 같이 평형선로 주변에 본 발명의 구조체를 적용할 경우 초광대역으로 공통신호의 차단 및 자체 위상 복원이 가능하고, 따라서 디지털 신호의 품질을 개선함은 물론 차세대 초고속 디지털 신호의 전송이 가능하게 됨을 알 수 있다.In this way, when the structure of the present invention is applied around the balanced line, it is possible to block the common signal and restore its own phase in an ultra-wide band, thereby improving the quality of the digital signal and enabling transmission of the next generation ultra-high-speed digital signal. can

그리고 일반적인 FR4 기판에서도 본 발명의 구조체를 적용할 경우 기판의 구성섬유 짜임구조에 영향을 받지 않고 차동선로의 길이 차이에 의해 발생되는 위상차를 복구할 수 있기 때문에, 저렴한 PCB 공정으로 기존보다 향상된 초고속 디지털 신호 전송이 가능하다.In addition, when the structure of the present invention is applied to a general FR4 board, it is possible to recover the phase difference caused by the difference in length of the differential line without being affected by the weave structure of the constituent fibers of the board, so that a low-cost PCB process can achieve high-speed digital signal transmission is possible.

또한, 차동선로 기반의 디지털 회로기판에 적용할 경우 디지털 신호의 품질을 개선할 수 있다.In addition, when applied to a digital circuit board based on a differential line, the quality of a digital signal can be improved.

또한, 차동선로에 평형선로를 연결하는 전이 구조체에 본 발명 구조체를 적용하면 40 GHz 이상의 주파수 대역에서 고품질의 초고속 디지털 신호전송이 가능하다.In addition, if the structure of the present invention is applied to a transition structure connecting a balanced line to a differential line, high-quality, high-speed digital signal transmission is possible in a frequency band of 40 GHz or higher.

이상과 같이 본 발명의 도시된 실시 예를 참고하여 설명하고 있으나, 이는 예시적인 것들에 불과하며, 본 발명이 속하는 기술 분야의 통상의 지식을 가진 자라면 본 발명의 요지 및 범위에 벗어나지 않으면서도 다양한 변형, 변경 및 균등한 타 실시 예들이 가능하다는 것을 명백하게 알 수 있을 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 청구범위의 기술적인 사상에 의해 정해져야 할 것이다.Although the description has been made with reference to the illustrated embodiments of the present invention as described above, these are merely examples, and those skilled in the art to which the present invention belongs can variously It will be apparent that other embodiments that are variations, modifications and equivalents are possible. Therefore, the true technical protection scope of the present invention should be determined by the technical spirit of the appended claims.

100: 기판
110: 평형선로
120: 접지면
200, 300, 400, 500: 본 발명 구조체
100: substrate
110: balanced line
120: ground plane
200, 300, 400, 500: structure of the present invention

Claims (17)

기판 상에 형성된 제1형 평형선로(CPS: Coplanar stripline) 또는 제2형 평형선로(PSL: Parallel stripline)를 중심으로 평형선로 길이방향 기준 좌우로 서로 마주보게 배치되어 디지털 신호의 차동신호 성분에는 최소의 영향을 주면서 공통신호 성분은 제거하고 왜곡된 위상은 복원하는 구조체이고,
상기 구조체는,
서로 동일하거나 다른 형상인 제1 단위 구조체 및 제2 단위 구조체를 포함하며,
어느 하나의 단위 구조체는,
상기 평형선로와 가까우며 직선 또는 곡선의 형상을 갖는 제1 변;
상기 제1 변과 마주보는 제2 변; 그리고
상기 제1 변과 제2 변을 연결하는 좌우 변을 포함하며,
상기 제1 변의 폭은 상기 제2 변의 폭보다 작거나 동일하며,
상기 좌우 변은 선형적 또는 비선형적인 경사를 가지면서 상기 제1 변에서 상기 제2 변으로의 폭은 연속적으로 변화하거나 불연속적으로 변화하도록 구성되는 것을 특징으로 하는, 초고속 디지털 신호품질 향상 구조체.
The differential signal component of the digital signal is It is a structure that removes common signal components and restores the distorted phase while affecting
The structure is
Including a first unit structure and a second unit structure having the same or different shapes,
Any one unit structure,
a first side close to the balance line and having a straight or curved shape;
a second side facing the first side; and
Including left and right sides connecting the first side and the second side,
The width of the first side is smaller than or equal to the width of the second side,
The left and right sides have a linear or non-linear slope and the width from the first side to the second side is configured to continuously change or discontinuously change, ultra-high-speed digital signal quality enhancement structure.
제 1 항에 있어서,
상기 구조체는 전체가 도체로 구성되는, 초고속 디지털 신호품질 향상 구조체.
According to claim 1,
The structure is entirely composed of a conductor, ultra-high-speed digital signal quality enhancement structure.
제 1 항에 있어서,
상기 구조체는 내부 도체의 일부분이 제거된 상태로 구성되는, 초고속 디지털 신호품질 향상 구조체.
According to claim 1,
The structure is composed of a state in which a portion of the inner conductor is removed, ultra-high-speed digital signal quality enhancement structure.
제 1 항에 있어서,
상기 제1 단위 구조체와 상기 제2 단위 구조체의 각 제1 변은 소정 간격 이격되게 배치되는, 초고속 디지털 신호품질 향상 구조체.
According to claim 1,
Wherein each first side of the first unit structure and the second unit structure are spaced apart from each other by a predetermined interval, ultra-high-speed digital signal quality enhancement structure.
제 1 항에 있어서,
상기 제1 단위 구조체 및 제2 단위 구조체의 제2 변은 상기 기판에 형성된 접지면과 연결되거나 이격되는, 초고속 디지털 신호품질 향상 구조체.
According to claim 1,
Second sides of the first unit structure and the second unit structure are connected to or spaced apart from the ground plane formed on the substrate, high-speed digital signal quality improvement structure.
제 1 항에 있어서,
상기 구조체는 상기 평형선로의 길이 방향을 따라 적어도 하나 이상 배열되며,
상기 배열되는 구조체는 형상이 동일한 구조체 또는 다른 형상의 구조체인, 초고속 디지털 신호품질 향상 구조체.
According to claim 1,
At least one structure is arranged along the length direction of the balance line,
The arrayed structure is a structure having the same shape or a structure having a different shape, ultra-high-speed digital signal quality improvement structure.
제 1 항에 있어서,
상기 평형선로의 길이 방향을 따라 구조체는 주기적 또는 비주기적으로 배열되는, 초고속 디지털 신호품질 향상 구조체.
According to claim 1,
Structures are arranged periodically or aperiodically along the length of the balance line, high-speed digital signal quality enhancement structure.
차동선로에 평형선로를 연결하는 전이 구조체가 포함된 구조에서, 디지털 신호의 차동신호 성분에는 최소의 영향을 주면서 공통신호 성분은 제거하고 왜곡된 위상은 복원하도록 상기 평형선로를 중심으로 평형선로 길이방향 기준 좌우로 서로 마주보게 배치되는 구조체이고,
상기 구조체는,
서로 동일하거나 다른 형상인 제1 단위 구조체 및 제2 단위 구조체를 포함하며,
어느 하나의 단위 구조체는,
상기 평형선로와 가까우며 직선 또는 곡선의 형상을 갖는 제1 변;
상기 제1 변과 마주보는 제2 변; 그리고
상기 제1 변과 제2 변을 연결하는 좌우 변을 포함하며,
상기 제1 변의 폭은 상기 제2 변의 폭보다 작거나 동일하며, 상기 좌우 변은 선형적 또는 비선형적인 경사를 가지면서 상기 제1 변에서 상기 제2 변으로의 폭은 연속적으로 변화하거나 불연속적으로 변화하도록 구성되는 것을 특징으로 하는, 초고속 디지털 신호품질 향상 구조체.
In a structure including a transition structure connecting a balanced line to a differential line, the common signal component is removed while the differential signal component of the digital signal is minimally affected and the distorted phase is restored in the longitudinal direction of the balance line centered on the balance line. It is a structure arranged to face each other on the left and right of the reference,
The structure is
Including a first unit structure and a second unit structure having the same or different shapes,
Any one unit structure,
a first side close to the balance line and having a straight or curved shape;
a second side facing the first side; and
Including left and right sides connecting the first side and the second side,
The width of the first side is smaller than or equal to the width of the second side, and the left and right sides have a linear or non-linear slope, and the width from the first side to the second side continuously changes or discontinuously. Characterized in that configured to change, ultra-high-speed digital signal quality enhancement structure.
제 8 항에 있어서,
상기 구조체는 전체가 도체로 구성되거나, 내부 도체의 일부분이 제거된 상태로 구성되는, 초고속 디지털 신호품질 향상 구조체.
According to claim 8,
The structure is composed entirely of conductors, or is composed of a state in which a portion of the inner conductor is removed, ultra-high-speed digital signal quality enhancement structure.
제 8 항에 있어서,
상기 제1 단위 구조체와 상기 제2 단위 구조체의 각 제1 변은 소정 간격 이격되게 배치되는, 초고속 디지털 신호품질 향상 구조체.
According to claim 8,
Wherein each first side of the first unit structure and the second unit structure are spaced apart from each other by a predetermined interval, ultra-high-speed digital signal quality enhancement structure.
제 8 항에 있어서,
상기 제1 단위 구조체 및 제2 단위 구조체의 제2 변은 기판에 형성된 접지면과 연결되거나 이격되는, 초고속 디지털 신호품질 향상 구조체.
According to claim 8,
Second sides of the first unit structure and the second unit structure are connected to or spaced apart from a ground plane formed on a substrate, high-speed digital signal quality improvement structure.
제 8 항에 있어서,
상기 구조체는 상기 평형선로의 길이 방향을 따라 적어도 하나 이상 배열되며,
상기 배열되는 구조체는 형상이 동일한 구조체 또는 다른 형상의 구조체일 수 있고,
상기 평형선로의 길이 방향을 따라 주기적 또는 비주기적으로 배열되는, 초고속 디지털 신호품질 향상 구조체.
According to claim 8,
At least one structure is arranged along the length direction of the balance line,
The arrayed structures may be structures having the same shape or structures having different shapes,
An ultra-high-speed digital signal quality enhancement structure arranged periodically or aperiodically along the length direction of the balance line.
차동선로가 구비된 제1 기판;
평형선로가 구비된 제2 기판을 포함하고,
상기 제2 기판에는 상기 평형선로를 중심으로 평형선로 길이방향 기준 좌우로 서로 마주보게 구조체가 배치되며,
상기 구조체는,
서로 동일하거나, 다른 형상인 제1 단위 구조체 및 제2 단위 구조체를 포함하며,
어느 하나의 단위 구조체는,
상기 평형선로와 가까우며 직선 또는 곡선의 형상을 갖는 제1 변;
상기 제1 변과 마주보는 제2 변; 그리고
상기 제1 변과 제2 변을 연결하는 좌우 변을 포함하며,
상기 제1 변의 폭은 상기 제2 변의 폭보다 작거나 동일하며, 상기 좌우 변은 선형적 또는 비선형적인 경사를 가지면서 상기 제1 변에서 상기 제2 변으로의 폭은 연속적으로 변화하거나 불연속적으로 변화하도록 구성되는 것을 특징으로 하는, 표면 실장형 초고속 디지털 신호품질 향상 구조체.
A first substrate provided with a differential line;
Including a second substrate equipped with a balance line,
On the second substrate, structures are disposed to face each other on the left and right in the longitudinal direction of the balance line with the balance line as the center,
The structure is
Including a first unit structure and a second unit structure having the same or different shapes,
Any one unit structure,
a first side close to the balance line and having a straight or curved shape;
a second side facing the first side; and
Including left and right sides connecting the first side and the second side,
The width of the first side is smaller than or equal to the width of the second side, and the left and right sides have a linear or non-linear slope, and the width from the first side to the second side continuously changes or discontinuously. Characterized in that it is configured to change, surface-mounted ultra-high-speed digital signal quality enhancement structure.
제 13 항에 있어서,
상기 구조체는 전체가 도체로 구성되거나, 내부 도체의 일부분이 제거된 상태로 구성되는, 표면 실장형 초고속 디지털 신호품질 향상 구조체.
According to claim 13,
The structure is entirely composed of a conductor, or a surface-mounted ultra-high-speed digital signal quality enhancement structure configured in a state in which a portion of the inner conductor is removed.
제 13 항에 있어서,
상기 제1 단위 구조체와 상기 제2 단위 구조체의 각 제1 변은 소정 간격 이격되게 배치되는, 표면 실장형 초고속 디지털 신호품질 향상 구조체.
According to claim 13,
Wherein each first side of the first unit structure and the second unit structure are spaced apart from each other by a predetermined distance, the surface-mounted ultra-high-speed digital signal quality enhancement structure.
제 13 항에 있어서,
상기 제1 단위 구조체 및 제2 단위 구조체의 제2 변은 상기 기판에 형성된 접지면과 연결되거나 이격되는, 표면 실장형 초고속 디지털 신호품질 향상 구조체.
According to claim 13,
Second sides of the first unit structure and the second unit structure are connected to or separated from a ground plane formed on the substrate, surface-mounted ultra-high-speed digital signal quality enhancement structure.
제 13 항에 있어서,
상기 구조체는 상기 평형선로의 길이 방향을 따라 적어도 하나 이상 배열되며,
상기 배열되는 구조체는 형상이 동일한 구조체 또는 다른 형상의 구조체일 수 있고,
상기 평형선로의 길이 방향을 따라 주기적 또는 비주기적으로 배열되는, 표면 실장형 초고속 디지털 신호품질 향상 구조체.
According to claim 13,
At least one structure is arranged along the length direction of the balance line,
The arrayed structures may be structures having the same shape or structures having different shapes,
A surface-mounted ultra-high-speed digital signal quality enhancement structure arranged periodically or aperiodically along the length direction of the balance line.
KR1020230043627A 2023-04-03 2023-04-03 Digital signal integrity improving structures through common-signal rejection and phase recovery for super-high speed digital signal transmission KR102573101B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020230043627A KR102573101B1 (en) 2023-04-03 2023-04-03 Digital signal integrity improving structures through common-signal rejection and phase recovery for super-high speed digital signal transmission

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020230043627A KR102573101B1 (en) 2023-04-03 2023-04-03 Digital signal integrity improving structures through common-signal rejection and phase recovery for super-high speed digital signal transmission

Publications (1)

Publication Number Publication Date
KR102573101B1 true KR102573101B1 (en) 2023-08-31

Family

ID=87847330

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020230043627A KR102573101B1 (en) 2023-04-03 2023-04-03 Digital signal integrity improving structures through common-signal rejection and phase recovery for super-high speed digital signal transmission

Country Status (1)

Country Link
KR (1) KR102573101B1 (en)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050019211A (en) * 2003-08-18 2005-03-03 한국전자통신연구원 Distributed Analog phase shifter using etched ferroelectric thin film and method for manufacturing the same
KR20050034275A (en) * 2003-10-09 2005-04-14 (주)알에프트론 Variable microwave phase shift filter using micro-strip line
JP2005123894A (en) * 2003-10-16 2005-05-12 Matsushita Electric Works Ltd High frequency multichip module board
KR100771529B1 (en) 2007-05-30 2007-10-30 이엠와이즈 통신(주) Ultra-wideband balun and application module thereof
KR20120009399A (en) * 2010-07-20 2012-02-01 레이티언 캄파니 Broadband balun
KR101157825B1 (en) 2009-11-06 2012-06-22 이엠와이즈 통신(주) Ultra-wideband transition structure for surface mountable components and application module thereof

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050019211A (en) * 2003-08-18 2005-03-03 한국전자통신연구원 Distributed Analog phase shifter using etched ferroelectric thin film and method for manufacturing the same
KR20050034275A (en) * 2003-10-09 2005-04-14 (주)알에프트론 Variable microwave phase shift filter using micro-strip line
JP2005123894A (en) * 2003-10-16 2005-05-12 Matsushita Electric Works Ltd High frequency multichip module board
KR100771529B1 (en) 2007-05-30 2007-10-30 이엠와이즈 통신(주) Ultra-wideband balun and application module thereof
KR101157825B1 (en) 2009-11-06 2012-06-22 이엠와이즈 통신(주) Ultra-wideband transition structure for surface mountable components and application module thereof
KR20120009399A (en) * 2010-07-20 2012-02-01 레이티언 캄파니 Broadband balun

Similar Documents

Publication Publication Date Title
US8357013B2 (en) Reducing far-end crosstalk in electrical connectors
US8764460B2 (en) Electrical connector with grounding bar
EP3297101B1 (en) Electrical connector having a circuit board with broadside-coupling regions
JP5624103B2 (en) Plug / jack system with a PCB in a lattice network
US8436691B2 (en) Signal transmission apparatus
US9660386B2 (en) High frequency RJ45 plug with non-continuous ground planes for cross talk control
US11450951B2 (en) Filtering, power-dividing and phase-shifting integrated antenna array feed network
US20150359084A1 (en) Printed wiring board, electronic device, and wiring connection method
US20160006180A1 (en) Communication Connector with Crosstalk Compensation
KR102573101B1 (en) Digital signal integrity improving structures through common-signal rejection and phase recovery for super-high speed digital signal transmission
Aihara et al. Minimizing differential crosstalk of vias for high-speed data transmission
KR101312723B1 (en) High directional coupler for mobile communication
US9640914B2 (en) Connectors and systems having improved crosstalk performance
CN113453415B (en) Signal transmission circuit and printed circuit board
CN108183295B (en) Double-passband filter based on commensurability transmission circuit network
KR102174480B1 (en) Asymmetric coupling line capable of reducing the noise of a bent line and method of forming the same
CN104619112A (en) Multi-circuit-layer circuit board
US20110068883A1 (en) Microstrip filter
JP4174437B2 (en) Connectors and printed circuit boards
CN110224208B (en) Differential filter microstrip line structure capable of suppressing common mode signal
KR102677048B1 (en) Flexible printed circuit board
AU2012265604B2 (en) Plug/jack system having PCB with lattice network
US20080094151A1 (en) Equalization Network For Balanced Cabling
KR102677047B1 (en) Flexible printed circuit board
CN114286495A (en) Circuit board

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant