KR102571809B1 - 전자기 과도 상태 시뮬레이션 방법 및 기록 매체 - Google Patents

전자기 과도 상태 시뮬레이션 방법 및 기록 매체 Download PDF

Info

Publication number
KR102571809B1
KR102571809B1 KR1020210102188A KR20210102188A KR102571809B1 KR 102571809 B1 KR102571809 B1 KR 102571809B1 KR 1020210102188 A KR1020210102188 A KR 1020210102188A KR 20210102188 A KR20210102188 A KR 20210102188A KR 102571809 B1 KR102571809 B1 KR 102571809B1
Authority
KR
South Korea
Prior art keywords
time point
switching
response
inductor
switching circuit
Prior art date
Application number
KR1020210102188A
Other languages
English (en)
Other versions
KR20230020282A (ko
Inventor
허견
나종서
김희진
Original Assignee
연세대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 연세대학교 산학협력단 filed Critical 연세대학교 산학협력단
Priority to KR1020210102188A priority Critical patent/KR102571809B1/ko
Publication of KR20230020282A publication Critical patent/KR20230020282A/ko
Application granted granted Critical
Publication of KR102571809B1 publication Critical patent/KR102571809B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2111/00—Details relating to CAD techniques
    • G06F2111/10—Numerical modelling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/02—Reliability analysis or reliability optimisation; Failure analysis, e.g. worst case scenario performance, failure mode and effects analysis [FMEA]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)

Abstract

본 실시예의 스위칭 회로의 시뮬레이션 방법은: (a) 스위칭이 발생하지 않을 때 제1 시점 및 제2 시점에서의 응답을 연산하는 단계와, (b) 스위칭 시점에서의 응답을 연산하는 단계와, (c) 스위칭 시점에서 반 스텝 이후의 응답을 연산하는 단계 및 (d) 스위칭이 발생한 후 제2 시점에서의 응답을 연산하는 단계를 포함하며, 스위칭 시점에서 스위칭 회로는 후향 오일러(backward Euler) 방식으로 모델된다.

Description

전자기 과도 상태 시뮬레이션 방법 및 기록 매체{ELECTROMAGNETIC TRANSIENT SIMULATION METHOD AND RECORD MEDIUM}
본 기술은 전자기 과도 상태 시뮬레이션 방법 및 기록 매체와 관련된다.
전자기 과도 상태 시뮬레이션 방법은 시뮬레이션 대상인 회로와 회로에 연결된 전원을 수학적으로 모델링하여 이루어진다. 회로는 저항과 미소한 시간 동안 전류를 일정한 값으로 유지하는 성질을 가지는 소자인 인덕터와, 미소한 시간 동안 전압을 일정한 값으로 유지하는 성질을 가지는 소자인 커패시터 및 도통 혹은 차단되어 전류와 전압의 관계를 변화시키는 스위치를 포함한다. 스위치는 도통과 차단되었을 때 회로의 구성이 변화하며, 그에 따라 회로에 상응하는 수학적 모델이 변화한다. 스위칭 전후의 회로를 나타내는 수학적 모델의 통일성을 유지하기 위하여 차단 상태의 스위치는 큰 값의 저항으로, 도통 상태의 스위치는 작은 값의 저항으로, 모델링한다.
그러나, 과도 상태 시뮬레이션은 시뮬레이션 대상 시간 구간을 작은 시간 간격으로 분할하고, 각 시점의 전원의 값, 인덕터나 커패시터 등의 전류값 및 스위치의 상태를 파악하여 수행되나, 스위칭이 일어나는 시점은 분할된 시간 간격내에 포함되는 것이 일반적이고, 그에 따라 보간(interpolate) 및/또는 외삽(extrapolate)이 수행되어 전기적 특성을 연산한다.
이러한 특성으로부터 실제로는 전류가 흐르지 않음에도 불구하고 전류가 흐르는 것으로 연산되거나, 그와 반대의 경우가 발생하는 등의 오차가 발생할 수 있다.
본 기술로 해결하고자 하는 과제 중 하나는 상기한 종래 기술의 난점을 해소하기 위한 것이다. 즉, 인덕터, 커패시터 및 스위치를 포함하는 회로의 과도 상태를 보다 정확하게 시뮬레이션 할 수 있는 방법을 제공하는 것이 본 기술로 해결하고 자 하는 과제 중 하나이다.
본 실시예의 스위칭 회로의 시뮬레이션 방법은: (a) 스위칭이 발생하지 않을 때 제1 시점 및 제2 시점에서의 응답을 연산하는 단계와, (b) 스위칭 시점에서의 응답을 연산하는 단계와, (c) 스위칭 회로를 후향 오일러(backward Euler) 방식으로 모델하여 스위칭 시점에서 반 스텝 이후의 응답을 연산하는 단계 및 (d) 스위칭이 발생한 후 제2 시점에서의 응답을 연산하는 단계를 포함한다.
본 실시예의 일 측면에 의하면, 스위칭 시점은 제1 시점과 제2 시점 사이에 위치하고, (b) 단계는, 스위칭이 발생하지 않을 때 제1 시점 및 제2 시점에서의 응답을 보간(interpolate)하여 수행한다.
본 실시예의 일 측면에 의하면, (c) 단계는, 스위칭 시점에서 1.5 스텝 이후의 응답을 더 연산한다.
본 실시예의 일 측면에 의하면, (d) 단계는, 스위칭 시점에서 1.5 스텝 이후의 응답과 스위칭 시점에서 반 스텝 이후의 응답으로부터 외삽하거나 보간하여 수행한다.
본 실시예의 일 측면에 의하면, 후향 오일러 방식으로 모델된 스위칭 회로는, 인덕터 및 커패시터 중 어느 하나 이상을 포함하고, 인덕터 및 커패시터 중 어느 하나 이상을 흐르는 전류는 현재 시점의 전원에 의한 성분과 히스토리 성분의 선형 합으로 표시된다.
본 실시예의 일 측면에 의하면, 인덕터를 흐르는 전류의 현재 시점의 전원에 의한 성분은, 수학식 으로 표시되며, Reff는 수학식 로 표시된다. (vL: 인덕터 양단의 전압, Reff: 인덕터의 유효 임피던스, Δt: 한 스텝, L: 인덕턴스)
본 실시예의 일 측면에 의하면, 커패시터를 흐르는 전류의 현재 시점의 전원에 의한 성분은, 수학식 으로 표시되며, Reff는 수학식 로 표시된다. (vC: 커패시터 양단의 전압, Reff: 커패시터의 유효 임피던스, Δt: 한 스텝, C: 커패시턴스)
본 실시예의 일 측면에 의하면, 인덕터를 흐르는 전류의 히스토리 성분은, 스위칭 직전의 전류 성분과 동일하다. (vL: 인덕터 양단의 전압, Reff: 인덕터의 유효 임피던스, Δt: 한 스텝, L: 인덕턴스)
본 실시예는 연산 장치에서 스위칭 회로의 시뮬레이션 방법이 수행되도록 기록된 저장 매체로, 방법은: (a) 스위칭이 발생하지 않을 때 제1 시점 및 제2 시점에서의 응답을 연산하는 단계와, (b) 스위칭 시점에서의 응답을 연산하는 단계와, (c) 스위칭 시점에서 반 스텝 이후의 응답을 연산하는 단계 및 (d) 스위칭이 발생한 후 제2 시점에서의 응답을 연산하는 단계를 포함하며, (c) 단계에서 스위칭 회로는 후향 오일러(backward Euler) 방식으로 모델된다.
본 실시예에 의하면 종래 기술에 비하여 정확한 연산 결과를 얻을 수 있다는 장점이 제공된다.
도 1은 본 실시예에 의한 시뮬레이션 방법의 각 단계를 개요적으로 표시한 순서도이다.
도 2는 본 실시예에 의한 비일시적 판독 가능 매체에 저장된 위칭 회로의 시뮬레이션 방법이 수행되는 시뮬레이션 장치(100)의 개요를 도시한 블록도이다.
도 3(a)는 이력을 가지는 인덕터를 등가의 전류원과 실효 저항(RL,eff)으로 나타낸 등가 회로도이고, 도 3(b)는 이력을 가지는 커패시터를 등가의 전류원과 실효 저항(RC,eff)으로 나타낸 등가 회로도이다.
도 4는 제1 시점과 제2 시점에서의 응답을 연산하는 과정을 예시한 도면이다.
도 5는 스위칭 시점에서의 응답을 연산하는 과정을 예시한 도면이다.
도 6은 스위칭 시점(tz)에서 반 스텝 이후의 응답을 연산하는 과정을 예시한 도면이다.
도 7은 스위칭 시점(tz)에서 1.5 스텝 이후 시점(tz +(3Δt/2))에서의 응답을 구하는 과정을 예시한 도면이다.
도 8은 제2 시점(t)에서의 응답을 연산하는 과정을 설명하는 도면이다.
도 9로 예시된 경우와 같이 스위칭 시점(tz)에서 반 스텝 이후 시점(tz +(Δt/2))에서의 응답과 스위칭 시점(tz)에서 1.5 스텝 이후 시점(tz +(3Δt/2))에서의 응답을 외삽(extrapolate)하여 제2 시점(t)에서의 응답을 연산하는 과정을 설명한 도면이다.
도 10은 시뮬레이션 대상회로이다.
도 11(a) 및 도 11(b)는 종래 기술에 따라 시간에 대한 인덕터 양단의 전압 변화의 모의 실험 결과를 예시한 도면이고, 도 11(c) 및 도 11(d)는 본 실시예에 따라 시간에 대한 인덕터 양단의 전압 변화의 모의 실험 결과를 예시한 도면이다.
도 12(a) 및 도 12(b)는 종래 기술에 따라 시간에 대한 인덕터 전류의 모의 실험 결과를 예시한 도면이고, 도 12(c) 및 도 12(d)는 본 실시예에 따라 시간에 대한 인덕터 전류의 모의 실험 결과를 예시한 도면이다.
도 13은 본 실시예와 종래 기술의 연산 시간을 비교한 결과를 도시한 도면이다.
이하에서는 첨부된 도면들을 참조하여 본 실시예를 설명한다. 도 1은 본 실시예에 의한 시뮬레이션 방법의 각 단계를 개요적으로 표시한 순서도이다. 도 1을 참조하면, 본 실시예에 의한 스위칭 회로의 시뮬레이션 방법은 (a) 스위칭이 발생하지 않을 때 제1 시점 및 제2 시점에서의 응답을 연산하는 단계(S100)와, (b) 스위칭 시점에서의 응답을 연산하는 단계(S200)와, (c) 상기 스위칭 시점에서 반 스텝 이후의 응답을 연산하는 단계(S300) 및 (d) 상기 스위칭이 발생한 후 상기 제2 시점에서의 응답을 연산하는 단계(S400)를 포함하며, 상기 스위칭 시점에서 스위칭 회로는 후향 오일러(backward Euler) 방식으로 모델된다.
또한, 본 실시예에 의한 또한, 스위칭 회로의 시뮬레이션 방법은 컴퓨터 등의 연산 장치에서 실행될 수 있는 실행 가능한 알고리즘을 포함하는 프로그램(또는 어플리케이션)으로 구현될 수 있다. 상기 프로그램은 비일시적 판독 가능 매체(non-transitory computer readable medium)에 저장되어 제공될 수 있다.
비일시적 판독 가능 매체란 레지스터, 캐쉬, 메모리 등과 같이 짧은 순간 동안 데이터를 저장하는 매체가 아니라 반영구적으로 데이터를 저장하며, 기기에 의해 판독(reading)이 가능한 매체를 의미한다. 구체적으로는, 상술한 다양한 어플리케이션 또는 프로그램들은 CD, DVD, 하드 디스크, 블루레이 디스크, 플래쉬 드라이브, 메모리카드, ROM 등과 같은 비일시적 판독 가능 매체에 저장되어 제공될 수 있다.
도 2는 본 실시예에 의한 비일시적 판독 가능 매체에 저장된 스위칭 회로의 시뮬레이션 방법이 수행되는 시뮬레이션 장치(100)의 개요를 도시한 블록도이다. 도 2를 참조하면, 본 실시예에 따른 시뮬레이션 장치(100)는 입력부(110), 출력부(120), 프로세서(130), 메모리(140) 및 데이터베이스(150)를 포함한다. 도 2의 시뮬레이션 장치(100)는 일 실시예에 따른 것으로서, 도 2에 도시된 모든 블록이 필수 구성요소는 아니며, 다른 실시예에서 시뮬레이션 장치(100)에 포함된 일부 블록이 추가, 변경 또는 삭제될 수 있다.
시뮬레이션 장치(100)는 스위칭이 발생하지 않을 때 제1 시점 및 제2 시점에서의 응답을 연산하는 단계(S100), 스위칭 시점에서의 응답을 연산하는 단계(S200), 스위칭 시점에서 반 스텝 이후의 응답을 연산하는 단계(S300) 및 스위칭이 발생한 후 상기 제2 시점에서의 응답을 연산하는 단계(S400) 단계 등을 수행한다.
입력부(110)는 시뮬레이션을 위한 데이터를 입력받거나 획득하는 수단을 의미한다. 입력부(110)는 프로세서(130)와 연동하여 다양한 형태의 신호 또는 데이터를 입력받거나, 외부 장치와 연동하여 직접 데이터를 획득하여 프로세서(130)로 전달할 수도 있다. 입력부(110)는 로그정보(log), 다양한 조건정보 또는 제어신호 등을 입력하거나 입력 받기 위한 장치 또는 서버일 수 있으나 반드시 이에 한정되는 것은 아니다.
출력부(120)는 프로세서(130)와 연동하여 연산된 시뮬레이션 결과 등을 표시할 수 있다. 출력부(120)는 소정의 정보를 출력하기 위하여 시뮬레이션 장치(100)에 구비된 디스플레이(미도시), 스피커 등을 통해 다양한 정보를 표시하는 것이 바람직하나 반드시 이에 한정되는 것은 아니다.
프로세서(130)는 메모리(140) 및/또는 데이터베이스(150)에 포함된 적어도 하나의 명령어 또는 프로그램을 실행시키는 기능을 수행한다. 본 실시예에 따른 프로세서(130)는 입력부(110) 또는 데이터베이스(150)로부터 획득한 데이터를 기반으로 각 단계를 수행하기 위한 데이터를 연산하고, 시뮬레이션을 수행한다.
메모리(140)는 프로세서(130)에 의해 실행 가능한 적어도 하나의 명령어 또는 프로그램을 포함한다. 메모리(140)는 시뮬레이션 방법의 각 단계 처리를 수행하기 위한 명령어 또는 프로그램을 포함할 수 있다. 메모리(140)는 각 단계에서 수행된 결과, 중간값 등의 연관된 값들을 저장할 수 있다.
데이터베이스(150)는 데이터베이스 관리 프로그램(DBMS)을 이용하여 컴퓨터 시스템의 저장공간(하드디스크 또는 메모리)에 구현된 일반적인 데이터구조를 의미한다. 데이터베이스(150)는 데이터의 검색(추출), 삭제, 편집, 추가 등을 자유롭게 행할 수 있는 데이터 저장형태로, 오라클(Oracle), 인포믹스(Infomix), 사이베이스(Sybase), DB2와 같은 관계형 데이타베이스 관리 시스템(RDBMS)이나, 겜스톤(Gemston), 오리온(Orion), O2 등과 같은 객체 지향 데이타베이스 관리 시스템(OODBMS) 및 엑셀론(Excelon), 타미노(Tamino), 세카이주(Sekaiju) 등의 XML 전용 데이터베이스(XML Native Database)를 이용하여 본 발명의 일 실시예의 목적에 맞게 구현될 수 있고, 자신의 기능을 달성하기 위하여 적당한 필드(Field) 또는 엘리먼트들을 가지고 있다. 메모리(140) 및/또는 데이터베이스(150)는 랜덤하게 형성된 고장들에 대하여 도출된 수리 솔루션들 및/또는 수리 솔루션들의 특징 벡터들을 저장할 수 있다.
본 실시예에 따른 데이터베이스(150)는 시뮬레이션 정보, 시뮬레이션 실패 로그정보, 시뮬레이션 조건 정보 등을 저장하고, 저장된 데이터를 제공할 수 있다. 한편, 데이터베이스(150)는 시뮬레이션 장치(100) 내에 구현되는 것으로 기재하고 있으나 반드시 이에 한정되는 것은 아니며, 별도의 데이터 저장장치로 구현될 수도 있다.
또한 데이터베이스(150)는 본 실시예에 의한 비일시적 판독 가능 매체에 시뮬레이션 방법과 관련된 데이터를 시뮬레이션 장치(100) 등의 연산 장치에서 수행되도록 변환하여 저장할 수 있다.
이하에서는 본 실시예에 의한 시뮬레이션 방법을 설명한다. 전자기 과도(Electromagnetic Transient) 상태 시뮬레이션은 시뮬레이션 대상 회로의 구성에 상응하는 수학적 모델을 설정하고, 설정된 수학적 모델을 이용하여 시뮬레이션을 수행한다.
일반적으로 회로는 전류원(current source), 전압원(voltage source)등의 전원과, 전기 저항(resistor), 인덕터(inductor), 커패시터(capacitor) 및 스위치(switch)등의 소자를 포함할 수 있다.
이들 소자들 중에서 전기 저항은 현재 전원에서 제공된 자극(stimulus)에 의하여 현재의 전류 및 전압의 상태가 변화하는 소자이다. 그러나, 인덕터와 커패시터는 전원이 이전 시점에 제공한 자극의 에너지를 저장하고, 저장된 에너지는 소자의 현재 시점 전류 및 전압에 영향을 미친다. 이러한 점에서 인덕터와 커패시터는 저항과는 달리 이력(history)이 현재의 전류 및/또는 전압에 영향을 미치는 소자이다.
회로의 시뮬레이션 수행시 아래의 수학식 1로 표시된 것과 같이 회로를 나타내는 수학적 모델은 회로를 상응하는 컨덕턴스 행렬(G))로 나타내고 소자의 이력을 상응하는 전류원으로 나타낸다. 또한, 컨덕턴스 행렬과 전류원 정보를 바탕으로 회로 내 각 노드의 전압을 계산한다.
[수학식 1]
도 3(a)는 이력을 가지는 인덕터를 등가의 전류원과 실효 저항(RL,eff)으로 나타낸 등가 회로도이고, 도 3(b)는 이력을 가지는 커패시터를 등가의 전류원과 실효 저항(RC,eff)으로 나타낸 등가 회로도이다. 도 3(a)를 참조하면, 인덕터와 커패시터의 전류 전압관계는 저항과 달리 미분방정식으로 표현되며, 이력 성분을 가지므로 컨덕턴스 행렬에 바로 적용할 수가 없다.
수학식 2의 ①식은 인덕터의 전류-전압 관계 미분방정식을 이산 시간 영역(discrete time domain)에서의 수식으로 나타낸 식이고, 수학식 2의 ②식은 커패시터의 전류-전압 관계 미분방정식을 이산 시간 영역에서의 수식으로 나타낸 식이다. 수학식 2의 ①식, ②식과 같이 인덕터 및 커패시터의 전류-전압 관계를 나타내는 미분방정식을 이산 시간 영역에서의 수식으로 표현하면 수학식 2와 같이 실효 저항(Reff)과 이력 성분을 나타내는 전류원(Ihistory)으로 나타낼 수 있다.
[수학식 2]
이력 성분(Ihistory)은 어느 한 시점에서의 전류값을 연산하기 위한 직전 시점 전류에서의 어느 한 성분을 의미하는 것이다.
스위치를 포함하는 회로에 있어서 스위치의 도통과 차단에 의하여 회로의 구성이 변화한다. 회로의 구성이 변화함에 따라 회로를 수학적으로 나타내는 모델이 변화한다. 회로를 컨덕턴스 행렬로 표현하면 스위칭 동작 이전과 이후를 통하여 컨덕턴스 행렬의 차원이 변화하는 등의 난점이 발생할 수 있다. 이러한 난점을 해소하기 위하여 차단 상태의 스위치는 큰 저항값을 가지는 저항으로, 도통 상태의 스위치는 작은 저항값을 가지는 저항으로 모델할 수 있다.
도 4 내지 도 9는 본 실시예에 의한 시뮬레이션 방법의 개요를 도시한 도면이다. 도 4를 참조하면, 스위칭이 발생하지 않을 때 제1 시점(t-Δt) 및 제2 시점(t)에서의 응답을 연산한다(S100). 시뮬레이션은 이산 시간 영역에서 수행되며, 매 정해진 시점에서 전원이 제공하는 자극(stimulus)과 회로의 응답 성분 및 이력 성분을 연산하여 회로의 응답을 연산한다.
본 실시예에서 스위칭이 일어나지 않은 상태에서 제1 시점(t-Δt)과 제1 시점에서 한 스텝(Δt) 이격된 다음 시점인 제2 시점(t)에서의 회로의 응답을 구한다. 스위칭이 일어나지 않을 것을 가정한 것이므로 제1 시점(t-Δt) 및 제2 시점(t)에서의 컨덕턴스 행렬은 변화하지 않는다.
도 5는 스위칭 시점에서의 응답을 연산하는 과정을 예시한 도면이다. 도 5를 참조하면, 스위칭 시점에서의 응답을 연산한다(S200). 상술한 바와 같이 회로 응답의 연산은 이산된 시간의 스텝마다 수행되는 것으로 스위칭 시점(tz)은 일반적으로 연산이 수행되는 제1 시점(t-Δt) 및 제2 시점(t)과 일치하지 않는다. 따라서, 회로에 포함된 스위치가 차단에서 도통으로, 혹은 도통에서 차단으로 스위칭되는 스위칭 시점(tz)에서의 응답은 제1 시점(t-Δt) 및 제2 시점(t)에서의 응답을 보간(interpolate)하여 얻을 수 있다.
도 6은 스위칭 시점(tz)에서 반 스텝 이후의 응답을 연산하는 과정을 예시한 도면이다. 도 6을 참조하면, 스위칭 회로를 후향 오일러(backward Euler) 방식으로 모델하여 스위칭 시점(tz)에서 반 스텝(Δt/2) 이후의 응답을 연산한다(S300).
본 실시예에 의한 시뮬레이션 방법은 스위칭 시점(tz)에서 반 스텝 이후의 응답을 연산하는 과정에서 인덕터와 커패시터를 후향 오일러(backward Euler) 방식으로 모델한다. 후향 오일러 방식은 미분방정식의 해를 얻기 위한 가장 수치 해석방법 중 하나로, 후향 오일러 방식에 의하면 인덕터의 유효 저항(RL,eff)은 아래의 수학식 3의 ① 식과 같이 표시되고, 커패시터의 유효 저항(RC,eff)은 수학식 3의 ② 식과 같이 표시된다.
[수학식 3]
또한, 후향 오일러 방식으로 모델된 인덕터 전류(IL(t))의 이력 성분(IBE L,history)은 아래의 수학식 4의 ①식으로 표시될 수 있고, 커패시터 전류(IC(t))의 이력 성분(IBE C,history)은 아래의 수학식 4의 ②식으로 표시될 수 있다.
[수학식 4]
종래 기술에서 인덕터 및 커패시터 전류의 이력 성분을 모델하는 방식은 인덕터, 커패시터 전류의 이력 성분을 불연속적인 성분과 연속적인 성분의 합으로 표시하였다. 이로부터 회로의 스위칭 등의 상태 변화가 발생할 때 연속적인 상태를 가져야 함에도 불구하고 불연속성을 가지는 경우가 있었다.
그러나, 본 실시예에서 후향 오일러 방식에 의하면 인덕터 전류의 이력 성분과 커패시터 전류의 이력 성분은 각각 연속성이 보장되는 인덕터의 전류 성분과 커패시터의 전압 성분만을 포함하여 모두 연속적으로 표현되므로, 상술한 종래 기술의 난점을 해소할 수 있다.
또한, 스위칭 시점(tz)을 전후로 회로를 나타내는 컨덕턴스 행렬이 변화한다. 따라서, 스위칭 시점(tz)에서 반 스텝(Δt/2) 이후의 응답을 연산하는 과정은 스위치의 동작에 의하여 변화한 회로에 상응하는 컨덕턴스 행렬(Gnew)를 이용하여 수행한다. 또한,
이를 수학식으로 나타내면 아래의 수학식 5와 같다.
[수학식 5]
수학식 5로 예시된 것과 같이 스위칭 시점(tz)에서 반 스텝(Δt/2) 이후의 응답은 변화한 회로에 상응하는 컨덕턴스 행렬(Gnew)와 스위칭 시점(tz)에서 반 스텝(Δt/2) 후에서의 전원의 자극에 의한 Isource 성분과 스위칭 시점(tz)에서 후향 오일러 방식으로 모델된 이력 성분 IBE history 의 합으로 표시될 수 있다.
종래 기술에 있어서는 스위칭 직후 시점에서의 이력 성분을 얻기 위하여 스위칭 이전(tzΔt)의 전류 정보를 사용하였으며, 이것은 전원의 자극에 의한 응답을 구하는 방법과 비교해 보았을 때 실제로는 스위칭 시점(tz)이 아닌 스위칭 시점보다 한 스텝 이전 시점(tz-Δt)에서 스위칭이 된 것처럼 계산한다. 그러나, 본 실시예에 의하면 스위칭 시점(tz)에서의 이력 성분으로 연산을 수행하므로, 시뮬레이션의 정확성을 향상시킬 수 있다.
또한, 종래 기술에서는 반 스텝 이후의 응답을 연산함에 따라 인덕터와 커패시터에 상응하는 유효 저항값 RL,eff 와 RC,eff이 변화하므로 회로의 구성에 상응하는 컨덕턴스 행렬을 변경하여야 시뮬레이션을 수행하여야 했다. 즉, 새로운 컨덕턴스 행렬을 얻어 응답을 얻기 위한 연산을 수행하여야 한다. 이러한 과정으로부터 응답을 연산하는데 많은 연산 자원이 소모되고, 응답을 얻기 까지 장시간이 소모되었다.
그러나, 본 실시예에 의하면, 상술한 바와 같이 후향 오일러 방식에 의하여 스위칭 이후에서의 응답을 연산함에도 불구하고 유효 저항값이 변화하지 않는다. 따라서, 컨덕턴스 행렬을 유지한 채로 시뮬레이션을 수행할 수 있어 빠른 속도로 시뮬레이션을 수행할 수 있으며, 연산 자원의 소모가 적다는 장점이 제공된다.
도 7은 스위칭 시점(tz)에서 1.5 스텝 이후 시점(tz +(3Δt/2))에서의 응답을 구하는 과정을 예시한 도면이다. 도 7을 참조하면, 스위칭 시점(tz)에서 1.5 스텝 이후 시점(tz +(3Δt/2))에서의 응답을 구한다. 스위칭 시점(tz)에서 1.5 스텝 이후 시점(tz +(3Δt/2))은 스위칭 시점(tz) 이후의 회로에 상응하는 컨덕턴스 행렬과 스위칭 시점(tz)에서 1.5 스텝 이후 시점(tz +(3Δt/2))에서 전원이 제공하는 자극 및 한 스텝 이전인 (tz +(Δt/2))에서의 이력 성분의 합으로 표시될 수 있으며, 이는 수학식 6으로 표시된 것과 같다.
[수학식 6]
도 8은 제2 시점(t)에서의 응답을 연산하는 과정을 설명하는 도면이다. 도 8을 참조하면, 스위칭 시점(tz)에서 반 스텝 이후 시점(tz +(Δt/2))에서의 응답과 스위칭 시점(tz)에서 1.5 스텝 이후 시점(tz +(3Δt/2))에서의 응답을 보간하여 제2 시점(t)에서의 응답을 연산한다. 연산된 제2 시점(t)에서의 응답과 제1 시점(t-Δt)에서의 응답을 연결하여 제1 시점과 제2 시점 사이의 응답을 형성할 수 있다.
제2 시점(t)이 스위칭 시점(tz)에서 반 스텝 이후 시점(tz +(Δt/2))과 응답과 스위칭 시점(tz)에서 1.5 스텝 이후 시점(tz +(3Δt/2)) 사이에서 벗어나 있을 수 있다. 이러한 경우에는 도 9로 예시된 경우와 같이 스위칭 시점(tz)에서 반 스텝 이후 시점(tz +(Δt/2))에서의 응답과 스위칭 시점(tz)에서 1.5 스텝 이후 시점(tz +(3Δt/2))에서의 응답을 외삽(extrapolate)하여 제2 시점(t)에서의 응답을 연산할 수 있다. 상술한 바와 같이 연산된 제2 시점(t)에서의 응답과 제1 시점(t-Δt)에서의 응답을 연결하여 제1 시점과 제2 시점 사이의 응답을 형성할 수 있다.
모의 실험예
이하에서는 본 실시예를 이용하여 도 10으로 예시된 대상 회로를 시뮬레이션한 결과를 설명한다. 상술한 바와 같이 도 10은 시뮬레이션 대상회로이다. S1은 IGBT 스위치로, S1이 도통되면 인덕터 전류(iL)가 흐르면서 계속 증가한다. S1이 차단되면 다이오드 D1이 바로 도통되어 인덕터가 제공하는 전류가 다이오드를 통해 계속 흐른다.
인덕터 전류의 정확성을 살펴보기 위해 한 스텝(Δt)을 0.1 usec 한 시뮬레이션 결과를 정확한 시뮬레이션으로 가정하였으며, 한 스텝(Δt)의 길이(duration)를 50 usec으로 하여 비교하였다. IGBT 스위치 S1은 0.40015 sec에 도통되고, 0.59985sec에 차단된다.
도 11(a) 및 도 11(b)는 종래 기술에 따라 시간에 대한 인덕터 양단의 전압 변화의 모의 실험 결과를 예시한 도면이고, 도 11(c) 및 도 11(d)는 본 실시예에 따라 시간에 대한 인덕터 양단의 전압 변화의 모의 실험 결과를 예시한 도면이다. 도 11(a) 내지 도 11(d)를 참조하면, 종래 기술에 의한 모의 실험 결과와 본 실시예는 모두 인덕터의 전압은 정확하게 계산이 되는 것을 확인할 수 있다.
도 12(a) 및 도 12(b)는 종래 기술에 따라 시간에 대한 인덕터 전류의 모의 실험 결과를 예시한 도면이고, 도 12(c) 및 도 12(d)는 본 실시예에 따라 시간에 대한 인덕터 전류의 모의 실험 결과를 예시한 도면이다. 도 12(a) 내지 도 12(b)를 참조하면, 종래 기술에 의하면, 스위치(S1) 도통시 한 주기(50 usec) 먼저 상승을 시작하고, 차단시 한주기 먼저 상승을 멈추는 것을 확인할 수 있다.
본 실시예에 의한 모의실험 결과를 예시한 도 12(c) 및 도 12(d)를 참조하면, 본 실시예는 종래 기술과 달리 인덕터의 전류도 정확히 연산되는 것을 확인할 수 있다.
도 13은 본 실시예와 종래 기술의 연산 시간을 비교한 결과를 도시한 도면이다. 시뮬레이션은 도 10의 회로에서 스위치를 1kHz의 스위칭 주파수로 하여 1초 간 시뮬레이션하여 수행하였다. 도 13으로 예시된 것과 같이 종래 기술과 본 실시예는 연산 시간의 차이가 미미한 것으로 나타난다.
즉, 본 실시예는 종래 기술과 유사한 연산 시간이 소모됨에도 불구하고 종래 기술 대비 연산 정확도가 높은 것을 알 수 있다.
본 발명에 대한 이해를 돕기 위하여 도면에 도시된 실시예를 참고로 설명되었으나, 이는 실시를 위한 실시예로, 예시적인 것에 불과하며, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위에 의해 정해져야 할 것이다.
100: 연산 장치 110: 입력부
120: 출력부 130: 프로세서
140:메모리 150: 데이터베이스
S100~S400: 본 실시예에 의한 방법의 개요적 각 단계

Claims (16)

  1. 프로세서를 포함하는 연산장치가 스위칭 회로를 시뮬레이션하는 스위칭 회로의 시뮬레이션 방법으로, 상기 스위칭 회로의 시뮬레이션 방법은:
    (a) 상기 프로세서가 스위칭이 발생하지 않을 때 제1 시점 및 제2 시점에서의 응답을 연산하는 단계와,
    (b) 상기 프로세서가 스위칭 시점에서의 응답을 연산하는 단계와,
    (c) 상기 프로세서가 상기 스위칭 회로를 후향 오일러(backward Euler) 방식으로 모델하여 상기 스위칭 시점에서 반 스텝 이후의 응답을 연산하는 단계 및
    (d) 상기 프로세서가 상기 스위칭이 발생한 후 상기 제2 시점에서의 응답을 연산하는 단계를 포함하는 스위칭 회로의 시뮬레이션 방법.
  2. 제1항에 있어서,
    상기 스위칭 시점은 상기 제1 시점과 상기 제2 시점 사이에 위치하고,
    상기 (b) 단계는,
    스위칭이 발생하지 않을 때 제1 시점 및 제2 시점에서의 응답을 보간(interpolate)하여 수행하는 스위칭 회로의 시뮬레이션 방법.
  3. 제1항에 있어서,
    상기 (c) 단계는,
    상기 스위칭 시점에서 1.5 스텝 이후의 응답을 더 연산하는 스위칭 회로의 시뮬레이션 방법.
  4. 제3항에 있어서,
    상기 (d) 단계는,
    상기 스위칭 시점에서 1.5 스텝 이후의 응답과 상기 스위칭 시점에서 반 스텝 이후의 응답으로부터 외삽하거나 보간하여 수행하는 스위칭 회로의 시뮬레이션 방법.
  5. 제3항에 있어서,
    상기 후향 오일러 방식으로 모델된 스위칭 회로는,
    인덕터 및 커패시터 중 어느 하나 이상을 포함하고,
    상기 인덕터 및 커패시터 중 어느 하나 이상을 흐르는 전류는 현재 시점의 전원에 의한 성분과 히스토리 성분의 선형 합으로 표시되는 스위칭 회로의 시뮬레이션 방법.
  6. 제5항에 있어서,
    상기 인덕터를 흐르는 전류의 현재 시점의 전원에 의한 성분은,
    수학식 으로 표시되며,
    상기 Reff는
    수학식 로 표시되는 스위칭 회로의 시뮬레이션 방법.
    (vL: 인덕터 양단의 전압, Reff: 인덕터의 유효 임피던스, Δt: 한 스텝, L: 인덕턴스)
  7. 제5항에 있어서,
    상기 커패시터를 흐르는 전류의 현재 시점의 전원에 의한 성분은,
    수학식 으로 표시되며,
    상기 Reff는
    수학식 로 표시되는 스위칭 회로의 시뮬레이션 방법.
    (vC: 커패시터 양단의 전압, Reff: 커패시터의 유효 임피던스, Δt: 한 스텝, C: 커패시턴스)
  8. 제5항에 있어서,
    상기 인덕터를 흐르는 전류의 히스토리 성분은,
    상기 스위칭 직전의 전류 성분과 동일한 스위칭 회로의 시뮬레이션 방법.
    (vL: 인덕터 양단의 전압, Reff: 인덕터의 유효 임피던스, Δt: 한 스텝, L: 인덕턴스)
  9. 연산 장치에서 스위칭 회로의 시뮬레이션 방법이 수행되는 기록매체로, 상기 방법은:
    (a) 스위칭이 발생하지 않을 때 제1 시점 및 제2 시점에서의 응답을 연산하는 단계와,
    (b) 스위칭 시점에서의 응답을 연산하는 단계와,
    (c) 상기 스위칭 회로를 후향 오일러(backward Euler) 방식으로 모델하여 상기 스위칭 시점에서 반 스텝 이후의 응답을 연산하는 단계 및
    (d) 상기 스위칭이 발생한 후 상기 제2 시점에서의 응답을 연산하는 단계를 포함하는 기록매체.
  10. 제9항에 있어서,
    상기 스위칭 시점은 상기 제1 시점과 상기 제2 시점 사이에 위치하고,
    상기 (b) 단계는,
    스위칭이 발생하지 않을 때 제1 시점 및 제2 시점에서의 응답을 보간(interpolate)하여 수행하는 스위칭 회로의 시뮬레이션 방법이 수행되는 기록매체.
  11. 제9항에 있어서,
    상기 (c) 단계는,
    상기 스위칭 시점에서 1.5 스텝 이후의 응답을 더 연산하는 스위칭 회로의 시뮬레이션 방법이 수행되는 기록매체.
  12. 제11항에 있어서,
    상기 (d) 단계는,
    상기 스위칭 시점에서 1.5 스텝 이후의 응답과 상기 스위칭 시점에서 반 스텝 이후의 응답으로부터 외삽하거나 보간하여 수행하는 스위칭 회로의 시뮬레이션 방법이 수행되는 기록매체.
  13. 제11항에 있어서,
    상기 후향 오일러 방식으로 모델된 스위칭 회로는,
    인덕터 및 커패시터 중 어느 하나 이상을 포함하고,
    상기 인덕터 및 커패시터 중 어느 하나 이상을 흐르는 전류는 현재 시점의 전원에 의한 성분과 히스토리 성분의 선형 합으로 표시되는 스위칭 회로의 시뮬레이션 방법이 수행되는 기록매체.
  14. 제13항에 있어서,
    상기 인덕터를 흐르는 전류의 현재 시점의 전원에 의한 성분은,
    수학식 으로 표시되며,
    상기 Reff는
    수학식 로 표시되는 스위칭 회로의 시뮬레이션 방법이 수행되는 기록매체.
    (vL: 인덕터 양단의 전압, Reff: 인덕터의 유효 임피던스, Δt: 한 스텝, L: 인덕턴스)
  15. 제13항에 있어서,
    상기 커패시터를 흐르는 전류의 현재 시점의 전원에 의한 성분은,
    수학식 으로 표시되며,
    상기 Reff는
    수학식 로 표시되는 스위칭 회로의 시뮬레이션 방법이 수행되는 기록매체.
    (vC: 커패시터 양단의 전압, Reff: 커패시터의 유효 임피던스, Δt: 한 스텝, C: 커패시턴스)
  16. 제13항에 있어서,
    상기 인덕터를 흐르는 전류의 히스토리 성분은,
    상기 스위칭 직전의 전류 성분과 동일한 스위칭 회로의 시뮬레이션 방법이 수행되는 기록매체.
    (vL: 인덕터 양단의 전압, Reff: 인덕터의 유효 임피던스, Δt: 한 스텝, L: 인덕턴스)

KR1020210102188A 2021-08-03 2021-08-03 전자기 과도 상태 시뮬레이션 방법 및 기록 매체 KR102571809B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210102188A KR102571809B1 (ko) 2021-08-03 2021-08-03 전자기 과도 상태 시뮬레이션 방법 및 기록 매체

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210102188A KR102571809B1 (ko) 2021-08-03 2021-08-03 전자기 과도 상태 시뮬레이션 방법 및 기록 매체

Publications (2)

Publication Number Publication Date
KR20230020282A KR20230020282A (ko) 2023-02-10
KR102571809B1 true KR102571809B1 (ko) 2023-08-25

Family

ID=85223361

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210102188A KR102571809B1 (ko) 2021-08-03 2021-08-03 전자기 과도 상태 시뮬레이션 방법 및 기록 매체

Country Status (1)

Country Link
KR (1) KR102571809B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008090630A (ja) 2006-10-02 2008-04-17 Univ Waseda 回路動作解析装置及び回路動作解析方法並びにプログラム
JP2010257174A (ja) 2009-04-24 2010-11-11 Fuji Electric Systems Co Ltd Ｉｇｂｔの過渡特性シミュレーション回路
KR101443854B1 (ko) 2014-02-27 2014-09-23 연세대학교 산학협력단 스위칭 소자 모델링 구조 및 이를 이용한 emtp 시뮬레이션 방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2907790B2 (ja) * 1997-03-25 1999-06-21 三菱電機株式会社 過渡解析方法およびその方法を用いた装置
GB2402510A (en) * 2003-06-05 2004-12-08 Advanced Risc Mach Ltd Predication instruction within a data processing system

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008090630A (ja) 2006-10-02 2008-04-17 Univ Waseda 回路動作解析装置及び回路動作解析方法並びにプログラム
JP2010257174A (ja) 2009-04-24 2010-11-11 Fuji Electric Systems Co Ltd Ｉｇｂｔの過渡特性シミュレーション回路
KR101443854B1 (ko) 2014-02-27 2014-09-23 연세대학교 산학협력단 스위칭 소자 모델링 구조 및 이를 이용한 emtp 시뮬레이션 방법

Also Published As

Publication number Publication date
KR20230020282A (ko) 2023-02-10

Similar Documents

Publication Publication Date Title
US8595669B1 (en) Flexible noise and delay modeling of circuit stages for static timing analysis of integrated circuit designs
US8615725B1 (en) Methods for compact modeling of circuit stages for static timing analysis of integrated circuit designs
Koren Improved vacuum tube models for spice simulations
Amran et al. A unified SPICE compatible average model of PWM converters
US10318679B2 (en) Calculation method of switching waveform of the inverter and circuit simulation model
US20110071812A1 (en) Small-Signal Stability Analysis at Transient Time Points of Integrated Circuit Simulation
Qu et al. The optimal robust finite-horizon Kalman filtering for multiple sensors with different stochastic failure rates
Fontana et al. A new simulation program for analog circuits using symbolic analysis techniques
Wang Modelling multistability and hysteresis in ESD clamps, memristors and other devices
Duran A practical guide to analog behavioral modeling for IC system design
JP2008276628A (ja) 回路最適化情報管理装置およびその方法、並びにプログラム
KR102571809B1 (ko) 전자기 과도 상태 시뮬레이션 방법 및 기록 매체
JP2002304434A (ja) Ｅｍｉシミュレーション用半導体集積回路電源モデルの作成方法、装置及びプログラム
US20180096088A1 (en) Method of constructing and method of simulating equivalent circuit for capacitor, and simulation device therefor
US8515725B2 (en) Characterization of nonlinear cell macro model for timing analysis
US7721234B2 (en) Simulation method and simulation program
Hamedi-Hagh Computational Electronic Circuits
Banchuin Novel expressions for time domain responses of fractance device
US9607118B1 (en) Evaluating on-chip voltage regulation
GB2386220A (en) Evaluating a power distribution network for a circuit
US10755015B2 (en) Agnostic model of semiconductor devices and related methods
KR20180118196A (ko) 사건구동 방식의 스위칭 회로 모의 시험 방법 및 이를 이용한 회로 모의 시험 프로그램이 저장된 저장 매체
JP3296320B2 (ja) ゲート遅延計算装置、及びゲート遅延計算プログラムを記録した記録媒体
Grasso et al. SapWin 4.0'An enhanced tool for analysis and design of analog circuits
Kundert Modeling varactors

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant