JP2008090630A - 回路動作解析装置及び回路動作解析方法並びにプログラム - Google Patents

回路動作解析装置及び回路動作解析方法並びにプログラム Download PDF

Info

Publication number
JP2008090630A
JP2008090630A JP2006271302A JP2006271302A JP2008090630A JP 2008090630 A JP2008090630 A JP 2008090630A JP 2006271302 A JP2006271302 A JP 2006271302A JP 2006271302 A JP2006271302 A JP 2006271302A JP 2008090630 A JP2008090630 A JP 2008090630A
Authority
JP
Japan
Prior art keywords
circuit
branch
equivalent
gvl
rvc
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006271302A
Other languages
English (en)
Other versions
JP4810387B2 (ja
Inventor
Yasuaki Inoue
靖秋 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Waseda University
Original Assignee
Waseda University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Waseda University filed Critical Waseda University
Priority to JP2006271302A priority Critical patent/JP4810387B2/ja
Publication of JP2008090630A publication Critical patent/JP2008090630A/ja
Application granted granted Critical
Publication of JP4810387B2 publication Critical patent/JP4810387B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

【課題】回路方程式に対し複合擬似枝を実装する場合、ヤコビアン行列のサイズの変化を防止し、少ないハードウェア資源で短時間に直流解析が可能な回路動作解析技術の提供。
【解決手段】解析対象回路内の各電流源について、擬似キャパシタ及び時間と共に抵抗値が増大する時変擬似抵抗が直列接続されたRVC枝回路を、コンダクタと電流源が並列接続された等価回路に変換した等価RVC枝回路として回路方程式に組み込む。また、擬似インダクタ及び時間と共にコンダクタンス値が増大する時変擬似コンダクタが並列接続されたGVL枝回路と当該電圧源とが直列接続された回路を、抵抗と電圧源が直列接続された等価回路に変換した等価GVL枝回路として回路方程式に組み込む。
【選択図】図7

Description

本発明は、電子回路の回路動作解析技術に関し、特に、解析対象回路の直流動作点の解析を、少ない計算機ハードウェア資源で確実かつ短時間で行うことが可能な回路動作解析技術に関する。
半導体技術の進歩により、半導体集積回路の設計において、コンピュータへの依存度はますます大きくなっている。それに伴い、設計回路の解析を行うための回路シミュレータが各種開発されている。
コンピュータによる回路シミュレーションを行う場合には、最初に、回路の直流動作点(DC point)を求める直流解析が行われる。回路シミュレーションにおいて、直流動作点は、交流解析や過渡解析を行う際の出発点であるため、極めて基本的かつ重要である。
現在、多くの回路シミュレータでは、直流解析はニュートン・ラフソン(NR)反復アルゴリズム(Newton-Raphson (NR) iterative algorithm)が用いられている。しかしながら、NR法は、解析対象回路内の各節点の電圧・電流の初期値が、最終的な解に十分に近いものでなければ、1つの解に収束することができないことがよく知られている(非特許文献1参照)。
そこで、この非収束問題を克服するため、現在、様々な方法が提案されている。ホモトピー法(homotopy method)は、原理的に大域収束性(global convergence)が厳密に保証されており、多くの研究がされている(例えば、非特許文献2,3参照)。しかしながら、実際の回路シミュレータに実装する場合、実装方法が容易でない、計算時間が長い、必要な計算機ハードウェア資源が大きい等の問題があり、現在のところごく一部で実用化されているに過ぎない。
一方、市販のEDAソフトウェアでは、Gminステッピング(Gmin stepping)、ソース・ステッピング(source stepping)、擬似過渡解析(pseudo-transient analysis (PTA))などのように、他の多くの実用的方法が開発されている。これらの実用的方法は、基本的には連続NR法(continuous NR methods)をベースとしている。
このうち、擬似過渡解析法(PTA法)は、要約すると以下のような手順で行われる。まず、アルゴリズムを実行する際に、最初に、特定の擬似素子(pseudo-element)を解析対象のオリジナル回路内に挿入し、新たな擬似回路(pseudo-circuit)を作成する。そして、この新たな擬似回路に対して、指定された初期値で過渡解析(transient analysis)を行う。そして、過渡解析を通して擬似回路が最終的に定常状態に達した場合、その定常状態の解をオリジナル回路の直流解とみなす。
以下、PTA法の概略について簡単に説明する。
直流解析においては、最初に、オリジナル回路内の各キャパシタは開放(open)とし、各インダクタは短絡(short)とすることにより、エネルギー蓄積要素(energy-storage element)はすべて除去される。このようにして、オリジナル回路からキャパシタとインダクタをなくす。このように、抵抗部分のみ残された解析対象回路に対して、修正節点解析法(非特許文献4参照)により回路方程式を次式のように記述する。
Figure 2008090630
ここで、fGは節点方程式である。節点方程式とは、回路内の各節点の節点電位を変数に選び、キルヒホッフの電流則を適用して、各節点から流れ出る電流の総和が零であるように誘導された回路方程式をいう。fEは、独立電圧源などの電圧定義枝(一般に非線形電圧源)の枝特性に関する方程式である。
PTA法においては、このオリジナルの解析対象回路に擬似素子を挿入することにより修正する。
擬似素子としては、現在まで様々なものが考えられている。例えば、W. Weeks et al.によりASTAPシミュレータに導入されたPTAアルゴリズムにおいては、擬似素子として図1(a)(b)に示した擬似キャパシタC及び擬似インダクタLを用いている(非特許文献5参照)。擬似インダクタLは回路内の電圧源に直列に挿入され、擬似キャパシタCは回路内の電流源に並列に挿入される。例えば、バイポーラ・トランジスタに対しては、図1(c)のように擬似キャパシタCが挿入される。各擬似素子の値は一定に保たれる(非特許文献6参照)。また、例えば、R. Wilton 及び L. Goldgeisser et al.により提案されたPTAアルゴリズムにおいては、擬似素子として図2(a)に示した時変擬似キャパシタCVが用いられている(非特許文献7,8参照)。この時変擬似キャパシタCVは、過渡解析の期間は図2(b)のように減少し、t=∞では最終的に0となる。また、時変擬似キャパシタCVは、図2(c)に示したように、オリジナルの解析対象回路の各節点とグランドとの間に挿入される。
擬似素子がどのようなものであれ、変更された解析対象回路の一般的な数学的表現は次式のようになる。
Figure 2008090630
ここで、xは未知の変数ベクトル、
Figure 2008090630
はxの時間tによる導関数、t0は過渡解析の出発時刻、x0は時刻t=t0のときのxの初期値、tSETTLEは、擬似回路が定常状態となるときの時刻を表す。
PTAシミュレーションを時刻t=t0から開始するとき、初期値をx=x0として過渡解析を開始する。そして、過渡解析を通して、時刻t=tSETTLEで最終的に
Figure 2008090630
となって定常化することができる限り、そのときの式(2a)の解は、オリジナルの解析対象回路の直流解、即ち、式(1)の解とみなされる。一般に、PTA法は安定した動作点に収束する。即ち、回路に複数の動作点がある場合、安定した動作点に収束する。従って、回路に動作点が複数ある場合であっても、PTA法を用いることによって、安定した動作点を1つ見つけることができる。
以上を纏めると、PTA法では、オリジナルの解析対象回路に擬似素子と連続変数パラメータである時間tとを導入し、方程式(2a)を構成する。そして、初期条件として式(2b)を与えて過渡解析を行う。過渡解析の停止条件は、式(2c)とする。これにより、オリジナルの解析対象回路の回路方程式式(1)に対する解xは次のように表される。
Figure 2008090630
ところで、PTA法においては、一般に、擬似素子はコンデンサかインダクタにより構成される(図1,2参照)。従って、擬似素子を挿入することにより、擬似回路は過渡解析の間に発振することが可能となる。これにより、PTA法が非収束となる可能性が生じる。PTA法による直流解析を成功させるためには、この非収束問題を解決する必要がある。
そこで、本発明者は、PTA法の非収束問題を解決すべく、PTA法に使用する擬似素子として、時変抵抗又は時変コンダクタンスを含む複合擬似枝を考案した(特許文献1参照)。
図3に、PTA法で使用する複合擬似枝(compound pseudo-element)を示す。図3(a)は、キャパシタC0と時変抵抗Rvとが直列接続された複合擬似枝であり、これをRVC枝(branch RVC)と呼ぶ。また、図3(b)は、インダクタL0と時変コンダクタGVとが並列接続された複合擬似枝であり、これをGVL枝(branch GVL)と呼ぶ。RvとGvの値は、図3(c)に示したように、時間と共に所定の曲線に従って増加するようにあらかじめ設定されている。
図4は、特許文献1のPTA法で使用する複合擬似枝の挿入位置を表す図である。GVL枝は、各非線形電圧源及び独立電圧源に直列に付加される。また、RVC枝は、各非線形電流源及び各独立電流源に並列に付加される。
このように、時変擬似抵抗又は時変擬似コンダクタを含む複合擬似枝を用いることにより、擬似素子に含まれるキャパシタやインダクタによる発振を抑え、かつ過渡解析の収束時間を早めることが可能となる(特許文献1参照)。
特願2006−83860号明細書 Ron M. Kielkowski, "Inside SPICE (Second Edition)", McGraw-Hill, 1998. C. B. Garcia and W. I. Zangwill, "Pathways to Solutions, Fixed Points, and Equilibria", Prentice-Hall, 1981. Y. Inoue, S. Kusanobu, K. Yamamura, and M. Ando, "An initial solution algorithm for globally convergent homotopy methods," IEICE Trans. Fundamentals, vol.E87-A, no.4, pp.780-786, April 2004. 牛田明夫,田中衛,「電子回路シミュレーション」,株式会社コロナ社,2002年6月,pp.37-47, 148-158. L. W. Nagel, "Spice2: A computer program to simulate semiconductor circuits," Univ. of California, Berkeley, CA, ERL-M520, May 1975. W. Weeks, A. Jimenez, G. Mahoney, D. Mehta, H. Qassemzadeh, and T. Scott, "Algorithms for ASTAP-A network-analysis program," IEEE Trans. Circuits and Systems, vol.20, no.6, pp.628-634, Nov. 1973. R. Wilton, "Supplementary algorithms for DC convergence," IEE Colloquium, SPICE: Surviving Problems in Circuit Evaluation, pp. 3/1 -3/19, June 1993. L. Goldgeisser, E. Christen, M. Vlach, and J. Langenwalter,"Open ended dynamic ramping simulation of multi-discipline systems," Proc. IEEE Int. Symp. Circuits and Systems (ISCAS), Sydney, Australia, vol.5, pp.307-3 10, May 2001.
式(2a)に示した回路方程式は、一般に非線形の連立常微分方程式である。そこで、PTA法においては、各時間点(一般にt=t(m+1), n=0,1,2,...)において式(2a)に数値積分公式を適用して式(1)の形式に変換し、これをニュートン法により線形近似し(非特許文献4参照)、次式のような連立代数方程式に帰着させる。
Figure 2008090630
ここで、行列A(m)はx=x(m)における回路方程式Fのヤコビアン行列(Jacobian matrix)であり、ベクトルb(m)はx=x(m)における右辺ベクトル(right-hand-side vector: RHS vector)である。また、ベクトル変数xは、解析対象回路内の各節点の電圧及び電圧定義枝に流れる電流である。尚、本明細書において、丸括弧( )で囲んだ上付き添字は、反復ステップ数を表すこととする。
ニュートン法では、m=0におけるにおける変数xの初期推定値をx(0)として、式(4)を解いて、変数x(m+1)を求めるという演算操作を、m=0,1,2,...として収束するまで反復して繰り返す。
ヤコビアン行列A(m)は、一般に、オリジナルの解析対象回路の各素子を、ニュートンの等価回路で置き換え、この等価回路に対して修正節点法を適用することによって求められる(非特許文献4参照)。
回路内の節点数をN、電圧源数をMとすると、式(4)は、次式のような行列方程式で表される。
Figure 2008090630
ここで、Y(m)はx=x(m)のアドミタンス行列(admittance matrix)、B(m),C(m),D(m)は素子特性を表す行列、V(m+1)はx=x(m)の節点電圧ベクトル、I(m+1)はx=x(m)において電圧定義枝に流れる電流、J(m)は節点電流、E(m)は独立電圧源の電圧を表している。
この解析対象回路の回路方程式に対し、図3(a)(b)に示した複合擬似枝を実装する場合を考える。
まず、図3(a)のRVC枝を回路方程式に実装する場合について考える。説明の便宜上、図3(a)のRVC枝の各部の符号及び電圧・電流を、図5(a)のようにおく。図5(a)において、C0は擬似キャパシタ、R(t)は時変擬似抵抗、i, jは、RVC枝の両端の節点、kはC0とR(t)との中間の節点である。
擬似キャパシタC0に流れる電流をIC(t)、擬似キャパシタの両端電圧をVC(t)、時変擬似抵抗R(t)に流れる電流をIR(t)、時変擬似抵抗R(t)の両端電圧をVR(t)とする。このとき、これらの変数間には以下のような関係がある。
Figure 2008090630
ここで、Vi(t), Vj(t), Vk(t)は、それぞれ、節点i, j, kの電圧である。式(8a)より、時変擬似抵抗R(t)は、等価的に電流制御電圧源(current-controlled voltage source : CCVS)とみなすことができる。また、回路方程式に実装するにあたっては、式(7a)の微分は、一般にn+1番目の時間点t=tn+1において、後退オイラー法(Backward Euler Method : BE method)により、次式のように近似する。
Figure 2008090630
ここで,hn+1は時間刻み幅,VCn+1はt=tn+1におけるVCの値を表す。なお、t=tn+1の時間点においてニュートン反復(m=0,1,2,...)が行われるので、それを考慮すると、このVC,n+1はm+1における値は、正確にはVC,n+1 (m+1)と記述される。しかし、本明細書においては煩雑を防ぐために、これを単にVC,n+1と表記する。
式(7a)に式(9)を代入すると、次式のようになる。
Figure 2008090630
これより、擬似キャパシタC0は、等価擬似コンダクタGeqと等価擬似電流源Jeqにより、図5(b)のように置き換えることができることがわかる。一方、時変擬似抵抗R(t)の両端電圧は、次式のようになる。
Figure 2008090630
式(10a)(11)(7b)(8b)より、この等価回路によりモデル化したRVC枝に関する回路方程式に追加される行列成分及びベクトル成分は、次のようになる。
Figure 2008090630
式(12)をもとの回路方程式と比べると、変数Vk,n+1と変数IR,n+1が新たに追加されている。従って、このモデル化したRVC枝を実装することで、回路方程式のヤコビアン行列は、2行2列ほど追加されて大きくなる。
ところで、式(8a)は、次式のように書き換えることができる。
Figure 2008090630
式(13)は、時変擬似抵抗R(t)は電圧制御電流源(voltage-controlled current source : VCCS)と見なすこともできることを意味している。そこで、回路方程式への実装にあたり、RVC枝を図5(c)によりモデル化する。このモデルにBE法を適用すると、次式のように近似することができる。
Figure 2008090630
従って、この等価回路によりモデル化したRVC枝に関する回路方程式に追加される行列成分及びベクトル成分は、次のようになる。
Figure 2008090630
式(15)をもとの回路方程式と比べると、変数Vk,n+1の1変数が追加されている。従って、このモデル化したRVC枝を実装することによるヤコビアン行列のサイズの増分は、1行1列まで抑えることができる。
次に、図3(b)のGVL枝を回路方程式に実装する場合を考える。ここでも、説明の便宜上、図3(b)のGVL枝の各部の符号及び電圧・電流を、図6(a)のようにおく。尚、図6(a)では、GVL枝に加えてそれに直列接続された電圧源Eも記している。図6(a)において、L0は擬似インダクタ、G(t)は時変擬似コンダクタ、i, jはGVL枝と電圧源Eの直列接続回路(以下「GVL枝付電圧源」という。)の両端の節点、kはGVL枝と電圧源Eとの間の節点である。
擬似インダクタL0に流れる電流をIL(t)、擬似インダクタL0の両端電圧をVL(t)、時変擬似コンダクタG(t)に流れる電流をIG(t)、電圧源Eの両端電圧をVE(t)=Eとする。このとき、これらの変数間には以下のような関係がある。
Figure 2008090630
ここで、ここで、Vi(t), Vj(t), Vk(t)は、それぞれ、節点i,j,kの電圧である。この場合、式(16a)より、時変擬似コンダクタG(t)は電圧制御電流源とみなすことができる。また、RVC枝の場合と同様に、式(16b)については、t=tn+1においてBE法を適用すると、次式のように近似することができる。
Figure 2008090630
ここで、hn+1=tn+1-tnである。また、等価擬似抵抗Req及び等価擬似電圧源Eeqは、次式により定義される。
Figure 2008090630
式(17a)より、図6(a)のGVL枝付電圧源は、図6(b)の等価回路で置きかえることができる。また、式(16a)(16b)(16c)(16d)より、図6(b)の等価回路によりモデル化したGVL枝付電圧源に関して回路方程式に追加される行列成分及びベクトル成分は、次式のようになる。
Figure 2008090630
式(19)をもとの回路方程式と比べると、変数Vk,n+1と変数IL,n+1が新たに追加されている。従って、図6(b)でモデル化したGVL枝を実装することで、回路方程式のヤコビアン行列は、2行2列ほど追加されて大きくなる。
尚、この場合も、(17b)をVL(t)=G(t)-1IG(t)として、時変擬似コンダクタG(t)を電流制御電圧源とみることで、ヤコビアン行列のサイズの増分は、1行1列まで抑えることができる。
小規模な回路の解析を行う場合には、この程度のヤコビアン行列のサイズの増加は問題とはならない。しかしながら、解析対象回路が大規模な場合、多数の複合擬似枝がオリジナルの解析対象回路内に挿入されることになる。これに伴い回路方程式のヤコビアン行列は1つの複合擬似枝あたり1行1列だけ大きくなると、修正されたヤコビアン行列のサイズは非常に大きくなる。従って、回路方程式の計算において、多くのメモリ容量が必要となり、計算時間も長くなるという問題が生じる。
そこで、本発明の目的は、解析対象回路の回路方程式に対して複合擬似枝を実装する場合、回路方程式のヤコビアン行列のサイズが複合擬似枝の挿入によって変化することを防止し、少ない計算機ハードウェア資源で確実かつ短時間で解析対象回路の直流動作点の解析を行うことが可能な回路動作解析技術を提供することにある。
〔1〕本発明の原理
上述のように、単にRVC枝又はGVL枝を電流源に並列又は電圧源に直列に挿入すると、複合擬似枝の挿入に伴う新たな節点が1個追加される。この節点の追加により、変数が増加しヤコビアン行列のサイズが大きくなる。
そこで、本発明においては、まず、RVC枝及びGVL枝付電圧源を、最初から一体の複合擬似枝として捉え、余分な節点を発生させることのないようにモデル化することを考える。
〔1−1〕RVC枝の実装
最初に、RVC枝を実装する場合について考える。RVC枝を流れる電流(以下「RVC枝電流」という。)をICB、両端の電圧(以下「RVC枝電圧」という。)をVCBとして、各部の電流・電圧を図7(a)のようにおく。このとき、RVC枝電流ICB及びRVC枝電圧VCBは次式のように表される。
Figure 2008090630
従って、このRVC枝を流れるRVC枝電流ICBは、次式のようになる。
Figure 2008090630
式(21)に対してBE法を適用して差分近似すると、式(21)は、次式のようになる。
Figure 2008090630
これを、RVC枝電流ICBについて解いて、RVC枝電流ICBは次式で表される。
Figure 2008090630
ここで、Geq, GCDeqは等価コンダクタンス、Jeq, JCBeqは等価電流源であり、次式で表される。
Figure 2008090630
式(23)より、RVC枝は図7(b)の等価回路でモデル化することができることが分かる。式(37)より、図7(b)の等価回路によりモデル化したRVC枝に関して回路方程式に追加される行列成分及びベクトル成分は、次式の通りである。
Figure 2008090630
式(40)をもとの回路方程式のヤコビアン行列と比較すると、RV枝の追加に伴って新たに導入された変数はなく、回路方程式のヤコビアン行列のサイズは変化しないことが分かる。
〔1−2〕GVL枝の実装
GVL枝付電圧源を流れる電流をICB、両端電圧をVCBとして、各部の電流・電圧を図8(a)のようにおく。このとき、GVL枝電流ICB及びGVL枝電圧VCBは、それぞれ、次式のように表される。
Figure 2008090630
ここで、インダクタンスL0の両端電圧VL、及びコンダクタンスG(t)を流れる電流IGは、次式で表される。
Figure 2008090630
従って、式(26a)に式(27a)(27b)を代入すると、次式が得られる。
Figure 2008090630
式(28)にBE法を適用して差分近似すると、次式のような方程式が得られる。
Figure 2008090630
この方程式をVCB,n+1について解くと、GVL枝電圧は、次式のように表すことができる。
Figure 2008090630
ここで、Req, RCBeqは等価抵抗、Eeq, ECBeqは等価電圧源であり、次式のように表される。
Figure 2008090630
式(30)より、GVL枝は図8(b)の等価回路によりモデル化することができる。図8(b)の等価回路でモデル化したGVL枝に関して回路方程式に追加される行列成分及びベクトル成分は次の通りである。
Figure 2008090630
以上の結果から、RVC枝に対しては図7(b)の等価回路によりモデル化し、GVL枝付電圧源に対しては図8(b)の等価回路によりモデル化することによって、複合擬似枝の追加に伴う回路方程式のヤコビアン行列のサイズの増加をなくすことができることが分かる。
〔2〕本発明の構成及び作用
本発明に係る回路動作解析装置の第1の構成は、擬似過渡解析法により解析対象回路の直流動作点の計算を行う回路解析装置であって、
前記解析対象回路を表す回路構成データを記憶する回路記憶手段と、
前記解析対象回路の各節点に対して、節点電圧及び電圧定義枝の電流の初期推定値を設定する初期値設定手段と、
各節点電圧、各電圧定義枝の電流、及び前記回路構成データに基づき、前記解析対象回路の直流解析のためのニュートンの等価回路の回路構成データを生成するニュートン等価回路生成手段と、
前記解析対象回路内の各電流源について、擬似キャパシタ及び時間と共に抵抗値が増大する時変擬似抵抗が直列接続されたRVC枝回路を、コンダクタと電流源が並列接続された等価回路に変換した等価RVC枝回路の、前記コンダクタ及び電流源のパラメータ値を算出する等価RVC枝生成手段と、
前記ニュートンの等価回路内の各電流源を、それに対応する前記等価RVC枝回路で置換するRVC枝追加手段と、
前記解析対象回路内の各電圧源について、擬似インダクタ及び時間と共にコンダクタンス値が増大する時変擬似コンダクタが並列接続されたGVL枝回路と当該電圧源とが直列接続された回路(以下「GVL枝付電圧源」という。)を、抵抗と電圧源が直列接続された等価回路に変換した等価GVL枝回路の、前記抵抗及び電圧源のパラメータ値を算出する等価GVL枝生成手段と、
前記ニュートンの等価回路内の各電圧源を、それに対応する前記等価GVL枝回路で置換するGVL枝追加手段と、
前記RVC枝追加手段及び前記GVL枝追加手段により修正された前記ニュートンの等価回路の回路方程式を計算し、次の計算ステップにおける前記解析対象回路の各節点電圧及び各電圧定義枝の電流を算出する節点電圧算出手段と、
前記各節点電圧及び各電圧定義枝の電流が収束したか否かを判定し、収束した場合には処理を終了させる収束判定手段と、
を備えたことを特徴とする。
この構成によれば、まず、初期値設定手段により各節点電圧・電圧定義枝の電流の初期値が設定された後、次のような処理を反復して行うことにより擬似過渡解析が実行される。
まず、ニュートン等価回路生成手段によりニュートンの等価回路が生成される。次に、等価RVC枝生成手段が、等価RVC枝回路のコンダクタ及び電流源のパラメータ値を算出し、RVC枝追加手段がニュートンの等価回路にそれを組み込む。また、等価GVL枝生成手段が、等価GVL枝回路のコンダクタ及び電流源のパラメータ値を算出し、GVL枝追加手段がニュートンの等価回路にそれを組み込む。次に、節点電圧算出手段は、RVC枝追加手段及びGVL枝追加手段により修正されたニュートンの等価回路の回路方程式を計算し、次の計算ステップにおける各節点電圧及び各電圧定義枝の電流を算出する。最後に、収束判定手段が収束判定を行い、収束していない場合には反復処理を継続し、収束した場合には反復処理を終了する。
ここで、「等価RVC枝回路」とは、RVC枝回路を、コンダクタと電流源が並列接続された等価回路に変換して得られる回路をいい、具体的には図7(b)で表される回路である。また、「等価GVL枝回路」とは、GVL枝付電圧源を抵抗と電圧源が直列接続された等価回路に変換して得られる回路をいい、具体的には図8(b)で表される回路である。
等価RVC枝生成手段が生成する等価RVC枝回路は、時変擬似抵抗と擬似キャパシタの直列接続されたRVC枝回路と等価であり、時変擬似抵抗が時間と共に増大することで、この等価RVC枝による発振は防止される。また、上述したように、RVC枝回路を等価RVC枝回路に変換することで、ニュートンの等価回路の回路方程式のヤコビ行列のサイズが増加することがない。
同様に、等価GVL枝生成手段が生成する等価GVL枝回路は、時変擬似コンダクタ及び擬似インダクタが並列接続されたGVL枝回路と直流電源との直列接続された回路(GVL枝付電圧源)と等価であり、時変擬似コンダクタが時間と共に増大することで、この等価GVL枝による発振は防止される。また、上述したように、GVL枝付電圧源を等価GVL枝回路に変換することで、ニュートンの等価回路の回路方程式のヤコビ行列のサイズが増加することがない。
従って、節点電圧算出手段は、少ない計算機ハードウェア資源により短時間で、次の計算ステップにおける各節点電圧及び各電圧定義枝に流れる電流を計算することが可能となる。
尚、「解析対象回路」とは、直流解析の対象である回路をいう。「擬似過渡解析法(pseudo-transient analysis:PTA法)」とは、回路の直流動作点の解析を行う手法の一つであり、オリジナルの解析対象回路の所定のノード間に擬似素子を挿入して過渡解析を行い、その過渡解析を通して定常状態に達したときに、その時の解をオリジナルの解析対象回路の直流解とする方法をいう。「直流動作点(DC operating-point)」とは、直流バイアスに対する回路内の各素子の動作点をいう。「回路構成データ」とは、回路の各素子の接続関係及び電圧、電流、抵抗、キャパシタ、インダクタ等のパラメータ値のデータをいい、ネットリスト等のデータ形式で表される。「節点電圧」とは、所定のリファレンス節点(例えば、グランド)を基準とした回路内の節点(node)の電圧をいう。「節点電圧及び電圧定義枝の電流の初期値」としては、解析対象回路に応じて適宜設定することができる。
「ニュートンの等価回路」とは、回路内の基本的な非線形素子についてニュートン法による各ステップで線形近似を行うことにより得られる等価回路をいう(非特許文献4参照)。「解析対象回路の直流解析のためのニュートンの等価回路の回路構成データ」とは、解析対象回路に対して各非線形素子をニュートンの等価回路で置換するとともに、回路内のキャパシタを開放(open)、インダクタを短絡(short)として直流解析用に修正した回路の回路構成データをいう。
「擬似キャパシタ」とは、擬似過渡解析法において過渡解析のために擬似的に挿入されるキャパシタ、「時変擬似抵抗」とは、擬似過渡解析法において過渡解析のために擬似的に挿入される抵抗であって、その抵抗値が時間と共に変化するもの、「擬似インダクタ」擬似過渡解析法において過渡解析のために擬似的に挿入されるインダクタ、「時変擬似コンダクタ」とは、擬似過渡解析法において過渡解析のために擬似的に挿入されるコンダクタであって、そのコンダクタンスが時間と共に変化するものをいう。
「回路方程式」とは、回路の各節点にキルヒホッフの電流則又は電圧則を適用して得られる、回路特性を表す連立方程式をいう。
本発明に係る回路動作解析装置の第2の構成は、前記第1の構成において、前記ニュートン等価回路生成手段が生成する回路構成データに基づき、修正節点法により、当該ニュートンの等価回路の回路方程式のヤコビ行列及び右辺ベクトルの各要素の値を算出する回路方程式生成手段を備え、
前記等価RVC枝生成手段は、前記RVC枝回路に後退オイラー法を適用して、前記等価RVC枝回路のコンダクタ及び電流源のパラメータ値を算出し、
前記RVC枝追加手段は、各電流源の節点に対応する前記ヤコビ行列及び前記右辺ベクトルの各要素を、当該電流源に対応する前記等価RVC枝回路のコンダクタ及び電流源のパラメータ値に基づいて置換するものであり、
前記等価GVL枝生成手段は、前記GVL枝付電圧源に後退オイラー法を適用して、前記等価GVL枝回路の抵抗及び電圧源のパラメータ値を算出し、
前記GVL枝追加手段は、各電圧源の節点に対応する前記ヤコビ行列及び前記右辺ベクトルの各要素を、当該電圧源に対応する前記等価GVL枝回路の抵抗及び電圧源のパラメータ値に基づいて置換するものであり、
前記過渡解析実行手段は、前記RVC枝追加手段及び前記GVL枝追加手段により修正された回路方程式のヤコビ行列及び右辺ベクトルに基づき、過渡解析計算を行うことで、前記解析対象回路の直流動作点を計算することを特徴とする。
本発明に係る回路動作解析装置の第3の構成は、前記第1の構成において、前記等価RVC枝生成手段は、前記RVC枝回路に後退オイラー法を適用して、前記等価RVC枝回路のコンダクタ及び電流源のパラメータ値を算出し、
前記RVC枝追加手段は、前記ニュートン等価回路生成手段が生成する回路構成データに基づき、当該ニュートンの等価回路内の各電流源を前記等価RVC枝回路で置換し、
前記等価GVL枝生成手段は、前記GVL枝付電圧源に後退オイラー法を適用して、前記等価GVL枝回路の抵抗及び電圧源のパラメータ値を算出し、
前記GVL枝追加手段は、前記ニュートン等価回路生成手段が生成する回路構成データに基づき、当該ニュートンの等価回路内の各電圧源を前記等価GVL枝回路で置換するものであり、
前記RVC枝追加手段及び前記GVL枝追加手段により修正されたニュートンの等価回路の回路構成データに基づき、修正節点法により、当該ニュートンの等価回路の回路方程式のヤコビ行列及び右辺ベクトルの各要素の値を算出する回路方程式生成手段を備え、
前記過渡解析実行手段は、前記回路方程式生成手段により算出された回路方程式のヤコビ行列及び右辺ベクトルに基づき、過渡解析計算を行うことで、前記解析対象回路の直流動作点を計算することを特徴とする。
本発明に係る回路動作解析方法の第1の構成は、擬似過渡解析法により解析対象回路の直流動作点の計算を行う回路解析装置であって、
a.前記解析対象回路の各節点に対して、節点電圧及び電圧定義枝の電流の初期値を設定する初期値設定ステップと、
b.前記解析対象回路を表す回路構成データからニュートンの等価回路の回路構成データを生成し、
前記ニュートンの等価回路内の各電流源に対し、擬似キャパシタ及び時間と共に抵抗値が増大する時変擬似抵抗が直列接続されたRVC枝回路を並列に追加し、前記ニュートンの等価回路内の各電圧源に対し、擬似インダクタ及び時間と共にコンダクタンス値が増大する時変擬似コンダクタが並列接続されたGVL枝回路を直列に追加した修正ニュートンの等価回路を生成し、
当該修正ニュートンの等価回路に対して過渡解析計算を行うことで、前記解析対象回路の直流動作点を計算する過渡解析ステップと、
を有する回路動作解析方法であって、
前記過渡解析ステップにおいて、
(1)前記解析対象回路の回路構成データと前記解析対象回路内の各節点に対して設定された節点電圧及び電圧定義枝の電流に基づき、前記解析対象回路のニュートンの等価回路の回路構成データを生成するニュートンの等価回路生成ステップと、
(2)前記解析対象回路内の各電流源について、前記RVC枝回路を、コンダクタと電流源が並列接続された等価回路に変換した等価RVC枝回路の、前記コンダクタ及び電流源のパラメータ値を算出する等価RVC枝生成ステップと、
(3)前記ニュートンの等価回路内の各電流源を、それに対応する前記等価RVC枝回路で置換するRVC枝追加ステップと、
(4)前記解析対象回路内の各電圧源について、前記GVL枝回路と当該電圧源とが直列接続された回路(以下「GVL枝付電圧源」という。)を、抵抗と電圧源が直列接続された等価回路に変換した等価GVL枝回路の、前記抵抗及び電圧源のパラメータ値を算出する等価GVL枝生成ステップと、
(5)前記ニュートンの等価回路内の各電圧源を、それに対応する前記等価GVL枝回路で置換するGVL枝追加ステップと、
(6)前記RVC枝追加ステップ及び前記GVL枝追加ステップにより修正されたニュートンの等価回路に基づき、次の計算ステップにおける各節点の節点電圧及び電圧定義枝の電流を算出する節点値算出ステップと、
からなる一連の処理を、各節点の節点電圧及び電圧定義枝の電流の値が収束するまで繰り返し実行することを特徴とする。
本発明に係る回路動作解析方法の第2の構成は、前記第1の構成において、前記ニュートンの等価回路生成ステップにおいて生成される回路構成データに基づき、修正節点法により、当該ニュートンの等価回路の回路方程式のヤコビ行列及び右辺ベクトルの各要素の値を算出する回路方程式生成ステップを有し、
前記等価RVC枝生成ステップにおいては、前記RVC枝回路に後退オイラー法を適用して、前記等価RVC枝回路のコンダクタ及び電流源のパラメータ値を算出し、
前記RVC枝追加ステップにおいては、各電流源の節点に対応する前記ヤコビ行列及び前記右辺ベクトルの各要素を、当該電流源に対応する前記等価RVC枝回路のコンダクタ及び電流源のパラメータ値に基づいて置換し、
前記等価GVL枝生成ステップにおいては、前記GVL枝付電圧源に後退オイラー法を適用して、前記等価GVL枝回路の抵抗及び電圧源のパラメータ値を算出し、
前記GVL枝追加ステップにおいては、各電圧源の節点に対応する前記ヤコビ行列及び前記右辺ベクトルの各要素を、当該電圧源に対応する前記等価GVL枝回路の抵抗及び電圧源のパラメータ値に基づいて置換し、
前記節点値算出ステップにおいては、前記RVC枝追加ステップ及び前記GVL枝追加ステップにおいて修正された回路方程式のヤコビ行列及び右辺ベクトルに基づき、次の計算ステップにおける各節点の節点電圧及び電圧定義枝の電流を算出することを特徴とする。
本発明に係る回路動作解析方法の第3の構成は、前記第1の構成において、前記等価RVC枝生成ステップにおいては、前記RVC枝回路に後退オイラー法を適用して、前記等価RVC枝回路のコンダクタ及び電流源のパラメータ値を算出し、
前記RVC枝追加ステップにおいては、前記ニュートンの等価回路生成ステップにおいて生成される回路構成データに基づき、当該ニュートンの等価回路内の各電流源を前記等価RVC枝回路で置換し、
前記等価GVL枝生成ステップにおいては、前記GVL枝付電圧源に後退オイラー法を適用して、前記等価GVL枝回路の抵抗及び電圧源のパラメータ値を算出し、
前記GVL枝追加ステップにおいては、前記ニュートンの等価回路生成ステップにおいて生成される回路構成データに基づき、当該ニュートンの等価回路内の各電圧源を前記等価GVL枝回路で置換し、
前記RVC枝追加ステップ及び前記GVL枝追加ステップにおいて修正されたニュートンの等価回路の回路構成データに基づき、修正節点法により、当該ニュートンの等価回路の回路方程式を構成するヤコビ行列及び右辺ベクトルの各要素の値を算出する回路方程式生成ステップを有し、
前記節点値算出ステップにおいては、前記回路方程式生成ステップにおいて算出された回路方程式のヤコビ行列及び右辺ベクトルに基づき、次の計算ステップにおける各節点の節点電圧及び電圧定義枝の電流を算出することを特徴とする。
本発明に係るプログラムは、コンピュータで実行させることにより、コンピュータを前記第1乃至3の何れか一の構成の回路動作解析装置として機能させることを特徴とする。
以上のように、本発明によれば、過渡解析時に使用する擬似素子については、時間と共に抵抗値が増大する時変擬似抵抗と擬似キャパシタとが直列接続されたRVC枝回路と、時間と共にコンダクタンス値が増大する時変擬似コンダクタと擬似インダクタとが配列接続されたGVL枝回路を使用し、解析対象回路内の各電流源に並列にRVC枝回路を挿入し、各電圧源に直列にGVL枝回路を挿入する。これにより、時間と共にRVC枝回路はオープン状態、GVL枝回路は短絡状態に近づき、擬似キャパシタや擬似インダクタの影響が時間と共に減少するため、過渡解析における発振が抑えられる。
また、RVC枝回路及びGVL枝回路を回路方程式に組み込む際に、等価RVC枝生成手段及び等価GVL枝回路でモデル化することにより、ニュートンの等価回路の回路方程式のヤコビ行列のサイズが大きくなることがない。従って、節点電圧算出手段による各節点電圧及び各電圧定義枝の電流の計算を、少ない計算機ハードウェア資源により短時間で行うことが可能となる。
以下、本発明を実施するための最良の形態について、図面を参照しながら説明する。
図9は、本発明の実施例1に係る回路動作解析装置1の構成を表す図である。回路動作解析装置1は、回路データ記憶手段2、時変抵抗関数記憶手段3、時変コンダクタンス関数記憶手段4、回路方程式記憶手段5、節点パラメータ記憶手段6、初期値設定手段7、ニュートン等価回路生成手段8、回路方程式生成手段9、挿入節点抽出手段10、等価RVC回路生成手段11、等価GVL回路生成手段12、RVC枝追加手段13、GVL枝追加手段14、節点パラメータ算出手段15、収束判定手段16、ステップ・カウンタ17、及び出力手段18を備えている。尚、本実施例の回路動作解析装置1は、ハードウェア的に構成してもよいが、プログラムモジュールとして各機能部分を構成し、当該プログラムをコンピュータに読み込ませて実行することにより実現してもよい。
回路データ記憶手段2は、回路図エディタ20により、利用者が入力する回路構成データを記憶する。ここで、回路構成データとしては、ネットリストが用いられる。
時変抵抗関数記憶手段3は、擬似過渡解析法の適用時に使用される図6(a)のRVC枝における時変擬似抵抗R(t)の時間変化関数及びその導関数を、ルックアップテーブルとして記憶する。時変擬似抵抗R(t)の時間変化関数は、一般には、時刻t=∞でR(∞)= ∞となる単調増加関数であれば何でもよいが、本実施例では、次式で表される関数が用いられているものとする。
Figure 2008090630
時変コンダクタンス関数記憶手段4は、擬似過渡解析法の適用時に使用される図7(a)のGVL枝における時変擬似コンダクタG(t)の時間変化関数及びその導関数を、ルックアップテーブルとして記憶する。時変擬似コンダクタG(t)の時間変化関数は、一般には、時刻t=∞でG(∞)= ∞となる単調増加関数であれば何でもよいが、本実施例では、次式で表される関数が用いられているものとする。
Figure 2008090630
回路方程式記憶手段5は、解析を行う回路方程式の各係数値(ヤコビアン行列及び右辺ベクトルの各要素の値)を記憶する。
節点パラメータ記憶手段6は、解析対象回路の各節点における節点電圧及び電圧定義枝の電流の値を記憶する。
初期値設定手段7は、解析対象回路の各節点の電圧定義枝の電流及び各節点の節点電圧の初期値を設定し、節点パラメータ記憶手段6に格納する。
ニュートン等価回路生成手段8は、回路データ記憶手段2に記憶された回路構成データと、節点パラメータ記憶手段6に記憶された各節点電圧及び各電圧定義枝の電流に基づき、ニュートン等価回路の回路構成データを生成する。
回路方程式生成手段9は、ニュートン等価回路生成手段8により生成されるニュートン等価回路について、修正節点法により、式(4)(6)の形式の回路方程式を生成する。
挿入節点抽出手段10は、ニュートン等価回路生成手段8により生成されるニュートン等価回路について、非線形電流源又は独立電流源が接続された節点対をRVC枝挿入節点対として抽出し、非線形電圧源又は独立電圧源の+側が接続された節点をGVL枝挿入節点として抽出する。
等価RVC回路生成手段11は、挿入節点抽出手段10により抽出された各RVC枝挿入節点対に対して、その節点電圧及び電圧定義枝の電流並びに各計算ステップtnの時変擬似抵抗の抵抗値R(tn)に基づいて、式(24a)(24b)に従って、等価RVC枝回路のコンダクタGCBeq及び電流源JCBeqのパラメータ値を算出する。RVC枝追加手段13は、等価RVC回路生成手段11により算出された等価RVC枝回路のコンダクタGCBeq及び電流源JCBeqのパラメータ値を、回路方程式に追加することにより、等価RVC枝回路を実装する。
等価GVL回路生成手段12は、挿入節点抽出手段10により抽出されたGVL枝挿入節点に対して、その節点電圧及び電圧定義枝の電流及び接続する電圧源並びに各計算ステップtnの時変擬似コンダクタのコンダクタンスG(tn)に基づいて、式(31a)(31b)に従って、等価GVL枝回路の抵抗RCBeq及び電圧源ECBeqのパラメータ値を算出する。GVL枝追加手段14は、等価GVL回路生成手段12により算出された等価GVL枝回路の抵抗RCBeq及び電圧源ECBeqのパラメータ値を、回路方程式に追加することにより、等価GVL枝回路を実装する。
節点パラメータ算出手段15は、式(4)(6)の形式の回路方程式をLU分解法等の行列演算により解いて、各節点の節点電圧及び電圧定義枝の電流(節点パラメータ)を算出する。
収束判定手段16は、節点パラメータ算出手段15が算出する各節点の節点パラメータと、その前の計算ステップで算出された各節点の節点パラメータとを比較し、節点パラメータが収束したか否かを判定する。
ステップ・カウンタ17は、過渡解析の計算ステップをカウントするカウンタであり、節点パラメータ算出手段15により各節点の節点パラメータが1回計算される毎に1ずつカウントアップする。
出力手段18は、収束判定手段16が収束したと判定した場合、各節点の節点パラメータを外部記憶装置やディスプレイ等に出力する。
以上のように構成された本実施例に係る回路動作解析装置1について、以下その動作を説明する。
図10は、本実施例に係る回路動作解析方法を表すフローチャートである。
ステップS1で、まず、初期値設定手段7は、回路データ記憶手段2に記憶された回路構成データを読み出し、すべての節点を抽出する。そして、所定の規則に従って、各節点に対し節点パラメータ(電圧定義枝の電流及び節点電圧)の初期値を設定する。初期値が設定された節点パラメータは、節点パラメータ記憶手段6に記憶される。
ここで、初期値の設定の仕方としては、例えば次のようにして行う。まず、リファレンス節点を1つ選択し、その節点の節点電圧を0(グランド)とする。リファレンス節点は、通常は、最も多くの接続がある節点が選ばれる。また、リファレンス節点と独立電圧源を介して接続された節点の節点電圧は、その電圧源の値を設定する。それ以外の節点については、節点電圧を0とする。但し、リファレンス節点以外の節点同士が独立電圧源を介して接続されている場合には、その電圧源の値に従って何れか一方の節点電圧の値を調整する。また、独立電流源が接続された節点については、その電流源の値に従って電圧定義枝の電流を設定する。それ以外の節点については、電圧定義枝の電流を0とする。
次に、ステップS2において、ニュートン等価回路生成手段8は、回路データ記憶手段2に記憶されたオリジナルの解析対象回路の回路構成データ(ネットリスト)と、節点パラメータ記憶手段6に記憶された節点データを読み出す。そして、オリジナルの解析対象回路のニュートンの等価回路の回路構成データを構成する。ニュートンの等価回路を構成方法に関しては公知であり、例えば、非特許文献4に記載されている。
なお、この際、回路内のすべてのキャパシタは開放とし、すべてのインダクタは短絡とすることにより除去する。
次に、ステップS3において、回路方程式生成手段9は、ニュートンの等価回路に、修正節点法を適用することにより、式(4)(6)の形式の回路方程式のヤコビアン行列及び右辺ベクトルを算出する。ヤコビアン行列及び右辺ベクトルを算出方法についても公知であり、例えば、非特許文献4に記載されている。
次に、ステップS4において、挿入節点抽出手段10は、ニュートンの等価回路の回路構成データに基づいて、RVC枝挿入節点対(非線形電流源又は独立電流源が接続された節点対)及びGVL枝挿入節点(非線形電圧源又は独立電圧源の+側が接続された節点)を抽出する。
次に、ステップS5において、等価RVC回路生成手段11は、各RVC枝挿入節点対に対して、式(24a)(24b)に従って、等価RVC枝回路のコンダクタGCBeq及び電流源JCBeqのパラメータ値を算出する。そして、RVC枝追加手段13は、等価RVC回路生成手段11により算出された等価RVC枝回路のコンダクタGCBeq及び電流源JCBeqのパラメータ値を、回路方程式に追加する。回路方程式へのコンダクタGCBeq及び電流源JCBeqのパラメータ値の追加は、式(25)の左辺の行列を回路方程式のヤコビアン行列に足すとともに、式(25)の右辺のベクトルを回路方程式の右辺ベクトルに足すことによって行われる。すなわち、式(4)のヤコビアン行列A(m)及び右辺ベクトルb(m)を、それぞれ以下のような足し算により更新する。
Figure 2008090630
Figure 2008090630
次に、ステップS6において、等価GVL回路生成手段12は、各GVL枝挿入節点としれに接続する電圧源に対して、式(31a)(31b)に従って、等価GVL枝回路の抵抗RCBeq及び電圧源ECBeqのパラメータ値を算出する。GVL枝追加手段14は、この等価GVL枝回路の抵抗RCBeq及び電圧源ECBeqのパラメータ値を、回路方程式に追加する。回路方程式への抵抗RCBeq及び電圧源ECBeqのパラメータ値の追加は、式(32)の左辺の行列の要素に対応する回路方程式のヤコビアン行列の要素に、式(32)の左辺の行列の要素を足すとともに、式(32)の右辺のベクトルの要素に対応する回路方程式の右辺行列の要素に、式(32)の右辺のベクトルの要素を足してもとの電圧源Eの要素を引くことにより行う。すなわち、式(4)のヤコビアン行列A(m)及び右辺ベクトルb(m)を、それぞれ以下のような加減算により更新する。
Figure 2008090630
Figure 2008090630
次に、ステップS7において、節点パラメータ算出手段15は、ステップS5,S6で修正された回路方程式を、LU分解法等の行列演算により解いて、各節点パラメータを算出する。
次に、ステップS8において、収束判定手段16は、節点パラメータ算出手段15が算出する各節点の節点パラメータと、その前の計算ステップの各節点の節点パラメータ(節点パラメータ記憶手段6に記憶された節点パラメータ)とを比較し、節点パラメータが収束したか否かを判定する。この場合、例えば、各節点パラメータについて各計算ステップの値の差の絶対値の和を計算し、その値が閾値以下か否かを判定することにより収束判定を行う。
収束していないと判定された場合には、節点パラメータ記憶手段6に記憶された節点パラメータを、新たに計算された各節点パラメータで更新し、ステップS2に戻る。
収束したと判定された場合、ステップS9において、各節点の節点パラメータを外部記憶装置やディスプレイ等に出力する。
以上のように、本実施例の回路動作解析装置1によれば、時変擬似枝を等価RVC枝又は等価GVL枝に変換して回路方程式に追加することで、この追加による回路方程式のヤコビアン行列のサイズの変化がない。従って、行列要素又はベクトル要素の加算又は置換のみの演算で容易に時変擬似枝の実装ができる。また、ヤコビアン行列のサイズ変化がないため、ヤコビアン行列を記憶するためのメモリ量も少なくてすみ、更に、節点パラメータ算出手段15による行列演算の計算時間の増加も抑えることができる。
図11は、本発明の実施例2に係る回路動作解析装置1の構成を表す図である。本実施例では、回路動作解析装置1は、基本的には実施例1と同様の構成をとるが、回路方程式生成手段9の位置のみが異なる。
即ち、実施例1では、ニュートン等価回路から回路方程式を作成した後に、等価RVC枝及び等価GVL枝の追加を行っていたが、本実施例では、直接ニュートン等価回路の回路構成データに等価RVC枝及び等価GVL枝の追加を行った後に回路方程式を作成する構成としている。
このような構成によっても、実施例1と同様に、ヤコビアン行列のサイズ変化をなくすことが可能である。
ASTAPシミュレータに導入されたPTAアルゴリズムにおいて使用される擬似素子(a)(b)及びその挿入例(c)である。 R. Wilton 及び L. Goldgeisser et al.により提案されたPTAアルゴリズムにおいて使用される時変擬似キャパシタ(a)と、その値の変化(b)、及びその挿入例(c)である。 特許文献1のPTA法で使用する複合擬似枝及びそのパラメータ値の時間変化を示す図である。 特許文献1のPTA法で使用する複合擬似枝の挿入位置を表す図である。 RVC枝及びその等価回路を表す図である。 GVL枝及びその等価回路を表す図である。 本発明におけるRVC枝の等価回路によるモデル化を表す図である。 本発明におけるGVL枝の等価回路によるモデル化を表す図である。 本発明の実施例1に係る回路動作解析装置の構成を表す図である。 本実施例に係る回路動作解析方法を表すフローチャートである。 本発明の実施例2に係る回路動作解析装置の構成を表す図である。
符号の説明
1 回路動作解析装置
2 回路データ記憶手段
3 時変抵抗関数記憶手段
4 時変コンダクタンス関数記憶手段
5 回路方程式記憶手段
6 節点パラメータ記憶手段
7 初期値設定手段
8 ニュートン等価回路生成手段
9 回路方程式生成手段
10 挿入節点抽出手段
11 等価RVC回路生成手段
12 等価GVL回路生成手段
13 RVC枝追加手段
14 GVL枝追加手段
15 節点パラメータ算出手段
16 収束判定手段
17 ステップ・カウンタ
18 出力手段
20 回路図エディタ

Claims (7)

  1. 擬似過渡解析法により解析対象回路の直流動作点の計算を行う回路解析装置であって、
    前記解析対象回路を表す回路構成データを記憶する回路記憶手段と、
    前記解析対象回路の各節点に対して、節点電圧及び電圧定義枝の電流の初期推定値を設定する初期値設定手段と、
    各節点電圧、各電圧定義枝の電流、及び前記回路構成データに基づき、前記解析対象回路の直流解析のためのニュートンの等価回路の回路構成データを生成するニュートン等価回路生成手段と、
    前記解析対象回路内の各電流源について、擬似キャパシタ及び時間と共に抵抗値が増大する時変擬似抵抗が直列接続されたRVC枝回路を、コンダクタと電流源が並列接続された等価回路に変換した等価RVC枝回路の、前記コンダクタ及び電流源のパラメータ値を算出する等価RVC枝生成手段と、
    前記ニュートンの等価回路内の各電流源を、それに対応する前記等価RVC枝回路で置換するRVC枝追加手段と、
    前記解析対象回路内の各電圧源について、擬似インダクタ及び時間と共にコンダクタンス値が増大する時変擬似コンダクタが並列接続されたGVL枝回路と当該電圧源とが直列接続された回路(以下「GVL枝付電圧源」という。)を、抵抗と電圧源が直列接続された等価回路に変換した等価GVL枝回路の、前記抵抗及び電圧源のパラメータ値を算出する等価GVL枝生成手段と、
    前記ニュートンの等価回路内の各電圧源を、それに対応する前記等価GVL枝回路で置換するGVL枝追加手段と、
    前記RVC枝追加手段及び前記GVL枝追加手段により修正された前記ニュートンの等価回路の回路方程式を計算し、次の計算ステップにおける前記解析対象回路の各節点電圧及び各電圧定義枝の電流を算出する節点電圧算出手段と、
    前記各節点電圧及び各電圧定義枝の電流が収束したか否かを判定する収束判定手段と、
    を備えたことを特徴とする回路動作解析装置。
  2. 前記ニュートン等価回路生成手段が生成する回路構成データに基づき、修正節点法により、当該ニュートンの等価回路の回路方程式のヤコビ行列及び右辺ベクトルの各要素の値を算出する回路方程式生成手段を備え、
    前記等価RVC枝生成手段は、前記RVC枝回路に後退オイラー法を適用して、前記等価RVC枝回路のコンダクタ及び電流源のパラメータ値を算出し、
    前記RVC枝追加手段は、各電流源の節点に対応する前記ヤコビ行列及び前記右辺ベクトルの各要素を、当該電流源に対応する前記等価RVC枝回路のコンダクタ及び電流源のパラメータ値に基づいて置換するものであり、
    前記等価GVL枝生成手段は、前記GVL枝付電圧源に後退オイラー法を適用して、前記等価GVL枝回路の抵抗及び電圧源のパラメータ値を算出し、
    前記GVL枝追加手段は、各電圧源の節点に対応する前記ヤコビ行列及び前記右辺ベクトルの各要素を、当該電圧源に対応する前記等価GVL枝回路の抵抗及び電圧源のパラメータ値に基づいて置換するものであり、
    前記節点電圧算出手段は、前記RVC枝追加手段及び前記GVL枝追加手段により修正された回路方程式のヤコビ行列及び右辺ベクトルに基づき、前記解析対象回路の各節点電圧及び各電圧定義枝の電流を算出することを特徴とする請求項1記載の回路動作解析装置。
  3. 前記等価RVC枝生成手段は、前記RVC枝付回路に後退オイラー法を適用して、前記等価RVC枝回路のコンダクタ及び電流源のパラメータ値を算出し、
    前記RVC枝追加手段は、前記ニュートン等価回路生成手段が生成する回路構成データに基づき、当該ニュートンの等価回路内の各電流源を前記等価RVC枝回路で置換し、
    前記等価GVL枝生成手段は、前記GVL枝付電圧源に後退オイラー法を適用して、前記等価GVL枝回路の抵抗及び電圧源のパラメータ値を算出し、
    前記GVL枝追加手段は、前記ニュートン等価回路生成手段が生成する回路構成データに基づき、当該ニュートンの等価回路内の各電圧源を前記等価GVL枝回路で置換するものであり、
    前記RVC枝追加手段及び前記GVL枝追加手段により修正されたニュートンの等価回路の回路構成データに基づき、修正節点法により、当該ニュートンの等価回路の回路方程式のヤコビ行列及び右辺ベクトルの各要素の値を算出する回路方程式生成手段を備え、
    前記節点電圧算出手段は、前記回路方程式生成手段により算出された回路方程式のヤコビ行列及び右辺ベクトルに基づき、前記解析対象回路の各節点電圧及び各電圧定義枝の電流を算出することを特徴とする請求項1記載の回路動作解析装置。
  4. 擬似過渡解析法により解析対象回路の直流動作点の計算を行う回路解析装置であって、
    a.前記解析対象回路の各節点に対して、節点電圧及び電圧定義枝の電流の初期推定値を設定する初期値設定ステップと、
    b.前記解析対象回路を表す回路構成データから、前記解析対象回路の直流解析のためのニュートンの等価回路の回路構成データを生成し、
    前記ニュートンの等価回路内の各電流源に対し、擬似キャパシタ及び時間と共に抵抗値が増大する時変擬似抵抗が直列接続されたRVC枝回路を並列に追加し、前記ニュートンの等価回路内の各電圧源に対し、擬似インダクタ及び時間と共にコンダクタンス値が増大する時変擬似コンダクタが並列接続されたGVL枝回路を直列に追加した修正ニュートンの等価回路を生成し、
    当該修正ニュートンの等価回路に対して過渡解析計算を行うことで、前記解析対象回路の直流動作点を計算する過渡解析ステップと、
    を有する回路動作解析方法であって、
    前記過渡解析ステップにおいて、
    (1)前記解析対象回路の回路構成データと前記解析対象回路内の各節点に対して設定された節点電圧及び電圧定義枝の電流に基づき、前記解析対象回路のニュートンの等価回路の回路構成データを生成するニュートンの等価回路生成ステップと、
    (2)前記解析対象回路内の各電流源について、前記RVC枝回路を、コンダクタと電流源が並列接続された等価回路に変換した等価RVC枝回路の、前記コンダクタ及び電流源のパラメータ値を算出する等価RVC枝生成ステップと、
    (3)前記ニュートンの等価回路内の各電流源を、それに対応する前記等価RVC枝回路で置換するRVC枝追加ステップと、
    (4)前記解析対象回路内の各電圧源について、前記GVL枝回路と当該電圧源とが直列接続された回路(以下「GVL枝付電圧源」という。)を、抵抗と電圧源が直列接続された等価回路に変換した等価GVL枝回路の、前記抵抗及び電圧源のパラメータ値を算出する等価GVL枝生成ステップと、
    (5)前記ニュートンの等価回路内の各電圧源を、それに対応する前記等価GVL枝回路で置換するGVL枝追加ステップと、
    (6)前記RVC枝追加ステップ及び前記GVL枝追加ステップにより修正されたニュートンの等価回路に基づき、次の計算ステップにおける各節点の節点電圧及び電圧定義枝の電流を算出する節点値算出ステップと、
    (7)前記各節点電圧及び各電圧定義枝の電流が収束したか否かを判定する収束判定ステップと、
    からなる一連の処理を、各節点の節点電圧及び電圧定義枝の電流の値が収束するまで繰り返し実行することを特徴とする回路動作解析方法。
  5. 前記ニュートンの等価回路生成ステップにおいて生成される回路構成データに基づき、修正節点法により、当該ニュートンの等価回路の回路方程式のヤコビ行列及び右辺ベクトルの各要素の値を算出する回路方程式生成ステップを有し、
    前記等価RVC枝生成ステップにおいては、前記RVC枝回路に後退オイラー法を適用して、前記等価RVC枝回路のコンダクタ及び電流源のパラメータ値を算出し、
    前記RVC枝追加ステップにおいては、各電流源の節点に対応する前記ヤコビ行列及び前記右辺ベクトルの各要素を、当該電流源に対応する前記等価RVC枝回路のコンダクタ及び電流源のパラメータ値に基づいて置換し、
    前記等価GVL枝生成ステップにおいては、前記GVL枝付電圧源に後退オイラー法を適用して、前記等価GVL枝回路の抵抗及び電圧源のパラメータ値を算出し、
    前記GVL枝追加ステップにおいては、各電圧源の節点に対応する前記ヤコビ行列及び前記右辺ベクトルの各要素を、当該電圧源に対応する前記等価GVL枝回路の抵抗及び電圧源のパラメータ値に基づいて置換し、
    前記節点値算出ステップにおいては、前記RVC枝追加ステップ及び前記GVL枝追加ステップにおいて修正された回路方程式のヤコビ行列及び右辺ベクトルに基づき、次の計算ステップにおける各節点の節点電圧及び電圧定義枝の電流を算出することを特徴とする請求項4記載の回路動作解析方法。
  6. 前記等価RVC枝生成ステップにおいては、前記RVC枝回路に後退オイラー法を適用して、前記等価RVC枝回路のコンダクタ及び電流源のパラメータ値を算出し、
    前記RVC枝追加ステップにおいては、前記ニュートンの等価回路生成ステップにおいて生成される回路構成データに基づき、当該ニュートンの等価回路内の各電流源を前記等価RVC枝回路で置換し、
    前記等価GVL枝生成ステップにおいては、前記GVL枝付電圧源に後退オイラー法を適用して、前記等価GVL枝回路の抵抗及び電圧源のパラメータ値を算出し、
    前記GVL枝追加ステップにおいては、前記ニュートンの等価回路生成ステップにおいて生成される回路構成データに基づき、当該ニュートンの等価回路内の各電圧源を前記等価GVL枝回路で置換し、
    前記RVC枝追加ステップ及び前記GVL枝追加ステップにおいて修正されたニュートンの等価回路の回路構成データに基づき、修正節点法により、当該ニュートンの等価回路の回路方程式を構成するヤコビ行列及び右辺ベクトルの各要素の値を算出する回路方程式生成ステップを有し、
    前記節点値算出ステップにおいては、前記回路方程式生成ステップにおいて算出された回路方程式のヤコビ行列及び右辺ベクトルに基づき、次の計算ステップにおける各節点の節点電圧及び電圧定義枝の電流を算出することを特徴とする請求項4記載の回路動作解析方法。
  7. コンピュータで実行させることにより、コンピュータを請求項1乃至3の何れか一に記載の回路動作解析装置として機能させることを特徴とするプログラム。
JP2006271302A 2006-10-02 2006-10-02 回路動作解析装置及び回路動作解析方法並びにプログラム Expired - Fee Related JP4810387B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006271302A JP4810387B2 (ja) 2006-10-02 2006-10-02 回路動作解析装置及び回路動作解析方法並びにプログラム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006271302A JP4810387B2 (ja) 2006-10-02 2006-10-02 回路動作解析装置及び回路動作解析方法並びにプログラム

Publications (2)

Publication Number Publication Date
JP2008090630A true JP2008090630A (ja) 2008-04-17
JP4810387B2 JP4810387B2 (ja) 2011-11-09

Family

ID=39374699

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006271302A Expired - Fee Related JP4810387B2 (ja) 2006-10-02 2006-10-02 回路動作解析装置及び回路動作解析方法並びにプログラム

Country Status (1)

Country Link
JP (1) JP4810387B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109299572A (zh) * 2018-10-29 2019-02-01 成都师范学院 荷控忆阶元
KR20230020282A (ko) * 2021-08-03 2023-02-10 연세대학교 산학협력단 전자기 과도 상태 시뮬레이션 방법 및 기록 매체

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07129637A (ja) * 1993-11-09 1995-05-19 Hitachi Ltd 回路シミュレーション方法
JPH09257844A (ja) * 1996-03-18 1997-10-03 Toshiba Corp 周波数解析装置及び雑音解析装置
JP2007257524A (ja) * 2006-03-24 2007-10-04 Univ Waseda 回路動作解析装置及び回路動作解析方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07129637A (ja) * 1993-11-09 1995-05-19 Hitachi Ltd 回路シミュレーション方法
JPH09257844A (ja) * 1996-03-18 1997-10-03 Toshiba Corp 周波数解析装置及び雑音解析装置
JP2007257524A (ja) * 2006-03-24 2007-10-04 Univ Waseda 回路動作解析装置及び回路動作解析方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109299572A (zh) * 2018-10-29 2019-02-01 成都师范学院 荷控忆阶元
CN109299572B (zh) * 2018-10-29 2022-11-08 成都师范学院 荷控忆阶元
KR20230020282A (ko) * 2021-08-03 2023-02-10 연세대학교 산학협력단 전자기 과도 상태 시뮬레이션 방법 및 기록 매체
KR102571809B1 (ko) 2021-08-03 2023-08-25 연세대학교 산학협력단 전자기 과도 상태 시뮬레이션 방법 및 기록 매체

Also Published As

Publication number Publication date
JP4810387B2 (ja) 2011-11-09

Similar Documents

Publication Publication Date Title
US6789237B1 (en) Efficient model order reduction via multi-point moment matching
WO2018058869A1 (zh) 一种开关电路电磁暂态分析方法及分析装置
Shi et al. Compact representation and efficient generation of s-expanded symbolic network functions for computer-aided analog circuit design
US9563728B2 (en) Equivalent circuit model, program, and recording medium
De Jonghe et al. Characterization of analog circuits using transfer function trajectories
US20030220779A1 (en) Extracting semiconductor device model parameters
KR100895260B1 (ko) 회로 모델 축소 해석 방법
US8150638B1 (en) Predicting parasitic capacitance in schematic circuit simulations using sub-circuit modeling
Yamamura et al. Formulating hybrid equations and state equations for nonlinear circuits using SPICE
JP4810387B2 (ja) 回路動作解析装置及び回路動作解析方法並びにプログラム
US6556954B1 (en) Method and device for determining a fault in a technical system
Tan et al. Efficient approximation of symbolic expressions for analog behavioral modeling and analysis
JP4662162B2 (ja) 回路動作解析装置及び回路動作解析方法
Liberatore et al. A new symbolic program package for the interactive design of analog circuits
Lordache et al. SYSEG—Symbolic state equation generation
Wu et al. A PTA method using numerical integration algorithms with artificial damping for solving nonlinear DC circuits
Verhaegen et al. Efficient DDD-based symbolic analysis of linear analog circuits
Acar et al. TETA: Transistor-level waveform evaluation for timing analysis
Bizzarri et al. Shooting by a two-step Galerkin method
Fijnvandraat et al. Time domain analog circuit simulation
Iordache et al. ACAP-Analog Circuit Analysis Program
US20030088393A1 (en) Automatic generation of reduced-size circuit models including inductive interaction
US20090271166A1 (en) Systems and methods for current analysis of circuits including relatively large rc networks
US20090144035A1 (en) Black box model for large signal transient integrated circuit simulation
JP3296320B2 (ja) ゲート遅延計算装置、及びゲート遅延計算プログラムを記録した記録媒体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090925

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110316

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110418

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110805

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110822

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140826

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees