KR102571072B1 - Thin Film Transistor and Preparation Method Thereof - Google Patents
Thin Film Transistor and Preparation Method Thereof Download PDFInfo
- Publication number
- KR102571072B1 KR102571072B1 KR1020160181984A KR20160181984A KR102571072B1 KR 102571072 B1 KR102571072 B1 KR 102571072B1 KR 1020160181984 A KR1020160181984 A KR 1020160181984A KR 20160181984 A KR20160181984 A KR 20160181984A KR 102571072 B1 KR102571072 B1 KR 102571072B1
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- film transistor
- channel layer
- layer
- manufacturing
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 70
- 238000002360 preparation method Methods 0.000 title 1
- 229910052751 metal Inorganic materials 0.000 claims abstract description 32
- 239000002184 metal Substances 0.000 claims abstract description 32
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims abstract description 28
- 238000000034 method Methods 0.000 claims abstract description 17
- 229910021529 ammonia Inorganic materials 0.000 claims abstract description 14
- 238000004519 manufacturing process Methods 0.000 claims abstract description 13
- AVXURJPOCDRRFD-UHFFFAOYSA-N Hydroxylamine Chemical class ON AVXURJPOCDRRFD-UHFFFAOYSA-N 0.000 claims abstract description 8
- 150000004767 nitrides Chemical class 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 15
- -1 zinc nitroxide Chemical group 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 abstract description 12
- 239000000463 material Substances 0.000 abstract description 9
- 230000005684 electric field Effects 0.000 abstract description 2
- 230000001747 exhibiting effect Effects 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 97
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 14
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 11
- 239000001301 oxygen Substances 0.000 description 11
- 229910052760 oxygen Inorganic materials 0.000 description 11
- 229910052581 Si3N4 Inorganic materials 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 8
- 229910052757 nitrogen Inorganic materials 0.000 description 7
- 238000009832 plasma treatment Methods 0.000 description 7
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 6
- 230000007547 defect Effects 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 229920001621 AMOLED Polymers 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 229910052725 zinc Inorganic materials 0.000 description 2
- 239000011701 zinc Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 125000004432 carbon atom Chemical group C* 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000005546 reactive sputtering Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0103—Zinc [Zn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01049—Indium [In]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13069—Thin film transistor [TFT]
Abstract
본 발명은 높은 이동도 및 신뢰성과 함께 우수한 박막 트랜지스터 특성을 나타내는 박막 트랜지스터와 그 제조방법 및 상기 박막 트랜지스터를 포함하는 전자소자에 관한 것으로, 보다 상세하게는 반도체 물질로 형성된 채널층; 상기 채널층 상에 서로 마주보며 위치하는 소스 전극 및 드레인 전극; 상기 채널층에 전계를 인가하기 위한 게이트 전극; 및 상기 게이트 전극과 상기 채널층 사이에 개재된 게이트 절연층;을 포함하는 박막 트랜지스터에 있어서, 상기 채널층은 암모니아를 포함한 플라즈마로 처리된 금속 질산화물 박막으로 이루어진 것을 특징으로 하는 박막 트랜지스터와 그 제조방법 및 상기 박막 트랜지스터를 포함하는 전자소자에 관한 것이다.The present invention relates to a thin film transistor exhibiting excellent thin film transistor characteristics along with high mobility and reliability, a manufacturing method thereof, and an electronic device including the thin film transistor, and more particularly, a channel layer formed of a semiconductor material; a source electrode and a drain electrode positioned facing each other on the channel layer; a gate electrode for applying an electric field to the channel layer; and a gate insulating layer interposed between the gate electrode and the channel layer, wherein the channel layer is formed of a metal nitroxide thin film treated with a plasma containing ammonia and a method for manufacturing the same. and an electronic device including the thin film transistor.
Description
본 발명은 높은 이동도 및 신뢰성과 함께 우수한 박막 트랜지스터 특성을 나타내는 박막 트랜지스터와 그 제조방법 및 상기 박막 트랜지스터를 포함하는 전자소자에 관한 것이다.The present invention relates to a thin film transistor exhibiting excellent thin film transistor characteristics along with high mobility and reliability, a manufacturing method thereof, and an electronic device including the thin film transistor.
최근 급속한 정보화 기술의 진전으로 언제 어디서나 정보를 접할 수 있는 유비쿼터스 컴퓨팅 시대로 접어들고 있다. 이에 따라 다양한 정보를 전달하는 정보 전달 매체와 저장 매체 등 새로운 전자소자의 중요성이 점점 커져가고 있다. 특히 디스플레이에 대한 소비자의 요구는 시장의 공급과 기술의 수준을 뛰어넘고 있어 개발의 중요성이 날로 커져가고 있다. 차세대 디스플레이는 가볍고 얇은 두께와 고해상도, 높은 화면 전환 속도, 대면적을 갖는 평면 디스플레이라는 기술의 방향에 추가하여 공간적/시간적으로 제약을 받지 않는 방향으로 성장해 나갈 예정이다. 소비자들이 디스플레이 정보 전달 매체의 특징으로 친환경, 저소비전력, 초고해상도, 저가격의 대면적화, 유연성, 디자인, 투명성 및 실제 영상 구현(3-Dimension) 등을 강하게 요구하고 있다.Recently, with the rapid progress of information technology, we are entering the era of ubiquitous computing in which information can be accessed anytime and anywhere. Accordingly, the importance of new electronic devices such as information delivery media and storage media that deliver various information is gradually increasing. In particular, consumer demand for displays is exceeding the level of market supply and technology, so the importance of development is growing day by day. Next-generation displays are expected to grow in a direction that is not constrained by space/time in addition to the technology direction of a flat display with light weight, thinness, high resolution, high screen switching speed, and large area. Consumers are strongly demanding eco-friendliness, low power consumption, ultra-high resolution, low-cost large-area, flexibility, design, transparency, and actual image implementation (3-Dimension) as characteristics of display information delivery media.
차세대 디스플레이의 핵심 기술인 초고해상도, 높은 화면 전환속도, 대화면 특성 등을 구현하기 위해서는 이를 구동하는 기본 소자인 박막 트랜지스터(TFT, thin-film transistor)의 기술이 발전되어야 한다. 기존의 비정질 실리콘 기반의 박막 트랜지스터는 이동도 특성이 1 cm2/Vs정도에 불과하다. 이를 대체하기 위하여 2004년 일본의 한 대학에서 비정질 InGaZnO 반도체 재료를 개발한 것을 필두로 10 cm2/Vs이상의 높은 이동도 특성을 갖는 비실리콘 물질(non-silicon material)인 산화물을 채널층 물질로 적용한 반도체 박막 트랜지스터 기술이 그에 대한 대안으로 활발히 연구되어 왔다. 그러나 비실리콘 물질을 채널층 물질로 적용하는 경우, 채널층의 안정성 및 신뢰성을 확보하기 어렵다는 문제가 발생한다. In order to implement ultra-high resolution, high screen switching speed, and large screen characteristics, which are core technologies of next-generation displays, the technology of a thin-film transistor (TFT), which is a basic element that drives them, must be developed. Conventional amorphous silicon-based thin film transistors have mobility characteristics of only about 1 cm 2 /Vs. To replace this, an amorphous InGaZnO semiconductor material was developed at a university in Japan in 2004, and oxide, a non-silicon material with high mobility characteristics of 10 cm 2 /Vs or more, was applied as a channel layer material. Semiconductor thin film transistor technology has been actively studied as an alternative. However, when a non-silicon material is applied as a channel layer material, it is difficult to secure stability and reliability of the channel layer.
산화물 박막 레지스터 소자를 실제 디스플레이 패널 등에 적용하기 위해서는 이동도 특성과 더불어, 실제 패널 구동 환경에서의 전압 및 광 조건에서의 신뢰성 특성이 매우 중요하다. 산화물 반도체의 이동도가 증가하면 박막 트랜지스터의 신뢰성 특성은 크게 감소하는 것으로 알려져 있는데, 이는 반도체 내에 필수적으로 존재하는 산소 결함이 이동도 증가에도 기여함과 동시에 산소 결함이 만드는 반도체 내 sub-gap state가 신뢰성 저하에도 역할을 하기 때문이다. 따라서 산화물 반도체 기반의 초고이동도 박막 트랜지스터 소자를 개발하기 위해서는 산소 결함이 만드는 sub-gap state를 원천적으로 차단하여 신뢰성을 향상시키는 기술의 개발이 선행되어야 한다. 최근에는 산소보다 높은 에너지 준위를 갖는 질소를 과량으로 고용시킨 질산화물을 박막 트랜지스터에 적용하여 산소 결함이 만드는 sub-gap state를 효과적으로 패시베이션(passivation)할 수 있음이 보고되어, 질산화물 박막 트랜지스터에 대한 연구가 활발히 진행되고 있다.In order to apply an oxide thin film resistor device to an actual display panel, etc., reliability characteristics under voltage and light conditions in an actual panel driving environment are very important along with mobility characteristics. It is known that the reliability characteristics of thin film transistors greatly decrease when the mobility of the oxide semiconductor increases. This is because oxygen defects, which are essentially present in the semiconductor, contribute to the increase in mobility, and at the same time, the sub-gap state in the semiconductor created by the oxygen defects This is because it also plays a role in reducing reliability. Therefore, in order to develop an oxide semiconductor-based ultra-high mobility thin film transistor device, the development of a technology that improves reliability by fundamentally blocking the sub-gap state created by oxygen defects must be preceded. Recently, it has been reported that the sub-gap state created by oxygen vacancies can be effectively passivated by applying nitric oxide in which nitrogen, which has an energy level higher than oxygen in excess, is applied to the thin film transistor, and research on nitric oxide thin film transistors has been conducted. is actively underway.
본 발명자는 공개특허 제10-2014-0074742호에서 질산화물 박막으로 이루어진 채널층을 포함하는 트랜지스터에서 채널층과 소스전극 또는 드레인전극의 콘택 저항을 낮추는 것에 의해 트랜지스터의 성능을 개선하기 위한 방법을 개시하였다. 즉, 상기 공개특허에서는 채널층과 소스/드레인 전극사이의 콘택 특성을 확보하기 위하여 채널층과 소스/드레인 전극의 접촉면이 채널층의 나머지 영역에 비해 높은 캐리어 농도를 갖도록 해당면을 수소를 포함하는 플라즈마로 처리하는 것을 제안하였다. 수소를 포함하는 플라즈마의 예로서 암모니아를 포함한 플라즈마로 콘택 영역을 처리하는 것이 제시되어 있으며, 이에 의해 전계 효과 이동도가 크게 증가하고 서브문턱 스윙이 감소하여 콘택 특성이 개선되는 것을 확인하였다. 본 발명은 상기 공개특허와 달리 채널층 전체의 플라즈마 처리에 의해 새로운 효과를 얻을 수 있음을 확인하고, 본 발명을 완성하였다.In Patent Publication No. 10-2014-0074742, the present inventor disclosed a method for improving the performance of a transistor by lowering the contact resistance between the channel layer and the source electrode or drain electrode in a transistor including a channel layer made of a nitroxide thin film. . That is, in the above published patent, in order to secure the contact characteristics between the channel layer and the source / drain electrode, the contact surface between the channel layer and the source / drain electrode contains hydrogen so that the contact surface has a higher carrier concentration than the rest of the channel layer. Plasma treatment is suggested. As an example of hydrogen-containing plasma, treatment of a contact region with ammonia-containing plasma has been proposed, and it has been confirmed that, as a result, field effect mobility is greatly increased and contact characteristics are improved by reducing subthreshold swing. Unlike the above published patents, the present invention confirmed that a new effect can be obtained by plasma treatment of the entire channel layer, and the present invention was completed.
본 발명은 금속 질산화물을 함유하면서 우수한 성능과 안정성 및 신뢰성을 갖는 박막 트랜지스터 및 그의 제조방법을 제공하는 것을 목적으로 한다.An object of the present invention is to provide a thin film transistor having excellent performance, stability and reliability while containing a metal nitride, and a manufacturing method thereof.
본 발명의 또 다른 목적은 상기 박막 트랜지스터를 포함하는 전자소자를 제공하는 것이다. Another object of the present invention is to provide an electronic device including the thin film transistor.
전술한 목적을 달성하기 위한 본 발명은 반도체 물질로 형성된 채널층; 상기 채널층 상에 서로 마주보며 위치하는 소스 전극 및 드레인 전극; 상기 채널층에 전계를 인가하기 위한 게이트 전극; 및 상기 게이트 전극과 상기 채널층 사이에 개재된 게이트 절연층;을 포함하는 박막 트랜지스터에 있어서, 상기 채널층은 암모니아를 포함한 플라즈마로 처리된 금속 질산화물 박막으로 이루어진 것을 특징으로 하는 박막 트랜지스터에 관한 것이다.The present invention for achieving the above object is a channel layer formed of a semiconductor material; a source electrode and a drain electrode positioned facing each other on the channel layer; a gate electrode for applying an electric field to the channel layer; and a gate insulating layer interposed between the gate electrode and the channel layer, wherein the channel layer is formed of a metal nitride thin film treated with a plasma containing ammonia.
또한 본 발명은 기판 상에 게이트 전극을 형성하는 단계, 상기 게이트 전극 상에 게이트 절연층을 형성하는 단계, 상기 게이트 절연층 상에 게이트 전극에 대응하는 채널층을 형성하는 단계 및 상기 채널층 상의 서로 마주보는 위치에 각각 접촉된 소스 전극 및 드레인 전극을 형성하는 단계를 포함하는 박막 트랜지스터의 제조방법에 있어서, 상기 채널층을 형성하는 단계는, (A) 게이트 절연층 상에 게이트 전극에 대응하는 금속 질산화물 박막을 형성하는 단계; (B) 상기 금속 질산화물 박막을 암모니아를 포함한 플라즈마로 처리하는 단계;를 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조방법에 관한 것이다.In addition, the present invention comprises the steps of forming a gate electrode on a substrate, forming a gate insulating layer on the gate electrode, forming a channel layer corresponding to the gate electrode on the gate insulating layer, and each other on the channel layer. In the manufacturing method of a thin film transistor comprising the step of forming a source electrode and a drain electrode in contact with each other at opposite positions, the step of forming the channel layer, (A) a metal corresponding to the gate electrode on the gate insulating layer Forming a nitric oxide thin film; (B) treating the metal nitride thin film with a plasma containing ammonia; relates to a method for manufacturing a thin film transistor comprising the.
본 발명은 또한 상기 박막 트랜지스터를 포함하는 전자소자에 관한 것이다.The present invention also relates to an electronic device including the thin film transistor.
이상과 같이 본 발명에 의하면 비실리콘 물질인 금속 질산화물을 암모니아를 포함한 플라즈마로 처리하는 것에 의해, 이동도가 여전히 높으면서도, off 전류, turn-on 전압, hysteresis 값, 서브문턱 기울기(subthreshold swing, SS) 등의 특성이 우수하면서도 안정성과 신뢰성이 높은 박막 트랜지스터를 구현할 수 있다. As described above, according to the present invention, by treating non-silicon metal nitroxide with plasma containing ammonia, while the mobility is still high, off current, turn-on voltage, hysteresis value, subthreshold swing (SS) ), etc., it is possible to implement a thin film transistor with high stability and reliability.
또한 본 발명의 박막 트랜지스터를 적용하는 것에 의해 성능이 향상된 전자소자를 제공하는 것이 가능하다.In addition, it is possible to provide an electronic device with improved performance by applying the thin film transistor of the present invention.
도 1은 본 발명의 일 실시예에 의한 박막 트랜지스터의 개략 단면도.
도 2는 본 발명의 일 실시예에서 제작된 박막 트랜지스터의 구조를 보여주는 모식도.
도 3은 본 발명의 일 실시예에 의해 제작된 박막 트랜지스터의 게이트전압(Vg)-드레인전류(Id) 트랜스퍼 특성을 보여주는 그래프.1 is a schematic cross-sectional view of a thin film transistor according to an embodiment of the present invention.
Figure 2 is a schematic diagram showing the structure of a thin film transistor fabricated in one embodiment of the present invention.
3 is a graph showing gate voltage (Vg)-drain current (Id) transfer characteristics of a thin film transistor fabricated according to an embodiment of the present invention.
이하 첨부된 도면을 참조하여 본 발명을 보다 상세히 설명한다. 그러나 이러한 도면은 본 발명의 기술적 사상의 내용과 범위를 쉽게 설명하기 위한 예시일 뿐, 이에 의해 본 발명의 기술적 범위가 한정되거나 변경되는 것은 아니다. 이러한 예시에 기초하여 본 발명의 기술적 사상의 범위 안에서 다양한 변형과 변경이 가능함은 당업자에게는 당연할 것이다. 이하의 도면에서 각 구성요소의 크기나 두께, 형상 등은 과장되거나 단순화되어 있을 수 있다. 또한 본 명세서에서 "상부" 또는 "상"은 서로 직접적으로 접촉하여 바로 위에 위치하는 것 뿐 아니라 다른 층을 매개로 하여 비접촉적으로 위에 위치하는 것 역시 포함할 수 있다. Hereinafter, the present invention will be described in more detail with reference to the accompanying drawings. However, these drawings are only examples for easily explaining the content and scope of the technical idea of the present invention, and thereby the technical scope of the present invention is not limited or changed. It will be obvious to those skilled in the art that various modifications and changes are possible within the scope of the technical spirit of the present invention based on these examples. In the following drawings, the size, thickness, shape, etc. of each component may be exaggerated or simplified. In addition, in the present specification, "upper part" or "upper part" may include not only those located directly on top of each other in direct contact with each other, but also those located on top of each other in a non-contact manner through another layer.
도 1은 본 발명의 일 실시예에 따른 박막 트랜지스터(100)를 보여주는 단면도이다. 도 1의 박막 트랜지스터(100)는 게이트 전극(120)이 채널층(140) 아래에 구비되는 바텀(bottom) 게이트 구조의 박막 트랜지스터이다. 기판(110) 상에 게이트 전극(120)이 구비될 수 있다. 기판(110)은 유리 기판일 수 있지만, 그 밖의 다른 기판, 예컨대, 플라스틱 기판이나 실리콘 기판 등 통상의 반도체소자 공정에서 사용되는 다양한 기판 중 어느 하나일 수 있다. 게이트 전극(120)은 일반적인 전극 물질(금속, 도전성 산화물 등)로 형성될 수 있다. 기판(110) 상에 게이트 전극(120)을 덮는 게이트 절연층(130)이 구비될 수 있다. 게이트 절연층(130)은 실리콘 산화물층, 실리콘 질산화물층이나 실리콘 질화물층을 포함할 수 있으나, 그 밖의 다른 물질층, 예컨대, 실리콘 질화물층보다 유전상수가 큰 고유전물질층을 포함할 수도 있다. 게이트 절연층(130)은 실리콘 산화물층, 실리콘 질산화물층, 실리콘 질화물층 및 고유전물질층 중 적어도 두 층 이상이 적층된 구조를 가질 수도 있다. 1 is a cross-sectional view showing a thin film transistor 100 according to an embodiment of the present invention. The thin film transistor 100 of FIG. 1 is a bottom gate structure thin film transistor in which the gate electrode 120 is provided under the channel layer 140 . A gate electrode 120 may be provided on the substrate 110 . The substrate 110 may be a glass substrate, but may be any other substrate, for example, any one of various substrates used in a typical semiconductor device process, such as a plastic substrate or a silicon substrate. The gate electrode 120 may be formed of a general electrode material (metal, conductive oxide, etc.). A gate insulating layer 130 covering the gate electrode 120 may be provided on the substrate 110 . The gate insulating layer 130 may include a silicon oxide layer, a silicon nitride layer, or a silicon nitride layer, but may also include other material layers, such as a high dielectric material layer having a higher dielectric constant than a silicon nitride layer. The gate insulating layer 130 may have a structure in which at least two layers of a silicon oxide layer, a silicon nitride layer, a silicon nitride layer, and a high dielectric material layer are stacked.
게이트 절연층(130) 상에는 채널층(140)이 구비될 수 있다. 채널층(140)은 게이트 전극(120) 위쪽에 위치할 수 있다. 도 1에서는 채널층(140)의 폭을 게이트 전극(120)의 폭보다 다소 크게 도시하였으나, 경우에 따라서는 게이트 전극(120)의 폭과 유사하거나 그보다 작을 수도 있다. A channel layer 140 may be provided on the gate insulating layer 130 . The channel layer 140 may be positioned above the gate electrode 120 . In FIG. 1 , the width of the channel layer 140 is slightly larger than the width of the gate electrode 120 , but may be similar to or smaller than the width of the gate electrode 120 in some cases.
채널층(140) 상에는 제1 및 제2 영역에 마주보며 각각 접촉된 소스 전극(151) 및 드레인 전극(152)이 구비될 수 있다. 소스 전극(151)은 채널층(140)의 일단에 접촉될 수 있고, 드레인 전극(152)은 채널층(140)의 타단에 접촉될 수 있다. 소스 전극(151) 및 드레인 전극(152)은 게이트 전극(120)과 동일한 물질층일 수 있으나, 다른 물질층일 수도 있다. 소스 전극(151) 및 드레인 전극(152)은 단일층 또는 다중층일 수 있다. 소스 전극(151) 및 드레인 전극(152)의 형태 및 위치는 달라질 수 있다. 예컨대, 소스 전극(151)은 채널층(140)의 일단에서 그와 인접한 게이트 절연층(130) 영역 위로 연장된 구조를 가질 수 있고, 이와 유사하게, 드레인 전극(152)은 채널층(140)의 타단에서 그와 인접한 게이트 절연층(130) 영역 위로 연장된 구조를 가질 수 있다. 또한 소스 전극(151) 및 드레인 전극(152)은 채널층(140)의 양단(즉, 일단 및 타단)이 아닌 다른 두 영역에 접촉하도록 구비될 수도 있다.A source electrode 151 and a drain electrode 152 may be provided on the channel layer 140 to face and contact the first and second regions, respectively. The source electrode 151 may contact one end of the channel layer 140 and the drain electrode 152 may contact the other end of the channel layer 140 . The source electrode 151 and the drain electrode 152 may be the same material layer as the gate electrode 120, but may be a different material layer. The source electrode 151 and the drain electrode 152 may be a single layer or multiple layers. The shape and location of the source electrode 151 and the drain electrode 152 may vary. For example, the source electrode 151 may have a structure extending from one end of the channel layer 140 onto a region of the gate insulating layer 130 adjacent thereto, and similarly, the drain electrode 152 may have a structure extending from the channel layer 140 It may have a structure extending from the other end of the gate insulating layer 130 region adjacent thereto. In addition, the source electrode 151 and the drain electrode 152 may be provided to contact two regions other than both ends (ie, one end and the other end) of the channel layer 140 .
도 1에 도시되지는 않았으나, 본 박막 트랜지스터에는 채널층(140)을 덮는 식각정지층이 추가로 구비될 수 있다. 식각정지층은 소스 전극(151) 및 드레인 전극(152)을 형성하기 위한 식각 공정에서, 상기 식각에 의해 채널층(140)이 손상되는 것을 방지하는 역할을 한다. 식각정지층은 실리콘 산화물, 실리콘 질화물, 유기 절연물 등을 포함할 수 있다. 식각정지층에는 채널층(140)의 제1 및 제2영역을 노출시키는 제1 및 제2 콘택홀이 구비될 수 있다. 채널층(140)의 상기 제1영역은 채널층(140)의 일단 또는 그와 인접한 영역일 수 있고, 채널층(140)의 상기 제2영역은 채널층(140)의 타단 또는 그와 인접한 영역일 수 있다. 이때 소스 전극(151)은 식각정지층의 제1 콘택홀 내에 채널층(140)에 전기적으로 연결되어 구비되며, 드레인 전극(152)은 식각정지층의 제2 콘택홀 내에 채널층(140)에 전기적으로 연결되어 구비된다. Although not shown in FIG. 1 , the thin film transistor may additionally include an etch stop layer covering the channel layer 140 . The etch stop layer serves to prevent the channel layer 140 from being damaged by the etching process in the etching process for forming the source electrode 151 and the drain electrode 152 . The etch stop layer may include silicon oxide, silicon nitride, an organic insulating material, or the like. First and second contact holes exposing the first and second regions of the channel layer 140 may be provided in the etch stop layer. The first area of the channel layer 140 may be one end of the channel layer 140 or an area adjacent thereto, and the second area of the channel layer 140 may be the other end of the channel layer 140 or an area adjacent thereto. can be In this case, the source electrode 151 is electrically connected to the channel layer 140 in the first contact hole of the etch stop layer, and the drain electrode 152 is provided in the channel layer 140 in the second contact hole of the etch stop layer. It is electrically connected and provided.
게이트 절연층(130) 상에는 채널층(140), 소스 전극(151) 및 드레인 전극(152)을 덮는 보호층(passivation layer)이 구비될 수 있다. 보호층은 실리콘 산화물층, 실리콘 질산화물층, 실리콘 질화물층 또는 유기절연층이거나, 이들 중 적어도 두 개 이상이 적층된 구조를 가질 수 있다.A passivation layer may be provided on the gate insulating layer 130 to cover the channel layer 140 , the source electrode 151 and the drain electrode 152 . The protective layer may be a silicon oxide layer, a silicon nitride layer, a silicon nitride layer, or an organic insulating layer, or may have a structure in which at least two or more of these are stacked.
본 발명은 상기 채널층(140)이 암모니아를 포함한 플라즈마로 처리된 금속 질산화물 박막으로 이루어진 것을 특징으로 한다. 상기 금속 질산화물은 M(1-x-y)OxNy (0<x<1, 0<y<1)의 일반식으로 표시될 수 있으며, 구체적인 조성은 질산화물의 생성 조건에 따라 변화할 수 있다. 이때 상기 금속(M)은 아연이거나 인듐일 수 있다. 금속 질산화물로 이루어진 채널층(140)의 에너지 밴드갭(energy band gap)은 금속 질화물의 에너지 밴드갭보다 크거나 같고, 금속 산화물의 에너지 밴드갭보다 작거나 같을 수 있다. 금속 질산화물에서 산소(O)의 함유량이 적을 때 금속 질산화물의 에너지 밴드갭은 금속 질화물의 에너지 밴드갭과 유사할 수 있으며, 질소(N)의 함유량이 적을 때 금속 질산화물의 에너지 밴드갭은 금속 산화물의 에너지 밴드갭과 유사할 수 있다. The present invention is characterized in that the channel layer 140 is made of a metal nitride oxide thin film treated with plasma containing ammonia. The metal nitroxide may be represented by a general formula of M (1-xy) O x N y (0<x<1, 0<y<1), and a specific composition may vary depending on the conditions for generating the nitroxide. In this case, the metal (M) may be zinc or indium. An energy band gap of the channel layer 140 made of metal nitride may be greater than or equal to that of the metal nitride and may be smaller than or equal to that of the metal oxide. When the content of oxygen (O) in the metal nitride is low, the energy bandgap of the metal nitride may be similar to that of the metal nitride, and when the content of nitrogen (N) is low, the energy bandgap of the metal nitride is that of the metal oxide. It can be similar to the energy bandgap.
상기 금속 질산화물 박막은 반응성 스퍼터링법, MOCVD(metal organic chemical vapor deposition)법, CVD(chemical vapor deposition), ALD(atomic layer deposition) 또는 증발(evaporation)법 등을 이용하여 형성할 수 있으며, 이러한 박막 형성기술은 당업자라면 종래기술을 참작하여 적절히 선택하여 사용할 수 있을 것이다.The metal nitride thin film may be formed using a reactive sputtering method, a metal organic chemical vapor deposition (MOCVD) method, a chemical vapor deposition (CVD) method, an atomic layer deposition (ALD) method, or an evaporation method. Those skilled in the art will be able to properly select and use the technology in consideration of the prior art.
채널층(140)에는 금속 질산화물에 소정의 금속 원소(금속 질산화물을 이루는 금속과 다른 금속 원소)가 도핑될 수 있다. 예를 들어, 상기 금속 원소는 Ga, Hf, Al, Zn, Sn, In 등일 수 있다. 채널층(140)의 두께는 10∼150nm인 것이 바람직하나, 이에 한정되는 것은 아니다. 금속 질산화물은 산소 결함이 질소 고용에 의해 효과적으로 passivation 되어 금속 산화물에 비해 신뢰도 특성이 매우 우수하다. The channel layer 140 may be doped with a predetermined metal element (a metal element different from a metal constituting the metal nitroxide) to the metal nitroxide. For example, the metal element may be Ga, Hf, Al, Zn, Sn, or In. The thickness of the channel layer 140 is preferably 10 to 150 nm, but is not limited thereto. Metal nitroxides have excellent reliability characteristics compared to metal oxides because oxygen defects are effectively passivated by nitrogen solution.
그러나 금속 질산화물을 채널층 물질로 적용하는 경우, 채널층과 소스/드레인 전극 사이의 콘택 특성의 확보가 용이하지 않을 수 있다. 특히, 금속 질산화물 박막으로 구성된 채널층과 소스/드레인 전극 사이에는 일함수 차이로 인한 에너지 베리어(energy barrier)가 발생하여 콘택 저항이 커질 수 있다. 따라서 소스 전극으로부터 채널층으로의 캐리어(전자)의 유입이 어려워지고 박막 트랜지스터의 성능 및 동작 특성이 나빠질 수 있다. 또한 소스/드레인 전극의 패터닝을 포함한 박막 트랜지스터의 제조 공정 중의 열적, 물리적, 화학적인 자극은 채널층의 반도체 박막의 결함을 유발하여 박막 트랜지스터의 특성을 저하시키게 된다.However, when a metal nitride is used as a material for the channel layer, it may not be easy to secure contact characteristics between the channel layer and the source/drain electrodes. In particular, an energy barrier may occur between the source/drain electrode and the channel layer formed of the metal nitride thin film due to a difference in work function, so that contact resistance may increase. Therefore, it is difficult to introduce carriers (electrons) from the source electrode into the channel layer, and performance and operating characteristics of the thin film transistor may be deteriorated. In addition, thermal, physical, and chemical stimuli during the manufacturing process of the thin film transistor including source/drain electrode patterning cause defects in the semiconductor thin film of the channel layer to deteriorate the characteristics of the thin film transistor.
본 발명의 박막 트랜지스터에서는 상기 금속 질산화물 박막으로 구성된 채널층이 암모니아를 포함한 플라즈마로 처리된 것을 특징으로 한다. 채널층의 암모니아에 의한 플라즈마의 처리는 반도체 박막 중의 결함과 다른 탄소원자에 의한 오염원을 제거하여 금속 질산화물 반도체 박막 내의 캐리어 양을 제거하는 것에 의해 박막 트랜지스터의 특성을 향상시키고, 안정화시키는 역할을 한다. 상기 플라즈마 처리방법은 챔버 내에서 기판과 전구체가 유입되는 전극사이에서 플라즈마를 즉각적으로 형성하는 다이렉트 플라즈마 방법 또는 챔버 외부에서 플라즈마를 생성시켜서 챔버 내로 유입하는 리모트 플라즈마 방법을 이용할 수 있다. The thin film transistor of the present invention is characterized in that the channel layer composed of the metal nitride thin film is treated with a plasma containing ammonia. Plasma treatment of the channel layer with ammonia serves to improve and stabilize the characteristics of the thin film transistor by removing the amount of carriers in the metal nitride semiconductor thin film by removing defects and other sources of contamination by carbon atoms in the semiconductor thin film. The plasma processing method may use a direct plasma method in which plasma is immediately formed between a substrate and an electrode into which a precursor is introduced in a chamber or a remote plasma method in which plasma is generated outside the chamber and introduced into the chamber.
본 발명에 따른 박막 트랜지스터의 특성을 평가하기 위하여, 도 2에 도시된 구조의 박막 트랜지스터를 제작하였다. 보다 상세하게는 하이 도핑(high doping)된 p++-Si 위에 100nm 두께로 SiO2 절연층이 형성된 기판을 이용하였다. 채널층의 패터닝을 위해 shadow mask 중 active mask를 SiO2/p++-Si 기판위에 부착 후 ZnON 채널층을 RF Sputter로 30nm 증착하였다. 채널층의 증착 조건은 다음과 같다; RF power : 37W, 공정압력 : 6.8 mTorr, Ar:N2:O2 = 5 : 9 : 0.1 sccm. 소스/드레인 mask를 채널층이 패터닝된 기판에 광학 현미경을 통해 정밀하게 align해준 후, DC sputter을 이용하여 금속 전극인 Mo를 100nm의 두께로 증착하였다. 증착 조건은 다음과 같다; DC power : 20W, 공정압력 : 3 mTorr, Ar : 10sccm. 박막 트랜지스터를 제작 후 마지막으로 RTP(Rapid Thermal Process)를 이용하여 컨택 열처리를 해주었다. 열처리 조건은 다음과 같다; 온도 : 250℃, 시간 : 5분, N2 : 150sccm, 공정압력 : 0.5 Torr.In order to evaluate the characteristics of the thin film transistor according to the present invention, a thin film transistor having the structure shown in FIG. 2 was manufactured. More specifically, a substrate having a SiO 2 insulating layer formed on a high-doped p ++ -Si to a thickness of 100 nm was used. For patterning of the channel layer, an active mask among the shadow masks was attached on the SiO 2 /p ++ -Si substrate, and then a 30 nm ZnON channel layer was deposited using an RF sputter. The deposition conditions of the channel layer are as follows; RF power: 37W, process pressure: 6.8 mTorr, Ar:N 2 :O 2 = 5 : 9 : 0.1 sccm. After precisely aligning the source/drain mask on the substrate on which the channel layer was patterned through an optical microscope, a metal electrode, Mo, was deposited to a thickness of 100 nm using a DC sputter. Deposition conditions were as follows; DC power: 20W, process pressure: 3 mTorr, Ar: 10 sccm. After fabricating the thin film transistor, lastly, contact heat treatment was performed using RTP (Rapid Thermal Process). Heat treatment conditions are as follows; Temperature: 250℃, time: 5 minutes, N 2 : 150 sccm, process pressure: 0.5 Torr.
제조예는 ZnON으로 이루어진 채널층의 증착 후, 암모니아 분위기에서 플라즈마를 처리하고 박막 트랜지스터를 제작하였으며, 대조군은 채널층을 별도의 처리없이 그대로 박막 트랜지스터를 제조하였다. 비교를 위하여 암모니아 플라즈마 대신 질소 또는 산소 분위기에서 채널층을 플라즈마 처리한 후, 박막 트랜지스터를 제작하여 소자 특성을 함께 평가하였다. 플라즈마 처리는 50W로 30초간 처리하였으며, 작업온도는 300℃, 작업압력은 340 mTorr이었다. 질소 플라즈마 또는 암모니아 플라즈마 처리 시, 질소 또는 암모니아의 유속은 100sccm이었으며, 산소 플라즈마 처리 시 산소의 유속은 30sccm이었다.In the manufacturing example, after depositing a channel layer made of ZnON, plasma was treated in an ammonia atmosphere to fabricate a thin film transistor, and in the control group, a thin film transistor was fabricated as it was without a separate treatment of the channel layer. For comparison, after the channel layer was plasma treated in a nitrogen or oxygen atmosphere instead of ammonia plasma, thin film transistors were fabricated and device characteristics were evaluated together. Plasma treatment was performed at 50 W for 30 seconds, the working temperature was 300 ° C, and the working pressure was 340 mTorr. During the nitrogen plasma or ammonia plasma treatment, the flow rate of nitrogen or ammonia was 100 sccm, and the flow rate of oxygen during the oxygen plasma treatment was 30 sccm.
제작된 박막 트랜지스터에 대해 게이트전압(Vg)-드레인전류(Id) 트랜스퍼 특성을 측정하고 도 3에 그 결과를 도시하였으며, 표 1에는 제작된 박막 트랜지스터의 소자 특성을 기재하였다. 도 3과 표 1에서 Ini는 대조군으로 채널층에 플라즈마를 처리하지 않은 박막 트랜지스터를 나타내며, O2, N2, NH3는 플라즈마 처리 시의 분위기를 나타낸다.Gate voltage (Vg)-drain current (Id) transfer characteristics were measured for the fabricated thin film transistor, and the results are shown in FIG. 3, and device characteristics of the fabricated thin film transistor are described in Table 1. In FIG. 3 and Table 1, Ini represents a thin film transistor whose channel layer is not treated with plasma as a control, and O 2 , N 2 , and NH 3 represent atmospheres during plasma treatment.
도 3 및 표 1을 참조하면, 채널층을 암모니아 플라즈마로 처리하는 것에 의해 전계 효과 이동도(field effect mobility)는 다소 감소하였으나, 여전히 우수한 전계 효과 이동도를 나타내었으며 서브문턱 스윙(subthreshold swing, S.S.), 문턱 전압(threshold voltage) 및 전류점멸비(on/off ratio, Ion/off)의 특성이 모두 증가하여 초 고이동도 박막 트랜지스터의 특성을 나타내었다. 이에 비해 채널층을 산소 플라즈마나 질소 플라즈마로 처리한 박막 트랜지스터의 경우에는 이동도 특성 뿐 아니라 서브문턱 스윙, 문턱 전압, 전류점멸비 모두가 열화됨을 보여주었다.Referring to FIG. 3 and Table 1, although the field effect mobility was somewhat reduced by treating the channel layer with ammonia plasma, the field effect mobility was still excellent, and the subthreshold swing (SS) ), threshold voltage and current on/off ratio (on/off ratio, I on/off ) all increased, indicating the characteristics of an ultra-high mobility thin film transistor. In contrast, in the case of the thin film transistor in which the channel layer was treated with oxygen plasma or nitrogen plasma, not only the mobility characteristics but also the sub-threshold swing, threshold voltage, and current turn-off ratio were all deteriorated.
본 발명의 다양한 실시예에 따른 박막 트랜지스터는 디스플레이 즉, 능동행렬(active matrix) 디스플레이 예컨대, 액정 디스플레이나 유기 발광 디스플레이의 화소에 스위칭 소자나 구동 소자로 사용될 수 있다. 특히, 본 발명의 다앙한 실시예에 따른 박막 트랜지스터는 UHD(ultra high definition) 영상을 제공하는 차세대 고해상도 AMLCD(active matrix liquid crystal display), AMOLED(active matrix organic light emitting diode) 등의 평판 디스플레이에 적용될 수 있다. 이 외에도 메모리소자 및 논리소자 등 다른 전자소자 분야에 다양한 용도로 적용될 수 있음은 당연하다.A thin film transistor according to various embodiments of the present invention may be used as a switching element or a driving element in a pixel of a display, that is, an active matrix display, for example, a liquid crystal display or an organic light emitting display. In particular, thin film transistors according to various embodiments of the present invention can be applied to flat panel displays such as next-generation high-resolution AMLCD (active matrix liquid crystal display) and AMOLED (active matrix organic light emitting diode) providing UHD (ultra high definition) images. can In addition to this, it is natural that it can be applied for various purposes in other electronic device fields such as memory devices and logic devices.
100 박막 트랜지스터
110 기판 120 게이트 전극
130 게이트 절연층 140 채널층
151 소스 전극 152 드레인 전극100 thin film transistor
110 substrate 120 gate electrode
130 gate insulating layer 140 channel layer
151 source electrode 152 drain electrode
Claims (6)
상기 채널층을 형성하는 단계는,
(A) 게이트 절연층 상에 게이트 전극에 대응하는 금속 질산화물 박막을 형성하는 단계;
(B) 상기 금속 질산화물 박막의 전체 영역을 암모니아를 포함한 플라즈마로 처리하는 단계;
를 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
Forming a gate electrode on a substrate, forming a gate insulating layer on the gate electrode, forming a channel layer corresponding to the gate electrode on the gate insulating layer, and facing each other on the channel layer In the method of manufacturing a thin film transistor comprising the step of forming a source electrode and a drain electrode in contact with each other,
Forming the channel layer,
(A) forming a metal nitroxide thin film corresponding to the gate electrode on the gate insulating layer;
(B) treating the entire area of the metal nitride thin film with plasma containing ammonia;
Method for manufacturing a thin film transistor comprising a.
상기 금속 질산화물은 아연 질산화물 또는 인듐 질산화물인 것을 특징으로 하는 박막 트랜지스터의 제조방법.
According to claim 3,
The method of manufacturing a thin film transistor, characterized in that the metal nitroxide is zinc nitroxide or indium nitroxide.
상기 박막 트랜지스터가 표시장치에 사용되는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
According to claim 3,
A method of manufacturing a thin film transistor, characterized in that the thin film transistor is used in a display device.
상기 박막 트랜지스터가 스위칭소자 또는 구동소자로 사용되는 것을 특징으로 하는 박막 트랜지스터의 제조방법.According to claim 3,
Method of manufacturing a thin film transistor, characterized in that the thin film transistor is used as a switching element or a driving element.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150190918 | 2015-12-31 | ||
| KR20150190918 | 2015-12-31 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20170080506A KR20170080506A (en) | 2017-07-10 |
| KR102571072B1 true KR102571072B1 (en) | 2023-08-29 |
Family
ID=59355772
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020160181984A KR102571072B1 (en) | 2015-12-31 | 2016-12-29 | Thin Film Transistor and Preparation Method Thereof |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102571072B1 (en) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101980196B1 (en) | 2012-12-10 | 2019-05-21 | 삼성전자주식회사 | Transistor, method of manufacturing the same and electronic device including transistor |
-
2016
- 2016-12-29 KR KR1020160181984A patent/KR102571072B1/en active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR20170080506A (en) | 2017-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101638978B1 (en) | Thin film transistor and manufacturing method of the same | |
| US9123750B2 (en) | Transistors including a channel where first and second regions have less oxygen concentration than a remaining region of the channel, methods of manufacturing the transistors, and electronic devices including the transistors | |
| JP5584960B2 (en) | Thin film transistor and display device | |
| JP5546733B2 (en) | Thin film transistor and manufacturing method thereof | |
| KR101774520B1 (en) | Treatment of gate dielectric for making high performance metal oxide and metal oxynitride thin film transistors | |
| US10615266B2 (en) | Thin-film transistor, manufacturing method thereof, and array substrate | |
| JP5291928B2 (en) | Oxide semiconductor device and manufacturing method thereof | |
| KR101960889B1 (en) | Offset electrode tft structure | |
| US20140239291A1 (en) | Metal-oxide semiconductor thin film transistors and methods of manufacturing the same | |
| Cai et al. | High-performance transparent AZO TFTs fabricated on glass substrate | |
| US8829515B2 (en) | Transistor having sulfur-doped zinc oxynitride channel layer and method of manufacturing the same | |
| KR101975929B1 (en) | Transistor having oxynitride channel layer and method of manufacturing the same | |
| KR102163730B1 (en) | Transistor, method of manufacturing the same and electronic device including transistor | |
| JP2009010348A (en) | Channel layer and its forming method, and thin film transistor including channel layer and its manufacturing method | |
| Kandpal et al. | Perspective of zinc oxide based thin film transistors: a comprehensive review | |
| JP2012028481A (en) | Field-effect transistor and manufacturing method of the same | |
| CN105409003A (en) | Method for improving the electrical conductivity of metal oxide semiconductor layers | |
| US9070779B2 (en) | Metal oxide TFT with improved temperature stability | |
| CN109119427B (en) | Manufacturing method of back channel etching type TFT substrate and back channel etching type TFT substrate | |
| KR101539294B1 (en) | Thin-Film Transistor with ZnO/MgZnO Active Structure | |
| KR102571072B1 (en) | Thin Film Transistor and Preparation Method Thereof | |
| JP2011258804A (en) | Field effect transistor and manufacturing method therefor | |
| KR101088366B1 (en) | Thin film transistor with buried layer and method for manufacturing the same | |
| KR102231372B1 (en) | Metal oxide thin film transistor and preparation method thereof | |
| KR101303428B1 (en) | Oxide thin film transistor and thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| X701 | Decision to grant (after re-examination) | ||
| GRNT | Written decision to grant |