KR102564467B1

KR102564467B1 - 표시 장치

Info

Publication number: KR102564467B1
Application number: KR1020180159181A
Authority: KR
Inventors: 안재국
Original assignee: 엘지디스플레이 주식회사
Priority date: 2018-12-11
Filing date: 2018-12-11
Publication date: 2023-08-04
Also published as: KR20200071442A

Abstract

본 발명의 일 실시예에 따른 표시 장치는, 다수의 데이터 라인 및 다수의 게이트 라인이 교차하는 영역들의 주변에 배치되는 다수의 서브픽셀을 포함하는 표시 패널, 상기 다수의 데이터 라인에 데이터 전압을 공급하는 데이터 구동 회로, 상기 다수의 게이트 라인에 게이트 신호를 공급하는 게이트 구동 회로 및 타이밍 제어 회로로부터 공급되는 게이트 제어 신호를 이용하여 상기 게이트 신호의 생성을 위한 게이트 구동 전압을 생성하고, 상기 게이트 구동 전압을 상기 게이트 구동 회로에 공급하는 레벨 시프터 회로를 포함하고, 상기 데이터 구동 회로는 상기 레벨 시프터 회로를 포함하는 제1 데이터 구동 회로 및 상기 레벨 시프터 회로를 포함하지 않는 제2 데이터 구동 회로를 포함한다.

Description

표시 장치{DISPLAY DEVICE}

본 발명은 표시 장치에 관한 것이다.

정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시 장치에 대한 요구가 다양한 형태로 증가하고 있으며, 근래에는 액정 표시 장치(LCD: Liquid Crystal Display), 플라즈마 표시 장치(PDP: Plasma Display Panel), 유기 발광 다이오드 표시 장치(OLED: Organic Light Emitting Diode)와 같은 여러 가지 표시 장치가 활용되고 있다.

액정 표시 장치는 액정이 갖는 여러 가지 성질 가운데 전압을 가하면 분자의 배열이 변하는 성질을 이용하여 정보를 표시하는 장치이다. 액정 표시 장치는 2장의 얇은 유리 기판 및 유리 기판 사이의 좁은 틈에 담긴 액정을 포함하며, 전압을 가하여 액정 분자의 배열 방향을 바꾸어 빛을 통과시키거나 반사시킴으로써 정보를 표시한다. 액정 표시 장치는 다른 표시 장치에 비해 얇은 판으로 만들 수 있고 소비 전력이 적어 휴대용 컴퓨터 등에 널리 이용되고 있다.

플라즈마 표시 장치는 2장의 유리판 사이에 가스 튜브를 배열하여 화면을 구성한다. 가스 튜브에는 네온이나 아르곤이 주입되며, 이 튜브에 연결된 전극으로 전압을 가해 플라즈마 현상을 유도한다. 이로 인해 발생한 자외선을 3원색에 해당하는 형광층에 통과시켜 가시광선으로 변환, 컬러 화면을 표시한다.

유기 발광 다이오드 표시 장치는 전자와 정공의 재결합으로 유기 발광층을 발광시키는 자발광 소자인 OLED를 이용한 표시 장치로서, 휘도가 높고 구동 전압이 낮으며 초박막화가 가능하여 차세대 표시 장치로 각광받고 있다.

한편, 최근에는 고해상도의 영상을 표시하기 위하여 보다 넓은 면적을 갖는 표시 장치가 개발되고 있다. 이처럼 표시 장치의 면적이 넓어짐에 따라서 표시 장치 내부에 배치되는 각종 부품의 개수 또한 증가하게 된다. 이러한 부품 개수의 증가로 인하여 표시 장치의 부피가 커지고 제조 비용이 상승하게 되므로 새로운 부품 설계의 필요성이 대두된다.

본 발명은 레벨 시프터와 연결되는 배선의 길이 및 해당 배선이 차지하는 공간을 감소시켜 종래 레벨 시프터와 연결되는 배선이 배치되던 기판의 크기를 줄일 수 있는 표시 장치를 제공하는 것을 목적으로 한다.

또한 본 발명은 배치 위치에 따라서 데이터 구동 회로가 실장되는 연결 부재의 크기를 다르게 적용함으로써 동일한 크기의 표시 패널을 사용할 때 종래에 비해 보다 많은 수의 데이터 구동 회로를 배치할 수 있는 표시 장치를 제공하는 것을 목적으로 한다.

또한 본 발명은 보다 간단한 공정을 통해서 여러 종류의 연결 부재를 제조할 수 있는 표시 장치를 제공하는 것을 목적으로 한다.

본 발명의 목적들은 이상에서 언급한 목적으로 제한되지 않으며, 언급되지 않은 본 발명의 다른 목적 및 장점들은 하기의 설명에 의해서 이해될 수 있고, 본 발명의 실시예에 의해 보다 분명하게 이해될 것이다. 또한, 본 발명의 목적 및 장점들은 특허 청구 범위에 나타낸 수단 및 그 조합에 의해 실현될 수 있음을 쉽게 알 수 있을 것이다.

본 발명의 일 실시예에서, 상기 데이터 구동 회로는 상기 표시 패널과 소스 기판 사이에 연결되는 연결 부재 상에 실장되고 상기 연결 부재는 상기 제1 데이터 구동 회로가 실장되는 제1 연결 부재 및 상기 제2 데이터 구동 회로가 실장되는 제2 연결 부재를 포함한다.

또한 본 발명의 일 실시예에서, 상기 제1 연결 부재는 상기 게이트 구동 전압을 출력하는 제1 출력 핀 및 제2 출력 핀, 상기 데이터 전압을 출력하는 제3 출력 핀, 상기 제1 데이터 구동 회로와 상기 제1 출력 핀 사이에 연결되어 상기 영상 데이터를 상기 제1 출력 핀으로 전달하는 제1 연결 배선, 상기 제1 데이터 구동 회로와 상기 제2 출력 핀 사이에 연결되어 상기 영상 데이터를 상기 제2 출력 핀으로 전달하는 제2 연결 배선, 상기 제1 데이터 구동 회로와 상기 제3 출력 핀 사이에 연결되어 상기 게이트 구동 전압을 상기 제3 출력 핀으로 전달하는 제3 연결 배선을 포함한다.

또한 본 발명의 일 실시예에 따른 표시 장치는 상기 제2 출력핀과 상기 게이트 구동 회로 사이에 연결되어 상기 게이트 구동 전압을 상기 게이트 구동 회로로 전달하는 제1 배선 또는 제2 배선을 더 포함한다.

또한 본 발명의 일 실시예에서, 상기 제1 출력 핀 및 상기 제2 출력 핀 중 어느 하나가 선택적으로 사용된다.

또한 본 발명의 일 실시예에서, 상기 제2 연결 부재는 상기 데이터 전압을 출력하는 제3 출력 핀 및 상기 제2 데이터 구동 회로와 상기 제3 출력 핀 사이에 연결되어 상기 데이터 전압을 상기 제3 출력 핀으로 전달하는 제3 연결 배선을 포함한다.

또한 본 발명의 일 실시예에서, 상기 제1 연결 부재는 상기 게이트 구동 회로와 가장 가까운 위치에 배치된다.

또한 본 발명의 일 실시예에서, 상기 제2 연결 부재는 상기 제1 연결 부재의 일부 영역을 절단하여 제조된다.

또한 본 발명의 일 실시예에서, 상기 제2 연결 부재는 상기 제1 연결 부재의 제1 게이트 신호 영역 및 제2 게이트 신호 영역을 절단하여 제조된다.

또한 본 발명의 일 실시예에서, 상기 타이밍 제어 회로는 상기 영상 데이터 및 데이터 제어 신호를 포함하는 패킷 신호를 상기 제1 데이터 구동 회로 또는 상기 제2 데이터 구동 회로에 전송하고, 상기 제1 데이터 구동 회로에 전송되는 상기 패킷 신호는 상기 게이트 제어 신호를 포함한다.

또한 본 발명의 일 실시예에 따른 표시 장치는, 다수의 데이터 라인 및 다수의 게이트 라인이 교차하는 영역들의 주변에 배치되는 다수의 서브픽셀을 포함하는 표시 패널, 상기 다수의 데이터 라인에 데이터 전압을 공급하는 데이터 구동 회로, 상기 다수의 게이트 라인에 게이트 신호를 공급하는 게이트 구동 회로 및 타이밍 제어 회로로부터 공급되는 게이트 제어 신호를 이용하여 상기 게이트 신호의 생성을 위한 게이트 구동 전압을 생성하고, 상기 게이트 구동 전압을 상기 게이트 구동 회로에 공급하는 레벨 시프터 회로를 포함하고, 상기 데이터 구동 회로는 상기 레벨 시프터 회로를 포함한다.

본 발명의 일 실시예에서, 상기 데이터 구동 회로는 상기 표시 패널과 소스 기판 사이에 연결되는 연결 부재 상에 실장되고, 상기 연결 부재는 상기 게이트 구동 전압을 출력하는 제1 출력 핀 및 제2 출력 핀, 상기 데이터 전압을 출력하는 제3 출력 핀, 상기 제1 데이터 구동 회로와 상기 제1 출력 핀 사이에 연결되어 상기 게이트 구동 전압을 상기 제1 출력 핀으로 전달하는 제1 연결 배선, 상기 제1 데이터 구동 회로와 상기 제2 출력 핀 사이에 연결되어 상기 게이트 구동 전압을 상기 제2 출력 핀으로 전달하는 제2 연결 배선, 상기 제1 데이터 구동 회로와 상기 제3 출력 핀 사이에 연결되어 상기 데이터 전압을 상기 제3 출력 핀으로 전달하는 제3 연결 배선을 포함한다.

또한 본 발명의 일 실시예에서, 상기 데이터 구동 회로는 상기 표시 패널과 소스 기판 사이에 연결되는 연결 부재 상에 실장되고, 상기 연결 부재 중 상기 게이트 구동 회로와 가장 가까운 위치에 배치되는 연결 부재는 상기 게이트 구동 전압을 출력하는 제1 출력 핀 또는 제2 출력 핀, 상기 데이터 전압을 출력하는 제3 출력 핀, 상기 제1 데이터 구동 회로와 상기 제1 출력 핀 사이에 연결되어 상기 게이트 구동 전압을 상기 제1 출력 핀으로 전달하는 제1 연결 배선 또는 상기 제1 데이터 구동 회로와 상기 제2 출력 핀 사이에 연결되어 상기 게이트 구동 전압을 상기 제2 출력 핀으로 전달하는 제2 연결 배선, 상기 제1 데이터 구동 회로와 상기 제3 출력 핀 사이에 연결되어 상기 데이터 전압을 상기 제3 출력 핀으로 전달하는 제3 연결 배선을 포함하고, 상기 연결 부재 중 상기 게이트 구동 회로와 가장 가까운 위치에 배치되는 연결 부재를 제외한 다른 연결 부재는 상기 데이터 전압을 출력하는 제3 출력 핀 및 상기 제2 데이터 구동 회로와 상기 제3 출력 핀 사이에 연결되어 상기 데이터 전압을 상기 제3 출력 핀으로 전달하는 제3 연결 배선을 포함한다.

또한 본 발명의 일 실시예에서, 상기 제1 출력핀 및 상기 제2 출력핀과 상기 게이트 구동 회로 사이에 연결되어 상기 게이트 구동 전압을 상기 게이트 구동 회로로 전달하는 제1 배선 및 제2 배선을 더 포함한다.

또한 본 발명의 일 실시예에서, 상기 타이밍 제어 회로는 상기 데이터 전압 및 데이터 제어 신호를 포함하는 패킷 신호를 상기 데이터 구동 회로에 전송하고, 상기 데이터 구동 회로에 전송되는 상기 패킷 신호는 상기 게이트 제어 신호를 포함한다.

또한 본 발명의 일 실시예에 따른 다수의 데이터 라인에 데이터 전압을 공급하는 데이터 구동 회로에 있어서, 상기 데이터 구동 회로는 타이밍 제어 회로로부터 공급되는 게이트 제어 신호를 이용하여 상기 게이트 신호의 생성을 위한 게이트 구동 전압을 생성하고, 상기 게이트 구동 전압을 상기 게이트 구동 회로에 공급하는 레벨 시프터 회로를 포함한다.

본 발명에 따르면 레벨 시프터와 연결되는 배선의 길이 및 해당 배선이 차지하는 공간이 감소되어 종래 레벨 시프터와 연결되는 배선이 배치되던 기판의 크기를 줄일 수 있는 장점이 있다.

또한 본 발명에 따르면 배치 위치에 따라서 데이터 구동 회로가 실장되는 연결 부재의 크기를 다르게 적용함으로써 동일한 크기의 표시 패널을 사용할 때 종래에 비해 보다 많은 수의 데이터 구동 회로를 배치할 수 있는 장점이 있다.

또한 본 발명에 따르면 보다 간단한 공정을 통해서 여러 종류의 연결 부재를 제조할 수 있는 장점이 있다.

도 1은 본 발명의 일 실시예에 따른 표시 장치의 구성도이다.
도 2는 도 1의 표시 장치에 사용되는 연결 부재의 구성도이다.
도 3은 본 발명의 다른 실시예에 따른 표시 장치의 구성도이다.
도 4는 도 3의 표시 장치에 사용되는 제1 연결 부재의 구성도이다.
도 5는 도 3의 표시 장치에 사용되는 제2 연결 부재의 구성도이다.
도 6은 본 발명의 또 다른 실시예에 따른 표시 장치의 구성도이다.
도 7은 본 발명의 또 다른 실시예에 따른 표시 장치의 구성도이다.

전술한 목적, 특징 및 장점은 첨부된 도면을 참조하여 상세하게 후술되며, 이에 따라 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다. 본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 상세한 설명을 생략한다. 이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명하기로 한다. 도면에서 동일한 참조부호는 동일 또는 유사한 구성요소를 가리키는 것으로 사용된다.

도 1은 본 발명의 일 실시예에 따른 표시 장치의 구성도이고, 도 2는 도 1의 표시 장치에 사용되는 연결 부재의 구성도이다.

도면을 참조하면, 본 발명의 일 실시예에 따른 표시 장치(1)는 컨트롤 기판(102), 연결 부재(104a, 104b), 소스 기판(106a, 106b), 연결 부재(108a 내지 108f), 표시 패널(10)을 포함한다.

도면에 도시된 바와 같이, 컨트롤 기판(102) 상에는 타이밍 제어 회로(12), 레벨 시프터 회로(14)를 포함한 여러 가지 부품 또는 소자가 실장될 수 있고, 전도성을 갖는 배선이 배치될 수 있다. 여기서 타이밍 제어 회로(12) 및 레벨 시프터 회로(14)는 집적 회로(Integrated Circuit, IC) 형태로 구현될 수 있다. 또한 본 발명에서 컨트롤 기판(102)은 PCB(Printed Circuit Board)일 수 있다. 컨트롤 기판(102)은 연결 부재(104a, 104b)에 의해서 소스 기판(106a, 106b)과 각각 연결된다.

타이밍 제어 회로(12)는 외부 장치(예컨대, 셋탑 박스 또는 그래픽 카드 등)로부터 공급되는 영상 신호 및 다수의 타이밍 신호(예컨대, 데이터 인에이블 신호(DE), 수평 동기 신호(HSY), 수직 동기 신호(VSY), 클럭 신호(CLK))를 이용하여 다수의 데이터 제어 신호(DCS)(예컨대, 소스 스타트 펄스 신호(SSP), 소스 샘플링 클럭 신호(SSC), 소스 출력 인에이블 신호(SOE), 극성 제어 신호(POL), 감마 기준 신호(GAMMA), 패널 인터페이스 신호(EPI) 등), 다수의 게이트 제어 신호(GCS)(예컨대, 게이트 스타트 펄스 신호(GSP), 게이트 쉬프트 클럭 신호(GSC), 게이트 출력 인에이블 신호(GOE), 기준 신호(GCLK, MCLK) 등), 데이터 전압을 각각 생성한다.

레벨 시프터 회로(14)는 타이밍 제어 회로(12)로부터 공급되는 게이트 제어 신호(GCS)를 이용하여 게이트 개시 전압(GVST), 다수의 게이트 클럭 전압들(CLKs), 열화 방지 전압(Vdd_e/o) 및 리셋 전압(RESET)을 포함하는 게이트 구동 전압을 출력할 수 있다. 예컨대 게이트 구동 전압은 -5V 내지 27V의 아날로그 전압일 수 있다. 이 경우 게이트 개시 전압(GVST), 게이트 클럭 전압들(CLKs), 열화 방지 전압(Vdd_e/o) 및 리셋 전압(RESET)은 로우 상태일 경우 -5V의 아날로그 전압이 되고 하이 상태일 경우 27V의 아날로그 전압이 될 수 있다.

레벨 시프터 회로(14)에 의해서 생성되는 게이트 구동 전압은 후술하는 게이트 구동 회로(16a, 16b)로 공급된다. 게이트 구동 회로(16a, 16b)는 레벨 시프터 회로(14)로부터 공급되는 게이트 구동 전압을 이용하여 게이트 신호를 생성한다.

연결 부재(104a, 104b)는 플렉서블 플랫 케이블(Flexible Flat Cable) 또는 플렉서블 인쇄 회로 기판(Flexible Printed Circuit Board)와 같이 유연성을 갖는 부품일 수 있다. 연결 부재(104a, 104b)의 내부 또는 표면에는 전도성을 갖는 다수의 배선이 배치될 수 있다. 연결 부재(104a, 104b)의 내부 또는 표면에 배치되는 배선들 사이에는 실리콘 계열의 무기 절연 물질이나 BCB(Benzocyclo Butane)와 같은 유기 절연 물질로 이루어지는 절연막이 형성될 수 있다.

소스 기판(106a, 106b)은 연결 부재(104a, 104b)에 의해서 컨트롤 기판(102)과 연결되고, 연결 부재(108a 내지 108f)에 의해서 표시 패널(10)과 연결된다. 소스 기판(106a, 106b) 상에는 여러 가지 부품 또는 소자가 실장될 수 있고, 전도성을 갖는 배선이 배치될 수 있다. 도면에 도시된 실시예에서 소스 기판은 제1 소스 기판(106a) 및 제2 소스 기판(106b)을 포함하나, 다른 실시예에서 소스 기판의 개수는 달라질 수 있다. 또한 본 발명에서 소스 기판(106a, 106b)은 PCB일 수 있다.

연결 부재(108a 내지 108f)는 소스 기판(106a, 106b)과 표시 패널(10) 사이에 연결된다. 각각의 연결 부재(108a 내지 108f) 상에는 데이터 구동 회로(110a 내지 110f)가 실장된다. 각각의 데이터 구동 회로(110a 내지 110f)는 집적회로(IC) 형태로 구현될 수 있다. 도 1에는 설명의 편의를 위하여 6개의 연결 부재(108a 내지 108f) 만이 도시되어 있으나 연결 부재의 개수는 실시예에 따라 달라질 수 있다.

또한 연결 부재(108a 내지 108f) 상에는 전기적인 신호의 입/출력을 위한 입/출력 핀 및 입/출력 핀과 연결되며 전도성을 갖는 다수의 배선이 배치될 수 있다.

연결 부재(108a 내지 108f) 및 데이터 구동 회로(110a 내지 110f)가 TCP(Tape Carrier Package) 방식으로 제조될 경우, 연결 부재(108a 내지 108f)는 캐리어 테이프(Carrier Tape)일 수 있다. 또 다른 예로 연결 부재(108a 내지 108f) 및 데이터 구동 회로(110a 내지 110f)가 COF(Chip On Film) 방식으로 제조될 경우, 연결 부재(108a 내지 108f)는 필름일 수 있다. 이는 단지 예시일 뿐으로, 연결 부재(108a 내지 108f) 및 데이터 구동 회로(110a 내지 110f)의 제조 방식 및 연결 부재(108a 내지 108f)의 소재는 실시예에 따라 달라질 수 있다.

도 2에는 연결 부재(108)의 세부 구성이 도시되어 있다. 도 1에 도시된 연결 부재(108a 내지 108f)는 모두 도 2에 도시된 연결 부재(108)와 동일한 구성을 갖는다.

도면을 참조하면, 연결 부재(108) 상에는 데이터 구동 회로(110)가 실장된다. 데이터 구동 회로(110)는 집적 회로(IC) 형태로 제조되어 연결 부재(108) 상에 실장될 수 있다.

또한 연결 부재(108) 상에는 타이밍 제어 회로(12)나 레벨 시프터 회로(14)로부터 공급되는 전압 또는 신호를 입력받기 위한 입력 핀(200a, 200b, 200c)과, 입력 핀(200a, 200b, 200c) 또는 데이터 구동 회로(110)로부터 공급되는 전압 또는 신호를 외부로 출력하기 위한 출력 핀(202a, 202b, 202c)이 각각 형성된다.

도면에 도시된 바와 같이 제1 입력 핀(200a)과 제1 출력 핀(202a) 사이에는 제1 입력 핀(200a)을 통해 입력된 전압 또는 신호를 제1 출력 핀(202a)으로 전달하기 위한 제1 연결 배선(212a)이 연결된다. 마찬가지로 제2 입력 핀(200b)과 제2 출력 핀(202b) 사이에는 제2 입력 핀(200b)을 통해 입력된 전압 또는 신호를 제2 출력 핀(202b)으로 전달하기 위한 제2 연결 배선(212b)이 연결된다.

또한 타이밍 제어 회로(12)로부터 출력되는 데이터 제어 신호(DCS) 중 일부 신호, 예컨대 패널 인터페이스 신호(EPI)가 제3 입력 핀(200c)을 통해 입력된다. 제3 입력 핀(200c)을 통해 입력되는 패널 인터페이스 신호(EPI)는 제3 연결 배선(212c)을 통해서 데이터 구동 회로(110)로 전달된다. 패널 인터페이스 신호(EPI)는 다수의 필드를 갖는 패킷 형태의 신호로서, 타이밍 제어 회로(12)와 데이터 구동 회로(110) 간의 통신 인터페이스 방식이 EPI(clock Embedded Point-Point Interface)일 때 사용된다. 하지만 제3 입력 핀(200c) 및 제3 연결 배선(212c)을 통해 데이터 구동 회로(110)로 전달되는 신호의 종류는 타이밍 제어 회로(12)와 데이터 구동 회로(110) 간의 통신 인터페이스 방식에 따라 달라질 수 있다.

또한 데이터 구동 회로(110)로부터 출력되는 데이터 전압은 제4 연결 배선(214c)을 통해 제3 출력 핀(202c)으로 전달되며, 제3 출력 핀(202c)과 연결되는 데이터 라인(DL)을 통해서 각각의 서브픽셀(SP)로 전달된다.

다시 도 1을 참조하면, 데이터 구동 회로(110a 내지 110f)는 타이밍 제어 회로(12)로부터 공급되는 데이터 전압을 변환하고, 변환된 데이터 전압을 데이터 라인(DL)을 통해 표시 패널(10)의 각 서브픽셀(SP)에 공급한다.

표시 패널(10)은 각각의 데이터 구동 회로(110a 내지 110f)로부터 공급되는 데이터 전압에 기초하여 영상을 표시한다. 표시 패널(10)은 영상이 표시되는 표시 영역(DA) 및 영상이 표시되지 않는 비표시 영역(NA)으로 구분된다.

표시 패널(10)에는 서로 교차하는 데이터 라인(DL) 및 게이트 라인(GL1, GL2)이 배치된다. 표시 영역(DA)에는 데이터 라인(DL) 및 게이트 라인(GL1, GL2)이 교차하는 지점에 서브픽셀 영역이 형성된다.

표시 패널(10)의 서브픽셀 영역에는 매트릭스 형태로 배치되며 데이터 전압에 따라서 특정 색상의 빛을 발산하는 다수의 서브픽셀(SP)이 각각 배치된다. 각각의 서브픽셀(SP)은 데이터 라인(DL)을 통해서 데이터 구동 회로(110a 내지 110f)와 연결되며, 데이터 라인(DL)을 통해서 데이터 전압을 공급받는다. 또한 각각의 서브픽셀(SP)은 게이트 라인(GL1, GL2)을 통해서 게이트 구동 회로(16a, 16b)와 연결되며, 게이트 라인(GL1, GL2)을 통해서 게이트 신호를 공급받는다.

또한 표시 패널(10)의 비표시 영역(NA)의 양측에는 게이트 구동 회로(16a, 16b)가 배치된다. 게이트 구동 회로(16a, 16b)는 게이트 라인(GL1, GL2)을 통해서 각각의 서브픽셀(SP)과 연결되며, 게이트 라인을 통해서 게이트 신호를 각 픽셀에 공급한다. 게이트 신호가 각 픽셀에 인가됨에 따라서 특정 소자(예컨대, 트랜지스터)가 턴 온되어 데이터 라인(DL)을 통해 전달되는 데이터 전압이 각 서브픽셀(SP)로 인가될 수 있다.

게이트 구동 회로(16a, 16b)는 집적회로(IC) 형태로 구현될 수 있다. 각각의 게이트 구동 회로(16a, 16b)는 테이프 오토메티드 본딩(TAB) 방식 또는 칩 온 글래스(COG) 방식으로 제조되거나, GIP(Gate In Panel) 방식으로 구현되어 표시 패널(10) 상에 직접 배치될 수 있다. 또한 게이트 구동 회로(16a, 16b)는 표시 패널(10)에 집적화되어 배치될 수도 있으며, 표시 패널(10)과 연결된 필름 상에 실장되는 칩 온 필름(COF) 방식으로 구현될 수도 있다.

참고로 도 1에는 GIP 방식으로 구현된 2개의 게이트 구동 회로(16a, 16b)가 표시 패널(10)의 양측에 각각 배치된 실시예가 도시되어 있다. 그러나 실시예에 따라서는 표시 패널(10)의 양측 중 일측에만 1개의 게이트 구동 회로가 배치될 수 있다.

또한 실시예에 따라 게이트 구동 회로(16a, 16b)는 GIP 방식이 아닌 TAB 방식이나 COG 방식으로 제조될 수도 있다. 이 경우 게이트 구동 회로(16a, 16b)는 표시 패널(10)과 연결되는 별도의 연결 부재 상에 실장될 수 있다.

한편, 앞서 언급된 바와 같이 게이트 구동 회로(16a, 16b)는 레벨 시프터 회로(14)로부터 게이트 구동 전압, 예컨대 게이트 개시 전압(GVST), 다수의 게이트 클럭 전압들(CLKs), 열화 방지 전압(Vdd_e/o) 및 리셋 전압(RESET)을 공급받으며, 공급받은 게이트 구동 전압을 이용하여 게이트 신호를 생성한다.

이러한 게이트 구동 전압의 공급을 위해서, 레벨 시프터 회로(14)와 게이트 구동 회로(16a, 16b) 사이에는 신호 또는 전압 공급을 위한 배선이 연결된다.

즉, 도 1에 도시된 바와 같이 레벨 시프터 회로(14)와 연결 부재(108a) 사이에는 제1 배선(120a)이 연결되고, 제1 배선(120a)은 도 2에 도시된 바와 같이 연결 부재(108) 상에 형성된 제1 입력 핀(200a)과 연결된다. 또한 제1 입력 핀(200a)과 제1 출력 핀(202a) 사이에는 제1 연결 배선(212a)이 연결된다. 또한 도 1 및 도 2에 도시된 바와 같이, 연결 부재(108)의 제1 출력 핀(202a)과 게이트 구동 회로(16a) 사이에는 제2 배선(122a)이 연결된다. 이러한 구조에 의해서, 레벨 시프터 회로(14)로부터 출력되는 게이트 구동 전압은 제1 배선(120a), 제1 연결 배선(212a), 제2 배선(122a)을 통해서 게이트 구동 회로(16a)로 공급된다.

마찬가지로, 레벨 시프터 회로(14)와 연결 부재(108f) 사이에는 제1 배선(120b)이 연결되고, 제1 배선(120b)은 도 2에 도시된 바와 같이 연결 부재(108) 상에 형성된 제2 입력 핀(200b)과 연결된다. 또한 제2 입력 핀(200b)과 제2 출력 핀(202b) 사이에는 제2 연결 배선(212b)이 연결된다. 또한 도 1 및 도 2에 도시된 바와 같이, 연결 부재(108)의 제2 출력 핀(202b)과 게이트 구동 회로(16b) 사이에는 제2 배선(122b)이 연결된다. 이러한 구조에 의해서, 레벨 시프터 회로(14)로부터 출력되는 게이트 구동 전압은 제1 배선(120b), 제2 연결 배선(212b), 제2 배선(122b)을 통해서 게이트 구동 회로(16a)로 공급된다.

그런데 도 1 및 도 2에 도시된 실시예에 따르면, 레벨 시프터 회로(14)와 연결되는 제1 배선(120a, 120b)은 컨트롤 기판(102), 연결 부재(104a, 104b), 소스 기판(106a)을 각각 거쳐서 연결 부재(108a, 108f)와 연결된다. 따라서 도 1 및 도 2에 도시된 실시예와 같은 구성을 갖는 표시 장치(1)를 설계할 때에는 컨트롤 기판(102), 연결 부재(104a, 104b), 소스 기판(106a) 상에 제1 배선(120a, 120b)이 배치될 공간이 반드시 확보되어야 한다. 이로 인해서 컨트롤 기판(102), 연결 부재(104a, 104b), 소스 기판(106a)의 크기를 줄이는 데에 한계가 있다.

또한 표시 패널(1)의 크기가 커지고 그에 따른 다른 배선들의 수가 늘어날 수록 컨트롤 기판(102), 연결 부재(104a, 104b), 소스 기판(106a) 상에 배치되는 제1 배선(120a, 120b)의 간격이 좁아질 수밖에 없다. 이처럼 배선들 간의 간격이 좁아짐에 따라서 각 배선을 통해 공급되는 전압 또는 신호 간의 간섭 현상이 발생되어 전압 또는 신호가 왜곡 또는 손실되는 문제도 있다.

또한 표시 패널(10)의 크기가 커질수록 연결 부재(108a, 108f)의 수가 늘어나게 되므로 표시 패널(10) 최외곽에 연결되는 연결 부재, 즉 게이트 구동 회로(16a, 16b)와 가장 가까이 연결되는 연결 부재(108a, 108f)와 컨트롤 기판(102) 간의 거리가 증가한다. 이에 따라서 제1 배선(120a, 120b)의 길이도 증가하게 되는데, 제1 배선(120a, 120b)의 길이가 증가할수록 제1 배선(120a, 120b)의 저항 크기도 증가하게 되어 제1 배선(120a, 120b)을 통해 공급되는 전압 또는 신호가 왜곡 또는 손실될 가능성이 높아진다.

한편, 전술한 바와 같이 도 1의 실시예에서 표시 패널(10)과 연결되는 모든 연결 부재(108a 내지 108f)는 도 2에 도시된 연결 부재(108)와 동일한 구성을 갖는다. 그런데 앞서 설명된 바와 같이 연결 부재(108) 상에 형성되는 제1 입력 핀(200a) 및 제1 출력 핀(202a)은 오직 제1 배선(120a) 및 제2 배선(122a)과의 연결에만 사용된다. 마찬가지로, 제2 입력 핀(200b) 및 제2 출력 핀(202b)은 오직 제1 배선(120a) 및 제2 배선(122a)과의 연결에만 사용된다.

따라서 표시 패널(10) 최외곽에 연결되는 연결 부재(108a, 108f)를 제외한 나머지 연결 부재(108b 내지 108e)는 제1 입력 핀(200a), 제1 출력 핀(202a), 제2 입력 핀(200b), 제2 출력 핀(202b)을 구비할 필요가 없다. 그럼에도 불구하고 연결 부재(108a 내지 108f)가 모두 도 2와 같이 동일한 구조로 형성되면, 연결 부재(108a, 108f)를 제외한 나머지 연결 부재(108b 내지 108e)는 불필요한 공간을 갖게 되는 문제가 있다.

이하에서는 도 3 내지 도 5를 참조하여 전술한 문제를 보완할 수 있는 구조를 갖는 본 발명의 다른 실시예에 따른 표시 장치의 구성에 대하여 상세히 설명한다.

도 3은 본 발명의 다른 실시예에 따른 표시 장치의 구성도이다.

도면을 참조하면, 본 발명의 다른 실시예에 따른 표시 장치(3)는 컨트롤 기판(302), 연결 부재(304a, 304b), 소스 기판(306a, 306b), 연결 부재(308a 내지 308f), 표시 패널(30)을 포함한다.

도면에 도시된 바와 같이, 컨트롤 기판(302) 상에는 타이밍 제어 회로(32)를 포함한 여러 가지 부품 또는 소자가 실장될 수 있고, 전도성을 갖는 배선이 배치될 수 있다. 여기서 타이밍 제어 회로(32)는 집적 회로(IC) 형태로 구현될 수 있다. 또한 본 발명에서 컨트롤 기판(302)은 PCB일 수 있다. 컨트롤 기판(302)은 연결 부재(304a, 304b)에 의해서 소스 기판(306a, 306b)과 각각 연결된다.

타이밍 제어 회로(32)는 외부 장치(예컨대, 셋탑 박스 또는 그래픽 카드 등)로부터 공급되는 영상 신호 및 다수의 타이밍 신호(예컨대, 데이터 인에이블 신호(DE), 수평 동기 신호(HSY), 수직 동기 신호(VSY), 클럭 신호(CLK))를 이용하여 다수의 데이터 제어 신호(DCS)(예컨대, 소스 스타트 펄스 신호(SSP), 소스 샘플링 클럭 신호(SSC), 소스 출력 인에이블 신호(SOE), 극성 제어 신호(POL), 감마 기준 신호(GAMMA), 패널 인터페이스 신호(EPI) 등), 다수의 게이트 제어 신호(GCS)(예컨대, 게이트 스타트 펄스 신호(GSP), 게이트 쉬프트 클럭 신호(GSC), 게이트 출력 인에이블 신호(GOE), 기준 신호(GCLK, MCLK) 등), 데이터 전압을 각각 생성한다.

한편, 도 1에 도시된 표시 장치(1)와는 달리 도 3에 도시된 표시 장치(3)에서 레벨 시프터 회로는 컨트롤 기판(302) 상에 실장되지 않는다. 대신에, 후술하는 바와 같이, 도 3의 실시예에 따른 레벨 시프터 회로는 데이터 구동 회로(310a, 310f)의 내부에 또는 데이터 구동 회로(310a, 310f)의 일부 회로로서 실장된다.

연결 부재(304a, 304b)는 플렉서블 플랫 케이블(Flexible Flat Cable) 또는 플렉서블 인쇄 회로 기판(Flexible Printed Circuit Board)와 같이 유연성을 갖는 부품일 수 있다. 연결 부재(304a, 304b)의 내부 또는 표면에는 전도성을 갖는 다수의 배선이 배치될 수 있다. 연결 부재(304a, 304b)의 내부 또는 표면에 배치되는 배선들 사이에는 실리콘 계열의 무기 절연 물질이나 BCB와 같은 유기 절연 물질로 이루어지는 절연막이 형성될 수 있다.

소스 기판(306a, 306b)은 연결 부재(304a, 304b)에 의해서 컨트롤 기판(302)과 연결되고, 연결 부재(308a 내지 308f)에 의해서 표시 패널(30)과 연결된다. 소스 기판(306a, 306b) 상에는 여러 가지 부품 또는 소자가 실장될 수 있고, 전도성을 갖는 배선이 배치될 수 있다. 도면에 도시된 실시예에서 소스 기판은 제1 소스 기판(306a) 및 제2 소스 기판(306b)을 포함하나, 다른 실시예에서 소스 기판의 개수는 달라질 수 있다. 또한 본 발명에서 소스 기판(306a, 306b)은 PCB일 수 있다.

데이터 구동 회로(310a 내지 310f)는 타이밍 제어 회로(32)로부터 공급되는 데이터 전압을 변환하고, 변환된 데이터 전압을 데이터 라인(DL)을 통해 표시 패널(10)의 각 서브픽셀(SP)에 공급한다.

표시 패널(30)은 각각의 데이터 구동 회로(310a 내지 310f)로부터 공급되는 데이터 전압에 기초하여 영상을 표시한다. 표시 패널(30)은 영상이 표시되는 표시 영역(DA) 및 영상이 표시되지 않는 비표시 영역(NA)으로 구분된다.

표시 패널(30)에는 서로 교차하는 데이터 라인(DL) 및 게이트 라인(GL1, GL2)이 배치된다. 표시 영역(DA)에서 데이터 라인(DL) 및 게이트 라인(GL1, GL2)이 교차하는 영역들의 주변에는 서브픽셀 영역이 형성된다.

표시 패널(30)의 서브픽셀 영역에는 매트릭스 형태로 배치되며 데이터 전압에 따라서 특정 색상의 빛을 발산하는 다수의 서브픽셀(SP)이 각각 배치된다. 각각의 서브픽셀(SP)은 데이터 라인(DL)을 통해서 데이터 구동 회로(310a 내지 310f)와 연결되며, 데이터 라인(DL)을 통해서 데이터 전압을 공급받는다. 또한 각각의 서브픽셀(SP)은 게이트 라인(GL1, GL2)을 통해서 게이트 구동 회로(16a, 16b)와 연결되며, 게이트 라인(GL1, GL2)을 통해서 게이트 신호를 공급받는다.

또한 표시 패널(30)의 비표시 영역(NA)의 양측에는 게이트 구동 회로(36a, 16b)가 배치된다. 게이트 구동 회로(36a, 36b)는 게이트 라인(GL1, GL2)을 통해서 각각의 서브픽셀(SP)과 연결되며, 게이트 라인을 통해서 게이트 신호를 각 픽셀에 공급한다. 게이트 신호가 각 픽셀에 인가됨에 따라서 특정 소자(예컨대, 트랜지스터)가 턴 온되어 데이터 라인(DL)을 통해 전달되는 데이터 전압이 각 서브픽셀(SP)로 인가될 수 있다.

게이트 구동 회로(36a, 36b)는 집적회로(IC) 형태로 구현될 수 있다. 각각의 게이트 구동 회로(36a, 36b)는 테이프 오토메티드 본딩(TAB) 방식 또는 칩 온 글래스(COG) 방식으로 제조되거나, GIP(Gate In Panel) 방식으로 구현되어 표시 패널(30) 상에 직접 배치될 수 있다. 또한 게이트 구동 회로(36a, 36b)는 표시 패널(30)에 집적화되어 배치될 수도 있으며, 표시 패널(30)과 연결된 필름 상에 실장되는 칩 온 필름(COF) 방식으로 구현될 수도 있다.

참고로 도 3에는 GIP 방식으로 구현된 2개의 게이트 구동 회로(36a, 36b)가 표시 패널(30)의 양측에 각각 배치된 실시예가 도시되어 있다. 그러나 실시예에 따라서는 표시 패널(30)의 양측 중 일측에만 1개의 게이트 구동 회로가 배치될 수 있다.

또한 실시예에 따라 게이트 구동 회로(36a, 36b)는 GIP 방식이 아닌 TAB 방식이나 COG 방식으로 제조될 수도 있다. 이 경우 게이트 구동 회로(36a, 36b)는 표시 패널(30)과 연결되는 별도의 연결 부재 상에 실장될 수 있다.

연결 부재(308a 내지 308f)는 소스 기판(306a, 306b)과 표시 패널(30) 사이에 연결된다. 각각의 연결 부재(308a 내지 308f) 상에는 데이터 구동 회로(310a 내지 310f)가 실장된다. 각각의 데이터 구동 회로(310a 내지 310f)는 집적회로(IC) 형태로 구현될 수 있다. 도 3에는 설명의 편의를 위하여 6개의 연결 부재(308a 내지 308f) 만이 도시되어 있으나 연결 부재의 개수는 실시예에 따라 달라질 수 있다.

또한 연결 부재(308a 내지 308f) 상에는 전기적인 신호의 입/출력을 위한 입/출력 핀 및 입/출력 핀과 연결되며 전도성을 갖는 다수의 배선이 배치될 수 있다.

연결 부재(308a 내지 308f)는 그 제조 방식에 따라서 캐리어 테이프나 필름일 수 있으나, 이는 단지 예시일 뿐으로, 연결 부재(308a 내지 308f) 및 데이터 구동 회로(310a 내지 310f)의 제조 방식 및 연결 부재(308a 내지 308f)의 소재는 실시예에 따라 달라질 수 있다.

한편, 도 3에 도시된 실시예에 따른 표시 장치(3)에서 연결 부재(308a 내지 308f)는 제1 연결 부재(308a, 308f) 및 제2 연결 부재(308b 내지 308e)를 포함한다. 본 발명에서 제1 연결 부재(308a, 308f) 상에는 제1 데이터 구동 회로(310a, 310f)가 각각 실장되고, 제2 연결 부재(308b 내지 308e) 상에는 제2 데이터 구동 회로(310b 내지 310e)가 각각 실장된다.

본 발명에서, 제1 데이터 구동 회로(310a, 310f)는 레벨 시프터 회로를 포함하는 데이터 구동 회로를 의미하고, 제2 데이터 구동 회로(310b 내지 310e)는 레벨 시프터 회로를 포함하지 않는 데이터 구동 회로를 의미한다. 여기서 데이터 구동 회로가 레벨 시프터 회로를 포함한다는 것은 레벨 시프터 회로가 데이터 구동 회로 내에 별도의 회로로 포함되거나, 데이터 구동 회로의 일부 회로로 포함되는 것을 의미한다.

도 4는 도 3의 표시 장치에 사용되는 제1 연결 부재의 구성도이고, 도 5는 도 3의 표시 장치에 사용되는 제2 연결 부재의 구성도이다. 즉, 도 3에 도시된 제1 연결 부재(308a, 308f)는 도 4에 도시된 연결 부재(308)와 동일한 구성을 가지며, 도 3에 도시된 제2 연결 부재(308b 내지 308e)는 도 5에 도시된 연결 부재(318)와 동일한 구성을 가진다.

먼저 도 4를 참조하면, 제1 연결 부재(308) 상에는 제1 데이터 구동 회로(310)가 실장된다. 제1 데이터 구동 회로(310)는 집적 회로(IC) 형태로 제조되어 연결 부재(308) 상에 실장될 수 있다.

또한 제1 데이터 구동 회로(310)는 레벨 시프터 회로(330)를 포함한다. 레벨 시프터 회로(330)는 별도의 집적 회로(IC) 형태로 구현되거나 제1 데이터 구동 회로(310)의 일부 회로로 구현될 수 있다.

또한 연결 부재(308) 상에는 타이밍 제어 회로(12)로부터 공급되는 전압 또는 신호를 입력받기 위한 입력 핀(400a, 400b, 400c)과, 입력 핀(400a, 400b, 400c), 레벨 시프터 회로(330), 또는 데이터 구동 회로(310)로부터 공급되는 전압 또는 신호를 외부로 출력하기 위한 출력 핀(402a, 402b, 402c)이 각각 형성된다.

도면에 도시된 바와 같이, 제1 데이터 구동 회로(310)와 제1 출력 핀(402a) 사이에는 레벨 시프터 회로(330)로부터 출력되는 전압 또는 신호를 전달하기 위한 제1 연결 배선(412a)이 연결된다. 도 4에서 제1 입력 핀(400a), 제1 연결 배선(412a), 제1 출력 핀(402a)이 배치된 영역은 제1 게이트 신호 영역(35a)으로 정의된다.

마찬가지로, 제1 데이터 구동 회로(310)와 제2 출력 핀(402b) 사이에는 레벨 시프터 회로(330)로부터 출력되는 전압 또는 신호를 전달하기 위한 제2 연결 배선(412b)이 연결된다. 도 4에서 제2 입력 핀(400b), 제2 연결 배선(412b), 제2 출력 핀(402b)이 배치된 영역은 제2 게이트 신호 영역(35b)으로 정의된다.

이에 따라서 레벨 시프터 회로(330)로부터 출력되는 게이트 구동 전압이 제1 연결 배선(412a) 및 제1 배선(322a)을 통해 게이트 구동 회로(36a)로 전달되거나, 제2 연결 배선(412b) 및 제2 배선(322b)을 통해 게이트 구동 회로(36b)로 전달될 수 있다.

예컨대 도 3 및 도 4를 참조하면, 제1 게이트 구동 회로(36a)와 가장 가까이 배치되는 연결 부재(308a)의 제1 출력 핀(402a)은 제1 배선(322a)과 연결된다. 이에 따라서 연결 부재(308a) 상에 실장된 레벨 시프터 회로(330)로부터 출력되는 게이트 구동 전압은 제1 연결 배선(412a), 제1 출력 핀(402a), 제1 배선(322a)을 거쳐 제1 게이트 구동 회로(36a)에 전달된다.

마찬가지로, 제2 게이트 구동 회로(36b)와 가장 가까이 배치되는 연결 부재(308f)의 제2 출력 핀(402b)은 제1 배선(322b)과 연결된다. 이에 따라서 연결 부재(308f) 상에 실장된 레벨 시프터 회로(330)로부터 출력되는 게이트 구동 전압은 제1 연결 배선(412b), 제2 출력 핀(402b), 제1 배선(322b)을 거쳐 제2 게이트 구동 회로(36b)에 전달된다.

또한 타이밍 제어 회로(32)로부터 출력되는 데이터 제어 신호(DCS) 중 일부 신호, 예컨대 패널 인터페이스 신호(EPI)가 제3 입력 핀(400c)을 통해 입력된다. 제3 입력 핀(400c)을 통해 입력되는 패널 인터페이스 신호(EPI)는 제4 연결 배선(412c)을 통해서 데이터 구동 회로(310)로 전달된다. 참고로 제3 입력 핀(400c) 및 제4 연결 배선(412c)을 통해 데이터 구동 회로(310)로 전달되는 신호의 종류는 타이밍 제어 회로(32)와 데이터 구동 회로(310) 간의 통신 인터페이스 방식에 따라 달라질 수 있다.

특히 본 발명에서는 레벨 시프터 회로(330)의 게이트 구동 전압 생성에 필요한 게이트 제어 신호(GCS)가 데이터 제어 신호(DCS) 중 일부 신호, 예컨대 패널 인터페이스 신호(EPI)에 포함된다. 패널 인터페이스 신호(EPI)는 다수의 필드를 포함하는 패킷 형태의 신호로서, 일부 필드에 게이트 제어 신호(GCS)가 할당된다. 이에 따라서 제3 입력 핀(400c) 및 제4 연결 배선(412c)을 통해 데이터 제어 신호(DCS) 및 게이트 제어 신호(GCS)가 모두 전달될 수 있다.

이처럼 본 발명에서는 기존에 타이밍 제어 회로(32)가 데이터 구동 회로(310)에 전송하는 패킷 신호에 게이트 제어 신호(GCS)가 포함되어 전달되므로, 레벨 시프터(330)에 게이트 제어 신호(GCS)를 공급하기 위한 별도의 배선이나 신호가 필요하지 않다.

데이터 구동 회로(310)로부터 출력되는 데이터 전압은 제3 연결 배선(414c)을 통해 제3 출력 핀(402c)으로 전달되며, 제3 출력 핀(402c)과 연결되는 데이터 라인(DL)을 통해서 각각의 서브픽셀(SP)로 전달된다.

한편, 실시예에 따라서는 도 4에 도시된 제1 연결 부재(308)의 제2 게이트 신호 영역(35b)을 절단하여 도 3에 도시된 제1 연결 부재(308a)가 제조될 수 있다. 마찬가지로 도 4에 도시된 제1 연결 부재(308)의 제1 게이트 신호 영역(35a)을 절단하여 도 3에 도시된 제1 연결 부재(308f)가 제조될 수 있다. 이 경우 제1 연결 부재(308a, 308f)의 폭은 W1보다 작아지게 된다.

다음으로, 도 5에는 제2 연결 부재(318)가 도시되어 있다. 전술한 바와 같이 도 3에 도시된 연결 부재(308b 내지 308e)는 도 5에 도시된 제2 연결 부재(318)와 동일한 구성을 갖는다.

도 5에 도시된 제2 연결 부재(318)는 도 4에 도시된 제1 연결 부재(308)의 구성에서 제1 게이트 신호 영역(35a) 및 제2 게이트 신호 영역(36b)을 제외한 나머지 구성과 동일한 구성을 갖는다. 이는 제2 연결 부재(318)에 실장되는 제2 데이터 구동 회로(310)가 도 4의 제1 데이터 구동 회로(310)와는 달리 레벨 시프터 회로를 포함하지 않기 때문이다. 따라서 제2 연결 부재(318)는 제2 데이터 구동 회로(310), 제3 입력 핀(400c), 제4 연결 배선(412c), 제3 연결 배선(414c), 제3 출력 핀(402c)만을 포함하며, 각 구성의 기능은 제1 연결 부재(308)와 동일하다.

이처럼 제2 연결 부재(318)는 제1 연결 부재(308)에서 제1 게이트 신호 영역(35a) 및 제2 게이트 신호 영역(36b)을 제외한 부분과 동일한 구성을 갖는다. 따라서 제2 연결 부재(318)의 폭(W3)은 제1 연결 부재(308)의 폭(W2)보다 작다.

특히 제2 연결 부재(318)는 제1 연결 부재(308)에서 제1 게이트 신호 영역(35a) 및 제2 게이트 신호 영역(36b)을 제외한 부분과 동일한 구성을 갖기 때문에, 제1 연결 부재(308)를 제조한 후 제1 데이터 구동 회로(310) 상에 레벨 시프터 회로(330)가 실장되지 않은 상태에서 제1 게이트 신호 영역(35a) 및 제2 게이트 신호 영역(36b)을 절단함으로써 제2 연결 부재(318)를 제조하는 것이 가능하다. 그러나 실시예에 따라서는 제1 연결 부재(318)의 일부를 절단하여 제2 연결 부재(318)가 제조되는 것이 아니라, 제1 연결 부재(318)와 제2 연결 부재(318)가 별개의 공정에 의해서 제조될 수도 있다.

한편, 도 3에 도시된 실시예에서 연결 부재(308a 내지 308f) 상에 실장되는 데이터 구동 회로(310a 내지 310f)는 모두 레벨 시프터 회로를 포함할 수 있다. 다시 말해서, 도 3에 도시된 표시 장치의 연결 부재(308a 내지 308f)는 모두 도 4에 도시된 제1 연결 부재(308)를 기초로 제조될 수 있다.

이러한 실시예에서 제1 게이트 구동 회로(36a)와 가장 가까이 배치되는 연결 부재(308a) 및 제2 게이트 구동 회로(36b)와 가장 가까이 배치되는 연결 부재(308f)는 각각 도 4에 도시된 제1 연결 부재(308)와 동일한 구조를 갖는다. 그리고 나머지 연결 부재(308b 내지 308e)는 도 4에 도시된 제1 연결 부재(308)에서 제1 게이트 신호 영역(35a) 및 제2 게이트 신호 영역(35b)이 제거된 구조를 갖는다.

이와 같은 실시예에 따르면 도 4에 도시된 제1 연결 부재(308)만을 제조하고 제1 연결 부재(308)의 일부를 절단하는 것만으로 나머지 연결 부재(308b 내지 308e)를 제조하는 것이 가능하므로 보다 간단한 공정에 의해 표시 장치의 생산이 가능하다.

도 3 내지 도 5를 참조하여 설명된 실시예에 따른 본 발명의 표시 장치(3)는 레벨 시프터 회로가 컨트롤 기판(302) 상에 실장되는 것이 아니라 특정 데이터 구동 회로, 즉 제1 데이터 구동 회로에 포함된다는 점에서 도 1 및 도 2에 도시된 표시 장치(1)와 차이가 있다.

또한 도 3 내지 도 5에 도시된 표시 장치(3)는 제1 연결 부재(308a, 308f)의 폭(W2)보다 제2 연결 부재(308b 내지 308e)의 폭(W3)이 작게 형성된다는 점에서, 연결 부재(108a 내지 108f)의 폭(W1)이 모두 동일한 도 1 및 도 2에 도시된 표시 장치(1)와 차이가 있다.

도 3 내지 도 5에 도시된 실시예에 따르면, 레벨 시프터 회로가 데이터 구동 회로에 포함되는 동시에, 레벨 시프터 회로의 구동에 필요한 게이트 제어 신호가 데이터 구동 회로에 전달되는 데이터 제어 신호와 함께 특정 패킷 신호(예컨대, 패널 인터페이스 신호(EPI))에 포함되어 레벨 시프터 회로로 전달된다. 이러한 구조에 의해서, 도 1 및 도 2에 도시된 실시예에서 레벨 시프터 회로(14)와 연결 부재(108a, 108b) 사이에 연결되는 제1 배선(120a, 120b)이 생략될 수 있다.

이처럼 제1 배선(120a, 120b)이 생략됨에 따라서, 컨트롤 기판(102), 연결 부재(104a, 104b), 소스 기판(106a) 상에 제1 배선(120a, 120b)이 배치될 공간이 제거된다. 이로 인해서 컨트롤 기판(102), 연결 부재(104a, 104b), 소스 기판(106a)의 크기를 줄일 수 있는 장점이 있다. 또한 컨트롤 기판(102), 연결 부재(104a, 104b), 소스 기판(106a) 상에 제1 배선(120a, 120b)이 배치되지 않으므로 컨트롤 기판(102), 연결 부재(104a, 104b), 소스 기판(106a) 상에 배치되는 다른 배선들의 상대적인 간격이 늘어나게 되어 전압 또는 신호의 왜곡 또는 손실 가능성이 줄어든다.

한편, 전술한 바와 같이 도 1 및 도 2에 도시된 표시 패널(10)의 크기가 커질수록 연결 부재(108a, 108f)의 수가 늘어나게 되므로 표시 패널(10) 최외곽에 연결되는 연결 부재, 즉 게이트 구동 회로(16a, 16b)와 가장 가까이 연결되는 연결 부재(108a, 108f)와 컨트롤 기판(102) 간의 거리가 증가한다. 이에 따라서 제1 배선(120a, 120b)의 길이도 증가하게 되는데, 제1 배선(120a, 120b)의 길이가 증가할수록 제1 배선(120a, 120b)의 저항 크기도 증가하게 되어 제1 배선(120a, 120b)을 통해 공급되는 전압 또는 신호가 왜곡 또는 손실될 가능성이 높아진다.

그러나 도 3 내지 도 5의 실시예에 따르면 제1 배선(120a, 120b)이 완전히 생략되므로 표시 패널(30)의 크기가 증가하더라도 도 1 및 도 2의 실시예에서 발생할 수 있는 전압 또는 신호의 왜곡이나 손실 가능성이 사라진다.

한편, 전술한 바와 같이 도 1의 실시예에서 표시 패널(10)과 연결되는 모든 연결 부재(108a 내지 108f)는 도 2에 도시된 연결 부재(108)와 동일한 구성을 갖는다. 따라서 도 1에 도시된 모든 연결 부재(108a 내지 108f)는 동일한 폭(W1)을 갖는다.

그러나 도 3 내지 도 5에 도시된 실시예에 따르면 제2 연결 부재(308b 내지308e)의 폭(W3)은 제1 연결 부재(308a, 308f)의 폭(W2)보다 작다. 따라서, 제1 연결 부재(308a, 308f)의 폭(W2)이 도 2에 도시된 연결 부재(108)의 폭(W1)과 동일하다고 가정할 경우, 표시 패널의 크기가 동일할 때 도 3 내지 도 5에 도시된 실시예에 따른 표시 장치(3)가 도 1 및 도 2에 도시된 표시 장치(1)보다 더 많은 수의 연결 부재를 포함할 수 있다. 결국 도 3 내지 도 5에 도시된 표시 장치(3)는 도 1 및 도 2에 도시된 표시 장치(1)와 비교할 때 표시 패널(30)의 크기가 증가할수록 더 많은 수의 연결 부재를 표시 패널(30)에 연결할 수 있다.

또한 전술한 바와 같이 도 5에 도시된 제2 연결 부재(318)는 제1 연결 부재(308)의 일부 영역(제1 게이트 신호 영역(35a) 및 제2 게이트 신호 영역(35b))을 절단하여 제조가 가능하므로, 비교적 간단한 공정을 통해 여러 종류의 연결 부재를 생산하는 것이 가능하다는 장점이 있다.

도 6은 본 발명의 또 다른 실시예에 따른 표시 장치의 구성도이다.

도 6에 도시된 실시예에서, 제1 게이트 구동 회로(36a)와 가장 가까이 배치되는 연결 부재(308a)는 도 4에 도시된 제1 연결 부재(308)에서 제2 게이트 신호 영역(35b)이 제거된 구조를 갖는다. 또한 제2 게이트 구동 회로(36b)와 가장 가까이 배치되는 연결 부재(308f)는 도 4에 도시된 제1 연결 부재(308)에서 제1 게이트 신호 영역(35a)이 제거된 구조를 갖는다.

또한 도 6의 실시예에서 나머지 연결 부재(308b 내지 308e)는 도 5에 도시된 제2 연결 부재(318)와 동일한 구조를 갖거나, 도 4에 도시된 제1 연결 부재(308)에서 제1 게이트 신호 영역(35a) 및 제2 게이트 신호 영역(35b)이 제거된 구조를 가질 수 있다.

도 6에 도시된 표시 장치의 연결 부재(308a) 및 연결 부재(308f)는 제2 게이트 신호 영역(35b) 및 제1 게이트 신호 영역(35a)의 제거로 인하여 도 4에 도시된 표시 장치의 연결 부재(308a) 및 연결 부재(308f)에 비해 보다 적은 폭을 갖는다. 따라서 도 6에 도시된 실시예에 따르면 표시 패널의 크기가 동일할 때 도 4의 실시예에 비해 표시 장치의 전체 폭이 보다 감소하는 장점이 있다.

도 7은 본 발명의 또 다른 실시예에 따른 표시 장치의 구성도이다.

도 7에 도시된 실시예에서, 표시 장치에 포함되는 모든 연결 부재(308a 내지 308f)는 도 4에 도시된 제1 연결 부재(308)와 동일한 구조를 갖는다. 이러한 실시예에 따르면 제1 연결 부재(308)를 제조한 후 제1 게이트 신호 영역(35a) 또는 제2 게이트 신호 영역(35b)을 제거하는 공정이 생략될 수 있으므로 제조 시간이 단축되고 제조 비용이 감소하는 장점이 있다.

다른 실시예에 따르면, 도 7에 도시된 연결 부재(308a 내지 308f) 중에서 제1 게이트 구동 회로(36a)와 가장 가까이 배치되는 연결 부재(308a) 및 제2 게이트 구동 회로(36b)와 가장 가까이 배치되는 연결 부재(308f)만이 도 4에 도시된 제1 연결 부재(308)와 동일한 구조를 가지고, 나머지 연결 부재(308b 내지 308e) 상에 포함되는 데이터 구동 회로에는 레벨 시프터 회로가 실장되지 않을 수도 있다.

이상과 같이 본 발명에 대해서 예시한 도면을 참조로 하여 설명하였으나, 본 명세서에 개시된 실시 예와 도면에 의해 본 발명이 한정되는 것은 아니며, 본 발명의 기술사상의 범위 내에서 통상의 기술자에 의해 다양한 변형이 이루어질 수 있음은 자명하다. 아울러 앞서 본 발명의 실시 예를 설명하면서 본 발명의 구성에 따른 작용 효과를 명시적으로 기재하여 설명하지 않았을지라도, 해당 구성에 의해 예측 가능한 효과 또한 인정되어야 함은 당연하다.

Claims

다수의 데이터 라인 및 다수의 게이트 라인이 교차하는 영역들의 주변에 배치되는 다수의 서브픽셀을 포함하는 표시 패널;
상기 다수의 데이터 라인에 데이터 전압을 공급하는 데이터 구동 회로;
상기 다수의 게이트 라인에 게이트 신호를 공급하는 게이트 구동 회로; 및
타이밍 제어 회로로부터 공급되는 게이트 제어 신호를 이용하여 상기 게이트 신호의 생성을 위한 게이트 구동 전압을 생성하고, 상기 게이트 구동 전압을 상기 게이트 구동 회로에 공급하는 레벨 시프터 회로를 포함하고,
상기 데이터 구동 회로는
상기 레벨 시프터 회로를 포함하는 제1 데이터 구동 회로; 및
상기 레벨 시프터 회로를 포함하지 않는 제2 데이터 구동 회로를 포함하고,
상기 제1 데이터 구동 회로는 상기 표시 패널과 소스 기판 사이에 연결되는 제1 연결 부재 상에 실장되고,
상기 제1 연결 부재는,
상기 타이밍 제어 회로로부터 상기 게이트 제어 신호, 데이터 제어 신호 및 영상 데이터를 포함하는 패널 인터페이스 신호를 수신하는 입력 핀; 및
상기 입력 핀과 상기 제1 데이터 구동 회로 사이에 연결되어 상기 게이트 제어 신호, 상기 데이터 제어 신호 및 상기 영상 데이터를 포함하는 상기 패널 인터페이스 신호를 전달하는 연결 배선을 포함하며,
상기 제1 데이터 구동 회로는 상기 제1 연결 부재를 통해서 상기 타이밍 제어 회로로부터 EPI(clock Embedded Point-Point Interface) 방식으로 상기 패널 인터페이스 신호를 수신하고, 상기 패널 인터페이스 신호는 다수의 필드를 포함하는 패킷 형태의 신호로서 일부 필드에 상기 게이트 제어 신호가 할당되는,
표시 장치.
제1항에 있어서,
상기 표시 패널과 상기 소스 기판 사이에 연결되고, 상기 제2 데이터 구동 회로가 실장되는 제2 연결 부재를 더 포함하는, 표시 장치.
제2항에 있어서,
상기 제1 연결 부재는
상기 게이트 구동 전압을 출력하는 제1 출력 핀 또는 제2 출력 핀;
상기 데이터 전압을 출력하는 제3 출력 핀;
상기 제1 데이터 구동 회로와 상기 제1 출력 핀 사이에 연결되어 상기 게이트 구동 전압을 상기 제1 출력 핀으로 전달하는 제1 연결 배선 또는 상기 제1 데이터 구동 회로와 상기 제2 출력 핀 사이에 연결되어 상기 게이트 구동 전압을 상기 제2 출력 핀으로 전달하는 제2 연결 배선;
상기 제1 데이터 구동 회로와 상기 제3 출력 핀 사이에 연결되어 상기 데이터 전압을 상기 제3 출력 핀으로 전달하는 제3 연결 배선을 포함하는
표시 장치.
제3항에 있어서,
상기 제1 출력핀과 상기 게이트 구동 회로 사이에 연결되어 상기 게이트 구동 전압을 상기 게이트 구동 회로로 전달하는 제1 배선 또는 상기 제2 출력핀과 상기 게이트 구동 회로 사이에 연결되어 상기 게이트 구동 전압을 상기 게이트 구동 회로로 전달하는 제2 배선을 더 포함하는
표시 장치.
제3항에 있어서,
상기 제1 출력 핀 및 상기 제2 출력 핀 중 어느 하나가 선택적으로 사용되는
표시 장치.
제2항에 있어서,
상기 제2 연결 부재는
상기 데이터 전압을 출력하는 제3 출력 핀; 및
상기 제2 데이터 구동 회로와 상기 제3 출력 핀 사이에 연결되어 상기 데이터 전압을 상기 제3 출력 핀으로 전달하는 제3 연결 배선을 포함하는
표시 장치.
제2항에 있어서,
상기 제1 연결 부재는 상기 게이트 구동 회로와 가장 가까운 위치에 배치되는
표시 장치.
제2항에 있어서,
상기 제2 연결 부재는
상기 제1 연결 부재의 일부 영역을 절단하여 제조되는
표시 장치.
제8항에 있어서,
상기 제2 연결 부재는
상기 제1 연결 부재의 게이트 신호 영역을 절단하여 제조되는, 상기 게이트 신호 영역은 상기 게이트 구동 전압을 상기 게이트 구동 회로에 전달하는 제1 연결 배선, 제1 출력 핀이 배치된 영역으로 설정되는,
표시 장치.
삭제
다수의 데이터 라인 및 다수의 게이트 라인이 교차하는 영역들의 주변에 배치되는 다수의 서브픽셀을 포함하는 표시 패널;
상기 다수의 데이터 라인에 데이터 전압을 공급하는 데이터 구동 회로;
상기 다수의 게이트 라인에 게이트 신호를 공급하는 게이트 구동 회로; 및
타이밍 제어 회로로부터 공급되는 게이트 제어 신호를 이용하여 상기 게이트 신호의 생성을 위한 게이트 구동 전압을 생성하고, 상기 게이트 구동 전압을 상기 게이트 구동 회로에 공급하는 레벨 시프터 회로를 포함하고,
상기 데이터 구동 회로는 상기 레벨 시프터 회로를 포함하고,
상기 데이터 구동 회로는 상기 표시 패널과 소스 기판 사이에 연결되는 연결 부재 상에 실장되고,
상기 연결 부재는,
상기 타이밍 제어 회로로부터 상기 게이트 제어 신호, 데이터 제어 신호 및 영상 데이터를 포함하는 패널 인터페이스 신호를 수신하는 입력 핀; 및
상기 입력 핀과 상기 데이터 구동 회로 사이에 연결되어 상기 게이트 제어 신호, 상기 데이터 제어 신호 및 상기 영상 데이터를 전달하는 연결 배선을 포함하고,
상기 데이터 구동 회로는 상기 타이밍 제어 회로로부터 EPI(clock Embedded Point-Point Interface) 방식으로 상기 패널 인터페이스 신호를 수신하고, 상기 패널 인터페이스 신호는 다수의 필드를 포함하는 패킷 형태의 신호로서 일부 필드에 상기 게이트 제어 신호가 할당되는,
표시 장치.
제11항에 있어서,
상기 연결 부재는
상기 게이트 구동 전압을 출력하는 제1 출력 핀 또는 제2 출력 핀;
상기 데이터 전압을 출력하는 제3 출력 핀;
상기 데이터 구동 회로와 상기 제1 출력 핀 사이에 연결되어 상기 게이트 구동 전압을 상기 제1 출력 핀으로 전달하는 제1 연결 배선 또는 상기 데이터 구동 회로와 상기 제2 출력 핀 사이에 연결되어 상기 게이트 구동 전압을 상기 제2 출력 핀으로 전달하는 제2 연결 배선;
상기 데이터 구동 회로와 상기 제3 출력 핀 사이에 연결되어 상기 데이터 전압을 상기 제3 출력 핀으로 전달하는 제3 연결 배선을 더 포함하는
표시 장치.
제11항에 있어서,
상기 연결 부재 중 상기 게이트 구동 회로와 가장 가까운 위치에 배치되는 연결 부재는
상기 게이트 구동 전압을 출력하는 제1 출력 핀 또는 제2 출력 핀;
상기 데이터 전압을 출력하는 제3 출력 핀;
상기 데이터 구동 회로와 상기 제1 출력 핀 사이에 연결되어 상기 게이트 구동 전압을 상기 제1 출력 핀으로 전달하는 제1 연결 배선 또는 상기 데이터 구동 회로와 상기 제2 출력 핀 사이에 연결되어 상기 게이트 구동 전압을 상기 제2 출력 핀으로 전달하는 제2 연결 배선;
상기 데이터 구동 회로와 상기 제3 출력 핀 사이에 연결되어 상기 데이터 전압을 상기 제3 출력 핀으로 전달하는 제3 연결 배선을 더 포함하고,
상기 연결 부재 중 상기 게이트 구동 회로와 가장 가까운 위치에 배치되는 연결 부재를 제외한 다른 연결 부재는
상기 데이터 전압을 출력하는 제3 출력 핀; 및
상기 데이터 구동 회로와 상기 제3 출력 핀 사이에 연결되어 상기 데이터 전압을 상기 제3 출력 핀으로 전달하는 제3 연결 배선을 더 포함하는
표시 장치.
제12항 또는 제13항에 있어서,
상기 제1 출력핀과 상기 게이트 구동 회로 사이에 연결되어 상기 게이트 구동 전압을 상기 게이트 구동 회로로 전달하는 제1 배선 또는 상기 제2 출력핀과 상기 게이트 구동 회로 사이에 연결되어 상기 게이트 구동 전압을 상기 게이트 구동 회로로 전달하는 제2 배선을 더 포함하는
표시 장치.
제12항에 있어서,
상기 제1 출력 핀 및 상기 제2 출력 핀 중 어느 하나가 선택적으로 사용되는
표시 장치.
삭제
다수의 데이터 라인에 데이터 전압을 공급하는 데이터 구동 회로에 있어서,
상기 데이터 구동 회로는
타이밍 제어 회로로부터 공급되는 게이트 제어 신호를 이용하여 게이트 신호의 생성을 위한 게이트 구동 전압을 생성하고, 상기 게이트 구동 전압을 게이트 구동 회로에 공급하는 레벨 시프터 회로를 포함하고,
상기 데이터 구동 회로는 표시 패널과 소스 기판 사이에 연결되는 연결 부재 상에 실장되고,
상기 연결 부재는,
타이밍 제어 회로로부터 게이트 제어 신호, 데이터 제어 신호 및 영상 데이터를 포함하는 패널 인터페이스 신호를 수신하는 입력 핀; 및
상기 입력 핀과 상기 데이터 구동 회로 사이에 연결되어 상기 게이트 제어 신호, 상기 데이터 제어 신호 및 상기 영상 데이터를 전달하는 연결 배선을 포함하고,
상기 데이터 구동 회로는 상기 연결 부재를 통해서 상기 타이밍 제어 회로로부터 EPI(clock Embedded Point-Point Interface) 방식으로 상기 패널 인터페이스 신호를 수신하고, 상기 패널 인터페이스 신호는 다수의 필드를 포함하는 패킷 형태의 신호로서 일부 필드에 상기 게이트 제어 신호가 할당되는,
데이터 구동 회로.
제17항에 있어서,
상기 연결 부재는
상기 게이트 구동 전압을 출력하는 제1 출력 핀 또는 제2 출력 핀;
상기 데이터 전압을 출력하는 제3 출력 핀;
상기 데이터 구동 회로와 상기 제1 출력 핀 사이에 연결되어 상기 게이트 구동 전압을 상기 제1 출력 핀으로 전달하는 제1 연결 배선 또는 상기 데이터 구동 회로와 상기 제2 출력 핀 사이에 연결되어 상기 게이트 구동 전압을 상기 제2 출력 핀으로 전달하는 제2 연결 배선;
상기 데이터 구동 회로와 상기 제3 출력 핀 사이에 연결되어 상기 데이터 전압을 상기 제3 출력 핀으로 전달하는 제3 연결 배선을 더 포함하는
데이터 구동 회로.
제18항에 있어서,
상기 제1 출력핀과 상기 게이트 구동 회로 사이에 연결되어 상기 게이트 구동 전압을 상기 게이트 구동 회로로 전달하는 제1 배선 또는 상기 제2 출력핀과 상기 게이트 구동 회로 사이에 연결되어 상기 게이트 구동 전압을 상기 게이트 구동 회로로 전달하는 제2 배선을 더 포함하는
데이터 구동 회로.
제18항에 있어서,
상기 제1 출력 핀 및 상기 제2 출력 핀 중 어느 하나가 선택적으로 사용되는
데이터 구동 회로.
제17항에 있어서,
상기 타이밍 제어 회로는
상기 데이터 전압 및 데이터 제어 신호를 포함하는 패킷 신호를 상기 데이터 구동 회로에 전송하고,
상기 데이터 구동 회로에 전송되는 상기 패킷 신호는 상기 게이트 제어 신호를 포함하는
데이터 구동 회로.