KR102563547B1 - 부식 억제 첨가제를 포함하는 전도층을 포함하는 전극, 이의 제조방법 및 이를 이용하는 슈퍼커패시터 - Google Patents

부식 억제 첨가제를 포함하는 전도층을 포함하는 전극, 이의 제조방법 및 이를 이용하는 슈퍼커패시터 Download PDF

Info

Publication number
KR102563547B1
KR102563547B1 KR1020180136471A KR20180136471A KR102563547B1 KR 102563547 B1 KR102563547 B1 KR 102563547B1 KR 1020180136471 A KR1020180136471 A KR 1020180136471A KR 20180136471 A KR20180136471 A KR 20180136471A KR 102563547 B1 KR102563547 B1 KR 102563547B1
Authority
KR
South Korea
Prior art keywords
electrode
conductive layer
supercapacitor
manufacturing
current collector
Prior art date
Application number
KR1020180136471A
Other languages
English (en)
Other versions
KR20200053180A (ko
Inventor
양선혜
김익준
류지현
임상민
Original Assignee
한국전기연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전기연구원 filed Critical 한국전기연구원
Priority to KR1020180136471A priority Critical patent/KR102563547B1/ko
Publication of KR20200053180A publication Critical patent/KR20200053180A/ko
Application granted granted Critical
Publication of KR102563547B1 publication Critical patent/KR102563547B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/84—Processes for the manufacture of hybrid or EDL capacitors, or components thereof
    • H01G11/86—Processes for the manufacture of hybrid or EDL capacitors, or components thereof specially adapted for electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/20—Conductive material dispersed in non-conductive organic material
    • H01B1/22—Conductive material dispersed in non-conductive organic material the conductive material comprising metals or alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/20—Conductive material dispersed in non-conductive organic material
    • H01B1/24—Conductive material dispersed in non-conductive organic material the conductive material comprising carbon-silicon compounds, carbon or silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B13/00—Apparatus or processes specially adapted for manufacturing conductors or cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/22—Electrodes
    • H01G11/30—Electrodes characterised by their material
    • H01G11/32—Carbon-based
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/13—Energy storage using capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Dispersion Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Materials Engineering (AREA)
  • Electric Double-Layer Capacitors Or The Like (AREA)

Abstract

본 발명은 부식 억제 첨가제를 포함하는 전극, 이의 제조방법 및 이를 이용하는 슈퍼커패시터에 관한 것으로, 금속 박 집전체의 단면 또는 양면 표면에 부식 억제 첨가제를 포함하는 전도층을 도포하는 전도층 도포단계 및 상기 전도층 표면에 활물질을 포함하는 전극층을 도포하는 전극층 도포단계를 포함하는 것을 기술적 요지로 한다.
이에 의하여 전도층이 금속 박 집전체와 부식을 억제하는 효과를 가지고, 이를 이용하는 슈퍼커패시터의 장기 신뢰성을 향상시키는 효과를 얻을 수 있다.

Description

부식 억제 첨가제를 포함하는 전도층을 포함하는 전극, 이의 제조방법 및 이를 이용하는 슈퍼커패시터 {ELECTRODE FOR SUPER CAPACITOR COMPRISING CONDUCTOR LAYER INCLUDING ADDITIVE PREVENTING CORROSION, MANUFACTURING METHOD FOR THE SAME AND SUPERCAPACITOR USING THE SAME}
본 발명은 부식 억제 첨가제를 포함하는 전도층을 포함하는 전극, 이의 제조방법 및 이를 이용하는 슈퍼커패시터에 관한 것으로, 더욱 상세하게는 금속 박 집전체의 단면 또는 양면 표면에 부식 억제 첨가제를 포함하는 전도층을 도포하고, 상기 전도층의 표면에 전극층을 도포하여 금속 박 집전체의 부식이 억제되는 전극 및 이를 이용하여 장기신뢰성이 향상된 슈퍼커패시터에 관한 것이다.
일반적으로 슈퍼커패시터는 이차전지가 수용하지 못하는 순간적인 파워와 장기신뢰성이 우수한 에너지저장 디바이스로, 양극과 음극에 분극성 전극을 사용하는 전기이중층 커패시터와 분극성 전극과 화학 반응에 기반을 둔 이차전지용 전극으로 구성된 하이브리드 커패시터로 크게 구분할 수 있다.
슈퍼커패시터는 전극과 전해질의 화학반응을 이용하는 이차전지들과 달리, 양극과 음극 중 최소한 한쪽 전극이 활성탄의 계면에서 전해질 이온과의 전기이중층을 형성하는 전하 축전원리를 이용한다.
슈퍼커패시터의 전기화학적 특성은 금속 박 집전체, 활물질 및 전해액 등과 같은 소재에 영향을 받고, 특히 유기계 슈퍼커패시터의 경우 각 소재의 제조과정 또는 셀의 조립공정에서 함유되는 불순물과 수분에 크게 영향을 받는다.
전기이중층 커패시터용 알루미늄 박 집전체의 경우 에칭 알루미늄을 사용한다. 에칭 알루미늄은 에칭처리 과정에서 형성된 에칭피트에 의해 표면 거칠기를 가지고, 이들 에칭 알루미늄 표면에 도포되는 활성탄 전극과의 결착력과 전기전도성을 향상시킨다.
그러나 에칭과정에서 생성된 표면의 수하피막은 대기 중 장시간 방치 또는 셀 조립 후 반복적인 충·방전 과정에서 전해액 또는 활성탄 기공에 존재하는 수분과의 반응에 의해 점차 알루미늄 산화 피막으로 변질되거나 두께가 두꺼워져 결착면의 접촉저항으로 작용한다.
분극성 전극을 양극과 음극에 사용하는 전기이중층 커패시터의 경우, 전해액 등에 포함된 수분은 에이징 중에 음극에 있어서 전기분해하여 알칼리 성분을 발생한다. 그리고 이 알칼리 성분에 의해 집전체 표면에 존재하는 산화피막이 용해하며, 방전 시에 음극이 알루미늄 전해 전위보다 귀전위가 되는 것으로부터 알루미늄 집전체 내부에서는 하기 반응식 1과 같은 반응이 발생한다. 이 반응은 특히 전해질로 사용하는 음이온 BF4 -의 가수분해 생성물인 F- 등이 존재하면 가속되고, 동시에 음극에 반응식 2와 같은 화합물이 형성하기도 한다.
[반응식 1]
Al → Al3+ + 3e-
[반응식 2]
Al3+ + 3F- → AlF3
상기 기재의 과정은 고온에서 보다 반응이 활성화되므로, 생성물의 집적화가 심화되어 내부저항을 상승시키는 원인으로 작용한다.
알루미늄의 표면 부식을 억제하기 위한 방법으로서 일본 특허출원 2014-207619(특허문헌 1)에서는 양극(陽極)산화에 의해 인(P)을 포함하는 피막을 형성하는 알루미늄 에칭 박 제조방법에 대해 나타내었다. 이 특허는 인산계 화합물을 포함하는 용액에 알루미늄 집전체를 침적하고 양극 산화하는 것에 의해 화학적으로 불활성인 인산화합물 Al(PO4), Al2(HPO4)3, Al(H2PO4)3을 형성시키는 방법을 제공하고 있다.
한편 일본 특허출원 2012-182263 (특허문헌 2)에서는 전해액 또는 활성탄에 포함된 수분을 제거하기 위해 제올라이트를 유기바인더와 함께 전극층의 상부에 도포하여 수분 흡착층를 형성시켜 슈퍼커패시터 내부에 존재하는 수분을 제거하는 방법을 제시하고 있다.
그러나 종래 특허문헌들에서 제시하는 수분에 의한 부식 방지 및 수분 제거의 방법에는 공정의 복잡함에 따른 가격경쟁력의 저하 및 슈퍼커패시터의 내부저항이 증가하는 문제점이 있다.
특허문헌 1에서 제공하는 알루미늄 박 집전체의 표면에 인산화합물을 포함하는 피막은 제조공정이 복잡하고 약 100μm의 피박두께를 가지기 쉬우므로 전기전도성의 저항에 의한 셀 내부저항이 증가하는 문제점이 있다.
또한 특허문헌 2에서 제공하는 수분 흡착층은 전극의 상부 표면에 제조하는 것에 의해 전극 간 거리의 증가에 의한 셀 내부저항이 증가하는 문제점과 함께 알루미늄 박 집전체의 표면부식을 억제하는 것에는 한계가 있다.
따라서 이와 같은 문제점들을 해결하기 위한 방법이 요구된다.
일본 특허출원 2014-207619 일본 특허출원 2012-182263
본 발명의 기술적 과제는, 배경기술에서 언급한 문제점을 해결하기 위한 것으로, 더욱 상세하게는 금속 박 집전체의 표면산화 억제와 이로 인한 슈퍼커패시터의 장기신뢰성 향상을 위해, 금속 박 집전체의 단면 또는 양면 표면에 평균입경이 1μm 이하인 부식 억제 첨가제를 포함하는 전도층을 도포하고, 전도층의 표면에 전극층을 형성하는 부식 억제 첨가제를 포함하는 전도층을 포함하는 전극, 이의 제조방법 및 이를 이용하는 슈퍼커패시터를 제공하는 것을 목적으로 한다.
본 발명이 이루고자 하는 기술적 과제는 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
기술적 과제를 해결하기 위해 안출된 본 발명에 따른 부식 억제 첨가제를 포함하는 전도층을 포함하는 전극 제조방법은, 금속 박 집전체의 단면 또는 양면 표면에 부식 억제 첨가제를 포함하는 전도층을 도포하는 전도층 도포단계 및 상기 전도층 표면에 활물질을 포함하는 전극층을 도포하는 전극층 도포단계를 포함하여 구성될 수 있다.
상기 금속 박 집전체는, 알루미늄 및 구리 중 어느 하나일 수 있다.
상기 부식 억제 첨가제는, 평균입경이 1μm 이하인 것이 바람직하다.
그리고, 상기 부식 억제 첨가제는, 미세 다공성 기공을 가지는 활성탄, 제올라이트, 실리카겔, 활성알루미나 또는 나노 입경의 실리콘 (Si), 타이타늄 (Ti), 이산화규소 (SiO2), 이산화 타이타늄 (TiO2), 이산화 타이타늄 (TiO2), 세륨(Ⅳ)산화물(CeO2), 지르코늄디옥사이드(ZrO2), 산화이트륨(Y2O3) 분말 및 이의 혼합으로부터 이루어진 군으로부터 선택되는 적어도 하나 이상을 포함하여 사용할 수 있다.
또한, 상기 부식 억제 첨가제는, 비표면적이 500 내지 4,000m2/g 범위이며, 평균입경이 0.001 내지 1μm 범위일 수 있다.
상기 전도층은 상기 부식 억제 첨가제와 도전재 및 바인더를 용매와 함께 슬러리 도포하며, 고형분 기준으로 상기 부식 억제 첨가제의 중량비가 1 내지 10%, 상기 도전재의 중량비가 10 내지 40%, 바인더가 50 내지 89%인 것을 사용할 수 있다.
상기 도전재는 카본블랙, 카본나노튜브, 카본나노파이브, 흑연, 그래핀 및 이의 혼합으로 이루어진 군으로부터 선택되는 적어도 하나 이상일 수 있다.
상기 바인더는, PTFE (Polytetrafluoroethylene), CMC (Carboxymethylcellulose), PVA (Polyvinyl alcohol), PVDF (Polyvinyliene fluoride), PVP (Polyvinylpyrrolidone), MC (메틸 셀룰로오스), 에틸렌-염화비닐 공중합수지, 염화비닐리덴 라텍스, 염소화 수지, 초산 비닐 수지, 폴리비닐 부티랄, 폴리비닐 포름알, 비스페놀계 에폭시 수지, 부타디엔 고무, 이소프렌 고무, 니트릴 부타디엔 고무, 우레탄 고무, 실리콘 고무, 아크릴 고무 및 이의 혼합으로 이루어진 군으로부터 선택되는 적어도 하나 이상일 수 있다.
상기 전도층은 프레스한 후 두께가 2μm 이하인 것이 바람직하다.
한편, 본 발명에 따른 부식 억제 첨가제를 포함하는 전도층을 포함하는 전극은, 금속 박 집전체, 상기 금속 박 집전체의 단면 또는 양면 표면에 도포되며, 부식 억제 첨가제를 포함하는 전도층 및 상기 전도층 표면에 형성되며, 활물질을 포함하는 전극층을 포함하여 구성될 수 있다.
본 발명에 따른 슈퍼커패시터는, 부식 억제 첨가제를 포함하는 전도층을 포함하는 전극 제조방법에 따라 제조된 슈퍼커패시터용 전극을 포함하여 구성될 수 있다.
상술한 본 발명의 구성에 따르면, 전도층이 금속 박 집전체의 부식을 억제하는 효과를 가지며, 이를 이용하는 슈퍼커패시터의 장기 신뢰성을 향상시키는 효과를 가질 수 있다.
이러한 본 발명에 의한 효과는 이상에서 언급한 효과들로 제한되지 않으며, 언급되지 않은 또 다른 효과들은 청구범위의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
도 1은 비교예 및 본 발명에 따른 부식 억제 첨가제를 포함하는 전도층을 포함하는 전극 실시예의 가속 열화 테스트 시간에 따른 용량 유지율(%)을 나타내는 도면이다.
이하, 본 발명의 실시예를 상세히 설명하기로 한다. 다만, 이는 예시로서 제시되는 것으로, 이에 의해 본 발명이 제한되지는 않으며 본 발명은 후술할 청구항의 범주에 의해 정의될 뿐이다. 그리고, 본 발명을 설명함에 있어서, 이미 공지된 기능 혹은 구성에 대한 설명은, 본 발명의 요지를 명료하게 하기 위하여 생략하기로 한다.
일반적으로 금속 박 집전체는 슈퍼커패시터의 전기화학 메커니즘과 전해액에 따라 선정되어지며, 유기 용액을 사용하는 전기이중층 커패시터 또는 하이브리드 커패시터용 금속 박 집전체는 양극에 알루미늄 (Al) 집전체, 음극에 알루미늄 혹은 구리 (Cu) 집전체를 사용하고, 알루미늄은 주로 표면을 전해 에칭을 통해 제조한 에칭 알루미늄을 주로 사용한다.
그리고 일반적으로 에칭 알루미늄은 에칭 과정에서 에치 피트 (etch pit)가 형성되고, 표면은 유전체 특성을 지니는 에치 필름 (etch film)이라 불리는 수화피막이 형성된다. 이들 에치 피트와 수화피막으로 구성된 에칭 알루미늄은 활성탄을 포함하는 전극과의 결착력을 부여함과 동시에 전기적 전도성을 향상시키는 역할을 한다.
그러나 에칭과정에서 생성된 수하피막은 대기 중 장시간 방치 또는 셀 조립 후 반복적인 충·방전 과정에서 전해액 또는 활성탄 기공에 존재하는 수분과의 반응에 의해 점차 알루미늄 산화 피막으로 변질되거나 두께가 두꺼워져 활성탄 전극과 에칭알루미늄과의 접촉저항으로 작용한다.
활성탄 전극을 양극과 음극에 사용하는 전기이중층 커패시터의 경우, 활성탄과 전해액 등에 포함된 수분은 셀의 에이징 과정에서 음극이 전기분해하여 알칼리 성분을 발생한다. 그리고 이 알칼리 성분에 의해 집전체 표면에 존재하는 산화피막이 용해하며, 방전 시에 음극이 알루미늄 전해 전위보다 귀전위가 되는 것으로부터 아루미늄 집전체 내부에서는 상기 기재의 반응 (1)이 발생한다. 이 반응은 특히 전해질로 사용하는 음이온 BF4 -의 가수분해 생성물인 F- 등이 존재하면 가속되어 AlF3의 반응물이 알루미늄 표면에 형성된다.
알루미늄의 표면 부식을 억제하기 위한 방법으로 알루미늄 박 집전체를 인산계 화합물을 포함하는 용액에 침적하고 양극 산화하는 것에 의해 화학적으로 불활성인 인산화합물(Al(PO4), Al2(HPO4)3, Al(H2PO4)3)을 알루미늄 표면에 형성(특허문헌 1 참조)하기도 하고, 수분을 흡착제를 전극 상부에 형성(특허문헌 2 참조)하기도 한다.
하지만 선행 특허문헌들에서 제시하는 알루미늄 박 집전체의 표면부식을 억제하기 방법들은 인산화합물의 피막 두께를 조절하기 어려운 문제점과 수분 흡착층이 전극의 상부 표면에 제조하는 것에 의해 전극 간 거리가 증가하는 문제점이 있다.
따라서, 본 발명은, 금속 박 집전체의 표면부식과 셀 내부저항의 증가를 억제하기 위해, 금속 박 집전체의 단면 또는 양면 표면에 평균입경이 1μm 이하인 부식 억제 첨가제를 포함하는 전도층을 도포하고 소정의 압력으로 프레스 하는 것에 의해 전기전도성이 우수한 전도층을 제조하고, 상기 전도층 표면에 활물질을 포함하는 전극층을 형성하는 것에 의해 출력특성이 우수한 슈퍼커패시터용 전극, 이의 제조방법 및 이를 이용하는 슈퍼커패시터를 제공하는 것을 목적으로 한다.
이하, 본 발명에 따른 부식 억제 첨가제를 포함하는 전도층을 포함하는 전극 제조방법에 대하여 상세히 설명하기로 한다.
먼저, 금속 박 집전체의 단면 또는 양면 표면에 부식 억제 첨가제를 포함하는 전도층을 도포하는 전도층을 도포한다.
금속 박 집전체는 알루미늄(Al), 구리(Cu) 및 이의 혼합으로 이루어진 군으로부터 선택되는 어느 하나인 것이 바람직하다.
전도층은 일반적으로 전기전도성이 우수한 탄소와 고분자 바인더로 구성되나 본 발명에서는 부식 억제 첨가제를 전도층에 일정 중량비로 첨가하는 것이 특징이며, 이들 부식 억제 첨가제를 포함하는 전도층은 전도성을 유지하면서도 금속 박 집전체의 부식을 억제하는 효과가 있다.
부식 억제 첨가제는 전해액의 염으로서, 활성탄의 전극 구성물로서 첨가될 수도 있지만, 금속 박 집전체의 부식을 억제하기 위해서는 금속 박 집전체의 상부 표면에 직접 도포되는 전도층에 포함되는 것이 가장 바람직하다.
부식 억제 첨가제로서는 미세 기공을 가지는 활성탄, 제올라이트, 실리카겔, 활성알루미나 또는 나노 입경의 실리콘 (Si), 타이타늄 (Ti), 이산화규소 (SiO2), 이산화 타이타늄 (TiO2), 세륨(Ⅳ)산화물(CeO2), 지르코늄디옥사이드(ZrO2), 산화이트륨(Y2O3)분말 및 이의 혼합으로부터 이루어진 군으로부터 선택되는 적어도 하나 이상을 포함하여 사용할 수 있다.
미세 기공을 가지는 다공성 부식 억제 첨가제는 수분과의 흡착능력을 향상시키기 위해 표면에 친수성 관능기를 조절하기도 하고, 다공성 부식 억제 첨가제 또는 나노 입경의 부식 억제 첨가제는 약 300℃의 온도에서 열처리하여 활성화시키기도 한다. 활성탄의 경우 친수성 관능기로서 카르복실 (Carboxylic), 락톤 (Lactonic), 페놀 (Phenolic), 카르보닐(Carbonyl) 등과 같은 산성 관능기를 부착할 수 있다.
부식 억제 첨가제는 비표면적이 200 내지 4,000m2/g 범위인 것을 사용할 수 있고, 평균입경이 0.001 내지 1μm 범위인 것을 사용할 수 있다.
부식 억제 첨가제의 비표면적은 금속 또는 금속산화물이 나노 입경일 경우 주로 수백 m2/g 이하이며, 다공성 소재일 경우 약 200 내지 4,000m2/g 범위에서 조절할 수 있다. 기공은 마이크로 (∼2nm), 메조 (2∼50nm), 매크로 (50nm∼)로 분류할 수 있으며, 마이크로 기공의 분율이 많을수록 비표면적이 증가한다. 일반적으로 비표면적이 증가할수록 수분과의 접촉면적이 많아 수분 흡착율이 증가할 수 있다.
부식 억제 첨가제의 평균입경은 0.001 내지 1μm 범위인 것이 바람직하며, 평균입경이 1μm 이상인 경우 부식 억제 첨가제를 포함하는 전극층의 도포성이 나빠질 수 있다.
분 흡착제와 바인더로 구성된 전도층에는 보다 많은 전도성을 부여하기 위해, 부식 억제 첨가제와 함께 도전재 탄소를 첨가할 수 있다. 이 때 도전재로서 평균입경이 0.1μm 이하인 카본블랙, 혹은 형상 종횡비가 0.1 이상인 흑연, 그래핀, 카본나노튜브 및 카본나노섬유 중 1 종류 이상의 도전재를 사용할 수 있다.
상기 도전재는 형상 종횡비가 클수록 입경이 적을수록 분산이 어려울 수 있고, 입경이 클수록 전도성이 향상한다. 따라서 분산성과 전도성을 향상시키기 위해서는 1종류 이상의 도전재를 적절히 선정하고 성분비를 조절할 필요성이 있다.
전도층은 부식 억제 첨가제와 도전재를 용매에 용해된 바인더에 포함시키고 점도 300 cp 이하로 제조한 슬러리를 도포하는 것으로, 슬러리의 성분비는 고형분 기준으로 부식 억제 첨가제의 중량비가 1 내지 10%, 도전재의 중량비가 10 내지 40%, 바인더가 50 내지 89%인 것을 사용할 수 있다.
상기 전도층의 부식 억제 첨가제의 중량비가 1% 이내인 경우 수분 흡착의 효과 적고, 부식 억제 첨가제의 중량비가 10% 이상인 경우 금속 박 집전체와 전도층과의 전도 통로 (path)를 저해하는 것에 의해 전도성이 감소할 수 있다.
전도층은 슬러리를 그라비아 코팅기로 금속 박 집전체의 단면 또는 양면 표면에 도포하고 대기 중 100℃ 이하의 온도에서 건조한 후 프레스하여 두께가 2μm 이하로 조절할 수 있다.
상기 기재의 전도층 두께가 2μm 이상일 경우 전도층을 구성하는 고형분들의 상하 방향의 접촉면적이 증가하여 접촉저항이 증가하는 문제점이 있다.
분극성 전극을 사용하는 전기이중층 커패시터의 경우, 알루미늄 또는 에칭 알루미늄 박 집전체의 표면에 부식 억제 첨가제를 포함하는 전도층을 도포한 후 활성탄을 포함하는 전극층을 도포하여 전극을 형성하고 프레스하여 사용한다.
활성탄을 포함하는 전극층에서 활성탄은 시판하는 것으로, 평균입경은 5 내지 20μm 범위이며, 비표면적은 1,000 내지 4,000m2/g 범위인 것을 사용할 수 있다. 활성탄을 포함하는 전극층은 도전재 및 바인더를 사용하여 전극 슬러리를 구성하고 미세 활성탄을 포함하는 전도층의 표면에 도포한다.
전극층에서 구성되는 도전재는 카본블랙, 흑연, 그래핀, 나노카본튜브 및 나노카본섬유 및 이의 혼합으로부터 이루어진 군으로부터 선택되는 하나 이상을 포함하여 사용할 수 있으나, 전극 슬러리에 분산효과가 크고, 도포한 전극층의 충진밀도를 높이기 위해서는 카본블랙을 사용하는 것이 바람직하다.
전극층에서 구성되는 바인더로서는 PTFE (Polytetrafluoroethylene), CMC (Carboxymethylcellulose), PVA (Polyvinyl alcohol), PVDF (Polyvinyliene fluoride), PVP (Polyvinylpyrrolidone), MC (메틸 셀룰로오스), 라텍스 계열인 에틸렌-염화비닐 공중합수지, 염화비닐리덴 라텍스, 염소화 수지, 초산 비닐 수지, 폴리비닐 부티랄, 폴리비닐 포름알, 비스페놀계 에폭시 수지 및 Styrene Butadiene Rubber (SBR) 계열인 부타디엔 고무, 이소프렌 고무, 니트릴 부타디엔 고무, 우레탄 고무, 실리콘 고무, 아크릴 고무 및 이의 혼합으로부터 이루어진 군으로부터 선택되는 적어도 하나 이상을 사용할 수 있다.
전극 슬러리의 성분비는 고형분을 기준으로 활성탄의 중량비가 76 내지 95%, 도전재의 중량비가 2 내지 7%, 바인더가 3 내지 7%에서 선택할 수 있고, 슬러리는 용매에 용해된 바인더에 활성탄과 도전재를 첨가 후 교반하여 제조하며 점도는 700 내지 1,300mPa·S 범위에서 조절할 수 있다.
전극층은 슬러리를 코팅기를 통해 전도층의 표면에 도포하고 대기 중 100℃ 이하의 온도에서 건조한 후 프레스 하여 두께가 100μm 이하로 조절할 수 있다. 전극층의 두께가 얇을수록 전극의 이온 확산저항이 감소하나 셀의 충진 용량이 감소하므로, 상용 전기이중층 커패시터의 경우 전극층의 두께는 60 내지 90μm 범위에서 조절하여 사용한다.
이어서, 전도층 표면에 활물질을 포함하는 전극층을 도포하는 전극층 도포단계를 포함할 수 있다. 보다 구체적으로, 부식 억제 첨가제를 포함하는 전도층의 표면에 활성탄을 포함하는 전극층을 도포, 건조 및 롤 프레스하여 전극을 형성할 수 있다. 따라서 제조된 전극은 전도층이 금속 박 집전체의 부식을 억제하고, 상기 전극을 이용하는 슈퍼커패시터는 장기 신뢰성이 향상되는 효과를 가질 수 있다.
이하 본 발명의 바람직한 실시예를 기재한다. 그러나 하기의 실시예는 본 발명의 바람직한 일실시예일 뿐 발명이 하기 실시예에 한정되는 것은 아니다.
<실시예>
본 발명의 실시예 및 비교예에 있어서 금속 박 집전체의 표면에 부식 억제 첨가제 포함하는 전도층과 활성탄을 포함하는 전극층 및 이를 이용하는 전기이중층 커패시터의 제조방법과 전기적 또는 전기화학적 평가방법은 다음과 같다.
(전도층의 제조방법)
(a) 활성탄 분쇄 : 야자각을 원료로 하고, 비표면적인 1,700m2/g이며 평균입경이 8μm인 활성탄을 직경이 10mmΦ인 ZrO2 볼과 함께 회전볼밀로 분쇄하였다. 약 2L의 스테인레스 용기에 볼과 활성탄의 분말을 각각 30 : 1의 중량 비율로 장입하고 대기 분위기에서 밀링을 실시하였다.
(b) 전도층용 슬러리 : CMC (Carboxymethylcellulose) 2g을 증류수 95g에 녹인 용액에 이소프로필 알콜을 3g을 투입하고 초음파로 30분간 분산시킨 후, 혼합용액에 평균입경이 1μm인 활성탄 분말 5.25g과 카본블랙 1.75g을 투입하고 믹스기 (Thinky mixser)에서 10분간 1800rpm으로 교반하고 탈포하여 슬러리를 제조하였다.
(c) 전도층 제조 : 전도층용 슬러리는 20μm 두께의 알루미늄 박 집전체의 표면에 그라비아 코팅기로 연속 도포하고 50℃의 열풍으로 건조하였다. 건조된 전도층은 3톤의 롤 프레스로 최종 두께가 1.0μm 두께가 되도록 압착하였다.
(전극층의 제조방법)
(a) 전극층용 슬러리 : 반응기에 증류수 2% 중량비로 분산되어 있는 CMC 37.5g과 SBR 0.5g을 넣은 후 믹스기 (Thinky mixer)로 10분간 1800rpm으로 교반시켰다. 도전재인 카본블랙 1.75g을 반응기에 추가하여 초음파 처리 10분 진행한 뒤, 10분간 thinky mixer(1800rpm)로 교반시켰다. 마지막으로 비표면적 1,700m2/g, 평균입경 8μm인 활성탄 분말 22g을 반응기에 혼합하고, 믹스기에서 10분간 1800rpm으로 교반 및 5분간 탈포하여 슬러리를 제조하였다.
(b) 전극층 제조 : 전극층 슬러리는 알루미늄 박 집전체의 표면 또는 전도층이 도포된 알루미늄 박의 표면에 닥터 블레이드로 코팅하였다. 도포된 전극은 150℃의 온도에서 24시간 동안 진공 건조한 뒤 전극 두께 80μm, 전극 밀도 0.6 g/cc가 될 때 까지 롤 프레스(120℃)로 압착하여 전극 층을 제조하였다.
(전기이중층 커패시터 셀 제조방법)
전극은 2.5×2.5㎠으로 재단하고 전극이 부착되지 않는 집전체의 한쪽 끝 면은 길이 방향으로 길게 재단하여 단자로써 활용하였다. 전극은 120℃에서 12시간 진공 건조한 후 격리막(Seperator, TF4035, 일본 고순도 공업(주)) 및 3면이 밀폐된 라미네이트 폴리머 파우치를 이용하여 '단면탄소전극/격리막/단면탄소전극'의 순으로 적층한 후 폴리머 파우치에 삽입하였다. 그 후 진공 감·가압이 가능한 전해액 주입기에서 아세토니트릴(Acetonitrile, AcN)에 1.2M의 4급 암모늄염 (Et4NBF4)이 용해된 전해액을 함침하고 진공 밀봉하여 파우치형 전기이중층 커패시터 셀을 제조하였다.
(a) 전도층 슬러리 : CMC 2g을 증류수 95g에 녹인 용액에 이소프로필 알콜을 3g을 투입하고 초음파로 30분간 분산시킨 후, 혼합용액에 평균입경이 10nm인 SiO2 분말 5g과 카본블랙 1.75g을 투입하고 믹스기 (Thinky mixser)에서 10분간 1800rpm으로 교반하고 탈포하여 슬러리를 제조하였다.
(b) 전도층 도포 : 전도층 슬러리는 20μm 두께의 알루미늄 박 집전체의 표면에 그라비아 코팅기로 연속 도포하고 50℃의 열풍으로 건조하였다. 도포층은 3톤의 롤 프레스로 압착하여 1.0μm 두께의 전도층을 제조하였다.
〈측정방법〉
(용량 유지율)
전기이중층 커패시터 셀은 충방전 시험기 (Maccor, 모델명 Series 4000)에서 충전과 방전을 행하였다. 구동전압은 0 내지 2.7V 범위에서, 인가 전류밀도는 2mA/cm2의 전류밀도로 정전류 충·방전 실험을 반복하였다. 방전 비용량은 10번째 정전류 방전에서의 시간-전압 곡선에서 아래의 수학식 1에 의해 구한 용량 (F)를 활성탄의 무게 (g)로 나누어서 계산하였다.
[수학식 1]
수학식 1에서 I는 전류, dt는 시간, dV는 전압 구간을 각각 나타낸다. 이렇게 정전류 충·방전 실험이 끝난 셀의 용량 유지율 평가를 위하여 가속 열화 테스트를 하기와 같이 실시하였다.
가속열화 테스트(floating test)에 대한 용량 유지율을 구하기 위해 상온에서 0~2.7V 범위에서 충전과 방전을 5회 반복한 전기이중층 커패시터 셀을 60℃ 항온 챔버에 넣어, 0~2.7V 범위에서 충전과 방전을 5회한 뒤 3.5V 충전 후 정전압 시간을 10시간 유지한 후 0V까지 방전하는 기법을 25회 실시 하였다. 가속 열화에 대한 용량 유지율(%)은 상온에서 0~2.7V 범위에서의 용량 대비 60℃ 고온에서 3.5V 충전과 정전압에서의 0~300시간을 유지 한 뒤의 용량을 비교하여 그 값을 나타내었다.
〈실시예1〉
20μm 두께의 알루미늄 박 집전체 표면에, 상기 기재한 전도층용 슬러리에 평균입경이 5nm인 SiO2 분말 5g을 추가하여 18,000rpm에서 10분동안 균질기(homogenizer) 처리를 한 후 두께가 1.5μm인 전도층을 형성하였다. 전도층의 표면에 평균입경이 8μm인 활성탄을 포함하는 전극층을 도포, 건조 및 롤 프레스하여 전극을 제조하여 전기이중층 커패시터 셀을 제조하였다. 이에 대한 용량 유지율(%)을 표 1에 나타내었다.
〈실시예2〉
20μm 두께의 알루미늄 박 집전체 표면에, 상기 기재한 전도층용 슬러리에 평균입경이 10nm인 SiO2 분말 5g을 추가하여 18,000rpm에서 10분동안 균질기(homogenizer) 처리를 한 후 두께가 1.5μm인 전도층을 형성하였다. 전도층의 표면에 평균입경이 8μm인 활성탄을 포함하는 전극층을 도포, 건조 및 롤 프레스하여 전극을 제조하여 전기이중층 커패시터 셀을 제조하였다. 이에 대한 용량 유지율(%)을 표 1에 나타내었다.
〈비교예1〉
20μm 두께의 알루미늄 박 집전체 표면에, 상기 기재한 전도층용 슬러리를 제조하여 두께가 1.5μm인 전도층을 형성하였다. 전도층의 표면에 평균입경이 8μm인 활성탄을 포함하는 전극층을 도포, 건조 및 롤 프레스하여 전극을 제조하여 전기이중층 커패시터 셀을 제조하였다. 이에 대한 용량 유지율(%)을 표 1에 나타내었다.
용량유지율 (%)
0hr
 50hr
 100hr
 150hr
 200hr
 250hr
실시예1
 100.0
 100.0
 100.0
 99.5
 92.7
 57.2
실시예2
 100.0
 100.0
 100.0
 99.9
 93.6
 52.1
비교예1
 100.0
 100.0
 100.0
 91.0
 60.3
 35.1
표 1 및 도 1에는 비교예와 본 발명에 따른 실시예의 가속 열화 테스트 시간에 따른 용량 유지율(%) 결과를 나타내었다.
셀에 고온, 고전압을 인가하면 전극/집전체, 전해액에 포함되어 있는 수분 및 관능기의 열화 반응으로 인하여 연속적인 부반응이 발생되며, 이로 인하여 셀의 용량 유지율이 시간이 지남에 따라 점차 감소한다. 그리고 이러한 반응은 집전체의 표면과 근접해 있는 전극의 계면에도 영향을 주어 집전체의 부식 및 전극의 분해 반응을 촉진시켜 결국 셀의 저항이 점차 증가하게 된다.
실시예 1과 2에 첨가한 SiO2의 경우 집전체와 전극과의 물리적인 결착력 증가 및 집전체 부식을 방지시켜 주는 역할을 함과 동시에 전극과 전해액의 열화반응에서 발생하는 수분 및 가스를 흡착시켜 셀의 열화 반응을 억제시켜 주는 역할을 하여 용량 유지율(%)을 향상시켜 준다.
이상의 결과로부터 금속 박 집전체의 단면 또는 양면 표면에 부식 억제 첨가제를 포함하는 전도층을 도포하면 급속 박 집전체의 표면부식과 셀 내부저항의 증가를 억제하는 효과를 가지는 것을 확인할 수 있다.
한편, 본 발명에 따른 전극은, 전술한 부식 억제 첨가제를 포함하는 전극 제조방법에 의하여 제조되며, 금속 박 집전체, 금속 박 집전체의 단면 또는 양면 표면에 도포되며, 부식 억제 첨가제를 포함하는 전도층 및 전도층 표면에 형성되며, 활물질을 포함하는 전극층을 포함하여 구성될 수 잇다.
여기서, 전술한 전극의 구성 및 효과는 전술한 바와 같으므로, 이에 대한 상세한 설명은 생략하기로 하며, 이러한 구성을 통해 본 발명에 따른 전극은 금속 박 집전체의 표면부식과 셀 내부저항의 증가를 억제하는 효과를 가질 수 있다.
한편 본 발명에 따른 슈퍼커패시터는 본 발명에 따른 부식 억제 첨가제를 포함하는 전극 제조방법에 의하여 제조된 전극을 이용하도록 형성될 수 있다. 따라서, 전도층이 금속 박 집전체의 부식윽 억제하고, 이를 이용하는 슈퍼커패시터의 장기 신뢰성이 향상되는 효과를 가질 수 있다.
이상과 같이 본 발명에 따른 바람직한 실시예를 살펴보았으며, 앞서 설명된 실시예 이외에도 본 발명이 그 취지나 범주에서 벗어남이 없이 다른 특정 형태로 구체화될 수 있다는 사실은 해당 기술에 통상의 지식을 가진 이들에게는 자명한 것이다. 그러므로 상술된 실시예는 제한적인 것이 아니라 예시적인 것으로 여겨져야 하고, 이에 따라 본 발명은 상술한 설명에 한정되지 않고 첨부된 청구항의 범주 및 그 동등 범위 내에서 변경될 수도 있다.

Claims (11)

  1. 슈퍼커패시터용 전극 제조방법에 있어서,
    금속 박 집전체의 단면 또는 양면 표면에 부식 억제 첨가제를 포함하는 전도층을 도포하는 전도층 도포단계; 및
    상기 전도층 표면에 활물질을 포함하는 전극층을 도포하는 전극층 도포단계;를 포함하되,
    상기 전도층은 부식 억제 첨가제 : 도전재 : 바인더 = 1~10 : 10~40 : 50~89 중량비 혼합되고
    상기 부식억제 첨가제는 미세 다공성 기공을 가지는 활성탄, 제올라이트, 실리카겔, 활성알루미나 또는 나노 입경의 실리콘 (Si), 타이타늄 (Ti), 이산화규소 (SiO2), 이산화 타이타늄 (TiO2), 이산화 타이타늄 (TiO2), 세륨(Ⅳ)산화물(CeO2), 지르코늄디옥사이드(ZrO2), 산화이트륨(Y2O3) 분말 및 이의 혼합으로부터 이루어진 군으로부터 선택되는 적어도 하나 이상을 포함하는 평균입경은 비표면적이 500 내지 4,000m2/g이며 평균입경이 0.001 내지 1㎛를 포함하고,
    상기 제조방법으로 제조된 전극을 이용한 셀의 가속 열화 테스트 200시간에서 용량 유지율은 적어도 92.7% 갖는 것을 특징으로 하는 슈퍼커패시터용 전극 제조방법.
  2. 제1항에 있어서,
    상기 금속 박 집전체는,
    알루미늄 및 구리 중 어느 하나인 것을 특징으로 하는 슈퍼커패시터용 전극 제조방법.
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 제1항에 있어서,
    상기 도전재는 카본블랙, 카본나노튜브, 카본나노파이브, 흑연, 그래핀 및 이의 혼합으로 이루어진 군으로부터 선택되는 적어도 하나 이상인 것을 특징으로 하는 슈퍼커패시터용 전극 제조방법.
  8. 제1항에 있어서,
    상기 바인더는,
    PTFE (Polytetrafluoroethylene), CMC (Carboxymethylcellulose), PVA (Polyvinyl alcohol), PVDF (Polyvinyliene fluoride), PVP (Polyvinylpyrrolidone), MC (메틸 셀룰로오스), 에틸렌-염화비닐 공중합수지, 염화비닐리덴 라텍스, 염소화 수지, 초산 비닐 수지, 폴리비닐 부티랄, 폴리비닐 포름알, 비스페놀계 에폭시 수지, 부타디엔 고무, 이소프렌 고무, 니트릴 부타디엔 고무, 우레탄 고무, 실리콘 고무, 아크릴 고무 및 이의 혼합으로 이루어진 군으로부터 선택되는 적어도 하나 이상인 것을 특징으로 하는 슈퍼커패시터용 전극 제조방법.
  9. 제1항에 있어서,
    상기 전도층은 프레스한 후 두께가 2μm 이하인 것을 특징으로 하는 슈퍼커패시터용 전극 제조방법.
  10. 제1항 내지 제2항 및 제7항 내지 제9항 중 어느 한 항에 기재된 제조방법에 의해 제조된 슈퍼커패시터용 전극
  11. 제1항 내지 제2항 및 제7항 내지 제9항 중 어느 한 항에 기재된 제조방법에 의해 제조된 슈퍼커패시터용 전극을 포함하는 슈퍼커패시터
KR1020180136471A 2018-11-08 2018-11-08 부식 억제 첨가제를 포함하는 전도층을 포함하는 전극, 이의 제조방법 및 이를 이용하는 슈퍼커패시터 KR102563547B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180136471A KR102563547B1 (ko) 2018-11-08 2018-11-08 부식 억제 첨가제를 포함하는 전도층을 포함하는 전극, 이의 제조방법 및 이를 이용하는 슈퍼커패시터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180136471A KR102563547B1 (ko) 2018-11-08 2018-11-08 부식 억제 첨가제를 포함하는 전도층을 포함하는 전극, 이의 제조방법 및 이를 이용하는 슈퍼커패시터

Publications (2)

Publication Number Publication Date
KR20200053180A KR20200053180A (ko) 2020-05-18
KR102563547B1 true KR102563547B1 (ko) 2023-08-03

Family

ID=70912785

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180136471A KR102563547B1 (ko) 2018-11-08 2018-11-08 부식 억제 첨가제를 포함하는 전도층을 포함하는 전극, 이의 제조방법 및 이를 이용하는 슈퍼커패시터

Country Status (1)

Country Link
KR (1) KR102563547B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220067055A (ko) 2020-11-17 2022-05-24 한국전기연구원 입자형 도전재와 섬유형 도전재를 포함하는 슈퍼커패시터용 전극의 제조방법 및 이에 의하여 제조된 슈퍼커패시터용 전극
KR20220067049A (ko) 2020-11-17 2022-05-24 한국전기연구원 탄소섬유 전도층이 형성된 슈퍼커패시터용 집전체 및 전극과, 이들의 제조방법
ZA202206523B (en) * 2021-06-14 2023-03-29 Solzen Energy Pty Ltd Nanocomposite material for energy storage devices
CN116666647B (zh) * 2023-08-01 2024-04-12 宁德时代新能源科技股份有限公司 正极集流体及制备方法、正极极片、二次电池和用电装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005099421A (ja) * 2003-09-25 2005-04-14 Sumitomo Metal Mining Co Ltd 低透過率透明導電性基材とその製造方法、この基材の製造に用いられる低透過率透明導電層形成用塗布液、およびこの基材が適用された表示装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100542804B1 (ko) * 2003-05-26 2006-01-20 한국전기연구원 고출력형 전기이중층 커패시터의 전극의 제조방법
KR100762797B1 (ko) * 2005-12-28 2007-10-02 한국전기연구원 에너지 저장 장치의 전극 및 그 제조방법
JP2012182263A (ja) 2011-03-01 2012-09-20 Nissin Electric Co Ltd 電気二重層用キャパシタ電極及びそれを用いた電気二重層キャパシタ
KR101994705B1 (ko) * 2011-11-22 2019-07-17 삼성전기주식회사 에너지 저장체의 전극 및 에너지 저장체의 전극 제조방법
JP2014207619A (ja) 2013-04-15 2014-10-30 株式会社東芝 録画再生装置、及び録画再生装置の制御方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005099421A (ja) * 2003-09-25 2005-04-14 Sumitomo Metal Mining Co Ltd 低透過率透明導電性基材とその製造方法、この基材の製造に用いられる低透過率透明導電層形成用塗布液、およびこの基材が適用された表示装置

Also Published As

Publication number Publication date
KR20200053180A (ko) 2020-05-18

Similar Documents

Publication Publication Date Title
KR102563547B1 (ko) 부식 억제 첨가제를 포함하는 전도층을 포함하는 전극, 이의 제조방법 및 이를 이용하는 슈퍼커패시터
Ma et al. Graphene‐based materials for lithium‐ion hybrid supercapacitors
JP4597727B2 (ja) 電気二重層キャパシタ
JP4716975B2 (ja) 高容量電極活物質、その製造方法、それを備えた電極及びエネルギ貯蔵装置
EP1833065A1 (en) Polarizable electrode member, process for producing the same, and electrochemical capacitor utilizing the member
EP2278597A1 (en) Conductive adhesive, electric double layer capacitor electrode using the same, and electric double layer capacitor
JP5207338B2 (ja) 多孔質炭素材料、多孔質炭素材料の製造方法、電気二重層キャパシタ
KR101199538B1 (ko) 하이브리드 커패시터
JP2005136397A (ja) 活性炭及びそれを用いた電極材料並びに電気二重層キャパシタ
JP2016534565A (ja) 分子篩を含有する炭素系電極
KR20150132394A (ko) 그라핀/탄소 조성물
KR102297370B1 (ko) 통전에 의한 탄소재 전극 표면 개질방법, 표면개질된 탄소재 전극 및 표면개질된 탄소재 전극을 포함한 전기화학 커패시터
US8351182B2 (en) Electric double layer capacitor
KR20220067049A (ko) 탄소섬유 전도층이 형성된 슈퍼커패시터용 집전체 및 전극과, 이들의 제조방법
JP5246697B2 (ja) 電気二重層キャパシタ用電極の製造方法
US8012376B2 (en) Method for preparing carbon material for electrode of electrochemical devices
KR20220067055A (ko) 입자형 도전재와 섬유형 도전재를 포함하는 슈퍼커패시터용 전극의 제조방법 및 이에 의하여 제조된 슈퍼커패시터용 전극
CN106887591A (zh) 锂离子电池复合导电剂及其制备方法
WO2021241334A1 (ja) 電気化学デバイス
KR102631866B1 (ko) 전극, 이의 제조방법 및 이를 이용하는 슈퍼커패시터
JP5604227B2 (ja) キャパシタ用活性炭の製造方法及び活性炭
KR20180016668A (ko) p-페닐렌디아민-환원된 산화 그래핀 복합체, 이를 포함한 슈퍼커패시터 및 이의 제조방법
Tadokoro et al. Electric double-layer capacitance of carbon nanocages
KR20160114390A (ko) 캐패시터용 전극 재료 및 이를 포함하는 캐패시터
JP4350482B2 (ja) 電気二重層コンデンサ用分極性電極およびこれを用いた電気二重層コンデンサ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant