KR102559804B1 - 동기 신호를 검출하기 위한 방법 및 장치 - Google Patents

동기 신호를 검출하기 위한 방법 및 장치 Download PDF

Info

Publication number
KR102559804B1
KR102559804B1 KR1020160120056A KR20160120056A KR102559804B1 KR 102559804 B1 KR102559804 B1 KR 102559804B1 KR 1020160120056 A KR1020160120056 A KR 1020160120056A KR 20160120056 A KR20160120056 A KR 20160120056A KR 102559804 B1 KR102559804 B1 KR 102559804B1
Authority
KR
South Korea
Prior art keywords
sequence
sequences
synchronization signal
received
detecting
Prior art date
Application number
KR1020160120056A
Other languages
English (en)
Other versions
KR20180031436A (ko
Inventor
조성윤
도주현
이해철
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020160120056A priority Critical patent/KR102559804B1/ko
Priority to US15/622,689 priority patent/US10848300B2/en
Priority to CN201710840707.7A priority patent/CN107846375B/zh
Publication of KR20180031436A publication Critical patent/KR20180031436A/ko
Application granted granted Critical
Publication of KR102559804B1 publication Critical patent/KR102559804B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2647—Arrangements specific to the receiver only
    • H04L27/2655—Synchronisation arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H04L7/042—Detectors therefor, e.g. correlators, state machines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J11/00—Orthogonal multiplex systems, e.g. using WALSH codes
    • H04J11/0069—Cell search, i.e. determining cell identity [cell-ID]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2647—Arrangements specific to the receiver only
    • H04L27/2655—Synchronisation arrangements
    • H04L27/2668—Details of algorithms
    • H04L27/2673—Details of algorithms characterised by synchronisation parameters
    • H04L27/2675—Pilot or known symbols
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J13/00—Code division multiplex systems
    • H04J13/0007—Code type
    • H04J13/0055—ZCZ [zero correlation zone]
    • H04J13/0059—CAZAC [constant-amplitude and zero auto-correlation]
    • H04J13/0062—Zadoff-Chu
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J13/00—Code division multiplex systems
    • H04J13/10—Code generation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03828—Arrangements for spectral shaping; Arrangements for providing signals with specified spectral properties
    • H04L25/03866—Arrangements for spectral shaping; Arrangements for providing signals with specified spectral properties using scrambling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2626—Arrangements specific to the transmitter only
    • H04L27/2627—Modulators
    • H04L27/2628—Inverse Fourier transform modulators, e.g. inverse fast Fourier transform [IFFT] or inverse discrete Fourier transform [IDFT] modulators
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2647—Arrangements specific to the receiver only
    • H04L27/2649—Demodulators
    • H04L27/26524—Fast Fourier transform [FFT] or discrete Fourier transform [DFT] demodulators in combination with other circuits for demodulation
    • H04L27/26526—Fast Fourier transform [FFT] or discrete Fourier transform [DFT] demodulators in combination with other circuits for demodulation with inverse FFT [IFFT] or inverse DFT [IDFT] demodulators, e.g. standard single-carrier frequency-division multiple access [SC-FDMA] receiver or DFT spread orthogonal frequency division multiplexing [DFT-SOFDM]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2647—Arrangements specific to the receiver only
    • H04L27/2655—Synchronisation arrangements
    • H04L27/2662—Symbol synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2647—Arrangements specific to the receiver only
    • H04L27/2655—Synchronisation arrangements
    • H04L27/2668—Details of algorithms
    • H04L27/2673—Details of algorithms characterised by synchronisation parameters
    • H04L27/2676—Blind, i.e. without using known symbols
    • H04L27/2678—Blind, i.e. without using known symbols using cyclostationarities, e.g. cyclic prefix or postfix
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0079—Receiver details
    • H04L7/0087—Preprocessing of received signal for synchronisation, e.g. by code conversion, pulse generation or edge detection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J13/00—Code division multiplex systems
    • H04J2013/0096—Network synchronisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Databases & Information Systems (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Discrete Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

동기 신호를 검출하기 위한 칩이 제공된다. 적어도 시퀀스 생성기에 의해 생성가능한 복수의 시퀀스들 중 하나의 시퀀스에 기초하여 생성된 동기 신호를 검출하기 위한 칩은 메모리 및 상기 메모리에 연결된 프로세서를 포함하고, 상기 프로세서는, 동기 신호를 수신하고, 그리고 상기 복수의 시퀀스들 각각에 대한 상기 수신된 동기 신호의 디스크램블링을 수행하도록 구성되고, 상기 프로세서는, 상기 수신된 동기 신호를 상기 복수의 시퀀스들 중 제 1 시퀀스를 곱하여, 상기 제 1 시퀀스에 대한 상기 수신된 동기 신호의 디스크램블링을 수행하고, 상기 수신된 동기 신호의 상기 제 1 시퀀스에 대하여 디스크램블링된 시퀀스의 적어도 하나의 엘리먼트의 부호를 변경하여, 상기 복수의 시퀀스들 중 제 2 시퀀스에 대한 상기 수신된 동기 신호의 디스크램블링을 수행하는 것에 의해, 상기 복수의 시퀀스들 각각에 대한 디스크램블링을 수행하도록 구성되고, 상기 제 2 시퀀스는 상기 제 1 시퀀스의 켤레 복소수(complex conjugate)이다.

Description

동기 신호를 검출하기 위한 방법 및 장치{METHOD AND APPARATUS FOR DETECTING SYNCHRONIZATION SIGNAL}
본 발명은 동기 신호를 검출하기 위한 방법 및 장치에 관한 것이다.
무선 통신 시스템에서, 동기 신호는 디바이스들 간의 검출 또는 동기화를 위해 이용된다. 일 디바이스에 의해 전송된 동기 신호는 다른 디바이스에 의해 검출될 수 있으며, 이를 통해 동기 신호를 수신한 디바이스는 동기 신호를 전송한 디바이스를 식별할 수 있다. LTE(long term evolution)와 같은 모바일 통신 시스템에서, 기지국은 사용자 장비(UE)들과의 동기화를 위해 동기 신호를 브로드캐스팅할 수 있으나, 동기 신호를 전송하는 주체가 반드시 기지국으로 한정되는 것은 아니며, UE들도 UE들 간의 직접 통신을 위해 동기 신호를 전송할 수도 있다.
LTE 기반의 NB-IoT(narrow band internet of things)와 같은 몇몇 통신 표준에서, Zadoff Chu(ZC) 시퀀스, Hadamard 행렬 및 순환 시프트(cyclic shift)가 복합된 동기 신호가 사용될 수 있다. 이러한 경우, 동기 신호를 검출하기 위해, 동기 신호를 생성하는 데 사용되는 ZC에 의해 생성 가능한 시퀀스들의 총수, Hadamard 행렬에서 사용되는 행의 수 및 순환 시프트의 경우의 수들을 곱한 모든 생성가능한 동기 신호를 이용하여 수신된 동기 신호를 디스크램블링할 수 있다. 가능한 모든 경우의 수를 이용하여 동기 신호를 검출하는 것은 동기 신호를 검출하기 위해 많은 처리 시간(processing time)을 요구할 수 있으며, 에너지 비효율적일 수 있다.
이에, 본 발명이 해결하고자 하는 과제는 처리 시간을 감소시킬 수 있는 동기 신호를 검출하기 위한 방법 및 장치를 제공하고자 하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는 전력 소비를 감소시킬 수 있는 동기 신호를 검출하기 위한 방법 및 장치를 제공하고자 하는 것이다.
본 발명의 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 적어도 시퀀스 생성기에 의해 생성가능한 복수의 시퀀스들 중 하나의 시퀀스에 기초하여 생성된 동기 신호를 검출하기 위한 칩(chip)은, 메모리 및 상기 메모리에 연결된 프로세서를 포함하고, 상기 프로세서는, 동기 신호를 수신하고, 그리고 상기 복수의 시퀀스들 각각에 대한 상기 수신된 동기 신호의 디스크램블링을 수행하도록 구성되고, 상기 프로세서는, 상기 수신된 동기 신호를 상기 복수의 시퀀스들 중 제 1 시퀀스를 곱하여, 상기 제 1 시퀀스에 대한 상기 수신된 동기 신호의 디스크램블링을 수행하고, 상기 수신된 동기 신호의 상기 제 1 시퀀스에 대하여 디스크램블링된 시퀀스의 적어도 하나의 엘리먼트의 부호를 변경하여, 상기 복수의 시퀀스들 중 제 2 시퀀스에 대한 상기 수신된 동기 신호의 디스크램블링을 수행하는 것에 의해, 상기 복수의 시퀀스들 각각에 대한 디스크램블링을 수행하도록 구성되고, 상기 제 2 시퀀스는 상기 제 1 시퀀스의 켤레 복소수(complex conjugate)이다.
본 발명의 다른 실시예에 따른 적어도 시퀀스 생성기에 의해 생성가능한 복수의 시퀀스들 중 하나의 시퀀스 및 복수의 위상들 중 하나의 위상에 의한 위상 변환에 기초하여 생성된 동기 신호를 검출하기 위한 칩(chip)으로서, 메모리, 및 프로세서를 포함하고, 상기 프로세서는, 상기 동기 신호를 수신하고, 상기 복수의 시퀀스들 각각에 대한 상기 수신된 동기 신호의 디스크램블링을 수행하고, 상기 수신된 동기 신호의 상기 복수의 시퀀스들 각각에 대하여 디스크램블링된 시퀀스의 샘플들을 순서대로 N 개씩 분할한 분할물들을 누적 합산한 합산물에 대하여 IFFT(inverse Fast Fourier Transform)를 적용하고, 그리고 상기 IFFT를 적용한 결과물로부터 상기 복수의 위상들 중 상기 수신된 동기 신호와 가장 큰 상관도를 갖는 위상을 검출하도록 구성된다.
본 발명의 또 다른 실시예에 따른 시퀀스 생성기에 의해 생성가능한 복수의 시퀀스들 중 하나의 시퀀스에 기초하여 생성되는 동기 신호를 검출하기 위한 칩(chip)으로서, 메모리 및 프로세서를 포함하고, 상기 프로세서는: 상기 동기 신호를 수신하고, 상기 복수의 시퀀스들을 복수의 그룹들로 그룹화하고, 상기 복수의 그룹들 각각에 대하여, 상기 복수의 그룹들 각각 내의 시퀀스들을 더하여 생성된 기준 신호에 대하여 상기 수신된 동기 신호를 디스크램블링하여, 상기 복수의 그룹들 각각에 대하여 디스크램블링된 시퀀스를 생성하고, 상기 복수의 그룹들 각각에 대하여 디스크램블링된 시퀀스에 대하여 IFFT(inverse Fast Fourier Transform)를 수행하여, 상기 복수의 그룹들 중 상기 수신된 동기 신호와 가장 큰 상관도를 갖는 그룹을 검출하고 그리고 상기 검출된 그룹 내의 시퀀스들 각각에 대하여 상기 수신된 동기 신호를 디스크램블링하여, 상기 검출된 그룹 내의 시퀀스들 중 상기 수신된 동기 신호와 가장 높은 상관도를 갖는 시퀀스를 검출하도록 구성된다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 실시예들에 의하면 적어도 다음과 같은 효과가 있다.
즉, 동기 신호를 검출하기 위한 처리 시간을 감소시킬 수 있다.
또, 동기 신호를 검출하는 데 필요한 전력 소비를 감소시킬 수 있다.
본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 본 발명의 일 실시예에 따른 기지국 및 디바이스를 나타낸다.
도 2는 본 발명의 일 실시예에 따른 동기 신호 검출기의 블록도이다.
도 3은 본 발명의 일 실시예에 따른 동기 신호를 검출하는 방법을 나타낸 흐름도이다.
도 4는 본 발명의 다른 실시예에 따른 동기 신호를 검출하는 방법을 나타낸 흐름도이다.
도 5는 본 발명의 또 다른 실시예에 따른 동기 신호를 검출하는 방법을 나타낸 흐름도이다.
도 6은 본 발명의 또 다른 실시예에 따른 동기 신호를 검출하는 방법을 나타낸 흐름도이다.
도 7은 본 발명의 또 다른 실시예에 따른 동기 신호를 검출하기 위한 칩셋의 블록도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
비록 제 1, 제 2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제 1 구성요소는 본 발명의 기술적 사상 내에서 제 2 구성요소일 수도 있음은 물론이다.
도 1은 본 발명의 일 실시예에 따른 기지국 및 디바이스를 나타낸다. 도 1을 참고하면, 기지국(120)은 동기 신호 생성기(122) 및 안테나(121)를 포함한다.
동기 신호 생성기(122)는 동기 신호를 생성할 수 있다. 동기 신호 생성기(122)는 복수의 시퀀스들을 생성할 수 있는 시퀀스 생성기에 의해 생성되는 시퀀스, 각각이 시퀀스의 멤버들 각각에 대한 부호(sign)을 설정할 수 있는 복수의 이진(binary) 코드들의 세트에 의한 부호 변환, 및 복수의 위상들 중 하나의 위상에 의한 위상 변환에 기초하여 동기 신호를 생성할 수 있다. 몇몇 실시예들에 의하면, 동기 신호는 부호 변환 또는 위상 변환 또는 둘 다가 적용되지 않고 생성될 수도 있다.
몇몇 실시예들에 의하면, 시퀀스 생성기는 Zadoff Chu(ZC) 시퀀스를 생성할 수 있는 ZC 시퀀스 생성기일 수 있다. 복수의 이진 코드들 각각은 +1 과 -1 중에서 선택되는 멤버들을 갖는 집합일 수 있다. 몇몇 실시예들에 의하면, 이진 코드들은 Hadamard 행렬의 한 행일 수 있으며, 복수의 이진 코드들의 세트는 Hadamard 행렬의 행들의 세트일 수 있다.
몇몇 실시예들에 의하면 동기 신호의 일 예시인 NSSS(NB-secondary synchronization signal)는 다음과 같이 수식 (1)로서 표시될 수 있다.
- 수식 (1)
여기서,
와 같을 수 있다.
수식 (1)에서, 는 ZC 시퀀스를 생성하기 위한 수식을 나타낸다. 루트 인덱스(rp)의 값에 따라 상이한 ZC 시퀀스가 생성될 수 있다. 몇몇 실시예에 의하면, 루트 인덱스의 값은 와 같이 결정될 수 있으나 반드시 이에 한정되는 것은 아니다. 여기서, PCID(physical cell identifier)는 동기 신호를 전송하는 셀의 식별자를 나타낸다. 상기 수식에 따르면 3 내지 129의 126개의 rp 값들이 존재할 수 있으며, 그에 따라 126개의 ZC 시퀀스들이 생성될 수 있다. n 값에 따라 ZC 시퀀스 내의 멤버들(즉, 심볼들) 각각의 값이 생성될 수 있다. NZC는 ZC 시퀀스를 생성하는 데 사용되는 상수이며, 통상적으로 소수가 NZC의 값으로서 지정될 수 있다.
수식 (1)에서, 은 Hadamard 행렬을 나타낸다. Hadamard 행렬의 각각의 행은 +1 또는 -1의 값으로 이루어진 이진(binary) 코드이며, Hadamard 행렬은 이진 코드들의 세트이다. p 값에 따라서 Hadamard 행렬 중 특정한 행이 선택될 수 있다. n 값에 따라서, p 값에 따라 선택된 행 내의 특정한 열에 대응되는 값(즉, +1 또는 -1)이 선택될 수 있으며, 선택된 값이 ZC 시퀀스 내의 대응되는 심볼의 부호를 결정하는 데 사용될 수 있다. 만약, -1의 값이 선택되는 경우, ZC 시퀀스 내의 대응되는 심볼의 부호가 반전될 수 있다.
수식 1에서, 는 순환 시프트(cyclic shift)를 나타낸다. 는 ZC 시퀀스 내의 심볼의 인덱스 n에 따른 위상을 나타낼 수 있다. 순환 시프트에 따른 시간축에서의 동기 신호가 전송되는 위치는 q값에 따른 위상 변환에 의해 표현될 수 있다. 상기 예시에서는, 0 내지 3의 q 값에 따라 결정되는 lq의 값에 따라 4가지의 시간축에서의 심볼의 위치가 결정될 수 있지만, 반드시 이에 한정되는 것은 아니다. 또한, lq/dmax는 q 값에 따라, 0, 1/4, 1/2 또는 3/4의 값을 가지므로, ZC 시퀀스의 각 심볼의 위상을 변화시키지 않거나, 4 심볼들 또는 2 심볼들을 주기로 변화시킬 수 있다.
동기 신호를 검출하는 것은, 동기 신호를 생성하는 데 사용된 ZC 시퀀스, Hadamard 행렬의 행, 및 순환 시프트를 검출하는 것을 의미할 수 있다. 수식 1의 경우, ZC 시퀀스들의 수(126), 사용되는 Hadamard 행렬의 행들의 수(4) 및 순환 시프트들의 수(4)의 곱으로부터 도출되는 2016개의 동기 신호들이 생성될 수 있다. 수신된 동기 신호에 대하여 2016개의 가능한 동기 신호들 각각을 이용하여 디스크램블링을 수행하여 동기 신호를 검출하는 것은 처리 시간과 전력 소비 측면에서 비효율적일 수 있다.
안테나(121)는 동기 신호 생성기(122)에서 생성된 동기 신호를 디바이스(110)로 전송하거나 브로드캐스팅할 수 있다. 몇몇 실시예들에 의하면, 기지국(120)는 MIMO(multiple input multiple output) 또는 빔포밍(beamforming)을 지원하기 위해 복수의 안테나를 포함할 수 있으며, 복수의 안테나들 모두 또는 각각을 이용하여 동기 신호를 전송할 수 있다.
디바이스(110)는 사용자 장비(UE)로 지칭될 수 있으며, 핸드폰, 스마트폰, PDA, 태블릿, 노트북, IoT(internet of things) 디바이스 또는 기지국(120)과 통신 가능한 임의의 디바이스일 수 있다. 디바이스(110)는 안테나(114), ADC(analog to digital converter)(113), 필터(112), 및 동기 신호 검출기(111)를 포함할 수 있다.
안테나(114)를 통해 디바이스(110)는 기지국(120)으로부터 전송되는 동기 신호를 수신할 수 있다. 몇몇 실시예들에 의하면, 기지국(120)은 복수의 안테나들을 포함할 수도 있다.
ADC(113)는 수신된 동기 신호를 포함하는 신호를 샘플링하여 디지털 신호로 변환할 수 있다.
필터(112)는 수신된 신호에서 수신하고자 하는 신호(예를 들어, 동기 신호) 이외의 주파수 대역의 신호를 제거 또는 억제(suppress)할 수 있다. 필터(112)는 소프트웨어 알고리즘에 의해 구현될 수 있지만 반드시 이에 한정되는 것은 아니다.
몇몇 실시예들에 의하면, 디바이스(110)는, 복수의 안테나들을 포함하는 경우, 복수의 안테나들 각각에 대응하여 병렬적으로 배치된 복수의 ADC 및 복수의 필터를 포함할 수도 있다.
동기 신호 검출기(110)는 수신된 동기 신호에 대한 검출을 수행할 수 있다. 동기 신호를 검출하는 것은 기지국에 의해 전송된 동기 신호를 식별하는 것을 의미할 수 있으며, 동기 신호를 생성하는 데 사용된 시퀀스, 이진 코드 및 순환 시프트를 식별하는 것을 의미할 수 있다.
이하, 도 2를 참고하여, 동기 신호 검출기의 구조에 대하여 보다 상세히 설명하도록 한다. 도 2는 본 발명의 일 실시예에 따른 동기 신호 검출기의 블록도이다.
도 2를 참고하면, 동기 신호 검출기(200)는 버퍼(210), 디스크램블러(discrambler)(220), 부호 변환기(230), IFFT 변환기(240) 및 정렬기(250)를 포함할 수 있다.
버퍼(210)에는 동기 신호 검출기(220)에 입력되는 디바이스에 의해 수신된 동기 신호가 저장될 수 있다. 보다 구체적으로, 수신된 동기 신호의 샘플링된 값들이 순차적으로 버퍼(210)에 저장될 수 있다.
디스크램블러(220)는 수신된 동기 신호에 대한 디스크램블링을 수행할 수 있다. 디스크램블러(220)는 가능한 복수의 시퀀스들 전부 또는 일부에 대한 수신된 동기 신호의 디스크램블링을 수행할 수 있다.
부호 변환기(230)는 디스크램블러(220)에 의해 디스크램블링된 결과물의 시퀀스에 대하여, 시퀀스 내의 멤버들(즉, 심볼들)의 부호 또는 멤버들 각각의 엘리먼트들의 부호를 변경할 수 있다. 이러한 부호의 변경은 이진 코드들의 세트(예를 들어, Hadamard 행렬)에 기초하여 이루어지거나 또는 후술할 한 시퀀스의 켤레 복소수(complex conjugate) 관계에 있는 시퀀스에 대한 디스크램블링을 수행할 때 이루어질 수 있다.
IFFT(inverse Fast Fourier Transform) 변환기(240)는 IFFT 연산을 수행할 수 있다. 예를 들어, IFFT 변환기(240)는 부호 변환기(240)의 출력에 대해 IFFT 연산을 수행할 수 있으며, IFFT 연산을 통해, 수신된 동기 신호와 시퀀스와의 상관도(correlation), 이진 코드와의 상관도, 및 순환 시프트와의 상관도가 도출될 수 있다.
정렬기(250)는 IFFT 변환기(240)의 출력을 정렬하여, 수신된 동기 신호와 가장 큰 상관도를 갖는 시퀀스, 이진 코드, 및 순환 시프트를 검출할 수 있다.
이하 도 3을 참고하여, 동기 신호 검출기의 동작에 대해 보다 상세히 설명하도록 한다. 도 3은 본 발명의 일 실시예에 따른 동기 신호를 검출하는 방법을 나타낸 흐름도이다.
도 3을 참고하면, 단계(310)에서, 동기 신호 검출기는 동기 신호를 수신할 수 있다 (310).
단계(320)에서 동기 신호 검출기는 입력 신호의 제 1 시퀀스에 대한 디스크램블링을 수행할 수 있다. 제 1 시퀀스는 시퀀스 생성기에 의해 생성 가능한 복수의 시퀀스들 중 인덱스 u에 의해 생성되는 하나의 시퀀스일 수 있다. u는 정수일 수 있다. 최초로, u는 시퀀스 생성기에 적용가능한 인덱스 값들 중 가장 작은 값으로 설정될 수 있다. 예를 들어, 시퀀스 생성기가 ZC 시퀀스 생성기인 경우 제 1 시퀀스는 u의 루트 인덱스(rp)를 사용하여 생성되는 ZC 시퀀스일 수 있다. u의 루트 인덱스가 적용된 ZC 시퀀스 ZCu(n)은 수식 (2)와 같이 표현될 수 있다.
- 수식 (2)
여기서, a 및 b는 실수이다. 수신된 동기 신호가 Y(n) = c + jd로 표현되는 경우, 입력된 동기 신호의 ZCu(n)에 대한 디스크램블링된 시퀀스는 와 같이 표현될 수 있으며, 여기서 n 번째 샘플(또는, 심볼)의 값은 (ac - bd) + j(ab + bc)와 같다.
단계(330)에서, 제 1 시퀀스의 켤레 복소수인 제 2 시퀀스에 대한 디스크램블링을 수행할 수 있다. 단계(320)에서 설명한 바와 같이 수신된 동기 신호에 대한 특정한 시퀀스의 디스크램블링은 수신된 동기 신호를 나타내는 수식에 상기 특정한 시퀀스를 곱하는 것에 의해 수행될 수 있다. 제 2 시퀀스는 제 1 시퀀스의 켤레 복소수이므로, 수신된 동기 신호의 제 2 시퀀스에 대한 디스크램블링된 시퀀스는 제 1 시퀀스에 대한 디스크램블링된 시퀀스의 켤레 복소수이다. 그러므로, 수신된 동기 신호의 제 2 시퀀스에 대한 시퀀스의 켤레 복소수는 직접적인 곱셈 연산 없이 단계(320)에서 도출된 수신된 동기 신호에 대한 제 1 시퀀스에 대한 디스크램블링된 시퀀스의 엘리먼트들 중 적어도 하나의 부호를 변경하는 것에 의해 도출될 수 있다. 예를 들어, u의 인덱스를 갖는 ZC 시퀀스의 켤레 복소수는 NZC-u의 인덱스를 갖는 ZC 시퀀스이다 (단, NZC는 소수). NZC-u의 인덱스를 갖는 ZC 시퀀스 ZCNzc-u(n)는 수식 3과 같이 표현될 수 있다.
- 수식 (3)
입력된 동기 신호의 ZCNzc-u(n)에 대한 디스크램블링된 시퀀스는 와 같이 표현될 수 있으며, 여기서 n 번째 샘플(또는, 심볼)의 값은 (ac + bd) + j(ab - bc)와 같다. 따라서, ZCu(n)에 대한 디스크램블링된 시퀀스로부터 엘리먼트들 'bd' 및 'bc'의 부호를 변경하는 것 만으로 ZCNzc-u(n)에 대한 디스크램블링된 시퀀스가 획득될 수 있다.
상술한 바와 같이, 단계(330)에서는 실질적인 곱셈 연산 없이 부호의 변경 만으로 제 2 시퀀스에 대한 디스크램블링을 수행할 수 있으므로, 동기 신호 검출 과정에서 큰 오버헤드의 원인인 곱셈 연산의 횟수를 감소시켜 프로세싱 타임을 단축시키고 디바이스의 전력 소비를 감소시킬 수 있다.
몇몇 실시예들에 의하면, 단계(330)에서 시퀀스들 간의 켤레 복소수 특성을 이용하지 않고, 단계(320)에서와 동일한 방법으로 수신된 동기 신호의 제 2 시퀀스에 대한 디스크램블링이 수행될 수도 있다.
몇몇 실시예들에 의하면, 단계(330)은 생략될 수도 있다.
단계(340)에서 동기 신호 검출기는 제 1 시퀀스에 대한 디스크램블링된 시퀀스 및 제 2 시퀀스에 대한 디스크램블링된 시퀀스 각각에 대하여 복수의 이진 코드들의 세트 내의 이진 코드 각각에 기초한 부호 변환을 수행할 수 있다. 예를 들어, 수식 1의 NSSS의 경우 Hadamard 행렬의 4 개의 행들(즉, 4개의 이진 코드들)이 존재할 수 있으므로, 각각의 시퀀스에 대한 디스크램블링된 시퀀스마다 4개씩의 부호 변환된 시퀀스가 도출될 수 있다. 만약, 동기 신호를 생성하기 위해 부호 변환이 적용되지 않았다면, 단계(340)는 생략될 수도 있다.
단계(350)에서, 동기 신호 검출기는 부호 변환된 시퀀스들 각각에 대해 IFFT를 적용할 수 있다. 몇몇 실시예들에 의하면, IFFT를 적용하기 전에 부호 변환된 시퀀스들 각각의 심볼들을 순서대로 N 개씩 분할하여 누적하여, 누적된 결과물에 대하여 IFFT를 적용할 수 있다. 여기서 N은 순환 시프트의 주기의 정수배일 수 있다. 예를 들어, 수식(1)의 NSSS의 경우 q 값에 따라 순환 시프트의 주기는 2 또는 4 심볼일 수 있으므로, 전체적으로는 4 심볼이 주기일 수 있다. 따라서, 이러한 경우 N은 4의 자연수 배(예를 들어, 4, 8, 12, ...)로 결정될 수 있다. 예를 들어, N이 4 인 경우, 부호 변환된 시퀀스 {S1, S2, S3, .....}와 같이 표현되면, 부호 변환된 시퀀스 각각의 심볼들을 순서대로 N 개씩 분할한 후 누적된 결과물은 {S1 + S5 + S9 ..., S2 + S6 + S10 ..., S3 + S7 + S11 ..., S4 + S8 + S12 ...}와 같이 표현될 수 있다. 누적된 결과물들이 순환 시프트의 주기의 자연수 배에 따라 분할되어 누적되었으므로, 누적된 결과물들 내에서도 순환 시프트의 주기성에 관한 정보가 유지될 수 있으며, IFFT를 통하여 순환 시프트들과의 상관도가 검출될 수 있다.
보다 구체적으로, N 포인트(point) IFFT는 수식 (4)와 같이 표현될 수 있다.
- 수식 (4)
여기서, k = 1, 2, ..., N이고, m = 0, 1, ..., L-1이다. L은 순환 시프트의 주기를 나타낸다. 부호 변환된 샘플에 대하여 IFFT를 적용한 경우, 적용 가능한 순환 시프트들 각각에 대응하는 위상 변환에 관한 위상이 x축에 표시되고, 위상 변환에 대응하는 y축의 값의 절대값이 해당 위상에 대한 상관도를 나타내며, 가장 큰 상관도를 갖는 위상 변환에 대응하는 순환 시프트를 동기 신호와 가장 큰 상관도를 갖는 순환 시프트로 결정할 수 있다.
또한, 단계(350)에서 수행된 IFFT를 통해 수신된 동기 신호와 부호 변환된 시퀀스들 각각에 적용된 시퀀스와의 상관도, 이진 코드와의 상관도 및 순환 시프트(즉, 앞서 결정된 가장 높은 상관도를 갖는 순환 시프트)와의 상관도가 각각 검출될 수 있다. 상술한 바와 같이 단계(350)에서는 모든 가능한 순환 시프트들을 이용하여 IFFT를 수행하는 것이 아니라, 부호 변환된 시퀀스들을 분할 및 누적 합산하여 작은 심볼 길이의 시퀀스들에 대하여 IFFT를 수행한 후, 가장 높은 상관도를 갖는 순환 시프트를 검출하고, 검출된 순환 시프트를 이용하여 한 번의 추가적인 IFFT만을 수행함으로써, 순환 시프트 조합에 따른 디스크램블링 연산의 횟수를 감소시킬 수 있다. 뿐만 아니라, N 포인트 IFFT 연산의 복잡도가 N(log N)에 비례하므로, 분할 및 누적 합산한 작은 길이의 시퀀스들에 대해 IFFT를 수행하여 N 값을 감소시켜 IFFT 연산의 복잡도를 감소시킬 수 있다. 이를 통해, 동기 신호 검출을 위한 프로세싱 시간 및 전력 소비를 감소시킬 수 있다.
몇몇 실시예들에 의하면, 동기 신호가 이진 코드들의 세트를 이용한 부호 변환 없이 생성되고, 단계(340)이 생략될 수 있다. 이러한 경우 단계(350)은 부호 변환된 시퀀스들이 아니라 제 1 시퀀스 및 제 2 시퀀스에 대한 디스크램블링된 시퀀스들 각각에 대해 수행될 수 있다.
몇몇 실시예들에 의하면, 동기 신호는 순환 시프트(즉, 위상 변환) 없이 생성될 수 있다. 이러한 경우, 부호 변환된 시퀀스에 IFFT가 적용되면, 검출되는 값은 수신된 동기 신호와 부호 변환된 시퀀스에 적용된 이진 코드 및 시퀀스와의 상관도를 나타낼 수 있다.
단계(360)에서 동기 신호 검출기는 모든 시퀀스들에 대한 디스크램블링이 완료되었는지 여부를 판단할 수 있다. 모든 시퀀스들에 대한 디스크램블링이 완료되지 않은 경우 인덱스 u를 1만큼 증가시킨 이후 단계(320)이 수행될 수 있다. 모든 시퀀스들에 대한 디스크램블링이 완료된 경우, 단계(370)이 수행될 수 있다.
단계(370)에서 동기 신호 검출기는 수신된 동기 신호와 가장 큰 상관도를 갖는 시퀀스, 이진 코드 및 순환 시프트(또는 위상 변환)를 검출할 수 있다. 각각의 시퀀스에 대한 상관도, 각각의 이진 코드에 대한 상관도 및 각각의 순환 시프트(또는 위상 변환)에 대한 상관도는 단계(350)에서의 IFFT를 통해 도출될 수 있다.
이하 도 4를 참고하여, 동기 신호를 검출하기 위한 방법의 다른 실시예에 대하여 설명하도록 한다. 도 4는 본 발명의 다른 실시예에 따른 동기 신호를 검출하는 방법을 나타낸 흐름도이다.
도 4를 참고하면, 단계(410)에서 동기 신호 검출기는 동기 신호를 수신할 수 있다.
단계(420)에서, 동기 신호 검출기는 수신된 동기 신호의 복수의 시퀀스들에 대한 디스크램블링을 수행할 수 있다. 보다 구체적으로, 동기 신호를 생성하는 데 이용가능한 복수의 시퀀스들 각각에 대한 디스크램블링이 수행될 수 있다. 단계(420)에서의 디스크램블링은 도 3에서의 단계들(320, 330)에서 설명된 바와 같이 제 1 시퀀스에 대한 디스크램블링 및 제 1 시퀀스에 대하여 디스크램블링된 시퀀스의 부호를 변환하는 것을 통해 제 1 시퀀스의 켤레 복소수인 제 2 시퀀스의 디스크램블링을 수행하는 것을 포함할 수 있다. 이를 통해, 켤레 복소수 쌍을 갖는 시퀀스들에 대한 디스크램블링의 수행 시 곱셈 연산들의 실행 횟수를 감소시킬 수 있다.
단계(430)에서, 단계(420)을 통해 수신된 동기 신호의 복수의 시퀀스들 각각에 대한 디스크램블링된 시퀀스에 대하여, 복수의 이진 코드들의 세트 내의 이진 코드들 각각에 기초한 부호 변환이 수행될 수 있다.
단계(440)에서, 부호 변환된 시퀀스들 각각에 대하여 IFFT가 수행될 수 있다. 단계(440)에서 수행되는 IFFT는 단계(350)에서 수행되는 IFFT와 실질적으로 동일하게 각각의 부호 변환된 시퀀스의 심볼들을 분할한 후 누적 합산한 후 수행될 수 있다.
단계(450)에서 동 동기 신호 검출기는 수신된 동기 신호와 가장 큰 상관도를 갖는 시퀀스, 이진 코드 및 순환 시프트(또는 위상 변환)를 검출할 수 있다. 각각의 시퀀스에 대한 상관도, 각각의 이진 코드에 대한 상관도 및 각각의 순환 시프트(또는 위상 변환)에 대한 상관도는 단계(440)에서의 IFFT를 통해 도출될 수 있다.
이하 도 5를 참고하여, 동기 신호를 검출하기 위한 방법의 또 다른 실시예에 대하여 설명하도록 한다. 도 5는 본 발명의 또 다른 실시예에 따른 동기 신호를 검출하는 방법을 나타낸 흐름도이다.
도 5를 참고하면, 단계(510)에서 동기 신호 검출기는 동기 신호를 수신할 수 있다. 동기 신호는 시퀀스 생성기에 의해 생성될 수 있는 복수의 시퀀스들 중 하나의 시퀀스에 대한, 복수의 이진 코드들의 세트 내의 하나의 이진 코드에 의한 시퀀스의 엘리먼트들 각각의 부호 변환 및 복수의 위상들 중 하나의 위상에 의한 위상 변환에 기초하여 생성될 수 있다. 몇몇 실시예들에 의하면, 이진 코드에 의한 부호 변환 및/또는 위상 변환은 생략될 수도 있다.
단계(520)에서, 동기 신호 검출기는 동기 신호를 생성하기 위해 이용가능한 복수의 시퀀스들을 복수의 그룹들로 그룹화할 수 있다. 아래의 수식 (5)는 각각이 Ng개의 ZC 시퀀스들을 갖는 그룹들로 복수의 ZC 시퀀스들을 그룹화한 경우, r의 인덱스를 갖는 그룹 내의 시퀀스들의 합(Descr)을 예시한다.
- 수식(5)
여기서, ZC 시퀀스에 대한 루트 인덱스 u = 3, 4, ..., 128이고,
u' = r × Ng + 3이고,
r = 0, 1, ..., 126/Ng 이다.
수식 5에서는 순차적인 루트 인덱스 값을 갖는 ZC 시퀀스들이 하나의 그룹으로 형성되는 것을 도시하고 있으나, 복수의 그룹들을 형성하는 방법은 반드시 이에 한정되는 것은 아니다. 몇몇 실시예들에 의하면, 복수의 그룹들 중 적어도 하나는 켤레 복소수인 시퀀스들의 쌍(pair)을 포함하도록 구성될 수 있다.
각각의 그룹에 포함되는 시퀀스들의 개수(예를 들어, Ng)가 증가하면, 동기 신호 검출 과정에서의 연산의 복잡도가 감소하나 SNR 특성이 나빠질 수 있으므로, 디바이스의 적용(application) 분야에 따른 수신되는 신호 품질 상태를 고려하여 적절한 각각의 그룹에 포함되는 시퀀스들의 개수가 선택될 수 있다. 몇몇 실시예들에 의하면, 수신되는 동기 신호의 신호 품질(예를 들어, SNR)이 향상되는 것에 따라 각각의 그룹에 포함되는 시퀀스들의 개수가 증가될 수 있고, 수신되는 동기 신호의 신호 품질(예를 들어, SNR)이 열화되는 것에 따라 각각의 그룹에 포함되는 시퀀스들의 개수가 감소될 수 있다.
단계(530)에서, 동기 신호 검출기는 수신된 동기 신호를 단계(520)에서 생성된 복수의 시퀀스들의 그룹들 중 인덱스 r을 갖는 그룹 내의 시퀀스들의 합을 이용하여 디스크램블링을 수행할 수 있다. 보다 구체적으로, 동기 신호 검출기는 인덱스 r을 갖는 그룹 내의 시퀀스들을 더하여 새로운 기준 신호를 생성할 수 있으며, 새로운 기준 신호를 수신된 동기 신호와 디스크램블링할 수 있다.
단계(530)이 최초로 수행되는 경우, 그룹에 대한 인덱스 r은 가능한 최소의 값으로 설정될 수 있다.
단계(540)에서, 동기 신호 검출기는 단계(530)을 통해 도출된 수신된 동기 신호의 그룹에 대한 디스크램블링된 시퀀스에 대하여 복수의 이진 코드들의 세트 내의 이진 코드들 각각에 기초한 부호 변환을 수행할 수 있다. 만약, 동기 신호가 이진 코드에 기초한 부호 변환이 적용되지 않고 생성되었다면, 단계(540)는 생략될 수도 있다.
단계(550)에서, 동기 신호 검출기는 단계(540)을 통해 도출된 부호 변환된 시퀀스들 각각에 대하여 IFFT를 적용할 수 있다. 단계(550)에서의 IFFT는 부호 변환된 시퀀스의 심볼들에 대한 분할 및 누적 합산의 과정 없이 부호 변환된 시퀀스 전체에 대하여 적용될 수 있다. 단계(550)에서의 IFFT를 통하여, 수신된 동기 신호와 인덱스 r의 그룹과의 상관도, 이진 코드들 각각과의 상관도 및 순환 시프트들(위상 변환들) 각각과의 상관도가 도출될 수 있다. 몇몇 실시예들에 의하면, 동기 신호가 이진 코드에 의한 부호 변환이 적용되지 않고 생성되었다면, 단계(550)에서, 수신된 동기 신호와 이진 코드들 각각과의 상관도는 도출되지 않을 수도 있다. 몇몇 실시예들에 의하면, 동기 신호가 복수의 위상들 중의 위상에 따른 위상 변환이 적용되지 않고 생성되었다면, 단계(550)에서, 수신된 동기 신호와 복수의 위상들 각각 각각과의 상관도는 도출되지 않을 수도 있다.
단계(560)에서, 동기 신호 검출기는 모든 그룹들에 대해 디스크램블링이 수행되었는지 여부를 판단할 수 있다. 모든 그룹들에 대해 디스크램블링이 수행되지 않은 경우, r 값은 1만큼 증가될 수 있으며, 단계(530)이 이어 수행될 수 있다. 모든 그룹들에 대해 디스크램블링이 수행된 경우, 단계(570)이 수행될 수 있다.
단계(570)에서, 동기 신호 검출기는 단계(550)을 통해 획득된 수신된 동기 신호와 복수의 그룹들 각각과의 상관도, 수신된 동기 신호와 복수의 이진 코드들 각각과의 상관도 및 수신된 동기 신호와 복수의 순환 시프트들(위상 변환들) 각각과의 상관도에 기초하여, 수신된 동기 신호와 가장 큰 상관도를 갖는 복수의 그룹들 중 그룹, 수신된 동기 신호와 가장 큰 상관도를 갖는 복수의 이진 코드들 중 이진 코드, 수신된 동기 신호와 가장 큰 상관도를 갖는 복수의 순환 시프트들(즉, 위상들) 중 순환 시프트(즉, 위상)를 검출할 수 있다. 몇몇 실시예들에 의하면, 동기 신호가 이진 코드에 의한 부호 변환이 적용되지 않고 생성되었다면, 단계(570)에서, 수신된 동기 신호와 가장 큰 상관도를 갖는 복수의 이진 코드들 중 이진 코드는 검출되지 않을 수도 있다. 몇몇 실시예들에 의하면, 동기 신호가 복수의 위상들 중의 위상에 따른 위상 변환이 적용되지 않고 생성되었다면, 단계(570)에서, 수신된 동기 신호와 가장 큰 상관도를 갖는 복수의 위상 중의 위상이 검출되지 않을 수도 있다.
단계(580)에서, 동기 신호 검출기는 수신된 동기 신호와 가장 큰 상관도를 갖는 그룹 내의 시퀀스들 중 수신된 동기 신호와 가장 큰 상관도를 갖는 시퀀스를, 단계(570)에서 검출된 수신된 동기 신호와 가장 큰 상관도를 갖는 이진 코드 및 수신된 동기 신호와 가장 큰 상관도를 갖는 이진 코드에 기초하여 검출할 수 있다. 단계(580)에서의 검출은 수신된 동기 신호와 가장 큰 상관도를 갖는 그룹 내의 시퀀스들 각각, 수신된 동기 신호와 가장 큰 상관도를 갖는 이진 코드 및 수신된 동기 신호와 가장 큰 상관도를 갖는 위상에 따른 위상 변환을 이용하여 수신된 동기 신호를 디스크램블링하는 것에 의해 수행될 수 있다. 몇몇 실시예들에 의하면, 동기 신호가 이진 코드에 의한 부호 변환이 적용되지 않고 생성되었다면, 단계(580)에서의 검출은 수신된 동기 신호와 가장 큰 상관도를 갖는 이진 코드를 이용하지 않고 수행될 수 있다. 몇몇 실시예들에 의하면, 동기 신호가 복수의 위상들 중의 위상에 따른 위상 변환이 적용되지 않고 생성되었다면, 단계(580)에서의 검출은 동기 신호와 가장 큰 상관도를 갖는 위상에 따른 위상 변환을 이용하지 않고 수행될 수 있다.
도 5에서 도시된 실시예에 의하면, 복수의 시퀀스들, 복수의 이진 코드들, 복수의 순환 시프트들(또는 위상 변환들)의 가능한 조합들 각각에 따라 디스크램블링을 수행하는 것과 비교하여, 시퀀스들을 그룹화하여 디스크램블링을 수행함으로써, 연산의 복잡도를 낮출 수 있으며, 그에 따라 프로세싱 시간 및 전력 소비를 감소시킬 수 있다.
몇몇 실시예들에 의하면, 단계(540)은 생략될 수도 있으며, 이러한 경우 단계(550)의 IFFT는 단계(530)의 출력들에 대하여 수행될 수 있다. 그 밖의 단계들에서도 이진 코드와 관련된 사항은 배제하고, 각각의 단계가 수행될 수 있다.
이하 도 6를 참고하여, 동기 신호를 검출하기 위한 방법의 또 다른 실시예에 대하여 설명하도록 한다. 도 6은 본 발명의 또 다른 실시예에 따른 동기 신호를 검출하는 방법을 나타낸 흐름도이다.
도 6를 참고하면, 단계(610)에서 동기 신호 검출기는 동기 신호를 수신할 수 있다. 동기 신호는 시퀀스 생성기에 의해 생성될 수 있는 복수의 시퀀스들 중 하나의 시퀀스에 대한, 복수의 이진 코드들의 세트 내의 하나의 이진 코드에 의한 시퀀스의 엘리먼트들 각각의 부호 변환 및 복수의 위상들 중 하나의 위상에 의한 위상 변환에 기초하여 생성될 수 있다. 몇몇 실시예들에 의하면, 이진 코드에 의한 부호 변환 및/또는 위상 변환은 생략될 수도 있다.
단계(620)에서, 동기 신호 검출기는 시퀀스들을 복수의 그룹들로 그룹화할 수 있다. 단계(620)에 대한 설명은 단계(520)에 대한 설명과 실질적으로 동일하다.
단계(630)에서, 동기 신호 검출기는 복수의 그룹들 각각에 대해, 수신된 동기 신호를 각각의 그룹 내의 시퀀스들의 합을 이용하여 디스크램블링할 수 있다.
단계(640)에서, 동기 신호 검출기는 단계(630)에서 생성된 수신된 동기 신호의 복수의 그룹들 각각에 대한 디스크램블링된 시퀀스에 대하여 이진 코드들 각각에 기초한 부호 변환을 수행할 수 있다.
단계(650)에서, 동기 신호 검출기는 단계(640)을 통해 도출된 부호 변환된 시퀀스들 각각에 대하여 IFFT를 적용할 수 있다. 단계(650)에서의 IFFT는 부호 변환된 시퀀스의 심볼들에 대한 분할 및 누적 합산의 과정 없이 부호 변환된 시퀀스 전체에 대하여 적용될 수 있다. 단계(650)에서의 IFFT를 통하여, 수신된 동기 신호와 복수의 그룹들 각각과의 상관도, 이진 코드들 각각과의 상관도 및 순환 시프트들(위상 변환들) 각각과의 상관도가 도출될 수 있다.
단계(660)에서, 동기 신호 검출기는 단계(650)을 통해 획득된 수신된 동기 신호와 복수의 그룹들 각각과의 상관도, 복수의 이진 코드들 각각과의 상관도 및 복수의 순환 시프트들(위상 변환들) 각각과의 상관도 중 가장 큰 상관도를 갖는 복수의 그룹들 중 그룹, 복수의 이진 코드들 중 이진 코드, 복수의 순환 시프트들 중 순환 시프트를 검출할 수 있다.
단계(670)에서, 동기 신호 검출기는 수신된 동기 신호와 가장 큰 상관도를 갖는 그룹 내의 시퀀스들 중 수신된 동기 신호와 가장 큰 상관도를 갖는 시퀀스를, 단계(660)에서 검출된 수신된 동기 신호와 가장 큰 상관도를 갖는 이진 코드 및 수신된 동기 신호와 가장 큰 상관도를 갖는 이진 코드에 기초하여 검출할 수 있다. 단계(660)에서의 검출은 수신된 동기 신호와 가장 큰 상관도를 갖는 그룹 내의 시퀀스들 각각, 수신된 동기 신호와 가장 큰 상관도를 갖는 이진 코드 및 수신된 동기 신호와 가장 큰 상관도를 갖는 이진 코드를 이용하여 수신된 동기 신호를 디스크램블링하는 것에 의해 수행될 수 있다.
몇몇 실시예에 의하면, 단계(640)은 생략될 수 있으며, 이에 대한 설명은 단계(540)이 생략되는 경우에 대한 설명과 실질적을 동일하다.
몇몇 실시예들에 의하면, 동기 신호 검출기는 칩 또는 칩셋(chipset)으로 구현될 수 있다. 이하 도 7을 참고하여, 본 발명의 또 다른 실시예에 따른 동기 신호를 검출하기 위한 칩 또는 칩셋에 대해 설명하도록 한다. 도 7은 본 발명의 또 다른 실시예에 따른 동기 신호를 검출하기 위한 칩셋(또는 칩)의 블록도이다.
도 7을 참고하면, 동기 신호를 검출하기 위한 칩셋(700)은 프로세서(710) 및 메모리(720)를 포함할 수 있다. 프로세서(710)는 도 3 내지 도 6에서 설명한 단계들에서 실행되는 동작들을 수행하도록 구성될 수 있다. 메모리(720)에는 프로세서가 동작을 수행하기 위해 필요한 일시적인 정보들 및/또는 비일시적인 정보들이 저장될 수 있다. 일시적인 정보들은 프로세서(710)의 연산 과정에서 필요한 또는 도출되는 데이터를 포함할 수 있다. 비일시적인 정보들은 프로세서(710)를 구동시키기 위한 컴퓨터 프로그램 코드들 또는 명령들을 포함할 수 있다. 몇몇 실시예들에 의하면, 칩셋(700)은 메모리(720)를 포함하지 않을 수도 있으며, 메모리(720)는 칩셋(700)의 외부에 구현될 수도 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

Claims (19)

  1. 적어도 시퀀스 결생성기에 의해 생성가능한 복수의 시퀀스들 중 하나의 시퀀스에 기초하여 생성된 동기 신호를 검출하기 위한 칩(chip)으로서,
    메모리; 및
    상기 메모리에 연결된 프로세서를 포함하고,
    상기 프로세서는,
    동기 신호를 수신하고;
    상기 수신된 동기 신호를 상기 복수의 시퀀스들 중 제 1 시퀀스를 곱하여, 상기 제 1 시퀀스에 대한 상기 수신된 동기 신호의 제1 디스크램블링을 수행하고,
    상기 수신된 동기 신호의 상기 제 1 시퀀스에 대하여 디스크램블링된 시퀀스의 적어도 하나의 엘리먼트의 부호를 변경하여, 상기 복수의 시퀀스들 중, 상기 제 1 시퀀스의 켤레 복소수(complex conjugate)인, 제 2 시퀀스에 대한 상기 수신된 동기 신호의 제2 디스크램블링을 수행하는 것에 의해,
    상기 복수의 시퀀스들 각각에 대한 디스크램블링을 수행하고,
    상기 복수의 시퀀스들의 각 시퀀스에 대해 상기 제1 디스크램블링 및 상기 제2 디스크램블링을 완료한 후 IFFT(inverse Fast Fourier Transform)를 적용한 결과를 기반으로 상기 수신된 동기 신호와 가장 상관관계가 높은 특정 시퀀스, 이진 코드 또는 순환 시프트 중 적어도 하나를 검출하고, 그리고
    상기 검출된 특정 시퀀스, 상기 검출된 이진 코드 또는 상기 검출된 순환 시프트 중 상기 적어도 하나에 기초하여 상기 동기 신호를 식별하도록 구성된,
    동기 신호를 검출하기 위한 칩.
  2. 제 1 항에 있어서,
    상기 시퀀스 생성기는 루트 인덱스 값에 따라 상이한 시퀀스를 생성하는 ZC(Zadoff Chu) 시퀀스 생성기이고,
    상기 제 1 시퀀스의 루트 인덱스는 u이고,
    상기 제 2 시퀀스의 루트 인덱스는 Nzc - u이고,
    Nzc는 소수인,
    동기 신호를 검출하기 위한 칩.
  3. 제 1 항에 있어서,
    상기 프로세서는,
    상기 제 1 시퀀스가 a +jb이고, 상기 수신된 동기 신호가 c+dj일 때, 상기 제 1 시퀀스와 상기 수신된 동기 신호의 곱인 (ac-bd) + j(ad + bc)의 적어도 하나의 엘리먼트의 부호를 변경하여 (ac + bd) + j(ad-bc)를 생성하는 것에 의해 상기 제 2 시퀀스에 대한 상기 수신된 동기 신호의 디스크램블링을 수행하도록 구성되고,
    a, b, c, d 각각은 실수인,
    동기 신호를 검출하기 위한 칩.
  4. 제 1 항에 있어서,
    상기 동기 신호는 상기 복수의 시퀀스들 중 상기 하나의 시퀀스의 심볼들의 부호를 결정하기 위한 복수의 이진 코드(binary code)들의 세트 내의 하나의 이진 코드에 추가적으로 기초하여 생성되고,
    상기 프로세서는,
    상기 복수의 이진 코드들 각각에 기초하여, 상기 복수의 시퀀스들 각각에 대하여 상기 수신된 동기 신호의 디스크램블링된 시퀀스의 엘리먼트들의 부호를 변경하여 상기 복수의 시퀀스들 각각에 대하여 복수의 부호 변환된 시퀀스들을 생성하고,
    상기 복수의 부호 변환된 시퀀스 각각에 대해 상기 IFFT를 적용하도록 추가로 구성되는,
    동기 신호를 검출하기 위한 칩.
  5. 제 4 항에 있어서,
    상기 복수의 이진 코드들의 세트는 Hadamard 행렬이고, 그리고
    상기 복수의 이진 코드들의 수는 4인,
    동기 신호를 검출하기 위한 칩.
  6. 제 4 항에 있어서,
    상기 동기 신호는 복수의 위상(phase)들 중 하나의 위상에 따른 위상 변환에 추가적으로 기초하여 생성되고,
    상기 프로세서는,
    상기 복수의 시퀀스들 각각에 대한 상기 복수의 이진 코드들의 수의 출력들 각각의 샘플들을 순서대로 N 개씩 분할한 분할물들을 누적 합산한 합산물에 대하여 상기 IFFT를 적용하고; 그리고
    상기 IFFT를 적용한 상기 결과로부터 상기 복수의 위상들 중 상기 수신된 동기 신호와 가장 큰 상관도를 갖는 위상을 검출하도록 추가로 구성되는,
    동기 신호를 검출하기 위한 칩.
  7. 제 6 항에 있어서,
    상기 N은 상기 복수의 위상들의 수의 자연수배인,
    동기 신호를 검출하기 위한 칩.
  8. 제 6 항에 있어서,
    상기 프로세서는,
    상기 IFFT를 적용한 상기 결과로부터, 상기 수신된 동기 신호와 상기 복수의 시퀀스들 각각과의 상관도 및 상기 복수의 이진 코드들 각각과의 상관도를 도출하도록 추가로 구성되는,
    동기 신호를 검출하기 위한 칩.
  9. 적어도 시퀀스 생성기에 의해 생성가능한 복수의 시퀀스들 중 하나의 시퀀스 및 복수의 위상들 중 하나의 위상에 의한 위상 변환에 기초하여 생성된 동기 신호를 검출하기 위한 칩(chip)으로서,
    메모리; 및
    프로세서를 포함하고,
    상기 프로세서는:
    상기 동기 신호를 수신하고;
    상기 수신된 동기 신호를 상기 복수의 시퀀스들 중 제 1 시퀀스를 곱하여, 상기 제 1 시퀀스에 대한 상기 수신된 동기 신호의 제1 디스크램블링을 수행하고,
    상기 수신된 동기 신호의 상기 제 1 시퀀스에 대하여 디스크램블링된 시퀀스의 적어도 하나의 엘리먼트의 부호를 변경하여, 상기 복수의 시퀀스들 중, 상기 제 1 시퀀스의 켤레 복소수(complex conjugate)인, 제 2 시퀀스에 대한 상기 수신된 동기 신호의 제2 디스크램블링을 수행하는 것에 의해,
    상기 복수의 시퀀스들 각각에 대한 디스크램블링을 수행하고,
    상기 수신된 동기 신호의 상기 복수의 시퀀스들 각각에 대하여 디스크램블링된 시퀀스의 샘플들을 순서대로 N 개씩 분할한 분할물들을 누적 합산한 합산물에 대하여 IFFT(inverse Fast Fourier Transform)를 적용하고,
    상기 복수의 시퀀스들의 각 시퀀스에 대해 상기 제1 디스크램블링 및 상기 제2 디스크램블링을 완료한 후 상기 IFFT를 적용한 결과로부터 복수의 위상들 중 상기 수신된 동기 신호와 가장 큰 상관도를 갖는 위상을 검출하도록 구성되는,
    동기 신호를 검출하기 위한 칩.
  10. 제 9 항에 있어서,
    상기 N은 상기 복수의 위상들의 수의 자연수배인,
    동기 신호를 검출하기 위한 칩.
  11. 제 9 항에 있어서,
    상기 동기 신호는 상기 복수의 시퀀스들 중 상기 하나의 시퀀스의 심볼들의 부호를 결정하기 위한 복수의 이진 코드(binary code)들의 세트 내의 하나의 이진 코드에 추가적으로 기초하여 생성되고,
    상기 프로세서는,
    상기 복수의 이진 코드들 각각에 기초하여, 상기 수신된 동기 신호의 상기 복수의 시퀀스들 각각에 대하여 디스크램블링된 시퀀스의 엘리먼트들의 부호를 변경하여 상기 복수의 시퀀스들 각각에 대하여 복수의 부호 변환된 시퀀스들을 생성하도록 추가로 구성되고,
    상기 프로세서는, 상기 복수의 부호 변환된 시퀀스들 각각의 샘플들을 순서대로 상기 N 개씩 분할한 분할물들을 누적 합산한 합산물에 대하여 상기 IFFT를 적용하도록 구성되는,
    동기 신호를 검출하기 위한 칩.
  12. 제 11 항에 있어서,
    상기 복수의 이진 코드들의 세트는 Hadamard 행렬이고, 그리고
    상기 복수의 이진 코드들의 수는 4인,
    동기 신호를 검출하기 위한 칩.
  13. 제 11 항에 있어서,
    상기 IFFT를 적용한 상기 결과로부터, 상기 수신된 동기 신호와 상기 복수의 시퀀스들 각각과의 상관도 및 상기 복수의 이진 코드들 각각과의 상관도를 도출하는 단계를 더 포함하는,
    동기 신호를 검출하기 위한 칩.
  14. 시퀀스 생성기에 의해 생성가능한 복수의 시퀀스들 중 하나의 시퀀스에 기초하여 생성되는 동기 신호를 검출하기 위한 칩(chip)으로서,
    메모리; 및
    프로세서를 포함하고,
    상기 프로세서는:
    상기 동기 신호를 수신하고;
    상기 복수의 시퀀스들을 복수의 그룹들로 그룹화하고;
    상기 복수의 그룹들 각각에 대하여, 상기 복수의 그룹들 각각 내의 시퀀스들을 더하여 생성된 기준 신호에 대하여 상기 수신된 동기 신호를 디스크램블링하여, 상기 복수의 그룹들 각각에 대하여 디스크램블링된 시퀀스를 생성하고;
    상기 복수의 그룹들 각각에 대하여 디스크램블링된 시퀀스에 대하여 IFFT(inverse Fast Fourier Transform)를 수행하여, 상기 복수의 그룹들 중 상기 수신된 동기 신호와 가장 큰 상관도를 갖는 그룹을 검출하고; 그리고
    상기 검출된 그룹 내의 시퀀스들 각각에 대하여 상기 수신된 동기 신호를 디스크램블링하여, 상기 검출된 그룹 내의 시퀀스들 중 상기 수신된 동기 신호와 가장 높은 상관도를 갖는 시퀀스를 검출하도록 구성되는,
    동기 신호를 검출하기 위한 칩.
  15. 제 14 항에 있어서,
    상기 프로세서는,
    상기 검출된 그룹이 제 1 시퀀스 및 상기 제 1 시퀀스의 켤레 복소수인 제 2 시퀀스를 포함하면, 상기 제 1 시퀀스에 대한 상기 수신된 동기 신호의 디스크램블링을 수행하는 것 및 상기 제 2 시퀀스에 대한 상기 수신된 동기 신호의 대한 디스크램블링을 수행하는 것에 의해 상기 수신된 동기 신호와 가장 높은 상관도를 갖는 시퀀스를 검출하도록 구성되고, 그리고
    상기 프로세서는,
    상기 제 1 시퀀스에 대한 디스크램블링의 결과물의 엘리먼트들 중 적어도 하나의 부호를 변경하여 상기 제 2 시퀀스에 대한 디스크램블링을 수행하도록 구성되는,
    동기 신호를 검출하기 위한 칩.
  16. 제 15 항에 있어서,
    상기 시퀀스 생성기는 루트 인덱스 값에 따라 상이한 시퀀스를 생성하는 ZC(Zadoff Chu) 시퀀스 생성기이고,
    상기 제 1 시퀀스의 루트 인덱스는 u이고,
    상기 제 2 시퀀스의 루트 인덱스는 Nzc - u이고,
    Nzc는 소수인,
    동기 신호를 검출하기 위한 칩.
  17. 제 14 항에 있어서,
    상기 동기 신호는 상기 복수의 시퀀스들 중 하나의 시퀀스의 엘리먼트들의 부호를 결정하기 위한 복수의 이진 코드들의 세트 내의 하나의 이진 코드에 추가로 기초하여 생성되고,
    상기 프로세서는:
    상기 복수의 이진 코드들 각각에 기초하여, 상기 복수의 그룹들 각각에 대하여 디스크램블링된 시퀀스의 엘리먼트들의 부호를 변경하여, 복수의 부호 변환된 시퀀스들을 생성하도록 추가로 구성되고,
    상기 프로세서는,
    상기 복수의 부호 변환된 시퀀스들 각각에 대하여 상기 IFFT를 수행하여, 상기 복수의 그룹들 중 상기 수신된 동기 신호와 가장 큰 상관도를 갖는 그룹 및 상기 복수의 이진 코드들 중 상기 수신된 동기 신호와 가장 큰 상관도를 갖는 이진 코드를 검출하고, 그리고
    상기 검출된 이진 코드에 기초하여, 상기 검출된 그룹 내의 시퀀스들 각각에 대하여 상기 수신된 동기 신호를 디스크램블링하여, 상기 검출된 그룹 내의 시퀀스들 중 상기 수신된 동기 신호와 가장 높은 상관도를 갖는 시퀀스를 검출하도록 구성되는,
    동기 신호를 검출하기 위한 칩.
  18. 제 17 항에 있어서,
    상기 복수의 이진 코드들의 세트는 Hadamard 행렬이고, 그리고
    상기 복수의 이진 코드들의 수는 4인,
    동기 신호를 검출하기 위한 칩.
  19. 제 14 항에 있어서,
    상기 동기 신호는 상기 복수의 시퀀스들 중 하나의 시퀀스의 엘리먼트들에 대한 복수의 위상들 중 하나의 위상에 의한 위상 변환에 추가로 기초하여 생성되고,
    상기 프로세서는,
    상기 복수의 부호 변환된 시퀀스들 각각에 대하여 상기 IFFT를 수행하여, 상기 복수의 그룹들 중 상기 수신된 동기 신호와 가장 큰 상관도를 갖는 그룹 및 상기 복수의 위상들 중 상기 수신된 동기 신호와 가장 큰 상관도를 갖는 위상을 검출하고, 그리고
    상기 검출된 위상에 기초하여, 상기 검출된 그룹 내의 시퀀스들 각각에 대하여 상기 수신된 동기 신호를 디스크램블링하여, 상기 검출된 그룹 내의 시퀀스들 중 상기 수신된 동기 신호와 가장 높은 상관도를 갖는 시퀀스를 검출하도록 구성되는,
    동기 신호를 검출하기 위한 칩.
KR1020160120056A 2016-09-20 2016-09-20 동기 신호를 검출하기 위한 방법 및 장치 KR102559804B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020160120056A KR102559804B1 (ko) 2016-09-20 2016-09-20 동기 신호를 검출하기 위한 방법 및 장치
US15/622,689 US10848300B2 (en) 2016-09-20 2017-06-14 Method and apparatus for detecting synchronization signal
CN201710840707.7A CN107846375B (zh) 2016-09-20 2017-09-18 用于检测同步信号的方法和设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160120056A KR102559804B1 (ko) 2016-09-20 2016-09-20 동기 신호를 검출하기 위한 방법 및 장치

Publications (2)

Publication Number Publication Date
KR20180031436A KR20180031436A (ko) 2018-03-28
KR102559804B1 true KR102559804B1 (ko) 2023-07-26

Family

ID=61621443

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160120056A KR102559804B1 (ko) 2016-09-20 2016-09-20 동기 신호를 검출하기 위한 방법 및 장치

Country Status (3)

Country Link
US (1) US10848300B2 (ko)
KR (1) KR102559804B1 (ko)
CN (1) CN107846375B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108111444A (zh) * 2017-11-17 2018-06-01 中兴通讯股份有限公司 信号加扰、解扰方法及装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110007704A1 (en) 2009-07-09 2011-01-13 Francis Swarts Method and system for using sign based synchronization sequences in a correlation process to reduce correlation complexity in an ofdm system
US20160242131A1 (en) 2013-11-01 2016-08-18 Huawei Technologies Co., Ltd. Transmitter, Receiver and Method for Generating Synchronisation Signals

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1401113B1 (en) * 2001-06-25 2012-03-14 Sony Corporation Spectrum spreading signal demodulation method and apparatus
US7551545B2 (en) * 2004-02-09 2009-06-23 Qualcomm Incorporated Subband-based demodulation for an OFDM-based communication system
CN100566317C (zh) * 2004-10-22 2009-12-02 财团法人工业技术研究院 基于频率相关性的相干正交频分复用接收器同步方法与装置
EP3661112B1 (en) 2007-04-30 2022-07-27 Texas Instruments Incorporated Low-complexity primary synchronization sequences
CA2723708A1 (en) * 2008-05-05 2009-11-12 Mihail L. Sichitiu Methods, systems, and computer readable media for scrambled communication of data to, from, or over a medium
JP2011003970A (ja) * 2009-06-16 2011-01-06 Fujitsu Ltd 受信装置、基地局装置及び同期タイミング検出方法
WO2011094871A1 (en) * 2010-02-05 2011-08-11 Sensio Technologies Inc. Method and apparatus of frame interpolation
CN102291351B (zh) * 2011-08-08 2013-09-25 电子科技大学 一种ofdm无线通信系统中接收机的定时同步方法
US9853808B2 (en) * 2013-11-21 2017-12-26 Spreadtrum Communications (Shanghai) Co., Ltd. User equipment, initial cell searching method and apparatus thereof
CN104796372B (zh) * 2015-04-15 2017-12-22 东南大学 一种实现低复杂度的lte系统下行辅同步信号检测方法
KR102523511B1 (ko) * 2015-09-28 2023-04-18 원 미디어, 엘엘씨 고 반송 주파수 오프셋을 갖는 동적 채널들에서의 향상된 신호 검출
US10638342B2 (en) * 2015-12-21 2020-04-28 Apple Inc. Device and method for device to device communication
KR102622879B1 (ko) * 2016-02-03 2024-01-09 엘지전자 주식회사 협대역 동기신호 송수신 방법 및 이를 위한 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110007704A1 (en) 2009-07-09 2011-01-13 Francis Swarts Method and system for using sign based synchronization sequences in a correlation process to reduce correlation complexity in an ofdm system
US20160242131A1 (en) 2013-11-01 2016-08-18 Huawei Technologies Co., Ltd. Transmitter, Receiver and Method for Generating Synchronisation Signals

Also Published As

Publication number Publication date
KR20180031436A (ko) 2018-03-28
CN107846375A (zh) 2018-03-27
CN107846375B (zh) 2021-09-28
US20180083766A1 (en) 2018-03-22
US10848300B2 (en) 2020-11-24

Similar Documents

Publication Publication Date Title
RU2666744C1 (ru) Способ передачи данных с многопользовательским множественным доступом с кодовым разделением и соответствующие передатчик и приемник
US11258463B2 (en) Polar code transmission method and apparatus
EP3258615B1 (en) Antenna calibration method and apparatus
RU2529007C2 (ru) Передающее устройство и приемное устройство в системе сотовой связи
RU2557015C1 (ru) Способ и система обнаружения преамбулы
WO2013046023A1 (en) Method and apparatus for transmitting demodulation reference signal in communication network
CN101461161A (zh) 用于前置检测的方法和装置
KR102559804B1 (ko) 동기 신호를 검출하기 위한 방법 및 장치
WO2018171507A1 (zh) 一种收发物理随机接入信道前导码序列的方法及装置
CN102959534B (zh) 用于处理信号的方法和装置
KR101190053B1 (ko) 데이터 전송률 향상을 위한 인지 무선 송신기 및 인지 무선 수신기
US8798569B2 (en) Channel estimation method and device in a multi-antenna system
US8274941B2 (en) Apparatus and method for subcarrier scrambling
CN102055698B (zh) 长期演进系统的辅同步序列检测方法和装置
CN109547149B (zh) 数据传输方法、同步序列构造方法及装置
CN108234366A (zh) 用于频域载波间干扰补偿的设备和方法
CN116633526A (zh) 一种数据处理方法、装置、设备及介质
JP6437577B2 (ja) ランダムアクセス信号の検出方法、装置及びシステム
CN102647389B (zh) 观察到达时间差定位中处理相关的方法和设备
CN107592676B (zh) 一种数据生成方法及装置、发射机、终端
CN111385234B (zh) Ofdm雷达通信一体化波形处理方法、装置、终端及存储介质
CN109714133B (zh) 一种数据传输方法、数据发送装置及数据接收装置
CN108702174A (zh) 用于同步的方法和装置
CN105224287B (zh) 数据处理方法、装置及电子设备
WO2016000392A1 (zh) 一种对循环缓冲区消除循环移位的方法和装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right