KR102558000B1 - Amplifying circuit comprising miller compensation circuit - Google Patents

Amplifying circuit comprising miller compensation circuit Download PDF

Info

Publication number
KR102558000B1
KR102558000B1 KR1020180035397A KR20180035397A KR102558000B1 KR 102558000 B1 KR102558000 B1 KR 102558000B1 KR 1020180035397 A KR1020180035397 A KR 1020180035397A KR 20180035397 A KR20180035397 A KR 20180035397A KR 102558000 B1 KR102558000 B1 KR 102558000B1
Authority
KR
South Korea
Prior art keywords
voltage
transistor
amplifier
circuit
node
Prior art date
Application number
KR1020180035397A
Other languages
Korean (ko)
Other versions
KR20190113137A (en
Inventor
주성원
장지수
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020180035397A priority Critical patent/KR102558000B1/en
Priority to US16/277,093 priority patent/US10797662B2/en
Priority to CN201910119596.XA priority patent/CN110311629B/en
Publication of KR20190113137A publication Critical patent/KR20190113137A/en
Application granted granted Critical
Publication of KR102558000B1 publication Critical patent/KR102558000B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/083—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers
    • H03F1/086—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers with FET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/083—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H03F3/45188—Non-folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H03F3/45192—Folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45636—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedback means
    • H03F3/45641—Measuring at the loading circuit of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45636—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedback means
    • H03F3/45641—Measuring at the loading circuit of the differential amplifier
    • H03F3/45659—Controlling the loading circuit of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
    • H03F3/45932—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by using feedback means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

본 개시의 예시적 실시예에 따른 증폭 회로는 제1 입력 전압을 수신하고, 상기 제1 입력 전압을 증폭시킴으로써 제1 출력 전압을 출력하는 증폭기 및 상기 제1 출력 전압을 수신하고, 상기 제1 출력 전압을 기초로 상기 증폭 회로에 인가되는 적어도 하나의 피드백 전압을 조절함으로써 피드백을 수행함으로써 제1 출력 전압이 공통 모드에서 동작할 수 있도록 하는 공통 모드 피드백 회로를 포함하고, 상기 공통 모드 피드백 회로는 저항 및 커패시터를 포함함으로써 상기 공통 모드 피드백 회로에 대해 밀러 효과(Miller Effect)를 이용한 주극점 보상(Dominant Pole Compensation)을 수행하는 제1 밀러 보상 회로(Miller Compensation Circuit)를 포함하는 것을 특징으로 할 수 있다. An amplifier circuit according to an exemplary embodiment of the present disclosure includes an amplifier that receives a first input voltage and outputs a first output voltage by amplifying the first input voltage, and receives the first output voltage and outputs the first output voltage. And a common mode feedback circuit for performing feedback by adjusting at least one feedback voltage applied to the amplifier circuit based on a voltage so that the first output voltage can operate in a common mode, the common mode feedback circuit comprising a resistance and a first Miller compensation circuit performing dominant pole compensation using a Miller effect on the common mode feedback circuit by including a capacitor. .

Description

밀러 보상 회로를 포함하는 증폭 회로{AMPLIFYING CIRCUIT COMPRISING MILLER COMPENSATION CIRCUIT}Amplifier circuit including Miller compensation circuit {AMPLIFYING CIRCUIT COMPRISING MILLER COMPENSATION CIRCUIT}

본 개시의 기술적 사상은 증폭기에 관한 것으로서, 밀러 보상 회로(Miller Compensation Circuit)을 통해 공통 모드 피드백을 수행하는 증폭 회로에 관한 것이다.The technical idea of the present disclosure relates to an amplifier, and relates to an amplifier circuit that performs common mode feedback through a Miller compensation circuit.

아날로그 집적 회로(Analog integrated circuit) 중 하나에 해당하는 연산 증폭기(Operational Amplifier;OP AMP)는 입력 전압을 증폭시켜 출력하는 회로이다. 이상적으로, 연산 증폭기는 무한 이득 (infinite gain), 무한 입력 임피던스(infinite input impedance), 및 제로 출력 임피던스(zero output impedance)의 특성들을 가질 수 있다. An operational amplifier (OP AMP) corresponding to one of analog integrated circuits is a circuit that amplifies and outputs an input voltage. Ideally, an operational amplifier may have the characteristics of infinite gain, infinite input impedance, and zero output impedance.

그 중에서도 연산 상호 컨덕턴스 증폭기(Operational Transconductance Amplifer;OTA)는 입력 전압을 증폭시켜서 출력전압을 생성하는 회로 블록으로써, 입력 임피던스가 무한대이고, 입출력 전달 함수를 컨덕턴스로 표시하는 일종의 제어 전류원을 실현할 수 있다. Among them, an Operational Transconductance Amplifier (OTA) is a circuit block that amplifies an input voltage to generate an output voltage, and can realize a kind of controlled current source with infinite input impedance and an input/output transfer function represented by conductance.

본 개시의 기술적 사상이 해결하고자 하는 과제는 공통 모드 피드백 회로가 밀러 보상 회로를 포함함으로써 게인을 충분히 높여도 시스템 전체의 안정성이 감소되지 않는 증폭기를 제공하는데 있다.An object to be solved by the technical idea of the present disclosure is to provide an amplifier in which stability of the entire system is not reduced even when the gain is sufficiently increased by including the Miller compensation circuit in the common mode feedback circuit.

상기와 같은 목적을 달성하기 위하여, 본 개시의 기술적 사상의 일측면에 따른 증폭 회로는 제1 입력 전압을 수신하고, 상기 제1 입력 전압을 증폭시킴으로써 제1 출력 전압을 출력하는 증폭기 및 상기 제1 출력 전압을 수신하고, 상기 제1 출력 전압을 기초로 상기 증폭 회로에 인가되는 적어도 하나의 피드백 전압을 조절함으로써 피드백을 수행함으로써 제1 출력 전압이 공통 모드에서 동작할 수 있도록 하는 공통 모드 피드백 회로를 포함하고, 상기 공통 모드 피드백 회로는 저항 및 커패시터를 포함함으로써 상기 공통 모드 피드백 회로에 대해 밀러 효과(Miller Effect)를 이용한 주극점 보상(Dominant Pole Compensation)을 수행하는 제1 밀러 보상 회로(Miller Compensation Circuit)를 포함하는 것을 특징으로 할 수 있다. In order to achieve the above object, an amplifier circuit according to one aspect of the technical idea of the present disclosure includes an amplifier that receives a first input voltage and outputs a first output voltage by amplifying the first input voltage, and the first A common mode feedback circuit configured to receive an output voltage and perform feedback by adjusting at least one feedback voltage applied to the amplifier circuit based on the first output voltage so that the first output voltage can operate in a common mode. and wherein the common mode feedback circuit includes a resistor and a capacitor to perform dominant pole compensation using a Miller effect on the common mode feedback circuit. ).

본 개시의 기술적 사상의 일측면에 따른 외부 회로로부터 수신한 차동 전압에 기초하여 상기 외부 회로에 출력하는 피드백 전압을 조절함으로써 상기 차동 전압을 공통 모드로 동작하게 하는 공통 모드 피드백 회로는 상기 차동 전압을 센싱함으로써 제1 센싱 전압을 출력하는 출력 전압 센싱 회로 및 상기 제1 센싱 전압 및 레퍼런스 전압에 기초하여 상기 피드백 전압을 조절하는 연산 증폭기를 포함하고, 상기 연산 증폭기는 제1 저항 및 제1 커패시터가 직렬로 연결되는 제1 밀러 보상 회로를 포함하는 것을 특징으로 할 수 있다.According to one aspect of the technical idea of the present disclosure, a common mode feedback circuit configured to operate the differential voltage in a common mode by adjusting a feedback voltage output to the external circuit based on the differential voltage received from the external circuit is An output voltage sensing circuit outputting a first sensing voltage by sensing and an operational amplifier controlling the feedback voltage based on the first sensing voltage and a reference voltage, wherein the operational amplifier includes a first resistor and a first capacitor in series. It may be characterized in that it comprises a first mirror compensation circuit connected to.

본 개시의 기술적 사상의 일측면에 따른 증폭 회로는 제1 입력 전압을 수신하고, 상기 제1 입력 전압을 증폭시킴으로써 제1 출력 전압을 출력하는 증폭기, 상기 제1 출력 전압 및 레퍼런스 전압에 기초하여 상기 증폭 회로에 인가되는 피드백 전압을 조절하는 연산 증폭기를 포함하고, 상기 연산 증폭기는, 상기 제1 출력 전압을 기초로 생성된 제1 센싱 전압이 인가되는 게이트단, 제1 노드에 연결되는 일단 및 제3 노드에 연결되는 타단을 갖는 제1 트랜지스터, 상기 레퍼런스 전압이 인가되는 게이트 단, 제2 노드에 연결되는 일단 및 상기 제3 노드에 연결되는 타단을 갖는 제2 트랜지스터 및 상기 제1 노드 및 상기 제2 노드 사이에 연결되고, 제1 저항 및 제1 커패시터 중 적어도 하나를 포함하는 밀러 보상 회로를 포함하고, 상기 피드백 전압은 상기 제1 노드의 전압 레벨인 것을 특징으로 할 수 있다. An amplifier circuit according to one aspect of the technical idea of the present disclosure includes an amplifier configured to receive a first input voltage and output a first output voltage by amplifying the first input voltage, based on the first output voltage and a reference voltage. An operational amplifier for controlling a feedback voltage applied to an amplification circuit, wherein the operational amplifier includes a gate terminal to which a first sensing voltage generated based on the first output voltage is applied, one end connected to a first node, and a second operational amplifier. 3 A first transistor having the other end connected to a node, a gate end to which the reference voltage is applied, a second transistor having one end connected to a second node and the other end connected to the third node, and the first node and the first transistor A Miller compensation circuit connected between two nodes and including at least one of a first resistor and a first capacitor, wherein the feedback voltage is a voltage level of the first node.

본 개시의 기술적 사상에 따른 증폭기는 자체적으로 밀러 보상 회로에 의한보상 루프를 갖는 공통 모드 피드백 회로를 포함함으로써 안정성을 떨어뜨리지 않으면서도 증폭기가 공통 모드에서 동작함에 따라서 스윙 레벨 폭에 따른 제한이 발생하지 않을 수 있다. The amplifier according to the technical concept of the present disclosure includes a common mode feedback circuit having a compensation loop by the Miller compensation circuit itself, so that the amplifier operates in the common mode without deteriorating stability, so that restrictions due to the swing level width do not occur. may not be

도 1은 본 개시의 예시적 실시예에 따른 무선 통신 장치를 나타내는 도면이다.
도 2는 본 개시의 예시적 실시예에 따른 증폭 회로를 나타내는 블록도이다.
도 3은 본 개시의 예시적 실시예에 따른 공통 모드 피드백 회로를 나타내는 회로도이다.
도 4는 본 개시의 예시적 실시예에 따른 제1 증폭기를 나타내는 회로도이다.
도 5는 본 개시의 예시적 실시예에 따른 증폭 회로를 나타내는 회로도이다.
도 6은 본 개시의 예시적 실시예에 따른 증폭 회로를 나타내는 블록도이다.
도 7은 본 개시의 예시적 실시예에 따른 증폭 회로를 나타내는 회로도이다.
도 8은 본 개시의 예시적 실시예에 따른 증폭 회로를 나타내는 블록도이다.
도 9는 본 개시의 예시적 실시예에 따른 증폭 회로를 나타내는 회로도이다.
도 10은 본 개시의 예시적 실시예에 따른 연산 증폭기를 나타내는 회로도이다.
도 11은 본 개시의 예시적 실시예에 따른 연산 증폭기를 나타내는 회로도이다.
도 12은 본 개시의 예시적 실시예에 따른 연산 증폭기를 나타내는 회로도이다.
도 13은 본 개시의 예시적 실시예에 따른 증폭 회로의 동작을 나타내는 순서도이다.
도 14는 본 개시의 예시적 실시예에 따른 통신 장치를 포함하는 통신 기기들을 나타내는 도면이다.1 is a diagram illustrating a wireless communication device according to an exemplary embodiment of the present disclosure.
2 is a block diagram illustrating an amplifier circuit according to an exemplary embodiment of the present disclosure.
3 is a circuit diagram illustrating a common mode feedback circuit according to an exemplary embodiment of the present disclosure.
4 is a circuit diagram illustrating a first amplifier according to an exemplary embodiment of the present disclosure.
5 is a circuit diagram illustrating an amplifier circuit according to an exemplary embodiment of the present disclosure.
6 is a block diagram illustrating an amplifier circuit according to an exemplary embodiment of the present disclosure.
7 is a circuit diagram illustrating an amplifier circuit according to an exemplary embodiment of the present disclosure.
8 is a block diagram illustrating an amplifier circuit according to an exemplary embodiment of the present disclosure.
9 is a circuit diagram illustrating an amplifier circuit according to an exemplary embodiment of the present disclosure.
10 is a circuit diagram illustrating an operational amplifier according to an exemplary embodiment of the present disclosure.
11 is a circuit diagram illustrating an operational amplifier according to an exemplary embodiment of the present disclosure.
12 is a circuit diagram illustrating an operational amplifier according to an exemplary embodiment of the present disclosure.
13 is a flowchart illustrating the operation of an amplifier circuit according to an exemplary embodiment of the present disclosure.
14 is a diagram illustrating communication devices including a communication device according to an exemplary embodiment of the present disclosure.

도 1은 본 개시의 예시적 실시예에 따른 무선 통신 장치를 나타내는 도면이다.1 is a diagram illustrating a wireless communication device according to an exemplary embodiment of the present disclosure.

도 1을 참조하면, 무선 통신 장치(1000)는 송수신기(1100), 데이터 프로세서(1200), 스위치(1300) 및 안테나(1400)를 포함할 수 있다. 송수신기(1100)는 저잡음 증폭기(1111), 수신 믹서(1113), 수신 증폭기(1114), 수신 필터(1116), 송신 필터(1121), 송신 증폭기(1122), 송신 믹서(1124) 및 전력 증폭기(1125)를 포함할 수 있다.Referring to FIG. 1 , a wireless communication device 1000 may include a transceiver 1100 , a data processor 1200 , a switch 1300 and an antenna 1400 . The transceiver 1100 includes a low noise amplifier 1111, a receive mixer 1113, a receive amplifier 1114, a receive filter 1116, a transmit filter 1121, a transmit amplifier 1122, a transmit mixer 1124, and a power amplifier ( 1125) may be included.

수신 모드에서, 스위치(1300)는 안테나(1400)를 통해 수신된 제1 수신 신호(Rx1)를 저잡음 증폭기(1111)로 출력할 수 있다. 저잡음 증폭기(1111)는 제1 수신 신호(Rx1)를 증폭시켜 제2 수신 신호(Rx2)를 생성할 수 있다. 수신 믹서(1113)는 제2 수신 신호(Rx2)에 대한 다운-컨버팅을 수행함으로써 제3 수신 신호(Rx3)를 생성하고, 수신 증폭기(1114)는 제3 수신 신호(Rx3)를 증폭시킴으로써 제4 수신 신호(Rx4)를 생성할 수 있다. 수신 필터(1116)는 제4 수신 신호(Rx4)를 필터링 함으로써 제5 수신 신호(Rx5)를 생성하고, 데이터 프로세서(1200)에 출력할 수 있다. In the reception mode, the switch 1300 may output the first reception signal Rx1 received through the antenna 1400 to the low noise amplifier 1111 . The low noise amplifier 1111 may generate a second received signal Rx2 by amplifying the first received signal Rx1. The receive mixer 1113 generates a third received signal Rx3 by down-converting the second received signal Rx2, and the receive amplifier 1114 amplifies the third received signal Rx3 to generate a fourth received signal. A received signal Rx4 may be generated. The receive filter 1116 may generate a fifth received signal Rx5 by filtering the fourth received signal Rx4 and output the result to the data processor 1200 .

송신 모드에서, 데이터 프로세서(1200)는 제1 송신 신호(Tx1)를 생성하고, 송수신기(1100)에 출력할 수 있다. 송신 필터(1121)는 제1 송신 신호(Tx1)를 필터링 함으로써 제2 송신 신호(Tx2)를 생성하고, 송신 증폭기(1122)는 제2 송신 신호(Tx2)를 증폭시킴으로써 제3 송신 신호(Tx3)를 생성할 수 있다. 송신 믹서(1124)는 제3 송신 신호(Tx3)에 대한 업-컨버팅을 수행함으로써 제4 송신 신호(Tx4)를 생성하고, 전력 증폭기(1125)는 제4 송신 신호(Tx4)를 증폭시켜 제5 송신 신호(Tx5)를 생성할 수 있다. 스위치(1300)는 전력 증폭기(1125)와 안테나(1400)를 연결할 수 있고, 제5 송신 신호(Tx5)는 안테나(1400)를 통해 외부로 출력될 수 있다. In the transmission mode, the data processor 1200 may generate a first transmission signal Tx1 and output it to the transceiver 1100 . The transmit filter 1121 generates a second transmit signal Tx2 by filtering the first transmit signal Tx1, and the transmit amplifier 1122 amplifies the second transmit signal Tx2 to obtain a third transmit signal Tx3. can create The transmit mixer 1124 generates a fourth transmit signal Tx4 by up-converting the third transmit signal Tx3, and the power amplifier 1125 amplifies the fourth transmit signal Tx4 to generate a fifth transmit signal Tx4. A transmission signal (Tx5) may be generated. The switch 1300 may connect the power amplifier 1125 and the antenna 1400, and the fifth transmission signal Tx5 may be externally output through the antenna 1400.

완전 차동 증폭(fully differential amplifying)에서, 증폭기(1111, 1114, 1122, 1125)에 인가되는 복수의 바이어스들을 모두 고정시킬 경우, 파워, 온도, 공정의 변화 및 증폭기(1111, 1114, 1122, 1125)의 입력 공통 모드와 출력 공통 모드 사이, 또는 노이즈에 의한 출력 공통 모드의 변화에 의해 증폭기(1111, 1114, 1122, 1125)의 출력 신호의 범위가 확보되지 못하거나 이득이 저하될 수 있다. 즉, 증폭기(1111, 1114, 1122, 1125)에서 입력 신호들의 차이가 없는 경우, 상기 증폭기의 출력은 전체 전압 스윙(Swing) 범위의 중간에 위치하게 되나, 완전 차동 증폭을 수행하는 증폭기(1111, 1114, 1122, 1125)의 출력은 중간 레벨이 아닌 다른 레벨로 치우치게 되어 증폭기의 동작이 제한될 수 있다. In fully differential amplifying, when all of the plurality of biases applied to the amplifiers 1111, 1114, 1122, and 1125 are fixed, the power, temperature, and process changes and the amplifiers 1111, 1114, 1122, and 1125 A range of output signals of the amplifiers 1111, 1114, 1122, and 1125 may not be secured or a gain may be reduced due to a change in the output common mode between the input common mode and the output common mode or noise. That is, when there is no difference between the input signals of the amplifiers 1111, 1114, 1122, and 1125, the output of the amplifier is located in the middle of the entire voltage swing range, but the amplifier 1111, which performs fully differential amplification The outputs of 1114, 1122, and 1125) are biased toward a level other than the intermediate level, so that the operation of the amplifier may be limited.

이를 위해 공통 모드 피드백 회로(Common Mode FeedBack circuit;CMFB)가 사용될 수 있는데, 공통 모드 피드백 회로는 증폭기의 공통 모드 전압을 감지하고, 감지된 공통 모드 전압과 기준 전압을 비교하고, 그 비교 결과에 따라 감지된 공통 모드 전압을 상기 기준 전압에 가깝게 만드는 부 귀환(Negative feedback) 회로이다. 공통 모드 피드백 회로는 차동 출력 전압들의 공통 모드를 설정하기 위해 출력단에 사용될 수 있으며, 그 결과 증폭기의 저전압 및 저전력 동작을 용이하게 할 수 있다. For this purpose, a common mode feedback circuit (CMFB) may be used. The common mode feedback circuit detects the common mode voltage of the amplifier, compares the detected common mode voltage with the reference voltage, and according to the comparison result It is a negative feedback circuit that makes the sensed common mode voltage close to the reference voltage. A common mode feedback circuit can be used in the output stage to establish the common mode of the differential output voltages, thereby facilitating low voltage and low power operation of the amplifier.

다만 차동 출력 전압들의 전압 레벨을 기준 전압 레벨로 맞추기 위해서는 공통 모드 피드백 회로의 게인을 높이는 것이 요구되는데, 종래에는 공통 모드 피드백 회로의 게인이 높아지게 됨에 따라서 시스템 전체의 안정성(Stability)이 감소하는 문제점이 발생하였다. However, in order to adjust the voltage level of the differential output voltages to the reference voltage level, it is required to increase the gain of the common mode feedback circuit. Conventionally, as the gain of the common mode feedback circuit increases, the stability of the entire system decreases. occurred.

본 개시의 기술적 사상에 따른 증폭기(1111, 1114, 1122, 1125)는 공통 모드 피드백 회로를 포함할 수 있고, 공통 모드 피드백 회로는 밀러 효과(Miller Effect)를 이용한 주극점 보상(Dominant Pole Compensation)을 수행하는 밀러 보상 회로(Miller Compensation Circuit; MCC)를 포함할 수 있다. 공통 모드 피드백 회로가 독자적인 밀러 보상 회로(MCC)를 포함함으로써 전체 시스템의 안정성(Stability)을 저하시키지 않으면서 공통 모드 피드백 회로의 게인을 충분히 높일 수 있고, 이에 따라 증폭기(1111, 1114, 1122, 1125)가 공통 모드에서 안정적으로 동작함에 따라서 출력 전압에 대한 스윙 레벨 폭에 따른 제한이 발생하지 않을 수 있다.The amplifiers 1111, 1114, 1122, and 1125 according to the technical concept of the present disclosure may include a common mode feedback circuit, and the common mode feedback circuit uses dominant pole compensation using the Miller effect. It may include a Miller Compensation Circuit (MCC) that performs Since the common mode feedback circuit includes its own Miller Compensation Circuit (MCC), the gain of the common mode feedback circuit can be sufficiently increased without deteriorating the stability of the entire system. ) operates stably in the common mode, so that the output voltage may not be restricted according to the swing level width.

도 1에서는 송수신기(1100)에 포함되는 저잡음 증폭기(1111), 수신 증폭기(1114), 송신 증폭기(1122) 및 전력 증폭기(1125)에 본 개시의 기술적 사상이 적용된 실시예를 설명하고 있으나, 이는 일 실시예일 뿐이고, 본 개시의 기술적 사상은 증폭기를 포함하는 구성(예를 들면, 필터(1116, 1121))에는 모두 적용될 수 있고, 송수신기(1100)가 아닌 다른 집적 회로(Integrated Circuit)에 포함되는 증폭기에도 적용될 수 있다.In FIG. 1, an embodiment in which the technical idea of the present disclosure is applied to a low noise amplifier 1111, a reception amplifier 1114, a transmission amplifier 1122, and a power amplifier 1125 included in the transceiver 1100 is described, but this is It is only an embodiment, and the technical spirit of the present disclosure can be applied to all configurations including amplifiers (eg, filters 1116 and 1121), and amplifiers included in integrated circuits other than the transceiver 1100. may also be applied.

도 2는 본 개시의 예시적 실시예에 따른 증폭 회로를 나타내는 블록도이다. 2 is a block diagram illustrating an amplifier circuit according to an exemplary embodiment of the present disclosure.

도 2를 참조하면, 증폭 회로(100)는 공통 모드 피드백 회로(110), 제1 증폭기(120), 제2 증폭기(130)를 포함할 수 있다. 제1 증폭기(120)는 제1 입력 전압(Vin1p) 및 제2 입력 전압(Vin1n)을 수신하고 증폭함으로써 제3 입력 전압(Vin2p) 및 제4 입력 전압(Vin2n)을 출력할 수 있다. 일 실시예에서, 제1 입력 전압(Vin1p) 및 제2 입력 전압(Vin1n)은 서로 반대 위상을 갖는 차동 신호(Differential Signal)일 수 있고, 제3 입력 전압(Vin2p) 및 제4 입력 전압(Vin2n) 역시 서로 반대 위상을 갖는 차동 신호일 수 있다. 또한, 제1 증폭기(120)는 입력 신호의 위상을 반전시키는 반전 증폭기(Inverting Amplifier)일 수 있다. Referring to FIG. 2 , the amplifier circuit 100 may include a common mode feedback circuit 110 , a first amplifier 120 and a second amplifier 130 . The first amplifier 120 may output a third input voltage Vin2p and a fourth input voltage Vin2n by receiving and amplifying the first input voltage Vin1p and the second input voltage Vin1n. In an embodiment, the first input voltage Vin1p and the second input voltage Vin1n may be differential signals having phases opposite to each other, and the third input voltage Vin2p and the fourth input voltage Vin2n ) may also be differential signals having phases opposite to each other. Also, the first amplifier 120 may be an inverting amplifier that inverts the phase of the input signal.

제2 증폭기(130)는 제3 입력 전압(Vin2p) 및 제4 입력 전압(Vin2n)을 입력전압으로 수신하고 증폭함으로써, 제1 출력 전압(Voutp) 및 제2 출력 전압(Voutn)을 출력할 수 있다. 제1 출력 전압(Voutp) 및 제2 출력 전압(Voutn)은 서로 반대 위상을 갖는 차동 신호일 수 있고, 제2 증폭기(130)는 입력 신호의 위상을 반전 시키는 반전 증폭기일 수 있다. 상술한 바와 같이 제1 증폭기(120) 및 제2 증폭기(130)를 통해 2단 증폭을 수행하는 증폭기는 2-스테이지 증폭기라고 칭해질 수 있다. The second amplifier 130 may output the first output voltage Voutp and the second output voltage Voutn by receiving and amplifying the third input voltage Vin2p and the fourth input voltage Vin2n as input voltages. there is. The first output voltage Voutp and the second output voltage Voutn may be differential signals having phases opposite to each other, and the second amplifier 130 may be an inverting amplifier that inverts the phase of the input signal. As described above, an amplifier that performs two-stage amplification through the first amplifier 120 and the second amplifier 130 may be referred to as a two-stage amplifier.

공통 모드 피드백 회로(110)는 제1 출력 전압(Voutp) 및 제2 출력 전압(Voutn)을 기초로 제1 증폭기(120)에 출력되는 피드백 전압(Vfb)을 조절할 수 있다. 본 개시의 기술적 사상에 따르면, 공통 모드 피드백 회로(110)는 밀러 보상 회로(MCC)를 포함할 수 있다. 밀러 보상 회로(MCC)는 공통 모드 피드백 회로(110)에 자체적인 보상 루프를 생성함으로써 공통 모드 피드백 회로(110)에 대해 밀러 효과에 따른 주극점을 생성하고 네거티브 영점(Negative Zero)를 추가시킬 수 있다. The common mode feedback circuit 110 may adjust the feedback voltage Vfb output to the first amplifier 120 based on the first output voltage Voutp and the second output voltage Voutn. According to the technical concept of the present disclosure, the common mode feedback circuit 110 may include a Miller compensation circuit (MCC). The Miller Compensation Circuit (MCC) can generate a dominant pole according to the Miller effect and add a negative zero to the common mode feedback circuit 110 by generating its own compensation loop in the common mode feedback circuit 110. there is.

밀러 보상 회로(MCC)에 포함되는 밀러 커패시터는 밀러 효과(Miller Effect)에 의해서 원래 커패시턴스에 비해 더 큰 커패시턴스를 갖는 것으로 모사될 수 있고, 밀러 커패시턴스 및 밀러 저항의 추가로 인해 공통 모드 피드백 회로(110)의 극점이 이동하여 주극점(Dominant Pole)로써 역할할 수 있다. 본 명세서에서 상술한 바와 같이, 밀러 보상 회로(MCC)가 공통 모드 피드백 회로(110)에 대해 밀러 효과에 따른 주극점을 생성하는 동작을 주극점 보상(Dominant Pole Compensation)이라고 칭한다. The Miller capacitor included in the Miller compensation circuit (MCC) can be simulated as having a larger capacitance than the original capacitance by the Miller Effect, and the common mode feedback circuit (110 ) can move and serve as a dominant pole. As described above in this specification, an operation in which the Miller compensation circuit (MCC) generates a dominant pole according to the Miller effect with respect to the common mode feedback circuit 110 is referred to as dominant pole compensation.

또한, 밀러 보상 회로(MCC)에는 상기 밀러 커패시터와 직렬로 연결되는 밀러 저항이 포함될 수 있고, 밀러 저항이 공통 모드 피드백 회로(110)에 추가됨에 따라서 극-영점 플롯(pole-zero plot)의 네거티브 영역에 영점이 추가될 수 있고, 추가되는 네거티브 영역의 영점을 네거티브 영점이라고 칭할 수 있다. 본 개시의 기술적 사상에 따르면 공통 모드 피드백 회로(110)에 밀러 보상 회로(MCC)가 추가됨에 따라서, 주극점 보상이 수행되고 네거티브 영역에 영점이 추가됨으로써 공통 모드 피드백 회로(110)의 안정성이 증가될 수 있다. In addition, the Miller compensation circuit (MCC) may include a Miller resistor connected in series with the Miller capacitor, and as the Miller resistor is added to the common mode feedback circuit 110, the negative of the pole-zero plot A zero point may be added to the region, and a zero point of the added negative region may be referred to as a negative zero point. According to the technical idea of the present disclosure, as the Miller compensation circuit (MCC) is added to the common mode feedback circuit 110, the main pole compensation is performed and zero points are added to the negative region, thereby increasing the stability of the common mode feedback circuit 110. It can be.

도 3은 본 개시의 예시적 실시예에 따른 공통 모드 피드백 회로를 나타내는 회로도이다. 도 2와 중복되는 내용은 생략한다.3 is a circuit diagram illustrating a common mode feedback circuit according to an exemplary embodiment of the present disclosure. Content overlapping with FIG. 2 is omitted.

도 3을 참조하면, 공통 모드 피드백 회로(110)는 연산 증폭기(111) 및 출력 전압 센싱 회로(112)를 포함할 수 있다. 출력 전압 센싱 회로(112)는 제1 출력 전압(Voutp) 및 제2 출력 전압(Voutn)을 수신하고, 센싱 전압(Vs)을 출력할 수 있다. 출력 전압 센싱 회로(112)는 제1 저항(R1) 및 제1 커패시터(C1)가 병렬로 연결되는 제1 센싱 회로, 제2 저항(R2) 및 제2 커패시터(C2)가 병렬로 연결되는 제2 센싱 회로를 포함할 수 있다. Referring to FIG. 3 , the common mode feedback circuit 110 may include an operational amplifier 111 and an output voltage sensing circuit 112 . The output voltage sensing circuit 112 may receive the first output voltage Voutp and the second output voltage Voutn and output the sensing voltage Vs. The output voltage sensing circuit 112 includes a first sensing circuit in which a first resistor R1 and a first capacitor C1 are connected in parallel, and a second sensing circuit in which a second resistor R2 and a second capacitor C2 are connected in parallel. It may include 2 sensing circuits.

연산 증폭기(111)는 출력 전압 센싱 회로(112)로부터 센싱 전압(Vs)을 수신하고, 센싱 전압(Vs) 및 레퍼런스 전압(Vref)을 기초로 피드백 전압(Vfb)을 조절할 수 있다. 연산 증폭기(111)는 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제4 트랜지스터(T4), 제5 트랜지스터(T5), 제6 트랜지스터(T6), 제1 전류원(CG1) 및 밀러 보상 회로(MCC)를 포함할 수 있다.The operational amplifier 111 may receive the sensing voltage Vs from the output voltage sensing circuit 112 and adjust the feedback voltage Vfb based on the sensing voltage Vs and the reference voltage Vref. The operational amplifier 111 includes a first transistor T1, a second transistor T2, a third transistor T3, a fourth transistor T4, a fifth transistor T5, a sixth transistor T6, a first A current source CG1 and a Miller compensation circuit MCC may be included.

제1 트랜지스터(T1)는 센싱 전압(Vs)을 게이트 단을 통해 수신하고, 센싱 전압(Vs)을 기초로 제1 노드(N1)와 제3 노드(N3) 사이의 전류를 조절할 수 있다. 제2 트랜지스터(T2)는 레퍼런스 전압(Vref)을 게이트 단을 통해 수신하고, 레퍼런스 전압(Vref)을 기초로 제2 노드(N2)와 제3 노드(N3) 사이의 전류를 조절할 수 있다. 제3 트랜지스터(T3)는 게이트 단에 제1 바이어스 전압(Vb1)을 수신하고, 제1 바이어스 전압(Vb1)을 기초로 제4 노드(N4)와 제1 노드(N1) 사이를 사이의 전류를 조절할 수 있다. 제4 트랜지스터(T4)는 게이트 단에 제1 바이어스 전압(Vb1)을 수신하고, 제1 바이어스 전압(Vb1)을 기초로 제5 노드(N5)와 제2 노드(N2)를 사이의 전류를 조절할 수 있다. The first transistor T1 may receive the sensing voltage Vs through a gate terminal and adjust the current between the first node N1 and the third node N3 based on the sensing voltage Vs. The second transistor T2 may receive the reference voltage Vref through a gate terminal and adjust current between the second node N2 and the third node N3 based on the reference voltage Vref. The third transistor T3 receives the first bias voltage Vb1 at its gate terminal, and generates a current between the fourth node N4 and the first node N1 based on the first bias voltage Vb1. can be adjusted The fourth transistor T4 receives the first bias voltage Vb1 at its gate terminal and adjusts the current between the fifth node N5 and the second node N2 based on the first bias voltage Vb1. can

제5 트랜지스터(T5)의 게이트 단은 제1 노드(N1)에 연결되고, 제5 트랜지스터(T5)는 제1 노드(N1)의 전압 레벨에 기초하여 제4 노드(N4)에 전원 전압(VDD)을 인가할 수 있다. 제6 트랜지스터(T6)의 게이트 단은 제2 노드(N2)에 연결되고, 제6 트랜지스터(T6)는 제2 노드(N2)의 전압 레벨에 기초하여 제5 노드(N5)에 전원 전압(VDD)을 인가할 수 있다. 제1 내지 제6 트랜지스터(T1~T6)에 의해 결정되는 제1 노드(N1)의 전압 레벨은 피드백 전압(Vfb)으로서 제1 증폭기(도 2, 120)에 출력될 수 있다. The gate terminal of the fifth transistor T5 is connected to the first node N1, and the fifth transistor T5 supplies the power supply voltage VDD to the fourth node N4 based on the voltage level of the first node N1. ) can be applied. The gate terminal of the sixth transistor T6 is connected to the second node N2, and the sixth transistor T6 supplies the power supply voltage VDD to the fifth node N5 based on the voltage level of the second node N2. ) can be applied. The voltage level of the first node N1 determined by the first to sixth transistors T1 to T6 may be output to the first amplifier (120 in FIG. 2 ) as a feedback voltage Vfb.

밀러 보상 회로(MCC)는 제1 노드(N1)와 제2 노드(N2) 사이에 연결될 수 있다. 일 실시예에서, 밀러 보상 회로(MCC)는 직렬로 연결된 밀러 저항(Rm) 및 밀러 커패시터(Cm)를 포함할 수 있고, 제1 노드(N1)는 임피던스로써 1/gm을 가질 수 있다. 일 실시예에서, 공통 모드 피드백 회로(110)의 전달 함수(H(s))는 아래와 같은 수학식 1로 표현될 수 있다. The Miller compensation circuit MCC may be connected between the first node N1 and the second node N2. In one embodiment, the Miller compensation circuit (MCC) may include a Miller resistor (Rm) and a Miller capacitor (Cm) connected in series, and the first node (N1) may have 1/gm as an impedance. In one embodiment, the transfer function H(s) of the common mode feedback circuit 110 may be expressed as Equation 1 below.

Figure 112018030525042-pat00001
Figure 112018030525042-pat00001

본 개시의 기술적 사상에 따르면, 밀러 보상 회로(MCC)가 공통 모드 피드백 회로(110)에 포함됨에 따라서, -1/(RmCm)의 영점이 추가되고, 밀러 커패시터의 커패시턴스가 밀러 효과에 의해 2배가 됨에 따라서 주극점(Dominant Pole)이 생성되는 주극점 보상이 수행될 수 있다. 밀러 저항의 추가 역시 주극점 보상에 도움이 될 수 있다. 이에 따라서, 공통 모드 피드백 회로(110)의 안정성(Stability)이 증가할 수 있다. According to the technical idea of the present disclosure, as the Miller compensation circuit (MCC) is included in the common mode feedback circuit 110, a zero point of -1/(RmCm) is added, and the capacitance of the Miller capacitor is doubled by the Miller effect. Accordingly, dominant pole compensation in which a dominant pole is generated can be performed. Adding a Miller resistor can also help with pole compensation. Accordingly, stability of the common mode feedback circuit 110 may increase.

도 4는 본 개시의 예시적 실시예에 따른 제1 증폭기를 나타내는 회로도이다. 도 2와 중복되는 내용은 생략한다. 4 is a circuit diagram illustrating a first amplifier according to an exemplary embodiment of the present disclosure. Content overlapping with FIG. 2 is omitted.

도 4를 참조하면, 제1 증폭기(120)는 제1 트랜지스터(AT1), 제2 트랜지스터(AT2), 제3 트랜지스터(AT3), 제4 트랜지스터(AT4), 제5 트랜지스터(AT5), 제6 트랜지스터(AT6), 제7 트랜지스터(AT7), 제8 트랜지스터(AT8) 및 제2 전류원(CG2)을 포함할 수 있다. Referring to FIG. 4 , the first amplifier 120 includes a first transistor AT1 , a second transistor AT2 , a third transistor AT3 , a fourth transistor AT4 , a fifth transistor AT5 , and a sixth transistor AT3 . A transistor AT6 , a seventh transistor AT7 , an eighth transistor AT8 , and a second current source CG2 may be included.

제1 트랜지스터(AT1)는 게이트 단을 통해 공통 모드 피드백 회로(110)로부터 피드백 전압(Vfb)을 수신하고, 피드백 전압(Vfb)을 기초로 제6 노드(N6)에 전원 전압(VDD)을 인가할 수 있다. 제2 트랜지스터(AT2)는 게이트 단을 통해 공통 모드 피드백 회로(110)로부터 피드백 전압(Vfb)을 수신하고, 피드백 전압(Vfb)을 기초로 제7 노드(N7)에 전원 전압(VDD)을 인가할 수 있다. 제1 트랜지스터(AT1) 및 제2 트랜지스터(AT2)가 피드백 전압(Vfb)을 기초로 제6 노드(N6) 및 제7 노드(N7)의 전압 레벨을 조절함에 따라서 제8 노드(N8)의 제3 입력 전압(Vin2p) 및 제9 노드(N9)의 제4 입력 전압(Vin2n)의 전압 레벨이 조절될 수 있고, 결과적으로 공통 모드 피드백이 수행될 수 있다. The first transistor AT1 receives the feedback voltage Vfb from the common mode feedback circuit 110 through a gate terminal and applies the power supply voltage VDD to the sixth node N6 based on the feedback voltage Vfb. can do. The second transistor AT2 receives the feedback voltage Vfb from the common mode feedback circuit 110 through a gate terminal and applies the power supply voltage VDD to the seventh node N7 based on the feedback voltage Vfb. can do. As the first transistor AT1 and the second transistor AT2 adjust the voltage levels of the sixth node N6 and the seventh node N7 based on the feedback voltage Vfb, the voltage level of the eighth node N8 Voltage levels of the third input voltage Vin2p and the fourth input voltage Vin2n of the ninth node N9 may be adjusted, and as a result, common mode feedback may be performed.

제3 트랜지스터(AT3)는 게이트 단을 통해 제1 입력 전압(Vin1p)을 수신하고, 제1 입력 전압(Vin1p)을 기초로 제6 노드(N6)와 제2 전류원(CG2) 사이의 전류를 조절할 수 있다. 제4 트랜지스터(AT4)는 게이트 단을 통해 제2 입력 전압(Vin1n)을 수신하고, 제2 입력 전압(Vin1n)을 기초로 제7 노드(N7)와 제2 전류원(CG2) 사이의 전류를 조절할 수 있다. 제3 트랜지스터(AT3)의 게이트 단 및 제4 트랜지스터(AT4)의 게이트 단은 제1 증폭기(120)의 입력단의 역할을 수행할 수 있다.The third transistor AT3 receives the first input voltage Vin1p through its gate terminal and controls the current between the sixth node N6 and the second current source CG2 based on the first input voltage Vin1p. can The fourth transistor AT4 receives the second input voltage Vin1n through its gate terminal and controls the current between the seventh node N7 and the second current source CG2 based on the second input voltage Vin1n. can The gate terminal of the third transistor AT3 and the gate terminal of the fourth transistor AT4 may serve as an input terminal of the first amplifier 120 .

제5 트랜지스터(AT5)는 게이트 단을 통해 제1 바이어스 전압(Vb1)을 수신하고, 제1 바이어스 전압(Vb1)을 기초로 제6 노드(N6)와 제8 노드(N8) 사이의 전류를 조절할 수 있다. 제6 트랜지스터(AT6)는 게이트 단을 통해 제1 바이어스 전압(Vb1)을 수신하고, 제1 바이어스 전압(Vb1)을 기초로 제7 노드(N7)와 제9 노드(N9) 사이의 전류를 조절할 수 있다. 제8 노드(N8) 및 제9 노드(N9)는 제1 증폭기(120)의 출력단의 역할을 수행할 수 있다. 즉, 제8 노드(N8)의 전압 레벨은 제4 입력 전압(Vin2n)으로써 제2 증폭기(도 2, 130)에 출력될 수 있고, 제9 노드(N9)의 전압 레벨은 제3 입력 전압(Vin2p)으로써 제2 증폭기(도 2, 130)에 출력될 수 있다.The fifth transistor AT5 receives the first bias voltage Vb1 through the gate terminal and adjusts the current between the sixth node N6 and the eighth node N8 based on the first bias voltage Vb1. can The sixth transistor AT6 receives the first bias voltage Vb1 through its gate terminal and adjusts the current between the seventh node N7 and the ninth node N9 based on the first bias voltage Vb1. can The eighth node N8 and the ninth node N9 may serve as output terminals of the first amplifier 120 . That is, the voltage level of the eighth node N8 may be output to the second amplifier (130 in FIG. 2 ) as the fourth input voltage Vin2n, and the voltage level of the ninth node N9 may be the third input voltage (Vin2n). Vin2p) may be output to the second amplifier (130 in FIG. 2).

제7 트랜지스터(AT7)는 게이트 단을 통해 제2 바이어스 전압(Vb2)을 수신하고, 제2 바이어스 전압(Vb2)을 기초로 제8 노드(N8)에 접지 전압을 인가할 수 있다. 또한, 제8 트랜지스터(AT8)는 게이트 단을 통해 제2 바이어스 전압(Vb2)을 수신하고, 제2 바이어스 전압(Vb2)을 기초로 제9 노드(N9)에 접지 전압을 인가할 수 있다. The seventh transistor AT7 may receive the second bias voltage Vb2 through a gate terminal and apply a ground voltage to the eighth node N8 based on the second bias voltage Vb2. Also, the eighth transistor AT8 may receive the second bias voltage Vb2 through a gate terminal and apply a ground voltage to the ninth node N9 based on the second bias voltage Vb2.

본 개시의 기술적 사상에 따르면, 제1 증폭기(120)는 8개의 트랜지스터로 구성될 수 있고, 접지 전압 및 출력단과 연결되는 제7 트랜지스터(AT7)의 게이트 길이 및 제8 트랜지스터(AT8)의 게이트 길이는 다른 트랜지스터(AT1~AT6)의 게이트 길이에 비해 더 길 수 있다. 일 예시에서, 제7 트랜지스터(AT7)의 게이트 길이 및 제8 트랜지스터(AT8)의 게이트 길이는 제5 트랜지스터(AT5)의 게이트 길이 및 제6 트랜지스터의 게이트 길이에 비해 더 길 수 있다. 본 개시의 일 실시예에 따르면, 제1 증폭기(120)를 8개의 트랜지스터 만으로 구성함으로써 필요한 바이어스 전압이 줄어들고, 제1 증폭기(120)를 위한 회로 면적이 감소할 수 있다.According to the technical concept of the present disclosure, the first amplifier 120 may include eight transistors, and the gate length of the seventh transistor AT7 and the gate length of the eighth transistor AT8 connected to the ground voltage and the output terminal. may be longer than the gate lengths of the other transistors AT1 to AT6. In one example, the gate length of the seventh transistor AT7 and the gate length of the eighth transistor AT8 may be longer than the gate length of the fifth transistor AT5 and the gate length of the sixth transistor. According to an embodiment of the present disclosure, by configuring the first amplifier 120 with only eight transistors, a required bias voltage and a circuit area for the first amplifier 120 may be reduced.

도 5는 본 개시의 예시적 실시예에 따른 증폭 회로를 나타내는 회로도이다. 도 2 내지 도 4와 중복되는 내용은 생략한다.5 is a circuit diagram illustrating an amplifier circuit according to an exemplary embodiment of the present disclosure. Contents overlapping with those of FIGS. 2 to 4 are omitted.

도 5를 참조하면, 증폭 회로(100)는 공통 모드 피드백 회로(110), 제1 증폭기(120) 및 제2 증폭기(130)를 포함할 수 있다. 공통 모드 피드백 회로(110) 및 제1 증폭기(120)는 각각 도 3 및 도 4에서 상술한 바 그 설명은 생략한다.Referring to FIG. 5 , the amplifier circuit 100 may include a common mode feedback circuit 110 , a first amplifier 120 and a second amplifier 130 . Since the common mode feedback circuit 110 and the first amplifier 120 have been described above in FIGS. 3 and 4, respectively, descriptions thereof are omitted.

제2 증폭기(130)는 제1 증폭기(120)로부터 수신한 을 증폭함으로써 제1 출력 전압(Voutp) 및 제2 출력 전압(Voutn)을 생성하고, 출력단을 통해 외부로 출력할 수 있다. 일 실시예에서, 제2 증폭기(130)는 게이트 단에 제3 바이어스 전압(Vb3)이 인가되는 제9 트랜지스터(AT9) 및 제10 트랜지스터(AT10)를 포함할 수 있고, 제3 입력 전압(Vin2p) 및 제4 입력 전압(Vin2n)을 기초로 제1 출력 전압(Voutp) 및 제2 출력 전압(Voutn)의 전압 레벨을 결정할 수 있다. 또한, 제1 출력 전압(Voutp) 및 제2 출력 전압(Voutn)은 공통 모드 피드백 회로(110)에 출력될 수 있다. The second amplifier 130 generates the first output voltage Voutp and the second output voltage Voutn by amplifying the received from the first amplifier 120, and outputs the first output voltage Voutp and the second output voltage Voutn to the outside through an output terminal. In one embodiment, the second amplifier 130 may include a ninth transistor AT9 and a tenth transistor AT10 to which a third bias voltage Vb3 is applied to a gate terminal, and a third input voltage Vin2p. ) and the fourth input voltage Vin2n, the voltage levels of the first output voltage Voutp and the second output voltage Voutn may be determined. Also, the first output voltage Voutp and the second output voltage Voutn may be output to the common mode feedback circuit 110 .

도 6은 본 개시의 예시적 실시예에 따른 증폭 회로를 나타내는 블록도이다. 도 2와 중복되는 내용은 생략한다.6 is a block diagram illustrating an amplifier circuit according to an exemplary embodiment of the present disclosure. Content overlapping with FIG. 2 is omitted.

도 6을 참조하면, 증폭 회로(100a)는 공통 모드 피드백 회로(110a), 제1 증폭기(120a), 제2 증폭기(130a) 및 피드 포워드 회로(140a)를 포함할 수 있다. 공통 모드 피드백 회로(110a) 및 제1 증폭기(120a)는 도 2의 공통 모드 피드백 회로(110) 및 제1 증폭기(120)와 실질적으로 동일하거나 유사할 수 있는바 그 설명은 생략한다.Referring to FIG. 6 , the amplifier circuit 100a may include a common mode feedback circuit 110a, a first amplifier 120a, a second amplifier 130a, and a feed forward circuit 140a. Since the common mode feedback circuit 110a and the first amplifier 120a may be substantially the same as or similar to the common mode feedback circuit 110 and the first amplifier 120 of FIG. 2 , descriptions thereof are omitted.

피드 포워드 회로(140a)는 제1 입력 전압(Vin1p) 및 제2 입력 전압(Vin1n)을 수신하고, 제2 증폭기(130a)에 제1 피드 포워드 전압(Vffp) 및 제2 피드 포워드 전압(Vffn)을 출력함으로써 피드 포워드 보상(Feed Forward Compensation)을 수행할 수 있다. 피드 포워드 보상은 피드백 보상의 반대되는 개념으로써, 최초 입력에 기초하여 결과 값을 보상하는 것을 의미할 수 있다. The feed forward circuit 140a receives the first input voltage Vin1p and the second input voltage Vin1n, and outputs the first feed forward voltage Vffp and the second feed forward voltage Vffn to the second amplifier 130a. Feed Forward Compensation can be performed by outputting . Feed forward compensation is the opposite concept of feedback compensation, and may mean compensation of a resultant value based on an initial input.

피드 포워드 회로(140a)는 최초 입력인 제1 입력 전압(Vin1p) 및 제2 입력 전압(Vin1n)을 기초로 제1 피드 포워드 전압(Vffp) 및 제2 피드 포워드 전압(Vffn)을 생성하고 제2 증폭기(130a)에 출력할 수 있다. 제2 증폭기(130a)는 공통 모드 피드백 회로(110a)로부터의 피드백 전압(Vfb)과 피드 포워드 회로(140a)로부터 수신한 제1 피드 포워드 전압(Vffp) 및 제2 피드 포워드 전압(Vffn)에 기초하여 제3 입력 전압(Vin2p) 및 제4 입력 전압(Vin2n)을 증폭함으로써 노이즈가 최소화된 제1 출력 전압(Voutp) 및 제2 출력 전압(Voutn)을 생성할 수 있고, 증폭 회로(100a)의 안정성(Stability)이 증가할 수 있다. The feed forward circuit 140a generates a first feed forward voltage Vffp and a second feed forward voltage Vffn based on the first input voltage Vin1p and the second input voltage Vin1n, which are initial inputs, and generates a second feed forward voltage Vffn. It can be output to the amplifier (130a). The second amplifier 130a is based on the feedback voltage Vfb from the common mode feedback circuit 110a and the first feed forward voltage Vffp and the second feed forward voltage Vffn received from the feed forward circuit 140a. It is possible to generate the first output voltage Voutp and the second output voltage Voutn with minimized noise by amplifying the third input voltage Vin2p and the fourth input voltage Vin2n, and the amplification circuit 100a Stability may increase.

도 7은 본 개시의 예시적 실시예에 따른 증폭 회로를 나타내는 회로도이다. 도 5 및 도 6과 중복되는 내용은 생략한다. 7 is a circuit diagram illustrating an amplifier circuit according to an exemplary embodiment of the present disclosure. Contents overlapping with those of FIGS. 5 and 6 are omitted.

도 7을 참조하면, 증폭 회로(100a)는 공통 모드 피드백 회로(110a), 제1 증폭기(120a), 제2 증폭기(130a) 및 피드 포워드 회로(140a)를 포함할 수 있다. 공통 모드 피드백 회로(110a) 및 제1 증폭기(120a)는 도 5의 공통 모드 피드백 회로(110) 및 제1 증폭기(120)의 회로도와 실질적으로 동일하거나 유사할 수 있는바 그 설명은 생략한다.Referring to FIG. 7 , the amplifier circuit 100a may include a common mode feedback circuit 110a, a first amplifier 120a, a second amplifier 130a, and a feed forward circuit 140a. The common mode feedback circuit 110a and the first amplifier 120a may be substantially the same as or similar to the circuit diagram of the common mode feedback circuit 110 and the first amplifier 120 of FIG. 5 , and thus descriptions thereof are omitted.

피드 포워드 회로(140a)는 제1 트랜지스터(FT1), 제2 트랜지스터(FT2), 제3 트랜지스터(FT3), 제4 트랜지스터(FT4) 및 제3 전류원(CG3)을 포함할 수 있다. 제1 트랜지스터(FT1)의 게이트 단은 제2 입력단으로써 제2 입력 전압(Vin1n)을 수신하고, 제1 트랜지스터(FT1)는 제2 입력 전압(Vin1n)에 기초하여 제1 출력단(O1)과 제3 전류원(CG3) 사이의 전류를 조절할 수 있다. 제2 트랜지스터(FT2)의 게이트 단은 제1 입력단으로써 제2 입력 전압(Vin1n)을 수신하고, 제2 트랜지스터(FT2)는 제1 입력 전압(Vin1p)에 기초하여 제2 출력단(O2)과 제3 전류원(CG3) 사이의 전류를 조절할 수 있다. The feed forward circuit 140a may include a first transistor FT1 , a second transistor FT2 , a third transistor FT3 , a fourth transistor FT4 , and a third current source CG3 . The gate terminal of the first transistor FT1 receives the second input voltage Vin1n as a second input terminal, and the first transistor FT1 receives the second input voltage Vin1n from the first output terminal O1 based on the second input voltage Vin1n. The current between the 3 current sources (CG3) can be adjusted. The gate terminal of the second transistor FT2 receives the second input voltage Vin1n as the first input terminal, and the second transistor FT2 receives the second output terminal O2 and the second output terminal O2 based on the first input voltage Vin1p. The current between the 3 current sources (CG3) can be adjusted.

제3 트랜지스터(FT3)는 제1 출력단(O1)의 전압 레벨에 기초하여 제1 출력단(O1)에 전원 전압(VDD)으로부터의 전류를 조절할 수 있다. 제4 트랜지스터(FT4)는 제2 출력단(O2)의 전압 레벨에 기초하여 제2 출력단(O2)에 전원 전압(VDD)으로부터의 전류를 조절할 수 있다. 제1 출력단(O1)에 인가된 제1 피드 포워드 전압(Vffp)은 제2 증폭기(130a)에 포함되는 제9 트랜지스터(AT9)의 게이트 단에 인가되고, 제2 출력단(O2)에 인가된 제2 피드 포워드 전압(Vffn)은 제2 증폭기(130a)에 포함되는 제10 트랜지스터(AT10)의 게이트 단에 인가될 수 있다. The third transistor FT3 may adjust the current from the power supply voltage VDD to the first output line O1 based on the voltage level of the first output line O1. The fourth transistor FT4 may adjust the current from the power supply voltage VDD to the second output line O2 based on the voltage level of the second output line O2. The first feed forward voltage Vffp applied to the first output line O1 is applied to the gate terminal of the ninth transistor AT9 included in the second amplifier 130a and applied to the second output line O2. The 2-feed forward voltage Vffn may be applied to the gate terminal of the tenth transistor AT10 included in the second amplifier 130a.

도 5의 제2 증폭기(130)에 포함되는 제9 트랜지스터(AT9) 및 제10 트랜지스터(AT10)는 게이트 단에 일정한 제3 바이어스 전압(Vb3)이 인가되지만, 본 실시예에 따른 제2 증폭기(130a)에 포함되는 제9 트랜지스터(AT9) 및 제10 트랜지스터(AT10)의 게이트 단에는 제1 입력 전압(Vin1p) 또는 제2 입력 전압(Vin1n)을 기초로 생성한 제1 피드 포워드 전압(Vffp) 또는 제2 피드 포워드 전압(Vffn)이 인가될 수 있다. 이에 따라서, 제2 증폭기(130a)의 노이즈가 최소화 될 수 있고, 증폭 회로(100a)의 안정성이 증가할 수 있다.Although a constant third bias voltage Vb3 is applied to gate terminals of the ninth transistor AT9 and the tenth transistor AT10 included in the second amplifier 130 of FIG. 5 , the second amplifier according to the present embodiment ( A first feed forward voltage Vffp generated based on the first input voltage Vin1p or the second input voltage Vin1n is applied to the gate terminals of the ninth transistor AT9 and the tenth transistor AT10 included in 130a). Alternatively, the second feed forward voltage Vffn may be applied. Accordingly, noise of the second amplifier 130a can be minimized and stability of the amplifier circuit 100a can be increased.

도 8은 본 개시의 예시적 실시예에 따른 증폭 회로를 나타내는 블록도이다. 도 6와 중복되는 내용은 생략한다.8 is a block diagram illustrating an amplifier circuit according to an exemplary embodiment of the present disclosure. Contents overlapping with those of FIG. 6 are omitted.

도 8을 참조하면, 증폭 회로(100b)는 공통 모드 피드백 회로(110b), 제1 증폭기(120b), 제2 증폭기(130b) 및 피드 포워드 회로(140b)를 포함할 수 있다. 공통 모드 피드백 회로(110b), 제1 증폭기(120b) 및 피드 포워드 회로(140b)는 도 6의 공통 모드 피드백 회로(110a), 제1 증폭기(120a) 및 피드 포워드 회로(140a)와 실질적으로 동일하거나 유사할 수 있는바 그 설명은 생략한다.Referring to FIG. 8 , the amplifier circuit 100b may include a common mode feedback circuit 110b, a first amplifier 120b, a second amplifier 130b, and a feed forward circuit 140b. Common mode feedback circuit 110b, first amplifier 120b and feed forward circuit 140b are substantially the same as common mode feedback circuit 110a, first amplifier 120a and feed forward circuit 140a of FIG. or similar, the description thereof is omitted.

제2 증폭기(120b)는 제1 입력단(I1)과 제1 출력단(O1) 사이에 연결되는 제1 밀러 보상 회로(MCC1) 및 제2 입력단(I2)과 제2 출력단(O2) 사이에 연결되는 제2 밀러 보상 회로(MCC2)를 포함할 수 있다. 제1 밀러 보상 회로(MCC1) 및 제2 밀러 보상 회로(MCC2)는 저항 및 커패시터 중 적어도 하나를 포함할 수 있다. 제1 밀러 보상 회로(MCC1) 및 제2 밀러 보상 회로(MCC2)는 증폭 회로(100b)에 대한 밀러 보상을 수행할 수 있다. 즉, 상술한 바와 같이 제1 밀러 보상 회로(MCC1) 및 제2 밀러 보상 회로(MCC2)는 증폭 회로(100b)에 대한 주극점 보상을 수행하고 네거티브 영점(Negative Zero)를 추가시킴에 따라서 증폭 회로(100b)의 안정성을 증가시킬 수 있다. The second amplifier 120b includes a first mirror compensation circuit MCC1 connected between the first input terminal I1 and the first output terminal O1 and connected between the second input terminal I2 and the second output terminal O2. A second mirror compensation circuit MCC2 may be included. The first mirror compensation circuit MCC1 and the second mirror compensation circuit MCC2 may include at least one of a resistor and a capacitor. The first and second mirror compensation circuits MCC1 and MCC2 may perform mirror compensation on the amplifier circuit 100b. That is, as described above, the first mirror compensation circuit MCC1 and the second mirror compensation circuit MCC2 perform main pole compensation for the amplifier circuit 100b and add a negative zero to the amplifier circuit. (100b) can increase the stability.

도 8에서는 제2 증폭기(120b)가 두 개의 밀러 보상 회로(MCC1, MCC2)와 연결되는 실시예가 도시되어 있으나, 이는 일 실시예일 뿐이고, 제2 증폭기(120b)가 두 개보다 많거나 적은 밀러 보상 회로를 포함하는 실시예에도 본 개시의 기술적 사상이 적용될 수 있다. In FIG. 8, an embodiment in which the second amplifier 120b is connected to two mirror compensation circuits MCC1 and MCC2 is shown, but this is only an embodiment, and the second amplifier 120b has more or less than two mirror compensation circuits. The technical spirit of the present disclosure may also be applied to an embodiment including a circuit.

도 9는 본 개시의 예시적 실시예에 따른 증폭 회로를 나타내는 회로도이다. 도 7 및 도 8과 중복되는 내용은 생략한다.9 is a circuit diagram illustrating an amplifier circuit according to an exemplary embodiment of the present disclosure. Contents overlapping with those of FIGS. 7 and 8 are omitted.

도 9를 참조하면, 증폭 회로(100b)는 공통 모드 피드백 회로(110b), 제1 증폭기(120b), 제2 증폭기(130b) 및 피드 포워드 회로(140b)를 포함할 수 있다. 공통 모드 피드백 회로(110b), 제1 증폭기(120b) 및 피드 포워드 회로(140b)는 도 7의 공통 모드 피드백 회로(110a), 제1 증폭기(120a) 및 피드 포워드 회로(140a)와 실질적으로 동일하거나 유사할 수 있는바 그 설명은 생략한다.Referring to FIG. 9 , the amplifier circuit 100b may include a common mode feedback circuit 110b, a first amplifier 120b, a second amplifier 130b, and a feed forward circuit 140b. Common mode feedback circuit 110b, first amplifier 120b and feed forward circuit 140b are substantially the same as common mode feedback circuit 110a, first amplifier 120a and feed forward circuit 140a of FIG. or similar, the description thereof is omitted.

제2 증폭기(130a)는 제1 입력단(I1)과 제1 출력단(O1) 사이에 연결되는 제1 밀러 보상 회로(MCC1) 및 제2 입력단(I2)과 제2 출력단(O2) 사이에 연결되는 제2 밀러 보상 회로(MCC2)를 포함할 수 있다. 제1 밀러 보상 회로(MCC1)는 직렬 연결된 제1 저항(R1) 및 제1 커패시터(C1)를 포함할 수 있고, 제2 밀러 보상 회로(MCC2)는 직렬 연결된 제2 저항(R2) 및 제2 커패시터(C2)를 포함할 수 있다. 제1 저항(R1) 및 제2 저항(R2)은 증폭 회로(100b)에 네거티브 영역의 영점(Zero)을 추가시킬 수 있고, 제1 커패시터(C1) 및 제2 커패시터(C2)는 밀러 효과(Miller Effect)에 의한 주극점 보상을 수행할 수 있다. 네거티브 영역의 영점이 추가되고, 주극점 보상에 따라서 증폭 회로(100b) 전체의 안정성이 증가할 수 있다. The second amplifier 130a includes a first mirror compensation circuit MCC1 connected between the first input terminal I1 and the first output terminal O1 and connected between the second input terminal I2 and the second output terminal O2. A second mirror compensation circuit MCC2 may be included. The first mirror compensation circuit MCC1 may include a first resistor R1 and a first capacitor C1 connected in series, and the second mirror compensation circuit MCC2 may include a second resistor R2 and a second resistor R2 connected in series. A capacitor C2 may be included. The first resistor R1 and the second resistor R2 may add a zero point in the negative region to the amplifier circuit 100b, and the first capacitor C1 and the second capacitor C2 have the Miller effect ( Principal pole compensation by Miller Effect) can be performed. The zero point of the negative region is added, and the overall stability of the amplifier circuit 100b may be increased according to the main pole compensation.

도 10은 본 개시의 예시적 실시예에 따른 연산 증폭기를 나타내는 회로도이다. 도 3과 중복되는 내용은 생략한다.10 is a circuit diagram illustrating an operational amplifier according to an exemplary embodiment of the present disclosure. Contents overlapping with those of FIG. 3 are omitted.

도 10을 참조하면, 연산 증폭기(111c)는 공통 모드 피드백 회로(도2, 110)에 포함될 수 있다. 연산 증폭기(111c)는 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제4 트랜지스터(T4), 제5 트랜지스터(T5), 제6 트랜지스터(T6), 제1 전류원(CG1) 및 가변 밀러 보상 회로(MCC_v)를 포함할 수 있다. 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제4 트랜지스터(T4), 제5 트랜지스터(T5), 제6 트랜지스터(T6) 및 제1 전류원(CG1)은 도 3은 연산 증폭기(111)에 포함되는 구성과 동일하거나 유사할 수 있는바 그 설명은 생략한다.Referring to FIG. 10 , the operational amplifier 111c may be included in the common mode feedback circuit (FIG. 2, 110). The operational amplifier 111c includes a first transistor T1, a second transistor T2, a third transistor T3, a fourth transistor T4, a fifth transistor T5, a sixth transistor T6, a first A current source CG1 and a variable Miller compensation circuit MCC_v may be included. The first transistor T1, the second transistor T2, the third transistor T3, the fourth transistor T4, the fifth transistor T5, the sixth transistor T6 and the first current source CG1 are shown in FIG. 3 may be the same as or similar to the configuration included in the operational amplifier 111, and a description thereof is omitted.

가변 밀러 보상 회로(MCC_v)는 직렬 연결된 가변 저항(Rv) 및 가변 커패시터(Cv)를 포함할 수 있다. 가변 저항(Rv)은 외부의 제어에 따라서 저항 값이 변할 수 있고, 가변 커패시터(Cv)는 외부의 제어에 따라서 커패시턴스 값이 변할 수 있다. 가변 밀러 보상 회로(MCC_v)가 가변 저항(Rv) 및 가변 커패시터(Cv)를 포함함에 따라서, 본 개시의 일 실시예에 따른 연산 증폭기(111c)는 영점의 위치를 변경할 수 있고, 주극점 보상의 정도를 조절할 수 있다. The variable Miller compensation circuit MCC_v may include a variable resistor Rv and a variable capacitor Cv connected in series. The resistance value of the variable resistor Rv may be changed according to external control, and the capacitance value of the variable capacitor Cv may be changed according to external control. As the variable Miller compensation circuit MCC_v includes a variable resistor Rv and a variable capacitor Cv, the operational amplifier 111c according to an embodiment of the present disclosure can change the position of the zero point, and You can adjust the degree.

도 11은 본 개시의 예시적 실시예에 따른 연산 증폭기를 나타내는 회로도이다. 도 3과 중복되는 내용은 생략한다.11 is a circuit diagram illustrating an operational amplifier according to an exemplary embodiment of the present disclosure. Contents overlapping with those of FIG. 3 are omitted.

도 11을 참조하면, 연산 증폭기(111d)는 공통 모드 피드백 회로(도2, 110)에 포함될 수 있다. 연산 증폭기(111d)는 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제4 트랜지스터(T4), 제5 트랜지스터(T5), 제6 트랜지스터(T6), 제1 전류원(CG1), 스위치(sw), 제1 밀러 보상 회로(MCCa), 제2 밀러 보상 회로(MCCb) 및 제3 밀러 보상 회로(MCCc)를 포함할 수 있다. 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제4 트랜지스터(T4), 제5 트랜지스터(T5), 제6 트랜지스터(T6) 및 제1 전류원(CG1)은 도 3은 연산 증폭기(111)에 포함되는 구성과 동일하거나 유사할 수 있는바 그 설명은 생략한다.Referring to FIG. 11, the operational amplifier 111d may be included in the common mode feedback circuit (110 in FIG. 2). The operational amplifier 111d includes a first transistor T1, a second transistor T2, a third transistor T3, a fourth transistor T4, a fifth transistor T5, a sixth transistor T6, a first A current source (CG1), a switch (sw), a first mirror compensation circuit (MCCa), a second mirror compensation circuit (MCCb), and a third mirror compensation circuit (MCCc) may be included. The first transistor T1, the second transistor T2, the third transistor T3, the fourth transistor T4, the fifth transistor T5, the sixth transistor T6 and the first current source CG1 are shown in FIG. 3 may be the same as or similar to the configuration included in the operational amplifier 111, and a description thereof is omitted.

제1 밀러 보상 회로(MCCa)는 제1 저항(Ra) 및 제1 커패시터(Ca)를 포함할 수 있고, 제2 밀러 보상 회로(MCCb)는 제2 저항(Rb) 및 제2 커패시터(Cb)를 포함할 수 있고, 제3 밀러 보상 회로(MCCc)는 제3 저항(Rc) 및 제3 커패시터(Cc)를 포함할 수 있다. 스위치(sw)는 외부로부터 제어 신호(Ctrl_m)를 수신하고, 제어 신호(Ctrl_m)에 기초하여 제1 밀러 보상 회로(MCCa), 제2 밀러 보상 회로(MCCb) 및 제3 밀러 보상 회로(MCCc) 중 어느 하나를 연산 증폭기(111d)에 연결할 수 있다. 이에 따라서, 본 개시의 일 실시예에 따른 연산 증폭기(111d)는 영점의 위치를 변경할 수 있고, 주극점 보상의 정도를 조절할 수 있다.The first mirror compensation circuit MCCa may include a first resistor Ra and a first capacitor Ca, and the second mirror compensation circuit MCCb may include a second resistor Rb and a second capacitor Cb. , and the third Miller compensation circuit MCCc may include a third resistor Rc and a third capacitor Cc. The switch sw receives the control signal Ctrl_m from the outside, and based on the control signal Ctrl_m, the first mirror compensation circuit MCCa, the second mirror compensation circuit MCCb, and the third mirror compensation circuit MCCc Any one of them may be connected to the operational amplifier 111d. Accordingly, the operational amplifier 111d according to an embodiment of the present disclosure may change the location of the zero point and adjust the degree of main pole point compensation.

도 12은 본 개시의 예시적 실시예에 따른 연산 증폭기를 나타내는 회로도이다. 도 3과 중복되는 내용은 생략한다.12 is a circuit diagram illustrating an operational amplifier according to an exemplary embodiment of the present disclosure. Contents overlapping with those of FIG. 3 are omitted.

도 12을 참조하면, 연산 증폭기(111f)는 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제4 트랜지스터(T4), 제5 트랜지스터(T5), 제6 트랜지스터(T6), 제1 전류원(CG1) 및 밀러 보상 회로(MCCf)를 포함할 수 있다. 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제4 트랜지스터(T4), 제5 트랜지스터(T5), 제6 트랜지스터(T6) 및 제1 전류원(CG1)은 도 3은 연산 증폭기(111)에 포함되는 구성과 동일하거나 유사할 수 있는바 그 설명은 생략한다.Referring to FIG. 12, the operational amplifier 111f includes a first transistor T1, a second transistor T2, a third transistor T3, a fourth transistor T4, a fifth transistor T5, and a sixth transistor. (T6), a first current source (CG1), and a Miller compensation circuit (MCCf). The first transistor T1, the second transistor T2, the third transistor T3, the fourth transistor T4, the fifth transistor T5, the sixth transistor T6 and the first current source CG1 are shown in FIG. 3 may be the same as or similar to the configuration included in the operational amplifier 111, and a description thereof is omitted.

밀러 보상 회로(MCCf)는 병렬 연결된 제1 저항(Rf) 및 제1 인덕터(Lf)를 포함할 수 있다. 병렬 연결된 제1 저항(Rf) 및 제1 인덕터(Lf)는 도 3의 밀러 보상 회로(MCC)와 같이 직렬 연결된 밀러 저항(Rm) 및 밀러 커패시터(Cm)로 치환할 수 있다. 따라서 본 개시의 일 실시예에 따르면, 저항과 인덕터를 이용해서 밀러 보상 회로(MCCf)를 구현할 수 있다. The Miller compensation circuit MCCf may include a first resistor Rf and a first inductor Lf connected in parallel. The first resistor Rf and the first inductor Lf connected in parallel may be replaced with a Miller resistor Rm and a Miller capacitor Cm connected in series as in the Miller compensation circuit MCC of FIG. 3 . Therefore, according to an embodiment of the present disclosure, the Miller compensation circuit MCCf may be implemented using a resistor and an inductor.

도 13은 본 개시의 예시적 실시예에 따른 증폭 회로의 동작을 나타내는 순서도이다. 13 is a flowchart illustrating the operation of an amplifier circuit according to an exemplary embodiment of the present disclosure.

도 2 및 도 13을 참조하면, 제1 증폭기(120)는 제1 차동 입력 전압(Vin1p, Vin1n)을 증폭시킴으로써 제2 차동 입력 전압(Vin2p, Vin2n)을 생성할 수 있다(S10). 제2 증폭기(130)는 제2 차동 입력 전압(Vin2p, Vin2n)을 증폭시킴으로써 차동 출력 전압(Voutn, Voutp)을 생성할 수 있다(S20). 공통 모드 피드백 회로(110)에 포함되는 밀러 회로(MCC)는 차동 출력 전압(Voutn, Voutp)을 센싱한 결과를 기초로 공통 모드 피드백 회로(110)에 대한 밀러 보상을 수행하고, 공통 모드 피드백 회로(110)는 차동 출력 전압(Voutn, Voutp)을 기초로 피드백 전압(Vfb)을 조절할 수 있다(S30). 공통 모드 피드백 회로(110)는 조절된 피드백 전압(Vfb)을 제1 증폭기(120)에 출력할 수 있다(S40). Referring to FIGS. 2 and 13 , the first amplifier 120 may generate second differential input voltages Vin2p and Vin2n by amplifying the first differential input voltages Vin1p and Vin1n ( S10 ). The second amplifier 130 may generate differential output voltages Voutn and Voutp by amplifying the second differential input voltages Vin2p and Vin2n (S20). The Miller circuit MCC included in the common mode feedback circuit 110 performs Miller compensation on the common mode feedback circuit 110 based on the result of sensing the differential output voltages Voutn and Voutp, and the common mode feedback circuit 110 may adjust the feedback voltage Vfb based on the differential output voltages Voutn and Voutp (S30). The common mode feedback circuit 110 may output the adjusted feedback voltage Vfb to the first amplifier 120 (S40).

도 14는 본 개시의 예시적 실시예에 따른 통신 장치를 포함하는 통신 기기들을 나타내는 도면이다.14 is a diagram illustrating communication devices including a communication device according to an exemplary embodiment of the present disclosure.

도 14를 참조하면, 가정용 기기(2100), 가전(2120), 엔터테인먼트 기기(2140) 및 AP(Access Point)(2200)는 본 개시의 예시적 실시예에 따른 증폭 회로를 포함할 수 있다. 일부 실시예들에서, 가정용 기기(2100), 가전(2120), 엔터테인먼트 기기(2140) 및 AP(2200)는 IoT(Internet of Things) 네트워크 시스템을 구성할 수 있다. 도 14에 도시된 통신 기기들은 예시일 뿐이며, 도 14에 도시되지 아니한 다른 통신 기기들에도 본 개시의 예시적 실시예에 따른 증폭 회로가 포함될 수 있는 점은 이해될 것이다.Referring to FIG. 14 , a home device 2100, a home appliance 2120, an entertainment device 2140, and an access point (AP) 2200 may include an amplifier circuit according to an exemplary embodiment of the present disclosure. In some embodiments, the home device 2100, the home appliance 2120, the entertainment device 2140, and the AP 2200 may configure an Internet of Things (IoT) network system. It will be understood that the communication devices shown in FIG. 14 are just examples, and that other communication devices not shown in FIG. 14 may also include the amplifier circuit according to the exemplary embodiment of the present disclosure.

가정용 기기(2100), 가전(2120), 엔터테인먼트 기기(2140) 및 AP(2200)는 전술된 본 개시의 예시적 실시예들에 따른 증폭 회로에 의해서 전압 신호가 증폭될 수 있다. 일 실시예에서, 가정용 기기(2100), 가전(2120), 엔터테인먼트 기기(2140) 및 AP(2200)는 밀러 보상 회로를 포함하는 공통 모드 피드백 회로를 포함할 수 있고, 가정용 기기(2100), 가전(2120), 엔터테인먼트 기기(2140) 및 AP(2200)의 안정성이 향상될 수 있다. Voltage signals of the household device 2100, the home appliance 2120, the entertainment device 2140, and the AP 2200 may be amplified by the amplifier circuit according to the exemplary embodiments of the present disclosure. In one embodiment, household appliance 2100, appliance 2120, entertainment appliance 2140, and AP 2200 may include a common mode feedback circuit that includes a Miller compensation circuit, and household appliance 2100, appliance 2140 may include a common mode feedback circuit. Stability of the device 2120, the entertainment device 2140, and the AP 2200 may be improved.

이상에서와 같이 도면과 명세서에서 예시적인 실시예들이 개시되었다. 본 명세서에서 특정한 용어를 사용하여 실시예들을 설명되었으나, 이는 단지 본 개시의 기술적 사상을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 개시의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 개시의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.?As above, exemplary embodiments have been disclosed in the drawings and specifications. Although the embodiments have been described using specific terms in this specification, they are only used for the purpose of explaining the technical idea of the present disclosure, and are not used to limit the scope of the present disclosure described in the claims. . Therefore, those of ordinary skill in the art will understand that various modifications and equivalent other embodiments are possible therefrom. Therefore, the true technical scope of protection of the present disclosure should be determined by the technical spirit of the appended claims.

Claims (10)

제1 입력 전압을 수신하고, 상기 제1 입력 전압을 증폭시킴으로써 제1 출력 전압을 출력하는 증폭기; 및
상기 제1 출력 전압을 수신하고, 상기 제1 출력 전압을 기초로 상기 증폭기에 인가되는 적어도 하나의 피드백 전압을 조절하는 피드백을 수행함으로써 제1 출력 전압이 공통 모드에서 동작할 수 있도록 하는 공통 모드 피드백 회로;를 포함하고,
상기 공통 모드 피드백 회로는 저항 및 커패시터를 포함함으로써 상기 공통 모드 피드백 회로에 대해 밀러 효과(Miller Effect)를 이용한 주극점 보상(Dominant Pole Compensation)을 수행하는 제1 밀러 보상 회로(Miller Compensation Circuit)를 포함하고,
상기 공통 모드 피드백 회로는,
상기 제1 출력 전압을 센싱함으로써 제1 센싱 전압을 출력하는 출력 전압 센싱 회로; 및
상기 제1 센싱 전압 및 레퍼런스 전압에 기초하여 상기 적어도 하나의 피드백 전압을 조절하고, 상기 제1 밀러 보상 회로를 포함하는 연산 증폭기;를 포함하고,
상기 제1 밀러 보상 회로는 직렬로 연결된 제1 저항 및 제1 커패시터를 포함하고,
상기 증폭기는,
상기 제1 입력 전압을 수신하고, 증폭시킴으로써 제2 입력 전압을 생성하는 제1 증폭기;및
상기 제2 입력 전압을 수신하고, 증폭시킴으로써 상기 제1 출력 전압을 생성하는 제2 증폭기;를 포함하고,
상기 적어도 하나의 피드백 전압은 상기 제1 증폭기에 인가되는 것을 특징으로 하는 증폭 회로.an amplifier that receives a first input voltage and outputs a first output voltage by amplifying the first input voltage; and
Common mode feedback for receiving the first output voltage and performing feedback adjusting at least one feedback voltage applied to the amplifier based on the first output voltage so that the first output voltage can operate in a common mode. Including; circuit;
The common mode feedback circuit includes a first Miller compensation circuit that performs dominant pole compensation using a Miller effect on the common mode feedback circuit by including a resistor and a capacitor. do,
The common mode feedback circuit,
an output voltage sensing circuit configured to output a first sensing voltage by sensing the first output voltage; and
An operational amplifier configured to adjust the at least one feedback voltage based on the first sensing voltage and a reference voltage and including the first Miller compensation circuit;
The first Miller compensation circuit includes a first resistor and a first capacitor connected in series,
The amplifier is
A first amplifier that receives the first input voltage and generates a second input voltage by amplifying it; and
A second amplifier configured to receive the second input voltage and generate the first output voltage by amplifying it;
The at least one feedback voltage is applied to the first amplifier. 삭제delete 제1항에 있어서,
상기 연산 증폭기는,
상기 제1 센싱 전압이 인가되는 게이트 단, 제1 노드에 연결되는 일단 및 제3 노드에 연결되는 타단을 갖는 제1 트랜지스터;및
상기 레퍼런스 전압이 인가되는 게이트 단, 제2 노드에 연결되는 일단, 상기 제3 노드에 연결되는 타단을 갖는 제2 트랜지스터;를 더 포함하고,
상기 제1 밀러 보상 회로는 상기 제1 노드 및 상기 제2 노드 사이에 연결되는 것을 특징으로 하는 증폭 회로.According to claim 1,
The operational amplifier,
A first transistor having a gate to which the first sensing voltage is applied, one end connected to a first node, and the other end connected to a third node; and
A second transistor having a gate to which the reference voltage is applied, one end connected to a second node, and the other end connected to the third node;
The first Miller compensation circuit is an amplifier circuit, characterized in that connected between the first node and the second node. 제3항에 있어서,
상기 적어도 하나의 피드백 전압은 상기 제1 노드의 전압 레벨인 제1 피드백 전압을 포함하는 것을 특징으로 하는 증폭 회로.According to claim 3,
The at least one feedback voltage includes a first feedback voltage that is a voltage level of the first node. 제3항에 있어서,
제1 바이어스 전압이 인가되는 게이트 단, 제4 노드에 연결되는 일단 및 상기 제1 노드에 연결되는 타단을 갖는 제3 트랜지스터;
상기 제1 바이어스 전압이 인가되는 게이트 단, 제5 노드에 연결되는 일단 및 상기 제2 노드에 연결되는 타단을 갖는 제4 트랜지스터;
상기 제1 노드에 연결되는 게이트 단, 전원 전압이 인가되는 일단 및 상기 제4 노드에 연결되는 타단을 갖는 제5 트랜지스터;및
상기 제2 노드에 연결되는 게이트 단, 상기 전원 전압이 인가되는 일단 및 상기 제5 노드에 연결되는 타단을 갖는 제6 트랜지스터;를 더 포함하는 것을 특징으로 하는 증폭 회로.According to claim 3,
a third transistor having a gate to which a first bias voltage is applied, one end connected to a fourth node, and the other end connected to the first node;
a fourth transistor having a gate to which the first bias voltage is applied, one end connected to a fifth node, and the other end connected to the second node;
A fifth transistor having a gate connected to the first node, one end to which a power supply voltage is applied, and the other end connected to the fourth node; and
and a sixth transistor having a gate connected to the second node, one end to which the power supply voltage is applied, and the other end connected to the fifth node. 삭제delete 제1항에 있어서,
상기 적어도 하나의 피드백 전압은 제1 피드백 전압을 포함하고,
상기 제1 입력 전압은 제1 차동 입력 전압 및 제2 차동 입력 전압을 포함하고,
상기 제1 증폭기는,
상기 피드백 전압에 의해 제어되는 제1 트랜지스터 및 제2 트랜지스터;
상기 제1 차동 입력 전압에 의해 제어되는 제3 트랜지스터;
상기 제2 차동 입력 전압에 의해 제어되는 제4 트랜지스터;
제1 바이어스 전압에 의해 제어되는 제5 트랜지스터 및 제6 트랜지스터;및
제2 바이어스 전압에 의해 제어되는 제7 트랜지스터 및 제8 트랜지스터;를 포함하고,
상기 제7 트랜지스터 및 상기 제8 트랜지스터의 게이트 길이는 상기 제5 트랜지스터 및 상기 제6 트랜지스터의 게이트 길이보다 긴 것을 특징으로 하는 증폭 회로.According to claim 1,
the at least one feedback voltage includes a first feedback voltage;
The first input voltage includes a first differential input voltage and a second differential input voltage;
The first amplifier,
a first transistor and a second transistor controlled by the feedback voltage;
a third transistor controlled by the first differential input voltage;
a fourth transistor controlled by the second differential input voltage;
A fifth transistor and a sixth transistor controlled by a first bias voltage; and
A seventh transistor and an eighth transistor controlled by a second bias voltage;
Gate lengths of the seventh transistor and the eighth transistor are longer than gate lengths of the fifth transistor and the sixth transistor. 제7항에 있어서,
상기 제2 증폭기는 제1 입력단 및 제2 입력단을 포함하고,
상기 제5 트랜지스터의 일단은 상기 제3 트랜지스터와 연결되고, 타단은 상기 제1 입력단에 연결되고,
상기 제6 트랜지스터의 일단은 상기 제4 트랜지스터와 연결되고, 타단은 상기 제2 입력단에 연결되고,
상기 제7 트랜지스터의 일단은 상기 제1 입력단에 연결되고, 타단에는 접지 전압이 인가되고,
상기 제8 트랜지스터의 일단은 상기 제2 입력단에 연결되고, 타단에는 접지 전압이 인가되는 것을 특징으로 하는 증폭 회로.According to claim 7,
The second amplifier includes a first input end and a second input end,
One end of the fifth transistor is connected to the third transistor and the other end is connected to the first input terminal;
One end of the sixth transistor is connected to the fourth transistor and the other end is connected to the second input terminal;
One end of the seventh transistor is connected to the first input terminal, and a ground voltage is applied to the other terminal;
One end of the eighth transistor is connected to the second input terminal, and a ground voltage is applied to the other terminal. 제1항에 있어서,
상기 제1 입력 전압을 수신하고, 상기 제2 증폭기와 연결되어 상기 제1 입력 전압을 기초로 상기 제2 증폭기에 적어도 하나의 피드 포워드 전압을 출력하는 피드 포워드 회로;를 더 포함하는 증폭 회로.According to claim 1,
A feed forward circuit that receives the first input voltage and is connected to the second amplifier to output at least one feed forward voltage to the second amplifier based on the first input voltage. 제1 및 제2 증폭기를 포함하는 증폭기 회로로부터 수신한 차동 전압에 기초하여 상기 증폭기 회로에 출력하는 피드백 전압을 조절함으로써 상기 차동 전압을 공통 모드로 동작하게 하는 공통 모드 피드백 회로에 있어서,
상기 차동 전압을 센싱함으로써 제1 센싱 전압을 출력하는 출력 전압 센싱 회로; 및
상기 제1 센싱 전압 및 레퍼런스 전압에 기초하여 상기 피드백 전압을 조절하는 연산 증폭기;를 포함하고,
상기 연산 증폭기는 제1 저항 및 제1 커패시터가 직렬로 연결되는 제1 밀러 보상 회로를 포함하는 것을 특징으로 하는 공통 모드 피드백 회로.In the common mode feedback circuit for operating the differential voltage in a common mode by adjusting a feedback voltage output to the amplifier circuit based on the differential voltage received from the amplifier circuit including first and second amplifiers,
an output voltage sensing circuit configured to output a first sensing voltage by sensing the differential voltage; and
An operational amplifier configured to adjust the feedback voltage based on the first sensing voltage and the reference voltage;
The operational amplifier comprises a first Miller compensation circuit in which a first resistor and a first capacitor are connected in series.
KR1020180035397A 2018-03-27 2018-03-27 Amplifying circuit comprising miller compensation circuit KR102558000B1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180035397A KR102558000B1 (en) 2018-03-27 2018-03-27 Amplifying circuit comprising miller compensation circuit
US16/277,093 US10797662B2 (en) 2018-03-27 2019-02-15 Amplifying circuit including miller compensation circuit
CN201910119596.XA CN110311629B (en) 2018-03-27 2019-02-18 Amplifying circuit comprising a miller compensation circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180035397A KR102558000B1 (en) 2018-03-27 2018-03-27 Amplifying circuit comprising miller compensation circuit

Publications (2)

Publication Number Publication Date
KR20190113137A KR20190113137A (en) 2019-10-08
KR102558000B1 true KR102558000B1 (en) 2023-07-20

Family

ID=68057265

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180035397A KR102558000B1 (en) 2018-03-27 2018-03-27 Amplifying circuit comprising miller compensation circuit

Country Status (2)

Country Link
US (1) US10797662B2 (en)
KR (1) KR102558000B1 (en)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020003419A1 (en) * 2018-06-27 2020-01-02 リコー電子デバイス株式会社 Constant voltage generating circuit
CN110912521A (en) * 2019-12-20 2020-03-24 邓晨曦 Common mode leakage current compensation circuit of bioelectricity sensor simulation front end
US11487312B2 (en) * 2020-03-27 2022-11-01 Semiconductor Components Industries, Llc Compensation for low dropout voltage regulator
US11381207B2 (en) * 2020-04-02 2022-07-05 Stmicroelectronics International N.V. Apparatus and method for an analog to digital converter
CN112234973B (en) * 2020-09-24 2023-01-24 西安电子科技大学 Multistage operational amplifier suitable for driving wide-range capacitive load
KR102557684B1 (en) * 2021-05-21 2023-07-19 고려대학교 산학협력단 Multi-stage amplifier using time-varying milelr compensation and operation method thereof
CN113726298B (en) * 2021-11-02 2022-03-15 杭州洪芯微电子科技有限公司 Fully-differential two-stage operational amplifier circuit
CN115412041B (en) * 2022-10-31 2023-02-28 成都市安比科技有限公司 Low-noise fully-differential amplifier comprising common-mode feedback circuit

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070188231A1 (en) * 2006-02-13 2007-08-16 Amit Kumar Gupta Multi-Path Common Mode Feedback for High Speed Multi-Stage Amplifiers

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5880634A (en) 1997-03-21 1999-03-09 Plato Labs, Inc. Wide band-width operational amplifier
US6963245B2 (en) 2003-09-03 2005-11-08 Broadcom Corporation System and method to accelerate settling of an amplifier
KR100804637B1 (en) 2006-11-02 2008-02-20 삼성전자주식회사 Low voltage operational amplifier and method thereof
TWI384751B (en) 2009-07-22 2013-02-01 Ralink Technology Corp Operational amplifier having dc offset cancellation capability
WO2012029078A2 (en) 2010-09-02 2012-03-08 The Secretary, Department Of Information Technology (Dit) Low distortion filters
US8890611B2 (en) 2012-02-08 2014-11-18 Mediatek Inc. Operational amplifier circuits
WO2014123593A1 (en) 2013-02-07 2014-08-14 The Boeing Company Flight deck lighting for information display
US8963639B2 (en) 2013-02-19 2015-02-24 University Of Macau Frequency compensation techniques for low-power and small-area multistage amplifiers
US9716470B2 (en) 2015-05-21 2017-07-25 Analog Devices, Inc. Apparatus and methods for compensating an operational amplifier

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070188231A1 (en) * 2006-02-13 2007-08-16 Amit Kumar Gupta Multi-Path Common Mode Feedback for High Speed Multi-Stage Amplifiers

Also Published As

Publication number Publication date
CN110311629A (en) 2019-10-08
US20190305739A1 (en) 2019-10-03
KR20190113137A (en) 2019-10-08
US10797662B2 (en) 2020-10-06

Similar Documents

Publication Publication Date Title
KR102558000B1 (en) Amplifying circuit comprising miller compensation circuit
US6392487B1 (en) Variable gain amplifier
US9559654B2 (en) Power amplification module
US7482871B2 (en) CMOS amplifier of filter for ultra wideband application and method of the same
US20080157875A1 (en) Method and System for Precise Current Matching in Deep Sub-Micron Technology
US20070103232A1 (en) Operational amplifier
KR20200052696A (en) Wideband Variable Gain Amplifier with Low Phase Variation
US20190068148A1 (en) Amplifier circuit and filter
JP5109895B2 (en) Amplifier circuit and receiver
KR101654221B1 (en) Power amplifier
US20070096827A1 (en) Multi controlled output levels cmos power amplifier (pa)
JP2007150433A (en) Variable gain amplifier and transmitter-receiver employing the same
JP2024038764A (en) Amplifier circuit and communication device
CN110311629B (en) Amplifying circuit comprising a miller compensation circuit
US9197176B2 (en) Amplification device and transmitter
CN109525211B (en) Amplifier and wireless signal receiver including the same
US20230163725A1 (en) Semiconductor device and communication device comprising the same
KR20150096193A (en) low noise amplifier supporting multiple gain modes
JP5139963B2 (en) Differential amplifier
JP5742522B2 (en) Variable gain amplifier circuit and communication device using variable gain amplifier circuit
US20230117533A1 (en) Semiconductor device and communication device including the same
KR20230077618A (en) Semiconductor device and communication device comprising the same
WO2014110458A1 (en) Hybrid amplifier
TWI683533B (en) Amplification circuit
KR20230056559A (en) Semiconductor device and communication device comprising the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant