KR102557997B1 - 반송파 집적(Carrier Aggregation)을 이용하여 신호를 송수신하는 RFIC 및 이를 포함하는 무선 통신 장치 - Google Patents

반송파 집적(Carrier Aggregation)을 이용하여 신호를 송수신하는 RFIC 및 이를 포함하는 무선 통신 장치 Download PDF

Info

Publication number
KR102557997B1
KR102557997B1 KR1020180090411A KR20180090411A KR102557997B1 KR 102557997 B1 KR102557997 B1 KR 102557997B1 KR 1020180090411 A KR1020180090411 A KR 1020180090411A KR 20180090411 A KR20180090411 A KR 20180090411A KR 102557997 B1 KR102557997 B1 KR 102557997B1
Authority
KR
South Korea
Prior art keywords
signal
frequency
analog
carrier
digital
Prior art date
Application number
KR1020180090411A
Other languages
English (en)
Other versions
KR20190066535A (ko
Inventor
오승현
치룬 로
성바로샘
이재훈
이종우
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to US16/203,943 priority Critical patent/US10560128B2/en
Priority to CN201811479518.2A priority patent/CN109889225B/zh
Priority to TW107143691A priority patent/TWI761640B/zh
Publication of KR20190066535A publication Critical patent/KR20190066535A/ko
Priority to US16/779,763 priority patent/US11031962B2/en
Application granted granted Critical
Publication of KR102557997B1 publication Critical patent/KR102557997B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/1638—Special circuits to enhance selectivity of receivers not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/16—Multiple-frequency-changing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0041—Functional aspects of demodulators
    • H03D2200/0066—Mixing

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Superheterodyne Receivers (AREA)
  • Transceivers (AREA)

Abstract

RFIC 및 이를 포함하는 무선 통신 장치가 개시된다. 본 개시에 따른 반송파 집적(Carrier Aggregation)을 통해서 신호를 수신하는 RFIC(Radio Frequency Integrated Chip)는 제1 아날로그 수신 믹서 및 제1 디지털 수신 믹서를 포함하고, 제1 수신 신호를 수신하여 제1 반송파 신호를 추출하는 제1 반송파 수신부, 제2 아날로그 수신 믹서 및 제2 디지털 수신 믹서를 포함하고, 상기 제1 수신 신호를 수신하여 제2 반송파 신호를 추출하는 제2 반송파 수신부 및 제1 주파수를 갖는 제1 주파수 신호를 상기 제1 반송파 수신부 및 상기 제2 반송파 수신부에 출력하는 위상 고정 루프(Phase Locked Loop;PLL);를 포함하고, 상기 제1 아날로그 수신 믹서는 상기 제1 주파수 신호에 기초로 생성한 제2 주파수 신호를 이용하여 상기 제1 수신 신호의 주파수를 조절하고, 상기 제2 아날로그 수신 믹서는 상기 제1 주파수 신호에 기초로 생성한 제3 주파수 신호를 이용하여 상기 제1 수신 신호의 주파수를 조절하는 것을 특징으로 할 수 있다.

Description

반송파 집적(Carrier Aggregation)을 이용하여 신호를 송수신하는 RFIC 및 이를 포함하는 무선 통신 장치{RADIO FREQUENCY INTEGRATED CHIP(RFIC) TRANCEIVING SIGNALS BY USING CARRIER AGGREGATION AND WIRELESS COMMUNICATION DEVICE COMPRISING THE SAME}
본 개시의 기술적 사상은 RFIC 및 무선 통신 장치에 관한 것으로서, 자세하게는 반송파 집적(Carrier Aggregation; CA)을 이용하여 신호를 송수신하는 RFIC(Radio Frequency Integrated Chip) 및 이를 포함하는 무선 통신 장치에 관한 것이다.
반송파 집적(carrier aggregation)은 1개의 무선 통신 디바이스로 또는 1개의 무선 통신 디바이스로부터의 전송에 복수의 반송파들을 함께 사용하는 것을 지칭할 수 있다. 1개의 반송파에 의해서 전송되는 주파수 영역은 주파수 채널로서 지칭될 수 있고, 다수의 주파수 채널들을 지원하는 반송파 집적에 기인하여 무선 채널을 통해서 전송되는 데이터량은 증대될 수 있다. 반송파 집적에서, 데이터가 전송되는 주파수 채널들은 다양하게 배치될 수 있고, 무선 통신 장치의 반송파 송신부(Carrier transmitter), 반송파 수신부(Carrier receiver) 또는 반송파 송수신기(Carrier transceiver)는 이러한 주파수 채널들의 다양한 배치들을 지원하는 것이 필요하다.
또한, 복수의 반송파 송신부들 및/또는 복수의 반송파 수신부들이 송수신 신호를 처리하기 위해서는 고정 주파수를 지원하는 위상 고정 루프(Phase Locked Loop;PLL)가 필요할 수 있다. 종래에는 복수의 반송파 송신부들 및 복수의 반송파 수신부들 각각이 별개의 위상 고정 루프를 사용하여 위상 고정 루프를 위해 넓은 칩 내 면적이 필요하였고, 위상 고정 루프의 전력 소비가 증가하였다.
본 개시의 기술적 사상이 해결하고자 하는 과제는 하나의 위상 고정 루프를 이용하여 복수의 반송파 송신부들 및 복수의 반송파 수신부들 각각에 주파수 신호를 지원하는 RFIC 및 이를 포함하는 무선 통신 장치를 제공하는데 있다.
상기와 같은 목적을 달성하기 위하여, 본 개시의 기술적 사상의 일측면에 따른 반송파 집적(Carrier Aggregation)을 통해서 신호를 수신하는 RFIC(Radio Frequency Integrated Chip)는 제1 아날로그 수신 믹서 및 제1 디지털 수신 믹서를 포함하고, 제1 수신 신호를 수신하여 제1 반송파 신호를 추출하는 제1 반송파 수신부, 제2 아날로그 수신 믹서 및 제2 디지털 수신 믹서를 포함하고, 상기 제1 수신 신호를 수신하여 제2 반송파 신호를 추출하는 제2 반송파 수신부 및 제1 주파수를 갖는 제1 주파수 신호를 상기 제1 반송파 수신부 및 상기 제2 반송파 수신부에 출력하는 위상 고정 루프(Phase Locked Loop;PLL)를 포함하고, 상기 제1 아날로그 수신 믹서는 상기 제1 주파수 신호에 기초로 생성한 제2 주파수 신호를 이용하여 상기 제1 수신 신호의 주파수를 조절하고, 상기 제2 아날로그 수신 믹서는 상기 제1 주파수 신호에 기초로 생성한 제3 주파수 신호를 이용하여 상기 제1 수신 신호의 주파수를 조절하는 것을 특징으로 할 수 있다.
본 개시의 기술적 사상의 일측면에 따른 반송파 집적(Carrier Aggregation)을 통해서 신호를 송신하는 RFIC는 제1 아날로그 송신 믹서 및 제1 디지털 송신 믹서를 포함하고, 제1 반송파 신호를 수신하여 제1 송신 신호를 생성하는 제1 반송파 송신부, 제2 아날로그 송신 믹서 및 제2 디지털 송신 믹서를 포함하고, 제2 반송파 신호를 수신하여 제2 송신 신호를 생성하는 제2 반송파 송신부 및 제1 주파수를 갖는 제1 주파수 신호를 상기 제1 반송파 송신부 및 상기 제2 반송파 송신부에 출력하는 위상 고정 루프(Phase Locked Loop;PLL)를 포함하고, 상기 제1 아날로그 송신 믹서는 상기 제1 주파수 신호에 기초로 생성한 제2 주파수 신호를 이용하여 상기 제1 송신 신호의 주파수를 조절하고, 상기 제2 아날로그 수신 믹서는 상기 제1 주파수 신호에 기초로 생성한 제3 주파수 신호를 이용하여 상기 제2 송신 신호의 주파수를 조절하는 것을 특징으로 할 수 있다.
본 개시의 기술적 사상의 일측면에 따른 반송파 집적(Carrier Aggregation)을 통해서 신호를 수신하는 무선 통신 장치는 제1 수신 신호를 수신하여 제1 반송파 신호를 추출하는 제1 반송파 수신부, 상기 제1 수신 신호를 수신하여 제2 반송파 신호를 추출하는 제2 반송파 수신부 및 제1 주파수를 갖는 제1 주파수 신호를 상기 제1 반송파 수신부 및 상기 제2 반송파 수신부에 출력하는 위상 고정 루프(Phase Locked Loop;PLL)를 포함하는 RFIC(Radio Frequency Integrated Chip) 및 상기 제1 반송파 신호 및 상기 제2 반송파 신호를 복조하는 모뎀(Modulator-Demodulator;MODEM);을 포함하고, 상기 제1 반송파 수신부는 상기 제1 주파수 신호를 기초로 생성한 제2 주파수 신호를 이용하여 상기 제1 수신 신호의 주파수를 조절하는 제1 아날로그 수신 믹서를 포함하고, 상기 제2 반송파 수신부는 상기 제1 주파수 신호를 기초로 생성한 제3 주파수 신호를 이용하여 상기 제1 수신 신호의 주파수를 조절하는 제2 아날로그 수신 믹서를 포함하고, 상기 모뎀은 디지털 영역에서 상기 제1 반송파 신호 및 상기 제2 반송파 신호의 주파수를 조절하는 적어도 하나의 디지털 수신 믹서를 포함하는 것을 특징으로 할 수 있다.
본 개시의 기술적 사상에 따른 RFIC는 하나의 위상 고정 루프에서 생성된 주파수 신호를 이용하여 복수의 반송파 송신부들 및 복수의 반송파 수신부들 각각에 필요한 주파수 신호를 생성함으로써 위상 고정 루프에 필요한 칩 내 면적 및 소비 전력을 감소시킬 수 있다.
도 1은 본 개시의 예시적 실시예에 따른 무선 통신 장치를 나타내는 블록도이다.
도 2는 본 개시의 예시적 실시예에 따른 RFIC를 나타내는 블록도이다.
도 3은 본 개시의 예시적 실시예에 따른 RFIC를 나타내는 블록도이다.
도 4는 본 개시의 예시적 실시예에 따른 반송파 수신부의 동작 방법을 나타내는 순서도이다.
도 5a 내지 도 5c는 본 개시의 예시적 실시예에 따른 아날로그 수신 회로의 동작 방법을 나타내는 그래프이다.
도 6은 본 개시의 예시적 실시예에 따른 RFIC를 나타내는 블록도이다.
도 7은 본 개시의 예시적 실시예에 따른 RFIC를 나타내는 블록도이다.
도 8은 본 개시의 예시적 실시예에 따른 RFIC를 나타내는 블록도이다.
도 9는 본 개시의 예시적 실시예에 따른 무선 통신 장치를 나타내는 블록도이다.
도 10은 본 개시의 예시적 실시예에 따른 RFIC를 나타내는 블록도이다.
도 11은 본 개시의 예시적 실시예에 따른 RFIC를 나타내는 블록도이다.
도 12는 본 개시의 예시적 실시예에 따른 무선 통신 장치를 나타내는 블록도이다.
도 14는 본 개시의 예시적 실시예에 따른 무선 통신 장치를 나타내는 블록도이다.
도 15는 본 개시의 예시적 실시예에 따른 무선 통신 장치를 나타내는 블록도이다.
도 16은 본 개시의 예시적 실시예에 따른 RFIC를 나타내는 블록도이다.
도 17은 본 개시의 예시적 실시예에 따른 RFIC를 나타내는 블록도이다.
도 18은 본 개시의 예시적 실시예에 따른 RFIC를 나타내는 블록도이다.
도 19는 본 개시의 예시적 실시예에 따른 무선 통신 장치를 포함하는 통신 기기들을 나타내는 도면이다.
도 1은 본 개시의 예시적 실시예에 따른 무선 통신 장치를 나타내는 블록도이다.
도 1을 참조하면, 무선 통신 장치(1)는 RFIC(Radio Frequency Integrated Chip)(10) 및 모뎀(Modulator-Demodulator; MODEM)(20)을 포함할 수 있다. 무선 통신 장치(1)는 사용자 기기 및 기지국 중 어느 하나로 구성될 수 있다. 사용자 기기(User Equipment; UE)는 무선 통신 기기로서, 고정되거나 이동성을 가질 수 있고, 단말 기기(terminal equipment), MS(Mobile Station), MT(Mobile Terminal), UT(User Terminal), SS(Subscribe Station), 무선 장치(wireless device), 휴대 장치(handheld device) 등으로 지칭될 수 있다. 기지국(Base Station; BS)은 일반적으로 사용자 기기 및/또는 다른 기지국과 통신하는 고정된 지점(fixed station)을 지칭할 수 있고, Node B, eNB(evolved-Node B), BTS(Base Transceiver System) 등으로 지칭될 수도 있다. 또 다른 예시에서, 무선 통신 장치(1)는 클라이언트(Client) 및 억세스 포인트(Access Point;AP) 중 어느 하나로 구성될 수 있다. 클라이언트는 와이파이(WiFi) 통신에 근거하여 억세스 포인트와 통신 연결을 형성할 수 있다.
무선 통신 장치(1)는 안테나(Ant)를 이용하여 무선 통신 시스템의 다른 무선 통신 장치와 수신 신호(RS)를 수신할 수 있다. 무선 통신 시스템은, 비제한적인 예시로서 LTE(Long Term Evolution) 시스템, LTE-A(LTE-Advance) 시스템, CDMA(Code Division Multiple Access) 시스템, GSM(Global System for Mobile Communications) 시스템, WLAN(wireless local area network) 시스템, WiFi(wireless fidelity) 시스템, 블루투스 시스템, 블루투스 저전력(BLE) 시스템, 지그비(Zigbee) 시스템, NFC(near field communication) 시스템, 자력 시큐어 트랜스미션(Magnetic Secure Transmission) 시스템, 라디오 프리퀀시(RF) 시스템, 또는 보디 에어리어 네트워크(BAN) 시스템일 수 있다.
무선 통신 시스템에 포함되는 복수의 무선 통신 장치들은 무선 통신 네트워크를 이용하여 서로 연결될 수 있고, 무선 통신 네트워크는 가용 네트워크 자원들을 공유함으로써 다수의 사용자들이 통신하는 것을 지원할 수 있다. 예를 들면, 무선 통신 네트워크에서 CDMA(code division multiple access), FDMA(frequency division multiple access), TDMA(time division multiple access), OFDMA(orthogonal frequency division multiple access), SC-FDMA(single carrier frequency division multiple access) 등과 같은 다양한 방식으로 정보가 전달할 수 있다.
무선 통신 장치(1)는 반송파 집적(Carrier Aggregation; CA)을 통해 수신 신호(RS)로서 병합된 복수의 반송파 신호들을 이용하여 통신할 수 있다. 본 명세서에서, 복수의 반송파들에 의해서 전송되는 주파수 영역 각각은 채널로서 지칭될 수 있고, 반송파에 의해서 전달되는 신호는 반송파 신호라고 지칭될 수 있다.
RFIC(10)는 복수의 반송파 수신부들(110, 120, 130) 및 위상 고정 루프(Phase Locked Loop;PLL)(200)를 포함할 수 있다. 위상 고정 루프(200)는 복수의 반송파 수신부들(110, 120, 130) 각각에 제1 주파수 신호(FS1)를 출력할 수 있다. 위상 고정 루프(200)는 출력 신호의 주파수를 일정하게 유지하도록 구성된 주파수 부귀환 회로로써, 위상이 흔들리지 않도록 조정점을 잡아줌으로써 정확하게 고정 시킨 제1 주파수 신호(FS1)를 복수의 반송파 수신부들(110, 120, 130) 각각에 출력할 수 있다.
복수의 반송파 수신부들(110, 120, 130) 각각은 안테나로부터 수신 신호(RS)를 수신하고, 제1 주파수 신호(FS1)에 기초하여 생성한 주파수 신호를 이용하여 수신 신호(RS)로부터 반송파 신호(CS1~CSn)를 추출할 수 있다. 일 예시에서, 제1 반송파 수신부(110)는 제1 주파수 신호(FS1)에 기초하여 생성한 제2 주파수 신호를 이용하여 수신 신호(RS)로부터 제1 반송파 신호(CS1)를 추출하고, 제2 반송파 수신부(120)는 제1 주파수 신호(FS1)에 기초하여 생성한 제3 주파수 신호를 이용하여 수신 신호(RS)로부터 제2 반송파 신호(CS2)를 추출할 수 있다.
본 개시의 기술적 사상에 따르면, 복수의 반송파 수신부들(110, 120, 130)은 하나의 위상 고정 루프(200)로부터 수신한 제1 주파수 신호(FS1)에 기초하여 필요한 주파수 신호를 생성하고, 생성한 주파수 신호를 이용하여 수신 신호(RS)로부터 반송파 신호(CS1~CSn)를 추출할 수 있다. 즉, 복수의 반송파 수신부들(110, 120, 130)는 하나의 위상 고정 루프(200)를 공유할 수 있고, 이에 따라서 위상 고정 루프(200)의 개수가 감소되고, 위상 고정 루프(200)에 필요한 면적 및 소비 전력이 감소할 수 있다.
도 2는 본 개시의 예시적 실시예에 따른 RFIC를 나타내는 블록도이다.
도 2를 참조하면, RFIC(10)는 제1 반송파 수신부(110), 제2 반송파 수신부(120) 및 위상 고정 루프(200)를 포함할 수 있다. 또한, 제1 반송파 수신부(110)는 제1 아날로그 수신 회로(111), 제1 아날로그-디지털 컨버터(115), 제1 디지털 수신 회로(116) 및 제1 주파수 분주기(118)를 포함하고, 제2 반송파 수신부(120)는 제2 아날로그 수신 회로(121), 제2 아날로그-디지털 컨버터(125), 제2 디지털 수신 회로(126) 및 제2 주파수 분주기(128)를 포함할 수 있다. 제2 반송파 수신부(120)의 동작은 제1 반송파 수신부(110)의 동작과 동일하거나 유사할 수 있으므로 이에 대한 설명은 생략한다.
위상 고정 루프(200)는 제1 주파수를 갖는 제1 주파수 신호(FS1)를 생성하고, 제1 주파수 분주기(118) 및 제2 주파수 분주기(128)에 출력할 수 있다. 제1 주파수 분주기(118)는 제1 주파수 신호(FS1)의 주파수를 나눔으로써 제2 주파수를 갖는 제2 주파수 신호(FS2)를 생성할 수 있다. 제2 주파수 분주기(128)는 제1 주파수 신호(FS1)의 주파수를 나눔으로써 제3 주파수를 갖는 제3 주파수 신호(FS3)를 생성할 수 있다. 일 실시예에서, 제2 주파수 및 제3 주파수는 제1 주파수보다 작을 수 있고, 제2 주파수는 제1 반송파 신호(CS1)에 대응하는 제1 채널에 대응되고, 제3 주파수는 제2 반송파 신호(CS2)에 대응하는 제2 채널에 대응될 수 있다.
제1 아날로그 수신 회로(111)는 수신 신호(RS)를 수신하고, 제2 주파수 신호(FS2)를 이용하여 수신 신호(RS)에 대한 처리를 수행함으로써 제1 아날로그 수신 신호(RS_A1)를 생성할 수 있다. 수신 신호(RS) 및 제1 아날로그 수신 신호(RS_A1)는 연속적인 크기를 갖는 아날로그 신호일 수 있다. 또한, 수신 신호(RS)에 대한 처리는 아날로그 영역에서의 믹싱, 필터링, 증폭 등을 포함할 수 있고 이에 관해서는 도 3에서 후술한다.
제1 아날로그-디지털 컨버터(115)는 제1 아날로그 수신 신호(RS_A1)를 수신하고, 제1 디지털 수신 신호(RS_D1)를 생성할 수 있다. 일 실시예에서, 제1 아날로그-디지털 컨버터(115)는 제1 아날로그 수신 신호(RS_A1)에 대한 샘플링을 수행함으로써 제1 디지털 수신 신호(RS_D1)를 생성할 수 있다.
제1 디지털 수신 회로(116)는 제1 디지털 수신 신호(RS_D1)를 수신하고, 제1 디지털 수신 신호(RS_D1)에 대한 처리를 수행함으로써 제1 반송파 신호(CS1)를 생성할 수 있다.
본 개시의 기술적 사상에 따르면, 제1 반송파 수신부(110) 및 제2 반송파 수신부(120)는 공통의 위상 고정 루프(200)로부터 제1 주파수 신호(FS1)를 수신하고, 제1 주파수 신호(FS1)의 주파수를 변경시킨 주파수 신호를 이용하여 아날로그 영역에서 처리를 수행함으로써 위상 고정 루프(200)에 필요한 면적 및 소비 전력이 감소할 수 있다.
도 2에서는 두 개의 반송파 수신부(110, 120)가 하나의 위상 고정 루프(200)를 공유하는 실시예가 도시되어 있으나 이는 일 실시예 일 뿐이고, 두 개 이상의 반송파 수신부가 하나의 위상 고정 루프(200)를 공유하는 실시예에도 본 개시의 기술적 사상이 적용될 수 있음은 당연하다.
도 3은 본 개시의 예시적 실시예에 따른 RFIC를 나타내는 블록도이다. 도 2와 중복되는 내용은 생략한다.
도 3을 참조하면, RFIC(10)는 제1 반송파 수신부(110), 제2 반송파 수신부(120) 및 위상 고정 루프(200)를 포함할 수 있고, 제1 반송파 수신부(110)는 제1 아날로그 수신 회로(111), 제1 아날로그-디지털 컨버터(115), 제1 디지털 수신 회로(116) 및 제1 주파수 분주기(118)를 포함하고, 제2 반송파 수신부(120)는 제2 아날로그 수신 회로(121), 제2 아날로그-디지털 컨버터(125), 제2 디지털 수신 회로(126) 및 제2 주파수 분주기(128)를 포함할 수 있다.
제1 아날로그 수신 회로(111)는 제1 수신 증폭기(112), 제1 아날로그 수신 믹서(113), 제1 아날로그 수신 필터(114)를 포함할 수 있고, 제1 디지털 수신 회로(116)는 제1 디지털 수신 믹서(117)를 포함할 수 있다. 제2 아날로그 수신 회로(121)는 제2 수신 증폭기(122), 제2 아날로그 수신 믹서(123), 제2 아날로그 수신 필터(124)를 포함할 수 있고, 제2 디지털 수신 회로(126)는 제2 디지털 수신 믹서(127)를 포함할 수 있다. 제2 반송파 수신부(120)의 동작은 제1 반송파 수신부(110)의 동작과 동일하거나 유사할 수 있으므로 이에 대한 설명은 생략한다.
제1 수신 증폭기(112)는 수신 신호(RS)를 증폭시킴으로써 제1 증폭 수신 신호(RS1)를 생성할 수 있다. 일 예시에서 제1 수신 증폭기(112)는 저 잡은 증폭기(Low Noise Amplifier;LNA)일 수 있다. 제1 아날로그 수신 믹서(113)는 제1 증폭 수신 신호(RS1) 및 제2 주파수 신호(FS2)를 수신하고, 제1 증폭 수신 신호(RS1)의 주파수를 제2 주파수 신호(FS2)에 기초하여 조절함으로써 제1 믹스 수신 신호(RS_M1)를 생성할 수 있다. 일 실시예에서, 제2 주파수 신호(FS2)는 제2 주파수를 가질 수 있고, 제1 아날로그 수신 믹서(113)는 제1 수신 신호(RS1)를 제2 주파수에 기초하여 다운-컨버팅(Down-Converting)시킴으로써 제1 수신 신호(RS1)를 미리 결정된 채널에 위치시킬 수 있다.
제1 아날로그 수신 필터(114)는 제1 믹스 수신 신호(RS_M1)를 필터링함으로써 제1 아날로그 수신 신호(RS_A1)를 생성할 수 있다. 도 3에서 제1 아날로그 수신 필터(114) 및 제2 아날로그 수신 필터(124)는 저대역 필터(Low Pass Filter;LPF)로 도시되어 있으나, 본 개시의 기술적 사상은 이에 제한되지 않고, 제1 아날로그 수신 필터(114) 및 제2 아날로그 수신 필터(124)는 대역 필터(Band Pass Filter;BPF) 또는 고대역 필터(High Pass Filter;HPF)일 수 있다.
제1 아날로그-디지털 컨버터(115)는 제1 아날로그 수신 신호(RS_A1)를 기초로 제1 디지털 수신 신호(RS_D1)를 생성할 수 있다. 제1 디지털 수신 믹서(117)는 디지털 영역에서 제1 디지털 수신 신호(RS_D1)의 주파수를 조절함으로써 제1 반송파 신호(CS1)를 생성하고, 모뎀(도 1, 20)에 출력할 수 있다. 본 개시의 기술적 사상에 따르면, 제1 아날로그 수신 믹서(113) 및 제1 디지털 수신 믹서(117)에 의한 2-스텝 믹싱을 통해 수신 신호에 대한 세밀한 주파수 조절이 가능하다.
도 4는 본 개시의 예시적 실시예에 따른 반송파 수신부의 동작 방법을 나타내는 순서도이다.
도 3 및 도 4를 참조하면, 반송파 수신부(110)는 수신 신호(RS)를 증폭시킴으로써 제1 증폭 수신 신호(RS1)를 생성할 수 있다(S110). 반송파 수신부(110)는 위상 고정 루프(PLL)(200)로부터 수신한 제1 주파수 신호(FS1)에 기초하여 제2 주파수 신호(FS2)를 생성할 수 있다(S120). 반송파 수신부(110)는 제2 주파수 신호(FS2)를 이요하여 제1 증폭 수신 신호(RS1)의 주파수를 조절함으로써 제1 믹스 수신 신호(RS_M1)를 생성할 수 있다(S130). 반송파 수신부(110)는 제1 믹스 수신 신호(RS_M1)를 필터링함으로써 제1 아날로그 수신 신호(RS_A1)를 생성할 수 있다(S140). 반송파 수신부(110)는 제1 아날로그 수신 신호(RS_A1)를 샘플링함으로써 제1 디지털 수신 신호(RS_D1)를 생성할 수 있다(S150). 반송파 수신부(110)는 디지털 영역에서 제1 디지털 수신 신호의 주파수를 조절함으로써 제1 반송파 신호(CS1)를 생성할 수 있다(S160).
도 5a 내지 도 5c는 본 개시의 예시적 실시예에 따른 아날로그 수신 회로의 동작 방법을 나타내는 그래프이다. 도 5a 내지 도 5c에 도시된 그래프의 x축은 주파수(freq)를 나타낼 수 있고, y축은 전력의 세기(PWR)를 나타낼 수 있다.
도 3 및 도 5a를 참조하면, 제1 수신 증폭기(112)는 수신 신호(RS)를 증폭함으로써 제1 반송파 신호(CS1) 및 제2 반송파 신호(CS2)를 포함하는 제1 증폭 수신 신호(RS1)를 생성할 수 있다. 제1 증폭 수신 신호(RS1)에 포함되는 제1 반송파 신호(CS1)는 제1 채널(CH1)에 위치할 수 있고, 제2 반송파 신호(CS2)는 제2 채널(CH2)에 위치할 수 있다.
도 3 및 도 5b를 참조하면, 제1 아날로그 수신 믹서(113)는 제2 주파수(f2)를 갖는 제2 주파수 신호(FS2)를 이용하여 제1 증폭 수신 신호(RS1)의 주파수를 조절함으로써 제1 믹스 수신 신호(RS_M1)를 생성할 수 있다. 제1 믹스 수신 신호(RS_M1)에 포함되는 제1 반송파 신호(CS1)는 미리 결정된 채널(PC)에 위치할 수 있다.
도 3 및 도 5c를 참조하면, 제1 아날로그 수신 필터(114)는 제1 믹스 수신 신호(RS_M1)를 필터링함으로써 제1 아날로그 수신 신호(RS_A1)를 생성할 수 있다. 일 실시예에서, 제1 아날로그 수신 필터(114)는 미리 결정된 채널(PC)에 대한 필터링을 통해서 미리 결정된 채널(PC) 외의 신호를 제거할 수 있다. 도 5c의 실시예에서, 제1 아날로그 수신 필터(114)는 제1 믹스 수신 신호(RS_M1)에 포함되는 제2 반송파 신호(CS2)를 제거함으로써 제1 반송파 수신 신호(CS1)만을 포함하는 제1 아날로그 수신 신호(RS_A1)를 생성할 수 있다.
도 6은 본 개시의 예시적 실시예에 따른 RFIC를 나타내는 블록도이다. 도 3과 중복되는 내용은 생략한다.
도 6을 참조하면, RFIC(10a)는 제1 반송파 수신부(110a), 제2 반송파 수신부(120a) 및 위상 고정 루프(200a)를 포함할 수 있고, 제1 반송파 수신부(110a)는 제1 수신 증폭기(112a), 제1 아날로그 수신 믹서(113a), 제1 아날로그 수신 필터(114a), 제1 아날로그-디지털 컨버터(115a), 제1 디지털 수신 믹서(117a), 제1 주파수 분주기(118_1a), 제2 주파수 분주기(118_2a), 제3 주파수 분주기(118_3a) 및 제1 주파수 스위치(118_4a)를 포함하고, 제2 반송파 수신부(120a)는 제2 수신 증폭기(122a), 제2 아날로그 수신 믹서(123a), 제2 아날로그 수신 필터(124a), 제2 아날로그-디지털 컨버터(125a), 제2 디지털 수신 믹서(127a), 제4 주파수 분주기(128_1a), 제5 주파수 분주기(128_2a), 제6 주파수 분주기(128_3a) 및 제2 주파수 스위치(128_4a)를 포함할 수 있다. 제2 반송파 수신부(120a)의 동작은 제1 반송파 수신부(110a)의 동작과 동일하거나 유사할 수 있으므로 이에 대한 설명은 생략한다.
제1 주파수 분주기(118_1a)는 수신한 제1 주파수 신호(FS1)를 기초로 제2 주파수를 갖는 제2 주파수 신호(FS2)를 생성하고, 제2 주파수 분주기(118_2a)는 수신한 제1 주파수 신호(FS1)를 기초로 제3 주파수를 갖는 제3 주파수 신호(FS3)를 생성하고, 제3 주파수 분주기(118_3a)는 수신한 제1 주파수 신호(FS1)를 기초로 제4 주파수를 갖는 제4 주파수 신호(FS4)를 생성할 수 있다. 제1 주파수 스위치(118_4a)는 제1 주파수 선택 신호(Sig_FS1)에 기초하여 제2 주파수 신호(FS2), 제3 주파수 신호(FS3) 및 제4 주파수 신호(FS4) 중 어느 하나를 제1 아날로그 수신 믹서(113a)에 출력할 수 있다. 일 예시에서, 제2 주파수는 제3 주파수보다 높고, 제3 주파수는 제4 주파수보다 높을 수 있다.
본 개시의 일 실시예에 따르면, 제1 반송파 수신부(110a)는 제1 주파수 선택 신호(Sig_FS1)에 기초하여 제1 증폭 수신 신호(RS1)에 대해서 선택적으로 주파수를 조절할 수 있다. 결과적으로, 제1 반송파 수신부(110a)는 제1 주파수 선택 신호(Sig_FS1)에 기초하여 수신 신호(RS)로부터 반송파 신호를 선택적으로 추출할 수 있다.
도 6에서는 제1 반송파 수신부(110a)에 포함되는 복수의 주파수 분주기들(118_1a, 118_2a, 118_3a)에서 출력되는 복수의 주파수 신호들(FS2, FS3, FS4)과 제2 반송파 수신부(120a)에 포함되는 복수의 주파수 분주기들(128_1a, 128_2a, 128_3a)에서 출력되는 복수의 주파수 신호들(FS5, FS6, FS7)이 서로 다른 것으로 도시되어 있으나, 일 실시예에서, 복수의 주파수 분주기들(118_1a, 118_2a, 118_3a)에서 출력되는 복수의 주파수 신호들(FS2, FS3, FS4)과 복수의 주파수 분주기들(128_1a, 128_2a, 128_3a)에서 출력되는 복수의 주파수 신호들(FS5, FS6, FS7)은 대응되는 주파수 신호들 끼리 서로 같은 주파수를 가질 수 있다.
또한, 도 6에서는 제1 반송파 수신부(110a) 및 제2 반송파 수신부(120a) 각각이 3개의 주파수 분주기들을 포함하는 실시예가 도시되어 있으나, 이는 일 실시예이고, 또 다른 실시예에서 제1 반송파 수신부(110a) 및 제2 반송파 수신부(120a) 각각은 2개보다 많거나 적은 주파수 분주기들을 포함할 수 있다.
도 6에서는 제1 반송파 수신부(110a) 및 제2 반송파 수신부(120a) 각각이 복수의 주파수 분주기들 및 주파수를 선택하는 주파수 스위치를 포함하는 실시예가 도시되어 있으나, 본 개시의 기술적 사상은 이에 제한되지 않고, 제1 반송파 수신부(110a) 및 제2 반송파 수신부(120a) 각각이 제1 주파수 신호(FS1)에 기초하여 복수의 주파수 신호들을 선택적으로 출력하는 주파수 분주기를 포함하는 실시예에 모두 적용될 수 있음은 이해되어야 할 것이다.
도 7은 본 개시의 예시적 실시예에 따른 RFIC를 나타내는 블록도이다. 도 2과 중복되는 내용은 생략한다.
도 7을 참조하면, RFIC(10b)는 제1 반송파 수신부(110b), 제2 반송파 수신부(120b) 및 위상 고정 루프(200b)를 포함할 수 있다. 또한, 제1 반송파 수신부(110b)는 제1 아날로그 수신 회로(111b), 제1 아날로그-디지털 컨버터(115b), 제1 디지털 수신 회로(116b), 제1 주파수 분주기(118b) 및 제3 주파수 분주기(119b)를 포함하고, 제2 반송파 수신부(120b)는 제2 아날로그 수신 회로(121b), 제2 아날로그-디지털 컨버터(125b), 제2 디지털 수신 회로(126b), 제2 주파수 분주기(128b) 및 제4 주파수 분주기(129b)를 포함할 수 있다. 제2 반송파 수신부(120b)의 동작은 제1 반송파 수신부(110b)의 동작과 동일하거나 유사할 수 있으므로 이에 대한 설명은 생략한다.
제3 주파수 분주기(119b)는 위상 고정 루프(200b)로부터 제1 주파수 신호(FS1)를 수신하고, 제4 주파수를 갖는 제4 주파수 신호(FS4)를 생성할 수 있다. 제1 아날로그-디지털 컨버터(115b)는 제4 주파수 신호(FS4)에 기초하여 제1 아날로그 수신 신호(RS_A1)를 샘플링함으로써 제1 디지털 수신 신호(RS_D1)를 생성할 수 있다. 일 실시예에서, 제4 주파수 신호(FS4)는 제2 반송파 수신기(120b)의 제5 주파수 신호(FS5)와 같은 주파수를 가질 수 있고, 또 다른 실시예에서, 제4 주파수 신호(FS4)는 제2 반송파 수신기(120b)의 제5 주파수 신호(FS5)와 다른 주파수를 가질 수 있다.
도 7에서는 제1 아날로그-디지털 컨버터(115b) 및 제2 아날로그-디지털 컨버터(125b) 모두가 주파수 분주기(119b, 129b)로부터 분주된 주파수 신호(FS4, FS5)를 이용하여 아날로그-디지털 변환을 수행하는 실시예가 도시되어 있으나, 또 다른 실시예에서, 제1 아날로그-디지털 컨버터(115b) 및 제2 아날로그-디지털 컨버터(125b) 중 적어도 하나는 위상 고정 루프(200b)로부터 직접 제1 주파수 신호(FS1)를 수신하고, 제1 주파수 신호(FS1)를 이용하여 아날로그-디지털 변환을 수행할 수 있다.
도 7에서는 복수의 반송파 수신기(110b, 120b)에 포함되는 복수의 아날로그 수신 회로들(111b, 121b) 및 복수의 아날로그-디지털 컨버터들(115b, 125b)이 위상 고정 루프(200b)를 공유하는 실시예가 도시되어 있으나, 이는 일 실시예 일 뿐이고, 또 다른 실시예에서 복수의 아날로그 수신 회로들(111b, 121b)이 아닌 복수의 아날로그-디지털 컨버터들(115b, 125b) 만이 위상 고정 루프(200b)를 공유할 수 있다.
도 8은 본 개시의 예시적 실시예에 따른 RFIC를 나타내는 블록도이다. 도 3과 중복되는 내용은 생략한다.
도 8을 참조하면, RFIC(10c)는 제1 반송파 수신부(110c), 제2 반송파 수신부(120c) 및 위상 고정 루프(200c)를 포함할 수 있고, 제1 반송파 수신부(110c)는 제1 아날로그 수신 회로(111c), 제1 아날로그-디지털 컨버터(115c), 제1 디지털 수신 회로(116c) 및 제1 주파수 분주기(118c)를 포함하고, 제2 반송파 수신부(120c)는 제2 아날로그 수신 회로(121c), 제2 아날로그-디지털 컨버터(125c), 제2 디지털 수신 회로(126c) 및 제2 주파수 분주기(128c)를 포함할 수 있다.
제1 아날로그 수신 회로(111c)는 제1 수신 증폭기(112c), 제1 아날로그 수신 믹서(113c)를 포함할 수 있고, 제1 디지털 수신 회로(116c)는 제1 디지털 수신 필터(114c) 및 제1 디지털 수신 믹서(117c)를 포함할 수 있다. 제2 아날로그 수신 회로(121c)는 제2 수신 증폭기(122c), 제2 아날로그 수신 믹서(123c) 를 포함할 수 있고, 제2 디지털 수신 회로(126c)는 제2 디지털 수신 필터(124c) 및 제2 디지털 수신 믹서(127c)를 포함할 수 있다. 제2 반송파 수신부(120c)의 동작은 제1 반송파 수신부(110c)의 동작과 동일하거나 유사할 수 있으므로 이에 대한 설명은 생략한다.
제1 아날로그 수신 믹서(113c)는 제2 주파수 신호(FS2)에 기초하여 제1 증폭 수신 신호(RS1)의 주파수를 조절함으로써 제1 믹스 수신 신호(RS_M1)를 생성할 수 있다. 제1 아날로그-디지털 컨버터(115c)는 제1 믹스 수신 신호(RS_M1)에 대한 샘플링을 통해 제1 디지털 수신 신호(RS_D1)를 생성할 수 있다. 제1 디지털 수신 필터(114c)는 디지털 영역에서 제1 디지털 수신 신호(RS_D1)의 주파수를 조절함으로써 제3 디지털 수신 신호(RS_D3)를 생성할 수 있다. 제1 디지털 수신 믹서(117c)는 디지털 영역에서 제1 디지털 수신 신호(RS_D3)를 필터링함으로써 제1 반송파 신호(CS1)를 생성할 수 있다.
도 9는 본 개시의 예시적 실시예에 따른 무선 통신 장치를 나타내는 블록도이다. 도 1과 중복되는 내용은 생략한다.
도 9를 참조하면, 무선 통신 장치(1)는 RFIC(10) 및 모뎀(20)을 포함할 수 있고, RFIC(10)는 복수의 반송파 송신부들(310, 320, 330) 및 위상 고정 루프(200)를 포함할 수 있다. 위상 고정 루프(200)는 복수의 반송파 송신부들(310, 320, 330) 각각에 제1 주파수 신호(FS1)를 출력할 수 있다.
복수의 반송파 송신부들(310, 320, 330) 각각은 모뎀(20)으로부터 복수의 반송파 신호들(CS1~CSn)을 수신하고, 제1 주파수 신호(FS1)에 기초하여 생성한 주파수 신호를 이용하여 복수의 반송파 신호들(CS1~CSn)에 대한 처리(예를 들면, 필터링, 믹싱, 증폭)를 수행함으로써 송신 신호(TS)를 생성할 수 있다. 일 예시에서, 제1 반송파 송신부(310)는 제1 주파수 신호(FS1)에 기초하여 생성한 제2 주파수 신호를 이용하여 제1 반송파 신호(CS1)에 대한 처리를 수행하고, 제2 반송파 송신부(320)는 제1 주파수 신호(FS1)에 기초하여 생성한 제3 주파수 신호를 이용하여 제2 반송파 신호(CS2)에 대한 처리를 수행하고, 처리를 수행하느 제1 반송파 신호(CS1) 및 제2 반송파 신호(CS2)를 병합함으로써 송신 신호(TS)를 생성할 수 있다. RFIC(10)는 안테나(Ant)를 통해 송신 신호(TS)를 외부로 송출할 수 있다.
본 개시의 기술적 사상에 따르면, 복수의 반송파 송신부들(310, 320, 330)은 하나의 위상 고정 루프(200)로부터 수신한 제1 주파수 신호(FS1)에 기초하여 필요한 주파수 신호를 생성하고, 생성한 주파수 신호를 이용하여 복수의 반송파 신호들(CS1~CSn)에 대한 처리를 수행할 수 있다. 즉, 복수의 반송파 송신부들(310, 320, 330)는 하나의 위상 고정 루프(200)를 공유할 수 있고, 이에 따라서 위상 고정 루프(200)의 개수가 감소되고, 위상 고정 루프(200)에 필요한 면적 및 소비 전력이 감소할 수 있다.
도 10은 본 개시의 예시적 실시예에 따른 RFIC를 나타내는 블록도이다. 도 3과 중복되는 내용은 생략한다.
도 10을 참조하면, RFIC(10)는 제1 반송파 송신부(310), 제2 반송파 송신부(320) 및 위상 고정 루프(200)를 포함할 수 있다. 또한, 제1 반송파 송신부(310)는 제1 아날로그 송신 회로(311), 제1 디지털-아날로그 컨버터(315), 제1 디지털 송신 회로(316), 제1 주파수 분주기(318) 및 제3 주파수 분주기(319)를 포함하고, 제2 반송파 송신부(320)는 제2 아날로그 송신 회로(321), 제2 디지털-아날로그 컨버터(325), 제2 디지털 송신 회로(326) 및 제2 주파수 분주기(328) 및 제4 주파수 분주기(329)를 포함할 수 있다.
제1 아날로그 송신 회로(311)는 제1 송신 증폭기(312), 제1 아날로그 송신 믹서(313), 제1 아날로그 송신 필터(314)를 포함할 수 있고, 제1 디지털 송신 회로(316)는 제1 디지털 송신 믹서(317)를 포함할 수 있다. 제2 아날로그 송신 회로(321)는 제2 송신 증폭기(322), 제2 아날로그 송신 믹서(323), 제2 아날로그 송신 필터(324)를 포함할 수 있고, 제2 디지털 송신 회로(326)는 제2 디지털 송신 믹서(327)를 포함할 수 있다. 제2 반송파 송신부(320)의 동작은 제1 반송파 송신부(310)의 동작과 동일하거나 유사할 수 있으므로 이에 대한 설명은 생략한다.
제1 디지털 송신 믹서(317)는 디지털 영역에서 제1 반송파 신호(CS1)의 주파수를 조절함으로써 제1 디지털 송신 신호(TS_D1)를 생성할 수 있다. 또한, 제3 주파수 분주기(319)는 제1 주파수 신호(FS1)를 기초로 제4 주파수 신호(FS4)를 생성할 수 있다. 제1 디지털-아날로그 컨버터(315)는 제4 주파수 신호(FS4)를 수신하고, 제4 주파수 신호(FS4)를 이용하여 제1 디지털 송신 신호(TS_D1)로부터 제1 아날로그 송신 신호(TS_A1)를 생성할 수 있다. 제1 아날로그 송신 필터(314)는 제1 아날로그 송신 신호(TS_A1)를 필터링함으로써 제3 아날로그 송신 신호(TS_A3)를 생성할 수 있다. 제1 주파수 분주기(319)는 제1 주파수 신호(FS1)를 기초로 제2 주파수 신호(FS2)를 생성할 수 있고, 제1 아날로그 수신 믹서(313)는 제2 주파수 신호(FS2)를 이용하여 제3 아날로그 송신 신호(TS_A3)의 주파수를 조절함으로써 제1 송신 신호(TS1)를 생성할 수 있다. 제1 송신 증폭기(312)는 제1 송신 신호(TS1)를 증폭시킨 후 출력할 수 있다. 일 예시에서 제1 송신 증폭기(312)는 전력 증폭기(Power Amplifier;PA)일 수 있다.
도시되지는 않았지만, RFIC(10)는 제1 송신 신호(TS1) 및 제2 송신 신호(TS2)를 병합하는 병합 회로를 더 포함할 수 있고, 병합 회로는 제1 반송파 송신부(310)로부터 수신한 제1 송신 신호(TS1) 및 제2 반송파 송신부(320)로부터 수신한 제2 송신 신호(TS2)를 병합함으로써 송신 신호를 생성하고, 생성된 송신 신호를 안테나를 통해 외부로 출력할 수 있다.
도 10에서는 복수의 반송파 송신부(310, 320) 각각에 포함되는 아날로그 송신 믹서(313, 323) 및 디지털-아날로그 컨버터(315, 325)에 제1 주파수 신호(FS1)를 기초로 생성된 주파수 신호가 출력되는 실시예가 도시되어 있으나, 본 개시의 기술적 사상은 이에 제한되지 않고, 도 3과 유사하게 아날로그 송신 믹서(313, 323)에만 제1 주파수 신호(FS1)를 기초로 생성된 주파수 신호가 출력되는 실시예에도 적용될 수 있다.
또한, 도 10에서는 아날로그 송신 믹서(313, 312)에 하나의 주파수 분주기(318, 328)로부터 생성된 주파수 신호(FS2, FS3)가 출력되는 실시예가 도시되어 있으나, 본 개시의 기술적 사상은 이에 제한되지 않고, 도 6과 유사하게 복수의 주파수 분주기로부터 생성된 복수의 주파수 신호가 선택적으로 아날로그 송신 믹서(313, 312)에 출력되는 실시예에도 적용될 수 있다.
또한, 도 10에서는 아날로그 송신 처리기(311, 321)가 송신 증폭기(312, 322), 아날로그 송신 믹서(313, 323) 및 아날로그 송신 필터(314, 324)를 포함하는 실시예가 도시되어 있으나, 본 개시의 기술적 사상은 이에 제한되지 않고, 도 8과 유사하게 아날로그 송신 처리기(311, 321)가 송신 증폭기(312, 322) 및 아날로그 송신 믹서(313, 323)를 포함하고, 디지털 송신 처리기(316, 326)가 디지털 송신 필터 및 디지털 송신 믹서를 포함하는 실시예에도 적용될 수 있다.
도 11은 본 개시의 예시적 실시예에 따른 RFIC를 나타내는 블록도이다. 도 2 및 도 10과 중복되는 내용은 생략한다.
도 11을 참조하면, RFIC(10d)는 복수의 반송파 수신부들(110d, 120d, 130d) 및 복수의 반송파 송신부(310d, 320d, 330d) 및 위상 고정 루프(200d)를 포함할 수 있다. 또한, 복수의 반송파 수신부들(110d, 120d, 130d) 각각은 아날로그 수신 회로(111d), 아날로그 디지털 컨버터(115d), 디지털 수신 회로(116d) 및 제1 주파수 분주기(118d)를 포함할 수 있고, 복수의 반송파 송신부들(310d, 320d, 330d) 각각은 아날로그 송신 회로(311d), 디지털 아날로그 컨버터(315d), 디지털 송신 회로(316d) 및 제2 주파수 분주기(318d)를 포함할 수 있다.
위상 고정 루프(200d)는 복수의 반송파 수신부들(110d, 120d, 130d) 및 복수의 반송파 송신부들(310d, 320d, 330d) 각각에 제1 주파수 신호(FS1)를 출력할 수 있고, 제1 주파수 분주기(118d)는 제1 주파수 신호(FS1)를 기초로 생성한 제2 주파수 신호(FS2)를 아날로그 수신 회로(111d)에 출력하고, 제2 주파수 분주기(318d)는 제1 주파수 신호(FS1)를 기초로 생성한 제3 주파수 신호(FS3)를 아날로그 송신 회로(311d)에 출력할 수 있다.
도 11에서는 복수의 반송파 수신부들(110d, 120d, 130d) 및 복수의 반송파 송신부들(310d, 320d, 330d) 모두가 제1 주파수 신호(FS1)에 기초하여 동작하는 실시예가 도시되어 있으나 이는 일 실시예 일 뿐이고, 복수의 반송파 수신부들(110d, 120d, 130d) 중 적어도 일부 및 복수의 반송파 송신부들(310d, 320d, 330d) 중 적어도 일부가 제1 주파수 신호(FS1)에 기초하여 동작하는 실시예에도 본 개시의 기술적 사상이 적용될 수 있음은 당연하다.
도 12는 본 개시의 예시적 실시예에 따른 무선 통신 장치를 나타내는 블록도이다. 도 2와 중복되는 내용은 생략한다.
도 12를 참조하면, 무선 통신 장치(1e)은 RFIC(10e) 및 모뎀(20e)을 포함할 수 있다. 또한, RFIC(10e)는 제1 반송파 수신부(310e), 제2 반송파 수신부(320e) 및 위상 고정 루프(200e)를 포함하고, 모뎀(20e)은 디지털 수신 회로(21e)를 포함할 수 있다. 제1 반송파 수신부(110e)는 제1 아날로그 수신 회로(111e), 제1 아날로그 디지털 컨버터(115e), 제1 주파수 분주기(118e) 및 제3 주파수 분주기(119e)를 포함할 수 있고, 제2 반송파 수신부(120e)는 제2 아날로그 수신 회로(121e), 제2 아날로그 디지털 컨버터(125e), 제2 주파수 분주기(128e) 및 제4 주파수 분주기(129e)를 포함할 수 있다.
도 12의 실시예에서는 도 2의 실시예와 상이하게 디지털 수신 회로(21e)가 모뎀(20e)에 위치할 수 있다. 디지털 수신 회로(21e)는 제1 아날로그-디지털 컨버터(115e)로부터 수신한 제1 반송파 신호(CS1) 또는 제2 아날로그-디지털 컨버터(115e)로부터 수신한 제2 반송파 신호(CS2)를 디지털 영역에서 처리(예를 들면, 믹싱, 필터링)할 수 있다.
도 13는 본 개시의 예시적 실시예에 따른 무선 통신 장치를 나타내는 블록도이다. 도 12와 중복되는 내용은 생략한다.
도 13를 참조하면, 무선 통신 장치(1f)는 RFIC(10f) 및 모뎀(20f)을 포함할 수 있다. 또한, RFIC(10f)는 제1 반송파 수신부(310f), 제2 반송파 수신부(320f) 및 위상 고정 루프(200f)를 포함하고, 모뎀(20f)은 디지털 수신 회로(21f)를 포함할 수 있다. 제1 반송파 수신부(110f)는 제1 아날로그 수신 회로(111f), 제1 아날로그 디지털 컨버터(115f), 제1 주파수 분주기(118f) 및 제3 주파수 분주기(119f)를 포함할 수 있고, 제2 반송파 수신부(120f)는 제2 아날로그 수신 회로(121f), 제2 아날로그 디지털 컨버터(125f), 제2 주파수 분주기(128f) 및 제4 주파수 분주기(129f)를 포함할 수 있다. 또한, 제1 아날로그 수신 회로(111f)는 제1 수신 증폭기(112f), 제1 아날로그 수신 믹서(113f) 및 제1 아날로그 수신 필터(114f)를 포함할 수 있고, 제2 아날로그 수신 회로(121f)는 제2 수신 증폭기(122f), 제2 아날로그 수신 믹서(123f) 및 제2 아날로그 수신 필터(124f)를 포함할 수 있다.
도 13의 실시예에서 제1 반송파 신호(CS1) 및 제2 반송파 신호(CS2)는 제1 아날로그 수신 필터(114f) 또는 제2 아날로그 수신 필터(124f)에 의해 필터링이 수행된 신호일 수 있다. 디지털 수신 회로(21f)는 적어도 하나의 디지털 믹서를 포함할 수 있고, 제1 반송파 신호(CS1) 및 제2 반송파 신호(CS2)의 주파수를 디지털 영역에서 조절할 수 있다.
도 14는 본 개시의 예시적 실시예에 따른 무선 통신 장치를 나타내는 블록도이다. 도 12와 중복되는 내용은 생략한다.
도 14를 참조하면, 무선 통신 장치(1g)는 RFIC(10g) 및 모뎀(20g)을 포함할 수 있다. 또한, RFIC(10g)는 제1 반송파 수신부(310g), 제2 반송파 수신부(320g) 및 위상 고정 루프(200g)를 포함하고, 모뎀(20g)은 디지털 수신 회로(21g)를 포함할 수 있다. 제1 반송파 수신부(110g)는 제1 아날로그 수신 회로(111g), 제1 아날로그 디지털 컨버터(115g), 제1 주파수 분주기(118g) 및 제3 주파수 분주기(119g)를 포함할 수 있고, 제2 반송파 수신부(120g)는 제2 아날로그 수신 회로(121g), 제2 아날로그 디지털 컨버터(125g), 제2 주파수 분주기(128g) 및 제4 주파수 분주기(129g)를 포함할 수 있다. 또한, 제1 아날로그 수신 회로(111g)는 제1 수신 증폭기(112g) 및 제1 아날로그 수신 믹서(113g)를 포함할 수 있고, 제2 아날로그 수신 회로(121g)는 제2 수신 증폭기(122g) 및 제2 아날로그 수신 믹서(123g)를 포함할 수 있다.
도 14의 실시예에서 제1 반송파 신호(CS1) 및 제2 반송파 신호(CS2)는 필터링이 수행되지 않은 신호일 수 있다. 디지털 수신 회로(21g)는 적어도 하나의 디지털 믹서 및 적어도 하나의 디지털 필터를 포함할 수 있다. 적어도 하나의 디지털 필터는 제1 반송파 신호(CS1) 및 제2 반송파 신호(CS2)를 필터링할 수 있고, 적어도 하나의 디지털 믹서는 제1 반송파 신호(CS1) 및 제2 반송파 신호(CS2)의 주파수를 디지털 영역에서 조절할 수 있다.
도 15는 본 개시의 예시적 실시예에 따른 무선 통신 장치를 나타내는 블록도이다. 도 9와 중복되는 내용은 생략한다.
도 15를 참조하면, 무선 통신 장치(1h)은 RFIC(10h) 및 모뎀(20h)을 포함할 수 있다. 또한, RFIC(10h)는 제1 반송파 송신부(310h), 제2 반송파 송신부(320h) 및 위상 고정 루프(200h)를 포함하고, 모뎀(20h)은 디지털 송신 회로(21h)를 포함할 수 있다. 제1 반송파 송신부(110h)는 제1 아날로그 송신 회로(111h), 제1 아날로그 디지털 컨버터(115h), 제1 주파수 분주기(118h) 및 제3 주파수 분주기(119h)를 포함할 수 있고, 제2 반송파 송신부(120h)는 제2 아날로그 송신 회로(121h), 제2 아날로그 디지털 컨버터(125h), 제2 주파수 분주기(128h) 및 제4 주파수 분주기(129h)를 포함할 수 있다.
도 15의 실시예에서는 도 9의 실시예와 상이하게 디지털 송신 회로(21h)가 모뎀(20h)에 위치할 수 있다. 디지털 송신 회로(21h)는 반송파 신호들에 대해서 디지털 영역에서 처리(예를 들면, 믹싱, 필터링)를 수행하고, 처리를 수행한 제1 반송파 신호(CS1) 및 제2 반송파 신호(CS2)를 출력할 수 있다.
도 16은 본 개시의 예시적 실시예에 따른 RFIC를 나타내는 블록도이다. 도 1과 중복되는 내용은 생략한다.
도 16을 참조하면, RFIC(10i)는 제1 반송파 수신부(110i), 제2 반송파 수신부(120i), 제3 반송파 수신부(130i), 제4 반송파 수신부(140i), 제1 위상 고정 루프(210i) 및 제2 위상 고정 루프(220i)를 포함할 수 있다.
제1 위상 고정 루프(210i)는 제1 주파수를 갖는 제1 주파수 신호(FS1)는 제1 반송파 수신부(110i) 및 제2 반송파 수신부(120i)에 출력하고, 제2 위상 고정 루프(220i)는 제2 주파수를 갖는 제2 주파수 신호(FS2)를 제3 반송파 수신부(130i) 및 제4 반송파 수신부(140i)에 출력할 수 있다.
제1 반송파 수신부(110i)는 제1 주파수 신호(FS1)를 기초로 생성한 주파수 신호를 이용하여 수신 신호(RS)로부터 제1 반송파 신호(CS1)를 추출하고, 제2 반송파 수신부(120i)는 제1 주파수 신호(FS1)를 기초로 생성한 주파수 신호를 이용하여 수신 신호(RS)로부터 제2 반송파 신호(CS2)를 추출할 수 있다. 제3 반송파 수신부(130i)는 제2 주파수 신호(FS2)를 기초로 생성한 주파수 신호를 이용하여 수신 신호(RS)로부터 제3 반송파 신호(CS3)를 추출하고, 제4 반송파 수신부(140i)는 제2 주파수 신호(FS2)를 기초로 생성한 주파수 신호를 이용하여 수신 신호(RS)로부터 제4 반송파 신호(CS4)를 추출할 수 있다.
도 16에서는 복수의 반송파 수신부들을 포함하는 RFIC가 도시되어 있지만, 복수의 반송파 송신부들에도 유추 적용할 수 있음은 당연하다.
도 17은 본 개시의 예시적 실시예에 따른 RFIC를 나타내는 블록도이다. 도 1과 중복되는 내용은 생략한다.
도 17을 참조하면, RFIC(10i)는 제1 반송파 수신부(110j), 제2 반송파 수신부(120j), 제3 반송파 수신부(130j), 제4 반송파 수신부(140j), 위상 고정 루프(210j) 및 주파수 분주기(230j) 를 포함할 수 있다.
위상 고정 루프(210j)는 제1 주파수를 갖는 제1 주파수 신호(FS1)는 주파수 분주기(230j), 제1 반송파 수신부(110j) 및 제2 반송파 수신부(120j)에 출력하고, 주파수 분주기(230j)는 위상 고정 루프(210j)로부터 수신한 제1 주파수 신호(FS1)를 기초로 제3 주파수를 갖는 제3 주파수 신호(FS3)를 제3 반송파 수신부(130j) 및 제4 반송파 수신부(140j)에 출력할 수 있다.
제1 반송파 수신부(110j)는 제1 주파수 신호(FS1)를 기초로 생성한 주파수 신호를 이용하여 수신 신호(RS)로부터 제1 반송파 신호(CS1)를 추출하고, 제2 반송파 수신부(120j)는 제1 주파수 신호(FS1)를 기초로 생성한 주파수 신호를 이용하여 수신 신호(RS)로부터 제2 반송파 신호(CS2)를 추출할 수 있다. 제3 반송파 수신부(130j)는 제2 주파수 신호(FS2)를 기초로 생성한 주파수 신호를 이용하여 수신 신호(RS)로부터 제3 반송파 신호(CS3)를 추출하고, 제4 반송파 수신부(140j)는 제2 주파수 신호(FS2)를 기초로 생성한 주파수 신호를 이용하여 수신 신호(RS)로부터 제4 반송파 신호(CS4)를 추출할 수 있다.
도 17에서는 복수의 반송파 수신부들을 포함하는 RFIC가 도시되어 있지만, 복수의 반송파 송신부들에도 유추 적용할 수 있음은 당연하다.
도 18은 본 개시의 예시적 실시예에 따른 RFIC를 나타내는 블록도이다. 도 1과 중복되는 내용은 생략한다.
도 18을 참조하면, RFIC(10k)는 제1 반송파 수신부(110k), 제2 반송파 수신부(120k), 제1 고정 위상 루프(210k) 및 고정 위상 루프 스위치(240k)를 포함할 수 있다. 또한, 제1 반송파 수신부(110k)는 제2 고정 위상 루프(PLL2)를 포함하고, 제2 반송파 수신부(120k)는 제3 고정 위상 루프(PLL3)를 포함할 수 있다.
제1 고정 위상 루프(210k)는 제1 주파수를 갖는 제1 주파수 신호(FS1)를 고정 위상 루프 스위치(240k)에 출력할 수 있고, 고정 위상 루프 스위치(240k)는 제1 주파수 신호(FS1)를 제1 신호(Sig1)에 기초하여 제1 반송파 수신부(110k) 및 제2 반송파 수신부(120k)에 출력할 수 있다.
고정 위상 루프 스위치(240k)가 제1 신호(Sig1)에 기초하여 제1 반송파 수신부(110k) 및 제2 반송파 수신부(120k)에 제1 주파수 신호(FS1)를 출력하는 실시예에서, 제1 반송파 수신부(110k) 및 제2 반송파 수신부(120k)는 제1 주파수 신호(FS1)를 기초로 생성된 주파수 신호를 이용하여 수신 신호(RS)로부터 반송파 신호들(CS1, CS2)을 추출할 수 있다.
고정 위상 루프 스위치(240k)가 제1 신호(Sig1)에 기초하여 제1 반송파 수신부(110k)에만 제1 주파수 신호(FS1)를 출력하는 실시예에서, 제1 반송파 수신부(110k) 는 제1 주파수 신호(FS1)를 기초로 생성된 주파수 신호를 이용하여 수신 신호(RS)로부터 제1 반송파 신호(CS1)를 추출하고, 제2 반송파 수신부(120k)는 제3 고정 위상 루프(PLL3)로부터 생성된 주파수 신호를 이용하여 수신 신호(RS)로부터 제2 반송파 신호(CS2)를 추출할 수 있다.
고정 위상 루프 스위치(240k)가 제1 신호(Sig1)에 기초하여 제1 반송파 수신부(110k) 및 제2 반송파 수신부(120k)에 제1 주파수 신호(FS1)를 출력하지 않는 실시예에서, 제1 반송파 수신부(110k)는 제2 고정 위상 루프(PLL)로부터 생성된 주파수 신호를 이용하여 수신 신호(RS)로부터 제1 반송파 신호(CS1)를 추출하고, 제2 반송파 수신부(120k)는 제3 고정 위상 루프(PLL3)로부터 생성된 주파수 신호를 이용하여 수신 신호(RS)로부터 제2 반송파 신호(CS2)를 추출할 수 있다. 도 18에서는 복수의 반송파 수신부들을 포함하는 RFIC가 도시되어 있지만, 복수의 반송파 송신부들에도 유추 적용할 수 있음은 당연하다.
도 19는 본 개시의 예시적 실시예에 따른 무선 통신 장치를 포함하는 통신 기기들을 나타내는 도면이다.
도 19를 참조하면, 가정용 기기(2100), 가전(2120), 엔터테인먼트 기기(2140) 및 AP(Access Point)(2200)는 본 개시의 예시적 실시예에 따른 증폭 회로를 포함할 수 있다. 일부 실시예들에서, 가정용 기기(2100), 가전(2120), 엔터테인먼트 기기(2140) 및 AP(2200)는 IoT(Internet of Things) 네트워크 시스템을 구성할 수 있다. 도 19에 도시된 통신 기기들은 예시일 뿐이며, 도 19에 도시되지 아니한 다른 통신 기기들에도 본 개시의 예시적 실시예에 따른 무선 통신 장치가 포함될 수 있는 점은 이해될 것이다.
가정용 기기(2100), 가전(2120), 엔터테인먼트 기기(2140) 및 AP(2200)는 전술된 본 개시의 예시적 실시예들에 따른 무선 통신 장치에 의해서 신호를 송수신할 수 있다. 일 실시예에서, 가정용 기기(2100), 가전(2120), 엔터테인먼트 기기(2140) 및 AP(2200)는 고정 위상 루프(PLL)를 공유하는 복수의 반송파 송신부들을 포함할 수 있고, 이에 따라서, 가정용 기기(2100), 가전(2120), 엔터테인먼트 기기(2140) 및 AP(2200)에 포함되는 무선 통신 장치의 면적 및 소비 전력이 감소할 수 있다.
이상에서와 같이 도면과 명세서에서 예시적인 실시예들이 개시되었다. 본 명세서에서 특정한 용어를 사용하여 실시예들을 설명되었으나, 이는 단지 본 개시의 기술적 사상을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 개시의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 개시의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.

Claims (20)

  1. 반송파 집적(Carrier Aggregation)을 이용하여 제1 수신 신호를 수신하는 RFIC(Radio Frequency Integrated Chip)에 있어서,
    상기 제1 수신 신호에 대한 아날로그 영역에서의 주파수 조절을 수행함으로써 제1 아날로그 수신 신호를 생성하는 제1 아날로그 수신 회로, 상기 제1 아날로그 수신 신호를 기초로 제1 디지털 수신 신호를 생성하는 제1 아날로그-디지털 컨버터 및 상기 제1 디지털 수신 신호에 대한 디지털 영역에서의 주파수 조절을 수행하는 제1 디지털 수신 회로를 포함하고, 상기 제1 수신 신호로부터 제1 반송파 신호를 추출하는 제1 반송파 수신부;
    상기 제1 수신 신호에 대한 아날로그 영역에서의 주파수 조절을 수행함으로써 제2 아날로그 수신 신호를 생성하는 제2 아날로그 수신 회로, 상기 제2 아날로그 수신 신호를 기초로 제2 디지털 수신 신호를 생성하는 제2 아날로그-디지털 컨버터 및 상기 제2 디지털 수신 신호에 대한 디지털 영역에서의 주파수 조절을 수행하는 제2 디지털 수신 회로를 포함하고, 상기 제1 수신 신호로부터 제2 반송파 신호를 추출하는 제2 반송파 수신부;및
    제1 주파수를 갖는 제1 주파수 신호를 상기 제1 반송파 수신부 및 상기 제2 반송파 수신부에 출력하는 위상 고정 루프(Phase Locked Loop;PLL);를 포함하고,
    상기 제1 아날로그 수신 회로는 상기 제1 주파수 신호를 분주함으로써 생성된 제2 주파수 신호를 이용하여 상기 제1 수신 신호의 주파수를 조절하고, 상기 제2 아날로그 수신 회로는 상기 제1 주파수 신호를 분주함으로써 생성된 제3 주파수 신호를 이용하여 상기 제1 수신 신호의 주파수를 조절하고,
    상기 제1 아날로그-디지털 컨버터는 상기 제1 주파수 신호를 분주함으로써 생성된 제4 주파수 신호를 이용하여 상기 제1 아날로그 수신 신호를 샘플링하고, 상기 제2 아날로그-디지털 컨버터는 상기 제1 주파수 신호를 분주함으로써 생성된 제5 주파수 신호를 이용하여 상기 제2 아날로그 수신 신호를 샘플링하는 것을 특징으로 하는 RFIC.
  2. 제1항에 있어서,
    상기 제1 반송파 수신부는, 상기 제1 주파수 신호를 분주함으로써 제2 주파수를 갖는 상기 제2 주파수 신호를 생성하고, 생성한 상기 제2 주파수 신호를 상기 제1 아날로그 수신 회로에 출력하는 제1 주파수 분주기를 더 포함하고,
    상기 제2 반송파 수신부는, 상기 제1 주파수 신호를 분주함으로써 제3 주파수를 갖는 상기 제3 주파수 신호를 생성하고, 생성한 상기 제3 주파수 신호를 상기 제2 아날로그 수신 회로에 출력하는 제2 주파수 분주기를 더 포함하고,
    상기 제1 아날로그 수신 회로는,
    상기 제2 주파수 신호를 기초로 상기 제1 수신 신호의 주파수를 하향 변환(Down-Converting)함으로써 제1 믹스 수신 신호를 생성하는 제1 아날로그 수신 믹서를 포함하고,
    상기 제2 아날로그 수신 회로는,
    상기 제3 주파수 신호를 기초로 상기 제1 수신 신호의 주파수를 하향 변환함으로써 제2 믹스 수신 신호를 생성하는 제2 아날로그 수신 믹서를 포함하는 것을 특징으로 하는 RFIC.
  3. 제2항에 있어서,
    상기 제1 반송파 수신부는, 상기 제1 주파수 신호를 분주함으로써 제6 주파수를 갖는 제6 주파수 신호를 생성하는 제3 주파수 분주기를 더 포함하고, 제1 주파수 선택 신호에 기초하여 상기 제2 주파수 신호 또는 상기 제6 주파수 신호를 상기 제1 아날로그 수신 믹서에 출력하고,
    상기 제2 반송파 수신부는, 상기 제1 주파수 신호를 분주함으로써 제7 주파수를 갖는 제7 주파수 신호를 생성하는 제4 주파수 분주기를 더 포함하고, 제2 주파수 선택 신호에 기초하여 상기 제3 주파수 신호 또는 상기 제7 주파수 신호를 상기 제2 아날로그 수신 믹서에 출력하는 것을 특징으로 하는 RFIC.
  4. 제2항에 있어서,
    상기 제1 반송파 수신부는 상기 제1 믹스 수신 신호에 대해 미리 결정된 대역을 기초로 필터링함으로써 제1 아날로그 수신 신호를 생성하는 제1 아날로그 수신 필터를 더 포함하고,
    상기 제2 반송파 수신부는 상기 제2 믹스 수신 신호에 대해 미리 결정된 대역을 기초로 필터링함으로써 제2 아날로그 수신 신호를 생성하는 제2 아날로그 수신 필터를 더 포함하는 것을 특징으로 하는 RFIC.
  5. 삭제
  6. 삭제
  7. 제1항에 있어서,
    상기 제1 반송파 수신부는 상기 제1 주파수 신호를 분주함으로써 제4 주파수를 갖는 상기 제4 주파수 신호를 생성하고, 생성한 상기 제4 주파수 신호를 상기 제1 아날로그-디지털 컨버터에 출력하는 제5 주파수 분주기를 더 포함하고,
    상기 제2 반송파 수신부는 상기 제1 주파수 신호를 분주함으로써 상기 제5 주파수 신호를 생성하고, 생성한 상기 제5 주파수 신호를 상기 제2 아날로그-디지털 컨버터에 출력하는 제6 주파수 분주기를 더 포함하고,
    상기 제1 아날로그-디지털 컨버터는 상기 제4 주파수 신호에 기초하여 상기 제1 디지털 수신 신호를 생성하고, 상기 제2 아날로그-디지털 컨버터는 상기 제5 주파수 신호에 기초하여 상기 제2 디지털 수신 신호를 생성하는 것을 특징으로 하는 RFIC.
  8. 제1항에 있어서,
    제1 아날로그 송신 믹서를 포함하고, 제3 반송파 신호를 기초로 제1 송신 신호를 생성하는 제1 반송파 송신부;를 더 포함하고,
    상기 제1 아날로그 송신 믹서는 상기 위상 고정 루프로부터 수신한 상기 제1 주파수 신호에 분주함으로써 생성한 제7 주파수 신호를 이용하여 상기 제3 반송파 신호의 주파수를 상향 변환(Up-Converting)하는 것을 특징으로 하는 RFIC.
  9. 반송파 집적(Carrier Aggregation)을 이용하여 신호를 송신하는 RFIC(Radio Frequency Integrated Chip)에 있어서,
    제1 반송파 신호에 대한 디지털 영역에서의 주파수 조절을 수행함으로써 제1 디지털 송신 신호를 생성하는 제1 디지털 송신 회로, 상기 제1 디지털 송신 신호를 기초로 제1 아날로그 송신 신호를 생성하는 제1 디지털-아날로그 컨버터 및 상기 제1 아날로그 송신 신호에 대한 아날로그 영역에서의 주파수 조절을 수행하는 제1 아날로그 송신 회로를 포함하고, 상기 제1 반송파 신호를 수신하여 제1 송신 신호를 생성하는 제1 반송파 송신부;
    제2 반송파 신호에 대한 디지털 영역에서의 주파수 조절을 수행함으로써 제2 디지털 송신 신호를 생성하는 제2 디지털 송신 회로, 상기 제2 디지털 송신 신호를 기초로 제2 아날로그 송신 신호를 생성하는 제2 디지털-아날로그 컨버터 및 상기 제2 아날로그 송신 신호에 대한 아날로그 영역에서의 주파수 조절을 수행하는 제2 아날로그 송신 회로를 포함하고, 상기 제2 반송파 신호를 수신하여 제2 송신 신호를 생성하는 제2 반송파 송신부;및
    제1 주파수를 갖는 제1 주파수 신호를 상기 제1 반송파 송신부 및 상기 제2 반송파 송신부에 출력하는 위상 고정 루프(Phase Locked Loop;PLL);를 포함하고,
    상기 제1 아날로그 송신 회로는 상기 제1 주파수 신호를 분주함으로써 생성된 제2 주파수 신호를 이용하여 상기 제1 송신 신호의 주파수를 상향 변환하고, 상기 제2 아날로그 송신 회로는 상기 제1 주파수 신호를 분주함으로써 생성된 제3 주파수 신호를 이용하여 상기 제2 송신 신호의 주파수를 상향 변환하고,
    상기 제1 디지털-아날로그 컨버터는 상기 제1 주파수 신호를 분주함으로써 생성된 제2 주파수 신호를 이용하여 상기 제1 디지털 송신 신호를 상기 제1 아날로그 송신 신호로 변환하고, 상기 제2 디지털-아날로그 컨버터는 상기 제1 주파수 신호를 분주함으로써 생성된 제5 주파수 신호를 이용하여 상기 제2 디지털 송신 신호를 상기 제2 아날로그 송신 신호로 변환하는 것을 특징으로 하는 RFIC.
  10. 제9항에 있어서,
    상기 제1 디지털 송신 회로는 상기 제1 반송파 신호의 주파수를 상향 변환함으로써 상기 제1 디지털 송신 신호를 생성하는 제2 디지털 송신 믹서를 포함하고,
    상기 제2 디지털 송신 회로는 상기 제2 반송파 신호의 주파수를 상향 변환함으로써 상기 제2 디지털 송신 신호를 생성하는 제2 디지털 송신 믹서를 포함하고,
    상기 제1 아날로그 송신 회로는,
    상기 제1 아날로그 송신 신호를 미리 결정된 대역을 기초로 필터링함으로써 상기 제1 송신 신호를 생성하는 제1 아날로그 송신 필터를 포함하고,
    상기 제2 아날로그 송신 회로는,
    상기 제2 아날로그 송신 신호를 미리 결정된 대역을 기초로 필터링함으로써 상기 제2 송신 신호를 생성하는 제2 아날로그 송신 필터를 포함하는 것을 특징으로 하는 RFIC.
  11. 삭제
  12. 제9항에 있어서,
    상기 제1 반송파 송신부는 상기 제1 주파수 신호를 분주함으로써 제2 주파수를 갖는 상기 제2 주파수 신호를 생성하고, 생성한 상기 제2 주파수 신호를 상기 제1 아날로그 송신 회로에 출력하는 제1 주파수 분주기를 더 포함하고,
    상기 제2 반송파 송신부는, 상기 제1 주파수 신호를 분주함으로써 제3 주파수를 갖는 상기 제3 주파수 신호를 생성하고, 생성한 상기 제3 주파수 신호를 상기 제2 아날로그 송신 회로에 출력하는 제2 주파수 분주기를 더 포함하고,
    상기 제1 아날로그 송신 회로는 상기 제2 주파수 신호를 기초로 상기 제1 송신 신호의 주파수를 상향 변환하고, 상기 제2 아날로그 송신 회로는 상기 제3 주파수 신호를 기초로 상기 제2 송신 신호의 주파수를 상향 변환하는 것을 특징으로 하는 RFIC.
  13. 제9항에 있어서,
    입력된 신호에 대한 아날로그 영역에서의 주파수 조절을 수행하는 제1 아날로그 수신 믹서를 포함하고, 제1 수신 신호로부터 제3 반송파 신호를 추출하는 제1 반송파 수신부;를 더 포함하고,
    상기 제1 아날로그 수신 믹서는 상기 위상 고정 루프로부터 수신한 상기 제1 주파수 신호를 분주함으로써 생성한 제4 주파수 신호를 이용하여 상기 제1 수신 신호의 주파수를 하향 변환하는 것을 특징으로 하는 RFIC.
  14. 반송파 집적(Carrier Aggregation)을 이용하여 제1 수신 신호를 수신하는 무선 통신 장치에 있어서,
    상기 제1 수신 신호를 수신하여 제1 반송파 신호를 추출하는 제1 반송파 수신부, 상기 제1 수신 신호를 수신하여 제2 반송파 신호를 추출하는 제2 반송파 수신부 및 제1 주파수를 갖는 제1 주파수 신호를 상기 제1 반송파 수신부 및 상기 제2 반송파 수신부에 출력하는 위상 고정 루프(Phase Locked Loop;PLL)를 포함하는 RFIC(Radio Frequency Integrated Chip);및
    디지털 영역에서 상기 제1 반송파 신호 및 상기 제2 반송파 신호의 주파수를 하향 변환하고, 주파수가 조절된 상기 제1 반송파 신호 및 상기 제2 반송파 신호를 복조하는 모뎀(Modulator-Demodulator;MODEM);을 포함하고,
    상기 제1 반송파 수신부는 상기 제1 주파수 신호를 분주함으로써 생성된 제2 주파수 신호를 이용하여 상기 제1 수신 신호의 주파수를 하향 변환함으로써 제1 아날로그 수신 신호를 생성하는 제1 아날로그 수신 회로, 상기 제1 주파수 신호를 분주함으로써 생성된 제3 주파수 신호를 이용하여 상기 제1 아날로그 수신 신호를 샘플링함으로써 제1 디지털 수신 신호를 생성하는 제1 아날로그-디지털 컨버터 및 상기 제1 디지털 수신 신호를 기초로 상기 제1 반송파 신호를 생성하는 제1 디지털 수신 회로를 포함하고, 상기 제2 반송파 수신부는 상기 제1 주파수 신호를 분주함으로써 생성한 제4 주파수 신호를 이용하여 상기 제1 수신 신호의 주파수를 하향 변환함으로써 제2 아날로그 수신 신호를 생성하는 제2 아날로그 수신 회로, 상기 제1 주파수 신호를 분주함으로써 생성된 제5 주파수 신호를 이용하여 상기 제2 아날로그 수신 신호를 샘플링함으로써 제2 디지털 수신 신호를 생성하는 제2 아날로그-디지털 컨버터 및 상기 제2 디지털 수신 신호를 기초로 상기 제2 반송파 신호를 생성하는 제2 디지털 수신 회로를 포함하는 것을 특징으로 하는 무선 통신 장치.
  15. 제14항에 있어서,
    상기 제1 반송파 수신부는, 상기 제1 주파수 신호를 분주함으로써 제2 주파수를 갖는 상기 제2 주파수 신호를 생성하고, 생성한 상기 제2 주파수 신호를 상기 제1 아날로그 수신 회로에 출력하는 제1 주파수 분주기를 더 포함하고,
    상기 제2 반송파 수신부는, 상기 제1 주파수 신호를 분주함으로써 제4 주파수를 갖는 상기 제4 주파수 신호를 생성하고, 생성한 상기 제3 주파수 신호를 상기 제2 아날로그 수신 회로에 출력하는 제2 주파수 분주기를 더 포함하고,
    상기 제1 아날로그 수신 회로는,
    상기 제2 주파수 신호를 기초로 상기 제1 수신 신호의 주파수를 하향 변환함으로써 제1 믹스 수신 신호를 생성하는 제1 아날로그 수신 믹서를 포함하고,
    상기 제2 아날로그 수신 회로는,
    상기 제4 주파수 신호를 기초로 상기 제1 수신 신호의 주파수를 하향 변환함으로써 제2 믹스 수신 신호를 생성하는 제2 아날로그 수신 믹서를 포함하는 것을 특징으로 하는 무선 통신 장치.
  16. 제15항에 있어서,
    상기 제1 반송파 수신부는, 상기 제1 주파수 신호를 분주함으로써 제6 주파수를 갖는 제6 주파수 신호를 생성하는 제3 주파수 분주기를 더 포함하고, 제1 주파수 선택 신호에 기초하여 상기 제2 주파수 신호 또는 상기 제6 주파수 신호를 상기 제1 아날로그 수신 믹서에 출력하고,
    상기 제2 반송파 수신부는, 상기 제1 주파수 신호를 분주함으로써 제7 주파수를 갖는 제7 주파수 신호를 생성하는 제4 주파수 분주기를 더 포함하고, 제2 주파수 선택 신호에 기초하여 상기 제3 주파수 신호 또는 상기 제7 주파수 신호를 상기 제2 아날로그 수신 믹서에 출력하는 것을 특징으로 하는 무선 통신 장치.
  17. 제15항에 있어서,
    상기 제1 반송파 수신부는 상기 제1 믹스 수신 신호를 미리 결정된 대역을기초로 필터링함으로써 상기 제1 아날로그 수신 신호를 생성하는 제1 수신 필터를 더 포함하고,
    상기 제2 반송파 수신부는 상기 제2 믹스 수신 신호를 미리 결정된 대역을 기초로 필터링함으로써 상기 제2 아날로그 수신 신호를 생성하는 제2 수신 필터를 더 포함하는 것을 특징으로 하는 무선 통신 장치.
  18. 제17항에 있어서,
    상기 제1 반송파 수신부는 상기 제1 주파수 신호를 분주함으로써 제3 주파수를 갖는 상기 제3 주파수 신호를 생성하고, 생성한 상기 제3 주파수 신호를 상기 제1 아날로그-디지털 컨버터에 출력하는 제5 주파수 분주기를 더 포함하고,
    상기 제2 반송파 수신부는 상기 제1 주파수 신호를 분주함으로써 제5 주파수를 갖는 상기 제5 주파수 신호를 생성하고, 생성한 상기 제5 주파수 신호를 상기 제2 아날로그-디지털 컨버터에 출력하는 제6 주파수 분주기를 더 포함하는 것을 특징으로 하는 무선 통신 장치.
  19. 제14항에 있어서,
    상기 모뎀은 상기 제1 반송파 신호 및 상기 제2 반송파 신호 중 적어도 하나를 미리 결정된 대역을 기초로 필터링하는 디지털 수신 필터를 포함하는 것을 특징으로 하는 무선 통신 장치.
  20. 제14항에 있어서,
    상기 RFIC는, 제1 아날로그 송신 믹서를 포함하고, 상기 모뎀으로부터 수신한 제3 반송파 신호를 기초로 제1 송신 신호를 생성하는 제1 반송파 송신부를 더 포함하고,
    상기 제1 아날로그 송신 믹서는 상기 위상 고정 루프로부터 수신한 상기 제1 주파수 신호를 분주함으로써 생성한 제7 주파수 신호를 이용하여 상기 제3 반송파 신호의 주파수를 상향 변환하는 것을 특징으로 하는 무선 통신 장치.

KR1020180090411A 2017-12-05 2018-08-02 반송파 집적(Carrier Aggregation)을 이용하여 신호를 송수신하는 RFIC 및 이를 포함하는 무선 통신 장치 KR102557997B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US16/203,943 US10560128B2 (en) 2017-12-05 2018-11-29 Carrier aggregated signal transmission and reception
CN201811479518.2A CN109889225B (zh) 2017-12-05 2018-12-05 载波聚合信号发射与接收
TW107143691A TWI761640B (zh) 2017-12-05 2018-12-05 用於傳輸和接收載波聚合訊號的射頻積體晶片和無線通訊裝置
US16/779,763 US11031962B2 (en) 2017-12-05 2020-02-03 Carrier aggregated signal transmission and reception

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20170166194 2017-12-05
KR1020170166194 2017-12-05

Publications (2)

Publication Number Publication Date
KR20190066535A KR20190066535A (ko) 2019-06-13
KR102557997B1 true KR102557997B1 (ko) 2023-07-21

Family

ID=66847708

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180090411A KR102557997B1 (ko) 2017-12-05 2018-08-02 반송파 집적(Carrier Aggregation)을 이용하여 신호를 송수신하는 RFIC 및 이를 포함하는 무선 통신 장치

Country Status (3)

Country Link
KR (1) KR102557997B1 (ko)
CN (1) CN109889225B (ko)
TW (1) TWI761640B (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130336368A1 (en) * 2012-06-14 2013-12-19 Sony Corporation Receiver
US20160294591A1 (en) * 2015-03-31 2016-10-06 Alcatel-Lucent Usa Inc. Multichannel receiver
US20170302342A1 (en) * 2016-04-15 2017-10-19 Alcatel-Lucent Usa Inc. Mimo transceiver suitable for a massive-mimo system

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08223071A (ja) * 1995-02-08 1996-08-30 Sony Corp 送信機及び送受信機
DE69837656T2 (de) * 1998-06-30 2007-12-27 Lucent Technologies Inc. Trägerfolgesystem unter Anwendung eines Fehleroffsetfrequenzsignals
US6194947B1 (en) * 1998-07-24 2001-02-27 Global Communication Technology Inc. VCO-mixer structure
EP0977351B1 (en) * 1998-07-30 2004-02-18 Motorola Semiconducteurs S.A. Method and apparatus for radio communication
CN100420246C (zh) * 1999-11-12 2008-09-17 Gct半导体公司 单片cmos发送机/接收机及其使用方法
US8295371B2 (en) * 2006-07-14 2012-10-23 Qualcomm Incorporated Multi-carrier receiver for wireless communication
US8542616B2 (en) * 2008-10-14 2013-09-24 Texas Instruments Incorporated Simultaneous multiple signal reception and transmission using frequency multiplexing and shared processing
JP5665074B2 (ja) * 2010-03-19 2015-02-04 シリコンライブラリ株式会社 無線伝送システム並びにそれに用いられる無線送信機、無線受信機、無線送信方法、無線受信方法、及び無線通信方法
US9154078B2 (en) * 2010-12-23 2015-10-06 Intel Corporation Device, system and method of wireless communication over a plurality of wireless communication frequency channels
GB2504973B (en) * 2012-08-15 2014-11-19 Broadcom Corp Receiver circuit
US9054921B2 (en) * 2013-03-13 2015-06-09 Intel Mobile Communications GmbH Method and apparatus for generating a plurality of modulated signals
US9300337B2 (en) * 2013-12-20 2016-03-29 Qualcomm Incorporated Reconfigurable carrier-aggregation receiver and filter
US9712226B2 (en) * 2014-05-15 2017-07-18 Qualcomm Incorporated Multi-way diversity receiver with multiple synthesizers in a carrier aggregation transceiver
DE102014114044B4 (de) * 2014-09-26 2024-02-29 Intel Corporation Eine Vorrichtung und ein Verfahren zum Erzeugen von Basisbandempfangssignalen
US9768797B2 (en) * 2015-03-12 2017-09-19 Nokia Technologies Oy Receiver for simultaneous signals in carrier aggregation

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130336368A1 (en) * 2012-06-14 2013-12-19 Sony Corporation Receiver
US20160294591A1 (en) * 2015-03-31 2016-10-06 Alcatel-Lucent Usa Inc. Multichannel receiver
US20170302342A1 (en) * 2016-04-15 2017-10-19 Alcatel-Lucent Usa Inc. Mimo transceiver suitable for a massive-mimo system

Also Published As

Publication number Publication date
TW201931784A (zh) 2019-08-01
TWI761640B (zh) 2022-04-21
CN109889225A (zh) 2019-06-14
CN109889225B (zh) 2022-04-05
KR20190066535A (ko) 2019-06-13

Similar Documents

Publication Publication Date Title
USRE49903E1 (en) Radio frequency receiver and receiving method
US11218286B2 (en) Reducing intermodulation distortion for intra-band dual connectivity
JP6195942B2 (ja) 異なる無線アクセス技術の多数のワイヤレス通信システムとの同時通信のための方法および装置
CN106688187B (zh) 用于载波聚合无线电接收机
US11031962B2 (en) Carrier aggregated signal transmission and reception
CN102664653A (zh) 移动终端及其具有射频数模转换式线性发射机的射频前端
US20220052816A1 (en) Sounding Reference Signal Sending Method and Related Apparatus
CN103748956A (zh) 用于无线通信的无线电协作装置、系统和方法
CN207869101U (zh) 一种多模全带宽射频系统
US8107890B2 (en) Multiple frequency band multiple standard device with reduced blocker
KR102557997B1 (ko) 반송파 집적(Carrier Aggregation)을 이용하여 신호를 송수신하는 RFIC 및 이를 포함하는 무선 통신 장치
EP4311285A1 (en) Systems and methods for supporting evolving band regulations
US20230354161A1 (en) Frequency band having variable duplex spacing
WO2020226793A2 (en) Transceiver phase shift for beamforming
CN101938292B (zh) 多模式多标准手机射频收发机
KR100630157B1 (ko) Ｒｆ 송수신 장치
WO2020192257A1 (zh) 一种处理数字中频信号的方法及装置
WO2021091610A1 (en) Harmonics rejection transceiver with duty ratio control
CN115769488A (zh) 双三相谐波抑制收发器
JP2010130052A (ja) 無線通信機と通信方法
CN111934698A (zh) 一种射频信号接收方法、射频信号发送方法及装置
US20240080008A1 (en) Duplexer measurement and tuning systems
US20240080063A1 (en) Duplexer measurement and tuning systems
JP2024512362A (ja) コヒーレントｍｉｍｏ能力を報告するための方法および装置
WO2023211623A1 (en) Frequency band having variable duplex spacing

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant