KR102544521B1 - 발광 표시장치 - Google Patents

발광 표시장치 Download PDF

Info

Publication number
KR102544521B1
KR102544521B1 KR1020180067353A KR20180067353A KR102544521B1 KR 102544521 B1 KR102544521 B1 KR 102544521B1 KR 1020180067353 A KR1020180067353 A KR 1020180067353A KR 20180067353 A KR20180067353 A KR 20180067353A KR 102544521 B1 KR102544521 B1 KR 102544521B1
Authority
KR
South Korea
Prior art keywords
voltage
defect
signal
wire
display panel
Prior art date
Application number
KR1020180067353A
Other languages
English (en)
Other versions
KR20190140629A (ko
Inventor
김태우
한성억
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020180067353A priority Critical patent/KR102544521B1/ko
Publication of KR20190140629A publication Critical patent/KR20190140629A/ko
Application granted granted Critical
Publication of KR102544521B1 publication Critical patent/KR102544521B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/025—Reduction of instantaneous peaks of current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 출원은 표시패널의 크랙 발생 및 쇼트 발생을 검출하여 번트 및 폴 멜팅 현상의 확산을 방지하는 발광 표시장치를 제공하는 것으로, 본 출원에 따른 발광 표시장치는 복수의 스캔 라인 및 복수의 데이터 라인이 배치되며 복수의 스캔 라인과 복수의 데이터 라인에 의해 정의된 복수의 화소가 배열된 표시패널, 표시패널의 가장자리에 인접하도록 배치된 결함 검출부를 포함하고, 결함 검출부는 표시패널의 가장자리에 배치된 ESD 배선과 전기적으로 연결된다.

Description

발광 표시장치{LIGHT EMTTTING DISPLAY DEVICE}
본 출원은 발광 표시장치에 관한 것이다.
정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있다. 표시장치로는 액정표시장치(LCD: Liquid Crystal Display), 발광 표시장치(LED: Light Emitting Display)와 같은 여러가지 표시장치가 활용되고 있다. 이들 중에서 발광 표시장치는 발광소자(light emitting element)로서 유기발광층을 이용하는 유기발광 표시장치, 발광소자로서 마이크로 발광 다이오드(micro light emitting diode)를 이용하는 발광 다이오드 표시장치 등으로 구분될 수 있다. 발광 표시장치는 저전압 구동이 가능하고, 박형이며, 시야각이 우수하고, 응답속도가 빠른 특성이 있다.
발광 표시장치는 다수의 화소들이 매트릭스(matrix) 형태로 배치된 표시패널을 포함한다. 표시패널은 화소들 각각을 구동하기 위해 스캔 구동회로로부터 스캔 신호들을 공급받고, 데이터 구동회로로부터 데이터 전압들을 공급받는다. 또한, 표시패널은 전원 공급부로부터 복수의 전원 전압들을 공급받는다.
외부의 충격을 받아 발광 표시장치에 크랙이 발생하는 경우, 표시패널의 전원 라인들은 서로 단락(short circuit)될 수 있다. 예를 들어, 전원 공급부로부터 고전위 전압을 공급받는 고전위 전압 라인과 전원 공급부로부터 저전위 전압을 공급받는 저전위 전압 라인이 서로 단락될 수 있다. 이 경우, 고전위 전원 라인으로부터 저전위 전원 라인으로 과전류가 흐르게 되며, 이러한 과전류로 인해 표시패널이 타버리는 번트(burnt)가 발생할 수 있다.
본 출원은 표시패널의 크랙 발생 및 쇼트 발생을 검출하여 번트 및 폴 멜팅 현상의 확산을 방지하는 발광 표시장치를 제공하는 것을 기술적 과제로 한다.
본 출원에 따른 발광 표시장치는 복수의 스캔 라인 및 복수의 데이터 라인이 배치되며 복수의 스캔 라인과 복수의 데이터 라인에 의해 정의된 복수의 화소가 배열된 표시패널, 표시패널의 가장자리에 인접하도록 배치된 결함 검출부를 포함하고, 결함 검출부는 표시패널의 가장자리에 배치된 ESD 배선과 전기적으로 연결된다.
본 출원에 따른 발광 표시장치는 번트 현상 및 폴 멜팅 현상의 확산을 미연에 방지할 수 있는 효과가 있다.
도 1은 본 출원의 제 1 실시예에 따른 발광 표시장치를 보여주는 사시도이다.
도 2는 본 출원의 제 1 실시예에 따른 발광 표시장치를 보여주는 블록도이다.
도 3은 도 1에 도시된 결함 검출부의 연결 구조를 설명하기 위한 회로도이다.
도 4a 및 도 4b는 도 3에 도시된 제 1 결함 검출부의 노멀 구동 모드 및 센싱 모드를 설명하기 위한 회로도이다.
도 5a 및 도 5b는 도 3에 도시된 제 2 결함 검출부의 노멀 구동 모드 및 센싱 모드를 설명하기 위한 회로도이다.
도 6은 본 출원의 제 2 실시예에 따른 결함 검출부를 설명하기 위한 회로도이다.
본 출원의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 일 예들을 참조하면 명확해질 것이다. 그러나 본 출원은 이하에서 개시되는 일 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 출원의 일 예들은 본 출원의 개시가 완전하도록 하며, 본 출원이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 출원은 청구항의 범주에 의해 정의될 뿐이다.
본 출원의 일 예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 출원이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 출원을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 출원의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.
본 출원에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.
제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 출원의 기술적 사상 내에서 제2 구성요소일 수도 있다.
"제1 수평 축 방향", "제2 수평 축 방향" 및 "수직 축 방향"은 서로 간의 관계가 수직으로 이루어진 기하학적인 관계만으로 해석되어서는 아니 되며, 본 출원의 구성이 기능적으로 작용할 수 있는 범위 내에서보다 넓은 방향성을 가지는 것을 의미할 수 있다.
"적어도 하나"의 용어는 하나 이상의 관련 항목으로부터 제시 가능한 모든 조합을 포함하는 것으로 이해되어야 한다. 예를 들어, "제 1 항목, 제 2 항목 및 제 3 항목 중에서 적어도 하나"의 의미는 제 1 항목, 제 2 항목 또는 제 3 항목 각각 뿐만 아니라 제 1 항목, 제 2 항목 및 제 3 항목 중에서 2개 이상으로부터 제시될 수 있는 모든 항목의 조합을 의미할 수 있다.
본 출원의 여러 예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하에서는 본 출원에 따른 발광 표시장치의 바람직한 예를 첨부된 도면을 참조하여 상세히 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다.
도 1은 본 출원의 제 1 실시예에 따른 발광 표시장치를 보여주는 사시도이고, 도 2는 본 출원의 제 1 실시예에 따른 발광 표시장치를 보여주는 블록도이다.
도 1 및 도 2를 참조하면, 본 출원의 제 1 실시예에 따른 발광 표시장치는 발광소자로 유기발광소자를 이용하는 유기발광 표시장치 또는 발광소자로 마이크로 발광 다이오드를 이용하는 마이크로 발광 표시장치일 수 있다.
본 출원의 제 1 실시예에 따른 발광 표시장치는 표시패널(110), 데이터 구동부(120), 소스 드라이브 IC(121), 연성필름(122), 스캔 구동부(130), 소스 회로보드(140), 결함 검출부(141), 연성 케이블(150), 제어 회로보드(160), 타이밍 제어부(170), 메모리(180), 전압 공급부(190)를 포함한다.
표시패널(110)은 제 1 기판(111)과 제 2 기판(112)을 포함한다. 제 1 기판(111)은 유리 기판 또는 플라스틱 필름으로 형성될 수 있으며, 제 2 기판(112)은 유리 기판, 플라스틱 필름, 봉지 필름, 또는 배리어 필름으로 형성될 수 있다.
표시패널(110)은 표시영역(AA)과 표시영역(AA)의 주변에 마련된 비표시영역(NA)을 포함한다. 표시영역(AA)은 복수의 화소(P)가 형성되어 화상을 표시하는 영역이다. 표시패널(110)에는 복수의 데이터 라인(D1~Dm, m은 2 이상의 양의 정수), 복수의 기준전압 라인(R1~Rp, p는 2 이상의 양의 정수), 복수의 스캔 라인(S1~Sn, n은 2 이상의 양의 정수), 및 복수의 센싱신호 라인(SE1~SEn)이 마련된다. 데이터 라인(D1~Dm)과 기준전압 라인(R1~Rp)은 스캔 라인(S1~Sn)과 센싱신호 라인(SE1~SEn)과 교차될 수 있다. 데이터 라인(D1~Dm)과 기준전압 라인(R1~Rp)은 서로 나란할 수 있다. 스캔 라인(S1~Sn)과 센싱신호 라인(SE1~SEn)은 서로 나란할 수 있다.
복수의 화소(P) 각각은 복수의 데이터 라인(D1~Dm) 중 어느 하나, 복수의 기준전압 라인(R1~Rp) 중 어느 하나, 복수의 스캔 라인(S1~Sn) 중 어느 하나, 및 복수의 센싱신호 라인(SE1~SEn) 중 어느 하나에 접속될 수 있다. 표시패널(10)의 복수의 화소(P) 각각은 발광소자와 발광소자에 전류를 공급하기 위한 다수의 트랜지스터들을 포함할 수 있다. 표시패널(10)의 복수의 화소(P) 각각에 대한 자세한 설명은 후술하기로 한다.
데이터 구동부(120)는 적어도 하나의 소스 드라이브 IC(integrated circuit)(121)를 포함할 수 있다. 도 2에서는 데이터 구동부(120)가 8 개의 소스 드라이브 IC(121)를 포함하는 것을 예시하였으나, 소스 드라이브 IC(121)의 개수는 이에 한정되지 않는다.
소스 드라이브 IC(121)는 연성필름(122) 상에 실장될 수 있다. 연성필름(122)은 테이프 캐리어 패키지(tape carrier package) 또는 칩온 필름(chip on film)일 수 있다. 연성필름(122)은 휘어지거나 구부러질 수 있다. 연성필름(122)은 하부기판(111)과 소스 회로보드(140)에 부착될 수 있다. 연성필름(122)은 이방성 도전 필름(anisotropic conductive film)을 이용하여 TAB(tape automated bonding) 방식으로 제 1 기판(111)상에 부착될 수 있으며, 이로 인해 소스 드라이브 IC(121)는 데이터 라인(D1~Dm)에 연결될 수 있다.
소스 드라이브 IC(121)는 표시 모드에서 보상 비디오 데이터를 입력받고, 데이터 타이밍 제어신호(DCS)에 따라 보상 비디오 데이터를 발광 데이터 전압들로 변환하여 복수의 데이터 라인(D1~Dm)에 인가한다. 표시 모드는 화소(P)들이 발광하여 화상을 표시하는 모드이다. 발광 데이터전압은 화소(P)의 발광소자를 소정의 휘도로 발광하기 위한 전압이다.
스캔 구동부(130)는 스캔신호 출력부(131)와 센싱신호 출력부(132)를 포함한다.
스캔신호 출력부(131)는 복수의 스캔 라인(S1~Sn)에 접속되어 스캔신호를 인가한다. 스캔신호 출력부(131)는 타이밍 제어부(170)로부터 입력되는 스캔 타이밍 제어신호(SCS)에 따라 스캔신호를 생성하여 스캔 라인(S1~Sn)에 인가한다.
센싱신호 출력부(132)는 복수의 센싱신호 라인(SE1~SEn)에 접속되어 센싱신호를 인가한다. 센싱신호 출력부(132)는 타이밍 제어부(170)로부터 입력되는 센싱 타이밍 제어신호(SENCS)에 따라 센싱신호를 생성하여 센싱신호 라인(SE1~SEn)에 인가한다.
스캔신호 출력부(131)와 센싱신호 출력부(132)는 다수의 트랜지스터들을 포함하여 GIP(Gate driver In Panel) 방식으로 표시패널(110)의 비표시영역(NA)에 직접 형성될 수 있다. 또는, 스캔신호 출력부(131)와 센싱신호 출력부(132)는 구동 칩(chip) 형태로 형성되어 표시패널(110)의 제 1 기판(111)에 부착되는 게이트 연성필름 상에 실장될 수 있다. 이 경우, 스캔신호 출력부(131)와 센싱신호 출력부(132)는 집적회로(integrated circuit)와 같이 칩 형태로 형성될 수 있다.
소스 회로보드(140)는 연성 케이블(150)에 연결되기 위한 제 1 커넥터(151)를 포함한다. 소스 회로보드(140)는 제 1 커넥터(151)를 통해 연성 케이블(150)에 연결될 수 있다. 소스 회로보드(50)는 연성 인쇄회로보드(flexible printed circuit board) 또는 인쇄회로보드(printed circuit board)일 수 있다.
결함 검출부(141)는 소스 회로보드(140) 상에 배치될 수 있다. 결함 검출부(141)는 표시패널(110)에 발생하는 크랙 또는 쇼트를 검출하여 표시패널이 타버리는 번트 현상을 방지하기 위해 형성된다. 여기서 크랙이란 외부의 충격에 의해 표시패널(110)이 금이 가거나 표시패널(110)의 일부가 갈라지는 현상으로 볼 수 있고, 표시패널(110)이 깨지는 현상 표시패널(110)의 스크래치 등의 긁힘이 발생하는 현상을 모두 포함하는 광범위한 개념으로 볼 수 있다. 그리고 쇼트란 크랙 등의 원인으로 인하여 표시패널(110)에 배치된 전원라인들이 단락되거나 오픈되어 배선에 과전류 또는 이상전류가 흐르는 현상으로 볼 수 있다. 결함 검출부(141)가 표시패널(110)에 발생하는 크랙 또는 쇼트를 검출하는 구체적인 원리는 후술하기로 한다.
제어 회로보드(160)는 연성 케이블(150)에 연결되기 위한 제 2 커넥터(152)를 포함한다. 제어 회로보드(160)는 제 2 커넥터(152)를 통해 연성 케이블(150)에 연결될 수 있다.
도 1에서는 소스 회로보드(140)와 제어 회로보드(160)가 복수의 제 1 커넥터(151)와 복수의 제 2 커넥터(152)를 통해 복수의 연성 케이블(150)에 연결된 것을 예시하였으나, 이에 한정되지 않는다. 즉, 소스 회로보드(140)와 제어 회로보드(160) 각각은 하나의 제 1 커넥터(151)와 하나의 제 2 커넥터(152)를 통해 하나의 연성 케이블(150)에 연결될 수 있다.
타이밍 제어부(170)는 시스템 온 칩으로부터 디지털 비디오 데이터와 타이밍 신호들을 입력받는다. 타이밍 신호들은 수직동기신호(vertical sync signal), 수평동기신호(horizontal sync signal), 데이터 인에이블 신호(data enable signal), 및 도트 클럭(dot clock)을 포함할 수 있다.
타이밍 제어부(170)는 소스 드라이브 IC(121), 스캔신호 출력부(131), 및 센싱신호 출력부(132)의 동작 타이밍을 제어하기 위한 제어신호들을 생성한다. 제어신호들은 소스 드라이브 IC(121)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호(DCS), 스캔신호 출력부(131)의 동작 타이밍을 제어하기 위한 스캔 타이밍 제어신호(SCS), 및 센싱신호 출력부(132)의 동작 타이밍을 제어하기 위한 센싱 타이밍 제어신호(SENCS)를 포함한다.
전압 공급부(180)는 시스템 회로보드의 메인 전원 공급부로부터 인가되는 메인 전원으로부터 기준전압(VREF)을 생성하여 데이터 구동부(120)의 소스 드라이브 IC(121)에 공급한다. 그 외에, 전원 공급부(180)는 메인 전원으로부터 고전위 전압에 해당하는 제 1 전원전압(EVDD)과 저전위 전압에 해당하는 제 2 전원전압(EVSS)을 생성하여 표시패널(110)에 공급할 수 있으며, 구동 전압들을 소스 드라이브 IC(121), 스캔신호 출력부(131), 센싱신호 출력부(132), 타이밍 제어부(170)에 공급할 수 있다.
타이밍 제어부(170), 및 전압 공급부(180)는 제어 회로보드(160) 상에 실장될 수 있다. 이 경우, 타이밍 제어부(170)와 전압 공급부(180)는 집적회로와 같이 칩 형태로 형성될 수 있다. 제어 회로보드(160)는 연성 인쇄회로보드 또는 인쇄회로보드일 수 있다.
도 3은 도 1의 결함 검출부의 연결 구조를 설명하기 위한 회로도이다.
도 3을 참조하면, 결함 검출부(141)는 표시패널(110)의 가장자리에 배치된 ESD 배선(310)과 전기적으로 연결되어 있다.
ESD 배선(310)은 표시패널(110)의 가장자리, 구체적으로 표시패널(110)의 비표시 영역(NA)에 배치된다. ESD 배선(310)은 정전기로 인하여 표시패널(110)에 불량이 발생하는 것을 방지하기 위하여, 표시패널(110)의 외곽 가장자리를 둘러싸도록 형성될 수 있다. ESD 배선(310)은 그라운드로 차지(charge)를 빼줄 수 있기 때문에 외부의 접촉 또는 내부적으로 발생하는 정전기를 방출하여 표시패널(110)의 신뢰성을 향상시킬 수 있다. ESD 배선(310)은 제 1 ESD 배선(310a) 및 제 2 ESD 배선(310b)을 포함한다.
제 1 ESD 배선(310a)은 표시 패널(110)의 가장자리를 둘러싸도록 배치된다. 제 1 ESD 배선(310a)은 표시패널(110)의 비표시 영역(NA) 중에서도 최외곽 가장자리를 둘러싸도록 배치되어, 표시패널(110)에 발생하는 정전기를 방출할 수 있다.
제 2 ESD 배선(310b)은 제 1 ESD 배선(310a)과 복수의 화소 사이에 배치된다. 구체적으로 제 2 ESD 배선(310b)은 표시패널(110)의 비표시 영역(NA)에 배치되고, 제 1 ESD 배선(310a)과 표시패널(110)의 액티브 영역(AA) 사이에 배치되어 표시패널(110)의 가장자리를 둘러쌀 수 있다.
이와 같이, ESD 배선(310)은 표시패널(110)의 가장자리를 둘러싸는 두개의 배선, 즉 제 1 ESD 배선(310a)과 제 2 ESD 배선(310b)을 활용하여, 정전기 방출을 효과적으로 할 수 있다.
결함 검출부(141)는 표시패널(110)의 가장자리에 인접하도록 배치되어, 표시패널(110)의 가장자리에 배치된 ESD 배선(310)과 전기적으로 연결된다. 전술한 바와 같이, 결함 검출부(141)는 소스 회로보드(140)에 배치될 수 있고, ESD 배선(310)은 연성필름(122)을 지나 소스 회로보드(140)에 배치된 결함 검출부(141)와 전기적으로 연결된다. 결함 검출부(141)는 제 1 결함 검출부(141a) 및 제 2 결함 검출부(141b)를 포함한다.
제 1 결함 검출부(141a)는 제 1 ESD 배선(310a)과 전기적으로 연결된다. 제 1 결함 검출부(141a)는 표시패널(110)의 최외곽 가장자리에 배치된 제 1 ESD 배선(310a)과 전기적으로 연결되어 표시패널(110)에 발생하는 크랙을 검출할 수 있다. 표시패널(110)은 최외곽 가장자리인 베젤 영역이 상대적으로 외부의 충격에 취약하므로, 제 1 ESD 배선(310a)이 단선될 가능성이 높다. 제 1 결함 검출부(141a)는 제 1 ESD 배선(310a)이 단선되는 경우 결함 신호를 발생시킬 수 있도록 구성되어, 표시패널(110)에 크랙이 발생함에 따라 번트 현상 및 편광 필름이 녹는 폴 멜팅 현상이 확산되는 것을 미연에 방지할 수 있다. 제 1 결함 검출부(141a)는 제 1 플로팅 트랜지스터(FET1), 제 2 플로팅 트랜지스터(FET2), 제 1 저항(R1), 제 2 저항(R2), 제 1 전압원(V1), 제 1 커패시터(C1), 및 제 1 제너 다이오드(Z1)를 포함한다.
제 1 플로팅 트랜지스터(FET1) 및 제 2 플로팅 트랜지스터(FET2)는 게이트 전극에 인가되는 턴-온/오프 신호에 의해 턴-온/오프 되고, 제 1 결함 검출부(141a)는 제 1 및 제 2 플로팅 트랜지스터(FET1, FET2)의 턴-온/오프 됨에 따라서 노멀 구동 모드 및 센싱 모드로 동작할 수 있다. 제 1 플로팅 트랜지스터(FET1)의 게이트 전극은 턴-온/오프 신호를 인가하는 스위칭 전극(미도시)에 접속되고, 소스 전극은 그라운드에 접속되고, 드레인 전극은 제 1 ESD 배선(310a)에 접속된다. 제 2 플로팅 트랜지스터(FET2)의 게이트 전극은 턴-온/오프 신호를 인가하는 스위칭 전극(미도시)에 접속되고, 소스 전극은 그라운드에 접속되고, 드레인 전극은 제 1 ESD 배선(310a)에 접속된다.
제 1 저항(R1)은 제 1 전압원(V1)과 제 1 ESD 배선(310a)에 접속되고, 제 2 저항(R2)은 그라운드와 제 1 ESD 배선(310a)에 접속된다. 제 1 결함 검출부(141a)는 센싱 모드에서 제 1 저항(R1)과 제 2 저항(R2)의 양단의 전압값을 측정 후 비교하여 크랙 발생 여부를 검출할 수 있다.
제 1 전압원(V1)은 그라운드와 제 1 저항(R1)에 접속된다. 제 1 전압원(V1)은 센싱 모드에서 일정한 전압을 인가하므로, 제 1 결함 검출부(141a)는 제 1 저항(R1) 및 제 2 저항(R2)의 양단의 전압값을 측정할 수 있다.
제 1 커패시터(C1)는 그라운드와 제 1 ESD 배선(310a)에 접속되고, 센싱 모드에서 제 2 저항(R2)에 걸리는 전압을 저장한다.
제 1 제노 다이오드(Z1)는 그라운드와 제 1 ESD 배선(310a)에 접속되고, 과전압에서 전류의 흐름을 방지하여 소자를 보호할 수 있다.
제 2 결함 검출부(141b)는 제 2 ESD 배선(310b)과 전기적으로 연결된다. 제 2 결함 검출부(141b)는 표시패널(110)의 최외곽 가장자리에 배치된 제 1 ESD 배선(310a)과 복수의 화소 사이에 배치된 제 2 ESD 배선(310b)과 전기적으로 연결되어 표시패널(110)에 구비된 배선들의 쇼트를 검출할 수 있다. 예를 들어, 제 2 ESD 배선(310b)는 제 1 전원전압(EVDD) 배선과 제 2 전원전압(EVSS) 배선 사이에 배치되어 제 1 전원전압(EVDD) 배선과 제 2 전원전압(EVSS) 배선간의 쇼트를 검출할 수 있다. 제 2 결함 검출부(141b)는 제 1 전원전압(EVDD) 배선과 제 2 전원전압(EVSS) 배선간의 쇼트가 발생하는 경우 결함 신호를 발생시킬 수 있도록 구성되어, 제 1 전원전압(EVDD) 배선과 제 2 전원전압(EVSS) 배선간의 쇼트가 발생함에 따라 번트 현상 및 편광 필름이 녹는 폴 멜팅 현상이 확산되는 것을 미연에 방지할 수 있다. 제 2 결함 검출부(141b)는 제 3 플로팅 트랜지스터(FET3), 제 3 저항(R3), 제 2 커패시터(C2), 및 제 2 제너 다이오드(Z2)를 포함한다.
제 3 플로팅 트랜지스터(FET3)는 게이트 전극에 인가되는 턴-온/오프 신호에 의해 제 2 결함 검출부(141b)가 노멀 구동 모드 및 센싱 모드로 동작하도록 할 수 있다. 제 3 플로팅 트랜지스터(FET3)의 게이트 전극은 턴-온/오프 신호를 인가하는 스위칭 전극(미도시)에 접속되고, 소스 전극은 그라운드에 접속되고, 드레인 전극은 제 2 ESD 배선(310b)에 접속된다.
제 3 저항(R3)은 그라운드와 제 2 ESD 배선(310b)에 접속되고, 제 2 결함 검출부(141b)는 센싱 모드에서 제 3 저항(R3)의 양단의 전압값을 측정하여 쇼트 발생 여부를 검출할 수 있다.
제 2 커패시터(C2)는 그라운드와 제 2 ESD 배선(310b)에 접속되고, 센싱 모드에서 제 3 저항(R3)에 걸리는 전압을 저장한다.
제 2 제노 다이오드(Z2)는 그라운드와 제 2 ESD 배선(310b)에 접속되고, 과전압에서 전류의 흐름을 방지하여 소자를 보호할 수 있다.
도 4a 및 도 4b는 제 1 결함 검출부의 노멀 구동 모드 및 센싱 모드를 설명하기 위한 회로도이다.
도 4a는 제 1 결함 검출부(141a)의 노멀 구동 모드를 나타내고 있다. 제 1 결함 검출부(141a)는 노멀 구동 모드에서 제 1 플로팅 트랜지스터(FET1) 및 제 2 플로팅 트랜지스터(FET2)를 턴-온 시킨다. 제 1 플로팅 트랜지스터(FET1) 및 제 2 플로팅 트랜지스터(FET2)가 턴-온 되는 경우 전류는 저항이 매우 작은 제 1 플로팅 트랜지스터(FET1) 및 제 2 플로팅 트랜지스터(FET2)로 흐르게 되고, 도시된 바와 같이, 제 1 ESD 배선(310a)은 폐회로를 구성하여 그라운드에 접속된다. 이때, 제 1 ESD 배선(310a)은 그라운드로 차지를 빼줄 수 있기 때문에 정전기 방출을 효과적으로 할 수 있다.
도 4b는 제 1 결함 검출부(141a)의 센싱 모드를 나타내고 있다. 제 1 결함 검출부(141a)는 센싱 모드에서 제 1 플로팅 트랜지스터(FET1) 및 제 2 플로팅 트랜지스터(FET2)를 오프 시킨다. 제 1 플로팅 트랜지스터(FET1) 및 제 2 플로팅 트랜지스터(FET2)가 오프 되는 경우, 도시된 바와 같이, 제 1 저항(R1) 및 제 2 저항(R2)이 직렬로 연결된다. 이때, 제 1 전압원(V1)에서 일정한 전압을 걸어주는 경우 제 1 저항(R1)과 제 2 저항(R2)의 저항값에 따라 제 1 저항(R1)과 제 2 저항(R2)에 걸리는 전압값이 일정하게 나타날 수 있다. 다만, 표시패널(110)에 크랙이 발생하여 제 1 ESD 배선(310a)이 단선된 경우 제 1 저항(R1)과 제 2 저항(R2)에 걸리는 전압값이 변할 수 있다. 제 1 결함 검출부(141a)는 제 1 저항(R1)과 제 2 저항(R2)에 걸리는 전압값을 측정하여, 전압값의 변동이 있는 경우 제 1 결함 신호를 생성한다. 이와 같이, 제 1 결함 검출부(141a)는 표시패널(110)에 크랙이 발생하는 경우 제 1 결함 신호를 생성할 수 있기 때문에, 표시패널(110)에 크랙이 발생하여 번트 현상이나 폴 멜팅 현상이 발생하고 확산되는 것을 미연에 방지할 수 있다.
도 5a 및 도 5b는 제 2 결함 검출부의 노멀 구동 모드 및 센싱 모드를 설명하기 위한 회로도이다.
도 5a는 제 2 결함 검출부(141b)의 노멀 구동 모드를 나타내고 있다. 제 1 결함 검출부(141b)는 노멀 구동 모드에서 제 3 플로팅 트랜지스터(FET3)를 턴-온 시킨다. 제 3 플로팅 트랜지스터(FET3)가 턴-온 되는 경우 전류는 저항이 매우 작은 제 3 플로팅 트랜지스터(FET3)로 흐르게 되고, 도시된 바와 같이, 제 2 ESD 배선(310b)은 폐회로를 구성하고 그라운드에 접속된다. 이때, 제 2 ESD 배선(310b)은 그라운드로 차지를 빼줄 수 있기 때문에 정전기 방출을 효과적으로 할 수 있다.
도 5b는 제 2 결함 검출부(141b)의 센싱 모드를 나타내고 있다. 제 2 결함 검출부(141b)는 센싱 모드에서 제 3 플로팅 트랜지스터(FET3)를 오프 시킨다. 제 3 플로팅 트랜지스터(FET3)가 오프 되는 경우, 도시된 바와 같이, 제 2 ESD 배선(310b)과 그라운드 사이에 제 3 저항(R1), 제 2 커패시터(C1), 제 2 제노 다이오드(Z1)가 병렬로 접속된다. 이때, 제 1 저항(R1)의 양단의 전압값은 정상 범위에서 0V로 측정될 수 있다. 그러나, 제 1 전원전압(EVDD) 배선과 제 2 전원전압(EVSS) 배선 사이에 이물에 의해 쇼트가 발생하는 경우, 제 1 전원전압(EVDD) 배선과 제 2 전원전압(EVSS) 사이에 배치된 제 2 ESD 배선(310b)에 특정한 전압이 인가될 수 있다. 제 2 ESD 배선(310b)에 특정 전압이 인가되면 제 3 저항(R3)의 전압값이 0V가 아닌 전압값을 가지도록 측정될 수 있고, 이 경우 제 2 결함 검출부(141b)는 제 2 결함 신호를 생성한다. 이와 같이, 제 2 결함 검출부(141b)는 쇼트가 발생하는 경우 제 2 결함 신호를 생성할 수 있기 때문에, 쇼트에 의해 번트 현상이나 폴 멜팅 현상이 발생하고 확산되는 것을 미연에 방지할 수 있다.
이와 같이, 본 출원의 1 실시예에 따른 발광 표시장치는 결함 검출부(141)를 통해 표시패널(110)에 결함이 발생하는 것을 검출할 수 있다. 이때 제 1 결함 검출부(141a)에서 생성된 제 1 결함 검출 신호와 제 2 결함 검출부(141b)에서 생성된 제 2 결함 검출 신호는 타이밍 제어부(170)로 전달된다. 타이밍 제어부(170)는 제 1 결함 검출 신호 또는 제 2 결함 검출 신호를 전달받으면, 이상 신호를 생성한다. 타이밍 제어부(170)에서 생성된 이상 신호는 메인 전원 공급부로 전달되어 메인 전원 공급부가 메인 전원을 출력하는 것을 차단한다. 그러므로, 본 출원의 일 예에 따른 발광 표시장치는 표시패널(110)에 크랙이 발생하거나 배선의 쇼트가 발생하는 경우 결함 검출부(141)를 통해 메인 전원의 출력을 차단할 수 있고, 번트 현상 및 폴 멜팅 현상이 확산되는 것을 방지할 수 있다.
그리고, 본 출원의 일 예에 따른 발광 표시장치는 별도의 마스크 추가 없이 노말 구동 모드에서 정전기 방지를 할 수 있고, 센싱 모드에서 번트 현상 및 폴 멜팅 현상 확산 방지를 할 수 있도록 설계되므로 제조 비용 측면에서 유리하다.
도 6은 본 출원의 제 2 실시예에 따른 결함 검출부를 설명하기 위한 회로도이다.
도 6을 참조하면, 본 출원의 제 2 실시예에 따른 결함 검출부는 드라이브 IC(121)에 포함된 데이터 전압 검출부(125), 및 기준전압 검출부(126)를 포함한다. 데이터 전압 검출부(125)와 기준전압 검출부(126)의 구성을 서술하기 전에 먼저 화소(P) 및 소스 드라이브 IC(121)에 대하여 서술하기로 한다.
소스 드라이브 IC(121)는 표시 모드에서 보상 비디오 데이터를 입력받고, 데이터 타이밍 제어신호(DCS)에 따라 보상 비디오 데이터를 발광 데이터 전압들로 변환하여 복수의 데이터 라인(D1~Dm)에 인가한다. 소스 드라이브 IC(121)는 버퍼(123), 데이터 전압 검출부(125), 기준전압 검출부(126)를 포함한다.
버퍼(123)는 복수의 데이터 라인(D1~Dm)에 데이터 전압을 인가한다. 이때, 버퍼(123)는 복수의 데이터 라인(D1~Dm)에 동시에 데이터 전압이 인가되도록 할 수 있다.
데이터 전압 검출부(125)는 데이터 전압의 이상 유무를 검출하고, 기준전압 검출부(126)는 기준전압의 이상 유무를 검출한다. 이에 대한 자세한 설명은 후술하기로 한다.
화소(P)는 데이터 라인(D), 기준전압 라인(R), 스캔 라인(S), 및 센싱신호 라인(S)에 접속될 수 있다. 화소(P)는 발광소자(EL), 구동 트랜지스터(Tdr), 스위칭 트랜지스터(Tsw), 센싱 트랜지스터(Tse), 및 제 3 커패시터(C3)를 포함한다.
발광소자(EL)는 구동 트랜지스터(Tdr)를 통해 공급되는 전류에 따라 발광한다. 발광소자(EL)는 유기발광 다이오드(organic light emitting diode) 또는 마이크로 발광 다이오드(micro light emitting diode)로 구현될 수 있다. 발광소자(EL)가 유기발광 다이오드로 구현되는 경우, 발광소자(EL)는 애노드 전극(anode electrode), 정공 수송층(hole transporting layer), 유기발광층(organic light emitting layer), 전자 수송층(electron transporting layer), 및 캐소드 전극(cathode electrode)을 포함할 수 있다. 발광소자(EL)는 애노드 전극과 캐소드 전극에 전압이 인가되면 정공과 전자가 각각 정공 수송층과 전자 수송층을 통해 유기발광층으로 이동되며, 유기발광층에서 서로 결합하여 발광하게 된다. 발광소자(EL)의 애노드 전극은 구동 트랜지스터(Tdr)의 소스 전극에 접속되고, 캐소드 전극은 고전위 전압보다 낮은 저전위 전압이 공급되는 제 2 전원 전압(EVDD) 배선에 접속될 수 있다.
구동 트랜지스터(Tdr)는 게이트 전극과 소스 전극의 전압 차에 따라 제 1 전원전압(EVDD)이 공급되는 제 1 전원전압(EVDD) 배선으로부터 발광소자(EL)로 흐르는 전류를 조정한다. 구동 트랜지스터(Tdr)의 게이트 전극은 스위칭 트랜지스터(Tsw)의 제 1 전극에 접속되고, 소스 전극은 발광소자(EL)의 애노드 전극에 접속되며, 드레인 전극은 고전위 전압이 인가되는 제 1 전원전압(EVDD) 배선에 접속될 수 있다.
스위칭 트랜지스터(Tsw)는 스캔신호에 의해 턴-온되어 데이터 라인(D)을 구동 트랜지스터(Tdr)의 게이트 전극에 접속시킨다.
센싱 트랜지스터(Tse)는 센싱신호에 의해 턴-온되어 기준전압 라인(R)을 구동 트랜지스터(Tdr)의 소스 전극에 접속시킨다.
제 3 커패시터(C3)는 구동 트랜지스터(Tdr)의 게이트 전극과 소스 전극 사이에 형성된다. 제 3 커패시터(C3)는 구동 트랜지스터(Tdr)의 게이트 전압과 소스 전압의 차전압을 저장한다.
데이터 전압 검출부(125)는 데이터 라인(D)의 전압의 이상 유무를 검출한다. 데이터 전압 검출부(125)는 버퍼(123)의 입력단의 전압(V2)과 버퍼(123)의 출력단의 전압(V3)을 센싱하여 비교한다. 정상 범위에 있는 경우 비교기에서 하이 신호가 나오고, 하이 신호는 로우패스필터(LPF)를 통과하지 못하고 수평동기기준카운터(HBC)에 기록되지 않는다. 다만, 외부 충격에 의해 표시패널(110)에 크랙이 발생하여 제 1 전원전압(EVDD) 배선과 데이터 라인(D), 기준전압 라인(R)이 연결되면 버퍼(123)의 출력단, 즉 데이터 라인(D)에 과도한 전압이 인가된다. 따라서 비교기에서 로우 신호가 나오게 되고 로우 신호는 로우패스필터(LPF)를 통과하여 수평동기기준카운터(HBC)에 기록된다. 이때, 수평동기기준카운터(HBC)는 1 수평동기기간을 기준으로 카운터에 기록된 횟수가 일정 범위 이상인 경우 제 3 결함 신호를 생성할 수 있다.
기준전압 검출부(126)는 기준전압 라인(R)의 전압의 이상 유무를 검출한다. 기준전압 검출부(126)는 기준전압 라인(R)의 전압을 센싱하여 기설정된 전압(V4)과 비교한다. 정상 범위에 있는 경우 비교기에서 하이 신호가 나오고, 하이 신호는 로우패스필터(LPF)를 통과하지 못하고 프레임기준카운터(FBC)에 기록되지 않는다. 다만, 외부 충격에 의해 표시패널(110)에 크랙이 발생하여 제 1 전원전압(EVDD) 배선과 데이터 라인(D), 기준전압 라인(R)이 연결되면 기준전압 라인(R)에 과도한 전압이 인가된다. 따라서 비교기에서 로우 신호가 나오게 되고 로우 신호는 로우패스필터(LPF)를 통과하여 프레임기준카운터(FBC)에 기록된다. 이때, 프레임기준카운터(FBC)는 1 프레임기간을 기준으로 카운터에 기록된 횟수가 일정 범위 이상인 경우 제 4 결함 신호를 생성할 수 있다.
이와 같이, 본 출원의 제 2 실시예에 따른 발광 표시장치는 데이터 전압 검출부(125) 및 기준전압 검출부(126)를 통해 표시패널(110)에 결함이 발생하는 것을 검출할 수 있다. 이때, 소스 드라이브 IC(121)는 제 3 결함 검출 신호와 제 4 결함 검출 신호 중 어느 하나의 신호만 발생하더라도 에러 신호를 생성한다. 소스 드라이브 IC(121)에서 생성된 에러 신호는 타이밍 제어부(170)로 전달되고, 타이밍 제어부(170)는 에러 신호를 전달받으면, 이상 신호를 생성한다. 타이밍 제어부(170)에서 생성된 이상 신호는 메인 전원 공급부로 전달되어 메인 전원 공급부가 메인 전원을 출력하는 것을 차단한다. 그러므로, 본 출원의 제 2 실시예에 따른 발광 표시장치는 표시패널(110)에 크랙이 발생하거나 배선의 쇼트가 발생하는 경우 결함 검출부를 통해 메인 전원의 출력을 차단할 수 있고, 번트 현상 및 폴 멜팅 현상이 확산되는 것을 방지할 수 있다.
이상에서 설명한 본 출원은 전술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 출원의 기술적 사항을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 출원이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다. 그러므로, 본 출원의 범위는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 출원의 범위에 포함되는 것으로 해석되어야 한다.
110: 표시패널 111: 하부 기판
112: 상부 기판 120: 데이터 구동부
121: 소스 드라이브 IC 122: 연성필름
130: 스캔 구동부 131: 스캔신호 출력부
132: 센싱신호 출력부 140: 소스 회로보드
150: 연성 케이블 160: 제어 회로보드
170: 타이밍 제어부 180: 전압 공급부

Claims (9)

  1. 복수의 스캔 라인 및 복수의 데이터 라인이 배치되며 상기 복수의 스캔 라인과 상기 복수의 데이터 라인에 의해 정의된 복수의 화소가 배열된 표시영역과, 상기 표시영역외측의 비표시영역을 포함하는 표시패널;
    상기 비표시영역의 가장자리를 둘러싸는 제 1 ESD 배선;
    상기 비표시영역에서 상기 제 1 ESD 배선과 상기 표시영역 사이에 배치되며, 상기 제 1 ESD 배선과 분리된 제 2 ESD 배선;
    상기 제 1 ESD 배선에 전기적으로 연결되어 상기 제 1 ESD 배선의 크랙을 검출하는 제 1 결함 검출부; 및
    상기 제 2 ESD 배선에 전기적으로 연결되어 상기 제 2 ESD 배선과 다른 배선의 단락을 검출하는 제 2 결함 검출부를 포함하는, 발광 표시장치.
  2. 제 1 항에 있어서,
    상기 복수의 데이터 라인에 데이터 전압을 인가하는 소스 드라이브 IC;
    상기 소스 드라이브 IC를 실장하는 연성 필름; 및
    상기 연성 필름에 연결되는 소스 회로보드를 더 포함하고,
    상기 제 1 및 제 2 결함 검출부는 상기 소스 회로보드에 배치되는, 발광 표시장치.
  3. 삭제
  4. 제 2 항에 있어서,
    상기 제 1 결함 검출부는, 상기 제 1 ESD 배선의 일단부에 접속되는 제 1 전극, 그라운드에 접속되는 제 2 전극, 및 제어신호가 인가되는 게이트 전극을 포함하는 제 1 플로팅 트랜지스터; 및
    상기 제 1 ESD 배선의 타단부에 접속되는 제 1 전극, 상기 그라운드에 접지되는 제 2 전극, 및 상기 제어신호가 인가되는 게이트 전극을 포함하고,
    상기 제 2 결함 검출부는 상기 제 2 ESD 배선에 접속되는 제 1 전극, 상기 그라운드에 접속되는 제 2 전극, 및 상기 제어신호가 인가되는 게이트 전극을 포함하는 제 3 플로팅 트랜지스터를 포함하는, 발광 표시장치.
  5. 제 4 항에 있어서,
    상기 제 1 결함 검출부는 센싱 모드에서 상기 표시 패널의 크랙을 검출하여 제 1 결함 신호를 생성하고,
    상기 제 2 결함 검출부는 센싱 모드에서 상기 표시 패널의 배선의 쇼트를 검출하여 제 2 결함 신호를 생성하는, 발광 표시장치.
  6. 제 5 항에 있어서,
    상기 소스 드라이브 IC의 동작 타이밍을 제어하는 타이밍 제어부를 더 포함하고,
    상기 타이밍 제어부는 상기 제 1 결함 신호 또는 상기 제 2 결함 신호가 인가됨에 따라 이상 신호를 발생시키는, 발광 표시장치.
  7. 제 2 항에 있어서,
    상기 소스 드라이브 IC는,
    상기 복수의 데이터 라인에 데이터 전압을 인가하는 버퍼;
    상기 버퍼의 입력단의 전압과 출력단의 전압을 센싱하여 비교하는 데이터 전압 검출부; 및
    기준전압 라인에 공급된 전압을 센싱하는 기준전압 검출부를 포함하는, 발광 표시장치.
  8. 제 7 항에 있어서,
    상기 데이터 전압 검출부는 상기 데이터 라인에 과도한 전압이 인가되면 제 3 결함 신호를 생성하고,
    상기 기준전압 검출부는 상기 기준전압 라인에 과도한 전압이 인가되면 제 4 결함 신호를 생성하는, 발광 표시장치.
  9. 제 8 항에 있어서,
    상기 소스 드라이브 IC의 동작 타이밍을 제어하는 타이밍 제어부를 더 포함하고,
    상기 타이밍 제어부는 상기 제 3 결함 신호 또는 상기 제 4 결함 신호가 인가됨에 따라 이상 신호를 발생시키는, 발광 표시장치.













KR1020180067353A 2018-06-12 2018-06-12 발광 표시장치 KR102544521B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180067353A KR102544521B1 (ko) 2018-06-12 2018-06-12 발광 표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180067353A KR102544521B1 (ko) 2018-06-12 2018-06-12 발광 표시장치

Publications (2)

Publication Number Publication Date
KR20190140629A KR20190140629A (ko) 2019-12-20
KR102544521B1 true KR102544521B1 (ko) 2023-06-16

Family

ID=69062836

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180067353A KR102544521B1 (ko) 2018-06-12 2018-06-12 발광 표시장치

Country Status (1)

Country Link
KR (1) KR102544521B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4148786A4 (en) * 2020-05-06 2023-06-14 BOE Technology Group Co., Ltd. DISPLAY SUBSTRATE AND DISPLAY DEVICE
KR20220003735A (ko) * 2020-07-02 2022-01-11 엘지디스플레이 주식회사 디스플레이 장치 및 구동 회로
KR20220026752A (ko) 2020-08-26 2022-03-07 엘지디스플레이 주식회사 전원 공급부 및 이를 포함하는 표시장치
CN114830330A (zh) * 2020-10-27 2022-07-29 京东方科技集团股份有限公司 显示基板及其裂纹检测方法、显示装置
CN112419947B (zh) * 2020-11-20 2023-05-26 武汉天马微电子有限公司 一种显示面板及其裂纹检测方法、显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005353815A (ja) * 2004-06-10 2005-12-22 Toshiba Corp 半導体装置及びその製造方法、半導体装置の欠陥検出方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005353815A (ja) * 2004-06-10 2005-12-22 Toshiba Corp 半導体装置及びその製造方法、半導体装置の欠陥検出方法

Also Published As

Publication number Publication date
KR20190140629A (ko) 2019-12-20

Similar Documents

Publication Publication Date Title
KR102544521B1 (ko) 발광 표시장치
JP7244429B2 (ja) 表示パネル及びその割れ検出方法、並びに表示装置
US9413167B2 (en) Panel for display device, display device, and method for testing panel for display device
US6696701B2 (en) Electrostatic discharge protection for pixellated electronic device
US9576523B2 (en) Display device including power controller with a plurality of output terminals and method of driving the same
KR20160078610A (ko) 과전류 제어장치 및 이를 포함하는 유기발광 표시장치
KR100993404B1 (ko) 정전기 보호회로 및 이를 구비한 유기전계발광 표시장치
KR20170003871A (ko) 표시장치, 패널 결함 검출 시스템 및 패널 결함 검출 방법
US20070103423A1 (en) Display device and configuration of common electrode thereof
KR20090041622A (ko) 유기전계발광 표시장치
KR20100006340A (ko) 표시장치
CN101582439A (zh) 有机发光显示器及其制造方法
KR20170080205A (ko) 유기 발광 표시 장치 및 그의 구동 방법
KR101975569B1 (ko) 표시 패널의 정전기 방지 회로 및 이를 포함하는 표시 장치
KR20160027534A (ko) 과전류 보호 회로를 포함하는 유기발광 표시장치
KR101978936B1 (ko) 유기 발광 표시 장치
KR102389177B1 (ko) 표시 장치
KR20180069623A (ko) 정전기 방지 회로를 포함하는 터치형 표시패널 및 표시장치
KR102364340B1 (ko) 표시장치
KR20150062356A (ko) 유기전계발광 표시장치
US11900843B2 (en) Display device and display driving method
KR102462838B1 (ko) 전원 공급부와 이를 포함하는 표시장치
KR102349763B1 (ko) 에러 감지 방법, 에러 감지 회로 및 표시장치
US11798456B2 (en) Display panel, method for driving pixel circuit of display panel, and display device
KR101748698B1 (ko) 표시패널 및 이를 포함하는 평판디스플레이장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant