KR102544471B1 - Switched capacitor based disigal ldo regulator and operating method thereof - Google Patents
Switched capacitor based disigal ldo regulator and operating method thereof Download PDFInfo
- Publication number
- KR102544471B1 KR102544471B1 KR1020210157203A KR20210157203A KR102544471B1 KR 102544471 B1 KR102544471 B1 KR 102544471B1 KR 1020210157203 A KR1020210157203 A KR 1020210157203A KR 20210157203 A KR20210157203 A KR 20210157203A KR 102544471 B1 KR102544471 B1 KR 102544471B1
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- gate
- reference voltage
- pass transistor
- output voltage
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Power Engineering (AREA)
- Theoretical Computer Science (AREA)
- Dc-Dc Converters (AREA)
Abstract
본 발명의 실시 예에 따른 전원 전압을 출력 전압으로 변환하는 LDO 레귤레이터는, 게이트 전압의 레벨에 따라 상기 전원 전압을 출력단으로 전달하여 상기 출력 전압을 제공하는 패스 트랜지스터, 복수의 플라잉 커패시터들 중 적어도 하나를 입력 전압을 충전하거나 접지로 방전한 후 상기 패스 트랜지스터의 게이트와의 전하 분배를 통해 상기 게이트 전압을 제어하는 스위치드 커패시터 기반의 게이트 컨트롤러, 상기 출력 전압의 레벨에 대응하는 주파수의 샘플링 클록 신호를 생성하는 클록 발생기, 상기 출력 전압과 상기 기준 전압을 비교하고, 비교 결과에 대응하는 논리값을 비교 신호로 출력하는 아날로그-디지털 컨버터(ADC), 그리고 상기 샘플링 클록 신호와 상기 비교 신호에 근거하여 복수의 플라잉 커패시터들의 충전 또는 방전을 제어하는 디코더 및 드라이버를 포함한다. An LDO regulator that converts a power supply voltage into an output voltage according to an embodiment of the present invention transfers the power supply voltage to an output terminal according to a level of a gate voltage to provide the output voltage, and at least one of a pass transistor and a plurality of flying capacitors. After charging the input voltage or discharging it to the ground, a gate controller based on a switched capacitor controls the gate voltage through charge distribution with the gate of the pass transistor, and generates a sampling clock signal with a frequency corresponding to the level of the output voltage. A clock generator that compares the output voltage and the reference voltage and outputs a logic value corresponding to the comparison result as a comparison signal, and an analog-to-digital converter (ADC) that outputs a plurality of data based on the sampling clock signal and the comparison signal. It includes a decoder and a driver that control the charging or discharging of the flying capacitors.
Description
본 발명은 반도체 장치에 관한 것으로, 더욱 상세하게는 빠른 과도 응답을 갖는 스위치드 커패시터 기반의 LDO 레귤레이터 및 그것의 동작 방법에 관한 것이다. The present invention relates to a semiconductor device, and more particularly, to a switched capacitor based LDO regulator having a fast transient response and an operating method thereof.
일반적으로 집적회로는 특정 범위의 전원 전압에서 동작하도록 설계된다. 하지만, 실제 회로가 동작하는 환경에서는 설계 당시 설정한 전원 전압보다 높은 전압이 공급되거나 외부 요인으로 인해 전원 전압에 잡음이 유입되는 등의 다양한 변수가 존재한다. 이러한 문제를 해결하기 위해, 일정한 전원 전압을 집적회로에 공급해 주는 전압 레귤레이터(Voltage Regulator)를 사용한다. 대표적인 선형 레귤레이터인 Low-Dropout(이하, LDO) 레귤레이터는 전압 강하만큼의 에너지가 손실되기 때문에 입력 전압과 출력 전압의 차가 크지 않을 때 주로 사용된다. In general, integrated circuits are designed to operate over a specific range of supply voltages. However, in an actual circuit operating environment, various variables exist, such as a voltage higher than the power supply voltage set at the time of design being supplied or noise being introduced into the power supply voltage due to external factors. To solve this problem, a voltage regulator that supplies a constant power supply voltage to the integrated circuit is used. Low-dropout (hereinafter referred to as LDO) regulators, which are representative linear regulators, are mainly used when the difference between input voltage and output voltage is not large because energy is lost as much as the voltage drop.
LDO 레귤레이터는 아날로그 오차 증폭기(Error Amplifier), 패스 트랜지스터 (Pass Transistor), 그리고 피드백 네트워크(Feedback Network)로 이루어져 있다. 오차 증폭기는 출력 전압(Vout)과 기준 전압(VREF) 간의 오차를 감지하고 음성 피드백(Negative Feedback) 구조에 따라 두 전압 간의 오차를 줄이는 방향으로 패스 트랜지스터를 제어하게 된다. 오차 증폭기 기반의 아날로그 LDO 레귤레이터는 상대적으로 높은 동작 전압 범위를 가지며 제한된 동작 대역폭으로 인해 빠른 주파수로 동작하는 회로에는 적용하기 어렵다는 단점이 있다. 또한, 전류 용량이 커질수록 오차 증폭기가 제어해야 하는 패스 트랜지스터의 사이즈가 커지게 되고 이에 따라 동작 대역폭 또는 음성 피드백에 의한 안정성 저하의 문제가 있다. 이러한 문제를 해결하고자 비교기(Comparator) 및 시프트 레지스터(Shift Register) 등으로 구현되는 디지털 LDO 레귤레이터에 대한 연구가 활발하다.The LDO regulator consists of an analog error amplifier, a pass transistor, and a feedback network. The error amplifier detects an error between the output voltage Vout and the reference voltage V REF and controls the pass transistor to reduce the error between the two voltages according to a negative feedback structure. Error amplifier-based analog LDO regulators have a relatively high operating voltage range and are difficult to apply to circuits operating at high frequencies due to their limited operating bandwidth. In addition, as the current capacity increases, the size of the pass transistor to be controlled by the error amplifier increases, and accordingly, there is a problem of deterioration in stability due to an operating bandwidth or negative feedback. To solve this problem, research on digital LDO regulators implemented with comparators and shift registers is active.
디지털 LDO 레귤레이터는 복잡한 디지털 논리 회로를 통해 출력 전압을 조절하는데, 이러한 디지털 논리 회로의 고유 딜레이(Delay) 때문에 클록 주파수가 제한된다. 디지털 LDO에서 적응형 샘플링 클록을 사용하더라도 과도 응답 속도는 제한된다. 따라서, 과도 응답 속도를 높이기 위해 디지털 논리 회로에 의한 딜레이를 줄일 수 있는 디지털 LDO 레귤레이터에 대한 요구가 절실한 실정이다.Digital LDO regulators regulate the output voltage through complex digital logic circuitry, which limits the clock frequency due to the inherent delay of the digital logic circuitry. Even with adaptive sampling clocks in digital LDOs, transient response rates are limited. Therefore, there is an urgent need for a digital LDO regulator capable of reducing delay caused by a digital logic circuit in order to increase transient response speed.
본 발명의 목적은, 논리 회로들의 개입에 의한 딜레이를 줄임으로써 높은 과도 응답 속도를 제공할 수 있는 디지털 LDO 레귤레이터 및 그것의 동작 방법을 제공하는데 있다. An object of the present invention is to provide a digital LDO regulator capable of providing a high transient response speed by reducing delay due to intervention of logic circuits and an operating method thereof.
본 발명의 실시 예에 따른 전원 전압을 출력 전압으로 변환하는 LDO 레귤레이터는, 게이트 전압의 레벨에 따라 상기 전원 전압을 출력단으로 전달하여 상기 출력 전압을 제공하는 패스 트랜지스터, 복수의 플라잉 커패시터들 중 적어도 하나를 입력 전압을 충전하거나 접지로 방전한 후 상기 패스 트랜지스터의 게이트와의 전하 분배를 통해 상기 게이트 전압을 제어하는 스위치드 커패시터 기반의 게이트 컨트롤러, 상기 출력 전압의 레벨에 대응하는 주파수의 샘플링 클록 신호를 생성하는 클록 발생기, 상기 출력 전압과 상기 기준 전압을 비교하고, 비교 결과에 대응하는 논리값을 비교 신호로 출력하는 아날로그-디지털 컨버터(ADC), 그리고 상기 샘플링 클록 신호와 상기 비교 신호에 근거하여 복수의 플라잉 커패시터들의 충전 또는 방전을 제어하는 디코더 및 드라이버를 포함한다. An LDO regulator that converts a power supply voltage into an output voltage according to an embodiment of the present invention transfers the power supply voltage to an output terminal according to a level of a gate voltage to provide the output voltage, and at least one of a pass transistor and a plurality of flying capacitors. After charging the input voltage or discharging it to the ground, a gate controller based on a switched capacitor controls the gate voltage through charge distribution with the gate of the pass transistor, and generates a sampling clock signal with a frequency corresponding to the level of the output voltage. a clock generator that compares the output voltage and the reference voltage and outputs a logic value corresponding to the comparison result as a comparison signal, an analog-to-digital converter (ADC), and a plurality of digital converters based on the sampling clock signal and the comparison signal. It includes a decoder and a driver that control the charging or discharging of the flying capacitors.
본 발명의 실시 예에 따른, 게이트 전압의 레벨에 따라 전원 전압을 출력단으로 전달하여 출력 전압을 제공하는 패스 트랜지스터를 포함하는 LDO 레귤레이터의 동작 방법은, 상기 출력 전압과 기준 전압의 전압 차이에 대응하는 주파수를 갖는 샘플링 클록 신호를 생성하는 단계, 상기 샘플링 클록 신호에 기반하여 상기 출력 신호와 상기 기준 전압의 레벨 차이에 대응하는 비교 신호를 생성하는 단계, 그리고 상기 비교 신호에 따라 복수의 플라잉 커패시터들 중 적어도 하나를 입력 전압으로 충전하거나 접지로 방전한 후 상기 패스 트랜지스터의 게이트와의 전하 분배를 통해 상기 게이트 전압을 조정하는 단계를 포함한다. According to an embodiment of the present invention, a method of operating an LDO regulator including a pass transistor for providing an output voltage by transferring a power supply voltage to an output terminal according to a level of a gate voltage corresponds to a voltage difference between the output voltage and a reference voltage. Generating a sampling clock signal having a frequency, generating a comparison signal corresponding to a level difference between the output signal and the reference voltage based on the sampling clock signal, and among a plurality of flying capacitors according to the comparison signal. and adjusting the gate voltage through charge distribution with the gate of the pass transistor after charging at least one of the pass transistors with an input voltage or discharging them to a ground.
상술한 본 발명의 실시 예에 따르면, 스위치드 커패시터를 통해서 패스 트랜지스터의 게이트 전압을 조정함으로써 빠른 회복 속도와 공정상 불일치에 대한 강인함을 제공할 수 있는 디지털 LDO 레귤레이터를 구현할 수 있다.According to the above-described embodiment of the present invention, a digital LDO regulator capable of providing a fast recovery speed and robustness against process inconsistency can be implemented by adjusting the gate voltage of the pass transistor through a switched capacitor.
도 1은 본 발명의 실시 예에 따른 스위치드 커패시터 기반의 LDO 레귤레이터의 구조를 보여주는 블록도이다.
도 2는 도 1의 클록 발생기의 구성을 예시적으로 보여주는 블록도이다.
도 3은 도 2의 클록 생성기에서 출력되는 샘플링 클록 신호들을 예시적으로 보여주는 파형도이다.
도 4는 도 1의 ADC의 예시적인 구성을 보여주는 회로도이다.
도 5는 도 4의 ADC에서 출력되는 비교 신호들(CMPL, CMPM, CMPH)을 예시적으로 보여주는 파형도이다
도 6은 스위치드 커패시터(SC) 기반 게이트 컨트롤러의 예를 보여주는 회로도이다.
도 7a 및 도 7b는 출력 전압(Vout)이 제 1 기준 전압(VREF_L)보다 낮은 경우에 스위치드 커패시터(SC) 기반 게이트 컨트롤러의 스위칭 동작을 보여주는 회로도들이다.
도 8a 및 도 8b는 출력 전압(Vout)이 제 1 기준 전압(VREF_L)보다 높고 제 2 기준 전압(VREF_M)보다 낮은 경우에 스위치드 커패시터(SC) 기반 게이트 컨트롤러의 스위칭 동작을 보여주는 회로도들이다.
도 9a 및 도 9b는 출력 전압(Vout)이 제 2 기준 전압(VREF_M)보다 높고 제 3 기준 전압(VREF_H)보다 낮은 경우에 스위치드 커패시터(SC) 기반 게이트 컨트롤러의 스위칭 동작을 보여주는 회로도들이다.
도 10a 및 도 10b는 출력 전압(Vout)이 제 3 기준 전압(VREF_H)보다 높은 경우에 스위치드 커패시터(SC) 기반 게이트 컨트롤러의 스위칭 동작을 보여주는 회로도들이다.
도 11은 본 발명의 LDO 레귤레이터의 스위치드 커패시터(SC) 제어 방법을 간략히 보여주는 순서도이다.1 is a block diagram showing the structure of an LDO regulator based on a switched capacitor according to an embodiment of the present invention.
FIG. 2 is a block diagram showing the configuration of the clock generator of FIG. 1 by way of example.
FIG. 3 is a waveform diagram exemplarily showing sampling clock signals output from the clock generator of FIG. 2 .
4 is a circuit diagram showing an exemplary configuration of the ADC of FIG. 1 .
5 is a waveform diagram exemplarily showing comparison signals (CMP L , CMP M , CMP H ) output from the ADC of FIG. 4 .
6 is a circuit diagram showing an example of a gate controller based on a switched capacitor (SC).
7A and 7B are circuit diagrams illustrating a switching operation of a gate controller based on a switched capacitor (SC) when the output voltage (Vout) is lower than the first reference voltage (V REF_L ).
8A and 8B are circuit diagrams illustrating a switching operation of a gate controller based on a switched capacitor SC when the output voltage Vout is higher than the first reference voltage V REF_L and lower than the second reference voltage V REF_M .
9A and 9B are circuit diagrams illustrating a switching operation of a gate controller based on a switched capacitor SC when the output voltage Vout is higher than the second reference voltage V REF_M and lower than the third reference voltage V REF_H .
10A and 10B are circuit diagrams illustrating a switching operation of a gate controller based on a switched capacitor (SC) when the output voltage (Vout) is higher than the third reference voltage (V REF_H ).
11 is a flowchart briefly showing a method for controlling a switched capacitor (SC) of an LDO regulator according to the present invention.
이하, 본 발명의 일부 실시 예들을 예시적인 도면을 참조하여 상세하게 설명한다. 각 도면의 구성요소들에 참조 부호를 부가함에 있어서, 동일한 구성 요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 수 있다.Hereinafter, some embodiments of the present invention will be described in detail with reference to exemplary drawings. In adding reference numerals to components of each drawing, the same components may have the same numerals as much as possible even if they are displayed on different drawings. In addition, in describing the present invention, if it is determined that a detailed description of a related known configuration or function may obscure the gist of the present invention, the detailed description may be omitted.
도 1은 본 발명의 실시 예에 따른 스위치드 커패시터 기반의 LDO 레귤레이터의 구조를 보여주는 블록도이다. 도 1을 참조하면, LDO 레귤레이터(100)는 클록 발생기(110), ADC(120), 디코더 및 드라이버(130), 스위치드 커패시터(SC) 기반 게이트 컨트롤러(140), 그리고 패스 트랜지스터(PT, 150)를 포함한다. 1 is a block diagram showing the structure of an LDO regulator based on a switched capacitor according to an embodiment of the present invention. Referring to FIG. 1, the LDO
클록 발생기(110)는 출력 전압(Vout)과 기준 전압(VREF_M)을 비교하여 샘플링 클록 신호들(CLKSAM1, /CLKSAM1, CLKSAM2, /CLKSAM2)을 생성한다. 샘플링 클록 신호들(CLKSAM1, /CLKSAM1, CLKSAM2, /CLKSAM2)은 출력 전압(Vout)과 기준 전압(VREF_M)의 레벨 차이에 따라 주파수가 가변되는 클록 신호들이다. 즉, 출력 전압(Vout)과 기준 전압(VREF_M)의 레벨 차이가 큰 경우, 높은 주파수의 샘플링 클록 신호들(CLKSAM1, /CLKSAM1, CLKSAM2, /CLKSAM2)을 생성하여 패스 트랜지스터(150)의 게이트 전압(VG)의 변동 속도를 높일 수 있다. 반면, 출력 전압(Vout)과 기준 전압(VREF_M)의 레벨 차이가 작은 경우, 상대적으로 낮은 주파수의 샘플링 클록 신호들(CLKSAM1, /CLKSAM1, CLKSAM2, /CLKSAM2)을 생성하여 패스 트랜지스터(150)의 게이트 전압(VG)의 변동 속도를 줄일 수 있다. 클록 발생기(110)의 예시적인 구성은 후술하는 도 2에서 설명하기로 한다.The
ADC(120)는 출력 전압(Vout)과 기준 전압들(VREF_L, VREF_M, VREF_H)의 레벨을 비교하여 SC 기반 게이트 컨트롤러(140)의 플라잉 커패시터의 용량을 조정하기 위한 비교 신호들(CMPL, CMPM, CMPH)을 생성한다. ADC(120)는 출력 전압(Vout)이 제 1 기준 전압(VREF_L)보다 낮은 경우에는 제 1 비교 신호(CMPL)를 논리 '0'으로, 제 1 기준 전압(VREF_L) 이상인 경우에는 제 1 비교 신호(CMPL)를 논리 '1'로 출력할 수 있다. 그리고 ADC(120)는 출력 전압(Vout)이 제 2 기준 전압(VREF_M)보다 낮은 경우에는 제 2 비교 신호(CMPM)를 논리 '0'으로, 제 2 기준 전압(VREF_M) 이상인 경우에는 제 2 비교 신호(CMPM)를 논리 '1'로 출력할 것이다. ADC(120)는 출력 전압(Vout)이 제 3 기준 전압(VREF_H)보다 낮은 경우에는 제 3 비교 신호(CMPH)를 논리 '0'으로, 제 3 기준 전압(VREF_H) 이상인 경우에는 제 3 비교 신호(CMPM)를 논리 '1'로 출력할 것이다. 기준 전압들(VREF_L, VREF_M, VREF_H)의 레벨은 'VREF_L < VREF_M < VREF_H'의 관계를 갖는다. The
디코더 및 드라이버(130)는 샘플링 클록 신호들(CLKSAM1, /CLKSAM1, CLKSAM2, /CLKSAM2)과 비교 신호들(CMPL, CMPM, CMPH)을 기초로 스위치드 커패시터(SC) 기반 게이트 컨트롤러(140)를 제어한다. 구체적으로 디코더 및 드라이버(130)는 비교 신호들(CMPL, CMPM, CMPH)을 참조하여 스위치드 커패시터(SC) 기반 게이트 컨트롤러(140)의 플라잉 커패시터를 충전 또는 방전한다. 그리고 디코더 및 드라이버(130)는 충전 또는 방전된 플라잉 커패시터와 패스 트랜지스터(150)의 게이트 간의 전하 분배(Charge sharing)를 통해 게이트 전압(VG)의 레벨을 조정할 수 있다. 출력 전압(Vout)의 레벨에 대응하는 주파수를 갖는 샘플링 클록 신호들(CLKSAM1, /CLKSAM1, CLKSAM2, /CLKSAM2)에 의해서 플라잉 커패시터의 스위칭 속도가 제어될 수 있다. The decoder and
또한, 스위치드 커패시터(SC) 기반 게이트 컨트롤러(140)가 패스 트랜지스터(150)의 게이트에 4개가 병렬로 연결된 경우, 샘플링 클록 신호들(CLKSAM1, /CLKSAM1, CLKSAM2, /CLKSAM2)이 각각의 스위치드 커패시터(SC) 기반 게이트 컨트롤러(140)에 제공될 수 있다. 따라서, 서로 다른 샘플링 클록 신호들(CLKSAM1, /CLKSAM1, CLKSAM2, /CLKSAM2)에 의해서 독립적으로 패스 트랜지스터(150)의 게이트 전압(VG)을 조정할 수 있기 때문에 과도 응답 속도의 향상이 기대된다. In addition, when four switched capacitor (SC)-based
스위치드 커패시터(이하, SC) 기반 게이트 컨트롤러(140)는 디코더 및 드라이버(130)에 의해서 제어되는 스위치들과 플라잉 커패시터들(KPCfly_up, Cfly_up, KPCfly_dw, Cfly_dw)을 포함한다. 디코더 및 드라이버(130)에 의한 플라잉 커패시터들(KPCfly_up, Cfly_up, KPCfly_dw, Cfly_dw)의 스위칭을 통해서 패스 트랜지스터(150)의 게이트 전압(VG)이 접지(GND, Vss) 또는 입력 전압(Vin) 중 어느 하나로 방전되거나 충전된다. 본 발명에 따르면, 출력 전압(Vout)이 가장 높은 레벨의 제 3 기준 전압(VREF_H) 이상으로 높아지는 경우, 출력 전압(Vout)을 신속히 낮추기 위해 패스 트랜지스터(150)의 게이트를 가장 큰 용량의 플라잉 커패시터(KPCfly_dw)를 사용하여 충전할 것이다. 반면에, 출력 전압(Vout)이 가장 낮은 레벨의 제 1 기준 전압(VREF_L)보다 낮은 경우, 출력 전압(Vout)을 신속히 높이기 위해 패스 트랜지스터(150)의 게이트를 가장 큰 용량의 플라잉 커패시터(KPCfly_up)를 사용하여 방전할 것이다.The
패스 트랜지스터(150)는 SC 기반 게이트 컨트롤러(140)에 의해서 조정되는 게이트 전압(VG)에 따라 전원 전압(VDD)을 출력단으로 제공하여 출력 전압(Vout)을 제어한다. 패스 트랜지스터(150)의 게이트에는 SC 기반 게이트 컨트롤러(140)에 의해서 충전 또는 방전되는 전하를 축적하는 기생 용량의 게이트 커패시터(CG)가 존재한다. 그리고 패스 트랜지스터(150)의 게이트와 출력단으로 제공되는 드레인(Drain) 사이에는 커플링 커패시터(CC)가 제공될 수 있다. 커플링 커패시터(CC)에 의해서 출력 전압(Vout)이 급격히 저하되는 이벤트에서 패스 트랜지스터(150)의 게이트 전압이 커플링 효과에 의해서 조정될 수 있다. 따라서, 커플링 커패시터(CC)는 출력 전압(Vout)의 급격한 변화에 대한 피드백 루프를 제공하여 안정성을 제공한다.The
이상의 본 발명의 실시 예에 따른 LDO 레귤레이터(100)에 따르면, 패스 트랜지스터(150)의 게이트 전압(VG)이 스위치드 커패시터의 스위칭에 의해서 제어될 수 있다. 따라서, 일반적인 디지털 LDO 레귤레이터들에서 발생하는 차지 펌프나 양방향 시프트 레지스터와 같은 논리 회로들에 의한 딜레이를 줄일 수 있다. 더불어, SC 기반 게이트 컨트롤러(140)를 구성하는 플라잉 커패시터는 메탈층을 사용하여 형성되기 때문에, PVT 변동에 따른 영향을 적게 받는다. 따라서, 본 발명의 LDO 레귤레이터(100)를 칩으로 제공하는 경우 신뢰성이나 안정성, 수율 등의 측면에서 장점을 가질 수 있다. According to the
도 2는 도 1의 클록 발생기의 구성을 예시적으로 보여주는 블록도이다. 도 2를 참조하면, 클록 발생기(110)는 전압제어 발진기들(112, 114)과 D-플립플롭들(116, 118)을 포함할 수 있다. 클록 발생기(110)에 의해서 출력 전압(Vout)의 레벨에 따라 조정되는 주파수의 샘플링 클록 신호들(CLKSAM1, /CLKSAM1, CLKSAM2, /CLKSAM2)이 생성된다.FIG. 2 is a block diagram showing the configuration of the clock generator of FIG. 1 by way of example. Referring to FIG. 2 , the
제 1 전압제어 발진기(112)는 출력 전압(Vout)의 레벨에 대응하는 주파수를 갖는 클록 신호(CLKo)를 생성한다. 그리고 제 2 전압제어 발진기(114)는 제 2 기준 전압(VREF_M)의 레벨에 대응하는 주파수를 갖는 클록 신호(CLKr)를 생성한다. 전압제어 발진기들(112, 114)은 입력 전압의 레벨에 따라 증가 또는 감소하는 주파수의 발진 신호를 생성하는 클록 생성 회로임은 잘 이해될 것이다.The first voltage controlled
제 1 D-플립플롭(116)은 데이터 입력단(D)으로 클록 신호(CLKo)를 수신하고, 상승 에지 트리거형의 클록 입력단으로는 클록 신호(CLKr)를 수신한다. 이 경우, 제 1 D-플립플롭(116)은 클록 신호들(CLKr, CLKo)에 대한 주파수 감산기(Frequency Subtractor)의 기능을 제공한다. 따라서, 제 1 D-플립플롭(116)의 정출력단(Q)으로는 제 1 샘플링 클록 신호(CLKSAM1)가, 그리고 부출력단(/Q)으로는 반전된 제 1 샘플링 클록 신호(/CLKSAM1)가 출력된다. The first D flip-
제 2 D-플립플롭(118)은 데이터 입력단(D)으로 클록 신호(CLKo)를 수신하고, 하강 에지 트리거형의 클록 입력단으로는 클록 신호(CLKr)를 수신한다. 이 경우, 제 2 D-플립플롭(118)은 클록 신호들(CLKr, CLKo)에 대한 주파수 감산기(Frequency Subtractor)로 동작한다. 제 2 D-플립플롭(118)의 정출력단(Q)으로는 제 2 샘플링 클록 신호(CLKSAM2)가, 그리고 부출력단(/Q)으로는 반전된 제 2 샘플링 클록 신호(/CLKSAM2)가 출력된다. 하지만, 제 2 샘플링 클록 신호(CLKSAM2)는 주파수는 제 1 샘플링 클록 신호(CLKSAM1)와 주파수는 동일할지라도 에지 트리거 시점이 다르기 때문에 상이한 위상을 갖는 클록 신호로 제공된다. 반전된 제 2 샘플링 클록 신호(/CLKSAM2)도 반전된 제 1 샘플링 클록 신호(/CLKSAM1)와 동일한 주파수일 수는 있지만, 상이한 위상으로 제공된다.The second D flip-
도 3은 도 2의 클록 생성기에서 출력되는 샘플링 클록 신호들을 예시적으로 보여주는 파형도이다. 도 3을 참조하면, 샘플링 클록 신호들(CLKSAM1, /CLKSAM1, CLKSAM2, /CLKSAM2)은 클록 신호(CLKo)와 클록 신호(CLKr)의 주파수 차이에 대응하는 주파수를 갖는다.FIG. 3 is a waveform diagram exemplarily showing sampling clock signals output from the clock generator of FIG. 2 . Referring to FIG. 3 , the sampling clock signals CLK SAM1 , /CLK SAM1 , CLK SAM2 , and /CLK SAM2 have a frequency corresponding to a frequency difference between the clock signal CLKo and the clock signal CLKr.
제 1 전압제어 발진기(112)에서 출력되는 클록 신호(CLKo)는 출력 전압(Vout)에 대응하는 주파수(fo)를 갖는다. 그리고 제 2 전압제어 발진기(114)에서 출력되는 클록 신호(CLKr)는 제 2 기준 전압(VREF_M)에 대응하는 주파수(fr)를 갖는다. 그리고 주파수 감산기로 동작하는 D-플립플롭들(116, 118)로부터 생성되는 샘플링 클록 신호들(CLKSAM1, /CLKSAM1, CLKSAM2, /CLKSAM2)은 'fo-fr'의 주파수를 가지게 될 것이다. The clock signal CLKo output from the first voltage controlled
만일, 출력 전압(Vout)의 레벨이 제 2 기준 전압(VREF_M)의 레벨과 동일한 경우, 이론적으로는 샘플링 클록 신호들(CLKSAM1, /CLKSAM1, CLKSAM2, /CLKSAM2)은 주파수 '0'이 되어 플랫한 상태로 제공될 것이다. 반면에, 출력 전압(Vout)의 레벨이 제 2 기준 전압(VREF_M)의 레벨보다 높아지는 경우, 샘플링 클록 신호들(CLKSAM1, /CLKSAM1, CLKSAM2, /CLKSAM2)의 주파수도 높아지게 된다. 따라서, 샘플링 클록 신호들(CLKSAM1, /CLKSAM1, CLKSAM2, /CLKSAM2)에 의해서 출력 전압(Vout)의 주파수 영역 피드백 효과를 제공할 수 있다.If the level of the output voltage Vout is equal to the level of the second reference voltage V REF_M , theoretically, the sampling clock signals CLK SAM1 , /CLK SAM1 , CLK SAM2 , /CLK SAM2 have a frequency '0'. ' and will be provided in a flat state. On the other hand, when the level of the output voltage Vout is higher than the level of the second reference voltage V REF_M , the frequencies of the sampling clock signals CLK SAM1 , /CLK SAM1 , CLK SAM2 , and /CLK SAM2 also increase. Accordingly, a frequency domain feedback effect of the output voltage Vout may be provided by the sampling clock signals CLK SAM1 , /CLK SAM1 , CLK SAM2 , and /CLK SAM2 .
서로 다른 복수의 샘플링 클록 신호들(CLKSAM1, /CLKSAM1, CLKSAM2, /CLKSAM2) 각각은 패스 트랜지스터(150)의 게이트에 병렬로 연결되는 4개의 SC 기반 게이트 컨트롤러(140)의 스위칭을 위한 제어 클록으로 사용된다. 따라서, 서로 다른 샘플링 클록 신호들(CLKSAM1, /CLKSAM1, CLKSAM2, /CLKSAM2)에 의해서 4개의 SC 기반 게이트 컨트롤러(140)는 각각 독립적으로 패스 트랜지스터(150)의 게이트 전압(VG)을 조정할 수 있기 때문에 과도 응답 속도의 향상이 가능하다. Each of the plurality of different sampling clock signals (CLK SAM1 , /CLK SAM1 , CLK SAM2 , /CLK SAM2 ) is for switching of four SC-based
도 4는 도 1의 아날로그-디지털 컨버터(ADC)의 예시적인 구성을 보여주는 회로도이다. 도 4를 참조하면, ADC(120)는 비교 신호들(CMPL, CMPM, CMPH)을 생성하는 동기식 비교기들(122, 124, 126)을 포함할 수 있다. 여기서, 기준 전압들(VREF_L, VREF_M, VREF_H)의 레벨은 'VREF_L < VREF_M < VREF_H'의 관계를 갖는 것으로 가정하기로 한다. FIG. 4 is a circuit diagram showing an exemplary configuration of an analog-to-digital converter (ADC) of FIG. 1 . Referring to FIG. 4 , the
제 1 동기식 비교기(122)는 제 1 샘플링 클록 신호(CLKSAM1)에 동기하여 출력 전압(Vout)과 제 1 기준 전압(VREF_L)을 비교한다. 제 1 동기식 비교기(122)는 출력 전압(Vout)이 제 1 기준 전압(VREF_L)보다 낮은 경우에는 제 1 비교 신호(CMPL)를 논리 '0'으로, 출력 전압(Vout)이 제 1 기준 전압(VREF_L) 이상인 경우에는 제 1 비교 신호(CMPL)를 논리 '1'로 출력할 수 있다. 제 1 비교 신호(CMPL)의 출력은 제 1 샘플링 클록 신호(CLKSAM1)에 동기하여 발생할 수 있다. 하지만, 제 1 동기식 비교기(122)는 다른 샘플링 클록 신호들(/CLKSAM1, CLKSAM2, /CLKSAM2) 중 어느 하나를 사용하여 구동될 수 있음은 잘 이해될 것이다.The first
제 2 동기식 비교기(124)는 제 1 샘플링 클록 신호(CLKSAM1)에 동기하여 출력 전압(Vout)과 제 2 기준 전압(VREF_M)을 비교한다. 제 2 동기식 비교기(124)는 출력 전압(Vout)이 제 2 기준 전압(VREF_M)보다 낮은 경우에는 제 2 비교 신호(CMPM)를 논리 '0'으로, 출력 전압(Vout)이 제 2 기준 전압(VREF_M) 이상인 경우에는 제 2 비교 신호(CMPM)를 논리 '1'로 출력할 수 있다. 제 2 비교 신호(CMPM)의 출력은 제 1 샘플링 클록 신호(CLKSAM1)에 동기하여 발생할 수 있다.The second
제 3 동기식 비교기(126)는 제 1 샘플링 클록 신호(CLKSAM1)에 동기하여 출력 전압(Vout)과 제 3 기준 전압(VREF_H)을 비교한다. 제 3 동기식 비교기(126)는 출력 전압(Vout)이 제 3 기준 전압(VREF_H)보다 낮은 경우에는 제 3 비교 신호(CMPH)를 논리 '0'으로, 출력 전압(Vout)이 제 3 기준 전압(VREF_H) 이상인 경우에는 제 3 비교 신호(CMPH)를 논리 '1'로 출력할 수 있다. 제 3 비교 신호(CMPH)의 출력은 제 1 샘플링 클록 신호(CLKSAM1)에 동기하여 발생할 수 있다.The third
이상에서는 3개의 동기식 비교기들을 사용하여 구성된 ADC(120)의 구성이 간략히 설명되었다. 이때 제 1 샘플링 클록 신호(CLKSAM1)에 동기되어 출력되는 비교 신호들(CMPL, CMPM, CMPH)은 3-비트 형태를 가진다. 하지만, ADC(120)의 비교 결과의 논리 상태는 4개이므로, 비교 신호들(CMPL, CMPM, CMPH)은 2-비트 데이터로 제공될 수도 있음은 잘 이해될 것이다. 더불어, ADC(120)의 구성은 4개 이상의 동기식 비교기를 사용하여 구성될 수도 있을 것이다.In the above, the configuration of the
도 5는 도 4의 ADC에서 출력되는 비교 신호들(CMPL, CMPM, CMPH)을 예시적으로 보여주는 파형도이다. 도 5를 참조하면, ADC(120, 도 4 참조)는 출력 전압(Vout)과 기준 전압들(VREF_H, VREF_M, VREF_L)의 레벨을 비교하여 플라잉 커패시터의 용량을 조정하기 위한 비교 신호들[CMPH, CMPM, CMPL]을 생성한다.FIG. 5 is a waveform diagram showing comparison signals (CMP L , CMP M , and CMP H ) output from the ADC of FIG. 4 by way of example. Referring to FIG. 5, the ADC (120, see FIG. 4) compares the level of the output voltage (Vout) and the reference voltages (V REF_H , V REF_M , and V REF_L ) to provide comparison signals for adjusting the capacitance of the flying capacitor. Creates [CMP H , CMP M , CMP L ].
T1 시점 이전에는 출력 전압(Vout)은 제 2 기준 전압(VREF_M)보다 높고 제 3 기준 전압(VREF_H)보다 낮은 것으로 검출될 것이다. 그러면, 비교 신호들[CMPH, CMPM, CMPL]은 [011]로 출력될 것이다. T1 시점에서, 출력 전압(Vout)은 제 3 기준 전압(VREF_H)보다 높은 것으로 검출될 것이다. 그러면, 비교 신호들[CMPH, CMPM, CMPL]은 [111]로 출력된다. Before time T1 , the output voltage Vout is detected to be higher than the second reference voltage V REF_M and lower than the third reference voltage V REF_H . Then, the comparison signals [CMP H , CMP M , CMP L ] will be output as [011]. At time T1, the output voltage Vout is detected to be higher than the third reference voltage V REF_H . Then, the comparison signals [CMP H , CMP M , CMP L ] are output as [111].
T3 시점에서, 출력 전압(Vout)이 제 3 기준 전압(VREF_H)보다 낮아지고 제 2 기준 전압(VREF_M)보다 높은 것으로 검출될 것이다. 그러면, 비교 신호들[CMPH, CMPM, CMPL]은 [011]로 출력된다. 반면, T4 시점에서, 출력 전압(Vout)이 제 1 기준 전압(VREF_L)보다 낮아진다. 결국, 출력 전압(Vout)은 제 1 내지 제 3 기준 전압들(VREF_H, VREF_M, VREF_L) 모두보다 낮은 것으로 검출될 것이다. 그러면, 비교 신호들[CMPH, CMPM, CMPL]은 [000]로 출력된다. At time T3, it is detected that the output voltage Vout is lower than the third reference voltage V REF_H and higher than the second reference voltage V REF_M . Then, the comparison signals [CMP H , CMP M , CMP L ] are output as [011]. On the other hand, at time T4, the output voltage Vout becomes lower than the first reference voltage V REF_L . As a result, the output voltage Vout is detected to be lower than all of the first to third reference voltages V REF_H , V REF_M , and V REF_L . Then, the comparison signals [CMP H , CMP M , CMP L ] are output as [000].
비교 신호들[CMPH, CMPM, CMPL]의 비트값을 참조하여 디코더 및 드라이버(130)는 스위치드 커패시터(SC) 기반 게이트 컨트롤러(140)의 플라잉 커패시터들의 충전 또는 방전을 제어할 것이다. The decoder and
도 6은 스위치드 커패시터(SC) 기반 게이트 컨트롤러의 예를 보여주는 회로도이다. 도 6을 참조하면, 4개의 스위치드 커패시터(SC) 기반 게이트 컨트롤러(140) 중 어느 하나인 스위치드 커패시터(SC) 기반 게이트 컨트롤러(142)가 도시되어 있다. 6 is a circuit diagram showing an example of a gate controller based on a switched capacitor (SC). Referring to FIG. 6 , a switched capacitor (SC) based
패스 트랜지스터(150)의 게이트를 방전시키기 위한 제 1 플라잉 커패시터(KPCfly_up) 및 제 2 플라잉 커패시터(Cfly_up), 그리고 제 1 및 제 2 플라잉 커패시터(KPCfly_up, Cfly_up)의 충전 및 방전을 제어하기 위한 스위치들(SW1, SW2, SW3, SW4)이 제공된다. 제 1 플라잉 커패시터(KPCfly_up)는 제 2 플라잉 커패시터(Cfly_up)에 비해 'KP'배 큰 용량을 갖는다. 'KP'는 1보다 큰 유리수이다. 디코더 및 드라이버(130)는 출력 전압(Vout)을 높여야 하는 경우, 스위치들(SW1, SW2, SW3, SW4)을 제어하여 게이트 용량(CG)에 충전된 전하를 제 1 플라잉 커패시터(KPCfly_up) 또는 제 2 플라잉 커패시터(Cfly_up)에 분배하고 방전한다. 그러면, 게이트 전압(VG)이 방전된 용량에 비례하여 낮아지게 되고, 패스 트랜지스터(150)를 이동하는 전하의 양이 증가하게 되어 출력 전압(Vout)은 상승한다. Charging of the first and second flying capacitors (K P C fly_up ) and the second flying capacitor (C fly_up ) for discharging the gate of the
패스 트랜지스터(150)의 게이트를 충전시키기 위한 제 3 플라잉 커패시터(KPCfly_dw) 및 제 4 플라잉 커패시터(Cfly_dw), 그리고 제 3 및 제 4 플라잉 커패시터(KPCfly_dw, Cfly_dw)의 충전 및 방전을 제어하기 위한 스위치들(SW5, SW6, SW7, SW8)이 제공된다. 여기서, 'KP'는 1보다 큰 값을 가질 수 있다. 제 3 플라잉 커패시터(KPCfly_dw)는 제 4 플라잉 커패시터(Cfly_dw)에 비해 'KP'배 큰 용량을 갖는다. 디코더 및 드라이버(130)는 출력 전압(Vout)을 낮추어야 하는 경우, 스위치들(SW5, SW6, SW7, SW8)을 제어하여 입력 전압(Vin)을 제 1 플라잉 커패시터(KPCfly_up) 또는 제 2 플라잉 커패시터(Cfly_up)에 충전하고, 패스 트랜지스터(150)의 게이트로 분배한다. 그러면, 게이트 용량(CG)에 전하들이 충전되면서 게이트 전압(VG)은 상승한다. 게이트 전압(VG)의 상승에 따라 패스 트랜지스터(150)의 채널은 감소하게 되어 출력 전압(Vout)은 낮아진다. 이때의 응답 속도는 제 1 플라잉 커패시터(KPCfly_up) 또는 제 2 플라잉 커패시터(Cfly_up)의 용량에 의해서 결정된다.Charging the third and fourth flying capacitors K P C fly_dw and C fly_dw and the third and fourth flying capacitors K P C fly_dw and C fly_dw for charging the gate of the
도 7a 및 도 7b는 출력 전압(Vout)이 제 1 기준 전압(VREF_L)보다 낮은 경우에 스위치드 커패시터(SC) 기반 게이트 컨트롤러의 스위칭 동작을 보여주는 회로도들이다. 도 7a는 제 1 플라잉 커패시터(KPCfly_up)의 충전 동작시, 도 7b는 제 1 플라잉 커패시터(KPCfly_up)의 방전 동작시의 스위치 상태를 보여준다. 여기서, 기준 전압들(VREF_L, VREF_M, VREF_H)의 레벨은 'VREF_L < VREF_M < VREF_H'의 관계를 갖는다. 7A and 7B are circuit diagrams illustrating a switching operation of a gate controller based on a switched capacitor (SC) when the output voltage (Vout) is lower than the first reference voltage (V REF_L ). FIG. 7A shows a switch state during a charging operation of the first flying capacitor K P C fly_up , and FIG. 7B shows a switch state during a discharging operation of the first flying capacitor K P C fly_up . Here, the levels of the reference voltages V REF_L , V REF_M , and V REF_H have a relationship of 'V REF_L < V REF_M < V REF_H '.
도 7a를 참조하면, 출력 전압(Vout)이 제 1 기준 전압(VREF_L)보다 낮은 경우, 출력 전압(Vout)을 고속으로 상승시킬 필요가 있다. 이를 위해 제 1 스위치(SW1)가 턴온되고, 나머지 스위치들(SW2~SW8)은 턴오프 상태를 유지한다. 그러면, 기생 용량에 대응하는 게이트 커패시터(CG)에 충전된 전하들이 제 1 플라잉 커패시터(KPCfly_up)에 분배된다. 전하 분배에 의해서, 게이트 전압(VG)은 'VG-KPΔVG' 레벨로 낮아지게 된다. 낮아진 게이트 전압(VG-KPΔVG)에 의해서, 패스 트랜지스터(PT)의 채널은 증가된다. 그러면, 출력 전압(Vout)은 'Vout+KPΔVout'의 레벨로 높아진다.Referring to FIG. 7A , when the output voltage Vout is lower than the first reference voltage V REF_L , it is necessary to increase the output voltage Vout at a high speed. To this end, the first switch SW1 is turned on, and the remaining switches SW2 to SW8 remain turned off. Then, the charges charged in the gate capacitor C G corresponding to the parasitic capacitance are distributed to the first flying capacitor K P C fly_up . Due to the charge distribution, the gate voltage (V G ) is lowered to the 'V G -K P ΔV G ' level. The channel of the pass transistor PT is increased by the lowered gate voltage (V G -K P ΔV G ). Then, the output voltage Vout rises to the level of 'Vout+K P ΔVout'.
도 7b를 참조하면, 제 1 플라잉 커패시터(KPCfly_up)에 전압 분배에 의해서 충전된 전하의 방전이 이루어진다. 제 1 플라잉 커패시터(KPCfly_up)의 방전을 위해, 제 2 스위치(SW2)가 턴온되고, 나머지 스위치들(SW1, SW3~SW8)은 턴오프된다. 그러면, 제 1 플라잉 커패시터(KPCfly_up)에 충전된 전하들이 접지로 방전된다. 제 1 스위치(SW1)의 차단에 의해서 패스 트랜지스터(PT)의 게이트 전압(VG-KPΔVG)은 유지된다. 그리고 출력 전압(Vout)도 상승된 레벨 'Vout+KPΔVout'을 유지하게 될 것이다.Referring to FIG. 7B , charges charged in the first flying capacitor K P C fly_up are discharged by voltage distribution. To discharge the first flying capacitor K P C fly_up , the second switch SW2 is turned on, and the remaining switches SW1 and SW3 to SW8 are turned off. Then, the charges charged in the first flying capacitor K P C fly_up are discharged to the ground. The gate voltage (V G -K P ΔV G ) of the pass transistor PT is maintained by blocking the first switch SW1 . Also, the output voltage Vout will maintain the elevated level 'Vout+K P ΔVout'.
도 8a 및 도 8b는 출력 전압(Vout)이 제 1 기준 전압(VREF_L) 이상이고 제 2 기준 전압(VREF_M)보다 낮은 경우에 SC 기반 게이트 컨트롤러의 스위칭 동작을 보여주는 회로도들이다. 도 8a는 제 2 플라잉 커패시터(Cfly_up)의 충전 동작시, 도 8b는 제 2 플라잉 커패시터(Cfly_up)의 방전 동작시의 스위치 상태를 보여준다. 여기서, 기준 전압들(VREF_L, VREF_M, VREF_H)의 레벨은 'VREF_L < VREF_M < VREF_H'의 관계를 갖는다. 8A and 8B are circuit diagrams illustrating a switching operation of the SC-based gate controller when the output voltage Vout is higher than the first reference voltage V REF_L and lower than the second reference voltage V REF_M . FIG. 8A shows a switch state during a charging operation of the second flying capacitor C fly_up , and FIG. 8B shows a switch state during a discharging operation of the second flying capacitor C fly_up . Here, the levels of the reference voltages V REF_L , V REF_M , and V REF_H have a relationship of 'V REF_L < V REF_M < V REF_H '.
도 8a를 참조하면, 출력 전압(Vout)이 제 1 기준 전압(VREF_L) 이상이고 제 2 기준 전압(VREF_M)보다 낮은 경우, 출력 전압(Vout)을 상승시킬 필요가 있다. 이를 위해 제 3 스위치(SW3)가 턴온되고, 나머지 스위치들(SW1~SW2, SW4~SW8)은 턴오프된다. 그러면, 게이트 커패시터(CG)에 충전된 전하들이 제 2 플라잉 커패시터(Cfly_up)에 분배된다. 전하 분배에 의해서, 게이트 전압(VG)은 'VG-ΔVG'으로 낮아지게 된다. 낮아진 게이트 전압(VG-KPΔVG)에 의해서, 패스 트랜지스터(PT)의 채널은 증가한다. 그러면, 출력 전압(Vout)은 'Vout+ΔVout'의 레벨로 상승한다.Referring to FIG. 8A , when the output voltage Vout is higher than the first reference voltage V REF_L and lower than the second reference voltage V REF_M , it is necessary to increase the output voltage Vout. To this end, the third switch SW3 is turned on, and the remaining switches SW1 to SW2 and SW4 to SW8 are turned off. Then, the charges charged in the gate capacitor C G are distributed to the second flying capacitor C fly_up . Due to the charge distribution, the gate voltage (V G ) is lowered to 'V G -ΔV G '. The channel of the pass transistor PT is increased by the lowered gate voltage (V G -K P ΔV G ). Then, the output voltage Vout rises to the level of 'Vout+ΔVout'.
도 8b를 참조하면, 제 2 플라잉 커패시터(Cfly_up)에 전압 분배에 의해서 충전된 전하의 방전이 이루어진다. 제 2 플라잉 커패시터(Cfly_up)의 방전을 위해, 제 4 스위치(SW4)가 턴온되고, 나머지 스위치들(SW1~SW3, SW5~SW8)은 턴오프된다. 그러면, 제 2 플라잉 커패시터(Cfly_up)에 충전된 전하들이 접지로 방전된다. 제 3 스위치(SW3)의 차단에 의해서 상승된 패스 트랜지스터(PT)의 게이트 전압(VG-ΔVG)은 유지된다. 그리고 출력 전압(Vout)도 상승된 레벨 'Vout+ΔVout'을 유지하게 될 것이다. Referring to FIG. 8B , charges charged in the second flying capacitor C fly_up are discharged by voltage distribution. To discharge the second flying capacitor C fly_up , the fourth switch SW4 is turned on, and the remaining switches SW1 to SW3 and SW5 to SW8 are turned off. Then, the charges charged in the second flying capacitor C fly_up are discharged to the ground. The gate voltage (V G -ΔV G ) of the pass transistor PT, which is raised by the third switch SW3 being cut off, is maintained. Also, the output voltage Vout will maintain the elevated level 'Vout+ΔVout'.
도 9a 및 도 9b는 출력 전압(Vout)이 제 2 기준 전압(VREF_M) 이상이고 제 3 기준 전압(VREF_H)보다 낮은 경우에 스위치드 커패시터(SC) 기반 게이트 컨트롤러의 스위칭 동작을 보여주는 회로도들이다. 도 9a는 입력 전압(Vin)에 의한 제 3 플라잉 커패시터(Cfly_dw)의 충전 동작시, 도 9b는 제 3 플라잉 커패시터(Cfly_dw)와 게이트 커패시터(CG)의 전하 분배 동작시의 스위치 상태를 각각 보여준다. 여기서, 기준 전압들(VREF_L, VREF_M, VREF_H)의 레벨은 'VREF_L < VREF_M < VREF_H'의 관계를 갖는다. 9A and 9B are circuit diagrams showing a switching operation of a gate controller based on a switched capacitor (SC) when the output voltage (Vout) is higher than the second reference voltage (V REF_M ) and lower than the third reference voltage (V REF_H ). FIG. 9A shows a switch state during a charging operation of the third flying capacitor C fly_dw by the input voltage Vin, and FIG. 9B shows a charge distribution operation between the third flying capacitor C fly_dw and the gate capacitor C G . show each Here, the levels of the reference voltages V REF_L , V REF_M , and V REF_H have a relationship of 'V REF_L < V REF_M < V REF_H '.
도 9a를 참조하면, 출력 전압(Vout)이 제 2 기준 전압(VREF_M) 이상이고 제 3 기준 전압(VREF_H)보다 낮은 경우, 제 2 기준 전압(VREF_M) 레벨로 출력 전압(Vout)을 낮출 필요가 있다. 이를 위해 스위치들(SW5, SW8)이 턴온되고, 나머지 스위치들(SW1~SW4, SW6~SW7)은 턴오프된다. 그러면, 입력 전압(Vin)에 의해서 제 3 플라잉 커패시터(Cfly_dw)가 충전될 것이다. Referring to FIG. 9A, when the output voltage Vout is greater than or equal to the second reference voltage V REF_M and lower than the third reference voltage V REF_H , the output voltage Vout is set to the level of the second reference voltage V REF_M . need to lower For this purpose, the switches SW5 and SW8 are turned on, and the remaining switches SW1 to SW4 and SW6 to SW7 are turned off. Then, the third flying capacitor C fly_dw is charged by the input voltage Vin.
도 9b를 참조하면, 패스 트랜지스터(PT)의 게이트 전압(VG)의 상승을 위해, 제 3 플라잉 커패시터(Cfly_dw)에 충전된 전하는 게이트 커패시터(CG)에 분배된다. 이를 위해, 입력 전압(Vin)을 연결하는 제 5 스위치(SW5)는 차단되고, 제 6 스위치(SW6)가 턴온된다. 그러면, 제 3 플라잉 커패시터(Cfly_dw)에 충전된 전하는 게이트 커패시터(CG)에 분배되고, 게이트 전압(VG)은 'VG+ΔVG' 레벨로 상승하게 된다. 더불어, 상승된 게이트 전압(VG+ΔVG)에 의해 출력 전압(Vout)은 'Vout-ΔVout' 레벨로 하강하게 될 것이다. Referring to FIG. 9B , in order to increase the gate voltage (V G ) of the pass transistor (PT), the charge charged in the third flying capacitor (C fly_dw ) is distributed to the gate capacitor (C G ). To this end, the fifth switch SW5 connecting the input voltage Vin is blocked, and the sixth switch SW6 is turned on. Then, the charge charged in the third flying capacitor C fly_dw is distributed to the gate capacitor C G , and the gate voltage V G rises to the 'V G +ΔV G ' level. In addition, the output voltage Vout will drop to the 'Vout-ΔVout' level due to the increased gate voltage (V G +ΔV G ).
도 10a 및 도 10b는 출력 전압(Vout)이 제 3 기준 전압(VREF_H) 이상인 경우에 스위치드 커패시터(SC) 기반 게이트 컨트롤러의 스위칭 동작을 보여주는 회로도들이다. 도 10a는 입력 전압(Vin)에 의한 제 4 플라잉 커패시터(KPCfly_dw)의 충전 동작시, 도 10b는 제 4 플라잉 커패시터(KPCfly_dw)와 게이트 커패시터(CG)의 전하 분배 동작시의 스위치 상태를 보여준다. 여기서, 기준 전압들(VREF_L, VREF_M, VREF_H)의 레벨은 'VREF_L < VREF_M < VREF_H'의 관계를 갖는다. 10A and 10B are circuit diagrams illustrating a switching operation of a gate controller based on a switched capacitor (SC) when the output voltage (Vout) is greater than or equal to the third reference voltage (V REF_H ). FIG. 10A shows a charging operation of the fourth flying capacitor K PC fly_dw by the input voltage Vin, and FIG. 10B shows a charge distribution operation between the fourth flying capacitor K PC fly_dw and the gate capacitor C G . shows the status of the switch. Here, the levels of the reference voltages V REF_L , V REF_M , and V REF_H have a relationship of 'V REF_L < V REF_M < V REF_H '.
도 10a를 참조하면, 출력 전압(Vout)이 제 3 기준 전압(VREF_H) 이상인 경우, 제 2 기준 전압(VREF_M) 레벨로 출력 전압(Vout)을 고속으로 낮출 필요가 있다. 이를 위해 스위치들(SW5, SW7)이 턴온되고, 나머지 스위치들(SW1~SW4, SW6, SW8)은 턴오프된다. 그러면, 입력 전압(Vin)에 의해서 제 4 플라잉 커패시터(KPCfly_dw)가 충전될 것이다. Referring to FIG. 10A , when the output voltage Vout is greater than or equal to the third reference voltage V REF_H , it is necessary to rapidly lower the output voltage Vout to the second reference voltage V REF_M level. For this purpose, the switches SW5 and SW7 are turned on, and the remaining switches SW1 to SW4, SW6 and SW8 are turned off. Then, the fourth flying capacitor K P C fly_dw is charged by the input voltage Vin.
도 10b를 참조하면, 패스 트랜지스터(PT)의 게이트 전압(VG)의 상승을 위해, 제 4 플라잉 커패시터(KPCfly_dw)에 충전된 전하는 게이트 커패시터(CG)에 분배된다. 이를 위해, 입력 전압(Vin)을 연결하는 제 5 스위치(SW5)는 차단되고, 제 6 스위치(SW6)가 턴온된다. 그러면, 제 4 플라잉 커패시터(KPCfly_dw)에 충전된 전하는 게이트 커패시터(CG)에 분배되고, 게이트 전압(VG)은 'VG+KPΔVG' 레벨로 상승하게 된다. 더불어, 상승된 게이트 전압(VG+KPΔVG)에 의해 출력 전압(Vout)은 'Vout-KPΔVout' 레벨로 하강하게 될 것이다. Referring to FIG. 10B , in order to increase the gate voltage (V G ) of the pass transistor (PT), the charge charged in the fourth flying capacitor (K P C fly_dw ) is distributed to the gate capacitor (C G ). To this end, the fifth switch SW5 connecting the input voltage Vin is blocked, and the sixth switch SW6 is turned on. Then, the charge charged in the fourth flying capacitor (K P C fly_dw ) is distributed to the gate capacitor (C G ), and the gate voltage (V G ) rises to the 'V G +K P ΔV G ' level. In addition, the output voltage Vout will drop to the 'Vout-K P ΔVout' level due to the increased gate voltage (V G +K P ΔV G ).
이상에서는 출력 전압(Vout)의 레벨에 따른 SC 기반 게이트 컨트롤러(142)의 스위칭 방법이 예시적으로 설명되었다. SC 기반 게이트 컨트롤러(142)에서 스위치들과 플라잉 커패시터들의 배열이나 배치는 다양한 방법이 존재할 수 있다. 따라서, 출력 전압(Vout)의 제어를 위해 본 발명의 SC 기반 게이트 컨트롤러(142)의 제어 방법은 다양하게 변경될 수도 있을 것이다. In the above, the switching method of the SC-based
도 11은 본 발명의 LDO 레귤레이터의 스위치드 커패시터(SC)의 제어 방법을 간략히 보여주는 순서도이다. 도 1 및 도 11을 참조하면, 본 발명의 LDO 레귤레이터(100)는 출력 전압(Vout)의 레벨에 따라 패스 트랜지스터(150)의 게이트 전압(VG)을 스위치드 커패시터(SC) 방식으로 제어할 수 있다. 11 is a flowchart briefly showing a method of controlling the switched capacitor (SC) of the LDO regulator of the present invention. 1 and 11, the
S110 단계에서, 클록 발생기(110)는 출력 전압(Vout)과 기준 전압(VREF_M)을 비교하여 복수의 샘플링 클록 신호들(CLKSAM1, /CLKSAM1, CLKSAM2, /CLKSAM2)을 생성한다. 클록 발생기(110)는 전압제어 발진기들(112, 114)과 D-플립플롭들(116, 118)을 사용하여 출력 전압(Vout)의 레벨에 대응하는 주파수를 갖는 샘플링 클록 신호들(CLKSAM1, /CLKSAM1, CLKSAM2, /CLKSAM2)을 생성할 수 있다.In step S110, the
S120 단계에서, 디코더 및 드라이버(130)는 ADC(120)에 의해서 생성된 비교 신호들(CMPL, CMPM, CMPH)과 샘플링 클록 신호들(CLKSAM1, /CLKSAM1, CLKSAM2, /CLKSAM2)을 수신한다. 비교 신호들(CMPL, CMPM, CMPH)은 ADC(120)에 의해서 기준 전압들(VREF_L, VREF_M, VREF_H)에 대한 출력 전압(Vout)의 상대적 레벨 관계를 정의하는 신호이다.In step S120, the decoder and
S130 단계에서, 디코더 및 드라이버(130)는 출력 전압(Vout)과 제 1 기준 전압(VREF_L)의 레벨에 따라 동작 분기를 수행한다. 만일, 출력 전압(Vout)이 제 1 기준 전압(VREF_L)보다 낮은 경우(YES 방향), 절차는 S140 단계로 이동한다. 반면, 출력 전압(Vout)이 제 1 기준 전압(VREF_L)보다 낮지 않은 경우(NO 방향), 절차는 S150 단계로 이동한다.In step S130, the decoder and
S140 단계에서, 디코더 및 드라이버(130)는 출력 전압(Vout)을 고속으로 상승시키기 위해 패스 트랜지스터(150)의 게이트 커패시터(CG)에 충전된 전하들이 제 1 플라잉 커패시터(KPCfly_up)로 분배한다. 그리고 제 1 플라잉 커패시터(KPCfly_up)에 분배된 전하는 이후 접지로 방전된다. 제 1 플라잉 커패시터(KPCfly_up)에 의한 전하 분배에 의해서, 게이트 전압(VG)은 'VG-KPΔVG' 레벨로 낮아지게 된다. 낮아진 게이트 전압(VG-KPΔVG)에 의해서, 패스 트랜지스터(PT)의 채널은 확장된다. 그러면, 출력 전압(Vout)은 'Vout+KPΔVout'의 레벨로 높아진다.In step S140, the decoder and
S150 단계에서, 디코더 및 드라이버(130)는 출력 전압(Vout)이 제 1 기준 전압(VREF_L) 이상이고 제 2 기준 전압(VREF_M)보다 낮은 경우에 대응하는지 체크한다. 만일, 출력 전압(Vout)이 제 1 기준 전압(VREF_L) 이상이고, 제 2 기준 전압(VREF_M)보다 낮은 경우(YES 방향), 절차는 S160 단계로 이동한다. 반면, 출력 전압(Vout)이 제 2 기준 전압(VREF_M)보다 높은 경우(NO 방향), 절차는 S170 단계로 이동한다.In step S150, the decoder and
S160 단계에서, 디코더 및 드라이버(130)는 출력 전압(Vout)을 상대적으로 저속으로 상승시키기 위해 게이트 커패시터(CG)에 충전된 전하들이 제 2 플라잉 커패시터(Cfly_up)에 분배한다. 그리고 제 2 플라잉 커패시터(Cfly_up)에 분배된 전하는 접지측으로 방전된다. 제 2 플라잉 커패시터(Cfly_up)를 이용한 전하 분배에 의해서, 게이트 전압(VG)은 'VG-ΔVG'으로 낮아진다. 낮아진 게이트 전압(VG-KPΔVG)에 출력 전압(Vout)은 'Vout+ΔVout'의 레벨로 상승하게 된다.In step S160, the decoder and
S170 단계에서, 디코더 및 드라이버(130)는 출력 전압(Vout)이 제 2 기준 전압(VREF_M) 이상이고 제 3 기준 전압(VREF_H)보다 낮은지 체크한다. 만일, 출력 전압(Vout)이 제 2 기준 전압(VREF_M) 이상이고 제 3 기준 전압(VREF_H)보다 낮은 경우(YES 방향), 절차는 S180 단계로 이동한다. 반면, 출력 전압(Vout)이 높고 제 3 기준 전압(VREF_H)보다 높은 경우(NO 방향), 절차는 S190 단계로 이동한다.In step S170, the decoder and
S180 단계에서, 디코더 및 드라이버(130)는 출력 전압(Vout)의 레벨을 낮추기 위해 입력 전압(Vin)을 사용하여 제 3 플라잉 커패시터(Cfly_dw)를 충전하고, 이후에 제 3 플라잉 커패시터(Cfly_dw)에 충전된 전하를 게이트 커패시터(CG)에 분배한다. 게이트 커패시터(CG)의 충전에 의해 게이트 전압(VG)은 'VG+ΔVG' 레벨로 상승하게 된다. 그리고 상승된 게이트 전압(VG+ΔVG)에 의해 출력 전압(Vout)은 'Vout-ΔVout' 레벨로 하강하게 될 것이다.In step S180, the decoder and
S190 단계에서, 디코더 및 드라이버(130)는 출력 전압(Vout)의 레벨을 낮추기 위해 입력 전압(Vin)을 사용하여 제 4 플라잉 커패시터(KPCfly_dw)를 충전한다. 그리고 디코더 및 드라이버(130)는 제 4 플라잉 커패시터(KPCfly_dw)에 충전된 전하를 게이트 커패시터(CG)에 다시 분배한다. 그러면, 게이트 전압(VG)은 'VG+KPΔVG' 레벨로 상승하게 된다. 더불어, 상승된 게이트 전압(VG+KPΔVG)에 의해 출력 전압(Vout)은 'Vout-KPΔVout' 레벨로 하강하게 될 것이다. In step S190, the decoder and
이상에서는 본 발명의 실시 예에 따른 LDO 레귤레이터의 동작 방법이 간략히 설명되었다. 여기서 설명된 기준 전압들(VREF_L, VREF_M, VREF_H)은 3개 레벨로 정의되었으나, 본 발명의 기준 전압들은 4개 이상의 레벨들로 정의될 수도 있음은 잘 이해될 것이다.In the above, the operating method of the LDO regulator according to an embodiment of the present invention has been briefly described. Although the reference voltages V REF_L , V REF_M , and V REF_H described herein are defined as three levels, it will be well understood that the reference voltages of the present invention may be defined as four or more levels.
상술된 내용은 본 발명을 실시하기 위한 구체적인 실시 예들이다. 본 발명은 상술된 실시 예들뿐만 아니라, 단순하게 설계 변경되거나 용이하게 변경할 수 있는 실시 예들 또한 포함할 것이다. 또한, 본 발명은 실시 예들을 이용하여 용이하게 변형하여 실시할 수 있는 기술들도 포함될 것이다. 따라서, 본 발명의 범위는 상술된 실시 예들에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 할 것이다.The foregoing are specific embodiments for carrying out the present invention. The present invention will include not only the above-described embodiments, but also embodiments that can be simply or easily changed in design. In addition, the present invention will also include techniques that can be easily modified and practiced using the embodiments. Therefore, the scope of the present invention should not be limited to the above-described embodiments and should not be defined by the following claims as well as those equivalent to the claims of this invention.
100 : LDO 레귤레이터
110 : 클록 발생기
120 : ADC
130 : 디코더 및 드라이버
140 : 스위치드 커패시터(SC) 기반 게이트 컨트롤러
150 : 패스 트랜지스터100: LDO regulator
110: clock generator
120: ADC
130: decoder and driver
140: switched capacitor (SC) based gate controller
150: pass transistor
Claims (15)
게이트 전압의 레벨에 따라 상기 전원 전압을 출력단으로 전달하여 상기 출력 전압을 제공하는 패스 트랜지스터;
복수의 플라잉 커패시터들 중 적어도 하나를 입력 전압으로 충전하거나 접지로 방전한 후 상기 패스 트랜지스터의 게이트와의 전하 분배를 통해 상기 게이트 전압을 제어하는 스위치드 커패시터 기반의 게이트 컨트롤러;
상기 출력 전압의 레벨에 대응하는 주파수의 샘플링 클록 신호를 생성하는 클록 발생기;
상기 출력 전압과 기준 전압을 비교하고, 비교 결과에 대응하는 논리값을 비교 신호로 출력하는 아날로그-디지털 컨버터(ADC); 그리고
상기 샘플링 클록 신호와 상기 비교 신호에 근거하여 복수의 플라잉 커패시터들의 충전 또는 방전을 제어하는 디코더 및 드라이버를 포함하는 LDO 레귤레이터.For an LDO regulator that converts a supply voltage to an output voltage:
a pass transistor for providing the output voltage by transferring the power supply voltage to an output terminal according to a level of a gate voltage;
a switched capacitor-based gate controller for controlling the gate voltage through charge distribution with the gate of the pass transistor after charging at least one of the plurality of flying capacitors with an input voltage or discharging to a ground;
a clock generator generating a sampling clock signal having a frequency corresponding to the level of the output voltage;
an analog-to-digital converter (ADC) that compares the output voltage with a reference voltage and outputs a logic value corresponding to the comparison result as a comparison signal; and
An LDO regulator including a decoder and a driver for controlling charging or discharging of a plurality of flying capacitors based on the sampling clock signal and the comparison signal.
상기 클록 발생기는:
상기 출력 전압에 대응하는 주파수의 제 1 발진 신호를 생성하는 제 1 전압제어 발진기;
상기 기준 전압에 대응하는 주파수의 제 2 발진 신호를 생성하는 제 2 전압 제어 발진기; 그리고
상기 제 1 발진 신호와 상기 제 2 발진 신호의 차주파수를 갖고, 상이한 위상을 갖는 복수의 샘플링 클록 신호들을 생성하는 주파수 감산기를 포함하는 LDO 레귤레이터.According to claim 1,
The clock generator:
a first voltage controlled oscillator generating a first oscillation signal having a frequency corresponding to the output voltage;
a second voltage controlled oscillator generating a second oscillation signal having a frequency corresponding to the reference voltage; and
and a frequency subtractor configured to generate a plurality of sampling clock signals having a difference frequency between the first oscillation signal and the second oscillation signal and having different phases.
상기 기준 전압은 제 1 기준 전압, 상기 제 1 기준 전압보다 높은 제 2 기준 전압, 그리고 상기 제 2 기준 전압보다 높은 제 3 기준 전압을 포함하고,
상기 아날로그-디지털 컨버터(ADC)는 상기 샘플링 클록 신호에 동기하여 상기 제 1 기준 전압, 상기 제 2 기준 전압, 그리고 상기 제 3 기준 전압 각각을 상기 출력 전압과 비교하여 복수 비트의 상기 비교 신호로 출력하는 LDO 레귤레이터. According to claim 1,
The reference voltage includes a first reference voltage, a second reference voltage higher than the first reference voltage, and a third reference voltage higher than the second reference voltage;
The analog-to-digital converter (ADC) compares each of the first reference voltage, the second reference voltage, and the third reference voltage with the output voltage in synchronization with the sampling clock signal, and outputs the comparison signal of a plurality of bits. an LDO regulator.
상기 게이트 컨트롤러는, 상기 패스 트랜지스터의 게이트를 충전하기 위한 서로 다른 용량을 갖는 제 1 플라잉 커패시터 및 제 2 플라잉 커패시터와, 상기 패스 트랜지스터의 게이트를 방전하기 위한 서로 다른 용량을 갖는 제 3 플라잉 커패시터 및 제 4 플라잉 커패시터를 포함하는 LDO 레귤레이터. According to claim 3,
The gate controller includes a first flying capacitor and a second flying capacitor having different capacitances for charging the gate of the pass transistor, a third flying capacitor having different capacitance for discharging the gate of the pass transistor, and a second flying capacitor having different capacitances for discharging the gate of the pass transistor. LDO regulator with 4 flying capacitors.
상기 디코더 및 드라이버는 상기 출력 전압과 상기 기준 전압의 상대적인 차이에 따라 상기 제 1 내지 제 4 플라잉 커패시터 중 어느 하나를 선택하여 상기 패스 트랜지스터의 게이트를 충전 또는 방전시키는 LDO 레귤레이터.According to claim 4,
wherein the decoder and driver select one of the first to fourth flying capacitors according to a relative difference between the output voltage and the reference voltage to charge or discharge the gate of the pass transistor.
상기 디코더 및 드라이버는:
상기 출력 전압이 상기 제 1 기준 전압보다 낮은 경우에는 상기 제 1 플라잉 커패시터를 이용하여 상기 패스 트랜지스터의 게이트를 방전하고,
상기 출력 전압이 상기 제 1 기준 전압 이상이고 상기 제 2 기준 전압보다 낮으면, 상기 제 1 플라잉 커패시터보다 용량이 작은 상기 제 2 플라잉 커패시터를 이용하여 상기 패스 트랜지스터의 게이트를 방전하는 LDO 레귤레이터.According to claim 5,
The decoder and driver are:
Discharging the gate of the pass transistor using the first flying capacitor when the output voltage is lower than the first reference voltage;
When the output voltage is higher than the first reference voltage and lower than the second reference voltage, the LDO regulator discharges the gate of the pass transistor using the second flying capacitor having a smaller capacity than the first flying capacitor.
상기 디코더 및 드라이버는:
상기 출력 전압이 상기 제 2 기준 전압 이상이고 상기 제 3 기준 전압보다 낮으면, 상기 제 3 플라잉 커패시터를 이용하여 상기 패스 트랜지스터의 게이트를 충전하고,
상기 출력 전압이 상기 제 3 기준 전압 이상인 경우, 상기 제 3 플라잉 커패시터보다 큰 용량을 갖는 상기 제 4 플라잉 커패시터를 이용하여 상기 패스 트랜지스터의 게이트를 충전하는 LDO 레귤레이터. According to claim 5,
The decoder and driver are:
When the output voltage is higher than the second reference voltage and lower than the third reference voltage, charging the gate of the pass transistor using the third flying capacitor;
When the output voltage is equal to or greater than the third reference voltage, the LDO regulator charges the gate of the pass transistor using the fourth flying capacitor having a larger capacitance than the third flying capacitor.
상기 패스 트랜지스터는 PMOS 트랜지스터를 포함하고, 상기 PMOS 트랜지스터의 게이트와 드레인 사이에는 커플링 커패시터가 연결되는 LDO 레귤레이터.According to claim 1,
The pass transistor includes a PMOS transistor, and a coupling capacitor is connected between a gate and a drain of the PMOS transistor.
상기 출력 전압과 기준 전압의 전압 차이에 대응하는 주파수를 갖는 샘플링 클록 신호를 생성하는 단계;
상기 샘플링 클록 신호에 기반하여 출력 신호와 상기 기준 전압의 레벨 차이에 대응하는 비교 신호를 생성하는 단계; 그리고
상기 비교 신호에 따라 복수의 플라잉 커패시터들 중 적어도 하나를 입력 전압으로 충전하거나 접지로 방전한 후 상기 패스 트랜지스터의 게이트와의 전하 분배를 통해 상기 게이트 전압을 조정하는 단계를 포함하는 동작 방법.In the operating method of the LDO regulator including a pass transistor for providing an output voltage by transferring a power supply voltage to an output terminal according to the level of the gate voltage:
generating a sampling clock signal having a frequency corresponding to a voltage difference between the output voltage and a reference voltage;
generating a comparison signal corresponding to a level difference between an output signal and the reference voltage based on the sampling clock signal; and
and adjusting the gate voltage through charge distribution with the gate of the pass transistor after charging at least one of the plurality of flying capacitors with an input voltage or discharging to a ground according to the comparison signal.
상기 기준 전압은 제 1 기준 전압, 상기 제 1 기준 전압보다 높은 제 2 기준 전압, 그리고 상기 제 2 기준 전압보다 높은 제 3 기준 전압을 포함하고,
상기 비교 신호는 상기 출력 전압과 상기 제 1 기준 전압, 상기 제 2 기준 전압, 그리고 상기 제 3 기준 전압과의 대소 관계를 정의하는 복수 비트의 논리값을 갖는 동작 방법. According to claim 9,
The reference voltage includes a first reference voltage, a second reference voltage higher than the first reference voltage, and a third reference voltage higher than the second reference voltage;
The comparison signal has a multi-bit logical value defining a magnitude relationship between the output voltage and the first reference voltage, the second reference voltage, and the third reference voltage.
상기 복수의 플라잉 커패시터들은, 상기 패스 트랜지스터의 게이트를 충전하기 위한 서로 다른 용량을 갖는 제 1 플라잉 커패시터 및 제 2 플라잉 커패시터와, 상기 패스 트랜지스터의 게이트를 방전하기 위한 서로 다른 용량을 갖는 제 3 플라잉 커패시터 및 제 4 플라잉 커패시터를 포함하는 동작 방법.According to claim 10,
The plurality of flying capacitors include a first flying capacitor and a second flying capacitor having different capacitances for charging the gate of the pass transistor, and a third flying capacitor having different capacitance for discharging the gate of the pass transistor. and a fourth flying capacitor.
상기 게이트 전압을 조정하는 단계에서,
상기 출력 전압이 상기 제 1 기준 전압보다 낮은 경우에는 상기 제 1 플라잉 커패시터를 이용하여 상기 패스 트랜지스터의 게이트를 방전하고,
상기 출력 전압이 상기 제 1 기준 전압 이상이고 상기 제 2 기준 전압보다 낮으면, 상기 제 1 플라잉 커패시터보다 용량이 작은 상기 제 2 플라잉 커패시터를 이용하여 상기 패스 트랜지스터의 게이트를 방전하는 동작 방법. According to claim 11,
In the step of adjusting the gate voltage,
Discharging the gate of the pass transistor using the first flying capacitor when the output voltage is lower than the first reference voltage;
Discharging the gate of the pass transistor by using the second flying capacitor having a smaller capacity than the first flying capacitor when the output voltage is higher than the first reference voltage and lower than the second reference voltage.
상기 게이트 전압을 조정하는 단계에서,
상기 출력 전압이 상기 제 2 기준 전압 이상이고 상기 제 3 기준 전압보다 낮으면, 상기 제 3 플라잉 커패시터를 이용하여 상기 패스 트랜지스터의 게이트를 충전하고,
상기 출력 전압이 상기 제 3 기준 전압 이상인 경우, 상기 제 3 플라잉 커패시터보다 큰 용량을 갖는 상기 제 4 플라잉 커패시터를 이용하여 상기 패스 트랜지스터의 게이트를 충전하는 동작 방법. According to claim 11,
In the step of adjusting the gate voltage,
When the output voltage is higher than the second reference voltage and lower than the third reference voltage, charging the gate of the pass transistor using the third flying capacitor;
When the output voltage is equal to or greater than the third reference voltage, charging the gate of the pass transistor using the fourth flying capacitor having a larger capacitance than the third flying capacitor.
상기 비교 신호를 생성하는 단계에서, 상기 비교 신호는 상기 샘플링 클록 신호에 동기되어 생성되는 동작 방법. According to claim 9,
In the step of generating the comparison signal, the comparison signal is generated in synchronization with the sampling clock signal.
상기 샘플링 클록 신호는 상이한 위상을 갖는 복수의 샘플링 클록 신호들을 포함하고, 상기 패스 트랜지스터의 게이트 전압을 각각 제어하는 복수의 스위치드 커패시터 기반의 게이트 드라이버들 각각은 상기 복수의 샘플링 클록 신호들 각각에 기반하여 제어되는 동작 방법.
According to claim 9,
The sampling clock signal includes a plurality of sampling clock signals having different phases, and each of a plurality of switched capacitor-based gate drivers respectively controlling the gate voltage of the pass transistor is based on each of the plurality of sampling clock signals. Controlled operation method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020210157203A KR102544471B1 (en) | 2021-11-16 | 2021-11-16 | Switched capacitor based disigal ldo regulator and operating method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020210157203A KR102544471B1 (en) | 2021-11-16 | 2021-11-16 | Switched capacitor based disigal ldo regulator and operating method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20230071236A KR20230071236A (en) | 2023-05-23 |
KR102544471B1 true KR102544471B1 (en) | 2023-06-15 |
Family
ID=86544551
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020210157203A KR102544471B1 (en) | 2021-11-16 | 2021-11-16 | Switched capacitor based disigal ldo regulator and operating method thereof |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR102544471B1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117093047A (en) * | 2023-08-30 | 2023-11-21 | 合芯科技(苏州)有限公司 | Acceleration voltage stabilizing circuit, low-dropout linear voltage stabilizer and electronic product |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102028655B1 (en) | 2018-04-02 | 2019-10-04 | 고려대학교 산학협력단 | Digital low-dropout regulator reducing quiescent current |
US20200144913A1 (en) | 2018-11-07 | 2020-05-07 | Regents Of The University Of Minnesota | Low dropout regulator with smart offset |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102188059B1 (en) | 2013-12-23 | 2020-12-07 | 삼성전자 주식회사 | LDO regulator, power management system and LDO voltage control method |
KR101621367B1 (en) | 2014-10-29 | 2016-06-01 | 고려대학교 산학협력단 | Dual mode low-drop out regulator in digital control and method for controlling using the same |
KR101768064B1 (en) * | 2015-08-27 | 2017-08-16 | 고려대학교 산학협력단 | Low drop-out regulator using an adaptively controlled negative capacitance circuit for improved psrr |
-
2021
- 2021-11-16 KR KR1020210157203A patent/KR102544471B1/en active IP Right Grant
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102028655B1 (en) | 2018-04-02 | 2019-10-04 | 고려대학교 산학협력단 | Digital low-dropout regulator reducing quiescent current |
US20200144913A1 (en) | 2018-11-07 | 2020-05-07 | Regents Of The University Of Minnesota | Low dropout regulator with smart offset |
Also Published As
Publication number | Publication date |
---|---|
KR20230071236A (en) | 2023-05-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7102419B2 (en) | Bias generator that automatically adjusts its slew rate | |
EP2184858B1 (en) | Circuits and methods to reduce or eliminate signal-dependent modulation of a reference bias | |
US7304530B2 (en) | Utilization of device types having different threshold voltages | |
US20110215959A1 (en) | Comparator and analog/digital converter | |
US6759875B2 (en) | Voltage controlled oscillation circuit | |
JP4607608B2 (en) | Semiconductor integrated circuit | |
US7427889B2 (en) | Voltage regulator outputting positive and negative voltages with the same offsets | |
US7190203B2 (en) | Memory device having a duty ratio corrector | |
US7906945B2 (en) | Soft-start voltage circuit | |
CN112234957B (en) | Analog oscillator circuit with negative feedback regulation function | |
US9870014B1 (en) | Digital low drop-out regulator | |
US11177738B1 (en) | Digital on-time generation for buck converter | |
US8102217B2 (en) | Oscillator having feedback path which is capable of supplying reduced voltage potential to oscillation circuit | |
US9548656B1 (en) | Low voltage ripple charge pump with shared capacitor oscillator | |
US9213347B2 (en) | Low-dropout regulator, power management system, and method of controlling low-dropout voltage | |
KR20100020208A (en) | Negative supply voltage generating circuit and semiconductor integrated circuit having the same | |
KR102544471B1 (en) | Switched capacitor based disigal ldo regulator and operating method thereof | |
CN111752329A (en) | Reverse bias adjustment system and method for integrated circuits | |
US10483844B2 (en) | Charge pump arrangement and method for operating a charge pump arrangement | |
EP1830238B1 (en) | Low dropout voltage regulator for slot-based operation | |
US9007046B2 (en) | Efficient high voltage bias regulation circuit | |
EP2584719B1 (en) | Control circuit for reducing electromagnetic interference | |
CN104956591A (en) | Phase locked loop and method for operating the same | |
EP3046239B1 (en) | Current generating circuit, current generating method, charge pumping circuit and charge pumping method | |
EP3525061A1 (en) | Back bias regulator circuit and method therefor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |