KR102543039B1 - Organic Light Emitting Diode Display And Processing Method For Dark Spot Of The Same - Google Patents

Organic Light Emitting Diode Display And Processing Method For Dark Spot Of The Same Download PDF

Info

Publication number
KR102543039B1
KR102543039B1 KR1020160097460A KR20160097460A KR102543039B1 KR 102543039 B1 KR102543039 B1 KR 102543039B1 KR 1020160097460 A KR1020160097460 A KR 1020160097460A KR 20160097460 A KR20160097460 A KR 20160097460A KR 102543039 B1 KR102543039 B1 KR 102543039B1
Authority
KR
South Korea
Prior art keywords
luminance
sensing
compensation
coordinates
pixels
Prior art date
Application number
KR1020160097460A
Other languages
Korean (ko)
Other versions
KR20180014379A (en
Inventor
김태궁
김정현
김승태
윤진한
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020160097460A priority Critical patent/KR102543039B1/en
Publication of KR20180014379A publication Critical patent/KR20180014379A/en
Application granted granted Critical
Publication of KR102543039B1 publication Critical patent/KR102543039B1/en

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809Several active elements per pixel in active matrix panels
    • G09G2300/0828Several active elements per pixel in active matrix panels forming a digital to analog [D/A] conversion circuit
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0233Improving the luminance or brightness uniformity across the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명에 따른 유기발광 표시장치는 다수의 픽셀들이 구비되고, 각 픽셀이 제1 색 서브픽셀, 제2 색 서브픽셀, 제3 색 서브픽셀 및 제4 색 서브픽셀로 구성된 표시패널과, 다수의 센싱 라인들을 통해 상기 픽셀들에 연결되고, 서브픽셀들에 대한 전기적 특성을 센싱하여 센싱값을 출력하는 센싱부와, 상기 센싱값을 분석하여 암점이 되는 불량 서브 픽셀을 찾고, 상기 불량 서브 픽셀에 해당되는 에러 좌표를 도출하는 에러 검출부와, 상기 암점으로 인한 휘도 손실분을 보상하기 위한 보상 좌표들을 상기 에러 좌표를 기준으로 하여 결정하고, 상기 보상 좌표들 각각에서 보상되는 휘도 분담분을 계산한 후, 상기 휘도 분담분만큼 상기 보상 좌표들에 기입되는 입력 영상 데이터를 상향 변조하는 휘도 연산부를 구비한다.An organic light emitting display device according to the present invention includes a display panel including a plurality of pixels, each pixel including a first color subpixel, a second color subpixel, a third color subpixel, and a fourth color subpixel; A sensing unit connected to the pixels through sensing lines and configured to sense electrical characteristics of subpixels and output sensed values; a sensing unit analyzing the sensed values to find defective subpixels that are dark spots; An error detector for deriving corresponding error coordinates, determining compensation coordinates for compensating for luminance loss due to the dark spots based on the error coordinates, calculating a luminance share to be compensated for at each of the compensation coordinates, and a luminance calculation unit that up-modulates input image data written to the compensation coordinates by the luminance share.

Description

유기발광 표시장치와 그의 암점 처리방법{Organic Light Emitting Diode Display And Processing Method For Dark Spot Of The Same}Organic Light Emitting Diode Display And Processing Method For Dark Spot Of The Same

본 발명은 유기발광 표시장치와 그의 암점 처리방법에 관한 것이다.The present invention relates to an organic light emitting display device and a dark spot treatment method thereof.

액티브 매트릭스 타입의 유기발광 표시장치는 스스로 발광하는 유기발광다이오드(Organic Light Emitting Diode: 이하, "OLED"라 함)를 포함하며, 응답속도가 빠르고 발광효율, 휘도 및 시야각이 큰 장점이 있다. An active matrix type organic light emitting display device includes an organic light emitting diode (OLED) that emits light by itself, and has advantages of fast response speed, high luminous efficiency, luminance, and viewing angle.

자발광 소자인 OLED는 애노드전극 및 캐소드전극과, 이들 사이에 형성된 유기 화합물층(HIL, HTL, EML, ETL, EIL)을 포함한다. 유기 화합물층은 정공주입층(Hole Injection layer, HIL), 정공수송층(Hole transport layer, HTL), 발광층(Emission layer, EML), 전자수송층(Electron transport layer, ETL) 및 전자주입층(Electron Injection layer, EIL)으로 이루어진다. 애노드전극과 캐소드전극에 구동전압이 인가되면 정공수송층(HTL)을 통과한 정공과 전자수송층(ETL)을 통과한 전자가 발광층(EML)으로 이동되어 여기자를 형성하고, 그 결과 발광층(EML)이 가시광을 발생하게 된다. An OLED, which is a self-luminous device, includes an anode electrode, a cathode electrode, and organic compound layers (HIL, HTL, EML, ETL, EIL) formed therebetween. The organic compound layer includes a hole injection layer (HIL), a hole transport layer (HTL), an emission layer (EML), an electron transport layer (ETL), and an electron injection layer, EIL). When a driving voltage is applied to the anode electrode and the cathode electrode, holes that have passed through the hole transport layer (HTL) and electrons that have passed through the electron transport layer (ETL) move to the light emitting layer (EML) to form excitons, and as a result, the light emitting layer (EML) visible light is generated.

유기발광 표시장치는 OLED를 각각 포함한 서브 픽셀들을 매트릭스 형태로 배열하고 비디오 데이터의 계조에 따라 서브 픽셀들의 휘도를 조절한다. 서브 픽셀들 각각은 자신의 게이트전극과 소스전극 사이에 걸리는 전압에 따라 OLED에 흐르는 구동전류를 제어하는 구동 소자 즉, 구동 TFT(Thin Film Transistor)를 포함한다. 문턱 전압, 이동도 등과 같은 구동 TFT의 전기적 특성은 구동 시간 경과에 따라 열화 되어 서브 픽셀들마다 편차가 생길 수 있다. 구동 TFT의 전기적 특성이 서브 픽셀들마다 달라지면 동일 영상 데이터를 기입하더라도 서브 픽셀들 간 휘도가 달라지므로 표시 품위가 저하된다.An organic light emitting display device arranges subpixels each including an OLED in a matrix form, and adjusts luminance of the subpixels according to gray levels of video data. Each of the sub-pixels includes a driving element that controls a driving current flowing through the OLED according to a voltage applied between its gate electrode and its source electrode, that is, a driving TFT (Thin Film Transistor). Electrical characteristics of the driving TFT, such as threshold voltage and mobility, deteriorate with the lapse of driving time, and thus, deviations may occur for each sub-pixel. If the electrical characteristics of the driving TFT are different for each sub-pixel, even if the same image data is written, the luminance between the sub-pixels is different, and thus the display quality is degraded.

구동 TFT의 전기적 특성을 센싱하고, 센싱값을 기반으로 입력 영상 데이터를 보정함으로써 구동 TFT의 전기적 특성 변화를 보상하는 외부 보상 기술이 알려져 있다. 외부 보상 기술은 구동 TFT의 전기적 특성을 센싱하기 위해, 구동 TFT의 소스전극에 연결된 특정 노드의 전압을 센싱하는 전압 센싱 방식 또는, 구동 TFT에 흐르는 픽셀 전류를 센싱하는 전류 센싱 방식을 이용할 수 있다. 전류 센싱 방식은 센싱 라인에 전류 적분기를 연결하고, 특정 시간 동안 전류 적분기에 누적된 전류를 통해 구동 TFT의 전기적 특성을 센싱한다. An external compensation technique for compensating for a change in electrical characteristics of the driving TFT by sensing the electrical characteristics of the driving TFT and correcting input image data based on the sensed value is known. The external compensation technology may use a voltage sensing method of sensing a voltage of a specific node connected to a source electrode of the driving TFT or a current sensing method of sensing a pixel current flowing through the driving TFT in order to sense the electrical characteristics of the driving TFT. In the current sensing method, a current integrator is connected to a sensing line, and electrical characteristics of the driving TFT are sensed through a current accumulated in the current integrator for a specific time.

한편, 표시 패널의 개구율을 높이기 위해, 하나의 픽셀을 구성하는 복수의 서브 픽셀들은 동일한 센싱 라인을 공유하도록 설계될 수 있다. 이러한 센싱 라인 공유 구조에서는, 동일 픽셀 내의 어느 한 서브 픽셀에서 발생된 불량이, 그 픽셀 내의 나머지 정상 서브 픽셀에 대한 센싱 결과에도 영향을 미치게 된다. 일 예로, 동일한 센싱 라인을 공유하는 픽셀 내에 OLED 쇼트(OLED의 애노드 전극과 캐소드 전극 간의 쇼트)가 발생된 불량 서브 픽셀 A와 정상 서브 픽셀 B가 포함된 경우를 가정하면, 정상 서브 픽셀 B의 픽셀 전류가 불량 서브 픽셀 A로 일부가 누설되기 때문에, 정상 서브 픽셀 B를 정확히 센싱하는 것은 불가능하다. 이렇게 불량 서브 픽셀이 포함된 픽셀에서 나머지 정상 서브 픽셀들에 대한 센싱값은 원래의 값으로부터 왜곡되거나 또는, 센싱부의 출력 범위를 벗어나 언더 플로워(Underflow) 또는 오버 플로워(Overflow) 될 수도 있다. 잘못된 센싱값은 입력 영상 데이터에 반영되어 표시 화상의 왜곡을 초래하게 된다.Meanwhile, in order to increase the aperture ratio of the display panel, a plurality of subpixels constituting one pixel may be designed to share the same sensing line. In such a sensing line sharing structure, a defect generated in one sub-pixel within the same pixel affects sensing results for the remaining normal sub-pixels within the same pixel. For example, assuming that a defective sub-pixel A and a normal sub-pixel B in which an OLED short circuit (a short circuit between the anode and cathode electrodes of the OLED) has occurred are included in a pixel sharing the same sensing line, the pixel of the normal sub-pixel B Since a portion of the current leaks into the defective sub-pixel A, it is impossible to accurately sense the normal sub-pixel B. In the pixel including the defective subpixel, the sensing values of the remaining normal subpixels may be distorted from the original values or may underflow or overflow beyond the output range of the sensing unit. Incorrect sensing values are reflected in input image data, resulting in distortion of a displayed image.

이와 같이, 센싱 라인 공유 구조에서 일부 서브 픽셀에만 불량이 발생하더라도, 그 불량 서브 픽셀이 포함된 픽셀을 통해서는 원하는 화상을 구현할 수 없고, 화상이 왜곡된다. OLED는 경시적 변화와 부하 누적량 등에 따라 취약하며, 경우에 따라서는 애노드전극과 캐소드전극이 쇼트되는 쇼트성 불량이 발생될 수 있다. 쇼트성 불량이 있으면 해당 OLED는 비 발광하고, 불량 OLED가 포함된 서브 픽셀은 암점이 되며, 경우에 따라서는 불량 서브 픽셀이 포함된 픽셀 전체가 암점으로 시인될 수 있다.In this way, even if a defect occurs in only some subpixels in the sensing line sharing structure, a desired image cannot be realized through pixels including the defective subpixels, and the image is distorted. OLEDs are vulnerable due to changes over time and accumulated loads, and in some cases, short-circuit defects in which the anode electrode and the cathode electrode are short-circuited may occur. If there is a short-circuit defect, the corresponding OLED does not emit light, and the sub-pixel including the defective OLED becomes a dark spot. In some cases, the entire pixel including the defective sub-pixel may be recognized as a dark spot.

따라서, 본 발명의 목적은 불량 서브 픽셀로 인한 휘도 손실분을 이웃한 서브 픽셀들을 이용하여 보상함으로써 불량률을 개선할 수 있도록 한 유기발광 표시장치와 그의 암점 처리방법을 제공하는 데 있다.Accordingly, an object of the present invention is to provide an organic light emitting display device capable of improving a defect rate by compensating for a luminance loss due to a defective subpixel using neighboring subpixels and a dark spot processing method thereof.

상기 목적을 달성하기 위하여, 본 발명에 따른 유기발광 표시장치는 다수의 픽셀들이 구비되고, 각 픽셀이 제1 색 서브픽셀, 제2 색 서브픽셀, 제3 색 서브픽셀 및 제4 색 서브픽셀로 구성된 표시패널과, 다수의 센싱 라인들을 통해 상기 픽셀들에 연결되고, 서브픽셀들에 대한 전기적 특성을 센싱하여 센싱값을 출력하는 센싱부와, 상기 센싱값을 분석하여 암점이 되는 불량 서브 픽셀을 찾고, 상기 불량 서브 픽셀에 해당되는 에러 좌표를 도출하는 에러 검출부와, 상기 암점으로 인한 휘도 손실분을 보상하기 위한 보상 좌표들을 상기 에러 좌표를 기준으로 하여 결정하고, 상기 보상 좌표들 각각에서 보상되는 휘도 분담분을 계산한 후, 상기 휘도 분담분만큼 상기 보상 좌표들에 기입되는 입력 영상 데이터를 상향 변조하는 휘도 연산부를 구비한다.In order to achieve the above object, an organic light emitting display device according to the present invention includes a plurality of pixels, and each pixel is composed of a first color subpixel, a second color subpixel, a third color subpixel, and a fourth color subpixel. The configured display panel, a sensing unit connected to the pixels through a plurality of sensing lines, sensing electrical characteristics of the subpixels and outputting sensed values, and analyzing the sensed values to detect defective subpixels that become dark spots. an error detection unit for finding and deriving error coordinates corresponding to the defective sub-pixels, determining compensation coordinates for compensating for luminance loss due to the dark spots based on the error coordinates, and luminance compensated at each of the compensation coordinates and a luminance calculation unit that up-modulates input image data written to the compensation coordinates by the luminance share after calculating the luminance share.

상기 휘도 연산부는, 상기 불량 서브 픽셀에 이웃한 인접 픽셀들에서, 상기 불량 서브 픽셀과 동일 컬러를 구현하는 서브픽셀들의 위치를 상기 보상 좌표들로 결정하고, 상기 불량 서브 픽셀은 상기 제1 색 내지 제4 색 서브픽셀 중 적어도 어느 하나이다.The luminance calculation unit determines locations of subpixels having the same color as the defective subpixel among pixels adjacent to the defective subpixel, using the compensation coordinates, and determines the defective subpixels from the first color to the first color. At least one of the fourth color subpixels.

상기 휘도 연산부는, 상기 불량 서브 픽셀이 포함된 픽셀에서, 상기 불량 서브 픽셀을 제외한 나머지 서브 픽셀들의 위치를 상기 보상 좌표들로 결정하고, 상기 불량 서브 픽셀은 상기 제1 색 내지 제4 색 서브픽셀 중에서 화이트 서브픽셀이다.The luminance calculator determines positions of subpixels other than the defective subpixel in the pixel including the defective subpixel using the compensation coordinates, and the defective subpixel is the first to fourth color subpixels. It is a white sub-pixel.

상기 휘도 연산부는, 상기 보상 좌표들 각각과 상기 에러 좌표 간의 거리에 따라 위치 가중치를 생성하는 위치 가중치 생성부와, 상기 위치 가중치와, 상기 보상 좌표들에 기입될 상기 입력 영상 데이터에 따른 휘도에 기초하여, 상기 보상 좌표들 각각에 대해 상기 휘도 분담분을 계산하기 위한 보상 가중치를 결정하는 보상 가중치 연산부와, 상기 에러 좌표에 기입될 입력 영상 데이터에 상기 보상 가중치를 곱하여 얻어진 상기 휘도 분담분을 상기 보상 좌표들에 기입될 입력 영상 데이터에 각각 더하여 상기 보상 좌표들의 휘도를 상기 휘도 분담분만큼 높이는 휘도 보상부를 구비한다.The luminance calculation unit may include a position weight generation unit generating position weights according to a distance between each of the compensation coordinates and the error coordinates, and based on the position weights and the luminance according to the input image data to be written to the compensation coordinates. a compensation weight calculation unit that determines compensation weights for calculating the luminance shares for each of the compensation coordinates, and the luminance shares obtained by multiplying the input image data to be written to the error coordinates by the compensation weights A luminance compensation unit is provided to increase the luminance of the compensation coordinates by the luminance share in addition to the input image data to be written in the coordinates.

상기 보상 가중치 연산부는, 데이터 마진 및 문턱전압 마진을 포함하여 미리 설정된 최대 출력 휘도분 내에서, 상기 보상 좌표들에 기입될 입력 영상 데이터에 따른 휘도분 이외에 상기 보상 좌표들의 휘도 분담분을 구현할 수 있는 휘도 마진이 만족되는지 여부를 상기 보상 좌표들 각각에 대해 분석하는 마진 분석부와, 상기 휘도 마진 분석 결과를 기초로 상기 보상 좌표들 각각의 상기 위치 가중치를 조정하는 위치 가중치 조정부를 구비한다.The compensation weight calculation unit implements a luminance share of the compensation coordinates in addition to the luminance according to the input image data to be written to the compensation coordinates within a preset maximum output luminance including a data margin and a threshold voltage margin. A margin analyzer for analyzing whether a luminance margin is satisfied for each of the compensation coordinates, and a position weight adjustment unit for adjusting the position weight of each of the compensation coordinates based on a result of the luminance margin analysis.

상기 위치 가중치 조정부는, 상기 보상 좌표들 중에서 휘도 마진이 만족되지 않은 제1 보상 좌표의 위치 가중치를 휘도 마진이 만족되는 범위까지 줄이고, 휘도 마진이 만족되는 적어도 하나 이상의 제2 보상 좌표에서 상기 제1 보상 좌표의 줄어든 위치 가중치를 분담하여 보상한다.The position weight adjuster reduces the position weight of a first compensation coordinate whose luminance margin is not satisfied among the compensation coordinates to a range where the luminance margin is satisfied, and at least one or more second compensation coordinates in which the luminance margin is satisfied. Compensation is made by sharing the reduced position weight of the compensation coordinates.

상기 센싱부는, 제1 센싱 조건에 따라 모든 픽셀들을 1차 센싱하여 그에 대응되는 센싱값을 출력하고, 상기 제1 센싱 조건과 다른 제2 센싱 조건에 따라 일부 픽셀들을 2차 센싱하여 그에 대응되는 센싱값을 출력하되, 상기 일부 픽셀들은 상기 불량 서브 픽셀이 포함된 수평 픽셀 라인에 배치된 픽셀들이다.The sensing unit performs primary sensing on all pixels according to a first sensing condition and outputs a sensing value corresponding thereto, and secondarily senses some pixels according to a second sensing condition different from the first sensing condition to perform sensing corresponding thereto. A value is output, but the partial pixels are pixels disposed on a horizontal pixel line including the defective sub-pixel.

상기 표시패널의 기수번째 수평 픽셀 라인과 우수번째 수평 픽셀 라인에서, 수직으로 서로 이웃한 픽셀들의 서브 픽셀 배치 순서가 서로 다르고, 상기 기수번째 수평 픽셀 라인에서 제1 픽셀을 구성하는 서브 픽셀들은, 상기 제1 색 서브 픽셀, 상기 제2 색 서브 픽셀, 상기 제3 색 서브 픽셀 및 상기 제4 색 서브 픽셀 순으로 배치되고, 상기 우수번째 수평 픽셀 라인에서 상기 제1 픽셀과 수직으로 이웃한 제2 픽셀을 구성하는 서브 픽셀들은, 상기 제3 색 서브 픽셀, 상기 제4 색 서브 픽셀, 상기 제1 색 서브 픽셀 및 상기 제2 색 서브 픽셀 순으로 배치된다.In the odd-numbered horizontal pixel line and the even-numbered horizontal pixel line of the display panel, the sub-pixel arrangement order of pixels adjacent to each other is different from each other, and the sub-pixels constituting the first pixel in the odd-numbered horizontal pixel line are: Second pixels disposed in the order of the first color subpixel, the second color subpixel, the third color subpixel, and the fourth color subpixel, and vertically adjacent to the first pixel on the even horizontal pixel line. The subpixels constituting are arranged in the order of the third color subpixel, the fourth color subpixel, the first color subpixel, and the second color subpixel.

또한, 본 발명은 다수의 픽셀들이 구비되고, 각 픽셀이 제1 색 서브픽셀, 제2 색 서브픽셀, 제3 색 서브픽셀 및 제4 색 서브픽셀로 구성된 표시패널을 갖는 유기발광 표시장치의 암점 처리 방법으로서, 다수의 센싱 라인들을 통해 상기 픽셀들에 연결된 센싱부를 통해 상기 서브픽셀들에 대한 전기적 특성을 센싱하여 센싱값을 출력하는 단계와, 상기 센싱값을 분석하여 암점이 되는 불량 서브 픽셀을 찾고, 상기 불량 서브 픽셀에 해당되는 에러 좌표를 도출하는 단계와, 상기 암점으로 인한 휘도 손실분을 보상하기 위한 보상 좌표들을 상기 에러 좌표를 기준으로 하여 결정하고, 상기 보상 좌표들 각각에서 보상되는 휘도 분담분을 계산한 후, 상기 휘도 분담분만큼 상기 보상 좌표들에 기입되는 입력 영상 데이터를 상향 변조하는 단계를 포함한다.In addition, the present invention is a dark spot of an organic light emitting display device having a display panel including a plurality of pixels, each pixel including a first color subpixel, a second color subpixel, a third color subpixel, and a fourth color subpixel. A processing method comprising: sensing electrical characteristics of the subpixels through a sensing unit connected to the pixels through a plurality of sensing lines and outputting sensed values; and analyzing the sensed values to detect defective subpixels as dark spots. finding and deriving error coordinates corresponding to the defective sub-pixels, determining compensation coordinates for compensating for luminance loss due to the dark spots based on the error coordinates, and luminance compensation compensated at each of the compensation coordinates and up-modulating the input image data written in the compensation coordinates by the luminance share after calculating the luminance.

본 발명은 불량 서브 픽셀로 인한 휘도 손실분을 이웃한 서브 픽셀들을 이용하여 보상함으로써 불량률을 획기적으로 개선할 수 있다.The present invention can dramatically improve the defect rate by compensating for the luminance loss due to the defective sub-pixel using neighboring sub-pixels.

그리고, 본 발명은 센싱 조건을 서로 달리하여 1차 센싱 및 2차 센싱을 수행함으로써 비교적 빠른 시간 내에 불량 서브 픽셀의 위치를 정확히 검출할 수 있다. In addition, the present invention can accurately detect the position of a defective sub-pixel within a relatively short time by performing primary sensing and secondary sensing with different sensing conditions.

나아가, 본 발명은 W 암점 뿐만 아니라 R,G,B 암점까지 보정이 가능하여 보다 시인성이 좋고 신뢰성 있는 유기발광 표시장치를 구현할 수 있다.Furthermore, according to the present invention, not only W dark spots but also R, G, and B dark spots can be corrected, so that an organic light emitting display device with better visibility and reliability can be implemented.

도 1은 본 발명의 실시예에 따른 유기발광 표시장치를 보여주는 도면.
도 2 및 도 3은 본 발명의 픽셀 어레이와, 센싱부를 포함한 데이터 드라이버 IC의 구성을 보여주는 도면.
도 4 및 도 5는 본 발명의 서브 픽셀들에 연결되는 센싱부의 일 예들을 보여주는 도면.
도 6은 본 발명의 암점 보상을 위한 제반 장치들을 보여주는 도면.
도 7 및 도 8은 본 발명의 암점 보상 수순을 개략적으로 보여주는 도면.
도 9는 도 6의 휘도 연산부의 구성을 보여주는 도면.
도 10은 도 9의 보상 가중치 연산부의 구성을 보여주는 도면.
도 11a 및 도 11b는 불량 서브 픽셀에 대한 일 보상 방안을 보여주는 도면들.
도 12는 에러 좌표를 기준으로 정해지는 보상 좌표들 각각에서 보상되는 휘도 분담분을 설명하기 위한 도면.
도 13은 보상 좌표들 각각과 에러 좌표 간의 거리에 따라 결정되는 위치 가중치의 일 예를 보여주는 도면.
도 14는 영상 데이터에 따른 휘도 마진 분석 결과에 따라 위치 가중치가 조정되는 일 예를 보여주는 도면.
도 15a 및 도 15b는 불량 서브 픽셀에 대한 다른 보상 방안을 보여주는 도면들.
도 16은 데이터 구동회로에 미리 설정된 출력 전압 범위 내에서 영상 데이터에 따라 정해지는 휘도 마진의 일 범위를 보여주는 도면.
도 17은 인접 픽셀들 간 동일 컬러의 서브 픽셀들이 가장 가까이 배치되도록 한 픽셀 배열을 보여주는 도면.
도 18은 본 발명에 따른 센싱 라인 공유구조 하에서 픽셀 내의 서브 픽셀들이 개별 센싱되는 원리를 보여주는 도면.
도 19는 OLED가 쇼트된 불량 서브 픽셀을 센싱하는 경우 있어 픽셀 전류의 경로를 보여주는 도면.
도 20은 OLED가 쇼트된 불량 서브 픽셀을 센싱하는 경우 있어 센싱 결과를 보여주는 도면.
도 21은 단일 픽셀 내에서 불량 서브 픽셀을 센싱하는 경우의 전류 경로를 보여주는 도면.
도 22는 단일 픽셀 내에서 불량 서브 픽셀에 이웃한 정상 서브 픽셀을 센싱하는 경우의 전류 경로를 보여주는 도면.
도 23 및 도 24는 2차 센싱에 따른 센싱값의 분별력을 높이기 위해 센싱 조건을 변경하는 다양한 예들을 보여주는 도면.
1 is a diagram showing an organic light emitting display device according to an exemplary embodiment of the present invention;
2 and 3 are views showing the configuration of a data driver IC including a pixel array and a sensing unit according to the present invention.
4 and 5 are diagrams showing examples of sensing units connected to sub-pixels according to the present invention.
6 is a diagram showing various devices for scotoma compensation according to the present invention.
7 and 8 are diagrams schematically showing a scotoma compensation procedure according to the present invention.
9 is a diagram showing the configuration of the luminance calculation unit of FIG. 6;
10 is a diagram showing the configuration of a compensation weight calculation unit of FIG. 9;
11A and 11B show one compensation scheme for bad sub-pixels.
12 is a diagram for explaining a luminance share compensated for at each of compensation coordinates determined based on error coordinates;
13 is a diagram showing an example of position weights determined according to distances between compensation coordinates and error coordinates;
14 is a diagram showing an example in which position weights are adjusted according to a luminance margin analysis result according to image data;
15a and 15b show different compensation schemes for bad sub-pixels.
16 is a diagram showing a range of a luminance margin determined according to image data within an output voltage range preset in a data driving circuit;
17 is a diagram showing a pixel arrangement in which sub-pixels of the same color are arranged closest to each other among adjacent pixels;
18 is a diagram showing the principle of individually sensing sub-pixels within a pixel under the sensing line sharing structure according to the present invention;
19 is a diagram showing the path of pixel current when the OLED senses a shorted defective sub-pixel.
20 is a diagram showing sensing results when an OLED senses a short-circuited defective sub-pixel.
21 is a diagram showing a current path when a defective sub-pixel is sensed within a single pixel;
22 is a diagram showing a current path when sensing a normal sub-pixel adjacent to a defective sub-pixel within a single pixel;
23 and 24 are diagrams showing various examples of changing sensing conditions in order to increase discrimination of sensed values according to secondary sensing;

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. Advantages and features of the present invention, and methods of achieving them, will become clear with reference to the detailed description of the following embodiments taken in conjunction with the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below and will be implemented in various forms different from each other, only these embodiments make the disclosure of the present invention complete, and common knowledge in the art to which the present invention pertains. It is provided to completely inform the person who has the scope of the invention, and the present invention is only defined by the scope of the claims.

본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 ' ~ 만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다. The shapes, sizes, ratios, angles, numbers, etc. disclosed in the drawings for explaining the embodiments of the present invention are illustrative, so the present invention is not limited to the details shown. Like reference numbers designate like elements throughout the specification. In addition, in describing the present invention, if it is determined that a detailed description of related known technologies may unnecessarily obscure the subject matter of the present invention, the detailed description will be omitted. When 'includes', 'has', 'consists of', etc. mentioned in this specification is used, other parts may be added unless 'only' is used. In the case where a component is expressed in the singular, the case including the plural is included unless otherwise explicitly stated.

구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.In interpreting the components, even if there is no separate explicit description, it is interpreted as including the error range.

위치 관계에 대한 설명일 경우, 예를 들어, ' ~ 상에', ' ~ 상부에', ' ~ 하부에', ' ~ 옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다. In the case of a description of a positional relationship, for example, when the positional relationship of two parts is described as 'on ~', 'upon ~', '~ below', 'next to', etc., 'right' Or, unless 'directly' is used, one or more other parts may be located between the two parts.

비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. Although first, second, etc. are used to describe various components, these components are not limited by these terms. These terms are only used to distinguish one component from another.

본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하며, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시 가능할 수도 있다.Each feature of the various embodiments of the present invention can be partially or entirely combined or combined with each other, technically various interlocking and driving are possible, and each embodiment can be implemented independently of each other or together in a related relationship. may be

이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 실시예에 따른 유기발광 표시장치를 보여준다. 도 2 및 도 3은 본 발명의 픽셀 어레이와, 센싱부를 포함한 데이터 드라이버 IC의 구성을 보여준다. 그리고, 도 4 및 도 5는 본 발명의 서브 픽셀들에 연결되는 센싱부의 일 예들을 보여준다.1 shows an organic light emitting display device according to an exemplary embodiment of the present invention. 2 and 3 show a configuration of a data driver IC including a pixel array and a sensing unit according to the present invention. 4 and 5 show examples of sensing units connected to the sub-pixels of the present invention.

도 1 내지 도 5를 참조하면, 본 발명의 실시예에 따른 유기발광 표시장치는 표시패널(10), 타이밍 콘트롤러(11), 데이터 구동회로(12), 게이트 구동회로(13), 메모리(16), 암점 보상회로(20)를 구비한다. 암점 보상회로(20)는 타이밍 콘트롤러(11)에 내장될 수 있으나, 그에 한정되지 않는다.1 to 5 , an organic light emitting display device according to an exemplary embodiment of the present invention includes a display panel 10, a timing controller 11, a data driving circuit 12, a gate driving circuit 13, and a memory 16. ), and a dark spot compensation circuit 20. The dark spot compensation circuit 20 may be built into the timing controller 11, but is not limited thereto.

표시패널(10)에는 다수의 데이터라인 및 센싱라인들(14A,14B)과, 다수의 게이트라인들(15)이 교차되고, 이 교차영역마다 서브 픽셀들(P)이 매트릭스 형태로 배치되어 픽셀 어레이를 구성한다.A plurality of data lines and sensing lines 14A and 14B and a plurality of gate lines 15 intersect in the display panel 10, and subpixels P are arranged in a matrix form at each crossing area to form a pixel. construct an array

각 서브 픽셀(P)은 데이터라인들(14A) 중 어느 하나에, 센싱라인들(14B) 중 어느 하나에, 그리고 게이트라인들(15) 중 어느 하나에 접속된다. 픽셀 어레이를 구성하는 서브 픽셀들(P)은 적색을 표시하기 위한 R 서브 픽셀, 녹색을 표시하기 위한 G 서브 픽셀, 청색을 표시하기 위한 B 서브 픽셀, 및 백색을 표시하기 위한 W 서브 픽셀을 포함한다. R,G,B,W 서브 픽셀은 하나의 픽셀(UPXL)을 구성할 수 있다. 다만 픽셀(UPXL)의 구성은 이에 한정되지 않는다. 1 픽셀(UPXL)을 구성하는 서브 픽셀들(P)은 적어도 2개 이상씩 하나의 센싱라인(14B)을 공유할 수 있다. 이하의 본 발명의 실시예에서는 동일 픽셀(UPXL) 내의 모든 서브 픽셀들(P)이 하나의 센싱라인(14B)을 공유하는 것을 중심으로 설명하지만, 본 발명의 기술적 사상은 이에 한정되지 않는다. 본 발명의 기술적 사상은 동일 픽셀(UPXL) 내에서 일부 서브 픽셀들 단위로 센싱라인(14B)을 공유하는 경우에도 적용될 수 있다. 서브 픽셀(P) 각각은 도시하지 않은 전원생성부로부터 고전위 구동전압(EVDD)과 저전위 구동전압(EVSS)을 공급받아 구동될 수 있다.Each subpixel P is connected to one of the data lines 14A, one of the sensing lines 14B, and one of the gate lines 15. The sub-pixels P constituting the pixel array include an R sub-pixel for displaying red, a G sub-pixel for displaying green, a B sub-pixel for displaying blue, and a W sub-pixel for displaying white. do. The R, G, B, and W sub-pixels may constitute one pixel UPXL. However, the configuration of the pixel UPXL is not limited thereto. At least two sub-pixels P constituting one pixel UPXL may share one sensing line 14B. In the following embodiments of the present invention, all sub-pixels P in the same pixel UPXL share one sensing line 14B, but the technical idea of the present invention is not limited thereto. The technical concept of the present invention may be applied even when the sensing line 14B is shared in units of some sub-pixels within the same pixel UPXL. Each of the subpixels P may be driven by receiving a high potential driving voltage EVDD and a low potential driving voltage EVSS from a power generator (not shown).

본 발명의 픽셀(P)은 OLED, 구동 TFT(DT), 스토리지 커패시터(Cst), 제1 스위치 TFT(ST1), 및 제2 스위치 TFT(ST2)를 구비할 수 있다. TFT들은 P 타입으로 구현되거나 또는, N 타입으로 구현되거나 또는, P 타입과 N 타입이 혼용된 하이브리드 타입으로 구현될 수 있다. 또한, TFT의 반도체층은, 아몰포스 실리콘 또는, 폴리 실리콘 또는, 산화물을 포함하거나, 이들의 조합으로 구성될 수 있다.The pixel P of the present invention may include an OLED, a driving TFT (DT), a storage capacitor (Cst), a first switch TFT (ST1), and a second switch TFT (ST2). The TFTs may be implemented as P-type, N-type, or hybrid types in which P-type and N-type are mixed. In addition, the semiconductor layer of the TFT may include amorphous silicon, polysilicon, oxide, or a combination thereof.

OLED는 소스노드(Ns)에 접속된 애노드전극과, 저전위 구동전압(EVSS)의 입력단에 접속된 캐소드전극과, 애노드전극과 캐소드전극 사이에 위치하는 유기화합물층을 포함한다. 유기 화합물층은 정공주입층(Hole Injection layer, HIL), 정공수송층(Hole transport layer, HTL), 발광층(Emission layer, EML), 전자수송층(Electron transport layer, ETL) 및 전자주입층(Electron Injection layer, EIL)을 포함할 수 있다. The OLED includes an anode electrode connected to the source node Ns, a cathode electrode connected to an input terminal of the low potential driving voltage EVSS, and an organic compound layer positioned between the anode electrode and the cathode electrode. The organic compound layer includes a hole injection layer (HIL), a hole transport layer (HTL), an emission layer (EML), an electron transport layer (ETL), and an electron injection layer, EIL) may be included.

구동 TFT(DT)는 게이트-소스 간 전압(이하, Vgs라 함)에 따라 OLED에 입력되는 구동 TFT(DT)의 소스-드레인 간 전류(Ids), 즉 픽셀 전류(Ids)의 크기를 제어한다. 구동 TFT(DT)는 게이트노드(Ng)에 접속된 게이트전극, 고전위 구동전압(EVDD)의 입력단에 접속된 드레인전극, 및 소스노드(Ns)에 접속된 소스전극을 구비한다. 스토리지 커패시터(Cst)는 게이트노드(Ng)와 소스노드(Ns) 사이에 접속되어 구동 TFT(DT)의 Vgs를 일정 기간 동안 유지시킨다. The driving TFT (DT) controls the size of the source-drain current (Ids) of the driving TFT (DT) input to the OLED, that is, the pixel current (Ids), according to the gate-source voltage (hereinafter referred to as Vgs). . The driving TFT (DT) has a gate electrode connected to the gate node Ng, a drain electrode connected to the input terminal of the high potential driving voltage EVDD, and a source electrode connected to the source node Ns. The storage capacitor Cst is connected between the gate node Ng and the source node Ns to maintain Vgs of the driving TFT DT for a certain period of time.

제1 스위치 TFT(ST1)는 게이트 펄스(SCAN)에 따라 데이터라인(14A)과 게이트노드(Ng) 간의 전기적 접속을 스위칭한다. 제1 스위치 TFT(ST1)는 게이트라인(15)에 접속된 게이트전극, 데이터라인(14A)에 접속된 드레인전극, 및 게이트노드(Ng)에 접속된 소스전극을 구비한다. 제2 스위치 TFT(ST2)는 게이트 펄스(SCAN)에 따라 소스노드(Ns)와 센싱 라인(14B) 간의 전기적 접속을 스위칭한다. 제2 스위치 TFT(ST2)는 게이트라인(15)에 접속된 게이트전극, 센싱 라인(14B)에 접속된 드레인전극, 및 소스노드(Ns)에 접속된 소스전극을 구비한다. The first switch TFT ST1 switches the electrical connection between the data line 14A and the gate node Ng according to the gate pulse SCAN. The first switch TFT (ST1) has a gate electrode connected to the gate line 15, a drain electrode connected to the data line 14A, and a source electrode connected to the gate node Ng. The second switch TFT ST2 switches an electrical connection between the source node Ns and the sensing line 14B according to the gate pulse SCAN. The second switch TFT (ST2) has a gate electrode connected to the gate line 15, a drain electrode connected to the sensing line 14B, and a source electrode connected to the source node Ns.

한편, 제1 스위치 TFT(ST1)와 제2 스위치 TFT(ST2)는 도 5에서와 같이 서로 다른 게이트라인들(15A,15B)에 각각 접속될 수도 있다. 이 경우, 제1 스위치 TFT(ST1)의 게이트전극은 제1 게이트라인(15A)에 접속되고, 제1 게이트라인(15A)으로부터의 게이트 펄스(SCAN)에 따라 데이터라인(14A)과 게이트노드(Ng) 간의 전기적 접속을 스위칭할 수 있다. 그리고, 제2 스위치 TFT(ST2)의 게이트전극은 제2 게이트라인(15B)에 접속되고, 제2 게이트라인(15B)으로부터의 게이트 펄스(SEN)에 따라 소스노드(Ns)와 센싱 라인(14B) 간의 전기적 접속을 스위칭할 수 있다.Meanwhile, the first switch TFT ( ST1 ) and the second switch TFT ( ST2 ) may be connected to different gate lines 15A and 15B, respectively, as shown in FIG. 5 . In this case, the gate electrode of the first switch TFT (ST1) is connected to the first gate line 15A, and the data line 14A and the gate node ( Ng) can switch the electrical connection between them. Also, the gate electrode of the second switch TFT (ST2) is connected to the second gate line 15B, and the source node Ns and the sensing line 14B are connected according to the gate pulse SEN from the second gate line 15B. ) can switch the electrical connection between them.

이러한 픽셀 어레이를 갖는 본 발명의 유기발광 표시장치는 외부 보상 기술을 채용하여 구동 TFT(DT)의 전기적 특성을 센싱하고 그 센싱값에 따라 입력 영상 데이터(DATA)를 보정할 수 있다. 구동 TFT의 전기적 특성은 구동 TFT의 문턱전압과 구동 TFT의 전자 이동도를 포함한다. The organic light emitting display device of the present invention having such a pixel array employs an external compensation technique to sense the electrical characteristics of the driving TFT (DT) and correct the input image data (DATA) according to the sensed value. Electrical characteristics of the driving TFT include the threshold voltage of the driving TFT and electron mobility of the driving TFT.

타이밍 콘트롤러(11)는 수직 동기신호(Vsync), 수평 동기신호(Hsync), 도트클럭신호(DCLK) 및 데이터 인에이블신호(DE) 등의 타이밍 신호들에 기초하여 데이터 구동회로(12)의 동작 타이밍을 제어하기 위한 데이터 제어신호(DDC)와, 게이트 구동회로(13)의 동작 타이밍을 제어하기 위한 게이트 제어신호(GDC)를 생성한다. The timing controller 11 operates the data driving circuit 12 based on timing signals such as a vertical synchronization signal Vsync, a horizontal synchronization signal Hsync, a dot clock signal DCLK, and a data enable signal DE. A data control signal DDC for controlling the timing and a gate control signal GDC for controlling the operation timing of the gate driving circuit 13 are generated.

게이트 제어신호(GDC)는 게이트 스타트 펄스(Gate Start Pulse, GSP), 게이트 쉬프트 클럭(Gate Shift Clock, GSC), 게이트 출력 인에이블신호(Gate Output Enable, GOE) 등을 포함한다. 게이트 스타트 펄스(GSP)는 첫 번째 스캔 신호를 발생하는 게이트 스테이지에 인가되어 첫 번째 스캔 신호가 발생되도록 그 게이트 스테이지를 제어한다. 게이트 쉬프트 클럭(GSC)은 게이트 스테이지들에 공통으로 입력되는 클럭신호로써 게이트 스타트 펄스(GSP)를 쉬프트시키기 위한 클럭신호이다. 게이트 출력 인에이블신호(GOE)는 게이트 스테이지들의 출력을 제어하는 마스킹 신호이다. The gate control signal GDC includes a gate start pulse (GSP), a gate shift clock (GSC), a gate output enable signal (Gate Output Enable (GOE)), and the like. The gate start pulse GSP is applied to the gate stage generating the first scan signal and controls the gate stage to generate the first scan signal. The gate shift clock GSC is a clock signal commonly input to the gate stages and is a clock signal for shifting the gate start pulse GSP. The gate output enable signal GOE is a masking signal that controls outputs of the gate stages.

데이터 제어신호(DDC)는 소스 스타트 펄스(Source Start Pulse, SSP), 소스 샘플링 클럭(Source Sampling Clock, SSC), 및 소스 출력 인에이블신호(Source Output Enable, SOE) 등을 포함한다. 소스 스타트 펄스(SSP)는 데이터 구동회로(12)의 데이터 샘플링 시작 타이밍을 제어한다. 소스 샘플링 클럭(SSC)은 라이징 또는 폴링 에지에 기준하여 소스 드라이브 IC들 각각에서 데이터의 샘플링 타이밍을 제어하는 클럭신호이다. 소스 출력 인에이블신호(SOE)는 데이터 구동회로(12)의 출력 타이밍을 제어한다. The data control signal DDC includes a source start pulse (SSP), a source sampling clock (SSC), and a source output enable signal (SOE). The source start pulse SSP controls data sampling start timing of the data driving circuit 12 . The source sampling clock SSC is a clock signal that controls data sampling timing in each of the source drive ICs based on a rising or falling edge. The source output enable signal SOE controls output timing of the data driving circuit 12 .

타이밍 콘트롤러(11)는 영상 데이터(DATA_V')의 기입을 위한 기본 구동과 센싱값을 획득하기 위한 센싱 구동을 구분하고, 기본 구동과 센싱 구동에서 제어신호들(DDC,GDC)을 다르게 생성할 수 있다. 타이밍 콘트롤러(11)는 센싱 구동에서 센싱부(SU) 내의 스위치들(도 4의 SW1,SW2,SW3 또는, 도 5의 SWa,SWb)을 동작시키기 위한 스위치 제어신호를 더 생성할 수 있다. The timing controller 11 may distinguish between basic driving for writing image data DATA_V′ and sensing driving for acquiring sensing values, and may generate different control signals DDC and GDC in basic driving and sensing driving. there is. The timing controller 11 may further generate switch control signals for operating the switches (SW1 , SW2 , and SW3 of FIG. 4 or SWa and SWb of FIG. 5 ) in the sensing unit SU in the sensing drive.

타이밍 콘트롤러(11)는 센싱 구동에 따라 획득된 디지털 센싱값(SD)을 기반으로 서브 픽셀들 간 구동 TFT(DT)의 특성 편차를 도출하고, 이 구동 TFT(DT)의 특성 편차를 줄일 수 문턱전압 보상값과 이동도 보상값을 계산하여 입력 영상 데이터(DATA)에 반영할 수 있다. 타이밍 콘트롤러(11)는 계산된 문턱전압 보상값과 이동도 보상값을 메모리(16)에 업데이트 저장할 수 있다.The timing controller 11 derives a characteristic deviation of the driving TFT (DT) between sub-pixels based on the digital sensing value (SD) obtained according to the sensing drive, and a threshold capable of reducing the characteristic deviation of the driving TFT (DT). A voltage compensation value and a mobility compensation value may be calculated and reflected in the input image data DATA. The timing controller 11 may update and store the calculated threshold voltage compensation value and mobility compensation value in the memory 16 .

타이밍 콘트롤러(11)는 내장된 암점 보상회로(20)를 통해 상기 센싱값(SD)을 분석하여 암점이 되는 불량 서브 픽셀을 찾고, 상기 불량 서브 픽셀에 해당되는 에러 좌표를 도출한다. 암점이 되는 불량 서브 픽셀이 생기는 이유는 도 18 내지 도 22에 예시된 바와 같은 OLED 쇼트 불량, 구동 TFT(DT)의 진행성 열화에 따른 불량 등을 포함할 수 있다. OLED 쇼트 불량은 수평으로 이웃한 2 이상의 서브 픽셀들이 하나의 센싱 라인을 공유하는 센싱 라인 공유 구조에서 특히 문제될 수 있다. 반면에, 구동 TFT(DT)의 진행성 열화에 따른 불량은 수평으로 이웃한 서브 픽셀들이 개별적으로 센싱 라인에 접속되는 센싱 라인 독립 구조에서도 문제될 수 있다. 이하에서 설명할 본 발명의 기술적 사상은 불량이 생기는 원인, 및 센싱 라인 공유/독립 구조 등에 한정되지 않는다. The timing controller 11 analyzes the sensed value SD through the built-in dark spot compensating circuit 20 to find a defective sub-pixel that becomes a dark spot, and derives error coordinates corresponding to the defective sub-pixel. Reasons for occurrence of defective sub-pixels that become dark spots may include OLED short-circuit defects as illustrated in FIGS. 18 to 22 and defects due to progressive deterioration of the driving TFT (DT). The OLED short-circuit defect may be particularly problematic in a sensing line sharing structure in which two or more horizontally adjacent subpixels share one sensing line. On the other hand, defects due to progressive deterioration of the driving TFT (DT) may also be a problem in a sensing line independent structure in which horizontally adjacent subpixels are individually connected to sensing lines. The technical idea of the present invention, which will be described below, is not limited to a cause of defects and a sensing line shared/independent structure.

암점 보상회로(20)는 상기 암점으로 인한 휘도 손실분을 보상하기 위한 보상 좌표들을 상기 에러 좌표를 기준으로 하여 결정하고, 상기 보상 좌표들 각각에서 보상되는 휘도 분담분을 계산한 후, 상기 휘도 분담분만큼 상기 보상 좌표들에 기입되는 입력 영상 데이터(DATA)를 상향 변조할 수 있다.The dark spot compensation circuit 20 determines compensation coordinates for compensating for the luminance loss due to the dark spots based on the error coordinates, calculates the luminance portion to be compensated for at each of the compensation coordinates, and then calculates the luminance portion The input image data DATA written in the compensation coordinates may be up-modulated by as much as

타이밍 콘트롤러(11)는 구동 TFT의 전기적 특성 편차 및 암점으로 인한 휘도 손실분이 보상되도록 변조된 영상 데이터(DATA_V')를 기본 구동시에 데이터 구동회로(12)에 전송할 수 있다. The timing controller 11 may transmit the modulated image data DATA_V' to the data driving circuit 12 during basic driving to compensate for the luminance loss due to the electrical characteristic deviation of the driving TFT and the dark spot.

데이터 구동회로(12)는 적어도 하나 이상의 소스 드라이버 IC(Intergrated Circuit)(SDIC)를 포함한다. 이 소스 드라이버 IC(SDIC)는 래치 어레이(미도시)와, 각 데이터라인(14A)에 연결된 다수의 디지털-아날로그 컨버터들(121) (이하, DAC)과, 센싱 라인들(14B)을 통해 픽셀 어레이에 연결되는 센싱회로(122)를 구비한다.The data driving circuit 12 includes at least one source driver Integrated Circuit (IC) (SDIC). This source driver IC (SDIC) is a pixel through a latch array (not shown), a plurality of digital-to-analog converters 121 (hereinafter referred to as DACs) connected to each data line 14A, and sensing lines 14B. and a sensing circuit 122 coupled to the array.

래치 어레이는 데이터 제어신호(DDC)를 기반으로 타이밍 콘트롤러(11)로부터 입력되는 변조 영상 데이터(DATA_V') 래치하여 DAC에 공급한다. DAC는 기본 구동시 타이밍 콘트롤러(11)로부터 입력되는 변조 영상 데이터(DATA_V')를 화상 표시용 데이터전압으로 변환하여 데이터라인들(14A)에 공급할 수 있다. DAC는 센싱 구동시, 온 레벨의 센싱용 데이터전압(도 18의 VON)으로 생성하여 데이터라인들(14A)에 공급하고, 오프 레벨의 센싱용 데이터전압(도 18의 VOFF)으로 생성하여 데이터라인들(14A)에 공급할 수 있다. 온 레벨의 센싱용 데이터전압은 구동 TFT(DT)에 픽셀 전류가(Ids)가 흐르게 할 수 있는 전압이고, 오프 레벨의 센싱용 데이터전압은 구동 TFT(DT)에 픽셀 전류가(Ids)가 흐르지 못하게 하는 전압이다.The latch array latches the modulated image data DATA_V′ input from the timing controller 11 based on the data control signal DDC and supplies the latches to the DAC. During basic driving, the DAC may convert modulated image data DATA_V′ input from the timing controller 11 into data voltages for image display and supply the converted data voltages to the data lines 14A. When driving, the DAC generates an on-level sensing data voltage (VON in FIG. 18) and supplies it to the data lines 14A, and generates an off-level sensing data voltage (VOFF in FIG. 18) to the data lines. fields 14A. The on-level sensing data voltage is a voltage that allows the pixel current (Ids) to flow through the driving TFT (DT), and the off-level sensing data voltage does not allow the pixel current (Ids) to flow through the driving TFT (DT). It is the voltage that prevents

센싱회로(122)는 다수의 센싱부들(SU)을 포함한다. 센싱부들(SU)은 도 4와 같은 전류 센싱형, 또는 도 5와 같은 전압 센싱형으로 구현될 수 있다.The sensing circuit 122 includes a plurality of sensing units SU. The sensing units SU may be implemented as a current sensing type as shown in FIG. 4 or as a voltage sensing type as shown in FIG. 5 .

센싱부(SU)를 통한 센싱 동작은 표시패널(10)에 입력 영상 데이터(DATA)가 기입되기 전의 파워 온 시퀀스 기간에서 수행될 수 있다. 파워 온 시퀀스 기간은 구동 전원이 온 된 후부터 입력 영상 데이터(DATA)가 기입될 때까지의 기간을 의미한다.A sensing operation through the sensing unit SU may be performed during a power-on sequence period before the input image data DATA is written in the display panel 10 . The power-on sequence period refers to a period from when the driving power is turned on until the input image data DATA is written.

도 4의 전류 센싱형 센싱부(SU)는 센싱 라인(14B)을 통해 전달되는 구동 TFT의 Ids를 직접 센싱하는 것으로, 전류 적분기(CI)와 샘플&홀드부(SH)를 포함할 수 있다. 전류 센싱형 센싱부(SU)는 데이터 제어신호(DDC)를 기반으로 센싱 라인(14B)에 초기화전압(Vpre)을 공급하고, 센싱 라인(14B)을 통해 입력되는 아날로그 센싱값을 샘플링하여 아날로그-디지털 컨버터(이하, ADC라 함)에 공급할 수 있다. 전류 적분기(CI)는 센싱라인(14B)을 통해 입력되는 구동 TFT의 픽셀 전류(Ids)를 적분하고, 샘플링 & 홀딩부(SH)는 전류 적분기(CI)의 출력 전압(Vout)을 샘플링 및 홀딩하여 아날로그 센싱값을 생성한다. ADC는 샘플링 & 홀딩부(SH)들의 출력을 순차적으로 디지털 처리하여 디지털 센싱값(SD)을 타이밍 콘트롤러(11)에 전송한다. The current sensing type sensing unit SU of FIG. 4 directly senses the Ids of the driving TFT transmitted through the sensing line 14B, and may include a current integrator CI and a sample & hold unit SH. The current sensing type sensing unit (SU) supplies the initialization voltage (Vpre) to the sensing line (14B) based on the data control signal (DDC), samples the analog sensing value input through the sensing line (14B), and It can be supplied to a digital converter (hereinafter referred to as an ADC). The current integrator (CI) integrates the pixel current (Ids) of the driving TFT input through the sensing line (14B), and the sampling & holding unit (SH) samples and holds the output voltage (Vout) of the current integrator (CI). to generate an analog sensing value. The ADC sequentially digitally processes the outputs of the sampling & holding units (SH) and transmits the digital sensed value (SD) to the timing controller 11 .

구체적으로, 전류 적분기(CI)는 센싱 라인(14B)에 연결되어 센싱 라인(14B)으로부터 구동 TFT(DT)의 픽셀 전류(Ids)를 입력받는 반전 입력단자(-), 초기화전압(Vpre)을 입력받는 비 반전 입력단자(+), 센싱 기간 동안 픽셀 전류(Ids)의 누적에 따른 전압(Vout) 출력하는 출력 단자를 포함한 앰프(AMP)와, 앰프(AMP)의 반전 입력단자(-)와 출력 단자 사이에 접속된 피드백 커패시터(Cfb)와, 피드백 커패시터(Cfb)의 양단에 접속되어 리셋 제어신호(RST)에 따라 온/오프 되는 제1 스위치(SW1)를 포함한다. 제1 스위치(SW1)가 온 되면 전류 적분기(CI)의 입력 단자들(+,-)과 출력 단자는 모두 초기화 전압(Vpre)으로 리셋된다. 전류 적분기(CI)에서 수행되는 전류 적분 동작은 제1 스위치(SW1)가 오프 될 때 이루어진다.Specifically, the current integrator (CI) is connected to the sensing line 14B and receives the pixel current (Ids) of the driving TFT (DT) from the sensing line 14B through an inverting input terminal (-) and an initialization voltage (Vpre). An amplifier (AMP) including a non-inverting input terminal (+) that receives input, an output terminal that outputs a voltage (Vout) according to the accumulation of pixel current (Ids) during the sensing period, and an inverting input terminal (-) of the amplifier (AMP) It includes a feedback capacitor (Cfb) connected between output terminals, and a first switch (SW1) connected to both ends of the feedback capacitor (Cfb) and turned on/off according to the reset control signal (RST). When the first switch SW1 is turned on, the input terminals (+, -) and the output terminal of the current integrator CI are all reset to the initialization voltage Vpre. The current integration operation performed by the current integrator CI is performed when the first switch SW1 is turned off.

샘플링 & 홀딩부(SH)는 샘플링 제어신호(SAM)에 따라 온 되어 전류 적분기(CI)의 출력 단자를 홀딩 커패시터(Ch)에 연결하는 제2 스위치(SW2), 홀딩 제어신호(HOLD)에 따라 온 되어 홀딩 커패시터(Ch)를 ADC의 입력단에 연결하는 제3 스위치(SW3), 및 제2 스위치(SW2)와 제3 스위치(SW3) 사이에 일단이 접속되고 기저전압원(GND)에 타단이 접속되어 전류 적분기(CI)에서 출력되는 전압(Vout)을 저장하는 홀딩 커패시터(Ch)를 포함한다. The sampling & holding unit (SH) is turned on according to the sampling control signal (SAM) and the second switch (SW2) connecting the output terminal of the current integrator (CI) to the holding capacitor (Ch), according to the holding control signal (HOLD) The third switch (SW3), which is turned on and connects the holding capacitor (Ch) to the input terminal of the ADC, and one end is connected between the second switch (SW2) and the third switch (SW3) and the other end is connected to the base voltage source (GND) and a holding capacitor (Ch) for storing the voltage (Vout) output from the current integrator (CI).

이러한 전류 센싱형 센싱부(SU)는 저전류 및 고속 센싱이 가능하여 상대적으로 센싱 시간을 줄이는 데 유리하다.This current sensing type sensing unit (SU) is advantageous in reducing the sensing time relatively because it is capable of low-current and high-speed sensing.

한편, 도 5의 전압 센싱형 센싱부(SU)는 구동 TFT(DT)의 Ids에 대응하여 센싱 라인(14B)의 라인 커패시터(LCa)에 저장된 전압을 센싱하는 것으로, 초기화 스위치(SW1), 샘플링 스위치(SW2), 및 샘플 앤 홀드부(S/H)를 구비할 수 있다. 초기화 스위치(SW1)는 초기화 제어신호(PRE)에 따라 기준전압(Vref)의 입력단과 센싱 라인(14B) 간의 전기적 접속을 스위칭한다. 샘플링 스위치(SW2)는 샘플링 제어신호(SAM)에 따라 센싱 라인(14B)과 샘플 앤 홀드부(S/H) 간의 전기적 접속을 스위칭한다. 구동 TFT(DT)의 Ids에 따라 구동 TFT의 소스 노드 전압이 변할 때, 샘플 앤 홀드부(S/H)는 샘플링 스위치(SW2)가 턴 온 되는 특정 시점에서 센싱 라인(14B)의 라인 커패시터(LCa)에 저장된 구동 TFT(DT)의 소스 노드 전압을 아날로그 센싱값으로서 샘플링 및 홀딩한 후 ADC에 전달한다. ADC는 샘플 앤 홀드부(S/H) 들의 출력을 순차적으로 디지털 처리하여 디지털 센싱값(SD)을 타이밍 콘트롤러(11)에 전송한다.Meanwhile, the voltage sensing type sensing unit SU of FIG. 5 senses the voltage stored in the line capacitor LCa of the sensing line 14B in response to the Ids of the driving TFT DT, and the initialization switch SW1 and sampling A switch (SW2) and a sample and hold unit (S/H) may be provided. The initialization switch SW1 switches an electrical connection between the input terminal of the reference voltage Vref and the sensing line 14B according to the initialization control signal PRE. The sampling switch SW2 switches an electrical connection between the sensing line 14B and the sample and hold unit S/H according to the sampling control signal SAM. When the source node voltage of the driving TFT (DT) changes according to the Ids of the driving TFT (DT), the sample and hold unit (S/H) is connected to the line capacitor ( The source node voltage of the driving TFT (DT) stored in LCa) is sampled and held as an analog sensing value, and then transmitted to the ADC. The ADC sequentially digitally processes the outputs of the sample and hold units (S/H) and transmits digital sensing values (SD) to the timing controller 11.

게이트 구동회로(13)는 기본 구동시 게이트 제어신호(GDC)를 기반으로 화상 표시용 게이트펄스를 생성한 후, 행 순차 방식으로 게이트라인들(15)에 순차 공급할 수 있다. 게이트 구동회로(13)는 센싱 구동시 게이트 제어신호(GDC)를 기반으로 센싱용 게이트펄스를 생성한 후, 행 순차 방식 또는 램덤 방식으로 게이트라인들(15)에 공급할 수 있다. 센싱용 게이트펄스는 화상 표시용 게이트펄스에 비해 온 펄스 구간이 넓을 수 있다. 각 서브 픽셀에 인가되는 화상 표시용 게이트펄스와 센싱용 게이트펄스 각각은 단수 개일 수도 있고, 복수 개일 수도 있다.The gate driving circuit 13 may generate gate pulses for image display based on the gate control signal GDC during basic driving and then sequentially supply them to the gate lines 15 in a row-sequential manner. The gate driving circuit 13 may generate gate pulses for sensing based on the gate control signal GDC during sensing driving and then supply the gate pulses to the gate lines 15 in a row sequential method or a random method. The gate pulse for sensing may have a wider on-pulse interval than the gate pulse for image display. Each of the gate pulses for image display and sensing applied to each sub-pixel may be singular or plural.

도 6은 본 발명의 암점 보상을 위한 제반 장치들을 보여준다. 그리고, 도 7 및 도 8은 본 발명의 암점 보상 수순을 개략적으로 보여준다.6 shows various apparatuses for scotoma compensation according to the present invention. 7 and 8 schematically show the scotoma compensation procedure of the present invention.

도 6을 참조하면, 본 발명의 암점 보상회로(20)는 그레이-휘도 변환부(111), 휘도 연산부(112), 에러 검출부(113), 휘도-전압 변환부(114), 및 전압 연산부(115)를 포함할 수 있다.Referring to FIG. 6 , the dark spot compensation circuit 20 of the present invention includes a gray-luminance conversion unit 111, a luminance calculation unit 112, an error detection unit 113, a luminance-voltage conversion unit 114, and a voltage calculation unit ( 115) may be included.

그레이-휘도 변환부(111)는 미리 설정된 그레이(계조)-휘도 간 변환용 제1 룩업 테이블을 이용하여 입력 영상 데이터(DATA)를 계조 도메인에서 휘도 도메인으로 변환한다.The gray-luminance conversion unit 111 converts the input image data DATA from a grayscale domain to a luminance domain using a first lookup table for conversion between gray (grayscale) and luminance.

에러 검출부(113)는 도 7에서와 같이, 데이터 구동회로(12)의 센싱부들(SU)로부터 입력되는 센싱값(SD)을 1라인씩 분석하여 암점이 되는 불량 서브 픽셀을 찾고, 상기 불량 서브 픽셀에 해당되는 에러 좌표를 획득한다(S11~S13). 에러 검출부(113)는 획득된 에러 좌표를 휘도 연산부(112)에 전달한다(S14). 에러 검출부(113)는 이러한 일련의 에러 좌표 도출 동작을 라인 순차 방식에 따라 마지막 수평 픽셀 라인까지 수행할 수 있다(S15). As shown in FIG. 7 , the error detection unit 113 analyzes the sensed values SD inputted from the sensing units SU of the data driving circuit 12 line by line to find a defective sub-pixel that is a dark spot, and finds the defective sub-pixel. Error coordinates corresponding to pixels are obtained (S11 to S13). The error detector 113 transfers the obtained error coordinates to the luminance calculator 112 (S14). The error detection unit 113 may perform such a series of error coordinate deriving operations up to the last horizontal pixel line according to a line sequential method (S15).

한편, 센싱부들(SU)은 에러 검출부(113)에서의 에러 좌표 도출이 용이하게 되도록, 제1 센싱 조건에 따라 모든 픽셀들을 1차 센싱하여 그에 대응되는 센싱값을 출력하고, 상기 제1 센싱 조건과 다른 제2 센싱 조건에 따라 일부 픽셀들을 2차 센싱하여 그에 대응되는 센싱값을 출력할 수 있다. 여기서, 일부 픽셀들은 상기 불량 서브 픽셀이 포함된 수평 픽셀 라인에 배치된 픽셀들일 수 있다. 이러한 센싱부들(SU)의 동작에 대해서는 도 18 내지 도 24를 통해 후술하기로 한다.Meanwhile, the sensing units SU firstly sense all pixels according to a first sensing condition and output a sensing value corresponding to the first sensing condition so that the error detection unit 113 can easily derive the error coordinates. Some pixels may be secondarily sensed according to a second sensing condition different from , and a sensing value corresponding thereto may be output. Here, some pixels may be pixels disposed on a horizontal pixel line including the defective sub-pixel. Operations of these sensing units SU will be described later with reference to FIGS. 18 to 24 .

휘도 연산부(112)는 그레이-휘도 변환부(111)에서 입력되는 영상 데이터(DATA_L)를 변조하여 휘도 도메인의 변조 데이터(DATA_L')를 출력한다. 이를 위해, 휘도 연산부(112)는 도 8과 같이 암점으로 인한 휘도 손실분을 보상하기 위한 보상 좌표들을 에러 좌표를 기준으로 하여 결정한다(S21). 휘도 연산부(112)는 위치 가중치와 휘도 마진에 기초하여 보상 좌표들 각각에서 보상되는 휘도 분담분을 계산하기 위한 보상 가중치를 휘도 도메인 내에서 결정한다(S22). 휘도 연산부(112)는 휘도 분담분만큼 보상 좌표들에 기입되는 입력 영상 데이터를 휘도 도메인 내에서 상향 변조하여 에러 좌표로 인한 휘도 손실을 보상할 수 있다(S23,S24). The luminance calculator 112 modulates the image data DATA_L input from the gray-luminance converter 111 to output modulated data DATA_L' in the luminance domain. To this end, the luminance calculator 112 determines compensation coordinates for compensating for luminance loss due to dark spots based on the error coordinates, as shown in FIG. 8 ( S21 ). The luminance calculator 112 determines compensation weights within the luminance domain for calculating luminance shares compensated for at each of the compensation coordinates based on the position weight and the luminance margin (S22). The luminance calculator 112 may compensate for luminance loss due to error coordinates by up-modulating the input image data written in the compensation coordinates in the luminance domain by an amount corresponding to the luminance share (S23 and S24).

휘도 연산부(112)에서 보상 좌표들을 결정하는 방법에는 2가지가 있을 수 있다. 먼저, 불량 서브 픽셀이 R,W,G,B 서브픽셀 중 적어도 어느 하나일 경우, 휘도 연산부(112)는 불량 서브 픽셀에 이웃한 인접 픽셀들에서, 불량 서브 픽셀과 동일 컬러를 구현하는 서브픽셀들의 위치를 보상 좌표들로 결정할 수 있다(도 11a 내지 도 14 참조). There may be two methods for determining compensation coordinates in the luminance calculator 112 . First, when the defective sub-pixel is at least one of the R, W, G, and B sub-pixels, the luminance calculator 112 selects a sub-pixel that implements the same color as the defective sub-pixel in adjacent pixels adjacent to the defective sub-pixel. Positions of s can be determined as compensation coordinates (see FIGS. 11A to 14).

다음으로, 불량 서브 픽셀이 W 서브픽셀일 경우, 휘도 연산부(112)는 불량 서브 픽셀이 포함된 픽셀에서, 상기 불량 서브 픽셀을 제외한 나머지 서브 픽셀들의 위치를 보상 좌표들로 결정할 수 있다(도 15a 및 도 15b 참조). Next, when the defective subpixel is a W subpixel, the luminance calculator 112 may determine positions of subpixels other than the defective subpixel in the pixel including the defective subpixel as compensation coordinates (FIG. 15A). and FIG. 15B).

휘도-전압 변환부(114)는 미리 설정된 휘도-전압 간 변환용 제2 룩업 테이블을 이용하여 휘도 연산부(112)로부터 입력되는 휘도 도메인의 변조 데이터(DATA_L')를 전압 도메인으로 변환한다. 또한, 휘도-전압 변환부(114)는 전압 연산부(115)로부터 입력되는 문턱전압 마진(도 16의 Vth 마진) 이외에 전압 도메인의 데이터 마진(도 16의 DATA_V 마진)을 더 고려하여 휘도 마진을 확보한 후에 휘도 연산부(112)에 공급한다. The luminance-voltage conversion unit 114 converts the modulation data DATA_L' of the luminance domain input from the luminance calculation unit 112 into voltage domain data using a preset second lookup table for conversion between luminance and voltage. In addition, the luminance-voltage converter 114 secures the luminance margin by further considering the data margin of the voltage domain (DATA_V margin in FIG. 16) in addition to the threshold voltage margin (Vth margin in FIG. 16) input from the voltage calculator 115. After that, it is supplied to the luminance calculation unit 112.

전압 연산부(115)는 메모리(16)에 저장된 문턱전압 보상값과 이동도 보상값을 기초로 문턱전압 마진(도 16의 Vth 마진)을 계산하여 휘도-전압 변환부(114)에 공급할 수 있다. 전압 연산부(115)는 휘도-전압 변환부(114)로부터 입력되는 전압 도메인의 변조 데이터(DATA_V)에 문턱전압 보상값과 이동도 보상값을 적용하여 전압 도메인의 최종 변조 데이터(DATA_V')를 출력한다. 최종 변조 데이터(DATA_V')는 데이트 구동회로(12)에 공급된다.The voltage calculator 115 may calculate a threshold voltage margin (Vth margin in FIG. 16 ) based on the threshold voltage compensation value and the mobility compensation value stored in the memory 16 and supply the calculated threshold voltage margin to the luminance-voltage converter 114 . The voltage calculator 115 applies the threshold voltage compensation value and the mobility compensation value to the voltage domain modulated data DATA_V input from the luminance-voltage converter 114 and outputs the final modulated data DATA_V′ of the voltage domain. do. The final modulated data DATA_V' is supplied to the data driving circuit 12.

도 9는 도 6의 휘도 연산부의 구성을 보여준다. 도 10은 도 9의 보상 가중치 연산부의 구성을 보여준다. 도 11a 및 도 11b는 불량 서브 픽셀에 대한 일 보상 방안을 보여준다. 도 12는 에러 좌표를 기준으로 정해지는 보상 좌표들 각각에서 보상되는 휘도 분담분을 설명하기 위한 도면이다. 도 13은 보상 좌표들 각각과 에러 좌표 간의 거리에 따라 결정되는 위치 가중치의 일 예를 보여준다. 도 14는 영상 데이터에 따른 휘도 마진 분석 결과에 따라 위치 가중치가 조정되는 일 예를 보여준다. 도 15a 및 도 15b는 불량 서브 픽셀에 대한 다른 보상 방안을 보여준다. 도 16은 데이터 구동회로에 미리 설정된 출력 전압 범위 내에서 영상 데이터에 따라 정해지는 휘도 마진의 일 범위를 보여준다.FIG. 9 shows the configuration of the luminance calculation unit of FIG. 6 . FIG. 10 shows the configuration of the compensation weight calculation unit of FIG. 9 . 11a and 11b show one compensation scheme for bad sub-pixels. 12 is a diagram for explaining a luminance share compensated for at each of compensation coordinates determined based on error coordinates. 13 shows an example of position weights determined according to the distance between each of the compensation coordinates and the error coordinates. 14 shows an example in which position weights are adjusted according to a result of luminance margin analysis according to image data. 15a and 15b show another compensation scheme for bad sub-pixels. 16 shows a range of a luminance margin determined according to image data within an output voltage range preset in a data driving circuit.

도 9 내지 도 16을 참조하면, 휘도 연산부(112)는 버퍼부(121), 위치 가중치 생성부(122), 보상 가중치 연산부(123), 휘도 보상부(124)를 포함한다.9 to 16 , the luminance calculator 112 includes a buffer 121, a position weight generator 122, a compensation weight calculator 123, and a luminance compensator 124.

버퍼부(121)는 에러 검출부(113)로부터 입력되는 에러 좌표(Xn,Yn)를 저장하고, 데이터 인에이블 신호(DE)에 따라 저장된 에러 좌표(Xn,Yn)를 위치 가중치 생성부(122)에 전달한다.The buffer unit 121 stores the error coordinates (Xn, Yn) input from the error detection unit 113, and converts the stored error coordinates (Xn, Yn) to the position weight generation unit 122 according to the data enable signal DE. forward to

위치 가중치 생성부(122)는 버퍼부(121)에서 입력된 에러 좌표(Xn,Yn)를 기준으로 보상 좌표들(Xn',Yn')을 결정하고, 보상 좌표들(Xn',Yn') 각각과 에러 좌표(Xn,Yn) 간의 거리에 따라 위치 가중치(PW)를 생성하여, 보상 가중치 연산부(123)에 공급한다. 보상 좌표들(Xn',Yn')은 제1 위치 가중치(PW1)을 갖는 보상 좌표 1(Xn-1,Yn)과, 제2 위치 가중치(PW2)을 갖는 보상 좌표 2(Xn+1,Yn)과, 제3 위치 가중치(PW3)을 갖는 보상 좌표 3(Xn,Yn+1)과, 제4 위치 가중치(PW4)을 갖는 보상 좌표 4(Xn,Yn-1)을 포함할 수 있다. 위치 가중치 생성부(122)는 보상 좌표들(Xn',Yn') 각각과 에러 좌표(Xn,Yn) 간의 거리에 비례하여 위치 가중치(PW)를 크게 함으로써 휘도 손실분에 대한 보상 효과를 높일 수 있다. 예를 들어, 도 13과 같이 에러 좌표(Xn,Yn)와 보상 좌표 1(Xn-1,Yn) 간의 간격 및 에러 좌표(Xn,Yn)와 보상 좌표 2(Xn+1,Yn) 간의 간격이 각각 D2이고, 에러 좌표(Xn,Yn)와 보상 좌표 3(Xn,Yn+1) 간의 간격 및 에러 좌표(Xn,Yn)와 보상 좌표 4(Xn,Yn-1) 간의 간격이 각각 D1(D1은 D2보다 작음)이라고 가정하면, 위치 가중치 생성부(122)는 보상 좌표 1(Xn-1,Yn)과 보상 좌표 2(Xn+1,Yn)에 부여되는 위치 가중치(PW)를 20%로 생성할 수 있고, 보상 좌표 3(Xn,Yn+1)과 보상 좌표 4(Xn,Yn-1)에 부여되는 위치 가중치(PW)를 30%로 생성할 수 있다.The position weight generation unit 122 determines compensation coordinates (Xn', Yn') based on the error coordinates (Xn, Yn) input from the buffer unit 121, and determines the compensation coordinates (Xn', Yn'). Position weights (PW) are generated according to the distance between each and the error coordinates (Xn, Yn) and supplied to the compensation weight calculator 123. The compensation coordinates (Xn', Yn') include compensation coordinate 1 (Xn-1, Yn) having a first position weight (PW1) and compensation coordinate 2 (Xn+1, Yn) having a second position weight (PW2). ), compensation coordinates 3 (Xn, Yn+1) having a third position weight (PW3), and compensation coordinates 4 (Xn, Yn-1) having a fourth position weight (PW4). The position weight generation unit 122 increases the position weight PW in proportion to the distance between each of the compensation coordinates Xn' and Yn' and the error coordinates Xn and Yn, thereby increasing the effect of compensating for the luminance loss. . For example, as shown in FIG. 13, the interval between error coordinates (Xn, Yn) and compensation coordinates 1 (Xn-1, Yn) and the interval between error coordinates (Xn, Yn) and compensation coordinates 2 (Xn+1, Yn) are Each is D2, and the interval between error coordinates (Xn, Yn) and compensation coordinates 3 (Xn, Yn+1) and the interval between error coordinates (Xn, Yn) and compensation coordinates 4 (Xn, Yn-1) are D1 (D1), respectively. is less than D2), the position weight generator 122 sets the position weights (PW) given to compensation coordinates 1 (Xn-1, Yn) and compensation coordinates 2 (Xn+1, Yn) to 20%. and the position weight (PW) given to compensation coordinates 3 (Xn, Yn+1) and compensation coordinates 4 (Xn, Yn-1) can be generated at 30%.

보상 가중치 연산부(123)는 휘도-전압 변환부(114)로부터 휘도 마진을 입력 받고, 위치 가중치 생성부(122)로부터 위치 가중치(PW)를 포함한 보상 좌표들(Xn',Yn')을 입력 받는다. 보상 가중치 연산부(123)는 휘도 마진과, 보상 좌표들(Xn',Yn')에 기입될 입력 영상 데이터에 따른 휘도와, 미리 설정된 최대 휘도와, 위치 가중치(PW)와, 에러 좌표(Xn,Yn)에 기입될 입력 영상 데이터에 따른 휘도 등을 이용하여, 상기 보상 좌표들 각각에 대해 상기 휘도 분담분을 계산하기 위한 보상 가중치(MW)를 결정한다. The compensation weight calculator 123 receives a luminance margin from the luminance-voltage converter 114 and receives compensation coordinates (Xn', Yn') including the position weight PW from the position weight generator 122. . The compensation weight calculation unit 123 includes the luminance margin, the luminance according to the input image data to be written into the compensation coordinates (Xn', Yn'), the preset maximum luminance, the position weight (PW), and the error coordinates (Xn, Yn'). A compensation weight (MW) for calculating the luminance share for each of the compensation coordinates is determined using luminance according to input image data to be written in Yn).

휘도 보상부(124)는 보상 가중치 연산부(123)로부터 입력받은 보상 가중치(MW)를 에러 좌표(Xn,Yn)에 기입될 입력 영상 데이터에 곱하여 얻어진 상기 휘도 분담분을 상기 보상 좌표들(Xn',Yn')에 기입될 입력 영상 데이터에 각각 더하여 상기 보상 좌표들의 휘도를 상기 휘도 분담분만큼 높인다. 예를 들어, 도 12에서와 같이, 휘도 보상부(124)는 보상 좌표 1(Xn-1,Yn)의 휘도를 제1 휘도 분담분인 "DATA_L(Xn,Yn)*PW(Xn-1,Yn)"만큼 높이고, 보상 좌표 2(Xn+1,Yn)의 휘도를 제2 휘도 분담분인 "DATA_L(Xn,Yn)*PW(Xn+1,Yn)"만큼 높이고, 보상 좌표 3(Xn,Yn+1)의 휘도를 제3 휘도 분담분인 "DATA_L(Xn,Yn)*PW(Xn,Yn+1)"만큼 높이고, 보상 좌표 4(Xn,Yn-1)의 휘도를 제4 휘도 분담분인 "DATA_L(Xn,Yn)*PW(Xn,Yn-1)"만큼 높일 수 있다. 여기서, 제1 내지 제4 휘도 분담분의 총합은 에러 좌표(Xn,Yn)에서의 휘도 손실분인 "DATA_L(Xn,Yn)"과 같을 수 있으며, 시인성 개선을 위해 추가 가중치가 적용되는 경우에는 휘도 손실분인 "DATA_L(Xn,Yn)"과 다소 차이가 있을 수도 있다.The luminance compensator 124 multiplies the input image data to be written to the error coordinates (Xn, Yn) by the compensation weight (MW) input from the compensation weight calculator 123, and divides the luminance into the compensation coordinates (Xn'). In addition to the input image data to be written in ,Yn'), the luminance of the compensation coordinates is increased by the luminance share. For example, as shown in FIG. 12 , the luminance compensator 124 converts the luminance of compensation coordinate 1 (Xn-1, Yn) into the first luminance division "DATA_L(Xn,Yn)*PW(Xn-1, Yn)", and the luminance of compensation coordinate 2 (Xn+1,Yn) is increased by "DATA_L(Xn,Yn)*PW(Xn+1,Yn)", which is the second luminance share, and compensation coordinate 3 (Xn ,Yn+1) is increased by "DATA_L(Xn,Yn)*PW(Xn,Yn+1)", which is the third luminance share, and the luminance of compensation coordinate 4 (Xn,Yn-1) is increased to the fourth luminance. It can be increased by "DATA_L (Xn, Yn) * PW (Xn, Yn-1)", which is the share. Here, the sum of the first to fourth luminance shares may be equal to "DATA_L(Xn,Yn)", which is a luminance loss at error coordinates (Xn,Yn), and when an additional weight is applied to improve visibility, the luminance It may be slightly different from the loss "DATA_L(Xn,Yn)".

한편, 보상 가중치 연산부(123)는 휘도 마진에 따라 보상 가중치(MW)를 조정할 수 있도록 하기 위해, 도 10과 같이 마진 분석부(1231)와, 위치 가중치 조정부(1232)를 포함할 수 있다.Meanwhile, the compensation weight calculation unit 123 may include a margin analysis unit 1231 and a position weight adjustment unit 1232 as shown in FIG. 10 in order to adjust the compensation weight MW according to the luminance margin.

마진 분석부(1231)는 데이터 마진 및 문턱전압 마진을 포함하여 미리 설정된 최대 출력 휘도분 내에서, 보상 좌표들(Xn',Yn')에 기입될 입력 영상 데이터에 따른 휘도분 이외에 보상 좌표들(Xn',Yn')의 휘도 분담분을 구현할 수 있는 휘도 마진이 만족되는지 여부를 상기 보상 좌표들(Xn',Yn') 각각에 대해 분석한다.The margin analyzer 1231 includes compensation coordinates (in addition to the luminance according to the input image data to be written in the compensation coordinates (Xn', Yn') within a preset maximum output luminance including the data margin and the threshold voltage margin. It is analyzed for each of the compensation coordinates (Xn', Yn') whether or not the luminance margin capable of implementing the luminance share of Xn', Yn' is satisfied.

위치 가중치 조정부(1232)는 휘도 마진 분석 결과를 기초로 보상 좌표들(Xn',Yn') 각각의 위치 가중치(PW)를 조정함으로써, 보상 가중치(MW)를 조정할 수 있다.The position weight adjuster 1232 may adjust the compensation weight MW by adjusting the position weight PW of each of the compensation coordinates Xn' and Yn' based on the luminance margin analysis result.

위치 가중치 조정부(1232)는 도 14와 같이 보상 좌표들 중에서 휘도 마진이 만족되지 않은 제1 보상 좌표(Xn,Yn+1)의 위치 가중치(PW)를 휘도 마진이 만족되는 범위까지 줄이고(예를 들어, 30%에서 10%로 줄임), 휘도 마진이 만족되는 적어도 하나 이상의 제2 보상 좌표(Xn+1,Yn)(Xn,Yn-1)에서 제1 보상 좌표(Xn,Yn+1)의 줄어든 위치 가중치(20%) 만큼을 분담(예를 들어, 보상 좌표2(Xn+1,Yn)에서 추가 10% 분담, 그리고 보상 좌표4(Xn,Yn-1)에서 추가 10% 분담)하여 보상할 수 있다. As shown in FIG. 14, the position weight adjuster 1232 reduces the position weight PW of the first compensation coordinates (Xn, Yn+1) for which the luminance margin is not satisfied among the compensation coordinates to a range where the luminance margin is satisfied (for example, For example, from 30% to 10%), at least one or more second compensation coordinates (Xn+1,Yn) (Xn,Yn-1) for which the luminance margin is satisfied. Compensation by sharing the reduced position weight (20%) (for example, additional 10% sharing at compensation coordinate 2 (Xn+1,Yn), and additional 10% sharing at compensation coordinate 4 (Xn,Yn-1)) can do.

한편, 휘도 연산부(112)는 불량 서브 픽셀이 W 서브 픽셀(PW)인 경우, 전술한 방법 이외에 도 15a 및 도 15b와 같이 불량 W 서브 픽셀(PW)이 포함된 픽셀(UPXL)에서, 불량 W 서브 픽셀(PW)을 제외한 R,G,B 서브 픽셀들(PR,PG,PB)의 위치를 보상 좌표들로 결정할 수 있다. 도 15b에는 불량 서브 픽셀인 W 서브 픽셀(PW)에 따른 휘도 손실분을 보상하기 위해, 백색 서브 픽셀(PW)과 동일 픽셀을 구성하는 서브 픽셀들(PR, PG, PB)에 대한 휘도 분담분들이 도시되어 있다. 이러한 휘도 분담분들은 색좌표를 고려하여 컬러 별로 상이하게 제어될 수 있다. 일 예로, 휘도 분담분들은 R:G:B=2:7:1이 만족되도록 제어될 수 있으나, 이에 한정되지 않는다. 휘도 분담분들의 조정 비율은 모델, 스펙, 등에 따라 얼마든지 달라질 수 있다.Meanwhile, when the defective sub-pixel is the W sub-pixel PW, the luminance calculator 112 calculates the defective W sub-pixel PW in the pixel UPXL including the defective W sub-pixel PW as shown in FIGS. 15A and 15B in addition to the above method. Positions of the R, G, and B subpixels PR, PG, and PB excluding the subpixel PW may be determined as compensation coordinates. 15B shows luminance distributions for subpixels PR, PG, and PB constituting the same pixel as the white subpixel PW in order to compensate for the luminance loss due to the W subpixel PW, which is a defective subpixel. is shown These luminance shares may be differently controlled for each color in consideration of color coordinates. For example, the luminance divisions may be controlled such that R:G:B=2:7:1 is satisfied, but is not limited thereto. Adjustment ratios of the luminance divisions may vary according to models, specifications, and the like.

도 17은 인접 픽셀들 간 동일 컬러의 서브 픽셀들이 가장 가까이 배치되도록 한 픽셀 배열을 보여준다.17 shows a pixel arrangement in which sub-pixels of the same color are disposed closest to each other among adjacent pixels.

에러 좌표를 기준으로 이웃한 보상 좌표들이 비슷한 간격으로 배치되도록, 본 발명의 서브 픽셀 배치는 도 17의 우측 도면과 같이 변형될 수 있다. 도 17을 참조하면, 기수번째 수평 픽셀 라인(OHL)과 우수번째 수평 픽셀 라인(EHL)에서, 수직으로 서로 이웃한 픽셀들의 서브 픽셀 배치 순서가 서로 달라 진다. 다시 말해, 기수번째 수평 픽셀 라인(OHL)에서 제1 픽셀(UPXL1)을 구성하는 서브 픽셀들은, 제1 색 서브 픽셀(PR), 제2 색 서브 픽셀(PW), 제3 색 서브 픽셀(PG) 및 제4 색 서브 픽셀(PB) 순으로 배치된다. 반면에, 우수번째 수평 픽셀 라인(EHL)에서 제1 픽셀(UPXL1)과 수직으로 이웃한 제2 픽셀(UPXL2)을 구성하는 서브 픽셀들은, 제3 색 서브 픽셀(PG), 제4 색 서브 픽셀(PB), 제1 색 서브 픽셀(PR) 및 제2 색 서브 픽셀(PW) 순으로 배치된다.The sub-pixel arrangement of the present invention may be modified as shown in the right side of FIG. 17 so that compensation coordinates adjacent to the error coordinates are arranged at similar intervals. Referring to FIG. 17 , in odd-numbered horizontal pixel lines OHL and even-numbered horizontal pixel lines EHL, the sub-pixel arrangement order of vertically adjacent pixels is different. In other words, the subpixels constituting the first pixel UPXL1 in the odd-numbered horizontal pixel line OHL include the first color subpixel PR, the second color subpixel PW, and the third color subpixel PG. ) and the fourth color sub-pixel PB are arranged in that order. On the other hand, sub-pixels constituting the second pixel UPXL2 vertically adjacent to the first pixel UPXL1 in the even-th horizontal pixel line EHL include a third color sub-pixel PG and a fourth color sub-pixel. (PB), the first color subpixel PR, and the second color subpixel PW are arranged in that order.

에러 좌표를 기준으로 이웃한 보상 좌표들이 비슷한 간격으로 배치되면, 보상 좌표들에 대한 위치 가중치 설정이 보다 용이해 진다.If compensation coordinates adjacent to the error coordinates are arranged at similar intervals, it becomes easier to set position weights for the compensation coordinates.

도 18 내지 도 24는 에러 좌표를 정확히 정확히 도출하기 위한 센싱 과정을 자세히 보여준다. 도 18은 본 발명에 따른 센싱 라인 공유구조 하에서 픽셀 내의 서브 픽셀들이 개별 센싱되는 원리를 보여준다. 18 to 24 show in detail a sensing process for accurately deriving error coordinates. 18 shows a principle in which sub-pixels within a pixel are individually sensed under the sensing line sharing structure according to the present invention.

도 18과 같이 각 픽셀(UPXL)이 동일한 센싱 라인을 공유하는 R 서브 픽셀(PR), G 서브 픽셀(PG), B 서브 픽셀(PB), W 서브 픽셀(PW)로 구성되는 경우, 1 수평 픽셀 라인을 센싱하는 데 총 4회의 센싱 동작이 필요하다. 센싱 구동은, 제1회 센싱시 1 수평 픽셀 라인에 위치하는 R 서브 픽셀들(PR)에만 온 레벨의 센싱용 데이터전압(VON)을 인가하여 그 R 서브 픽셀들(PR)만을 동시에 센싱하고, 제2회 센싱시 상기 1 수평 픽셀 라인에 속하는 G 서브 픽셀들(PG)에만 온 레벨의 센싱용 데이터전압(VON)을 인가하여 그 G 서브 픽셀들(PG)만을 동시에 센싱하고, 제3회 센싱시 상기 1 수평 픽셀 라인에 속하는 B 서브 픽셀들(PB)에만 온 레벨의 센싱용 데이터전압(VON)을 인가하여 그 B 서브 픽셀들(PB)만을 동시에 센싱하고, 제4회 센싱시 상기 1 수평 픽셀 라인에 속하는 W 서브 픽셀들(PW)에만 온 레벨의 센싱용 데이터전압(VON)을 인가하여 그 W 서브 픽셀들(PW)만을 동시에 센싱한다. 센싱 라인 공유구조 하에서 모든 서브 픽셀들은 센싱의 정확도를 높이기 위해 상기와 같은 컬러별 순차 센싱 방식에 따라 센싱된다. 하지만, 도 19 내지 도 22와 같이 동일 픽셀 내에 존재하는 어느 한 서브 픽셀이 불량인 경우에는 컬러별 순차 센싱 방식에 따라 서브 픽셀 단위로 개별 센싱하더라도 원하는 센싱 결과를 얻기 어렵다.As shown in FIG. 18, when each pixel UPXL is composed of R sub-pixels PR, G sub-pixels PG, B sub-pixels PB, and W sub-pixels PW sharing the same sensing line, 1 horizontal A total of four sensing operations are required to sense a pixel line. In the first sensing operation, the on-level sensing data voltage VON is applied only to the R sub-pixels (PR) located on one horizontal pixel line to sense only the R sub-pixels (PR) at the same time, During the second sensing, the on-level sensing data voltage VON is applied only to the G subpixels PG belonging to the first horizontal pixel line to simultaneously sense only the G subpixels PG, and the third sensing At this time, only the B sub-pixels (PB) belonging to the first horizontal pixel line are applied with the on-level sensing data voltage (VON) to simultaneously sense only the B sub-pixels (PB), and during the 4th sensing, the first horizontal The on-level sensing data voltage VON is applied only to the W sub-pixels PW belonging to the pixel line to simultaneously sense only the W sub-pixels PW. Under the sensing line sharing structure, all sub-pixels are sensed according to the above-described sequential sensing method for each color in order to increase sensing accuracy. However, as shown in FIGS. 19 to 22 , when one sub-pixel existing in the same pixel is defective, it is difficult to obtain a desired sensing result even if individual sensing is performed in units of sub-pixels according to the sequential sensing method for each color.

도 19는 OLED가 쇼트된 불량 서브 픽셀을 센싱하는 경우 있어 픽셀 전류의 경로를 보여준다. 그리고, 도 20은 OLED가 쇼트된 불량 서브 픽셀을 센싱하는 경우 있어 센싱 결과를 보여준다. 19 shows the path of pixel current when the OLED senses a shorted defective sub-pixel. And, FIG. 20 shows the sensing result in the case where the OLED senses a short-circuited defective sub-pixel.

먼저, 도 19 및 도 20을 참조하여 센싱부(SU)에서 센싱 전압이 얻어지는 원리를 간략히 설명하면 다음과 같다. First, referring to FIGS. 19 and 20 , a principle of obtaining a sensing voltage by the sensing unit SU will be briefly described as follows.

초기화 기간(Tint)에서 제1 스위치(SW1)는 리셋 제어신호(RST)에 의해 온 되고, 그에 따라 전류 적분기(CI)의 입력 단자들(+-)과 출력 단자는 초기화 전압(Vpre)으로 리셋된다. 초기화 기간(Tint)에서 전류 적분기(CI)의 출력 전압(Vout)은 초기화 전압(Vpre)으로 유지된다.During the initialization period Tint, the first switch SW1 is turned on by the reset control signal RST, and accordingly, the input terminals (+-) and the output terminal of the current integrator CI are reset to the initialization voltage Vpre. do. During the initialization period Tint, the output voltage Vout of the current integrator CI is maintained at the initialization voltage Vpre.

센싱 기간(Tsen)에서 제1 스위치(SW1)는 오프 되고 제2 스위치(SW2)는 샘플링 제어신호(SAM)에 의해 온 되므로, 그에 따라 서브 픽셀로부터 입력되는 픽셀 전류(Ix)가 피드백 커패시터(Cfb)에 누적된다. 따라서, 피드백 커패시터(Cfb)의 양단에는 누적된 전류에 비례하는 전압차가 생기게 된다(ΔV=(1/C)*∫idt). 이때, 전류 적분기(CI)의 반전 입력 단자(-)의 전위는 가상 접지(Virtual Ground)에 의해 초기화 전압(Vpre)으로 고정되므로, 상기 누적 전류에 의한 전압차만큼 전류 적분기(CI)의 출력 전압(Vout)이 초기화 전압(Vpre)으로부터 낮아지게 된다. 센싱 기간(Tsen)에서 전류 적분기(CI)의 출력 전압(Vout)은 홀딩 커패시터(Ch)에 센싱 전압으로서 저장된다.During the sensing period Tsen, the first switch SW1 is turned off and the second switch SW2 is turned on by the sampling control signal SAM, so that the pixel current Ix input from the sub-pixel is converted to the feedback capacitor Cfb. ) is accumulated. Accordingly, a voltage difference proportional to the accumulated current is generated between both ends of the feedback capacitor Cfb (ΔV=(1/C)*∫idt). At this time, since the potential of the inverting input terminal (-) of the current integrator (CI) is fixed to the initialization voltage (Vpre) by the virtual ground, the output voltage of the current integrator (CI) is equal to the voltage difference caused by the accumulated current. (Vout) is lowered from the initialization voltage (Vpre). During the sensing period Tsen, the output voltage Vout of the current integrator CI is stored as a sensing voltage in the holding capacitor Ch.

샘플링 기간(Tsam)에서 제2 스위치(SW2)는 오프 되고, 제3 스위치(SW3)는 홀딩 제어신호(HOLD)에 의해 온 되므로, 그에 따라 홀딩 커패시터(Ch)에 저장된 센싱 전압이 ADC에 출력된다.During the sampling period Tsam, the second switch SW2 is turned off and the third switch SW3 is turned on by the holding control signal HOLD, so that the sensing voltage stored in the holding capacitor Ch is output to the ADC accordingly. .

이렇게 구동 TFT에 흐르는 픽셀 전류(Ix)가 모두 전류 적분기(CI)에 누적되도록 하기 위해서는 OLED를 통한 전류 누설이 없어야 한다. 그런데, 도 19와 같이 OLED에 쇼트가 발생한 불량 서브 픽셀을 센싱하는 경우에는 저전위 구동전압(EVSS)의 입력단으로 픽셀 전류의 일부(Iy2)가 누설되어, 전류 적분기(CI)에 누적되는 픽셀 전류(Iy1)가 줄어든다. 따라서, 도 20과 같이 불량 서브 픽셀에 대한 센싱 전압(Vsen2)은 정상 서브 픽셀에 대한 센싱 전압(Vsen1)에 비해 상대적으로 높고, 그에 따라 센싱 전압(Vsen2)과 초기화 전압(Vpre) 간의 전압차(ΔV2)는 센싱 전압(Vsen1)과 초기화 전압(Vpre) 간의 전압차(ΔV1)에 비해 작다.Thus, in order for all of the pixel current Ix flowing through the driving TFT to be accumulated in the current integrator CI, there must be no current leakage through the OLED. However, as shown in FIG. 19, when sensing a defective sub-pixel in which a short circuit occurs in the OLED, a part of the pixel current (Iy2) leaks into the input terminal of the low-potential driving voltage (EVSS), and the pixel current accumulated in the current integrator (CI). (Iy1) decreases. Therefore, as shown in FIG. 20 , the sensing voltage Vsen2 for the defective subpixel is relatively higher than the sensing voltage Vsen1 for the normal subpixel, and accordingly, the voltage difference between the sensing voltage Vsen2 and the initialization voltage Vpre ( ΔV2) is smaller than the voltage difference ΔV1 between the sensing voltage Vsen1 and the initialization voltage Vpre.

이러한 전압차의 상대적 크기를 통해 본 발명은 픽셀 내에 불량 서브 픽셀이 포함되어 있는지를 검출할 수 있다.Through the relative size of the voltage difference, the present invention can detect whether a defective sub-pixel is included in a pixel.

도 21은 단일 픽셀 내에서 불량 서브 픽셀을 센싱하는 경우의 전류 경로를 보여준다. 그리고, 도 22는 단일 픽셀 내에서 불량 서브 픽셀에 이웃한 정상 서브 픽셀을 센싱하는 경우의 전류 경로를 보여준다. 21 shows a current path when sensing a defective sub-pixel within a single pixel. 22 shows a current path when sensing a normal subpixel adjacent to a defective subpixel within a single pixel.

도 21 및 도 22와 같이, 단일 픽셀(UPXL) 내에서 동일한 센싱 라인(14B)을 공유하는 불량 서브 픽셀(Pa)과 정상 서브 픽셀(Pb)이 존재하는 경우, 불량 서브 픽셀(Pa)에 대한 제1 센싱 전압과 정상 서브 픽셀(Pb)에 대한 제2 센싱 전압에 차이가 생긴다.As shown in FIGS. 21 and 22 , when there are defective sub-pixels Pa and normal sub-pixels Pb sharing the same sensing line 14B within a single pixel UPXL, the A difference occurs between the first sensing voltage and the second sensing voltage for the normal subpixel Pb.

센싱 라인 공유 구조에서는, 동일 픽셀 내의 어느 한 서브 픽셀에서 발생된 불량이, 그 픽셀 내의 나머지 정상 서브 픽셀에 대한 센싱 결과에도 영향을 미치게 된다. 이는 도 22에서와 같이 정상 서브 픽셀(Pb)의 픽셀 전류 중 일부(Ib2)가 센싱 라인(14B)을 경유하여 불량 서브 픽셀(Pa)로 누설되기 때문이다. In the sensing line sharing structure, a defect occurring in one sub-pixel within the same pixel affects sensing results for the remaining normal sub-pixels within the same pixel. This is because, as shown in FIG. 22 , some of the pixel current Ib2 of the normal subpixel Pb leaks to the defective subpixel Pa via the sensing line 14B.

구체적으로, 도 21과 같은 불량 서브 픽셀(Pa)을 센싱할 때의 누설 전류(Ia2)에 비해 도 22와 같은 정상 서브 픽셀(Pb)을 센싱할 때의 누설 전류(Ib2)가 더 작다. 왜냐하면, 누설 전류(Ib2)는 누설 전류(Ia2)에 비해 2개의 스위치 TFT들(ST2)을 더 통과해야 하기 때문에 그 만큼 영향을 받는 저항이 크기 때문이다. 이러한 이유로 불량 서브 픽셀(Pa)에 대한 제2 센싱 전압(Vsen2)은 정상 서브 픽셀(Pb)에 대한 제1 센싱 전압(Vsen1)에 비해 상대적으로 높다. Specifically, the leakage current Ib2 when sensing the normal subpixel Pb as shown in FIG. 22 is smaller than the leakage current Ia2 when sensing the defective subpixel Pa as shown in FIG. 21 . This is because the leakage current Ib2 has to pass through two more switch TFTs ST2 compared to the leakage current Ia2, and the resistance affected by that amount is large. For this reason, the second sensing voltage Vsen2 for the defective subpixel Pa is relatively higher than the first sensing voltage Vsen1 for the normal subpixel Pb.

동일한 픽셀 내에서 정상 서브 픽셀과 불량 서브 픽셀 간의 센싱 전압의 차이는 실제로 크지 않다. 동일 픽셀 내에서 불량 서브 픽셀을 정확히 검출하기 위해서는 센싱 조건을 변경할 필요가 있다. A difference in sensing voltage between a normal sub-pixel and a defective sub-pixel within the same pixel is not substantially large. In order to accurately detect a defective sub-pixel within the same pixel, it is necessary to change sensing conditions.

도 23 및 도 24는 동일 픽셀 내에서 불량 서브 픽셀과 정상 서브 픽셀 간의 센싱값 차이를 크게 하기 위해 센싱 조건을 변경하는 다양한 예들을 보여준다.23 and 24 show various examples of changing sensing conditions in order to increase a difference between a sensing value between a defective subpixel and a normal subpixel within the same pixel.

본 발명의 센싱부(SU)를 제1 센싱 조건에 따라 모든 픽셀들을 1차 센싱하여 그에 대응되는 센싱값을 출력하고, 제1 센싱 조건과 다른 제2 센싱 조건에 따라 일부 픽셀들을 2차 센싱하여 그에 대응되는 센싱값을 출력한다. 여기서, 일부 픽셀들은 불량 서브 픽셀이 포함된 수평 픽셀 라인에 배치된 픽셀들을 의미한다.The sensing unit SU of the present invention firstly senses all pixels according to a first sensing condition, outputs a corresponding sensed value, and secondarily senses some pixels according to a second sensing condition different from the first sensing condition. It outputs the sensed value corresponding to it. Here, some pixels refer to pixels disposed on a horizontal pixel line including defective sub-pixels.

에러 검출부는 모든 픽셀들을 대상으로 한 1차 센싱에 따른 센싱값을 기초로 불량 픽셀들의 위치를 저장하고, 불량 픽셀들을 대상으로 한 2차 센싱에 따른 센싱값을 기초로 정확한 불량 서브 픽셀의 위치를 찾는다.The error detection unit stores the positions of bad pixels based on the sensing values obtained through the primary sensing of all pixels, and accurately locates the defective sub-pixels based on the sensing values obtained through the secondary sensing of the bad pixels. find

모든 픽셀들을 1차 센싱하기 위한 제1 센싱 조건과, 불량 픽셀들을 2차 센싱하기 위한 제2 센싱 조건을 서로 다르게 설정된다. 제2 센싱 조건은 정밀 센싱을 위한 것이다. A first sensing condition for primary sensing of all pixels and a second sensing condition for secondary sensing of bad pixels are set to be different from each other. The second sensing condition is for precise sensing.

센싱 동작 중에 피드백 커패시터(Cfb)의 양단에 걸리는 전압차(ΔV=(1/C)*∫idt)는 센싱 기간(dt)에 비례하고, 피드백 커패시터(Cfb)의 크기(C)에 반비례한다. 따라서, 전류 적분기(CI)를 통한 센싱값은 전류 누적 시간(즉, 센싱 기간)이 길수록, 그리고, 전류 적분기(CI)에 구비된 피드백 커패시터의 크기가 작을 수록 센싱 분별력이 좋아진다. 센싱 분별력이 좋아진다는 것은 피드백 커패시터(Cfb)의 양단에 걸리는 전압차(ΔV)가 커진다는 것을 의미한다.During the sensing operation, the voltage difference (ΔV=(1/C)*∫idt) across the feedback capacitor Cfb is proportional to the sensing period dt and inversely proportional to the size C of the feedback capacitor Cfb. Therefore, the sensing discrimination of the value sensed through the current integrator CI increases as the current accumulation time (ie, the sensing period) increases and the size of the feedback capacitor included in the current integrator CI decreases. Improving the sensing discrimination means that the voltage difference ΔV across the feedback capacitor Cfb increases.

2차 센싱에서 보다 정밀한 센싱을 위한 일 방안으로, 센싱 조건 설정부(미도시)는 도 23과 같이 피드백 커패시터의 크기를 1차 센싱에 비해 더 줄일 수 있다. 센싱 조건 설정부는 온 되는 스위치(S1~Sn)의 개수를 조정함으로써, 제1 센싱 조건에 따른 피드백 커패시터의 크기에 비해 제2 센싱 조건에 따른 피드백 커패시터의 크기를 줄일 수 있다. 도 23에서, 다수의 피드백 커패시터들(Cfb1~Cfbn)은 앰프(AMP)의 반전 입력단자(-)에 서로 병렬 접속되고, 다수의 스위치들(S1~Sn)은 앰프(AMP)의 출력 단자에 서로 병렬 접속되며, 피드백 커패시터들(Cfb1~Cfbn)과 스위치들(S1~Sn)이 서로 직렬로 접속될 수 있다. As one method for more accurate sensing in secondary sensing, the sensing condition setting unit (not shown) may further reduce the size of the feedback capacitor compared to that in primary sensing, as shown in FIG. 23 . The sensing condition setting unit may reduce the size of the feedback capacitor according to the second sensing condition compared to the size of the feedback capacitor according to the first sensing condition by adjusting the number of switches S1 to Sn turned on. 23, a plurality of feedback capacitors Cfb1 to Cfbn are connected in parallel to the inverting input terminal (-) of the amplifier AMP, and a plurality of switches S1 to Sn are connected to the output terminal of the amplifier AMP. They are connected in parallel with each other, and the feedback capacitors Cfb1 to Cfbn and the switches S1 to Sn may be connected in series with each other.

2차 센싱에서 보다 정밀한 센싱을 위한 다른 방안으로, 센싱 조건 설정부(미도시)는 도 24와 같이 센싱 기간(Tsen)을 제1 센싱 조건에 비해 더 길게 할 수 있다(S12). 센싱 기간(Tsen)이 증가되면 그만큼 피드백 커패시터(Cfb)에 전류가 많이 누적되므로, 피드백 커패시터(Cfb)의 양단에 걸리는 전압차(ΔV)가 커진다. 예를 들어, 도 24와 같이 센싱 기간(Tsen)이 일정 시간(ΔS)만큼 증가되면, 피드백 커패시터(Cfb)의 양단에 걸리는 전압차(ΔV)는 ΔVa에서 ΔVb로 증가된다. 따라서, 센싱 전압들(Vsen2a,Vsen2b) 간의 분별력은 그만큼 좋아진다.As another method for more precise sensing in the secondary sensing, the sensing condition setting unit (not shown) may lengthen the sensing period Tsen compared to the first sensing condition as shown in FIG. 24 ( S12 ). As the sensing period Tsen increases, a large amount of current is accumulated in the feedback capacitor Cfb, so the voltage difference ΔV across the feedback capacitor Cfb increases. For example, as shown in FIG. 24 , when the sensing period Tsen increases by a predetermined time ΔS, the voltage difference ΔV across the feedback capacitor Cfb increases from ΔVa to ΔVb. Accordingly, discrimination between the sensing voltages Vsen2a and Vsen2b is improved that much.

전술한 바와 같이, 본 발명은 본 발명은 불량 서브 픽셀로 인한 휘도 손실분을 이웃한 서브 픽셀들을 이용하여 보상함으로써 불량률을 획기적으로 개선할 수 있다.As described above, the present invention can dramatically improve the defect rate by compensating for the luminance loss due to the defective sub-pixel using neighboring sub-pixels.

그리고, 본 발명은 센싱 조건을 서로 달리하여 1차 센싱 및 2차 센싱을 수행함으로써 비교적 빠른 시간 내에 불량 서브 픽셀의 위치를 정확히 검출할 수 있다. In addition, the present invention can accurately detect the position of a defective sub-pixel within a relatively short time by performing primary sensing and secondary sensing with different sensing conditions.

나아가, 본 발명은 W 암점 뿐만 아니라 R,G,B 암점까지 보정이 가능하여 보다 시인성이 좋고 신뢰성 있는 유기발광 표시장치를 구현할 수 있다.Furthermore, according to the present invention, not only W dark spots but also R, G, and B dark spots can be corrected, so that an organic light emitting display device with better visibility and reliability can be implemented.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.Through the above description, those skilled in the art will understand that various changes and modifications are possible without departing from the spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification, but should be determined by the claims.

10 : 표시패널 11 : 타이밍 콘트롤러
12 : 데이터 구동회로 13 : 게이트 구동회로
14 : 데이터라인들 15 : 게이트라인들
16 : 메모리 112 : 휘도 연산부
113 : 에러 검출부 115 : 전압 연산부
122 : 위치 가중치 생성부 123 : 보상 가중치 생성부
124 : 휘도 보상부 1231 : 마진 분석부
1232 : 위치 가중치 조정부
10: display panel 11: timing controller
12: data driving circuit 13: gate driving circuit
14: data lines 15: gate lines
16: memory 112: luminance calculation unit
113: error detection unit 115: voltage calculation unit
122: position weight generation unit 123: compensation weight generation unit
124: luminance compensation unit 1231: margin analysis unit
1232: position weight adjustment unit

Claims (17)

다수의 픽셀들이 구비되고, 각 픽셀이 제1 색 서브픽셀, 제2 색 서브픽셀, 제3 색 서브픽셀 및 제4 색 서브픽셀로 구성된 표시패널;
다수의 센싱 라인들을 통해 상기 픽셀들에 연결되고, 서브픽셀들에 대한 전기적 특성을 센싱하여 센싱값을 출력하는 센싱부;
상기 센싱값을 분석하여 암점이 되는 불량 서브 픽셀을 찾고, 상기 불량 서브 픽셀에 해당되는 에러 좌표를 도출하는 에러 검출부; 및
상기 암점으로 인한 휘도 손실분을 보상하기 위한 보상 좌표들을 상기 에러 좌표를 기준으로 하여 결정하고, 상기 보상 좌표들 각각에서 보상되는 휘도 분담분을 계산한 후, 상기 휘도 분담분만큼 상기 보상 좌표들에 기입되는 입력 영상 데이터를 상향 변조하는 휘도 연산부를 구비하고,
상기 휘도 연산부는, 상기 불량 서브 픽셀에 이웃한 인접 픽셀들에서, 상기 불량 서브 픽셀과 동일 컬러를 구현하는 서브픽셀들의 위치를 상기 보상 좌표들로 결정하고,
상기 불량 서브 픽셀은 상기 제1 색 내지 제4 색 서브픽셀 중 적어도 어느 하나인 유기발광 표시장치.
a display panel including a plurality of pixels, each pixel including a first color subpixel, a second color subpixel, a third color subpixel, and a fourth color subpixel;
a sensing unit connected to the pixels through a plurality of sensing lines, sensing electrical characteristics of subpixels and outputting sensing values;
an error detection unit analyzing the sensed values to find defective sub-pixels that are dark spots and deriving error coordinates corresponding to the defective sub-pixels; and
Compensation coordinates for compensating for luminance loss due to the dark spots are determined based on the error coordinates, luminance contributions to be compensated for at each of the compensation coordinates are calculated, and then the luminance contributions are written into the compensation coordinates. A luminance calculation unit for up-modulating input image data to be
The luminance calculation unit determines locations of subpixels having the same color as the defective subpixel in adjacent pixels adjacent to the defective subpixel, using the compensation coordinates;
The defective subpixel is at least one of the first to fourth color subpixels.
삭제delete 삭제delete 제 1 항에 있어서,
상기 휘도 연산부는,
상기 보상 좌표들 각각과 상기 에러 좌표 간의 거리에 따라 위치 가중치를 생성하는 위치 가중치 생성부;
상기 위치 가중치와, 상기 보상 좌표들에 기입될 상기 입력 영상 데이터에 따른 휘도에 기초하여, 상기 보상 좌표들 각각에 대해 상기 휘도 분담분을 계산하기 위한 보상 가중치를 결정하는 보상 가중치 연산부; 및
상기 에러 좌표에 기입될 입력 영상 데이터에 상기 보상 가중치를 곱하여 얻어진 상기 휘도 분담분을 상기 보상 좌표들에 기입될 입력 영상 데이터에 각각 더하여 상기 보상 좌표들의 휘도를 상기 휘도 분담분만큼 높이는 휘도 보상부를 구비하는 유기발광 표시장치.
According to claim 1,
The luminance calculator,
a position weight generating unit generating position weights according to the distance between each of the compensation coordinates and the error coordinates;
a compensation weight calculator configured to determine a compensation weight for calculating the luminance share for each of the compensation coordinates, based on the position weight and the luminance according to the input image data to be written to the compensation coordinates; and
and a luminance compensation unit that increases the luminance of the compensation coordinates by the luminance contribution by adding the luminance share obtained by multiplying the input image data to be written to the error coordinates by the compensation weight to the input image data to be written to the compensation coordinates. organic light emitting display.
제 4 항에 있어서,
상기 보상 가중치 연산부는,
데이터 마진 및 문턱전압 마진을 포함하여 미리 설정된 최대 출력 휘도분 내에서, 상기 보상 좌표들에 기입될 입력 영상 데이터에 따른 휘도분 이외에 상기 보상 좌표들의 휘도 분담분을 구현할 수 있는 휘도 마진이 만족되는지 여부를 상기 보상 좌표들 각각에 대해 분석하는 마진 분석부; 및
상기 휘도 마진 분석 결과를 기초로 상기 보상 좌표들 각각의 상기 위치 가중치를 조정하는 위치 가중치 조정부를 구비하는 유기발광 표시장치.
According to claim 4,
The compensation weight calculation unit,
Whether or not the luminance margin capable of realizing the luminance share of the compensation coordinates in addition to the luminance according to the input image data to be written into the compensation coordinates is satisfied within the preset maximum output luminance including the data margin and the threshold voltage margin. a margin analyzer for analyzing P for each of the compensation coordinates; and
and a position weight adjuster configured to adjust the position weight of each of the compensation coordinates based on a result of the luminance margin analysis.
제 5 항에 있어서,
상기 위치 가중치 조정부는,
상기 보상 좌표들 중에서 휘도 마진이 만족되지 않은 제1 보상 좌표의 위치 가중치를 휘도 마진이 만족되는 범위까지 줄이고, 휘도 마진이 만족되는 적어도 하나 이상의 제2 보상 좌표에서 상기 제1 보상 좌표의 줄어든 위치 가중치를 분담하여 보상하는 유기발광 표시장치.
According to claim 5,
The position weight adjustment unit,
Among the compensation coordinates, the position weight of the first compensation coordinate in which the luminance margin is not satisfied is reduced to a range where the luminance margin is satisfied, and the position weight of the first compensation coordinate in at least one second compensation coordinate in which the luminance margin is satisfied is reduced. An organic light emitting display device that divides and compensates for
제 1 항에 있어서,
상기 센싱부는,
제1 센싱 조건에 따라 모든 픽셀들을 1차 센싱하여 그에 대응되는 센싱값을 출력하고, 상기 제1 센싱 조건과 다른 제2 센싱 조건에 따라 일부 픽셀들을 2차 센싱하여 그에 대응되는 센싱값을 출력하되,
상기 일부 픽셀들은 상기 불량 서브 픽셀이 포함된 수평 픽셀 라인에 배치된 픽셀들인 유기발광 표시장치.
According to claim 1,
The sensing unit,
Primary sensing of all pixels according to a first sensing condition to output a corresponding sensing value, and secondary sensing of some pixels according to a second sensing condition different from the first sensing condition to output a corresponding sensing value; ,
The partial pixels are pixels disposed on a horizontal pixel line including the defective sub-pixel.
제 1 항에 있어서,
상기 표시패널의 기수번째 수평 픽셀 라인과 우수번째 수평 픽셀 라인에서, 수직으로 서로 이웃한 픽셀들의 서브 픽셀 배치 순서가 서로 다르고,
상기 기수번째 수평 픽셀 라인에서 제1 픽셀을 구성하는 서브 픽셀들은, 상기 제1 색 서브 픽셀, 상기 제2 색 서브 픽셀, 상기 제3 색 서브 픽셀 및 상기 제4 색 서브 픽셀 순으로 배치되고,
상기 우수번째 수평 픽셀 라인에서 상기 제1 픽셀과 수직으로 이웃한 제2 픽셀을 구성하는 서브 픽셀들은, 상기 제3 색 서브 픽셀, 상기 제4 색 서브 픽셀, 상기 제1 색 서브 픽셀 및 상기 제2 색 서브 픽셀 순으로 배치된 유기발광 표시장치.
According to claim 1,
In the odd-numbered horizontal pixel line and the even-numbered horizontal pixel line of the display panel, the sub-pixel arrangement order of vertically adjacent pixels is different from each other;
subpixels constituting a first pixel in the odd-numbered horizontal pixel line are arranged in the order of the first color subpixel, the second color subpixel, the third color subpixel, and the fourth color subpixel;
The subpixels constituting the second pixel vertically adjacent to the first pixel in the even-th horizontal pixel line include the third color subpixel, the fourth color subpixel, the first color subpixel, and the second color subpixel. An organic light emitting display device arranged in order of color sub-pixels.
다수의 픽셀들이 구비되고, 각 픽셀이 제1 색 서브픽셀, 제2 색 서브픽셀, 제3 색 서브픽셀 및 제4 색 서브픽셀로 구성된 표시패널을 갖는 유기발광 표시장치의 암점 처리 방법에 있어서,
다수의 센싱 라인들을 통해 상기 픽셀들에 연결된 센싱부를 통해 상기 서브픽셀들에 대한 전기적 특성을 센싱하여 센싱값을 출력하는 단계;
상기 센싱값을 분석하여 암점이 되는 불량 서브 픽셀을 찾고, 상기 불량 서브 픽셀에 해당되는 에러 좌표를 도출하는 단계; 및
상기 암점으로 인한 휘도 손실분을 보상하기 위한 보상 좌표들을 상기 에러 좌표를 기준으로 하여 결정하고, 상기 보상 좌표들 각각에서 보상되는 휘도 분담분을 계산한 후, 상기 휘도 분담분만큼 상기 보상 좌표들에 기입되는 입력 영상 데이터를 상향 변조하는 단계를 포함하고,
상기 암점으로 인한 휘도 손실분을 보상하기 위한 보상 좌표들을 결정하는 단계는,
상기 불량 서브 픽셀에 이웃한 인접 픽셀들에서, 상기 불량 서브 픽셀과 동일 컬러를 구현하는 서브픽셀들의 위치를 상기 보상 좌표들로 결정하는 단계이고, 상기 불량 서브 픽셀은 상기 제1 색 내지 제4 색 서브픽셀 중 적어도 어느 하나인 유기발광 표시장치의 암점 처리 방법.
A dark spot processing method of an organic light emitting display device having a display panel including a plurality of pixels, each pixel including a first color subpixel, a second color subpixel, a third color subpixel, and a fourth color subpixel, the method comprising:
sensing electrical characteristics of the sub-pixels through a sensing unit connected to the pixels through a plurality of sensing lines and outputting a sensed value;
analyzing the sensed values to find defective sub-pixels that are dark spots, and deriving error coordinates corresponding to the defective sub-pixels; and
Compensation coordinates for compensating for luminance loss due to the dark spots are determined based on the error coordinates, luminance contributions to be compensated for at each of the compensation coordinates are calculated, and then the luminance contributions are written into the compensation coordinates. Including the step of up-modulating the input image data to be,
Determining compensation coordinates for compensating for the luminance loss due to the dark spots,
determining locations of subpixels that display the same color as the defective subpixel in adjacent pixels adjacent to the defective subpixel, using the compensation coordinates, wherein the defective subpixel has the first to fourth colors; A method for processing a dark spot in an organic light emitting display device that is at least one of subpixels.
삭제delete 삭제delete 제 9 항에 있어서,
상기 보상 좌표들에 기입되는 입력 영상 데이터를 상향 변조하는 단계는,
상기 보상 좌표들 각각과 상기 에러 좌표 간의 거리에 따라 위치 가중치를 생성하는 단계;
상기 위치 가중치와, 상기 보상 좌표들에 기입될 상기 입력 영상 데이터에 따른 휘도에 기초하여, 상기 보상 좌표들 각각에 대해 상기 휘도 분담분을 계산하기 위한 보상 가중치를 결정하는 단계; 및
상기 에러 좌표에 기입될 입력 영상 데이터에 상기 보상 가중치를 곱하여 얻어진 상기 휘도 분담분을 상기 보상 좌표들에 기입될 입력 영상 데이터에 각각 더하여 상기 보상 좌표들의 휘도를 상기 휘도 분담분만큼 높이는 단계를 포함하는 유기발광 표시장치의 암점 처리 방법.
According to claim 9,
In the step of up-modulating the input image data written to the compensation coordinates,
generating position weights according to the distance between each of the compensation coordinates and the error coordinates;
determining a compensation weight for calculating the luminance share for each of the compensation coordinates based on the position weight and the luminance according to the input image data to be written into the compensation coordinates; and
Increasing the luminance of the compensation coordinates by the luminance contribution by adding the luminance share obtained by multiplying the input image data to be written to the error coordinates by the compensation weight to the input image data to be written to the compensation coordinates, respectively. A method for processing dark spots in an organic light emitting display device.
제 12 항에 있어서,
상기 휘도 분담분을 계산하기 위한 보상 가중치를 결정하는 단계는,
데이터 마진 및 문턱전압 마진을 포함하여 미리 설정된 최대 출력 휘도분내에서, 상기 보상 좌표들에 기입될 입력 영상 데이터에 따른 휘도분 이외에 상기 보상 좌표들의 휘도 분담분을 구현할 수 있는 휘도 마진이 만족되는지 여부를 상기 보상 좌표들 각각에 대해 분석하는 단계; 및
상기 휘도 마진 분석 결과를 기초로 상기 위치 가중치를 조정하는 단계를 포함하는 유기발광 표시장치의 암점 처리 방법.
According to claim 12,
The step of determining a compensation weight for calculating the luminance share,
In addition to the luminance according to the input image data to be written into the compensation coordinates, within the preset maximum output luminance including the data margin and the threshold voltage margin, whether the luminance margin capable of implementing the luminance division of the compensation coordinates is satisfied. Analyzing each of the compensation coordinates; and
and adjusting the position weight based on the luminance margin analysis result.
제 13 항에 있어서,
상기 휘도 분담분을 계산하기 위한 보상 가중치를 결정하는 단계는,
상기 보상 좌표들 중에서 휘도 마진이 만족되지 않은 제1 보상 좌표의 위치 가중치를 휘도 마진이 만족되는 범위까지 줄이고, 휘도 마진이 만족되는 적어도 하나 이상의 제2 보상 좌표에서 상기 제1 보상 좌표의 줄어든 위치 가중치를 분담하여 보상하는 유기발광 표시장치의 암점 처리 방법.
According to claim 13,
The step of determining a compensation weight for calculating the luminance share,
Among the compensation coordinates, the position weight of the first compensation coordinate in which the luminance margin is not satisfied is reduced to a range where the luminance margin is satisfied, and the position weight of the first compensation coordinate in at least one second compensation coordinate in which the luminance margin is satisfied is reduced. A dark spot processing method of an organic light emitting display device that divides and compensates for .
제 9 항에 있어서,
상기 서브픽셀들에 대한 전기적 특성을 센싱하여 센싱값을 출력하는 단계는,
제1 센싱 조건에 따라 모든 픽셀들을 1차 센싱하여 그에 대응되는 센싱값을 출력하고, 상기 제1 센싱 조건과 다른 제2 센싱 조건에 따라 일부 픽셀들을 2차 센싱하여 그에 대응되는 센싱값을 출력하는 단계이고, 상기 일부 픽셀들은 상기 불량 서브 픽셀이 포함된 수평 픽셀 라인에 배치된 픽셀들인 유기발광 표시장치의 암점 처리 방법.
According to claim 9,
The step of sensing the electrical characteristics of the subpixels and outputting the sensed values,
Primary sensing of all pixels according to a first sensing condition to output a corresponding sensing value, and secondary sensing of some pixels according to a second sensing condition different from the first sensing condition to output a corresponding sensing value step, wherein the some pixels are pixels disposed on a horizontal pixel line including the defective sub-pixel.
다수의 픽셀들이 구비되고, 각 픽셀이 제1 색 서브픽셀, 제2 색 서브픽셀, 제3 색 서브픽셀 및 제4 색 서브픽셀로 구성된 표시패널;
다수의 센싱 라인들을 통해 상기 픽셀들에 연결되고, 서브픽셀들에 대한 전기적 특성을 센싱하여 센싱값을 출력하는 센싱부;
상기 센싱값을 분석하여 암점이 되는 불량 서브 픽셀을 찾고, 상기 불량 서브 픽셀에 해당되는 에러 좌표를 도출하는 에러 검출부; 및
상기 암점으로 인한 휘도 손실분을 보상하기 위한 보상 좌표들을 상기 에러 좌표를 기준으로 하여 결정하고, 상기 보상 좌표들 각각에서 보상되는 휘도 분담분을 계산한 후, 상기 휘도 분담분만큼 상기 보상 좌표들에 기입되는 입력 영상 데이터를 상향 변조하는 휘도 연산부를 구비하고,
상기 센싱부는,
제1 센싱 조건에 따라 모든 픽셀들을 1차 센싱하여 그에 대응되는 센싱값을 출력하고, 상기 제1 센싱 조건과 다른 제2 센싱 조건에 따라 일부 픽셀들을 2차 센싱하여 그에 대응되는 센싱값을 출력하되,
상기 일부 픽셀들은 상기 불량 서브 픽셀이 포함된 수평 픽셀 라인에 배치된 픽셀들인 유기발광 표시장치.
a display panel including a plurality of pixels, each pixel including a first color subpixel, a second color subpixel, a third color subpixel, and a fourth color subpixel;
a sensing unit connected to the pixels through a plurality of sensing lines, sensing electrical characteristics of subpixels and outputting sensing values;
an error detection unit analyzing the sensed values to find defective sub-pixels that are dark spots and deriving error coordinates corresponding to the defective sub-pixels; and
Compensation coordinates for compensating for luminance loss due to the dark spots are determined based on the error coordinates, luminance contributions to be compensated for at each of the compensation coordinates are calculated, and then the luminance contributions are written into the compensation coordinates. A luminance calculation unit for up-modulating input image data to be
The sensing unit,
Primary sensing of all pixels according to a first sensing condition to output a corresponding sensing value, and secondary sensing of some pixels according to a second sensing condition different from the first sensing condition to output a corresponding sensing value; ,
The partial pixels are pixels disposed on a horizontal pixel line including the defective sub-pixel.
다수의 픽셀들이 구비되고, 각 픽셀이 제1 색 서브픽셀, 제2 색 서브픽셀, 제3 색 서브픽셀 및 제4 색 서브픽셀로 구성된 표시패널을 갖는 유기발광 표시장치의 암점 처리 방법에 있어서,
다수의 센싱 라인들을 통해 상기 픽셀들에 연결된 센싱부를 통해 상기 서브픽셀들에 대한 전기적 특성을 센싱하여 센싱값을 출력하는 단계;
상기 센싱값을 분석하여 암점이 되는 불량 서브 픽셀을 찾고, 상기 불량 서브 픽셀에 해당되는 에러 좌표를 도출하는 단계; 및
상기 암점으로 인한 휘도 손실분을 보상하기 위한 보상 좌표들을 상기 에러 좌표를 기준으로 하여 결정하고, 상기 보상 좌표들 각각에서 보상되는 휘도 분담분을 계산한 후, 상기 휘도 분담분만큼 상기 보상 좌표들에 기입되는 입력 영상 데이터를 상향 변조하는 단계를 포함하고,
상기 서브픽셀들에 대한 전기적 특성을 센싱하여 센싱값을 출력하는 단계는,
제1 센싱 조건에 따라 모든 픽셀들을 1차 센싱하여 그에 대응되는 센싱값을 출력하고, 상기 제1 센싱 조건과 다른 제2 센싱 조건에 따라 일부 픽셀들을 2차 센싱하여 그에 대응되는 센싱값을 출력하는 단계이고, 상기 일부 픽셀들은 상기 불량 서브 픽셀이 포함된 수평 픽셀 라인에 배치된 픽셀들인 유기발광 표시장치의 암점 처리 방법.
A dark spot processing method of an organic light emitting display device having a display panel including a plurality of pixels, each pixel including a first color subpixel, a second color subpixel, a third color subpixel, and a fourth color subpixel, the method comprising:
sensing electrical characteristics of the sub-pixels through a sensing unit connected to the pixels through a plurality of sensing lines and outputting a sensed value;
analyzing the sensed values to find defective sub-pixels that are dark spots, and deriving error coordinates corresponding to the defective sub-pixels; and
Compensation coordinates for compensating for luminance loss due to the dark spots are determined based on the error coordinates, luminance contributions to be compensated for at each of the compensation coordinates are calculated, and then the luminance contributions are written into the compensation coordinates. Including the step of up-modulating the input image data to be,
The step of sensing the electrical characteristics of the subpixels and outputting the sensed values,
Primary sensing of all pixels according to a first sensing condition to output a corresponding sensing value, and secondary sensing of some pixels according to a second sensing condition different from the first sensing condition to output a corresponding sensing value step, wherein the some pixels are pixels disposed on a horizontal pixel line including the defective sub-pixel.
KR1020160097460A 2016-07-29 2016-07-29 Organic Light Emitting Diode Display And Processing Method For Dark Spot Of The Same KR102543039B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160097460A KR102543039B1 (en) 2016-07-29 2016-07-29 Organic Light Emitting Diode Display And Processing Method For Dark Spot Of The Same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160097460A KR102543039B1 (en) 2016-07-29 2016-07-29 Organic Light Emitting Diode Display And Processing Method For Dark Spot Of The Same

Publications (2)

Publication Number Publication Date
KR20180014379A KR20180014379A (en) 2018-02-08
KR102543039B1 true KR102543039B1 (en) 2023-06-15

Family

ID=61232485

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160097460A KR102543039B1 (en) 2016-07-29 2016-07-29 Organic Light Emitting Diode Display And Processing Method For Dark Spot Of The Same

Country Status (1)

Country Link
KR (1) KR102543039B1 (en)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110349528B (en) * 2018-04-03 2021-04-13 京东方科技集团股份有限公司 Pixel array, driving method thereof and display device
KR102565690B1 (en) 2018-07-26 2023-08-10 삼성전자주식회사 Electronic apparatus and the control method thereof
KR102483946B1 (en) * 2018-08-03 2023-01-02 엘지디스플레이 주식회사 Organic light emitting display apparatus and driving method thereof
CN110047435B (en) * 2019-04-23 2020-12-04 京东方科技集团股份有限公司 Pixel driving circuit, driving method thereof, display panel and display device
CN114038428A (en) 2021-11-24 2022-02-11 惠州华星光电显示有限公司 Compensation method and compensation device of display panel
CN114038366B (en) * 2021-12-02 2024-03-15 乐金显示光电科技(中国)有限公司 Repair detection method and device for display module, equipment and storage medium
CN115019735B (en) * 2022-06-28 2023-12-26 惠科股份有限公司 Pixel compensation method, pixel compensation device and display device
KR20240062246A (en) * 2022-10-28 2024-05-09 삼성전자주식회사 Displat apparatus and image displaying method thereof
CN116069000B (en) * 2023-03-06 2023-06-13 宜科(天津)电子有限公司 Equipment fault recognition system based on tower lamp
CN116935788B (en) * 2023-09-15 2023-12-29 长春希达电子技术有限公司 Color compensation method, storage medium and system based on pixel multiplexing

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007025303A (en) * 2005-07-15 2007-02-01 Eastman Kodak Co Display device
JP2007212996A (en) 2006-02-06 2007-08-23 Lg Philips Lcd Co Ltd Flat panel display and control method for the flat panel display, and image quality, and the flat panel display

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6618185B2 (en) * 2001-11-28 2003-09-09 Micronic Laser Systems Ab Defective pixel compensation method
KR100769194B1 (en) * 2006-02-06 2007-10-23 엘지.필립스 엘시디 주식회사 Flat Display Apparatus, Fabricating Method, Picture Quality Controling Method And Apparatus Thereof
KR101329074B1 (en) * 2006-06-29 2013-11-12 엘지디스플레이 주식회사 Apparatus And Method For Controling Picture Quality of Flat Panel Display
KR102013701B1 (en) * 2012-12-11 2019-08-26 엘지디스플레이 주식회사 Organic Light Emitting Display Device and Method for Operating The Same
KR102052751B1 (en) * 2013-12-27 2020-01-08 엘지디스플레이 주식회사 The Method for Detecting of Driving Transistor Charactics of Organic Light Emitting diode Display
KR101934088B1 (en) * 2014-07-31 2019-01-03 삼성디스플레이 주식회사 Display apparatus and method of driving the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007025303A (en) * 2005-07-15 2007-02-01 Eastman Kodak Co Display device
JP2007212996A (en) 2006-02-06 2007-08-23 Lg Philips Lcd Co Ltd Flat panel display and control method for the flat panel display, and image quality, and the flat panel display

Also Published As

Publication number Publication date
KR20180014379A (en) 2018-02-08

Similar Documents

Publication Publication Date Title
KR102543039B1 (en) Organic Light Emitting Diode Display And Processing Method For Dark Spot Of The Same
KR102603596B1 (en) Organic Light Emitting Display And Degradation Sensing Method Of The Same
JP6817182B2 (en) Electroluminescent display device and its driving method
US10522077B2 (en) Current integrator and organic light-emitting display comprising the same
US10198999B2 (en) Organic light emitting display device and method of compensating for image quality of organic light emitting display device
KR102326167B1 (en) Organic Light Emitting Display and Method of Driving the same
KR102552959B1 (en) Display Device
KR102350396B1 (en) Organic Light Emitting Display And Degradation Sensing Method Of The Same
KR102168879B1 (en) Organic Light Emitting Display For Sensing Degradation Of Organic Light Emitting Diode
KR101065405B1 (en) Display and operating method for the same
KR102478671B1 (en) Organic Light Emitting Diode Display For Detecting Error Pixel
KR102520694B1 (en) Organic Light Emitting Display And Degradation Compensation Method of The Same
KR102462834B1 (en) Method for sensing degradation of organic light emitting diode
KR101581593B1 (en) Degradation Sensing Method of Organic Light Emitting Display
KR102614069B1 (en) Sensing Circuit And Organic Light Emitting Display Including The Same, And Sensing Method Of Organic Light Emitting Display
CN111326106B (en) Gate driver, organic light emitting diode display device and driving method thereof
KR102595505B1 (en) Organic Light Emitting Display And Sensing Method For Electric Characteristics Of The Same
US11302266B2 (en) Organic light emitting diode display device
KR102389198B1 (en) electroluminescent display device and sensing method thereof
KR102604412B1 (en) Real Time Compensation Circuit And Electroluminescent Display Device Including The Same
KR20150033903A (en) Organic light emitting diode display device and driving method the same
KR102374752B1 (en) Driving Method Of Organic Light Emitting Display
KR102282934B1 (en) Organic light emitting display device and methdo of driving the same
KR102122541B1 (en) Organic Light Emitting Display For Compensating Distortion Of Reference Voltage
KR102681576B1 (en) Source Driver IC for Sensing Characteristic of Driving Transistor

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right