KR102536832B1 - Wafer level package and method for manufacturing the package - Google Patents
Wafer level package and method for manufacturing the package Download PDFInfo
- Publication number
- KR102536832B1 KR102536832B1 KR1020180156604A KR20180156604A KR102536832B1 KR 102536832 B1 KR102536832 B1 KR 102536832B1 KR 1020180156604 A KR1020180156604 A KR 1020180156604A KR 20180156604 A KR20180156604 A KR 20180156604A KR 102536832 B1 KR102536832 B1 KR 102536832B1
- Authority
- KR
- South Korea
- Prior art keywords
- wafer
- transmitting member
- wafers
- light transmitting
- metal
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Geometry (AREA)
- Micromachines (AREA)
- Photometry And Measurement Of Optical Pulse Characteristics (AREA)
Abstract
실시 예의 웨이퍼 레벨 패키지는 수평 방향으로 서로 인접하는 제1 부분과 제2 부분을 갖고, 수직 방향으로 서로 반대측에 있는 제1 및 제2 면을 갖는 투광성 부재와, 투광성 부재의 제1 부분의 제1 면과 본딩된 제1 금속부를 갖는 제1 웨이퍼 및 투광성 부재의 제2 부분의 제2 면과 본딩된 제2 금속부를 갖는 제2 웨이퍼를 포함하고, 제1 부분의 제1 면과 제2 부분의 제2 면은 상기 수직 방향으로 서로 중첩되지 않는다.A wafer level package according to an embodiment includes a light transmitting member having a first part and a second part adjacent to each other in a horizontal direction and first and second surfaces opposite to each other in a vertical direction, and a first part of the first part of the light transmitting member. a first wafer having a first metal portion bonded to a surface of the light transmitting member and a second wafer having a second metal portion bonded to a second surface of the second portion of the light transmitting member; The second faces do not overlap each other in the vertical direction.
Description
실시 예는 웨이퍼 레벨 패키지 및 이의 제조 방법에 관한 것이다.The embodiment relates to a wafer level package and a manufacturing method thereof.
일반적으로 웨이퍼 레벨 패키지(WLP:Wafer Level Package)란, 웨이퍼를 가공한 후 칩을 하나씩 잘라 내서 패키징하는 방식과 달리, 웨이퍼 상태에서 한번에 패키지 공정 및 테스트를 진행하고 이후 칩을 절단하여 간단히 완제품을 만들어 내는 기술이다. 이 기술을 적용하면 하나씩 잘라내는 방식 대비 패키지 생산 원가의 약 20% 절감이 가능하다.In general, Wafer Level Package (WLP), unlike the method of packaging by cutting out chips one by one after processing a wafer, performs the package process and test at once in the wafer state and then cuts the chip to simply make a finished product. It is a technique that By applying this technology, it is possible to save about 20% of the package production cost compared to the one-by-one cutting method.
투광성이 낮은 복수의 웨이퍼가 서로 결합된 웨이퍼 레벨 패키지의 제조 비용을 절감시키기 위한 많은 연구가 진행되고 있다.A lot of research is being conducted to reduce the manufacturing cost of a wafer level package in which a plurality of wafers having low light transmittance are bonded to each other.
실시 예는 저렴하고 간단히 제조될 수 있는 웨이퍼 레벨 패키지 및 이의 제조 방법을 제공한다.The embodiment provides a wafer level package that can be inexpensively and simply manufactured and a manufacturing method thereof.
일 실시 예에 의한 웨이퍼 레벨 패키지는 수평 방향으로 서로 인접하는 제1 부분과 제2 부분을 갖고, 수직 방향으로 서로 반대측에 있는 제1 및 제2 면을 갖는 투광성 부재; 상기 투광성 부재의 상기 제1 부분의 상기 제1 면과 본딩된 제1 금속부를 갖는 제1 웨이퍼; 및 상기 투광성 부재의 상기 제2 부분의 상기 제2 면과 본딩된 제2 금속부를 갖는 제2 웨이퍼를 포함하고, 상기 제1 부분의 상기 제1 면과 상기 제2 부분의 상기 제2 면은 상기 수직 방향으로 서로 중첩되지 않을 수 있다.A wafer level package according to an embodiment includes a light transmitting member having first and second parts horizontally adjacent to each other and first and second surfaces opposite to each other in a vertical direction; a first wafer having a first metal portion bonded to the first surface of the first portion of the light transmitting member; and a second wafer having a second metal portion bonded to the second surface of the second part of the light transmitting member, wherein the first surface of the first part and the second surface of the second part are They may not overlap each other in the vertical direction.
예를 들어, 상기 제1 및 제2 웨이퍼 각각의 상기 수직 방향으로의 두께는 일정할 수 있다.For example, the thickness of each of the first and second wafers in the vertical direction may be constant.
예를 들어, 상기 제1 웨이퍼에서 상기 제1 금속부가 형성되며 상기 제2 웨이퍼와 대면하는 제3 면은 플랫하고, 상기 제2 웨이퍼에서 상기 제2 금속부가 형성되며 상기 제1 웨이퍼와 대면하는 제4 면은 플랫할 수 있다.For example, the first metal part is formed on the first wafer and the third surface facing the second wafer is flat, and the second metal part is formed on the second wafer and the third surface facing the first wafer is flat. 4 sides can be flat.
예를 들어, 상기 제1 금속부는 상기 제1 웨이퍼의 상기 제3 면의 외곽에 배치되고, 상기 제2 금속부는 상기 제2 웨이퍼의 상기 제4 면의 외곽에 배치될 수 있다.For example, the first metal part may be disposed outside the third surface of the first wafer, and the second metal part may be disposed outside the fourth surface of the second wafer.
예를 들어, 상기 제1 웨이퍼의 상기 제3 면과, 상기 제2 웨이퍼의 상기 제4 면과, 상기 투광성 부재는 공동을 형성하도록 배치될 수 있다.For example, the third surface of the first wafer, the fourth surface of the second wafer, and the light transmitting member may be disposed to form a cavity.
예를 들어, 상기 공동은 진공 상태일 수 있다.For example, the cavity may be in a vacuum state.
예를 들어, 상기 제1 및 제2 웨이퍼 각각은 실리콘 웨이퍼일 수 있다.For example, each of the first and second wafers may be a silicon wafer.
다른 실시 예에 의한 웨이퍼 레벨 패키지는 수직 방향으로 서로 반대측에 있는 제1 및 제2 면을 갖고, 수평 방향으로 서로 이격된 복수의 관통홀을 갖고, 상기 복수의 관통홀 주변에서 상기 수평 방향으로 서로 인접하는 제1 부분과 제2 부분을 갖는 투광성 부재; 각각이, 상기 투광성 부재의 상기 제1 부분의 상기 제1 면과 본딩된 제1 금속부를 갖는 복수의 제1 웨이퍼; 및 각각이, 상기 투광성 부재의 상기 제2 부분의 상기 제2 면과 본딩된 제2 금속부를 갖는 복수의 제2 웨이퍼를 포함하고, 상기 복수의 제1 및 제2 웨이퍼 각각의 평면 크기는 상기 복수의 관통홀 각각의 평면 크기보다 클 수 있다.A wafer level package according to another embodiment has first and second surfaces opposite to each other in a vertical direction, has a plurality of through-holes spaced apart from each other in a horizontal direction, and mutually interacts with each other in the horizontal direction around the plurality of through-holes. a light transmitting member having adjacent first and second portions; a plurality of first wafers each having a first metal portion bonded to the first surface of the first portion of the light transmitting member; and a plurality of second wafers each having a second metal portion bonded to the second surface of the second part of the light transmitting member, wherein a plane size of each of the plurality of first and second wafers is the plurality of second wafers. may be larger than the plane size of each of the through holes.
예를 들어, 상기 투광성 부재의 상기 제1 부분은 상기 복수의 관통홀 각각과 상기 수평 방향으로 접하고, 상기 투광성 부재의 상기 제2 부분은 상기 제1 부분과 상기 수평 방향으로 접할 수 있다.For example, the first portion of the light transmitting member may contact each of the plurality of through holes in the horizontal direction, and the second portion of the light transmitting member may contact the first portion in the horizontal direction.
또 다른 실시 예에 의하면, 제1 및 제2 웨이퍼를 포함하는 웨이퍼 레벨 패키지의 제조 방법은, 수평 방향으로 서로 인접하는 제1 부분과 제2 부분을 갖고, 수직 방향으로 서로 반대측에 있는 제1 및 제2 면을 갖는 투광성 부재를 준비하는 단계; 상기 투광성 부재의 상기 제1 부분과 상기 제1 웨이퍼에 포함된 제1 금속부를 상기 수직 방향으로 중첩시키는 단계; 상기 투광성 부재의 상기 제1 부분을 통해 상기 제1 금속부에 레이저 빔을 조사하여, 상기 제1 부분의 상기 제1 면과 상기 제1 금속부를 본딩시키는 단계; 상기 투광성 부재의 상기 제2 부분과 상기 제2 웨이퍼에 포함된 제2 금속부를 상기 수직 방향으로 중첩시키는 단계; 및 상기 투광성 부재의 상기 제2 부분을 통해 상기 제2 금속부에 레이저 빔을 조사하여, 상기 제2 부분의 상기 제2 면과 상기 제2 금속부를 본딩시키는 단계를 포함할 수 있다.According to another embodiment, a method of manufacturing a wafer level package including first and second wafers has a first part and a second part adjacent to each other in a horizontal direction, and first and second parts on opposite sides in a vertical direction. preparing a light transmitting member having a second surface; overlapping the first portion of the light transmitting member and the first metal portion included in the first wafer in the vertical direction; bonding a first surface of the first portion to the first metal portion by irradiating a laser beam to the first metal portion through the first portion of the light-transmitting member; overlapping the second portion of the light transmitting member and a second metal portion included in the second wafer in the vertical direction; and irradiating a laser beam to the second metal part through the second part of the light transmitting member to bond the second surface of the second part to the second metal part.
또 다른 실시 예에 의하면, 복수의 제1 웨이퍼 및 복수의 제2 웨이퍼를 포함하는 웨이퍼 레벨 패키지의 제조 방법은, 수직 방향으로 서로 반대측에 있는 제1 및 제2 면을 갖고, 수평 방향으로 서로 이격된 복수의 관통홀을 갖고, 상기 복수의 관통홀 주변에서 상기 수평 방향으로 서로 인접하는 제1 부분과 제2 부분을 갖는 투광성 부재를 준비하는 단계; 제1 브릿지에 의해 서로 연결된 상기 복수의 제1 웨이퍼 각각의 제1 금속부를 상기 투광성 부재의 상기 제1 부분과 상기 수직 방향으로 중첩시키는 단계; 상기 투광성 부재의 상기 제1 부분을 통해 상기 복수의 제1 웨이퍼 각각의 상기 제1 금속부에 레이저 빔을 조사하여, 상기 제1 부분의 상기 제1 면과 상기 복수의 제1 웨이퍼 각각의 상기 제1 금속부를 본딩시키는 단계; 상기 제1 금속부를 본딩시킨 이후에 상기 제1 브릿지를 제거하는 단계; 제2 브릿지에 의해 서로 연결된 상기 복수의 제2 웨이퍼 각각의 제2 금속부를 상기 투광성 부재의 상기 제2 부분과 상기 수직 방향으로 중첩시키는 단계; 상기 투광성 부재의 상기 제2 부분을 통해 상기 복수의 제2 웨이퍼 각각의 상기 제2 금속부에 레이저 빔을 조사하여, 상기 제2 부분의 상기 제2 면과 상기 복수의 제2 웨이퍼 각각의 상기 제2 금속부를 본딩시키는 단계; 및 상기 제2 금속부를 본딩시킨 이후에 상기 제2 브릿지를 제거하는 단계를 포함할 수 있다.According to another embodiment, a method of manufacturing a wafer level package including a plurality of first wafers and a plurality of second wafers has first and second surfaces on opposite sides in a vertical direction and spaced apart from each other in a horizontal direction. preparing a light-transmitting member having a plurality of through-holes, and having a first portion and a second portion adjacent to each other in the horizontal direction around the plurality of through-holes; overlapping a first metal portion of each of the plurality of first wafers connected to each other by a first bridge with the first portion of the light transmitting member in the vertical direction; A laser beam is irradiated to the first metal portion of each of the plurality of first wafers through the first portion of the light-transmitting member, so that the first surface of the first portion and the first metal portion of each of the plurality of first wafers are formed. 1 bonding the metal part; removing the first bridge after bonding the first metal part; overlapping a second metal portion of each of the plurality of second wafers connected to each other by a second bridge with the second portion of the light transmitting member in the vertical direction; A laser beam is irradiated to the second metal portion of each of the plurality of second wafers through the second portion of the light-transmissive member, so that the second surface of the second portion and the second metal portion of each of the plurality of second wafers are formed. 2 bonding the metal part; and removing the second bridge after bonding the second metal part.
실시 예에 따른 웨이퍼 레벨 패키지 및 이의 제조 방법은 낮은 공정 비용을 갖고, 공정 조건의 제약이 해소될 수 있다.A wafer level package and a manufacturing method thereof according to an embodiment have a low process cost, and limitations of process conditions can be eliminated.
도 1a 및 도 1b는 일 실시 예에 의한 웨이퍼 레벨 패키지의 결합 단면도 및 분해 단면도를 각각 나타낸다.
도 2a 및 도 2b는 다른 실시 예에 의한 웨이퍼 레벨 패키지의 평면도 및 저면도를 각각 나타낸다.
도 3a 내지 도 3f는 도 1a 및 도 1b에 도시된 웨이퍼 레벨 패키지의 제조 방법을 설명하기 위한 공정 단면도이다.
도 4는 도 1a 및 도 1b에 도시된 웨이퍼 레벨 패키지의 제조 방법을 설명하기 위한 플로우차트이다.
도 5 (a) 내지 (f)는 도 2a 및 도 2b에 도시된 웨이퍼 레벨 패키지의 제조 방법을 설명하기 위한 공정 단면도이다.
도 6은 도 2a 및 도 2b에 도시된 웨이퍼 레벨 패키지의 제조 방법을 설명하기 위한 플로우차트이다.
도 7은 제1 및 제2 웨이퍼를 서로 본딩하는 제1 비교 례에 의한 웨이퍼 레벨 패키지 제조 방법을 설명하기 위한 도면이다.
도 8 (a) 내지 (d)는 유테틱 본딩을 이용하는 제2 비교 례에 의한 웨이퍼 레벨 패키지 제조 방법을 설명하기 위한 도면이다.
도 9a 및 도 9b는 실시 예에 의한 웨이퍼 레벨 패키지 제조 방법의 효과를 설명하기 위한 도면이다.
도 10은 실시 예에 따른 웨이퍼 레벨 패키지를 적용한 단위 셀의 적외선 감지부를 포함하는 적외선 감지 센서를 설명하는 도면이다.
도 11 (a) 및 (b)는 일 실시 예에 따른 상부 구조체의 전극 패드와 하부 구조체의 앵커부가 솔더 볼에 의해 접합되는 공정을 나타낸다.1A and 1B show a combined cross-sectional view and an exploded cross-sectional view of a wafer level package according to an embodiment, respectively.
2A and 2B show a plan view and a bottom view, respectively, of a wafer level package according to another embodiment.
3A to 3F are process cross-sectional views for explaining a manufacturing method of the wafer level package shown in FIGS. 1A and 1B.
4 is a flowchart for explaining a manufacturing method of the wafer level package shown in FIGS. 1A and 1B.
5 (a) to (f) are cross-sectional views illustrating a manufacturing method of the wafer level package shown in FIGS. 2A and 2B.
6 is a flowchart for explaining a manufacturing method of the wafer level package shown in FIGS. 2A and 2B.
7 is a diagram for explaining a method of manufacturing a wafer level package according to a first comparative example in which first and second wafers are bonded to each other.
8 (a) to (d) are views for explaining a wafer level package manufacturing method according to a second comparative example using eutectic bonding.
9A and 9B are diagrams for explaining an effect of a method for manufacturing a wafer level package according to an embodiment.
10 is a diagram illustrating an infrared detection sensor including an infrared detection unit of a unit cell to which a wafer level package according to an embodiment is applied.
11 (a) and (b) show a process of bonding an electrode pad of an upper structure and an anchor portion of a lower structure by solder balls according to an embodiment.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 상세히 설명한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
다만, 본 발명의 기술 사상은 설명되는 일부 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있고, 본 발명의 기술 사상 범위 내에서라면, 실시 예들 간 그 구성 요소들 중 하나 이상을 선택적으로 결합, 치환하여 사용할 수 있다.However, the technical spirit of the present invention is not limited to some of the described embodiments, but may be implemented in a variety of different forms, and if it is within the scope of the technical spirit of the present invention, one or more of the components among the embodiments can be selectively implemented. can be used by combining and substituting.
또한, 본 발명의 실시 예에서 사용되는 용어(기술 및 과학적 용어를 포함)는, 명백하게 특별히 정의되어 기술되지 않는 한, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 일반적으로 이해될 수 있는 의미로 해석될 수 있으며, 사전에 정의된 용어와 같이 일반적으로 사용되는 용어들은 관련 기술의 문맥상의 의미를 고려하여 그 의미를 해석할 수 있을 것이다.In addition, terms (including technical and scientific terms) used in the embodiments of the present invention, unless explicitly specifically defined and described, can be generally understood by those of ordinary skill in the art to which the present invention belongs. It can be interpreted as meaning, and commonly used terms, such as terms defined in a dictionary, can be interpreted in consideration of contextual meanings of related technologies.
또한, 본 발명의 실시 예에서 사용된 용어는 실시 예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함할 수 있고, “A 및(와) B, C중 적어도 하나(또는 한 개이상)”으로 기재되는 경우 A, B, C로 조합할 수 있는 모든 조합 중 하나이상을 포함할 수 있다.In addition, terms used in the embodiments of the present invention are for describing the embodiments and are not intended to limit the present invention. In this specification, the singular form may also include the plural form unless otherwise specified in the phrase, and when described as “at least one (or more than one) of A and (and) B and C”, A, B, and C are combined. Can include one or more of all possible combinations.
또한, 본 발명의 실시 예의 구성 요소를 설명하는 데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등으로 한정되지 않는다.Also, terms such as first, second, A, B, (a), and (b) may be used to describe components of an embodiment of the present invention. These terms are only used to distinguish the component from other components, and the term is not limited to the nature, order, or order of the corresponding component.
그리고, 어떤 구성 요소가 다른 구성요소에 ‘연결’, ‘결합’ 또는 ‘접속’된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결, 결합 또는 접속되는 경우 뿐만아니라, 그 구성 요소와 그 다른 구성요소 사이에 있는 또 다른 구성 요소로 인해 ‘연결’, ‘결합’ 또는 ‘접속’되는 경우도 포함할 수 있다.In addition, when a component is described as being 'connected', 'coupled' or 'connected' to another component, the component is not only directly connected to, coupled to, or connected to the other component, but also with the component. It may also include the case of being 'connected', 'combined', or 'connected' due to another component between the other components.
또한, 각 구성 요소의 “상(위) 또는 하(아래)”에 형성 또는 배치되는 것으로 기재되는 경우, 상(위) 또는 하(아래)는 두 개의 구성 요소들이 서로 직접 접촉되는 경우 뿐만아니라 하나 이상의 또 다른 구성 요소가 두 개의 구성 요소들 사이에 형성 또는 배치되는 경우도 포함한다. 또한 “상(위) 또는 하(아래)”로 표현되는 경우 하나의 구성 요소를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.In addition, when it is described as being formed or disposed on the “upper (above) or lower (below)” of each component, the upper (upper) or lower (lower) is not only when two components are in direct contact with each other, but also on one A case in which another component above is formed or disposed between two components is also included. In addition, when expressed as “up (up) or down (down)”, it may include the meaning of not only the upward direction but also the downward direction based on one component.
이하, 실시 예에 의한 웨이퍼 레벨 패키지(100A, 100B) 및 이(100A, 100B)를 제조하는 방법(200, 300)을 첨부된 도면을 참조하여 다음과 같이 설명한다. 편의상, 데카르트 좌표계(x축, y축, z축)를 이용하여 웨이퍼 레벨 패키지(100A, 100B) 및 이(100A, 100B)를 제조하는 방법(200, 300)을 설명하지만, 다른 좌표계에 의해서도 이를 설명할 수 있음은 물론이다. 또한, 데카르트 좌표계에 의하면, x축, y축 및 z축은 서로 직교하지만, 실시 예는 이에 국한되지 않는다. 즉, x축, y축 및 z축은 서로 교차할 수도 있다.Hereinafter,
도 1a 및 도 1b는 일 실시 예에 의한 웨이퍼 레벨 패키지(100A)의 결합 단면도 및 분해 단면도를 각각 나타낸다.1A and 1B respectively show a combined cross-sectional view and an exploded cross-sectional view of a wafer level package 100A according to an embodiment.
일 실시 예에 의한 웨이퍼 레벨 패키지(100A)는 투광성 부재(110A), 제1 웨이퍼(120A) 및 제2 웨이퍼(130A)를 포함할 수 있다.A wafer level package 100A according to an embodiment may include a light transmitting
투광성 부재(110A)는 수평 방향(예를 들어, y축 방향)으로 서로 인접하는 제1 부분(P1)과 제2 부분(P2)을 갖는다. 또한, 투광성 부재(110A)는 수직 방향(예를 들어, z축 방향)으로 서로 반대측에 있는 제1 및 제2 면(S1, S2)을 갖는다. 여기서, 제1 부분(P1)도 제1 및 제2 면(S1, S2)을 갖고, 제2 부분(P2)도 제1 및 제2 면(S1, S2)을 갖는다. 또한, 제1 부분(P1)의 제1 면(S1)과 제2 부분(P2)의 제2 면(S2)은 수직 방향(예를 들어, z축 방향)으로 서로 중첩되지 않을 수 있다.The
투광성 부재(110A)는 광을 투과시킬 수 있는 재질 예를 들어 글래스(glass)로 구현될 수 있다. 또한, 투광성 부재(110A)는 투광성을 가지면서 전기적 전도성을 갖는 물질 또는 투광성을 가지면서 전기적 비전도성을 갖는 물질로 구현될 수도 있다.The
제1 웨이퍼(120A)는 몸체(122) 및 제1 금속부(124)를 포함할 수 있다. 제1 금속부(124)는 투광성 부재(110A)의 제1 부분(P1)의 제1 면(S1)과 본딩될 수 있다. 도 1a 및 도 1b에서, 제1 금속부(124)는 몸체(122)의 위에 별도의 부재로서 배치된 것으로 도시되어 있다. 그러나, 제1 웨이퍼(120A)의 몸체(122)는 금속 물질을 포함하는 회로 패턴(미도시)을 포함할 수 있으며, 이 금속 물질이 제1 금속부(124)에 해당할 수 있다.The
제2 웨이퍼(130A)는 몸체(132) 및 제2 금속부(134)를 포함할 수 있다. 제2 금속부(134)는 투광성 부재(110A)의 제2 부분(P2)의 제2 면(S2)과 본딩될 수 있다. 도 1a 및 도 1b에서, 제2 금속부(134)는 몸체(132)의 위에 별도의 부재로서 배치된 것으로 도시되어 있다. 그러나, 제2 웨이퍼(130A)의 몸체(132)는 금속 물질을 포함하는 회로 패턴(미도시)을 포함할 수 있으며, 이 금속 물질이 제2 금속부(134)에 해당할 수 있다.The
또한, 제1 및 제2 웨이퍼(120A, 130A) 각각은 투광성이 낮은 실리콘 웨이퍼일 수 있으나, 실시 예는 웨이퍼(120A, 130A)의 특정한 종류나 재질에 국한되지 않는다.In addition, each of the first and
또한, 제1 및 제2 웨이퍼(120A, 130A) 각각의 수직 방향(예를 들어, z축 방향)으로의 두께(T1, T2)는 일정할 수 있다. 이때, 제1 웨이퍼(120A)에서 제1 금속부(124)가 형성되며 제2 웨이퍼(130A)와 대면하는 제3 면(S3)은 플랫(flat)할 수 있다. 또한, 제2 웨이퍼(130A)에서 제2 금속부(134)가 형성되며 제1 웨이퍼(120A)의 제3 면(S3)과 대면하는 제4 면(S4)은 플랫할 수 있다.In addition, the thicknesses T1 and T2 of each of the first and
또한, 제1 금속부(124)는 제1 웨이퍼(120A)의 제3 면(S3)의 외곽에 배치되고, 제2 금속부(134)는 제2 웨이퍼(130A)의 제4 면(S4)의 외곽에 배치될 수 있다. 이와 같이, 제1 및 제2 금속부(124, 134) 각각이 제1 및 제2 웨이퍼(120A, 130A) 각각의 외곽에 배치될 경우, 투광성 부재(110A)의 수직 방향(예를 들어, z축 방향)으로의 두께를 조절할 경우 공동(SP)(air gap)이 형성될 수 있다. 여기서, 제1 웨이퍼(120A)의 제3 면(S3)과, 제2 웨이퍼(130A)의 제4 면(S4)과, 투광성 부재(110A)는 공동(SP)을 형성하도록 배치될 수 있다. 예를 들어, 공동(SP)은 진공 상태일 수 있다. 이를 위해, 제1 금속부(124)와 제2 금속부(134)는 투광성 부재(110A)와 기밀하게 본딩될 수 있다.In addition, the
도 2a 및 도 2b는 다른 실시 예에 의한 웨이퍼 레벨 패키지(100B)의 평면도 및 저면도를 각각 나타낸다.2A and 2B show a plan view and a bottom view, respectively, of a
도 2a 및 도 2b에 도시된 다른 실시 예에 의한 웨이퍼 레벨 패키지(100B)는 투광성 부재(110B), 복수의 제1 웨이퍼(120B) 및 복수의 제2 웨이퍼(130B)를 포함할 수 있다.A
웨이퍼 레벨 패키지(100B)에서 복수의 제1 웨이퍼(120B)와 복수의 제2 웨이퍼(130B)는 투광성 부재(110B)를 사이에 두고 서로 대면하여 어레이 형태로 배치될 수 있다.In the
도 1a 및 도 1b와 달리, 제1 및 제2 웨이퍼(120B, 130B) 각각이 복수 개이고, 복수 개의 제1 및 제2 웨이퍼(120B, 130B)가 하나의 투광성 부재(110B)를 사이에 두고, 서로 배치됨을 제외하면, 도 2a 및 도 2b에 도시된 웨이퍼 레벨 패키지(100B)는 도 1a 및 도 1b에 도시된 웨이퍼 레벨 패키지(100A)와 동일하다.Unlike FIGS. 1A and 1B, each of the first and
따라서, 도 2a 및 도 2b에 도시된 웨이퍼 레벨 패키지(100B)에서, 도 1a 및 도 1b에 도시된 웨이퍼 레벨 패키지(100A)와 다른 부분에 대해서만 설명한다. 따라서, 특별히 상반된다고 특정하지 않는 한, 도 1a 및 도 1b에 도시된 웨이퍼 레벨 패키지(100A)에 대한 설명은 도 2a 및 도 2b에 도시된 웨이퍼 레벨 패키지(100B)에도 적용될 수 있다.Therefore, in the
투광성 부재(110B)는 수직 방향(예를 들어, z축 방향)으로 서로 반대측에 있는 제1 및 제2 면(S1, S2)을 갖고, 수평 방향(예를 들어, x축 방향과 y축 방향)으로 서로 이격된 복수의 관통홀(140)을 갖는다. 여기서, 관통홀(140)의 개수는 제1 및 제2 웨이퍼(120B, 130B) 각각의 개수와 동일할 수 있다. 즉, 제1 웨이퍼(120B)의 개수가 4개이면 관통홀(140)의 개수도 4개일 수 있으며, 제1 웨이퍼(120B)의 개수와 제2 웨이퍼(130B)의 개수는 동일할 수 있다.The
또한, 투광성 부재(110B)는 복수의 관통홀(140) 주변에서 수평 방향으로 서로 인접하는 제1 부분(P1)과 제2 부분(P2)을 가질 수 있다.Also, the
복수의 제1 웨이퍼(120B) 각각은, 투광성 부재(110B)의 제1 부분(P1)의 제1 면(S1)과 본딩된 제1 금속부(미도시)를 가질 수 있다. 제1 금속부는 도 2a에 도시된 제1 웨이퍼(120B)에 가려져서 보이지 않지만, 제1 웨이퍼(120B)와 투광성 기판(110B)의 제1 부분(P1) 사이에 배치될 수 있다.Each of the plurality of
도 2b를 참조하면, 복수의 제2 웨이퍼(130B) 각각은 투광성 부재(110B)의 제2 부분(P2)의 제2 면(S2)과 본딩된 제2 금속부(미도시)를 가질 수 있다. 이해를 돕기 위해, 도 2b에서 제1 부분(P1)도 함께 표시하였다.Referring to FIG. 2B , each of the plurality of
제2 금속부는 도 2b에 도시된 제2 웨이퍼(130B)에 가려져서 보이지 않지만, 제2 웨이퍼(130B)와 투광성 기판(110B)의 제2 부분(P2) 사이에 배치될 수 있다.Although the second metal part is hidden by the
투광성 부재(110B)의 제1 부분(P1)은 복수의 관통홀(140) 각각과 수평 방향(예를 들어, x축 및 y축 방향)으로 접하고, 투광성 부재(110B)의 제2 부분(P2)은 제1 부분(P1)과 수평 방향(예를 들어, x축 및 y축 방향)으로 접할 수 있다. 여기서, 제2 부분(P2)은 제1 부분(P1)보다 관통홀(140)로부터 더 멀리 배치되어 있지만, 이와 달리 제1 부분(P1)이 제2 부분(P2)보다 관통홀(140)로부터 더 멀리 배치될 수도 있다.The first part P1 of the
또한, 복수의 제1 및 제2 웨이퍼(120B, 130B) 각각의 평면 크기는 복수의 관통홀(140) 각각의 평면 크기보다 클 수 있다.In addition, the plane size of each of the plurality of first and
이하, 도 1a 및 도 1b에 도시된 일 실시 예에 의한 웨이퍼 레벨 패키지(100A)의 제조 방법(200)을 첨부된 도면을 참조하여 다음과 같이 설명한다.Hereinafter, a
도 3a 내지 도 3f는 도 1a 및 도 1b에 도시된 웨이퍼 레벨 패키지(100A)의 제조 방법(200)을 설명하기 위한 공정 단면도이다.3A to 3F are cross-sectional views illustrating a
도 4는 도 1a 및 도 1b에 도시된 웨이퍼 레벨 패키지(100A)의 제조 방법(200)을 설명하기 위한 플로우차트이다.FIG. 4 is a flowchart for explaining a
먼저, 도 3a에 도시된 바와 같이 수평 방향(예를 들어, y축 방향)으로 서로 인접하는 제1 부분(P1)과 제2 부분(P2)을 갖고, 수직 방향(예를 들어, z축 방향)으로 서로 반대측에 있는 제1 및 제2 면(S1, S2)을 갖는 투광성 부재(110A)를 준비한다(제210 단계).First, as shown in FIG. 3A, the first part P1 and the second part P2 are adjacent to each other in the horizontal direction (eg, the y-axis direction), and the vertical direction (eg, the z-axis direction ), a
제210 단계 후에, 도 3b에 도시된 바와 같이 투광성 부재(110A)의 제1 부분(P1)과 제1 웨이퍼(120A)에 포함된 제1 금속부(124)를 수직 방향(예를 들어, z축 방향)으로 중첩시킨다(제220 단계).After
제220 단계 후에, 도 3c에 도시된 바와 같이, 투광성 부재(110A)의 제1 부분(P1)과 제1 웨이퍼(120A)에 포함된 제1 금속부(124)를 수직 방향(예를 들어, z축 방향)으로 서로 접하도록 중첩시킨 후에, 투광성 부재(110A)의 제1 부분(P1)을 통해 제1 금속부(124)에 레이저 빔(LL)을 조사하여, 제1 부분(P1)의 제1 면(S1)과 제1 금속부(124)를 본딩시킨다(제230 단계).After
제230 단계 후에, 도 3d에 도시된 바와 같이 제230 단계에서 수행된 결과물을 뒤집은 이후, 도 3e에 도시된 바와 같이 투광성 부재(110A)의 제2 부분(P2)과 제2 웨이퍼(130A)에 포함된 제2 금속부(134)를 수직 방향(예를 들어, z축 방향)으로 중첩시킨다(제240 단계).After
제240 단계 후에, 도 3f에 도시된 바와 같이 투광성 부재(110A)의 제2 부분(P2)과 제2 웨이퍼(130A)에 포함된 제2 금속부(134)를 수직 방향(예를 들어, z축 방향)으로 접하도록 중첩시킨 후, 투광성 부재(110A)의 제2 부분(P2)을 통해 제2 금속부(134)에 레이저 빔(LL)을 조사하여, 제2 부분(P2)의 제2 면(S2)과 제2 금속부(134)를 본딩시켜 도 1a 및 도 1b에 도시된 웨이퍼 레벨 패키지(100A)를 완성한다(제250 단계).After
이하, 도 2a 및 도 2b에 도시된 다른 실시 예에 의한 웨이퍼 레벨 패키지(100B)의 제조 방법(300)을 첨부된 도면을 참조하여 다음과 같이 설명한다.Hereinafter, a
도 5 (a) 내지 (f)는 도 2a 및 도 2b에 도시된 웨이퍼 레벨 패키지(100B)의 제조 방법(300)을 설명하기 위한 공정 단면도이다.5 (a) to (f) are cross-sectional views illustrating a
도 6은 도 2a 및 도 2b에 도시된 웨이퍼 레벨 패키지(100B)의 제조 방법(300)을 설명하기 위한 플로우차트이다.FIG. 6 is a flowchart for explaining a
먼저, 도 5 (a)에 도시된 바와 같이 수직 방향(예를 들어, z축 방향)으로 서로 반대측에 있는 제1 및 제2 면(S1, S2)을 갖고, 수평 방향(예를 들어, x축 및 y축 방향)으로 서로 이격된 복수의 관통홀(140)을 갖고, 복수의 관통홀(140) 주변에서 수평 방향(예를 들어, x축 및 y축 방향)으로 서로 인접하는 제1 부분(P1)과 제2 부분(P2)을 갖는 투광성 부재를 준비한다(제310 단계).First, as shown in FIG. 5 (a), the first and second surfaces S1 and S2 are opposite to each other in the vertical direction (eg, z-axis direction), and in the horizontal direction (eg, x-axis direction). A first portion having a plurality of through-
제310 단계 후에, 도 5(b)에 도시된 바와 같이 제1 브릿지(128)에 의해 서로 연결된 복수의 제1 웨이퍼(120B) 각각의 제1 금속부(미도시)를 투광성 부재(110B)의 제1 부분(P1)과 수직 방향(예를 들어, z축 방향)으로 중첩시킨다(제320 단계). 제1 금속부는 도 5(b)에 도시된 제1 웨이퍼(120B)에 의해 가려져서 보이지 않지만, 제1 웨이퍼(120B)와 투광성 기판(110B)의 제1 부분(P1) 사이에 배치될 수 있다.After
제320 단계 후에, 도 5(c)에 도시된 바와 같이, 투광성 부재(110B)의 제1 부분(P1)을 통해 복수의 제1 웨이퍼(120B) 각각의 제1 금속부에 레이저 빔을 조사하여, 제1 부분(P1)의 제1 면(S1)과 복수의 제1 웨이퍼(120B) 각각의 제1 금속부를 본딩시킨다(제330 단계).After
제330 단계 후에, 도 5(c)에 도시된 제1 브릿지(128)를 제거한다(제340 단계).After
제340 단계 후에, 도 5(d)에 도시된 바와 같이 제340 단계에서 수행된 결과물을 뒤집고, 도 5(e)에 도시된 바와 같이 제2 브릿지(138)에 의해 서로 연결된 복수의 제2 웨이퍼(130B)를 준비한 후, 복수의 제2 웨이퍼(130B) 각각의 제2 금속부를 투광성 부재(110B)의 제2 부분(P2)과 수직 방향(예를 들어, z축 방향)으로 도 5(f)에 도시된 바와 같이 중첩시킨다(제350 단계). 제2 금속부는 도 5(e)에 도시된 제2 웨이퍼(130B)에 의해 가려져서 보이지 않지만, 제2 웨이퍼(130B)와 투광성 기판(110B)의 제2 부분(P2) 사이에 배치될 수 있다.After
제350 단계 후에, 도 5(f)에 도시된 투광성 부재(110B)의 제2 부분(P2)을 통해 복수의 제2 웨이퍼(130B) 각각의 제2 금속부에 레이저 빔을 조사하여, 제2 부분(P2)의 제2 면(S2)과 복수의 제2 웨이퍼(130B) 각각의 제2 금속부를 본딩시킨다(제360 단계).After
예를 들어, 도 4에 도시된 제230 또는 제250 단계, 도 6에 도시된 제330 또는 제360 단계에서 사용되는 레이저 빔은 1㎛의 파장을 갖는 적외선(IR) 빔일 수 있으나, 실시 예는 사용되는 레이저 빔(LL)의 특정한 파장이나 종류에 국한되지 않는다.For example, the laser beam used in
제360 단계 후에, 제2 브릿지(138)를 제거하여, 도 2a 및 도 2b에 도시된 웨이퍼 레벨 패키지(100B)를 완성한다(제370 단계).After
전술한 실시 예에서, 제340 단계는 제350 내지 제370 단계 중 어느 한 단계 이후에 수행될 수도 있다.In the above-described embodiment, step 340 may be performed after any one of
이하, 비교 례 및 실시 예의 웨이퍼 레벨 패키지 제조 방법을 첨부된 도면을 참조하여 다음과 같이 설명한다.Hereinafter, a method of manufacturing a wafer level package according to comparative examples and embodiments will be described as follows with reference to the accompanying drawings.
도 7은 제1 및 제2 웨이퍼(20, 30)를 서로 본딩하는 제1 비교 례에 의한 웨이퍼 레벨 패키지 제조 방법을 설명하기 위한 도면이다.FIG. 7 is a diagram for explaining a method of manufacturing a wafer level package according to a first comparative example in which first and
도 7에 도시된 제1 웨이퍼(20) 및 제2 웨이퍼(30)는 실시 예에 의한 제1 웨이퍼(120A, 120B) 및 제2 웨이퍼(130A, 130B)에 각각 해당하는 역할을 수행한다고 가정한다.It is assumed that the
만일, 제1 웨이퍼(20) 및 제2 웨이퍼(30) 각각이 실리콘 재질로 구현되어 있을 경우, 제1 및 제2 웨이퍼(20, 30) 각각의 금속부들(40)을 본딩시키기 위해, 실리콘 재질의 제1 웨이퍼(20)를 투과할 수 있는 고가의 특수한 레이저를 사용해야 하므로, 공정 비용이 상승하고 공정 조건의 제약을 받을 수 있다.If each of the
반면에, 실시 예에 의하면, 제1 웨이퍼(120A, 120B) 및 제2 웨이퍼(130A, 130B) 사이에 실리콘보다 우수한 투광성을 갖는 투광성 부재(110A, 110B)를 통해 레이저를 조사하여 각각의 금속층(122, 132)을 투광성 부재(110A, 110B)와 본딩시킴으로써, 제1 웨이퍼(120A, 120B) 및 제2 웨이퍼(130A, 130B) 결합시킬 수 있다. 따라서, 제1 비교 례에서와 같이 특수한 고가의 레이저 장비를 사용할 필요가 없이 범용 레이저 장비를 사용해도 되므로, 공정 비용이 절감하고 공정 조건의 제약이 해소될 수 있다.On the other hand, according to the embodiment, each metal layer ( The
도 8 (a) 내지 (d)는 유테틱 본딩(Eutetic bonding)을 이용하는 제2 비교 례에 의한 웨이퍼 레벨 패키지 제조 방법을 설명하기 위한 도면이다.8 (a) to (d) are diagrams for explaining a method of manufacturing a wafer level package according to a second comparative example using eutetic bonding.
도 8 (a) 내지 (d)에 도시된 제1 웨이퍼(21) 및 제2 웨이퍼(31)는 실시 예에 의한 제1 웨이퍼(120A, 120B) 및 제2 웨이퍼(130A, 130B)에 각각 해당하는 역할을 수행한다고 가정한다.The
제2 비교 례에 의한 웨이퍼 레벨 패키지 제조 방법에 의하면, 도 8(a)에 도시된 바와 같이 제1 웨이퍼(21)를 준비한다.According to the wafer level package manufacturing method according to the second comparative example, the
이후, 도 8(b)에 도시된 바와 같이 통상의 사진 식각 공정에 의해 제1 웨이퍼(21)의 일면을 식각하여 캐비티(C)를 형성한다.Thereafter, as shown in FIG. 8( b ), a cavity C is formed by etching one surface of the
이후, 도 8(c)에 도시된 바와 같이 전극(41)을 제1 웨이퍼(21)에서 캐비티(C)의 주변에 형성한다.Then, as shown in FIG. 8(c) ,
이후, 도 8(d)에 도시된 바와 같이, 전극(41)을 제2 웨이퍼(31)에 결합하여 동공(SP)을 형성할 수 있다.Then, as shown in FIG. 8( d ), the
전술한 바와 같이, 제2 비교 례에 의해 유테틱 본딩으로 공동(SP)을 형성할 경우, 사진 식각 공정 등 제조 공정이 복잡하므로 비용이 상승하는 문제가 수반된다.As described above, in the case of forming the cavity SP by eutectic bonding according to the second comparative example, a manufacturing process such as a photolithography process is complicated, resulting in an increase in cost.
반면에, 실시 예에 의할 경우, 제1 웨이퍼(120A, 120B)와 제2 웨이퍼(130A, 130B) 사이에 배치되는 투광성 부재(110A, 110B)의 두께를 조절하여, 레이저를 조사함으로서 제2 비교 례의 사진 식각 공정 등이 불필요하므로, 제1 웨이퍼(120A, 120B) 및 제2 웨이퍼(130A, 130B) 사이에 공동(SP)을 간단히 형성할 수 있으므로, 제조 공정이 간단하므로 비용이 감소할 수 있다.On the other hand, in the case of the embodiment, by adjusting the thickness of the light transmitting member (110A, 110B) disposed between the first wafer (120A, 120B) and the second wafer (130A, 130B) to irradiate the laser, the second Since the photolithography process or the like of the comparative example is unnecessary, since the cavity SP can be simply formed between the
도 9a 및 도 9b는 실시 예에 의한 웨이퍼 레벨 패키지 제조 방법의 효과를 설명하기 위한 도면이다.9A and 9B are diagrams for explaining an effect of a method for manufacturing a wafer level package according to an embodiment.
도 9a 및 도 9b 각각에서, 웨이퍼(420)는 제1 웨이퍼(120A, 120B) 또는 제2 웨이퍼(130A, 130B)에 해당할 수 있고, 금속부(410)는 제1 금속부(124) 또는 제2 금속부(134)에 해당하고, 투광성 부재(110)는 투광성 부재(110A) 또는 투광성 부재(110B)에 해당할 수 있다.In each of FIGS. 9A and 9B , the
실시 예에 의한 웨이퍼 레벨 패키지 제조 방법에 의해, 투광성 부재(110)를 통해 금속부(410)에 레이저 빔(LL)을 조사할 때, 빔(LL)의 세기를 약하게 할 경우 도 9a에 도시된 바와 같이 금속부(410)에 블라인드 홀(BH)이 형성될 수 있다. 또는, 투광성 부재(110)를 통해 금속부(410)에 레이저 빔(LL)을 조사할 때, 빔(LL)의 세기를 크게 할 경우 도 9b에 도시된 바와 같이 금속부(410)에 관통 홀(TH)이 형성될 수 있다. 그러므로, 도 4에 도시된 제230 또는 제250 단계, 도 6에 도시된 제330 또는 제360 단계에서 레이저 빔을 조사하여 제1 또는 제2 금속부(124, 134)를 투광성 부재(110A, 110B)에 본딩할 때, 조사되는 레이저 빔(LL)의 세기를 조정함으로써, 제1 또는 제2 금속부(124, 134)를 패터닝할 수도 있다. 따라서, 별도의 패터닝 과정을 동시에 수행하여 제조 공정 비용을 더욱 절감시킬 수 있다.When the laser beam LL is irradiated to the
전술한 실시 예에 의한 웨이퍼 레벨 패키지 및 이의 제조 방법은 다양한 분야에 이용될 수 있다. 예를 들어, 실시 예에 의한 웨이퍼 레벨 패키지는 적외선 감지 센서 등에 포함될 수 있다.The wafer level package and its manufacturing method according to the above-described embodiments may be used in various fields. For example, a wafer level package according to an embodiment may include an infrared sensor or the like.
도 10은 실시 예에 따른 웨이퍼 레벨 패키지를 적용한 단위 셀의 적외선 감지부를 포함하는 적외선 감지 센서를 설명하는 도면이다.10 is a diagram illustrating an infrared detection sensor including an infrared detection unit of a unit cell to which a wafer level package according to an embodiment is applied.
도 10에 도시된 바와 같이, 실시 예에 따른 적외선 감지 센서(500)는 상부 구조체(510) 및 하부 구조체(520)를 포함할 수 있다.As shown in FIG. 10 , the
상부 구조체(510)는 상부층(512), 적외선 감지부(514), 전극 배선(516) 및 전극 패드(518)를 포함하고, 상부 구조체(510)와 전기적으로 접속되는 하부 구조체(520)는 하부층(522), 앵커부(524) 및 반사층(526)을 포함할 수 있다.The
설명의 편의를 위하여 상부층(512)과 적외선 감지부(514), 전극 배선(516) 및 전극 패드(518)를 이격하여 도시하였지만, 바람직하게는 상부층(512) 아래에 적외선 감지부(514)가 기밀하게 밀착되고, 전극 배선(516) 및 전극 패드(518)는 상부층(512)의 아래 표면에서 증착되어 형성될 수 있다.For convenience of explanation, the
상부층(512)은 렌즈부(미도시)에 의해 집광되는 적외선 중에서 선택된 특정 파장을 갖는 적외선만을 통과시키는 기능을 수행한다.The
상부층(512)은 저항소자, 열전소자 등을 포함할 수 있고, 바람직하게는 PVDF 필름을 포함할 수 있으나, 상부층(512)의 재료는 예시적인 것이며 이에 한정되지 아니함은 통상의 기술자에게 자명하다.The
적외선 감지부(514)는 상부층(512)를 선택적으로 통과한 특정 파장의 적외선을 수신하여 이를 감지하는 기능을 수행한다.The
적외선 감지부(514)는 적외선을 흡수할 때 전기 저항 값이 감소하는 특성을 가질 수 있는데, 예를 들어, 적외선이 흡수되는 경우 흡수되는 적외선의 에너지에 의해 온도가 상승하고, 이 온도 변화에 의하여 전기 저항 값이 감소할 수 있다. 따라서, 감소되는 전기저항의 양은 흡수되는 적외선의 양에 따라 변하게 된다. 이러한 특성을 이용하여 적외선 감지부(514)는 적외선을 감지할 수 있게 된다.The
적외선 감지부(514)에 사용되는 물질은 높은 저항 온도 계수(temperature coefficient of resistence, TCR), 낮은 비저항(resistivity), 집적회로(integrated circuit, IC) 공정과의 연계성, 제조공정의 저렴화 및 단순화, 높은 재현성 등이 요구된다. 특히, 적외선 감지부(514)에는 미세한 온도 증가에도 예민하게 반응하는 반도체, 음(-)의 저항 온도 계수가 높은 물질 또는 흡수되는 적외선 정도에 따라서 저항이 가변되는 물질이 사용될 수 있으며, 감지되는 적외선을 흡수하여 적외선 감지부(514)의 온도가 변화함에 따라 저항이 변화한다.The material used for the
예를 들어, 적외선 감지부(514)는 티타늄(Titanium, Ti)과 같은 금속, 비정질 실리콘(a-Si), 금속 산화막의 일종인 산화바나듐(VOx), 산화물 저항 박막 등을 포함할 수 있으나, 이는 예시적인 것으로 구체적인 적외선 감지부(514)의 물질은 이에 한정되지 아니함은 통상의 기술자에게 자명하다.For example, the
저항 온도 계수란 온도 상승에 따라 저항 값이 변화하는 비율을 말하며, 온도가 상승함에 따라 전기 저항이 감소하는 물질은 음(-)의 저항 온도 계수를, 전기 저항이 증가하는 물질은 양(+)의 저항 온도 계수를 가진다. 적외선 복사 에너지를 흡수한 상부층(512)은 온도가 올라가며, 상부층(512)의 하부에 배치된 적외선 감지부(514)의 온도도 상승할 수 있다. 이로 인한 적외선 감지부(514)의 전기 저항 감소는 출력 전압의 증가로 이어지고, 증가된 전압은 전극 배선(516)을 통해 하부 구조체(520)에 전류를 흐르게 한다. 여기서, 음(-)의 저항 온도 계수가 높은 산화 바나듐(VOx)은 온도 증가에 따른 전기 저항의 감소 비율이 커서 피사체의 온도 차이를 쉽게 구별할 수 있게 할 수 있다.The temperature coefficient of resistance refers to the rate at which the resistance value changes as the temperature rises. A material whose electrical resistance decreases as the temperature rises has a negative (-) temperature coefficient of resistance, and a material whose electrical resistance increases has a positive (+) temperature coefficient. has a temperature coefficient of resistance of The temperature of the
전극 배선(516)은 금속을 포함하고, 적외선 감지부(514)에서 흡수한 적외선의 의하여 저항 값의 변화에 따른 전기적인 신호를 앵커부(524)를 통하여 하부 구조체(520)로 전달한다.The
적외선 감지 센서(500)의 적외선 감지부(514)는 적외선 복사 에너지를 흡수하고 그에 반응하여 온도도 상승하여야 하지만, 적외선 감지부(514)가 적외선 복사 에너지를 흡수해서 발생하는 열은 수 나노와트(nW) 정도로 매우 작기 때문에 상기 열이 효과적으로 전기적 신호로 변환되기 위해서는 외부로 빠져나가는 열 손실을 최대한 억제할 필요가 있다.The
다시 말해서, 적외선 감지부(514)는 외부와의 열전도를 최소화하고 열 손실을 억제하기 위한 열 고립 구조가 요구되고, 열 고립 구조의 성능을 향상하기 위하여 적외선 감지부(514)와 하부 구조체(520)를 전기적으로 연결하는 전극 배선(516)은 단면적이 작고, 길게 형성되며 열 전도율이 낮은 물질로 이루어질 수 있다.In other words, the
전극 패드(518)는 적외선 감지부(514)로부터 감지 신호를 하부층(522)에 전달하는 것으로서, 사각형 모양을 가지는 적외선 감지부(514)의 대각선 모서리의 패드 영역에 배치되는 전도성 금속에 해당한다. 한편, 적외선 감지부(514)의 형상은 이에 한정되지 아니하고, 원형, 삼각형, 사다리꼴 등의 모양을 포함할 수 있음은 통상의 기술자에게 자명하다.The
한편, 하부 구조체(520)는 하부층(522), 소정의 전기적 신호를 하부층(522)으로 전달하기 위한 앵커부(524) 및 적외선 흡수 효율을 높이는데 기여하는 반사층(526)을 포함할 수 있다.Meanwhile, the
하부층(522)은 실리콘 기판을 포함할 수 있고, 실리콘 기판에는 적외선 감지부(514)를 구동하기 위한 판독집적회로(ROIC:Readout Integrated Circuit)가 형성될 수 있다. 저항값의 변화에 따른 전기적인 신호는 하부층(522)에 내장된 판독집적회로(ROIC)에 입력된다.The
비록 도시되지는 않았지만, 하부층(522)은 실리콘 기판 위에 후속 공정으로부터 실리콘 기판의 손상을 방지하거나 소자와의 쇼트를 방지하기 위한 보호층으로 실리콘 산화막(SiO2) 또는 실리콘 질화막(SiNx) 등의 절연층(미도시)을 포함할 수도 있다.Although not shown, the
하부층(522)의 표면에는 도시된 바와 같이 상부 구조체(510)와 전기적으로 연결된 알루미늄(Al)과 같은 앵커부(524)와 반사층(526)이 배치될 수 있다.An
앵커부(524)는 소정의 전기적 신호를 하부층(522)로 전달하거나 상부 구조체(510)로부터 전달받을 수 있고, 상부 구조체(510)를 구조적으로 지지하는 역할을 수행한다. 이에 따라, 상부 구조체(510)와 하부 구조체(520)의 판독집적회로(ROIC)가 서로 구조적으로 연결되어 적외선 감지 센서(500)를 구성할 수 있다.The
다시 말해서, 앵커부(524)는 하부층(522)의 판독집적회로(ROIC)를 상부 구조체(510)와 전기적으로 연결하는 플러그로 이용될 수 있고, 소정의 전기적 신호는 하부층(522)에 전달되어 판독집적회로(ROIC)에 전류를 흐르게 한다. 이하에서는, 상부 구조체(510)와 하부 구조체(520)가 공진 구조를 형성하며 접합되는 과정을 도 11을 참조하여 설명하기로 한다.In other words, the
도 11 (a) 및 (b)는 일 실시 예에 따른 상부 구조체의 전극 패드와 하부 구조체의 앵커부가 솔더 볼에 의해 접합되는 공정을 나타낸다.11 (a) and (b) show a process of bonding an electrode pad of an upper structure and an anchor portion of a lower structure by solder balls according to an embodiment.
도 11에 도시된 상부층(512), 적외선 감지부(514), 하부층(522) 및 반사층(526)은 도 10에 도시된 상부층(512), 적외선 감지부(514), 하부층(522) 및 반사층(526)에 해당하므로 동일한 참조부호를 사용하였으며, 이들에 대한 중복되는 설명을 생략한다.The
또한, 도 11에 도시된 상부층(512), 전극 패드(518A), 투광성 부재(100), 앵커부(524A) 및 하부층(522)은 전술한 제1 웨이퍼(120A, 120B), 투광성 부재(100A, 100B) 및 제2 웨이퍼(130A, 130B)에 각각 해당한다.In addition, the
도 11을 참조하면, 상부 구조체(510)의 전극 패드(518A)와 하부 구조체(520)의 앵커부(524A)는 투광성 부재(100)에 의해 접합될 수 있다.Referring to FIG. 11 , the
투광성 부재(100)에 의해 전극 패드(518A)와 앵커부(524A)가 서로 연결되는 과정은, 투광성 부재(100A, 100B)에 의해 제1 금속부(124)와 제2 금속부(134)가 서로 연결되는 과정과 동일하므로, 이에 대한 중복되는 설명을 생략한다.In the process of connecting the
이때, 전극 패드(518A)와 앵커부(524A)를 서로 전기적으로 연결하기 위해, 투광성 부재(110)는 도전형을 갖는 투광성 물질로서 구현될 수 있다.In this case, in order to electrically connect the
한편, 상부 구조체(510)의 전극 패드(518A, 518B)와 하부 구조체(520)의 앵커부(524A, 524B)가 투광성 부재(100)에 의해 접합되는 경우, 반사층(526)과 적외선 감지부(514) 사이에는 공동(SP)이 형성될 수 있다.On the other hand, when the
이상에서 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시 예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.Although the above has been described with reference to the embodiments, these are only examples and do not limit the present invention, and those skilled in the art to which the present invention belongs will not deviate from the essential characteristics of the present embodiment. It will be appreciated that various variations and applications are possible. For example, each component specifically shown in the embodiment can be modified and implemented. And the differences related to these modifications and applications should be construed as being included in the scope of the present invention as defined in the appended claims.
100A, 100B: 웨이퍼 레벨 패키지 110A, 110B: 투광성 부재
120A, 120B: 제1 웨이퍼 130A, 130B: 제2 웨이퍼100A, 100B:
120A, 120B:
Claims (11)
상기 투광성 부재의 상기 제1 부분의 상기 제1 면과 본딩된 제1 금속부를 갖는 제1 웨이퍼; 및
상기 투광성 부재의 상기 제2 부분의 상기 제2 면과 본딩된 제2 금속부를 갖는 제2 웨이퍼를 포함하고,
상기 제1 부분의 상기 제1 면과 상기 제2 부분의 상기 제2 면은 상기 수직 방향으로 서로 중첩되지 않는 웨이퍼 레벨 패키지.a light transmitting member having first and second portions adjacent to each other in the horizontal direction and first and second surfaces opposite to each other in the vertical direction;
a first wafer having a first metal portion bonded to the first surface of the first portion of the light transmitting member; and
a second wafer having a second metal portion bonded to the second surface of the second portion of the light transmitting member;
The wafer level package of claim 1 , wherein the first surface of the first portion and the second surface of the second portion do not overlap each other in the vertical direction.
상기 제1 웨이퍼에서 상기 제1 금속부가 형성되며 상기 제2 웨이퍼와 대면하는 제3 면은 플랫하고,
상기 제2 웨이퍼에서 상기 제2 금속부가 형성되며 상기 제1 웨이퍼와 대면하는 제4 면은 플랫한 웨이퍼 레벨 패키지.According to claim 1,
The first metal part is formed on the first wafer and a third surface facing the second wafer is flat,
The second metal part is formed on the second wafer, and a fourth surface facing the first wafer is flat.
상기 제1 금속부는 상기 제1 웨이퍼의 상기 제3 면의 외곽에 배치되고,
상기 제2 금속부는 상기 제2 웨이퍼의 상기 제4 면의 외곽에 배치되는 웨이퍼 레벨 패키지.According to claim 3,
The first metal part is disposed outside the third surface of the first wafer,
The second metal part is disposed outside the fourth surface of the second wafer.
각각이, 상기 투광성 부재의 상기 제1 부분의 상기 제1 면과 본딩된 제1 금속부를 갖는 복수의 제1 웨이퍼; 및
각각이, 상기 투광성 부재의 상기 제2 부분의 상기 제2 면과 본딩된 제2 금속부를 갖는 복수의 제2 웨이퍼를 포함하고,
상기 복수의 제1 및 제2 웨이퍼 각각의 평면 크기는 상기 복수의 관통홀 각각의 평면 크기보다 큰 웨이퍼 레벨 패키지.A first part and a second part having first and second surfaces opposite to each other in a vertical direction, having a plurality of through holes spaced apart from each other in a horizontal direction, and adjacent to each other in the horizontal direction around the plurality of through holes. a light transmitting member having;
a plurality of first wafers each having a first metal portion bonded to the first surface of the first portion of the light transmitting member; and
including a plurality of second wafers each having a second metal portion bonded to the second surface of the second portion of the light transmitting member;
A wafer level package wherein a plane size of each of the plurality of first and second wafers is larger than a plane size of each of the plurality of through holes.
상기 투광성 부재의 상기 제2 부분은 상기 제1 부분과 상기 수평 방향으로 접하는 웨이퍼 레벨 패키지.The method of claim 8, wherein the first portion of the light transmitting member contacts each of the plurality of through holes in the horizontal direction,
The second portion of the light transmitting member contacts the first portion in the horizontal direction.
수평 방향으로 서로 인접하는 제1 부분과 제2 부분을 갖고, 수직 방향으로 서로 반대측에 있는 제1 및 제2 면을 갖는 투광성 부재를 준비하는 단계;
상기 투광성 부재의 상기 제1 부분과 상기 제1 웨이퍼에 포함된 제1 금속부를 상기 수직 방향으로 중첩시키는 단계;
상기 투광성 부재의 상기 제1 부분을 통해 상기 제1 금속부에 레이저 빔을 조사하여, 상기 제1 부분의 상기 제1 면과 상기 제1 금속부를 본딩시키는 단계;
상기 투광성 부재의 상기 제2 부분과 상기 제2 웨이퍼에 포함된 제2 금속부를 상기 수직 방향으로 중첩시키는 단계; 및
상기 투광성 부재의 상기 제2 부분을 통해 상기 제2 금속부에 레이저 빔을 조사하여, 상기 제2 부분의 상기 제2 면과 상기 제2 금속부를 본딩시키는 단계를 포함하는 웨이퍼 레벨 패키지 제조 방법.In the manufacturing method of a wafer level package including first and second wafers,
preparing a light-transmitting member having a first portion and a second portion adjacent to each other in a horizontal direction and first and second surfaces opposite to each other in a vertical direction;
overlapping the first portion of the light transmitting member and the first metal portion included in the first wafer in the vertical direction;
bonding a first surface of the first portion to the first metal portion by irradiating a laser beam to the first metal portion through the first portion of the light-transmitting member;
overlapping the second portion of the light transmitting member and a second metal portion included in the second wafer in the vertical direction; and
and irradiating a laser beam to the second metal part through the second part of the light-transmissive member to bond the second surface of the second part and the second metal part.
수직 방향으로 서로 반대측에 있는 제1 및 제2 면을 갖고, 수평 방향으로 서로 이격된 복수의 관통홀을 갖고, 상기 복수의 관통홀 주변에서 상기 수평 방향으로 서로 인접하는 제1 부분과 제2 부분을 갖는 투광성 부재를 준비하는 단계;
제1 브릿지에 의해 서로 연결된 상기 복수의 제1 웨이퍼 각각의 제1 금속부를 상기 투광성 부재의 상기 제1 부분과 상기 수직 방향으로 중첩시키는 단계;
상기 투광성 부재의 상기 제1 부분을 통해 상기 복수의 제1 웨이퍼 각각의 상기 제1 금속부에 레이저 빔을 조사하여, 상기 제1 부분의 상기 제1 면과 상기 복수의 제1 웨이퍼 각각의 상기 제1 금속부를 본딩시키는 단계;
상기 제1 금속부를 본딩시킨 이후에 상기 제1 브릿지를 제거하는 단계;
제2 브릿지에 의해 서로 연결된 상기 복수의 제2 웨이퍼 각각의 제2 금속부를 상기 투광성 부재의 상기 제2 부분과 상기 수직 방향으로 중첩시키는 단계;
상기 투광성 부재의 상기 제2 부분을 통해 상기 복수의 제2 웨이퍼 각각의 상기 제2 금속부에 레이저 빔을 조사하여, 상기 제2 부분의 상기 제2 면과 상기 복수의 제2 웨이퍼 각각의 상기 제2 금속부를 본딩시키는 단계; 및
상기 제2 금속부를 본딩시킨 이후에 상기 제2 브릿지를 제거하는 단계를 포함하는 웨이퍼 레벨 패키지 제조 방법.In the manufacturing method of a wafer level package including a plurality of first wafers and a plurality of second wafers,
A first part and a second part having first and second surfaces opposite to each other in a vertical direction, having a plurality of through holes spaced apart from each other in a horizontal direction, and adjacent to each other in the horizontal direction around the plurality of through holes. preparing a light transmitting member having;
overlapping a first metal portion of each of the plurality of first wafers connected to each other by a first bridge with the first portion of the light transmitting member in the vertical direction;
A laser beam is irradiated to the first metal portion of each of the plurality of first wafers through the first portion of the light-transmitting member, so that the first surface of the first portion and the first metal portion of each of the plurality of first wafers are formed. 1 bonding the metal part;
removing the first bridge after bonding the first metal part;
overlapping a second metal portion of each of the plurality of second wafers connected to each other by a second bridge with the second portion of the light transmitting member in the vertical direction;
A laser beam is irradiated to the second metal portion of each of the plurality of second wafers through the second portion of the light-transmissive member, so that the second surface of the second portion and the second metal portion of each of the plurality of second wafers are formed. 2 bonding the metal part; and
and removing the second bridge after bonding the second metal part.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020180156604A KR102536832B1 (en) | 2018-12-07 | 2018-12-07 | Wafer level package and method for manufacturing the package |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020180156604A KR102536832B1 (en) | 2018-12-07 | 2018-12-07 | Wafer level package and method for manufacturing the package |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20200069497A KR20200069497A (en) | 2020-06-17 |
KR102536832B1 true KR102536832B1 (en) | 2023-05-25 |
Family
ID=71405559
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020180156604A KR102536832B1 (en) | 2018-12-07 | 2018-12-07 | Wafer level package and method for manufacturing the package |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR102536832B1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20240140544A (en) * | 2023-03-17 | 2024-09-24 | 서울대학교산학협력단 | Method for packaging vacuum of semiconductor device and semiconductor device manufactured thereby |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003204005A (en) | 2001-12-20 | 2003-07-18 | Agilent Technol Inc | Wafer-level package with silicon gasket |
CN104022046A (en) | 2014-06-13 | 2014-09-03 | 中国科学院上海微系统与信息技术研究所 | Mixed wafer level vacuum packaging method and structure based on banding getter |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060255691A1 (en) * | 2005-03-30 | 2006-11-16 | Takahiro Kuroda | Piezoelectric resonator and manufacturing method thereof |
KR100722837B1 (en) * | 2005-09-07 | 2007-05-30 | 전자부품연구원 | Wafer level package and a fabricating method thereof |
-
2018
- 2018-12-07 KR KR1020180156604A patent/KR102536832B1/en active IP Right Grant
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003204005A (en) | 2001-12-20 | 2003-07-18 | Agilent Technol Inc | Wafer-level package with silicon gasket |
CN104022046A (en) | 2014-06-13 | 2014-09-03 | 中国科学院上海微系统与信息技术研究所 | Mixed wafer level vacuum packaging method and structure based on banding getter |
Also Published As
Publication number | Publication date |
---|---|
KR20200069497A (en) | 2020-06-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5842118B2 (en) | Infrared sensor | |
KR102132359B1 (en) | IR Emitter and NDIR Sensor | |
JP7119271B2 (en) | Laser diode package modules, distance detectors, electronic devices | |
KR102715529B1 (en) | Infrared device | |
KR102536832B1 (en) | Wafer level package and method for manufacturing the package | |
KR102637014B1 (en) | Infrared detection sensor module | |
US9534959B2 (en) | Infrared sensor package | |
KR100759013B1 (en) | Non-contact ir temperature sensor and method for manufactruing the same | |
JP2013024745A (en) | Infrared sensor | |
JP2013186038A (en) | Infrared detector | |
JP2012173156A (en) | Infrared sensor module | |
JP2012230010A (en) | Infrared sensor | |
US20160049434A1 (en) | Digital radiation sensor package | |
KR101153722B1 (en) | System in Package Method of Semi-Active Focal PlanSystem in Package Method of Semi-Active Focal Plane Array sensor using Diode witching e Array sensor using Diode witching | |
KR102638226B1 (en) | Infrared detection sensor and thermal imaging camera module including the sensor | |
JP2011027650A (en) | Infrared sensor | |
JP2013231738A (en) | Detection device | |
JP2011203221A (en) | Infrared sensor module | |
CN111556958B (en) | Infrared device | |
KR101842251B1 (en) | Bolometer based infrared sensor and manufacturing method therefor | |
JP2006153675A (en) | Thermopile | |
CN118281093A (en) | Vertical integrated infrared sensing device and manufacturing method thereof | |
TW541413B (en) | Two-layer thermo-electric stack sensor device | |
JP2013024739A (en) | Infrared sensor | |
JP5629146B2 (en) | Temperature sensor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |