KR102532721B1

KR102532721B1 - 투명 표시 장치

Info

Publication number: KR102532721B1
Application number: KR1020150191095A
Authority: KR
Inventors: 한준수; 최정현
Original assignee: 엘지디스플레이 주식회사
Priority date: 2015-12-31
Filing date: 2015-12-31
Publication date: 2023-05-12
Also published as: KR20170079978A

Abstract

본 발명은 본 발명은 입사되는 광을 투과시키는 투과 영역과 광을 발광하는 발광 영역을 포함한다. 또한, 제1 전원 전압이 공급되며, 발광 영역에서 제1 방향으로 배치되는 제1 전원 배선을 포함한다. 또한, 투과 영역과 발광 영역에 배치되어, 서로 이웃하는 제1 전원 배선을 전기적으로 연결하는 브릿지 배선을 포함한다.

Description

투명 표시 장치{TRANSPARENT DISPLAY DEVICE}

본 발명은 투명 표시 장치에 관한 것이다.

최근, 표시 장치는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 액정 표시 장치, 플라즈마 표시 장치, 유기 발광 표시 장치 등의 평판 표시 장치가 상용화되고 있다. 이러한, 평판 표시 장치 중에서 유기 발광 표시 장치(OLED)는 애노드(Anode) 전극과 캐소드(Cathode) 전극 사이의 유기 발광층에 의해서 자체적으로 발광하는 자발광 소자로서, 소비전력이 낮고, 고속의 응답 속도, 높은 발광 효율, 높은 휘도 및 광시야각을 가지고 있다.

종래의 표시 장치는 투과 영역과 발광 영역을 포함하며, 상기 발광 영역은 제1 기판 상에 박막 트랜지스터(Thin Film Transistor, TFT), 애노드 전극, 유기 발광층, 및 캐소드 전극을 포함한다.

상기 제1 기판 상에는 게이트 라인 및 데이터 라인이 서로 교차하도록 배치되어 화소 영역을 정의하고, 각 화소 영역에는 박막 트랜지스터가 마련된다.

상기 애노드 전극은 박막 트랜지스터와 연결되고, 유기 발광층은 애노드 전극 상에 배치된다.

상기 캐소드 전극은 유기 발광층 상의 제1 기판 전면에 배치된다.

제1 전원 배선들은 박막 트랜지스터의 소스 및 드레인 전극과 동일한 층에 마련되어, 외부의 전압 공급부로부터 공급되는 제1 전원 전압(EVDD)을 각 화소로 인가한다. 제2 전원 배선들은 캐소드 전극과 전기적으로 연결되어 캐소드 전극으로 제2 전원 전압(EVSS)을 인가한다. 이때, 제2 전원 배선들은 제1 기판 상에 제1 방향으로만 배치된다. 따라서, 종래의 표시 장치는 제2 전원 배선의 가로 방향과 세로 방향의 저항에 차이가 발생하게 되고 상기 제2 전원 전압의 분포가 달라짐에 따라, 표시 장치의 휘도가 불 균일한 문제점이 발생한다. 이와 같은, 종래의 표시 장치는 화상에 휘도 불 균일 얼룩이 발생하여 화상 품위가 저하되는 문제점이 있다.

본 발명은 전술한 문제점을 해결하고자 안출된 것으로, 화상 품위가 향상된 투명 표시 장치를 제공하는 것을 기술적 과제로 한다.

상술한 기술적 과제를 달성하기 위한 본 발명은 입사되는 광을 투과시키는 투과 영역과 광을 발광하는 발광 영역을 포함한다. 또한, 제1 전원 전압이 공급되며, 발광 영역에서 제1 방향으로 배치되는 제1 전원 배선을 포함한다. 또한, 투과 영역과 발광 영역에 배치되어, 서로 이웃하는 제1 전원 배선을 전기적으로 연결하는 브릿지 배선을 포함하는 투명 표시 장치를 제공한다.

본 발명의 일 예에 따른 투명 표시 장치는 브릿지 배선을 마련함으로써, 가로 방향과 세로 방향의 저항에 차이가 감소되어 제2 전원 전압과 휘도가 균일해질 수 있으며, 화상 품위가 저하되는 것을 방지할 수 있다.

또한, 본 발명의 일 예에 따른 투명 표시 장치는 브릿지 배선이 제1 전원 배선과 충분히 이격되어 배치됨으로써 번트 불량 발생이 방지되고, 투명 표시 장치의 신뢰성이 감소되는 것을 방지할 수 있다.

또한, 본 발명의 일 예에 따른 투명 표시 장치는 보조 배선을 마련함으로써, 제2 전원 배선이 연장되어 형성되므로, 충분한 면적을 확보할 수 있으며, 이에 따라 제2 전원 전압이 저항의 영향을 받지 않고 안정적으로 공급될 수 있다.

또한, 본 발명의 일 예에 따른 투명 표시 장치는 제2 전극을 보조 전극 및 제2 전원배선과 연결함으로써, 제2 전극의 저항을 감소시킬 수 있다.

본 발명에서 얻을 수 있는 효과는 이상에서 언급한 효과로 제한되지 않으며, 언급하지 않은 또 다른 효과들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.

도 1은 본 발명의 일 예에 따른 투명 표시 장치의 개략적인 평면도이다.
도 2는 본 발명의 일 예에 따른 투명 표시 장치의 화소들 일부를 보여주는 개략적인 평면도이다.
도 3은 본 발명의 일 예에 따른 투명 표시 장치의 제1 전원 배선, 보조 전극, 및 브릿지 배선을 보여주는 단면도이다.
도 4는 본 발명의 일 예에 따른 투명 표시 장치의 단면도로서, 도 3의 I-I’선에 따른 단면도이다.
도 5는 본 발명의 다른 예에 따른 투명 표시 장치의 단면도이다.

본 명세서에서 서술되는 용어의 의미는 다음과 같이 이해되어야 할 것이다.

단수의 표현은 문맥상 명백하게 다르게 정의하지 않는 한 복수의 표현을 포함하는 것으로 이해되어야 하고, "제 1", "제 2" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위한 것으로, 이들 용어들에 의해 권리범위가 한정되어서는 아니 된다. "포함하다" 또는 "가지다" 등의 용어는 하나 또는 그 이상의 다른 특징이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. "적어도 하나"의 용어는 하나 이상의 관련 항목으로부터 제시 가능한 모든 조합을 포함하는 것으로 이해되어야 한다. 예를 들어, "제 1 항목, 제 2 항목 및 제 3 항목 중에서 적어도 하나"의 의미는 제 1 항목, 제 2 항목 또는 제 3 항목 각각 뿐만 아니라 제 1 항목, 제 2 항목 및 제 3 항목 중에서 2개 이상으로부터 제시될 수 있는 모든 항목의 조합을 의미한다. "상에"라는 용어는 어떤 구성이 다른 구성의 바로 상면에 형성되는 경우뿐만 아니라 이들 구성들 사이에 제3의 구성이 개재되는 경우까지 포함하는 것을 의미한다.

이하에서는 본 발명에 따른 투명 표시 장치의 바람직한 예를 첨부된 도면을 참조하여 상세히 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 수 있다.

도 1은 본 발명의 일 예에 따른 투명 표시 장치의 개략적인 평면도이다.

도 1을 참조하면, 본 발명의 일 예에 따른 투명 표시 장치는 표시 패널(11), 게이트 구동부(12), 소스 드라이브 집적회로(integrated circuit, 이하 "IC"라 칭함)(13), 연성 필름(14), 회로 보드(15), 및 타이밍 제어부(16)를 포함한다.

상기 표시 패널(11)은 제1 기판(100)과 제2 기판(280)을 포함한다. 이때, 제2 기판(280)은 봉지 기판일 수 있다. 또한, 제1 기판(100)은 제2 기판(280)보다 크게 형성될 수 있으며, 이로 인해 제1 기판(100)의 일부는 제2 기판(280)에 의해 덮이지 않고 노출될 수 있다.

상기 표시 패널(11)의 표시 영역(DA)에는 게이트 라인들, 데이터 라인들, 게이트 라인들과 데이터 라인들의 교차 영역들에 배치되는 화소들이 형성된다. 표시 영역(DA)의 화소들은 화상을 표시할 수 있다.

상기 게이트 구동부(12)는 타이밍 제어부(16)로부터 입력되는 게이트 제어신호에 따라 게이트 라인들에 게이트 신호들을 공급한다.

상기 소스 드라이브 IC(13)는 타이밍 제어부(16)로부터 디지털 비디오 데이터와 소스 제어신호를 입력받는다. 이러한, 소스 드라이브 IC(13)는 소스 제어신호에 따라 디지털 비디오 데이터를 아날로그 데이터전압들로 변환하여 데이터 라인들에 공급한다. 소스 드라이브 IC(13)가 구동 칩으로 제작되는 경우, COF(chip on film) 또는 COP(chip on plastic) 방식으로 연성 필름(14)에 실장될 수 있다.

상기 제1 기판(100)의 크기는 제2 기판(280)의 크기보다 크기 때문에, 제1 기판(100)의 일부는 제2 기판(280)에 의해 덮이지 않고 노출될 수 있다. 이와 같이 제2 기판(280)에 의해 덮이지 않고 노출된 제1 기판(100)의 일부에는 데이터 패드들과 같은 패드들이 마련된다.

상기 연성 필름(14)에는 패드들과 소스 드라이브 IC(13)를 연결하는 배선들, 패드들과 회로 보드(15)의 배선들을 연결하는 배선들이 형성될 수 있다. 연성 필름(14)은 이방성 도전 필름(antisotropic conducting film)을 이용하여 패드들 상에 부착되며, 이로 인해 패드들과 연성 필름(14)의 배선들이 연결될 수 있다.

상기 회로 보드(15)는 연성 필름(14)들에 부착될 수 있다. 이러한, 회로 보드(15)는 구동 칩들로 구현된 다수의 회로들이 실장될 수 있다. 예를 들어, 회로 보드(15)에는 타이밍 제어부(16)가 실장될 수 있다. 이때, 회로 보드(15)는 인쇄회로보드(printed circuit board) 또는 연성 인쇄회로보드(flexible printed circuit board)일 수 있다.

상기 타이밍 제어부(16)는 외부의 시스템 보드(미도시)로부터 디지털 비디오 데이터와 타이밍 신호를 입력 받는다. 이때, 타이밍 제어부(60)는 타이밍 신호에 기초하여 게이트 구동부(12)의 동작 타이밍을 제어하기 위한 게이트 제어신호와 소스 드라이브 IC(13)들을 제어하기 위한 소스 제어신호를 발생한다. 이러한, 타이밍 제어부(60)는 게이트 제어신호를 게이트 구동부(12)에 공급하고, 소스 제어신호를 소스 드라이브 IC(30)들에 공급한다.

도 2는 본 발명의 일 예에 따른 투명 표시 장치의 화소들 일부를 보여주는 개략적인 평면도이다.

도 2를 참조하면, 본 발명의 일 예에 따른 투명 표시 장치의 표시 영역(DA)은 투과 영역(TA)들과 발광 영역(EA)들을 포함한다. 따라서, 본 발명의 일 예에 따른 투명 표시 장치는 투과 영역(TA)들을 통해 배면(背面)에 위치한 사물 또는 배경을 볼 수 있으며, 발광 영역(EA)들을 통해 화상을 표시할 수 있다.

상기 투과 영역(TA)은 입사되는 빛을 거의 그대로 통과시키는 영역이며, 상기 발광 영역(EA)은 빛을 발광하는 영역이다. 이러한, 발광 영역(EA)은 복수의 화소(P)들을 포함할 수 있다. 상기 화소(P)들 각각은 적색 발광부(R), 녹색 발광부(G), 청색 발광부(B), 및 백색 발광부(W)를 포함할 수 있으며, 상기 백색 발광부(W)는 생략될 수 있다. 또한, 화소(P)들 각각은 적색 발광부(R), 녹색 발광부(G), 청색 발광부(B), 옐로우(yellow) 발광부, 자홍색(magenta) 발광부, 및 청록색(cyan) 발광부 중에 적어도 두 개 이상의 발광부들을 포함할 수 있다.

상기 적색 발광부(R)는 적색 광을 발광하는 영역이고, 녹색 발광부(G)는 녹색 광을 발광하는 영역이고, 청색 발광부(B)는 청색 광을 발광하는 영역이고, 백색 발광부(W)는 백색 광을 발광하는 영역이다.

도 3은 본 발명의 일 예에 따른 투명 표시 장치의 제1 전원 배선, 보조 전극, 및 브릿지 배선을 보여주는 단면도이고, 도 4는 본 발명의 일 예에 따른 투명 표시 장치의 단면도로서, 도 3의 I-I’선에 따른 단면도이다.

도 3 및 도 4를 참조하면, 본 발명의 일 예에 따른 투명 표시 장치는 제1 기판(100), 버퍼층(110), 박막 트랜지스터(T), 제1 전원 배선(165a, 165b), 보호층(170), 제1 평탄화층(180), 제2 전원 배선(190a, 190b), 보조 배선(191), 연결 배선(195), 제2 평탄화층(200), 제1 전극(210), 보조 전극(215), 브릿지 배선(220), 뱅크(230), 유기 발광층(240), 제2 전극(250), 컬러 필터(260), 차광층(270), 및 제2 기판(280)을 포함한다.

상기 제1 기판(100)은 유리가 주로 이용되지만, 구부리거나 휠 수 있는 투명한 플라스틱, 예로서, 폴리이미드가 이용될 수 있다. 상기 폴리이미드를 제1 기판(100)의 재료로 이용할 경우에는, 상기 제1 기판(100) 상에서 고온의 증착 공정이 이루어짐을 감안할 때, 고온에서 견딜 수 있는 내열성이 우수한 폴리이미드가 이용될 수 있다.

상기 버퍼층(110)은 제1 기판(100) 상에 배치된다. 이러한, 버퍼층(110)은 외부의 수분이나 습기가 투명 표시 장치의 내부로 침투하는 것을 방지한다. 이때, 버퍼층(110)은 실리콘 산화물 또는 실리콘 질화물로 이루어질 수 있다.

상기 박막 트랜지스터(T)는 버퍼층(110) 상에 배치된다. 이러한, 박막 트랜지스터(T)는 액티브층(120), 게이트 절연층(130), 게이트 전극(140), 층간 절연층(150), 소스 전극(160) 및 드레인 전극(161)을 포함한다.

상기 액티브층(120)은 게이트 전극(140)과 중첩되도록, 버퍼층(110) 상에 배치된다. 이러한, 액티브층(120)은 소스 전극(160) 측에 위치한 일단 영역(121), 드레인 전극(161) 측에 위치한 타단 영역(122), 및 일단 영역(121)과 타단 영역(122) 사이에 위치한 중심 영역(123)을 포함한다. 상기 중심 영역(123)은 도펀트가 도핑되지 않은 반도체 물질일 수 있고, 일단 영역(121)과 타단 영역(122)은 도펀트가 도핑된 반도체 물질일 수 있다.

상기 게이트 절연층(130)은 액티브층(120) 상에 배치된다. 이러한, 게이트 절연층(130)은 액티브층(120)과 게이트 전극(140)을 절연시킨다. 이때, 게이트 절연층(130)은 무기 절연 물질 예를 들어, 실리콘 산화막(SiOX), 실리콘 질화막(SiNX), 또는 이들의 다중층으로 이루어 질 수 있으나, 이에 한정되지 않는다.

상기 게이트 전극(140)은 게이트 절연층(130) 상에 배치된다. 이때, 게이트 전극(140)은 게이트 절연층(130)을 사이에 두고, 액티브층(120)과 중첩되도록 배치된다. 보다 구체적으로, 게이트 전극(140)은 게이트 절연층(130)을 사이에 두고, 액티브층(120)의 중심 영역(123)과 중첩될 수 있다. 이러한, 게이트 전극(140)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층일 수 있으나, 이에 한정되지 않는다.

상기 층간 절연층(150)은 게이트 전극(140) 상에 배치된다. 이러한, 층간 절연층(150)은 게이트 전극(140)과 소스 전극(160) 및 드레인 전극(161)을 절연시킨다. 이때, 층간 절연층(150)은 게이트 절연층(130)과 동일한 무기 절연 물질 예를 들어, 실리콘 산화막(SiOX), 실리콘 질화막(SiNX), 또는 이들의 다중막으로 형성될 수 있지만, 반드시 그에 한정되는 것은 아니다.

상기 소스 전극(160) 및 드레인 전극(161)은 층간 절연층(150) 상에서 서로 마주하면서 이격되어 배치된다. 이러한, 소스 전극(160) 및 드레인 전극(161) 각각은 층간 절연층(150)에 형성된 컨택홀을 통해 액티브층(120)과 연결된다. 이때, 소스 전극(160)은 컨택홀을 통해서 액티브층(120)의 일단 영역(121)과 연결되고, 드레인 전극(161)은 컨택홀을 통해서 액티브층(120)의 타단 영역(122)에 연결된다. 이와 같은 소스 전극(160) 및 드레인 전극(161)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오듐(Nd), 구리(Cu), 또는 그들의 합금으로 이루어질 수 있으며, 상기 금속 또는 합금의 단일층 또는 2층 이상의 다중층으로 이루어질 수 있지만, 이에 한정되지 않는다.

상기한 바와 같이 구성되는 박막 트랜지스터(T)는 제1 기판(100) 상에서 각각의 화소 영역 마다 형성될 수 있다. 또한, 박막 트랜지스터(T)의 구성은 앞서 설명한 예에 한정되지 않고, 당업자가 용이하게 실시할 수 있는 공지된 구성으로 다양하게 변형 가능하다.

상기 제1 전원 배선(165a, 165b)은 층간 절연층(150) 상에 배치된다. 이러한, 제1 전원 배선(165a, 165b)은 외부의 전압 공급부로 공급되는 제1 전원 전압(EVDD)을 각 화소(P)로 인가한다. 이때, 제1 전원 배선(165a, 165b)은 소스 전극(160) 및 드레인 전극(161)과 동일한 층에 이격되어 배치된다. 또한, 제1 전원 배선(165a, 165b)은 소스 전극(160) 및 드레인 전극(161)과 동일한 공정을 통하여 동시에 마련될 수 있다. 또한, 제1 전원 배선(165a, 165b)은 소스 전극(160) 및 드레인 전극(161)과 동일한 물질로 마련될 수 있다. 예를 들어, 제1 전원배선(165a, 165b)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층일 수 있지만, 이에 한정되지 않는다.

상기 보호층(170)은 층간 절연층(150), 소스 전극(160), 드레인 전극(161), 제1 전원 배선(165a, 165b) 상에 전체적으로 배치된다. 이러한, 보호층(170)은 실리콘 산화물 또는 실리콘 질화물과 같은 무기계 절연물질로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니고, 포토아크릴(Photo acryl) 또는 벤조사이클로부텐(BCB) 등과 같은 유기계 절연물질로 이루어질 수도 있다.

상기 제1 평탄화층(180)은 보호층(170) 상에 배치된다. 이러한, 제1 평탄화층(180)은 보호층(170)의 상부를 평탄화한다. 이때, 제1 평탄화층(180)은 아크릴계 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides resin)등으로 이루어질 수 있다.

상기 제2 전원 배선(190a, 190b)은 제1 평탄화층(180) 상에 배치된다. 이러한, 제2 전원 배선(190a, 190b)에는 제1 전원 전압(EVDD) 보다 낮은 제2 전원 전압(EVSS)이 공급된다. 이때, 제2 전원 배선(190a, 190b)은 후술되는 보조 전극(215) 및 제2 전극(250)과 전기적으로 연결되며, 상기 제2 전극(250)으로 제2 전원 전압(EVSS)을 공급한다. 이와 같은 제2 전원 배선(190a, 190b)은 제2 전원 전압(EVSS)이 인가되므로, 상기 제2 전원 전압(EVSS)이 저항의 영향을 받지 않고 안정적으로 공급되기 위해서 충분한 면적을 갖는 것이 바람직하다. 본 발명의 일 예에 따른 제2 전원 배선(190a, 190b)은 발광 영역(EA)에서 투과 영역(TA)까지 후술되는 보조 배선(191)에 의해서 연장되어 형성되므로, 충분한 면적을 확보할 수 있으며, 이에 따라 저항의 영향을 받지 않고 제2 전원 전압(EVSS)을 제2 전극(250)에 안정적으로 공급될 수 있다. 또한, 제2 전원 배선(190a, 190b)은 제1 전원 배선(165a, 165b)과 중첩되지 않으며, 제2 전원 배선(190a, 190b)과 제1 전원 배선(165a, 165b) 사이에 보호층(170) 및 제1 평탄화층(180)이 배치된다. 따라서, 본 발명의 일 예에 따른 투명 표시 장치는 제2 전원 배선(190a, 190b)과 제1 전원 배선(165a, 165b)이 중첩되지 않고, 충분히 이격되어 배치됨으로써 번트 불량 발생이 방지되고, 투명 표시 장치의 신뢰성이 감소되는 것을 방지할 수 있다. 예를 들어, 제2 전원 배선(190a, 190b)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층일 수 있지만, 이에 한정되지 않는다.

상기 보조 배선(191)은 제2 전원 배선(190a, 190b)의 일측에서 투과 영역(TA)까지 연장되어 배치된다. 이때, 보조 배선(191)은 제2 전원 배선(190a, 190b)이 제1 방향으로 배치된 경우, 제1 방향과 교차되는 제2 방향으로 배치되어 투과 영역(TA)으로 연장되어 배치될 수 있다. 또한, 보조 배선(191)은 화소(P)와 인접한 다른 화소(P) 사이에 배치된 제2 전원 배선(190a, 190b)의 일측으로부터 연장되어 배치될 수 있다. 이러한, 보조 배선(191)의 일측은 후술되는 브릿지 배선(220)과 전기적으로 연결된다.

상기 연결 배선(195)은 제1 평탄화층(180) 상에 배치된다. 이러한, 연결 배선(195)의 일측은 컨택홀을 통해서 드레인 전극(161)과 연결되고, 타측은 제1 전극(210)과 연결된다. 즉, 연결 배선(195)은 드레인 전극(161)과 제1 전극(210)을 전기적으로 연결시키는 기능을 한다. 이때, 연결 배선(195)은 제2 전원 배선(190a, 190b) 및 보조 배선(191)과 동일한 층에 이격되어 배치된다. 따라서, 연결 배선(195)은 제2 전원 배선(190a, 190b)과 동일한 공정을 통해 동시에 마련될 수 있으며, 동일한 물질로 이루어질 수 있다.

추가적으로, 제2 전원 배선(190a, 190b), 보조 배선(191), 및 연결배선(195) 상에는 상기 제2 전원 배선(190a, 190b), 보조 배선(191), 및 연결배선(195) 각각을 덮는 클래드(clad)가 마련될 수 있다. 상기 클래드(clad)는 제2 전원 배선(190a, 190b), 보조 배선(191), 및 연결배선(195)의 산화를 방지하는 기능을 한다. 예를 들어, 제2 전원 배선(190a, 190b), 보조 배선(191), 및 연결배선(195) 상에는 제2 평탄화층(200)이 마련되는데, 상기 제2 평탄화층(200)을 구비하는 공정은 제2 평탄화층(200)을 경화(Curing) 시키기 위한 열처리 공정을 포함한다. 이 경우, 상기 열처리 공정에 의해 제2 평탄화층(200) 아래에 마련된 제2 전원 배선(190a, 190b), 보조 배선(191), 및 연결 배선(195)이 산화될 수 있다. 그러나, 본 발명의 일 예에 따른 투명 표시 장치는 클래드(clad)가 제2 전원 배선(190a, 190b), 보조 배선(191), 및 연결 배선(195) 각각을 덮기 때문에, 상기 제2 전원 배선(190a, 190b), 보조 배선(191), 및 연결 배선(195)의 산화가 방지될 수 있다. 예를 들어, 클래드(clad)는 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)일 수 있다.

상기 제2 평탄화층(200)은 제1 평탄화층(180) 상에 배치되어 제2 전원 배선(190a, 190b), 보조 배선(191), 및 연결 배선(195)을 덮도록 마련된다. 이러한 제2 평탄화층(200)은 제2 전원 배선(190a, 190b), 보조 배선(191), 및 연결배선(195)의 상부를 평탄화한다. 이때, 제2 평탄화층(200)은 아크릴계 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides resin)등으로 이루어질 수 있다.

상기 제1 전극(210)은 제2 평탄화층(200) 상에 배치된다. 이러한, 제1 전극(210)은 연결 전극(195)을 통해서 드레인 전극(161)과 전기적으로 연결된다. 이때, 제1 전극(210)은 일함수 값이 비교적 큰 투명 도전성 물질 예를 들어, 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)일 수 있다. 또한, 제1 전극(210)은 반사효율이 우수한 금속물질 예를 들어, 알루미늄(Al), 은(Ag), APC(Ag;Pb;Cu) 등을 포함하는 적어도 둘 이상의 층으로 구성될 수 있다.

상기 보조 전극(215)은 제2 평탄화층(200) 상에 배치되며, 제1 전극(210)과 이격되어 동일한 층에 배치될 수 있다. 따라서, 보조 전극(215)은 제1 전극(210)과 동일한 공정을 통하여 동시에 형성되며, 동일한 물질로 이루어질 수 있다. 이때, 보조 전극(215)의 일측은 컨택홀을 통해서 제2 전원 배선(190a, 190b)과 전기적으로 연결된다. 이러한, 보조 전극(215)은 제2 전극(250)과 전기적으로 연결되어 상기 제2 전극(250)의 저항을 낮춘다.

상기 브릿지 배선(220)은 투과 영역(TA)과 발광 영역(EA)에 걸쳐 배치될 수 있다. 이러한, 브릿지 배선(220)은 투명 금속 물질을 포함하여 이루어질 수 있다. 따라서, 브릿지 배선(220)이 투과 영역(TA)과 발광 영역(EA)과 에 배치되더라도 개구율 감소를 방지할 수 있다. 또한, 브릿지 배선(220)은 제2 평탄화층(200) 상에 배치되며, 제1 전극(210)과 이격되어 동일한 층에 배치될 수 있다. 따라서, 브릿지 배선(220)은 제1 전극(210)과 동일한 공정을 통하여 동시에 형성되며, 동일한 물질로 이루어질 수 있다. 이때, 브릿지 배선(220)의 일측은 보조 배선(191)과 컨택홀을 통해서 연결되고, 타측은 이웃하는 발광 영역(EA)의 다른 제2 전원 배선(190b)과 다른 컨택홀을 통해서 연결된다. 이러한, 브릿지 배선(220)은 제1 방향으로만 배치된 제2 전원 배선(190a, 190b)을 보조 배선(191)을 통해서 제1 방향과 교차되는 제2 방향으로도 연결한다. 즉, 본 발명의 일 예에 따른 투명 표시 장치는 제2 전원 배선(190a, 190b)이 보조 배선(191) 및 브릿지 배선(220)을 통해서 메쉬(Mesh) 구조로 형성될 수 있다. 그러므로, 본 발명의 일 예에 따른 투명 표시 장치는 제1 방향뿐만 아니라 제2 방향으로도 저항 차이를 줄일 수 있으므로, 제1 방향과 제2 방향 모두에서 제2 전원 전압(EVSS)이 균일해질 수 있다. 따라서, 본 발명의 일 예에 따른 투명 표시 장치는 제2 전원 전압(EVSS)의 전압 차에 의해 화상 품위가 저하되는 것을 방지할 수 있다.

또한, 브릿지 배선(220)은 제2 전원 배선(190a, 190b)과 연결되어 제2 전원 전압(EVSS)이 인가된다. 이때, 브릿지 배선(220)은 제2 전원 배선(190a)과 서로 이웃하는 다른 제2 전원 배선(190b)을 연결하기 위해서, 상기 제2 전원 배선(190a)과 서로 이웃하는 다른 제2 전원 배선(190b) 사이에 배치되는 제1 전원 배선(165a, 165b)과 중첩된다. 상기 제1 전원 배선(165a, 165b)에는 제1 전원 전압(EVDD)이 인가되고, 브릿지 배선(220)에는 제2 전원 전압(EVSS)이 인가되기 때문에 두 배선의 간격이 가까운 경우, 제1 전원 배선(165a, 165b)의 일부에 전류가 쏠리면서 브릿지 배선(220)과 제1 전원 배선(165a, 165b) 사이에서 번트(burnt)가 발생하여 상기 브릿지 배선(220)과 제1 전원 배선(165a, 165b) 사이의 절연층들이 파괴될 수 있다. 그러나, 본 발명의 일 예에 따른 투명 표시 장치는 브릿지 배선(220)과 제1 전원 배선(165a, 165b) 사이에 보호층(170), 제1 평탄화층(180), 및 제2 평탄화층(200)이 배치되기 때문에, 브릿지 배선(220)과 제1 전원 배선(165a, 165b) 사이가 충분히 이격될 수 있다. 따라서, 본 발명의 일 예에 따른 투명 표시 장치는 브릿지 배선(220)이 제1 전원 배선(165a, 165b)과 충분히 이격되어 배치됨으로써 번트 불량 발생이 방지되고, 투명 표시 장치의 신뢰성이 감소되는 것을 방지할 수 있다.

상기 뱅크(230)는 제2 평탄화층(200) 상에 배치된다. 이때, 뱅크(230)는 제1 전극(210)의 일측 및 타측과 중첩될 수 있으며, 브릿지 배선(220)과 중첩될 수 있다. 이러한, 뱅크(230)는 화소(P)의 영역을 정의하는 역할을 할 수 있다. 이와 같은 뱅크(230)는 폴리이미드계 수지(polyimides resin), 아크릴계 수지(acryl resin), 벤조사이클로뷰텐(BCB) 등과 같은 유기막으로 이루어질 수 있다.

상기 유기 발광층(240)은 제1 전극(210) 상에 배치된다. 이러한, 유기 발광층(240)은 정공 주입층(Hole Injecting Layer), 정공 수송층(Hole Transporting Layer), 발광층(Emitting Layer), 전자 수송층(Electron Transporting Layer), 및 전자 주입층(Electron Injecting Layer)의 조합으로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니고, 당업계에 공지된 다양한 구조로 변경될 수 있다.

상기 제2 전극(250)은 유기 발광층(240) 상에 배치된다. 이때, 제2 전극(250)은 유기 발광층(240)에서부터 연장되어 뱅크(200) 상에도 배치될 수 있으며, 제1 기판(100) 상에 전체적으로 마련될 수 있다. 이러한, 제2 전극(250)은 제1 전극(210)과 함께 전압이 인가되면 정공과 전자가 각각 정공 수송층과 전자 수송층을 통해 유기 발광층(240)으로 이동되며, 상기 유기 발광층(240)에서 서로 결합하여 발광하게 된다. 이와 같은 제2 전극(250)으로는 매우 얇은 두께의 일함수가 낮은 금속성 물질이 사용될 수 있다. 예를 들어, 제2 전극(250)으로는 은(Ag), 티타늄(Ti), 알루미늄(Al), 몰리브덴(Mo), 또는 은(Ag)과 마그네슘(Mg)의 합금 등과 같은 금속성 물질이 사용될 수 있다. 또한, 상기한 바와 같은 금속성 물질들이 수백 옴스트롱(Å) 이하의 두께로 형성되어 제2 전극(250)으로 사용될 수 있다. 이 경우, 제2 전극(250)은 반투과층이 되어, 실질적으로 투명한 전극으로 사용될 수 있다.

이때, 제2 전극(250)은 투명한 금속으로 사용되는 경우, 두께가 얇아지기 때문에 상대적으로 저항이 높아질 수 있다. 이러한, 제2 전극(250)은 저항을 낮춰주기 위해서 보조 전극(215)과 연결된다. 그러나, 상기 보조 전극(215)이 제1 전극(210)과 동일한 층에 구비되기 때문에, 보조 전극(215)을 구비하기 위한 공간에 제약이 있다. 이를 해결하기 위하여, 보조 전극(215) 하부에 상기 보조 전극(215)과 연결되는 제2 전원 배선(190a, 190b)을 마련한다. 따라서, 본 발명의 일 예에 따른 투명 표시 장치는 제2 전극(250)을 보조 전극(215) 및 제2 전원 배선(190a, 190b)과 연결함으로써, 제2 전극(250)의 저항을 감소시킬 수 있다.

추가적으로, 상기 보조 전극(215) 상에는 격벽(236) 및 상기 격벽(236)을 지지하는 격벽 지지부(235)가 마련될 수 있다. 상기 격벽(236)은 하부면의 폭이 상부면의 폭보다 좁은 역테이퍼 구조를 갖는다. 상기 역테이퍼 구조는 중심선에 대칭되는 양측면이 경사지고, 상부면의 폭과 비교하여 하부면의 폭이 짧게 형성되는 구조이다. 이 경우, 격벽(236)과 인접한 보조 전극(215)의 상면 일부 영역에는 제2 전극(250)이 형성되지 않을 수 있다. 도면에는 하나의 화소(P)에 대해서만 도시하였으나, 뱅크(230)에 인접되어 있는 화소(P)들 각각에 형성된 제2 전극(250)들은 격벽(236)에 의해 분리될 수 있다. 이에 따라, 각 화소(P)에 형성되어 있는 제2 전극(250)들 각각에 동일한 전압이 인가될 수 있으며, 투명 표시 장치의 휘도 균일도가 향상될 수 있다.

상기 컬러 필터(260)는 제1 기판(100)과 마주보도록 배치된 제2 기판(280) 상에 배치되며, 보다 구체적으로, 제2 전극(250)과 제2 기판(280) 사이에 배치된다. 이러한, 컬러 필터(260)는 유기 발광층(240) 상에 배치되어, 상기 유기 발광층(240)에서 발광하는 광의 색을 변환시킨다. 이때, 컬러 필터(260)는 적색 컬러 필터, 녹색 컬러 필터, 및 청색 컬러 필터로 이루어질 수 있다.

상기 차광층(270)은 제2 기판(280) 상에 배치되며, 보다 구체적으로, 제2 전극(250)과 제2 기판(280) 사이에 배치된다. 이러한, 차광층(270)은 유기 발광층(240)과 중첩되지 않도록 컬러 필터(260) 측면에 배치되어 적색, 녹색, 청색, 및 백색 광을 구분하거나, 광이 비 표시영역으로 새어나가는 것을 방지한다. 또한, 차광층(270)은 박막 트랜지스터(T)의 누설 전류를 감소시킬 수 있다.

이와 같은 본 발명의 일 예에 따른 투명 표시 장치는 보조 배선(191)을 마련함으로써, 제2 전원 배선(190a, 190b)이 연장되어 형성되므로, 충분한 면적을 확보할 수 있으며, 이에 따라 제2 전원 전압(EVSS)이 저항의 영향을 받지 않고 안정적으로 공급될 수 있다. 또한, 본 발명의 일 예에 따른 투명 표시 장치는 브릿지 배선(220)을 마련함으로써, 가로 방향과 세로 방향의 저항에 차이가 감소되어 제2 전원 전압(EVSS)과 휘도가 균일해질 수 있으며, 화상 품위가 저하되는 것을 방지할 수 있다. 또한, 본 발명의 일 예에 따른 투명 표시 장치는 브릿지 배선(220)이 제1 전원 배선(165a, 165b)과 충분히 이격되어 배치됨으로써 번트 불량 발생이 방지되고, 투명 표시 장치의 신뢰성이 감소되는 것을 방지할 수 있다. 또한, 본 발명의 일 예에 따른 투명 표시 장치는 제2 전극(250)을 보조 전극(215) 및 제2 전원 배선(190a, 190b)과 연결함으로써, 제2 전극(250)의 저항을 감소시킬 수 있다.

도 5는 본 발명의 다른 예에 따른 투명 표시 장치의 단면도이다. 이는 도 4에 도시된 도면과 브릿지 배선을 제외하고 동일하다. 이에 따라, 이하의 설명에서는 브릿지 배선에 대해서만 설명하기로 하고, 동일한 구성에 대한 중복 설명은 생략하기로 한다.

도 5를 참조하면, 상기 브릿지 배선(220)은 투과 영역(TA)을 가로지르며, 상기 투과 영역(TA)과 발광 영역(EA)에 걸쳐 배치될 수 있다. 이러한, 브릿지 배선(220)은 투명 금속 물질을 포함하여 이루어질 수 있다. 따라서, 브릿지 배선(220)이 투과 영역(TA)과 발광 영역(EA)과 에 배치되더라도 개구율 감소를 방지할 수 있다. 또한, 브릿지 배선(220)은 제2 평탄화층(200) 상에 배치되며, 제1 전극(210)과 이격되어 동일한 층에 배치될 수 있다. 따라서, 브릿지 배선(220)은 제1 전극(210)과 동일한 공정을 통하여 동시에 형성되며, 동일한 물질로 이루어질 수 있다. 이때, 브릿지 배선(220)의 일측은 제2 전원 배선(190a)과 컨택홀을 통해서 연결되고, 타측은 이웃하는 발광 영역(EA)의 다른 제2 전원 배선(190b)과 다른 컨택홀을 통해서 연결된다. 이러한, 브릿지 배선(220)은 제1 방향으로만 배치된 제2 전원 배선(190a, 190b)을 제1 방향과 교차되는 제2 방향으로도 연결한다. 즉, 본 발명의 일 예에 따른 투명 표시 장치는 제2 전원 배선(190a, 190b)이 브릿지 배선(220)을 통해서 메쉬(Mesh) 구조로 형성될 수 있다. 그러므로, 본 발명의 일 예에 따른 투명 표시 장치는 제1 방향뿐만 아니라 제2 방향으로 저항 차이를 줄일 수 있으므로, 제1 방향과 제2 방향 모두에서 제2 전원 전압(EVSS)이 균일해질 수 있다. 따라서, 본 발명의 일 예에 따른 투명 표시 장치는 제2 전원 전압(ELVSS)의 전압 차에 의해 화상 품위가 저하되는 것을 방지할 수 있다.

이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 청구 범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.

100: 제1 기판 110: 버퍼층
T: 박막 트랜지스터 165a, 165b: 제1 전원 배선
170: 보호층 180: 제1 평탄화층
190a, 190b: 제2 전원 배선 191: 보조 배선
195: 연결 배선 200: 제2 평탄화층
210: 제1 전극 220: 브릿지 배선
230: 뱅크 240: 유기 발광층
250: 제2 전극

Claims

입사되는 광을 투과시키는 투과 영역;
광을 발광하는 발광 영역;
제1 전원 전압이 공급되며, 상기 발광 영역에서 제1 방향으로 배치되는 제1 전원 배선;
상기 제1 전원 배선과 서로 다른 층에 있으며, 상기 발광 영역에서 상기 제1 방향으로 배치되는 제2 전원 배선; 및
상기 투과 영역과 상기 발광 영역에 배치되어, 서로 이웃하는 제1 전원 배선을 전기적으로 연결하는 브릿지 배선을 포함하는, 투명 표시 장치.
제 1 항에 있어서,
상기 제1 전원 배선은,
상기 제1 전원 배선으로부터 상기 제1 방향과 교차되는 제2 방향으로 연장되는 보조 배선을 포함하고,
상기 브릿지 배선의 일 측은 상기 보조 배선과 전기적으로 연결되는, 투명 표시 장치.
제 2 항에 있어서,
상기 보조 배선은 상기 투과 영역으로 연장되는, 투명 표시 장치.
제 1 항에 있어서,
상기 제2 전원 배선으로는 상기 제1 전원 전압보다 높은 제2 전원 전압이 공급되는, 투명 표시 장치.
제 4 항에 있어서,
상기 발광 영역에 배치되며, 소스 및 드레인 전극을 포함하는 박막 트랜지스터를 더 포함하고,
상기 제2 전원 배선은 상기 소스 및 드레인 전극과 동일한 층에 배치되는, 투명 표시 장치.
제 5 항에 있어서,
상기 드레인 전극과 전기적으로 연결되는 제1 전극을 더 포함하고,
상기 브릿지 배선은 상기 제1 전극과 동일한 층에 배치되는, 투명 표시 장치.
제 4 항에 있어서,
상기 제2 전원 배선을 덮는 보호층; 및
상기 보호층 상에 배치된 제1 평탄화층을 더 포함하고,
상기 제1 전원 배선과 상기 제2 전원 배선 사이에는 상기 보호층 및 상기 제1 평탄화층이 배치되며, 상기 제1 전원 배선과 상기 제2 전원 배선은 중첩되지 않는, 투명 표시 장치.
제 7 항에 있어서,
상기 제1 전원 배선 상에 제2 평탄화층을 더 포함하고,
상기 제2 평탄화층 상에 브릿지 배선이 배치되는, 투명 표시 장치.
제 8 항에 있어서,
상기 브릿지 배선은 상기 제2 평탄화층을 관통하여 상기 제1 전원 배선을 노출시키는 컨택홀을 통해 상기 제1 전원 배선과 접속되는, 투명 표시 장치.
제 6 항에 있어서,
상기 제1 전극 상에 배치된 제2 전극을 더 포함하고,
상기 제1 전원 배선은 상기 제2 전극과 전기적으로 연결되는, 투명 표시 장치.
제 1 항에 있어서,
상기 브릿지 배선은 상기 투과 영역을 가로지르는, 투명 표시 장치.
제 1 항에 있어서,
상기 브릿지 배선은 투명 금속 물질을 포함하는, 투명 표시 장치.