KR102529000B1 - 잉크젯 인쇄를 이용하는 층상 구조의 제조 및 안테나 내장 집적 회로의 패키징을 위한 방법, 및 이를 이용한 배열 안테나 시스템 - Google Patents

Abstract

본 개시서는 잉크젯 인쇄를 이용하여 층상 구조를 제조하고 그 층상 구조로부터 안테나가 내장된 집적 회로를 패키징하기 위한 방법에 관한 것이다. 더 구체적으로, 본 개시서의 층상 구조의 제조 방법은, 적어도 하나의 함입부를 포함하는 소정의 높이를 가진 재료 층 구조체를 준비하는 재료 층 준비 단계, 및 제1 금속 미립자를 포함하는 제1 금속 잉크를 이용한 잉크젯 인쇄로써 상기 함입부 각각에 금속 도전 통로를 형성하는 통로 형성 단계를 포함한다.

Description

잉크젯 인쇄를 이용하는 층상 구조의 제조 및 안테나 내장 집적 회로의 패키징을 위한 방법, 및 이를 이용한 배열 안테나 시스템{METHODS FOR FABRICATION OF LAYER STRUCTURE AND PACKAGING OF INTEGRATED CIRCUIT WITH BUILT-IN ANTENNA, AND ARRAY ANTENNA SYSTEM USING THE SAME}

본 개시서는 반도체 집적 회로의 제조에 관한 것인바, 구체적으로, 잉크젯 인쇄를 이용하여 층상 구조를 제조하고 그 층상 구조로부터 안테나가 내장된 집적 회로를 패키징하기 위한 방법에 관한 것이다. 더 구체적으로, 본 개시서의 층상 구조의 제조 방법은, 잉크젯 인쇄(inkjet printing)를 이용한 것이다.

본 발명의 기술분야에서 다음의 용어들이 널리 이용되며, 이들의 정의는 본 개시서를 해석하는 데 유용할 것이다.

본 개시서에서 '층(layer)' 및 '층상 구조(layer structure)'는 서로 대체 가능하게 이용된 용어이며, 대체로 3차원 공간에서 평면 방향으로 연장되어 형성된 치수에 비해 높이 방향으로 작은 치수(즉, 소정의 높이 혹은 두께)를 가지는 구조체를 지칭하는 데 이용되는 용어이다. 그러한 '층' 또는 '층상 구조'는 평행이동 대칭성(translational symmetry)을 지니거나 어떤 기저면(underlying surface)의 적어도 일부의 위에 연속적이거나 불연속적인 방식으로 배치된 재료를 지칭할 수 있으나 이에 한정되지 않는다. 또한, "층" 또는 "층상 구조"라는 용어는 그 배치된 재료가 반드시 일정한 두께를 가졌음을 의미하지는 않는다. 그 배치된 재료는 일정한 두께 또는 변화하는 두께 중 어떤 것이라도 가질 수 있다. 게다가 본 명세서에서 언급된 어느 하나의 "층"은, 문맥상 달리 명시하지 않았다면, 단일 층 또는 복수의 층들을 지칭할 수 있다.

또한, '다이아몬드 웨이퍼', '다이아몬드 기판', 또는 '다이아몬드 웨이퍼 기판'은 서로 대체 가능하게 이용된 용어들이다.

그리고 접합 또는 본딩(bonding)은 2개의 표면들, 예컨대, 2개 층의 표면들을 근접시켜 서로 단단히 부착되게 하는 기술을 지칭하는 데 이용될 수 있다.

방송 시스템, 기타 통신 시스템에서뿐만 아니라 이동 통신 시장의 급격한 팽창과 사용자 요구의 증가에 따라 이동 통신 시스템에 있어서도 보다 빠르고 많은 데이터 전송이 필요하게 되었으며, 특히, 5G 통신 분야에서의 발달로 종래 대비 최대 20배 이상으로 대역폭이 증가한 광대역 특성을 가지면서도 안정적 동작이 가능한 고출력 증폭 소자가 요구된다. 전력 소자 분야, 특히, 전력 시스템, 인공위성, 친환경 에너지 제품, 자동차 센서 등과 같은 분야에서뿐만 아니라 방위 산업에서의 이용에 있어서도 반도체 소자의 고출력 및 고신뢰성이 필요한 추세이며, 차세대 통신 기술에서 이용되는 전자 기기들의 소형화 추세는 한정된 공간 안에 다수의 칩을 실장시킬 수 있는 고집적화에 대한 요구로 이어지고 있다.

이러한 요구 사항에 관하여 높은 항복 전압과 넓은 밴드 갭(band gap)을 가져 고전력의 출력에 유리하고, 높은 캐리어 농도와 높은 전자 이동도를 가져 높은 전계 포화 속도를 보이는 한편 캐리어 산란이 적어 고속 스위칭(즉, 고주파수 동작)에 유리한 장점이 있는 III-V족 화합물 반도체와 같은 화합물 전력 반도체 소자가 각광받고 있다.

다만, 화합물 전력 반도체 소자는 높은 밴드 갭을 지닌 특성 때문에 소자 내부의 발열이 높다. 예컨대, 질화 갈륨 소자는 종래의 규소 기반의 LDMOS보다 10배, GaAs 소자보다 8배 이상으로 최대 출력 전력이 높으나 기판 및 패키징 구조에 현존하는 열 방출 상의 한계 때문에 종래에 질화 갈륨의 잠재적 성능의 20%에 해당하는 7 W 내지 8 W/mm가량의 전력 밀도만이 구현되고 있을 정도로 발열은 반도체 소자의 신뢰성에도 악영향을 초래하므로, 고집적화와 고신뢰성을 동시에 달성할 수 있는 방안이 필요하다.

KR 10-2010-0127011 A

본 개시서는 전력 반도체 소자, 예컨대, 고전압 화합물 전력 반도체 소자 또는 MMIC(monolithic microwave integrated circuit; 단일 칩 초고주파 집적 회로) 소자의 종래 2차원 구조에 기반한 제조 공정을 개선하여, 고집적화가 가능한 3차원 적층 패키지 구조를 보다 용이하게 제조할 수 있는 방법을 제시하는 것을 목적으로 한다.

상기한 바와 같은 본 발명의 목적을 달성하고, 후술하는 본 발명의 특징적인 효과를 실현하기 위한 본 발명의 특징적인 구성은 하기와 같다.

본 개시서의 일 양상에 따르면 잉크젯 인쇄를 이용하여 층상 구조를 제조하기 위한 방법이 제공되는바, 그 층상 구조 제조 방법은, 적어도 하나의 함입부를 포함하는 소정의 높이를 가진 재료 층 구조체를 준비하는 재료 층 준비 단계; 및 제1 금속 미립자를 포함하는 제1 금속 잉크를 이용한 잉크젯 인쇄로써 상기 함입부 각각에 금속 도전 통로를 형성하는 통로 형성 단계를 포함한다.

예를 들어, 상기 잉크젯 인쇄는 180 피코리터보다 작은 부피를 가진 잉크 액적을 50 마이크로미터보다 작은 간격(pitch)으로 제트 분사함으로써 수행될 수 있다.

유리하게, 상기 잉크젯 인쇄에 의하여 분사된 잉크 액적은 섭씨 250도와 같거나 그보다 낮은 온도에서 소결될 수 있다.

바람직하게는, 상기 층상 구조 제조 방법은, 상기 재료 층 구조체의 일면에 부착되어 상기 금속 도전 통로 중 적어도 하나와 도통하는 상부 금속 패턴을 형성하는 금속화 단계를 더 포함한다.

더 바람직하게, 상기 함입부는 상기 재료 층 구조체의 상면 및 하면을 관통하는 홀이며, 상기 금속화 단계에서, 제1 전극 패드 및 패치 안테나(patch antenna) 중 적어도 하나를 구성하는 제1 전극 패드를 포함하는 상기 상부 금속 패턴을 형성한다. 제1 전극 패드는 전원 단자 및 접지 단자 중 적어도 하나를 포함할 수 있다.

더욱 더 바람직하게, 상기 금속화 단계에서, 상기 금속 도전 통로를 통하여 상기 상부 금속 패턴과 도통하는 하부 금속 패턴으로서, 제2 전극 패드 및 상기 패치 안테나의 접지부 중 적어도 하나를 포함하는 하부 금속 패턴이 더 형성된다. 그 제2 전극 패드는 상기 전원 단자 및 상기 접지 단자 중 적어도 하나에 연결될 수 있다.

일 예시로서, 상기 상부 금속 패턴은 상기 패치 안테나를 포함할 수 있고, 상기 하부 금속 패턴은 상기 패치 안테나의 상기 접지부를 포함할 수 있으며, 상기 패치 안테나의 상기 접지부는 제2 금속 미립자를 포함하는 제2 금속 잉크를 이용한 잉크젯 인쇄로써 평면 또는 그리드(grid) 형상으로 형성될 수 있다.

일 실시 예에서, 상기 재료 층 준비 단계에서는 미리 형성된 다른 층상 구조의 일면에 세라믹 잉크를 이용한 잉크젯 인쇄로써 상기 재료 층 구조체가 형성되어 그 미리 형성된 다른 층상 구조와 서로 결합될 수 있다.

유리하게, 상기 재료 층 준비 단계는, MMIC의 일면에 세라믹(Al₂O₃) 미립자를 포함하는 세라믹 잉크를 이용한 잉크젯 인쇄 및 뒤이은 소결을 통하여 제1 세라믹 구조체를 형성하는 단계, 상기 제1 세라믹 구조체에 제3 금속 미립자를 포함하는 제3 금속 잉크를 이용한 잉크젯 인쇄로써 상기 MMIC에 전극을 형성하는 전극 형성 단계, 및 상기 세라믹 잉크를 이용한 잉크젯 인쇄로써 상기 전극을 둘러싸는 적어도 하나의 홀 패턴(hole pattern)을 상기 함입부로서 포함하는 제2 세라믹 구조체를 형성하는 단계를 포함한다.

더 유리하게, 상기 전극 형성 단계에서, 상기 전극은, 제4 금속 미립자를 포함하는 제4 금속 잉크를 축적함으로써 기둥 구조를 가지도록 제조되거나 상기 제1 세라믹 구조체에 형성된 내부 패턴에 상기 제4 금속 잉크를 인쇄한 후 상기 제4 금속 잉크를 소결함으로써 형성된다.

따라서, 본 개시서의 일 양상에 따르면 전술한 방법에 대응하는 집적 회로 패키지로서, MMIC; 상기 MMIC의 일면에 형성되는 제1 세라믹 구조체; 상기 제1 세라믹 구조체를 관통하여 상기 MMIC에 연결되도록 형성되는 전극; 및 상기 전극을 둘러싸는 적어도 하나의 함입부인 홀 패턴(hole pattern)을 발진의 억제를 위한 차폐막으로서 포함하도록 상기 제1 세라믹 구조체 위에 형성되는 제2 세라믹 구조체를 포함하는, 집적 회로 패키지도 제공된다.

본 개시서의 다른 양상에 따르면 집적 회로의 패키징 방법이 제공되는바, 그 방법에 따르면, 상기 금속화 단계에서 상기 상부 금속 패턴이 형성된 복수개의 층상 구조들로 하여금 (a) 하나의 층상 구조를 다른 층상 구조의 일면에 형성함으로써, 또는 (b) 세라믹 잉크 또는 금속 잉크를 이용한 잉크젯 인쇄 및 뒤이은 소결, (c) 압착 후 열처리, (d) 솔더, 또는 (e) 범핑으로써 서로 인접하도록 구성하되, 인접한 2개의 층상 구조들 중 상위에 놓인 층상 구조인 상부 층상 구조 각각의 하면에 노출된 적어도 하나의 상기 금속 도전 통로 또는 상기 상부 층상 구조 각각의 하면에 형성된 하부 금속 패턴의 적어도 일부가 상기 2개의 층상 구조들 중 하위에 놓인 층상 구조인 하부 층상 구조 각각의 상면에 노출된 적어도 하나의 상기 금속 도전 통로 또는 상기 상부 금속 패턴의 적어도 일부와 도통하도록 구성함으로써, 집적 회로 패키지가 제조된다.

일 실시 예에서, 상기 인접한 2개의 층상 구조들 중 적어도 한 쌍은 상기 하부 층상 구조의 평면 면적이 상기 상부 층상 구조의 평면 면적보다 큼으로써 상기 하부 층상 구조의 상기 상부 금속 패턴의 적어도 일부가 외부 입출력 단자로서 노출되도록 형성된다.

다른 실시 예에서, 상기 복수개의 층상 구조들은, 패치 안테나가 형성된 상부 금속 패턴과 상면 및 하면을 관통하는 홀을 포함하는 제1 층상 구조로서, 상기 제1 층상 구조의 상기 하부 금속 패턴은 상기 패치 안테나의 상기 접지부를 포함하는, 제1 층상 구조; 및 상기 MMIC에 형성된 제2 층상 구조를 포함하며, 상기 제2 층상 구조의 상기 상부 금속 패턴은 상기 MMIC 및 상기 패치 안테나를 서로 연결하는 배선을 형성한다.

또 다른 실시 예에서, 상기 복수개의 층상 구조들은, 패치 안테나가 형성된 상부 금속 패턴을 포함하는 층상 구조 A와 그 패치 안테나의 접지부가 형성된 상부 금속 패턴을 포함하는 층상 구조 B를 서로 접합한 것인 제1 층상 구조; 및 상기 MMIC에 형성된 제2 층상 구조를 포함하며, 상기 제2 층상 구조의 상기 상부 금속 패턴은 상기 MMIC 및 상기 패치 안테나를 서로 연결하는 배선을 형성한다.

더 다른 실시 예에서, 상기 복수개의 층상 구조들은, 패치 안테나가 형성된 상부 금속 패턴과 상면 및 하면을 관통하는 홀을 포함하는 제1 층상 구조로서, 상기 제1 층상 구조의 상기 하부 금속 패턴은 상기 패치 안테나의 상기 접지부를 포함하는, 제1 층상 구조; 제2 층상 구조로서, 상기 제2 층상 구조의 일면에 상기 제2 층상 구조의 상기 상부 금속 패턴 또는 상기 금속 도전 통로와 도통하는 집적 회로를 포함하고, 상기 제2 층상 구조의 상기 상부 금속 패턴 또는 상기 하부 금속 패턴은 상기 집적 회로의 단자들 각각과 도통하는 상기 집적 회로에 대한 입출력을 위한 단자들을 포함하는, 제2 층상 구조; 및 상기 MMIC에 형성된 제3 층상 구조를 포함하며, 상기 제2 층상 구조와 상기 제3 층상 구조 사이에 개재되는, 적어도 하나의 층상 구조를 포함하는 중간 구조로서, 상기 MMIC, 상기 집적 회로 및 상기 패치 안테나를 서로 연결하는 배선을 형성하는, 중간 구조를 더 포함한다.

또 다른 일 실시 예에서, 상기 복수개의 층상 구조들은, 패치 안테나가 형성된 상부 금속 패턴을 포함하는 층상 구조 A와 그 패치 안테나의 접지부가 형성된 상부 금속 패턴을 포함하는 층상 구조 B를 서로 접합한 것인 제1 층상 구조; 제2 층상 구조로서, 상기 제2 층상 구조의 일면에 상기 제2 층상 구조의 상기 상부 금속 패턴 또는 상기 금속 도전 통로와 도통하는 집적 회로를 포함하고, 상기 제2 층상 구조의 상기 상부 금속 패턴 또는 상기 하부 금속 패턴은 상기 집적 회로의 단자들 각각과 도통하는 상기 집적 회로에 대한 입출력을 위한 단자들을 포함하는, 제2 층상 구조; 및 상기 MMIC에 형성된 제3 층상 구조를 포함하며, 상기 제2 층상 구조와 상기 제3 층상 구조 사이에 개재되는, 적어도 하나의 층상 구조를 포함하는 중간 구조로서, 상기 MMIC, 상기 집적 회로 및 상기 패치 안테나를 서로 연결하는 배선을 형성하는, 중간 구조를 더 포함한다.

더 다른 실시 예에서, 상기 복수개의 층상 구조들은, 패치 안테나가 형성된 상부 금속 패턴을 포함하는 층상 구조 A 및 그 패치 안테나의 접지부가 형성된 상부 금속 패턴을 포함하는 층상 구조 B를 서로 접합한 것으로서, 상기 층상 구조 A의 상기 상부 금속 패턴에 상기 패치 안테나를 포함하고, 상기 층상 구조 B의 상기 상부 금속 패턴에 상기 접지부를 포함하는 제1 층상 구조; 및 상기 MMIC에 형성된 제2 층상 구조를 포함하며, 상기 제1 층상 구조와 상기 제2 층상 구조 사이에 개재되는, 적어도 하나의 층상 구조를 포함하는 중간 구조로서, 상기 중간 구조의 상면에 형성되어 상기 제2 층상 구조의 홀 패턴의 위를 덮되 상기 중간 구조에 포함된 상기 재료 층 구조체에 의하여 상기 홀 패턴과 절연되는 금속 패턴인 차폐막 절연 층을 포함하고, 상기 MMIC 및 상기 패치 안테나를 서로 연결하는 배선을 형성하는, 중간 구조를 더 포함한다.

본 개시서의 또 다른 양상에 따르면 배열 안테나 시스템도 제공되는바, 이는 전술한 집적 회로 패키지인 복수개의 안테나 패키지를 포함하고, 그 복수개의 안테나 패키지는 복수 행 및 복수 열로 구성된 배열로서 배치된다.

본 개시서의 방법은, 안테나, 초고주파 집적 회로(RFIC) 또는 MMIC, 및 집적 회로 소자를 3차원 적층 패키징이 적용된 하나의 반도체 패키지로 제조할 수 있는 효과를 지니며, 다결정 다이아몬드 기판과 같은 높은 열 전도도를 가진 기저 기판에 적용하기에 적합하여 신뢰성을 확보하기에 유리하다.

특히, 세라믹 잉크 및 금속 잉크를 이용한 잉크젯 인쇄로써 신호선 및 접지 패턴을 비롯한 다양한 수직 배선 및 수평 배선이 형성된 세라믹 및 금속 적층체를 잉크젯 인쇄 - 소결로 구성된 2 단계 공정의 반복으로 간소하게 제작할 수 있는 장점이 있다.

또한, 본 개시서의 방법에 따르면 와이어 본딩 및 리드 프레임(lead frame)을 생략, 대체할 수 있어, 보다 경제적이면서도 전송 선로에서 발생하는 기생 성분을 저감하고 성능 저하를 방지할 수 있다.

뿐만 아니라 본 개시서의 방법에 따르면 세라믹 미립자의 조성을 조절하여 패치 안테나를 포함하는 층상 구조가 최적화된 유전 상수를 가지게 할 수 있으며, 잉크 토출량을 자유로이 조절할 수 있어 RF 반도체 패키지에 있어서 전송 선로의 임피던스가 원하는 목표 값을 가지도록 하기에 용이하고, 잉크 내부 충전 물질의 밀도를 높이면 섭씨 250도 이하의 비교적 저온에서도 경화가 가능해지기 때문에 고온의 공정으로 인한 손상 및 불량을 줄이면서도, 각 부분의 형상, 각도 및 선로의 선폭 등의 치수 조절이 용이하여 다양한 구조의 패키지와 배선이 가능해지는 장점이 있다.

본 발명의 이해를 위하여 본 개시서에 나타난 방법들 및 이에 따라 제조되는 구조를 보이기 위하여 실시 예들이 첨부된 도면을 참조로 하여 설명될 것인바, 이는 비한정적인 예시일 뿐이며, 본 개시서가 속한 기술분야에서 통상의 지식을 가진 사람(이하 "통상의 기술자"라 함)에게 있어서는 또 다른 발명에 이를 정도의 추가적 노력 없이 이 도면들에 기초하여 다른 도면들이 얻어질 수 있음은 물론이다.
도 1은 본 개시서의 일 실시 예에 따른 층상 구조를 그 층상 구조 제조 방법의 각 단계마다 개념적으로 도시한 측단면도이고, 도 2는 예시적인 층상 구조의 상면과 하면을 각각 도시한 사시도이다.
도 3은 본 개시서의 다른 실시 예에 따른 층상 구조를 그 층상 구조의 제조 방법 각 단계마다 개념적으로 도시한 측단면도이고, 도 4는 도 3의 실시 예에 따른 층상 구조를 층상 구조 제조 방법의 각 단계마다 개념적으로 도시한 사시도이다.
도 5는 본 개시서의 집적 회로 패키징 방법의 일 실시 예에 따라 제조되는 집적 회로 패키지를 층별로 분해하여 사시도로 예시한 도면이다.
도 6 내지 도 8은 본 개시서의 집적 회로 패키징 방법의 제1 내지 제3 실시 예에 의해 제조될 수 있는 집적 회로 패키지의 전체 또는 일부를 예시한 개념도들이며 도 9는 도 8에 나타난 집적 회로 패키지를 개념적으로 도시한 측단면도이다.
도 10a는 본 개시서의 방법에 따라 제조되는 집적 회로 패키지에 있어서 차폐막의 구조 및 그 기능을 개념적으로 도시한 도면이고, 도 10b는 차폐막을 형성하는 방식의 일 예시를 단계별로 나타낸 개념도이다.
도 11은 제4 실시 예에 의해 제조될 수 있는 집적 회로 패키지를 층별로 분해하여 사시도로 예시한 도면이다.
도 12는 층상 구조들의 정확한 접합을 위하여 이용될 수 있는 정렬부(alignment)를 예시적으로 나타낸 도면이다.
도 13은 제3 실시 예 또는 제4 실시 예에 따라 제조되는 집적 회로 패키지인 안테나 패키지를 복수개 포함하는 배열 안테나 시스템을 개념적으로 도시한 도면이다.

본 개시서에서 인용된 모든 선행문헌들은 마치 본 개시서에 다 제시된 것처럼 그 전체가 참조로써 통합된다. 또한, 본 개시서에서 명시적으로 달리 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 해당 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.

본 개시서에 따른 공정들 및 반도체 패키지의 구성 원리에 관하여 후술하는 상세한 설명은, 본 개시서에서 나타나는 발명의 목적들, 기술적 해법들 및 장점들을 분명하게 하기 위하여 본 발명이 실시될 수 있는 특정 실시 예를 예시하는 첨부 도면을 참조한다. 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 관계없이 동일한 구성 요소는 동일한 참조 부호를 부여하고, 이에 대한 중복되는 설명은 생략하기로 한다. 본 개시서에 따른 층상 구조, 집적 회로 패키지, 배열 안테나 시스템 등의 구조는 도면에 나타난 바와 같은 길이 비율을 가지지 않으며, 도면 각 부분의 치수는 본 발명의 범위를 한정하지도 않고 설명의 목적으로 보이기 위하여 나타낸 것에 불과하다는 점이 이해될 것이다. 예를 들어, 도면에 나타난 요소들 몇몇의 치수는 다양한 실시 예들의 이해를 돕기 위한 것이다. 덧붙이자면, 설명 및 도면은 기재된 순서대로만 되어 있음을 의미하지 않는다. 통상의 기술자는 특정 순서로 설명 또는 도시된 작용들 및/또는 단계들이 그러한 순서에 대한 특별한 한정이 필요하지 않을 수도 있다는 점을 이해할 수 있을 것이다.

따라서 실시 예들에 대한 특정한 구조적 또는 기능적 설명들은 단지 예시를 위한 목적으로 개시된 것으로서, 다양한 형태로 변경되어 실시될 수 있다.

그리고 제1 또는 제2 등의 용어를 다양한 구성요소들을 설명하는데 사용될 수 있지만, 이런 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 해석되어야 한다. 예를 들어, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소는 제1 구성요소로도 명명될 수 있다.

어떤 구성요소가 다른 구성요소에 "연결되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 또한, 어떤 구성요소가 다른 구성요소 '상에' 또는 '위에' 있다고 언급된 때에는, 그 다른 구성요소 '바로 위에' 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다.

단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함하고 그 역도 마찬가지이다.

본 개시서에 있어서, "~ 상에 배치"되었다는 표현 혹인 "~ 위에 배치"되었다는 표현, 및 "~ 사이에 배치"되었다는 표현은, 달리 명시하지 않았다면, 서로 직접 접촉하도록 배치되었거나 그 사이에 개재하는 다른 구성요소들을 통하여 간접적으로 그렇게 배치되었음을 의미한다. 더욱이 "~ 상에", "~ 위에"는 구성요소들 간의 서로 상대적인 위치를 나타낸 것에 불과한데, 이는 관찰자의 보는 시점에 따라 다르게 보일 수 있기 때문이다. 또한, "~ 상에(위에) 형성"되었다는 것은 넓은 의미를 가지는바, 어느 구성요소가 다른 구성요소 위에 형성되었다는 것은 항상 그 다른 구성요소에 대한 그 어느 구성요소의 직접적인 물리적 접촉을 의미하지는 않는다.

본 개시서에서 언급되는 "층 구조체" 및 "층상 구조"는 서로 교환 가능하게 쓰인 용어인바, 전자는 주로 구성요소로서 지칭되는 때에, 후자는 주로 전체로서 지칭되는 때에 이용된다.

본 개시서에서 언급되는 "단자" 또는 "리드(lead)"는 소자들 간의 신호 입출력 등 전기적 신호의 전달을 위하여 제공되는 전도성 구조체를 지칭하는 것인바, 주로 금속으로 된 단자, 즉 금속 단자를 포함하나 이에 한정되지 않는다.

또한 본 개시서에서 언급되는 "전기적 연결부"는 구성요소들 간을 전기적으로 연결하는 재료, 물질 또는 부품을 지칭하는 것인바, 예컨대 본딩 와이어(bonding wire), 접촉식 패드 등을 포함하나 이에 한정되지 않는다.

더욱이 본 발명은 본 명세서에 표시된 실시 예들의 모든 가능한 조합들을 망라한다. 본 발명의 다양한 실시 예는 서로 다르지만 상호 배타적일 필요는 없음이 이해되어야 한다. 예를 들어, 여기에 기재되어 있는 특정 형상, 구조 및 특성은 일 실시 예에 관련하여 본 발명의 사상 및 범위를 벗어나지 않으면서 다른 실시 예로 구현될 수 있다. 즉, 본 발명의 실시 예들은 본 발명의 이상적인 실시 예들의 특정 도면들을 참조하여 설명되나, 도시된 바와 같은 특정 형상에 한정되는 것으로 간주되어서는 아니 되고, 다양한 변형물들이 포함될 수 있다. 도면들에 도시된 형상들은 개념적으로 나타낸 것이고, 구조, 영역의 정확한 형상을 한정하여 본 발명의 범위를 한정하기 위한 것도 아니다. 예를 들어, 도면들에 장방형, 정방형 등으로 도시된 영역은 흔히 테이퍼지거나 굴곡지거나 둥글게 될 수 있다.

각각의 개시된 실시 예 내의 개별 구성요소의 위치 또는 배치는 본 발명의 사상 및 범위를 벗어나지 않으면서 변경될 수 있음이 이해되어야 한다. 따라서, 후술하는 상세한 설명은 한정적인 의미로서 취하려는 것이 아니며, 본 발명의 범위는, 적절하게 설명된다면, 그 청구항들이 주장하는 것과 균등한 모든 범위와 더불어 첨부된 청구항에 의해서만 한정된다.

또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 반도체 기술분야의 통상의 기술자에게 잘 알려진 재료, 공정 등에 관한 것이며 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그에 대한 지나치게 상세한 설명은 생략한다.

도 1은 본 개시서의 일 실시 예에 따른 층상 구조를 그 층상 구조 제조 방법의 각 단계마다 개념적으로 도시한 측단면도이고, 도 2는 예시적인 층상 구조의 상면과 하면을 각각 도시한 사시도이다.

도 1을 참조하면, 본 개시서의 층상 구조 제조 방법은, 적어도 하나의 함입부(110)를 포함하는 소정의 높이를 가진 재료 층 구조체(100)를 준비하는 재료 층 준비 단계(S100)로 시작한다. 상기 재료 층 구조체를 구성하는 재료는 다이아몬드, 세라믹, PCB 등일 수 있으나 이에 한정되지 않는다.

재료 층 준비 단계(S100)에서 함입부(110)는 재료 층 구조체(100)의 상면 몇 하면을 관통하는 홀(110')일 수 있으며, 후술하는 홀 패턴(hole pattern)일 수도 있다. 홀(110')을 포함하는 재료 층 구조체(100)는, 예를 들어, 미리 준비된 평평한 재료 층 구조체(100)에 관통 공정을 수행하는 방식으로 수행될 수도 있으나, 재료 층 구조체(100)가 세라믹으로 구성된 경우에는 임의의 기저면(예컨대, MMIC의 일면)에 세라믹 미립자를 포함하는 세라믹 잉크를 이용하여, 홀(110')을 남겨두는 잉크젯 인쇄 및 뒤이은 소결을 통하여 형성될 수도 있다.

나노 규모의 세라믹(Al₂O₃) 미립자를 함유한 세라믹 잉크를 잉크젯 인쇄하는 방식은, 예컨대, 대한민국 공개특허공보 제10-2010-0127011호에 개시된 내용에 의하여 예시될 수 있는바, 설명의 편의를 위하여 본 개시서에 완전히 제시된 것처럼 그것들 전체가 참조로써 통합된다. 이를 참조하면, 예시적인 세라믹 잉크의 액적의 부피는 150 내지 180 피코리터, 잉크의 액적 간의 간격(pitch)은 50 내지 100 마이크로미터이며, 통상적인 잉크젯 인쇄 방식인 DOD(Drop-On-Demand) 인쇄 방식이 적용될 수 있다. DOD 인쇄가 압전 소자를 포함한 액추에이터에 의하여 구현되는 것은 잘 알려져 있다. 바림직하게는, 본 개시서에서 이용되는 잉크젯 인쇄는 180 피코리터보다 작은 부피를 가진 잉크 액적을 50 마이크로미터보다 작은 간격으로 제트 분사함으로써 수행될 수 있다.

세라믹 잉크는 세라믹 미립자뿐만 아니라 질화붕소(BN) 등 다른 성분을 함유하게 함으로써 그 세라믹 잉크에 의하여 제작되는 세라믹 유전체의 특성을 조절할 수 있다.

잉크젯 인쇄는 전술한 세라믹 잉크뿐만 아니라 나노 규모의 금속 미립자를 포함하는 금속 잉크, 예컨대, 은 나노 잉크에도 적용될 수 있으며, 이와 같이 금속 미립자를 함유한 잉크를 이용하여 원하는 위치에 원하는 형상으로 몰딩 구조를 형성할 수도 있다.

종래에 소결 온도가 섭씨 900도 이하인 저온 동시소성 세라믹스(LTCC) 시트를 주로 이용하여 패키징하는 방식에 비해, 세라믹 잉크를 이용하면 잉크에 함유된 바인더(binder)인 휘발성 용매 물질이 섭씨 50도 내지 섭씨 100도에서 기화하여 1차적으로 세라믹 잉크가 경화하여 세라믹 막의 형상이 고정된 후, 섭씨 250도의 더 낮은 저온에서 완전 소결이 이루어지므로 신뢰성이 제고되는 장점이 있다.

특히, 대상 반도체 소자 패키지가 전력 소자 패키지인 경우 보통 섭씨 300도 아래에서 패키징 공정이 진행되므로, 용매 물질의 기화에 의한 1차 경화가 섭씨 50도 내지 섭씨 100도에서 이루어지고, 2차적으로 완전 소결이 섭씨 250도에서 이루어지는 것은 열에 의한 문제를 해소할 수 있는 이점이 있다.

이 저온 소결을 가능하게 하기 위하여 아래 수학식 1로 보인 세라믹 미립자의 충전율은 68% 이상, 세라믹 미립자의 크기는 20 나노미터 내지 1 마이크로미터인 것이 바람직하다.

특히, 세라믹 잉크에 의하여 형성되는 막의 밀도를 높이기 위하여 세라믹 미립자들은 균일한 크기가 아닌 서로 다른 크기를 가지는 것이 유리하다.

계속해서, 도 1을 참조하면, 본 개시서의 층상 구조 제조 방법은, 제1 금속 미립자를 포함하는 제1 금속 잉크를 이용한 잉크젯 인쇄를 통하여 함입부(110) 각각에 금속 도전 통로(112)를 형성하는 통로 형성 단계(S200)를 더 포함한다.

여기에서 제1 금속 미립자는 은(Ag) 또는 구리(Cu)의 성분을 포함할 수 있다. 일 예시로서, 제1 금속 미립자로서 은 나노 입자를 포함하는 제1 금속 잉크인 은 나노 잉크의 충전율 및 점도 등의 특성은 그 은 나노 잉크에 포함된 은 나노 입자와 용매인 글리세롤, 분산 특성에 영향을 주는 폴리비닐피롤리돈의 함량비에 따라 조절될 수 있다.

상기 제1 금속 잉크에 관한 설명은 본 개시서에서 언급되는 제2 금속 잉크 내지 제4 금속 잉크에도 마찬가지로 적용되며, 상기 제1 금속 미립자에 관한 설명은 본 개시서에서 언급되는 제2 금속 미립자 내지 제4 금속 미립자에도 마찬가지로 적용된다. 본 개시서에서 언급되는 제1 금속 잉크 내지 제4 금속 잉크, 제1 금속 미립자 내지 제4 금속 미립자는 단지 전술한 바와 같이 그 구체적인 조성, 함량비가 상이할 수 있음을 나타내기 위한 것인바, 그 중 일부가 서로 동일할 수 있음은 물론이다.

구체적으로, 세라믹 잉크의 인쇄 및 소결과 마찬가지로 상기 제1 금속 미립자를 포함하는 제1 금속 잉크를 이용한 잉크젯 인쇄 및 뒤이은 소결을 통하여, 통로 형성 단계(S200)에서 홀(110')에 금속 미세 통로(micro via)가 수직으로 형성될 수 있다. 이 잉크젯 인쇄는 섭씨 50도 내지 100도 사이의 온도에서 수행되어 휘발성 용매가 기화됨으로써 1차 경화가 이뤄진다.

도 1을 참조하면, 본 개시서의 층상 구조 제조 방법은, 재료 층 구조체(100)의 일면에 금속 도전 통로(112) 중 적어도 하나와 도통하는 상부 금속 패턴(120)을 형성하는 금속화 단계(S300)를 더 포함한다. 금속화 단계(S300)도 통로 형성 단계(S200)에서와 같이 은 나노 잉크와 같은 금속 잉크를 이용한 잉크젯 인쇄에 의하여 수행될 수 있음은 물론이다.

도 1에 예시된 순서와 상이하게 상부 금속 패턴(120)이 금속 도전 통로(112)보다 먼저 형성되어도 무방하며, 상부 금속 패턴(120)이 재료 층 구조체(100)보다 먼저 형성되어도 된다. 도 1은 금속화 단계(S300)가 수행되는 통상적인 순서를 예시한 것에 지나지 않고, 금속화 단계(S300)-재료 층 구조체 준비 단계(S100)-통로 형성 단계(S200)의 순서, 또는 재료 층 구조체 준비 단계(S100)-금속화 단계(S300)-통로 형성 단계(S200)의 순서로도 본 개시서의 층상 구조 제조 방법이 수행될 수 있는바, 통상의 기술자는 그 순서에 있어서 다양한 변형이 허용될 수 있음을 이해할 것이다.

금속화 단계(S300)에서 형성되는 상부 금속 패턴(120)이 금속 도전 통로(112)와 함께 후술하는 집적 회로, MMIC, 안테나 등의 입출력을 위한 신호선으로 구성될 수 있음이 통상의 기술자에 의해 이해될 것이다. 일 예시로서, 상부 금속 패턴(120)은, 도 2의 (a)에 예시된 바와 같이, 전원 단자(124), 접지 단자(126), 입력 단자, 출력 단자 등과 같은 전극 패드, 패치 안테나(patch antenna; 122) 등을 포함할 수 있다. 패치 안테나(122)가 구성되는 경우에 세라믹 틀의 역할을 하는 재료 층 구조체(100)는 안테나의 특성에 따라 설계된 두께를 가질 수 있다.

선택적으로, 금속화 단계(S300)에서 상부 금속 패턴(120)과 도통하는 하부 금속 패턴(130)이 더 형성될 수 있는바, 하부 금속 패턴(130)은 전원 단자(124) 및 접지 단자(126) 중 적어도 하나에 연결되는 제2 전극 패드(131), 패치 안테나(122)의 접지부(132) 등을 포함할 수 있는바, 도 2의 (b1)에 예시된 바와 같다. 특히, 접지부(132)가 도시된 바와 같이 기둥 형상 또는 이와 유사한 형상을 가지는 때에는 접지부가 접지주(接地柱)로도 지칭될 수 있다. 도 2의 (b2)에 예시된 바와 같이, 패치 안테나(122)의 접지부(132')는 제2 금속 잉크를 이용한 잉크젯 인쇄로써 평면 또는 그리드(grid) 형상으로도 형성될 수 있으나 이에 한정되지 않는다. 특히, 그리드 형상은 잉크젯 인쇄로 형성하기에 용이하다.

대안으로서, 도 2의 (a)에 예시된 재료 층 구조체(100)와 분리된 별개의 제2 재료 층 구조체(미도시)에, 상부 금속 패턴으로서 전원 단자(124) 및 접지 단자(126) 중 적어도 하나에 연결되는 제2 전극 패드, 패치 안테나(122)의 접지부 등이 형성될 수 있다. 이 제2 재료 층 구조체를 도 2의 (a)에 예시된 재료 층 구조체(100)와 접합시킴으로써, 하나의 재료 층 구조체(100)의 상면과 하면에 각각 상부 금속 패턴(120)과 하부 금속 패턴(130)을 형성한 것과 동일한 기능을 수행하도록 할 수 있다.

또 다른 대안으로서, 패치 안테나를 포함하는 상부 금속 패턴(120)의 형성, 재료 층 구조체(100)의 형성, 패치 안테나의 접지부를 포함하는 또 다른 상부 금속 패턴(120'; 미도시)의 형성, 또 다른 재료 층 구조체(100'; 미도시)의 형성의 순으로 안테나를 포함한 층상 구조가 형성될 수도 있다.

종래에 안테나를 형성하는 방식은 주로 연성 인쇄회로기판(FPCB)에 패치 안테나 패턴을 형성하고 솔더 볼을 이용하여 그 기판과 초고주파 집적 회로(RFIC)를 연결하는 방식이어서, 안테나를 부착하는 과정에서 미세한 틀어짐이 발생하는 경향이 있었는데, 전형적인 연성 인쇄회로기판의 소재(FR4)를 이용한 경우라면 이때 많은 유전체 손실이 발생하여 고주파수에 적용하면 유전 상수가 변화하여 동작 효율이 크게 저하되는 단점이 있었다.

이를 해결하기 위한 본 개시서에 따른 안테나 구조체는, 각각 도 2의 (a) 및 (b1)와 같은 상면과 하면으로 구성된 재료 층 구조체(100)를 포함하는 층상 구조의 일 실시 예인바, 상부 금속 패턴(120)은 패치 안테나(122)를 포함하고, 하부 금속 패턴(130)은 패치 안테나의 접지부(132)를 포함할 수 있으며, 이 경우 재료 층 구조체(100)는 패치 안테나(122)와 접지부(132) 사이에 개재한 유전 물질로서 기능한다.

이처럼 패치 안테나에 있어서 안테나(122)와 접지부(132) 사이의 유전 물질(100)로서 세라믹 잉크젯 인쇄에 의한 세라믹을 이용하는 경우, 해당 세라믹 잉크에 함유된 세라믹 미립자의 특성을 변경함으로써 낮은 손실률을 가지는 유전체 층을 형성할 수 있을 뿐만 아니라 다층 박막의 형성도 가능하다.

대안으로서, 본 개시서의 방법에 따라 제조되는 예시적 층상 구조는 패치 안테나를 내장하고 반도체 패키지를 덮는 용도를 가진 다이아몬드 재질로 된 뚜껑(lid)일 수 있다. 이 예시적 층상 구조에서 재료 층 구조체는 MPCVD 장비를 이용하여 300 마이크로미터 이상의 두께를 가지도록 성장시킨 다이아몬드 기저판인 재료 층 구조체에 비아 홀을 가공한 것일 수 있는데, 이에 대한 상부 금속 패턴, 하부 금속 패턴의 형성은 전술한 바와 같으며, 여기에 세라믹 잉크로써 다이아몬드 기저판의 적어도 일부를 덮는 세라믹 유전체가 더 형성될 수도 있다.

도 3은 본 개시서의 다른 실시 예에 따른 층상 구조를 그 층상 구조의 제조 방법 각 단계마다 개념적으로 도시한 측단면도이고, 도 4는 도 3의 실시 예에 따른 층상 구조를 층상 구조 제조 방법의 각 단계마다 개념적으로 도시한 사시도이다.

도 3 및 도 4를 참조하면, 이 실시 예에 따른 재료 층 준비 단계(S100)에서, MMIC(390)의 일면에 세라믹 미립자를 포함하는 세라믹 잉크를 이용한 잉크젯 인쇄 및 뒤이은 소결을 통하여 제1 세라믹 구조체(392)를 형성한다(S120).

예를 들면, MMIC(390)는 RF 입력 단자 및 RF 출력 단자를 가질 수 있고, 트랜지스터의 작동을 위한 V_G, V_D 전원이 인가(V_G, V_D는 각각 게이트 및 드레인에 대응)될 수 있으며, 그 기저면은 접지를 위한 금속 재질을 포함할 수 있다.

계속해서 도 3 및 도 4를 참조하면, 본 개시서의 실시 예에 따라 제1 세라믹 구조체(392)가 형성(S120)된 후, 제1 세라믹 구조체(392)에 제3 금속 미립자를 포함하는 제3 금속 잉크를 이용한 잉크젯 인쇄로써 MMIC(390)에 전극(395)을 형성한다(S140; 전극 형성 단계). 그 후, 세라믹 잉크를 이용한 잉크젯 인쇄로써 전극(395)을 둘러싸는 적어도 하나의 홀 패턴(hole pattern; 310)을 상기 함입부로서 포함하는 제2 세라믹 구조체(396)를 형성한다(S160). 그 후, 통로 형성 단계(S200)에서는 후술하는 차폐막이 홀 패턴(310)에 형성되는바, 도 3 및 도 4에 예시적으로 도시된 바와 같다.

전극 형성 단계(S140)에서 전극(395)은 MMIC(390)에 미리 형성되어 있는 전극 패드들 위에 제4 금속 미립자를 포함하는 제4 금속 잉크를 축적함으로써 기둥 구조를 가지도록 제조되거나 제1 세라믹 구조체(392)에 형성된 내부 패턴(394; 미도시)에 제4 금속 잉크를 인쇄한 후 그 제4 금속 잉크를 소결함으로써 형성될 수 있다. 전술한 바와 같이, 상기 제3 금속 잉크는 상기 제4 금속 잉크와 동일한 물질로 형성될 수도 있다.

이는 종래 기술과 대비되는데, 예를 들어 종래에 MMIC를 이용하여 구성된 송·수신부 패치 안테나의 구조에서는 MMIC를 플립 칩의 형태로 이용하여 그 MMIC의 칩 아래로 배선을 형성함으로써 배열 패턴(array pattern)으로 된 안테나 패턴을 구현했는데, 이와 달리 본 개시서의 도 3 및 도 4에 나타난 실시 예는 MMIC(390)에 저온에서 소결이 가능한 세라믹 잉크 및 은 잉크를 그 MMIC의 상부에 토출하는 방식을 취하고 있으므로, MMIC 상에 단일 또는 배열 패턴을 가지는, 이하에서 설명되는 실시 예에서와 같은 하나의 RF 반도체 집적 회로 패키지를 구성할 수 있다.

이 실시 예에 덧붙여, 본 개시서에서 후술하는 바와 같이 그 위에 패치 안테나를 형성한 단일의 패키지 모듈을 만들 수도 있고, 다른 집적 회로, 예컨대, RFIC를 더 추가한 단일의 패키지 모듈을 만들 수도 있다. 알려진 바와 같이, RF 반도체 집적 회로 패키지의 용도 및 MMIC의 특성에 따라 송·수신부의 송신 경로에 HPA(high power amplifier; 대전력증폭기)가 밀리미터파 신호 또는 RF 신호의 안테나와 연결되도록 구성될 수 있으며, 송·수신부의 수신 경로에 저잡음 증폭기(low noise amplifier; LNA)가 안테나와 연결되도록 구성될 수 있는바, 본 개시서에 따르면 단일 패키지 모듈로 일체화되기에 더욱 용이하다.

본 개시서의 수직 금속 미세 통로 및 상부 금속 패턴은 전원 단자로부터 이어지는 배선 등 금속 배선을 형성하는바, 그 구성은 전원 및 접지의 방향성에 따라 달라질 수 있음은 물론이다.

이제 전술한 층상 구조들로부터 집적 회로 패키지를 제조하는 방법(이하 "집적 회로 패키징 방법"이라 함)에 관하여 설명한다.

도 5는 본 개시서의 집적 회로 패키징 방법의 일 실시 예에 따라 제조되는 집적 회로 패키지를 층별로 분해하여 사시도로 예시한 도면이다.

도 5를 참조하면, 본 개시서에 따른 집적 회로 패키징 방법은, 전술한 2개 이상의, 즉, 복수개의 층상 구조들(100)을 하나의 층상 구조 위에 다른 층상 구조를 형성하는 방식으로 구성하거나, 따로 형성하여 (i) 세라믹 잉크 또는 금속 잉크를 이용한 잉크젯 인쇄 및 뒤이은 소결, (ii) 압착 후 열처리, (iii) 솔더, 또는 (iv) 범핑으로써 서로 접합하는 것이다.

구체적으로, 그 인접한 2개의 층상 구조들 중 상위에 놓인 층상 구조인 상부 층상 구조(100a)는 각각의 하면에 노출된 적어도 하나의 금속 도전 통로(112a; 미도시) 또는 하부 금속 패턴(130a)의 적어도 일부가 상기 2개의 층상 구조들 중 하위에 놓인 층상 구조인 하부 층상 구조(100b) 각각의 상면에 노출된 적어도 하나의 금속 도전 통로(112b; 미도시) 또는 상부 금속 패턴(120b)의 적어도 일부와 서로 도통하도록 접합함으로써, 집적 회로 패키지가 제조된다. 달리 말하자면, 상부 층상 구조(100a)와 하부 층상 구조(100b)가 서로 맞닿는 부분이 세라믹 재질로 되어 있으면 그 부분에는 세라믹 잉크를 적용하고, 그 서로 맞닿는 부분이 금속 재질로 되어 있으면 그 부분에는 금속 잉크를 적용하고 난 후, 열처리를 통한 소결로써 두 층상 구조(100a, 100b)를 서로 밀봉할 수 있다. 설명의 편의를 위해 도 5에서 상부 층상 구조(100a)는 그 하면이, 하부 층상 구조(100b)는 그 상면이 보이도록 도시되었다.

도 6 내지 도 8은 본 개시서의 집적 회로 패키징 방법에 의해 제조될 수 있는 집적 회로 패키지의 전체 또는 일부를 예시한 개념도들이며 도 8은 도 9에 나타난 집적 회로 패키지를 개념적으로 도시한 측단면도이다.

도 6에 예시된 제1 실시 예를 참조하면, 인접한 2개의 층상 구조들 중 적어도 한 쌍(600a, 600b)은, 하부 층상 구조(600b)의 평면 면적이 상부 층상 구조(600a)의 평면 면적보다 큼으로써 하부 층상 구조(600b)의 상부 금속 패턴(620b) 중 적어도 일부가 외부 입출력 단자로서 노출될 수 있다. 설명의 편의를 위해 도 6에는 예시적인 패치 안테나가 형성된 뚜껑에 해당하는 층상 구조가 제거된 상태(좌측) 및 결합된 상태(우측)가 각각 도시되었다.

다만, 반드시 하부 층상 구조(600b)의 평면 면적이 상부 층상 구조(600a)의 평면 면적보다 크지 않아도 통상의 기술자는 외부 입출력 단자로 이용될 수 있도록 금속 패턴의 적어도 일부를 노출시키는 다양한 변형례가 있을 수 있음을 이해할 것이다.

도 7에 예시된 제2 실시 예에서, 복수개의 층상 구조들(700)은 패치 안테나(722) 및 패치 안테나의 접지부(732; 미도시)를 양면에 포함하는 제1 층상 구조(700a)를 포함한다. 설명의 편의를 위해 도 7에는 제2 층상 구조(700b)로부터 제1 층상 구조(700a)가 제거되어 있는 상태(좌측)와 제1 층상 구조(700a)가 제2 층상 구조(700b)와 결합된 상태(우측)가 각각 도시되었다. 이 제1 층상 구조(700a)는 상부 금속 패턴에 패치 안테나(722)를 포함하는 층상 구조 A와, 상부 금속 패턴에 접지부(732)를 포함하는 층상 구조 B의 접합으로 대체될 수도 있는바, 앞서 언급된 바와 같다.

복수개의 층상 구조들(700)은 도 3 및 도 4에 나타난 실시 예에 해당하는 층상 구조로서 MMIC(790)에 형성된 적어도 하나의 제2 층상 구조(700b)를 더 포함한다. 제2 층상 구조의 상부 금속 패턴(720b) 및 이와 연결되는 수직 금속 도전 통로는 MMIC(790) 및 패치 안테나(722)의 RF 또는 밀리미터파 신호선, 전원 단자, 접지 단자 등을 서로 연결하는 배선을 형성하는바, 이는 필요에 따라 하나의 층상 구조 또는 2 개층, 3 개층 등의 여러 층상 구조로 형성될 수 있다.

도 7에 예시된 바와 같이, 복수개의 층상 구조들(700)로 구성된 집적 회로 패키지는 방열 특성의 확보를 위하여 MMIC(790) 하부에 다이아몬드 기판과 같은 적합한 히트 스프레더(heat spreader; 700c)가 더 장착될 수 있다.

한편, 도 8 및 도 9에 예시된 제3 실시 예를 참조하면, 복수개의 층상 구조들(800)은 제2 실시 예에서와 같은 제1 층상 구조(800a), 제2 실시 예의 제2 층상 구조와 같은 제3 층상 구조(800c)를 포함하는바, 반복적인 설명은 생략한다.

복수개의 층상 구조들(800)은, 제1 층상 구조(800a)와 제3 층상 구조(800c) 사이에 제2 층상 구조(800b)를 더 포함하는데, 그 제2 층상 구조(800b)의 일면에 제2 층상 구조(800b)의 상부 금속 패턴 또는 금속 도전 통로와 도통하는 집적 회로(880)가 포함되고, 제2 층상 구조(800b)의 상부 금속 패턴 또는 하부 금속 패턴은 집적 회로(880)의 단자들 각각과 도통하는 집적 회로(880)에 대한 입출력을 위한 단자들을 포함한다.

또한, 복수개의 층상 구조들(800)은, 제2 층상 구조(800b)와 제3 층상 구조(800c) 사이에 개재되는 적어도 하나의 층상 구조를 포함하는 중간 구조(800d)를 더 포함할 수 있다. 이 중간 구조(800d)는 MMIC(890), 집적 회로(880) 및 패치 안테나(822)를 서로 연결하는 배선을 형성할 수 있다.

도 10a는 본 개시서의 방법에 따라 제조되는 집적 회로 패키지에 있어서 차폐막의 구조 및 그 기능을 개념적으로 도시한 도면이고, 도 10b는 차폐막을 형성하는 방식의 일 예시를 단계별로 나타낸 개념도이다.

도 10a를 참조하면, 도 4에 예시된 바와 같이 홀 패턴(310)으로 형성된 금속막(1010)은 배선의 RF 신호가 폐루프로 흐르는 것(1030)을 억제하고 다른 영역으로의 신호 전달을 억제함으로써 발진(oscillation) 및 이에 따른 성능 저하를 방지할 수 있는바, 이를 차폐막(1010)이라고 지칭할 수 있다.

차폐막(1010)은 앞서 설명된 바와 같이 홀 패턴(310) 내에 은 나노 잉크를 토출하여 이를 경화시킴으로써 일체로 형성할 수도 있으나, 여러 단계에 걸쳐 다층으로 형성될 수도 있다.

예컨대, 도 10a의 차폐막(1010)의 일부(1020)를 확대하여 차폐막의 예시적인 형성 단계들을 나타낸 도 10b를 참조하면, 차폐막(1010)은. 먼저 세라믹으로 차폐막(1010)의 기저부(1012)를 형성하는 단계(S162) 다음에 은 나노 잉크를 토출하여 은으로 된 금속 기둥(1014)을 형성하고(S164), 세라믹 잉크에 의한 층(1016)과 은 나노 잉크에 의한 층(1018)을 순차적으로 쌓아올려(S166) 제작될 수 있다.

도 11은 제4 실시 예에 의해 제조될 수 있는 집적 회로 패키지를 층별로 분해하여 사시도로 예시한 도면이다.

도 11을 참조하면, 제3 실시 예의 대안인 제4 실시 예에서, 상기 복수개의 층상 구조들(1100)은, 제3 실시 예에 관하여 앞서 설명된 바와 같은 층상 구조 A(1100a) 및 층상 구조 B(1100b)를 서로 접합한 제1 층상 구조 및 MMIC(1190)에 형성된 제2 층상 구조(1100c)를 포함하되, 상기 제1 층상 구조와 제2 층상 구조(1100c) 사이에 개재되는 중간 구조(1100d)는, 그 상면에 형성되어 아래 측 제2 층상 구조에 기 형성된 홀 패턴의 위를 감싸는(덮는) 금속 패턴인 차폐막 절연 층(1120d)을 가지도록 할 수 있다. 이 경우, 차폐막 절연 층(1120d)은 중간 구조(1100d)에 포함된 절연성 재료(1140d)에 의하여 상기 홀 패턴과 절연될 수 있다.

종래의 미세 패턴화된 직접 회로 패키지와 달리 제4 실시 예는 MMIC 위에 차폐막, 차폐막 절연 층과 접지 등이 구성되므로 직접 회로 패키지 내부에 있는 캐비티(1150)에서의 발진을 더 효과적으로 차단할 수 있다. 특히, 차폐막은 입력 단자, 출력 단자와 증폭 단자 간의 신호 전달을 억제하여 상호 간의 간섭을 차단함으로써 기생 성분을 제거하고 발진을 방지하여 반도체 소자가 안정적으로 동작하는 데 도움이 된다.

도 12는 복수개의 층상 구조들 간의 정확한 접합을 위하여 이용될 수 있는 정렬부(alignment)를 예시적으로 나타낸 도면이다.

도 12를 참조하면, 2개의 복수 층상 구조들 중 하부 층상 구조들(1200b)의 상면에 제1 정렬부(1260)를 형성하고, 상부 층상 구조들(1200a)의 하면에 제2 정렬부(1270)를 형성하여 제1 정렬부(1260)와 제2 정렬부(1270)가 서로 맞물리도록 하는 방식으로 층상 구조 간 정확한 정렬을 유도할 수 있다. 따라서, 제1 정렬부(1260)와 제2 정렬부(1270)는 서로 동일하거나 서로 상보적인 형상으로 형성되는 것이 바람직하다. 제1 정렬부(1260)와 제2 정렬부(1270)가 맞물린 다음에는 압착 후에 열처리하는 방식으로, 또는 세라믹 또는 은 나노 잉크를 토출한 후 소결하는 방식으로 그 2개의 층상 구조들을 서로 접합할 수 있다. 그 접합에 의하여 패키지의 내부가 밀봉된다.

차폐막(1210)은 하부 층상 구조들(1200b)의 MMIC(1290) 위에 형성될 수도 있으나 도 12에 예시된 바와 같이 상부 층상 구조들(1200a)의 가장 아래 면에 형성될 수도 있다. 도 12의 사시도에서 상부 층상 구조들(1200a)은 설명의 편의를 위하여 그 가장 아래 면, 즉, 상부 층상 구조들(1200a) 중 최하단에 놓인 층상 구조의 하면이 위를 향하도록 도시되었다.

도 13은 제3 실시 예 또는 제4 실시 예에 따라 제조되는 집적 회로 패키지인 안테나 패키지를 복수개 포함하는 배열 안테나 시스템을 개념적으로 도시한 도면이다.

도 13을 참조하면, 배열 안테나 시스템에서 상기 복수개의 안테나 패키지(1300)는 복수 행 및 복수 열로 구성된 배열(1400)로서 배치된다.

본 개시서의 제조 방법에 따르면, MMIC 소자에 직접 세라믹 등을 몰딩하고, 배선을 형성하여 안테나를 연결할 수 있어 MMIC 소자와 동일한 평면적 치수를 가지는 패키지를 만들 수 있어 소형화의 이점이 클 뿐만 아니라, 이를 단순히 PCB에 부착함으로써 정확하게 동일한 간격을 가지는 배열 안테나 시스템을 구성할 수 있는 장점이 있다. 또한, 안테나의 동작 특성에 적합한 세라믹 잉크를 이용할 수 있으므로 유전체에 의한 손실을 최소화할 수도 있다.

요컨대, 본 개시서에 따른 구조체들의 제조 및 패키징 방법들은 위상 배열 안테나와 같은 집약적인 안테나 실장에 용이하게 적용될 수 있어 최근 5G 무선 통신에서 중요하게 다루어지고 있는 대규모 MIMO(다중 입출력)의 필요를 충족시키기에 적합한 장점이 있다. 대규모 MIMO를 위한 종래의 시스템이 가지고 있던 복잡한 구조 및 높은 전력소모량을 절감할 수 있기 때문이다.

MIMO 구조 - 집적 회로 - MMIC - 히트 스프레더를 방열 특성이 우수한 하나의 소형화된 단일 패키징 모듈로 제작할 수 있어, 향후 모듈 단위로 교체가 용이하므로, 이를 이용한 장비의 유지 보수에도 큰 장점이 있다.

이상에서 몇몇 선별된 실시 예들에 한하여 본 발명이 설명되었으나 통상의 기술자는 본 개시서가 기초로 한 개념을 용이하게 이해할 수 있으며, 본 발명의 몇몇 목적들을 수행하기 위한 변형된 구조물들의 설계 기초로서 그 개념을 용이하게 활용할 수 있을 것이다

전술한 예시들은 단지 본 개시서의 다양한 양상들의 여러 가능한 실시 예들을 예시한 것인바, 이 명세서 및 첨부된 도면들을 읽고 이해한 본 발명의 기술분야에서 통상의 지식을 가진 다른 사람들에 의해 균등한 변형물들 및/또는 수정물들이 생길 것이다. 덧붙여, 본 개시서의 특정한 특징이 몇몇 실시 예들 중 단 하나에 대해서만 설명되거나 그리고/또는 예시되었을 수 있어도, 그러한 특징은 어느 주어진 용례 또는 특정 용례에 있어 바람직하고 유리할 수 있는 다른 실시 예들의 하나 이상의 다른 특징들과 조합될 수 있다. 또한, "포함하는", "포함하다", "구비하는", "가진다", "를 갖춘"이라는 단어, 또는 그것들을 변형한 단어들이 상세한 설명 및/또는 청구범위에 이용되는 한, 그러한 용어들은 "포함하는(comprising)"이라는 용어와 유사한 방식으로 포괄적(inclusive)인 것으로 의도된 것이다.

Claims (18)

1. 잉크젯 인쇄(inkjet printing)를 이용하여 층상 구조를 제조하기 위한 방법으로서,
   적어도 하나의 함입부를 포함하는 소정의 높이를 가진 재료 층 구조체를 준비하는 재료 층 준비 단계; 및
   제1 금속 미립자를 포함하는 제1 금속 잉크를 이용한 잉크젯 인쇄로써 상기 함입부 각각에 금속 도전 통로를 형성하는 통로 형성 단계
   를 포함하고,
   상기 재료 층 준비 단계는,
   MMIC(monolithic microwave integrated circuit; 단일 칩 초고주파 집적 회로)의 일면에 세라믹(Al₂O₃) 미립자를 포함하는 세라믹 잉크를 이용한 잉크젯 인쇄 및 뒤이은 소결을 통하여 제1 세라믹 구조체를 형성하는 단계;
   상기 제1 세라믹 구조체에 제3 금속 미립자를 포함하는 제3 금속 잉크를 이용한 잉크젯 인쇄로써 상기 MMIC에 전극을 형성하는 전극 형성 단계; 및
   상기 세라믹 잉크를 이용한 잉크젯 인쇄로써 상기 전극을 둘러싸는 적어도 하나의 홀 패턴(hole pattern)을 상기 함입부로서 포함하는 제2 세라믹 구조체를 형성하는 단계
   를 포함하는, 잉크젯 인쇄를 이용한 층상 구조 제조 방법.
2. 제1항에 있어서,
   상기 재료 층 구조체의 일면에 상기 금속 도전 통로 중 적어도 하나와 도통하는 상부 금속 패턴을 형성하는 금속화 단계
   를 더 포함하는 층상 구조 제조 방법.
3. 제2항에 있어서,
   상기 함입부는 상기 재료 층 구조체의 상면 및 하면을 관통하는 홀이며,
   상기 금속화 단계에서,
   제1 전극 패드 및 패치 안테나(patch antenna) 중 적어도 하나를 포함하는 상기 상부 금속 패턴을 형성하는, 층상 구조 제조 방법.
4. 삭제
5. 제1항에 있어서,
   상기 전극 형성 단계에서,
   상기 전극은, 제4 금속 미립자를 포함하는 제4 금속 잉크를 축적함으로써 기둥 구조를 가지도록 제조되거나 상기 제1 세라믹 구조체에 형성된 내부 패턴에 상기 제4 금속 잉크를 인쇄한 후 상기 제4 금속 잉크를 소결함으로써 형성되는, 층상 구조 제조 방법.
6. 제1항에 있어서,
   상기 잉크젯 인쇄는 180 피코리터보다 작은 부피를 가진 잉크 액적을 50 마이크로미터보다 작은 간격(pitch)으로 제트 분사함으로써 수행되는, 층상 구조 제조 방법.
7. 제1항에 있어서,
   상기 잉크젯 인쇄에 의하여 분사된 잉크 액적은 섭씨 250도와 같거나 그보다 낮은 온도에서 소결되는 것을 특징으로 하는, 층상 구조 제조 방법.
8. 제3항에 있어서,
   상기 금속화 단계에서,
   상기 금속 도전 통로를 통하여 상기 상부 금속 패턴과 도통하는 하부 금속 패턴으로서, 제2 전극 패드 및 상기 패치 안테나의 접지부 중 적어도 하나를 포함하는 하부 금속 패턴을 더 형성하는 것을 특징으로 하는, 층상 구조 제조 방법.
9. 제8항에 있어서,
   상기 상부 금속 패턴은 상기 패치 안테나를 포함하고,
   상기 하부 금속 패턴은 상기 패치 안테나의 상기 접지부를 포함하며,
   상기 패치 안테나의 상기 접지부는 제2 금속 미립자를 포함하는 제2 금속 잉크를 이용한 잉크젯 인쇄로써 평면 또는 그리드(grid) 형상으로 형성되는, 층상 구조 제조 방법.
10. 제1항에 있어서,
    상기 재료 층 준비 단계에서의 상기 재료 층 구조체는 제1항에 따라 제조된 다른 층상 구조의 일면에 세라믹 잉크를 이용한 잉크젯 인쇄로써 형성되어 상기 다른 층상 구조와 서로 결합되는, 층상 구조 제조 방법.
11. (i) 적어도 하나의 함입부를 포함하는 소정의 높이를 가진 재료 층 구조체를 준비하는 재료 층 준비 단계, 및 제1 금속 미립자를 포함하는 제1 금속 잉크를 이용한 잉크젯 인쇄로써 상기 함입부 각각에 금속 도전 통로를 형성하는 통로 형성 단계를 포함하고, 상기 재료 층 구조체의 일면에 상기 금속 도전 통로 중 적어도 하나와 도통하는 상부 금속 패턴을 형성하는 금속화 단계를 더 포함하는 방법에 따라 제조되는 제1 층상 구조로서, 상기 제1 층상 구조의 상기 함입부가 상기 제1 층상 구조의 상기 재료 층 구조체의 상면 및 하면을 관통하는 홀이며, 상기 제1 층상 구조에 대한 상기 금속화 단계는, 제1 전극 패드 및 패치 안테나(patch antenna) 중 적어도 하나를 포함하는 상기 상부 금속 패턴을 형성하고, 상기 금속 도전 통로를 통하여 상기 상부 금속 패턴과 도통하는 하부 금속 패턴으로서, 제2 전극 패드 및 상기 패치 안테나의 접지부 중 적어도 하나를 포함하는 하부 금속 패턴을 더 형성함을 포함하고, 상기 제1 층상 구조의 상기 상부 금속 패턴에 상기 패치 안테나를 포함하며, 상기 제1 층상 구조의 상기 하부 금속 패턴에 상기 패치 안테나의 상기 접지부를 포함하는, 상기 제1 층상 구조; 및
    상기 재료 층 준비 단계 및 상기 통로 형성 단계를 포함하는 방법에 따라 제조되는 제2 층상 구조로서, 상기 제2 층상 구조에 대한 상기 재료 층 준비 단계는, MMIC(monolithic microwave integrated circuit; 단일 칩 초고주파 집적 회로)의 일면에 세라믹(Al₂O₃) 미립자를 포함하는 세라믹 잉크를 이용한 잉크젯 인쇄 및 뒤이은 소결을 통하여 제1 세라믹 구조체를 형성하는 단계; 상기 제1 세라믹 구조체에 제3 금속 미립자를 포함하는 제3 금속 잉크를 이용한 잉크젯 인쇄로써 상기 MMIC에 전극을 형성하는 전극 형성 단계; 및 상기 세라믹 잉크를 이용한 잉크젯 인쇄로써 상기 전극을 둘러싸는 적어도 하나의 홀 패턴(hole pattern)을 상기 함입부로서 포함하는 제2 세라믹 구조체를 형성하는 단계를 포함하고, 상기 제2 층상 구조의 상기 상부 금속 패턴은 상기 MMIC 및 상기 패치 안테나를 서로 연결하는 배선을 형성하는, 상기 제2 층상 구조
    를 포함하거나,
    (ii) 층상 구조 A 및 층상 구조 B로서, 상기 층상 구조 A 및 상기 층상 구조 B 각각은 상기 재료 층 준비 단계, 상기 통로 형성 단계, 및 상기 금속화 단계를 포함하는 방법에 따라 제조되며, 상기 층상 구조 A 및 상기 층상 구조 B는 각각 상기 재료 층 구조체의 상면 및 하면을 관통하는 홀인 상기 함입부를 포함하고, 상기 층상 구조 A 및 상기 층상 구조 B 각각에 대한 금속화 단계에서 제1 전극 패드 및 패치 안테나 중 적어도 하나를 포함하는 상기 상부 금속 패턴을 형성하며, 층상 구조 A 및 층상 구조 B는 서로 접합되고, 상기 층상 구조 A의 상기 상부 금속 패턴에 상기 패치 안테나를 포함하고, 상기 층상 구조 B의 상기 상부 금속 패턴에 상기 접지부를 포함하는, 상기 층상 구조 A 및 상기 층상 구조 B; 및
    상기 제2 층상 구조
    를 포함하는, 복수개의 층상 구조들을 준비하는 단계; 및
    상기 복수개의 층상 구조들로 하여금, (a) 상기 복수개의 층상 구조들 중 하나의 층상 구조를 상기 복수개의 층상 구조들 중 다른 층상 구조의 일면에 형성함으로써, 또는 (b) 세라믹 잉크 또는 금속 잉크를 이용한 잉크젯 인쇄 및 뒤이은 소결, (c) 압착 후 열처리, (d) 솔더, 또는 (e) 범핑으로써 서로 인접하도록 구성하는 단계로서, 상기 복수개의 층상 구조들에 속한 인접한 2개의 층상 구조들 중 상위에 놓인 층상 구조인 상부 층상 구조 각각의 하면에 노출된 적어도 하나의 상기 금속 도전 통로 또는 상기 상부 층상 구조 각각의 하면에 형성된 하부 금속 패턴의 적어도 일부가 상기 2개의 층상 구조들 중 하위에 놓인 층상 구조인 하부 층상 구조 각각의 상면에 노출된 적어도 하나의 상기 금속 도전 통로 또는 상기 상부 금속 패턴의 적어도 일부와 도통하도록 구성하는 단계
    를 포함하는, 집적 회로 패키징 방법.
12. 제11항에 있어서,
    상기 인접한 2개의 층상 구조들 중 적어도 한 쌍은 상기 하부 층상 구조의 평면 면적이 상기 상부 층상 구조의 평면 면적보다 큼으로써 상기 하부 층상 구조의 상기 상부 금속 패턴의 적어도 일부가 외부 입출력 단자로서 노출되는, 집적 회로 패키징 방법.
13. 삭제
14. (i) 적어도 하나의 함입부를 포함하는 소정의 높이를 가진 재료 층 구조체를 준비하는 재료 층 준비 단계, 및 제1 금속 미립자를 포함하는 제1 금속 잉크를 이용한 잉크젯 인쇄로써 상기 함입부 각각에 금속 도전 통로를 형성하는 통로 형성 단계를 포함하고, 상기 재료 층 구조체의 일면에 상기 금속 도전 통로 중 적어도 하나와 도통하는 상부 금속 패턴을 형성하는 금속화 단계를 더 포함하는 방법에 따라 제조되는 제1 층상 구조로서, 상기 제1 층상 구조에 대한 상기 재료 층 준비 단계는, MMIC(monolithic microwave integrated circuit; 단일 칩 초고주파 집적 회로)의 일면에 세라믹(Al₂O₃) 미립자를 포함하는 세라믹 잉크를 이용한 잉크젯 인쇄 및 뒤이은 소결을 통하여 제1 세라믹 구조체를 형성하는 단계; 상기 제1 세라믹 구조체에 제3 금속 미립자를 포함하는 제3 금속 잉크를 이용한 잉크젯 인쇄로써 상기 MMIC에 전극을 형성하는 전극 형성 단계; 및 상기 세라믹 잉크를 이용한 잉크젯 인쇄로써 상기 전극을 둘러싸는 적어도 하나의 홀 패턴(hole pattern)을 상기 함입부로서 포함하는 제2 세라믹 구조체를 형성하는 단계를 포함하고, 상기 제1 층상 구조의 상기 상부 금속 패턴에 패치 안테나를 포함하며, 상기 제1 층상 구조의 하부 금속 패턴에 상기 패치 안테나의 접지부를 포함하는, 제1 층상 구조, 또는
    (ii) 층상 구조 A 및 층상 구조 B를 서로 접합한 것인 제1 층상 구조로서, 상기 층상 구조 A 및 상기 층상 구조 B 각각은 상기 재료 층 준비 단계, 상기 통로 형성 단계, 및 상기 재료 층 구조체의 일면에 상기 금속 도전 통로 중 적어도 하나와 도통하는 상부 금속 패턴을 형성하는 금속화 단계를 포함하는 방법에 따라 제조되며, 상기 층상 구조 A 및 상기 층상 구조 B는 각각 상기 재료 층 구조체의 상면 및 하면을 관통하는 홀인 상기 함입부를 포함하고, 상기 층상 구조 A 및 상기 층상 구조 B 각각에 대한 금속화 단계에서 제1 전극 패드 및 패치 안테나 중 적어도 하나를 포함하는 상기 상부 금속 패턴을 형성하며, 상기 층상 구조 A의 상기 상부 금속 패턴에 상기 패치 안테나를 포함하고, 상기 층상 구조 B의 상기 상부 금속 패턴에 상기 접지부를 포함하는, 제1 층상 구조;
    상기 재료 층 준비 단계, 상기 통로 형성 단계, 및 상기 금속화 단계를 포함하는 방법에 따라 제조되는 제2 층상 구조로서, 상기 제2 층상 구조의 일면에 상기 제2 층상 구조의 상기 상부 금속 패턴 또는 상기 금속 도전 통로와 도통하는 집적 회로를 포함하고, 상기 제2 층상 구조의 상기 상부 금속 패턴 또는 상기 하부 금속 패턴은 상기 집적 회로의 단자들 각각과 도통하는 상기 집적 회로에 대한 입출력을 위한 단자들을 포함하는, 제2 층상 구조;
    상기 재료 층 준비 단계 및 상기 통로 형성 단계를 포함하는 방법에 따라 제조되는 제3 층상 구조로서, 상기 제3 층상 구조에 대한 상기 재료 층 준비 단계는, 상기 제1 세라믹 구조체를 형성하는 단계; 상기 전극 형성 단계; 및 상기 제2 세라믹 구조체를 형성하는 단계를 포함하는, 상기 제3 층상 구조; 및
    상기 제2 층상 구조와 상기 제3 층상 구조 사이에 개재되는 중간 구조로서, 상기 중간 구조는, 상기 재료 층 준비 단계 및 상기 통로 형성 단계를 포함하는 방법에 따라 제조되는 적어도 하나의 층상 구조를 포함하며, 상기 MMIC, 상기 집적 회로 및 상기 패치 안테나를 서로 연결하는 배선을 형성하는, 중간 구조
    를 포함하는 복수개의 층상 구조들을 준비하는 단계; 및
    상기 복수개의 층상 구조들로 하여금, (a) 상기 복수개의 층상 구조들 중 하나의 층상 구조를 상기 복수개의 층상 구조들 중 다른 층상 구조의 일면에 형성함으로써, 또는 (b) 세라믹 잉크 또는 금속 잉크를 이용한 잉크젯 인쇄 및 뒤이은 소결, (c) 압착 후 열처리, (d) 솔더, 또는 (e) 범핑으로써 서로 인접하도록 구성하는 단계로서, 상기 복수개의 층상 구조들에 속한 인접한 2개의 층상 구조들 중 상위에 놓인 층상 구조인 상부 층상 구조 각각의 하면에 노출된 적어도 하나의 상기 금속 도전 통로 또는 상기 상부 층상 구조 각각의 하면에 형성된 하부 금속 패턴의 적어도 일부가 상기 2개의 층상 구조들 중 하위에 놓인 층상 구조인 하부 층상 구조 각각의 상면에 노출된 적어도 하나의 상기 금속 도전 통로 또는 상기 상부 금속 패턴의 적어도 일부와 도통하도록 구성하는 단계
    를 포함하는, 집적 회로 패키징 방법.
15. 제14항에 따라 제조된 집적 회로 패키지인 복수개의 안테나 패키지를 포함하고, 상기 복수개의 안테나 패키지는 복수 행 및 복수 열로 구성된 배열로서 배치되는 배열 안테나 시스템.
16. 층상 구조 A 및 층상 구조 B를 서로 접합한 것인 제1 층상 구조로서, 상기 층상 구조 A 및 상기 층상 구조 B 각각은 적어도 하나의 함입부를 포함하는 소정의 높이를 가진 재료 층 구조체를 준비하는 재료 층 준비 단계, 및 제1 금속 미립자를 포함하는 제1 금속 잉크를 이용한 잉크젯 인쇄로써 상기 함입부 각각에 금속 도전 통로를 형성하는 통로 형성 단계를 포함하고, 상기 재료 층 구조체의 일면에 상기 금속 도전 통로 중 적어도 하나와 도통하는 상부 금속 패턴을 형성하는 금속화 단계를 더 포함하는 방법에 따라 제조되고, 상기 층상 구조 A 및 상기 층상 구조 B는 각각 상기 재료 층 구조체의 상면 및 하면을 관통하는 홀인 상기 함입부를 포함하며, 상기 층상 구조 A 및 상기 층상 구조 B 각각에 대한 상기 금속화 단계는, 제1 전극 패드 및 패치 안테나(patch antenna) 중 적어도 하나를 포함하는 상기 상부 금속 패턴을 형성함을 포함하며, 상기 층상 구조 A의 상기 상부 금속 패턴에 상기 패치 안테나를 포함하고, 상기 층상 구조 B의 상기 상부 금속 패턴에 접지부를 포함하는 제1 층상 구조;
    상기 재료 층 준비 단계 및 상기 통로 형성 단계를 포함하는 방법에 따라 제조되는 제2 층상 구조로서, 상기 제2 층상 구조에 대한 상기 재료 층 준비 단계는, MMIC(monolithic microwave integrated circuit; 단일 칩 초고주파 집적 회로)의 일면에 세라믹(Al₂O₃) 미립자를 포함하는 세라믹 잉크를 이용한 잉크젯 인쇄 및 뒤이은 소결을 통하여 제1 세라믹 구조체를 형성하는 단계; 상기 제1 세라믹 구조체에 제3 금속 미립자를 포함하는 제3 금속 잉크를 이용한 잉크젯 인쇄로써 상기 MMIC에 전극을 형성하는 전극 형성 단계; 및 상기 세라믹 잉크를 이용한 잉크젯 인쇄로써 상기 전극을 둘러싸는 적어도 하나의 홀 패턴(hole pattern)을 상기 함입부로서 포함하는 제2 세라믹 구조체를 형성하는 단계를 포함하는, 제2 층상 구조; 및
    상기 제1 층상 구조와 상기 제2 층상 구조 사이에 개재되는 중간 구조로서, 상기 중간 구조는, 상기 재료 층 준비 단계 및 상기 통로 형성 단계를 포함하는 방법에 따라 제조되는 적어도 하나의 층상 구조를 포함하며, 상기 중간 구조의 상면에 형성되어 상기 제2 층상 구조의 홀 패턴의 위를 덮되 상기 중간 구조에 포함된 상기 재료 층 구조체에 의하여 상기 홀 패턴과 절연되는 금속 패턴인 차폐막 절연 층을 포함하고, 상기 MMIC 및 상기 패치 안테나를 서로 연결하는 배선을 형성하는, 중간 구조
    를 포함하는 복수개의 층상 구조들을 준비하는 단계; 및
    상기 복수개의 층상 구조들로 하여금, (a) 상기 복수개의 층상 구조들 중 하나의 층상 구조를 상기 복수개의 층상 구조들 중 다른 층상 구조의 일면에 형성함으로써, 또는 (b) 세라믹 잉크 또는 금속 잉크를 이용한 잉크젯 인쇄 및 뒤이은 소결, (c) 압착 후 열처리, (d) 솔더, 또는 (e) 범핑으로써 서로 인접하도록 구성하는 단계로서, 상기 복수개의 층상 구조들에 속한 인접한 2개의 층상 구조들 중 상위에 놓인 층상 구조인 상부 층상 구조 각각의 하면에 노출된 적어도 하나의 상기 금속 도전 통로 또는 상기 상부 층상 구조 각각의 하면에 형성된 하부 금속 패턴의 적어도 일부가 상기 2개의 층상 구조들 중 하위에 놓인 층상 구조인 하부 층상 구조 각각의 상면에 노출된 적어도 하나의 상기 금속 도전 통로 또는 상기 상부 금속 패턴의 적어도 일부와 도통하도록 구성하는 단계
    를 포함하는, 집적 회로 패키징 방법.
17. 제16항에 따라 제조된 집적 회로 패키지인 복수개의 안테나 패키지를 포함하고, 상기 복수개의 안테나 패키지는 복수 행 및 복수 열로 구성된 배열로서 배치되는 배열 안테나 시스템.
18. 삭제

Images