KR102525414B1 - LDPC(low-density parity-check) 부호의 복호화 방법 및 장치 - Google Patents
LDPC(low-density parity-check) 부호의 복호화 방법 및 장치 Download PDFInfo
- Publication number
- KR102525414B1 KR102525414B1 KR1020200094725A KR20200094725A KR102525414B1 KR 102525414 B1 KR102525414 B1 KR 102525414B1 KR 1020200094725 A KR1020200094725 A KR 1020200094725A KR 20200094725 A KR20200094725 A KR 20200094725A KR 102525414 B1 KR102525414 B1 KR 102525414B1
- Authority
- KR
- South Korea
- Prior art keywords
- minimum value
- node
- decoding
- check
- msa
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1105—Decoding
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1105—Decoding
- H03M13/1111—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms
- H03M13/1117—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms using approximations for check node processing, e.g. an outgoing message is depending on the signs and the minimum over the magnitudes of all incoming messages according to the min-sum rule
- H03M13/112—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms using approximations for check node processing, e.g. an outgoing message is depending on the signs and the minimum over the magnitudes of all incoming messages according to the min-sum rule with correction functions for the min-sum rule, e.g. using an offset or a scaling factor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1105—Decoding
- H03M13/1111—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms
- H03M13/1117—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms using approximations for check node processing, e.g. an outgoing message is depending on the signs and the minimum over the magnitudes of all incoming messages according to the min-sum rule
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1105—Decoding
- H03M13/1128—Judging correct decoding and iterative stopping criteria other than syndrome check and upper limit for decoding iterations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Error Detection And Correction (AREA)
Abstract
LDPC 부호의 복호화 방법 및 장치가 개시된다. LDPC 부호의 복호화 방법은, 변수 노드를 갱신하는 단계, MSA에 기초하여 n개의 최소 값들을 결정하는 단계, 상기 n개의 최소 값들에 기초하여 n개의 인덱스들을 결정하는 단계, 상기 n개의 인덱스들을 사용하여 검사 노드를 갱신하는 단계, 상기 검사 노드의 갱신이 완료된 경우에 LLR 값을 계산하는 단계, 및 상기 LLR 값에 기초하여 정보 비트를 결정하는 단계를 포함한다. 따라서 통신 시스템의 성능은 향상될 수 있다.
Description
본 발명은 LDPC(low-density parity-check) 부호의 복호화 기술에 관한 것으로, 더욱 상세하게는 MSA(min-sum algorithm)를 사용한 LDPC 부호의 복호화 기술에 관한 것이다.
급증하는 무선 데이터의 처리를 위해, LTE(long term evolution)(또는, LTE-A)의 주파수 대역(예를 들어, 6GHz 이하의 주파수 대역)보다 높은 주파수 대역(예를 들어, 6GHz 이상의 주파수 대역)을 사용하는 통신 시스템(예를 들어, NR(new radio) 통신 시스템)이 고려되고 있다. NR 통신 시스템은 6GHz 이하의 주파수 대역뿐만 아니라 6GHz 이상의 주파수 대역을 지원할 수 있다. 또한, NR 통신 시스템은 광대역(예를 들어, 100GHz까지의 대역)에서 통신 서비스를 제공할 수 있다. NR 통신 시스템은 LTE 통신 시스템에 비해 다양한 통신 서비스 및 시나리오를 지원할 수 있다. 예를 들어, NR 통신 시스템의 사용 시나리오(usage scenario)는 eMBB(enhanced Mobile BroadBand), URLLC(Ultra Reliable Low Latency Communication), mMTC(massive Machine Type Communication) 등을 포함할 수 있다. eMBB, URLLC, 및 mMTC의 요구사항들을 만족시키기 위한 통신 기술들이 필요하다.
한편, 통신 시스템에서 신뢰성 있는 데이터 전송을 위해 오류 정정 부호(code)가 사용될 수 있다. 예를 들어, LDPC(low-density parity-check) 부호가 사용될 수 있다. 이 경우, 송신 노드(예를 들어, 기지국 또는 단말)는 LDPC 부호를 사용하여 데이터(예를 들어, 정보 비트)에 대한 부호화(encoding) 동작을 수행할 수 있고, 수신 노드(예를 들어, 단말 또는 기지국)는 LDPC 부호에 기초한 복호화(decoding) 동작을 수행함으로써 데이터(예를 들어, 정보 비트)를 획득할 수 있다. LDPC 부호가 사용되는 경우, 수신 노드에서 에러 정정 능력은 향상될 수 있다.
송신 노드는 패리티 체크 매트릭스(parity check matrix)를 사용하여 데이터에 대한 부호화 동작을 수행할 수 있다. 패리티 체크 매트릭스는 "H 매트릭스"로 지칭될 수 있다. H 매트릭스는 M개의 행들과 N개의 열들로 구성될 수 있다. M 및 N 각각은 1 이상의 자연수일 수 있다. H 매트릭스에 포함된 요소는 이진 수(예를 들어, 0 또는 1)일 수 있다. H 매트릭스에 포함된 1의 밀도는 낮을 수 있다. 수신 노드는 H 매트릭스(예를 들어, 송신 노드에서 부호화 동작을 위해 사용된 H 매트릭스)를 사용하여 복호화 동작을 수행함으로써 에러를 정정할 수 있다.
LDPC 부호의 복호화를 위해 반복 복호 동작이 수행될 수 있다. LDPC 부호의 복호화 동작은 메시지 전달 알고리즘(message-passing algorithm) 또는 BPA(brief-propagation algorithm)를 사용하여 수행될 수 있다. 상술한 알고리즘(들)이 사용되는 경우, 변수 노드(variable node)와 검사 노드(check node) 간의 LLR(log-likelihood ratio) 확률 메시지(또는, LLR 메시지)의 교환을 통해 복호화 동작이 수행될 수 있다. BPA가 사용되는 경우, 검사 노드는 LLR 확률 메시지에 기초한 갱신(update) 동작을 수행하기 위해 복잡한 계산을 수행할 수 있다. 높은 계산 복잡도로 인하여, BPA에 기초한 LDPC 부호의 복호화 동작은 하드웨어 및/또는 소프트웨어에 의해 구현이 쉽지 않을 수 있다.
높은 계산 복잡도의 문제를 해결하기 위해, MSA(min-sum algorithm)가 사용될 수 있다. 이 경우, 검사 노드에 대한 갱신 동작은 최소 값의 선택 계산에 기초하여 수행될 수 있다. 즉, 검사 노드에 대한 갱신 동작을 위한 계산은 최소 값의 선택 계산으로 근사화될 수 있다. LDPC 부호의 복호화 동작에서 MSA가 사용되는 경우, 근사화 오차가 발생할 수 있다. 근사화 오차로 인하여 MSA에 의한 복호화 성능은 BPA에 의한 복호화 성능보다 낮을 수 있다.
이러한 문제점을 보완하기 위해, LDPC 부호의 복호화 동작에서 N(normalization)-MSA 또는 O(offset)-MSA가 사용될 수 있다. 다만, N-MSA가 사용되는 경우, 정규화 계수의 도출을 위해 부가적인 계산 및/또는 채널 정보가 필요할 수 있다. O-MSA가 사용되는 경우, 오프셋 계수의 도출을 위해 부가적인 계산 및/또는 채널 정보가 필요할 수 있다. 따라서 낮은 계산 복잡도 및 높은 에러 정정 능력을 가지는 복호화 방법들이 필요하다.
상기와 같은 문제점을 해결하기 위한 본 발명의 목적은 MSA(min-sum algorithm)에 기초한 LDPC(low-density parity-check) 부호의 복호화를 위한 방법 및 장치를 제공하는 데 있다.
상기 목적을 달성하기 위한 본 발명의 제1 실시예에 따른 LDPC 부호의 복호화 방법은, 변수 노드를 갱신하는 단계, MSA에 기초하여 n개의 최소 값들을 결정하는 단계, 상기 n개의 최소 값들에 기초하여 n개의 인덱스들을 결정하는 단계, 상기 n개의 인덱스들을 사용하여 검사 노드를 갱신하는 단계, 상기 검사 노드의 갱신이 완료된 경우에 LLR 값을 계산하는 단계, 및 상기 LLR 값에 기초하여 정보 비트를 결정하는 단계를 포함하며, 상기 n은 2 이상의 자연수이다.
여기서, 상기 n개의 최소 값들은 제1 최소 값, 제2 최소 값, 및 제3 최소 값을 포함할 수 있고, 상기 n개의 인덱스들은 상기 제1 최소 값에 대응하는 제1 인덱스, 상기 제2 최소 값에 대응하는 제2 인덱스, 및 상기 제3 최소 값에 대응하는 제3 인덱스를 포함할 수 있다.
여기서, 상기 검사 노드는 정규화 계수가 반영된 상기 MSA에 기초하여 갱신될 수 있다.
여기서, 상기 검사 노드는 오프셋이 반영된 상기 MSA에 기초하여 갱신될 수 있다.
여기서, 상기 LDPC 부호의 복호화 방법은 상기 LDPC 부호의 복호화를 위해 사용되는 하나 이상의 파라미터들을 초기화하는 단계를 더 포함할 수 있으며, 상기 하나 이상의 파라미터들의 초기화가 완료된 후에 상기 변수 노드의 갱신 동작이 수행될 수 있다.
여기서, 상기 변수 노드 및 상기 검사 노드는 태너 그래프에 속할 수 있고, 상기 태너 그래프는 LDPC 부호화를 위해 사용된 H 매트릭스에 기초하여 생성될 수 있다.
여기서, 상기 정보 비트에 대한 CRC 또는 신드롬 검사가 성공한 경우에 상기 LDPC 부호의 복호화는 종료될 수 있고, 상기 정보 비트에 대한 CRC 또는 신드롬 검사가 실패한 경우에 상기 복호화는 반복 수행될 수 있다.
상기 목적을 달성하기 위한 본 발명의 제2 실시예에 따른 통신 장치는 프로세서, 상기 프로세서와 전자적으로 통신하는 메모리, 및 상기 메모리에 저장되는 명령들을 포함하며, 상기 명령들이 상기 프로세서에 의해 실행되는 경우, 상기 명령들은 상기 통신 장치가 변수 노드를 갱신하고, MSA에 기초하여 n개의 최소 값들을 결정하고, 상기 n개의 최소 값들에 기초하여 n개의 인덱스들을 결정하고, 상기 n개의 인덱스들을 사용하여 검사 노드를 갱신하고, 상기 검사 노드의 갱신이 완료된 경우, LLR 값을 계산하고, 그리고 상기 LLR 값에 기초하여 정보 비트를 결정하는 것을 야기하도록 동작하며, 상기 n은 2 이상의 자연수이다.
여기서, 상기 n개의 최소 값들은 제1 최소 값, 제2 최소 값, 및 제3 최소 값을 포함할 수 있고, 상기 n개의 인덱스들은 상기 제1 최소 값에 대응하는 제1 인덱스, 상기 제2 최소 값에 대응하는 제2 인덱스, 및 상기 제3 최소 값에 대응하는 제3 인덱스를 포함할 수 있다.
여기서, 상기 검사 노드는 정규화 계수가 반영된 상기 MSA에 기초하여 갱신될 수 있다.
여기서, 상기 검사 노드는 오프셋이 반영된 상기 MSA에 기초하여 갱신될 수 있다.
여기서, 상기 변수 노드 및 상기 검사 노드는 태너 그래프에 속할 수 있고, 상기 태너 그래프는 LDPC 부호화를 위해 사용된 H 매트릭스에 기초하여 생성될 수 있다.
여기서, 상기 정보 비트에 대한 CRC 또는 신드롬 검사가 성공한 경우에 상기 복호화 동작은 종료될 수 있고, 상기 정보 비트에 대한 CRC 또는 신드롬 검사가 실패한 경우에 상기 복호화 동작은 반복 수행될 수 있다.
본 발명에 의하면, LDPC(low-density parity-check) 부호의 복호화 동작은 MSA(min-sum algorithm)에 기초하여 수행될 수 있다. 여기서, 복수의 최소 값들이 결정될 수 있고, 검사 노드(check node)의 갱신 동작은 복수의 최소 값들(예를 들어, 복수의 최소 값들에 대응하는 인덱스들)을 사용하여 수행될 수 있다. 복수의 최소 값들을 사용하는 복호화 동작의 성능은 하나의 최소 값을 사용하는 복호화 동작의 성능보다 향상될 수 있다. 또한, 본 발명에서 제안되는 복호화 동작은 부가적인 동작(들)(예를 들어, 종래 N(normalization)-MSA 또는 O(offset)-MSA를 위한 필요한 부가적인 동작(들)) 없이 수행될 수 있다. 따라서 통신 시스템의 성능은 향상될 수 있다.
도 1은 통신 시스템의 제1 실시예를 도시한 개념도이다.
도 2는 통신 시스템을 구성하는 통신 노드의 제1 실시예를 도시한 블록도이다.
도 3은 통신 시스템에서 데이터의 송수신 동작을 수행하는 통신 노드의 제1 실시예를 도시한 블록도이다.
도 4는 LDPC 부호의 복호화 동작의 제1 실시예를 도시한 흐름도이다.
도 5는 LDPC 부호의 복호화 동작의 제2 실시예를 도시한 흐름도이다.
도 6은 LDPC 부호의 복호화 동작의 제3 실시예를 도시한 흐름도이다.
도 7은 LDPC 부호의 복호화 동작의 성능을 도시한 제1 그래프이다.
도 8은 LDPC 부호의 복호화 동작의 성능을 도시한 제2 그래프이다.
도 9는 LDPC 부호의 복호화 동작의 성능을 도시한 제3 그래프이다.
도 10은 LDPC 부호의 복호화 동작의 성능을 도시한 제4 그래프이다.
도 2는 통신 시스템을 구성하는 통신 노드의 제1 실시예를 도시한 블록도이다.
도 3은 통신 시스템에서 데이터의 송수신 동작을 수행하는 통신 노드의 제1 실시예를 도시한 블록도이다.
도 4는 LDPC 부호의 복호화 동작의 제1 실시예를 도시한 흐름도이다.
도 5는 LDPC 부호의 복호화 동작의 제2 실시예를 도시한 흐름도이다.
도 6은 LDPC 부호의 복호화 동작의 제3 실시예를 도시한 흐름도이다.
도 7은 LDPC 부호의 복호화 동작의 성능을 도시한 제1 그래프이다.
도 8은 LDPC 부호의 복호화 동작의 성능을 도시한 제2 그래프이다.
도 9는 LDPC 부호의 복호화 동작의 성능을 도시한 제3 그래프이다.
도 10은 LDPC 부호의 복호화 동작의 성능을 도시한 제4 그래프이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 및/또는 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가진 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 본 발명을 설명함에 있어 전체적인 이해를 용이하게 하기 위하여 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
본 발명에 따른 실시예들이 적용되는 통신 시스템(communication system)이 설명될 것이다. 통신 시스템은 4G 통신 시스템(예를 들어, LTE(long-term evolution) 통신 시스템, LTE-A 통신 시스템), 5G 통신 시스템(예를 들어, NR(new radio) 통신 시스템) 등일 수 있다. 4G 통신 시스템은 6GHz 이하의 주파수 대역에서 통신을 지원할 수 있고, 5G 통신 시스템은 6GHz 이하의 주파수 대역뿐만 아니라 6GHz 이상의 주파수 대역에서 통신을 지원할 수 있다. 본 발명에 따른 실시예들이 적용되는 통신 시스템은 아래 설명된 내용에 한정되지 않으며, 본 발명에 따른 실시예들은 다양한 통신 시스템에 적용될 수 있다. 여기서, 통신 시스템은 통신 네트워크(network)와 동일한 의미로 사용될 수 있고, "LTE"는 "4G 통신 시스템", "LTE 통신 시스템" 또는 "LTE-A 통신 시스템"을 지시할 수 있고, "NR"은 "5G 통신 시스템" 또는 "NR 통신 시스템"을 지시할 수 있다.
도 1은 통신 시스템의 제1 실시예를 도시한 개념도이다.
도 1을 참조하면, 통신 시스템(100)은 복수의 통신 노드들(110-1, 110-2, 110-3, 120-1, 120-2, 130-1, 130-2, 130-3, 130-4, 130-5, 130-6)을 포함할 수 있다. 또한, 통신 시스템(100)은 코어 네트워크(core network)(예를 들어, S-GW(serving-gateway), P-GW(PDN(packet data network)-gateway), MME(mobility management entity))를 더 포함할 수 있다. 통신 시스템(100)이 5G 통신 시스템(예를 들어, NR(new radio) 시스템)인 경우, 코어 네트워크는 AMF(access and mobility management function), UPF(user plane function), SMF(session management function) 등을 포함할 수 있다.
복수의 통신 노드들(110 내지 130)은 3GPP(3rd generation partnership project) 표준에서 규정된 통신 프로토콜(예를 들어, LTE 통신 프로토콜, LTE-A 통신 프로토콜, NR 통신 프로토콜 등)을 지원할 수 있다. 복수의 통신 노드들(110 내지 130)은 CDMA(code division multiple access) 기술, WCDMA(wideband CDMA) 기술, TDMA(time division multiple access) 기술, FDMA(frequency division multiple access) 기술, OFDM(orthogonal frequency division multiplexing) 기술, Filtered OFDM 기술, CP(cyclic prefix)-OFDM 기술, DFT-s-OFDM(discrete Fourier transform-spread-OFDM) 기술, OFDMA(orthogonal frequency division multiple access) 기술, SC(single carrier)-FDMA 기술, NOMA(Non-orthogonal Multiple Access) 기술, GFDM(generalized frequency division multiplexing) 기술, FBMC(filter bank multi-carrier) 기술, UFMC(universal filtered multi-carrier) 기술, SDMA(Space Division Multiple Access) 기술 등을 지원할 수 있다. 복수의 통신 노드들 각각은 다음과 같은 구조를 가질 수 있다. 통신 노드는 "통신 장치"로 지칭될 수 있다.
도 2는 통신 시스템을 구성하는 통신 노드의 제1 실시예를 도시한 블록도이다.
도 2를 참조하면, 통신 노드(200)는 적어도 하나의 프로세서(210), 메모리(220) 및 네트워크와 연결되어 통신을 수행하는 송수신 장치(230)를 포함할 수 있다. 또한, 통신 노드(200)는 입력 인터페이스 장치(240), 출력 인터페이스 장치(250), 저장 장치(260) 등을 더 포함할 수 있다. 통신 노드(200)에 포함된 각각의 구성 요소들은 버스(bus)(270)에 의해 연결되어 서로 통신을 수행할 수 있다.
프로세서(210)는 메모리(220) 및 저장 장치(260) 중에서 적어도 하나에 저장된 프로그램 명령(program command)을 실행할 수 있다. 프로세서(210)는 중앙 처리 장치(central processing unit, CPU), 그래픽 처리 장치(graphics processing unit, GPU), 또는 본 발명의 실시예들에 따른 방법들이 수행되는 전용의 프로세서를 의미할 수 있다. 메모리(220) 및 저장 장치(260) 각각은 휘발성 저장 매체 및 비휘발성 저장 매체 중에서 적어도 하나로 구성될 수 있다. 예를 들어, 메모리(220)는 읽기 전용 메모리(read only memory, ROM) 및 랜덤 액세스 메모리(random access memory, RAM) 중에서 적어도 하나로 구성될 수 있다.
다시 도 1을 참조하면, 통신 시스템(100)은 복수의 기지국들(base stations)(110-1, 110-2, 110-3, 120-1, 120-2), 복수의 단말들(130-1, 130-2, 130-3, 130-4, 130-5, 130-6)을 포함할 수 있다. 제1 기지국(110-1), 제2 기지국(110-2) 및 제3 기지국(110-3) 각각은 매크로 셀(macro cell)을 형성할 수 있다. 제4 기지국(120-1) 및 제5 기지국(120-2) 각각은 스몰 셀(small cell)을 형성할 수 있다. 제1 기지국(110-1)의 셀 커버리지(cell coverage) 내에 제4 기지국(120-1), 제3 단말(130-3) 및 제4 단말(130-4)이 속할 수 있다. 제2 기지국(110-2)의 셀 커버리지 내에 제2 단말(130-2), 제4 단말(130-4) 및 제5 단말(130-5)이 속할 수 있다. 제3 기지국(110-3)의 셀 커버리지 내에 제5 기지국(120-2), 제4 단말(130-4), 제5 단말(130-5) 및 제6 단말(130-6)이 속할 수 있다. 제4 기지국(120-1)의 셀 커버리지 내에 제1 단말(130-1)이 속할 수 있다. 제5 기지국(120-2)의 셀 커버리지 내에 제6 단말(130-6)이 속할 수 있다.
여기서, 복수의 기지국들(110-1, 110-2, 110-3, 120-1, 120-2) 각각은 NB(NodeB), eNB(evolved NodeB), gNB, ABS(advanced base station), HR-BS(high reliability-base station), BTS(base transceiver station), 무선 기지국(radio base station), 무선 트랜시버(radio transceiver), 액세스 포인트(access point), 액세스 노드(node), RAS(radio access station), MMR-BS(mobile multihop relay-base station), RS(relay station), ARS(advanced relay station), HR-RS(high reliability-relay station), HNB(home NodeB), HeNB(home eNodeB), RSU(road side unit), RRH(radio remote head), TP(transmission point), TRP(transmission and reception point) 등으로 지칭될 수 있다.
복수의 단말들(130-1, 130-2, 130-3, 130-4, 130-5, 130-6) 각각은 UE(user equipment), TE(terminal equipment), AMS(advanced mobile station), HR-MS(high reliability-mobile station), 터미널(terminal), 액세스 터미널(access terminal), 모바일 터미널(mobile terminal), 스테이션(station), 가입자 스테이션(subscriber station), 모바일 스테이션(mobile station), 휴대 가입자 스테이션(portable subscriber station), 노드(node), 다바이스(device), OBU(on board unit) 등으로 지칭될 수 있다.
한편, 복수의 기지국들(110-1, 110-2, 110-3, 120-1, 120-2) 각각은 서로 다른 주파수 대역에서 동작할 수 있고, 또는 동일한 주파수 대역에서 동작할 수 있다. 복수의 기지국들(110-1, 110-2, 110-3, 120-1, 120-2) 각각은 아이디얼 백홀 링크(ideal backhaul link) 또는 논(non)-아이디얼 백홀 링크를 통해 서로 연결될 수 있고, 아이디얼 백홀 링크 또는 논-아이디얼 백홀 링크를 통해 서로 정보를 교환할 수 있다. 복수의 기지국들(110-1, 110-2, 110-3, 120-1, 120-2) 각각은 아이디얼 백홀 링크 또는 논-아이디얼 백홀 링크를 통해 코어 네트워크와 연결될 수 있다. 복수의 기지국들(110-1, 110-2, 110-3, 120-1, 120-2) 각각은 코어 네트워크로부터 수신한 신호를 해당 단말(130-1, 130-2, 130-3, 130-4, 130-5, 130-6)에 전송할 수 있고, 해당 단말(130-1, 130-2, 130-3, 130-4, 130-5, 130-6)로부터 수신한 신호를 코어 네트워크에 전송할 수 있다.
또한, 복수의 기지국들(110-1, 110-2, 110-3, 120-1, 120-2) 각각은 MIMO 전송(예를 들어, SU(single user)-MIMO, MU(multi user)-MIMO, 대규모(massive) MIMO 등), CoMP(coordinated multipoint) 전송, 캐리어 집성(carrier aggregation, CA) 전송, 비면허 대역(unlicensed band)에서 전송, 단말 간 직접 통신(device to device communication, D2D)(또는, ProSe(proximity services)), IoT(Internet of Things) 통신, 이중 연결성(dual connectivity, DC) 등을 지원할 수 있다. 여기서, 복수의 단말들(130-1, 130-2, 130-3, 130-4, 130-5, 130-6) 각각은 기지국(110-1, 110-2, 110-3, 120-1, 120-2)과 대응하는 동작, 기지국(110-1, 110-2, 110-3, 120-1, 120-2)에 의해 지원되는 동작을 수행할 수 있다. 예를 들어, 제2 기지국(110-2)은 SU-MIMO 방식을 기반으로 신호를 제4 단말(130-4)에 전송할 수 있고, 제4 단말(130-4)은 SU-MIMO 방식에 의해 제2 기지국(110-2)으로부터 신호를 수신할 수 있다. 또는, 제2 기지국(110-2)은 MU-MIMO 방식을 기반으로 신호를 제4 단말(130-4) 및 제5 단말(130-5)에 전송할 수 있고, 제4 단말(130-4) 및 제5 단말(130-5) 각각은 MU-MIMO 방식에 의해 제2 기지국(110-2)으로부터 신호를 수신할 수 있다.
제1 기지국(110-1), 제2 기지국(110-2) 및 제3 기지국(110-3) 각각은 CoMP 방식을 기반으로 신호를 제4 단말(130-4)에 전송할 수 있고, 제4 단말(130-4)은 CoMP 방식에 의해 제1 기지국(110-1), 제2 기지국(110-2) 및 제3 기지국(110-3)으로부터 신호를 수신할 수 있다. 복수의 기지국들(110-1, 110-2, 110-3, 120-1, 120-2) 각각은 자신의 셀 커버리지 내에 속한 단말(130-1, 130-2, 130-3, 130-4, 130-5, 130-6)과 CA 방식을 기반으로 신호를 송수신할 수 있다. 제1 기지국(110-1), 제2 기지국(110-2) 및 제3 기지국(110-3) 각각은 제4 단말(130-4)과 제5 단말(130-5) 간의 D2D를 제어할 수 있고, 제4 단말(130-4) 및 제5 단말(130-5) 각각은 제2 기지국(110-2) 및 제3 기지국(110-3) 각각의 제어에 의해 D2D를 수행할 수 있다.
다음으로, 통신 시스템에서 LDPC(low-density parity-code) 부호의 복호화 방법들이 설명될 것이다. 통신 노드들 중에서 제1 통신 노드에서 수행되는 방법(예를 들어, 신호의 전송 또는 수신)이 설명되는 경우에도 이에 대응하는 제2 통신 노드는 제1 통신 노드에서 수행되는 방법과 상응하는 방법(예를 들어, 신호의 수신 또는 전송)을 수행할 수 있다. 즉, 기지국(예를 들어, 송신 노드)의 동작이 설명된 경우에 이에 대응하는 단말(예를 들어, 수신 노드)은 기지국의 동작과 상응하는 동작을 수행할 수 있다. 반대로, 단말(예를 들어, 수신 노드)의 동작이 설명된 경우에 이에 대응하는 기지국(예를 들어, 송신 노드)은 단말의 동작과 상응하는 동작을 수행할 수 있다.
아래 실시예들에서, LDPC 부호의 복호기(decoder)에서 수행되는 복호화 방법들이 설명될 것이다. 예를 들어, 변수 노드(variable node)의 계산 방법, 검사 노드(check node)의 계산 방법 등이 설명될 것이다. 또한, 개선된 MSA(min-sum algorithm)에서 요구되는 부가적인 계산(예를 들어, 정규화 계수의 계산, 오프셋 계수의 계산, 채널 정보의 계산, 수신 신호 정보(예를 들어, SNR(signal to noise ratio))의 계산)의 수행이 없는 복호화 방법들이 제안될 것이다. 개선된 MSA는 N(normalization)-MSA, O(offset)-MSA 등일 수 있다. 아래에서 제안되는 복호화 방법들의 에러 정정 능력은 종래 복호화 방법들의 에러 정정 능력보다 향상될 수 있다. 따라서 아래 제안되는 복호화 방법들에 의하면, 데이터의 전송 효율이 향상될 수 있다.
LDPC 부호는 선형 블록 부호의 하나의 예일 수 있다. LDPC 부호는 패리티 체크 매트릭스(parity check matrix)로 정의될 수 있다. 패리티 체크 매트릭스는 "H 매트릭스"로 지칭될 수 있다. LDPC 부호에 기초한 데이터의 송수신 동작을 수행하는 통신 노드(예를 들어, 송신 노드 및 수신 노드)는 다음과 같이 구성될 수 있다.
도 3은 통신 시스템에서 데이터의 송수신 동작을 수행하는 통신 노드의 제1 실시예를 도시한 블록도이다.
도 3을 참조하면, 송신 노드(310)는 LDPC 부호기(311), 변조기(312) 등을 포함할 수 있다. LDPC 부호기(311) 및 변조기(312)의 동작들은 송신 노드(310)에 포함된 프로세서(예를 들어, 도 2에 도시된 프로세서(210))에 의해 수행될 수 있다. 송신 노드(310)는 기지국 또는 단말일 수 있다. 수신 노드(320)는 LDPC 복호기(321), 복조기(322) 등을 포함할 수 있다. LDPC 복호기(321) 및 복조기(322)의 동작들은 수신 노드(320)에 포함된 프로세서(예를 들어, 도 2에 도시된 프로세서(210))에 의해 수행될 수 있다.
수신 노드(320)는 단말 또는 기지국일 수 있다. 데이터의 전송 동작에서, 데이터(예를 들어, 정보 비트)는 LDPC 부호기(311)에 입력될 수 있다. LDPC 부호기(311)는 데이터에 대한 부호화 동작을 수행할 수 있고, 부호화된 데이터(예를 들어, 코드워드(codeword))를 출력할 수 있다. 부호화된 데이터는 변조기(312)에 입력될 수 있다. 변조기(312)는 부호화된 데이터에 대한 변조 동작을 수행함으로써 변조 심볼(들)을 생성할 수 있다. 변조 심볼(들)은 무선 자원(예를 들어, 채널)을 통해 전송될 수 있다.
수신 노드(320)는 송신 노드(310)로부터 신호(예를 들어, 변조 심볼(들))를 수신할 수 있다. 복조기(322)는 신호에 대한 복조 동작을 수행함으로써 복조 심볼(들)을 생성할 수 있다. 복조 심볼(들)은 LDPC 복호기(321)에 입력될 수 있다. LDPC 복호기(321)에 입력되는 복조 심볼(들)은 LLR(log-likelihood ratio) 값들(예를 들어, 소프트 비트들(soft bits))일 수 있다. LDPC 복호기(321)는 복조 심볼(들)에 대한 복호화 동작을 수행함으로써 데이터를 복구할 수 있다. 복호화 동작은 태너(Tanner) 그래프에서 검사 노드와 변수 노드 간에 LLR 확률 메시지를 교환함으로써 수행될 수 있다.
한편, LDPC 복호기는 미리 설정된 반복 횟수만큼 반복 복호 동작을 수행할 수 있다. 예를 들어, LDPC 복호기는 LLR 값들에 기초하여 검사 노드의 갱신(update) 동작, 변수 노드의 갱신 동작, 부호화 비트의 경판정 동작, 및 종료 판정 동작을 수행할 수 있다. BPA(brief-propagation algorithm) 또는 MSA에 기초한 복호 동작은 다음과 같이 수행될 수 있다.
도 4는 LDPC 부호의 복호화 동작의 제1 실시예를 도시한 흐름도이다.
도 4를 참조하면, LDPC 부호의 복호화 동작은 도 3에 도시된 LDPC 복호기(321)에서 수행될 수 있다. LDPC 복호기(321)의 동작(들)은 도 2에 도시된 프로세서(210)에 의해 수행될 수 있다. LDPC 부호의 반복 복호 동작에서 사용되는 변수들은 아래 표 1과 같이 정의될 수 있다. LDPC 복호기의 동작은 복잡도 감소를 위해 LLR 영역에서 기술될 수 있다. 여기서, 
가 정의될 수 있다.
BAP에 기초한 복호 동작은 초기화 동작(S401) 및 반복 복호 동작(예를 들어, S402 내지 S405)을 포함할 수 있다. 초기화 동작(S401)은 변수 노드의 메시지의 초기화 동작을 의미할 수 있다. 반복 복호 동작은 검사 노드의 갱신 동작(S402), 변수 노드의 갱신 동작(S403), LLR 값의 계산 동작(S404), LLR 값에 대한 경판정 동작(S405), 및 복호 동작의 종료 판정 동작(S406)을 포함할 수 있다. 단계 S402 내지 단계 S406은 반복 수행될 수 있다.
수신 노드(예를 들어, 수신 노드에 포함된 LDPC 복호기)는 초기화 동작을 수행할 수 있다(S401). 수신 노드는 "통신 장치"일 수 있다. 초기화 동작(S401)은 아래 수학식 1에 기초하여 수행될 수 있다.
초기화 동작(S401)이 완료된 경우, 수신 노드는 검사 노드의 갱신 동작을 수행할 수 있다(S402). 검사 노드의 갱신 동작(S402)은 아래 수학식 2에 기초하여 수행될 수 있다.
여기서, 
가 정의될 수 있다. x가 0 미만인 경우, sign(x)는 -1일 수 있다. x가 0 이상인 경우, sign(x)는 1일 수 있다.
검사 노드의 갱신 동작(S402)이 완료된 경우, 수신 노드는 변수 노드의 갱신 동작을 수행할 수 있다(S403). 변수 노드의 갱신 동작(S403)은 아래 수학식 3에 기초하여 수행될 수 있다.
변수 노드의 갱신 동작(S403)이 완료된 경우, 수신 노드는 변수 노드(
)에 대한 LLR 값을 계산할 수 있다(S404). 변수 노드(
)에 대한 LLR 값은 아래 수학식 4에 기초하여 계산될 수 있다. 여기서, 
가 정의될 수 있다.
LLR 값의 계산 동작(S404)이 완료된 경우, 수신 노드는 LLR 값에 대한 경판정 동작을 수행함으로써 출력 값(
)을 결정할 수 있다(S405). 경판정 동작(S405)은 아래 수학식 5에 기초하여 수행될 수 있다.
수신 노드는 단계 S405의 출력 값(
)에 기초하여 복호 동작의 종료 여부를 판단할 수 있다(S406). "신드롬(syndrome) 검사의 결과가 
인 경우", "출력 값(
)에 대한 CRC(cyclic redundancy check)가 성공한 경우", 또는 "반복 복호 동작이 미리 설정된 반복 횟수만큼 수행된 경우", 수신 노드는 복호 동작이 종료된 것으로 판단할 수 있다(S406). 상술한 조건이 만족하지 않는 경우, 수신 노드는 복호 동작이 종료되지 않은 것으로 판단할 수 있고, 반복 복호 동작(예를 들어, S402 내지 S406)을 다시 수행할 수 있다.
한편, BPA가 사용되는 경우, 검사 노드의 갱신 동작(S402)을 위한 계산의 복잡도는 높을 수 있다. 이러한 문제점을 해결하기 위해 BPA 대신에 MSA가 사용될 수 있다. 이 경우, 단계 S402는 아래 수학식 6에 기초하여 수행될 수 있다.
BPA가 사용되는 경우, 근사화에 따라 에러 정정 능력이 저하될 수 있다. 이러한 문제점을 해결하기 위해 N-MSA 또는 O-MSA가 사용될 수 있다. N-MSA는 정규화 계수가 반영된 MSA일 수 있고, O-MSA는 오프셋이 반영된 MSA일 수 있다.
N-MSA가 사용되는 경우, 단계 S402는 아래 수학식 7에 기초하여 수행될 수 있다. 아래 수학식 7에서 
는 정규화 계수일 수 있다.
O-MSA가 사용되는 경우, 단계 S402는 아래 수학식 8에 기초하여 수행될 수 있다. 아래 수학식 8에서 
는 오프셋일 수 있다.
한편, 신뢰도 기반의 LDPC 부호의 복호화 동작에서, 검사 노드의 갱신을 위해 모든 검사 노드들에 대한 계산이 수행될 수 있고, 변수 노드의 갱신을 위해 모든 변수 노드들에 대한 계산이 수행될 수 있다. 이 경우, 많은 메모리가 필요한 문제점이 있다. 이러한 문제를 해결하기 위해, 메모리를 효율적으로 사용하고, 빠른 수렴 성능을 제공하는 복호화 동작이 필요하다. 메모리를 효율적으로 사용하기 위한, LDPC 부호의 복호화 동작은 다음과 같이 수행될 수 있다. 여기서, 복호화 동작은 MSA에 기초하여 수행될 수 있다.
도 5는 LDPC 부호의 복호화 동작의 제2 실시예를 도시한 흐름도이다.
도 5를 참조하면, LDPC 부호의 복호화 동작은 도 3에 도시된 LDPC 복호기(321)에서 수행될 수 있다. LDPC 복호기(321)의 동작(들)은 도 2에 도시된 프로세서(210)에 의해 수행될 수 있다. LDPC 복호기는 모든 
에 대한 
의 부호 계산 및 최소 값의 계산을 수행함으로써 LDPC 부호의 복호를 수행할 수 있다. 수신 노드(예를 들어, 수신 노드에 포함된 LDPC 복호기)는 아래 수학식 9에 기초하여 초기화 동작을 수행할 수 있다(S501).
초기화 동작(S501)이 완료된 경우, 수신 노드는 반복 복호 동작을 수행할 수 있다. 반복 복호 동작은 아래 수학식 10에 기초하여 수행될 수 있다.
반복 복호 동작이 N-MSA에 기초하여 수행되는 경우, 수신 노드는 수학식 10-2 대신에 수학식 7을 사용할 수 있다. 또는, 반복 복호 동작이 O-MSA에 기초하여 수행되는 경우, 수신 노드는 수학식 10-2 대신에 수학식 8을 사용할 수 있다.
반복 복호 동작은 변수 노드의 갱신 동작(S502), 검사 노드의 최소 값 및 부호의 계산 동작(S503), 검사 노드의 갱신 동작(S504), LLR 값의 계산 동작(S505), LLR 값에 대한 경판정 동작(S506), 및 복호 동작의 종료 판정 동작(S507)을 포함할 수 있다. 단계 S502 내지 단계 S507은 반복 수행될 수 있다.
예를 들어, 초기화 동작(S501)이 완료된 경우, 수신 노드는 변수 노드의 갱신 동작을 수행할 수 있다(S502). 변수 노드의 갱신 동작(S502)은 수학식 3에 기초하여 수행될 수 있다. 변수 노드의 갱신 동작(S502)이 완료된 경우, 단계 S503에서 수신 노드는 검사 노드의 최소 값을 계산할 수 있고, 검사 노드에 대한 부호를 계산할 수 있다. 검사 노드의 최소 값 및 부호의 계산 동작(S503)이 완료된 경우, 수신 노드는 검사 노드의 갱신 동작을 수행할 수 있다(S504). 검사 노드의 갱신 동작은 수학식 10-2에 기초하여 수행될 수 있다.
검사 노드의 갱신 동작(S504)이 완료된 경우, 수신 노드는 LLR 값을 계산할 수 있다(S505). LLR 값의 계산 동작(S505)은 수학식 10-3에 기초하여 수행될 수 있다. LLR 값의 계산 동작(S505)이 완료된 경우, 수신 노드는 LLR 값에 대한 경판정 동작을 수행함으로써 출력 값(
)을 결정할 수 있다(S506). 경판정 동작(S506)은 수학식 5에 기초하여 수행될 수 있다.
수신 노드는 단계 S506의 출력 값(
)에 기초하여 복호 동작의 종료 여부를 판단할 수 있다(S507). "신드롬 검사의 결과가 
인 경우", "출력 값(
)에 대한 CRC가 성공한 경우", 또는 "반복 복호 동작이 미리 설정된 반복 횟수만큼 수행된 경우", 수신 노드는 복호 동작이 종료된 것으로 판단할 수 있다(S507). 상술한 조건이 만족하지 않는 경우, 수신 노드는 복호 동작이 종료되지 않은 것으로 판단할 수 있고, 반복 복호 동작(예를 들어, S502 내지 S507)을 다시 수행할 수 있다.
한편, MSA에 기초한 LDPC 부호의 복호화 동작에서 근사화에 따른 에러 정정 능력의 손실을 보완하기 위해, 아래 실시예들이 수행될 수 있다. 종래 MSA에 기초한 LDPC 부호의 복호화 동작에서, 검사 노드 루프에서 모든 이웃하는 변수 노드들 중에서 최소 값을 가지는 변수 노드의 값을 사용하여 검사 노드의 갱신 동작이 수행될 수 있다. 반면, 검사 노드 루프에서 모든 이웃하는 변수들 중에서 복수의 최소 값들(예를 들어, 3개의 최소 값들)이 획득될 수 있고, 복수의 최소 값들에 대응하는 인덱스들(vidx)이 결정될 수 있다. 최소 값들의 개수가 3개인 경우, 3개의 최소 값들은 제1 최소 값, 제2 최소 값, 및 제3 최소 값을 포함할 수 있다. 제1 최소 값은 최소 값들 중에서 가장 작은 최소 값일 수 있다. 제2 최소 값은 제1 최소 값보다 클 수 있고, 제3 최소 값은 제2 최소 값보다 클 수 있다.
제1 최소 값(v1)은 "
"로 정의될 수 있고, 제2 최소 값(v2)은 "
"로 정의될 수 있고, 제3 최소 값(v3)은 "
"로 정의될 수 있다. vidx1은 제1 최소 값(v1)을 가지는 변수 노드의 인덱스일 수 있고, vidx2는 제2 최소 값(v2)을 가지는 변수 노드의 인덱스일 수 있고, vidx3은 제3 최소 값(v3)을 가지는 변수 노드의 인덱스일 수 있다. v1, v2, 및 v3 간의 관계는 아래 수학식 11과 같이 정의될 수 있다.
검사 노드에 대한 계산 동작에서 최소 값은 아래 수학식 12에 기초하여 계산될 수 있다.
상술한 방식에 기초한 LDPC 부호의 복호화 동작은 다음과 같이 수행될 수 있다.
도 6은 LDPC 부호의 복호화 동작의 제3 실시예를 도시한 흐름도이다.
도 6을 참조하면, LDPC 부호의 복호화 동작은 도 3에 도시된 LDPC 복호기(321)에서 수행될 수 있다. LDPC 복호기(321)의 동작(들)은 도 2에 도시된 프로세서(210)에 의해 수행될 수 있다. 수신 노드(예를 들어, 수신 노드에 포함된 LDPC 복호기)는 아래 수학식 13에 기초하여 초기화 동작을 수행할 수 있다(S601). 또한, 수신 노드는 N-MSA를 위한 정규화 계수 또는 O-MSA를 위한 오프셋을 계산할 수 있다.
초기화 동작이 완료된 경우, 수신 노드는 반복 복호 동작을 수행할 수 있다. 반복 복호 동작은 아래 수학식 14에 기초하여 수행될 수 있다.
반복 복호 동작은 변수 노드의 갱신 동작(S602), 최소 값들 및 인덱스들의 결정 동작(S603), 최소 값들 및 인덱스들에 기초한 검사 노드의 갱신 동작(S604), LLR 값의 계산 동작(S605), LLR 값에 대한 경판정 동작(S606), 및 복호 동작의 종료 판정 동작(S607)을 포함할 수 있다. 단계 S602 내지 단계 S607은 반복 수행될 수 있다.
예를 들어, 초기화 동작(S601)이 완료된 경우, 수신 노드는 변수 노드의 갱신 동작을 수행할 수 있다(S602). 변수 노드의 갱신 동작(S602)은 수학식 3에 기초하여 수행될 수 있다. 변수 노드의 갱신 동작(S602)이 완료된 경우, 단계 S603에서 수신 노드는 복수의 최소 값들을 계산할 수 있고, 복수의 최소 값들에 대응하는 인덱스들을 결정할 수 있다. 여기서, 복수의 최소 값들의 개수는 3개일 수 있고, 3개의 최소 값들에 대응하는 3개의 인덱스들이 결정될 수 있다. 단계 S603은 수학식 14-1 내지 수학식 14-3에 기초하여 수행될 수 있다.
최소 값들 및 인덱스들의 결정 동작(S603)이 완료된 경우, 수신 노드는 최소 값들 및/또는 인덱스들에 기초하여 검사 노드를 갱신할 수 있다(S604). 단계 S604는 수학식 14-4 내지 수학식 14-7에 기초하여 수행될 수 있다. N-MSA가 사용되는 경우, 수신 노드는 수학식 14-7 대신에 아래 수학식 15를 사용하여 검사 노드를 갱신할 수 있다(S604). N-MSA가 사용되는 경우, 높은 SNR 영역에서 성능 이득이 획득될 수 있다. 또는, 단계 S604는 O-MSA에 기초하여 수행될 수 있다.
검사 노드의 갱신 동작(S604)이 완료된 경우, 수신 노드는 LLR 값을 계산할 수 있다(S605). LLR 값의 계산 동작(S605)은 수학식 14-8에 기초하여 수행될 수 있다. LLR 값의 계산 동작(S605)이 완료된 경우, 수신 노드는 LLR 값에 대한 경판정을 수행함으로써 출력 값(
)을 결정할 수 있다(S606). 경판정 동작(S606)은 수학식 5에 기초하여 수행될 수 있다.
수신 노드는 단계 S606의 출력 값(
)에 기초하여 복호 동작의 종료 여부를 판단할 수 있다(S607). "신드롬 검사의 결과가 
인 경우", "출력 값(
)에 대한 CRC가 성공한 경우", 또는 "반복 복호 동작이 미리 설정된 반복 횟수만큼 수행된 경우", 수신 노드는 복호 동작이 종료된 것으로 판단할 수 있다(S607). 상술한 조건이 만족하지 않는 경우, 수신 노드는 복호 동작이 종료되지 않은 것으로 판단할 수 있고, 반복 복호 동작(예를 들어, S602 내지 S607)을 다시 수행할 수 있다.
다음으로, 상술한 실시예에 따른 성능 분석의 결과가 설명될 것이다. 여기서, 5G(예를 들어, NR(new radio)) 표준에 정의된 H 매트릭스가 사용될 수 있다. 송신 노드(예를 들어, 도 3에 도시된 송신 노드(310))에 포함된 LDPC 부호기는 H 매트릭스를 사용하여 부호화 동작을 수행함으로써 부호화된 비트(예를 들어, 코드워드)를 출력할 수 있다. 송신 노드에 포함된 변조기는 LDPC 부호기의 출력인 부호화된 비트에 대한 변조 동작을 수행할 수 있다. 여기서, 변조 동작은 BPSK(binary phase shift keying) 방식에 기초하여 수행될 수 있다. 송신 노드에 의해 생성된 신호는 AWGN(additive white Gaussian noise) 채널을 통해 전송될 수 있다.
수신 노드(예를 들어, 도 3에 도시된 수신 노드(320))는 송신 노드로부터 신호를 수신할 수 있다. 수신된 신호는 수신 노드에 포함된 복조기에 입력될 수 있다. 복조기는 수신된 신호에 대한 복조 동작을 수행할 수 있다. 여기서, 복조 동작은 BPSK 방식에 기초하여 수행될 수 있다. 복조기의 출력 값(예를 들어, LLR 값)은 LDPC 복호기에 입력될 수 있다. LDPC 복호기는 복조기의 출력 값에 대한 복호화 동작을 수행할 수 있다. LDPC 복호기의 출력 값에 대한 에러 검사가 수행될 수 있다. LDPC 복호기의 출력 값에 에러가 존재하지 않는 경우, 복호화 동작은 종료될 수 있다. BER(bit error rate) 및 FER(frame error rate) 각각은 송신 노드에서 전송되는 신호와 수신 노드에 포함된 LDPC 복호기의 출력 값 간의 비교를 통해 계산될 수 있다.
LDPC 부호의 복호화 동작의 성능 분석을 위한 환경 및 파라미터(들)은 다음과 같이 설정될 수 있다.
- 베이스 그래프(base graph) 1
- LDPC 리프팅(lifting) 크기 Z: 128
- 최대 반복 횟수: 40
- 변조 및 복조 방식: BPSK
- 채널: AWGN 채널
도 7은 LDPC 부호의 복호화 동작의 성능을 도시한 제1 그래프이고, 도 8은 LDPC 부호의 복호화 동작의 성능을 도시한 제2 그래프이다.
도 7 및 도 8을 참조하면, BPA에 기초한 방식은 도 4에 도시된 복호화 방식일 수 있고, MSA에 기초한 방식은 도 4 또는 도 5에 도시된 복호화 방식일 수 있다. 제안방식 1은 도 6에 도시된 MSA에 기초한 복호화 방식일 수 있다. 도 7에 도시된 그래프에서, FER 1.00E-04에서 제안방식 1은 MSA에 기초한 방식이 비해 약 1.8dB의 성능 이득을 가질 수 있다. 도 8에 도시된 그래프에서, BER 1.00E-06에서 본 발명에 따른 제안방식 1은 MSA에 기초한 방식에 비해 약 1.9dB의 성능 이득을 가질 수 있다.
도 9는 LDPC 부호의 복호화 동작의 성능을 도시한 제3 그래프이고, 도 10은 LDPC 부호의 복호화 동작의 성능을 도시한 제4 그래프이다.
도 9 및 도 10을 참조하면, BPA에 기초한 방식은 도 4에 도시된 복호화 방식일 수 있고, MSA에 기초한 방식은 도 4 또는 도 5에 도시된 복호화 방식일 수 있다. 제안방식 1은 도 6에 도시된 MSA에 기초한 복호화 방식일 수 있고, 제안방식 2는 도 6에 도시된 N-MSA에 기초한 복호화 방식일 수 있다. 여기서, 정규화 계수(
)는 1.1일 수 있다.
도 9에 도시된 그래프에서, 제안방식 1 또는 2에 따른 FER의 성능 이득은 MSA에 기초한 복호화 방식의 FER의 성능 이득보다 높을 수 있다. 도 10에 도시된 그래프에서, 제안방식 1 또는 2에 따른 BER의 성능 이득은 MSA에 기초한 복호화 방식의 BER의 성능 이득보다 높을 수 있다.
본 발명에 따른 방법들은 다양한 컴퓨터 수단을 통해 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 컴퓨터 판독 가능 매체에 기록되는 프로그램 명령은 본 발명을 위해 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다.
컴퓨터 판독 가능 매체의 예에는 롬(rom), 램(ram), 플래시 메모리(flash memory) 등과 같이 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예에는 컴파일러(compiler)에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터(interpreter) 등을 사용해서 컴퓨터에 의해 실행될 수 있는 고급 언어 코드를 포함한다. 상술한 하드웨어 장치는 본 발명의 동작을 수행하기 위해 적어도 하나의 소프트웨어 모듈로 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
Claims (13)
- 통신 장치에 의해 수행되는 LDPC(low-density parity-check) 부호의 복호화 방법으로서,
변수 노드(variable node)를 갱신(update)하는 단계;
MSA(min-sum algorithm)에 기초하여 제1 최소 값(v1), 제2 최소 값(v2), 및 제3 최소 값(v3)을 결정하는 단계;
상기 제1 최소 값(v1), 상기 제2 최소 값(v2), 및 상기 제3 최소 값(v3) 중에서 상기 제1 최소 값(v1)이 가장 작은 값인 경우에 f(v2,v3)=(v2*v3)/(v2+v3)에 기초하여 f(v2,v3)을 계산하고, 상기 제1 최소 값(v1), 상기 제2 최소 값(v2), 및 상기 제3 최소 값(v3) 중에서 상기 제2 최소 값(v2)이 가장 작은 값인 경우에 f(v1,v3)=(v1*v3)/(v1+v3)에 기초하여 f(v1,v3)을 계산하고, 상기 제1 최소 값(v1), 상기 제2 최소 값(v2), 및 상기 제3 최소 값(v3) 중에서 상기 제3 최소 값(v3)이 가장 작은 값인 경우에 f(v1,v2)=(v1*v2)/(v1+v2)에 기초하여 f(v1,v2)을 계산하는 단계;
상기 f(v2,v3), 상기 f(v1,v3), 또는 상기 f(v1,v2)을 사용하여 검사(check) 노드를 갱신하는 단계;
상기 검사 노드의 갱신이 완료된 경우, LLR(log-likelihood ratio) 값을 계산하는 단계; 및
상기 LLR 값에 기초하여 정보 비트를 결정하는 단계를 포함하는,
LDPC 부호의 복호화 방법. - 삭제
- 청구항 1에 있어서,
상기 검사 노드는 정규화 계수가 반영된 상기 MSA에 기초하여 갱신되는, LDPC 부호의 복호화 방법. - 청구항 1에 있어서,
상기 검사 노드는 오프셋이 반영된 상기 MSA에 기초하여 갱신되는, LDPC 부호의 복호화 방법. - 청구항 1에 있어서,
상기 LDPC 부호의 복호화 방법은,
상기 LDPC 부호의 복호화를 위해 사용되는 하나 이상의 파라미터들을 초기화하는 단계를 더 포함하며,
상기 하나 이상의 파라미터들의 초기화가 완료된 후에 상기 변수 노드의 갱신 동작이 수행되는, LDPC 부호의 복호화 방법. - 청구항 1에 있어서,
상기 변수 노드 및 상기 검사 노드는 태너(Tanner) 그래프에 속하고, 상기 태너 그래프는 LDPC 부호화를 위해 사용된 H 매트릭스(matrix)에 기초하여 생성되는, LDPC 부호의 복호화 방법. - 청구항 1에 있어서,
상기 정보 비트에 대한 CRC(cyclic redundancy check) 또는 신드롬(syndrome) 검사가 성공한 경우에 상기 LDPC 부호의 복호화는 종료되고, 상기 정보 비트에 대한 CRC 또는 신드롬 검사가 실패한 경우에 상기 복호화는 반복 수행되는, LDPC 부호의 복호화 방법. - LDPC(low-density parity-check) 부호의 복호화 동작을 수행하는 통신 장치로서,
프로세서(processor);
상기 프로세서와 전자적(electronic)으로 통신하는 메모리(memory); 및
상기 메모리에 저장되는 명령들(instructions)을 포함하며,
상기 명령들이 상기 프로세서에 의해 실행되는 경우, 상기 명령들은 상기 통신 장치가,
변수 노드(variable node)를 갱신(update)하고;
MSA(min-sum algorithm)에 기초하여 제1 최소 값(v1), 제2 최소 값(v2), 및 제3 최소 값(v3)을 결정하고;
상기 제1 최소 값(v1), 상기 제2 최소 값(v2), 및 상기 제3 최소 값(v3) 중에서 상기 제1 최소 값(v1)이 가장 작은 값인 경우에 f(v2,v3)=(v2*v3)/(v2+v3)에 기초하여 f(v2,v3)을 계산하고, 상기 제1 최소 값(v1), 상기 제2 최소 값(v2), 및 상기 제3 최소 값(v3) 중에서 상기 제2 최소 값(v2)이 가장 작은 값인 경우에 f(v1,v3)=(v1*v3)/(v1+v3)에 기초하여 f(v1,v3)을 계산하고, 상기 제1 최소 값(v1), 상기 제2 최소 값(v2), 및 상기 제3 최소 값(v3) 중에서 상기 제3 최소 값(v3)이 가장 작은 값인 경우에 f(v1,v2)=(v1*v2)/(v1+v2)에 기초하여 f(v1,v2)을 계산하고;
상기 f(v2,v3), 상기 f(v1,v3), 또는 상기 f(v1,v2)을 사용하여 검사(check) 노드를 갱신하고;
상기 검사 노드의 갱신이 완료된 경우, LLR(log-likelihood ratio) 값을 계산하고; 그리고
상기 LLR 값에 기초하여 정보 비트를 결정하는 것을 야기하도록 동작하는,
통신 장치. - 삭제
- 청구항 8에 있어서,
상기 검사 노드는 정규화 계수가 반영된 상기 MSA에 기초하여 갱신되는, 통신 장치. - 청구항 8에 있어서,
상기 검사 노드는 오프셋이 반영된 상기 MSA에 기초하여 갱신되는, 통신 장치. - 청구항 8에 있어서,
상기 변수 노드 및 상기 검사 노드는 태너(Tanner) 그래프에 속하고, 상기 태너 그래프는 LDPC 부호화를 위해 사용된 H 매트릭스(matrix)에 기초하여 생성되는, 통신 장치. - 청구항 8에 있어서,
상기 정보 비트에 대한 CRC(cyclic redundancy check) 또는 신드롬(syndrome) 검사가 성공한 경우에 상기 복호화 동작은 종료되고, 상기 정보 비트에 대한 CRC 또는 신드롬 검사가 실패한 경우에 상기 복호화 동작은 반복 수행되는, 통신 장치.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020200094725A KR102525414B1 (ko) | 2020-07-29 | 2020-07-29 | LDPC(low-density parity-check) 부호의 복호화 방법 및 장치 |
| US17/377,643 US11595060B2 (en) | 2020-07-29 | 2021-07-16 | Method and apparatus for decoding low-density parity-check code |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020200094725A KR102525414B1 (ko) | 2020-07-29 | 2020-07-29 | LDPC(low-density parity-check) 부호의 복호화 방법 및 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20220014730A KR20220014730A (ko) | 2022-02-07 |
| KR102525414B1 true KR102525414B1 (ko) | 2023-04-25 |
Family
ID=80002403
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020200094725A KR102525414B1 (ko) | 2020-07-29 | 2020-07-29 | LDPC(low-density parity-check) 부호의 복호화 방법 및 장치 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US11595060B2 (ko) |
| KR (1) | KR102525414B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114513211B (zh) * | 2022-02-15 | 2023-06-06 | 电子科技大学 | 基于全相关序列的混合概率ldpc译码器 |
| TWI804359B (zh) * | 2022-06-23 | 2023-06-01 | 慧榮科技股份有限公司 | 低密度奇偶校檢碼的解碼方法及裝置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101630114B1 (ko) * | 2015-02-11 | 2016-06-13 | 한양대학교 산학협력단 | 최소합 알고리즘을 이용한 ldpc 복호화 장치 및 방법 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7350130B2 (en) * | 2002-08-15 | 2008-03-25 | Broadcom Corporation | Decoding LDPC (low density parity check) code with new operators based on min* operator |
| US7174495B2 (en) * | 2003-12-19 | 2007-02-06 | Emmanuel Boutillon | LDPC decoder, corresponding method, system and computer program |
| US20070089019A1 (en) * | 2005-10-18 | 2007-04-19 | Nokia Corporation | Error correction decoder, method and computer program product for block serial pipelined layered decoding of structured low-density parity-check (LDPC) codes, including calculating check-to-variable messages |
| US20070089016A1 (en) * | 2005-10-18 | 2007-04-19 | Nokia Corporation | Block serial pipelined layered decoding architecture for structured low-density parity-check (LDPC) codes |
| US7752523B1 (en) * | 2006-02-13 | 2010-07-06 | Marvell International Ltd. | Reduced-complexity decoding of parity check codes |
| US7644339B2 (en) * | 2006-10-02 | 2010-01-05 | Broadcom Corporation | Overlapping sub-matrix based LDPC (low density parity check) decoder |
| TWI469533B (zh) * | 2008-11-07 | 2015-01-11 | Realtek Semiconductor Corp | 同位檢查碼解碼器及接收系統 |
| KR101881877B1 (ko) | 2012-04-19 | 2018-07-25 | 삼성전자주식회사 | Ｌｄｐｃ 부호 복호기 및 복호 방법 |
| US9048874B2 (en) | 2013-03-15 | 2015-06-02 | Lsi Corporation | Min-sum based hybrid non-binary low density parity check decoder |
| GB2517850B (en) | 2013-08-27 | 2015-08-05 | Imagination Tech Ltd | An improved decoder for low-density parity-check codes |
| KR101599336B1 (ko) * | 2014-04-22 | 2016-03-04 | 아주대학교 산학협력단 | 저밀도 패리티 검사 코드의 복호화 방법 및 그 장치 |
| US9755666B2 (en) | 2015-07-24 | 2017-09-05 | Tidal Systems, Inc. | Adaptive desaturation in min-sum decoding of LDPC codes |
| US10425104B2 (en) | 2016-11-11 | 2019-09-24 | Electronics And Telecommunications Research Institute | Scheduling method of a parity check matrix and an LDPC decoder for performing scheduling of a parity check matrix |
| US11206042B2 (en) * | 2017-03-09 | 2021-12-21 | Lg Electronics Inc. | Layered decoding method for LDPC code and device therefor |
| KR102231278B1 (ko) | 2017-06-07 | 2021-03-23 | 한국전자통신연구원 | 이진 로그를 사용하는 저밀도 패리티 검사 복호기 및 그것의 복호 방법 |
| US10680647B2 (en) * | 2017-09-25 | 2020-06-09 | SK Hynix Inc. | Min-sum decoding for LDPC codes |
| KR20200122064A (ko) * | 2019-04-17 | 2020-10-27 | 에스케이하이닉스 주식회사 | 오류 정정 회로 및 이를 포함하는 메모리 컨트롤러 |
| US11159175B2 (en) | 2019-06-21 | 2021-10-26 | Intel Corporation | Non-uniform iteration-dependent min-sum scaling factors for improved performance of spatially-coupled LDPC codes |
-
2020
- 2020-07-29 KR KR1020200094725A patent/KR102525414B1/ko active IP Right Grant
-
2021
- 2021-07-16 US US17/377,643 patent/US11595060B2/en active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101630114B1 (ko) * | 2015-02-11 | 2016-06-13 | 한양대학교 산학협력단 | 최소합 알고리즘을 이용한 ldpc 복호화 장치 및 방법 |
Non-Patent Citations (1)
| Title |
|---|
| LDPC 부호의 복호를 위한 정규화와 오프셋이 조합된 최소-합 알고리즘 (방송공학회논문지, January 2020)* |
Also Published As
| Publication number | Publication date |
|---|---|
| US11595060B2 (en) | 2023-02-28 |
| US20220038114A1 (en) | 2022-02-03 |
| KR20220014730A (ko) | 2022-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3217662B1 (en) | Rate matching method and apparatus for polar code, and wireless communication device | |
| KR102227250B1 (ko) | 코드를 인코딩 및 디코딩하기 위한 방법과 시스템 | |
| EP3242460B1 (en) | Data transmission method and device | |
| US11671115B2 (en) | High-rate long LDPC codes | |
| US10735138B2 (en) | Multi-label offset lifting method | |
| CN116073954A (zh) | 用于在通信或广播系统中对信道进行编码和解码的方法和设备 | |
| KR102525414B1 (ko) | LDPC(low-density parity-check) 부호의 복호화 방법 및 장치 | |
| KR102201073B1 (ko) | 수신기, 복수의 송신기들, 다수의 송신기들로부터 사용자 데이터를 수신하는 방법 및 사용자 데이터를 송신하는 방법 | |
| CN111357218B (zh) | 用于在通信或广播系统中对信道进行编码和解码的方法和设备 | |
| KR20200074105A (ko) | 폴라 코드들에 대한 crc 인터리빙 패턴 | |
| CN110999149A (zh) | 一种增量冗余混合自动重传请求(ir-harq)重传的方法和设备 | |
| CN111247743A (zh) | 在crc制码之前对包括已知位的nr pbch有效载荷进行交织以增强极化码性能 | |
| US20220077957A1 (en) | Method for decoding low density parity check (ldpc)-coded signal, and terminal therefor | |
| KR102438982B1 (ko) | 무선 통신 시스템에서 부호화 및 복호화를 위한 방법 및 장치 | |
| KR20220033981A (ko) | LDPC(low-density parity-check) 부호의 복호화 방법 및 장치 | |
| KR20200086535A (ko) | 통신 시스템에서 데이터의 재전송 방법 및 장치 | |
| KR20220122559A (ko) | 통신 시스템에서 LDPC(low-density parity-check) 부호에 기초한 복호 방법 및 장치 | |
| WO2023125061A1 (zh) | 级联码的编码和译码的方法以及通信装置 | |
| KR102144266B1 (ko) | 통신 시스템에서 폴라 코드에 기초한 디코딩 방법 및 장치 | |
| WO2024067350A1 (zh) | 级联码的编码和译码的方法以及通信装置 | |
| KR20230084997A (ko) | 랜덤 부호를 이용한 통신 방법 및 장치 | |
| KR20230133618A (ko) | 폴라 코드를 사용하는 통신 시스템에서의 harq 방법 및 장치 | |
| KR20220118950A (ko) | 통신 시스템에서 폴라 코드에 기초한 디코딩 방법 및 장치 | |
| KR20210064099A (ko) | 폴라 코드에 기초한 부호화 및 복호화 방법 및 장치 | |
| CN116964968A (zh) | 用于低密度奇偶校验编码的位替换 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |