KR102519120B1 - 표시 장치 및 그 제조 방법 - Google Patents

표시 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR102519120B1
KR102519120B1 KR1020160135041A KR20160135041A KR102519120B1 KR 102519120 B1 KR102519120 B1 KR 102519120B1 KR 1020160135041 A KR1020160135041 A KR 1020160135041A KR 20160135041 A KR20160135041 A KR 20160135041A KR 102519120 B1 KR102519120 B1 KR 102519120B1
Authority
KR
South Korea
Prior art keywords
insulating layer
polishing
main insulating
metal line
main
Prior art date
Application number
KR1020160135041A
Other languages
English (en)
Other versions
KR20180042882A (ko
Inventor
조현진
배준화
추병권
강병훈
김광숙
조우진
천준혁
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020160135041A priority Critical patent/KR102519120B1/ko
Priority to US15/702,797 priority patent/US10204935B2/en
Publication of KR20180042882A publication Critical patent/KR20180042882A/ko
Priority to US16/243,702 priority patent/US10438976B2/en
Application granted granted Critical
Publication of KR102519120B1 publication Critical patent/KR102519120B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B31/00—Machines or devices designed for polishing or abrading surfaces on work by means of tumbling apparatus or other apparatus in which the work and/or the abrasive material is loose; Accessories therefor
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09G—POLISHING COMPOSITIONS; SKI WAXES
    • C09G1/00—Polishing compositions
    • C09G1/02—Polishing compositions containing abrasives or grinding agents
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/621—Providing a shape to conductive layers, e.g. patterning or selective deposition
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0847—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory without any storage capacitor, i.e. with use of parasitic capacitances as storage elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

일 실시예에 따른 표시 장치의 제조 방법은 기판 위에 제1 게이트 금속선을 형성하는 단계, 상기 제1 게이트 금속선을 덮는 제1 절연층을 형성하는 단계, 상기 제1 절연층 위에 제2 게이트 금속선을 형성하는 단계, 상기 제2 게이트 금속선을 덮는 제2 메인 절연층을 형성하는 단계, 상기 제2 메인 절연층 위에 제2 보조 절연층을 형성하는 단계, 연마 장치를 이용하여 상기 제2 보조 절연층을 연마하여 상기 제2 메인 절연층의 상부면의 일부를 노출하는 단계, 그리고 상기 제2 메인 절연층 및 상기 제2 보조 절연층 위에 제1 데이터 금속선을 형성하는 단계를 포함하고, 상기 제2 보조 절연층의 상부면은 상기 제2 메인 절연층의 노출된 상부면과 동일한 수평면 상에 위치하고, 상기 제2 메인 절연층의 최상부층은 질화 규소를 포함하고, 상기 제2 보조 절연층은 산화 규소를 포함한다.

Description

표시 장치 및 그 제조 방법{DISPLAY DEVICE AND MANUFACTUING METHOD THEREOF}
본 개시는 표시 장치 및 그 제조 방법에 관한 것이다.
표시 장치에는 액정 표시 장치(liquid crystal display, LCD), 플라스마 표시 장치(plasma display panel, PDP), 유기 발광 표시 장치(organic light emitting diode display, OLED), 전계 방출 표시 장치(field emission display, FED), 전기 영동 표시 장치(eletrophoretic display device)등이 있다.
일반적으로 표시 장치는 하나의 화소에 복수개의 트랜지스터와 하나 이상의 커패시터를 구비한다. 이러한 트랜지스터와 커패시터는 복수개의 배선과 절연층을 포함한다. 표시 장치의 해상도가 향상될수록 화소 크기는 감소하게 된다. 초고해상도의 표시 장치는 좁은 공간에 많은 배선들이 위치하게 되므로 화소 내의 배선들 간에 단차가 큰 영역이 발생하게 된다. 이 경우 사진 식각 공정을 진행하면 감광막의 패턴 불량으로 배선의 패턴 불량이 발생하기 쉽다.
또한, 초고해상도의 표시 장치를 구현하기 위해서는 커패시터의 용량을 증가시켜야 한다. 그러나, 커패시터의 용량을 증가시키기 위해 배선 사이에 위치하는 절연층의 두께를 작게 하는 경우 배선간에 단락(short)이 발생할 수 있고, 단차가 큰 영역에는 이러한 단락이 증가할 수 있다.
일 실시예는 고해상도를 구현할 수 있는 표시 장치 및 그 제조 방법에 관한 것이다.
일 실시예에 따른 표시 장치의 제조 방법은 기판 위에 제1 게이트 금속선을 형성하는 단계, 상기 제1 게이트 금속선을 덮는 제1 절연층을 형성하는 단계, 상기 제1 절연층 위에 제2 게이트 금속선을 형성하는 단계, 상기 제2 게이트 금속선을 덮는 제2 메인 절연층을 형성하는 단계, 상기 제2 메인 절연층 위에 제2 보조 절연층을 형성하는 단계, 연마 장치를 이용하여 상기 제2 보조 절연층을 연마하여 상기 제2 메인 절연층의 상부면의 일부를 노출하는 단계, 그리고 상기 제2 메인 절연층 및 상기 제2 보조 절연층 위에 제1 데이터 금속선을 형성하는 단계를 포함하고, 상기 제2 보조 절연층의 상부면은 상기 제2 메인 절연층의 노출된 상부면과 동일한 수평면 상에 위치하고, 상기 제2 메인 절연층의 최상부층은 질화 규소를 포함하고, 상기 제2 보조 절연층은 산화 규소를 포함한다.
상기 제2 보조 절연층을 연마하여 상기 제2 메인 절연층의 상부면의 일부를 노출하는 단계는 제1 슬러리를 상기 제2 보조 절연층의 표면에 도포하는 단계를 포함하고, 상기 제1 슬러리는 상기 제2 보조 절연층을 연마하는 제1 연마재, 상기 제2 메인 절연층의 연마를 억제하는 제1 연마 억제재를 포함할 수 있다.
상기 제2 보조 절연층의 두께는 상기 제2 메인 절연층의 상부면의 단차보다 크고, 상기 제2 메인 절연층의 상부면의 단차는 상기 제2 메인 절연층의 상부면 중 최대 높이를 가지는 제1 부분과 최소 높이를 가지는 제2 부분 사이의 간격일 수 있다.
상기 제1 데이터 금속선을 덮는 제3 메인 절연층을 형성하는 단계, 상기 제3 메인 절연층 위에 제3 보조 절연층을 형성하는 단계, 상기 연마 장치를 이용하여 상기 제3 보조 절연층을 연마하여 상기 제3 메인 절연층의 상부면의 일부를 노출하는 단계, 그리고 상기 제3 메인 절연층 및 상기 제3 보조 절연층 위에 제2 데이터 금속선을 형성하는 단계를 포함하고, 상기 제3 보조 절연층의 상부면은 상기 제3 메인 절연층의 노출된 상부면과 동일한 수평면 상에 위치할 수 있다.
상기 제3 보조 절연층을 연마하는 단계는 제2 슬러리를 상기 제3 보조 절연층의 표면에 도포하는 단계를 포함하고, 상기 제2 슬러리는 상기 제3 보조 절연층을 연마하는 제2 연마재, 상기 제3 메인 절연층의 연마를 억제하는 제2 연마 억제재를 포함할 수 있다.
상기 제3 메인 절연층은 질화 규소를 포함할 수 있다.
상기 제3 보조 절연층의 두께는 상기 제3 메인 절연층의 상부면의 단차보다 크고, 상기 제3 메인 절연층의 상부면의 단차는 상기 제3 메인 절연층의 상부면 중 최대 높이를 가지는 제3 부분과 최소 높이를 가지는 제4 부분 사이의 간격일 수 있다.
상기 연마 장치는 회전하며 대상물을 연마하는 연마부, 그리고 상기 연마부의 마찰력의 변화를 측정하여 상기 연마부의 회전 속도를 조절하는 연마 조절부를 포함하고, 상기 제2 보조 절연층을 연마하여 상기 제2 메인 절연층의 상부면의 일부를 노출하는 단계는 상기 연마 조절부가 상기 연마부의 회전 속도를 감지하여 상기 연마부의 마찰력의 변화를 측정하는 단계, 그리고 상기 연마 조절부가 상기 마찰력의 변화 시점에서 상기 연마부의 회전을 정지시키는 단계를 더 포함할 수 있다.
또한, 일 실시예에 따른 표시 장치는 기판, 상기 기판 위에 위치하는 제1 게이트 금속선, 상기 제1 게이트 금속선을 덮는 제1 절연층, 상기 제1 절연층 위에 위치하는 제2 게이트 금속선, 상기 제2 게이트 금속선을 덮는 제2 메인 절연층, 상기 제2 메인 절연층 위에 위치하는 제2 보조 절연층, 상기 제2 메인 절연층 및 상기 제2 보조 절연층 위에 위치하는 제1 데이터 금속선을 포함하고, 상기 제2 보조 절연층의 상부면은 상기 제2 메인 절연층의 상부면의 일부와 동일한 수평면 상에 위치하고, 상기 제2 메인 절연층의 최상부층은 질화 규소를 포함하고, 상기 제2 보조 절연층은 산화 규소를 포함한다.
상기 제1 데이터 금속선을 덮는 제3 메인 절연층, 상기 제3 메인 절연층 위에 위치하는 제3 보조 절연층, 상기 제3 메인 절연층 및 상기 제3 보조 절연층 위에 위치하는 제2 데이터 금속선을 포함하고, 상기 제3 보조 절연층의 상부면은 상기 제3 메인 절연층의 상부면의 일부와 동일한 수평면 상에 위치하고, 상기 제3 메인 절연층은 질화 규소를 포함할 수 있다.
상기 제1 데이터 금속선과 상기 제2 데이터 금속선 사이에 위치하는 상기 제3 메인 절연층의 상부면의 일부는 상기 제2 데이터 금속선과 직접 접촉할 수 있다.
상기 제3 메인 절연층의 두께는 상기 제2 메인 절연층의 두께보다 작을 수 있다.
일 실시예에 따르면, 데이터 금속선간의 단락을 최소화하고, 충분한 커패시턴스를 확보할 수 있다.
또한, 데이터 금속선의 패터닝(patterning)을 용이하게 할 수 있다. 따라서, 고해상도의 표시 장치를 용이하게 제조할 수 있다.
도 1은 일 실시예에 따른 표시 장치의 제조 방법의 일 단계를 나타낸 단면도이다.
도 2는 실시예에 따른 표시 장치의 제조 방법에 사용되는 연마 장치의 개략적인 사시도이다.
도 3은 도 1의 다음 단계를 나타낸 도면이다.
도 4는 도 3의 다음 단계를 나타낸 도면이다.
도 5는 도 4의 다음 단계를 나타낸 도면이다.
도 6은 도 5의 다음 단계를 나타낸 도면이다.
도 7은 일 실시예에 따른 표시 장치의 화소의 등가 회로도이다.
도 8은 일 실시예에 따른 표시 장치의 단면도이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다.
또한, 명세서 전체에서 어떤 부분이 어떤 구성 요소를 "포함"한다고 할 때, 이는 특별히 반대되는 발명이 없는 한 다른 구성 요소를 더 포함할 수 있는 것을 의미한다. 또한, 명세서 전체에서 층, 막, 영역, 판 등의 부분이 다른 부분 "상에" 또는 "위에" 있다고 할 때, 이는 다른 부분의 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 또한, "~ 상에" 또는 "~ 위에"라 함은 대상 부분의 위 또는 아래에 위치하는 것을 의미하며, 반드시 중력 방향을 기준으로 상측에 위치하는 것을 의미하지 않는다.
또한, 명세서 전체에서, "평면상"이라 할 때, 이는 대상 부분을 위에서 보았을 때를 의미하며, "단면상"이라 할 때, 이는 대상 부분을 수직으로 자른 단면을 옆에서 보았을 때를 의미한다.
또한, 표시 장치는 하나의 화소에 복수개의 트랜지스터와 하나 이상의 커패시터를 구비할 수 있으며, 별도의 배선이 더 형성되거나 기존의 배선이 생략되어 다양한 구조를 갖도록 형성할 수도 있다. 여기서, 화소는 화상을 표시하는 최소 단위를 말하며, 표시 장치는 복수개의 화소들을 통해 화상을 표시한다.
그러면 일 실시예에 따른 표시 장치의 제조 방법에 대하여 도 1 내지 도 6을 참고로 상세하게 설명한다.
도 1은 일 실시예에 따른 표시 장치의 제조 방법의 일 단계를 나타낸 단면도이고, 도 2는 실시예에 따른 표시 장치의 제조 방법에 사용되는 연마 장치의 개략적인 사시도이며, 도 3은 도 1의 다음 단계를 나타낸 도면이다. 도 4는 도 3의 다음 단계를 나타낸 도면이고, 도 5는 도 4의 다음 단계를 나타낸 도면이며, 도 6은 도 5의 다음 단계를 나타낸 도면이다.
도 1에 도시한 바와 같이, 기판(110) 위에 액티브층(130)을 형성하고, 액티브층(130)을 덮는 게이트 절연층(140)을 형성한다. 액티브층(130)은 비정질 실리콘층을 형성한 후 레이저 결정화 공정을 이용하여 결정화하여 형성한다. 비정질 실리콘층은 저압화학 증착법, 상압화학 증착법, 플라즈마 강화 화학 증착법(plasma enhanced chemical vapor deposition), 스퍼터링법, 진공증착법(vacuum evaporation) 등의 방법으로 형성할 수 있다. 게이트 절연층(140)은 산화 규소(SiOx) 또는 질화 규소(SiNx)를 포함할 수 있다.
그리고, 게이트 절연층(140) 위에 제1 게이트 금속선(151)을 형성한다. 제1 게이트 금속선(151)은 몰리브덴(Mo), 몰리브덴 합금, 구리(Cu), 구리 합금, 알루미늄(Al), 그리고 알루미늄 합금 중 어느 하나를 포함할 수 있다.
그리고, 제1 게이트 금속선(151)을 덮는 제1 절연층(161)을 형성한다. 제1 절연층(161)은 산화 규소(SiOx) 또는 질화 규소(SiNx)를 포함할 수 있다.
그리고, 제1 절연층(161) 위에 제2 게이트 금속선(152)을 형성한다. 제2 게이트 금속선(152)은 몰리브덴(Mo), 몰리브덴 합금, 구리(Cu), 구리 합금, 알루미늄(Al), 그리고 알루미늄 합금 중 어느 하나를 포함할 수 있다.
그리고, 제2 게이트 금속선(152)을 덮는 제2 메인 절연층(1621)을 형성한다. 제2 메인 절연층(1621)은 하부층과 상부층의 이중층으로 형성할 수 있다. 이 때, 하부층은 산화 규소를 포함하고, 상부층은 질화 규소를 포함할 수 있다. 제2 메인 절연층(1621)은 반드시 이중층에 한정되지는 않으며 다양한 복수개의 층으로 형성할 수 있으며, 다만, 제2 메인 절연층(1621)의 최상부층은 질화 규소를 포함한다.
그리고, 제2 메인 절연층(1621) 위에 제2 보조 절연층(1622)을 형성한다. 이러한 제2 보조 절연층(1622)은 산화 규소를 포함할 수 있다. 이 때, 증착하는 제2 보조 절연층(1622)의 두께(t1)는 제2 메인 절연층(1621)의 상부면의 단차(d1)보다 크다. 여기서, 제2 메인 절연층(1621)의 상부면의 단차(d1)는 제2 메인 절연층(1621)의 상부면 중 최대 높이를 가지는 제1 부분(P1)과 최소 높이를 가지는 제2 부분(P2) 사이의 간격일 수 있다. 여기서, 제1 부분(P1)의 높이 또는 제2 부분(P2)의 높이는 기판(110)의 상부면으로부터 제1 부분(P1)의 상부면 또는 제2 부분(P2)의 상부면까지의 최단 거리로 정의된다.
그리고, 화학적 기계적 연마(Chemical Mechanical Polishing) 공정을 진행하는 연마 장치(CMP)를 이용하여 연마 공정을 진행한다. 도 2를 참조하여 연마 장치의 구체적인 구조에 대해 상세히 설명한다.
도 2에 도시한 바와 같이, 연마 장치(CMP)는 회전하며 대상물(P)을 연마하는 연마부(50), 그리고 연마부(50)의 마찰력의 변화를 측정하여 연마부(50)의 회전 속도를 조절하는 연마 조절부(60)를 포함한다. 연마부(50)는 서로 마주보는 제1 연마부(20) 및 제2 연마부(30)를 포함한다. 제2 연마부(30) 위에 대상물(P)이 위치한다. 제1 연마부(20)와 제2 연마부(30)는 서로 회전하여 그 사이에 개재된 대상물(P)의 표면을 연마한다. 이 때, 노즐(40)을 이용하여 제1 슬러리(slurry)(51)를 대상물(P)의 표면에 공급한다. 제1 슬러리(51)는 대상물(P)의 연마를 용이하게 하기 위한 물질이다.
도 2에 도시된 대상물(P)은 도 1, 도 3 내지 도 5에 도시된 표시 장치(100)에 해당한다. 도 1, 도 3 내지 도 5에는 설명의 편의를 위해 연마 장치의 제1 연마부(20)만을 도시한다.
본 실시예에서는 제2 연마부(30) 위에 표시 장치(100)가 부착되어 연마 공정을 진행하나, 반드시 이에 한정되는 것은 아니며, 제1 연마부(20) 아래에 표시 장치(100)이 부착되어 연마 공정을 진행하는 실시예도 가능하다.
도 1에 도시한 바와 같이, 제1 슬러리(51)를 제2 보조 절연층(1622)의 표면에 도포한다. 제1 슬러리(51)는 제2 보조 절연층(1622)을 연마하는 제1 연마재, 제2 메인 절연층(1621)의 연마를 억제하는 제1 연마 억제재, 제1 연마재의 분산을 위한 분산제, 제1 연마재의 분산을 도와주기 위한 분산 안정제, pH 조절제를 포함할 수 있다. 제1 연마재는 실리카(SiO2) 또는 세리아(CeO2), 알루미나(Al2O3), 지르코니아(ZrO2), 산화 주석(SnO2), 산화 망간(MnO2) 등을 포함할 수 있다. 제1 연마 억제재는 폴리아크릴산(polyacrylic acid)을 포함할 수 있다.
그리고, 연마 장치(CMP)의 제1 연마부(20)를 회전시켜 제1 슬러리(51)가 도포된 제2 보조 절연층(1622)을 연마한다. 제1 슬러리(51)에 포함된 제1 연마재는 제1 연마부(20)가 보다 용이하게 제2 보조 절연층(1622)을 연마하도록 도와준다.
다음으로, 도 3에 도시한 바와 같이, 연마 장치(CMP)를 이용하여 제2 보조 절연층(1622)을 계속 연마하여 제2 메인 절연층(1621)의 상부면(1621a)의 일부를 노출한다. 제2 메인 절연층(1621)의 상부면(1621a)의 일부가 노출되는 시점에서 연마 장치(CMP)의 동작은 멈추게 된다. 이는 제1 슬러리(51)에 포함된 제1 연마 억제재가 노출된 제2 메인 절연층(1621)의 연마를 억제하게 되므로, 마찰력의 변화를 감지한 연마 조절부(60)가 연마부(50)의 회전을 멈추게 하기 때문이다. 이 때, 제2 보조 절연층(1622)의 상부면(1622a)은 제2 메인 절연층(1621)의 노출된 상부면(1621a)과 동일한 수평면 상에 위치하게 된다. 이와 같은 연마 공정을 통해 상부면이 평탄화된 제2 절연층(162)이 형성된다. 제2 절연층(162)은 제2 메인 절연층(1621) 및 제2 보조 절연층(1622)을 포함한다.
다음으로, 도 4에 도시한 바와 같이, 제2 메인 절연층(1621) 및 제2 보조 절연층(1622)을 포함하는 제2 절연층(162) 위에 제1 데이터 금속선(171)을 형성하고, 그 위에 제3 메인 절연층(1631)와 제3 보조 절연층(1632)를 형성하고, 제2 슬러리(52)를 도포한 후, 연마 장치(CMP)의 제1 연마부(20)를 회전시켜 제2 슬러리(52)가 도포된 제3 보조 절연층(1632)을 연마한다.
이에 대하여, 보다 구체적으로 설명한다.
제1 데이터 금속선(171)은 알루미늄(Al), 알루미늄 합금, 몰리브덴(Mo), 몰리브덴 합금, 구리(Cu), 그리고 구리 합금 중 어느 하나를 포함하는 금속층이 적층된 다중층으로 형성할 수 있으며, 예컨대, 티타늄/알루미늄/티타늄(Ti/Al/Ti)의 3중층, 몰리브덴/알루미늄/몰리브덴(Mo/Al/Mo) 또는 몰리브덴/구리/몰리브덴(Mo/Cu/Mo)의 3중층 등으로 형성할 수 있다. 이 때, 제1 데이터 금속선(171)을 형성하기 전에, 제2 절연층(162)을 평탄화하였으므로, 제2 절연층(162) 위에 위치하는 제1 데이터 금속선(171)은 단차 없이 형성된다. 따라서, 제1 데이터 금속선(171)을 용이하게 패터닝할 수 있다.
제1 데이터 금속선(171)을 형성한 후, 제1 데이터 금속선(171)을 덮는 제3 메인 절연층(1631)을 형성한다. 제3 메인 절연층(1631)은 질화 규소를 포함할 수 있다.
그리고, 제3 메인 절연층(1631) 위에 제3 보조 절연층(1632)을 형성한다. 제3 보조 절연층(1632)은 산화 규소를 포함할 수 있다. 이 때, 증착하는 제3 보조 절연층(1632)의 두께(t2)는 제3 메인 절연층(1631)의 상부면의 단차(d2)보다 크다. 여기서, 제3 메인 절연층(1631)의 상부면의 단차(d2)는 제3 메인 절연층(1631)의 상부면 중 최대 높이를 가지는 제3 부분(P3)과 최소 높이를 가지는 제4 부분(P4) 사이의 간격일 수 있다. 여기서, 제3 부분(P3)의 높이 또는 제4 부분(P4)의 높이는 기판(110)의 상부면으로부터 제3 부분(P3)의 상부면 또는 제4 부분(P4)의 상부면까지의 최단 거리로 정의된다.
그리고, 제2 슬러리(52)를 제3 보조 절연층(1632)의 표면에 도포한다. 제2 슬러리(52)는 제3 보조 절연층(1632)을 연마하는 제2 연마재, 제3 메인 절연층(1631)의 연마를 억제하는 제2 연마 억제재, 제1 연마재의 분산을 위한 분산제, 제1 연마재의 분산을 도와주기 위한 분산 안정제, pH 조절제를 포함할 수 있다. 제2 연마재는 실리카(SiO2) 또는 세리아(CeO2), 알루미나(Al2O3), 지르코니아(ZrO2), 산화 주석(SnO2), 산화 망간(MnO2) 등을 포함할 수 있다. 제2 연마 억제재는 폴리아크릴산(polyacrylic acid)을 포함할 수 있다.
그리고, 연마 장치(CMP)의 제1 연마부(20)를 회전시켜 제2 슬러리(52)가 도포된 제3 보조 절연층(1632)을 연마한다. 제2 슬러리(52)에 포함된 제2 연마재는 제1 연마부(20)가 보다 용이하게 제3 보조 절연층(1632)을 연마하도록 도와준다.
다음으로, 도 5에 도시한 바와 같이, 연마 장치(CMP)를 이용하여 제3 보조 절연층(1632)을 계속 연마하여 제3 메인 절연층(1631)의 상부면(1631a)의 일부를 노출한다. 제3 메인 절연층(1631)의 상부면(1631a)의 일부가 노출되는 시점에서 연마 장치(CMP)의 동작은 멈추게 된다. 이는 제2 슬러리(52)에 포함된 제2 연마 억제재가 노출된 제3 메인 절연층(1631)의 연마를 억제하게 되므로, 마찰력의 변화를 감지한 연마 조절부(60)가 연마부(50)의 회전을 멈추게 하기 때문이다. 이 때, 제3 보조 절연층(1632)의 상부면(1632a)은 제3 메인 절연층(1631)의 노출된 상부면(1631a)과 동일한 수평면 상에 위치하게 된다. 이와 같은 연마 공정을 통해 상부면이 평탄화된 제3 절연층(163)이 형성된다. 제3 절연층(163)은 제3 메인 절연층(1631) 및 제3 보조 절연층(1632)을 포함한다.
다음으로, 도 6에 도시한 바와 같이, 제3 메인 절연층(1631) 및 제3 보조 절연층(1632)을 포함하는 제3 절연층(163) 위에 제2 데이터 금속선(172)을 형성한다. 제2 데이터 금속선(172)은 알루미늄(Al), 알루미늄 합금, 몰리브덴(Mo), 몰리브덴 합금, 구리(Cu), 그리고 구리 합금 중 어느 하나를 포함하는 금속층이 적층된 다중층으로 형성할 수 있으며, 예컨대, 티타늄/알루미늄/티타늄(Ti/Al/Ti)의 3중층, 몰리브덴/알루미늄/몰리브덴(Mo/Al/Mo) 또는 몰리브덴/구리/몰리브덴(Mo/Cu/Mo)의 3중층 등으로 형성할 수 있다.
제2 데이터 금속선(172)의 일부는 제1 데이터 금속선(171)과 중첩된다. 이 때, 제3 절연층(163)을 평탄화하였으므로, 제3 절연층(163) 위에 위치하는 제2 데이터 금속선(172)은 단차 없이 형성된다. 따라서, 제2 데이터 금속선(172)을 용이하게 패터닝할 수 있다.
또한, 제1 데이터 금속선(171)과 제2 데이터 금속선(172) 사이에 위치하는 제3 절연층(163)을 평탄화함으로써, 제3 절연층(163)의 두께를 얇게 형성할 수 있다. 따라서, 제1 데이터 금속선(171)과 제2 데이터 금속선(172), 그리고 그 사이에 개재된 제3 메인 절연층(1631)을 포함하는 커패시터의 커패시턴스를 최대화할 수 있다.
또한, 제2 절연층(162) 및 제3 절연층(163)이 평탄화되므로, 제1 데이터 금속선(171)과 제2 데이터 금속선(172)이 모두 단차없이 형성되어 제1 데이터 금속선(171)과 제2 데이터 금속선(172)간의 단락을 최소화할 수 있다. 따라서, 고해상도의 표시 장치를 용이하게 제조할 수 있다.
이하, 상기 일 실시예에 따른 표시 장치의 제조 방법을 이용하여 제조한 표시 장치에 대해 도 7 및 도 8을 참조하여 상세히 설명한다.
도 7은 일 실시예에 따른 표시 장치의 하나의 화소의 등가 회로도이다.
도 7에 도시한 바와 같이, 일 실시예에 따른 표시 장치의 하나의 화소는 구동 트랜지스터(driving transistor)(T1), 스위칭 트랜지스터(switching transistor)(T2), 보상 트랜지스터(compensation transistor)(T3), 스토리지 커패시터(storage capacitor)(Cst), 기생 커패시터(parasitic capacitance, Cpa) 및 유기 발광 다이오드(organic light emitting diode, OLED)를 포함한다. 그리고, 하나의 화소에는 스캔 신호(Sn)를 전달하는 스캔선(121), 데이터 신호(Dm)를 전달하는 데이터선(71) 및 구동 전압(ELVDD)을 전달하는 구동 전압선(174)이 연결된다.
제1 게이트 금속선(151) 또는 제2 게이트 금속선(152)은 스캔선(121)을 포함할 수 있으며, 제1 데이터 금속선(171) 또는 제2 데이터 금속선(172)은 데이터선(71) 및 구동 전압선(174)을 포함할 수 있다.
구동 트랜지스터(T1)는 제어 단자, 입력 단자 및 출력 단자를 가지는데, 제어 단자는 스위칭 트랜지스터(T2)에 연결되어 있고, 입력 단자는 구동 전압선(174)에 연결되어 있으며, 출력 단자는 유기 발광 다이오드(OLED)에 연결되어 있다. 구동 트랜지스터(T1)는 제어 단자와 출력 단자 사이에 걸리는 전압에 따라 그 크기가 달라지는 출력 전류(Id)를 흘린다.
스위칭 트랜지스터(T2)는 제어 단자, 입력 단자 및 출력 단자를 가지는데, 제어 단자는 스캔선(121)에 연결되어 있고, 입력 단자는 데이터선(71)에 연결되어 있으며, 출력 단자는 구동 트랜지스터(T1)에 연결되어 있다. 스위칭 트랜지스터(T2)는 스캔선(121)에 인가되는 스캔 신호(Sn)에 응답하여 데이터선(71)에 인가되는 데이터 신호(Dm)를 구동 트랜지스터(T1)에 전달한다.
보상 트랜지스터(T3)는 제어 단자, 입력 단자 및 출력 단자를 가지는데, 제어 단자는 보상 제어선(comp)에 연결되어 있고, 입력 단자는 초기화 전압선(177)에 연결되어 있으며, 출력 단자는 구동 트랜지스터(T1)에 연결되어 있다.
스토리지 커패시터(Cst)는 구동 트랜지스터(T1)의 제어 단자와 초기화 전압선(177) 사이에 연결되어 있다. 이 스토리지 커패시터(Cst)는 구동 트랜지스터(T1)의 제어 단자에 인가되는 데이터 신호를 충전하고 스위칭 트랜지스터(T2)가 턴 오프(turn off)된 뒤에도 이를 유지한다.
유기 발광 다이오드(OLED)는 구동 트랜지스터(T1)의 출력 단자에 연결되어 있는 애노드(anode), 공통 전압(ELVSS)에 연결되어 있는 캐소드(cathode)를 가진다. 유기 발광 다이오드(OLED)는 구동 트랜지스터(T1)의 출력 전류(Id)에 따라 세기를 달리하여 발광함으로써 영상을 표시한다.
트랜지스터(T1, T2, T3), 스토리지 커패시터(Cst), 기생 커패시터(Cpa) 및 유기 발광 다이오드(OLED)의 연결 관계는 바뀔 수 있다.
한편, 일 실시예에서는 3 트랜지스터 2 커패시터 구조를 도시하고 있지만, 본 발명이 이에 한정되는 것은 아니며 트랜지스터의 수와 커패시터의 수는 다양하게 변형 가능하다.
이하에서, 도 7에 도시한 표시 장치의 화소의 상세 구조에 대하여 도 8을 참고하여 상세하게 설명한다.
도 8은 일 실시예에 따른 표시 장치의 단면도이다.
도 8에 도시한 바와 같이, 표시 장치의 기판(110)에는 액티브층(130)이 위치한다. 기판(110)은 유리, 석영, 세라믹 또는 플라스틱 등으로 이루어진 절연성의 플렉서블 기판일 수 있다. 액티브층(130)은 다결정 실리콘층을 포함할 수 있다. 액티브층(130) 위에 게이트 절연층(140)이 위치한다. 그리고, 게이트 절연층(140) 위에 제1 게이트 금속선(151)이 위치한다. 제1 게이트 금속선(151) 중 액티브층(130)과 중첩하여 위치하는 배선은 게이트 전극일 수 있다.
제1 게이트 금속선(151) 위에는 이를 덮는 제1 절연층(161)이 위치한다. 도 8에는 도시하지 않았으나, 제1 절연층(161) 위에는 제2 게이트 금속선(152, 도 5 참조)이 위치할 수 있다.
제1 절연층(161) 위에는 이를 덮는 제2 메인 절연층(1621)이 위치한다. 그리고, 제2 메인 절연층(1621) 위에 제2 보조 절연층(1622)이 위치한다. 제2 메인 절연층(1621)의 최상부층은 질화 규소를 포함하고, 제2 보조 절연층(1622)은 산화 규소를 포함한다.
제2 보조 절연층(1622)의 상부면(1622a)은 제2 메인 절연층(1621)의 상부면의 일부(1621a)와 동일한 수평면 상에 위치하게 된다. 따라서, 제2 보조 절연층(1622)의 상부면(1622a)과 제2 메인 절연층(1621)의 상부면(1621a)은 서로 평탄화된다. 그리고, 제2 메인 절연층(1621) 및 제2 보조 절연층(1622)을 포함하는 제2 절연층(162) 위에 제1 데이터 금속선(171)이 위치한다. 이와 같이, 제2 절연층(162)은 평탄화되었으므로, 제2 절연층(162) 위에 위치하는 제1 데이터 금속선(171)은 단차를 가지지 않게 된다. 이러한 제1 데이터 금속선(171)은 데이터선(71), 소스 전극(173) 또는 드레인 전극(175)을 포함할 수 있다. 소스 전극(173) 및 드레인 전극(175)은 액티브층(130)과 연결된다.
그리고, 제1 데이터 금속선(171) 위에 이를 덮는 제3 메인 절연층(1631)이 위치한다. 그리고, 제3 메인 절연층(1631) 위에 제3 보조 절연층(1632)이 위치한다. 제3 메인 절연층(1631)은 질화 규소를 포함하고, 제3 보조 절연층(1632)은 산화 규소를 포함한다.
제3 보조 절연층(1632)의 상부면(1632a)은 제3 메인 절연층(1631)의 상부면(1631a)과 동일한 수평면 상에 위치하게 된다. 따라서, 제3 보조 절연층(1632)의 상부면(1632a)과 제3 메인 절연층(1631)의 상부면(1631a)은 서로 평탄화된다. 그리고, 제3 메인 절연층(1631) 및 제3 보조 절연층(1632)을 포함하는 제3 절연층(163) 위에 제2 데이터 금속선(172)이 위치한다. 이와 같이, 제3 절연층(163)은 평탄화되었으므로, 제2 절연층(162) 위에 위치하는 제2 데이터 금속선(172)은 단차를 가지지 않게 된다.
또한, 제1 데이터 금속선(171)과 제2 데이터 금속선(172) 사이에 위치하는 제3 메인 절연층(1631)의 상부면(1631a)의 일부는 제2 데이터 금속선(172)과 직접 접촉하게 된다. 따라서, 제1 데이터 금속선(171)과 제2 데이터 금속선(172), 그리고 그 사이에 개재된 제3 메인 절연층(1631)을 포함하는 기생 커패시터(Cpa)의 커패시턴스를 최대화할 수 있다. 또한, 제3 메인 절연층(1631)의 두께(t4)는 제2 메인 절연층(1621)의 두께(t3)보다 작을 수 있다. 따라서, 기생 커패시터(Cpa)의 커패시턴스를 더욱 최대화할 수 있다.
제2 데이터 금속선(172) 위에 보호막(180)이 위치한다. 보호막(180)은 폴리아크릴계 수지(polyacrylics resin), 폴리이미드계 수지(polyimides resin) 등의 유기물 또는 유기물과 무기물의 적층막 등을 포함할 수 있다.
보호막(180) 위에는 화소 전극(710)이 위치한다. 화소 전극(710)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ZnO(산화 아연) 또는 In2O3(Indium Oxide) 등의 투명한 도전 물질이나 리튬(Li), 칼슘(Ca), 플루오르화리튬/칼슘(LiF/Ca), 플루오르화리튬/알루미늄(LiF/Al), 알루미늄(Al), 은(Ag), 마그네슘(Mg), 또는 금(Au) 등의 반사성 금속으로 만들어질 수 있다. 화소 전극(710)은 드레인 전극(175)과 전기적으로 연결된다.
보호막(180) 및 화소 전극(710)의 가장자리부 위에는 화소 정의막(350)이 위치한다. 화소 정의막(350)은 화소 전극(710)과 중첩하는 개구부(351)를 가진다. 화소 정의막(350)의 개구부(351)에는 유기 발광층(720)이 위치한다. 유기 발광층(720)은 발광층, 정공 주입층(hole injection layer, HIL), 정공 수송층(hole transporting layer, HTL), 전자 수송층(electron transporting layer, ETL) 및 전자 주입층(electron injection layer, EIL) 중 하나 이상을 포함하는 복수층을 포함할 수 있다. 유기 발광층(720)이 이들 모두를 포함할 경우 정공 주입층이 애노드 전극인 화소 전극(710) 위에 위치하고 그 위로 정공 수송층, 발광층, 전자 수송층, 전자 주입층이 차례로 적층될 수 있다.
화소 정의막(350) 및 유기 발광층(720) 위에는 공통 전극(730)이 위치한다. 공통 전극(730)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ZnO(산화 아연) 또는 In2O3(Indium Oxide) 등의 투명한 도전 물질이나 리튬(Li), 칼슘(Ca), 플루오르화리튬/칼슘(LiF/Ca), 플루오르화리튬/알루미늄(LiF/Al), 알루미늄(Al), 은(Ag), 마그네슘(Mg), 또는 금(Au) 등의 반사성 금속으로 만들어질 수 있다. 공통 전극(730)은 유기 발광 다이오드(OLED)의 캐소드 전극이 된다. 화소 전극(710), 유기 발광층(720) 및 공통 전극(730)은 유기 발광 다이오드(OLED)를 이룬다.
본 발명을 앞서 기재한 바에 따라 바람직한 실시예를 통해 설명하였지만, 본 발명은 이에 한정되지 않으며 다음에 기재하는 특허청구범위의 개념과 범위를 벗어나지 않는 한, 다양한 수정 및 변형이 가능하다는 것을 본 발명이 속하는 기술 분야에 종사하는 자들은 쉽게 이해할 것이다.
51: 제1 슬러리, 52: 제2 슬러리, 110: 기판, 130: 액티브층, 140: 게이트 절연층, 151: 제1 게이트 금속선, 152: 제2 게이트 금속선, 161: 제1 절연층, 1621: 제2 메인 절연층, 1622: 제2 메인 절연층, 163: 제3 절연층, 1631: 제3 메인 절연층, 1632: 제3 보조 절연층, 171: 제1 데이터 금속선, 172: 제2 데이터 금속선

Claims (12)

  1. 기판 위에 제1 게이트 금속선을 형성하는 단계,
    상기 제1 게이트 금속선을 덮는 제1 절연층을 형성하는 단계,
    상기 제1 절연층 위에 제2 게이트 금속선을 형성하는 단계,
    상기 제2 게이트 금속선을 덮는 제2 메인 절연층을 형성하는 단계,
    상기 제2 메인 절연층 위에 제2 보조 절연층을 형성하는 단계,
    연마 장치를 이용하여 상기 제2 보조 절연층을 연마하여 상기 제2 메인 절연층의 상부면의 일부를 노출하는 단계, 그리고
    상기 제2 메인 절연층 및 상기 제2 보조 절연층 위에 제1 데이터 금속선을 형성하는 단계
    를 포함하고,
    상기 제2 보조 절연층의 상부면은 상기 제2 메인 절연층의 노출된 상부면과 동일한 수평면 상에 위치하고,
    상기 제2 메인 절연층은 복수개의 층을 포함하며,
    상기 제2 메인 절연층의 상기 복수개의 층 중 최상부층은 질화 규소를 포함하고, 상기 제2 보조 절연층은 산화 규소를 포함하며,
    상기 제2 메인 절연층의 최상부층의 상부면은 상기 제2 메인 절연층의 상부면인 표시 장치의 제조 방법.
  2. 제1항에서,
    상기 제2 보조 절연층을 연마하여 상기 제2 메인 절연층의 상부면의 일부를 노출하는 단계는 제1 슬러리를 상기 제2 보조 절연층의 표면에 도포하는 단계를 포함하고,
    상기 제1 슬러리는 상기 제2 보조 절연층을 연마하는 제1 연마재, 상기 제2 메인 절연층의 연마를 억제하는 제1 연마 억제재를 포함하는 표시 장치의 제조 방법.
  3. 제1항에서,
    상기 제2 보조 절연층의 두께는 상기 제2 메인 절연층의 상부면의 단차보다 크고,
    상기 제2 메인 절연층의 상부면의 단차는 상기 제2 메인 절연층의 상부면 중 최대 높이를 가지는 제1 부분과 최소 높이를 가지는 제2 부분 사이의 간격인 표시 장치의 제조 방법.
  4. 제1항에서,
    상기 제1 데이터 금속선을 덮는 제3 메인 절연층을 형성하는 단계,
    상기 제3 메인 절연층 위에 제3 보조 절연층을 형성하는 단계,
    상기 연마 장치를 이용하여 상기 제3 보조 절연층을 연마하여 상기 제3 메인 절연층의 상부면의 일부를 노출하는 단계, 그리고
    상기 제3 메인 절연층 및 상기 제3 보조 절연층 위에 제2 데이터 금속선을 형성하는 단계
    를 포함하고,
    상기 제3 보조 절연층의 상부면은 상기 제3 메인 절연층의 노출된 상부면과 동일한 수평면 상에 위치하는 표시 장치의 제조 방법.
  5. 제4항에서,
    상기 제3 보조 절연층을 연마하는 단계는 제2 슬러리를 상기 제3 보조 절연층의 표면에 도포하는 단계를 포함하고,
    상기 제2 슬러리는 상기 제3 보조 절연층을 연마하는 제2 연마재, 상기 제3 메인 절연층의 연마를 억제하는 제2 연마 억제재를 포함하는 표시 장치의 제조 방법.
  6. 제5항에서,
    상기 제3 메인 절연층은 질화 규소를 포함하는 표시 장치의 제조 방법.
  7. 제4항에서,
    상기 제3 보조 절연층의 두께는 상기 제3 메인 절연층의 상부면의 단차보다 크고,
    상기 제3 메인 절연층의 상부면의 단차는 상기 제3 메인 절연층의 상부면 중 최대 높이를 가지는 제3 부분과 최소 높이를 가지는 제4 부분 사이의 간격인 표시 장치의 제조 방법.
  8. 제1항에서,
    상기 연마 장치는
    회전하며 대상물을 연마하는 연마부, 그리고
    상기 연마부의 마찰력의 변화를 측정하여 상기 연마부의 회전 속도를 조절하는 연마 조절부
    를 포함하고,
    상기 제2 보조 절연층을 연마하여 상기 제2 메인 절연층의 상부면의 일부를 노출하는 단계는 상기 연마 조절부가 상기 연마부의 회전 속도를 감지하여 상기 연마부의 마찰력의 변화를 측정하는 단계, 그리고
    상기 연마 조절부가 상기 마찰력의 변화 시점에서 상기 연마부의 회전을 정지시키는 단계
    를 더 포함하는 표시 장치의 제조 방법.
  9. 기판,
    상기 기판 위에 위치하는 제1 게이트 금속선,
    상기 제1 게이트 금속선을 덮는 제1 절연층,
    상기 제1 절연층 위에 위치하는 제2 게이트 금속선,
    상기 제2 게이트 금속선을 덮는 제2 메인 절연층,
    상기 제2 메인 절연층 위에 위치하는 제2 보조 절연층,
    상기 제2 메인 절연층 및 상기 제2 보조 절연층 위에 위치하는 제1 데이터 금속선을 포함하고,
    상기 제2 보조 절연층의 상부면은 상기 제2 메인 절연층의 상부면의 일부와 동일한 수평면 상에 위치하고,
    상기 제2 메인 절연층은 복수개의 측을 포함하며,
    상기 제2 메인 절연층의 상기 복수개의 층 중 최상부층은 질화 규소를 포함하고,
    상기 제2 보조 절연층은 산화 규소를 포함하며,
    상기 제2 메인 절연층의 최상부층의 상부면은 상기 제2 메인 절연층의 상부면인 표시 장치.
  10. 제9항에서,
    상기 제1 데이터 금속선을 덮는 제3 메인 절연층,
    상기 제3 메인 절연층 위에 위치하는 제3 보조 절연층,
    상기 제3 메인 절연층 및 상기 제3 보조 절연층 위에 위치하는 제2 데이터 금속선을 포함하고,
    상기 제3 보조 절연층의 상부면은 상기 제3 메인 절연층의 상부면의 일부와 동일한 수평면 상에 위치하고,
    상기 제3 메인 절연층은 질화 규소를 포함하는 표시 장치.
  11. 제10항에서,
    상기 제1 데이터 금속선과 상기 제2 데이터 금속선 사이에 위치하는 상기 제3 메인 절연층의 상부면의 일부는 상기 제2 데이터 금속선과 직접 접촉하는 표시 장치.
  12. 제11항에서,
    상기 제3 메인 절연층의 두께는 상기 제2 메인 절연층의 두께보다 작은 표시 장치.
KR1020160135041A 2016-10-18 2016-10-18 표시 장치 및 그 제조 방법 KR102519120B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020160135041A KR102519120B1 (ko) 2016-10-18 2016-10-18 표시 장치 및 그 제조 방법
US15/702,797 US10204935B2 (en) 2016-10-18 2017-09-13 Display device and manufacturing method thereof
US16/243,702 US10438976B2 (en) 2016-10-18 2019-01-09 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160135041A KR102519120B1 (ko) 2016-10-18 2016-10-18 표시 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20180042882A KR20180042882A (ko) 2018-04-27
KR102519120B1 true KR102519120B1 (ko) 2023-04-06

Family

ID=61904729

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160135041A KR102519120B1 (ko) 2016-10-18 2016-10-18 표시 장치 및 그 제조 방법

Country Status (2)

Country Link
US (2) US10204935B2 (ko)
KR (1) KR102519120B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110429024B (zh) * 2019-08-08 2022-04-15 京东方科技集团股份有限公司 层间绝缘层及薄膜晶体管的制备方法
CN110880377B (zh) * 2019-11-04 2023-03-24 上海银浆科技有限公司 一种分步印刷细线用正面银浆专用载体及制备方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6432827B1 (en) 2000-11-29 2002-08-13 United Microelectronics Corp. ILD planarization method
KR101396252B1 (ko) 2012-06-20 2014-05-19 주식회사 케이씨텍 초기 단차 제거용 연마 슬러리 및 이를 이용하여 기판 또는 웨이퍼를 연마하는 방법
KR102227474B1 (ko) * 2013-11-05 2021-03-15 삼성디스플레이 주식회사 박막트랜지스터 어레이 기판, 유기발광표시장치 및 박막트랜지스터 어레이 기판의 제조 방법
KR102278601B1 (ko) * 2014-03-07 2021-07-19 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20160063515A (ko) * 2014-11-26 2016-06-07 삼성디스플레이 주식회사 트랜지스터, 이를 구비한 유기발광 표시장치, 및 유기발광 표시장치 제조방법
KR102500161B1 (ko) * 2016-01-15 2023-02-16 삼성디스플레이 주식회사 유기 발광 표시 장치

Also Published As

Publication number Publication date
KR20180042882A (ko) 2018-04-27
US20190148414A1 (en) 2019-05-16
US20180108684A1 (en) 2018-04-19
US10438976B2 (en) 2019-10-08
US10204935B2 (en) 2019-02-12

Similar Documents

Publication Publication Date Title
CN111384113B (zh) 有机发光显示设备
KR20210095822A (ko) 유기 발광 표시 장치 및 그의 제조 방법
KR102067966B1 (ko) 유기발광 다이오드 디스플레이 장치 및 그 제조방법
KR100879294B1 (ko) 유기 발광 표시 장치
KR20190029860A (ko) 표시 장치
CN107978559B (zh) 显示装置及其制造方法
US7897975B2 (en) Light emitting display device and method for fabricating the same
CN108122537B (zh) 有机发光显示装置
US20150261258A1 (en) Display device
US9893087B2 (en) Thin film transistor substrate, display apparatus including thin film transistor substrate, method of manufacturing thin film transistor substrate, and method of manufacturing display apparatus
KR102519120B1 (ko) 표시 장치 및 그 제조 방법
KR102647695B1 (ko) 트랜지스터 표시판 및 그 제조 방법
CN114093914A (zh) 显示装置
TWI479948B (zh) 顯示面板及顯示裝置
KR100749420B1 (ko) 유기 발광 표시 장치
KR100708863B1 (ko) 유기 발광 표시 장치
US12029078B2 (en) Display device including pad electrode and method of manufacturing the same
KR102242397B1 (ko) 유기발광 디스플레이 장치
US20240244883A1 (en) Display device and method of manufacturing the same
US20240065051A1 (en) Display device
CN118055649A (zh) 显示装置以及该显示装置的制造方法
KR20070066251A (ko) 유기 발광 표시 장치
KR20170064088A (ko) 표시장치
KR20150101531A (ko) 유기발광 디스플레이 장치
KR20140064550A (ko) 박막 트랜지스터 표시판의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant