KR102515605B1 - 배터리 셀의 내부 단락 진단 방법, 내부 단락 진단 장치 및 배터리 시스템 - Google Patents

Abstract

본 개시는 내부 단락 진단 방법, 그리고 이를 수행하는 내부 단락 진단 장치 및 배터리 시스템에 관한 것이다. 상기 내부 단락 진단 장치는, 서로 직렬 연결되는 복수의 셀을 포함하는 배터리 모듈에 대해 SOC(state of charge)와 관련된 상태값들을 측정하는 측정부, 그리고 상기 상태값들에 기초하여 상기 배터리 모듈에 포함된 각 셀에 대해 휴지(rest) 상태에서의 SOC 변화량을 획득하고, 상기 SOC 변화량에 기초하여 상기 각 셀의 내부 단락 전류 및 내부 단락 저항을 획득하며, 상기 내부 단락 저항이 적어도 하나의 제1 임계값 이하인 셀이 검출되면 경고 신호를 출력하는 제어부를 포함할 수 있다.

Description

배터리 셀의 내부 단락 진단 방법, 내부 단락 진단 장치 및 배터리 시스템{METHOD FOR DIAGNOSING INTERNAL SHORT CIRCUIT OF BATTERY CELL, INTERNAL SHORT CIRCUIT DIAGNOSTIC DEVICE AND BATTERY SYSTEM}

본 발명의 실시 예들은 배터리 셀의 내부 단락 진단 방법, 내부 단락 진단 장치 및 배터리 시스템에 관한 것이다.

이차 배터리(secondary battery)는 충전 및 방전이 반복될 수 있다는 점에서, 화학 물질의 전기 에너지로의 비가역적 변환만을 제공하는 일차 배터리(primary battery)와 상이하다. 저용량의 이차 배터리는 휴대 전화, 노트북 컴퓨터, 및 캠코더와 같은 소형 전자 장치의 전원 장치로서 사용되고, 고용량의 이차 배터리는 하이브리드 자동차 등의 전원 장치로서 사용된다.

일반적으로, 이차 배터리 셀은 양극, 음극, 및 양극과 음극 사이에 개재된 세퍼레이터를 포함하는 전극 조립체, 전극 조립체를 수용하는 케이스, 그리고 전극 조립체와 전기적으로 연결되어 있는 전극 단자를 포함한다. 양극, 음극, 및 전해질 용액의 전기 화학적 반응을 통해 배터리 셀의 충방전을 가능하게 하기 위해, 케이스로 전해액이 주입된다. 원통형 또는 직사각형과 같은 케이스의 형상은 배터리 셀의 용도에 따라 다르다.

배터리 셀의 내부 단락(internal short circuit)은 배터리 셀을 과열시켜 열폭주, 화재 등 배터리 시스템의 안전 문제를 일으키는 원인들 중 하나이다. 따라서, 배터리 시스템의 안전성을 확보하기 위해서는 배터리 셀의 내부 단락 상태를 정확히 파악하는 것이 매우 중요하다.

본 발명의 실시 예들을 통해 해결하고자 하는 과제는, 내부 단락이 발생한 셀의 내부 단락 저항을 추정하고, 열폭주 상태에 이르기까지의 잔존 사용 시간을 예측할 수 있는 내부 단락 진단 장치 및 배터리 시스템을 제공하는 것이다.

상기 과제를 해결하기 위한 본 발명의 일 실시 예에 따른 내부 단락 진단 장치는, 서로 직렬 연결되는 복수의 셀을 포함하는 배터리 모듈에 대해 SOC(state of charge)와 관련된 상태값들을 측정하는 측정부, 그리고 상기 상태값들에 기초하여 상기 배터리 모듈에 포함된 각 셀에 대해 휴지(rest) 상태에서의 SOC 변화량을 획득하고, 상기 SOC 변화량에 기초하여 상기 각 셀의 내부 단락 전류 및 내부 단락 저항을 획득하며, 상기 내부 단락 저항이 적어도 하나의 제1 임계값 이하인 셀이 검출되면, 경고(alert) 신호를 출력하는 제어부를 포함할 수 있다.

상기 SOC 변화량은, 하나의 휴지 구간 동안의 SOC 변화량일 수 있다. 상기 SOC 변화량은, 복수의 휴지 구간 동안의 SOC 변화량을 누적 합산한 값일 수도 있다.

상기 제어부는, 상기 휴지 상태에서 셀 밸런싱이 진행된 경우 상기 휴지 상태에서의 상기 각 셀의 밸런싱 량에 기초해 상기 SOC 변화량을 보정하고, 보정된 상기 SOC 변화량을 이용해 상기 내부 단락 전류 및 상기 내부 단락 저항을 획득할 수 있다. 여기서, 상기 밸런싱 량은 셀 밸런싱에 의해 상기 각 셀이 소모한 전하량을 누적한 값에 대응할 수 있다.

상기 제어부는, 상기 각 셀에 대해 서로 다른 복수의 시간 구간에서 상기 내부 단락 저항을 획득하고, 상기 내부 단락 저항의 변화에 기초해 상기 복수의 셀 중 적어도 하나의 셀에 대해 열 폭주가 발생하기까지의 잔존 사용 시간을 획득할 수 있다.

상기 제어부는, 상기 복수의 시간 구간에서 획득한 상기 내부 단락 저항들, 열 폭주 상태에 대응하는 내부 단락 저항 한계치, 및 상기 내부 단락 저항들을 획득한 시점들 간의 시간 간격을 이용한 선형 방정식을 사용하여 상기 잔존 사용 시간을 획득할 수 있다.

상기 제어부는, 기 설정된 내부 단락 저항 모델에 상기 복수의 시간 구간에서 획득한 상기 내부 단락 저항들을 적용하여 상기 잔존 사용 시간을 획득할 수도 있다.

상기 제어부는, 상기 복수의 셀 중 상기 내부 단락 저항이 상기 적어도 하나의 제1 임계값 이하인 셀에 대해 상기 잔존 사용 시간을 획득할 수 있다.

상기 제어부는, 상기 내부 단락 저항이 제2 임계값 이하인 셀이 검출되면, 상기 배터리 모듈의 사용을 중지시킬 수 있다. 상기 제2 임계값은 상기 적어도 하나의 제1 임계값 보다 더 낮을 수 있다.

또한, 본 발명의 일 실시 예에 따른 배터리 시스템은, 서로 직렬 연결되는 복수의 셀을 포함하는 배터리 모듈, 그리고 전술한 본 발명의 일 실시 예에 따른 내부 단락 진단 장치를 포함할 수 있다.

또한, 본 발명의 일 실시 예에 따른 서로 직렬 연결되는 복수의 셀로 구성된 배터리 모듈을 포함하는 배터리 시스템의 내부 단락 진단 방법은, 상기 배터리 모듈에 대해 SOC와 관련된 상태값들을 획득하는 단계, 상기 상태값들에 기초하여 상기 배터리 모듈에 포함된 각 셀에 대해 휴지(rest) 상태에서의 SOC 변화량을 획득하는 단계, 상기 SOC 변화량에 기초하여 상기 각 셀의 내부 단락 전류 및 제1 내부 단락 저항을 획득하는 단계, 그리고 상기 제1 내부 단락 저항이 적어도 하나의 제1 임계값 이하인 셀이 검출되면, 경고 신호를 출력하는 단계를 포함할 수 있다.

상기 내부 단락 진단 방법에서, 상기 SOC 변화량은, 하나의 휴지 구간 동안의 SOC 변화량일 수 있다. 상기 SOC 변화량은, 복수의 휴지 구간 동안의 SOC 변화량을 누적 합산한 값일 수도 있다.

상기 휴지 상태에서 셀 밸런싱이 진행된 경우, 상기 내부 단락 진단 방법은, 상기 휴지 상태에서의 상기 각 셀의 밸런싱 량에 기초해 상기 SOC 변화량을 보정하는 단계를 더 포함하고, 상기 내부 단락 전류 및 상기 제1 내부 단락 저항을 획득하는 단계는, 보정된 상기 SOC 변화량을 이용해 상기 내부 단락 전류 및 상기 제1 내부 단락 저항을 획득하는 단계를 포함할 수 있다. 여기서, 상기 밸런싱 량은 셀 밸런싱에 의해 상기 각 셀이 소모한 전하량을 누적한 값에 대응할 수 있다.

상기 내부 단락 진단 방법은, 상기 복수의 셀 중 적어도 하나의 셀에 대해 상기 제1 내부 단락 저항과 이전에 획득된 제2 내부 단락 저항을 비교하여, 상기 각 셀의 열 폭주가 발생하기까지의 잔존 사용 시간을 획득하는 단계를 더 포함할 수 있다.

상기 잔존 사용 시간을 획득하는 단계는, 상기 제1 및 제2 내부 단락 저항, 열 폭주 상태에 대응하는 내부 단락 저항 한계치, 및 상기 제1 및 제2 내부 단락 저항을 획득한 시점들 간의 시간 간격을 이용한 선형 방정식을 사용하여 상기 잔존 사용 시간을 획득하는 단계를 포함할 수 있다.

상기 잔존 사용 시간을 획득하는 단계는, 기 설정된 내부 단락 저항 모델에 상기 제1 및 제2 내부 단락 저항을 적용하여 상기 잔존 사용 시간을 획득하는 단계를 포함할 수도 있다.

상기 잔존 사용 시간을 획득하는 단계는, 상기 복수의 셀 중 상기 제1 내부 단락 저항이 상기 적어도 하나의 제1 임계값 이하인 셀에 대해 상기 잔존 사용 시간을 획득하는 단계를 포함할 수도 있다.

상기 내부 단락 진단 방법은, 상기 제1 내부 단락 저항이 제2 임계값 이하인 셀이 검출되면, 상기 배터리 모듈의 사용을 중지시키는 단계를 더 포함할 수 있다. 상기 제2 임계값은 상기 적어도 하나의 제1 임계값 보다 낮을 수 있다.

본 발명의 실시 예들에 따르면, 내부 단락이 발생한 셀의 내부 단락 저항을 추정하고, 열폭주 상태에 이르기까지의 잔존 사용 시간을 예측할 수 있다.

도 1은 본 발명의 일 실시 예에 따른 배터리 시스템을 개략적으로 도시한다.
도 2는 도 1의 배터리 모듈을 구성하는 셀의 등가회로이다.
도 3은 도 1의 셀 밸런싱부를 구성하는 셀 밸런싱 회로의 일 예를 도시한다.
도 4는 내부 단락이 발생한 셀에서의 SOC 변화에 대해 설명하기 위한 도면이다.
도 5 및 도 6은 본 발명의 일 실시 예에 따른 배터리 시스템에서 SOC 변화량 및 이에 따른 내부 단락 저항을 획득하는 예들을 도시한다.
도 7은 내부 단락 저항의 시간에 따른 추이의 일 예를 도시한다.
도 8은 내부 단락 저항의 변동으로부터 셀의 잔존 사용 시간을 추정하는 방법을 설명하기 위한 도면이다.
도 9는 본 발명의 일 실시 예에 따른 내부 단락 진단 방법을 개략적으로 도시한다.

이하 첨부된 도면을 참조하여 본 발명의 실시 예들을 상세히 설명한다. 이하 첨부된 도면들을 참조하여 실시 예들의 효과 및 특징, 그리고 그 구현 방법을 상세히 설명한다. 도면에서, 동일한 참조 부호는 동일한 구성 요소를 나타내며, 그에 대한 중복되는 설명은 생략된다. 그러나, 본 발명은 다양한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예들에 한정되는 것으로 해석되어서는 안된다. 오히려, 이들 실시 예들은 본 개시가 철저하고 완전하게 될 수 있도록 예로서 제공되며, 통상의 기술자에게 본 발명의 양태 및 특징을 충분히 전달할 것이다.

따라서, 본 발명의 양태들 및 특징들의 완전한 이해를 위해 당업자에게 필요하지 않다고 여겨지는 프로세스들, 요소들, 및 기술들은 설명되지 않을 수 있다. 도면에서, 소자들, 층들, 및 영역들의 상대적 크기는 명확성을 위해 과장될 수 있다.

본 문서에서 "및/또는"이라는 용어는 관련되어 열거된 복수의 항목들의 모든 조합 또는 임의의 조합을 포함한다. 본 발명의 실시 예들을 기술할 때 "~할 있다"를 사용하는 것은 "본 발명의 하나 이상의 실시 예"를 의미한다. 다음의 본 발명의 실시 예에 대한 설명에서, 단수 형태의 용어는 문맥에 달리 명시되지 않는 한 복수 형태를 포함 할 수 있다.

"제1" 및 "제2"의 용어는 다양한 구성요소들을 설명하는데 사용되지만, 이들 구성요소들은 이 용어들에 의해 한정되지는 않는다. 이 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제2 구성요소는 제1 구성요소로 명명될 수 있고, 유사하게 제1 구성요소도 제2 구성요소로 명명될 수 있다.

이하, 필요한 도면들을 참조하여 본 발명의 실시 예들에 따른 내부 단락 진단 방법, 그리고 이를 수행하는 내부 단락 진단 장치 및 배터리 시스템에 대해 상세히 설명하기로 한다.

도 1은 본 발명의 일 실시 예에 따른 배터리 시스템을 개략적으로 도시한다.

도 1을 참조하면, 본 발명의 일 실시 에에 따른 배터리 시스템(1)은 배터리 모듈(10), 및 내부 단락 진단 장치(20)를 포함할 수 있다.

도 1을 참조하면, 본 발명의 일 실시 예에 따른 배터리 시스템(1)은 배터리 모듈(10), 및 내부 단락 진단 장치(20)를 포함할 수 있다.

배터리 모듈(10)은 서로 직렬 연결되는 복수의 이차 배터리 셀(secondary battery cell)(이하, '셀'이라 명명하여 사용함)을 포함할 수 있다.

배터리 모듈(10)은 외부의 충전 장치(미도시) 또는 부하와 연결되며, 충전 장치에 의해 충전되거나 부하에 의해 방전될 수 있다.

도 2는 도 1의 배터리 모듈(10)을 구성하는 셀의 등가회로이다.

도 2를 참조하면, 배터리 모듈(10)을 구성하는 각 셀(100)은, 내부 저항(R_C)을 포함할 수 있고, 내부 저항(R_C)은 수 mΩ에서 수백 mΩ의 저항값을 가질 수 있다. 셀(100) 내부에서 양극 및 음극 간의 단락, 양극 집전체(current collector)와 음극 간의 단락 등으로 인해 내부 단락이 발생하면 셀(100) 내부의 스위치(S)가 도통되는 것과 동일한 효과가 발생한다. 셀(100)의 내부 단락 발생으로 스위치(S)가 도통되면, 단락 저항(R_S)에 단락 전류(I_short)가 흐르게 되어 셀(100)이 방전된다. 이때, 단락 저항(R_S)은 수 mΩ에서 수 kΩ까지 넓은 범위의 저항값을 가질 수 있다.

다시, 도 1을 보면, 본 발명의 실시 예에 따른 내부 단락 진단 장치(20)는 배터리 모듈(10)을 구성하는 각 셀(100)의 내부 단락을 검출할 수 있다. 이를 위해, 내부 단락 진단 장치(20)는 측정부(21), 셀 밸런싱부(22), 제어부(23), 및 메모리(24)를 포함할 수 있다.

측정부(21)는 배터리 모듈(10)을 구성하는 셀(100)들의 전압, 배터리 모듈(10)과 외부 장치 사이에 흐르는 충전/방전 전류, 배터리 모듈(10)의 온도 등 배터리 모듈(10)을 구성하는 각 셀(100)의 충전 상태(State of Charge, SOC)를 산출하기 위해 필요한 상태값들을 측정할 수 있다.

셀 밸런싱부(22)는 배터리 모듈(10)을 구성하는 셀(100)들의 셀 밸런싱 기능을 수행하며, 서로 직렬 연결되는 복수의 셀(100) 각각에 연결되는 셀 밸런싱 회로들을 포함할 수 있다.

도 3은 도 1의 셀 밸런싱부(22)를 구성하는 셀 밸런싱 회로의 일 예를 도시한다.

도 3을 참조하면, 셀 밸런싱 회로는 밸런싱 저항(R_B), 및 밸런싱 스위치(S_B)를 포함할 수 있다.

밸런싱 스위치(S_B)는 대응하는 밸런싱 저항(R_B)을 통해 대응하는 셀(100)의 양단 사이에 연결된다. 밸런싱 스위치(S_B)는 후술하는 제어부(23)의 제어에 따라 대응하는 셀(100)의 밸런싱 전류 흐름을 도통하거나 차단시킨다. 밸런싱 스위치(S_B)가 턴 온 되면, 대응하는 밸런싱 저항(R_B)을 통해 밸런싱 전류가 흐르고, 이에 따라 대응하는 셀(100)의 방전이 진행된다. 반면에, 밸런싱 스위치(S_B)가 턴 오프 되면, 대응하는 셀(100)의 밸런싱 전류 흐름이 차단된다.

제어부(23)는 측정부(21)로부터 측정된 상태값들을 수신하고, 이를 토대로 배터리 모듈(10)을 구성하는 셀(100)들의 SOC를 획득할 수 있다. 또한, 제어부(23)는 셀(100)들 간의 SOC 차이가 소정 수준 이상이면, 셀(100)들 간의 충전 용량 편차를 해소하는 셀 밸런싱을 개시한다. 즉, 제어부(23)는 측정부(21)로부터 수신된 상태값들에 기초하여 밸런싱이 필요한 셀(100)들을 식별하고, 밸런싱이 필요한 셀(100)들에 대해서는 셀 밸런싱 회로에 의해 방전이 진행되도록, 대응하는 밸런싱 스위치(S_B)를 턴 온시킬 수 있다.

또한, 제어부(23)는 배터리 모듈(10)을 사용하지 않는 휴지(rest) 구간 동안 획득된 각 셀(100)의 SOC 변화량에 기초하여 내부 단락 저항(R_S)을 추정할 수 있다.

도 4는 내부 단락이 발생한 셀에서의 SOC 변화에 대해 설명하기 위한 도면이다.

도 4를 참조하면, 배터리 모듈(10)이 사용되거나(도 4의 '구동 상태'참조), 충전 중(도 4의 '충전 상태' 참조)이지 않은 휴지(reset) 상태에서, 정상 셀의 SOC는 변동 없이 일정한 값을 유지한다. 그러나, 내부 단락이 발생한 셀은 휴지 상태에서도 내부 단락에 의한 방전을 지속하여 SOC가 감소된다.

전류 적산 방식으로 산출되는 SOC의 시간에 따른 변화량(dSOC/dt)은 다음의 수학식 1과 같이 셀 용량(C_n)과 전류(I)와의 관계식을 이용해 나타낼 수 있다.

[수학식 1]

dSOC/dt = I/C_n

제어부(23)는 이러한 관계식에 기초하여, 아래의 수학식 2와 같이 휴지 구간 동안의 SOC 변화량(감소량)(ΔSOC)을 통해 내부 단락 전류(I_short)를 산출할 수 있다.

[수학식 2]

I_short = C_n × ΔSOC/T_off

위 수학식 2에서, T_off는 휴지 상태에서 내부 단락 저항을 산출하기 위해 SOC 변화량(ΔSOC)을 측정한 시간 구간에 해당한다.

제어부(23)는 각 셀(100)의 내부 단락 전류(I_short)가 획득되면, 각 셀(100)에 대해 측정된 셀 전압(V_cell)과 내부 단락 전류(I_short)에 기초하여 아래의 수학식 3과 같이 내부 단락 저항(R_S)을 산출한다.

[수학식 3]

R_s = V_cell/I_short

위 수학식 2에서, T_off는 적어도 하나의 휴지 구간에 대응할 수 있다. 즉, 위 수학식 2에서 SOC 변화량(ΔSOC)은 적어도 하나의 휴지 구간 동안의 SOC 변화량에 대응할 수 있다.

도 5 및 도 6은 SOC 변화량(ΔSOC) 및 이에 따른 내부 단락 저항(R_S)을 획득하는 예들을 도시한 것으로서, 도 5는 T_off가 하나의 휴지 구간에 대응하는 경우를 나타내고, 도 6은 T_off가 복수의 휴지 구간에 대응하는 경우를 나타낸다.

도 5를 참조하면, 제어부(23)는 매 휴지 구간(T_off1, T_off2, T_off3, T_off4)마다 대응하는 휴지 구간 동안의 SOC 변화량(ΔSOC)을 획득하고, 이에 대응하여 내부 단락 저항(R_S)을 산출할 수 있다. 이와 같이 매 휴지 구간마다 SOC 변화량(ΔSOC) 및 이에 따른 내부 단락 저항(R_S)을 산출할 경우, 휴지 구간이 짧거나 내부 단락 전류가 미세한 경우 내부 단락 저항(R_S)의 변동을 통해 내부 단락을 검출하기 어려울 수도 있다.

따라서, 이러한 경우 도 6에 도시된 바와 같이 복수의 휴지 구간 동안 SOC 변화량을 누적 합산하고, 이에 기초해 내부 단락 저항을 검출할 수도 있다.

도 6을 참조하면, 제어부(23)는 복수의 휴지 구간(예를 들어, 4개의 휴지 구간(T_off1, T_off2, T_off3, T_off4)) 각각에서의 SOC 변화량(ΔSOC₁, ΔSOC₂, ΔSOC₃, ΔSOC₄)을 누적 합산하고, 이 누적 합산된 SOC 변화량을 위 수학식 2의 ΔSOC로 사용하여 내부 단락 저항(R_S)을 산출할 수 있다. 이 경우, 위 수학식 2의 T_off는 SOC 변화량을 누적 합산한 휴지 구간들(T_off1, T_off2, T_off3, T_off4)의 길이를 합한 값에 대응할 수 있다.

한편, 제어부(23)는 휴지 구간에서 셀 밸런싱이 수행되는 경우, T_off 동안의 밸런싱 량에 기초하여 각 셀(100)의 SOC 변화량을 보정하고, 보정된 SOC 변화량을 위 수학식 2의 ΔSOC 로 사용할 수도 있다. 이 경우, T_off 동안의 밸런싱 량(Q_B)은 아래의 수학식 4와 같이 나타낼 수 있다.

[수학식 4]

Q_B = I_B × T_B

위 수학식 4에서, I_B는 셀 밸런싱 회로에 의한 각 셀(100)의 방전 전류값[A]이고, T_B는 T_off 동안 각 셀(100)에 대해 셀 밸런싱이 실행된 총 시간([s]) 즉, T_off 동안 각 셀(100) 별로 셀 밸런싱 시간을 누적한 값을 나타낸다. 각 셀(100)의 셀 밸런싱 회로에는 저항값이 이미 알려진 밸런싱 저항(R_B)이 사용된다. 또한, 각 셀(100)의 셀 전압은 측정부(21)를 통해 측정이 가능하다. 따라서, 제어부(23)는 각 셀(100)에 대응하는 밸런싱 저항(R_B)의 저항값 및 각 셀(100)의 셀 전압으로부터 셀 밸런싱 전류(I_B)를 획득할 수 있다.

위 수학식 4를 통해 각 셀(100)의 T_off 동안의 밸런싱 량(Q_B)이 결정되면, 제어부(23)는 이를 이용하여 각 셀(100)의 T_off 동안의 SOC 변화량을 보정할 수 있다. 배터리 모듈(10)을 구성하는 i번째 셀의 T_off 동안의 SOC 변화량을 ΔSOC(i)라 할 때, i번째 셀의 T_off 동안의 밸런싱 량(Q_B(i))에 의해 보정된 SOC 변화량(ΔSOC_B(i))은 다음의 수학식 5로 나타낼 수 있다.

[수학식 5]

ΔSOC_B(i) = ΔSOC(i) - (Q_B(i)/FCC/3600)

위 수학식 5에서, FCC는 풀 충전 용량(full charge capacity)([Ah])을 나타내며, 3600은 풀 충전 용량인 FCC[Ah]와 밸런싱 량인 Q_B[As] 간의 단위를 맞추기 위한 것이다.

제어부(23)는 전술한 방식으로 각 셀(100)의 내부 단락 저항(R_S)이 결정되면 이를 적어도 하나의 임계값과 비교한다. 그리고, 내부 단락 저항(R_S)이 임계값 이하인 셀(100)이 존재하면, 제어부(23)는 해당 셀(100)에 대해 내부 단락이 진행된 것으로 판단하고, 내부 단락 저항(R_S)의 저하를 경고하는 경고(alert) 신호를 상위 시스템(미도시)으로 출력하거나, 배터리 시스템(1)을 셧다운 시킬 수 있다.

도 7은 내부 단락 저항(R_S)의 시간에 따른 추이의 일 예를 도시한다.

도 7을 참조하면, 제어부(23)는 내부 단락 저항(R_S)에 따라 제어부(23)의 동작을 결정하기 위한 임계값을 복수 개 설정할 수 있다. 도 7에서, 임계값들(R_th1, R_th2)은 경고 단계에 대응하는 임계값들로, 내부 단락 저항(R_S)의 저하 상태를 경고하기 위해 사용될 수 있다. 제어부(23)는 내부 단락 저항(R_S)이 임계값(R_th1) 또는 임계값(R_th2) 이하이면, 내부 단락 저항(R_S)의 저하를 경고하는 경고 신호를 상위 시스템(미도시)으로 출력할 수 있다. 또한, 임계값(R_th3)은 고장(fail) 단계에 대응하는 임계값으로서, 배터리 시스템(1)을 셧다운 시키기 위해 사용될 수 있다. 제어부(23)는 내부 단락 저항(R_S)이 임계값(R_th3) 이하이면, 발연 및 발화 가능성이 높은 상태이므로 배터리 시스템(1)을 셧다운 시켜 배터리 모듈(10)의 사용을 바로 중지시킬 수 있다. 한편, 도 7에서는 경고 단계에 대응하여 두 개의 임계값(R_th1, R_th2)이 설정되는 경우를 예로 들어 도시하였으나, 경고 단계에 대응하는 임계값의 개수는 그보다 더 적거나 더 많게 설정될 수도 있다.

제어부(23)는 또한 전술한 방식으로 산출되는 각 셀(100)의 내부 단락 저항(R_S)을 지속적으로 모니터링하고, 각 셀(100)의 내부 단락 저항(R_S)의 변동에 기초해 각 셀(100)의 잔존 사용 시간을 추정할 수도 있다. 여기서, 잔존 사용 시간은 내부 단락이 발생한 셀이 발연, 발화 등을 일으키는 열폭주 상태에 도달하기까지의 예상 시간을 나타낸다.

도 8은 내부 단락 저항(R_S)의 변동으로부터 셀(100)의 잔존 사용 시간을 추정하는 방법을 설명하기 위한 도면이다.

도 8을 참조하면, 내부 단락 저항(R_S)의 시간에 따른 변화는 선형으로 근사화될 수 있다. 이와 같이, 내부 단락 저항(R_S)의 변동이 선형으로 근사화되는 경우, 제어부(23)는 서로 다른 시간 구간에서 산출된 내부 단락 저항(R_S)에 기초하여 아래의 수학식 6과 같이 잔존 사용 시간(T_lim)을 추정할 수 있다.

[수학식 6]

T_lim = (R_S(t) - R_{S_lim}) / (R_S(t-1) - R_S(t)) ×(TW)

위 수학식 6에서, R_S(t)는 현재 산출된 내부 단락 저항을 나타내고, R_S(t-1)은 이전에 산출된 내부 단락 저항을 나타내며, R_{S_lim}는 각 셀(100)이 열폭주 상태에 진입하는 내부 단락 저항 한계치에 대응하는 임계값을 나타낸다. 또한, TW는 내부 단락 저항들(R_S(t), R_S(t-1))이 산출된 시점들 간의 시간 간격을 나타낸다. R_{S_lim}는 미리 실험을 통해 모델링된 값으로, 전술한 도 7에서 고장 단계에 대응하는 임계값(R_th3)일 수 있다.

제어부(23)는 서로 다른 시간 구간에서 획득된 내부 단락 저항들을 기 설정된 내부 단락 저항 모델에 적용함으로써, 잔존 사용 시간(T_lim)을 추정할 수도 있다. 여기서, 내부 단락 저항 모델은 내부 단락이 발생한 셀(100)의 시간에 따른 내부 단락 저항의 변동을 모델링한 것으로서, 이러한 내부 단락 저항 모델은 실험 등을 통해 사전에 생선된 후 메모리(24)에 저장될 수 있다. 따라서, 제어부(23)는 잔존 사용 시간(T_lim)을 추정하기 위해 복잡한 연산들을 수행할 필요 없이, 메모리(24)에 저장된 내부 단락 저항 모델에 서로 다른 시간 구간에서 획득한 내부 단락 저항들을 대입하는 것만으로 잔존 사용 시간(T_lim)을 획득할 수 있다.

제어부(23)는 전술한 바와 같이 내부 단락이 발생한 것으로 판정된 셀에 대해 잔존 사용 시간(T_lim)이 추정되면, 이를 상위 시스템 또는 사용자 단말로 전송하여 위험 상황 발생에 대해 경고할 수 있다. 또한, 제어부(23)는 잔존 사용 시간(T_lim)에 기초해 배터리 모듈(10)이 열폭주 상태에 도달하기 전에 배터리 시스템(1)을 셧다운 시킴으로써 위험 상황으로부터 배터리 시스템(1)을 보호할 수도 있다.

이러한 제어부(23)는 배터리 관리 시스템(battery management system, BMS)의 일부일 수 있으며, 이러한 BMS는 하나 이상의 중앙 처리 유닛(central processing unit, CPU)이나 기타 칩셋, 마이크로프로세서 등으로 구현되는 프로세서일 수 있다.

도 9는 본 발명의 일 실시 예에 따른 내부 단락 진단 방법을 개략적으로 도시한다. 도 9의 내부 단락 진단 방법은 위에서 도 1 내지 도 8을 참조하여 설명한 배터리 시스템(1)의 내부 단락 진단 장치(20)에 의해 수행될 수 있다.

도 9를 참조하면, 내부 단락 진단 장치(20)의 제어부(23)는 측정부(21)를 통해 배터리 모듈(10)에 대해 측정된 상태값들에 기초하여, 각 셀(100)에 대해 적어도 하나의 휴지(rest) 구간 동안의 SOC 변화량(ΔSOC)을 획득하고(S10), 이렇게 획득한 각 셀(100)의 SOC 변화량(ΔSOC)에 기초해 각 셀(100)의 내부 단락 전류(I_short)를 획득한다(S11). 또한, 제어부(23)는 각 셀(100)에 대해 측정된 셀 전압(V_cell)과 상기 S11 단계를 통해 획득한 각 셀(100)의 내부 단락 전류(I_short)에 기초하여 내부 단락 저항(R_S)을 획득한다(S12).

상기 S10 단계 내지 S12 단계에서, 제어부(23)는 매 휴지 구간마다 각 셀(100)에 대해 대응하는 휴지 구간 동안의 SOC 변화량(ΔSOC)을 획득하고, 이에 대응하여 각 셀(100)의 내부 단락 전류(I_short) 및 내부 단락 저항(R_S)을 산출할 수 있다.

또한, 상기 S10 단계 내지 S12 단계에서, 제어부(23)는 각 셀(100)에 대해 복수의 휴지 구간 동안의 SOC 변화량을 누적 합산하고, 이에 기초해 각 셀(100)의 내부 단락 전류(I_short) 및 내부 단락 저항(R_S)을 산출할 수도 있다.

제어부(23)는 상기 S12 단계를 통해 배터리 모듈(10)을 구성하는 각 셀(100)의 내부 단락 저항(R_S)이 획득되면, 이렇게 획득된 내부 단락 저항(R_S)이 고장 단계의 임계값(도 7의 임계값(R_th3) 참조) 이하인 셀이 검출되는지 확인한다(S13). 그리고, 내부 단락 저항(R_S)이 고장 단계의 임계값 이하인 셀이 검출되면, 제어부(23)는 배터리 시스템(1)을 셧다운하여 배터리 모듈(10)의 사용을 중지시킨다(S14).

반면에, 상기 S13 단계에서 고장 단계의 임계값 이하인 셀이 검출되지 않으면, 제어부(23)는 경고 단계에 대응하는 적어도 하나의 임계값(도 7의 임계값들(R_th1, R_th2) 참조) 이하인 셀이 검출되는지 확인한다(S15). 그리고, 내부 단락 저항(R_S)이 경고 단계의 임계값 이하인 셀이 검출되면, 제어부(23)는 해당 셀에 대해 내부 단락 발생에 의한 내부 단락 저항(R_S)의 저하를 경고하기 위한 경고 신호를 상위 시스템(미도시)으로 출력한다(S16).

또한, 제어부(23)는 내부 단락 저항(R_S)이 경고 단계의 임계값 이하인 셀에 대해서는, 내부 단락 저항(R_S)의 변화에 기초하여, 즉, 이전에 획득된 내부 단락 저항과 현재 획득된 내부 단락 저항의 차이에 기초해, 대응하는 셀의 잔존 사용 시간을 추정한다(S17).

상기 S17 단계에서, 제어부(23)는 내부 단락 저항(R_S)의 변동이 선형으로 근사화되는 셀에 대해서는, 서로 다른 시간 구간에서 산출된 내부 단락 저항들(이전에 산출된 내부 단락 저항(R_S(t-1))과 현재 산출된 내부 단락 저항(R_S(t))), 내부 단락 저항의 한계치를 가리키는 임계값(R_{S_lim}), 및 내부 단락 저항들(R_S(t-1), R_S(t)))이 획득된 시점들 간의 시간 간격(TW)을 이용한 선형 방정식을 사용하여 잔존 사용 시간(T_lim)을 추정할 수 있다.

또한, 상기 S17 단계에서, 제어부(23)는 메모리(24)에 저장된 내부 단락 저항 모델에 내부 단락이 발생한 셀에 대해 서로 다른 시간 구간에서 획득한 내부 단락 저항들을 대입함으로써 대응하는 셀의 잔존 사용 시간(T_lim)을 획득할 수도 있다.

제어부(23)는 전술한 바와 같이 내부 단락 발생으로 내부 단락 저항이 저하된 셀에 대해 잔존 사용 시간(T_lim)이 추정되면, 이를 상위 시스템 또는 사용자 단말로 전송하여 위험 상황 발생에 대해 경고하거나, 잔존 사용 시간(T_lim)에 기초해 배터리 모듈(10)이 열폭주 상태에 도달하기 전에 배터리 시스템(1)을 셧다운 시킬 수도 있다.

제어부(23)는 배터리 시스템(1)이 동작하는 동안 소정의 시간 간격을 두고 상기 S10 단계 내지 S13 단계, 그리고 S15 단계 내지 S17 단계를 반복해서 수행할 수 있다. 이에 따라, 제어부(23)는 각 셀의 내부 단락 저항의 변화를 지속적으로 모니터링하여 각 셀(100)의 내부 단락 진행 상태를 감시할 수 있다.

한편, 도 9에서는 제어부(23)가 내부 단락 저항(R_S)이 경고 단계에 대응하는 적어도 하나의 임계값(도 7의 임계값들(R_th1, R_th2) 참조) 이하인 셀에 대해서만 잔존 사용 시간을 추정하는 경우를 예로 들어 도시하였으나, 본 발명의 실시 예가 이로 인해 한정되는 것은 아니다. 다른 실시 예에서는, 내부 단락 저항(R_S)의 상태와 상관 없이 임의의 셀에 대해 잔존 사용 시간을 추정할 수도 있다.

전술한 실시 예에 따르면, 내부 단락 진단 장치(20)는 각 셀(100)의 내부 단락 저항을 추정함으로써, 각 셀(100)의 내부 단락 진행 상태를 파악할 수 있다. 또한, 내부 단락 진단 장치(20)는 내부 단락이 발생한 셀의 내부 단락 저항의 변화로부터 대응하는 셀이 열폭주에 이르기까지의 잔존 사용 시간을 추정함으로써, 배터리 시스템(1)의 위험도를 파악하고 발연, 발화 등의 위험 상황으로부터 배터리 시스템(1)을 보호할 수 있다.

여기에 설명된 본 발명의 실시 예들에 따른 전자 또는 전기 장치 및/또는 임의의 다른 관련 장치 또는 구성 요소는 임의의 적합한 하드웨어, 펌웨어(예를 들어, 주문형 집적회로(application-specific integrated circuit)), 소프트웨어, 또는 소프트웨어, 펌웨어 및 하드웨어의 조합을 이용하여 구현될 수 있다. 예를 들어, 이들 장치의 다양한 구성 요소는 하나의 집적 회로(IC) 칩 상에 또는 개별 IC 칩 상에 형성될 수 있다. 또한, 이들 장치의 다양한 구성 요소들은 가요성 인쇄 회로 필름(flexible printed circuit film), 테이프 캐리어 패키지(TCP: tape carrier package), 인쇄 회로 기판(PCB: printed circuit board) 또는 하나의 기판 상에 구현될 수 있다. 본 명세서에 기재된 전기적 연결 또는 상호 연결은, 예를 들어, PCB 또는 다른 종류의 회로 캐리어 상의 배선 또는 전도성 소자들에 의해 구현될 수 있다. 전도성 소자는 예를 들어 표면 금속화(surface metallizations)와 같은 금속화, 및/또는 핀(pin)들을 포함할 수 있으며, 전도성 중합체(conductive polymers) 또는 세라믹(ceramics)을 포함할 수 있다. 또한 전기 에너지는 예를 들어, 전자기 방사 또는 빛을 이용한 무선 접속을 통해 전송될 수 있다.

또한, 이들 장치의 다양한 구성 요소는 여기에 설명된 다양한 기능을 수행하기 위해 하나 이상의 프로세서 상에서 실행되고, 하나 이상의 컴퓨팅 장치 내에서 실행되며, 컴퓨터 프로그램 명령을 실행하고 다른 시스템 구성 요소와 상호 작용하는 프로세스 또는 스레드일 수 있다. 컴퓨터 프로그램 명령은 예를 들어 랜덤 액세스 메모리(RAM: random access memory)와 같은, 표준 메모리 장치를 사용하는 컴퓨팅 장치에서 구현될 수 있는 메모리에 저장된다. 컴퓨터 프로그램 명령은 또한 예를 들어 CD-ROM, 플래시 드라이브 등과 같은 다른 비일시적(non-transitory) 컴퓨터 판독 가능 매체에 저장될 수 있다.

또한, 당업자는 다양한 컴퓨팅 장치의 기능이 단일 컴퓨팅 장치에 결합되거나 또는 통합될 수 있거나, 또는 특정 컴퓨팅 장치의 기능이 본 발명의 예시적인 실시 예들의 범위를 벗어나지 않으면서 하나 이상의 다른 컴퓨팅 장치에 걸쳐 분산될 수 있음을 인식해야 한다.

Claims (20)

1. 서로 직렬 연결되는 복수의 셀을 포함하는 배터리 모듈에 대해 SOC(state of charge)와 관련된 상태값들을 측정하는 측정부, 그리고
   상기 상태값들에 기초하여 상기 배터리 모듈에 포함된 각 셀에 대해 휴지(rest) 상태에서의 SOC 변화량을 획득하고, 상기 SOC 변화량에 기초하여 상기 각 셀의 내부 단락 전류 및 내부 단락 저항을 획득하며, 상기 내부 단락 저항이 적어도 하나의 제1 임계값 이하인 셀이 검출되면 경고 신호를 출력하는 제어부를 포함하며,
   상기 제어부는, 상기 휴지 상태에서 셀 밸런싱이 진행된 경우 상기 휴지 상태에서의 상기 각 셀의 밸런싱 량에 기초해 상기 SOC 변화량을 보정하고, 보정된 상기 SOC 변화량을 이용해 상기 내부 단락 전류 및 상기 내부 단락 저항을 획득하며,
   상기 밸런싱 량은 셀 밸런싱에 의해 상기 각 셀이 소모한 전하량을 누적한 값에 대응하는, 내부 단락 진단 장치.
2. 제1항에 있어서,
   상기 SOC 변화량은, 하나의 휴지 구간 동안의 SOC 변화량인, 내부 단락 진단 장치.
3. 제1항에 있어서,
   상기 SOC 변화량은, 복수의 휴지 구간 동안의 SOC 변화량을 누적 합산한 값인, 내부 단락 진단 장치.
4. 삭제
5. 제1항에 있어서,
   상기 제어부는, 상기 각 셀에 대해 서로 다른 복수의 시간 구간에서 상기 내부 단락 저항을 획득하고, 상기 내부 단락 저항의 변화에 기초해 상기 복수의 셀 중 적어도 하나의 셀에 대해 열 폭주가 발생하기까지의 잔존 사용 시간을 획득하는, 내부 단락 진단 장치.
6. 제5항에 있어서,
   상기 제어부는, 상기 복수의 시간 구간에서 획득한 상기 내부 단락 저항들, 열 폭주 상태에 대응하는 내부 단락 저항 한계치, 및 상기 내부 단락 저항들을 획득한 시점들 간의 시간 간격을 이용한 선형 방정식을 사용하여 상기 잔존 사용 시간을 획득하는, 내부 단락 진단 장치.
7. 제5항에 있어서,
   상기 제어부는, 기 설정된 내부 단락 저항 모델에 상기 복수의 시간 구간에서 획득한 상기 내부 단락 저항들을 적용하여 상기 잔존 사용 시간을 획득하는, 내부 단락 진단 장치.
8. 제5항에 있어서,
   상기 제어부는, 상기 복수의 셀 중 상기 내부 단락 저항이 상기 적어도 하나의 제1 임계값 이하인 셀에 대해 상기 잔존 사용 시간을 획득하는, 내부 단락 진단 장치.
9. 제1항에 있어서,
   상기 제어부는, 상기 내부 단락 저항이 제2 임계값 이하인 셀이 검출되면, 상기 배터리 모듈의 사용을 중지시키며,
   상기 제2 임계값은 상기 적어도 하나의 제1 임계값 보다 낮은, 내부 단락 진단 장치.
10. 삭제
11. 서로 직렬 연결되는 복수의 셀을 포함하는 배터리 모듈, 그리고
    제1항 내지 제3항 및 제5항 내지 제9항 중 어느 한 항의 내부 단락 진단 장치를 포함하는 배터리 관리시스템을 포함하는 배터리 시스템.
12. 서로 직렬 연결되는 복수의 셀로 구성된 배터리 모듈을 포함하는 배터리 시스템의 내부 단락 진단 방법으로서,
    상기 배터리 모듈에 대해 SOC와 관련된 상태값들을 획득하는 단계,
    상기 상태값들에 기초하여 상기 배터리 모듈에 포함된 각 셀에 대해 휴지(rest) 상태에서의 SOC 변화량을 획득하는 단계,
    상기 SOC 변화량에 기초하여 상기 각 셀의 내부 단락 전류 및 제1 내부 단락 저항을 획득하는 단계, 그리고
    상기 제1 내부 단락 저항이 적어도 하나의 제1 임계값 이하인 셀이 검출되면, 경고 신호를 출력하는 단계를 포함하며,
    상기 휴지 상태에서 셀 밸런싱이 진행된 경우, 상기 휴지 상태에서의 상기 각 셀의 밸런싱 량에 기초해 상기 SOC 변화량을 보정하는 단계를 더 포함하고,
    상기 내부 단락 전류 및 상기 제1 내부 단락 저항을 획득하는 단계는, 상기 휴지 상태에서 셀 밸런싱이 진행된 경우, 상기 밸런싱 량에 기초해 보정된 상기 SOC 변화량을 이용해 상기 내부 단락 전류 및 상기 제1 내부 단락 저항을 획득하는 단계를 포함하며,
    상기 밸런싱 량은 셀 밸런싱에 의해 상기 각 셀이 소모한 전하량을 누적한 값에 대응하는, 내부 단락 진단 방법.
13. 제12항에 있어서,
    상기 SOC 변화량은, 하나의 휴지 구간 동안의 SOC 변화량인, 내부 단락 진단 방법.
14. 제12항에 있어서,
    상기 SOC 변화량은, 복수의 휴지 구간 동안의 SOC 변화량을 누적 합산한 값인, 내부 단락 진단 방법.
15. 삭제
16. 제12항에 있어서,
    상기 복수의 셀 중 적어도 하나의 셀에 대해, 상기 제1 내부 단락 저항과 이전에 획득된 제2 내부 단락 저항을 비교하여, 상기 각 셀의 열 폭주가 발생하기까지의 잔존 사용 시간을 획득하는 단계를 더 포함하는 내부 단락 진단 방법.
17. 제16항에 있어서,
    상기 잔존 사용 시간을 획득하는 단계는,
    상기 제1 및 제2 내부 단락 저항, 열 폭주 상태에 대응하는 내부 단락 저항 한계치, 및 상기 제1 및 제2 내부 단락 저항을 획득한 시점들 간의 시간 간격을 이용한 선형 방정식을 사용하여 상기 잔존 사용 시간을 획득하는 단계를 포함하는, 내부 단락 진단 방법.
18. 제16항에 있어서,
    상기 잔존 사용 시간을 획득하는 단계는,
    기 설정된 내부 단락 저항 모델에 상기 제1 및 제2 내부 단락 저항을 적용하여 상기 잔존 사용 시간을 획득하는 단계를 포함하는, 내부 단락 진단 방법.
19. 제16항에 있어서,
    상기 잔존 사용 시간을 획득하는 단계는,
    상기 복수의 셀 중 상기 제1 내부 단락 저항이 상기 적어도 하나의 제1 임계값 이하인 셀에 대해 상기 잔존 사용 시간을 획득하는 단계를 포함하는, 내부 단락 진단 방법.
20. 제12항에 있어서,
    상기 제1 내부 단락 저항이 제2 임계값 이하인 셀이 검출되면, 상기 배터리 모듈의 사용을 중지시키는 단계를 더 포함하고,
    상기 제2 임계값은 상기 적어도 하나의 제1 임계값 보다 낮은, 내부 단락 진단 방법.

Images