KR102513096B1

KR102513096B1 - Sub-pixel, data driving circuit and display device

Info

Publication number: KR102513096B1
Application number: KR1020170145621A
Authority: KR
Inventors: 이영준; 박용찬; 김성철
Original assignee: 엘지디스플레이 주식회사
Priority date: 2017-11-02
Filing date: 2017-11-02
Publication date: 2023-03-23
Also published as: KR20190050259A

Abstract

본 발명의 실시예들은 일반 모드와 저전력 모드로 구동하는 데이터 구동 회로, 표시장치에 관한 것으로서, 저전력 모드에서 각각의 서브픽셀로 인가되는 구동 전압과 기저 전압의 차이를 감소시켜줌으로써, 구동 트랜지스터의 동작점을 전압 변화에 따른 전류 변화가 작은 영역으로 이동시켜 저전력 모드에서 전압 변동에 의한 휘도 변화를 감소시킬 수 있도록 한다. 또한, 저전력 모드에서 기저 전압을 낮춰주거나 구동 전압을 높여줌으로써 구동 트랜지스터의 동작점 조정으로 인한 휘도 저하를 방지하여, 저전력 모드에서 일정한 휘도를 유지하며 플리커를 개선할 수 있도록 한다.Embodiments of the present invention relate to a data driving circuit and a display device that are driven in a normal mode and a low power mode, and operate a driving transistor by reducing a difference between a driving voltage applied to each subpixel and a base voltage in the low power mode. The dot is moved to a region in which a current change according to a voltage change is small, so that a luminance change due to a voltage change can be reduced in a low power mode. In addition, by lowering the base voltage or increasing the driving voltage in the low power mode, luminance deterioration due to adjustment of the operating point of the driving transistor is prevented, so that flicker can be improved while maintaining constant luminance in the low power mode.

Description

Sub-pixel, data driving circuit and display device {SUB-PIXEL, DATA DRIVING CIRCUIT AND DISPLAY DEVICE}

본 발명의 실시예들은 서브픽셀, 데이터 구동 회로 및 표시장치에 관한 것이다.Embodiments of the present invention relate to a subpixel, a data driving circuit, and a display device.

정보화 사회가 발전함에 따라 화상을 표시하는 표시장치에 대한 다양한 요구가 증가하고 있으며, 액정표시장치(Liquid Crystal Display Device), 플라즈마표시장치(Plasma Display Device), 유기발광표시장치(Organic Light Emitting Display Device) 등과 같은 다양한 유형의 표시장치가 활용되고 있다.As the information society develops, various demands for display devices that display images are increasing, and liquid crystal display devices, plasma display devices, organic light emitting display devices ), etc., various types of display devices are being utilized.

이러한 표시장치는, 이미지를 나타내는 다수의 서브픽셀이 배치된 표시패널을 포함하고, 구동 타이밍에 맞춰 각각의 서브픽셀에 데이터 전압을 공급하여 계조, 색상 등을 표현한다.Such a display device includes a display panel on which a plurality of subpixels representing images are arranged, and a data voltage is supplied to each subpixel according to a driving timing to express gray levels and colors.

한편, 이러한 표시장치는, 소비 전력을 저감시키기 위하여 동작 상태 또는 표시패널을 통해 표시하는 이미지 등에 따라 일반 모드와 저전력 모드로 구동할 수 있다.Meanwhile, such a display device may be driven in a normal mode and a low power mode according to an operating state or an image displayed through a display panel in order to reduce power consumption.

일 예로, 표시장치는 표시패널의 전체 영역을 통해 이미지를 표시하는 동안 일반 모드로 구동하고, 표시패널의 일부 영역을 통해 이미지를 표시하는 동안 저전력 모드로 구동할 수 있다.For example, the display device may be driven in a normal mode while displaying an image through the entire area of the display panel and driven in a low power mode while displaying an image through a partial area of the display panel.

그리고, 표시장치는 일반 모드로 구동하는 기간에서 고속으로 구동하고(예: 60Hz), 저전력 모드로 구동하는 기간에서 저속으로 구동하여(예: 30Hz) 저전력 모드에서 소비 전력을 저감시킬 수 있다.In addition, the display device may be driven at a high speed (eg, 60 Hz) during a normal mode driving period and at a low speed (eg, 30 Hz) during a low power mode driving period to reduce power consumption in the low power mode.

이때, 저전력 모드에서 일반 모드보다 낮은 구동 속도로 구동함에 따라, 저전력 모드로 구동하는 기간에서 각각의 서브픽셀에 인가된 전압의 변동이 발생할 수 있다.In this case, as the low power mode is driven at a driving speed lower than that of the normal mode, a voltage applied to each subpixel may vary during a period of driving in the low power mode.

이러한 전압의 변동으로 인하여, 각각의 서브픽셀이 나타내는 휘도의 변화가 발생할 수 있으며, 휘도의 변화로 인한 휘도 차이가 플리커(Flicker)로 시인될 수 있는 문제점이 존재한다.Due to the change in voltage, a change in luminance of each subpixel may occur, and a difference in luminance due to the change in luminance may be perceived as flicker.

본 발명의 실시예들의 목적은, 일반 모드와 저전력 모드로 구동하는 표시장치가 저전력 모드로 구동하는 기간에서 서브픽셀에 인가된 전압의 변동으로 인한 휘도 편차를 감소시켜 플리커 현상을 개선한 데이터 구동 회로와 표시장치를 제공하는 데 있다.An object of the embodiments of the present invention is to provide a data driving circuit that improves a flicker phenomenon by reducing a luminance deviation due to a change in voltage applied to a subpixel during a period in which a display device driven in a normal mode and a low power mode is driven in a low power mode. and to provide a display device.

또한, 본 발명의 실시예들의 목적은, 저전력 모드에서 플리커 현상을 개선하며, 저전력 모드에서 휘도가 저하되는 것을 방지할 수 있는 데이터 구동 회로와 표시장치를 제공하는 데 있다.In addition, an object of embodiments of the present invention is to provide a data driving circuit and a display device capable of improving flicker in a low power mode and preventing a decrease in luminance in a low power mode.

일 측면에서, 본 발명의 실시예들은, 구동 트랜지스터와 유기발광다이오드가 배치된 다수의 서브픽셀을 포함하는 표시패널과, 다수의 서브픽셀로 구동 전압, 기저 전압 및 데이터 전압을 출력하는 데이터 구동 회로를 포함하는 표시장치를 제공한다.In one aspect, embodiments of the present invention include a display panel including a plurality of subpixels on which a driving transistor and an organic light emitting diode are disposed, and a data driving circuit that outputs a driving voltage, a base voltage, and a data voltage to the plurality of subpixels. It provides a display device comprising a.

이러한 표시장치에서 데이터 구동 회로는, 제1 구동 기간에서 제1 구동 주파수에 맞춰 데이터 전압을 출력하고 제2 구동 기간에서 제1 구동 주파수보다 낮은 제2 구동 주파수에 맞춰 데이터 전압을 출력하며, 제2 구동 기간에서 출력하는 구동 전압과 기저 전압의 차이는 제1 구동 기간에서 출력하는 구동 전압과 기저 전압의 차이보다 작고, 제2 구동 기간에서 출력하는 기저 전압이 제1 구동 기간에서 출력하는 기저 전압보다 낮거나, 제2 구동 기간에서 출력하는 구동 전압이 제1 구동 기간에서 출력하는 구동 전압보다 높을 수 있다.In such a display device, the data driving circuit outputs a data voltage in accordance with a first driving frequency in a first driving period and outputs a data voltage in accordance with a second driving frequency lower than the first driving frequency in a second driving period. The difference between the driving voltage output in the driving period and the base voltage is smaller than the difference between the driving voltage output in the first driving period and the base voltage, and the base voltage output in the second driving period is greater than the base voltage output in the first driving period. The driving voltage output in the second driving period may be lower than the driving voltage output in the first driving period.

또한, 데이터 구동 회로는, 제1 구동 기간에서 특정 계조에 대응하여 제1 데이터 전압을 출력하고, 제2 구동 기간에서 동일한 특정 계조에 대응하여 제2 데이터 전압을 출력할 수 있으며, 제2 데이터 전압은 제1 데이터 전압보다 높은 전압일 수 있다.Also, the data driving circuit may output a first data voltage corresponding to a specific grayscale in the first driving period, output a second data voltage corresponding to the same specific grayscale in a second driving period, and output the second data voltage may be a voltage higher than the first data voltage.

다른 측면에서, 본 발명의 실시예들은, 구동 트랜지스터와 유기발광다이오드가 배치된 다수의 서브픽셀과, 다수의 서브픽셀로 구동 전압, 기저 전압 및 데이터 전압을 출력하는 데이터 구동 회로를 포함하고, 데이터 구동 회로는, 제1 구동 기간에서 제1 구동 주파수에 맞춰 데이터 전압을 출력하고 제2 구동 기간에서 제1 구동 주파수보다 낮은 제2 구동 주파수에 맞춰 데이터 전압을 출력하며, 제2 구동 기간에서 출력하는 구동 전압과 기저 전압의 차이는 제1 구동 기간에서 출력하는 구동 전압과 기저 전압의 차이보다 작고, 제2 구동 기간에서 출력하는 기저 전압이 제1 구동 기간에서 출력하는 기저 전압보다 낮거나, 제2 구동 기간에서 출력하는 구동 전압이 제1 구동 기간에서 출력하는 구동 전압보다 높은 표시패널을 제공한다.In another aspect, embodiments of the present invention include a plurality of subpixels in which a driving transistor and an organic light emitting diode are disposed, and a data driving circuit that outputs a driving voltage, a base voltage, and a data voltage to the plurality of subpixels, and data The driving circuit outputs a data voltage according to a first driving frequency in a first driving period, outputs a data voltage according to a second driving frequency lower than the first driving frequency in a second driving period, and outputs the data voltage in a second driving period. The difference between the driving voltage and the base voltage is smaller than the difference between the driving voltage output in the first driving period and the base voltage, the base voltage output in the second driving period is lower than the base voltage output in the first driving period, or A driving voltage output in the driving period is higher than a driving voltage output in the first driving period.

다른 측면에서, 본 발명의 실시예들은, 제1 구동 기간에서 제1 구동 주파수에 맞춰 데이터 전압을 출력하고 제2 구동 기간에서 제1 구동 주파수보다 낮은 제2 구동 주파수에 맞춰 데이터 전압을 출력하는 데이터 전압 출력부와, 제1 구동 기간에서 제1 구동 전압을 출력하고 제2 구동 기간에서 제2 구동 전압을 출력하는 구동 전압 출력부와, 제1 구동 기간에서 제1 기저 전압을 출력하고 제2 구동 기간에서 제2 기저 전압을 출력하는 기저 전압 출력부를 포함하고, 제2 구동 전압과 제2 기저 전압의 차이는 제1 구동 전압과 제1 기저 전압의 차이보다 작고, 제2 기저 전압이 제1 기저 전압보다 낮거나, 제2 구동 전압이 제1 구동 전압보다 높은 데이터 구동 회로를 제공한다.On the other hand, in embodiments of the present invention, data voltages are output in accordance with a first driving frequency in a first driving period and data voltages are output in accordance with a second driving frequency lower than the first driving frequency in a second driving period. A voltage output unit that outputs a first driving voltage in a first driving period and a driving voltage output unit that outputs a second driving voltage in a second driving period; and a base voltage output unit outputting a second ground voltage in a period, a difference between the second driving voltage and the second ground voltage is less than a difference between the first driving voltage and the first ground voltage, and the second ground voltage is greater than the first ground voltage. A data driving circuit having a voltage lower than or a second driving voltage higher than the first driving voltage is provided.

다른 측면에서, 본 발명의 실시예들은, 데이터 전압이 인가되는 데이터 라인과, 구동 전압이 인가되는 구동 전압 라인과, 제1 노드, 제2 노드 및 제3 노드를 가지며 제1 노드는 구동 전압 라인과 전기적으로 연결된 구동 트랜지스터와, 데이터 라인과 구동 트랜지스터의 제2 노드 사이에 전기적으로 연결된 스캔 트랜지스터와, 제1 전극과 제2 전극을 가지며 제1 전극은 구동 트랜지스터의 제3 노드와 전기적으로 연결되고 제2 전극은 기저 전압을 인가받는 유기발광다이오드를 포함하고, 제1 구동 기간에서 제1 구동 주파수에 맞춰 데이터 전압을 인가받고 제2 구동 기간에서 제1 구동 주파수보다 낮은 제2 구동 주파수에 맞춰 데이터 전압을 인가받으며, 제2 구동 기간에서 인가받는 구동 전압과 기저 전압의 차이는 제1 구동 기간에서 인가받는 구동 전압과 기저 전압의 차이보다 작고, 제2 구동 기간에서 인가받은 기저 전압이 제1 구동 기간에서 인가받은 기저 전압보다 낮거나, 제2 구동 기간에서 인가받은 구동 전압이 제1 구동 기간에서 인가받은 구동 전압보다 높은 서브픽셀을 제공한다.On the other hand, embodiments of the present invention have a data line to which a data voltage is applied, a driving voltage line to which a driving voltage is applied, a first node, a second node, and a third node, the first node being the driving voltage line A driving transistor electrically connected to the driving transistor, a scan transistor electrically connected between the data line and the second node of the driving transistor, and a first electrode and a second electrode, the first electrode being electrically connected to the third node of the driving transistor. The second electrode includes an organic light emitting diode to which a base voltage is applied, receives a data voltage in accordance with a first driving frequency in a first driving period, and receives a data voltage in accordance with a second driving frequency lower than the first driving frequency in a second driving period. voltage is applied, the difference between the driving voltage applied in the second driving period and the base voltage is smaller than the difference between the driving voltage applied in the first driving period and the base voltage, and the base voltage applied in the second driving period is A driving voltage lower than the base voltage applied in the first driving period or a driving voltage applied in the second driving period is higher than the driving voltage applied in the first driving period is provided.

본 발명의 실시예들에 의하면, 저전력 모드에서 서브픽셀로 출력되는 구동 전압과 기저 전압의 범위를 제어하여 서브픽셀 내 구동 트랜지스터의 동작 범위를 조정함으로써, 저전력 모드에서 휘도 편차로 인한 플리커 현상을 방지할 수 있도록 한다.According to the embodiments of the present invention, the operating range of the driving transistor in the sub-pixel is adjusted by controlling the range of the driving voltage and the base voltage output to the sub-pixel in the low-power mode, thereby preventing the flicker phenomenon due to the luminance deviation in the low-power mode. make it possible

또한, 본 발명의 실시예들에 의하면, 저전력 모드에서 서브픽셀을 구성하는 회로 소자의 유형에 따라 구동 전압 또는 기저 전압의 레벨을 조정함으로써, 저전력 모드에서 일정한 휘도를 유지하며 플리커 현상을 개선할 수 있도록 한다.In addition, according to embodiments of the present invention, a flicker phenomenon can be improved while maintaining a constant luminance in a low power mode by adjusting the level of a driving voltage or a base voltage according to the type of a circuit element constituting a subpixel in a low power mode. let it be

도 1은 본 발명의 실시예들에 따른 표시장치의 개략적인 구성을 나타낸 도면이다.
도 2는 본 발명의 실시예들에 따른 표시장치에서 서브픽셀의 회로 구조의 예시를 나타낸 도면이다.
도 3은 본 발명의 실시예들에 따른 표시장치가 일반 모드와 저전력 모드로 구동하는 방식의 예시를 나타낸 도면이다.
도 4는 본 발명의 실시예들에 따른 표시장치가 저전력 모드로 구동하는 기간에서 발생하는 휘도 변화의 예시를 나타낸 도면이다.
도 5는 본 발명의 실시예들에 따른 표시장치가 저전력 모드로 구동하는 기간에서 서브픽셀 내 구동 트랜지스터의 동작점 그래프를 나타낸 도면이다.
도 6은 본 발명의 실시예들에 따른 표시장치의 데이터 구동 회로가 일반 모드와 저전력 모드에서 출력하는 구동 전압과 기저 전압의 예시를 나타낸 도면이다.
도 7은 도 6에 도시된 출력 전압에 의한 구동 시 서브픽셀 내 구동 트랜지스터의 동작점 그래프를 나타낸 도면이다.
도 8은 도 6에 도시된 출력 전압에 의한 구동 시 저전력 모드에서 발생하는 휘도 변화의 예시를 나타낸 도면이다.
도 9는 본 발명의 실시예들에 따른 표시장치의 데이터 구동 회로가 일반 모드와 저전력 모드에서 출력하는 구동 전압과 기저 전압의 다른 예시를 나타낸 도면이다.
도 10은 본 발명의 실시예들에 따른 표시장치의 데이터 구동 회로가 일반 모드와 저전력 모드에서 출력하는 데이터 전압의 예시를 나타낸 도면이다.
도 11은 도 9와 도 10에 도시된 출력 전압에 의한 구동 시 서브픽셀 내 구동 트랜지스터의 동작점 그래프를 나타낸 도면이다.
도 12는 본 발명의 실시예들에 따른 데이터 구동 회로의 개략적인 구성을 나타낸 도면이다.
도 13은 본 발명의 실시예들에 따른 표시장치에서 nMOS 유형의 서브픽셀의 회로 구조의 예시를 나타낸 도면이다.
도 14는 도 13에 도시된 서브픽셀을 구동하는 데이터 구동 회로의 구성의 예시를 나타낸 도면이다.
도 15는 도 14에 도시된 데이터 구동 회로가 일반 모드와 저전력 모드에서 출력하는 전압의 예시를 나타낸 도면이다.
도 16은 도 15에 도시된 출력 전압에 의한 구동 시 서브픽셀 내 구동 트랜지스터의 동작점 그래프를 나타낸 도면이다.
도 17은 본 발명의 실시예들에 따른 표시장치에서 pMOS 유형의 서브픽셀의 회로 구조의 예시를 나타낸 도면이다.
도 18은 도 17에 도시된 서브픽셀을 구동하는 데이터 구동 회로의 구성의 예시를 나타낸 도면이다.
도 19는 도 18에 도시된 데이터 구동 회로가 일반 모드와 저전력 모드에서 출력하는 전압의 예시를 나타낸 도면이다.
도 20은 도 19에 도시된 출력 전압에 의한 구동 시 서브픽셀 내 구동 트랜지스터의 동작점 그래프를 나타낸 도면이다.
도 21은 본 발명의 실시예들에 따른 데이터 구동 회로의 구동 방법의 과정을 나타낸 도면이다.1 is a diagram showing a schematic configuration of a display device according to embodiments of the present invention.
2 is a diagram illustrating an example of a circuit structure of a subpixel in a display device according to embodiments of the present invention.
3 is a diagram illustrating an example of a method of driving a display device according to embodiments of the present invention in a normal mode and a low power mode.
4 is a diagram illustrating an example of a luminance change occurring during a period in which a display device according to embodiments of the present invention is driven in a low power mode.
5 is a diagram illustrating a graph of an operating point of a driving transistor in a subpixel during a period in which a display device according to embodiments of the present invention is driven in a low power mode.
6 is a diagram illustrating examples of driving voltages and base voltages output by a data driving circuit of a display device according to embodiments of the present invention in a normal mode and a low power mode.
FIG. 7 is a diagram illustrating a graph of an operating point of a driving transistor in a subpixel when driven by the output voltage shown in FIG. 6 .
FIG. 8 is a diagram illustrating an example of luminance change occurring in a low power mode when driven by the output voltage shown in FIG. 6 .
9 is a diagram illustrating another example of a driving voltage and a base voltage output by a data driving circuit of a display device according to embodiments of the present invention in a normal mode and a low power mode.
10 is a diagram illustrating examples of data voltages output by a data driving circuit of a display device according to embodiments of the present invention in a normal mode and a low power mode.
FIG. 11 is a diagram illustrating a graph of an operating point of a driving transistor in a subpixel when driven by the output voltage shown in FIGS. 9 and 10 .
12 is a diagram showing a schematic configuration of a data driving circuit according to embodiments of the present invention.
13 is a diagram showing an example of a circuit structure of an nMOS type subpixel in a display device according to embodiments of the present invention.
FIG. 14 is a diagram illustrating an example of a configuration of a data driving circuit for driving the subpixels shown in FIG. 13 .
15 is a diagram illustrating examples of voltages output by the data driving circuit shown in FIG. 14 in a normal mode and a low power mode.
FIG. 16 is a diagram illustrating a graph of an operating point of a driving transistor in a subpixel when driven by the output voltage shown in FIG. 15 .
17 is a diagram showing an example of a circuit structure of a pMOS type subpixel in a display device according to embodiments of the present invention.
FIG. 18 is a diagram illustrating an example of a configuration of a data driving circuit that drives the subpixels shown in FIG. 17 .
19 is a diagram illustrating examples of voltages output by the data driving circuit shown in FIG. 18 in a normal mode and a low power mode.
FIG. 20 is a diagram illustrating a graph of an operating point of a driving transistor in a subpixel when driven by the output voltage shown in FIG. 19 .
21 is a diagram illustrating a process of a method of driving a data driving circuit according to example embodiments.

이하, 본 발명의 일부 실시예들을 예시적인 도면을 참조하여 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 수 있다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Some embodiments of the present invention are described in detail below with reference to exemplary drawings. In adding reference numerals to components of each drawing, the same components may have the same numerals as much as possible even if they are displayed on different drawings. In addition, in describing the present invention, if it is determined that a detailed description of a related known configuration or function may obscure the gist of the present invention, the detailed description may be omitted.

또한, 본 발명의 구성요소를 설명하는 데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성요소를 다른 구성요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다. 어떤 구성요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성요소 사이에 다른 구성요소가 "개재"되거나, 각 구성요소가 다른 구성요소를 통해 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.In addition, in describing the components of the present invention, terms such as first, second, A, B, (a), and (b) may be used. These terms are only used to distinguish the component from other components, and the nature, sequence, order, or number of the corresponding component is not limited by the term. When an element is described as being “connected,” “coupled to,” or “connected” to another element, that element is or may be directly connected to that other element, but intervenes between each element. It will be understood that may be "interposed", or each component may be "connected", "coupled" or "connected" through other components.

도 1은 본 발명의 실시예들에 따른 표시장치(100)의 개략적인 구성을 나타낸 것이다.1 shows a schematic configuration of a display device 100 according to embodiments of the present invention.

도 1을 참조하면, 본 발명의 실시예들에 따른 표시장치(100)는, 다수의 게이트 라인(GL), 다수의 데이터 라인(DL) 및 다수의 서브픽셀(SP)이 배치된 표시패널(110)과, 다수의 게이트 라인(GL)을 구동하는 게이트 구동 회로(120)와, 다수의 데이터 라인(DL)을 구동하는 데이터 구동 회로(130)와, 게이트 구동 회로(120)와 데이터 구동 회로(130)를 제어하는 컨트롤러(140)를 포함할 수 있다.Referring to FIG. 1 , a display device 100 according to embodiments of the present invention includes a display panel on which a plurality of gate lines GL, a plurality of data lines DL, and a plurality of subpixels SP are disposed 110), a gate driving circuit 120 driving a plurality of gate lines GL, a data driving circuit 130 driving a plurality of data lines DL, a gate driving circuit 120, and a data driving circuit A controller 140 controlling the 130 may be included.

표시패널(110)은, 화상을 표시하는 다수의 서브픽셀(SP)이 배치된 액티브 영역(A/A)과, 액티브 영역(A/A)의 외부 영역에 위치하는 논-액티브 영역(N/A)을 포함한다.The display panel 110 includes an active area (A/A) in which a plurality of subpixels (SP) displaying images are disposed, and a non-active area (N/A) located outside the active area (A/A). A) includes

표시패널(110)의 액티브 영역(A/A)에 배치된 각각의 서브픽셀(SP)은 게이트 구동 회로(120)에 의해 제어되는 구동 타이밍에 맞춰 데이터 구동 회로(130)에 의해 공급되는 데이터 전압에 따라 계조, 색상을 표현하며 이미지를 표시한다.Each subpixel (SP) disposed in the active area (A/A) of the display panel 110 is supplied with a data voltage supplied by the data driving circuit 130 according to the driving timing controlled by the gate driving circuit 120. Depending on the gradation and color, the image is displayed.

각각의 서브픽셀(SP)은, 서브픽셀(SP)의 구동을 위한 하나 이상의 트랜지스터와 캐패시터 등과 같은 회로 소자를 포함할 수 있으며, 표시장치(100)의 유형에 따라 액정(LC), 유기발광다이오드(OLED) 등이 배치될 수 있다.Each sub-pixel SP may include circuit elements such as one or more transistors and capacitors for driving the sub-pixel SP, and depending on the type of the display device 100, a liquid crystal LC or an organic light emitting diode may be used. (OLED) and the like may be disposed.

게이트 구동 회로(120)는, 다수의 게이트 라인(GL)으로 스캔 신호를 출력하여 표시패널(110)에 배치된 서브픽셀(SP)의 구동 타이밍을 제어한다.The gate driving circuit 120 outputs scan signals to the plurality of gate lines GL to control the driving timing of the subpixels SP disposed on the display panel 110 .

게이트 구동 회로(120)는, 컨트롤러(140)의 제어에 따라 온(ON) 전압 또는 오프(OFF) 전압의 스캔 신호를 다수의 게이트 라인(GL)으로 순차적으로 공급하여 다수의 게이트 라인(GL)을 순차적으로 구동한다.The gate driving circuit 120 sequentially supplies scan signals of an ON voltage or an OFF voltage to the plurality of gate lines GL under the control of the controller 140 to generate the plurality of gate lines GL. run sequentially.

게이트 구동 회로(120)는, 구동 방식에 따라 표시패널(110)의 일 측에만 위치할 수도 있고, 양 측에 위치할 수도 있다.The gate driving circuit 120 may be located on only one side of the display panel 110 or on both sides depending on the driving method.

또한, 게이트 구동 회로(120)는, 하나 이상의 게이트 드라이버 집적 회로(Gate Driver Integrated Circuit)를 포함할 수 있다.In addition, the gate driving circuit 120 may include one or more gate driver integrated circuits.

각각의 게이트 드라이버 집적 회로는, 테이프 오토메티드 본딩(TAB, Tape Automated Bonding) 방식 또는 칩 온 글래스(COG, Chip On Glass) 방식으로 표시패널(110)의 본딩 패드에 연결되거나, GIP(Gate In Panel) 타입으로 구현되어 표시패널(110)에 직접 배치될 수도 있다.Each gate driver integrated circuit is connected to the bonding pad of the display panel 110 using a tape automated bonding (TAB) method or a chip on glass (COG) method, or a gate in panel (GIP) method. ) type and may be directly disposed on the display panel 110 .

또한, 표시패널(110)에 집적화되어 배치될 수도 있으며, 표시패널(110)과 연결된 필름 상에 실장되는 칩 온 필름(COF, Chip On Film) 방식으로 구현될 수도 있다.In addition, it may be integrated and disposed on the display panel 110 or may be implemented in a COF (Chip On Film) method mounted on a film connected to the display panel 110 .

데이터 구동 회로(130)는, 게이트 라인(GL)을 통해 스캔 신호가 인가되는 타이밍에 맞춰 데이터 라인(DL)으로 데이터 전압을 출력하여 각각의 서브픽셀(SP)이 영상 데이터에 따른 밝기를 표현하도록 한다.The data driving circuit 130 outputs a data voltage to the data line DL at the timing when the scan signal is applied through the gate line GL so that each subpixel SP expresses brightness according to the image data. do.

데이터 구동 회로(120)는, 특정 게이트 라인(GL)이 열리면 컨트롤러(140)로부터 수신한 영상 데이터를 아날로그 형태의 데이터 전압으로 변환하여 다수의 데이터 라인(DL)에 공급함으로써 다수의 데이터 라인(DL)을 구동한다.When a specific gate line GL is opened, the data driving circuit 120 converts the image data received from the controller 140 into analog data voltages and supplies them to the plurality of data lines DL, thereby providing a plurality of data lines DL. ) to drive

데이터 구동 회로(130)는, 적어도 하나의 소스 드라이버 집적 회로(Source Driver Integrated Circuit)를 포함하여 다수의 데이터 라인(DL)을 구동할 수 있다.The data driving circuit 130 may include at least one source driver integrated circuit to drive a plurality of data lines DL.

각각의 소스 드라이버 집적 회로는, 테이프 오토메티드 본딩(TAB) 방식 또는 칩 온 글래스(COG) 방식으로 표시패널(110)의 본딩 패드에 연결되거나, 표시패널(110)에 직접 배치될 수 있으며, 표시패널(110)에 집적화되어 배치될 수도 있다.Each source driver integrated circuit may be connected to a bonding pad of the display panel 110 by a tape automated bonding (TAB) method or a chip on glass (COG) method, or may be directly disposed on the display panel 110, and display It may be integrated and disposed on the panel 110 .

또한, 각각의 소스 드라이버 집적 회로는, 칩 온 필름(COF) 방식으로 구현될 수 있다. 이러한 경우, 각각의 소스 드라이버 집적 회로의 일 단은 적어도 하나의 소스 인쇄회로기판(Source Printed Circuit Board)에 본딩되고, 타 단은 표시패널(110)에 본딩된다.In addition, each source driver integrated circuit may be implemented in a chip on film (COF) method. In this case, one end of each source driver integrated circuit is bonded to at least one source printed circuit board, and the other end is bonded to the display panel 110 .

컨트롤러(140)는, 게이트 구동 회로(120)와 데이터 구동 회로(130)로 각종 제어 신호를 공급하며, 게이트 구동 회로(120)와 데이터 구동 회로(130)의 동작을 제어한다.The controller 140 supplies various control signals to the gate driving circuit 120 and the data driving circuit 130 and controls operations of the gate driving circuit 120 and the data driving circuit 130 .

이러한 컨트롤러(140)는, 각 프레임에서 구현하는 타이밍에 따라 스캔을 시작하고, 외부에서 수신하는 입력 영상 데이터(또는 외부 데이터)를 데이터 구동 회로(130)에서 사용하는 데이터 신호 형식에 맞게 변환하여 변환된 영상 데이터를 출력하며, 스캔에 맞춰 적당한 시간에 데이터 구동을 제어한다.The controller 140 starts scanning according to the timing implemented in each frame, and converts input image data (or external data) received from the outside to suit the data signal format used by the data driving circuit 130. It outputs the image data that has been processed, and controls data driving at an appropriate time according to the scan.

컨트롤러(140)는, 입력 영상 데이터와 함께 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 입력 데이터 인에이블 신호(DE, Data Enable), 클럭 신호(CLK) 등을 포함하는 각종 타이밍 신호들을 외부(예, 호스트 시스템)로부터 수신한다.The controller 140 generates various timing signals including a vertical sync signal (Vsync), a horizontal sync signal (Hsync), an input data enable signal (DE), and a clock signal (CLK) together with the input image data. Receive from outside (e.g. host system).

컨트롤러(140)는, 외부로부터 입력된 입력 영상 데이터를 데이터 구동 회로(130)에서 사용하는 데이터 신호 형식에 맞게 전환하여 전환된 영상을 출력하는 것 이외에, 게이트 구동 회로(120)와 데이터 구동 회로(130)를 제어하기 위하여 입력받은 타이밍 신호를 이용하여 각종 제어 신호를 생성하고 게이트 구동 회로(120) 및 데이터 구동 회로(130)로 출력할 수 있다.The controller 140 converts the input image data input from the outside to suit the data signal format used by the data driving circuit 130 and outputs the converted image, and the gate driving circuit 120 and the data driving circuit ( 130), various control signals may be generated using input timing signals and output to the gate driving circuit 120 and the data driving circuit 130.

일 예로, 컨트롤러(140)는, 게이트 구동 회로(120)를 제어하기 위하여, 게이트 스타트 펄스(GSP, Gate Start Pulse), 게이트 시프트 클럭(GSC, Gate Shift Clock), 게이트 출력 인에이블 신호(GOE, Gate Output Enable) 등을 포함하는 각종 게이트 제어 신호(GCS, Gate Control Signal)를 출력한다.For example, in order to control the gate driving circuit 120, the controller 140 includes a gate start pulse (GSP), a gate shift clock (GSC), and a gate output enable signal (GOE). It outputs various gate control signals (GCS, Gate Control Signal) including Gate Output Enable).

여기서, 게이트 스타트 펄스(GSP)는 게이트 구동 회로(120)를 구성하는 하나 이상의 게이트 드라이버 집적 회로의 동작 스타트 타이밍을 제어한다. 게이트 시프트 클럭(GSC)은 하나 이상의 게이트 드라이버 집적회로에 공통으로 입력되는 클럭 신호로서, 스캔 신호의 시프트 타이밍을 제어한다. 게이트 출력 인에이블 신호(GOE)는 하나 이상의 게이트 드라이버 집적 회로의 타이밍 정보를 지정하고 있다.Here, the gate start pulse GSP controls the operation start timing of one or more gate driver integrated circuits constituting the gate driving circuit 120 . The gate shift clock (GSC) is a clock signal commonly input to one or more gate driver integrated circuits, and controls the shift timing of the scan signal. The gate output enable signal (GOE) specifies timing information of one or more gate driver integrated circuits.

또한, 컨트롤러(140)는, 데이터 구동 회로(130)를 제어하기 위하여, 소스 스타트 펄스(SSP, Source Start Pulse), 소스 샘플링 클럭(SSC, Source Sampling Clock), 소스 출력 인에이블 신호(SOE, Source Output Enable) 등을 포함하는 각종 데이터 제어 신호(DCS, Data Control Signal)를 출력한다.In addition, the controller 140, in order to control the data driving circuit 130, a source start pulse (SSP, source start pulse), a source sampling clock (SSC, source sampling clock), a source output enable signal (SOE, source Output Enable) and various data control signals (DCS, Data Control Signal) are output.

여기서, 소스 스타트 펄스(SSP)는 데이터 구동 회로(130)를 구성하는 하나 이상의 소스 드라이버 집적 회로의 데이터 샘플링 시작 타이밍을 제어한다. 소스 샘플링 클럭(SSC)은 소스 드라이버 집적 회로 각각에서 데이터의 샘플링 타이밍을 제어하는 클럭 신호이다. 소스 출력 인에이블 신호(SOE)는 데이터 구동 회로(130)의 출력 타이밍을 제어한다.Here, the source start pulse SSP controls data sampling start timing of one or more source driver integrated circuits constituting the data driving circuit 130 . The source sampling clock (SSC) is a clock signal that controls sampling timing of data in each source driver integrated circuit. The source output enable signal SOE controls output timing of the data driving circuit 130 .

컨트롤러(140)는, 소스 드라이버 집적 회로가 본딩된 소스 인쇄회로기판과 연성 플랫 케이블(FFC, Flexible Flat Cable) 또는 연성 인쇄 회로(FPC, Flexible Printed Circuit) 등의 연결 매체를 통해 연결된 컨트롤 인쇄회로기판(Control Printed Circuit Board)에 배치될 수 있다.The controller 140 is a source printed circuit board to which the source driver integrated circuit is bonded and a control printed circuit board connected through a connection medium such as a flexible flat cable (FFC) or a flexible printed circuit (FPC). (Control Printed Circuit Board).

이러한 컨트롤 인쇄회로기판에는, 표시패널(110), 게이트 구동 회로(120) 및 데이터 구동 회로(130) 등으로 각종 전압 또는 전류를 공급해주거나 공급할 각종 전압 또는 전류를 제어하는 전원 컨트롤러가 더 배치될 수 있다.A power controller for supplying various voltages or currents to the display panel 110, the gate driving circuit 120, and the data driving circuit 130 or controlling various voltages or currents to be supplied may be further disposed on the control printed circuit board. there is.

도 2는 본 발명의 실시예들에 따른 표시장치(100)에서 서브픽셀(SP)의 회로 구조의 예시를 나타낸 것으로서, 유기발광표시장치에 배치되는 서브픽셀(SP)의 회로 구조를 나타낸 것이다.FIG. 2 shows an example of a circuit structure of a subpixel SP in a display device 100 according to embodiments of the present invention, and shows a circuit structure of a subpixel SP disposed in an organic light emitting display device.

도 2를 참조하면, 본 발명의 실시예들에 따른 서브픽셀(SP)은, 하나 이상의 트랜지스터와 캐패시터를 포함할 수 있으며, 유기발광다이오드(OLED)가 배치된다.Referring to FIG. 2 , a subpixel SP according to example embodiments may include one or more transistors and capacitors, and an organic light emitting diode (OLED) may be disposed.

일 예로, 서브픽셀(SP)은, 구동 트랜지스터(DRT), 제1 트랜지스터(T1), 제2 트랜지스터(T2), 스토리지 캐패시터(Cstg) 및 유기발광다이오드(OLED)를 포함할 수 있다.For example, the subpixel SP may include a driving transistor DRT, a first transistor T1 , a second transistor T2 , a storage capacitor Cstg, and an organic light emitting diode OLED.

구동 트랜지스터(DRT)는, 제1 노드(N1), 제2 노드(N2) 및 제3 노드(N3)를 갖는다.The driving transistor DRT has a first node N1 , a second node N2 , and a third node N3 .

구동 트랜지스터(DRT)의 제1 노드(N1)는, 구동 전압(VDD)이 인가되는 구동 전압 라인(DVL)과 전기적으로 연결되며, 드레인 노드 또는 소스 노드일 수 있다.The first node N1 of the driving transistor DRT is electrically connected to the driving voltage line DVL to which the driving voltage VDD is applied, and may be a drain node or a source node.

구동 트랜지스터(DRT)의 제2 노드(N2)는, 제1 트랜지스터(T1)가 턴-온되면 데이터 라인(DL)을 통해 공급된 데이터 전압(Vdata)을 인가받으며, 게이트 노드일 수 있다.The second node N2 of the driving transistor DRT receives the data voltage Vdata supplied through the data line DL when the first transistor T1 is turned on, and may be a gate node.

구동 트랜지스터(DRT)의 제3 노드(N3)는, 유기발광다이오드(OLED)의 제1 전극과 전기적으로 연결되며, 소스 노드 또는 드레인 노드일 수 있다.The third node N3 of the driving transistor DRT is electrically connected to the first electrode of the organic light emitting diode OLED, and may be a source node or a drain node.

제1 트랜지스터(T1)는, 구동 트랜지스터(DRT)의 제2 노드(N2)와 데이터 라인(DL) 사이에 전기적으로 연결되며, 게이트 라인(GL)에 공급되는 스캔 신호에 따라 동작한다.The first transistor T1 is electrically connected between the second node N2 of the driving transistor DRT and the data line DL, and operates according to the scan signal supplied to the gate line GL.

제2 트랜지스터(T2)는, 구동 트랜지스터(DRT)의 제3 노드(N3)와 기준 전압 라인(RVL) 사이에 전기적으로 연결되며, 게이트 라인(GL)에 의해 공급되는 스캔 신호에 따라 동작한다.The second transistor T2 is electrically connected between the third node N3 of the driving transistor DRT and the reference voltage line RVL, and operates according to the scan signal supplied by the gate line GL.

이러한 제1 트랜지스터(T1)와 제2 트랜지스터(T2)는, 동일한 게이트 라인(GL)과 연결될 수도 있고, 서로 다른 게이트 라인(GL)과 연결될 수도 있다.The first transistor T1 and the second transistor T2 may be connected to the same gate line GL or may be connected to different gate lines GL.

스토리지 캐패시터(Cstg)는, 구동 트랜지스터(DRT)의 제2 노드(N2)와 제3 노드(N3) 사이에 전기적으로 연결되며, 한 프레임 동안 데이터 전압(Vdata)을 유지시켜준다.The storage capacitor Cstg is electrically connected between the second node N2 and the third node N3 of the driving transistor DRT, and maintains the data voltage Vdata for one frame.

이러한 스토리지 캐패시터(Cstg)는, 서브픽셀(SP) 내 트랜지스터의 유형에 따라 구동 트랜지스터(DRT)의 제1 노드(N1)와 제2 노드(N2) 사이에 연결될 수도 있다.The storage capacitor Cstg may be connected between the first node N1 and the second node N2 of the driving transistor DRT according to the type of transistor in the subpixel SP.

한편, 본 발명의 실시예들에 따른 표시장치(100)는, 소비 전력을 저감시키기 위하여, 일반 모드와 저전력 모드로 구동할 수 있다.Meanwhile, the display device 100 according to embodiments of the present invention may be driven in a normal mode and a low power mode in order to reduce power consumption.

도 3은 본 발명의 실시예들에 따른 표시장치(100)가 일반 모드와 저전력 모드로 구동하는 방식의 예시를 나타낸 것이다.3 illustrates an example of a method of driving the display device 100 according to embodiments of the present invention in a normal mode and a low power mode.

도 3을 참조하면, 본 발명의 실시예들에 따른 표시장치(100)는, 일반 모드와 저전력 모드로 구동할 수 있다.Referring to FIG. 3 , the display device 100 according to example embodiments may be driven in a normal mode and a low power mode.

일반 모드는 표시패널(110)의 전체 영역을 통해 일반적인 이미지를 표시하는 모드를 의미할 수 있다.The normal mode may refer to a mode in which a general image is displayed over the entire area of the display panel 110 .

저전력 모드는 표시패널(110)의 일부 영역을 통해 이미지를 표시하는 모드를 의미할 수 있으며, 표시패널(110)이 오프된 후 일부 영역에 특정 이미지를 지속적으로 표시하는 AoD(Always on Display) 모드를 의미할 수도 있다.The low power mode may refer to a mode in which an image is displayed through a partial area of the display panel 110, and an Always on Display (AoD) mode in which a specific image is continuously displayed in a partial area after the display panel 110 is turned off. may mean

본 발명의 실시예들에 따른 표시장치(100)는, 일반 모드에서 고속으로 구동하고, 저전력 모드에서는 일반 모드에 비하여 저속으로 구동할 수 있다.The display device 100 according to embodiments of the present invention may be driven at a high speed in a normal mode, and may be driven at a lower speed in a low power mode than in the normal mode.

일 예로, 표시장치(100)는, 일반 모드에서 제1 구동 주파수(예: 60Hz)로 구동하여 제1 구동 주파수에 맞춰 데이터 전압(Vdata)을 출력하며, 각각의 서브픽셀(SP)이 이미지를 표시하도록 한다.For example, the display device 100 is driven at a first driving frequency (eg, 60 Hz) in a normal mode, outputs a data voltage Vdata according to the first driving frequency, and each subpixel SP displays an image. to indicate

그리고, 저전력 모드에서 제2 구동 주파수(예: 30Hz)로 구동하여 제2 구동 주파수에 맞춰 데이터 전압(Vdata)을 출력하며 각각의 서브픽셀(SP)을 구동한다.In addition, in the low power mode, it is driven at a second driving frequency (eg, 30 Hz) to output a data voltage Vdata according to the second driving frequency and drive each subpixel SP.

표시장치(100)는 저전력 모드로 구동하는 기간에서, 도 3의 (a)에 도시된 바와 같이, 제1 구동 주파수보다 낮은 제2 구동 주파수에 맞춰 데이터 전압(Vdata)을 출력할 수 있다.The display device 100 may output the data voltage Vdata according to a second driving frequency lower than the first driving frequency, as shown in (a) of FIG. 3 , while driving in the low power mode.

또는, 도 3의 (b)에 도시된 바와 같이, 제2 구동 주파수에 맞춰 구동하되, 데이터 전압(Vdata)을 출력하는 기간은 짧게 유지하고 나머지 기간 동안 데이터 전압(Vdata)을 홀드(Hold)할 수 있다.Alternatively, as shown in (b) of FIG. 3, driving according to the second driving frequency, keeping the period for outputting the data voltage Vdata short and holding the data voltage Vdata for the remaining period. can

따라서, 한 프레임 동안 데이터 전압(Vdata)을 출력하는 경우에 비하여 데이터 구동 회로(130)의 구동 시간을 감소시켜줄 수 있다.Therefore, the driving time of the data driving circuit 130 can be reduced compared to the case of outputting the data voltage Vdata for one frame.

이러한 일반 모드와 저전력 모드로 구동하는 표시장치(100)는, 동작 상태 또는 표시패널(110)에 표시하는 이미지에 따라 구동 주파수를 다르게 함으로써 소비 전력을 저감시킬 수 있는 이점을 제공한다.The display device 100 driven in the normal mode and the low power mode provides an advantage of reducing power consumption by varying the driving frequency according to an operating state or an image displayed on the display panel 110 .

그러나, 저전력 모드에서 일반 모드보다 낮은 구동 주파수로 구동함에 따라, 저전력 모드로 구동하는 기간에서 서브픽셀(SP)에 인가된 전압의 변동이 발생할 수 있으며 이러한 전압의 변동으로 인한 휘도 변화가 발생할 수 있다.However, as the driving frequency in the low power mode is lower than that of the normal mode, a change in voltage applied to the subpixel SP may occur during the driving period in the low power mode, and a change in luminance may occur due to the change in voltage. .

도 4는 본 발명의 실시예들에 따른 표시장치(100)가 저전력 모드로 구동하는 기간에서 서브픽셀(SP)로 인가된 전압 변화와 이에 따른 휘도 변화의 예시를 나타낸 것이다.4 illustrates an example of a change in voltage applied to a subpixel SP and a corresponding change in luminance during a period in which the display device 100 according to embodiments of the present invention is driven in a low power mode.

도 4를 참조하면, 저전력 모드로 구동하는 기간에서 각각의 서브픽셀(SP)로 데이터 전압(Vdata)이 인가되고, 한 프레임 동안 데이터 전압(Vdata)이 유지된다.Referring to FIG. 4 , the data voltage Vdata is applied to each subpixel SP during the driving period in the low power mode, and the data voltage Vdata is maintained for one frame.

이때, 일반 모드의 구동 주파수보다 낮은 구동 주파수로 구동함에 따라 서브픽셀(SP)로 인가된 전압이 유지되지 않고 감소될 수 있다.In this case, as the driving frequency is lower than the driving frequency of the normal mode, the voltage applied to the subpixel SP may be reduced without being maintained.

일 예로, 도 2와 도 4를 참조하면, 도 2에 도시된 구동 트랜지스터(DRT)의 제2 노드(N2)에 인가된 전압인 Vdrg가 감소하게 되고, Vdrg가 감소함에 따라 구동 트랜지스터(DRT)의 제2 노드(N2)와 제3 노드(N3) 사이의 전압인 Vgs가 감소하게 된다.For example, referring to FIGS. 2 and 4 , the voltage Vdrg applied to the second node N2 of the driving transistor DRT shown in FIG. 2 decreases, and as Vdrg decreases, the driving transistor DRT Vgs, which is the voltage between the second node N2 and the third node N3 of , is reduced.

구동 트랜지스터(DRT)의 동작에 영향을 주는 Vgs가 감소함으로써 구동 트랜지스터(DRT)와 유기발광다이오드(OLED)에 흐르는 전류 Id가 감소하게 되어, 휘도가 ΔL(Sat)만큼 감소할 수 있다.As Vgs, which affects the operation of the driving transistor DRT, decreases, current Id flowing through the driving transistor DRT and the organic light emitting diode OLED decreases, and thus luminance may decrease by ΔL(Sat).

이러한 휘도 감소는 다음 프레임과 휘도 편차를 증가시켜, 플리커로 시인될 수 있는 문제점이 존재한다.This decrease in luminance increases the luminance deviation from the next frame, which can be perceived as flicker.

또한, 저전력 모드로 구동하는 기간 동안 구동 트랜지스터(DRT)의 제2 노드(N2)와 전기적으로 연결된 트랜지스터에서 발생하는 오프 커런트(Off Current)로 인해 Vdrg가 변화되어 플리커가 시인될 수도 있다.In addition, during the driving period in the low power mode, Vdrg may change due to an off current generated in a transistor electrically connected to the second node N2 of the driving transistor DRT, and flicker may be recognized.

도 5는 본 발명의 실시예들에 따른 표시장치(100)가 저전력 모드로 구동하는 기간에서 서브픽셀(SP) 내 구동 트랜지스터(DRT)의 동작점 그래프를 나타낸 것이다.5 illustrates a graph of an operating point of a driving transistor DRT in a subpixel SP in a period in which the display device 100 according to example embodiments is driven in a low power mode.

도 5를 참조하면, 구동 트랜지스터(DRT)의 제1 노드(N1)와 제3 노드(N3)에 인가되는 전압 차에 따른 출력 전류를 의미하는 구동 트랜지스터(DRT)의 출력 커브(DRT output curve)와, 유기발광다이오드(OLED)의 전류-전압 커브(OLED IV curve)를 나타낸다.Referring to FIG. 5 , an output curve of the driving transistor DRT indicating an output current according to a difference in voltage applied to the first node N1 and the third node N3 of the driving transistor DRT (DRT curve output) and the current-voltage curve (OLED IV curve) of the organic light emitting diode (OLED).

구동 트랜지스터(DRT)의 출력 커브를 참조하면, 구동 트랜지스터(DRT)의 출력 전류는 일정한 전압 이하에서 일정한 기울기 이상으로 증가하나(Linear Area), 일정한 전압을 초과하면 출력 전류의 증가 폭이 감소되며 일정한 값으로 수렴하게 된다(Saturation Area).Referring to the output curve of the driving transistor DRT, the output current of the driving transistor DRT increases above a certain slope below a certain voltage (Linear Area), but when it exceeds a certain voltage, the increase in output current decreases and It converges to a value (Saturation Area).

그리고, 구동 트랜지스터(DRT)의 출력 커브와 유기발광다이오드(OLED)의 전류-전압 커브가 만나는 지점(동작점)에서 구동 트랜지스터(DRT)와 유기발광다이오드(OLED)가 동작하게 된다.In addition, the driving transistor DRT and the organic light emitting diode OLED operate at a point (operating point) where the output curve of the driving transistor DRT and the current-voltage curve of the organic light emitting diode OLED meet.

여기서, 구동 트랜지스터(DRT)의 제2 노드(N2), 즉, 구동 트랜지스터(DRT)의 게이트 노드에 인가되는 전압 Vdrg가 오프 커런트에 의해 변동될 수 있다.Here, the voltage Vdrg applied to the second node N2 of the driving transistor DRT, ie, the gate node of the driving transistor DRT, may vary due to the off current.

일 예로, 구동 트랜지스터(DRT)의 제2 노드(N2)와 연결된 제1 트랜지스터(T1)의 오프 커런트로 인해 Vdrg가 변동될 수 있으며, Vdrg가 증가하면 Vgs가 증가하여 구동 트랜지스터(DRT)의 출력 커브는 ①과 같이 변화하게 된다.For example, Vdrg may vary due to an off-current of the first transistor T1 connected to the second node N2 of the driving transistor DRT, and when Vdrg increases, Vgs increases, resulting in an output curve of the driving transistor DRT. is changed as in ①.

그리고, Vdrg가 감소하면 Vgs가 감소하여 구동 트랜지스터(DRT)의 출력 커브는 ②와 같이 변화하게 된다.Also, when Vdrg decreases, Vgs decreases and the output curve of the driving transistor DRT changes as shown in ②.

따라서, 구동 트랜지스터(DRT)의 출력 커브가 ① 또는 ②와 같이 변화함에 따라, 구동 트랜지스터(DRT)의 출력 커브와 유기발광다이오드(OLED)의 전류-전압 커브가 만나는 동작점이 변화하게 된다.Accordingly, as the output curve of the driving transistor DRT changes as ① or ②, the operating point where the output curve of the driving transistor DRT and the current-voltage curve of the organic light emitting diode OLED meet changes.

이때, 구동 트랜지스터(DRT)와 유기발광다이오드(OLED)의 동작점이 새츄레이션 영역에 위치하고 있으므로, 동작점의 변화로 인한 휘도 변화가 크게 발생한다.At this time, since the operating points of the driving transistor DRT and the organic light emitting diode (OLED) are located in the saturation region, a large luminance change occurs due to a change in the operating points.

즉, 저전력 모드로 구동하는 기간에서 서브픽셀(SP)로 인가된 전압 감소 또는 전압 변동 등으로 인해 휘도 변화가 심하게 발생할 수 있으며, 이러한 휘도 변화는 심각한 플리커로 인식될 수 있는 문제점이 존재한다.That is, during the period of driving in the low power mode, a significant luminance change may occur due to a voltage drop or voltage change applied to the subpixel SP, and such a luminance change may be recognized as serious flicker.

본 발명의 실시예들에 따른 표시장치(100)는, 저전력 모드로 구동하는 기간에서 구동 트랜지스터(DRT)와 유기발광다이오드(OLED)의 동작점을 조정해줌으로써, 저전력 모드에서 전압 변동으로 인한 휘도 변화를 감소시켜줄 수 있도록 한다.The display device 100 according to embodiments of the present invention adjusts the operating points of the driving transistor DRT and the organic light emitting diode (OLED) during a period of driving in the low power mode, thereby increasing luminance due to voltage fluctuations in the low power mode. to reduce change.

도 6은 본 발명의 실시예들에 따른 표시장치(100)에서 저전력 모드로 구동하는 기간에서 플리커를 방지하기 위한 출력 전압의 예시를 나타낸 것이다.6 illustrates an example of an output voltage for preventing flicker in a period of driving in a low power mode in the display device 100 according to embodiments of the present invention.

도 6을 참조하면, 본 발명의 실시예들에 따른 표시장치(100)의 데이터 구동 회로(130)는, 일반 모드로 구동하는 기간에서 제1 구동 주파수에 맞춰 데이터 전압(Vdata)을 출력한다.Referring to FIG. 6 , the data driving circuit 130 of the display device 100 according to the exemplary embodiments outputs a data voltage Vdata according to a first driving frequency during a driving period in a normal mode.

그리고, 각각의 서브픽셀(SP)로 구동 전압(VDD)과 기저 전압(VSS)을 공급한다. 여기서, 기저 전압(VSS)은 그라운드 전압(GND)일 수 있다.In addition, the driving voltage VDD and the base voltage VSS are supplied to each subpixel SP. Here, the base voltage VSS may be the ground voltage GND.

데이터 구동 회로(130)는, 일반 모드에서 저전력 모드로 변환하는 기간 중 적어도 일부 기간 동안 구동 전압(VDD)과 기저 전압(VSS)으로 그라운드 전압(GND)을 공급한다.The data driving circuit 130 supplies the ground voltage GND as the driving voltage VDD and the base voltage VSS during at least a part of the period of conversion from the normal mode to the low power mode.

일반 모드와 저전력 모드 사이의 기간에서 구동 전압(VDD)과 기저 전압(VSS)으로 그라운드 전압(GND)을 공급함으로써, 모드 변화에 따른 구동 주파수의 차이나 휘도의 차이가 인식되지 않도록 할 수 있다.By supplying the ground voltage GND as the driving voltage VDD and the base voltage VSS during the period between the normal mode and the low power mode, a difference in driving frequency or a difference in luminance due to a mode change may not be recognized.

데이터 구동 회로(130)는, 저전력 모드로 구동하는 기간에서 제2 구동 주파수에 맞춰 데이터 전압(Vdata)을 출력한다.The data driving circuit 130 outputs the data voltage Vdata according to the second driving frequency during the driving period in the low power mode.

그리고, 각각의 서브픽셀(SP)로 구동 전압(VDD)과 기저 전압(VSS)을 공급한다.In addition, the driving voltage VDD and the base voltage VSS are supplied to each subpixel SP.

여기서, 저전력 모드에서 서브픽셀(SP)로 인가되는 구동 전압(VDD)은 일반 모드에서 서브픽셀(SP)로 인가되는 구동 전압(VDD)보다 낮을 수 있다.Here, the driving voltage VDD applied to the subpixel SP in the low power mode may be lower than the driving voltage VDD applied to the subpixel SP in the normal mode.

즉, 데이터 구동 회로(130)는, 일반 모드에서 출력하는 구동 전압(VDD)보다 낮은 레벨의 구동 전압(VDD)을 저전력 모드로 구동하는 기간에서 출력한다.That is, the data driving circuit 130 outputs a driving voltage VDD lower than the driving voltage VDD output in the normal mode during the driving period in the low power mode.

따라서, 저전력 모드에서 서브픽셀(SP)로 인가되는 구동 전압(VDD)과 기저 전압(VSS)의 차이는 일반 모드에서 서브픽셀(SP)로 인가되는 구동 전압(VDD)과 기저 전압(VSS)의 차이보다 작게 된다.Therefore, the difference between the driving voltage VDD and the base voltage VSS applied to the subpixel SP in the low power mode is the difference between the driving voltage VDD and the base voltage VSS applied to the subpixel SP in the normal mode. less than the difference.

저전력 모드에서 서브픽셀(SP)로 인가되는 구동 전압(VDD)과 기저 전압(VSS)의 차이가 감소되므로, 구동 트랜지스터(DRT)와 유기발광다이오드(OLED)의 동작점이 변화하게 된다.Since the difference between the driving voltage VDD and the base voltage VSS applied to the subpixel SP in the low power mode is reduced, the operating points of the driving transistor DRT and the organic light emitting diode OLED change.

도 7은 도 6에 도시된 출력 전압에 의한 구동 시 서브픽셀(SP) 내 구동 트랜지스터(DRT)와 유기발광다이오드(OLED)의 동작점 그래프를 나타낸 것이다.FIG. 7 is a graph of operating points of the driving transistor DRT and the organic light emitting diode OLED in the subpixel SP when driven by the output voltage shown in FIG. 6 .

도 7을 참조하면, 데이터 구동 회로(130)가 저전력 모드에서 출력하는 구동 전압(VDD)이 낮아짐에 따라, 유기발광다이오드(OLED)의 전류-전압 커브가 이동하게 된다.Referring to FIG. 7 , as the driving voltage VDD output from the data driving circuit 130 in the low power mode decreases, the current-voltage curve of the organic light emitting diode OLED moves.

유기발광다이오드(OLED)의 전류-전압 커브가 이동함으로써, 구동 트랜지스터(DRT)의 출력 커브와 유기발광다이오드(OLED)의 전류-전압 커브가 만나는 동작점이 리니어 영역에 위치하게 된다.As the current-voltage curve of the organic light-emitting diode OLED moves, the operating point where the output curve of the driving transistor DRT and the current-voltage curve of the organic light-emitting diode OLED meet is positioned in a linear region.

동작점이 리니어 영역에 위치함에 따라, 구동 트랜지스터(DRT)의 제2 노드(N2)에 인가되는 전압 변동으로 인해 Vgs가 변화하더라도 동작점이 변화하는 정도가 작아지게 된다.As the operating point is located in the linear region, the degree of change of the operating point is reduced even when Vgs changes due to a change in voltage applied to the second node N2 of the driving transistor DRT.

즉, 동작점의 변화에 따른 휘도 변화량 ΔL(Lin)이 동작점이 새츄레이션 영역에 위치하는 경우에 비하여 감소하게 된다.That is, the luminance variation ΔL (Lin) according to the change of the operating point is reduced compared to the case where the operating point is located in the saturation region.

따라서, 저전력 모드에서 서브픽셀(SP)로 인가되는 구동 전압(VDD)을 낮춰줌으로써 구동 트랜지스터(DRT)와 유기발광다이오드(OLED)의 동작점이 리니어 영역에 위치하게 하여, Vgs 변동에 의한 휘도 편차를 감소시키고 플리커가 발생하지 않도록 한다.Therefore, by lowering the driving voltage (VDD) applied to the subpixel (SP) in the low power mode, the operating points of the driving transistor (DRT) and the organic light emitting diode (OLED) are located in the linear region, thereby reducing the luminance deviation due to the Vgs variation. Reduce and prevent flicker from occurring.

도 8은 도 6에 도시된 출력 전압에 의한 구동 시 저전력 모드에서 발생하는 휘도 변화를 나타낸 것이다.FIG. 8 illustrates a luminance change occurring in a low power mode when driven by the output voltage shown in FIG. 6 .

도 8을 참조하면, 저전력 모드로 구동하는 기간에서 데이터 구동 회로(130)는 제2 구동 주파수에 맞춰 데이터 전압(Vdata)을 출력하고 한 프레임 동안 유지한다.Referring to FIG. 8 , during the driving period in the low power mode, the data driving circuit 130 outputs the data voltage Vdata according to the second driving frequency and maintains it for one frame.

여기서, 데이터 구동 회로(130)가 일반 모드에 비하여 낮은 구동 전압(VDD)을 출력하여 구동 트랜지스터(DRT)와 유기발광다이오드(OLED)의 동작점이 리니어 영역에 위치하도록 함으로써, 구동 트랜지스터(DRT)의 제2 노드(N2)에 인가된 전압 Vdrg의 변화 폭이 작게 된다.Here, the data driving circuit 130 outputs a driving voltage VDD lower than that of the normal mode so that the operating points of the driving transistor DRT and the organic light emitting diode OLED are positioned in a linear region, thereby driving the driving transistor DRT. A variation range of the voltage Vdrg applied to the second node N2 becomes small.

일 예로, 도 8에 도시된 바와 같이, Vdrg가 감소하더라도 감소하는 폭이 줄어들게 된다.For example, as shown in FIG. 8 , even if Vdrg decreases, the width of the decrease decreases.

Vdrg의 감소 폭이 줄어들므로, Vgs의 변화량도 감소하여 구동 트랜지스터(DRT)와 유기발광다이오드(OLED)에 흐르는 전류량 Id의 변화량도 감소한다.Since the reduction range of Vdrg is reduced, the amount of change in Vgs is also reduced, and the amount of change in the amount of current Id flowing through the driving transistor (DRT) and the organic light emitting diode (OLED) is also reduced.

따라서, 휘도 변화량도 감소하게 되어, 저전력 모드로 구동하는 기간에서 휘도 변화로 인한 플리커가 발생하지 않도록 할 수 있다.Accordingly, the amount of change in luminance is reduced, so that flicker due to the change in luminance does not occur during a period of driving in the low power mode.

한편, 전술한 방식과 같이, 저전력 모드로 구동하는 기간에서 출력하는 구동 전압(VDD)을 조정함으로써 플리커를 방지할 수 있으나, 구동 트랜지스터(DRT)와 유기발광다이오드(OLED)의 동작점이 리니어 영역에 위치함에 따라 새츄레이션 영역에 위치하는 경우에 비하여 휘도가 감소할 수 있다.Meanwhile, as described above, flicker can be prevented by adjusting the driving voltage VDD output during the driving period in the low power mode, but the operating points of the driving transistor DRT and the organic light emitting diode OLED are in the linear region. Depending on the position, the luminance may decrease compared to the case where the position is located in the saturation area.

본 발명의 실시예들은, 저전력 모드로 구동하는 기간에서 플리커를 방지하며 동일한 휘도를 유지할 수 있는 방안을 제공한다.Embodiments of the present invention provide a method for preventing flicker and maintaining the same luminance during a period of driving in a low power mode.

도 9와 도 10은 본 발명의 실시예들에 따른 표시장치(100)의 데이터 구동 회로(130)가 일반 모드와 저전력 모드에서 출력하는 전압의 예시를 나타낸 것이다.9 and 10 show examples of voltages output by the data driving circuit 130 of the display device 100 according to embodiments of the present invention in a normal mode and a low power mode.

도 9를 참조하면, 데이터 구동 회로(130)는, 일반 모드로 구동하는 기간에서 제1 구동 주파수에 맞춰 데이터 전압(Vdata)을 출력한다. 그리고, 구동 전압(VDD)과 기저 전압(VSS)을 출력한다.Referring to FIG. 9 , the data driving circuit 130 outputs the data voltage Vdata according to the first driving frequency during the normal mode driving period. And, the driving voltage VDD and the base voltage VSS are output.

데이터 구동 회로(130)는, 일반 모드에서 저전력 모드로 변환하는 기간 중 적어도 일부 기간 동안 그라운드 전압(GND)에 해당하는 구동 전압(VDD)과 기저 전압(VSS)을 출력한다.The data driving circuit 130 outputs a driving voltage VDD and a base voltage VSS corresponding to the ground voltage GND during at least a portion of the transition period from the normal mode to the low power mode.

데이터 구동 회로(130)는, 저전력 모드에서 제2 구동 주파수에 맞춰 데이터 전압(Vdata)을 출력한다.The data driving circuit 130 outputs the data voltage Vdata according to the second driving frequency in the low power mode.

그리고, 데이터 구동 회로(130)는, 저전력 모드에서 구동 전압(VDD)을 일반 모드에서 출력하는 구동 전압(VDD)보다 낮게 출력한다.Also, the data driving circuit 130 outputs a driving voltage VDD in the low power mode lower than a driving voltage VDD output in the normal mode.

일 예로, 일반 모드에서 출력하는 구동 전압(VDD)보다 ΔV1만큼 낮은 구동 전압(VDD)을 저전력 모드에서 출력할 수 있다.For example, a driving voltage VDD lower than the driving voltage VDD output in the normal mode by ΔV1 may be output in the low power mode.

데이터 구동 회로(130)는, 저전력 모드에서 구동 전압(VDD)을 낮춰서 출력함으로써, 서브픽셀(SP) 내 구동 트랜지스터(DRT)의 동작점을 리니어 영역으로 조정하여 구동 트랜지스터(DRT)의 게이트 노드에 인가된 전압 변동으로 인한 휘도 변화를 감소시켜줄 수 있다.The data driving circuit 130 adjusts the operating point of the driving transistor DRT in the sub-pixel SP to a linear region by lowering and outputting the driving voltage VDD in the low-power mode, so as to reach the gate node of the driving transistor DRT. A luminance change due to an applied voltage change may be reduced.

여기서, 데이터 구동 회로(130)는, 저전력 모드에서 기저 전압(VSS)을 일반 모드에서 출력하는 기저 전압(VSS)보다 낮게 출력할 수 있다.Here, the data driving circuit 130 may output the base voltage VSS in the low power mode lower than the base voltage VSS output in the normal mode.

일 예로, 데이터 구동 회로(130)는, 일반 모드에서 출력하는 기저 전압(VSS)보다 ΔV2만큼 낮은 기저 전압(VSS)을 저전력 모드에서 출력할 수 있다.For example, the data driving circuit 130 may output a base voltage VSS lower than the base voltage VSS output in the normal mode by ΔV2 in the low power mode.

데이터 구동 회로(130)가 저전력 모드에서 기저 전압(VSS)을 낮춰서 출력하므로, 구동 트랜지스터(DRT)의 게이트 노드와 소스 노드 사이의 전압인 Vgs가 증가하게 된다.Since the data driving circuit 130 lowers and outputs the base voltage VSS in the low power mode, the voltage Vgs between the gate node and the source node of the driving transistor DRT increases.

Vgs가 증가하게 되면 구동 트랜지스터(DRT)의 출력 커브가 전류량이 증가하는 방향으로 이동하게 된다.As Vgs increases, the output curve of the driving transistor DRT moves in a direction in which the amount of current increases.

따라서, 구동 트랜지스터(DRT)의 출력 커브와 유기발광다이오드(OLED)의 전류-전압 커브가 서로 만나는 지점인 동작점은 리니어 영역에 위치하면서 전류량이 증가하는 방향으로 이동하게 된다.Accordingly, the operating point, which is a point where the output curve of the driving transistor DRT and the current-voltage curve of the organic light emitting diode OLED meet, is located in a linear region and moves in a direction in which the amount of current increases.

그러므로, 저전력 모드에서 플리커 개선을 위해 구동 트랜지스터(DRT)와 유기발광다이오드(OLED)의 동작점이 리니어 영역에 위치하도록 조정하더라도, 동작점이 새츄레이션 영역에 위치한 경우와 동일한 수준의 휘도를 유지할 수 있도록 한다.Therefore, even if the operating points of the driving transistor (DRT) and the organic light emitting diode (OLED) are adjusted to be located in the linear region to improve flicker in the low power mode, the same level of luminance as when the operating point is located in the saturation region can be maintained. .

데이터 구동 회로(130)는, 저전력 모드에서 기저 전압(VSS)을 조정하여 휘도를 개선할 수도 있으나, 데이터 전압(Vdata)을 조정하여 휘도를 개선할 수도 있다.The data driving circuit 130 may improve luminance by adjusting the base voltage VSS in the low power mode, or may improve luminance by adjusting the data voltage Vdata.

도 10을 참조하면, 데이터 구동 회로(130)는, 일반 모드에서 제1 구동 주파수에 맞춰 데이터 전압(Vdata)을 출력하고, 저전력 모드에서 제2 구동 주파수에 맞춰 데이터 전압(Vdata)을 출력한다.Referring to FIG. 10 , the data driving circuit 130 outputs the data voltage Vdata according to the first driving frequency in the normal mode and outputs the data voltage Vdata according to the second driving frequency in the low power mode.

데이터 구동 회로(130)는, 일반 모드에서 구동 전압(VDD)을 출력하고, 저전력 모드에서 일반 모드의 구동 전압(VDD)보다 ΔV1만큼 낮은 구동 전압(VDD)을 출력한다.The data driving circuit 130 outputs a driving voltage VDD in the normal mode, and outputs a driving voltage VDD lower than the driving voltage VDD in the normal mode by ΔV1 in the low power mode.

그리고, 데이터 구동 회로(130)는, 일반 모드와 저전력 모드에서 동일한 전압 레벨을 갖는 기저 전압(VSS)을 출력하며, 일 예로, 그라운드 전압(GND)을 기저 전압(VSS)으로 출력할 수 있다.Also, the data driving circuit 130 outputs the base voltage VSS having the same voltage level in the normal mode and the low power mode, and may output the ground voltage GND as the base voltage VSS, for example.

여기서, 데이터 구동 회로(130)는, 저전력 모드에서 출력하는 데이터 전압(Vdata)의 레벨을 높여 출력할 수 있다.Here, the data driving circuit 130 may output an increased level of the data voltage Vdata output in the low power mode.

일 예로, 데이터 구동 회로(130)는, 일반 모드에서 특정 계조에 대응하여 제1 데이터 전압을 출력하고, 저전력 모드에서 동일한 특정 계조에 대응하여 제2 데이터 전압을 출력할 수 있다. 그리고, 제2 데이터 전압은 제1 데이터 전압보다 높은 전압일 수 있다.For example, the data driving circuit 130 may output a first data voltage corresponding to a specific grayscale in the normal mode and output a second data voltage corresponding to the same specific grayscale in the low power mode. Also, the second data voltage may be higher than the first data voltage.

즉, 동일한 계조에 대응하는 데이터 전압(Vdata)을 저전력 모드에서 더 높게 출력한다.That is, the data voltage Vdata corresponding to the same gray level is output higher in the low power mode.

저전력 모드에서 데이터 전압(Vdata)이 높게 출력되므로, 서브픽셀(SP) 내 구동 트랜지스터(DRT)의 게이트 노드에 인가되는 전압이 증가하게 된다.Since the data voltage Vdata is output high in the low power mode, the voltage applied to the gate node of the driving transistor DRT in the subpixel SP increases.

구동 트랜지스터(DRT)의 게이트 노드에 인가되는 전압이 증가하므로, 구동 트랜지스터(DRT)의 게이트 노드와 소스 노드 사이의 전압 차이인 Vgs가 증가하게 된다.Since the voltage applied to the gate node of the driving transistor DRT increases, the voltage difference between the gate node and the source node of the driving transistor DRT, Vgs, increases.

Vgs가 증가하게 되면 구동 트랜지스터(DRT)와 유기발광다이오드(OLED)의 동작점에서 전류량이 증가하므로, 휘도가 증가하게 된다.When Vgs increases, the amount of current increases at the operating points of the driving transistor DRT and the organic light emitting diode OLED, so luminance increases.

따라서, 저전력 모드에서 구동 트랜지스터(DRT)와 유기발광다이오드(OLED)의 동작점 조정을 통해 플리커를 개선하며, 휘도가 저하되지 않도록 할 수 있다.Therefore, flicker can be improved by adjusting the operating points of the driving transistor DRT and the organic light emitting diode OLED in the low power mode, and luminance can be prevented from deteriorating.

즉, 본 발명의 실시예들은, 저전력 모드에서 구동 전압(VDD)을 낮춰줌으로써, 구동 트랜지스터(DRT)와 유기발광다이오드(OLED)의 동작점을 조정하여 구동 트랜지스터(DRT)의 게이트 노드의 전압 변동에 의한 휘도 변화량을 감소시켜 플리커를 개선한다.That is, in the embodiments of the present invention, by lowering the driving voltage VDD in the low power mode, the operating point of the driving transistor DRT and the organic light emitting diode OLED is adjusted to change the voltage of the gate node of the driving transistor DRT. Flicker is improved by reducing the amount of change in luminance caused by .

그리고, 구동 트랜지스터(DRT)의 게이트 노드에 인가되는 전압을 증가시켜주거나, 소스 노드에 인가되는 전압을 낮춰줌으로써, Vgs를 증가시켜 구동 트랜지스터(DRT)의 동작점 변화에 따른 휘도 저하가 발생하지 않도록 한다.In addition, by increasing the voltage applied to the gate node of the driving transistor DRT or decreasing the voltage applied to the source node, Vgs is increased so that the luminance does not decrease due to the change in the operating point of the driving transistor DRT. do.

여기서, 데이터 전압(Vdata)을 증가시키는 방식은 블랙 계조 영역과 같이 계조에 따른 전압 차이가 작은 영역에서 이점이 있을 수 있으며, 기저 전압(VSS)을 낮춰주는 방식은 화이트 계조 영역과 같이 계조에 따른 전압 차이가 큰 영역에서 이점이 있을 수 있다.Here, the method of increasing the data voltage Vdata may be advantageous in an area where the voltage difference according to the gradation is small, such as a black gradation area, and the method of lowering the base voltage VSS may have an advantage in an area where the voltage difference according to the gradation is small, such as a black gradation area. This may be advantageous in areas where the voltage difference is large.

도 11은 도 9 또는 도 10에 도시된 출력 전압에 의한 구동 시 구동 트랜지스터(DRT)와 유기발광다이오드(OLED)의 동작점 그래프를 나타낸 것이다.FIG. 11 is a graph of operating points of the driving transistor DRT and the organic light emitting diode OLED when driven by the output voltage shown in FIG. 9 or 10 .

도 11을 참조하면, 본 발명의 실시예들에 따른 데이터 구동 회로(130)는, 저전력 모드에서 구동 전압(VDD)을 일반 모드에서 출력하는 구동 전압(VDD)보다 낮춰서 출력한다.Referring to FIG. 11 , the data driving circuit 130 according to embodiments of the present invention outputs a driving voltage VDD lower than the driving voltage VDD output in the normal mode in the low power mode.

그래프 상에서 VDD(Sat)를 VDD(Lin)으로 낮춰서 출력해줌으로써, 유기발광다이오드(OLED)의 전류-전압 커브를 이동시켜 구동 트랜지스터(DRT)와 유기발광다이오드(OLED)의 동작점이 리니어 영역에 위치하도록 조정한다.By lowering VDD(Sat) to VDD(Lin) on the graph and outputting it, the current-voltage curve of the organic light emitting diode (OLED) is moved so that the operating points of the driving transistor (DRT) and the organic light emitting diode (OLED) are located in the linear region. adjust to do

그리고, 구동 트랜지스터(DRT)의 게이트 노드의 전압을 높여주거나 소스 노드의 전압을 낮춰줌으로써, Vgs가 증가하도록 한다.Further, by increasing the voltage of the gate node of the driving transistor DRT or decreasing the voltage of the source node, Vgs is increased.

그래프 상에서 Vgs(Sat)가 Vgs(Lin)으로 변화함에 따라 구동 트랜지스터(DRT)와 유기발광다이오드(OLED)의 동작점이 전류량이 증가하는 방향으로 이동한다.As Vgs(Sat) changes to Vgs(Lin) on the graph, the operating points of the driving transistor DRT and the organic light emitting diode OLED move in a direction in which the amount of current increases.

따라서, 구동 트랜지스터(DRT)의 동작점 조정을 통해 플리커를 개선하며, 동시에 구동 트랜지스터(DRT)의 Vgs를 조정해줌으로써 동일한 휘도를 유지할 수 있도록 한다.Therefore, flicker is improved by adjusting the operating point of the driving transistor DRT, and the same luminance can be maintained by adjusting Vgs of the driving transistor DRT at the same time.

도 12는 본 발명의 실시예들에 따른 데이터 구동 회로(130)의 개략적인 구성을 나타낸 것이다.12 shows a schematic configuration of a data driving circuit 130 according to embodiments of the present invention.

도 12를 참조하면, 본 발명의 실시예들에 따른 데이터 구동 회로(130)는, 데이터 전압 출력부(131)와, 구동 전압 출력부(132)와, 기저 전압 출력부(133)를 포함할 수 있다.Referring to FIG. 12 , a data driving circuit 130 according to example embodiments may include a data voltage output unit 131, a driving voltage output unit 132, and a base voltage output unit 133. can

데이터 전압 출력부(131)는, 컨트롤러(140)로부터 수신하는 영상 데이터에 따라 데이터 전압(Vdata)을 생성하고 각각의 서브픽셀(SP)로 출력한다.The data voltage output unit 131 generates a data voltage Vdata according to image data received from the controller 140 and outputs the data voltage Vdata to each subpixel SP.

구동 전압 출력부(132)는, 구동 전압(VDD)을 생성하여 각각의 서브픽셀(SP)로 출력한다. 또는, 외부로부터 입력되는 구동 전압(VDD)을 그대로 출력할 수도 있다.The driving voltage output unit 132 generates a driving voltage VDD and outputs it to each subpixel SP. Alternatively, the driving voltage VDD input from the outside may be output as it is.

여기서, 구동 전압 출력부(132)는, 일반 모드에서 제1 구동 전압을 출력하고 저전력 모드에서 제1 구동 전압보다 낮은 제2 구동 전압을 출력할 수 있다.Here, the driving voltage output unit 132 may output a first driving voltage in the normal mode and output a second driving voltage lower than the first driving voltage in the low power mode.

기저 전압 출력부(133)는, 기저 전압(VSS)을 생성하여 각각의 서브픽셀(SP)로 출력하며, 일반 모드에서 제1 기저 전압을 출력하고 저전력 모드에서 제1 기저 전압보다 낮은 제2 기저 전압을 출력할 수 있다. 이때, 외부로부터 입력되는 기저 전압(VSS)을 그대로 출력할 수도 있다.The base voltage output unit 133 generates a base voltage VSS and outputs the base voltage VSS to each subpixel SP, outputs a first base voltage in a normal mode and a second base voltage lower than the first base voltage in a low power mode. voltage can be output. In this case, the base voltage VSS input from the outside may be output as it is.

즉, 저전력 모드에서 구동 전압 출력부(132)가 일반 모드의 제1 구동 전압보다 낮은 제2 구동 전압을 출력함으로써, 구동 트랜지스터(DRT)의 동작점을 이동시켜 플리커를 개선할 수 있도록 한다.That is, in the low power mode, the driving voltage output unit 132 outputs a second driving voltage lower than the first driving voltage in the normal mode, thereby moving the operating point of the driving transistor DRT to reduce flicker.

그리고, 저전력 모드에서 기저 전압 출력부(133)가 일반 모드의 제1 기저 전압보다 낮은 제2 기저 전압을 출력함으로써, 구동 트랜지스터(DRT)의 Vgs를 증가시켜 저전력 모드에서 휘도가 낮아지는 것을 방지할 수 있도록 한다.Also, in the low power mode, the base voltage output unit 133 outputs a second base voltage lower than the first base voltage in the normal mode, thereby increasing Vgs of the driving transistor DRT to prevent lowering of luminance in the low power mode. make it possible

또는, 기저 전압 출력부(133)는, 일반 모드와 저전력 모드에서 동일한 레벨의 기저 전압(VSS)을 출력하고, 데이터 전압 출력부(131)가 저전력 모드에서 데이터 전압(Vdata)을 증가시켜 출력함으로써 Vgs를 증가시켜줄 수도 있다.Alternatively, the base voltage output unit 133 outputs the same level of the base voltage VSS in the normal mode and the low power mode, and the data voltage output unit 131 increases and outputs the data voltage Vdata in the low power mode. You can also increase Vgs.

따라서, 데이터 구동 회로(130)는, 저전력 모드에서 구동 전압(VDD)을 낮춰서 출력하되, 구동 트랜지스터(DRT)의 Vgs를 높여줄 수 있도록 다른 출력 전압을 조정함으로써, 저전력 모드에서 휘도를 유지하며 플리커를 개선할 수 있도록 한다.Therefore, the data driving circuit 130 lowers the driving voltage VDD in the low power mode and adjusts other output voltages to increase the Vgs of the driving transistor DRT, thereby maintaining luminance and reducing flicker in the low power mode. to be able to improve

또한, 전술한 실시예들은, 서브픽셀(SP)을 구성하는 트랜지스터가 nMOS 유형인 경우를 예시로 설명하고 있으나, 본 발명의 실시예들은, pMOS 유형의 트랜지스터를 포함하는 경우에도 적용될 수 있다.In addition, in the above-described embodiments, the case in which the transistor constituting the sub-pixel SP is an nMOS type is described as an example, but the embodiments of the present invention may also be applied to a case including a pMOS type transistor.

pMOS 유형의 트랜지스터로 구성된 서브픽셀(SP)인 경우, 데이터 구동 회로(130)의 기저 전압 출력부(133)는 일반 모드에서의 제1 기저 전압보다 높은 제2 기저 전압을 저전력 모드에서 출력한다.In the case of the subpixel SP including a PMOS type transistor, the base voltage output unit 133 of the data driving circuit 130 outputs a second base voltage higher than the first base voltage in the normal mode in the low power mode.

그리고, 구동 전압 출력부(132)는, 일반 모드에서의 제1 구동 전압보다 높은 제2 구동 전압을 저전력 모드에서 출력할 수 있다.Also, the driving voltage output unit 132 may output a second driving voltage higher than the first driving voltage in the normal mode in the low power mode.

저전력 모드에서 제2 기저 전압을 높게 출력함으로써, pMOS 유형의 구동 트랜지스터(DRT)의 동작점이 리니어 영역에 위치하도록 조정할 수 있다. 그리고, 제2 구동 전압을 높여줌으로써, 구동 트랜지스터(DRT)의 Vsg를 증가시켜 동일한 휘도를 유지할 수 있도록 한다.By outputting a high second base voltage in the low power mode, the operating point of the pMOS type driving transistor DRT may be adjusted to be located in a linear region. In addition, by increasing the second driving voltage, Vsg of the driving transistor DRT is increased to maintain the same luminance.

즉, 본 발명의 실시예들은, 서브픽셀(SP)을 구성하는 트랜지스터의 유형에 따라 구동 전압(VDD)을 낮춰주거나, 기저 전압(VSS)을 높여줌으로써 저전력 모드에서 구동 전압(VDD)과 기저 전압(VSS)의 차이를 감소시켜준다.That is, the embodiments of the present invention reduce the driving voltage VDD or increase the base voltage VSS according to the type of transistor constituting the subpixel SP, thereby reducing the driving voltage VDD and the base voltage in the low power mode. (VSS).

이를 통해, 구동 트랜지스터(DRT)의 동작점을 리니어 영역으로 조정하여 플리커를 개선할 수 있다.Through this, it is possible to improve flicker by adjusting the operating point of the driving transistor DRT to a linear region.

그리고, 트랜지스터의 유형에 따라 구동 트랜지스터(DRT)의 게이트 노드와 소스 노드 사이의 전압을 증가시킬 수 있도록 구동 전압(VDD) 또는 기저 전압(VSS)을 조정해줌으로써, 구동 트랜지스터(DRT)의 동작점이 리니어 영역에 위치하더라도 새츄레이션 영역과 동일한 휘도를 유지할 수 있도록 한다.In addition, by adjusting the driving voltage VDD or the base voltage VSS to increase the voltage between the gate node and the source node of the driving transistor DRT according to the type of transistor, the operating point of the driving transistor DRT is Even if it is located in the linear area, the same luminance as that of the saturation area can be maintained.

이하에서는, 서브픽셀(SP)을 구성하는 트랜지스터가 nMOS 유형인 경우와 pMOS 유형인 경우의 예시를 통해 본 발명의 실시예들을 설명한다.Hereinafter, embodiments of the present invention will be described through examples in which the transistors constituting the sub-pixel SP are of the nMOS type and the case of the pMOS type.

도 13은 본 발명의 실시예들에 따른 표시장치(100)에서 서브픽셀(SP)이 nMOS 유형의 트랜지스터로 구성된 경우의 예시를 나타낸 것이다.FIG. 13 illustrates an example of a case in which a subpixel SP is formed of an nMOS type transistor in the display device 100 according to example embodiments.

도 13을 참조하면, 본 발명의 실시예들에 따른 서브픽셀(SP)은, 구동 트랜지스터(DRT)와 유기발광다이오드(OLED)를 포함하고, 제1 트랜지스터(T1), 제2 트랜지스터(T2) 및 제3 트랜지스터(T1)를 포함할 수 있다. 그리고, 구동 트랜지스터(DRT)의 제2 노드(N2)와 제3 노드(N3)에 전기적으로 연결된 스토리지 캐패시터(Cstg)를 포함할 수 있다.Referring to FIG. 13 , a subpixel SP according to example embodiments includes a driving transistor DRT and an organic light emitting diode OLED, and includes a first transistor T1 and a second transistor T2. and a third transistor T1. Also, a storage capacitor Cstg electrically connected to the second node N2 and the third node N3 of the driving transistor DRT may be included.

제1 트랜지스터(T1)는, 데이터 라인(DL)과 구동 트랜지스터(DRT)의 제2 노드(N2) 사이에 전기적으로 연결되며, 구동 트랜지스터(DRT)의 제2 노드(N2)에 데이터 전압(Vdata)이 인가되는 타이밍을 제어한다.The first transistor T1 is electrically connected between the data line DL and the second node N2 of the driving transistor DRT, and is connected to the second node N2 of the driving transistor DRT at a data voltage Vdata. ) controls the timing at which it is applied.

제2 트랜지스터(T2)는, 기준 전압 라인(RVL)과 구동 트랜지스터(DRT)의 제3 노드(N3) 사이에 전기적으로 연결되며, 구동 트랜지스터(DRT)의 제3 노드(N3)에 기준 전압(Vref)이 인가되는 타이밍을 제어한다.The second transistor T2 is electrically connected between the reference voltage line RVL and the third node N3 of the driving transistor DRT, and the third node N3 of the driving transistor DRT is connected to the reference voltage ( Controls the timing at which Vref) is applied.

제3 트랜지스터(T3)는 EM 신호에 따라 동작하며 구동 트랜지스터(DRT)와 유기발광다이오드(OLED)의 동작 타이밍을 제어하고, 스토리지 캐패시터(Cstg)는 한 프레임 동안 데이터 전압(Vdata)을 유지시켜준다.The third transistor T3 operates according to the EM signal and controls the operation timing of the driving transistor DRT and the organic light emitting diode OLED, and the storage capacitor Cstg maintains the data voltage Vdata for one frame. .

이와 같이, nMOS 유형의 서브픽셀(SP) 구조에서 스토리지 캐패시터(Cstg)가 구동 트랜지스터(DRT)의 제2 노드(N2)와 제3 노드(N3) 사이에 형성되므로, 구동 트랜지스터(DRT)의 동작점 조정을 위해 기저 전압(VSS)을 조정할 경우 데이터 전압(Vdata)이 스토리지 캐패시터(Cstg)에 충전되는 것에 영향을 줄 수 있다.As described above, since the storage capacitor Cstg is formed between the second node N2 and the third node N3 of the driving transistor DRT in the nMOS type subpixel SP structure, the driving transistor DRT operates. When the base voltage VSS is adjusted for point adjustment, it may affect how the data voltage Vdata is charged in the storage capacitor Cstg.

따라서, 저전력 모드에서 구동 전압(VDD)을 낮춰줌으로써 구동 트랜지스터(DRT)의 동작점을 조정할 수 있도록 한다. 그리고, 데이터 전압(Vdata) 또는 기저 전압(VSS)의 조정을 통해 Vgs를 높여줌으로써, 구동 트랜지스터(DRT)의 동작점 조정에 따른 휘도 저하를 방지할 수 있도록 한다.Therefore, by lowering the driving voltage VDD in the low power mode, the operating point of the driving transistor DRT can be adjusted. In addition, by increasing Vgs through adjustment of the data voltage Vdata or the base voltage VSS, a decrease in luminance due to adjustment of the operating point of the driving transistor DRT can be prevented.

도 14는 도 13에 도시된 서브픽셀(SP)을 구동하는 데이터 구동 회로(130)의 구성의 예시를 나타낸 것이다.FIG. 14 illustrates an example of the configuration of the data driving circuit 130 that drives the subpixel SP shown in FIG. 13 .

도 14를 참조하면, 데이터 구동 회로(130)는, 구동 전압 출력부(132)와, 기저 전압 출력부(133)와, 기준 전압 출력부(134)를 포함할 수 있다.Referring to FIG. 14 , the data driving circuit 130 may include a driving voltage output unit 132 , a base voltage output unit 133 , and a reference voltage output unit 134 .

구동 전압 출력부(132), 기저 전압 출력부(133) 및 기준 전압 출력부(134)는, 각각 저전력 모드 인에이블 신호에 의해 제어되는 스위치와 연결된다.The driving voltage output unit 132 , the base voltage output unit 133 , and the reference voltage output unit 134 are each connected to a switch controlled by a low power mode enable signal.

구동 전압 출력부(132)는, 일반 모드에서 제1 구동 전압을 출력하고 저전력 모드에서 제1 구동 전압보다 낮은 제2 구동 전압을 출력한다. 이때, 제1 구동 전압은 구동 전압 출력부(132)의 외부에서 생성된 전압일 수도 있다. 즉, 구동 전압 출력부(132)는, 데이터 구동 회로(130)의 외부에서 생성되거나 내부에서 생성된 구동 전압(VDD)을 출력할 수 있다.The driving voltage output unit 132 outputs a first driving voltage in the normal mode and outputs a second driving voltage lower than the first driving voltage in the low power mode. In this case, the first driving voltage may be a voltage generated outside the driving voltage output unit 132 . That is, the driving voltage output unit 132 may output the driving voltage VDD generated externally or internally of the data driving circuit 130 .

기준 전압 출력부(134)는, 일반 모드에서 제1 기준 전압을 출력하고 저전력 모드에서 제2 기준 전압을 출력한다. 제1 기준 전압과 제2 기준 전압은 각각 제1 구동 전압과 제2 구동 전압에 따라 일정한 레벨로 조정된 전압일 수 있다.The reference voltage output unit 134 outputs a first reference voltage in a normal mode and outputs a second reference voltage in a low power mode. The first reference voltage and the second reference voltage may be voltages adjusted to a constant level according to the first driving voltage and the second driving voltage, respectively.

기저 전압 출력부(133)는, 일반 모드에서 제1 기저 전압을 출력하고 저전력 모드에서 제1 기저 전압보다 낮은 제2 기저 전압을 출력한다. 여기서, 제1 기저 전압은 그라운드 전압(GND)일 수 있으며, 제2 기저 전압은 그라운드 전압(GND)보다 낮은 전압일 수 있다. 또한, 기저 전압 출력부(133)는, 데이터 구동 회로(130)의 외부에서 생성되거나 내부에서 생성된 기저 전압(VSS)을 출력할 수도 있다.The base voltage output unit 133 outputs a first base voltage in a normal mode and outputs a second base voltage lower than the first base voltage in a low power mode. Here, the first ground voltage may be the ground voltage (GND), and the second ground voltage may be a voltage lower than the ground voltage (GND). Also, the base voltage output unit 133 may output the base voltage VSS generated externally or internally of the data driving circuit 130 .

도 15는 도 14에 도시된 데이터 구동 회로(130)에 의해 출력된 전압의 예시를 나타낸 것이다.FIG. 15 illustrates an example of a voltage output by the data driving circuit 130 shown in FIG. 14 .

도 15를 참조하면, 데이터 구동 회로(130)는, 일반 모드에서 제1 구동 주파수에 맞춰 데이터 전압(Vdata)을 출력하고 저전력 모드에서 제2 구동 주파수에 맞춰 데이터 전압(Vdata)을 출력한다.Referring to FIG. 15 , the data driving circuit 130 outputs the data voltage Vdata according to the first driving frequency in the normal mode and outputs the data voltage Vdata according to the second driving frequency in the low power mode.

그리고, 일반 모드와 저전력 모드에서 구동 전압(VDD), 기저 전압(VSS) 및 기준 전압(Vref) 등을 출력한다.In addition, the driving voltage VDD, the base voltage VSS, and the reference voltage Vref are output in the normal mode and the low power mode.

데이터 구동 회로(130)는, 저전력 모드에서 일반 모드의 구동 전압(VDD)보다 낮은 구동 전압(VDD)을 출력할 수 있다. 일 예로, 일반 모드의 구동 전압(VDD)보다 ΔV1만큼 낮은 구동 전압(VDD)을 저전력 모드에서 출력한다.The data driving circuit 130 may output a driving voltage VDD lower than the driving voltage VDD of the normal mode in the low power mode. For example, a driving voltage VDD lower than the driving voltage VDD in the normal mode by ΔV1 is output in the low power mode.

그리고, 저전력 모드에서 낮게 출력되는 구동 전압(VDD)에 맞춰 기준 전압(Vref)을 낮게 출력한다.In addition, the reference voltage Vref is output low in accordance with the driving voltage VDD output low in the low power mode.

데이터 구동 회로(130)는, 저전력 모드에서 일반 모드의 기저 전압(VSS)보다 낮은 기저 전압(VSS)을 출력할 수 있으며, 일 예로, 일반 모드의 기저 전압(VSS)보다 ΔV2만큼 낮은 기저 전압(VSS)을 출력할 수 있다.The data driving circuit 130 may output a base voltage VSS lower than the base voltage VSS of the normal mode in the low power mode, and for example, a base voltage lower than the base voltage VSS of the normal mode by ΔV2 ( VSS) can be output.

여기서, ΔV2는 ΔV1보다 작을 수 있다.Here, ΔV2 may be smaller than ΔV1.

즉, 본 발명의 실시예들은, 저전력 모드에서 구동 전압(VDD)을 낮게 출력함으로써, 구동 전압(VDD)과 기저 전압(VSS)의 차이를 감소시켜 저전력 모드에서 소비 전력을 저감시키면서 구동 트랜지스터(DRT)의 동작점을 리니어 영역으로 이동시켜 플리커를 개선한다.That is, the embodiments of the present invention reduce the difference between the driving voltage VDD and the base voltage VSS by outputting the driving voltage VDD low in the low power mode, thereby reducing power consumption in the low power mode and driving transistor DRT ) is moved to the linear region to improve flicker.

그리고, 저전력 모드에서 기저 전압(VSS)을 구동 전압(VDD)이 낮아진 정도보다 작게 낮춰줌으로써, 구동 트랜지스터(DRT)의 동작점이 리니어 영역에 위치하더라도 새츄레이션 영역에 위치한 경우와 동일한 휘도를 유지할 수 있도록 한다.And, by lowering the base voltage VSS to a lower level than the driving voltage VDD in the low power mode, even if the operating point of the driving transistor DRT is located in the linear region, the same luminance as that in the case where it is located in the saturation region can be maintained. do.

도 16은 도 15에 도시된 출력 전압에 의한 구동 시 구동 트랜지스터(DRT)의 동작점 그래프를 나타낸 것이다.FIG. 16 is a graph of an operating point of the driving transistor DRT when driven by the output voltage shown in FIG. 15 .

도 16을 참조하면, 일반 모드에서 데이터 구동 회로(130)가 제1 구동 전압과 제1 기저 전압을 출력하므로, 유기발광다이오드(OLED)의 전류-전압 커브가 Vds(Normal) 영역에 형성된다.Referring to FIG. 16 , since the data driving circuit 130 outputs the first driving voltage and the first ground voltage in the normal mode, the current-voltage curve of the organic light emitting diode (OLED) is formed in the Vds (Normal) region.

따라서, 구동 트랜지스터(DRT)의 출력 커브와 유기발광다이오드(OLED)의 전류-전압 커브가 서로 만나는 동작점이 구동 트랜지스터(DRT)의 새츄레이션 영역에 위치하게 된다.Accordingly, the operating point where the output curve of the driving transistor DRT and the current-voltage curve of the organic light emitting diode OLED meet is located in the saturation region of the driving transistor DRT.

저전력 모드에서 데이터 구동 회로(130)가 제1 구동 전압보다 낮은 제2 구동 전압을 출력하므로, 구동 전압(VDD)과 기저 전압(VSS)의 차이가 감소하게 된다.Since the data driving circuit 130 outputs a second driving voltage lower than the first driving voltage in the low power mode, a difference between the driving voltage VDD and the base voltage VSS is reduced.

그리고, 저전력 모드에서 데이터 구동 회로(130)가 제1 기저 전압보다 낮은 제2 기저 전압을 출력하므로, 유기발광다이오드(OLED)의 전류-전압 커브가 Vds(AoD,Lin) 영역에 형성된다. 또한, 저전력 모드에서 기저 전압(VSS)이 낮아짐에 따라 Vgs가 전류량이 증가하는 방향으로 이동하게 된다.Also, since the data driving circuit 130 outputs a second ground voltage lower than the first ground voltage in the low power mode, a current-voltage curve of the organic light emitting diode (OLED) is formed in the Vds(AoD,Lin) region. Also, as the base voltage VSS decreases in the low power mode, Vgs moves in a direction in which the amount of current increases.

따라서, 구동 트랜지스터(DRT)와 유기발광다이오드(OLED)의 동작점이 리니어 영역에 위치하며, 동작점이 새츄레이션 영역에 위치하는 경우에 비하여 휘도가 크게 저하되지 않도록 한다.Therefore, the operating points of the driving transistor DRT and the organic light emitting diode OLED are located in the linear region, and luminance is prevented from significantly deteriorating compared to the case where the operating points are located in the saturation region.

이러한 저전력 모드에서 구동 전압(VDD)과 기저 전압(VSS)의 조정을 통해 휘도를 유지하며 플리커를 개선하는 방식은 pMOS 유형의 트랜지스터로 구성된 서브픽셀(SP)에도 적용될 수 있다.In this low-power mode, a method of maintaining luminance and improving flicker by adjusting the driving voltage VDD and the base voltage VSS can also be applied to subpixels SP composed of pMOS type transistors.

도 17은 본 발명의 실시예들에 따른 표시장치(100)에서 pMOS 유형의 트랜지스터로 구성된 서브픽셀(SP) 구조의 예시를 나타낸 것이다.17 illustrates an example of a structure of a sub-pixel (SP) composed of pMOS type transistors in the display device 100 according to embodiments of the present invention.

도 17을 참조하면, 본 발명의 실시예들에 따른 서브픽셀(SP)은, 구동 트랜지스터(DRT)와 유기발광다이오드(OLED)를 포함하고, 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제4 트랜지스터(T4), 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)를 포함할 수 있다. 여기서, 서브픽셀(SP)에 배치된 트랜지스터 중 일부는 듀얼 트랜지스터로 구성될 수 있다.Referring to FIG. 17 , a subpixel SP according to example embodiments includes a driving transistor DRT and an organic light emitting diode OLED, and includes a first transistor T1 and a second transistor T2. , a third transistor T3, a fourth transistor T4, a fifth transistor T5, and a sixth transistor T6. Here, some of the transistors disposed in the subpixel SP may be configured as dual transistors.

그리고, 구동 트랜지스터(DRT)의 제1 노드(N1)와 제2 노드(N2) 사이에 전기적으로 연결된 스토리지 캐패시터(Cstg)를 포함할 수 있다.Also, a storage capacitor Cstg electrically connected between the first node N1 and the second node N2 of the driving transistor DRT may be included.

즉, pMOS 유형의 서브픽셀(SP) 구조에서 스토리지 캐패시터(Cstg)는, 구동 전압(VDD)이 인가되는 구동 트랜지스터(DRT)의 제1 노드(N1)와 제2 노드(N2) 사이에 전기적으로 연결되므로, 구동 트랜지스터(DRT)의 제1 노드(N1)가 소스 노드가 되고 제3 노드(N3)가 드레인 노드가 될 수 있다.That is, in the pMOS type sub-pixel (SP) structure, the storage capacitor Cstg is electrically connected between the first node N1 and the second node N2 of the driving transistor DRT to which the driving voltage VDD is applied. Accordingly, the first node N1 of the driving transistor DRT may become a source node and the third node N3 may become a drain node.

스토리지 캐패시터(Cstg)가 구동 트랜지스터(DRT)의 제1 노드(N1)와 연결되므로, 데이터 구동 회로(130)는 기저 전압(VSS)을 조정하여 구동 트랜지스터(DRT)의 동작점이 리니어 영역에 위치하도록 할 수 있다.Since the storage capacitor Cstg is connected to the first node N1 of the driving transistor DRT, the data driving circuit 130 adjusts the base voltage VSS so that the operating point of the driving transistor DRT is located in a linear region. can do.

일 예로, 데이터 구동 회로(130)는, 저전력 모드에서 일반 모드의 기저 전압(VSS)보다 높은 기저 전압(VSS)을 서브픽셀(SP)로 출력한다.For example, the data driving circuit 130 outputs a base voltage VSS higher than the base voltage VSS of the normal mode to the subpixel SP in the low power mode.

저전력 모드에서 높은 기저 전압(VSS)이 출력되므로 구동 전압(VDD)과 기저 전압(VSS)의 차이가 감소하여, 구동 트랜지스터(DRT)의 동작점이 리니어 영역으로 이동할 수 있다.Since the high base voltage VSS is output in the low power mode, the difference between the driving voltage VDD and the base voltage VSS decreases, and thus the operating point of the driving transistor DRT may move to a linear region.

그리고, 데이터 구동 회로(130)는, 저전력 모드에서 일반 모드의 구동 전압(VDD)보다 높은 구동 전압(VDD)을 서브픽셀(SP)로 출력한다.Also, the data driving circuit 130 outputs a driving voltage VDD higher than the driving voltage VDD of the normal mode to the subpixel SP in the low power mode.

따라서, 구동 트랜지스터(DRT)의 제1 노드(N1)와 제2 노드(N2) 사이의 전압인 Vsg를 증가시켜 구동 트랜지스터(DRT)의 출력 전류가 증가하도록 함으로써, 리니어 영역에 동작점이 위치하더라도 새츄레이션 영역에서의 휘도와 동일한 휘도를 나타낼 수 있도록 한다.Therefore, by increasing the voltage Vsg between the first node N1 and the second node N2 of the driving transistor DRT to increase the output current of the driving transistor DRT, even if the operating point is located in the linear region, the The same luminance as the luminance in the luminance area can be displayed.

도 18은 도 17에 도시된 서브픽셀(SP)을 구동하는 데이터 구동 회로(130)의 구성의 예시를 나타낸 것이다.FIG. 18 illustrates an example of the configuration of the data driving circuit 130 that drives the subpixel SP shown in FIG. 17 .

도 18을 참조하면, 데이터 구동 회로(130)는, 구동 전압 출력부(132)와, 기저 전압 출력부(133)와, 초기화 전압 출력부(135)를 포함할 수 있다.Referring to FIG. 18 , the data driving circuit 130 may include a driving voltage output unit 132 , a base voltage output unit 133 , and an initialization voltage output unit 135 .

구동 전압 출력부(132), 기저 전압 출력부(133) 및 초기화 전압 출력부(135)는, 각각 저전력 모드 인에이블 신호에 의해 제어되는 스위치와 연결된다.The driving voltage output unit 132 , the base voltage output unit 133 , and the initialization voltage output unit 135 are each connected to a switch controlled by a low power mode enable signal.

구동 전압 출력부(132)는, 일반 모드에서 외부에서 생성된 제1 구동 전압을 서브픽셀(SP)로 출력하고, 저전력 모드에서 제2 구동 전압을 생성하여 출력할 수 있다. 즉, 구동 전압 출력부(132)는, 데이터 구동 회로(130)의 외부에서 생성되거나 내부에서 생성된 구동 전압(VDD)을 출력할 수 있다.The driving voltage output unit 132 may output the externally generated first driving voltage to the subpixel SP in the normal mode and generate and output the second driving voltage in the low power mode. That is, the driving voltage output unit 132 may output the driving voltage VDD generated externally or internally of the data driving circuit 130 .

여기서, 제2 구동 전압은 제1 구동 전압보다 높은 전압일 수 있다. 따라서, 구동 전압 출력부(132)에서 제2 구동 전압을 생성하기 위해 이용하는 고전위 전압은 제1 구동 전압보다 높은 전압일 수 있다.Here, the second driving voltage may be a higher voltage than the first driving voltage. Accordingly, the high potential voltage used by the driving voltage output unit 132 to generate the second driving voltage may be higher than the first driving voltage.

초기화 전압 출력부(135)는, 일반 모드에서 제1 초기화 전압을 출력하고 저전력 모드에서 제2 초기화 전압을 출력한다. 제1 초기화 전압과 제2 초기화 전압은 스토리지 캐패시터(Cstg)의 충전에 영향을 줄 수 있으므로, 각각 제1 구동 전압 및 제2 구동 전압에 따라 조정된 전압 레벨을 가질 수 있다.The initialization voltage output unit 135 outputs a first initialization voltage in a normal mode and outputs a second initialization voltage in a low power mode. Since the first initialization voltage and the second initialization voltage may affect charging of the storage capacitor Cstg, they may have voltage levels adjusted according to the first driving voltage and the second driving voltage, respectively.

기저 전압 출력부(133)는, 일반 모드에서 제1 기저 전압을 출력하고 저전력 모드에서 제1 기저 전압보다 높은 제2 기저 전압을 출력한다. 이러한 제1 기저 전압과 제2 기저 전압은 데이터 구동 회로(130)의 외부에서 생성되거나, 내부에서 생성된 전압일 수 있다.The base voltage output unit 133 outputs a first base voltage in a normal mode and outputs a second base voltage higher than the first base voltage in a low power mode. The first ground voltage and the second ground voltage may be generated externally or internally of the data driving circuit 130 .

여기서, 제2 기저 전압은 그라운드 전압(GND)보다 높은 전압일 수 있으며, 기저 전압 출력부(133)는 그라운드 전압(GND)보다 높은 기저 전압(VSS)을 생성하기 위해 (+)인 고전위 전압을 이용할 수 있다.Here, the second base voltage may be a voltage higher than the ground voltage GND, and the base voltage output unit 133 generates a base voltage VSS higher than the ground voltage GND. is available.

도 19는 도 18에 도시된 데이터 구동 회로(130)에 의해 출력된 전압의 예시를 나타낸 것이다.FIG. 19 illustrates an example of a voltage output by the data driving circuit 130 shown in FIG. 18 .

도 19를 참조하면, 데이터 구동 회로(130)는, 일반 모드에서 제1 구동 주파수에 맞춰 데이터 전압(Vdata)을 출력하고 저전력 모드에서 제2 구동 주파수에 맞춰 데이터 전압(Vdata)을 출력한다.Referring to FIG. 19 , the data driving circuit 130 outputs the data voltage Vdata according to the first driving frequency in the normal mode and outputs the data voltage Vdata according to the second driving frequency in the low power mode.

그리고, 일반 모드와 저전력 모드에서 구동 전압(VDD), 기저 전압(VSS) 및 초기화 전압(Vint) 등을 출력한다.In addition, the driving voltage VDD, the base voltage VSS, and the initialization voltage Vint are output in the normal mode and the low power mode.

데이터 구동 회로(130)는, 저전력 모드에서 일반 모드의 구동 전압(VDD)보다 높은 구동 전압(VDD)을 출력할 수 있다. 일 예로, 일반 모드의 구동 전압(VDD)보다 ΔV3만큼 높은 구동 전압(VDD)을 저전력 모드에서 출력한다.The data driving circuit 130 may output a driving voltage VDD higher than the driving voltage VDD of the normal mode in the low power mode. For example, a driving voltage VDD higher than the driving voltage VDD in the normal mode by ΔV3 is output in the low power mode.

그리고, 저전력 모드에서 높게 출력되는 구동 전압(VDD)에 맞춰 초기화 전압(Vint)을 높게 출력한다.In addition, the initialization voltage Vint is output high in accordance with the driving voltage VDD output high in the low power mode.

데이터 구동 회로(130)는, 저전력 모드에서 일반 모드의 기저 전압(VSS)보다 높은 기저 전압(VSS)을 출력할 수 있으며, 일 예로, 일반 모드의 기저 전압(VSS)보다 ΔV4만큼 높은 기저 전압(VSS)을 출력할 수 있다.The data driving circuit 130 may output a base voltage VSS higher than the base voltage VSS of the normal mode in the low power mode, and for example, a base voltage higher than the base voltage VSS of the normal mode by ΔV4 ( VSS) can be output.

여기서, ΔV4는 ΔV3보다 클 수 있다.Here, ΔV4 may be greater than ΔV3.

즉, 가용 범위가 큰 기저 전압(VSS)의 증가 폭을 구동 전압(VDD)의 증가 폭보다 크게 함으로써, 구동 전압(VDD)과 기저 전압(VSS)의 차이를 감소시켜 구동 트랜지스터(DRT)의 동작점이 리니어 영역에 위치할 수 있도록 한다.That is, by making the increase range of the base voltage VSS, which has a large usable range, larger than the increase range of the driving voltage VDD, the difference between the driving voltage VDD and the base voltage VSS is reduced, thereby reducing the operation of the driving transistor DRT. Allows points to be located in a linear region.

그리고, 구동 전압(VDD)의 증가를 통해 구동 트랜지스터(DRT)의 Vsg를 증가시켜줌으로써, 구동 트랜지스터(DRT)의 동작점이 리니어 영역에 위치하더라도 새츄레이션 영역에 위치하는 경우와 동일한 휘도를 유지할 수 있도록 한다.In addition, by increasing Vsg of the driving transistor DRT through an increase in the driving voltage VDD, even if the operating point of the driving transistor DRT is located in the linear region, the same luminance as that in the case where it is located in the saturation region can be maintained. do.

도 20은 도 19에 도시된 출력 전압에 의한 구동 시 구동 트랜지스터(DRT)의 동작점 그래프를 나타낸 것이다.FIG. 20 is a graph of an operating point of the driving transistor DRT when driven by the output voltage shown in FIG. 19 .

도 20을 참조하면, 일반 모드에서 구동 트랜지스터(DRT)와 유기발광다이오드(OLED)의 동작점은 구동 트랜지스터(DRT)의 출력 커브가 낮은 기울기로 증가 또는 일정한 값에 수렴하는 새츄레이션 영역에 위치한다.Referring to FIG. 20 , operating points of the driving transistor DRT and the organic light emitting diode OLED in the normal mode are located in a saturation region where the output curve of the driving transistor DRT increases with a low slope or converges to a constant value. .

저전력 모드에서 일반 모드의 기저 전압(VSS)보다 높은 기저 전압(VSS)이 인가됨에 따라, 유기발광다이오드(OLED)의 전류-전압 커브가 이동하여 구동 트랜지스터(DRT)의 유기발광다이오드(OLED)의 동작점이 리니어 영역에 형성될 수 있다.As the base voltage VSS higher than the base voltage VSS of the normal mode is applied in the low power mode, the current-voltage curve of the organic light emitting diode (OLED) shifts and the driving transistor DRT of the organic light emitting diode (OLED) moves. The operating point may be formed in a linear region.

그리고, 저전력 모드에서 일반 모드의 구동 전압(VDD)보다 높은 구동 전압(VDD)이 인가됨에 따라, 구동 트랜지스터(DRT)의 Vsg를 증가시켜 구동 트랜지스터(DRT)와 유기발광다이오드(OLED)의 동작점이 전류량이 증가하는 방향으로 이동하게 된다.In addition, as the driving voltage VDD higher than the driving voltage VDD in the normal mode is applied in the low power mode, Vsg of the driving transistor DRT is increased so that the operating point of the driving transistor DRT and the organic light emitting diode OLED is reduced. It moves in the direction of increasing current.

따라서, 저전력 모드에서 구동 전압(VDD)과 기저 전압(VSS)의 조정을 통해 구동 트랜지스터(DRT)의 동작점이 리니어 영역에 위치하도록 하며, 동시에 리니어 영역에서의 동작점이 새츄레이션 영역에서의 동작점과 동일 또는 유사한 출력 전류 범위에 위치하도록 한다.Therefore, the operating point of the driving transistor DRT is located in the linear region by adjusting the driving voltage VDD and the base voltage VSS in the low power mode, and at the same time, the operating point in the linear region is the same as the operating point in the saturation region. It should be located in the same or similar output current range.

이를 통해, 저전력 모드에서 휘도 변화로 인한 플리커를 개선하며, 구동 트랜지스터(DRT)의 동작점이 리니어 영역에 위치함에 따른 휘도 저하를 방지할 수 있도록 한다.Through this, flicker due to luminance change in the low power mode is improved, and luminance degradation due to the operating point of the driving transistor DRT being located in a linear region can be prevented.

도 21은 본 발명의 실시예들에 따른 데이터 구동 회로(130)의 구동 방법의 과정을 나타낸 것이다.21 illustrates a process of a method of driving the data driving circuit 130 according to example embodiments.

도 21을 참조하면, 본 발명의 실시예들에 따른 데이터 구동 회로(130)는 일반 모드와 저전력 모드에서 출력하는 전압을 다르게 제어할 수 있다.Referring to FIG. 21 , the data driving circuit 130 according to embodiments of the present invention may differently control voltages output in a normal mode and a low power mode.

데이터 구동 회로(130)는 일반 모드이면(S2100), 제1 구동 주파수에 맞춰 데이터 전압(Vdata)을 출력한다(S2110). 그리고, 제1 구동 전압과 제2 구동 전압을 출력한다(S2120).When the data driving circuit 130 is in the normal mode (S2100), it outputs the data voltage Vdata according to the first driving frequency (S2110). Then, the first driving voltage and the second driving voltage are output (S2120).

데이터 구동 회로(130)는 저전력 모드이면(S2130), 제1 구동 주파수보다 낮은 제2 구동 주파수에 맞춰 데이터 전압(Vdata)을 출력한다(S2140).In the low power mode (S2130), the data driving circuit 130 outputs the data voltage Vdata according to a second driving frequency lower than the first driving frequency (S2140).

데이터 구동 회로(130)는 저전력 모드에서 구동 전압(VDD)과 기저 전압(VSS)을 일반 모드와 다르게 출력할 수 있다.The data driving circuit 130 may output the driving voltage VDD and the base voltage VSS differently from those in the normal mode in the low power mode.

데이터 구동 회로(130)는 서브픽셀(SP)이 nMOS 유형의 트랜지스터로 구성된 경우(S2150), 저전력 모드에서 제1 구동 전압보다 낮은 제2 구동 전압을 출력하고 제1 기저 전압보다 낮은 제2 기저 전압을 출력한다(S2160).The data driving circuit 130 outputs a second driving voltage lower than the first driving voltage in the low power mode and a second base voltage lower than the first base voltage when the subpixel SP is formed of an nMOS type transistor (S2150). is output (S2160).

저전력 모드에서 구동 전압(VDD)을 낮춰줌으로써 전압 변동에 의한 휘도 변화를 감소시키고, 기저 전압(VSS)을 함께 낮춰줌으로써 일정한 휘도를 유지할 수 있도록 한다.In the low power mode, the driving voltage (VDD) is lowered to reduce the luminance change due to the voltage fluctuation, and the base voltage (VSS) is also lowered to maintain a constant luminance.

데이터 구동 회로(130)는 서브픽셀(SP)이 pMOS 유형의 트랜지스터로 구성된 경우(S2170), 저전력 모드에서 제1 기저 전압보다 높은 제2 기저 전압을 출력하고 제1 구동 전압보다 높은 제2 구동 전압을 출력한다(S2180).The data driving circuit 130 outputs a second base voltage higher than the first base voltage in the low power mode and a second driving voltage higher than the first driving voltage when the subpixel SP is formed of a pMOS type transistor (S2170). is output (S2180).

저전력 모드에서 기저 전압(VSS)을 높여줌으로써 전압 변동에 의한 휘도 변화를 감소시켜 플리커를 개선하고, 구동 전압(VDD)을 높여줌으로써 휘도가 저하되는 것을 방지할 수 있도록 한다.In the low power mode, flicker is improved by reducing luminance change due to voltage fluctuation by increasing the base voltage VSS, and it is possible to prevent luminance from deteriorating by increasing the driving voltage VDD.

본 발명의 실시예들은, 일반 모드보다 낮은 구동 주파수로 구동하는 저전력 모드에서 구동 전압(VDD)과 기저 전압(VSS)의 차이를 감소시켜 구동 트랜지스터(DRT)의 동작점을 조정해줌으로써, 저전력 모드에서 전압 변동에 의한 휘도 변화를 감소시키고 플리커를 개선할 수 있도록 한다.Embodiments of the present invention adjust the operating point of the driving transistor DRT by reducing the difference between the driving voltage VDD and the base voltage VSS in the low power mode, which is driven at a driving frequency lower than that of the normal mode. It reduces luminance change due to voltage fluctuation and improves flicker.

또한, 서브픽셀(SP)을 구성하는 트랜지스터의 구성에 따라 저전력 모드에서의 기저 전압(VSS)을 낮춰주거나 구동 전압(VDD)을 높여줌으로써, 구동 트랜지스터(DRT)의 동작점을 조정하더라도 휘도가 크게 저하되는 것을 방지할 수 있도록 한다.In addition, by lowering the base voltage VSS or increasing the driving voltage VDD in the low power mode according to the configuration of the transistor constituting the subpixel SP, even if the operating point of the driving transistor DRT is adjusted, the luminance is greatly improved. to prevent deterioration.

이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 또한, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이므로 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.The above description is merely an example of the technical idea of the present invention, and various modifications and variations can be made to those skilled in the art without departing from the essential characteristics of the present invention. In addition, the embodiments disclosed in the present invention are not intended to limit the technical idea of the present invention, but to explain, so the scope of the technical idea of the present invention is not limited by these embodiments. The protection scope of the present invention should be construed according to the claims below, and all technical ideas within the equivalent range should be construed as being included in the scope of the present invention.

100: 표시장치 110: 표시패널
120: 게이트 구동 회로 130: 데이터 구동 회로
131: 데이터 전압 출력부 132: 구동 전압 출력부
133: 기저 전압 출력부 134: 기준 전압 출력부
135: 초기화 전압 출력부 140: 컨트롤러100: display device 110: display panel
120: gate driving circuit 130: data driving circuit
131: data voltage output unit 132: driving voltage output unit
133: base voltage output unit 134: reference voltage output unit
135: initialization voltage output unit 140: controller

Claims

a display panel including a plurality of subpixels on which a driving transistor and an organic light emitting diode are disposed; and
A data driving circuit outputting a driving voltage, a base voltage, and a data voltage to the plurality of subpixels;
The data driving circuit,
In a first driving period, the driving voltage and the base voltage are output and the data voltage is output according to a first driving frequency, and in a second driving period, the driving voltage and the base voltage are output and lower than the first driving frequency outputting the data voltage according to a second driving frequency;
a difference between the driving voltage output in the second driving period and the base voltage is smaller than a difference between the driving voltage output in the first driving period and the base voltage;
Each of the driving voltage and the base voltage output in the second driving period is lower than each of the driving voltage and the base voltage output in the first driving period, or the driving voltage and the base voltage output in the second driving period Each of the base voltages is higher than each of the driving voltage and the base voltage output in the first driving period.

According to claim 1,
The data driving circuit,
outputting a driving voltage lower than the driving voltage output in the first driving period by a first voltage in the second driving period;
A base voltage lower than the base voltage output in the first driving period by a second voltage is output in the second driving period;
The second voltage is lower than the first voltage.

According to claim 1,
The data driving circuit,
outputting a driving voltage higher than the driving voltage output in the first driving period by a third voltage in the second driving period;
A base voltage higher than the base voltage output in the first driving period by a fourth voltage is output in the second driving period;
The fourth voltage is greater than the third voltage.

According to claim 1,
The data driving circuit,
outputting a driving voltage lower than the driving voltage output in the first driving period in the second driving period;
A display device that outputs the base voltage lower than the ground voltage in the second driving period.

According to claim 1,
The data driving circuit,
outputting a driving voltage higher than the driving voltage output in the first driving period in the second driving period;
A display device that outputs the base voltage higher than the ground voltage in the second driving period.

According to claim 1,
The data driving circuit,
The display device outputs the driving voltage and the base voltage corresponding to the ground voltage during a partial period between the first driving period and the second driving period.

According to claim 1,
The data driving circuit,
outputting a first data voltage corresponding to a specific grayscale in the first driving period, and outputting a second data voltage corresponding to the specific grayscale in the second driving period;
The second data voltage is higher than the first data voltage.

According to claim 1,
The organic light emitting diode,
A display device operating in a period in which an output current of the driving transistor increases with a predetermined slope or more according to a difference in voltage applied to both nodes of the driving transistor.

a display panel including a plurality of subpixels on which a driving transistor and an organic light emitting diode are disposed; and
A data driving circuit outputting a driving voltage, a base voltage, and a data voltage to the plurality of subpixels;
The data driving circuit,
In a first driving period, the driving voltage and the base voltage are output and the data voltage is output according to a first driving frequency, and in a second driving period, the driving voltage and the base voltage are output and lower than the first driving frequency outputting the data voltage according to a second driving frequency;
a difference between the driving voltage output in the second driving period and the base voltage is smaller than a difference between the driving voltage output in the first driving period and the base voltage;
The driving voltage output in the second driving period is different from the driving voltage output in the first driving period, and the base voltage output in the second driving period is the base voltage output in the first driving period. is the same as
outputting a first data voltage corresponding to a specific grayscale in the first driving period, and outputting a second data voltage corresponding to the specific grayscale in the second driving period;
The second data voltage is higher than the first data voltage.

a plurality of subpixels in which driving transistors and organic light emitting diodes are disposed; and
A data driving circuit outputting a driving voltage, a base voltage, and a data voltage to the plurality of subpixels;
The data driving circuit,
In a first driving period, the driving voltage and the base voltage are output and the data voltage is output according to a first driving frequency, and in a second driving period, the driving voltage and the base voltage are output and lower than the first driving frequency outputting the data voltage according to a second driving frequency;
a difference between the driving voltage output in the second driving period and the base voltage is smaller than a difference between the driving voltage output in the first driving period and the base voltage;
Each of the driving voltage and the base voltage output in the second driving period is lower than each of the driving voltage and the base voltage output in the first driving period, or the driving voltage and the base voltage output in the second driving period Each of the base voltages is higher than each of the driving voltage and the base voltage output in the first driving period.

a data voltage output unit outputting a data voltage in accordance with a first driving frequency in a first driving period and outputting a data voltage in accordance with a second driving frequency lower than the first driving frequency in a second driving period;
a driving voltage output unit outputting a first driving voltage in the first driving period and outputting a second driving voltage in the second driving period; and
a base voltage output unit configured to output a first ground voltage in the first driving period and a second ground voltage in the second driving period;
a difference between the second driving voltage and the second ground voltage is smaller than a difference between the first driving voltage and the first ground voltage;
Each of the second driving voltage and the second ground voltage is lower than each of the first driving voltage and the first ground voltage, or each of the second driving voltage and the second ground voltage is the first driving voltage and the first ground voltage. 1 Data drive circuit higher than each base voltage.

According to claim 11,
The second driving voltage is lower than the first driving voltage by a first voltage, and the second base voltage is lower than the first base voltage by a second voltage;
The second voltage is less than the first voltage data driving circuit.

According to claim 11,
The second driving voltage is higher than the first driving voltage by a third voltage, and the second base voltage is higher than the first base voltage by a fourth voltage;
The fourth voltage is greater than the third voltage.

According to claim 11,
The driving voltage output unit,
The data driving circuit outputs the driving voltage corresponding to the ground voltage during at least a partial period between the first driving period and the second driving period.

According to claim 11,
The base voltage output unit,
outputting the base voltage lower than a ground voltage in any one of the first driving period and the second driving period;
The data driving circuit outputs the base voltage corresponding to the ground voltage during at least a partial period between the first driving period and the second driving period.

a data line to which a data voltage is applied;
a driving voltage line to which a driving voltage is applied; and
Includes a plurality of subpixels supplied with the data voltage and the driving voltage;
Each of the plurality of subpixels,
a driving transistor having a first node, a second node, and a third node, wherein the first node is electrically connected to the driving voltage line;
a scan transistor electrically connected between the data line and the second node of the driving transistor; and
an organic light emitting diode having a first electrode and a second electrode, the first electrode electrically connected to the third node of the driving transistor, and the second electrode receiving a base voltage;
In a first driving period, the driving voltage and the base voltage are applied, the data voltage is applied according to a first driving frequency, and in a second driving period, the driving voltage and the base voltage are applied, and a lower frequency than the first driving frequency is applied. The data voltage is applied according to a second driving frequency,
a difference between the driving voltage applied in the second driving period and the base voltage is smaller than a difference between the driving voltage applied in the first driving period and the base voltage;
Each of the driving voltage and the base voltage applied in the second driving period is lower than each of the driving voltage and the base voltage applied in the first driving period, or the driving voltage and the base voltage applied in the second driving period Each of the base voltages is higher than each of the driving voltage and the base voltage applied in the first driving period.

According to claim 16,
Each of the plurality of subpixels,
a capacitor electrically connected between the first node and the second node of the driving transistor;
A driving voltage higher than the driving voltage applied in the first driving period is applied in the second driving period;
A display device receiving a base voltage higher than the base voltage applied in the first driving period in the second driving period.

According to claim 16,
Each of the plurality of subpixels,
a capacitor electrically connected between the first node and the third node of the driving transistor;
A driving voltage lower than the driving voltage applied in the first driving period is applied in the second driving period;
A display device receiving a base voltage lower than the base voltage applied in the first driving period in the second driving period.