KR102510134B1 - 비-강자성 스페이싱 복합층, 그 방법, 합성 반강자성 적층 구조물, 및 자기저항성 랜덤 액세스 메모리 - Google Patents

비-강자성 스페이싱 복합층, 그 방법, 합성 반강자성 적층 구조물, 및 자기저항성 랜덤 액세스 메모리 Download PDF

Info

Publication number
KR102510134B1
KR102510134B1 KR1020210065365A KR20210065365A KR102510134B1 KR 102510134 B1 KR102510134 B1 KR 102510134B1 KR 1020210065365 A KR1020210065365 A KR 1020210065365A KR 20210065365 A KR20210065365 A KR 20210065365A KR 102510134 B1 KR102510134 B1 KR 102510134B1
Authority
KR
South Korea
Prior art keywords
layer
spacing
ferromagnetic
sputtering target
thickness
Prior art date
Application number
KR1020210065365A
Other languages
English (en)
Other versions
KR20220032465A (ko
Inventor
치-후앙 라이
춘-리앙 양
이-환 충
웨이-치 후앙
치-웬 탕
후이-웬 청
Original Assignee
광양응용재료과기고분유한공사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 광양응용재료과기고분유한공사 filed Critical 광양응용재료과기고분유한공사
Publication of KR20220032465A publication Critical patent/KR20220032465A/ko
Application granted granted Critical
Publication of KR102510134B1 publication Critical patent/KR102510134B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3268—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
    • H01F10/3272—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn by use of anti-parallel coupled [APC] ferromagnetic layers, e.g. artificial ferrimagnets [AFI], artificial [AAF] or synthetic [SAF] anti-ferromagnets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/14—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates
    • H01F41/30—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE]
    • H01F41/302—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F41/305—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices applying the spacer or adjusting its interface, e.g. in order to enable particular effect different from exchange coupling
    • H01F41/306—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices applying the spacer or adjusting its interface, e.g. in order to enable particular effect different from exchange coupling conductive spacer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

순차적으로 적층된 제1, 제2 및 제3 스페이싱 층을 포함하는 비-강자성 스페이싱 복합층이 제공된다. 제1 및 제3 스페이싱 층은 각각 Re, Rh, Ir, W, Mo, Ta, 또는 Nb로 제조되며, 제2 스페이싱 층은 Ru로 제조된다. 제2 스페이싱 층은 0.18nm이상의 두께를 갖고, 비-강자성 스페이싱 복합층은 0.6nm 내지 1nm의 총 두께를 갖는다. 또한, 비-강자성 스페이싱 복합층, 합성 반강자성 적층 구조, 및 MRAM을 준비하는 방법에 제공된다. 합성 반강자성 적층 구조는 열처리후 특정 결합 강도 및 RKKY 간접 상호작용을 유지하여, MRAM의 기록 기능을 보존할 수 있다.

Description

비-강자성 스페이싱 복합층, 그 방법, 합성 반강자성 적층 구조물, 및 자기저항성 랜덤 액세스 메모리{non-ferromagnetic spacing composite layer, its method, synthetic antiferromagnetic laminated structure, and magnetoresistive random access memory}
본 발명은 비휘발성 메모리(non-volatile memory, NVM)에 관한 것으로, 특히 자기저항성 랜덤 액세스 메모리에 대한 비-강자성 스페이싱 복합층에 관한 것이다. 또한, 본 발명은 비-강자성 스페이싱 복합층을 제조하는 방법, 반강자성 적층 구조물, 및 비-강자성 스페이싱 복합층을 포함하는 MRAM에 관한 것이다.
메모리는 활성화 및 비-활성화 카테고리로 분류될 수 있다. 활성화 메모리는 전원이 꺼지면 그 저장된 데이터를 잃는다. 활성화 메모리의 예는 동적 랜덤 액세스 메모리(dynamic random access memory, DRAM) 및 정적 랜덤 액세스 메모리(static random access memory, SRAM)를 포함한다. 활성화 메모리와 달리, 비-활성화 메모리는 전원이 꺼졌을때에도 그 저장된 데이터를 유지한다. 비-활성화 메모리 장치에서, 저장된 데이터를 사용중 언제든지 다시 쓸수(written) 있는지 여부에 따라, 읽기 전용 메모리(read-only memory, ROM) 및 플래시 메모리로 분류될 수 있다. 삭제할 수 있고 다시쓸수 있는 기능을 갖는 플래시 메모리는 다양한 전자 제품에서 널리 사용되고 있지만, 최신 중앙 처리 유닛(CPU)의 증가된 프로세서 속도를 따라갈 수 있는 읽기 및 쓰기 속도를 제공할 수 없으며, 소형화 및 효율성 최적화의 한계에 직면해있다. 따라서, 정보 폭발 시대에 차세대 메모리(next-generation memory, NGM)의 개발이 필요하다고 판단된다.
NGM의 후보는 자기저항성 랜덤 액세스 메모리, 강유전성 랜덤 액세스 메모리(ferroelectric random access memory, FRAM), 상-변화 랜덤 액세스 메모리(phase-change random access memory, PRAM), 저항성 랜덤 액세스 메모리(resistive random access memory, RRAM), 및 탄소나노튜브 랜덤 액세스 메모리(carbon nanotube random access memory, CNT-RAM)를 포함한다. MRAM은 SRAM에 필적하는 읽기 및 쓰기 속도, DRAM과 같은 높은 저장 용량, 및 플래시 메모리보다 1010배 이상의 싸이클링 내구성을 제공하여, MRAM을 시장에서 가장 기대되는 NGM으로 만든다.
MRAM 소자의 출현은 거대 자기 저항(giant magnetoresistance, GMR)과 스핀-전달 토크(spin-transfer torque, STT) 효과에서 비롯된다. 강자성 층을 터널링하는 상이한 스핀 방향을 가진 전자는 상이한 전자 전도도를 갖기 때문에, GMR 효과는 강자성 층/비-강자성 층/강자성 층으로 구성된 적층물에서 관찰된다. 전기 저항은 외부 자기장에 따라 달라지며, 전기 저항의 변화는 저온에서 100%에 도달할 수 있다. STT는 터널링 자기 저항(tunneling magnetoresistance, TMR) 효과를 포함하는 자기 터널 접합(magnetic tunnel junction, MTJ)에 의해 달성된다. GMR의 적층 구조물과 달리, 비-강자성층을 대체하는 절연층은 MTJ 구조물의 두 개의 강자성 층 사이에 배치된다. 두 강자성 층의 자기 방향이 평행(P)일 때, 낮은 전기 저항(Rp)가 측정된다. 두 강자성 층의 자기 방향이 역평행(AP)일 때, 높은 전기 저항(RAP)이 측정된다. TMR 비율이라고 불리고
Figure 112021058544711-pat00001
로 정의되는, 전기 저항의 변화는 일반적으로 평행이거나 반평행으로 두 강자성 층의 자화 방향을 제어함으로써 100%이상이 될 수 있으며, 결과적으로 MTJ는 MRAM 소자안에 정보 저장을 하기 위한 기본 단위가 된다.
개발 초기 단계에서, 강자성 층의 형상 자기 이방성은 MTJ 수평 자기 이방성(horizontal magnetic anisotropy, HMA)안에서 자기 모멘트를 제공하였다. 따라서, 특정 재료 또는 구조 시스템의 채택이나 추가 열처리가 필요하지 않으므로, 상기 MTJ 구조의 프로세스 및 재료 설계를 단순하고 쉽게한다. 그러나, HMA를 구비한 MTJ 구조는 여전히 열 안정성이 불충분하다는 문제를 갖는다.
Δ에 의해 표시되는, 열 안정성은
Figure 112021058544711-pat00002
의 계산에 의해 평가될 수 있는데, M S ,H k ,V,k B , 및 T는 각각 포화 자화, 이방성 장(anisotropic field), 부피, 볼츠만 상수, 및 절대 온도이다. Δ의 값이 작을수록, 열안정성이 떨어져서, 자유 층이 자발적으로 자기 상태를 전환하고 기록 오류를 유발할 가능성이 높아진다. 백-엔드 프로세스를 충족하기 위해, MRAM 소자의 열안정성은 현재 최소 40, 또는 60 이상이어야 한다. 그러나, HMA를 구비한 MTJ 구조가 전술된 기준을 충족하기는 어렵다.
MTJ 구조의 자기 이방성은 HMA를 구비한 MTJ 구조의 불충분한 열안정성 문제를 극복하고 소자의 소형화 목표를 달성하기 위해 HMA로부터 수직 자기 이방성(perpendicular magnetic anisotropy, PMA)으로 바뀌었다. 그러나, PMA는 재료의 자기-결정 이방성 및 인터페이스 자기 이방성이 수정되지 않는한 특정 레벨까지 증가할 수 없다. 예를 들어, 상대적으로 높은 (111)-지향성 FePt 층의 사용 또는 탄탈륨, 팔라듐, 백금, 또는 루테늄으로 제조된 (111)-지향성 시드 층상에 [Co/Pd]n 적층물,[Co/Pt]n 적층물, 및 [Co/Ni]n 적층물과 같은 다층 강자성 적층물을성장시키는 것은 PMA를 향상시키는데 유용하다. 그럼에도 불구하고, 전술된 방법은 프로세스 복잡성 및 제어 난이도 문제를 가져올 것이며, PMA를 구비한 MTJ 구조의 열 안정성도 최적화되어야 한다.
도1을 참조하면, MRAM 소자의 기본 구조는 주로 하단 전극(10), 고정 층(pinning layer, 20), 기준 층(고정된 층(pinned layer)으로도 불림), 터널링 장벽 층(40), 자유 층(50), 및 상단 전극(60)을 포함한다. 정보 저장을 위한 MTJ 구조는 마그네슘 산화물 층과 같은, 절연 터널링 장벽 층(40)에 의해 분리된 강자성 기준 층(30) 및 강자성 자유 층(50)으로 구성된다.
MRAM 소자의 고정 층은 기준 층의 자화 방향을 고정하기 위해 설계된다. 기준 층에 대해, 중요한 요구조건 중 하나는 그 자화 방향이 초과 전류, 열 또는 자기장하에서도 항상 고정되어서, 터널링 또는 분극된 전자의 스핀 방향이 유지될 수 있어야 한다는 것이다. 기준 층의 고정된 자화 방향과 달리, 자유 층의 자화 방향은 자유 층 및 기준 층의 자화 방향이 평행 또는 반평행 상태로 쌍을 이룰수 있도록 하는, 미세 전류 주입에 의한 STT 효과로 전환될 수 있다. 전술된 바와 같이, 자유 층과 기준 층의 자화 방향이 평행일때, 전자는 더욱 쉽게 터널링 장벽 층을 통해 터널링하여, "0"으로 기록된 저저항 상태(low resistance state, LRS)를 나타낸다. 반면, 자유 층과 기준 층의 자화 방향이 반평행일때, 전자는 더욱 어렵게 터널링 장벽 층을 통해 터널링하여, "1"로 저장된 고저항 상태(high resistance state, HRS)를 나타낸다. 정보는 "0" 및 "1" 상태의 전환에 의해 저장될 수 있다.
전술한 불충분한 열 안정성 문제를 고려하여, MRAM 소자의 고정 층을 준비하기 위해 반강자성 재료(antiferromagnetic material, AFM)가 현재 채택된다. 상대적으로 높은 결합 강도(J) 및 열 교란 방지 능력으로 인해, AFM은 재료 및 다층의 복잡성을 감소시키고 MRAM 소자의 프로세스를 단순화하는데 적합하다.
AFM은 천연 반강자성 재료 및 합성 강자성 재료(synthetic antiferromagnetic material, SAF)인 두 개의 카테고리를 포함한다. 천연 강자성 재료는 일반적으로 FeMn 합금, IrMn 합금, 및 PtMn 합금과 같은 마그네슘 합금이다. 천연 반강자성 재료는 바이어스 효과를 교환함으로써 높은 결합 강도를 달성하고, 개선된 열 안정성 및 상대적으로 단순화된 재료의 장점을 나타낸다. 그러나, 천연 반강자성 재료 자체는 수직 자기 이방성을 제공할 가능성이 낮으며, 0의 순(net) 자기 모멘트를 갖는다. 망간의 선택은 용이한 확산 특성으로 인해 자기 속성 및 TMR 효과에 영향을 미치며 높은 비용 문제를 야기한다. SAF는 주로 강자성 층/비-강자성 층/강자성 층으로 구성된 적층물이다. SAF에 현재 사용되는 공지된 강자성 층은 Co/Pd 적층물 또는 Co/Pt 적층물일 수 있으며, 공지된 비-강자성 층은 루테늄 층 또는 이리듐 층일 수 있다. SAF는 Ruderman-Kittel-Kasuya-Yosida (RKKY) 간접 상호작용을 통해 만족할만한 결합 강도를 얻으며, SAF의 순 자기 모멘트는 두 개의 강자성 층의 자기 모멘트의 차이에 의해 결정될 수 있다. 그러나, SAF는 여전히 열 안정성이 불량하다는 중요한 문제를 갖고 있다.
결합 강도는 일반적으로 온도에 역비례한다. 온도가 증가하면, 결합 강도는 급격히 떨어져서, RKKY 간접 상호작용이 사라진다. 이는 MTJ 구조의 기준 층과 자유 층 사이의 쌍극자(dipole) 상호 작용을 발생시키고, 따라서 전체 MRAM 소자의 자기 속성에 영향을 미친다.
또한, MRAM 소자는 두 가지 필수 열 처리 단계를 포함한다. 하나는 TMR 효과 및 PMA를 향상시키는데 사용되는 어닐링 열 처리이고, 다른 하나는 상보형 금속-산화물 반도체(CMOS)의 후공정(back-end of line, BEOL)의 열처리이다. BEOL의 열처리 온도는 대부분 500℃만큼 높다. 이러한 높은 온도는 MRAM 소자의 SAF의 비-강자성 층의 결합 강도를 갑자기 떨어뜨리고 RKKY 간접 상호작용을 잃게 한다. 여러 심각한 경우에, MTJ 구조의 자기 속성의 심각한 손상이 야기되어, 결국 기록 기능을 잃게된다.
결과적으로, 열처리 온도를 낮추는 방법 또는 MRAM 소자의 전체 열 안정성 또는 열 내구성을 개선하는 방법이 MRAM 소자를 반도체 제조 공정에 통합하기 위한 핵심적인 문제가 된다.
현재, BEOL 열 처리 온도는 최대 450℃까지 감소되었다. 그러나, 450℃ 열처리 후 SAF가 RKKY 간접 상호작용을 나타내도록 하는 방법은 여전히 MRAM 소자를 반도체 제조 공정에 통합하기 위한 주요 주제이다.
오늘날, 루테늄은 SAF의 비-강자성 층에 가장 일반적으로 사용되는 재료이며, 비-강자성 층은 일반적으로 약 0.8나노미터(nm) 내지 0.9nm의 두께이다. 비-강자성 층이 450℃ 이상의 온도에서 열처리된 후 결합 강도는 갑자기 떨어지고 심지어 0으로 떨어진다. 이는 SAF가 RKKY 간접 상호작용을 잃게하여, MTJ 구조의 자기 속성에 심각한 손상을 야기하고 기록 기능의 손실까지 초래한다.
따라서, SAF의 비-강자성 층을 개선할 필요가 여전히 존재하여, MRAM의 고정 층으로서 SAF를 선택함으로써 야기되는, 높은 온도의 열처리로 인한 결합 강도의 심각한 저하, RKKY 간접 상호작용의 손실, 및 MTJ 구조의 기록 기능의 손실 문제가 완화될 수 있다.
종래 기술의 문제를 감안하여, 본 발명의 목적은 450℃에서 열처리에 노출된 후 특정 레벨에서 결합 강도를 유지할 수 있는 합성 반강자성 적층 구조를 개발하여, RKKY 간접 상호작용을 보장하는 것이다.
본 발명의 또 다른 목적은 합성 반강자성 적층 구조의 열 내구성을 개선하여, 450℃에서 열처리를 견딜수 있을뿐만 아니라 특정 레벨에서 그 결합 강도를 유지할 수 있으며, 합성 반강자성 적층 구조가 MRAM 소자 공정 도중에 두 개의 열처리 단계를 견뎌서 MRAM 소자에 적용할 수 있다.
전술된 목적을 달성하기 위해, 본 발명은 합성 반강자성 적층 구조를 위한 비-강자성 스페이싱 복합층을 제공한다. 비-강자성 스페이싱 복합층은 제1 스페이싱 층, 제2 스페이싱 층, 및 제3 스페이싱 층을 포함하고, 제2 스페이싱 층은 제1 및 제3 스페이싱 층 사이에 배치된다. 제1 스페이싱 층 및 제3 스페이싱 층은 레늄(Re), 로듐(Rh), 이리듐(Ir), 텅스텐(W), 몰리브덴(Mo), 탄탈륨(Ta), 니오븀(Nb), 및 이들의 조합으로 구성된 그룹으로부터 선택된 재료를 각각 독립적으로 포함하고, 제2 스페이싱 층의 재료는 루테늄(Ru)이다. 제2 스페이싱 층의 두께는 0.18나노미터(nm) 이상이고, 제1 스페이싱 층, 제2 스페이싱 층, 및 제3 스페이싱 층의 총 두께는 0.6nm이상이고 1nm이하이다.
특정 다층 적층 구조, 재료, 제2 스페이싱 층의 두께, 전체 구조의 총 두께, 합성 반강자성 적층 구조에 도포된 비-강자성 스페이싱 복합층의 설계는 특정 레벨에서 결합 강도를 유지할 수 있으며 고온의 열처리후에도 RKKY 간접 상호작용을 보장한다. 따라서, 합성 반강자성 적층 구조가 MRAM 소자의 고정 층으로서 선택될 경우, MTJ 구조의 기준 층과 자유 층 사이의 쌍극자 상호작용을 피할 수 있어서, MTJ 구조가 기록 기능을 나타낼 수 있도록 한다.
바람직하게는, 제2 스페이싱 층의 두께는 0.18nm 이상이고 0.65nm 이하이다.
바람직하게는, 제1 스페이싱 층의 두께는 0nm보다 크고 0.25nm 이하이며, 제3 스페이싱 층의 두께는 0nm보다 크고 0.25nm 이하이다. 실시예중 하나에서, 제1 스페이싱 층의 두께는 0.10nm이상이고 0.23nm 이하이며, 제3 스페이싱 층의 두께는 0.10nm 이상이고 0.23nm 이하이다. 다른 실시예에서, 제1 스페이싱 층의 두께는 0.15nm 이상이고 0.20nm 이하이며, 제3 스페이싱 층의 특께는 0.15nm 이상이고 0.20nm 이하이다. 또 다른 실시예에서, 제1 스페이싱 층의 두께는 0.21nm 이상이고 0.25nm 이하이고, 제3 스페이싱 층의 두께는 0.21nm 이상이고 0.25nm 이하이다. 본 발명에 따르면, 제1 스페이싱 층의 두께 및 제3 스페이싱 층의 두께는 동일하거나 상이할 수 있다.
실시예중 하나에서, 제1 스페이싱 층 및 제3 스페이싱 층은 Re, Ir, Mo, W, Ta, 또는 이들의 조합의 재료를 각각 독립적으로 포함한다. 다른 실시예에서, 제1 스페이싱 층 및 제3 스페이싱 층은 Re, Ir, 또는 이들의 조합의 재료를 각각 독립적으로 포함한다. 본 발명에 따르면, 제1 스페이싱 층의 재료 및 제3 스페이싱 층의 재료는 동일하거나 상이할 수 있다.
전술된 목적을 달성하기 위해, 본 발명은 전술된 비-강자성 스페이싱 복합 층을 준비하는 방법도 제공한다.
이 방법은: 제1 스페이싱 층을 형성하기 위해 제1 스퍼터링 타겟을 스퍼터링하는 단계;
제1 스페이싱 층상에 제2 스페이싱 층을 형성하기 위해 제2 스퍼터링 타겟을 스퍼터링하는 단계;
제2 스페이싱 층 상에 제3 스페이싱 층을 형성하기 위해 제3 스퍼터링 타겟을 스퍼터링하는 단계를 포함하고;
제1 스퍼터링 타겟 및 제3 스퍼터링 타겟은 레늄 스퍼터링 타겟, 로듐 스퍼터링 타겟, 이리듐 스퍼터링 타겟, 텅스텐 스퍼터링 타겟, 몰리브덴 스퍼터링 타겟, 탄탈륨 스퍼터링 타겟, 니오븀 스퍼터링 타겟, 및 이들의 조합으로부터 구성되는 그룹으로부터 각각 독립적으로 선택되고, 제2 스퍼터링 타겟은 루테늄 스퍼터링 타겟이다.
본 발명에 따르면, 비-강자성 스페이싱 복합층은 특정 재료의 스퍼터링 타겟을 순서대로 스퍼터링함으로써 획득하여, 비-강자성 스페이싱 복합층이 특정 다층 적층 구조, 재료, 제2 스페이싱 층, 및 전체 구조의 총 두께를 가질 수 있으며, 따라서 전술된 장점 및 이로운 효과를 나타낼 수 있다.
본 발명에 따르면, 제1 내지 제3 스퍼터링 타겟은 마그네트론 스퍼터링에 의해 스퍼터링될 수 있다. 실시예중 하나에서, 마그네트론 스퍼터링은 진공 환경에서 수행될 수 있으며, 여기에서 압력은 1 x 10-7 torr 미만 또는 1 x 10-8 torr 내지 1 x 10-7 torr 범위일 수 있으나, 여기에 한정되지는 않는다.
마그네트론 스퍼터링 공정에서, 전력 밀도 및 작동 압력은 스퍼터링 타겟의 재료에 따라 조정될 수 있다. 실시예 중 하나에서, 전력 밀도는 평방 밀리미터당 2밀리와트(mW/mm2) 내지 20mW/mm2 범위로 설정될 수 있고, 작동 압력은 0.1밀리토르(mtorr) 내지 20mtorr 범위로 설정될 수 있지만, 둘 다 여기에 한정되지는 않는다. 다른 실시예에서, 전력 밀도는 2mW/mm2 내지 15mW/mm2 범위로 설정될 수 있고, 작동 압력은 0.5mtorr 내지 10mtorr 범위로 설정될 수 있다.
본 발명에 따르면, 레늄 스퍼터링 타겟, 로듐 스퍼터링 타겟, 이리듐 스퍼터링 타겟, 텅스텐 스퍼터링 타겟, 몰리브덴 스퍼터링 타겟, 탄탈륨 스퍼터링 타겟, 니오븀 스퍼터링 타겟, 및 루테늄 스퍼터링 타겟은 각각 99.9중량퍼센트(wt%) 보다 높거나 99.9wt%보다 높은 순도를 가질 수 있다. 따라서, 이 스퍼터링 타겟들을 스퍼터링함으로써 높은 순도의 비-강자성 스페이싱 복합층이 얻어질 수 있다.
전술된 목적을 달성하기 위해, 본 발명은 제1 강자성 층, 전술된 비-강자성 스페이싱 복합층, 및 제2 강자성 층을 포함하는 합성 반강자성 적층 구조를 제공하는데, 비-강자성 스페이싱 복합층의 제1 스페이싱 층은 제1 강자성 층과 비-강자성 스페이싱 복합층의 제2 스페이싱 층 사이에 배치되고, 비-강자성 스페이싱 복합층의 제3 스페이싱 층은 비-강자성 스페이싱 복합층의 제2 스페이싱 층과 제2 강자성 층 사이에 배치된다.
본 발명의 비-강자성 스페이싱 복합층에 의해, 합성 반강자성 적층 구조는 고온 열 처리후에 특정 레벨에서 그 결합 강도를 유지하여, RKKY 간접 상호작용을 보장할 수 있다. 이러한 합성 반강자성 적층 구조를 MRAM 소자의 고정 층으로서 채택하는 것은 고온 열처리에 의해 생성된 MTJ 구조의 기준 층과 자유 층 사이의 쌍극자 상호작용을 회피할 수 있으며 MTJ 구조가 기록 기능을 나타내게 할 수 있다. 따라서, 본 발명의 합성 반강자성 적층 구조는 MRAM 소자에 적용될 수 있으며 그 고정층으로서 선택될 수 있다.
실시예중 하나에서, 제1 강자성 층 및 제2 강자성 층은 코발트(Co) 층, 니켈(Ni) 층, 철(Iron) 층, 코발트-철(CoFe) 층, 코발트-백금(CoPt) 층, 코발트-팔라듐(CoPd) 층, 코발트-니켈(CoNi) 층, 철-백금(FePt) 층, 철-팔라듐(FePd) 층, 철-붕소(FeB) 층, 코발트-철-붕소(CoFeB) 층, 및 이들의 임의의 조합으로 구성되는 그룹으로부터 각각 독립적으로 선택될 수 있으나, 이에 한정되지는 않는다. 실시예중 하나에서, 제1 강자성 층은 단일 금속 층, 단일 금속 합금 층, 전술된 금속 층 및/또는 전술된 금속 합금 층 중 어느 하나의 조합일 수 있다. 예를 들어, 제1 강자성 층은 적어도 하나의 코발트 층 및 적어도 하나의 팔라듐 층으로 구성된 [Co/Pd]n, 적어도 하나의 코발트 층 및 적어도 하나의 백금 층으로 구성된 [Co/Pt]n, 또는 적어도 하나의 코발트 층 및 적어도 하나의 니켈 층으로 구성된 [Co/Ni]n일 수 있으나, 이에 한정되지는 않는다. 비슷하게, 제2 강자성 층은 전술된 층의 조합 중 어느 하나일 수 있다. 본 발명에 따르면, 제1 강자성 층 및 제2 강자성 층은 동일하거나 상이할 수 있다.
실시예중 하나에서, 제1 강자성 층의 두께는 0nm 보다 크고 5.0nm보다 작으며, 제2 강자성 층의 두께는 0nm보다 크고 5.0nm보다 작을 수 있다. 다른 실시예에서, 제1 강자성 층의 두께는 0.3nm이상이고 3.0nm이하이며, 제2 강자성 층의 두께는 0.3nm이상이고 3.0nm이하일 수 있다. 또 다른 실시예에서, 제1 강자성 층의 두께는 0.3nm이상이고 2.0nm이하이며, 제2 강자성 층의 두께는 0.3nm이상이고 2.0nm이하일 수 있다.
전술된 목표를 달성하기 위해, 본 발명은 하단 전극, 고정 층, 기준 층, 터널링 장벽 층, 자유 층, 및 하단으로부터 상단까지의 상단 전극을 포함하는 자기저항성 랜덤 액세스 메모리를 추가로 제공하는데, 고정 층은 합성 반강자성 적층 구조를 포함한다.
본 발명에 따르면, 고정 층으로서 합성 반강자성 적층 구조를 채택하는 것은 특정 레벨에서의 결합 강도뿐만 아니라 고온 열 처리후 RKKY 간접 상호작용을 유지하여, MRAM 소자의 MTJ 구조의 기대되는 기록 기능이 제공된다.
실시예중 하나에서, 하단 전극, 고정 층, 기준 층, 터널링 장벽 층, 자유 층, 및 상단 전극은 수직 배열로 순차적으로 적층된다. 기준 층 및 자유 층의 자화 방향은 적층 방향에 대해 평행 또는 수직일 수 있다.
본 발명에 따르면, 상단 전극의 재료 및 하단 전극의 재료는 각각 독립적으로 Ta, Ru, 질화탄탈륨(TaN), 질화티타늄(TiN), 또는 이들의 임의의 조합일 수 있으나, 이에 한정되지는 않는다. 당업자는 상단 전극 및 하단 전극의 두께를 MRAM의 다층 디자인을 기반으로 조정할 수 있다. 상단 및 하단 전극의 재료는 동일하거나 상이할 수 있으며, 상단 및 하단 전극의 두께는 동일하거나 상이할 수 있다.
본 발명에 따르면, 기준 층의 재료 및 자유 층의 재료는 각각 독립적으로 Co, Ni, Fe, CoFe, CoPt, CoPd, CoNi, FePt, FePd, FeB, CoFeB, 또는 이들의 조합일 수 있으나, 이에 한정되지는 않는다. 기준 층의 두께 및 자유 층의 두께는 각각 독립적으로 0.1nm 내지 2.0nm 범위에 있을 수 있다. 기준 층 및 자유 층의 재료는 동일하거나 상이할 수 있으며, 기준 층 및 자유 층의 두께는 동일하거나 상이할 수 있다.
본 발명에 따르면, 터널링 장벽 층의 재료는 산화마그네슘(MgO), 산화루테늄(RuO), 산화탄탈륨(TaO), 삼산화알루미늄(Ⅲ)(Al2O3), 삼산화갈륨(Ⅲ)(Ga2O3), 또는 이들의 조합일 수 있으나, 이에 한정되지는 않는다. 터널링 장벽 층의 두께는 0.1nm 내지 1.0nm 범위에 있을 수 있다.
전술된 다층에 덧붙여, MRAM은 다른 필요에 따라, 예를 들어 피복 층(capping layer)이지만 이에 한정되지는 않는 다른 추가 층을 포함할 수 있다. 피복 층은 자유 층과 상단 전극 사이에 배치될 수 있으며, 피복 층은 0.1nm 내지 2.0nm 범위의 두께를 갖는다.
본 발명의 다른 목적, 장점 및 새로운 특징은 첨부된 도면과 결합된 이하의 상세한 설명으로부터 더욱 명확해질 것이다.
본 발명에 따라, 450℃에서 열처리에 노출된 후 특정 레벨에서 결합 강도를 유지할 수 있는 합성 반강자성 적층 구조는 RKKY 간접 상호작용을 보장한다.
본 발명에 따라, 합성 반강자성 적층 구조의 열 내구성을 개선하여, 450℃에서 열처리를 견딜수 있을뿐만 아니라 특정 레벨에서 그 결합 강도를 유지할 수 있으며, 합성 반강자성 적층 구조가 MRAM 소자 공정 도중에 두 개의 열처리 단계를 견뎌서 MRAM 소자에 적용할 수 있다.
도1은 일반적인 MRAM 소자의 간략한 구조의 개략도이고,
도2는 어닐링 전후의 비교예 1A, 비교예 5A, 예1A, 및 예 11A의 합성 강자성 적층 구조를 포함하는 샘플의 결합 강도를 나타낸다.
이하, 본 발명의 구현을 도시하기 위해 복수의 예를 예로든다. 당업자는 명세서 내용에 따라 본 발명의 장점 및 효과를 쉽게 깨달을 것이다. 본 발명의 사상 및 범주를 벗어나지 않으면서 본 발명을 실행 또는 적용하기 위해 다양한 수정 및 변형이 이뤄질 수 있다.
예 1 내지 예 12(E1 내지 E2) : 비-강자성 스페이싱 복합층
깨끗한 실리콘 기판이 초고진공 마그네트론 스퍼터링 장치(제조사 : ULVACTaiwan Inc.)의 챔버 안에 투입되었다. 챔버 압력이 8 x 10-8 torr로 감소된 후, 레늄 스퍼터링 타겟, 루테늄 스퍼터링 타겟, 및 다른 레늄 스퍼터링 타겟은 약 3.3㎽/㎟의 전력 밀도로 약 3mtorr의 작동 압력하에서 각각 스퍼터링되어, 하단부터 상단까지 실리콘 기판상에 특정 두께를 각각 갖는 레늄 층(제1 스페이싱 층), 루테늄 층(제2 스페이싱 층), 및 다른 레늄 층(제3 스페이싱 층)을 증착하고, 따라서 비-강자성 스페이싱 복합층이 실리콘 기판상에 얻어졌다. 비-강자성 스페이싱 복합층의 조성은 이하의 표1에 Re/Ru/Re로 표시되었다.
예1 내지 예7의 비-강자성 스페이싱 복합층에서, 각각의 레늄 층의 두께는 약 0.18nm이었다. 예8 내지 예12의 비-강자성 스페이싱 복합층에서, 각각의 레늄 층의 두께는 약 0.23nm이었다. 특정 두께를 갖는 레늄 층은 표1에 도시된 바와 같이 상이한 두께의 루테늄 층과 연관되어 있고, 예1 내지 예12의 비-강자성 스페이싱 복합 층의 총 두께는 이하의 표1에 나열되었다.
비교예 1(C1) : 비-강자성 스페이싱 층
깨끗한 실리콘 기판이 전술된 초고진공 마그네트론 스퍼터링 장치의 챔버 안에 투입되었다. 챔버 압력이 8 x 10-8 torr로 감소된 후, 루테늄 스퍼터링 타겟은 약 3.3㎽/㎟의 전력 밀도로 약 3mtorr의 작동 압력하에서 스퍼터링되어, 실리콘 기판상에 약 0.79nm의 두께로 루테늄 층, 즉, 비-강자성 스페이싱 층을 증착하였다.
예1 내지 예12와 달리, 비교예 1의 비-강자성 스페이싱 층은 단일 루테늄 층이었고, 그 조성은 표1에 Ru로 표시되었다.
비교예 2(C2) : 비-강자성 스페이싱 층
깨끗한 실리콘 기판이 전술된 초고진공 마그네트론 스퍼터링 장치의 챔버 안에 투입되었다. 챔버 압력이 8 x 10-8 torr로 감소된 후, 레늄 스퍼터링 타겟은 약 3.3㎽/㎟의 전력 밀도로 약 3mtorr의 작동 압력하에서 스퍼터링되어, 실리콘 기판상에 약 0.79nm의 두께로 레늄 층, 즉, 비-강자성 스페이싱 층을 증착하였다.
예1 내지 예12와 달리, 비교예 2의 비-강자성 스페이싱 층은 단일 레늄 층이었고, 그 조성은 표1에 Re로 표시되었다.
비교예 3(C3) : 비-강자성 스페이싱 복합층
깨끗한 실리콘 기판이 전술된 초고진공 마그네트론 스퍼터링 장치의 챔버 안에 투입되었다. 챔버 압력이 8 x 10-8 torr로 감소된 후, 루테늄 스퍼터링 타겟 및 레늄 스퍼터링 타겟은 약 3.3㎽/㎟의 전력 밀도로 약 3mtorr의 작동 압력하에서 각각 스퍼터링되어, 하단으로부터 상단까지 실리콘 기판상에 둘 다 특정 두께를 갖는 루테늄 층 및 레늄 층을 증착하고, 따라서 비-강자성 스페이싱 복합층이 실리콘 기판상에 얻어졌다. 비-강자성 스페이싱 복합층의 조성은 이하의 표1에 Ru/Re로 표시되었다.
예1 내지 예12와 달리, 비교예3의 비-강자성 스페이싱 층은 두 개의 층, 즉, 약 0.49nm 두께의 루테늄 층 및 약 0.3nm 두께의 레늄 층만을 포함한다. 비-강자성 스페이싱 복합 층의 총 두께는 이하의 표1에 나열되었다.
비교예 4(C4) : 비-강자성 스페이싱 복합층
깨끗한 실리콘 기판이 전술된 초고진공 마그네트론 스퍼터링 장치의 챔버 안에 투입되었다. 챔버 압력이 8 x 10-8 torr로 감소된 후, 레늄 스퍼터링 타겟 및 루테늄 스퍼터링 타겟은 약 3.3㎽/㎟의 전력 밀도로 약 3mtorr의 작동 압력하에서 각각 스퍼터링되어, 하단으로부터 상단까지 실리콘 기판상에 특정 두께를 갖는 레늄층 및 루테늄 층을 둘 다 증착하고, 따라서 비-강자성 스페이싱 복합층이 실리콘 기판상에 얻어졌다. 비-강자성 스페이싱 복합층의 조성은 이하의 표1에 Re/Ru로 표시되었다.
예1 내지 예12와 달리, 비교예 4의 비-강자성 스페이싱 층은 두 개의 층, 즉, 약 0.3nm 두께의 레늄 층 및 약 0.49nm 두께의 루테늄 층만을 포함한다. 비-강자성 스페이싱 복합 층의 총 두께는 이하의 표1에 나열되었다.
비교예 5(C5) : 비-강자성 스페이싱 복합층
깨끗한 실리콘 기판이 전술된 초고진공 마그네트론 스퍼터링 장치의 챔버 안에 투입되었다. 챔버 압력이 8 x 10-8 torr로 감소된 후, 백금 스퍼터링 타겟은 약 3.3㎽/㎟의 전력 밀도로 약 7mtorr의 작동 압력하에서 스퍼터링되어, 실리콘 기판상에 약 0.18nm 두께로 백금 층을 증착하였다. 다음으로, 루테늄 스퍼터링 타겟이 약 3.3㎽/㎟의 전력 밀도로 약 3mtorr의 작동 압력하에서 스퍼터링되어, 백금 층상에 약 0.43nm 두께로 루테늄 층을 증착하였다. 마지막으로, 다른 백금 스퍼터링 타겟이 약 3.3㎽/㎟의 전력 밀도로 약 7mtorr의 작동 압력하에서 스퍼터링되어, 루테늄 층상에 약 0.18nm 두께로 다른 백금 층을 증착하였다. 따라서, 비-강자성 스페이싱 복합층이 실리콘 기판상에 얻어졌다.
비교예 5의 비-강자성 스페이싱 복합 층에 대해, 예1 내지 예12의 두개의 레늄 층은 두 개의 백금 층으로 대체되었고, 그 조성은 표1의 Pt/Ru/Pt로 표시되었다. 비-강자성 스페이싱 복합 층의 총 두께도 이하의 표1에 나열되었다.
비교예 6 내지 8(C6 내지 C8) : 비-강자성 스페이싱 복합층
비교예 6 내지 8의 비-강자성 스페이싱 복합층은 제2 스페이싱 층의 두께 및 비-강자성 스페이싱 복합층의 두께 사이의 차이를 제외하고 예1 내지 예12에 기재된 것과 유사한 방법에 의해 준비되었다. 예1 내지 예7처럼, 비교예 6 내지 7의 각각의 레늄 층의 두께는 약 0.18nm이었다. 예8 내지 예12처럼, 비교예 8의 각각의 레늄 층의 두께는 약 0.23nm이었다. 특정 두께를 갖는 레늄 층은 표1에 도시된 바와 같이 상이한 두께의 루테늄 층과 연관되어 있으며, 비교예 6 내지 8의 비-강자성 스페이싱 복합층의 총 두께도 이하의 표1에 나열되었다.
예 1A 내지 12A 및 비교예 1A 내지 8A : 합성 반강자성 적층 구조
깨끗한 실리콘 기판이 사용되었다. 코발트 스퍼터링 타겟이 약 6.6㎽/㎟의 전력 밀도로 약 3mtorr의 작동 압력하에서 스퍼터링되어, 실리콘 기판상에 약 0.6nm 두께로 코발트 층을 증착하였다. 다음으로, 백금 스퍼터링 타겟이 약 3.3㎽/㎟의 전력 밀도로 약 7mtorr의 작동 압력하에서 스퍼터링되어, 코발트 층상에 약 1nm 두께로 백금 층을 증착하였다. 그후, 코발트 스퍼터링 타겟이 약 6.6㎽/㎟의 전력 밀도로 약 3mtorr의 작동 압력하에서 스퍼터링되어, 백금 층상에 약 0.6nm의 두께로 코발트 층을 증착하였다. 따라서, 제1 강자성 층으로서 Co/Pt/Co 적층판(laminate)이 실리콘 기판상에 증착되었다.
그후, 예 1 내지 12 및 비교예3 내지 8의 비-강자성 스페이싱 복합층 뿐만 아니라 비교예 1 및 2의 비-강자성 스페이싱 층은 예 1 내지 12 및 비교예3 내지 8뿐만 아니라 비교예 1 및 2에 기재된 방법에 의해 각각 준비되었고, Co/Pt/Co 적층판(제1 강자성 층)상에 증착되었다.
다음으로, 약 6.6㎽/㎟의 전력 밀도로 약 3mtorr의 작동 압력하에서 코발트 스퍼터링 타겟을 스퍼터링하여 비-강자성 스페이싱 복합층 또는 비-강자성 스페이싱 층상에 약 0.6nm의 코발트 층이 증착되었다. 다음으로, 약 3.3㎽/㎟의 전력 밀도로 약 7mtorr의 작동 압력하에서 백금 스퍼터링 타겟을 스퍼터링함으로써 약 1nm의 백금 층이 전술된 코발트 층상에 추가로 증착되었고, 약 6.6㎽/㎟의 전력 밀도로 약 3mtorr의 작동 압력하에서 코발트 스퍼터링 타겟을 스퍼터링함으로써 약 0.6nm의 다른 코발트 층이 백금 층상에 증착되었다. 그후, 제2 강자성 층으로서 다른 Co/Pt/Co 적층판이 전술된 비-강자성 스페이싱 복합층 또는 전술된 비-강자성 스페이싱 층상에 증착되었다.
전술된 준비 방법에 따라서, 제1 강자성 층, 스페이싱 층, 밀 제2 강자성 층은 각각 실리콘 기판상에 증착되어, 예 1A 내지 12A 및 비교예 1A 내지 8A 각각의 합성 반강자성 적층 구조를 획득하였다. 예 1A 내지 12A 및 비교예 1A 내지 8A의 합성 반강자성 적층 구조에 포함된 스페이싱 층은 각각 예 1A 내지 12A의 전술된 비-강자성 스페이싱 복합층, 비교예 1 및 2의 전술된 비-강자성 스페이싱 층, 및 비교예 3 내지 8의 전술된 비-강자성 스페이싱 복합 층이었다.
표1은 Ru 층의 두께, 예1 내지 12 및 비교예 3 내지 8의 비-강자성 스페이싱 복합층 및 비교예1 및 2의 비-강자성 스페이싱 층 각각의 총 두께뿐만 아니라 어닐링 전후 동일한 것을 포함하는 샘플의 결합강도를 나타낸다.
비-강자성 스페이싱 복합 층/
비-강자성 스페이싱 층		 결합 강도( erg/cm2 )
조성 Ru 층의 두께 (nm) 총 두께
(nm)		 어닐링 전 400℃ 어닐링후 450℃ 어닐링후
E1 Re/Ru/Re 0.43 0.79 0.68 0.43 0.33
E2 Re/Ru/Re 0.24 0.60 0.67 0.38 0.16
E3 Re/Ru/Re 0.30 0.66 0.72 0.44 0.19
E4 Re/Ru/Re 0.36 0.72 0.70 0.47 0.24
E5 Re/Ru/Re 0.49 0.85 0.54 0.40 0.30
E6 Re/Ru/Re 0.55 0.91 0.37 0.26 0.24
E7 Re/Ru/Re 0.61 0.97 0.21 0.18 0.19
E8 Re/Ru/Re 0.18 0.64 0.54 0.34 0.21
E9 Re/Ru/Re 0.24 0.70 0.56 0.39 0.28
E10 Re/Ru/Re 0.30 0.76 0.40 0.22 0.11
E11 Re/Ru/Re 0.36 0.82 0.40 0.32 0.23
E12 Re/Ru/Re 0.43 0.89 0.30 0.22 0.15
C1 Ru 0.79 0.79 1.05 0.77 0
C2 Re 0 0.79 0.45 0.29 0.06
C3 Ru/Re 0.49 0.79 0.86 0.72 0.09
C4 Re/Ru 0.49 0.79 0.80 0.50 0
C5 Pt/Ru/Pt 0.43 0.79 0.86 0.32 0
C6 Re/Ru/Re 0.18 0.54 0.42 0.11 0
C7 Re/Ru/Re 0.67 1.03 0.09 0.11 0.09
C8 Re/Ru/Re 0.15 0.61 0.42 0.13 0.06
테스트 예 : 결합 강도
예 1A 내지 12A 및 비교예 1A 내지 8A의 합성 반강자성 적층 구조의 결합 강도를 측정하기 위해, 샘플의 표본이 후술되는 것과 동일한 방법에 의해 준비되었다.
먼저, 깨끗한 실리콘 기판이 전술된 초고진공 마그네트론 스퍼터링 장치의 챔버 안에 투입되었다. 챔버 압력이 8 x 10-8 torr로 감소된 후, 탄탈륨 스퍼터링 타겟은 약 6.6㎽/㎟의 전력 밀도로 약 3mtorr의 작동 압력하에서 스퍼터링되어, 실리콘 기판상에 약 5nm 두께로 탄탈륨 층을 증착하였다. 다음으로, 백금 스퍼터링 타겟이 약 13㎽/㎟의 전력 밀도로 약 1mtorr의 작동 압력하에서 스퍼터링되어, 탄탈륨 층상에 약 5nm 두께로 백금 층을 증착하였다.
그후, 예 1A 내지 12A 및 비교예 1A 내지 8A 각각에서 기재된 바와 같은 합성 반강자성 적층 구조가 백금 층상에 증착되었다. 다음으로 백금 스퍼터링 타겟이 약 3.3㎽/㎟의 전력 밀도로 약 7mtorr의 작동 압력하에서 추가로 스퍼터링되어, 함성 반강자성 적층 구조의 Co/Pt/Co 적층판상에 약 2nm 두께로 다른 백금 층을 씨드 층으로서 증착하였다. 결합 강도를 측정하기 위한 샘플이 얻어졌다.
전술된 준비 방법에 따라서, 각각의 샘플은 하단으로부터 상단까지 실리콘 기판, 탄탈륨 층, 백금 층, Co/Pt/Co 적층판, 비-강자성 스페이싱 복합층 또는 비-강자성 스페이싱 층, 다른 Co/Pt/Co 적층판, 및 다른 백금 층을 포함하였다. 여기에서, 전술된 Co/Pt/Co 적층판(전술된 제1 강자성 층), 비-강자성 스페이싱 복합층 또는 비-강자성 스페이싱 층, 함께 적층된 상기 다른 Co/Pt/Co 적층판(전술된 제2 강자성 층)을 포함하는 적층 구조는 예 1A 내지 12A 및 비교예 1A 내지 8A의 각각에서 설명된 바와 같은 합성 반강자성 적층 구조에 대응할 수 있다.
샘플의 표본을 진동 샘플 자력계(vibrating sample magnetometer, VSM)(제조사 : Lakeshore, 모델 : MicroMag 3900)에 의해 측정한 다음 각각의 M-H 히스테리시스 곡선이 얻어졌다. Ms로 표시된 포화 자화 및 Hex로 표시된 교환 필드는 각각의 곡선으로부터 얻어질 수 있다. 계산,
Figure 112021058544711-pat00003
을 기반으로, 합성 반강자성 적층 구조를 포함하는 증착된 샘플의 결합 강도를 얻을 수 있다. 결과는 표1의 "어닐링 전" 열에 평방센티미터당 erg(erg/cm2) 단위로 나열되었다.
증착된 샘플의 M-H 히스테리시스 곡선의 측정후, 각각의 샘플의 두 표본은 진공 소둔로(annealing furnace)에 투입되고 소둔로의 압력이 5 x 10-5 torr 으로 감소될 때 1시간동안 400℃ 및 450℃에서 각각 어닐링되었다. 어닐링된 후, 각각의 샘플의 두 표본은 그들의 M-H 히스테리시스 곡선을 얻기 위해 측정되었다. 그후, 특정 온도에서 어닐링된, 합성 반강자성 적층 구조를 포함하는 각각의 샘플의 표본의 결합 강도는 계산에 의해 계산될 수 있다.
어닐링 전 및 어닐링 후를 포함하는, 각각의 샘플의 측정된 결합 강도는 상기 표1에 나열되어 있다.
400℃ 및 450℃에서의 어닐링 열 처리 이외에, 비교예 1A(C1A), 비교예 5A(C5A), 예 1A(E1A), 및 예 11A(E11A)의 합성 반강자성 적층 구조를 각각 포함하는 샘플은 350℃, 400℃, 425℃, 및 450℃에서 어닐링 열처리에 의해 수행되도록 선택되었다. 전술된 테스트 방법에 따라서, 350℃, 400℃, 425℃, 및 450℃에서 어닐링하기 전 및 후 네개의 샘플에 대한 결합 강도의 결과는 이하의 표2에 나열되고 도2에 도시되어 있다.
표2는 특정온도에서 한시간 동안 어닐링하기 전에 비교예 1A, 비교예 5A, 예 1A, 및 예 11A의 합성 반강자성 적층 구조를 포함하는 샘플의 결합 강도를 나타낸다.
결합 강도 ( erg/cm2 )
C1A C5A E1A E11A
어닐링 전 1.05 0.86 0.68 0.40
350℃에서 한시간 동안 어닐링 0.67 0.62 0.53 0.39
400℃에서 한시간 동안 어닐링 0.77 0.32 0.43 0.32
425℃에서 한시간 동안 어닐링 0.50 0.06 0.34 0.28
450℃에서 한시간 동안 어닐링 0 0 0.33 0.23
결과 논의
표1에 표시된 바와 같이, 예 1A 내지 12의 합성 반강자성 적층 구조는 모두 400℃ 또는 450℃에서 한시간 동안 어닐링되었더라도 0.10erg/㎠이상의 레벨에서 결합 강도를 유지할 수 있었다. 고정 층으로서, 예1 내지 12의 비-강자성 스페이싱 복합 층을 각각 포함하는 합성 반강자성 적층 구조들을 포함하는 MRAM 소자는 MTJ 구조에 대한 어닐링 열처리 및 RKKY 간접 상호작용의 손실없이 CMOS용 BEOL의 열처리를 견딜 수 있음을 알 수 있다. 따라서, 예1 내지 12의 비-강자성 스페이싱 복합층의 사용은 고온 열처리에 의해 야기되는 MTJ 구조의 자기 속성의 심각한 손상을 피할뿐만 아니라 고온 열처리후 MTJ 구조의 원래 예상 기록 기능을 보장할 수 있었다. 예1 내지 12와 비교하여, 비교예 1A 내지 8A의 합성 반강자성 적층 구조의 결합 강도는 450℃에서 한시간 동안 어닐링된 후 0.10erg/㎠ 미만이었다. 더욱이, 비교예 1A 및 4A 내지 6A의 합성 반강자성 적층 구조의 결합 강도는 450℃에서 한시간 동안 어닐링된 후 0erg/㎠로 급격히 떨어져서, RKKY 간접 상호작용의 손실로 이어졌다. 따라서, 비교예를 포함하는 MRAM 소자에 대해, MTJ 구조의 자기 속성은 심각하게 손상되고, 고온 열처리에 노출된 후 기록 기능이 상실되어, MRAM 소자를 반도체 제조 공정에 통합하는데 어려움이 있었다.
비교예 1 및 2의 비-강자성 스페이싱 층뿐만 아니라 비교예 3 및 4의 비-강자성 스페이싱 복합 층의 결과 및 다층 적층 구조로부터, 유사한 재료(Re 및/또는 Ru)가 비교예 1 내지 4에 채택되었지만, 비교예 1A 내지 4A의 합성 반강자성 적층 구조는 단일 층 또는 두 개의 층을 포함하는지 상관없이, 비교예 1A 내지 4A의 합성 반강자성 적층 구조의 결합 강도는 450℃에서 한시간 동안 어닐링된 후 예 1A 내지 12A의 것보다 훨씬 적었다. 본 발명의 다층 적층 구조상의 특정 디자인을 구비한 비-강자성 스페이싱 복합 층은 예상치 않은 결과를 갖는다는 것을 보여준다.
다층 적층 구조와 비교예 5의 비-강자성 스페이싱 층의 결과로부터, 비-강자성 스페이싱 층이 3개의 스페이싱 층을 포함하더라도, 백금과 같은 다른 재료를 제1 및 제3 스페이싱 층으로서 채택하는 것은 비교예 5A의 합성 반강자성 적층 구조가 450℃에서 한시간 동안 어닐링된 후 0erg/㎠으로 급격히 떨어진 결합 강도를 갖고 RKKY 간접 상호작용이 손실되게 한다. 결과적으로, 비교예 5의 비-강자성 스페이싱 복합층을 포함하는 합성 반강자성 적층 구조는 MRAM 소자에 적용할 수 없었다. 이는 특정 재료를 조합하여 선택하는 본 발명의 비-강자성 스페이싱 복합층이 예상치 않은 결과를 갖는다는 것을 입증한다.
비교예 6 및 7과 비교하여 예1 내지 7의 비-강자성 스페이싱 복합층의 결과 및 다층 적층 구조에 따르면, 유사한 다층 적층 구조 및 제1 및 제3 스페이싱 층의 동일한 두께가 조절되었음에도 불구하고, 포함된 비-강자성 스페이싱 복합층의 총 두께가 각각 0.6nm 미만 또는 1.0nm보다 큰 경우 450℃에서 한시간 동안 어닐링된 후 합성 반강자성 적층 구조(비교예 6A 및 7A)의 결합 강도는 여전히 0.1erg/㎠이하로 급격히 떨어진다. RKKY 간접 상호작용은 대부분 손실된다. 따라서, 비교예 6 및 7의 비-강자성 스페이싱 복합층을 각각 포함하는 합성 반강자성 적층 구조는 MRAM 소자에 적용할 수 없었다. 이것은 비-강자성 스페이싱 복합 층의 총 두께는 합성 반강자성 적층 구조를 포함하는 MRAM 소자의 효과에 상당한 영향을 미친다는 것을 입증한다. 특정 총 두께를 갖는 비-강자성 스페이싱 복합층은 예상치못한 결과를 갖는다는 것을 확인할 수도 있다. 또한, 비교예 8과 비교하여 예 8 내지 12의 비-강자성 스페이싱 복합층의 결과 및 다층 적층 구조로부터 유사한 기술적 의미가 얻어질 수 있다. 특정 총 두께를 갖는 비-강자성 스페이싱 복합층은 예상치못한 결과를 갖는다는 것을 다시 확인할 수 있다.
상기 표2 및 도2의 결과로부터, 상이한 열처리 온도에서 예1A 및 11A의 합성 반강자성 적층 구조 각각의 결합 강도 곡선의 기울기는 비교예 1A 및 5A 각각의 결합 강도 곡선의 기울기보다 완만하였다. 예1 및 11의 비-강자성 스페이싱 복합층을 채택하는 것은 MRAM 프로세스에서의 고온 열처리의 부정적 영향을 완화하고 결합 강도 감소 수준을 가능한한 많이 낮추는데 도움이 되었음을 보여준다. 예1A 및 11A의 합성 반강자성 적층 구조는 450℃에서 한시간 동안 어닐링된 후 0.1erg/㎠보다 큰 결합 강도를 유지할 수 있으며, 비교예 1A 및 5A의 합성 반강자성 적층 구조의 결합 강도는 각각 450℃에서 한시간 동안 어닐링된 후 0erg/㎠ 로 감소하고 425℃에서 한시간동안 어닐링된 후 0.06erg/㎠로 감소했다. 둘 다 어닐링된 후 0.1erg/㎠ 보다 큰 결합 강도를 유지하는데 실패했다. 또한, 비교 예 5A의 결합 강도는 450℃에서 한시간동안 어닐링된 후 0erg/㎠로 급격하게 저하되어, 간접 상호작용의 손실로 이어졌다. 전술된 결과로부터, 본 발명의 기술적 수단은 실제로 비-강자성 스페이싱 복합층 및 합성 반강자성 적층 구조의 열내구성을 개선하는데 유리하다. 유사하게, 표1의 결과로부터, 예1 내지 12의 비-강자성 스페이싱 복합 층 및 이를 포함하는 합성 반강자성 적층 구조는 우수한 열 내구성을 갖는다.
요약하면, 특정 다층 적층 구조의 디자인, 특정 재료의 선택, 및 제2 스페이싱 층의 두께뿐만 아니라 전체 구조의 총 두께의 제어에 의해, 비-강자성 스페이싱 복합층을 채택하는 합성 반-강자성 적층 구조는 MTJ 구조에 대한 어닐링 열처리 및 CMOS에 대한 BEOL의 열처리와 같은, 고온 열처리 후 특정 결합 강도를 유지할 수 있다. 따라서, RKKY 간접 상호작용은 고온 열처리 후에도 보장될 수 있다. MRAM 소자의 MTJ 구조에 대해, 고온 열처리로 인한 자기 속성의 심각한 손상을 피할 수 있으며 MTJ 구조의 예상되는 기록 기능도 여전히 나타날 수 있다. 따라서, 비-강자성 스페이싱 복합층뿐만 아니라 합성 반강자성 적층 구조의 사용은 반도체 제조 공정에 MRAM 소자를 통합하여, MRAM 소자의 적용성을 개선하는데 유리하다.
본 발명의 많은 특징 및 장점은 본 발명의 구조 및 특징의 세부사항과 함께 전술된 설명에 기재되었지만, 본 명세서는 단지 예시적인 것이다. 첨부된 청구범위를 나타내는 용어의 광범위한 일반적인 의미에 의해 표시되는 전체 범위까지 본 발명의 원리내에서 특히 부품의 형상, 크기 및 배열 문제에서 세부사항의 변경이 이뤄질 수 있다.

Claims (14)

  1. 합성 반강자성 적층 구조를 위한 비-강자성 스페이싱 복합층으로서,
    제1 스페이싱 층, 제2 스페이싱 층, 제3 스페이싱 층을 포함하고, 제2 스페이싱 층은 제1 스페이싱 층 및 제3 스페이싱 층 사이에 배치되고,
    제1 스페이싱 층 및 제3 스페이싱 층은 레늄, 로듐, 이리듐, 텅스텐, 몰리브덴, 탄탈륨, 니오븀, 및 이들의 임의의 조합으로 구성되는 그룹으로부터 선택되는 재료를 각각 독립적으로 포함하고, 제2 스페이싱 층은 루테늄 재료를 포함하고,
    제2 스페이싱 층의 두께는 0.18나노미터(nm) 이상이고, 제1 스페이싱 층, 제2 스페이싱 층, 및 제3 스페이싱 층의 총 두께는 0.6nm 이상이고 1nm 이하이며,
    비-강자성 스페이싱 복합층은 자기저항성 랜덤 액세스 메모리의 고정층에 사용되는
    비-강자성 스페이싱 복합층.
  2. 제1항에 있어서,
    제2 스페이싱 층의 두께는 0.18nm 이상이고 0.65nm 이하인
    비-강자성 스페이싱 복합층.
  3. 제1항에 있어서,
    제1 스페이싱 층의 두께는 0nm 보다 크고 0.25nm 이하이며, 제3 스페이싱 층의 두께는 0nm 보다 크고 0.25nm 이하인
    비-강자성 스페이싱 복합층.
  4. 제3항에 있어서,
    제1 스페이싱 층의 두께는 0.1nm 이상이고 0.23nm 이하이며, 제3 스페이싱 층의 두께는 0.1nm 이상이고 0.23nm 이하인
    비-강자성 스페이싱 복합층.
  5. 제1항 내지 제4항 중 어느 한 항의 비-강자성 스페이싱 복합층 준비 방법으로서,
    제1 스페이싱 층을 형성하기 위해 제1 스퍼터링 타겟을 스퍼터링하는 단계;
    제1 스페이싱 층상에 제2 스페이싱 층을 형성하기 위해 제2 스퍼터링 타겟을 스퍼터링하는 단계;
    제2 스페이싱 층상에 제3 스페이싱 층을 형성하기 위해 제3 스퍼터링 타겟을 스퍼터링하는 단계를 포함하고,
    제1 스퍼터링 타겟 및 제3 스퍼터링 타겟은 레늄 스퍼터링 타겟, 로듐 스퍼터링 타겟, 이리듐 스퍼터링 타겟, 텅스텐 스퍼터링 타겟, 몰리브덴 스퍼터링 타겟, 탄탈륨 스퍼터링 타겟, 니오븀 스퍼터링 타겟, 및 이들의 임의의 조합으로 구성되는 그룹으로부터 각각 독립적으로 선택되고, 제2 스퍼터링 타겟은 루테늄 스퍼터링 타겟이며,
    비-강자성 스페이싱 복합층은 자기저항성 랜덤 액세스 메모리의 고정층에 사용되는
    비-강자성 스페이싱 복합층 준비 방법.
  6. 합성 반강자성 적층 구조로서,
    제1 강자성 층, 제1항 내지 제4항 중 어느 한 항의 비-강자성 스페이싱 복합 층, 제2 강자성 층을 포함하고,
    비-강자성 스페이싱 복합층의 제1 스페이싱 층은 제1 강자성 층 및 비-강자성 스페이싱 복합층의 제2 스페이싱 층 사이에 배치되고,
    비-강자성 스페이싱 복합층의 제3 스페이싱 층은 비-강자성 스페이싱 복합층의 제2 스페이싱 층 및 제2 강자성 층 사이에 배치되고,
    합성 반강자성 적층 구조는 자기저항성 랜덤 액세스 메모리의 고정층에 사용되는
    합성 반강자성 적층 구조.
  7. 제6항에 있어서,
    비-강자성 스페이싱 복합층의 제2 스페이싱 층의 두께는 0.18nm 이상이고 0.65nm 이하인
    합성 반강자성 적층 구조.
  8. 제6항에 있어서,
    제1 강자성 층 및 제2 강자성 층은 코발트 층, 니켈 층, 철 층, 코발트-철 층, 코발트-백금 층, 코발트-팔라듐 층, 코발트-니켈 층, 철-백금 층, 철-팔라듐 층, 철-붕소 층, 코발트-철-붕소 층, 및 이들의 조합으로 구성되는 그룹으로부터 각각 독립적으로 선택되는
    합성 반강자성 적층 구조.
  9. 제6항에 있어서,
    제1 강자성 층의 두께는 0nm보다 크고 5.0nm보다 작으며, 제2 강자성 층의 두께는 0nm보다 크고 5.0nm보다 작은
    합성 반강자성 적층 구조.
  10. 하단 전극, 고정 층, 기준 층, 터널링 장벽 층, 자유 층, 및 하단으로부터 상단까지의 상단 전극을 포함하고, 고정 층은 제6항의 합성 반강자성 적층 구조를 포함하는
    자기저항성 랜덤 액세스 메모리.
  11. 제10항에 있어서,
    합성 반강자성 적층 구조의 비-강자성 스페이싱 복합층의 제2 스페이싱 층의 두께는 0.18nm 이상이고 0.65nm 이하인
    자기저항성 랜덤 액세스 메모리.
  12. 제10항에 있어서,
    기준 층 및 자유 층은 코발트, 니켈, 철, 코발트-철, 코발트-백금, 코발트-팔라듐, 코발트-니켈, 철-백금, 철-팔라듐, 철-붕소, 코발트-철-붕소, 및 이들의 조합으로 구성되는 그룹으로부터 선택되는 재료를 각각 독립적으로 포함하는
    자기저항성 랜덤 액세스 메모리.
  13. 제10항에 있어서,
    터널링 장벽 층은 산화마그네슘, 산화루테늄, 산화탄탈륨, 삼산화알루미늄(Ⅲ), 삼산화갈륨(Ⅲ), 및 이들의 조합으로 구성되는 그룹으로부터 선택되는 재료를 포함하는
    자기저항성 랜덤 액세스 메모리.
  14. 제10항에 있어서,
    상단 전극 및 하단 전극은 탄탈륨, 루테늄, 질화탄탈륨, 질화티타늄, 및 이들의 임의의 조합으로 구성되는 그룹으로부터 선택되는 재료를 각각 독립적으로 포함하는
    자기저항성 랜덤 액세스 메모리.
KR1020210065365A 2020-09-07 2021-05-21 비-강자성 스페이싱 복합층, 그 방법, 합성 반강자성 적층 구조물, 및 자기저항성 랜덤 액세스 메모리 KR102510134B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW109130662 2020-09-07
TW109130662A TWI724968B (zh) 2020-09-07 2020-09-07 非鐵磁間隔複合層、其製法、人工反鐵磁疊層結構和磁阻式隨機存取記憶體

Publications (2)

Publication Number Publication Date
KR20220032465A KR20220032465A (ko) 2022-03-15
KR102510134B1 true KR102510134B1 (ko) 2023-03-14

Family

ID=76604583

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210065365A KR102510134B1 (ko) 2020-09-07 2021-05-21 비-강자성 스페이싱 복합층, 그 방법, 합성 반강자성 적층 구조물, 및 자기저항성 랜덤 액세스 메모리

Country Status (3)

Country Link
US (1) US11171285B1 (ko)
KR (1) KR102510134B1 (ko)
TW (1) TWI724968B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116056551A (zh) * 2023-03-31 2023-05-02 北京航空航天大学 一种反铁磁隧道结及其制备方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8852762B2 (en) * 2012-07-31 2014-10-07 International Business Machines Corporation Magnetic random access memory with synthetic antiferromagnetic storage layers and non-pinned reference layers
WO2015062174A1 (zh) * 2013-11-01 2015-05-07 中国科学院物理研究所 一种用于温度传感器的纳米磁性多层膜及其制造方法
US20180261269A1 (en) * 2015-01-02 2018-09-13 Jannier Maximo Roiz Wilson Three-dimensional mram cell configurations
KR101739640B1 (ko) * 2015-02-23 2017-05-24 고려대학교 산학협력단 다층 자성 박막 스택 및 이를 포함하는 비휘발성 메모리 소자
KR101721618B1 (ko) * 2015-03-18 2017-03-30 한양대학교 산학협력단 메모리 소자
TWI557758B (zh) * 2015-07-29 2016-11-11 光洋應用材料科技股份有限公司 鐵鈷基軟磁靶材及鐵鈷基軟磁材料
WO2017131584A1 (en) * 2016-01-29 2017-08-03 Agency For Science, Technology And Research Memory cell, memory device, and methods of forming the same

Also Published As

Publication number Publication date
TWI724968B (zh) 2021-04-11
US11171285B1 (en) 2021-11-09
TW202211264A (zh) 2022-03-16
KR20220032465A (ko) 2022-03-15

Similar Documents

Publication Publication Date Title
US11107977B2 (en) Seed layer for multilayer magnetic materials
US9455400B2 (en) Magnetic tunnel junction for MRAM applications
CN106062979B (zh) 用于mram装置的磁性隧道结结构
CN108028315B (zh) 用于磁性装置的高温退火后具有低缺陷率的磁性隧道结
JP5618474B2 (ja) ボトムスピンバルブ型磁気トンネル接合素子、ｍｒａｍ、ｓｔｔ−ｒａｍ、ｍｒａｍの製造方法、ｓｔｔ−ｒａｍの製造方法
EP2673807B1 (en) Magnetic element with improved out-of-plane anisotropy for spintronic applications
US8987847B2 (en) Co/Ni multilayers with improved out-of-plane anisotropy for magnetic device applications
US7098495B2 (en) Magnetic tunnel junction element structures and methods for fabricating the same
JP4551484B2 (ja) トンネル磁気抵抗薄膜及び磁性多層膜作製装置
US20150061058A1 (en) Co/Ni Multilayers with Improved Out-of-Plane Anisotropy for Magnetic Device Applications
US9159908B2 (en) Composite free layer within magnetic tunnel junction for MRAM applications
TW200405335A (en) Nanocrystalline layers for improved MRAM tunnel junctions
WO2015153142A1 (en) Magnetic tunnel junction structure for mram device
US11152047B2 (en) Magnetoresistive random access memory containing multilayer synthetic antiferromagnetic structure and method of making thereof
JP6567272B2 (ja) 磁性多層スタック
KR102510134B1 (ko) 비-강자성 스페이싱 복합층, 그 방법, 합성 반강자성 적층 구조물, 및 자기저항성 랜덤 액세스 메모리
US11450466B2 (en) Composite seed structure to improve PMA for perpendicular magnetic pinning
US20230397503A1 (en) Ferromagnetic free layer, laminated strucure comprising the same, magnetic tunnel junction structure, magnetoresistive random access memory, and iron-cobalt based target
TW201914067A (zh) 磁性接面及提供所述磁性接面的方法和磁性記憶體
CN114730833A (zh) 包含尖晶石的磁性隧道结及其制造方法
CN111816762A (zh) 一种磁性随机存储器磁性存储单元及其形成方法
CN112652704A (zh) 具有超薄合成反铁磁层的磁性隧道结单元

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant