KR102502814B1 - 디자인 정렬 개선을 위한 타겟 선택 개선 - Google Patents

디자인 정렬 개선을 위한 타겟 선택 개선 Download PDF

Info

Publication number
KR102502814B1
KR102502814B1 KR1020207036835A KR20207036835A KR102502814B1 KR 102502814 B1 KR102502814 B1 KR 102502814B1 KR 1020207036835 A KR1020207036835 A KR 1020207036835A KR 20207036835 A KR20207036835 A KR 20207036835A KR 102502814 B1 KR102502814 B1 KR 102502814B1
Authority
KR
South Korea
Prior art keywords
pattern
processor
target
design
design alignment
Prior art date
Application number
KR1020207036835A
Other languages
English (en)
Other versions
KR20210000317A (ko
Inventor
산토스 쿠마르
파반 쿠마르 페랄리
Original Assignee
케이엘에이 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 케이엘에이 코포레이션 filed Critical 케이엘에이 코포레이션
Publication of KR20210000317A publication Critical patent/KR20210000317A/ko
Application granted granted Critical
Publication of KR102502814B1 publication Critical patent/KR102502814B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G06T7/0006—Industrial image inspection using a design-rule based approach
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N23/00—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00
    • G01N23/22—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by measuring secondary emission from the material
    • G01N23/225—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by measuring secondary emission from the material using electron or ion
    • G01N23/2251—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by measuring secondary emission from the material using electron or ion using incident electron beams, e.g. scanning electron microscopy [SEM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N2223/00—Investigating materials by wave or particle radiation
    • G01N2223/60—Specific applications or type of materials
    • G01N2223/611—Specific applications or type of materials patterned objects; electronic devices
    • G01N2223/6116—Specific applications or type of materials patterned objects; electronic devices semiconductor wafer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/10—Image acquisition modality
    • G06T2207/10056—Microscopic image
    • G06T2207/10061—Microscopic image from scanning electron microscope
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/20—Special algorithmic details
    • G06T2207/20021—Dividing image into blocks, subimages or windows
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30108—Industrial image inspection
    • G06T2207/30148—Semiconductor; IC; Wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Quality & Reliability (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)

Abstract

개선된 PDA(Pattern-to-Design Alignment) 타겟 선택에 의해 이미지에 대한 보다 정확한 디자인 정렬을 달성하기 위한 기술 및 시스템이 개시된다. 다이의 이미지 프레임 내의 PDA 타겟은 PDA 타겟 중 하나에 핫스팟 위치를 포함하도록 바이어싱될 수 있다. PDA 타겟으로 사용되는 포인트의 고유성을 분석하여 PDA 타겟의 반복 패턴을 평가할 수 있다.

Description

디자인 정렬 개선을 위한 타겟 선택 개선
관련 특허 출원 상호 참조
본 출원은 2018년 5월 22일자로 가출원된 미국 특허 출원 제62/675126호에 우선권을 주장하며, 그 개시 내용은 본 명세서에 참조로 포함된다.
기술 분야
본 발명은 반도체 웨이퍼의 검사에 관한 것이다.
반도체 제조 산업의 발전으로 수율 관리와 함께, 특히, 계측 및 검사 시스템에 대한 요구가 더욱 증대되고 있다. 임계 치수는 계속 축소되고 있지만, 당업계는 고수익, 고부가가치를 달성하기 위해 생산 시간을 줄여야 한다. 수율 문제의 검출부터 이것을 해결하기까지의 총 시간을 최소화하는 것이 반도체 제조업체의 투자 수익률을 결정한다.
로직 및 메모리 장치와 같은 반도체 장치의 제조는 일반적으로 반도체 장치의 다양한 피처 및 다중 레벨을 형성하기 위해 많은 제조 공정을 거쳐 반도체 웨이퍼를 처리하는 것을 포함한다. 예를 들어, 리소그래피(lithography)는 레티클(reticle)로부터 반도체 웨이퍼 상에 배열된 포토레지스트로 패턴을 전사하는 것을 포함하는 반도체 제조 공정이다. 반도체 제조 공정의 추가적인 예시는 화학 기계적 연마(CMP: Chemical-Mechanical Polishing), 에칭, 증착 및 이온 주입을 포함하지만, 이들로 한정되는 것은 아니다. 다수의 반도체 장치는 단일 반도체 웨이퍼 상에 배열체로 제조된 후 개별 반도체 장치로 분리될 수 있다.
검사 공정은 반도체 제조 동안 다양한 단계에서 웨이퍼의 결함을 감지하여 제조 공정에서의 더 높은 수율을 촉진하여 수익을 높이기 위해 사용된다. 검사는 집적 회로(IC: Integrated Circuit)와 같은 반도체 장치를 제조하는 데 있어 항상 중요한 부분이었다. 그러나, 반도체 장치의 치수가 감소함에 따라 더 작은 결함으로도 장치가 고장날 수 있기 때문에, 가용 반도체 장치를 성공적으로 제조하기 위해 검사가 더욱 중요해진다. 예를 들어, 반도체 장치의 치수가 감소함에 따라 상대적으로 작은 결함이라도 반도체 장치에 원치 않는 이상(aberration)을 유발할 수 있기 때문에, 치수 감소로 인한 결함을 검출하는 것이 필요하게 되었다.
그러나, 디자인 규칙이 축소됨에 따라, 반도체 제조 공정이 공정의 수행 능력의 한계에 가깝게 운영될 수 있다. 또한, 디자인 규칙이 축소됨에 따라, 더 작은 결함이 장치의 전기적 파라미터에 영향을 미칠 수 있고, 이로 인해 더 민감한 검사가 유도된다. 디자인 규칙이 축소됨에 따라, 검사를 통해 검출된 잠재적인 수율 관련 결함의 수가 급격히 증가하고, 검사를 통해 검출된 불필요한 결함(nuisance defect)의 수도 크게 증가한다. 따라서 웨이퍼에서 더 많은 결함이 검출될 수 있으며, 이 모든 결함을 제거하기 위한 공정을 수정하는 것은 어렵고 비용이 많이 든다. 어떤 결함이 실제로 장치의 전기적 파라미터와 수율에 영향을 미치는지 결정되면, 공정 제어 방법은 해당 결함에 초점을 맞추고 이외의 결함은 대부분 무시할 수 있다. 또한, 더 작은 디자인 규칙에서는 경우에 따라 공정으로 인한 고장이 체계적으로 발생하는 경향이 있다. 즉, 공정으로 인한 고장은 종종 디자인 내에서 많이 반복되는 사전 결정된 디자인 패턴에서 고장이 발생하는 경향이 있다. 공간적으로 체계적이고 전기적으로 관련된 결함을 제거하면 수율에 영향을 미칠 수 있다.
웨이퍼 인쇄 공정, 웨이퍼 패턴 및 검사 시스템 간의 상호 작용은 매우 복잡하다. PDA(Pattern-to-Design Alignment)는 주사 전자 현미경(SEM: Scanning Electron Microscope)과 같은 검사 도구에 의해 보고된 결함 위치 정확도를 개선할 수 있는 디자인 기반 정렬 방법이다. PDA 정확도는 특정 유형의 웨이퍼 검사에 도움이 될 수 있다. 그러나 디자인 클립과 웨이퍼 이미지의 양식은 실질적으로 상이하다. 이러한 문제로 인해, 이미지 렌더링은 PDA에서 가장 어려운 작업이다. 만족스럽지 않은 이미지 렌더링으로 인한 영향을 어느 정도 완화하기 위해 통계 알고리즘이 사용될 수 있고 개별 PDA 정렬 불량에 상당한 완충을 제공할 수 있지만, SRAM 영역 근처의 영역과 같이 렌더링하기 어려운 디자인 클립의 서브픽셀 레벨에서 개별 PDA의 필요성은 불가피하다.
현재 PDA 타겟 선택은 특징적 이미지를 기반으로 한다. 현재 PDA에는 디자인 정보가 포함되지 않는다. 랜드마크 기반 PDA는 타겟 선택을 수행할 수 있지만, 사전 정의된 랜드마크만을 기반으로 하고, 이는 타겟을 생성하는 데 사용되는 어레이 영역을 중심으로 한 특수 윤곽일 수 있다. 이는 어레이 기반 검사에만 적용될 수 있다. 따라서, 로직 관리 영역의 PDA 품질은 충분하지 않다.
디자인 안내 검사 방법(design guided inspection methodology)은 디자인에서 많은 수의 작은 관리 영역을 사용하고 필요한 좌표 정확도로 이들을 검사하여 특정 결함 유형에 대한 민감도를 향상시킨다. 디자인 안내 검사는 배치 정확도를 개선하여 더 작은 관리 영역을 검사하는 데 도움이 된다. 관리 영역이 작을수록 관심 영역과 불필요한 영역이 더 잘 분리된다. 이들 관리 영역은 검출에 사용되기 전에 시스템에서 확장 단계를 거친다. 관리 영역 확장은 배치 정확도에 대한 시스템 사양으로 인해 발생하거나 PDA 정렬 오류로 인해 발생할 수 있다.
도 1은 PDA 타겟이 있는 다이(die)의 예시적인 프레임이다. PDA 타겟 검색 단계는 다이의 모든 프레임에서 5개의 타겟을 찾으려 시도할 수 있다. 프레임은 25개의 블록으로 분리된다. PDA 타겟 검색 단계는 대비와 같은 광학 특성이 좋은 5개의 블록에서 타겟 선택을 시도한다. 이것은 도 1에서 볼 수 있다. PDA 정렬 오류로 인한 관리 영역(CA: Care Area) 확장은 관리 영역에 가까운 PDA 타겟의 근접성에 따라 달라진다. 이 픽셀값은 동적으로 계산될 수 있고, 확장량은 도 1에 표시된 표에서 픽셀(px) 단위로 볼 수 있다.
핫스팟 관리 영역은 가장 중요한 영역 중 하나일 수 있고, 일반적으로 높은 민감도로 검사된다. 도 2에서 볼 수 있는 바와 같이, PDA 타겟은 대부분의 프레임에서 핫스팟 관리 영역 근처에 있지 않은 경우가 많다. 도 2의 프레임 예에서 프레임 내의 일부 핫스팟은 광학 속성에 기초하여 선택된 PDA 타겟에서 멀리 떨어져 있다. 핫스팟이 PDA 타겟에서 멀리 떨어져 있으면, 핫스팟을 검사하지 않거나 PDA 타겟을 선택하여 최상의 검사를 제공할 수 없다.
전체 이미지 프레임을 PDA 영역으로 선택하는 데에는 비용 제한이 있다. 따라서, 관리 영역을 확장하여 PDA를 놓치지 않는다. 도 3에서 볼 수 있는 바와 같이, 이는 PDA 정렬 오류로 인해 관리 영역 확장이 증가되어 주요 관심 결함에 대한 민감도가 상실될 수 있다. 도 3은 확장으로 인해 불필요한 픽셀(즉, 불필요한 위치)이 관리 영역으로 유입되는 N7 상의 접촉 CMP 레이어로부터의 관심 결함(DOI: Defects Of Interest)의 예이다.
배치 정확도를 위한 시스템 사양에 따른 관리 영역 확장은 새로운 세대의 검사 도구마다 감소하므로 PDA 정렬 오류로 인한 관리 영역 확장은 전체적인 관리 영역 확장에 큰 기여를 할 것이다.
따라서, 검사를 위한 개선된 시스템과 기술이 필요하다.
제 1 실시예에서 방법이 제공된다. 핫스팟 위치가 프로세서에서 수신된다. 프로세서를 사용하여, 다이의 이미지 프레임 내의 패턴-디자인 정렬 타겟이 패턴-디자인 정렬 타겟 중 하나에 핫스팟 위치를 포함하도록 바이어싱된다. 프로세서를 사용하여, 패턴-디자인 정렬 타겟을 반복 패턴에 대해 평가한다.
이미지 프레임은 복수의 정규 크기 블록으로 분할될 수 있다. 예를 들어, 이미지 프레임은 25개의 정규 크기 블록으로 분할될 수 있다.
평가에는, 프로세서를 사용하여, 이미지 프레임 상에 X 및 Y 투영을 생성하는 단계; 프로세서를 사용하여, X 및 Y 양쪽 모두에서 최고 구배를 갖는 복수의 포인트를 샘플링하는 단계; 프로세서를 사용하여, 포인트의 단면에서 타겟 위치를 생성하는 단계; 및 프로세서를 사용하여, 포인트의 고유성을 평가하는 단계가 포함된다. 일 예에서, 포인트는 고유하지 않고, 방법은 프로세서를 사용하여 적응형 푸리에 필터링(adaptive Fourier filtering)으로 이미지 프레임을 필터링하는 단계를 더 포함할 수 있다. 이 방법은, 프로세서를 사용하여, 패턴-디자인 정렬 타겟으로서 최대 강도를 갖는 포인트를 선택하는 단계를 더 포함할 수 있다.
모든 패턴-디자인 정렬 타겟은 핫스팟을 포함할 수 있다.
프로그램을 저장하는 비일시적 컴퓨터 판독 가능 매체는 프로세서가 제 1 실시예의 방법의 변형을 실행하게 지시하도록 구성될 수 있다.
제 2 실시예에서 방법이 제공된다. 프로세서를 사용하여, 이미지 프레임 내의 패턴-디자인 정렬 타겟을 반복 패턴에 대해 평가하며, 여기서, 패턴-디자인 정렬 타겟은 적어도 하나의 핫스팟 위치를 포함한다. 프로세서를 사용하여, 이미지 프레임 상의 X 및 Y 투영이 생성된다. 프로세서를 사용하여, X와 Y 양쪽 모두에서 최고 구배를 갖는 복수의 포인트가 샘플링된다. 프로세서를 사용하여, 포인트의 단면에 타겟 위치가 생성된다. 프로세서를 사용하여, 포인트의 고유성이 평가된다. 포인트는 패턴-디자인 정렬 타겟으로 사용된다.
일 예에서, 포인트는 고유하지 않고, 방법은 프로세서를 사용하여 적응형 푸리에 필터링으로 이미지 프레임을 필터링하는 단계를 더 포함할 수 있다. 이 방법은, 프로세서를 사용하여, 패턴-디자인 정렬 타겟으로서 최대 강도를 갖는 포인트를 선택하는 단계를 더 포함할 수 있다.
프로그램을 저장하는 비일시적 컴퓨터 판독 가능 매체는 프로세서가 제 2 실시예의 방법의 변형을 실행하게 지시하도록 구성될 수 있다.
제 3 실시예에서 시스템이 제공된다. 시스템은 웨이퍼를 고정하는 스테이지; 웨이퍼에서 전자빔을 디렉팅하는 전자빔 소스; 웨이퍼로부터 반사된 전자빔을 수신하도록 구성된 검출기; 및 검출기와 전자 통신하는 프로세서를 포함한다. 프로세서는 핫스팟 위치를 수신하고; 패턴-디자인 정렬 타겟 중 하나에 핫스팟 위치를 포함하도록 웨이퍼의 다이의 이미지 프레임에서 패턴-디자인 정렬 타겟을 바이어싱하고; 또한 반복 패턴에 대한 패턴-디자인 정렬 타겟을 평가하도록 구성된다.
이미지 프레임은 복수의 정규 크기 블록으로 분할될 수 있다. 예를 들어, 이미지 프레임은 25개의 정규 크기 블록으로 분할될 수 있다.
반복적인 패턴에 대한 패턴-디자인 정렬 타겟을 평가하는 단계는 이미지 프레임 상에 X 및 Y 투영을 생성하는 단계; X와 Y 양쪽 모두에서 최고 구배를 갖는 복수의 포인트를 샘플링하는 단계; 포인트의 횡단면에 타겟 위치를 생성하는 단계; 및 포인트의 고유성을 평가하는 단계를 포함할 수 있다. 일 예에서, 포인트는 고유하지 않으며, 프로세서는 적응형 푸리에 필터링으로 이미지 프레임을 필터링하도록 추가 구성될 수 있다. 프로세서는 패턴-디자인 정렬 타겟으로서 최대 강도를 갖는 포인트를 선택하도록 추가 구성될 수 있다.
모든 패턴-디자인 정렬 타겟은 핫스팟을 포함할 수 있다.
본 발명의 본질 및 목적을 더욱 완전히 이해하기 위해, 첨부된 도면과 함께 취해지는 다음의 상세한 설명에 대한 참조가 이루어져야 한다.
도 1은 PDA 타겟이 있는 다이(die)의 예시적인 프레임이다.
도 2는 핫스팟에 대한 도 1의 예시적인 프레임이다.
도 3은 관리 영역 확장의 예이다.
도 4는 본 발명에 따른 제 1 방법 실시예의 흐름도이다.
도 5는 도 4의 제 1 방법을 사용하는 PDA 타겟이 있는 다이의 예시적인 프레임이다.
도 6은 본 발명에 따른 제 2 방법 실시예의 흐름도이다.
도 7은 예시적인 이미지이다.
도 8은 본 발명에 따른 시스템의 실시예의 블록도이다.
비록 청구되는 발명의 대상(subject matter)이 특정 실시예의 관점에서 설명되었지만, 본 발명에서 제시된 이득 및 특징부 모두를 제공하지 않는 실시예를 포함하는 다른 실시예도 또한 본 발명의 범주 내에 포함된다. 본 발명의 범주를 벗어나지 않으면서 다양한 구조적, 논리적 공정 단계와 전자적 변경이 이루어질 수 있다. 따라서, 본 발명의 범주는 첨부된 청구 범위의 참조에 의해서만 정의된다.
본 명세서에 개시된 실시예는 개선된 PDA 타겟 선택 전략에 의해 이미지에 대한 보다 정확한 디자인 정렬을 달성할 수 있다. 우수한 디자인 정렬은 우수한 관리 영역 위치 정확도를 제공하고, 이는 향상된 민감도 및 불필요한 것의 억제를 제공하는 데 도움을 줄 수 있다. 우수한 디자인 정렬은 또한 더 엄격한 관리 영역 경계를 제공하고, 이는 불필요한 것을 감소시켜 민감도를 향상시킬 수 있다. 우수한 정렬 타겟은 우수한 결함 위치 정확도와 디자인에서의 올바른 비닝(binning)을 제공할 수 있다.
본 명세서에 개시된 실시예에서, PDA 타겟은 중요한 검사 영역에 기초하여 선택될 수 있다. 반복 패턴을 제거하기 위한 이미지 투영 및 필터가 타겟 선택에 사용될 수 있다. 타겟 선택은 디자인 내용을 기반으로 할 수도 있다. 일부 디자인 레이어와 겹치는 이미지 내의 영역은 무시될 수 있다. 이러한 기술은 관리 영역 크기를 줄이는 것 외에도 민감도를 향상시킬 수 있다.
도 4는 제 1 방법(100)의 흐름도이다. 해당 방법(100)의 단계들 중 일부 또는 전부는 프로세서를 사용하여 수행될 수 있다.
단계 101에서, 하나 이상의 핫스팟 위치가 프로세서에서 수신된다. 반도체 제조업체는 핫스팟 위치 좌표를 포함할 수 있는 핫스팟 관리 영역 위치 파일을 제공할 수 있다. 핫스팟 위치는 다른 방식으로 제공될 수도 있다. 예를 들어, 다른 도구는 핫스팟 위치를 생성할 수 있다. 다른 예에서, 반도체 장치의 디자인 파일을 분석하여 핫스팟 위치를 제공할 수 있다.
다이의 이미지 프레임 내의 PDA 타겟은 PDA 타겟 중 하나에 핫스팟 위치를 포함하도록 단계 102에서 바이어싱된다. 이미지 프레임은 다수의 정규 크기 블록으로 분할될 수 있다. 예를 들어, 이미지 프레임은 5×5 어레이에서 25개의 정규 크기 블록으로 분할될 수 있다. 일부 또는 모든 PDA 타겟은 핫스팟을 포함할 수 있다. 방법(100)은 핫스팟을 포함하는 PDA 타겟을 검색하려 시도할 수 있거나, 또는 핫스팟 근처에 PDA 타겟을 배치하려 시도할 수 있다.
핫스팟은 PDA 타겟의 중심, PDA 타겟의 가장자리 또는 PDA 타겟의 중심과 가장자리 사이에 있을 수 있다. 일 예에서, 핫스팟은 PDA 타겟의 중앙에 센터링될 수 있다. 다른 예에서, 블록 내의 대부분의 핫스팟은 PDA 타겟의 대략 중앙에 있다.
이미지 프레임과 블록은 특정 애플리케이션이 필요로 하는 대로 구성될 수 있다. 일 예에서, 이미지 프레임은 1,500×780 픽셀이다. 이것은 6×4 구성의 블록 어레이로 분할될 수 있다. 다른 예에서, 이미지 프레임은 1,000×1,000 픽셀이다. 이것은 5×5 구성의 블록 어레이로 분할될 수 있다. 특정 애플리케이션에 대해 추가 블록이나 다른 블록 어레이가 사용될 수 있다.
프레임에서 PDA 타겟보다 핫스팟이 적으면, 이미지 기반 선택에 기초하여 다른 PDA 타겟이 배치될 수 있다.
프레임에서 PDA 타겟보다 핫스팟이 많으면, PDA 타겟을 가진 최대 밀도의 핫스팟이나 최대 개수의 핫스팟을 커버하려 시도할 수 있다.
특정 상황에서, 방법(100)은 하나 이상의 핫스팟을 향해 PDA 타겟을 바이어싱하지 않는다. 예를 들어, 핫스팟 위치에서의 디자인을 사용할 수 없거나 디자인이 이미지에 정렬되지 않을 수 있다. 이러한 예에서, 방법(100)은 PDA 타겟을 바이어싱하지 않을 수 있거나 PDA 타겟을 바이어싱하는 데 실패할 수 있다.
단계 103에서, PDA 타겟은 반복 패턴에 대해 평가된다. 데이터베이스에서 많은 반복 타겟을 줄이거나 제거할 수 있다. 반복 패턴은 반복 기간 이상으로 정렬하는 데 도움이 되지 않을 수 있다. PDA 타겟이 반복 패턴을 포함하지 않으면, PDA 타겟이 검사될 수 있다. PDA 타겟이 반복 패턴만을 포함한다면, 방법(200)은 선택적으로 수행될 수 있다.
도 5는 도 4의 제 1 방법을 사용하는 PDA 타겟이 있는 다이의 예시적인 프레임이다. 도 5에서 PDA 타겟을 검색하는 작업은 사용자(예컨대, 반도체 제조업체)가 정의한 핫스팟 관리 영역에 의해 안내된다. 타겟 검색 작업은 프레임 내부의 핫스팟 근처에서 좋은 타겟을 찾으려고 시도할 수 있다. 타겟 선정 기준의 관점에서 프레임 내의 최상의 타겟은 아닐지라도, 전체 검사 민감도 관점에서는 여전히 최상의 타겟이다.
도 5에서, PDA 타겟이 있는 블록은 핫스팟 위치에 기초하여 "수정 블록"이라고 표시된 블록으로 변경된다. 따라서 수정 블록은 핫스팟 위치를 향해 바이어싱된다. PDA 타겟에 핫스팟을 배치하면, 이들 핫스팟 관리 영역에 대한 PDA 정렬 오류가 0으로 될 수 있다.
그런 다음 핫스팟 위치를 향해 바이어싱된 PDA 타겟이 검사될 수 있다. 검사는 SEM과 같은 검사 도구로 수행될 수 있다. 향상된 민감도로 결함 검출이 제공된다.
방법(100)을 사용하면, 핫스팟이 없는 프레임에서 더 적은 타겟을 검색하고 핫스팟 관리 영역이 더 많은 프레임에서 더 많은 타겟을 검색함으로써, 프레임에서 검색된 PDA 타겟의 수가 동적으로 제어될 수 있다. 방법(100)은 또한 검사를 위한 전체 PDA 품질을 개선할 수 있다.
관리 영역 크기를 증가시키는 것은 새로운 디자인 노드에 대해 허용되지 않을 수 있다. 기존에는, 낮은 PDA 품질 결함에 대한 불확실성을 감안하여 관리 영역 크기가 대략 1픽셀 증가되었다. 7㎚, 5㎚ 또는 최신 디자인 노드에서, 관리 영역의 증가는 민감도 상실을 초래할 수 있다.
대신, 디자인 정렬은 다이 전체에 걸친 돌출 위치보다는 임계 패턴이 있는 장소에서 사용된다. 반도체 제조업체는 종종 임계 영역이 어디에 있는지 알고 있으며 이 정보를 관리 영역의 형태로 제공할 수 있다. 관리 영역은 방법(100)을 사용하여 타겟을 선택하는 데 사용될 수 있다.
방법(100)은 또한 반도체 제조업체가 관리하지 않는 디자인의 특정 영역에서 PDA 타겟을 잠재적으로 피할 수 있다. PDA 타겟 선택을 제한하고 특정 영역을 사용하지 않는 것은 이러한 영역이 디자인 기반 정렬에 적합하지 않기 때문에 가능하다. 반도체 제조업체 또는 기타 운영자는 디자인이 가능한데도 어떤 정렬 영역을 실행할 수 없는지에 대해 경험할 수 있다. PDA 타겟 선택에서 이들 영역을 피하면, 다른 타겟이 사용될 수 있다.
수평 및 수직 투영에 기초한 이미지 내의 격리 모서리가 제공될 수 있다. 양 투영에서의 전환은 이미지의 모서리를 나타낼 수 있다. 이들 전환의 교차점은 디자인 정렬을 위해 표시 및 평가될 수 있다.
PDA 타겟이 고유한 경우, 유용할 수 있다. 그렇지 않으면, 시스템은 잘못된 타겟을 사용하거나 포커싱할 수 있다. 예를 들어, 1㎛ 이하 범위에서 고유성이 사용될 수 있다(예컨대, 20픽셀).
정렬이 혼동되기 쉬운 반복 영역에서 타겟 선택을 피하기 위해 특정 이미지 기반 또는 주파수 도메인 필터를 사용하는 것은 도 6의 방법(200)에 설명되어 있다. 해당 방법(200)의 단계들 중 일부 또는 전부는 프로세서를 사용하여 수행될 수 있다.
단계 201에서, 이미지 프레임 내의 PDA 타겟이 반복 패턴에 대해 평가된다. 반복 패턴은 검색 범위(예컨대, 1마이크론) 미만의 주기에서 반복되는 패턴일 수 있다. 이 패턴은 반복되는 것으로 간주하기 위해 유사성이 90% 이상일 수 있다. 이것은 방법(100)의 단계 103일 수 있거나 별도로 수행될 수 있다. PDA 타겟에는 적어도 하나의 핫스팟 위치가 포함된다.
이미지 프레임 상의 X 및 Y 투영(예컨대, X 및 Y축)은 단계 202에서 생성된다.
X와 Y 양쪽 모두에서 최고 구배를 갖는 복수의 포인트는 단계 203에서 샘플링된다. 여기에는 X와 Y에서 최고 구배를 갖는 각 조합에 대해 1개의 포인트가 포함될 수 있다. 따라서, X에 3개, Y에 2개가 있으면, 포인트가 6개일 수 있다. 예를 들어, X와 Y 양쪽 모두에서 최고 구배를 갖는 3개의 샘플 포인트가 샘플링된다.
타겟 위치(예컨대, PDA 타겟)는 단계 204에서 포인트의 단면에 생성된다. 단면은 샘플 포인트로부터의 이미지 상의 교차 위치일 수 있다.
포인트의 고유성은 단계 205에서 평가된다. 각각의 타겟은 검색 범위(예컨대, 1마이크론)와 상관될 수 있고, 제 1 상관 피크와 제 2 상관 피크 사이의 차이는 고유성으로 취급될 수 있다. 차이가 클수록 고유성이 커진다. 포인트가 고유한 경우, 포인트는 PDA 타겟으로 사용될 수 있다. 포인트가 고유하지 않은 경우, 이미지 프레임은 프로세서를 사용하여 적응형 푸리에 필터링으로 필터링될 수 있다. 그런 다음 최대 강도를 갖는 포인트를 PDA 타겟으로 선택할 수 있다.
비반복 타겟을 검색하기 위한 주파수 도메인 필터링과 관련하여, 기존 알고리즘은 일반적으로 도 7에서 임의의 고유 타겟을 검색하지 못한다. 일 실시예에서, 반복 패턴은 적응 푸리에 필터링을 사용하여 제거될 수 있다. 도 7의 상단에는 푸리에 필터가 적용되지 않은 것이고, 하단은 푸리에 필터가 적용된 후이다. 하단은 우수한 PDA 타겟을 제공할 것이다.
대역 통과 필터가 적용될 수 있다. 이 대역 통과 필터는 고주파 성분을 억제하기 위해 적응적으로 선택된다. 저주파 성분도 제거될 수 있다.
이 필터링된 이미지에서 최대 강도로 선택된 타겟은 고유 타겟이 될 수 있다.
2차 피크가 1차 상관 피크보다 작도록 가변 크기 타겟을 사용하면, 정렬을 개선할 수 있다. 고정된 크기를 사용하면, 고유의 작은 타겟이 주변 소음에 의해 오염될 수 있다. 타겟이 작고 중앙에 있으면, 고유성 점수(uniqueness score)가 우수할 수 있다.
방법(200)은 방법(100) 후에 선택적으로 사용될 수 있다.
도 8은 시스템(300)의 실시예의 블록도이다. 시스템(300)은 웨이퍼(304)의 이미지를 생성하도록 구성된 웨이퍼 검사 도구(전자 칼럼(301)을 포함함)를 포함한다.
웨이퍼 검사 도구는 적어도 에너지 원과 검출기를 포함하는 출력 획득 서브시스템을 포함한다. 출력 획득 서브시스템은 전자빔 기반 출력 획득 서브시스템일 수 있다. 예를 들어, 일 실시예에서, 웨이퍼(304)로 디렉팅된 에너지는 전자를 포함하고, 웨이퍼(304)로부터 검출된 에너지도 전자를 포함한다. 이러한 방식에서, 에너지 소스는 전자빔 소스일 수 있다. 도 8에 도시된 이와 같은 일 실시예에서, 출력 획득 서브시스템은 컴퓨터 서브시스템(302)에 커플링된 전자 칼럼(electron column)(301)을 포함한다. 스테이지(310)는 웨이퍼(304)를 유지할 수 있다.
또한, 도 8에 도시된 바와 같이, 전자 칼럼(301)은 하나 이상의 요소(305)에 의해 웨이퍼(304)에 포커싱되는 전자를 생성하도록 구성된 전자빔 소스(303)를 포함한다. 전자빔 소스(303)는, 예를 들어, 음극 소스나 이미터 팁(emitter tip)을 포함할 수 있다. 하나 이상의 요소(305)는, 예를 들어, 건 렌즈(gun lens), 양극, 빔 제한 구멍, 게이트 밸브, 빔 흐름 선택 구멍, 대물 렌즈 및 스캐닝 서브시스템을 포함할 수 있으며, 이들 모두는 당업계에 공지된 임의의 적합한 요소를 포함할 수 있다.
웨이퍼(304)로부터 복귀된 전자(예컨대, 2차 전자)는 하나 이상의 요소(306)에 의해 검출기(307)에 포커싱될 수 있다. 하나 이상의 요소(306)는, 예를 들어, 스캐닝 서브시스템일 수 있고, 이는 요소(들)(305)에 포함된 스캐닝 서브시스템과 동일할 수 있다.
또한, 전자 칼럼(301)은 당업계에 공지된 임의의 다른 적합한 요소를 포함할 수 있다.
전자 칼럼(301)은 전자가 비스듬한 입사각으로 웨이퍼(304)에 지향되고 또 다른 비스듬한 각도로 웨이퍼(304)로부터 산란되도록 구성되는 것으로 도 8에 도시되어 있지만, 전자빔은 임의의 적절한 각도로 웨이퍼(304)에 지향되고 웨이퍼(404)로부터 산란될 수 있다. 또한, 전자빔 기반 출력 획득 서브시스템은 (예컨대, 상이한 조명 각도, 콜렉션 각도(collection angle) 등을 갖는) 웨이퍼(304)의 이미지를 생성하기 위해 다중 모드를 사용하도록 구성될 수 있다. 전자빔 기반 출력 획득 서브시스템의 다중 모드는 해당 출력 획득 서브시스템의 임의의 이미지 생성 파라미터에 따라 상이할 수 있다.
컴퓨터 서브시스템(302)은, 전술한 바와 같이, 검출기(307)에 커플링될 수 있다. 검출기(307)는 웨이퍼(304)의 표면으로부터 복귀된 전자를 검출하여 웨이퍼(304)의 전자빔 이미지를 형성할 수 있다. 전자빔 이미지는 임의의 적절한 전자빔 이미지를 포함할 수 있다. 컴퓨터 서브시스템(302)은 검출기(307)의 출력 및/또는 전자빔 이미지를 사용하여 본 명세서에 설명된 기능 중 임의의 것을 수행하도록 구성될 수 있다. 컴퓨터 서브시스템(302)은 본 명세서에 설명된 임의의 추가 단계(들)를 수행하도록 구성될 수 있다. 도 8에 도시된 출력 획득 서브시스템을 포함하는 시스템(300)은 본 명세서에 설명된 바와 같이 추가 구성될 수 있다.
도 8은 본 명세서에 설명된 실시예들에서 사용될 수 있는 전자빔 기반 출력 획득 서브시스템의 구성을 일반적으로 설명하기 위해 여기에 제공된다는 점에 유의한다. 본 명세서에 설명된 전자빔 기반 출력 획득 서브시스템 구성은, 상용 출력 획득 시스템을 디자인할 때, 일반적으로 수행되는 대로 출력 획득 서브시스템의 성능을 최적화하기 위해 변경될 수 있다. 또한, 본 명세서에 설명된 시스템은 (예컨대, 본 명세서에 설명된 기능을 기존 시스템에 추가함으로써) 기존 시스템을 사용하여 구현될 수도 있다. 일부 이와 같은 시스템의 경우, 본 명세서에 설명된 방법은 (예컨대, 시스템의 다른 기능에 추가하여) 시스템의 선택적 기능으로도 제공될 수 있다. 대안적으로, 본 명세서에 설명된 시스템은 완전히 새로운 시스템으로도 디자인될 수 있다.
위에서는 출력 획득 서브시스템이 전자빔 기반 출력 획득 서브시스템인 것으로 설명되었지만, 출력 획득 서브시스템은 이온 빔 기반 출력 획득 서브시스템일 수도 있다. 이러한 출력 획득 서브시스템은 전자빔 소스가 당업계에 공지된 임의의 적합한 이온 빔 소스로 대체될 수 있다는 것을 제외하고는 도 8에 도시된 바와 같이 구성될 수 있다. 또한, 출력 획득 서브시스템은 상업적으로 이용 가능한 포커싱된 이온 빔(FIB: Focused Ion Beam) 시스템, 헬륨 이온 현미경(HIM: Helium Ion Microscopy) 시스템 및 2차 이온 질량 분석(SIMS: Secondary Ion Mass Spectroscopy) 시스템에 포함된 것과 같은 임의의 다른 적합한 이온 빔 기반 출력 획득 서브시스템일 수 있다.
컴퓨터 서브시스템(302)은 프로세서(308)와 전자 데이터 저장 유닛(309)을 포함한다. 프로세서(308)는 마이크로프로세서, 마이크로컨트롤러 또는 다른 장치를 포함할 수 있다.
컴퓨터 서브시스템(302)은 프로세서(308)가 출력을 수신할 수 있도록, (예컨대, 유선 및/또는 무선 전송 매체를 포함할 수 있는 하나 이상의 전송 매체를 통해) 임의의 적절한 방식으로 시스템(300)의 구성 요소에 커플링될 수 있다. 프로세서(308)는 출력을 사용하여 많은 기능을 수행하도록 구성될 수 있다. 웨이퍼 검사 도구는 프로세서(308)로부터 명령어나 기타 정보를 수신할 수 있다. 프로세서(308) 및/또는 전자 데이터 저장 유닛(309)은 추가 정보를 수신하고 명령어를 송신하기 위해 다른 웨이퍼 검사 도구나, 웨이퍼 계측 도구나 웨이퍼 검토 도구(도시하지 않음)와 선택적으로 전자 통신할 수 있다.
프로세서(308)는 검출기(307)와 같은 웨이퍼 검사 도구와 전자 통신 상태에 있다. 프로세서(308)는 검출기(307)로부터의 측정을 사용하여 생성된 이미지를 처리하도록 구성될 수 있다. 예를 들어, 프로세서는 방법(100)이나 방법(200)의 실시예를 수행할 수 있다.
일 예에서, 프로세서(308)는 핫스팟 위치를 수신하고; 패턴-디자인 정렬 타겟 중 하나에 핫스팟 위치를 포함하도록 웨이퍼의 다이의 이미지 프레임에서 패턴-디자인 정렬 타겟을 바이어싱하고; 또한 반복 패턴에 대한 패턴-디자인 정렬 타겟을 평가하도록 구성된다. 이미지 프레임은 5×5 어레이의 25개 블록과 같은 복수의 정규 크기 블록으로 분할될 수 있다. 일 실시예에서, 모든 패턴-디자인 정렬 타겟은 핫스팟을 포함한다.
일 예에서, 프로세서(308)는 이미지 프레임 상에 X 및 Y 투영을 생성하고; X와 Y 양쪽 모두에서 최고 구배를 갖는 복수의 포인트를 샘플링하고; 포인트의 단면에 타겟 위치를 생성하고; 포인트의 고유성을 평가하도록 추가 구성되며, 여기서, 포인트는 패턴-디자인 정렬 타겟으로 사용된다. 포인트가 고유하지 않은 경우, 프로세서는 적응형 푸리에 필터링으로 이미지 프레임을 필터링하도록 추가 구성될 수 있다. 프로세서는 패턴-디자인 정렬 타겟으로서 최대 강도를 갖는 포인트를 선택하도록 추가 구성될 수 있다.
본 명세서에 설명된 컴퓨터 서브시스템(302), 다른 시스템(들) 또는 다른 서브시스템(들)은 개인용 컴퓨터 시스템, 이미지 컴퓨터, 메인프레임 컴퓨터 시스템, 워크 스테이션, 네트워크 기기, 인터넷 기기 또는 다른 장치를 포함하는 다양한 시스템의 일부일 수 있다. 또한, 서브시스템(들) 또는 시스템(들)은 병렬 프로세서와 같은 당업계에 공지된 임의의 적합한 프로세서를 포함할 수 있다. 아울러, 서브시스템(들) 또는 시스템(들)은 독립형 또는 네트워크 도구로서 고속 프로세싱과 소프트웨어를 사용하는 플랫폼을 포함할 수 있다.
프로세서(308)와 전자 데이터 저장 유닛(309)은 시스템(300)이나 다른 장치에 배치되거나 그렇지 않으면 그들의 일부일 수 있다. 일 예로, 프로세서(308)와 전자 데이터 저장 유닛(309)은 독립형 제어 유닛의 일부이거나 중앙 집중식 품질 제어 유닛에 속할 수 있다. 복수의 프로세서(308)나 전자 데이터 저장 유닛(309)이 사용될 수 있다.
프로세서(308)는 실제로 하드웨어, 소프트웨어 및 펌웨어의 임의의 조합에 의해 구현될 수 있다. 또한, 본 명세서에 설명된 바와 같이, 이것의 기능은 하나의 유닛에 의해 수행되거나, 상이한 구성 요소로 나뉘어 질 수 있으며, 이들 각각은 하드웨어, 소프트웨어 및 펌웨어의 임의의 조합에 의해 차례로 구현될 수 있다. 다양한 방법과 기능을 구현하기 위한 프로세서(308)에 대한 프로그램 코드나 명령어는 전자 데이터 저장 유닛(309)의 메모리나 다른 메모리와 같은 판독 가능한 저장 매체에 저장될 수 있다.
시스템(300)이 둘 이상의 컴퓨터 서브시스템(302)을 포함하는 경우, 이미지, 데이터, 정보, 명령어 등을 서브시스템간에 송신할 수 있도록 상이한 서브시스템이 서로 커플링될 수 있다. 예를 들어, 하나의 서브시스템은 임의의 적합한 전송 매체에 의해 추가의 서브시스템(들)에 커플링될 수 있으며, 이는 당해 기술 분야에 공지된 임의의 적합한 유선 및/또는 무선 전송 매체를 포함할 수 있다. 이러한 서브시스템 중 둘 이상은 공유 컴퓨터 판독 가능 저장 매체(도시되지 않음)에 효과적으로 커플링될 수도 있다.
프로세서(308)는 시스템(300)의 출력이나 다른 출력을 사용하여 많은 기능을 수행하도록 구성될 수 있다. 예를 들어, 프로세서(308)는 출력을 전자 데이터 저장 유닛(309)이나 다른 저장 매체로 송신하도록 구성될 수 있다. 프로세서(308)는 본 명세서에 설명된 바와 같이 추가 구성될 수 있다.
프로세서(308)나 컴퓨터 서브시스템(302)은 결함 검토 시스템, 검사 시스템, 계측 시스템 또는 일부 다른 유형의 시스템의 일부일 수 있다. 따라서, 본 명세서에 개시된 실시예에서는 상이한 애플리케이션에 다소 적합하거나 덜 적합한, 서로 다른 기능을 갖는 시스템에 대해 여러 가지 방식으로 맞춤화될 수 있는 일부 구성을 설명한다.
시스템이 둘 이상의 서브시스템을 포함하면, 이미지, 데이터, 정보, 명령어 등을 서브시스템간에 송신할 수 있도록 상이한 서브시스템이 서로 커플링될 수 있다. 예를 들어, 하나의 서브시스템은 임의의 적합한 전송 매체에 의해 추가의 서브시스템(들)에 커플링될 수 있으며, 이는 당해 기술 분야에 공지된 임의의 적합한 유선 및/또는 무선 전송 매체를 포함할 수 있다. 이러한 서브시스템 중 둘 이상은 공유 컴퓨터 판독 가능 저장 매체(도시되지 않음)에 효과적으로 커플링될 수도 있다.
프로세서(308)는 본 명세서에서 설명된 실시예들 중 임의의 것에 따라 구성될 수 있다. 프로세서(308)는 시스템(300)의 출력을 사용하거나 다른 소스로부터의 이미지나 데이터를 사용하여 다른 기능이나 추가 단계를 수행하도록 구성될 수도 있다.
프로세서(308)는 당업계에 공지된 임의의 방식으로 시스템(300)의 다양한 구성 요소나 서브시스템 중 임의의 것과 통신 가능하게 커플링될 수 있다. 또한, 프로세서(308)는 유선 및/또는 무선 부분을 포함할 수 있는 전송 매체에 의해 다른 시스템들로부터 데이터나 정보(예컨대, 검토 도구, 디자인 데이터를 포함하는 원격 데이터베이스 등과 같은 검사 시스템으로부터의 검사 결과)를 수신 및/또는 획득하도록 구성될 수 있다. 이러한 방식에서, 전송 매체는 프로세서(308)와 시스템(300)의 다른 서브시스템 또는 시스템(300) 외부의 시스템 사이의 데이터 링크로서 기능할 수 있다.
시스템(300) 및 본 명세서에 개시된 방법의 다양한 단계, 기능 및/또는 동작은 전자 회로, 로직 게이트, 멀티플렉서, 프로그래밍 가능한 로직 장치, ASIC, 아날로그나 디지털 제어/스위치, 마이크로컨트롤러 또는 컴퓨팅 시스템 중 하나 이상에 의해 수행된다. 본 명세서에 설명된 것과 같은 방법을 구현하는 프로그램 명령어는 캐리어 매체를 통해 전송되거나 저장될 수 있다. 캐리어 매체는 ROM(Read-Only Memory), RAM(Random Access Memory), 자기 디스크나 광 디스크, 비휘발성 메모리, 솔리드 스테이트 메모리, 자기 테이프 등과 같은 저장 매체를 포함할 수 있다. 캐리어 매체는 유선, 케이블 또는 무선 전송 링크와 같은 전송 매체를 포함할 수 있다. 예를 들어, 본 발명을 통해 설명된 다양한 단계들은 단일 프로세서(308)(또는 컴퓨터 서브시스템(302))나, 대안적으로, 다중 프로세서(308)(또는 다중 컴퓨터 서브시스템(302))에 의해 수행될 수 있다. 또한, 시스템(300)의 상이한 서브시스템은 하나 이상의 컴퓨팅 또는 로직 시스템을 포함할 수 있다. 따라서, 상술한 내용은 본 발명을 제한하는 것으로 해석되어서는 안되고 단지 예시일 뿐이다.
방법의 각 단계는 본 명세서에 설명된 바와 같이 수행될 수 있다. 방법은 본 명세서에 설명된 프로세서 및/또는 컴퓨터 서브시스템(들)이나 시스템(들)에 의해 수행될 수 있는 임의의 다른 단계(들)를 포함할 수도 있다. 단계는 하나 이상의 컴퓨터 시스템에 의해 수행될 수 있으며, 이는 본 명세서에 설명된 실시예 중 임의의 것에 따라 구성될 수도 있다. 또한, 전술한 방법은 본 명세서에 설명된 임의의 시스템 실시예에 의해 수행될 수 있다.
본 발명은 하나 이상의 특정 실시예와 관련하여 설명되었지만, 본 발명의 범주를 벗어나지 않고 본 발명의 다른 실시예가 만들어질 수 있음을 이해할 것이다. 따라서, 본 발명은 첨부된 청구 범위와 그의 합리적인 해석에 의해서만 제한되는 것으로 간주된다.

Claims (20)

  1. 방법에 있어서,
    프로세서에서 핫스팟 위치를 수신하는 단계;
    상기 프로세서를 사용하여, 패턴-디자인 정렬(Patten-to-Design Alignment: PDA) 타겟이 상기 패턴-디자인 정렬 타겟 중 하나에서 상기 핫스팟 위치를 포함하도록 웨이퍼에 대한 디자인 파일을 사용하여 상기 웨이퍼의 다이의 이미지 프레임 내의 복수의 블록들 중 하나에서 상기 패턴-디자인 정렬 타겟의 배치를 바이어싱하는 단계 - 상기 바이어싱하는 것은 상기 블록들 중 상기 핫스팟 위치를 갖지 않는 블록으로부터 상기 블록들 중 상기 핫스팟 위치를 갖는 블록으로 상기 패턴-디자인 정렬 타겟 중 적어도 하나를 이동시키는 것을 포함함 - ;
    상기 프로세서를 사용하여, 상기 이미지 프레임 상의 반복 패턴에 대한 상기 패턴-디자인 정렬 타겟을 평가하는 단계; 및
    상기 핫스팟 위치를 갖는 상기 패턴-디자인 정렬 타겟에 기초하여 관리 영역 크기를 감소시키는 단계
    를 포함하는, 방법.
  2. 제 1 항에 있어서,
    상기 블록들은 정규 크기(regularly-sized)인 것인, 방법.
  3. 제 2 항에 있어서,
    상기 이미지 프레임은, 25개의 상기 정규 크기의 블록들로 분할되는 것인, 방법.
  4. 제 1 항에 있어서,
    상기 평가하는 단계는:
    상기 프로세서를 사용하여, 상기 이미지 프레임 상에 X 및 Y 투영을 생성하는 단계;
    상기 프로세서를 사용하여, X 및 Y 양쪽 모두에서 최고 구배를 갖는 복수의 포인트를 샘플링하는 단계;
    상기 프로세서를 사용하여, 상기 포인트의 단면에서 타겟 위치를 생성하는 단계; 및
    상기 프로세서를 사용하여, 상기 포인트의 고유성(uniqueness)을 평가하는 단계를 포함하는 것인, 방법.
  5. 제 4 항에 있어서,
    상기 포인트는 고유하지 않고, 상기 방법은,
    상기 프로세서를 사용하여 적응형 푸리에 필터링(adaptive Fourier filtering)으로 상기 이미지 프레임을 필터링하는 단계
    를 더 포함하는, 방법.
  6. 제 5 항에 있어서,
    상기 프로세서를 사용하여, 상기 패턴-디자인 정렬 타겟으로서 최대 강도를 갖는 상기 포인트를 선택하는 단계
    를 더 포함하는, 방법.
  7. 제 1 항에 있어서,
    상기 패턴-디자인 정렬 타겟의 모두는 핫스팟을 포함하는 것인, 방법.
  8. 제 1 항에 있어서,
    상기 핫스팟 위치는 핫스팟 관리 영역 위치 파일 내에 있는 것인, 방법.
  9. 프로세서로 하여금, 제 1 항의 방법을 실행하게 지시하도록 구성된 프로그램을 저장하는 비일시적 컴퓨터 판독 가능 매체.
  10. 프로세서로 하여금, 제 4 항의 방법을 실행하게 지시하도록 구성된 프로그램을 저장하는 비일시적 컴퓨터 판독 가능 매체.
  11. 시스템에 있어서,
    웨이퍼를 고정하는 스테이지;
    상기 웨이퍼에서 전자빔을 디렉팅하는 전자빔 소스;
    상기 웨이퍼로부터 반사된 상기 전자빔을 수신하도록 구성된 검출기; 및
    상기 검출기와 전자 통신하는 프로세서
    를 포함하되, 상기 프로세서는:
    핫스팟 위치를 수신하고;
    패턴-디자인 정렬(PDA) 타겟이 상기 패턴-디자인 정렬 타겟 중 하나에서 상기 핫스팟 위치를 포함하도록 상기 웨이퍼에 대한 디자인 파일을 사용하여 상기 웨이퍼의 다이의 이미지 프레임 내의 복수의 블록들 중 하나에서 상기 패턴-디자인 정렬 타겟의 배치를 바이어싱하고 - 상기 바이어싱하는 것은 상기 블록들 중 상기 핫스팟 위치를 갖지 않는 블록으로부터 상기 블록들 중 상기 핫스팟 위치를 갖는 블록으로 상기 패턴-디자인 정렬 타겟 중 적어도 하나를 이동시키는 것을 포함함 - ;
    상기 이미지 프레임 상의 반복 패턴에 대한 상기 패턴-디자인 정렬 타겟을 평가하고;
    상기 핫스팟 위치를 갖는 상기 패턴-디자인 정렬 타겟에 기초하여 관리 영역 크기를 감소시키도록 구성되는 것인, 시스템.
  12. 제 11 항에 있어서,
    상기 블록들은 정규 크기인 것인, 시스템.
  13. 제 12 항에 있어서,
    상기 이미지 프레임은 25개의 상기 정규 크기 블록들로 분할되는 것인, 시스템.
  14. 제 11 항에 있어서,
    상기 반복 패턴에 대한 상기 패턴-디자인 정렬 타겟을 평가하는 것은:
    상기 이미지 프레임 상에 X 및 Y 투영을 생성하는 것;
    X와 Y 양쪽 모두에서 최고 구배를 갖는 복수의 포인트를 샘플링하는 것;
    상기 포인트의 단면에 타겟 위치를 생성하는 것; 및
    상기 포인트의 고유성을 평가하는 것을 포함하는 것인, 시스템.
  15. 제 14 항에 있어서,
    상기 포인트는 고유하지 않고, 상기 프로세서는 또한, 적응형 푸리에 필터링으로 상기 이미지 프레임을 필터링하도록 구성되는 것인, 시스템.
  16. 제 15 항에 있어서,
    상기 프로세서는 또한, 상기 패턴-디자인 정렬 타겟으로서 최대 강도를 갖는 상기 포인트를 선택하도록 구성되는 것인, 시스템.
  17. 제 11 항에 있어서,
    상기 패턴-디자인 정렬 타겟의 모두는 핫스팟을 포함하는 것인, 시스템.
  18. 제 11 항에 있어서,
    상기 핫스팟 위치는 핫스팟 관리 영역 위치 파일 내에 있는 것인, 시스템.
  19. 삭제
  20. 삭제
KR1020207036835A 2018-05-22 2019-05-07 디자인 정렬 개선을 위한 타겟 선택 개선 KR102502814B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201862675126P 2018-05-22 2018-05-22
US62/675,126 2018-05-22
US16/117,383 US11195268B2 (en) 2018-05-22 2018-08-30 Target selection improvements for better design alignment
US16/117,383 2018-08-30
PCT/US2019/030986 WO2019226322A1 (en) 2018-05-22 2019-05-07 Target selection improvements for better design alignment

Publications (2)

Publication Number Publication Date
KR20210000317A KR20210000317A (ko) 2021-01-04
KR102502814B1 true KR102502814B1 (ko) 2023-02-23

Family

ID=68614739

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207036835A KR102502814B1 (ko) 2018-05-22 2019-05-07 디자인 정렬 개선을 위한 타겟 선택 개선

Country Status (5)

Country Link
US (1) US11195268B2 (ko)
KR (1) KR102502814B1 (ko)
CN (1) CN112292753B (ko)
TW (1) TWI789519B (ko)
WO (1) WO2019226322A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220059316A1 (en) * 2020-08-19 2022-02-24 Kla Corporation Scanning Electron Microscope Image Anchoring to Design for Array

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070230770A1 (en) 2005-11-18 2007-10-04 Ashok Kulkarni Methods and systems for determining a position of inspection data in design data space

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6952653B2 (en) * 2003-04-29 2005-10-04 Kla-Tencor Technologies Corporation Single tool defect classification solution
US9002497B2 (en) * 2003-07-03 2015-04-07 Kla-Tencor Technologies Corp. Methods and systems for inspection of wafers and reticles using designer intent data
JP2005283326A (ja) 2004-03-30 2005-10-13 Hitachi High-Technologies Corp 欠陥レビュー方法及びその装置
US7760347B2 (en) 2005-05-13 2010-07-20 Applied Materials, Inc. Design-based method for grouping systematic defects in lithography pattern writing system
JP4657869B2 (ja) * 2005-09-27 2011-03-23 シャープ株式会社 欠陥検出装置、イメージセンサデバイス、イメージセンサモジュール、画像処理装置、デジタル画像品質テスタ、欠陥検出方法、欠陥検出プログラム、およびコンピュータ読取可能な記録媒体
JP5325580B2 (ja) * 2009-01-09 2013-10-23 株式会社日立ハイテクノロジーズ Ｓｅｍを用いた欠陥観察方法及びその装置
JP5460662B2 (ja) * 2011-09-07 2014-04-02 株式会社日立ハイテクノロジーズ 領域決定装置、観察装置または検査装置、領域決定方法および領域決定方法を用いた観察方法または検査方法
US8434030B1 (en) 2012-01-05 2013-04-30 United Microelectronics Corporation Integrated circuit design and fabrication method by way of detecting and scoring hotspots
US9189844B2 (en) * 2012-10-15 2015-11-17 Kla-Tencor Corp. Detecting defects on a wafer using defect-specific information
US9008410B2 (en) * 2013-03-13 2015-04-14 Kla-Tencor Corporation Single die inspection on a dark field inspection tool
US9224660B2 (en) * 2013-08-30 2015-12-29 Kla-Tencor Corp. Tuning wafer inspection recipes using precise defect locations
US9715725B2 (en) * 2013-12-21 2017-07-25 Kla-Tencor Corp. Context-based inspection for dark field inspection
US9401016B2 (en) * 2014-05-12 2016-07-26 Kla-Tencor Corp. Using high resolution full die image data for inspection
US9727047B2 (en) 2014-10-14 2017-08-08 Kla-Tencor Corp. Defect detection using structural information
US9830421B2 (en) * 2014-12-31 2017-11-28 Kla-Tencor Corp. Alignment of inspection to design using built in targets
US9996942B2 (en) 2015-03-19 2018-06-12 Kla-Tencor Corp. Sub-pixel alignment of inspection to design
US10872406B2 (en) * 2018-04-13 2020-12-22 Taiwan Semiconductor Manufacturing Company, Ltd. Hot spot defect detecting method and hot spot defect detecting system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070230770A1 (en) 2005-11-18 2007-10-04 Ashok Kulkarni Methods and systems for determining a position of inspection data in design data space

Also Published As

Publication number Publication date
TWI789519B (zh) 2023-01-11
KR20210000317A (ko) 2021-01-04
TW202011121A (zh) 2020-03-16
US20190362489A1 (en) 2019-11-28
CN112292753B (zh) 2023-03-10
US11195268B2 (en) 2021-12-07
WO2019226322A1 (en) 2019-11-28
CN112292753A (zh) 2021-01-29

Similar Documents

Publication Publication Date Title
JP6437146B2 (ja) システム的欠陥フィルターによるレチクル欠陥検査
US9401016B2 (en) Using high resolution full die image data for inspection
US11010886B2 (en) Systems and methods for automatic correction of drift between inspection and design for massive pattern searching
US10970834B2 (en) Defect discovery using electron beam inspection and deep learning with real-time intelligence to reduce nuisance
KR102310680B1 (ko) 설계에 대한 검사의 서브-픽셀 정렬
JP6472447B2 (ja) フォトマスク欠陥性における変化の監視
CN114503155A (zh) 控制样本检验的工艺
KR102201122B1 (ko) 민감도 개선 및 뉴슨스 억제를 위해 로직 및 핫스팟 검사에서 z-층 컨텍스트를 사용하는 시스템 및 방법
KR102502814B1 (ko) 디자인 정렬 개선을 위한 타겟 선택 개선
KR20230052849A (ko) 어레이를 위한 설계에 대한 주사 전자 현미경 이미지 앵커링
TW201543416A (zh) 保留可重標準化性之製造樣本成型
KR20230057462A (ko) 시료 검사의 셋업

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant