KR102498234B1 - 하이-사이드 스위치를 위한 슬루 제어 - Google Patents

하이-사이드 스위치를 위한 슬루 제어 Download PDF

Info

Publication number
KR102498234B1
KR102498234B1 KR1020197022569A KR20197022569A KR102498234B1 KR 102498234 B1 KR102498234 B1 KR 102498234B1 KR 1020197022569 A KR1020197022569 A KR 1020197022569A KR 20197022569 A KR20197022569 A KR 20197022569A KR 102498234 B1 KR102498234 B1 KR 102498234B1
Authority
KR
South Korea
Prior art keywords
side switch
charge
circuit
limiting
sample
Prior art date
Application number
KR1020197022569A
Other languages
English (en)
Other versions
KR20190133665A (ko
Inventor
슈레쉬쿠마르 라말링감
우도 카르트하우스
Original Assignee
마이크로칩 테크놀로지 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US15/916,421 external-priority patent/US10516333B2/en
Application filed by 마이크로칩 테크놀로지 인코포레이티드 filed Critical 마이크로칩 테크놀로지 인코포레이티드
Publication of KR20190133665A publication Critical patent/KR20190133665A/ko
Application granted granted Critical
Publication of KR102498234B1 publication Critical patent/KR102498234B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
    • H02M1/096—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices the power supply of the control circuit being connected in parallel to the main switching element
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H03K17/163—Soft switching
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0006—Arrangements for supplying an adequate voltage to the control circuit of converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0029—Circuits or arrangements for limiting the slope of switching signals, e.g. slew rate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0063—High side switches, i.e. the higher potential [DC] or life wire [AC] being directly connected to the switch and not via the load

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electronic Switches (AREA)

Abstract

하이-사이드 스위치를 위한 슬루 레이트 제어를 위한 회로가 개시된다. 회로는 샘플 및 레벨-시프트 회로를 포함한다. 샘플 및 레벨-시프트 회로는 하이-사이드 스위치에 연결된다. 회로는 샘플링 커패시터를 추가로 포함하며, 샘플링 커패시터는 샘플 및 레벨-시프트 회로에 대응하는 입력 전압을 샘플링하도록 구성된다. 또한, 회로는 전하-제한 회로를 포함한다. 샘플링 커패시터는 하이-사이드 스위치의 게이트 커패시턴스를 충전하도록 구성된다. 전하-제한 회로는 단위 시간당 하이-사이드 스위치의 게이트 커패시턴스에 전송되는 전하의 레이트를 제한하도록 구성된다.

Description

하이-사이드 스위치를 위한 슬루 제어
본 개시는 트랜지스터 기반 스위치에 관한 것이며, 더 구체적으로는 하이-사이드 스위치(high-side switch)를 위한 슬루 제어(slew control)에 관한 것이다.
출원 우선권
본 출원은 2017년 4월 10일자로 출원된 인도 출원 제201711012738호에 대한 우선권을 주장하며, 그의 내용은 이에 의해 전체적으로 포함된다.
하이-사이드 스위치는 다양한 부하를 구동하는 데 사용될 수 있으며, 따라서 다수의 상이한 응용들에서 사용될 수 있다. 하이-사이드 스위치를 구동하기 위한 전형적인 시스템 및 방법은 충전 펌프를 이용한다. 충전 펌프는 커패시터를 에너지 저장 소자로서 사용하여 더 높은 또는 더 낮은 전압의 전원을 생성하는 DC-DC 컨버터이다. 하이-사이드 스위치와 관련하여, 하이-사이드 스위치를 구동하기 위한 DC 전류를 공급하는 것에 더하여 다른 회로 부품(예컨대 증폭기)에 공급하기 위해 충전 펌프에 의존한다. 이 방법은 DC 부하 전류를 공급하기 위해 충전 펌프 내에 큰 커패시터를 사용하는 것을 필요로 한다. 큰 커패시터는 온칩 집적 솔루션이 필요한 경우 귀중한 표면적을 차지할 수 있다. 이 문제를 해결하기 위해, 몇몇 시스템은 DC 전류를 공급하기 위한 외부 커패시터를 구현한다. 이는 칩의 필요한 표면적을 감소시키지만, 여분의 핀이 이어서 외부 커패시터를 연결하기 위해 포함된다. 하이-사이드 스위치를 구동하기 위해 충전 펌프 설계를 사용하는 것은 감소된 칩 크기를 요구하는 상황, 또는 비용에 민감하고 이에 따라 감소된 수의 핀을 요구하는 상황에 도움이 되지 않는다. 또한, 충전 펌프 설계를 사용하는 것은 외부 커패시터와 같은 가능한 한 적은 외부 부품을 요구하는 상황에 도움이 되지 않는데, 그 이유는 외부 부품이 또한 전체 BOM(bill of material) 및 비용을 증가시키기 때문이다.
일반적으로 말하면, 하이-사이드 스위치는 3개의 주요 소자(main elements): 패스 소자(pass element), 게이트-제어 블록, 및 입력 로직 블록을 포함한다. 패스 소자는 보통 전형적으로 금속 산화물 반도체 전계 효과 트랜지스터(MOSFET) 또는 측면 확산 금속 산화물 반도체 트랜지스터(LDMOS)인 트랜지스터이다. LDMOS 트랜지스터는 MOSFET의 한 유형으로 간주된다. 패스 소자는 전원으로부터 부하로 전류를 통과시키기 위해 선형 영역에서 동작한다. 게이트-제어 블록은 패스 소자의 게이트에 전압을 제공하여 그것을 "온" 또는 "오프"로 스위칭한다. 입력 로직 블록은 온/오프 신호를 해석하고 패스 소자를 "온" 또는 "오프"로 스위칭하도록 게이트 제어 블록을 트리거한다.
전자 공학에서, 슬루 레이트(slew rate)는 단위 시간당 전압의 변화로 정의된다. 회로의 슬루 레이트를 초과하는 것은 신호 왜곡을 야기할 수 있다. 또한, 슬루 레이트를 초과하는 것은 증가된 양의 전자파 방출(EME)을 야기할 수 있고, 그에 의해 전자파 적합성(EMC) 표준을 위반하고, 잠재적으로 다른 전자 디바이스를 방해할 수 있다. 따라서, 슬루 레이트는 대응하는 회로의 동작에 상당한 제한을 가할 수 있다. 전류 제한기를 추가하는 것은 슬루 레이트에 대한 얼마간의 제어를 제공할 수 있지만, 이 솔루션은 여전히 큰 충전 펌프의 사용을 요구한다.
도 1은 추가적인 전류 제한기로 하이-사이드 스위치를 구동하기 위한 공지된 시스템 및 방법의 회로-레벨 개략도이다. 도시된 바와 같이, 충전 펌프(charge-pump; 2)가 전류 컨트롤러(4)에 연결된다. 전류 컨트롤러(4)는 증폭기(6) 및 트랜지스터(10)를 포함한다. 여기서, 사용되는 트랜지스터(10)는 p-채널 금속 산화물 반도체(pMOS)이다. 전류 컨트롤러(4)는 충전 펌프(2)에 의해 공급받고, 저항기들(12, 24)로부터 기인하는 전압 차이에 기초하여 출력을 제어한다. 증폭기(6)의 포지티브 레일은 충전 펌프(2)에 의해 전력을 공급받고 증폭기(6)의 네거티브 레일은 공급 전압(8)에 의해 전력을 공급받는다. 충전 펌프(2)와 증폭기(6) 사이에 전류 감지 저항기(12)가 연결된다. 증폭기(6)와 출력 핀(18) 사이에 전류 감지 FET(14)가 연결된다. 하이-사이드 스위치 FET(16)는 드레인 측이 충전 펌프(2)에 연결되고, 게이트 측이 트랜지스터(10)를 통해 증폭기(6)의 출력에 연결되고, 소스 측이 출력 핀(18)에 연결된다. 출력 핀(18)은 시스템을 회로 부하(20)에 연결하는 데 사용된다. 또한, FET(16)의 게이트 측과 소스 측 사이에 저항기(32)가 연결된다. 회로는 클록 발생기(22)를 추가로 포함한다. 충전 펌프(2)와 증폭기(6) 사이에 저항기(24)가 연결된다. 회로는 부하 기준(26)을 추가로 포함한다. 또한 도시된, 하이-사이드 스위치 FET(16)가 턴 "오프"될 때에 대해 FET(28)가 저항기(30)와 직렬로 연결된다. 전류 제한기들(34)은 하이-사이드 스위치 FET(16)의 슬루 레이트에 대한 얼마간의 제어를 제공하는 데 사용된다.
여전히 도 1을 참조하면, 충전 펌프(2)는 증폭기(6) 및 하이-사이드 스위치 FET(16)에 대한 그것의 연결로 인해 상당한 출력 전류를 전달할 필요가 있다. 전류 컨트롤러(4)로 하이-사이드 스위치의 게이트를 원하는 전압 VGS로 신속하게 충전하는 것은 충전 펌프(2)로부터 상당한 양의 전류를 인출한다. 따라서, 충전 펌프(2)는 비교적 큰 커패시터를 포함하며, 이는 도 1의 회로를 단일 칩 상에 집적시키는 것을 어렵게 만든다. 큰 집적 커패시터는 실리콘 다이 크기를 증가시키고 그에 의해 제품 비용을 증가시킨다. 큰 커패시터가 외부에 위치되면, 추가적인 핀이 필요하게 되고, 임의의 외부 커패시터는 BOM 비용을 증가시키고, 따라서 전체 시스템의 비용을 증가시킬 수 있다. 전류 제한기들(34)로 하이-사이드 스위치 FET(16)의 슬루 레이트를 제어하는 것은 큰 충전 펌프(2)에 대한 필요성을 야기한다.
따라서, 필요한 것은 하이-사이드 스위치의 슬루 레이트를 제어하기 위한 개선된 시스템 및 방법이다.
상기의 요구는 샘플링 및 레벨-시프트 회로를 포함하는 하이-사이드 스위치 슬루 레이트를 제어하기 위한 현재 개시되는 시스템 및 방법을 통해 충족된다.
하이-사이드 스위치를 위한 슬루 레이트 제어를 위한 예시적인 회로가 개시된다. 회로는 샘플 및 레벨-시프트 회로를 포함한다. 샘플 및 레벨-시프트 회로는 하이-사이드 스위치에 연결된다. 회로는 샘플링 커패시터를 추가로 포함하며, 샘플링 커패시터는 샘플 및 레벨-시프트 회로에 대응하는 입력 전압을 샘플링하도록 구성된다. 또한, 회로는 회로로서 구현 가능한, 전하-제한 메커니즘을 포함한다. 샘플링 커패시터는 하이-사이드 스위치의 게이트 커패시턴스를 충전하도록 구성된다. 전하-제한 메커니즘은 단위 시간당 하이-사이드 스위치의 게이트 커패시턴스에 전송되는 전하의 레이트를 제한하도록 구성된다.
하이-사이드 스위치의 슬루 레이트를 제어하기 위한 예시적인 방법이 개시된다. 방법은 샘플 및 레벨-시프트 회로에 입력 전류를 공급하는 단계를 포함한다. 방법은 입력 전압을 샘플링하는 단계를 추가로 포함한다. 샘플링 커패시터가 입력 전압의 샘플링을 위해 구성된다. 또한, 방법은 입력 전압을 레벨-시프팅하는 단계를 포함한다. 방법은 샘플링 커패시터를 사용하여 하이-사이드 스위치의 게이트 커패시턴스를 충전하는 단계를 포함한다. 또한, 방법은 샘플링 커패시터에 공급되는 전하를 제한하는 단계를 포함하며, 전하는 적어도 하나의 전류 싱크에 의해 제한된다.
도 1은 전류 제한기로 하이-사이드 스위치를 구동하기 위한 공지된 시스템 및 방법의 회로-레벨 개략도이다.
도 2는 본 개시에 따른 하이-사이드 스위치의 슬루 레이트를 제어하기 위한 시스템 및 방법의 일 실시예의 회로-레벨 개략도이다.
도 3은 본 개시에 따른 하이-사이드 스위치의 슬루 레이트를 제어하기 위한 시스템 및 방법의 다른 실시예의 회로-레벨 개략도이다.
도 4는 본 개시에 따른 하이-사이드 스위치의 슬루 레이트를 제어하기 위한 시스템 및 방법의 다른 실시예의 회로-레벨 개략도이다.
도 5는 본 개시에 따른 하이-사이드 스위치의 슬루 레이트를 제어하기 위한 시스템 및 방법의 다른 실시예의 회로-레벨 개략도이다.
본 발명의 임의의 실시예를 상세하게 설명하기 전에, 본 발명은 그의 응용에 있어서 하기 설명에서 기술되거나 하기 도면에 예시된 부품들의 배열 및 구성의 세부 사항으로 제한되지 않는다는 것이 이해되어야 한다. 본 발명은 다른 실시예가 가능하고 다양한 방식으로 실시되거나 수행될 수 있다. 또한, 본 명세서에서 사용된 어구 및 용어는 설명의 목적을 위한 것이며 제한하는 것으로 간주되지 않아야 함이 이해되어야 한다. 본 명세서에서 "구비하는", "포함하는", 또는 "갖는" 및 이들의 변형의 사용은 그 앞에 열거된 항목 및 그의 등가물뿐만 아니라 추가의 항목을 포괄하도록 의도된다. 달리 명시되거나 제한되지 않는 한, 용어 "장착된", "연결된", "지지된" 및 "결합된" 및 이들의 변형이 광범위하게 사용되며 직접적인뿐만 아니라 간접적인 장착, 연결, 지지, 및 결합을 포괄한다. 또한, "연결된" 및 "결합된"은 물리적 또는 기계적 연결 또는 결합으로 제한되지 않는다.
하기의 논의는 당업자가 본 발명의 실시예들을 제작하고 사용하는 것을 가능하게 하기 위해 제시된다. 예시된 실시예들에 대한 다양한 수정들을 당업자들이 손쉽게 알 수 있을 것이고, 본 명세서에서의 일반적인 원리들은 본 발명의 실시예들로부터 벗어남이 없이 다른 실시예들 및 응용들에 적용될 수 있다. 따라서, 본 발명의 실시예들은 도시된 실시예들로 제한되도록 의도되는 것이 아니라, 본 명세서에 개시된 원리들 및 특징들과 부합하는 가장 넓은 범위를 부여받아야 한다. 하기의 상세한 설명은 도면을 참조하여 읽어야 하며, 도면에서 여러 도면 내의 동일한 요소는 동일한 도면 부호를 갖는다. 반드시 일정한 축척으로 작성된 것은 아닌 도면은 선택된 실시예를 도시하며, 본 발명의 실시예의 범위를 제한하도록 의도되지 않는다. 당업자들은 본 명세서에서 제공되는 예들이 본 발명의 실시예들의 범위에 속하는 많은 유용한 대안을 갖는다는 것을 인식할 것이다.
본 개시의 실시예들은 하이-사이드 스위치의 슬루 레이트를 제어하기 위한 시스템 및 방법을 제공하며, 하이-사이드 스위치는 출력 부하에 전력을 선택적으로 제공하는 데 사용하기 위한 것이다.
도 2는 본 개시에 따른 하이-사이드 스위치의 슬루 레이트를 제어하기 위한 시스템 및 방법의 일 실시예의 회로-레벨 개략도이다. 일 실시예에서, 샘플 및 레벨-시프트 회로(40)가 제공될 수 있다. 샘플 및 레벨-시프트 회로(40)는 전압 공급(voltage supply; 42)에 연결될 수 있다. 전압 공급(42)은 증폭기(예를 들면, 연산 증폭기)의 출력일 수 있다. 대안적으로, 전압 공급(42)은 고정 또는 가변 공급 전압을 공급할 수 있다. 소정 실시예들에서, 전압 공급(42)이 1.8, 2.5, 3.3, 또는 5 볼트인 것이 유익할 수 있다. 대안적으로, 임의의 다른 전압 레벨이 전압 공급(42)에 의해 공급될 수 있다. 샘플 및 레벨-시프트 회로(40)는 복수의 스위치(50, 52, 54, 56)를 포함할 수 있다. 샘플 및 레벨-시프트 회로(40)는 샘플링 커패시터(58)를 추가로 포함할 수 있다. 또한, 샘플 및 레벨-시프트 회로(40)는 전계 효과 트랜지스터(FET)(60)를 포함할 수 있다. 슬루 제어(80)는 병렬로 연결될 수 있는 전류 싱크들(82, 84, 86)을 포함할 수 있다. 슬루 제어(80)는 FET(60)와 병렬로 연결될 수 있다.
하나의 비제한적인 예에서, 도 2에 의해 도시된 바와 같이, 하이-사이드 스위치(70)는 n-채널 금속 산화물 반도체 전계 효과 트랜지스터(nMOS 트랜지스터) 또는 n-채널 측면 확산 금속 산화물 반도체 트랜지스터(nLDMOS 트랜지스터)일 수 있다. nLDMOS 트랜지스터는 nMOS 트랜지스터의 한 유형으로 간주된다. 소정 상황들에서, 상이한 유형의 트랜지스터를 사용하는 것이 유익할 수 있다. 샘플 및 레벨-시프트 회로(40)의 하나의 출력은 하이-사이드 스위치(70)의 게이트 측에 연결될 수 있다. 하이-사이드 스위치(70)의 드레인 측은 전압 공급(48)에 연결될 수 있다. 출력 핀(72)은 회로 부하에 연결될 수 있다. 소정의 비제한적인 실시예들에서, 로우-사이드 스위치가 포함되고 출력 핀(72)에 연결되어, 하이-사이드 스위치(70) 및 로우-사이드 스위치가 하프-브리지 구성을 구성하게 할 수 있다.
여전히 도 2를 참조하면, 샘플 및 레벨-시프트 회로(40)는 하이-사이드 스위치(70)를 구동할 때 충전 펌프에 대한 필요성을 제거할 수 있다. 샘플링 커패시터(58)는 전압 공급(42)의 전압을 샘플링할 수 있다. 그 후 샘플링 커패시터(58)는 하이-사이드 스위치(70)의 게이트 측 커패시턴스를 충전하는 데 사용될 수 있다. 게이트 측 커패시턴스의 충전은 하이-사이드 스위치(70)가 턴 "온"하는 것을 가능하게 할 수 있다. 하나의 비제한적인 실시예에서, 하이-사이드 스위치(70)가 "온"일 때, 입력 전압이 회로 부하에 공급될 수 있다.
다른 비제한적인 실시예에서, 하이-사이드 스위치(70)의 게이트 커패시턴스는 홀딩 커패시터로서의 역할을 할 수 있다. 따라서, 홀딩 커패시터에 요구되는 DC 부하가 없을 수 있다. 샘플 및 레벨-시프트 회로(40)는 어떠한 DC 전류도 제공하지 않을 수 있다. 다른 비제한적인 실시예에서, 명시적인 홀드 커패시터가 하이-사이드 스위치(70)의 게이트 커패시턴스에 병렬로 연결될 수 있다. 다시, 홀딩 커패시터에 요구되는 DC 부하가 없을 수 있다.
소정의 비제한적인 실시예들에서, 충전 펌프 전력 증폭기들을 갖는 것과는 대조적으로, 전압 공급들(48, 42)이 고정 전압을 공급할 수 있다. 증폭기가 전압 공급(42)으로서의 역할을 하는 상황들에서, 증폭기는 단락 전류 컨트롤러(short-circuit current controller)로서의 역할을 할 수 있다. 소정 상황들에서, 상이한 증폭기 구성들, 또는 상이한 유형의 증폭기를 사용하는 것이 유익할 수 있다. 소정 상황들에서, 전압 공급(48)으로부터 전압 공급(48) 아래 수 볼트에 이르기까지의 공통 모드 전압 범위 내에서 기능하도록 구성된 증폭기를 포함시키는 것이 유익할 수 있다. 증폭기는 하이 입력 공통 모드 전압뿐만 아니라 로우 출력 공통 모드 전압을 핸들링하도록 특별히 설계될 수 있다.
소정 상황들에서, 3.3 볼트를 제공하는 전압 공급(48, 42)을 포함시키는 것이 유익할 수 있다. 대안적으로, 전압 공급(48, 42)은 5, 12, 14, 24, 및 48 볼트를 포함한 임의의 다른 미리 결정된 전압 레벨을 공급할 수 있다. 소정 상황들에서, 전압 공급들(48, 42) 중 적어도 하나에 차량 배터리를 사용하는 것이 유익할 수 있다. 소정 상황들에서, 전압 공급들(48, 42) 중 적어도 하나가 4.5 볼트 내지 60 볼트의 범위 내의 공급 전압을 갖게 하는 것이 유익할 수 있다. 하나의 비제한적인 실시예에서, 전압 공급들(48, 42)은 미리 결정된 시간에 걸쳐 각자의 공급 전압들을 증가시키도록 구성될 수 있다(즉, 램프 전압).
하나의 비제한적인 실시예에서, 개시된 시스템은 단일 칩 상의 집적 회로일 수 있다. 집적 회로는 도 1에 의해 도시된 바와 같은 충전 펌프 시스템에 의해 사용되는 칩 표면적의 1/3을 사용할 수 있다. 대안적으로, 개시된 시스템은 도 1에 의해 도시된 바와 같은 충전 펌프 시스템에 의해 사용되는 칩 표면적의 99%까지 사용할 수 있다. 소정 상황들에서, 단일 칩 상의 집적 회로 내에 샘플링 커패시터(58)를 특별히 포함시키는 것이 유익할 수 있다. 하나의 비제한적인 실시예에서, 샘플링 커패시터(58)는 도 1에 의해 도시된 충전 펌프 시스템과 관련된 커패시터보다 작을 수 있다. 몇몇 비제한적인 실시예들에서, 샘플링 커패시터는 2 pF 내지 250 pF의 커패시턴스 범위 내에 있을 수 있다.
하나의 비제한적인 실시예에서, 본 개시에 의해 포함되는 핀의 수는 도 1에 의해 도시된 바와 같은 충전 펌프 시스템에 의해 포함되는 핀의 수보다 적을 수 있다. 하나의 비제한적인 예에서, 본 개시는 도 1에 의해 도시된 바와 같은 충전 펌프 시스템보다 1개 더 적은 핀을 포함할 수 있다. 다른 비제한적인 예에서, 본 개시는 도 1에 의해 도시된 바와 같은 충전 펌프 시스템보다 최대 3개 더 적은 핀을 포함할 수 있다.
하나의 비제한적인 실시예에서, 전류 싱크들(82, 84, 86)은 각각 샘플링 커패시터(58)에 저장되는 전하의 양을 제어할 수 있다. 전류 싱크들(82, 84, 86) 중 어느 것이 동작하고 있을지를 선택함으로써, 하이-사이드 스위치(70)의 충전의 슬루 레이트가 또한 선택될 수 있다. 따라서, 전류 싱크들(82, 84, 86) 각각은 하이-사이드 스위치(70)의 상이한 슬루 레이트 충전에 대응할 수 있다. 슬루 레이트 제어를 원하지 않을 때 FET(60)는 전류 싱크들(82, 84, 86) 각각을 단락시키는 데 사용될 수 있다. 샘플링 커패시터(58)에 저장되는 전하의 양을 제어함으로써, 하이-사이드 스위치(70)의 VGS에 대한 충전 레이트에 대해 제어가 가능할 수 있다. FET(60)가 전류 싱크들(82, 84, 86)을 단락시킬 때, 샘플링 커패시터(58)는 완전 충전에 도달할 수 있고, 하이-사이드 스위치(70)를 충전하는 슬루 레이트는 상대적으로 더 높을 수 있다. 하이-사이드 스위치(70)의 슬루 레이트는 프로그램 가능할 수 있다.
도 3은 본 개시에 따른 하이-사이드 스위치의 슬루 레이트를 제어하기 위한 시스템 및 방법의 다른 실시예의 회로-레벨 개략도이다. 일 실시예에서, 샘플 및 레벨-시프트 회로(40)가 제공될 수 있다. 샘플 및 레벨-시프트 회로(40)는 전압 공급(42)에 연결될 수 있다. 전압 공급(42)은 증폭기(예를 들면, 연산 증폭기)의 출력일 수 있다. 대안적으로, 전압 공급(42)은 고정 또는 가변 공급 전압을 공급할 수 있다. 소정 실시예들에서, 전압 공급(42)이 1.8, 2.5, 3.3, 또는 5 볼트인 것이 유익할 수 있다. 대안적으로, 임의의 다른 전압 레벨이 전압 공급(42)에 의해 공급될 수 있다. 샘플 및 레벨-시프트 회로(40)는 복수의 스위치(50, 52, 54, 56)를 포함할 수 있다. 샘플 및 레벨-시프트 회로(40)는 샘플링 커패시터(58)를 추가로 포함할 수 있다. 또한, 샘플 및 레벨-시프트 회로(40)는 전계 효과 트랜지스터(FET)(60)를 포함할 수 있다. 슬루 제어(88)는 튜닝 가능할 수 있는 적어도 하나의 전류 싱크(82)를 포함할 수 있다. 슬루 제어(88)는 FET(60)와 병렬로 연결될 수 있다.
하나의 비제한적인 예에서, 도 3에 의해 도시된 바와 같이, 하이-사이드 스위치(70)는 n-채널 금속 산화물 반도체 전계 효과 트랜지스터(nMOS 트랜지스터) 또는 n-채널 측면 확산 금속 산화물 반도체 트랜지스터(nLDMOS 트랜지스터)일 수 있다. nLDMOS 트랜지스터는 nMOS 트랜지스터의 한 유형으로 간주된다. 소정 상황들에서, 상이한 유형의 트랜지스터를 사용하는 것이 유익할 수 있다. 샘플 및 레벨-시프트 회로(40)의 하나의 출력은 하이-사이드 스위치(70)의 게이트 측에 연결될 수 있다. 하이-사이드 스위치(70)의 드레인 측은 전압 공급(48)에 연결될 수 있다. 출력 핀(72)은 회로 부하에 연결될 수 있다. 소정의 비제한적인 실시예들에서, 로우-사이드 스위치가 포함되고 출력 핀(72)에 연결되어, 하이-사이드 스위치(70) 및 로우-사이드 스위치가 하프-브리지 구성을 구성하게 할 수 있다.
여전히 도 3을 참조하면, 샘플 및 레벨-시프트 회로(40)는 하이-사이드 스위치(70)를 구동할 때 충전 펌프에 대한 필요성을 제거할 수 있다. 샘플링 커패시터(58)는 전압 공급(42)의 전압을 샘플링할 수 있다. 그 후 샘플링 커패시터(58)는 하이-사이드 스위치(70)의 게이트 측 커패시턴스를 충전하는 데 사용될 수 있다. 게이트 측 커패시턴스의 충전은 하이-사이드 스위치(70)가 턴 "온"하는 것을 가능하게 할 수 있다. 하나의 비제한적인 실시예에서, 하이-사이드 스위치(70)가 "온"일 때, 입력 전압이 회로 부하에 공급될 수 있다.
하나의 비제한적인 실시예에서, 전류 싱크(82)는 샘플링 커패시터(58)에 저장되는 전하의 양을 제어한다. 전류 싱크(82)를 선택함으로써, 하이-사이드 스위치(70)의 충전의 슬루 레이트가 또한 선택될 수 있다. 슬루 레이트 제어를 원하지 않을 때 FET(60)는 전류 싱크(82)를 단락시키는 데 사용될 수 있다. 샘플링 커패시터(58)에 저장되는 전하의 양을 제어함으로써, 하이-사이드 스위치(70)의 VGS에 대한 충전 레이트에 대해 제어가 가능할 수 있다. FET(60)가 전류 싱크(82)를 단락시킬 때, 샘플링 커패시터(58)는 완전 충전에 도달할 수 있고, 하이-사이드 스위치(70)를 충전하는 슬루 레이트는 상대적으로 더 높을 수 있다. 하이-사이드 스위치(70)의 슬루 레이트는 프로그램 가능할 수 있다.
도 2 및 도 3을 참조하면, 적어도 하나의 전류 싱크(82)가 구현될 때, 임의의 수의 전류 싱크를 구현하는 것이 가능해질 수 있음이 명백해진다. 도 2를 참조하면, 하나의 비제한적인 예시적인 실시예는 병렬로 연결된 3개의 전류 싱크(82, 84, 86)를 포함한다. 대안적으로, 병렬로 연결된 임의의 수의 전류 싱크가 포함될 수 있다. 전류 싱크들(82, 84, 86) 중 임의의 것이 튜닝 가능하고 선택 가능할 수 있다.
도 4는 본 개시에 따른 하이-사이드 스위치의 슬루 레이트를 제어하기 위한 시스템 및 방법의 다른 실시예의 회로-레벨 개략도이다. 일 실시예에서, 샘플 및 레벨-시프트 회로(90)가 제공될 수 있다. 샘플 및 레벨-시프트 회로(90)는 전압 공급(42)에 연결될 수 있다. 전압 공급(42)은 증폭기(예를 들면, 연산 증폭기)의 출력일 수 있다. 대안적으로, 전압 공급(42)은 고정 또는 가변 공급 전압을 공급할 수 있다. 소정 실시예들에서, 전압 공급(42)이 1.8, 2.5, 3.3, 또는 5 볼트인 것이 유익할 수 있다. 대안적으로, 임의의 다른 전압 레벨이 전압 공급(42)에 의해 공급될 수 있다. 샘플 및 레벨-시프트 회로(40)는 복수의 스위치(50, 52, 54, 56)를 포함할 수 있다. 샘플 및 레벨-시프트 회로(40)는 샘플링 커패시터(92)를 추가로 포함할 수 있다. 슬루 제어는 샘플링 커패시터(92)를 통해 구현될 수 있다.
하나의 비제한적인 예에서, 도 4에 의해 도시된 바와 같이, 하이-사이드 스위치(70)는 n-채널 금속 산화물 반도체 전계 효과 트랜지스터(nMOS 트랜지스터) 또는 n-채널 측면 확산 금속 산화물 반도체 트랜지스터(nLDMOS 트랜지스터)일 수 있다. nLDMOS 트랜지스터는 nMOS 트랜지스터의 한 유형으로 간주된다. 소정 상황들에서, 상이한 유형의 트랜지스터를 사용하는 것이 유익할 수 있다. 샘플 및 레벨-시프트 회로(40)의 하나의 출력은 하이-사이드 스위치(70)의 게이트 측에 연결될 수 있다. 하이-사이드 스위치(70)의 드레인 측은 전압 공급(48)에 연결될 수 있다. 출력 핀(72)은 회로 부하에 연결될 수 있다. 소정의 비제한적인 실시예들에서, 로우-사이드 스위치가 포함되고 출력 핀(72)에 연결되어, 하이-사이드 스위치(70) 및 로우-사이드 스위치가 하프-브리지 구성을 구성하게 할 수 있다.
여전히 도 4를 참조하면, 샘플 및 레벨-시프트 회로(90)는 하이-사이드 스위치(70)를 구동할 때 충전 펌프에 대한 필요성을 제거할 수 있다. 샘플링 커패시터(92)는 전압 공급(42)의 전압을 샘플링할 수 있다. 그 후 샘플링 커패시터(92)는 하이-사이드 스위치(70)의 게이트 측 커패시턴스를 충전하는 데 사용될 수 있다. 게이트 측 커패시턴스의 충전은 하이-사이드 스위치(70)가 턴 "온"하는 것을 가능하게 할 수 있다. 하나의 비제한적인 실시예에서, 하이-사이드 스위치(70)가 "온"일 때, 입력 전압이 회로 부하에 공급될 수 있다.
하나의 비제한적인 실시예에서, 샘플링 커패시터(92)는 조정 가능할 수 있다. 소정 상황들에서, 조정 가능한 샘플링 커패시터(92)를 포함시키는 것이 유익할 수 있는데, 왜냐하면 샘플링 커패시터(92)가 이어서 전하-제한 메커니즘으로서 사용될 수 있기 때문이다. 이러한 비제한적인 실시예에서, 샘플링 커패시턴스는 샘플 및 레벨-시프트 회로에 대응한다. 따라서, 샘플링 커패시터(92)의 커패시턴스를 조정하는 것은 하이-사이드 스위치(70)의 슬루 제어를 가능하게 할 수 있다.
도 5는 본 개시에 따른 하이-사이드 스위치의 슬루 레이트를 제어하기 위한 시스템 및 방법의 다른 실시예의 회로-레벨 개략도이다. 일 실시예에서, 샘플 및 레벨-시프트 회로(96)가 제공될 수 있다. 샘플 및 레벨-시프트 회로(96)는 전압 공급(98)에 연결될 수 있다. 샘플 및 레벨-시프트 회로(40)는 복수의 스위치(50, 52, 54, 56)를 포함할 수 있다. 샘플 및 레벨-시프트 회로(40)는 샘플링 커패시터(58)를 추가로 포함할 수 있다.
하나의 비제한적인 예에서, 도 5에 의해 도시된 바와 같이, 하이-사이드 스위치(70)는 n-채널 금속 산화물 반도체 전계 효과 트랜지스터(nMOS 트랜지스터) 또는 n-채널 측면 확산 금속 산화물 반도체 트랜지스터(nLDMOS 트랜지스터)일 수 있다. nLDMOS 트랜지스터는 nMOS 트랜지스터의 한 유형으로 간주된다. 소정 상황들에서, 상이한 유형의 트랜지스터를 사용하는 것이 유익할 수 있다. 샘플 및 레벨-시프트 회로(96)의 하나의 출력은 하이-사이드 스위치(70)의 게이트 측에 연결될 수 있다. 하이-사이드 스위치(70)의 드레인 측은 전압 공급(48)에 연결될 수 있다. 출력 핀(72)은 회로 부하에 연결될 수 있다. 소정의 비제한적인 실시예들에서, 로우-사이드 스위치가 포함되고 출력 핀(72)에 연결되어, 하이-사이드 스위치(70) 및 로우-사이드 스위치가 하프-브리지 구성을 구성하게 할 수 있다.
여전히 도 5를 참조하면, 샘플 및 레벨-시프트 회로(96)는 하이-사이드 스위치(70)를 구동할 때 충전 펌프에 대한 필요성을 제거할 수 있다. 샘플링 커패시터(96)는 전압 공급(98)의 전압을 샘플링할 수 있다. 그 후 샘플링 커패시터(96)는 하이-사이드 스위치(70)의 게이트 측 커패시턴스를 충전하는 데 사용될 수 있다. 게이트 측 커패시턴스의 충전은 하이-사이드 스위치(70)가 턴 "온"하는 것을 가능하게 할 수 있다. 하나의 비제한적인 실시예에서, 하이-사이드 스위치(70)가 "온"일 때, 입력 전압이 회로 부하에 공급될 수 있다.
전압 공급(98)은 고정 또는 가변 공급 전압을 공급할 수 있다. 소정 실시예들에서, 전압 공급(42)이 1.8, 2.5, 3.3, 또는 5 볼트인 것이 유익할 수 있다. 대안적으로, 임의의 다른 전압 레벨이 전압 공급(42)에 의해 공급될 수 있다. 하나의 비제한적인 실시예에서, 전압 공급(98)은 미리 결정된 시간에 걸쳐 공급 전압을 증가시키도록 구성될 수 있다(즉, 램프 전압). 하나의 비제한적인 실시예에서, 전압 공급(98)은 전하-제한 메커니즘으로서 사용될 수 있다. 조정 가능한 전압 공급(98)이 샘플링 커패시터를 충전하는 것에 대응하는 전압을 제한할 수 있다. 그렇기 때문에, 하이-사이드 스위치의 슬루 레이트가 제어될 수 있다.
하나의 비제한적인 실시예에서, 슬루 제어 회로는 다른 유형의 전하-제한 메커니즘들을 포함할 수 있다. 전하-제한 메커니즘은 샘플링 커패시터(58)의 샘플링된 전류를 제한할 수 있다. 소정의 비제한적인 실시예들에서, 전하-제한 메커니즘은 샘플링 커패시터(58)의 샘플링된 전압을 제한할 수 있다. 샘플링된 전류는 5 ㎂ 내지 5 mA의 범위 내에 있을 수 있다. 샘플링된 전압은 최종 목표 게이트-소스 전압의 0% 내지 100%의 범위 내에 있을 수 있다. 전하-제한 메커니즘은 샘플 및 레벨-시프트 회로에 대응하는 주파수를 제한하도록 구성될 수 있다.
본 발명이 특정 실시예들 및 예들과 관련하여 전술되었지만, 본 발명은 반드시 그렇게 제한되지는 않으며, 실시예들, 예들 및 용도들로부터의 많은 다른 실시예들, 예들, 용도들, 수정들 및 일탈들이 본 명세서에 첨부된 청구범위에 의해 포괄되도록 의도된다는 것이 당업자에 의해 인식될 것이다. 본 명세서에서 인용된 각각의 특허 및 공보의 전체 개시 내용은 마치 각각의 그러한 특허 또는 공보가 개별적으로 본 명세서에 참고로 포함되는 것처럼 참고로 포함된다. 본 발명의 다양한 특징 및 이점이 하기의 청구범위에 기술된다.

Claims (23)

  1. 하이-사이드 스위치(high-side switch)를 위한 슬루 레이트 제어(slew rate control)를 위한 회로로서,
    샘플 및 레벨-시프트 회로 - 상기 샘플 및 레벨-시프트 회로는 상기 하이-사이드 스위치에 연결됨 -;
    전하-제한 회로; 및
    상기 샘플 및 레벨-시프트 회로에 대응하는 입력 전압을 샘플링하고, 상기 하이-사이드 스위치의 게이트 커패시턴스를 충전하도록 구성된, 샘플링 커패시터를 포함하며,

    상기 전하-제한 회로는:
    전하를 제한하도록 구성된 전류 싱크를 포함하고;
    상기 전류 싱크에 병렬로 연결된 트랜지스터를 포함하고 - 상기 트랜지스터는 상기 전류 싱크에 대응하는 어떤 전류 제한도 제거하도록 구성됨 -; 그리고
    단위 시간당 상기 하이-사이드 스위치의 상기 게이트 커패시턴스에 전송되는 전하의 양을 제한하도록 구성되고;

    상기 샘플 및 레벨-시프트 회로는 상기 하이-사이드 스위치의 소스와 게이트에 연결되는, 회로.
  2. 제1항에 있어서,
    상기 전하-제한 회로는 상기 샘플링 커패시터에 대응하는 전류를 제한하도록 추가로 구성되는, 회로.
  3. 제1항에 있어서,
    상기 전하-제한 회로는 상기 샘플링 커패시터에 대응하는 전압을 제한하도록 추가로 구성되는, 회로.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 전하-제한 회로는 상기 샘플 및 레벨-시프트 회로에 대응하는 샘플링 커패시턴스를 제한하도록 추가로 구성되는, 회로.
  5. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 전하-제한 회로는 상기 샘플 및 레벨-시프트 회로에 대응하는 주파수를 제한하도록 추가로 구성되는, 회로.
  6. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 하이-사이드 스위치는 n-채널 금속 산화물 반도체 전계 효과 트랜지스터(nMOS 트랜지스터)인, 회로.
  7. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 하이-사이드 스위치를 위한 상기 슬루 레이트 제어 회로는 단일 칩 상의 집적 회로인, 회로.
  8. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 전하-제한 회로는 조정 가능한 전압 공급원(voltage supply)을 포함하는, 회로.
  9. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 전하-제한 회로는 상기 샘플링 커패시터를 포함하는, 회로.
  10. 제9항에 있어서,
    상기 샘플링 커패시터는 조정 가능한 샘플링 커패시터이고,
    상기 전하-제한 회로는 상기 샘플링 커패시터를 포함하는, 회로.
  11. 하이-사이드 스위치의 슬루 레이트를 제어하기 위한 방법으로서,
    샘플 및 레벨-시프트 회로에 입력 전류를 공급하는 단계;
    입력 전압을, 상기 입력 전압의 샘플링을 위해 구성된 샘플링 커패시터로 샘플링하는 단계;
    상기 입력 전압을 레벨-시프팅하는 단계;
    상기 샘플링 커패시터를 사용하여 상기 하이-사이드 스위치의 게이트 커패시턴스를 충전하는 단계;
    상기 샘플링 커패시터에 공급되는 전하를 제한하는 단계 - 상기 전하는 적어도 하나의 전류 싱크에 의해 제한됨 -; 및
    트랜지스터를 상기 적어도 하나의 전류 싱크와 병렬로 연결하고, 상기 트랜지스터를 턴 온하여 상기 적어도 하나의 전류 싱크에 대응하는 어떤 전하 제한도 제거하는 단계를 포함하는, 방법.
  12. 제11항에 있어서,
    상이한 하이-사이드 스위치 슬루 레이트에 대응하는, 상기 적어도 하나의 전류 싱크 중 하나를 선택하는 단계를 추가로 포함하는, 방법.
  13. 제11항 내지 제12항 중 어느 한 항에 있어서,
    상기 샘플링 커패시터에 대응하는 전류를 제한하는 단계를 추가로 포함하는, 방법.
  14. 제11항 내지 제12항 중 어느 한 항에 있어서,
    상기 샘플링 커패시터에 대응하는 전압을 제한하는 단계를 추가로 포함하는, 방법.
  15. 제11항 내지 제12항 중 어느 한 항에 있어서,
    상기 샘플 및 레벨-시프트 회로에 대응하는 샘플링 커패시턴스를 제한하는 단계를 추가로 포함하는, 방법.
  16. 제11항 내지 제12항 중 어느 한 항에 있어서,
    상기 샘플 및 레벨-시프트 회로에 대응하는 주파수를 제한하는 단계를 추가로 포함하는, 방법.
  17. 제11항 내지 제12항 중 어느 한 항에 있어서,
    상기 하이-사이드 스위치는 n-채널 금속 산화물 반도체 전계 효과 트랜지스터(nMOS 트랜지스터)인, 방법.
  18. 제11항 내지 제12항 중 어느 한 항에 있어서,
    상기 슬루 레이트는 단일 칩 상의 집적 회로로부터 제어되는, 방법.
  19. 제11항 내지 제12항 중 어느 한 항에 있어서,
    전하 제한은 조정 가능한 전압 공급원에 의해 수행되는, 방법.
  20. 제11항 내지 제12항 중 어느 한 항에 있어서,
    전하 제한은 상기 샘플링 커패시터에 의해 추가로 수행되는, 방법.
  21. 스위치 장치로서,
    하이-사이드 스위치; 및
    제1항 내지 제3항 중 어느 한 항에 따른 슬루 레이트 제한을 위한 회로를 포함하는, 스위치 장치.
  22. 삭제
  23. 삭제
KR1020197022569A 2017-04-10 2018-04-09 하이-사이드 스위치를 위한 슬루 제어 KR102498234B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
IN201711012738 2017-04-10
IN201711012738 2017-04-10
US15/916,421 US10516333B2 (en) 2018-03-09 2018-03-09 Slew control for high-side switch
US15/916,421 2018-03-09
PCT/US2018/026686 WO2018191154A1 (en) 2017-04-10 2018-04-09 Slew control for high-side switch

Publications (2)

Publication Number Publication Date
KR20190133665A KR20190133665A (ko) 2019-12-03
KR102498234B1 true KR102498234B1 (ko) 2023-02-09

Family

ID=63711294

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197022569A KR102498234B1 (ko) 2017-04-10 2018-04-09 하이-사이드 스위치를 위한 슬루 제어

Country Status (4)

Country Link
KR (1) KR102498234B1 (ko)
CN (1) CN110268630B (ko)
TW (1) TW201842725A (ko)
WO (1) WO2018191154A1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020053890A1 (en) 2000-11-09 2002-05-09 Matsushita Electric Industrial Co., Ltd. Disk drive apparatus and motor
US20060164872A1 (en) 2005-01-21 2006-07-27 Sanken Electric Co., Ltd. Switching power source device of resonance type

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5258662A (en) * 1992-04-06 1993-11-02 Linear Technology Corp. Micropower gate charge pump for power MOSFETS
US5742193A (en) * 1996-10-24 1998-04-21 Sgs-Thomson Microelectronics, Inc. Driver circuit including preslewing circuit for improved slew rate control
JP4168836B2 (ja) * 2003-06-03 2008-10-22 ソニー株式会社 表示装置
JP2008139697A (ja) * 2006-12-04 2008-06-19 Nec Electronics Corp 容量性負荷駆動回路および容量性負荷駆動方法、液晶表示装置駆動方法
JP2012109916A (ja) * 2010-11-19 2012-06-07 Sanken Electric Co Ltd 負荷駆動回路
TWI465013B (zh) * 2012-03-15 2014-12-11 Univ Nat Chiao Tung 上橋驅動電路
JP6046988B2 (ja) * 2012-11-19 2016-12-21 ローム株式会社 スイッチ駆動回路
KR101989575B1 (ko) * 2012-12-07 2019-06-14 삼성전자주식회사 스위칭 전압 스파이크를 적응적으로 제어하는 어댑티브 전원 컨버팅 장치
US9240780B1 (en) * 2014-07-21 2016-01-19 Continental Automotive Systems, Inc. Preventing voltage pulse propagation in a disabled capacitive feedback slew-controlled switch
US9667245B2 (en) * 2014-10-10 2017-05-30 Efficient Power Conversion Corporation High voltage zero QRR bootstrap supply
US20170070223A1 (en) * 2015-06-11 2017-03-09 KSR IP Holdings, LLC Dv/dt control in mosfet gate drive

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020053890A1 (en) 2000-11-09 2002-05-09 Matsushita Electric Industrial Co., Ltd. Disk drive apparatus and motor
US20060164872A1 (en) 2005-01-21 2006-07-27 Sanken Electric Co., Ltd. Switching power source device of resonance type

Also Published As

Publication number Publication date
WO2018191154A1 (en) 2018-10-18
CN110268630B (zh) 2023-09-05
TW201842725A (zh) 2018-12-01
KR20190133665A (ko) 2019-12-03
CN110268630A (zh) 2019-09-20

Similar Documents

Publication Publication Date Title
US7224204B2 (en) Method and circuit for driving a gate of a MOS transistor negative
US8970185B1 (en) Method for maintaining high efficiency power conversion in DC-DC switching regulators over wide input supply range
US8564359B2 (en) Method and system for controlling HS-NMOS power switches with slew-rate limitation
US9722593B2 (en) Gate driver circuit
US10516333B2 (en) Slew control for high-side switch
WO2007066278A1 (en) High voltage power switches using low voltage transistors
US8283808B2 (en) Switch arrangement and method for electrical switching
JP5012414B2 (ja) ドライブ回路
KR102604578B1 (ko) 하이-사이드 스위치를 위한 게이트 드라이버 회로
WO2016203691A1 (ja) スイッチング素子の駆動装置
US11283344B2 (en) Current in-rush limiter
EP1335492A2 (en) Isolated gate drive circuit having a switched input capacitor
US7692479B2 (en) Semiconductor integrated circuit device including charge pump circuit capable of suppressing noise
KR102498234B1 (ko) 하이-사이드 스위치를 위한 슬루 제어
JP7307680B2 (ja) ハイサイドスイッチのスルー制御
US7924065B2 (en) Control circuit for a power field-effect transistor and method for configuring a control circuit for a power field-effect transistor
US20240048048A1 (en) Boost charge circuit for dc/dc converter
US11888391B2 (en) Gate driver circuit with charge pump current control

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant