KR102496448B1 - Pixel circuit, light emitting display apparatus including pixel circuit, and operating methods thereof - Google Patents

Pixel circuit, light emitting display apparatus including pixel circuit, and operating methods thereof Download PDF

Info

Publication number
KR102496448B1
KR102496448B1 KR1020210152944A KR20210152944A KR102496448B1 KR 102496448 B1 KR102496448 B1 KR 102496448B1 KR 1020210152944 A KR1020210152944 A KR 1020210152944A KR 20210152944 A KR20210152944 A KR 20210152944A KR 102496448 B1 KR102496448 B1 KR 102496448B1
Authority
KR
South Korea
Prior art keywords
terminal
driving
light emitting
pixel circuit
transistor
Prior art date
Application number
KR1020210152944A
Other languages
Korean (ko)
Inventor
이수연
강경수
Original Assignee
서울대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울대학교산학협력단 filed Critical 서울대학교산학협력단
Priority to KR1020210152944A priority Critical patent/KR102496448B1/en
Application granted granted Critical
Publication of KR102496448B1 publication Critical patent/KR102496448B1/en

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/121Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Theoretical Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

Disclosed are a pixel circuit, a light emitting display apparatus including a pixel circuit, and operating methods thereof. The disclosed pixel circuit comprises: a light emitting element based on a light emitting diode; a driving transistor for controlling the drive of the light emitting element; a first switching transistor connected to the driving transistor; a second switching transistor connected to the first switching transistor; a third switching transistor connected to the driving transistor; a fourth switching transistor connected to the second switching transistor; a fifth switching transistor connected between the driving transistor and the light emitting element; a first capacitor connected between the first switching transistor and the third switching transistor; and a second capacitor connected between the second switching transistor and the fourth switching transistor. The pixel circuit can be configured to be able to perform the threshold voltage compensation and mobility compensation of the driving transistor.

Description

화소 회로, 화소 회로를 포함하는 발광 표시 장치 및 이들의 동작 방법{Pixel circuit, light emitting display apparatus including pixel circuit, and operating methods thereof}Pixel circuit, light emitting display device including pixel circuit, and operation method thereof

본 발명은 디스플레이 기술에 관한 것으로서, 더욱 상세하게는 화소 회로, 화소 회로를 포함하는 발광 표시 장치 및 이들의 동작 방법에 관한 것이다. The present invention relates to display technology, and more particularly, to a pixel circuit, a light emitting display device including the pixel circuit, and an operating method thereof.

정보화 사회의 급속한 발전에 따라 이미지를 표시하기 위한 표시 장치에 대한 요구가 다양한 형태로 증가하고 있으며, 액정 표시 장치(liquid crystal display apparatus), 플라즈마 표시 장치(plasma display apparatus), 유기 또는 무기 발광 표시 장치(organic light emitting display apparatus) 등과 같은 여러 타입의 표시 장치가 활용되고 있다. With the rapid development of the information society, the demand for display devices for displaying images is increasing in various forms, such as liquid crystal display apparatus, plasma display apparatus, and organic or inorganic light emitting display devices. Various types of display devices, such as organic light emitting display apparatuses, are being utilized.

다양한 표시 장치 중 유기 발광 또는 무기 발광 표시 장치에서 사용되는 발광 다이오드는 스스로 빛을 내는 자발광 소자이고, 높은 휘도와 낮은 동작 전압 특성을 갖는다. 또한, 유기 및 무기 발광 표시 장치는 명암비(contrast ratio)가 크고 초박형으로 구현이 용이하며, 응답시간이 매우 짧아 잔상이 없고 시야각의 제한이 없으며, 저온에서도 안정적으로 구동 가능하다는 장점을 갖는다. A light emitting diode used in an organic light emitting display or an inorganic light emitting display among various display devices is a self-emitting device that emits light by itself and has characteristics of high luminance and low operating voltage. In addition, the organic and inorganic light emitting display devices have advantages in that they have a high contrast ratio, are easy to implement in an ultra-thin form, have no afterimage, no restriction on a viewing angle, and can be stably driven even at low temperatures due to a very short response time.

그러나, 유기 또는 무기 발광 표시 장치의 복수의 화소에 형성된 구동 트랜지스터들 간에 문턱 전압(threshold voltage)과 이동도(mobility) 등의 특성 차이가 발생하게 되면, 이들 발광소자(OLED)를 구동하는 전류량에 변화가 생겨 화소들 간에 휘도 차이가 발생하게 된다. 즉, 구동 트랜지스터들 간의 특성 편차로 인해 이들 발광소자(OLED)들로 공급되는 구동 전류가 일정하지 않아 휘도가 불균일해지는 등의 문제가 발생할 수 있다. 특히, 구동 회로가 산화물 박막 트랜지스터(oxide TFT) 기반의 화소 회로의 경우, 제조 공정상 구동 트랜지스터들의 문턱 전압 편차 뿐 아니라 이동도 특성 편차가 발생할 수 있고, 아울러, 구동으로 인한 열화에 따른 특성 편차도 발생할 수 있기 때문에, 이러한 특성 편차를 보상할 수 있는 기술이 요구되고 있다. However, when a difference in characteristics, such as a threshold voltage and mobility, occurs between driving transistors formed in a plurality of pixels of an organic or inorganic light emitting display device, the amount of current driving these light emitting elements (OLED) is affected. A change occurs, resulting in a luminance difference between pixels. That is, a driving current supplied to the light emitting elements OLED is not constant due to a characteristic deviation between the driving transistors, and thus, a problem such as non-uniform luminance may occur. In particular, in the case of a pixel circuit in which the driving circuit is based on an oxide TFT, deviations in mobility characteristics as well as threshold voltage deviations of driving transistors may occur during the manufacturing process, and deviations in characteristics due to deterioration due to driving may also occur. Since this may occur, a technology capable of compensating for such characteristic deviation is required.

본 발명이 이루고자 하는 기술적 과제는 구동 트랜지스터의 문턱 전압 보상은 물론 이동도 보상을 용이하게 수행할 수 있고, 아울러, 데이터 입력 동작 또한 용이하게 수행할 수 있는 화소 회로를 제공하는데 있다. A technical problem to be achieved by the present invention is to provide a pixel circuit capable of easily performing mobility compensation as well as threshold voltage compensation of a driving transistor, and also easily performing a data input operation.

또한, 본 발명이 이루고자 하는 기술적 과제는 상기한 화소 회로를 포함하는 발광 표시 장치를 제공하는데 있다. In addition, a technical problem to be achieved by the present invention is to provide a light emitting display device including the pixel circuit described above.

또한, 본 발명이 이루고자 하는 기술적 과제는 상기한 화소 회로 및 발광 표시 장치의 동작 방법(구동 방법)을 제공하는데 있다. In addition, a technical problem to be achieved by the present invention is to provide an operating method (driving method) of the pixel circuit and the light emitting display device.

본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 이해될 수 있을 것이다. The problem to be solved by the present invention is not limited to the problems mentioned above, and other problems not mentioned will be understood by those skilled in the art from the description below.

본 발명의 일 실시예에 따르면, 유기 또는 무기 발광소자(OLED); 상기 발광소자의 구동을 제어하기 위한 것으로, 구동 게이트 단자와 제 1 전원 전압이 인가되는 제 1 구동 단자 및 상기 발광소자에 전기적으로 연결된 제 2 구동 단자를 갖는 구동 트랜지스터; 상기 구동 트랜지스터에 연결된 것으로, 제 1 스캔 신호가 인가되는 제 1 게이트 단자와 기준 전압이 인가되는 제 1-1 단자 및 상기 구동 게이트 단자에 전기적으로 연결된 제 1-2 단자를 갖는 제 1 스위칭 트랜지스터; 제 2 스캔 신호가 인가되는 제 2 게이트 단자와 데이터 전압이 인가되는 제 2-1 단자 및 상기 제 1-2 단자에 전기적으로 연결된 제 2-2 단자를 갖는 제 2 스위칭 트랜지스터; 제 3 스캔 신호가 인가되는 제 3 게이트 단자와 상기 제 1-2 단자 및 상기 제 2-2 단자에 전기적으로 연결된 제 3-1 단자 및 상기 제 2 구동 단자에 전기적으로 연결된 제 3-2 단자를 갖는 제 3 스위칭 트랜지스터; 상기 제 2 스캔 신호가 인가되는 제 4 게이트 단자와 상기 제 2 구동 단자 및 상기 제 3-2 단자에 전기적으로 연결된 제 4-1 단자 및 상기 제 4-1 단자와 이격하여 배치된 제 4-2 단자를 갖는 제 4 스위칭 트랜지스터; 상기 구동 트랜지스터와 상기 OLED 사이에 연결된 것으로, 발광 제어 신호가 인가되는 제 5 게이트 단자와 상기 구동 트랜지스터에 연결된 제 5-1 단자 및 상기 OLED에 연결된 제 5-2 단자를 갖는 제 5 스위칭 트랜지스터; 상기 제 1 스위칭 트랜지스터와 상기 제 3 스위칭 트랜지스터 사이에 연결된 것으로, 상기 제 1-2 단자에 연결된 제 1-1 전극 및 상기 제 3-1 단자에 연결된 제 1-2 전극을 구비한 제 1 커패시터; 및 상기 제 2 스위칭 트랜지스터와 상기 제 4 스위칭 트랜지스터 사이에 연결된 것으로, 상기 제 2-2 단자 및 상기 제 3-1 단자에 연결된 제 2-1 전극 및 상기 제 3-2 단자 및 상기 제 4-1 단자에 연결된 제 2-2 전극을 구비한 제 2 커패시터를 포함하는 화소 회로가 제공된다. According to one embodiment of the present invention, an organic or inorganic light emitting device (OLED); a driving transistor for controlling driving of the light emitting element, having a driving gate terminal, a first driving terminal to which a first power supply voltage is applied, and a second driving terminal electrically connected to the light emitting element; a first switching transistor connected to the driving transistor and having a first gate terminal to which a first scan signal is applied, a 1-1 terminal to which a reference voltage is applied, and a 1-2 terminal electrically connected to the driving gate terminal; a second switching transistor having a second gate terminal to which a second scan signal is applied, a 2-1 terminal to which a data voltage is applied, and a 2-2 terminal electrically connected to the 1-2 terminal; A third gate terminal to which a third scan signal is applied, a 3-1 terminal electrically connected to the 1-2 terminal and the 2-2 terminal, and a 3-2 terminal electrically connected to the second driving terminal a third switching transistor having; A fourth gate terminal to which the second scan signal is applied, a 4-1 terminal electrically connected to the second driving terminal and the 3-2 terminal, and a 4-2 disposed spaced apart from the 4-1 terminal. a fourth switching transistor having a terminal; a fifth switching transistor connected between the driving transistor and the OLED and having a fifth gate terminal to which an emission control signal is applied, a 5-1 terminal connected to the driving transistor, and a 5-2 terminal connected to the OLED; a first capacitor connected between the first switching transistor and the third switching transistor and having a 1-1 electrode connected to the 1-2 terminal and a 1-2 electrode connected to the 3-1 terminal; and a 2-1 electrode connected to the 2-2 terminal and the 3-1 terminal, the 3-2 terminal and the 4-1 terminal connected between the second switching transistor and the fourth switching transistor. A pixel circuit including a second capacitor having a 2-2 electrode connected to the terminal is provided.

상기 제 1 내지 제 5 스위칭 트랜지스터 및 상기 구동 트랜지스터 중 적어도 하나는 산화물 박막 트랜지스터일 수 있다. At least one of the first to fifth switching transistors and the driving transistor may be an oxide thin film transistor.

상기 화소 회로는 상기 구동 트랜지스터의 문턱 전압 보상 및 이동도 보상을 수행할 수 있도록 구성될 수 있다. The pixel circuit may be configured to perform threshold voltage compensation and mobility compensation of the driving transistor.

상기 화소 회로는 동시 발광형 표시 장치를 구성하기 위한 회로일 수 있다. The pixel circuit may be a circuit for constituting a simultaneous emission type display device.

본 발명의 다른 실시예에 따르면, 전술한 화소 회로의 동작 방법으로서, 상기 제 1 및 제 3 스위칭 트랜지스터를 온(ON)시키고, 상기 제 2 및 제 4 스위칭 트랜지스터를 오프(OFF)시킴으로써, 상기 제 1 커패시터에 상기 구동 트랜지스터의 문턱 전압에 해당하는 전압을 저장시키는 문턱 전압 보상 단계; 상기 제 1 및 제 3 스위칭 트랜지스터를 오프(OFF)시키고, 상기 제 2 및 제 4 스위칭 트랜지스터를 온(ON)시키며, 상기 제 2 스위칭 트랜지스터로 상기 데이터 전압을 인가함으로써, 상기 제 2 커패시터에 상기 데이터 전압에 해당하는 전압을 저장시키는 데이터 입력 단계; 상기 제 2 내지 제 4 스위칭 트랜지스터가 오프(OFF)된 상태에서 상기 제 1 스위칭 트랜지스터를 온(ON)시킴으로써, 상기 제 1 및 제 2 커패시터에 저장된 전압의 합을 상기 구동 트랜지스터의 이동도에 비례하는 보상 전압으로 보상하는 이동도 보상 단계; 및 상기 발광소자를 발광시키는 발광 단계를 포함하는 화소 회로의 동작 방법이 제공된다. According to another embodiment of the present invention, as a method of operating the pixel circuit described above, the first and third switching transistors are turned on and the second and fourth switching transistors are turned off. a threshold voltage compensating step of storing a voltage corresponding to the threshold voltage of the driving transistor in one capacitor; The data voltage is stored in the second capacitor by turning off the first and third switching transistors, turning on the second and fourth switching transistors, and applying the data voltage to the second switching transistor. a data input step of storing a voltage corresponding to the voltage; By turning on the first switching transistor in a state where the second to fourth switching transistors are turned off, the sum of the voltages stored in the first and second capacitors is proportional to the mobility of the driving transistor. A mobility compensation step of compensating with a compensation voltage; and a light emitting step of emitting light from the light emitting element.

상기 문턱 전압 보상 단계 전, 상기 제 1 내지 제 4 스위칭 트랜지스터를 온(ON)시킴으로써, 상기 제 1 및 제 2 커패시터를 초기화(reset)하는 초기화 단계를 더 포함할 수 있다. The method may further include an initialization step of resetting the first and second capacitors by turning on the first to fourth switching transistors before the threshold voltage compensating step.

상기 데이터 입력 단계와 상기 이동도 보상 단계 사이에, 상기 제 1 내지 제 4 스위칭 트랜지스터를 오프(OFF)시킴으로써, 상기 제 1 및 제 2 커패시터 각각에 저장된 전압을 안정화시키는 안정화 단계를 더 포함할 수 있다. Between the data input step and the mobility compensating step, a stabilization step of stabilizing the voltage stored in each of the first and second capacitors by turning off the first to fourth switching transistors may be further included. .

상기 이동도 보상 단계와 상기 발광 단계 사이에, 상기 제 1 내지 제 5 스위칭 트랜지스터를 오프(OFF)시킨 상태를 유지하는 홀딩(holding) 단계를 더 포함할 수 있다. Between the mobility compensation step and the light emitting step, a holding step of maintaining a state in which the first to fifth switching transistors are turned off may be further included.

상기 데이터 전압에 해당하는 신호가 인가되는 복수의 데이터 라인이 구비될 수 있고, 상기 데이터 입력 단계는 상기 복수의 데이터 라인에 대해 수행될 수 있다. A plurality of data lines to which signals corresponding to the data voltages are applied may be provided, and the data input step may be performed on the plurality of data lines.

본 발명의 다른 실시예에 따르면, 발광소자; 상기 발광소자의 구동을 제어하기 위한 것으로, 구동 게이트 단자와 제 1 전원 전압이 인가되는 제 1 구동 단자 및 상기 발광소자에 전기적으로 연결된 제 2 구동 단자를 갖는 구동 트랜지스터; 상기 구동 트랜지스터에 연결된 것으로, 제 1 스캔 신호가 인가되는 제 1 게이트 단자와 기준 전압이 인가되는 제 1-1 단자 및 상기 구동 게이트 단자에 전기적으로 연결된 제 1-2 단자를 갖는 제 1 스위칭 트랜지스터; 제 2 스캔 신호가 인가되는 제 2 게이트 단자와 데이터 전압이 인가되는 제 2-1 단자 및 상기 제 1-2 단자에 전기적으로 연결된 제 2-2 단자를 갖는 제 2 스위칭 트랜지스터; 제 3 스캔 신호가 인가되는 제 3 게이트 단자와 상기 제 1-2 단자 및 상기 제 2-2 단자에 전기적으로 연결된 제 3-1 단자 및 상기 제 2 구동 단자에 전기적으로 연결된 제 3-2 단자를 갖는 제 3 스위칭 트랜지스터; 제 4 스캔 신호가 인가되는 제 4 게이트 단자와 상기 제 2 구동 단자 및 상기 제 3-2 단자에 전기적으로 연결된 제 4-1 단자 및 상기 제 4-1 단자와 이격하여 배치된 제 4-2 단자를 갖는 제 4 스위칭 트랜지스터; 상기 구동 트랜지스터와 상기 발광소자 사이에 연결된 것으로, 발광 제어 신호가 인가되는 제 5 게이트 단자와 상기 구동 트랜지스터에 연결된 제 5-1 단자 및 상기 발광소자에 연결된 제 5-2 단자를 갖는 제 5 스위칭 트랜지스터; 상기 제 1 전원 전압을 발생시키는 전원부와 상기 구동 트랜지스터 사이에 연결된 것으로, 상기 제 4 스캔 신호 내지 상기 제 4 스캔 신호의 인버스(inverse) 신호가 인가되는 제 6 게이트 단자와 상기 전원부에 연결된 제 6-1 단자 및 상기 제 1 구동 단자에 연결된 제 6-2 단자를 갖는 제 6 스위칭 트랜지스터; 상기 제 1 스위칭 트랜지스터와 상기 제 3 스위칭 트랜지스터 사이에 연결된 것으로, 상기 제 1-2 단자에 연결된 제 1-1 전극 및 상기 제 3-1 단자에 연결된 제 1-2 전극을 구비한 제 1 커패시터; 및 상기 제 2 스위칭 트랜지스터와 상기 제 4 스위칭 트랜지스터 사이에 연결된 것으로, 상기 제 2-2 단자 및 상기 제 3-1 단자에 연결된 제 2-1 전극 및 상기 제 3-2 단자 및 상기 제 4-1 단자에 연결된 제 2-2 전극을 구비한 제 2 커패시터를 포함하는 화소 회로가 제공된다. According to another embodiment of the present invention, a light emitting device; a driving transistor for controlling driving of the light emitting element, having a driving gate terminal, a first driving terminal to which a first power supply voltage is applied, and a second driving terminal electrically connected to the light emitting element; a first switching transistor connected to the driving transistor and having a first gate terminal to which a first scan signal is applied, a 1-1 terminal to which a reference voltage is applied, and a 1-2 terminal electrically connected to the driving gate terminal; a second switching transistor having a second gate terminal to which a second scan signal is applied, a 2-1 terminal to which a data voltage is applied, and a 2-2 terminal electrically connected to the 1-2 terminal; A third gate terminal to which a third scan signal is applied, a 3-1 terminal electrically connected to the 1-2 terminal and the 2-2 terminal, and a 3-2 terminal electrically connected to the second driving terminal a third switching transistor having; A 4-1 terminal electrically connected to a fourth gate terminal to which a fourth scan signal is applied, the second driving terminal, and the 3-2 terminal, and a 4-2 terminal spaced apart from the 4-1 terminal A fourth switching transistor having a; A fifth switching transistor connected between the driving transistor and the light emitting element and having a fifth gate terminal to which a light emitting control signal is applied, a 5-1 terminal connected to the driving transistor, and a 5-2 terminal connected to the light emitting element ; A sixth gate terminal connected between a power supply unit generating the first power supply voltage and the driving transistor, to which the fourth scan signal or an inverse signal of the fourth scan signal is applied, and a sixth-connected power supply unit a sixth switching transistor having a first terminal and a 6-2 terminal connected to the first driving terminal; a first capacitor connected between the first switching transistor and the third switching transistor and having a 1-1 electrode connected to the 1-2 terminal and a 1-2 electrode connected to the 3-1 terminal; and a 2-1 electrode connected to the 2-2 terminal and the 3-1 terminal, the 3-2 terminal and the 4-1 terminal connected between the second switching transistor and the fourth switching transistor. A pixel circuit including a second capacitor having a 2-2 electrode connected to the terminal is provided.

상기 제 1 내지 제 6 스위칭 트랜지스터 및 상기 구동 트랜지스터 중 적어도 하나는 산화물 박막 트랜지스터일 수 있다. At least one of the first to sixth switching transistors and the driving transistor may be an oxide thin film transistor.

상기 제 4 스위칭 트랜지스터가 온(ON) 상태인 경우, 상기 제 6 스위칭 트랜지스터는 오프(OFF) 상태일 수 있고, 상기 제 4 스위칭 트랜지스터가 오프(OFF) 상태인 경우, 상기 제 6 스위칭 트랜지스터는 온(ON) 상태일 수 있다. When the fourth switching transistor is in an on state, the sixth switching transistor may be in an off state, and when the fourth switching transistor is in an off state, the sixth switching transistor is on (ON) state.

상기 화소 회로는 상기 구동 트랜지스터의 문턱 전압 보상 및 이동도 보상을 수행할 수 있도록 구성될 수 있다. The pixel circuit may be configured to perform threshold voltage compensation and mobility compensation of the driving transistor.

상기 화소 회로는 순차 발광형 표시 장치를 구성하기 위한 회로일 수 있다. The pixel circuit may be a circuit for constructing a sequential emission type display device.

본 발명의 다른 실시예에 따르면, 전술한 화소 회로의 동작 방법으로서, 상기 제 1, 제 3 및 제 6 스위칭 트랜지스터를 온(ON)시키고, 상기 제 2 및 제 4 스위칭 트랜지스터를 오프(OFF)시킴으로써, 상기 제 1 커패시터에 상기 구동 트랜지스터의 문턱 전압에 해당하는 전압을 저장시키는 문턱 전압 보상 단계; 상기 제 1, 제 3 및 제 6 스위칭 트랜지스터를 오프(OFF)시키고, 상기 제 2 및 제 4 스위칭 트랜지스터를 온(ON)시키며, 상기 제 2 스위칭 트랜지스터로 상기 데이터 전압을 인가함으로써, 상기 제 2 커패시터에 상기 데이터 전압에 해당하는 전압을 저장시키는 데이터 입력 단계; 상기 제 2 내지 제 4 스위칭 트랜지스터가 오프(OFF)되고 상기 제 6 스위칭 트랜지스터가 온(ON)된 상태에서 상기 제 1 스위칭 트랜지스터를 온(ON)시킴으로써, 상기 제 1 및 제 2 커패시터에 저장된 전압의 합을 상기 구동 트랜지스터의 이동도에 비례하는 보상 전압으로 보상하는 이동도 보상 단계; 및 상기 발광소자를 발광시키는 발광 단계를 포함하는 화소 회로의 동작 방법이 제공된다. According to another embodiment of the present invention, as a method of operating the pixel circuit described above, by turning on the first, third and sixth switching transistors and turning off the second and fourth switching transistors. , a threshold voltage compensating step of storing a voltage corresponding to the threshold voltage of the driving transistor in the first capacitor; By turning off the first, third and sixth switching transistors, turning on the second and fourth switching transistors, and applying the data voltage to the second switching transistor, the second capacitor a data input step of storing a voltage corresponding to the data voltage to; By turning on the first switching transistor in a state where the second to fourth switching transistors are turned off and the sixth switching transistor is turned on, the voltage stored in the first and second capacitors is reduced. a mobility compensation step of compensating the sum with a compensation voltage proportional to the mobility of the driving transistor; and a light emitting step of emitting light from the light emitting element.

상기 문턱 전압 보상 단계 전, 상기 제 1, 제 3 및 제 4 스위칭 트랜지스터를 온(ON)시키고, 상기 제 2 및 제 6 스위칭 트랜지스터를 오프(OFF)시킴으로써, 상기 제 1 및 제 2 커패시터를 초기화(reset)하는 초기화 단계를 더 포함할 수 있다. Before the threshold voltage compensating step, by turning on the first, third and fourth switching transistors and turning off the second and sixth switching transistors, the first and second capacitors are initialized ( An initialization step of resetting may be further included.

상기 데이터 입력 단계와 상기 이동도 보상 단계 사이에, 상기 제 1 내지 제 4 스위칭 트랜지스터를 오프(OFF)시킴으로써, 상기 제 1 및 제 2 커패시터 각각에 저장된 전압을 안정화시키는 안정화 단계를 더 포함할 수 있다. Between the data input step and the mobility compensating step, a stabilization step of stabilizing the voltage stored in each of the first and second capacitors by turning off the first to fourth switching transistors may be further included. .

상기 이동도 보상 단계와 상기 발광 단계 사이에, 상기 제 1 내지 제 5 스위칭 트랜지스터를 오프(OFF)시키고 상기 제 6 스위칭 트랜지스터를 온(ON)시킨 상태를 유지하는 홀딩(holding) 단계를 더 포함할 수 있다. Between the mobility compensating step and the light emitting step, a holding step of turning off the first to fifth switching transistors and maintaining an turned on state of the sixth switching transistor may be further included. can

본 발명의 다른 실시예에 따르면, 상기한 실시예들에 따른 화소 회로를 포함하는 발광다이오드 기반의 발광 표시 장치가 제공된다. According to another embodiment of the present invention, a light emitting diode-based light emitting display device including the pixel circuit according to the above embodiments is provided.

본 발명의 다른 실시예에 따르면, 상기한 실시예들에 따른 화소 회로의 동작 방법을 포함하는 발광 다이오드 기반의 발광 표시 장치의 동작 방법이 제공된다. According to another embodiment of the present invention, a method of operating a light emitting display device based on a light emitting diode including the method of operating a pixel circuit according to the above embodiments is provided.

본 발명의 실시예들에 따르면, 구동 트랜지스터의 문턱 전압 보상은 물론 이동도 보상을 용이하게 수행할 수 있고, 아울러, 데이터 입력 동작 또한 용이하게 수행할 수 있는 화소 회로 및 그 동작 방법을 제공할 수 있다. 실시예들에 따른 화소 회로 및 그 동작 방법을 이용하면, 구동 트랜지스터들의 전기적 특성(문턱 전압, 이동도) 편차/산포를 효과적으로 그리고 정확하게 보상할 수 있고, 휘도 불균일 등의 문제를 개선하여 균일한 화질을 구현할 수 있다. According to the embodiments of the present invention, it is possible to provide a pixel circuit that can easily perform mobility compensation as well as threshold voltage compensation of a driving transistor, and also easily perform a data input operation and an operating method thereof. there is. Using the pixel circuit and its operating method according to the embodiments, it is possible to effectively and accurately compensate for the deviation/dispersion of electrical characteristics (threshold voltage, mobility) of the driving transistors, and to improve a problem such as luminance non-uniformity to achieve a uniform picture quality. can be implemented.

본 발명의 실시예들에 따른 화소 회로 및 그 동작 방법을 적용하면, 우수한 화질 균일성 및 고신뢰성을 갖는 발광 다이오드 기반의 발광 표시 장치를 구현할 수 있다. By applying the pixel circuit and its operating method according to embodiments of the present invention, a light emitting diode-based light emitting display device having excellent picture quality uniformity and high reliability can be implemented.

도 1은 본 발명의 일 실시예에 따른 화소 회로를 보여주는 회로도이다.
도 2는 본 발명의 일 실시예에 따른 화소 회로의 동작 방법을 설명하기 위한 도면이다.
도 3a는 도 2의 초기화 단계에서 화소 회로의 동작 상태를 보여주는 회로도이다.
도 3b는 상기 초기화 단계에서 화소 회로에 인가되는 신호들의 형태를 강조하여 보여주는 파형도이다.
도 4a는 도 2의 문턱 전압 보상 단계에서 화소 회로의 동작 상태를 보여주는 회로도이다.
도 4b는 상기 문턱 전압 보상 단계에서 화소 회로에 인가되는 신호들의 형태를 강조하여 보여주는 파형도이다.
도 5a는 도 2의 데이터 입력 단계에서 화소 회로의 동작 상태를 보여주는 회로도이다.
도 5b는 상기 데이터 입력 단계에서 화소 회로에 인가되는 신호들의 형태를 강조하여 보여주는 파형도이다.
도 6a는 도 2의 안정화 단계에서 화소 회로의 동작 상태를 보여주는 회로도이다.
도 6b는 상기 안정화 단계에서 화소 회로에 인가되는 신호들의 형태를 강조하여 보여주는 파형도이다.
도 7a는 도 2의 이동도 보상 단계에서 화소 회로의 동작 상태를 보여주는 회로도이다.
도 7b는 상기 이동도 보상 단계에서 화소 회로에 인가되는 신호들의 형태를 강조하여 보여주는 파형도이다.
도 8a는 도 2의 홀딩 단계에서 화소 회로의 동작 상태를 보여주는 회로도이다.
도 8b는 상기 홀딩 단계에서 화소 회로에 인가되는 신호들의 형태를 강조하여 보여주는 파형도이다.
도 9a는 도 2의 발광 단계에서 화소 회로의 동작 상태를 보여주는 회로도이다.
도 9b는 상기 발광 단계에서 화소 회로에 인가되는 신호들의 형태를 강조하여 보여주는 파형도이다.
도 10은 본 발명의 다른 실시예에 따른 화소 회로를 보여주는 회로도이다.
도 11은 본 발명의 다른 실시예에 따른 화소 회로의 동작 방법을 설명하기 위한 도면이다.
도 12a는 도 11의 초기화 단계에서 화소 회로의 동작 상태를 보여주는 회로도이다.
도 12b는 상기 초기화 단계에서 화소 회로에 인가되는 신호들의 형태를 강조하여 보여주는 파형도이다.
도 13a는 도 11의 문턱 전압 보상 단계에서 화소 회로의 동작 상태를 보여주는 회로도이다.
도 13b는 상기 문턱 전압 보상 단계에서 화소 회로에 인가되는 신호들의 형태를 강조하여 보여주는 파형도이다.
도 14a는 도 11의 데이터 입력 단계에서 화소 회로의 동작 상태를 보여주는 회로도이다.
도 14b는 상기 데이터 입력 단계에서 화소 회로에 인가되는 신호들의 형태를 강조하여 보여주는 파형도이다.
도 15a는 도 11의 안정화 단계에서 화소 회로의 동작 상태를 보여주는 회로도이다.
도 15b는 상기 안정화 단계에서 화소 회로에 인가되는 신호들의 형태를 강조하여 보여주는 파형도이다.
도 16a는 도 11의 이동도 보상 단계에서 화소 회로의 동작 상태를 보여주는 회로도이다.
도 16b는 상기 이동도 보상 단계에서 화소 회로에 인가되는 신호들의 형태를 강조하여 보여주는 파형도이다.
도 17a는 도 11의 홀딩 단계에서 화소 회로의 동작 상태를 보여주는 회로도이다.
도 17b는 상기 홀딩 단계에서 화소 회로에 인가되는 신호들의 형태를 강조하여 보여주는 파형도이다.
도 18a는 도 11의 발광 단계에서 화소 회로의 동작 상태를 보여주는 회로도이다.
도 18b는 상기 발광 단계에서 화소 회로에 인가되는 신호들의 형태를 강조하여 보여주는 파형도이다.
도 19 내지 도 22는 도 1의 구성을 갖는 화소 회로의 구동 특성을 SPICE(simulation program with integrated circuit emphasis) 시뮬레이션을 이용해서 검증한 결과를 보여주는 그래프이다.
도 23 내지 도 26은 도 10의 구성을 갖는 화소 회로의 구동 특성을 SPICE 시뮬레이션을 이용해서 검증한 결과를 보여주는 그래프이다.
1 is a circuit diagram showing a pixel circuit according to an exemplary embodiment of the present invention.
2 is a diagram for explaining an operating method of a pixel circuit according to an exemplary embodiment of the present invention.
FIG. 3A is a circuit diagram showing an operating state of a pixel circuit in an initialization stage of FIG. 2 .
3B is a waveform diagram emphasizing the shapes of signals applied to the pixel circuit in the initialization step.
FIG. 4A is a circuit diagram showing an operating state of a pixel circuit in the threshold voltage compensation step of FIG. 2 .
4B is a waveform diagram emphasizing the shapes of signals applied to the pixel circuit in the threshold voltage compensating step.
FIG. 5A is a circuit diagram showing an operating state of a pixel circuit in a data input stage of FIG. 2 .
5B is a waveform diagram emphasizing the shapes of signals applied to the pixel circuit in the data input step.
FIG. 6A is a circuit diagram showing an operating state of a pixel circuit in a stabilization stage of FIG. 2 .
6B is a waveform diagram emphasizing the shapes of signals applied to the pixel circuit in the stabilization step.
FIG. 7A is a circuit diagram showing an operating state of a pixel circuit in a mobility compensation step of FIG. 2 .
7B is a waveform diagram emphasizing the shapes of signals applied to the pixel circuit in the mobility compensation step.
FIG. 8A is a circuit diagram showing an operating state of a pixel circuit in a holding step of FIG. 2 .
8B is a waveform diagram emphasizing the shapes of signals applied to the pixel circuit in the holding step.
FIG. 9A is a circuit diagram showing an operating state of a pixel circuit in a light emitting stage of FIG. 2 .
9B is a waveform diagram emphasizing the shapes of signals applied to the pixel circuit in the light emitting step.
10 is a circuit diagram showing a pixel circuit according to another exemplary embodiment of the present invention.
11 is a diagram for explaining an operating method of a pixel circuit according to another exemplary embodiment of the present invention.
FIG. 12A is a circuit diagram showing an operating state of a pixel circuit in an initialization stage of FIG. 11 .
12B is a waveform diagram emphasizing the shapes of signals applied to the pixel circuit in the initialization step.
13A is a circuit diagram showing an operating state of a pixel circuit in a threshold voltage compensation step of FIG. 11 .
13B is a waveform diagram emphasizing the shapes of signals applied to the pixel circuit in the threshold voltage compensating step.
14A is a circuit diagram showing an operating state of a pixel circuit in a data input stage of FIG. 11 .
14B is a waveform diagram emphasizing the shapes of signals applied to the pixel circuit in the data input step.
FIG. 15A is a circuit diagram showing an operating state of a pixel circuit in a stabilization stage of FIG. 11 .
15B is a waveform diagram emphasizing the shapes of signals applied to the pixel circuit in the stabilization step.
16A is a circuit diagram showing an operating state of a pixel circuit in a mobility compensation step of FIG. 11 .
16B is a waveform diagram emphasizing the shapes of signals applied to the pixel circuit in the mobility compensation step.
17A is a circuit diagram showing an operating state of a pixel circuit in a holding step of FIG. 11 .
17B is a waveform diagram emphasizing the shapes of signals applied to the pixel circuit in the holding step.
FIG. 18A is a circuit diagram showing an operating state of a pixel circuit in a light emission stage of FIG. 11 .
18B is a waveform diagram emphasizing the shapes of signals applied to the pixel circuit in the light emitting step.
19 to 22 are graphs showing results obtained by verifying driving characteristics of the pixel circuit having the configuration of FIG. 1 using simulation program with integrated circuit emphasis (SPICE).
23 to 26 are graphs showing results of verifying driving characteristics of the pixel circuit having the configuration of FIG. 10 using SPICE simulation.

이하, 첨부된 도면들을 참조하여 본 발명의 실시예들을 상세히 설명하기로 한다. Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

이하에서 설명할 본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 명확하게 설명하기 위하여 제공되는 것이고, 본 발명의 범위가 하기 실시예에 의해 한정되는 것은 아니며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있다. Embodiments of the present invention to be described below are provided to more clearly explain the present invention to those skilled in the art, and the scope of the present invention is not limited by the following examples, Embodiments may be modified in many different forms.

본 명세서에서 사용된 용어는 특정 실시예를 설명하기 위하여 사용되며, 본 발명을 제한하기 위한 것이 아니다. 본 명세서에서 사용되는 단수 형태의 용어는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면, 복수의 형태를 포함할 수 있다. 또한, 본 명세서에서 사용되는 "포함한다(comprise)" 및/또는 "포함하는(comprising)"이라는 용어는 언급한 형상, 단계, 숫자, 동작, 부재, 요소 및/또는 이들 그룹의 존재를 특정하는 것이며, 하나 이상의 다른 형상, 단계, 숫자, 동작, 부재, 요소 및/또는 이들 그룹의 존재 또는 부가를 배제하는 것이 아니다. 또한, 본 명세서에서 사용된 "연결"이라는 용어는 어떤 부재들이 직접적으로 연결된 것을 의미할 뿐만 아니라, 부재들 사이에 다른 부재가 더 개재되어 간접적으로 연결된 것까지 포함하는 개념이다. Terms used in this specification are used to describe specific embodiments and are not intended to limit the present invention. Terms in the singular form used herein may include plural forms unless the context clearly indicates otherwise. Also, as used herein, the terms "comprise" and/or "comprising" specify the presence of the stated shape, step, number, operation, member, element, and/or group thereof. and does not exclude the presence or addition of one or more other shapes, steps, numbers, operations, elements, elements and/or groups thereof. In addition, the term “connection” used in this specification means not only direct connection of certain members, but also a concept including indirect connection by intervening other members between the members.

아울러, 본원 명세서에서 어떤 부재가 다른 부재 "상에" 위치하고 있다고 할 때, 이는 어떤 부재가 다른 부재에 접해 있는 경우뿐 아니라 두 부재 사이에 또 다른 부재가 존재하는 경우도 포함한다. 본 명세서에서 사용된 용어 "및/또는"은 해당 열거된 항목 중 어느 하나 및 하나 이상의 모든 조합을 포함한다. 또한, 본원 명세서에서 사용되는 "약", "실질적으로" 등의 정도의 용어는 고유한 제조 및 물질 허용 오차를 감안하여, 그 수치나 정도의 범주 또는 이에 근접한 의미로 사용되고, 본원의 이해를 돕기 위해 제공된 정확하거나 절대적인 수치가 언급된 개시 내용을 침해자가 부당하게 이용하는 것을 방지하기 위해 사용된다. In addition, when a member is said to be located “on” another member in the present specification, this includes not only a case where a member is in contact with another member, but also a case where another member exists between the two members. As used herein, the term “and/or” includes any one and all combinations of one or more of the listed items. In addition, terms of degree such as "about" and "substantially" used in the present specification are used in a range of values or degrees or meanings close thereto, taking into account inherent manufacturing and material tolerances, and are used to help the understanding of the present application. Exact or absolute figures provided for this purpose are used to prevent undue exploitation by infringers of the stated disclosure.

이하 첨부된 도면들을 참조하여 본 발명의 실시예들에 대해 상세히 설명한다. 첨부된 도면에 도시된 영역이나 파트들의 사이즈나 두께는 명세서의 명확성 및 설명의 편의성을 위해 다소 과장되어 있을 수 있다. 상세한 설명 전체에 걸쳐 동일한 참조번호는 동일한 구성요소를 나타낸다. Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. The size or thickness of areas or parts shown in the accompanying drawings may be slightly exaggerated for clarity of the specification and convenience of description. Like reference numbers indicate like elements throughout the detailed description.

도 1은 본 발명의 일 실시예에 따른 화소 회로를 보여주는 회로도이다. 1 is a circuit diagram showing a pixel circuit according to an exemplary embodiment of the present invention.

도 1을 참조하면, 본 발명의 실시예에 따른 화소 회로는 발광소자 및 상기 발광소자의 구동을 제어하기 위한 구동 트랜지스터(DRT)를 포함할 수 있다. 상기 발광소자는 유기 발광소자 또는 무기 발광소자를 포함할 수 있다. 상기 유기 발광소자(OLED)는 애노드와 캐소드 및 이들 사이에 배치된 유기 발광층을 포함할 수 있다. 유기 발광소자(OLED)는 하나의 발광셀(발광유닛)이라 할 수 있다. 공지의 유기발광 다이오드 구조가 본 발명의 실시예에 따른 유기 발광소자(OLED)에 모두 적용될 수 있다. 상기 무기 발광소자는 애노드와 캐소드 사이에 무기 발광층이 배치되는 점을 제외하고는 상기 유기 발광소자와 유사한 구조를 갖는다. 이하에서는 유기 발광소자를 예시하여 본 발명에 대하여 설명하지만, 유기 발광소자 대신에 무기 발광소자가 적용된 것도 본 발명의 실시예에 포함된다.Referring to FIG. 1 , a pixel circuit according to an embodiment of the present invention may include a light emitting device and a driving transistor DRT for controlling driving of the light emitting device. The light emitting device may include an organic light emitting device or an inorganic light emitting device. The organic light emitting diode OLED may include an anode, a cathode, and an organic light emitting layer disposed therebetween. The organic light emitting diode (OLED) may be referred to as one light emitting cell (light emitting unit). All known organic light emitting diode structures may be applied to organic light emitting diodes (OLEDs) according to embodiments of the present invention. The inorganic light emitting device has a structure similar to that of the organic light emitting device except that an inorganic light emitting layer is disposed between an anode and a cathode. Hereinafter, the present invention is described by exemplifying an organic light emitting device, but an inorganic light emitting device applied instead of an organic light emitting device is also included in an embodiment of the present invention.

구동 트랜지스터(DRT)는 게이트 단자(이하, 구동 게이트 단자)(DG1)와 제 1 단자(이하, 제 1 구동 단자)(DE1) 및 제 2 단자(이하, 제 2 구동 단자)(DE2)를 포함할 수 있다. 제 1 구동 단자(DE1)에 제 1 전원 전압(ELVDD)이 인가될 수 있고, 제 2 구동 단자(DE2)는 유기발광소자(OLED)에 전기적으로 연결될 수 있다. 제 2 구동 단자(DE2)는 유기발광소자(OLED)의 애노드 측에 전기적으로 연결될 수 있다. 제 1 구동 단자(DE1)는 소스 단자(전극)일 수 있고, 제 2 구동 단자(DE2)는 드레인 단자(전극)일 수 있다. The driving transistor DRT includes a gate terminal (hereinafter, a driving gate terminal) DG1, a first terminal (hereinafter, a first driving terminal) DE1, and a second terminal (hereinafter, a second driving terminal) DE2. can do. The first power supply voltage ELVDD may be applied to the first driving terminal DE1, and the second driving terminal DE2 may be electrically connected to the organic light emitting diode OLED. The second driving terminal DE2 may be electrically connected to the anode side of the organic light emitting diode OLED. The first driving terminal DE1 may be a source terminal (electrode), and the second driving terminal DE2 may be a drain terminal (electrode).

상기 화소 회로는 제 1 내지 제 5 스위칭 트랜지스터(T1∼T5)를 포함할 수 있다. 제 1 스위칭 트랜지스터(T1)는 구동 트랜지스터(DRT)에 연결될 수 있다. 제 1 스위칭 트랜지스터(T1)는 제 1 스캔 신호(SCAN1)가 인가되는 제 1 게이트 단자(G1)와 기준 전압(VREF)이 인가되는 제 1-1 단자(E11) 및 구동 게이트 단자(DG1)에 전기적으로 연결된 제 1-2 단자(E12)를 포함할 수 있다. 제 1-1 단자(E11)는 소스 단자일 수 있고, 제 1-2 단자(E12)는 드레인 단자일 수 있다. The pixel circuit may include first to fifth switching transistors T1 to T5. The first switching transistor T1 may be connected to the driving transistor DRT. The first switching transistor T1 is connected to the first gate terminal G1 to which the first scan signal SCAN1 is applied, the 1-1 terminal E11 to which the reference voltage VREF is applied, and the driving gate terminal DG1. It may include electrically connected first and second terminals E12. The 1-1 terminal E11 may be a source terminal, and the 1-2 terminal E12 may be a drain terminal.

제 2 스위칭 트랜지스터(T2)는 제 2 스캔 신호(SCAN2)가 인가되는 제 2 게이트 단자(G2)와 데이터 전압(VDATA)이 인가되는 제 2-1 단자(E21) 및 제 1-2 단자(E12)에 전기적으로 연결된 제 2-2 단자(E22)를 포함할 수 있다. 제 2-1 단자(E21)는 소스 단자일 수 있고, 제 2-2 단자(E22)는 드레인 단자일 수 있다. The second switching transistor T2 includes a second gate terminal G2 to which the second scan signal SCAN2 is applied, a 2-1 terminal E21 to which the data voltage VDATA is applied, and a 1-2 terminal E12 to which the data voltage VDATA is applied. ) may include a 2-2 terminal E22 electrically connected to the terminal. The 2-1 terminal E21 may be a source terminal, and the 2-2 terminal E22 may be a drain terminal.

제 3 스위칭 트랜지스터(T3)는 제 3 스캔 신호(SCAN3)가 인가되는 제 3 게이트 단자(G3)와 제 1-2 단자(E12) 및 제 2-2 단자(E22)에 전기적으로 연결된 제 3-1 단자(E31) 및 제 2 구동 단자(DE2)에 전기적으로 연결된 제 3-2 단자(E32)를 포함할 수 있다. 제 3-1 단자(E31)는 소스 단자이고, 제 3-2 단자(E32)는 드레인 단자이거나, 그 반대일 수도 있다. The third switching transistor T3 is a third gate terminal G3 to which the third scan signal SCAN3 is applied and electrically connected to the 1-2 terminals E12 and 2-2 terminals E22. A 3-2 terminal E32 electrically connected to the first terminal E31 and the second driving terminal DE2 may be included. The 3-1 terminal E31 may be a source terminal, and the 3-2 terminal E32 may be a drain terminal or vice versa.

제 4 스위칭 트랜지스터(T4)는 제 2 스캔 신호(SCAN2)가 인가되는 제 4 게이트 단자(G4)와 제 2 구동 단자(DE2) 및 제 3-2 단자(E32)에 전기적으로 연결된 제 4-1 단자(E41) 및 제 4-1 단자(E41)와 이격하여 배치된 제 4-2 단자(E42)를 포함할 수 있다. 제 4-2 단자(E42)는 접지될 수 있다. 제 4-1 단자(E41)는 소스 단자일 수 있고, 제 4-2 단자(E42)는 드레인 단자일 수 있다. The fourth switching transistor T4 is a 4-1 electrically connected to the fourth gate terminal G4 to which the second scan signal SCAN2 is applied, the second driving terminal DE2, and the 3-2 terminal E32. A terminal E41 and a 4-2 terminal E42 spaced apart from the 4-1 terminal E41 may be included. The 4-2 terminal E42 may be grounded. The 4-1 terminal E41 may be a source terminal, and the 4-2 terminal E42 may be a drain terminal.

제 5 스위칭 트랜지스터(T5)는 구동 트랜지스터(DRT)와 유기발광소자(OLED) 사이에 연결될 수 있다. 제 5 스위칭 트랜지스터(T5)는 발광 제어 신호(EM)가 인가되는 제 5 게이트 단자(G5)와 구동 트랜지스터(DRT)에 연결된 제 5-1 단자(E51) 및 유기발광소자(OLED)에 연결된 제 5-2 단자(E52)를 포함할 수 있다. 제 5-1 단자(E51)는 제 2 구동 단자(DE2)에 연결될 수 있고, 제 5-2 단자(E52)는 유기발광소자(OLED)의 애노드에 연결될 수 있다. 제 5-1 단자(E51)는 소스 단자일 수 있고, 제 5-2 단자(E52)는 드레인 단자일 수 있다. The fifth switching transistor T5 may be connected between the driving transistor DRT and the organic light emitting diode OLED. The fifth switching transistor T5 is connected to the fifth gate terminal G5 to which the emission control signal EM is applied, the 5-1 terminal E51 connected to the driving transistor DRT, and the organic light emitting diode OLED. 5-2 terminal (E52) may be included. The 5-1 terminal E51 may be connected to the second driving terminal DE2, and the 5-2 terminal E52 may be connected to the anode of the organic light emitting diode OLED. The 5-1 terminal E51 may be a source terminal, and the 5-2 terminal E52 may be a drain terminal.

또한, 상기 화소 회로는 제 1 및 제 2 커패시터(C1, C2)를 더 포함할 수 있다. 제 1 커패시터(C1)는 제 1 스위칭 트랜지스터(T1)와 제 3 스위칭 트랜지스터(T3) 사이에 연결될 수 있다. 제 1 커패시터(C1)는 제 1-2 단자(E12)에 연결된 제 1-1 전극(e11) 및 제 3-1 단자(E31)에 연결된 제 1-2 전극(e12)을 포함할 수 있다. 제 1-1 전극(e11)과 제 1-2 전극(e12) 사이에는 소정의 제 1 유전체층이 배치될 수 있다. Also, the pixel circuit may further include first and second capacitors C1 and C2. The first capacitor C1 may be connected between the first switching transistor T1 and the third switching transistor T3. The first capacitor C1 may include a 1-1 electrode e11 connected to the 1-2 terminal E12 and a 1-2 electrode e12 connected to the 3-1 terminal E31. A predetermined first dielectric layer may be disposed between the 1-1 electrode e11 and the 1-2 electrode e12.

제 2 커패시터(C2)는 제 2 스위칭 트랜지스터(T2)와 제 4 스위칭 트랜지스터(T4) 사이에 연결될 수 있다. 제 2 커패시터(C2)는 제 2-2 단자(E22) 및 제 3-1 단자(E31)에 연결된 제 2-1 전극(e21) 및 제 3-2 단자(E32) 및 제 4-1 단자(E41)에 연결된 제 2-2 전극(e22)을 포함할 수 있다. 제 2-1 전극(e21)과 제 2-2 전극(e22) 사이에는 소정의 제 2 유전체층이 배치될 수 있다. The second capacitor C2 may be connected between the second switching transistor T2 and the fourth switching transistor T4. The second capacitor C2 includes the 2-1 electrode e21 connected to the 2-2 terminal E22 and the 3-1 terminal E31, the 3-2 terminal E32 and the 4-1 terminal ( A 2-2 electrode e22 connected to E41) may be included. A predetermined second dielectric layer may be disposed between the 2-1 electrode e21 and the 2-2 electrode e22.

상기 화소 회로는 제 1 내지 제 5 노드(node)(N1∼N5)를 포함할 수 있다. The pixel circuit may include first to fifth nodes N1 to N5.

제 1 노드(N1)는 제 1-2 단자(E12)와 제 1-1 전극(e11) 사이에 배치될 수 있다. 또한, 제 1 노드(N1)는 제 1-2 단자(E12)와 구동 게이트 단자(DG1) 사이에 배치된 것이라 할 수 있다. The first node N1 may be disposed between the 1-2 terminal E12 and the 1-1 electrode e11. Also, the first node N1 may be disposed between the first and second terminals E12 and the driving gate terminal DG1.

제 2 노드(N2)는 제 2-2 단자(E22)와 제 1-2 전극(e12) 사이에 배치될 수 있다. 또한, 제 2 노드(N2)는 제 2-2 단자(E22)와 제 2-1 전극(e21) 사이에 배치된 것이라 할 수 있다. The second node N2 may be disposed between the 2-2 terminal E22 and the 1-2 electrode e12. Also, the second node N2 can be said to be disposed between the 2-2 terminal E22 and the 2-1 electrode e21.

제 3 노드(N3)는 제 1 노드(N1)와 제 2 노드(N2) 사이에 배치된 것으로, 제 3-1 단자(E31)와 제 1-2 전극(e12) 사이에 배치될 수 있다. 또한, 제 3 노드(N3)는 제 3-1 단자(E31)와 제 2-2 단자(E22) 사이에 배치된 것이라 할 수 있다. The third node N3 is disposed between the first node N1 and the second node N2, and may be disposed between the 3-1 terminal E31 and the 1-2 electrode e12. Also, the third node N3 can be said to be disposed between the 3-1 terminal E31 and the 2-2 terminal E22.

제 4 노드(N4)는 제 3-2 단자(E32)와 제 2 구동 단자(DE2) 사이에 배치될 수 있다. 또한, 제 4 노드(N4)는 제 2 구동 단자(DE2)와 제 5-1 단자(E51) 사이에 배치된 것이라 할 수 있다. The fourth node N4 may be disposed between the 3-2 terminal E32 and the second driving terminal DE2. Also, the fourth node N4 may be disposed between the second driving terminal DE2 and the 5-1 terminal E51.

제 5 노드(N5)는 제 2-2 전극(e22)과 제 4-1 단자(E41) 사이에 배치될 수 있다. 또한, 제 5 노드(N5)는 제 4 노드(N4)와 제 5-1 단자(E51) 사이에 배치된 것이라 할 수 있다. The fifth node N5 may be disposed between the 2-2 electrode e22 and the 4-1 terminal E41. Also, the fifth node N5 may be disposed between the fourth node N4 and the 5-1 terminal E51.

그 밖에도 상기 화소 회로의 구성요소들(DRT, T1∼T5, C1, C2)과 노드들(N1∼N5)의 배치 및 이들 사이의 연결 관계는 도 1에 도시된 바와 같을 수 있다. In addition, the arrangement of the elements DRT, T1 to T5, C1, and C2 of the pixel circuit and the nodes N1 to N5 and the connection relationship between them may be as shown in FIG. 1 .

한편, 유기발광소자(OLED)의 단부(즉, 캐소드)에는 제 2 전원 전압(ELVSS)이 인가될 수 있다. 제 1 전원 전압(ELVDD)은 고전위 전압(고전위 구동전압 또는 고전위 픽셀전압)일 수 있고, 제 2 전원 전압(ELVSS)은 저전위 전압(저전위 구동전압 또는 저전위 픽셀전압)일 수 있다. 예컨대, 제 2 전원 전압(ELVSS)은 접지 전압일 수 있다. Meanwhile, the second power supply voltage ELVSS may be applied to an end (ie, cathode) of the organic light emitting diode OLED. The first power supply voltage ELVDD may be a high potential voltage (high potential driving voltage or high potential pixel voltage), and the second power supply voltage ELVSS may be a low potential voltage (low potential driving voltage or low potential pixel voltage). there is. For example, the second power supply voltage ELVSS may be a ground voltage.

도 1에 도시된 실시예에 따른 화소 회로는 '동시 발광형 표시 장치'를 구성하기 위한 회로일 수 있다. 즉, 도 1의 화소 회로는 복수의 화소 영역이 동시에 발광되는 동시 발광형 표시 장치를 구성하기 위한 회로일 수 있다. 또한, 제 1 내지 제 5 스위칭 트랜지스터(T1∼T5) 및 구동 트랜지스터(DRT) 중 적어도 하나는, 예컨대, 산화물 박막 트랜지스터일 수 있다. 제 1 내지 제 5 스위칭 트랜지스터(T1∼T5) 및 구동 트랜지스터(DRT)가 모두 산화물 박막 트랜지스터일 수 있다. 이 경우, 상기 화소 회로는 산화물 박막 트랜지스터를 기반한 회로 구성을 갖는다고 할 수 있다. 그러나, 경우에 따라, 제 1 내지 제 5 스위칭 트랜지스터(T1∼T5) 및 구동 트랜지스터(DRT) 중 적어도 하나는 산화물 박막 트랜지스터가 아닌 다른 종류의 트랜지스터일 수도 있다. 본 발명의 실시예에 따른 화소 회로는 구동 트랜지스터(DRT)의 문턱 전압 보상 및 이동도 보상을 수행할 수 있도록 구성될 수 있다. The pixel circuit according to the exemplary embodiment shown in FIG. 1 may be a circuit for constructing a 'simultaneous emission type display device'. That is, the pixel circuit of FIG. 1 may be a circuit for constructing a simultaneous emission type display device in which a plurality of pixel areas simultaneously emit light. Also, at least one of the first to fifth switching transistors T1 to T5 and the driving transistor DRT may be, for example, an oxide thin film transistor. All of the first to fifth switching transistors T1 to T5 and the driving transistor DRT may be oxide thin film transistors. In this case, it can be said that the pixel circuit has a circuit configuration based on an oxide thin film transistor. However, in some cases, at least one of the first to fifth switching transistors T1 to T5 and the driving transistor DRT may be a transistor other than an oxide thin film transistor. The pixel circuit according to an embodiment of the present invention may be configured to perform threshold voltage compensation and mobility compensation of the driving transistor DRT.

도 2는 본 발명의 일 실시예에 따른 화소 회로의 동작 방법(구동 방법)을 설명하기 위한 도면(구동 파형도)이다. 본 실시예는 도 1에서 설명한 화소 회로의 동작 방법이다. 2 is a diagram (driving waveform diagram) for explaining an operating method (driving method) of a pixel circuit according to an embodiment of the present invention. This embodiment is an operating method of the pixel circuit described in FIG. 1 .

도 2를 참조하면, 본 발명의 실시예에 따른 화소 회로의 동작 방법은 초기화 단계(S11), 문턱 전압 보상 단계(S12), 데이터 입력 단계(S13), 안정화 단계(S14), 이동도 보상 단계(S15), 홀딩 단계(S16) 및 발광 단계(S17)를 포함할 수 있다. 문턱 전압 보상 단계(S12), 데이터 입력 단계(S13), 이동도 보상 단계(S15) 및 발광 단계(S17)는 실질적으로(혹은, 대체적으로) 필수적인 단계들일 수 있다. 초기화 단계(S11), 안정화 단계(S14) 및 홀딩 단계(S16)는, 경우에 따라, 생략 가능하거나 변형 가능한 단계들일 수 있다. Referring to FIG. 2 , a method of operating a pixel circuit according to an embodiment of the present invention includes an initialization step (S11), a threshold voltage compensation step (S12), a data input step (S13), a stabilization step (S14), and a mobility compensation step. (S15), a holding step (S16), and a light emitting step (S17) may be included. The threshold voltage compensation step ( S12 ), the data input step ( S13 ), the mobility compensation step ( S15 ), and the light emitting step ( S17 ) may be substantially (or alternatively) essential steps. The initialization step ( S11 ), the stabilization step ( S14 ) and the holding step ( S16 ) may be omitted or modifiable steps according to circumstances.

이하에서는, 도 3a 내지 도 9b를 참조하여, 상기한 초기화 단계(S11), 문턱 전압 보상 단계(S12), 데이터 입력 단계(S13), 안정화 단계(S14), 이동도 보상 단계(S15), 홀딩 단계(S16) 및 발광 단계(S17) 각각에 대해서 구체적으로 설명한다. Hereinafter, with reference to FIGS. 3A to 9B , the aforementioned initialization step (S11), threshold voltage compensation step (S12), data input step (S13), stabilization step (S14), mobility compensation step (S15), holding Each of the step S16 and the light emitting step S17 will be described in detail.

도 3a는 도 2의 초기화 단계(S11)에서 화소 회로의 동작 상태를 보여주는 회로도이다. 도 3b는 상기 초기화 단계(S11)에서 화소 회로에 인가되는 신호들의 형태를 강조하여 보여주는 파형도이다. FIG. 3A is a circuit diagram showing an operating state of a pixel circuit in an initialization step S11 of FIG. 2 . 3B is a waveform diagram emphasizing the shapes of signals applied to the pixel circuit in the initialization step (S11).

도 3a 및 도 3b를 참조하면, 초기화 단계(S11)에서 제 1 내지 제 4 스위칭 트랜지스터(T1∼T4)를 온(ON)시킴으로써, 제 1 및 제 2 커패시터(C1, C2)를 초기화(reset)할 수 있다. SCAN1, SCAN2, SCAN3 신호가 모두 하이(high)로 인가될 수 있고, 그 결과, 제 1 내지 제 4 스위칭 트랜지스터(T1∼T4)가 모두 온(ON) 상태가 될 수 있다. 제 1 커패시터(C1)의 상단 전압은 VREF (즉, VREF : 기준 전압)가 될 수 있고, 제 1 커패시터(C1)의 하단 전압(즉, C2의 좌측단 전압)과 제 2 커패시터(C2)의 우측단 전압은 모두 O V [즉, GND(접지)]로 초기화될 수 있다. 따라서, 제 1 커패시터(C1)에 저장된 전압은 VREF 일 수 있고, 제 2 커패시터(C2)에 저장된 전압은 0 V 일 수 있다. 이때, 제 5 스위칭 트랜지스터(T5)는 오프(OFF) 상태일 수 있다. 3A and 3B, the first and second capacitors C1 and C2 are reset by turning on the first to fourth switching transistors T1 to T4 in the initialization step S11. can do. Signals SCAN1 , SCAN2 , and SCAN3 may all be applied as high, and as a result, all of the first to fourth switching transistors T1 to T4 may be turned on. The upper voltage of the first capacitor C1 may be V REF (ie, VREF: reference voltage), and the lower voltage of the first capacitor C1 (ie, the voltage at the left end of C2) and the second capacitor C2 All of the voltages at the right end of may be initialized to OV [ie, GND (ground)]. Accordingly, the voltage stored in the first capacitor C1 may be V REF , and the voltage stored in the second capacitor C2 may be 0 V. At this time, the fifth switching transistor T5 may be in an off state.

도 4a는 도 2의 문턱 전압 보상 단계(S12)에서 화소 회로의 동작 상태를 보여주는 회로도이다. 도 4b는 상기 문턱 전압 보상 단계(S12)에서 화소 회로에 인가되는 신호들의 형태를 강조하여 보여주는 파형도이다. FIG. 4A is a circuit diagram showing an operating state of a pixel circuit in the threshold voltage compensating step ( S12 ) of FIG. 2 . 4B is a waveform diagram emphasizing the shapes of signals applied to the pixel circuit in the threshold voltage compensating step (S12).

도 4a 및 도 4b를 참조하면, 문턱 전압 보상 단계(S12)에서 제 1 및 제 3 스위칭 트랜지스터(T1, T3)를 온(ON)시키고, 제 2 및 제 4 스위칭 트랜지스터(T2, T4)를 오프(OFF)시킴으로써, 제 1 커패시터(C1)에 구동 트랜지스터(DRT)의 문턱 전압에 해당하는 전압(VTH_DRT)을 저장시킬 수 있다. SCAN1, SCAN3 신호는 하이(high)로, SCAN2 신호는 로우(low)로 인가될 수 있고, 그 결과, 제 1 및 제 3 스위칭 트랜지스터(T1, T3)는 온(ON) 상태가 되고, 제 2 및 제 4 스위칭 트랜지스터(T2, T4)는 오프(OFF) 상태가 될 수 있다. 제 1 커패시터(C1)의 상단 전압은 VREF로 유지될 수 있고, 제 1 커패시터(C1)의 하단 전압은 VREF - VTH_DRT 까지 충전될 수 있다. 여기서, VTH_DRT 는 구동 트랜지스터(DRT)의 문턱 전압일 수 있다. 따라서, 제 1 커패시터(C1)에 구동 트랜지스터(DRT)의 문턱 전압에 해당하는 전압(VTH_DRT)이 저장될 수 있다. 4A and 4B, in the threshold voltage compensating step (S12), the first and third switching transistors T1 and T3 are turned on, and the second and fourth switching transistors T2 and T4 are turned off. By turning it OFF, the voltage V TH_DRT corresponding to the threshold voltage of the driving transistor DRT can be stored in the first capacitor C1. The SCAN1 and SCAN3 signals may be applied high and the SCAN2 signal low, and as a result, the first and third switching transistors T1 and T3 are turned on, and the second and the fourth switching transistors T2 and T4 may be turned off. The upper voltage of the first capacitor C1 may be maintained at VREF, and the lower voltage of the first capacitor C1 may be charged up to V REF - V TH_DRT . Here, V TH_DRT may be a threshold voltage of the driving transistor DRT. Accordingly, the voltage V TH_DRT corresponding to the threshold voltage of the driving transistor DRT may be stored in the first capacitor C1.

도 5a는 도 2의 데이터 입력 단계(S13)에서 화소 회로의 동작 상태를 보여주는 회로도이다. 도 5b는 상기 데이터 입력 단계(S13)에서 화소 회로에 인가되는 신호들의 형태를 강조하여 보여주는 파형도이다. FIG. 5A is a circuit diagram showing an operating state of a pixel circuit in the data input step ( S13 ) of FIG. 2 . 5B is a waveform diagram emphasizing the shapes of signals applied to the pixel circuit in the data input step (S13).

도 5a 및 도 5b를 참조하면, 데이터 입력 단계(S13)에서 제 1 및 제 3 스위칭 트랜지스터(T1, T3)를 오프(OFF)시키고, 제 2 및 제 4 스위칭 트랜지스터(T2, T4)를 온(ON)시키며, 제 2 스위칭 트랜지스터(T2)로 상기 데이터 전압(VDATA)을 인가함으로써, 제 2 커패시터(C2)에 데이터 전압(VDATA)에 해당하는 전압(즉, VDATA로 표기한 전압)을 저장시킬 수 있다. SCAN2 신호는 하이(high)로, SCAN1 및 SCAN3 신호는 로우(low)로 인가될 수 있고, 그 결과, 제 2 및 제 4 스위칭 트랜지스터(T2, T4)는 온(ON) 상태가 되고, 제 1 및 제 3 스위칭 트랜지스터(T1, T3)는 오프(OFF) 상태가 될 수 있다. 제 2 커패시터(C2)의 좌측으로는 VDATA가 인가되며, 제 2 커패시터(C2)의 우측으로는 0 V (즉, GND)가 인가될 수 있다. 이때, 제 2 커패시터(C2)에 정확히 VDATA가 충전되도록 하기 위해서는 ELVDD의 영향이 없어야 하므로, ELVDD는 GND (O V)로 낮출 수 있다. 5A and 5B, in the data input step S13, the first and third switching transistors T1 and T3 are turned off, and the second and fourth switching transistors T2 and T4 are turned on ( ON), and by applying the data voltage VDATA to the second switching transistor T2, the voltage corresponding to the data voltage VDATA (that is, the voltage indicated as V DATA ) is stored in the second capacitor C2. can make it The SCAN2 signal may be high, and the SCAN1 and SCAN3 signals may be applied low, and as a result, the second and fourth switching transistors T2 and T4 are turned on, and the first and the third switching transistors T1 and T3 may be turned off. V DATA may be applied to the left side of the second capacitor C2, and 0 V (ie, GND) may be applied to the right side of the second capacitor C2. At this time, in order for V DATA to be accurately charged in the second capacitor C2, there should be no effect of ELVDD, so ELVDD can be lowered to GND (OV).

본 실시예의 화소 회로를 포함하는 표시 장치는 동시 발광형 표시 장치일 수 있다. 상기 동시 발광형 표시 장치는 데이터 전압에 해당하는 신호가 인가되는 복수의 데이터 라인(버티컬 라인)을 포함할 수 있고, 상기한 데이터 입력 단계(S13)는 상기 복수의 데이터 라인에 대해 수행될 수 있다. 즉, 상기 복수의 데이터 라인의 개수 만큼 데이터 입력 단계(S13)가 수행될 수 있다. A display device including the pixel circuit of this embodiment may be a simultaneous emission type display device. The simultaneous emission type display device may include a plurality of data lines (vertical lines) to which signals corresponding to data voltages are applied, and the above-described data input operation S13 may be performed on the plurality of data lines. . That is, the data input step (S13) may be performed as many times as the number of the plurality of data lines.

도 6a는 도 2의 안정화 단계(S14)에서 화소 회로의 동작 상태를 보여주는 회로도이다. 도 6b는 상기 안정화 단계(S14)에서 화소 회로에 인가되는 신호들의 형태를 강조하여 보여주는 파형도이다. FIG. 6A is a circuit diagram showing an operating state of a pixel circuit in the stabilization step ( S14 ) of FIG. 2 . 6B is a waveform diagram emphasizing the shapes of signals applied to the pixel circuit in the stabilization step (S14).

도 6a 및 도 6b를 참조하면, 안정화 단계(S14)에서 제 1 내지 제 4 스위칭 트랜지스터(T1∼T4)를 오프(OFF)시킴으로써, 제 1 및 제 2 커패시터(C1, C2) 각각에 저장된 전압을 안정화시킬 수 있다. 본 단계(S14)에서 SCAN1, SCAN2, SCAN3 신호가 모두 로우(low)로 인가될 수 있다. 6A and 6B, by turning off the first to fourth switching transistors T1 to T4 in the stabilization step S14, the voltages stored in the first and second capacitors C1 and C2, respectively, are reduced. can be stabilized. In this step (S14), the SCAN1, SCAN2, and SCAN3 signals may all be applied as low.

도 7a는 도 2의 이동도 보상 단계(S15)에서 화소 회로의 동작 상태를 보여주는 회로도이다. 도 7b는 상기 이동도 보상 단계(S15)에서 화소 회로에 인가되는 신호들의 형태를 강조하여 보여주는 파형도이다. FIG. 7A is a circuit diagram showing an operating state of a pixel circuit in the mobility compensation step ( S15 ) of FIG. 2 . 7B is a waveform diagram emphasizing the shapes of signals applied to the pixel circuit in the mobility compensation step (S15).

도 7a 및 도 7b를 참조하면, 이동도 보상 단계(S15)에서는 제 2 내지 제 4 스위칭 트랜지스터(T2∼T4)가 오프(OFF)된 상태에서 제 1 스위칭 트랜지스터(T1)를 온(ON)시킴으로써, 제 1 및 제 2 커패시터(C1, C2)에 저장된 전압의 합을 구동 트랜지스터(DRT)의 이동도(μn_DRT)에 비례하는 보상 전압[즉, ΔV(μn_DRT, t, VDATA)]으로 보상(보정)할 수 있다. SCAN1, SCAN2, SCAN3 신호가 모두 로우(low)로 인가되다가, SCAN1 신호만 하이(high)로 인가될 수 있다. SCAN1 신호가 하이(high)로 인가되면, 구동 트랜지스터(DRT)의 게이트-소스 간 전압인 VDATA + VTH_DRT 및 이동도에 비례하는 전류가 흐르며, 제 1 및 제 2 커패시터(C1, C2)에 저장된 전압의 합이 ΔV(μn_DRT, t, VDATA) 만큼 감소할 수 있다. 본 단계에서의 ΔV(μn_DRT, t, VDATA)는 이동도 뿐 아니라 VDATA의 영향도 받는 값이기 때문에, 이동도가 전압에 따라 달라지는 특성을 이동도 보상 과정에 반영할 수 있다. 구동 트랜지스터(DRT)의 이동도(μn_DRT)가 클수록, 이동도 보상 시간(t)이 길수록, 그리고, VDATA가 클수록 ΔV(μn_DRT, t, VDATA)는 증가할 수 있다. 7A and 7B, in the mobility compensation step (S15), the first switching transistor T1 is turned on while the second to fourth switching transistors T2 to T4 are turned off. , the sum of the voltages stored in the first and second capacitors C1 and C2 is converted to a compensation voltage proportional to the mobility μ n_DRT of the driving transistor DRT [ie, ΔV(μ n_DRT , t, V DATA )] Compensation (correction) can be made. The SCAN1, SCAN2, and SCAN3 signals may all be applied as low, and then only the SCAN1 signal may be applied as high. When the SCAN1 signal is applied as high, a current proportional to V DATA + V TH_DRT , which is the voltage between the gate and source of the driving transistor DRT, and the mobility flows, and the first and second capacitors C1 and C2 The sum of the stored voltages may decrease by ΔV (μ n_DRT , t, V DATA ). Since ΔV (μ n_DRT , t, V DATA ) in this step is a value affected not only by mobility but also by V DATA , the characteristic that mobility varies according to voltage can be reflected in the mobility compensation process. ΔV (μ n_DRT , t, V DATA ) may increase as the mobility μ n_DRT of the driving transistor DRT increases, as the mobility compensation time t increases, and as V DATA increases.

도 8a는 도 2의 홀딩 단계(S16)에서 화소 회로의 동작 상태를 보여주는 회로도이다. 도 8b는 상기 홀딩 단계(S16)에서 화소 회로에 인가되는 신호들의 형태를 강조하여 보여주는 파형도이다. FIG. 8A is a circuit diagram showing an operating state of the pixel circuit in the holding step ( S16 ) of FIG. 2 . 8B is a waveform diagram emphasizing the shapes of signals applied to the pixel circuit in the holding step (S16).

도 8a 및 도 8b를 참조하면, 홀딩 단계(S16)에서는 제 1 내지 제 5 스위칭 트랜지스터(T1∼T5)를 오프(OFF)시킨 상태를 소정 시간 동안 유지(즉, holding) 할 수 있다. 발광 시간(즉, emission ratio) 조절을 위해서, EM 신호(발광 제어 신호)를 하이(high)로 인가할 때까지 시간 간격을 둘 수 있다. Referring to FIGS. 8A and 8B , in the holding step S16 , a state in which the first to fifth switching transistors T1 to T5 are turned off may be maintained (ie, holding) for a predetermined time. In order to adjust the emission time (ie, emission ratio), a time interval may be provided until the EM signal (emission control signal) is applied as high.

도 9a는 도 2의 발광 단계(S17)에서 화소 회로의 동작 상태를 보여주는 회로도이다. 도 9b는 상기 발광 단계(S17)에서 화소 회로에 인가되는 신호들의 형태를 강조하여 보여주는 파형도이다. FIG. 9A is a circuit diagram showing an operating state of a pixel circuit in the light emitting step ( S17 ) of FIG. 2 . 9B is a waveform diagram emphasizing the shapes of signals applied to the pixel circuit in the light emitting step (S17).

도 8a 및 도 8b를 참조하면, 발광 단계(S17)에서 유기발광소자(OLED)를 발광시킬 수 있다. 이전 단계들을 거쳐 저장된 구동 트랜지스터(DRT)의 게이트-소스 간 전압을 사용해서 유기발광소자(OLED)의 발광을 진행할 수 있다. 이때, 유기발광소자(OLED)를 통해 흐르는 전류, 즉, IOLED는 아래의 수학식 1과 같이 정의될 수 있다. Referring to FIGS. 8A and 8B , the organic light emitting diode (OLED) may emit light in the light emitting step ( S17 ). The OLED may emit light using the gate-source voltage of the driving transistor DRT stored through the previous steps. At this time, the current flowing through the organic light emitting diode (OLED), that is, I OLED may be defined as in Equation 1 below.

Figure 112021128970228-pat00001
Figure 112021128970228-pat00001

상기한 수학식 1에서 μn_DRT는 구동 트랜지스터(DRT)의 이동도를 나타내고, VDATA는 데이터 전압을 나타내고, t는 이동도 보상 시간을 나타내고, ΔV(μn_DRT, t, VDATA)는 보상 전압을 나타내고, Cox는 구동 트랜지스터의 게이트 절연막의 커패시턴스를 나타내고, W는 상기 구동 트랜지스터의 채널 폭을 나타내고, L은 상기 구동 트랜지스터의 채널 길이를 나타낸다. In Equation 1 above, μ n_DRT represents the mobility of the driving transistor DRT, V DATA represents a data voltage, t represents a mobility compensation time, and ΔV (μ n_DRT , t, V DATA ) represents a compensation voltage where C ox represents the capacitance of the gate insulating film of the driving transistor, W represents the channel width of the driving transistor, and L represents the channel length of the driving transistor.

구동 트랜지스터(DRT)의 이동도(μn_DRT)가 클수록 보정(감소)되는 전압이 증가하므로, 최종 구동 전압이 감소할 수 있다. 따라서, 이동도 차이에 의한 전류 오차를 보정할 수 있다. As the mobility μ n_DRT of the driving transistor DRT increases, the voltage to be corrected (reduced) increases, and thus the final driving voltage may decrease. Accordingly, a current error due to a difference in mobility may be corrected.

도 10은 본 발명의 다른 실시예에 따른 화소 회로를 보여주는 회로도이다. 10 is a circuit diagram showing a pixel circuit according to another exemplary embodiment of the present invention.

도 10을 참조하면, 본 실시예에 따른 화소 회로는 유기발광소자(OLED) 및 유기발광소자(OLED)의 구동을 제어하기 위한 구동 트랜지스터(DRT)를 포함할 수 있다. 유기발광소자(OLED)는 애노드와 캐소드 및 이들 사이에 배치된 유기 발광층을 포함할 수 있다. 유기발광소자(OLED)는 하나의 발광셀(발광유닛)이라 할 수 있다. 일반적으로 사용되는 모든 유기발광 다이오드 구조가 유기발광소자(OLED)에 적용될 수 있다. Referring to FIG. 10 , the pixel circuit according to the present exemplary embodiment may include an organic light emitting diode (OLED) and a driving transistor (DRT) for controlling driving of the organic light emitting diode (OLED). The organic light emitting diode (OLED) may include an anode, a cathode, and an organic light emitting layer disposed therebetween. The organic light emitting diode (OLED) may be referred to as one light emitting cell (light emitting unit). All organic light emitting diode structures that are generally used can be applied to organic light emitting diodes (OLEDs).

구동 트랜지스터(DRT)는 게이트 단자(이하, 구동 게이트 단자)(DG1)와 제 1 단자(이하, 제 1 구동 단자)(DE1) 및 제 2 단자(이하, 제 2 구동 단자)(DE2)를 포함할 수 있다. 제 1 구동 단자(DE1)에 제 1 전원 전압(ELVDD)이 인가될 수 있고, 제 2 구동 단자(DE2)는 유기발광소자(OLED)에 전기적으로 연결될 수 있다. 제 2 구동 단자(DE2)는 유기발광소자(OLED)의 애노드 측에 전기적으로 연결될 수 있다. 제 1 구동 단자(DE1)는 소스 단자(전극)일 수 있고, 제 2 구동 단자(DE2)는 드레인 단자(전극)일 수 있다. The driving transistor DRT includes a gate terminal (hereinafter, a driving gate terminal) DG1, a first terminal (hereinafter, a first driving terminal) DE1, and a second terminal (hereinafter, a second driving terminal) DE2. can do. The first power supply voltage ELVDD may be applied to the first driving terminal DE1, and the second driving terminal DE2 may be electrically connected to the organic light emitting diode OLED. The second driving terminal DE2 may be electrically connected to the anode side of the organic light emitting diode OLED. The first driving terminal DE1 may be a source terminal (electrode), and the second driving terminal DE2 may be a drain terminal (electrode).

상기 화소 회로는 제 1 내지 제 6 스위칭 트랜지스터(T1∼T6)를 포함할 수 있다. 제 1 스위칭 트랜지스터(T1)는 구동 트랜지스터(DRT)에 연결될 수 있다. 제 1 스위칭 트랜지스터(T1)는 제 1 스캔 신호(SCAN1)가 인가되는 제 1 게이트 단자(G1)와 기준 전압(VREF)이 인가되는 제 1-1 단자(E11) 및 구동 게이트 단자(DG1)에 전기적으로 연결된 제 1-2 단자(E12)를 포함할 수 있다. 제 1-1 단자(E11)는 소스 단자일 수 있고, 제 1-2 단자(E12)는 드레인 단자일 수 있다. The pixel circuit may include first to sixth switching transistors T1 to T6. The first switching transistor T1 may be connected to the driving transistor DRT. The first switching transistor T1 is connected to the first gate terminal G1 to which the first scan signal SCAN1 is applied, the 1-1 terminal E11 to which the reference voltage VREF is applied, and the driving gate terminal DG1. It may include electrically connected first and second terminals E12. The 1-1 terminal E11 may be a source terminal, and the 1-2 terminal E12 may be a drain terminal.

제 2 스위칭 트랜지스터(T2)는 제 2 스캔 신호(SCAN2)가 인가되는 제 2 게이트 단자(G2)와 데이터 전압(VDATA)이 인가되는 제 2-1 단자(E21) 및 제 1-2 단자(E12)에 전기적으로 연결된 제 2-2 단자(E22)를 포함할 수 있다. 제 2-1 단자(E21)는 소스 단자일 수 있고, 제 2-2 단자(E22)는 드레인 단자일 수 있다. The second switching transistor T2 includes a second gate terminal G2 to which the second scan signal SCAN2 is applied, a 2-1 terminal E21 to which the data voltage VDATA is applied, and a 1-2 terminal E12 to which the data voltage VDATA is applied. ) may include a 2-2 terminal E22 electrically connected to the terminal. The 2-1 terminal E21 may be a source terminal, and the 2-2 terminal E22 may be a drain terminal.

제 3 스위칭 트랜지스터(T3)는 제 3 스캔 신호(SCAN3)가 인가되는 제 3 게이트 단자(G3)와 제 1-2 단자(E12) 및 제 2-2 단자(E22)에 전기적으로 연결된 제 3-1 단자(E31) 및 제 2 구동 단자(DE2)에 전기적으로 연결된 제 3-2 단자(E32)를 포함할 수 있다. 제 3-1 단자(E31)는 소스 단자이고, 제 3-2 단자(E32)는 드레인 단자이거나, 그 반대일 수도 있다. The third switching transistor T3 is a third gate terminal G3 to which the third scan signal SCAN3 is applied and electrically connected to the 1-2 terminals E12 and 2-2 terminals E22. A 3-2 terminal E32 electrically connected to the first terminal E31 and the second driving terminal DE2 may be included. The 3-1 terminal E31 may be a source terminal, and the 3-2 terminal E32 may be a drain terminal or vice versa.

제 4 스위칭 트랜지스터(T4)는 제 4 스캔 신호(SCAN4)가 인가되는 제 4 게이트 단자(G4)와 제 2 구동 단자(DE2) 및 제 3-2 단자(E32)에 전기적으로 연결된 제 4-1 단자(E41) 및 제 4-1 단자(E41)와 이격하여 배치된 제 4-2 단자(E42)를 포함할 수 있다. 제 4-2 단자(E42)는 접지될 수 있다. 제 4-1 단자(E41)는 소스 단자일 수 있고, 제 4-2 단자(E42)는 드레인 단자일 수 있다. The fourth switching transistor T4 is a 4-1 electrically connected to the fourth gate terminal G4 to which the fourth scan signal SCAN4 is applied, the second driving terminal DE2, and the 3-2 terminal E32. A terminal E41 and a 4-2 terminal E42 spaced apart from the 4-1 terminal E41 may be included. The 4-2 terminal E42 may be grounded. The 4-1 terminal E41 may be a source terminal, and the 4-2 terminal E42 may be a drain terminal.

제 5 스위칭 트랜지스터(T5)는 구동 트랜지스터(DRT)와 유기발광소자(OLED) 사이에 연결될 수 있다. 제 5 스위칭 트랜지스터(T5)는 발광 제어 신호(EM)가 인가되는 제 5 게이트 단자(G5)와 구동 트랜지스터(DRT)에 연결된 제 5-1 단자(E51) 및 유기발광소자(OLED)에 연결된 제 5-2 단자(E52)를 포함할 수 있다. 제 5-1 단자(E51)는 제 2 구동 단자(DE2)에 연결될 수 있고, 제 5-2 단자(E52)는 유기발광소자(OLED)의 애노드에 연결될 수 있다. 제 5-1 단자(E51)는 소스 단자일 수 있고, 제 5-2 단자(E52)는 드레인 단자일 수 있다. The fifth switching transistor T5 may be connected between the driving transistor DRT and the organic light emitting diode OLED. The fifth switching transistor T5 is connected to the fifth gate terminal G5 to which the emission control signal EM is applied, the 5-1 terminal E51 connected to the driving transistor DRT, and the organic light emitting diode OLED. 5-2 terminal (E52) may be included. The 5-1 terminal E51 may be connected to the second driving terminal DE2, and the 5-2 terminal E52 may be connected to the anode of the organic light emitting diode OLED. The 5-1 terminal E51 may be a source terminal, and the 5-2 terminal E52 may be a drain terminal.

제 6 스위칭 트랜지스터(T6)는 제 1 전원 전압(ELVDD)을 발생시키는 전원부와 구동 트랜지스터(DRT) 사이에 연결될 수 있다. 제 6 스위칭 트랜지스터(T6)는 제 4 스캔 신호(SCAN4) 내지 제 4 스캔 신호(SCAN4)의 인버스(inverse) 신호(즉,

Figure 112021128970228-pat00002
)가 인가되는 제 6 게이트 단자(G6)와 상기 전원부에 연결된 제 6-1 단자(E61) 및 제 1 구동 단자(DE1)에 연결된 제 6-2 단자(E62)를 포함할 수 있다. 여기서, 상기 인버스 신호(
Figure 112021128970228-pat00003
)는 제 4 스캔 신호(SCAN4)에 반대되는 신호일 수 있다. 만약 제 4 스캔 신호(SCAN4)가 하이(high) 신호인 경우, 상기 인버스 신호(
Figure 112021128970228-pat00004
)는 로우(low) 신호일 수 있고, 제 4 스캔 신호(SCAN4)가 로우(low) 신호인 경우, 상기 인버스 신호(
Figure 112021128970228-pat00005
)는 하이(high) 신호일 수 있다. 여기서, 만일 상기 하이(high) 신호가 해당 트랜지스터를 온(ON)시키는 신호인 경우, 상기 로우(low) 신호는 해당 트랜지스터를 온(ON)시키지 않는 신호일 수 있다. 제 6-1 단자(E61)는 소스 단자일 수 있고, 제 6-2 단자(E62)는 드레인 단자일 수 있다. The sixth switching transistor T6 may be connected between the power supply unit generating the first power voltage ELVDD and the driving transistor DRT. The sixth switching transistor T6 is a fourth scan signal SCAN4 to an inverse signal of the fourth scan signal SCAN4 (ie,
Figure 112021128970228-pat00002
) may be applied to the sixth gate terminal G6, a 6-1 terminal E61 connected to the power supply, and a 6-2 terminal E62 connected to the first driving terminal DE1. Here, the inverse signal (
Figure 112021128970228-pat00003
) may be a signal opposite to the fourth scan signal SCAN4. If the fourth scan signal SCAN4 is a high signal, the inverse signal (
Figure 112021128970228-pat00004
) may be a low signal, and when the fourth scan signal SCAN4 is a low signal, the inverse signal (
Figure 112021128970228-pat00005
) may be a high signal. Here, if the high signal is a signal that turns on a corresponding transistor, the low signal may be a signal that does not turn on a corresponding transistor. The 6-1 terminal E61 may be a source terminal, and the 6-2 terminal E62 may be a drain terminal.

본 실시예에서 제 4 스캔 신호(SCAN4)가 하이(high) 신호일 때, 제 4 스위칭 트랜지스터(T4)는 온(ON) 상태가 될 수 있고, 제 6 스위칭 트랜지스터(T6)는 오프(OFF) 상태가 될 수 있다. 한편, 제 4 스캔 신호(SCAN4)가 로우(low) 신호일 때, 제 4 스위칭 트랜지스터(T4)는 오프(OFF) 상태가 될 수 있고, 제 6 스위칭 트랜지스터(T6)는 온(ON) 상태가 될 수 있다. 제 4 스위칭 트랜지스터(T4)와 제 6 스위칭 트랜지스터(T6)는 서로 반대로 턴-온 또는 턴-오프될 수 있다. 다시 말해, 제 4 스위칭 트랜지스터(T4)의 온/오프 상태는 제 6 스위칭 트랜지스터(T6)의 온/오프 상태와 반대일 수 있다. In this embodiment, when the fourth scan signal SCAN4 is a high signal, the fourth switching transistor T4 may be turned on and the sixth switching transistor T6 may be turned off. can be Meanwhile, when the fourth scan signal SCAN4 is a low signal, the fourth switching transistor T4 may be in an off state and the sixth switching transistor T6 may be in an on state. can The fourth switching transistor T4 and the sixth switching transistor T6 may be turned on or turned off opposite to each other. In other words, the on/off state of the fourth switching transistor T4 may be opposite to that of the sixth switching transistor T6.

만약 제 6 게이트 단자(G6)에 제 4 스캔 신호(SCAN4)가 인가되는 경우, 제 1 조건을 갖는 제 4 스캔 신호(SCAN4)에 의해 제 4 스위칭 트랜지스터(T4)가 온(ON) 상태가 되면, 상기 제 1 조건을 갖는 제 4 스캔 신호(SCAN4)에 의해 제 6 스위칭 트랜지스터(T6)는 오프(OFF) 상태가 될 수 있다. 또한, 제 2 조건을 갖는 제 4 스캔 신호(SCAN4)에 의해 제 4 스위칭 트랜지스터(T4)가 오프(OFF) 상태가 되면, 상기 제 2 조건을 갖는 제 4 스캔 신호(SCAN4)에 의해 제 6 스위칭 트랜지스터(T6)는 온(ON) 상태가 될 수 있다. If the fourth scan signal SCAN4 is applied to the sixth gate terminal G6, the fourth switching transistor T4 is turned on by the fourth scan signal SCAN4 having the first condition. , the sixth switching transistor T6 may be turned off by the fourth scan signal SCAN4 having the first condition. In addition, when the fourth switching transistor T4 is turned off by the fourth scan signal SCAN4 having the second condition, the sixth switching transistor T4 is turned off by the fourth scan signal SCAN4 having the second condition. Transistor T6 may be turned on.

본 실시예에 따른 화소 회로는 제 1 및 제 2 커패시터(C1, C2)를 더 포함할 수 있다. 제 1 커패시터(C1)는 제 1 스위칭 트랜지스터(T1)와 제 3 스위칭 트랜지스터(T3) 사이에 연결될 수 있다. 제 1 커패시터(C1)는 제 1-2 단자(E12)에 연결된 제 1-1 전극(e11) 및 제 3-1 단자(E31)에 연결된 제 1-2 전극(e12)을 포함할 수 있다. 제 1-1 전극(e11)과 제 1-2 전극(e12) 사이에는 소정의 제 1 유전체층이 배치될 수 있다. The pixel circuit according to the present embodiment may further include first and second capacitors C1 and C2. The first capacitor C1 may be connected between the first switching transistor T1 and the third switching transistor T3. The first capacitor C1 may include a 1-1 electrode e11 connected to the 1-2 terminal E12 and a 1-2 electrode e12 connected to the 3-1 terminal E31. A predetermined first dielectric layer may be disposed between the 1-1 electrode e11 and the 1-2 electrode e12.

제 2 커패시터(C2)는 제 2 스위칭 트랜지스터(T2)와 제 4 스위칭 트랜지스터(T4) 사이에 연결될 수 있다. 제 2 커패시터(C2)는 제 2-2 단자(E22) 및 제 3-1 단자(E31)에 연결된 제 2-1 전극(e21) 및 제 3-2 단자(E32) 및 제 4-1 단자(E41)에 연결된 제 2-2 전극(e22)을 포함할 수 있다. 제 2-1 전극(e21)과 제 2-2 전극(e22) 사이에는 소정의 제 2 유전체층이 배치될 수 있다. The second capacitor C2 may be connected between the second switching transistor T2 and the fourth switching transistor T4. The second capacitor C2 includes the 2-1 electrode e21 connected to the 2-2 terminal E22 and the 3-1 terminal E31, the 3-2 terminal E32 and the 4-1 terminal ( A 2-2 electrode e22 connected to E41) may be included. A predetermined second dielectric layer may be disposed between the 2-1 electrode e21 and the 2-2 electrode e22.

상기 화소 회로는 제 1 내지 제 5 노드(node)(N1∼N5)를 포함할 수 있다. 제 1 내지 제 5 노드(node)(N1∼N5)의 배치 및 다른 구성요소들(DRT, T1∼T5, C1, C2)과의 연결 관계는 도 1에서 설명한 바와 동일할 수 있다. 그 밖에도 상기 화소 회로의 구성요소들(DRT, T1∼T6, C1, C2)과 노드들(N1∼N5)의 배치 및 이들 사이의 연결 관계는 도 10에 도시된 바와 같을 수 있다. The pixel circuit may include first to fifth nodes N1 to N5. The arrangement of the first to fifth nodes N1 to N5 and the connection relationship with the other components DRT, T1 to T5, C1, and C2 may be the same as those described in FIG. 1 . In addition, the arrangement of the elements DRT, T1 to T6, C1, and C2 of the pixel circuit and the nodes N1 to N5 and the connection relationship between them may be as shown in FIG. 10 .

한편, 유기발광소자(OLED)의 단부(즉, 캐소드)에는 제 2 전원 전압(ELVSS)이 인가될 수 있다. 제 1 전원 전압(ELVDD)은 고전위 전압(고전위 구동전압 또는 고전위 픽셀전압)일 수 있고, 제 2 전원 전압(ELVSS)은 저전위 전압(저전위 구동전압 또는 저전위 픽셀전압)일 수 있다. 예컨대, 제 2 전원 전압(ELVSS)은 접지 전압일 수 있다. Meanwhile, the second power supply voltage ELVSS may be applied to an end (ie, cathode) of the organic light emitting diode OLED. The first power supply voltage ELVDD may be a high potential voltage (high potential driving voltage or high potential pixel voltage), and the second power supply voltage ELVSS may be a low potential voltage (low potential driving voltage or low potential pixel voltage). there is. For example, the second power supply voltage ELVSS may be a ground voltage.

도 10에 도시된 실시예에 따른 화소 회로는 '순차 발광형 표시 장치'를 구성하기 위한 회로일 수 있다. 즉, 도 10의 화소 회로는 복수의 화소 영역이 순차로 발광되는 순차 발광형 표시 장치를 구성하기 위한 회로일 수 있다. 또한, 제 1 내지 제 6 스위칭 트랜지스터(T1∼T6) 및 구동 트랜지스터(DRT) 중 적어도 하나는, 예컨대, 산화물 박막 트랜지스터일 수 있다. 제 1 내지 제 6 스위칭 트랜지스터(T1∼T6) 및 구동 트랜지스터(DRT)가 모두 산화물 박막 트랜지스터일 수 있다. 이 경우, 상기 화소 회로는 산화물 박막 트랜지스터를 기반한 회로 구성을 갖는다고 할 수 있다. 그러나, 경우에 따라, 제 1 내지 제 6 스위칭 트랜지스터(T1∼T6) 및 구동 트랜지스터(DRT) 중 적어도 하나는 산화물 박막 트랜지스터가 아닌 다른 종류의 트랜지스터일 수도 있다. 본 실시예에 따른 화소 회로는 구동 트랜지스터(DRT)의 문턱 전압 보상 및 이동도 보상을 수행할 수 있도록 구성될 수 있다. The pixel circuit according to the embodiment shown in FIG. 10 may be a circuit for constructing a 'sequential emission type display device'. That is, the pixel circuit of FIG. 10 may be a circuit for configuring a sequential emission type display device in which a plurality of pixel areas sequentially emit light. Also, at least one of the first to sixth switching transistors T1 to T6 and the driving transistor DRT may be, for example, an oxide thin film transistor. All of the first to sixth switching transistors T1 to T6 and the driving transistor DRT may be oxide thin film transistors. In this case, it can be said that the pixel circuit has a circuit configuration based on an oxide thin film transistor. However, in some cases, at least one of the first to sixth switching transistors T1 to T6 and the driving transistor DRT may be a transistor other than an oxide thin film transistor. The pixel circuit according to the present exemplary embodiment may be configured to perform threshold voltage compensation and mobility compensation of the driving transistor DRT.

도 11은 본 발명의 다른 실시예에 따른 화소 회로의 동작 방법(구동 방법)을 설명하기 위한 도면(구동 파형도)이다. 본 실시예는 도 10에서 설명한 화소 회로의 동작 방법이다. 11 is a diagram (driving waveform diagram) for explaining an operating method (driving method) of a pixel circuit according to another embodiment of the present invention. This embodiment is an operation method of the pixel circuit described in FIG. 10 .

도 11을 참조하면, 본 실시예에 따른 화소 회로의 동작 방법은 초기화 단계(S21), 문턱 전압 보상 단계(S22), 데이터 입력 단계(S23), 안정화 단계(S24), 이동도 보상 단계(S25), 홀딩 단계(S26) 및 발광 단계(S27)를 포함할 수 있다. 문턱 전압 보상 단계(S22), 데이터 입력 단계(S23), 이동도 보상 단계(S25) 및 발광 단계(S27)는 실질적으로(혹은, 대체적으로) 필수적인 단계들일 수 있다. 초기화 단계(S21), 안정화 단계(S24) 및 홀딩 단계(S26)는, 경우에 따라, 생략 가능하거나 변형 가능한 단계들일 수 있다. Referring to FIG. 11 , the operation method of the pixel circuit according to the present embodiment includes an initialization step (S21), a threshold voltage compensation step (S22), a data input step (S23), a stabilization step (S24), and a mobility compensation step (S25). ), a holding step (S26) and a light emitting step (S27). The threshold voltage compensation step ( S22 ), the data input step ( S23 ), the mobility compensation step ( S25 ), and the light emission step ( S27 ) may be substantially (or alternatively) essential steps. The initialization step (S21), the stabilization step (S24), and the holding step (S26) may be omitted or modifiable steps, depending on circumstances.

이하에서는, 도 12a 내지 도 18b를 참조하여, 상기한 초기화 단계(S21), 문턱 전압 보상 단계(S22), 데이터 입력 단계(S23), 안정화 단계(S24), 이동도 보상 단계(S25), 홀딩 단계(S26) 및 발광 단계(S27) 각각에 대해서 구체적으로 설명한다. Hereinafter, with reference to FIGS. 12A to 18B , the aforementioned initialization step (S21), threshold voltage compensation step (S22), data input step (S23), stabilization step (S24), mobility compensation step (S25), holding Each of the step S26 and light emission step S27 will be described in detail.

도 12a는 도 11의 초기화 단계(S21)에서 화소 회로의 동작 상태를 보여주는 회로도이다. 도 12b는 상기 초기화 단계(S21)에서 화소 회로에 인가되는 신호들의 형태를 강조하여 보여주는 파형도이다. FIG. 12A is a circuit diagram showing an operating state of a pixel circuit in an initialization step ( S21 ) of FIG. 11 . 12B is a waveform diagram emphasizing the shapes of signals applied to the pixel circuit in the initialization step (S21).

도 12a 및 도 12b를 참조하면, 초기화 단계(S21)에서 제 1, 제 3 및 제 4 스위칭 트랜지스터(T1, T3, T4)를 온(ON)시키고, 제 2 및 제 6 스위칭 트랜지스터(T2, T6)를 오프(OFF)시킴으로써, 제 1 및 제 2 커패시터(C1, C2)를 초기화(reset)할 수 있다. SCAN1, SCAN3, SCAN4 신호가 하이(high)로, SCAN2 신호는 로우(low)로 인가될 수 있고, 그 결과, 제 1, 제 3 및 제 4 스위칭 트랜지스터(T1, T3, T4)는 온(ON) 상태가 되고, 제 2 및 제 6 스위칭 트랜지스터(T2, T6)는 오프(OFF) 상태가 될 수 있다. 제 1 커패시터(C1)의 상단 전압은 VREF (즉, VREF : 기준 전압)가 될 수 있고, 제 1 커패시터(C1)의 하단 전압(즉, C2의 좌측단 전압)과 제 2 커패시터(C2)의 우측단 전압은 모두 O V [즉, GND(접지)]로 초기화될 수 있다. 따라서, 제 1 커패시터(C1)에 저장된 전압은 VREF 일 수 있고, 제 2 커패시터(C2)에 저장된 전압은 0 V 일 수 있다. 이때, 제 5 스위칭 트랜지스터(T5)는 오프(OFF) 상태일 수 있다. 12A and 12B, in the initialization step (S21), the first, third and fourth switching transistors T1, T3 and T4 are turned on, and the second and sixth switching transistors T2 and T6 are turned on. ) can be turned off to reset the first and second capacitors C1 and C2. Signals SCAN1, SCAN3, and SCAN4 may be applied as high and the signal SCAN2 may be applied as low, and as a result, the first, third, and fourth switching transistors T1, T3, and T4 are turned on (ON). ) state, and the second and sixth switching transistors T2 and T6 may be turned off. The upper voltage of the first capacitor C1 may be V REF (ie, VREF: reference voltage), and the lower voltage of the first capacitor C1 (ie, the voltage at the left end of C2) and the second capacitor C2 All of the voltages at the right end of may be initialized to OV [ie, GND (ground)]. Accordingly, the voltage stored in the first capacitor C1 may be V REF , and the voltage stored in the second capacitor C2 may be 0 V. At this time, the fifth switching transistor T5 may be in an off state.

도 13a는 도 11의 문턱 전압 보상 단계(S22)에서 화소 회로의 동작 상태를 보여주는 회로도이다. 도 13b는 상기 문턱 전압 보상 단계(S22)에서 화소 회로에 인가되는 신호들의 형태를 강조하여 보여주는 파형도이다. FIG. 13A is a circuit diagram showing an operating state of a pixel circuit in the threshold voltage compensating step ( S22 ) of FIG. 11 . 13B is a waveform diagram emphasizing the shapes of signals applied to the pixel circuit in the threshold voltage compensating step (S22).

도 13a 및 도 13b를 참조하면, 문턱 전압 보상 단계(S22)에서 제 1, 제 3 및 제 6 스위칭 트랜지스터(T1, T3, T6)를 온(ON)시키고, 제 2 및 제 4 스위칭 트랜지스터(T2, T4)를 오프(OFF)시킴으로써, 제 1 커패시터(C1)에 구동 트랜지스터(DRT)의 문턱 전압에 해당하는 전압(VTH_DRT)을 저장시킬 수 있다. SCAN1 및 SCAN3 신호는 하이(high)로, SCAN2 및 SCAN4 신호는 로우(low)로 인가될 수 있고, 그 결과, 제 1, 제 3 및 제 6 스위칭 트랜지스터(T1, T3, T6)는 온(ON) 상태가 되고, 제 2 및 제 4 스위칭 트랜지스터(T2, T4)는 오프(OFF) 상태가 될 수 있다. 제 1 커패시터(C1)의 상단 전압은 VREF로 유지될 수 있고, 제 1 커패시터(C1)의 하단 전압은 VREF - VTH_DRT 까지 충전될 수 있다. 여기서, VTH_DRT 는 구동 트랜지스터(DRT)의 문턱 전압일 수 있다. 따라서, 제 1 커패시터(C1)에 구동 트랜지스터(DRT)의 문턱 전압에 해당하는 전압(VTH_DRT)이 저장될 수 있다. 13A and 13B, in the threshold voltage compensating step (S22), the first, third, and sixth switching transistors T1, T3, and T6 are turned on, and the second and fourth switching transistors T2 , T4 may be turned off so that the voltage V TH_DRT corresponding to the threshold voltage of the driving transistor DRT may be stored in the first capacitor C1. Signals SCAN1 and SCAN3 may be applied high, and signals SCAN2 and SCAN4 may be applied low, and as a result, the first, third, and sixth switching transistors T1, T3, and T6 are turned on (ON). ) state, and the second and fourth switching transistors T2 and T4 may be turned off. The upper voltage of the first capacitor C1 may be maintained at VREF, and the lower voltage of the first capacitor C1 may be charged up to V REF - V TH_DRT . Here, V TH_DRT may be a threshold voltage of the driving transistor DRT. Accordingly, the voltage V TH_DRT corresponding to the threshold voltage of the driving transistor DRT may be stored in the first capacitor C1.

도 14a는 도 11의 데이터 입력 단계(S23)에서 화소 회로의 동작 상태를 보여주는 회로도이다. 도 14b는 상기 데이터 입력 단계(S23)에서 화소 회로에 인가되는 신호들의 형태를 강조하여 보여주는 파형도이다. FIG. 14A is a circuit diagram showing an operating state of a pixel circuit in the data input step ( S23 ) of FIG. 11 . 14B is a waveform diagram emphasizing the shapes of signals applied to the pixel circuit in the data input step (S23).

도 14a 및 도 14b를 참조하면, 데이터 입력 단계(S23)에서 제 1, 제 3 및 제 6 스위칭 트랜지스터(T1, T3, T6)를 오프(OFF)시키고, 제 2 및 제 4 스위칭 트랜지스터(T2, T4)를 온(ON)시키며, 제 2 스위칭 트랜지스터(T2)로 상기 데이터 전압(VDATA)을 인가함으로써, 제 2 커패시터(C2)에 데이터 전압(VDATA)에 해당하는 전압(즉, VDATA로 표기한 전압)을 저장시킬 수 있다. SCAN2 및 SCAN4 신호는 하이(high)로, SCAN1 및 SCAN3 신호는 로우(low)로 인가될 수 있고, 그 결과, 제 2 및 제 4 스위칭 트랜지스터(T2, T4)는 온(ON) 상태가 되고, 제 1, 제 3 및 제 6 스위칭 트랜지스터(T1, T3, T6)는 오프(OFF) 상태가 될 수 있다. 제 2 커패시터(C2)의 좌측으로는 VDATA가 인가되며, 제 2 커패시터(C2)의 우측으로는 0 V (즉, GND)가 인가될 수 있다. 14A and 14B, in the data input step (S23), the first, third and sixth switching transistors T1, T3 and T6 are turned off, and the second and fourth switching transistors T2 and T6 are turned off. By turning on T4 and applying the data voltage VDATA to the second switching transistor T2, the voltage corresponding to the data voltage VDATA to the second capacitor C2 (ie, marked as V DATA voltage) can be stored. Signals SCAN2 and SCAN4 may be applied as high and signals SCAN1 and SCAN3 may be applied as low, and as a result, the second and fourth switching transistors T2 and T4 are turned on, The first, third, and sixth switching transistors T1, T3, and T6 may be turned off. V DATA may be applied to the left side of the second capacitor C2, and 0 V (ie, GND) may be applied to the right side of the second capacitor C2.

본 실시예의 화소 회로를 포함하는 표시 장치는 순차 발광형 표시 장치일 수 있다. 상기 순차 발광형 표시 장치는 복수의 데이터 라인(버티컬 라인)을 포함할 수 있는데, 데이터 입력 단계(S23)에서 상기 복수의 데이터 라인 중 하나의 데이터 라인에 대해서만 데이터 입력을 수행할 수 있다. A display device including the pixel circuit of this embodiment may be a sequential emission type display device. The sequential emission type display device may include a plurality of data lines (vertical lines), and data input may be performed on only one data line among the plurality of data lines in the data input step S23.

도 15a는 도 11의 안정화 단계(S24)에서 화소 회로의 동작 상태를 보여주는 회로도이다. 도 15b는 상기 안정화 단계(S24)에서 화소 회로에 인가되는 신호들의 형태를 강조하여 보여주는 파형도이다. FIG. 15A is a circuit diagram showing an operating state of a pixel circuit in the stabilization step ( S24 ) of FIG. 11 . 15B is a waveform diagram emphasizing the shapes of signals applied to the pixel circuit in the stabilization step (S24).

도 15a 및 도 15b를 참조하면, 안정화 단계(S24)에서 제 1 내지 제 4 스위칭 트랜지스터(T1∼T4)를 오프(OFF)시킴으로써, 제 1 및 제 2 커패시터(C1, C2) 각각에 저장된 전압을 안정화시킬 수 있다. 본 단계(S24)에서 SCAN1, SCAN2, SCAN3, SCAN4 신호가 모두 로우(low)로 인가될 수 있다. 15A and 15B, by turning off the first to fourth switching transistors T1 to T4 in the stabilization step S24, the voltages stored in the first and second capacitors C1 and C2, respectively, are reduced. can be stabilized. In this step (S24), the SCAN1, SCAN2, SCAN3, and SCAN4 signals may all be applied as low.

도 16a는 도 11의 이동도 보상 단계(S25)에서 화소 회로의 동작 상태를 보여주는 회로도이다. 도 16b는 상기 이동도 보상 단계(S25)에서 화소 회로에 인가되는 신호들의 형태를 강조하여 보여주는 파형도이다. FIG. 16A is a circuit diagram showing an operating state of a pixel circuit in the mobility compensation step ( S25 ) of FIG. 11 . 16B is a waveform diagram emphasizing the shapes of signals applied to the pixel circuit in the mobility compensation step (S25).

도 16a 및 도 16b를 참조하면, 이동도 보상 단계(S25)에서 제 2 내지 제 4 스위칭 트랜지스터(T2∼T4)가 오프(OFF)되고 제 6 스위칭 트랜지스터(T6)가 온(ON)된 상태에서 제 1 스위칭 트랜지스터(T1)를 온(ON)시킴으로써, 제 1 및 제 2 커패시터(C1, C2)에 저장된 전압의 합을 구동 트랜지스터(DRT)의 이동도(μn_DRT)에 비례하는 보상 전압[즉, ΔV(μn_DRT, t, VDATA)]으로 보상(보정)할 수 있다. SCAN1, SCAN2, SCAN3, SCAN4 신호가 모두 로우(low)로 인가되다가, SCAN1 신호만 하이(high)로 인가될 수 있다. SCAN1 신호가 하이(high)로 인가되면, 구동 트랜지스터(DRT)의 게이트-소스 간 전압인 VDATA + VTH_DRT 및 이동도에 비례하는 전류가 흐르며, 제 1 및 제 2 커패시터(C1, C2)에 저장된 전압의 합이 ΔV(μn_DRT, t, VDATA) 만큼 감소할 수 있다. 본 단계에서의 ΔV(μn_DRT, t, VDATA)는 이동도 뿐 아니라 VDATA의 영향도 받는 값이기 때문에, 이동도가 전압에 따라 달라지는 특성을 이동도 보상 과정에 반영할 수 있다. 구동 트랜지스터(DRT)의 이동도(μn_DRT)가 클수록, 이동도 보상 시간(t)이 길수록, 그리고, VDATA가 클수록 ΔV(μn_DRT, t, VDATA)는 증가할 수 있다. 16A and 16B, in a state in which the second to fourth switching transistors T2 to T4 are turned off and the sixth switching transistor T6 is turned on in the mobility compensation step (S25), By turning on the first switching transistor T1, the sum of the voltages stored in the first and second capacitors C1 and C2 is a compensation voltage proportional to the mobility μ n_DRT of the driving transistor DRT [that is, , ΔV (μ n_DRT , t, V DATA )]. Signals SCAN1, SCAN2, SCAN3, and SCAN4 may all be applied as low, and only the signal SCAN1 may be applied as high. When the SCAN1 signal is applied as high, a current proportional to V DATA + V TH_DRT , which is the voltage between the gate and source of the driving transistor DRT, and the mobility flows, and the first and second capacitors C1 and C2 The sum of the stored voltages may decrease by ΔV (μ n_DRT , t, V DATA ). Since ΔV (μ n_DRT , t, V DATA ) in this step is a value affected not only by mobility but also by V DATA , the characteristic that mobility varies according to voltage can be reflected in the mobility compensation process. ΔV (μ n_DRT , t, V DATA ) may increase as the mobility μ n_DRT of the driving transistor DRT increases, as the mobility compensation time t increases, and as V DATA increases.

도 17a는 도 11의 홀딩 단계(S26)에서 화소 회로의 동작 상태를 보여주는 회로도이다. 도 17b는 상기 홀딩 단계(S26)에서 화소 회로에 인가되는 신호들의 형태를 강조하여 보여주는 파형도이다. FIG. 17A is a circuit diagram showing an operating state of the pixel circuit in the holding step ( S26 ) of FIG. 11 . 17B is a waveform diagram emphasizing the shapes of signals applied to the pixel circuit in the holding step (S26).

도 17a 및 도 17b를 참조하면, 홀딩 단계(S26)에서 제 1 내지 제 5 스위칭 트랜지스터(T1∼T5)를 오프(OFF)시키고 제 6 스위칭 트랜지스터(T6)를 온(ON)시킨 상태를 유지(즉, holding) 할 수 있다. 발광 시간(즉, emission ratio) 조절을 위해서, EM 신호(발광 제어 신호)를 하이(high)로 인가할 때까지 시간 간격을 둘 수 있다. 17A and 17B, in the holding step (S26), the first to fifth switching transistors T1 to T5 are turned off and the sixth switching transistor T6 is kept turned on (ON) That is, you can hold). In order to adjust the emission time (ie, emission ratio), a time interval may be provided until the EM signal (emission control signal) is applied as high.

도 18a는 도 11의 발광 단계(S27)에서 화소 회로의 동작 상태를 보여주는 회로도이다. 도 18b는 상기 발광 단계(S27)에서 화소 회로에 인가되는 신호들의 형태를 강조하여 보여주는 파형도이다. FIG. 18A is a circuit diagram showing an operating state of a pixel circuit in the light emitting step ( S27 ) of FIG. 11 . 18B is a waveform diagram emphasizing the shapes of signals applied to the pixel circuit in the light emitting step (S27).

도 18a 및 도 18b를 참조하면, 발광 단계(S27)에서 유기발광소자(OLED)를 발광시킬 수 있다. 이전 단계들을 거쳐 저장된 구동 트랜지스터(DRT)의 게이트-소스 간 전압을 사용해서 유기발광소자(OLED)의 발광을 진행할 수 있다. 이때, 유기발광소자(OLED)를 통해 흐르는 전류, 즉, IOLED는 상기한 수학식 1과 동일하게 정의될 수 있다. Referring to FIGS. 18A and 18B , the organic light emitting diode (OLED) may emit light in the light emitting step ( S27 ). The OLED may emit light using the gate-source voltage of the driving transistor DRT stored through the previous steps. At this time, the current flowing through the organic light emitting diode (OLED), that is, I OLED may be defined as in Equation 1 above.

구동 트랜지스터(DRT)의 이동도(μn_DRT)가 클수록 보정(감소)되는 전압이 증가하므로, 최종 구동 전압이 감소할 수 있다. 따라서, 이동도 차이에 의한 전류 오차를 보정할 수 있다. As the mobility μ n_DRT of the driving transistor DRT increases, the voltage to be corrected (reduced) increases, and thus the final driving voltage may decrease. Accordingly, a current error due to a difference in mobility may be corrected.

본 발명의 실시예들에 따르면, 구동 트랜지스터의 문턱 전압 보상은 물론 이동도 보상을 용이하게 수행할 수 있고, 아울러, 데이터 입력 동작 또한 용이하게 수행할 수 있는 화소 회로 및 그 동작 방법을 제공할 수 있다. 실시예들에 따른 화소 회로 및 그 동작 방법을 이용하면, 구동 트랜지스터들의 전기적 특성(문턱 전압, 이동도) 편차/산포를 효과적으로 그리고 정확하게 보상할 수 있고, 휘도 불균일 등의 문제를 개선하여 균일한 화질을 구현할 수 있다. 특히, 본 발명의 실시예에 따르면, 문턱 전압 산포만 보상하는 경우 보다 훨씬 더 균일한 화질을 구현할 수 있을 것으로 기대된다. According to the embodiments of the present invention, it is possible to provide a pixel circuit that can easily perform mobility compensation as well as threshold voltage compensation of a driving transistor, and also easily perform a data input operation and an operating method thereof. there is. Using the pixel circuit and its operating method according to the embodiments, it is possible to effectively and accurately compensate for the deviation/dispersion of electrical characteristics (threshold voltage, mobility) of the driving transistors, and to improve a problem such as luminance non-uniformity to achieve a uniform picture quality. can be implemented. In particular, according to an embodiment of the present invention, it is expected that much more uniform picture quality can be implemented than when only the threshold voltage distribution is compensated.

본 발명의 실시예들에 따른 화소 회로 및 그 동작 방법(구동 방법)을 적용하면, 우수한 화질 균일성 및 고신뢰성을 갖는 유기발광 표시 장치 및 그 동작 방법(구동 방법)을 구현할 수 있다. 상기한 유기발광 표시 장치는 능동형 유기발광소자(active matrix organic light emitting device)를 기반한 표시 장치라 할 수 있다. 본 발명 실시예로부터 얻어지는 적어도 일부의 효과는 스위칭 트랜지스터들 및 구동 트랜지스터 중 적어도 하나가 산화물 박막 트랜지스터인 경우에 더 증대될 수 있지만, 경우에 따라, 상기 산화물 박막 트랜지스터가 아닌 다른 종류의 트랜지스터를 사용할 수도 있다. By applying the pixel circuit and its operating method (driving method) according to embodiments of the present invention, an organic light emitting display device having excellent image quality uniformity and high reliability and an operating method (driving method) thereof can be implemented. The organic light emitting display device described above may be referred to as a display device based on an active matrix organic light emitting device. At least some of the effects obtained from the embodiments of the present invention can be further enhanced when at least one of the switching transistors and the driving transistor is an oxide thin film transistor, but in some cases, a transistor other than the oxide thin film transistor may be used. there is.

도 19 내지 도 22는 도 1의 구성을 갖는 화소 회로의 구동 특성을 SPICE(simulation program with integrated circuit emphasis) 시뮬레이션을 이용해서 검증한 결과를 보여주는 그래프이다. 19 to 22 are graphs showing results obtained by verifying driving characteristics of the pixel circuit having the configuration of FIG. 1 using simulation program with integrated circuit emphasis (SPICE).

도 19는 문턱 전압 변화에 따른 보상 전류의 변화를 보여주고, 도 20은 이동도 변화에 따른 보상 전류의 변화를 보여주고, 도 21은 문턱 전압 변화에 따른 에러 비율(error rate)(%)의 변화를 보여주고, 도 22는 이동도 변화에 따른 에러 비율(error rate)(%)의 변화를 보여준다. 19 shows a change in compensation current according to a change in threshold voltage, FIG. 20 shows a change in compensation current according to a change in mobility, and FIG. 21 shows the error rate (%) according to a change in threshold voltage. 22 shows the change in error rate (%) according to the change in mobility.

도 23 내지 도 26은 도 10의 구성을 갖는 화소 회로의 구동 특성을 SPICE 시뮬레이션을 이용해서 검증한 결과를 보여주는 그래프이다. 23 to 26 are graphs showing results of verifying driving characteristics of the pixel circuit having the configuration of FIG. 10 using SPICE simulation.

도 23은 문턱 전압 변화에 따른 보상 전류의 변화를 보여주고, 도 24는 이동도 변화에 따른 보상 전류의 변화를 보여주고, 도 25는 문턱 전압 변화에 따른 에러 비율(error rate)(%)의 변화를 보여주고, 도 26은 이동도 변화에 따른 에러 비율(error rate)(%)의 변화를 보여준다. 23 shows a change in compensation current according to a change in threshold voltage, FIG. 24 shows a change in compensation current according to a change in mobility, and FIG. 25 shows the error rate (%) according to a change in threshold voltage. 26 shows the change in error rate (%) according to the change in mobility.

도 19 내지 도 22 및 도 23 내지 도 26을 참조하면, 도 1 또는 도 10의 구성을 갖는 화소 회로를 이용하면, 문턱 전압 보상 및 이동도 보상 등에 의해 우수한 구동 특성을 구현할 수 있음을 확인할 수 있다. Referring to FIGS. 19 to 22 and 23 to 26 , it can be confirmed that excellent driving characteristics can be implemented by threshold voltage compensation and mobility compensation, etc., when the pixel circuit having the configuration of FIG. 1 or 10 is used. .

본 명세서에서는 본 발명의 바람직한 실시예에 대하여 개시하였으며, 비록 특정 용어들이 사용되었으나, 이는 단지 본 발명의 기술 내용을 쉽게 설명하고 발명의 이해를 돕기 위한 일반적인 의미에서 사용된 것이지, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예 외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다. 해당 기술 분야에서 통상의 지식을 가진 자라면, 도 1 내지 도 26을 참조하여 설명한 실시예들에 따른 화소 회로, 화소 회로를 포함하는 유기발광 표시 장치 및 이들의 동작 방법이, 본 발명의 기술적 사상이 벗어나지 않는 범위 내에서, 다양하게 치환, 변경 및 변형될 수 있음을 알 수 있을 것이다. 때문에 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다. In this specification, preferred embodiments of the present invention have been disclosed, and although specific terms have been used, they are only used in a general sense to easily explain the technical details of the present invention and help understanding of the present invention, and do not limit the scope of the present invention. It is not meant to be limiting. It is obvious to those skilled in the art that other modifications based on the technical idea of the present invention can be implemented in addition to the embodiments disclosed herein. A pixel circuit according to the embodiments described with reference to FIGS. 1 to 26 , an organic light emitting display device including the pixel circuit, and an operating method thereof, according to the embodiments described with reference to FIGS. 1 to 26 , to those skilled in the art It will be appreciated that various substitutions, changes, and modifications may be made within the range that does not deviate from this. Therefore, the scope of the invention should not be determined by the described embodiments, but by the technical idea described in the claims.

* 도면의 주요 부분에 대한 부호설명 *
C1 : 제 1 커패시터 C2 : 제 2 커패시터
DE1 : 제 1 구동 단자 DE2 : 제 2 구동 단자
DG1 : 구동 게이트 단자 DRT : 구동 트랜지스터
e11∼e22 : 전극 E11∼E62 : 단자
EM : 발광 제어 신호 ELVDD : 제 1 전원 전압
ELVSS : 제 2 전원 전압 G1∼G6 : 게이트 단자
N1∼N5 : 노드 OLED : 유기발광소자
SCAN1 : 제 1 스캔 신호 SCAN2 : 제 2 스캔 신호
SCAN3 : 제 3 스캔 신호 SCAN4 : 제 4 스캔 신호
T1 : 제 1 스위칭 트랜지스터 T2 : 제 2 스위칭 트랜지스터
T3 : 제 3 스위칭 트랜지스터 T4 : 제 4 스위칭 트랜지스터
T5 : 제 5 스위칭 트랜지스터 T6 : 제 6 스위칭 트랜지스터
VDATA : 데이터 신호 VREF : 기준 신호
* Description of symbols for main parts of drawings *
C1: 1st capacitor C2: 2nd capacitor
DE1: 1st drive terminal DE2: 2nd drive terminal
DG1: driving gate terminal DRT: driving transistor
e11 to e22: Electrode E11 to E62: Terminal
EM: light emission control signal ELVDD: first power supply voltage
ELVSS: Second power supply voltage G1 to G6: Gate terminal
N1∼N5: node OLED: organic light emitting device
SCAN1: 1st scan signal SCAN2: 2nd scan signal
SCAN3: 3rd scan signal SCAN4: 4th scan signal
T1: 1st switching transistor T2: 2nd switching transistor
T3: 3rd switching transistor T4: 4th switching transistor
T5: 5th switching transistor T6: 6th switching transistor
VDATA: data signal VREF: reference signal

Claims (20)

발광 다이오드 기반의 발광소자;
상기 발광 소자의 구동을 제어하기 위한 것으로, 구동 게이트 단자와 제 1 전원 전압이 인가되는 제 1 구동 단자 및 상기 발광 소자에 전기적으로 연결된 제 2 구동 단자를 갖는 구동 트랜지스터;
상기 구동 트랜지스터에 연결되는 것으로, 제 1 스캔 신호가 인가되는 제 1 게이트 단자와 기준 전압이 인가되는 제 1-1 단자 및 상기 구동 게이트 단자에 전기적으로 연결된 제 1-2 단자를 갖는 제 1 스위칭 트랜지스터;
제 2 스캔 신호가 인가되는 제 2 게이트 단자와 데이터 전압이 인가되는 제 2-1 단자 및 상기 제 1-2 단자에 전기적으로 연결된 제 2-2 단자를 갖는 제 2 스위칭 트랜지스터;
제 3 스캔 신호가 인가되는 제 3 게이트 단자와 상기 제 1-2 단자 및 상기 제 2-2 단자에 전기적으로 연결된 제 3-1 단자 및 상기 제 2 구동 단자에 전기적으로 연결된 제 3-2 단자를 갖는 제 3 스위칭 트랜지스터;
상기 제 2 스캔 신호가 인가되는 제 4 게이트 단자와 상기 제 2 구동 단자 및 상기 제 3-2 단자에 전기적으로 연결된 제 4-1 단자 및 상기 제 4-1 단자와 이격하여 배치된 제 4-2 단자를 갖는 제 4 스위칭 트랜지스터;
상기 구동 트랜지스터와 상기 발광 소자 사이에 연결된 것으로, 발광 제어 신호가 인가되는 제 5 게이트 단자와 상기 구동 트랜지스터에 연결된 제 5-1 단자 및 상기 발광 소자에 연결된 제 5-2 단자를 갖는 제 5 스위칭 트랜지스터;
상기 제 1 스위칭 트랜지스터와 상기 제 3 스위칭 트랜지스터 사이에 연결된 것으로, 상기 제 1-2 단자에 연결된 제 1-1 전극 및 상기 제 3-1 단자에 연결된 제 1-2 전극을 구비한 제 1 커패시터; 및
상기 제 2 스위칭 트랜지스터와 상기 제 4 스위칭 트랜지스터 사이에 연결된 것으로, 상기 제 2-2 단자 및 상기 제 3-1 단자에 연결된 제 2-1 전극 및 상기 제 3-2 단자 및 상기 제 4-1 단자에 연결된 제 2-2 전극을 구비한 제 2 커패시터를 포함하는, 화소 회로.
a light emitting diode-based light emitting device;
a driving transistor for controlling driving of the light emitting element, having a driving gate terminal, a first driving terminal to which a first power supply voltage is applied, and a second driving terminal electrically connected to the light emitting element;
A first switching transistor connected to the driving transistor and having a first gate terminal to which a first scan signal is applied, a 1-1 terminal to which a reference voltage is applied, and a 1-2 terminal electrically connected to the driving gate terminal ;
a second switching transistor having a second gate terminal to which a second scan signal is applied, a 2-1 terminal to which a data voltage is applied, and a 2-2 terminal electrically connected to the 1-2 terminal;
A third gate terminal to which a third scan signal is applied, a 3-1 terminal electrically connected to the 1-2 terminal and the 2-2 terminal, and a 3-2 terminal electrically connected to the second driving terminal a third switching transistor having;
A fourth gate terminal to which the second scan signal is applied, a 4-1 terminal electrically connected to the second driving terminal and the 3-2 terminal, and a 4-2 disposed spaced apart from the 4-1 terminal. a fourth switching transistor having a terminal;
A fifth switching transistor connected between the driving transistor and the light emitting element and having a fifth gate terminal to which a light emitting control signal is applied, a 5-1 terminal connected to the driving transistor, and a 5-2 terminal connected to the light emitting element ;
a first capacitor connected between the first switching transistor and the third switching transistor and having a 1-1 electrode connected to the 1-2 terminal and a 1-2 electrode connected to the 3-1 terminal; and
a 2-1 electrode connected to the 2-2 terminal and the 3-1 terminal, the 3-2 terminal and the 4-1 terminal connected between the second switching transistor and the fourth switching transistor; A pixel circuit including a second capacitor having a 2-2 electrode connected to .
제 1 항에 있어서,
상기 제 1 내지 제 5 스위칭 트랜지스터 및 상기 구동 트랜지스터 중 적어도 하나는 산화물 박막 트랜지스터인 화소 회로.
According to claim 1,
At least one of the first to fifth switching transistors and the driving transistor is an oxide thin film transistor.
제 1 항에 있어서,
상기 화소 회로는 상기 구동 트랜지스터의 문턱 전압 보상 및 이동도 보상을 수행할 수 있도록 구성된 화소 회로.
According to claim 1,
The pixel circuit is configured to perform threshold voltage compensation and mobility compensation of the driving transistor.
제 1 항에 있어서,
상기 화소 회로는 동시 발광형 표시 장치를 구성하기 위한 회로인 화소 회로.
According to claim 1,
The pixel circuit is a circuit for constituting a simultaneous emission type display device.
발광 다이오드 기반의 발광 소자;
상기 발광 소자의 구동을 제어하기 위한 것으로, 구동 게이트 단자와 제 1 전원 전압이 인가되는 제 1 구동 단자 및 상기 발광 소자에 전기적으로 연결된 제 2 구동 단자를 갖는 구동 트랜지스터;
상기 구동 트랜지스터에 연결된 것으로, 제 1 스캔 신호가 인가되는 제 1 게이트 단자와 기준 전압이 인가되는 제 1-1 단자 및 상기 구동 게이트 단자에 전기적으로 연결된 제 1-2 단자를 갖는 제 1 스위칭 트랜지스터;
제 2 스캔 신호가 인가되는 제 2 게이트 단자와 데이터 전압이 인가되는 제 2-1 단자 및 상기 제 1-2 단자에 전기적으로 연결된 제 2-2 단자를 갖는 제 2 스위칭 트랜지스터;
제 3 스캔 신호가 인가되는 제 3 게이트 단자와 상기 제 1-2 단자 및 상기 제 2-2 단자에 전기적으로 연결된 제 3-1 단자 및 상기 제 2 구동 단자에 전기적으로 연결된 제 3-2 단자를 갖는 제 3 스위칭 트랜지스터;
제 4 스캔 신호가 인가되는 제 4 게이트 단자와 상기 제 2 구동 단자 및 상기 제 3-2 단자에 전기적으로 연결된 제 4-1 단자 및 상기 제 4-1 단자와 이격하여 배치된 제 4-2 단자를 갖는 제 4 스위칭 트랜지스터;
상기 구동 트랜지스터와 상기 발광 소자 사이에 연결된 것으로, 발광 제어 신호가 인가되는 제 5 게이트 단자와 상기 구동 트랜지스터에 연결된 제 5-1 단자 및 상기 발광 소자에 연결된 제 5-2 단자를 갖는 제 5 스위칭 트랜지스터;
상기 제 1 전원 전압을 발생시키는 전원부와 상기 구동 트랜지스터 사이에 연결된 것으로, 상기 제 4 스캔 신호 내지 상기 제 4 스캔 신호의 인버스(inverse) 신호가 인가되는 제 6 게이트 단자와 상기 전원부에 연결된 제 6-1 단자 및 상기 제 1 구동 단자에 연결된 제 6-2 단자를 갖는 제 6 스위칭 트랜지스터;
상기 제 1 스위칭 트랜지스터와 상기 제 3 스위칭 트랜지스터 사이에 연결된 것으로, 상기 제 1-2 단자에 연결된 제 1-1 전극 및 상기 제 3-1 단자에 연결된 제 1-2 전극을 구비한 제 1 커패시터; 및
상기 제 2 스위칭 트랜지스터와 상기 제 4 스위칭 트랜지스터 사이에 연결된 것으로, 상기 제 2-2 단자 및 상기 제 3-1 단자에 연결된 제 2-1 전극 및 상기 제 3-2 단자 및 상기 제 4-1 단자에 연결된 제 2-2 전극을 구비한 제 2 커패시터를 포함하는, 화소 회로.
a light emitting device based on a light emitting diode;
a driving transistor for controlling driving of the light emitting element, having a driving gate terminal, a first driving terminal to which a first power supply voltage is applied, and a second driving terminal electrically connected to the light emitting element;
a first switching transistor connected to the driving transistor and having a first gate terminal to which a first scan signal is applied, a 1-1 terminal to which a reference voltage is applied, and a 1-2 terminal electrically connected to the driving gate terminal;
a second switching transistor having a second gate terminal to which a second scan signal is applied, a 2-1 terminal to which a data voltage is applied, and a 2-2 terminal electrically connected to the 1-2 terminal;
A third gate terminal to which a third scan signal is applied, a 3-1 terminal electrically connected to the 1-2 terminal and the 2-2 terminal, and a 3-2 terminal electrically connected to the second driving terminal a third switching transistor having;
A 4-1 terminal electrically connected to a fourth gate terminal to which a fourth scan signal is applied, the second driving terminal, and the 3-2 terminal, and a 4-2 terminal spaced apart from the 4-1 terminal A fourth switching transistor having a;
A fifth switching transistor connected between the driving transistor and the light emitting element and having a fifth gate terminal to which a light emitting control signal is applied, a 5-1 terminal connected to the driving transistor, and a 5-2 terminal connected to the light emitting element ;
A sixth gate terminal connected between a power supply unit generating the first power supply voltage and the driving transistor, to which the fourth scan signal or an inverse signal of the fourth scan signal is applied, and a sixth-connected power supply unit a sixth switching transistor having a first terminal and a 6-2 terminal connected to the first driving terminal;
a first capacitor connected between the first switching transistor and the third switching transistor and having a 1-1 electrode connected to the 1-2 terminal and a 1-2 electrode connected to the 3-1 terminal; and
a 2-1 electrode connected to the 2-2 terminal and the 3-1 terminal, the 3-2 terminal and the 4-1 terminal connected between the second switching transistor and the fourth switching transistor; A pixel circuit including a second capacitor having a 2-2 electrode connected to .
제 5 항에 있어서,
상기 제 1 내지 제 6 스위칭 트랜지스터 및 상기 구동 트랜지스터 중 적어도 하나는 산화물 박막 트랜지스터인 화소 회로.
According to claim 5,
At least one of the first to sixth switching transistors and the driving transistor is an oxide thin film transistor.
제 5 항에 있어서,
상기 제 4 스위칭 트랜지스터가 온(ON) 상태인 경우, 상기 제 6 스위칭 트랜지스터는 오프(OFF) 상태이고,
상기 제 4 스위칭 트랜지스터가 오프(OFF) 상태인 경우, 상기 제 6 스위칭 트랜지스터는 온(ON) 상태인 화소 회로.
According to claim 5,
When the fourth switching transistor is in an on state, the sixth switching transistor is in an off state,
When the fourth switching transistor is in an off state, the sixth switching transistor is in an on state.
제 5 항에 있어서,
상기 화소 회로는 상기 구동 트랜지스터의 문턱 전압 보상 및 이동도 보상을 수행할 수 있도록 구성된 화소 회로.
According to claim 5,
The pixel circuit is configured to perform threshold voltage compensation and mobility compensation of the driving transistor.
제 5 항에 있어서,
상기 화소 회로는 순차 발광형 표시 장치를 구성하기 위한 회로인 화소 회로.
According to claim 5,
The pixel circuit is a circuit for constituting a sequential emission type display device.
청구항 1 내지 9 중 어느 한 항에 기재된 화소 회로를 포함하는 유기발광 표시 장치. An organic light emitting display device comprising the pixel circuit according to any one of claims 1 to 9. 청구항 1에 기재된 화소 회로의 동작 방법으로서,
상기 제 1 및 제 3 스위칭 트랜지스터를 온(ON)시키고, 상기 제 2 및 제 4 스위칭 트랜지스터를 오프(OFF)시킴으로써, 상기 제 1 커패시터에 상기 구동 트랜지스터의 문턱 전압에 해당하는 전압을 저장시키는 문턱 전압 보상 단계;
상기 제 1 및 제 3 스위칭 트랜지스터를 오프(OFF)시키고, 상기 제 2 및 제 4 스위칭 트랜지스터를 온(ON)시키며, 상기 제 2 스위칭 트랜지스터로 상기 데이터 전압을 인가함으로써, 상기 제 2 커패시터에 상기 데이터 전압에 해당하는 전압을 저장시키는 데이터 입력 단계;
상기 제 2 내지 제 4 스위칭 트랜지스터가 오프(OFF)된 상태에서 상기 제 1 스위칭 트랜지스터를 온(ON)시킴으로써, 상기 제 1 및 제 2 커패시터에 저장된 전압의 합을 상기 구동 트랜지스터의 이동도에 비례하는 보상 전압으로 보상하는 이동도 보상 단계; 및
상기 발광 소자를 발광시키는 발광 단계를 포함하는 화소 회로의 동작 방법.
As a method of operating the pixel circuit according to claim 1,
A threshold voltage for storing a voltage corresponding to the threshold voltage of the driving transistor in the first capacitor by turning on the first and third switching transistors and turning off the second and fourth switching transistors. compensation phase;
The data voltage is stored in the second capacitor by turning off the first and third switching transistors, turning on the second and fourth switching transistors, and applying the data voltage to the second switching transistor. a data input step of storing a voltage corresponding to the voltage;
By turning on the first switching transistor in a state where the second to fourth switching transistors are turned off, the sum of the voltages stored in the first and second capacitors is proportional to the mobility of the driving transistor. A mobility compensation step of compensating with a compensation voltage; and
A method of operating a pixel circuit comprising a light emitting step of emitting light from the light emitting element.
제 11 항에 있어서,
상기 문턱 전압 보상 단계 전, 상기 제 1 내지 제 4 스위칭 트랜지스터를 온(ON)시킴으로써, 상기 제 1 및 제 2 커패시터를 초기화(reset)하는 초기화 단계를 더 포함하는 화소 회로의 동작 방법.
According to claim 11,
and an initialization step of resetting the first and second capacitors by turning on the first to fourth switching transistors before the threshold voltage compensating step.
제 11 항에 있어서,
상기 데이터 입력 단계와 상기 이동도 보상 단계 사이에, 상기 제 1 내지 제 4 스위칭 트랜지스터를 오프(OFF)시킴으로써, 상기 제 1 및 제 2 커패시터 각각에 저장된 전압을 안정화시키는 안정화 단계를 더 포함하는 화소 회로의 동작 방법.
According to claim 11,
The pixel circuit may further include a stabilization step of stabilizing voltages stored in the first and second capacitors, respectively, by turning off the first to fourth switching transistors between the data input step and the mobility compensating step. how it works.
제 11 항에 있어서,
상기 이동도 보상 단계와 상기 발광 단계 사이에, 상기 제 1 내지 제 5 스위칭 트랜지스터를 오프(OFF)시킨 상태를 유지하는 홀딩(holding) 단계를 더 포함하는 화소 회로의 동작 방법.
According to claim 11,
The method of operating a pixel circuit further comprising a holding step of maintaining a state in which the first to fifth switching transistors are turned off between the mobility compensation step and the light emitting step.
제 11 항에 있어서,
상기 데이터 전압에 해당하는 신호가 인가되는 복수의 데이터 라인이 구비되고, 상기 데이터 입력 단계는 상기 복수의 데이터 라인에 대해 수행되는 화소 회로의 동작 방법.
According to claim 11,
A plurality of data lines to which signals corresponding to the data voltages are applied are provided, and the data input step is performed for the plurality of data lines.
청구항 5에 기재된 화소 회로의 동작 방법으로서,
상기 제 1, 제 3 및 제 6 스위칭 트랜지스터를 온(ON)시키고, 상기 제 2 및 제 4 스위칭 트랜지스터를 오프(OFF)시킴으로써, 상기 제 1 커패시터에 상기 구동 트랜지스터의 문턱 전압에 해당하는 전압을 저장시키는 문턱 전압 보상 단계;
상기 제 1, 제 3 및 제 6 스위칭 트랜지스터를 오프(OFF)시키고, 상기 제 2 및 제 4 스위칭 트랜지스터를 온(ON)시키며, 상기 제 2 스위칭 트랜지스터로 상기 데이터 전압을 인가함으로써, 상기 제 2 커패시터에 상기 데이터 전압에 해당하는 전압을 저장시키는 데이터 입력 단계;
상기 제 2 내지 제 4 스위칭 트랜지스터가 오프(OFF)되고 상기 제 6 스위칭 트랜지스터가 온(ON)된 상태에서 상기 제 1 스위칭 트랜지스터를 온(ON)시킴으로써, 상기 제 1 및 제 2 커패시터에 저장된 전압의 합을 상기 구동 트랜지스터의 이동도에 비례하는 보상 전압으로 보상하는 이동도 보상 단계; 및
상기 발광 소자를 발광시키는 발광 단계를 포함하는 화소 회로의 동작 방법.
As a method of operating the pixel circuit according to claim 5,
A voltage corresponding to the threshold voltage of the driving transistor is stored in the first capacitor by turning on the first, third and sixth switching transistors and turning off the second and fourth switching transistors. a threshold voltage compensation step;
By turning off the first, third and sixth switching transistors, turning on the second and fourth switching transistors, and applying the data voltage to the second switching transistor, the second capacitor a data input step of storing a voltage corresponding to the data voltage to;
By turning on the first switching transistor in a state where the second to fourth switching transistors are turned off and the sixth switching transistor is turned on, the voltage stored in the first and second capacitors is reduced. a mobility compensation step of compensating the sum with a compensation voltage proportional to the mobility of the driving transistor; and
A method of operating a pixel circuit comprising a light emitting step of emitting light from the light emitting element.
제 16 항에 있어서,
상기 문턱 전압 보상 단계 전, 상기 제 1, 제 3 및 제 4 스위칭 트랜지스터를 온(ON)시키고, 상기 제 2 및 제 6 스위칭 트랜지스터를 오프(OFF)시킴으로써, 상기 제 1 및 제 2 커패시터를 초기화(reset)하는 초기화 단계를 더 포함하는 화소 회로의 동작 방법.
17. The method of claim 16,
Before the threshold voltage compensating step, by turning on the first, third and fourth switching transistors and turning off the second and sixth switching transistors, the first and second capacitors are initialized ( A method of operating a pixel circuit further comprising an initialization step of resetting.
제 16 항에 있어서,
상기 데이터 입력 단계와 상기 이동도 보상 단계 사이에, 상기 제 1 내지 제 4 스위칭 트랜지스터를 오프(OFF)시킴으로써, 상기 제 1 및 제 2 커패시터 각각에 저장된 전압을 안정화시키는 안정화 단계를 더 포함하는 화소 회로의 동작 방법.
17. The method of claim 16,
The pixel circuit may further include a stabilization step of stabilizing voltages stored in the first and second capacitors, respectively, by turning off the first to fourth switching transistors between the data input step and the mobility compensating step. how it works.
제 16 항에 있어서,
상기 이동도 보상 단계와 상기 발광 단계 사이에, 상기 제 1 내지 제 5 스위칭 트랜지스터를 오프(OFF)시키고 상기 제 6 스위칭 트랜지스터를 온(ON)시킨 상태를 유지하는 홀딩(holding) 단계를 더 포함하는 화소 회로의 동작 방법.
17. The method of claim 16,
Between the mobility compensation step and the light emitting step, a holding step of turning off the first to fifth switching transistors and maintaining the sixth switching transistor in an on state Further comprising How the pixel circuit works.
청구항 11 내지 19 중 어느 한 항에 기재된 화소 회로의 동작 방법을 포함하는 유기발광 표시 장치의 동작 방법. A method of operating an organic light emitting display device comprising the method of operating a pixel circuit according to any one of claims 11 to 19.
KR1020210152944A 2021-11-09 2021-11-09 Pixel circuit, light emitting display apparatus including pixel circuit, and operating methods thereof KR102496448B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210152944A KR102496448B1 (en) 2021-11-09 2021-11-09 Pixel circuit, light emitting display apparatus including pixel circuit, and operating methods thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210152944A KR102496448B1 (en) 2021-11-09 2021-11-09 Pixel circuit, light emitting display apparatus including pixel circuit, and operating methods thereof

Publications (1)

Publication Number Publication Date
KR102496448B1 true KR102496448B1 (en) 2023-02-06

Family

ID=85223993

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210152944A KR102496448B1 (en) 2021-11-09 2021-11-09 Pixel circuit, light emitting display apparatus including pixel circuit, and operating methods thereof

Country Status (1)

Country Link
KR (1) KR102496448B1 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190010059A (en) * 2017-07-20 2019-01-30 엘지디스플레이 주식회사 Organic light emitting display device
KR20190134105A (en) * 2018-05-24 2019-12-04 엘지디스플레이 주식회사 Organic Light Emitting Display
KR20210058232A (en) * 2019-11-13 2021-05-24 엘지디스플레이 주식회사 Display device
KR20210084097A (en) * 2019-12-27 2021-07-07 엘지디스플레이 주식회사 Display device
KR20210085050A (en) * 2019-12-30 2021-07-08 엘지디스플레이 주식회사 Electroluminescence Display Device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190010059A (en) * 2017-07-20 2019-01-30 엘지디스플레이 주식회사 Organic light emitting display device
KR20190134105A (en) * 2018-05-24 2019-12-04 엘지디스플레이 주식회사 Organic Light Emitting Display
KR20210058232A (en) * 2019-11-13 2021-05-24 엘지디스플레이 주식회사 Display device
KR20210084097A (en) * 2019-12-27 2021-07-07 엘지디스플레이 주식회사 Display device
KR20210085050A (en) * 2019-12-30 2021-07-08 엘지디스플레이 주식회사 Electroluminescence Display Device

Similar Documents

Publication Publication Date Title
CN111292685B (en) Pixel circuit, organic light emitting display device and driving method thereof
US10089929B2 (en) Pixel driver circuit with load-balance in current mirror circuit
CN110751927B (en) Pixel driving circuit, driving method thereof, display panel and display device
US10229639B2 (en) Pixel driving circuit for compensating drifting threshold voltage of driving circuit portion and driving method thereof
US10297194B2 (en) Organic light emitting diode display device having a target current setting
CN105513539B (en) Pixel circuit, driving method thereof and display device
US10733933B2 (en) Pixel driving circuit and driving method thereof, display panel and display device
US9105213B2 (en) Organic light emitting diode display and method of driving the same
JP7084314B2 (en) Drive method used for pixel circuit
KR20170132016A (en) Organic light emitting diode display device and driving method the same
US20130264950A1 (en) Pixel circuit and display device
US8294737B2 (en) Display apparatus and display-apparatus driving method
KR20180078933A (en) organic light emitting diode display device
JP2016197143A (en) Display device and method for driving display device
CN108281112A (en) Pixel-driving circuit and its control method, display panel and display device
CN109389937B (en) Pixel circuit, display device and driving method of pixel circuit
US20210335261A1 (en) Pixel and control method thereof and related oled display
KR20140013588A (en) Pixel and organic light emitting display device using the same
KR20050106834A (en) Organic electro luminescent display and method for driving the same
CN114467134B (en) Display device
KR100560447B1 (en) Light emitting display device
US7573442B2 (en) Display, active matrix substrate, and driving method
US8314758B2 (en) Display device
KR102496448B1 (en) Pixel circuit, light emitting display apparatus including pixel circuit, and operating methods thereof
KR102571355B1 (en) Method for driving organic light emitting diode display device

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant