KR102493488B1 - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR102493488B1
KR102493488B1 KR1020180069109A KR20180069109A KR102493488B1 KR 102493488 B1 KR102493488 B1 KR 102493488B1 KR 1020180069109 A KR1020180069109 A KR 1020180069109A KR 20180069109 A KR20180069109 A KR 20180069109A KR 102493488 B1 KR102493488 B1 KR 102493488B1
Authority
KR
South Korea
Prior art keywords
pixel
dot
grayscale value
value
grayscale
Prior art date
Application number
KR1020180069109A
Other languages
English (en)
Other versions
KR20190142470A (ko
Inventor
박종웅
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020180069109A priority Critical patent/KR102493488B1/ko
Priority to US16/379,338 priority patent/US10902789B2/en
Priority to CN201910495217.7A priority patent/CN110610674B/zh
Priority to CN202410317995.8A priority patent/CN118197212A/zh
Publication of KR20190142470A publication Critical patent/KR20190142470A/ko
Priority to US17/155,554 priority patent/US20210142738A1/en
Priority to US17/732,549 priority patent/US11837174B2/en
Application granted granted Critical
Publication of KR102493488B1 publication Critical patent/KR102493488B1/ko
Priority to US18/528,681 priority patent/US20240112640A1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2074—Display of intermediate tones using sub-pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G09G2320/0276—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/16—Calculation or use of calculated indices related to luminance levels in display data

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

본 발명의 표시 장치는 제1 화소, 제2 화소, 및 제3 화소를 포함하고, 상기 제3 화소는 상기 제1 화소 및 상기 제2 화소로부터 제1 방향에 위치하고, 상기 제1 화소는 상기 제2 화소로부터 제2 방향에 위치한, 제1 도트; 상기 제1 도트에 상기 제1 방향으로 인접한 제2 도트; 상기 제1 도트에 상기 제1 방향의 반대 방향으로 인접한 제3 도트; 외부의 프로세서로부터 영상 프레임에 대해 상기 제1 내지 제3 도트들에 대한 계조 값들을 수신하는 타이밍 제어부; 상기 제1 내지 제3 도트들의 계조 값들에 기초하여 상기 제1 도트가 상기 영상 프레임에 포함된 객체의 가장자리로 판별되는 경우, 상기 제1 화소에 대응하는 제1 계조 값 및 상기 제2 화소에 대응하는 제2 계조 값에 기초하여 제1 보정 계조 값 및 제2 보정 계조 값을 생성하는 계조 보정부; 및 상기 제1 보정 계조 값에 대응하는 제1 데이터 전압을 상기 제1 화소에 공급하고, 상기 제2 보정 계조 값에 대응하는 제2 데이터 전압을 상기 제2 화소에 공급하고, 제3 계조 값에 대응하는 제3 데이터 전압을 상기 제3 화소에 공급하는 데이터 구동부를 포함한다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것이다.
정보화 기술이 발달함에 따라 사용자와 정보간의 연결매체인 표시 장치의 중요성이 부각되고 있다. 이에 부응하여 액정 표시 장치(Liquid Crystal Display Device), 유기 발광 표시 장치(Organic Light Emitting Display Device), 플라즈마 표시 장치(Plasma Display Device) 등과 같은 표시 장치의 사용이 증가하고 있다.
표시 장치는 각각의 화소에 대응하는 데이터 전압을 기입하고, 각각의 화소를 발광시킨다. 각각의 화소는 기입된 데이터 전압에 대응하는 휘도로 발광한다.
인접한 서로 다른 단일 색상들의 화소들을 그룹화하고, 이러한 그룹의 단위를 도트(dot)로 정의할 수 있다. 각 도트는 단일 색상들의 조합에 의해 더욱 다양한 색상을 표현할 수 있다. 영상 프레임의 그림, 문자 등은 도트 단위로 표현될 수 있다.
하지만 도트는 화소에 비해 큰 크기를 갖기 때문에, 도트 단위로 표현된 영상 프레임의 그림, 문자 등에서 에일리어싱(aliasing)이 사용자에게 시인될 수 있다.
해결하고자 하는 기술적 과제는, 다양한 화소 배치 구조에 대해서, 에일리어싱을 완화한 영상 프레임을 표시할 수 있는 표시 장치를 제공하는 데 있다.
본 발명의 한 실시예에 따른 표시 장치는, 제1 화소, 제2 화소, 및 제3 화소를 포함하고, 상기 제3 화소는 상기 제1 화소 및 상기 제2 화소로부터 제1 방향에 위치하고, 상기 제1 화소는 상기 제2 화소로부터 제2 방향에 위치한, 제1 도트; 상기 제1 도트에 상기 제1 방향으로 인접한 제2 도트; 상기 제1 도트에 상기 제1 방향의 반대 방향으로 인접한 제3 도트; 외부의 프로세서로부터 영상 프레임에 대해 상기 제1 내지 제3 도트들에 대한 계조 값들을 수신하는 타이밍 제어부; 상기 제1 내지 제3 도트들의 계조 값들에 기초하여 상기 제1 도트가 상기 영상 프레임에 포함된 객체의 가장자리로 판별되는 경우, 상기 제1 화소에 대응하는 제1 계조 값 및 상기 제2 화소에 대응하는 제2 계조 값에 기초하여 제1 보정 계조 값 및 제2 보정 계조 값을 생성하는 계조 보정부; 및 상기 제1 보정 계조 값에 대응하는 제1 데이터 전압을 상기 제1 화소에 공급하고, 상기 제2 보정 계조 값에 대응하는 제2 데이터 전압을 상기 제2 화소에 공급하고, 제3 계조 값에 대응하는 제3 데이터 전압을 상기 제3 화소에 공급하는 데이터 구동부를 포함한다.
상기 계조 보정부는 상기 제1 내지 제3 도트들의 계조 값들에 기초하여 계산된 상기 제1 도트의 가장자리 값이 임계 값 이상인 경우 제1 검출 신호를 출력하는 제1 도트 검출부를 포함할 수 있다.
상기 계조 보정부는 상기 제1 검출 신호가 입력된 경우, 상기 제1 계조 값을 상기 제1 보정 계조 값으로 변환하고, 상기 제2 계조 값을 상기 제2 보정 계조 값으로 변환하며, 상기 제1 보정 계조 값과 상기 제2 보정 계조 값은 서로 동일한, 제1 도트 변환부를 더 포함할 수 있다.
상기 제1 도트 변환부는 상기 제1 계조 값 및 상기 제2 계조 값의 평균 값을 상기 제1 보정 계조 값 및 상기 제2 보정 계조 값으로 설정할 수 있다.
서로 동일한 계조 값에 대하여 상기 제1 화소의 휘도는 상기 제2 화소의 휘도보다 낮고, 상기 제1 도트 변환부는 상기 제1 계조 값에 제1 가중치를 적용한 값과 상기 제2 계조 값에 제2 가중치를 적용한 값을 합산하여 상기 제1 보정 계조 값 및 상기 제2 보정 계조 값으로 설정하고, 상기 제1 가중치는 상기 제2 가중치보다 작을 수 있다.
서로 동일한 계조 값에 대하여 상기 제1 화소의 휘도는 상기 제2 화소의 휘도보다 높고, 상기 제1 도트 변환부는 상기 제1 계조 값에 제1 가중치를 적용한 값과 상기 제2 계조 값에 제2 가중치를 적용한 값을 합산하여 상기 제1 보정 계조 값 및 상기 제2 보정 계조 값으로 설정하고, 상기 제1 가중치는 상기 제2 가중치보다 클 수 있다.
상기 표시 장치는 제4 화소, 제5 화소, 및 제6 화소를 포함하고, 상기 제6 화소는 상기 제4 화소 및 상기 제5 화소로부터 제1 방향에 위치하고, 상기 제4 화소는 상기 제5 화소로부터 제2 방향에 위치한 제4 도트; 상기 제4 도트에 상기 제2 방향으로 인접한 제5 도트; 및 상기 제4 도트에 상기 제2 방향의 반대 방향으로 인접한 제6 도트를 더 포함하고, 상기 타이밍 제어부는 상기 프로세서로부터 상기 영상 프레임에 대해 상기 제4 내지 제6 도트들에 대한 계조 값들을 수신하고, 상기 계조 보정부는 상기 제4 내지 제6 도트들에 대한 계조 값들에 기초하여 상기 제4 도트가 상기 영상 프레임에 포함된 객체의 가장자리에 접하는 도트로 판별되는 경우 제2 검출 신호를 출력하는 제2 도트 검출부를 더 포함할 수 있다.
상기 계조 보정부는 상기 제2 검출 신호가 입력된 경우에, 상기 제2 검출 신호에 기초하여 상기 제4 화소에 대응하는 제4 계조 값 및 상기 제5 화소에 대응하는 제5 계조 값 중 하나를 선택하고, 선택된 계조 값을 감소시킴으로써 제3 보정 계조 값을 생성하는 제2 도트 변환부를 더 포함할 수 있다.
상기 제2 도트 변환부가 상기 제4 계조 값을 감소시켜 상기 제3 보정 계조 값을 생성한 경우, 상기 데이터 구동부는 상기 제3 보정 계조 값에 대응하는 데이터 전압을 상기 제4 화소로 공급할 수 있다.
상기 제2 도트 변환부가 상기 제5 계조 값을 감소시켜 상기 제3 보정 계조 값을 생성한 경우, 상기 데이터 구동부는 상기 제3 보정 계조 값에 대응하는 데이터 전압을 상기 제5 화소로 공급할 수 있다.
상기 프로세서는 상기 영상 프레임에서 상기 제1 도트가 문자(letter)의 가장자리 도트를 구성하는 경우, 상기 제1 내지 제3 계조 값들은 서로 다르며, 상기 제2 계조 값은 상기 제1 계조 값 및 상기 제3 계조 값의 사이 값이 되도록, 상기 제1 내지 제3 계조 값들을 제공할 수 있다.
상기 제1 도트 검출부는 상기 제1 방향을 행 방향으로 하는 단일 행의 프리윗 마스크(Prewitt Mask)를 상기 제1 내지 제3 도트들에 적용하여, 상기 제1 도트의 가장자리 값을 계산할 수 있다.
상기 제1 도트 검출부는 상기 제1 방향을 행 방향으로 하고, 상기 제2 방향을 열 방향으로 하는 복수 행의 프리윗 마스크 또는 소벨 마스크(Sobel Mask)를 이용하여 상기 제1 도트의 가장자리 값을 계산할 수 있다.
상기 계조 보정부는 상기 제1 검출 신호가 입력된 경우, 상기 제1 계조 값을 상기 제1 보정 계조 값으로 변환하고, 상기 제2 계조 값을 상기 제2 보정 계조 값으로 변환하며, 상기 제1 계조 값 및 상기 제2 계조 값을 합산한 값이 상기 제1 보정 계조 값과 상기 제2 보정 계조 값을 합산한 값과 동일한, 제1 도트 변환부를 더 포함할 수 있다.
서로 동일한 계조 값에 대하여 상기 제1 화소의 휘도는 상기 제2 화소의 휘도보다 낮고, 상기 제1 보정 계조 값은 상기 제2 보정 계조 값보다 높을 수 있다.
서로 동일한 계조 값에 대하여 상기 제2 화소의 휘도는 상기 제1 화소의 휘도보다 낮고, 상기 제2 보정 계조 값은 상기 제1 보정 계조 값보다 높을 수 있다.
상기 제1 데이터 전압에 대응하는 상기 제1 화소의 휘도와 상기 제2 데이터 전압에 대응하는 상기 제2 화소의 휘도는 서로 동일할 수 있다.
본 발명의 한 실시예에 따른 표시 장치는, 제1 화소, 제2 화소, 및 제3 화소를 포함하고, 상기 제1 화소는 상기 제2 화소로부터 제1 방향에 위치하고, 상기 제1 화소 및 상기 제2 화소는 상기 제3 화소로부터 제2 방향에 위치한, 제1 도트; 상기 제1 도트에 상기 제1 방향으로 인접한 제2 도트; 상기 제1 도트에 상기 제1 방향의 반대 방향으로 인접한 제3 도트; 외부의 프로세서로부터 영상 프레임에 대해 상기 제1 내지 제3 도트들에 대한 계조 값들을 수신하는 타이밍 제어부; 상기 제1 내지 제3 도트들의 계조 값들에 기초하여 상기 제1 도트가 상기 영상 프레임에 포함된 객체의 가장자리로 판별되는 경우, 상기 제1 화소에 대응하는 제1 계조 값 및 상기 제2 화소에 대응하는 제2 계조 값에 기초하여 제1 보정 계조 값 및 제2 보정 계조 값을 생성하는 계조 보정부; 및 상기 제1 보정 계조 값에 대응하는 제1 데이터 전압을 상기 제1 화소에 공급하고, 상기 제2 보정 계조 값에 대응하는 제2 데이터 전압을 상기 제2 화소에 공급하고, 제3 계조 값에 대응하는 제3 데이터 전압을 상기 제3 화소에 공급하는 데이터 구동부를 포함할 수 있다.
상기 계조 보정부는 상기 제1 내지 제3 도트들의 계조 값들에 기초하여 계산된 상기 제1 도트의 가장자리 값이 임계 값 이상인 경우 제1 검출 신호를 출력하는 제1 도트 검출부를 포함할 수 있다.
상기 계조 보정부는 상기 제1 검출 신호가 입력된 경우, 상기 제1 계조 값을 상기 제1 보정 계조 값으로 변환하고, 상기 제2 계조 값을 상기 제2 보정 계조 값으로 변환하며, 상기 제1 보정 계조 값과 상기 제2 보정 계조 값은 서로 동일한, 제1 도트 변환부를 더 포함할 수 있다.
본 발명의 한 실시예에 따른 표시 장치는, 제7 화소, 제8 화소, 및 제9 화소를 포함하고, 상기 제9 화소는 상기 제7 화소 및 상기 제8 화소로부터 제1 방향에 위치하고, 상기 제7 화소는 상기 제8 화소로부터 제2 방향에 위치한, 제7 도트; 상기 제7 도트에 상기 제1 방향으로 인접하고, 제10 화소, 제11 화소, 및 제12 화소를 포함하고, 상기 제12 화소는 상기 제10 화소 및 상기 제11 화소로부터 제1 방향에 위치하고, 상기 제10 화소는 상기 제11 화소로부터 제2 방향에 위치한, 제8 도트; 상기 제7 도트에 상기 제2 방향의 반대 방향으로 인접하고, 제13 화소, 제14 화소, 및 제15 화소를 포함하고, 상기 제15 화소는 상기 제13 화소 및 상기 제14 화소로부터 제1 방향에 위치하고, 상기 제13 화소는 상기 제14 화소로부터 제2 방향에 위치한, 제9 도트; 상기 제9 도트에 상기 제1 방향으로 인접하고, 제16 화소, 제17 화소, 및 제18 화소를 포함하고, 상기 제18 화소는 상기 제16 화소 및 상기 제17 화소로부터 제1 방향에 위치하고, 상기 제16 화소는 상기 제17 화소로부터 제2 방향에 위치한, 제10 도트; 외부의 프로세서로부터 영상 프레임에 대해 상기 제9 내지 제10 도트들에 대한 계조 값들을 수신하는 타이밍 제어부; 상기 제7 화소, 상기 제10 화소, 상기 제13 화소, 및 상기 제16 화소의 계조 값들에 기초하여 제4 보정 계조 값을 생성하고, 상기 제8 화소, 상기 제11 화소, 상기 제14 화소, 및 상기 제17 화소의 계조 값들에 기초하여 제5 보정 계조 값을 생성하고, 상기 제9 화소, 상기 제12 화소, 상기 제15 화소, 및 상기 제18 화소의 계조 값들에 기초하여 제6 보정 계조 값을 생성하는 계조 보정부; 및 상기 제4 보정 계조 값에 대응하는 데이터 전압을 상기 제7 화소에 공급하고, 상기 제5 보정 계조 값에 대응하는 데이터 전압을 상기 제8 화소에 공급하고, 제6 보정 계조 값에 대응하는 데이터 전압을 상기 제9 화소에 공급하는 데이터 구동부를 포함한다.
상기 제4 보정 계조 값을 생성함에 있어서, 상기 제7 화소, 상기 제10 화소, 상기 제13 화소, 및 상기 제16 화소의 계조 값들 중 상기 제7 화소의 계조 값에 대한 가중치가 가장 크고, 상기 제5 보정 계조 값을 생성함에 있어서, 상기 제8 화소, 상기 제11 화소, 상기 제14 화소, 및 상기 제17 화소의 계조 값들 중 상기 제8 화소의 계조 값에 대한 가중치가 가장 크고, 상기 제6 보정 계조 값을 생성함에 있어서, 상기 제9 화소, 상기 제12 화소, 상기 제15 화소, 및 상기 제18 화소의 계조 값들 중 상기 제9 화소의 계조 값에 대한 가중치가 가장 클 수 있다.
상기 제7 도트에 대한 가중치, 상기 제8 도트에 대한 가중치, 상기 제9 도트에 대한 가중치, 및 상기 제10 도트에 대한 가중치를 합산한 값은 1일 수 있다.
상기 제7 도트에 대한 가중치는 0.5 이상 0.75 이하인 값이고, 상기 제8 도트에 대한 가중치는 0.1 이상 0.15 이하인 값이고, 상기 제9 도트에 대한 가중치는 0.1 이상 0.15 이하인 값이고, 상기 제10 도트에 대한 가중치는 0.1 이상 0.15 이하인 값일 수 있다.
상기 제7 도트에 대한 가중치는 0.625이고, 상기 제8 도트에 대한 가중치는 0.125이고, 상기 제9 도트에 대한 가중치는 0.125이고, 상기 제10 도트에 대한 가중치는 0.125일 수 있다.
본 발명에 따른 표시 장치는, 다양한 화소 배치 구조에 대해서, 에일리어싱을 완화한 영상 프레임을 표시할 수 있다.
도 1은 본 발명의 한 실시예에 따른 표시 장치를 설명하기 위한 도면이다.
도 2는 도 1의 실시예에 따른 화소를 설명하기 위한 도면이다.
도 3은 도 2의 화소의 구동 방법을 설명하기 위한 도면이다.
도 4는 본 발명의 다른 실시예에 따른 표시 장치를 설명하기 위한 도면이다.
도 5는 도 4의 실시예에 따른 화소를 설명하기 위한 도면이다.
도 6은 도 5의 화소의 구동 방법을 설명하기 위한 도면이다.
도 7은 RGB-스트라이프 구조에서 표시된 안티-에일리어싱이 미적용된 제1 영상 프레임을 설명하기 위한 도면이다.
도 8은 RGB-스트라이프 구조에서 표시된 안티-에일리어싱이 적용된 제2 영상 프레임을 설명하기 위한 도면이다.
도 9는 도 8의 제1 내지 제3 도트들을 확대하여 도시한 도면이다.
도 10은 S-스트라이프 구조에서 제2 영상 프레임이 보정 없이 표시되는 경우를 설명하기 위한 도면이다.
도 11은 본 발명의 제1 실시예에 따른 계조 보정부를 설명하기 위한 도면이다.
도 12는 제2 영상 프레임이 제1 실시예의 계조 보정부에 의해 보정된 제3 영상 프레임을 설명하기 위한 도면이다.
도 13은 제2 영상 프레임이 제1 실시예의 계조 보정부에 의해 달리 보정된 제3 영상 프레임을 설명하기 위한 도면이다.
도 14는 도 8의 제4 내지 제6 도트들을 확대하여 도시한 도면이다.
도 15는 S-스트라이프 구조에서 제2 영상 프레임이 보정 없이 표시되는 경우를 설명하기 위한 도면이다.
도 16은 본 발명의 제2 실시예에 다른 계조 보정부를 설명하기 위한 도면이다.
도 17은 제2 영상 프레임이 제2 실시예의 계조 보정부에 의해 보정된 제4 영상 프레임을 설명하기 위한 도면이다.
도 18은 본 발명의 제3 실시예에 따른 계조 보정부를 설명하기 위한 도면이다.
도 19는 도 8의 제7 내지 제10 도트들을 확대하여 도시한 도면이다.
도 20은 S-스트라이프 구조에서 제2 영상 프레임이 보정 없이 표시되는 경우를 설명하기 위한 도면이다.
도 21은 본 발명의 제4 실시예에 다른 계조 보정부를 설명하기 위한 도면이다.
도 22는 제2 영상 프레임이 제4 실시예의 계조 보정부에 의해 일부 보정된 제5 영상 프레임을 설명하기 위한 도면이다.
도 23은 도 1 및 4와 다른 S-스트라이프 구조에서 본 발명의 실시예들이 적용되는 경우를 설명하기 위한 도면이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시 예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예들에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다. 따라서 앞서 설명한 참조 부호는 다른 도면에서도 사용할 수 있다.
또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 과장되게 나타낼 수 있다.
도 1은 본 발명의 한 실시예에 따른 표시 장치를 설명하기 위한 도면이다.
도 1을 참조하면, 본 발명의 한 실시예에 따른 표시 장치(10)는 타이밍 제어부(11), 데이터 구동부(12), 주사 구동부(13), 화소부(14), 및 계조 보정부(15)를 포함할 수 있다.
프로세서(9)는 범용 처리 장치일 수 있다. 예를 들어, 프로세서(9)는 AP(application processor), CPU(central processing unit), GPU(graphics processing unit), MCU(micro controller unit), 또는 기타 호스트 시스템(host system)일 수 있다.
프로세서(9)는 영상 프레임의 표시에 필요한 제어 신호들 및 각 화소에 대한 계조 값들을 타이밍 제어부(11)로 제공할 수 있다. 제어 신호들은, 예를 들어, 데이터 인에이블 신호(data enable signal), 수직 동기화 신호(vertical synchronization signal), 수평 동기화 신호(horizontal synchronization signal), 목표 최대 휘도(target maximum luminance) 등을 포함할 수 있다.
타이밍 제어부(11)는 수신한 제어 신호들에 기초하여 주사 구동부(13)의 사양(specification)에 적합하도록 클록 신호, 주사 시작 신호 등을 주사 구동부(13)에 제공할 수 있다. 또한 타이밍 제어부(11)는 수신한 계조 값들 및 제어 신호들에 기초하여 데이터 구동부(12)의 사양에 적합하도록 변형 또는 유지된 계조 값들 및 제어 신호들을 데이터 구동부(12)에 제공할 수 있다.
데이터 구동부(12)는 타이밍 제어부(11)로부터 수신한 계조 값들 및 제어 신호들을 이용하여 데이터 라인들(D1, D2, D3, ..., Dn)로 제공할 데이터 전압들을 생성할 수 있다. 예를 들어, 화소행 단위로 생성된 데이터 전압들은 제어 신호에 포함된 출력 제어 신호에 따라 동시에 데이터 라인들(D1~Dn)에 인가될 수 있다.
주사 구동부(13)는 타이밍 제어부(11)로부터 클록 신호, 주사 시작 신호 등의 제어 신호들을 수신하여 주사 라인들(S1, S2, S3, ..., Sm)에 제공할 주사 신호들을 생성할 수 있다. 예를 들어, 주사 구동부(13)는 주사 라인들(S1~Sn)에 순차적으로 턴온 레벨의 주사 신호들을 제공할 수 있다. 예를 들어, 주사 구동부(13)는 시프트 레지스터(shift register) 형태로 구성될 수 있고, 클록 신호의 제어에 따라 주사 시작 신호를 다음 스테이지 회로로 순차적으로 전달하는 방식으로 주사 신호들을 생성할 수 있다.
화소부(14)는 화소들(..., PX1, PX2, PX3, ...)을 포함한다. 각각의 화소들(..., PX1, PX2, PX3, ...)은 대응하는 데이터 라인 및 주사 라인과 연결될 수 있다. 예를 들어, 데이터 구동부(12)로부터 하나의 화소행에 대한 데이터 전압들이 데이터 라인들(D1~Dn)로 인가되면, 주사 구동부(13)로부터 턴온 레벨의 주사 신호를 제공받은 주사 라인에 위치한 화소행에 데이터 전압들이 기입될 수 있다. 이러한 구동 방법에 대해서는 도 2 및 3을 참조하여 더 상세히 설명한다.
각각의 화소들(..., PX1, PX2, PX3, ...)은 단일 색상으로 발광할 수 있다. 예를 들어, 제1 화소(PX1)는 제1 색상(C1)으로 발광할 수 있고, 제2 화소(PX2)는 제2 색상(C2)으로 발광할 수 있고, 제3 화소(PX3)는 제3 색상(C3)으로 발광할 수 있다. 각 화소의 색상은 후술하는 도 2의 유기 발광 다이오드(OLED1)의 유기물의 밴드갭(bandgap)의 크기에 의해 정해질 수 있다. 제1 내지 제3 색상들(C1, C2, C3)은 표시 장치(10)의 디자인에 따라 다양하게 설정될 수 있다. 예를 들어, 제1 내지 제3 색상들(C1, C2, C3)은 각각 적색(red), 녹색(green), 청색(blue)에 해당할 수 있다. 또한, 제1 내지 제3 색상들(C1, C2, C3)은 각각 녹색, 적색, 청색에 해당할 수도 있다. 또한, 제1 내지 제3 색상들(C1, C2, C3)은 각각 녹색, 청색, 적색에 해당할 수도 있다. 또한, 제1 내지 제3 색상들(C1, C2, C3)은 각각 청색, 녹색, 적색에 해당할 수도 있다. 또한, 제1 내지 제3 색상들(C1, C2, C3)은 각각 적색, 청색, 녹색에 해당할 수도 있다. 또한, 제1 내지 제3 색상들(C1, C2, C3)은 각각 청색, 적색, 녹색에 해당할 수도 있다. 다른 실시예에서 제1 내지 제3 색상들(C1, C2, C3)은 시안(cyan), 마젠타(magenta), 옐로우(yellow)에 선택적으로 대응될 수도 있다.
제3 화소(PX3)는 제1 화소(PX1) 및 제2 화소(PX2)로부터 제1 방향(DR1)에 위치하고, 제1 화소(PX1)는 제2 화소(PX2)로부터 제2 방향(DR2)에 위치할 수 있다. 이하에서, 화소들(PX1, PX2, PX3)의 위치는 화소들(PX1, PX2, PX3)의 발광 영역을 기준으로 설명한다. 화소들(PX1, PX2, PX3)의 회로 영역은 대응하는 발광 영역과 일치하지 않을 수 있다.
제1 도트(DT1)는 제1 화소(PX1), 제2 화소(PX2), 및 제3 화소(PX3)의 그룹으로 정의될 수 있다. 이러한 화소 배치 구조를 S-스트라이프(S-stripe) 구조로 명명할 수 있다. 후술하는 RGB-스트라이프(RGB-stripe) 구조와는 달리, S-스트라이프 구조는 유기 발광 다이오드의 증착 과정에 사용하는 미세 금속 마스크(fine metal mask, FMM)의 개구율 확보에 유리한 장점이 있다. 즉, 동일한 색상의 화소들 간의 간격을 더 넓게 확보할 수 있다.
계조 보정부(15)는 제1 도트(DT1)가 영상 프레임에 포함된 객체의 가장자리로 판별되는 경우, 제1 화소(PX1) 및 제2 화소(PX2)에 대한 제1 계조 값 및 제2 계조 값에 기초하여 제1 보정 계조 값 및 제2 보정 계조 값을 생성할 수 있다. 이때, 타이밍 제어부(11)는 제1 화소(PX1)에 대해 제1 보정 계조 값을 제공하고, 제2 화소(PX2)에 대해 제2 보정 계조 값을 제공하고, 제3 화소(PX3)에 대해 보정되지 않은 제3 계조 값을 제공할 수 있다. 따라서, 데이터 구동부(12)는 제1 보정 계조 값에 대응하는 제1 데이터 전압을 제1 화소(PX1)에 공급하고, 제2 보정 계조 값에 대응하는 제2 데이터 전압을 제2 화소(PX2)에 공급하고, 제3 계조 값에 대응하는 제3 데이터 전압을 제3 화소(PX3)에 공급할 수 있다. 계조 보정부(15)의 구체적인 실시예에 대해서는 도 11 내지 18을 참조하여 후술한다.
한 실시예에서, 계조 보정부(15) 및 타이밍 제어부(11)는 독립된 개별 칩들(chips)로 존재할 수 있다. 다른 실시예에서, 계조 보정부(15) 및 타이밍 제어부(11)는 일체의 단일 칩(single chip)으로 존재할 수도 있다. 예를 들어, 계조 보정부(15) 및 타이밍 제어부(11)는 집적되어 단일 IC(integrated circuit)로 존재할 수도 있다.
이하에서, 표시 장치(10)가 유기 발광 표시 장치임에 기초하여 설명하지만, 도 2 및 3의 화소 회로 구조를 대체한다면, 본원의 표시 장치(10)가 액정 표시 장치에도 적용될 수 있음을 당업자라면 이해할 수 있을 것이다.
도 2는 도 1의 실시예에 따른 화소를 설명하기 위한 도면이고, 도 3은 도 2의 화소의 구동 방법을 설명하기 위한 도면이다.
도 2를 참조하면, 예시적인 화소(PXij)의 회로 구조가 도시되어 있다.
화소(PXij)는 임의의 i번째 주사 라인 및 j번째 데이터 라인에 연결된 경우를 가정한다. 제1 내지 제3 화소들(PX1, PX2, PX3)은 화소(PXij)의 회로 구조를 가질 수 있다.
화소(PXij)는 복수의 트랜지스터(T1, T2), 스토리지 커패시터(Cst1), 및 유기 발광 다이오드(OLED1)를 포함할 수 있다. 본 실시예에서 트랜지스터(T1, T2)는 P형 트랜지스터로 도시되었지만, 당업자라면 N형 트랜지스터로 동일한 기능을 하는 화소 회로를 구성할 수 있을 것이다.
트랜지스터(T2)는 게이트 전극이 주사 라인(Si)에 연결되고, 일전극이 데이터 라인(Dj)에 연결되고, 타전극이 트랜지스터(T1)의 게이트 전극에 연결된다. 트랜지스터(T2)는 스위칭 트랜지스터, 스캔 트랜지스터, 주사 트랜지스터 등으로 명명될 수 있다.
트랜지스터(T1)는 게이트 전극이 트랜지스터(T2)의 타전극에 연결되고, 일전극이 제1 전원 전압 라인(ELVDD)에 연결되고, 타전극이 유기 발광 다이오드(OLED1)의 애노드 전극에 연결된다. 트랜지스터(T1)는 구동 트랜지스터로 명명될 수 있다.
스토리지 커패시터(Cst1)는 트랜지스터(T1)의 일전극과 게이트 전극을 연결한다.
유기 발광 다이오드(OLED1)는 애노드 전극이 트랜지스터(T1)의 타전극에 연결되고, 캐소드 전극이 제2 전원 전압 라인(ELVSS)에 연결된다.
트랜지스터(T2)의 게이트 단자에 주사 라인(Si)을 통해서 턴온 레벨(로우 레벨)의 스캔 신호가 공급되면, 트랜지스터(T2)는 데이터 라인(Dj)과 스토리지 커패시터(Cst1)의 일전극을 연결시킨다. 따라서, 스토리지 커패시터(Cst1)에는 데이터 라인(Dj)을 통해 인가된 데이터 전압(DATAij)과 제1 전원 전압의 차이에 따른 전압 값이 기입된다. 트랜지스터(T1)는 스토리지 커패시터(Cst1)에 기입된 전압 값에 따라 결정된 구동 전류를 제1 전원 전압 라인(ELVDD)으로부터 제2 전원 전압 라인(ELVSS)으로 흐르게 한다. 유기 발광 다이오드(OLED1)는 구동 전류량에 따른 휘도로 발광하게 된다.
도 4는 본 발명의 다른 실시예에 따른 표시 장치를 설명하기 위한 도면이다.
도 4를 참조하면, 표시 장치(10')는 타이밍 제어부(11'), 데이터 구동부(12'), 주사 구동부(13'), 화소부(14'), 계조 보정부(15'), 및 발광 구동부(16')를 포함한다.
도 1의 실시예와 비교했을 때, 표시 장치(10')는 발광 구동부(16')를 더 포함한다. 표시 장치(10')의 발광 구동부(16')를 제외한 다른 구성요소들은 도 1의 표시 장치(10)와 동일 또는 유사하게 구성될 수 있으므로, 중복된 설명은 생략한다.
발광 구동부(16')는 화소부(14')의 화소들(..., PX1', PX2', PX3', ...)의 발광 기간을 결정하는 발광 신호를 발광 라인들(E1, E2, E3, ..., Em')에 제공할 수 있다. 발광 구동부(16')는, 대응하는 턴온 레벨의 주사 신호가 공급되는 기간에, 발광 라인들(E1~Em')에 턴오프 레벨의 발광 신호들을 제공할 수 있다. 한 실시예에 따르면, 발광 구동부(16')는 순차 발광형으로 구성될 수 있다. 발광 구동부(16')는 시프트 레지스터 형태로 구성될 수 있고, 클록 신호의 제어에 따라 발광 시작 신호를 다음 스테이지 회로로 순차적으로 전달하는 방식으로 발광 신호들을 생성할 수 있다. 다른 실시예에 따르면, 발광 구동부(16')는 모든 화소행을 동시에 발광시키는 동시 발광형으로 구성될 수도 있다.
도 5는 도 4의 실시예에 따른 화소를 설명하기 위한 도면이다.
도 5를 참조하면, 화소(PXij')는 트랜지스터들(M1, M2, M3, M4, M5, M6, M7), 스토리지 커패시터(Cst2), 및 유기 발광 다이오드(OLED2)를 포함할 수 있다.
스토리지 커패시터(Cst2)는 일전극이 제1 전원 전압 라인(ELVDD)에 연결되고, 타전극이 트랜지스터(M1)의 게이트 전극에 연결될 수 있다.
트랜지스터(M1)는 일전극이 트랜지스터(M5)의 타전극에 연결되고, 타전극이 트랜지스터(M6)의 일전극에 연결되고, 게이트 전극이 스토리지 커패시터(Cst2)의 타전극에 연결될 수 있다. 트랜지스터(M1)를 구동 트랜지스터로 명명할 수 있다. 트랜지스터(M1)는 게이트 전극과 소스 전극의 전위차에 따라 제1 전원 전압 라인(ELVDD)과 제2 전원 전압 라인(ELVSS) 사이에 흐르는 구동 전류량을 결정한다.
트랜지스터(M2)는 일전극이 데이터 라인(Dj)에 연결되고, 타전극이 트랜지스터(M1)의 일전극에 연결되고, 게이트 전극이 현재 주사 라인(Si)에 연결될 수 있다. 트랜지스터(M2)를 스위칭 트랜지스터, 스캔 트랜지스터, 주사 트랜지스터 등으로 명명할 수 있다. 트랜지스터(M2)는 현재 주사 라인(Si)에 턴온 레벨의 주사 신호가 인가되면 데이터 라인(Dj)의 데이터 전압을 화소(PXij)로 인입시킨다.
트랜지스터(M3)는 일전극이 트랜지스터(M1)의 타전극에 연결되고, 타전극이 트랜지스터(M1)의 게이트 전극에 연결되고, 게이트 전극이 현재 주사 라인(Si)에 연결된다. 트랜지스터(M3)는 현재 주사 라인(Si)에 턴온 레벨의 주사 신호가 인가되면 트랜지스터(M1)를 다이오드 형태로 연결시킨다.
트랜지스터(M4)는 일전극이 트랜지스터(M1)의 게이트 전극에 연결되고, 타전극이 초기화 전압 라인(VINT)에 연결되고, 게이트 전극이 이전 주사 라인(S(i-1))에 연결된다. 다른 실시예에서, 트랜지스터(M4)의 게이트 전극은 다른 주사 라인에 연결될 수도 있다. 트랜지스터(M4)는 이전 주사 라인(S(i-1))에 턴온 레벨의 주사 신호가 인가되면 트랜지스터(M1)의 게이트 전극에 초기화 전압(VINT)을 전달하여, 트랜지스터(M1)의 게이트 전극의 전하량을 초기화시킨다.
트랜지스터(M5)는 일전극이 제1 전원 전압 라인(ELVDD)에 연결되고, 타전극이 트랜지스터(M1)의 일전극에 연결되고, 게이트 전극이 발광 라인(Ei)에 연결된다. 트랜지스터(M6)는 일전극이 트랜지스터(M1)의 타전극에 연결되고, 타전극이 유기 발광 다이오드(OELD2)의 애노드 전극에 연결되고, 게이트 전극이 발광 라인(Ei)에 연결된다. 트랜지스터(M5, M6)는 발광 트랜지스터로 명명될 수 있다. 트랜지스터(M5, M6)는 턴온 레벨의 발광 신호가 인가되면 제1 전원 전압 라인(ELVDD)과 제2 전원 전압 라인(ELVSS) 사이의 구동 전류 경로를 형성하여 유기 발광 다이오드(OELD2)를 발광시킨다.
트랜지스터(M7)는 일전극이 유기 발광 다이오드(OLED2)의 애노드 전극에 연결되고, 타전극이 초기화 전압 라인(VINT)에 연결되고, 게이트 전극이 현재 주사 라인(Si)에 연결된다. 다른 실시예에서, 트랜지스터(M7)의 게이트 전극은 다른 주사 라인에 연결될 수도 있다. 예를 들어, 트랜지스터(M7)의 게이트 전극은 다음 주사 라인(i+1 번째 주사 라인) 또는 그 이후의 주사 라인에 연결될 수도 있다. 트랜지스터(M7)는 현재 주사 라인(Si)에 턴온 레벨의 주사 신호가 인가되면 유기 발광 다이오드(OLED2)의 애노드 전극에 초기화 전압을 전달하여, 유기 발광 다이오드(OELD2)에 축적된 전하량을 초기화시킨다.
유기 발광 다이오드(OLED2)는 애노드 전극이 트랜지스터(M6)의 타전극에 연결되고, 캐소드 전극이 제2 전원 전압 라인(ELVSS)에 연결된다.
도 6은 도 5의 화소의 구동 방법을 설명하기 위한 도면이다.
먼저, 데이터 라인(Dj)에는 이전 화소행에 대한 데이터 전압(DATA(i-1)j)이 인가되고, 이전 주사 라인(S(i-1))에는 턴온 레벨(로우 레벨)의 주사 신호가 인가된다.
현재 주사 라인(Si)에는 턴오프 레벨(하이 레벨)의 주사 신호가 인가되므로, 트랜지스터(M2)는 턴오프 상태이고, 이전 화소행(DATA(i-1)j)에 대한 데이터 전압이 화소(PXij)로 인입되는 것이 방지된다.
이때, 트랜지스터(M4)는 턴온 상태가 되므로, 트랜지스터(M1)의 게이트 전극에 초기화 전압이 인가되어 전하량이 초기화된다. 발광 라인(Ei)에는 턴오프 레벨의 발광제어 신호가 인가되므로, 트랜지스터(M5, M6)는 턴오프 상태이고, 초기화 전압 인가 과정에 따른 불필요한 유기 발광 다이오드(OLED2)의 발광이 방지된다.
다음으로, 데이터 라인(Dj)에는 현재 화소행에 대한 데이터 전압(DATAij)이 인가되고, 현재 주사 라인(Si)에는 턴온 레벨의 주사 신호가 인가된다. 이에 따라 트랜지스터(M2, M1, M3)가 도통 상태가 되며, 데이터 라인(Dj)과 트랜지스터(M1)의 게이트 전극이 전기적으로 연결된다. 따라서, 데이터 전압(DATAij)이 스토리지 커패시터(Cst2)의 타전극에 인가되고, 스토리지 커패시터(Cst1)는 제1 전원 전압 라인(ELVDD)의 전압과 데이터 전압(DATAij)의 차이에 해당하는 전하량을 축적한다.
이때, 트랜지스터(M7)는 턴온 상태이므로, 유기 발광 다이오드(OLED2)의 애노드 전극과 초기화 전압 라인(VINT)이 연결되고, 유기 발광 다이오드(OELD2)는 초기화 전압과 제2 전원 전압의 전압 차이에 해당하는 전하량으로 프리차지(precharge) 또는 초기화된다.
이후, 발광 라인(Ei)에 턴온 레벨의 발광 신호가 인가됨에 따라, 트랜지스터(M5, M6)가 도통되며, 스토리지 커패시터(Cst2)에 축적된 전하량에 따라 트랜지스터(M1)를 통과하는 구동 전류량이 조절되어 유기 발광 다이오드(OLED2)로 구동 전류가 흐른다. 유기 발광 다이오드(OLED2)는 발광 라인(Ei)에 턴오프 레벨의 발광 신호가 인가되기 전까지 발광한다.
도 7은 RGB-스트라이프 구조에서 표시된 안티-에일리어싱이 미적용된 제1 영상 프레임을 설명하기 위한 도면이다.
도 7의 제1 영상 프레임(IMF1)을 표시하는 화소부는 도 1 및 4의 실시예들과 달리, RGB-스트라이프 구조를 갖는다.
도 7을 참조하면, 각각의 도트들(DT1a, DT2a, DT3a, DT4a, DT5a, DT6a, DT1a', DT2a', DT3a', DT4a', DT5a', DT6a', ...)은 제1 방향(DR1)으로 순차적으로 위치한 제1 색상(C1)의 화소, 제2 색상(C2) 화소, 및 제3 색상(C3)의 화소를 포함할 수 있다. 이러한 화소 배치 구조를 RGB-스트라이프 구조로 명명할 수 있다.
프로세서(9)는 제1 영상 프레임(IMF1)에 대해 화소들이 목표하는 휘도 레벨을 갖도록 화소들에 대응하는 계조 값들을 타이밍 제어부(11)로 제공할 수 있다. 예를 들어, 계조 값이 8비트로 표현되는 경우 256(=28)개의 계조가 각 화소에서 표현될 수 있다. 각 계조 값을 표현하는 비트의 수는 프로세서(9) 또는 표시 장치(10)의 사양에 따라서 변동될 수 있다.
프로세서(9)는 제1 영상 프레임(IMF1)에서 문자를 표시하기 위해, 문자를 구성하는 도트들(DT1a, DT2a, DT6a, DT3a', DT1a', DT5a', ...)이 흑색을 표시하고, 문자를 구성하지 않는 도트들(DT3a, DT4a, DT6a, DT2a', DT3a', DT6a', ...)이 백색을 표시하도록, 화소들에 대한 계조 값들을 타이밍 제어부(11)로 제공할 수 있다.
예를 들어, 프로세서(9)는 흑색 도트들에 포함된 화소들의 계조 값들을 모두 '0'으로 제공하고, 백색 도트들에 포함된 화소들의 계조 값들을 모두 '255'로 제공할 수 있다.
하지만 도트는 화소에 비해 큰 크기를 갖기 때문에, 도트 단위로 문자가 표현된 제1 영상 프레임(IMF1)에서 에일리어싱(aliasing)이 사용자에게 시인될 수도 있다.
도 8은 RGB-스트라이프 구조에서 표시된 안티-에일리어싱이 적용된 제2 영상 프레임을 설명하기 위한 도면이고, 도 9는 도 8의 제1 내지 제3 도트들을 확대하여 도시한 도면이다.
도 8의 제2 영상 프레임(IMF2)을 표시하는 화소부는 도 1 및 4의 실시예들과 달리, RGB-스트라이프 구조를 갖는다. 도 8의 화소부의 구조는 도 7의 화소부의 구조와 동일할 수 있다.
도 8을 참조하면, 각각의 도트들(DT1b, DT2b, DT3b, DT4b, DT5b, DT6b, DT1b', DT2b', DT3b', DT4b', DT5b', DT6b', ...)은 제1 방향(DR1)으로 순차적으로 위치한 제1 색상(C1)의 화소, 제2 색상(C2) 화소, 및 제3 색상(C3)의 화소를 포함할 수 있다.
프로세서(9)는 제1 영상 프레임(IMF2)의 문자에 안티-에일리어싱을 적용한 제2 영상 프레임(IMF2)에 대한 계조 값들을 타이밍 제어부(11)로 제공할 수 있다. 도 8의 제2 영상 프레임(IMF2)의 문자는 도 7의 제1 영상 프레임(IMF1)의 문자와 폰트(font)가 다를 수 있다. 한 실시예에서, 프로세서(9)는 별도의 처리 과정을 거쳐서 제1 영상 프레임(IMF1)의 문자를 제2 영상 프레임(IMF2)의 문자로 변환하는 것이 아니라, 안티-에일리어싱 효과가 나타나도록 계조 값이 정해진 특정 폰트의 문자를 제2 영상 프레임(IMF2)에 포함시킬 수 있다. 예를 들어, 윈도우즈(windows)에서 제공하는 클리어-타입 폰트(clear-type font)가 이러한 실시예에 해당할 수 있다. 다른 실시예에서, 프로세서(9)는 제1 영상 프레임(IMF1)의 문자의 계조 값들을 안티-에일리어싱 알고리즘을 통해 변환하여 제2 영상 프레임(IMF2)의 문자의 계조 값들을 생성할 수도 있다.
프로세서(9)는 문자의 가장자리를 구성하는 도트들(DT1b, DT1b')의 화소들이 순차적으로 상승 또는 하강하는 휘도 레벨을 갖도록 하는 계조 값들을 타이밍 제어부(11)로 제공할 수 있다. 여기서 문자의 가장자리는 문자를 기준으로 제1 방향(DR1) 또는 제1 방향(DR1)의 반대 방향에 위치한 가장자리를 의미할 수 있다.
예를 들어, 도 9를 참조하면, 문자를 기준으로 제1 방향(DR1)의 반대 방향에서 문자의 가장자리를 구성하는 제1 도트(DT1b)는 제1 내지 제3 화소들(PX1b, PX2b, PX3b)을 포함하고, 프로세서(9)는 제1 내지 제3 화소들(PX1b, PX2b, PX3b)이 순차적으로 하강하는 휘도 레벨을 갖도록 하는 제1 내지 제3 계조 값들을 제공할 수 있다. 즉, 제1 내지 제3 계조 값들은 서로 다르며, 제2 계조 값은 제1 계조 값 및 제3 계조 값의 사이 값에 해당할 수 있다. 예를 들어, 프로세서(9)는 제1 화소(PX1b)에 대해 제1 계조 값 '200'을 제공하고, 제2 화소(PX2b)에 대해 제2 계조 값 '100'을 제공하고, 제3 화소(PX3b)에 대해 제3 계조 값 '50'을 제공할 수 있다.
이때, 프로세서(9)는 제1 도트(DT1b)의 제1 방향(DR1)의 반대 방향에 위치한 제3 도트(DT3b)의 화소들에 대해 계조 값 '255'를 제공하고, 제1 도트(DT1b)의 제1 방향(DR1)에 위치한 제2 도트(DT2b)의 화소들에 대해 계조 값 '0'을 제공할 수 있다.
유사하게, 문자를 기준으로 제1 방향(DR1)에서 문자의 가장자리를 구성하는 제1 도트(DT1b')는 제1 내지 제3 화소들을 포함하고, 프로세서(9)는 제1 내지 제3 화소들이 순차적으로 상승하는 휘도 레벨을 갖도록 하는 제1 내지 제3 계조 값들을 제공할 수 있다. 즉, 제1 내지 제3 계조 값들은 서로 다르며, 제2 계조 값은 제1 계조 값 및 제3 계조 값의 사이 값에 해당할 수 있다. 예를 들어, 프로세서(9)는 제1 화소에 대해 제1 계조 값 '50'을 제공하고, 제2 화소에 대해 제2 계조 값 '100'을 제공하고, 제3 화소에 대해 제3 계조 값 '200'을 제공할 수 있다.
이때, 프로세서(9)는 제1 도트(DT1b')의 제1 방향(DR1)의 반대 방향에 위치한 제3 도트(DT3b')의 화소들에 대해 계조 값 '0'을 제공하고, 제1 도트(DT1b')의 제1 방향(DR1)에 위치한 제2 도트(DT2b')의 화소들에 대해 계조 값 '255'를 제공할 수 있다.
따라서, 사용자는 도 7의 제1 영상 프레임(IMF1)에 포함된 문자에 비해 도 8의 제2 영상 프레임(IMF2)에 포함된 문자를 더 부드럽고(smoothly) 명확하게(clearly) 시인할 수 있다.
도 10은 S-스트라이프 구조에서 제2 영상 프레임이 보정 없이 표시되는 경우를 설명하기 위한 도면이다.
도 10을 참조하면, 프로세서(9)가 제공한 제2 영상 프레임(IMF2)에 대한 계조 값들을 도 1의 표시 장치(10)의 화소부(14)에 보정없이 적용하는 경우가 도시된다.
프로세서(9)가 제공한 제2 영상 프레임(IMF2)은 RGB-스트라이프 구조를 전제로 한 것이기 때문에, S-스트라이프 구조를 갖는 표시 장치(10)의 화소부(14)에 제2 영상 프레임(IMF2)의 계조 값들이 그대로 적용되는 경우, 목적하는 안티-에일리어싱 효과가 발휘될 수 없다.
전술한 예에서, 제2 영상 프레임(IMF2)에서는 제1 화소(PX1b)의 제1 계조 값이 '200'으로 제공되고, 제2 화소(PX2b)의 제2 계조 값이 '100'으로 제공되고, 제3 화소(PX3b)의 제3 계조 값이 '50'으로 제공되었다. 이러한 경우, 제2 방향(DR2)으로 동일한 열에 위치한 제1 화소(PX1)의 제1 계조 값이 '200'이 되고, 제2 화소(PX2)의 제2 계조 값이 '100'이 되어, 표시된 문자는 톱니 형상의 가장자리를 갖게 된다. 따라서, 제1 계조 값 및 제2 계조 값은 보정이 필요하다. 다만, S-스트라이프 구조의 제1 도트(DT1)에서 제3 화소(PX3)의 상대적 위치는 RGB-스트라이프 구조의 제1 도트(DT1b)에서 제3 화소(PX3b)와 동일 또는 유사하므로, 제3 계조 값에 대한 보정은 불필요할 수 있다.
도 11은 본 발명의 제1 실시예에 따른 계조 보정부를 설명하기 위한 도면이고, 도 12는 제2 영상 프레임이 제1 실시예의 계조 보정부에 의해 보정된 제3 영상 프레임을 설명하기 위한 도면이다.
도 11을 참조하면, 제1 실시예의 계조 보정부(15a)는 제1 도트 검출부(110), 및 제1 도트 변환부(120)를 포함할 수 있다.
제1 도트 검출부(110)는 제1 내지 제3 도트들(DT1, DT2, DT3)의 계조 값들(G11, G12, G13, G21, G22, G23, G31, G32, G33)에 기초하여 계산된 제1 도트(DT1)의 가장자리 값이 임계 값 이상인 경우 제1 검출 신호(1DS)를 출력할 수 있다.
타이밍 제어부(11)가 문자를 구성하는 화소에 대한 정보를 프로세서(9)로부터 별도로 수신하지 않는 이상, 보정을 수행하기 전에 어떤 도트들이 문자의 가장자리를 구성하는지 검출할 필요가 있다. 다만, 표시 장치(10) 측에서는, 프로세서(9)로부터 별도의 정보를 수신하지 않는 이상, 검출된 도트가 그림의 가장자리인지 문자의 가장자리인지 구별할 수가 없으므로, 이하에서는 제1 도트 검출부(110)가 객체의 가장자리를 검출하는 과정으로 설명한다.
또한 이하에서, 제1 도트 검출부(110)는 도트 단위로 대상 도트가 가장자리 도트에 해당하는 지 여부를 검출한다. 예를 들어, 도트를 구성하는 화소들이 3개인 경우, 3개 화소에 대한 계조 값들의 평균 값을 도트의 값으로 할 수 있다. 이때, 실시예에 따라서, 각 화소의 계조 값들에 가중치를 곱할 수도 있다. 이하에서는 설명의 편의를 위해서, 각 화소의 계조 값들에 대한 가중치를 모두 1로 함으로써, 도트를 구성하는 계조 값들의 평균 값을 도트의 값으로 설명한다.
한 실시예에 따르면, 제1 도트 검출부(110)는 제1 방향(DR1)을 행 방향으로 하는 단일 행의 프리윗 마스크(Prewitt Mask)를 제1 내지 제3 도트들(DT1, DT2, DT3)에 적용하여, 제1 도트(DT1)의 가장자리 값을 계산할 수 있다. 예를 들어, 단일 행의 프리윗 마스크는 다음 수학식 1에 해당할 수 있다. 단일 행의 프리윗 마스크를 사용하는 경우, 타이밍 제어부(11)의 기존 라인 버퍼를 이용할 수 있고, 별도의 라인 버퍼가 불필요하므로, 비용 절감이 가능하다.
[수학식 1]
[-1 0 1]
수학식 1에서 1행 2열의 '0'은 판별 대상 도트의 값에 곱해질 수 있고, 1행 1열의 '-1'은 판별 대상 도트의 제1 방향(DR1)의 반대 방향에 인접한 도트의 값에 곱해질 수 있고, 1행 3열의 '1'은 판별 대상 도트의 제1 방향(DR1)에 인접한 도트의 값에 곱해질 수 있다. 곱해진 값들의 합산 값이 판별 대상 도트의 가장자리 값에 해당할 수 있다. 여기서 가장자리 값이 음수인 경우, 판별 대상 도트를 경계로 제1 방향(DR1)으로 계조 값이 하강하는 추세임을 의미한다. 또한, 가장자리 값이 양수인 경우, 판별 대상 도트를 경계로 제1 방향(DR1)으로 계조 값이 상승하는 추세임을 의미한다.
예를 들어, 도 8, 9, 및 10을 참조하여, 제3 도트(DT3)가 판별 대상 도트에 해당하는 경우를 설명한다. 제3 도트(DT3)의 계조 값들(G31, G32, G33)은 모두 '255'이므로, 제3 도트(DT3)의 값은 '255'이다. 제3 도트(DT3)의 제1 방향(DR1)의 반대 방향에 인접한 도트의 값은 '255'이다. 제3 도트(DT3)의 제1 방향(DR1)에 인접한 제1 도트(DT1)의 계조 값들(G11, G12, G13)은 각각 '200', '100', '50'이므로, 제1 도트(DT1)의 값은 '116'이다(편의상 소수점 부분은 제외(clipping)한다). 따라서, 제3 도트(DT3)를 판별 대상 도트로 하여 수학식 1을 적용하는 경우, 제3 도트(DT3)의 가장자리 값은 아래 수학식 2에 의해 '-139'가 된다.
[수학식 2]
255*(-1) + 255*0 + 116*1 = -139
또한 예를 들어, 도 8 및 9를 참조하여, 제1 도트(DT1)가 판별 대상 도트에 해당하는 경우를 설명한다. 전술한 바와 같이, 제1 도트(DT1)의 값은 전술한 바와 같이'116'이고, 제3 도트(DT3)의 값은 '255'이다. 제2 도트(DT2)의 계조 값들(G21, G22, G23)은 모두 '0'이므로, 제2 도트(DT2)의 값은 '0'이다. 따라서, 제1 도트(DT1)를 판별 대상 도트로 하여 수학식 1을 적용하는 경우, 제1 도트(DT1)의 가장자리 값은 아래 수학식 3에 의해 '-255'가 된다.
[수학식 3]
255*(-1) + 116*0 + 0*1 = -255
또한 예를 들어, 도 8 및 9를 참조하여, 제2 도트(DT2)가 판별 대상 도트에 해당하는 경우를 설명한다. 전술한 바와 같이, 제2 도트(DT2)의 값은 '0'이고, 제1 도트(DT1)의 값은 '116'이고, 제2 도트(DT2)의 제1 방향(DR1)에 인접한 도트의 값은 '116'이다. 따라서, 제2 도트(DT2)를 판별 대상 도트로 하여 수학식 1을 적용하는 경우, 제2 도트(DT2)의 가장자리 값은 아래 수학식 4에 의해 '0'이 된다.
[수학식 4]
116*(-1) + 0*0 + 116*1 = 0
한 실시예에 따르면, 제1 도트 검출부(110)는 판별 대상 도트의 가장자리 값이 임계 값 이상인 경우, 판별 대상 도트가 가장자리 도트에 해당함으로 판별하여 제1 검출 신호(DS)를 출력할 수 있다.
예를 들어, 임계 값은 도트 값의 최대 값의 70%로 미리 정해질 수 있다. 이러한 경우, 도트 값의 최대 값이 255이면, 임계 값은 178이 된다. 수학식 2, 3, 및 4를 참조하면, 도트들(DT3, DT1, DT2) 중 제1 도트(DT1)만 가장자리 값의 절대 값이 178을 초과한다. 따라서, 제1 도트 검출부(110)는 도트들(DT3, DT1, DT2) 중 제1 도트(DT1)에 대해서만 제1 검출 신호(1DS)를 출력할 수 있다.
단일 행의 프리윗 마스크는 다음 수학식 5와 같이 설정될 수도 있다.
[수학식 5]
[1 0 -1]
수학식 5의 마스크는 수학식 1의 마스크와 비교했을 때, 도출되는 가장자리 값의 부호가 반대로 될 수 있다.
다른 실시예에서, 제1 도트 검출부(110)는 제1 방향(DR1)을 행 방향으로 하고, 제2 방향(DR2)을 열 방향으로 하는 복수 행의 프리윗 마스크 또는 소벨 마스크(Sobel Mask)를 이용하여 판별 대상 도트의 가장자리 값을 계산할 수 있다.
예를 들어, 복수 행의 프리윗 마스크는 수학식 6 또는 수학식 7에 해당할 수 있다.
[수학식 6]
Figure 112018058856869-pat00001
[수학식 7]
Figure 112018058856869-pat00002
수학식 6 및 7에 의하면, 제1 도트(DT1)의 가장자리 값을 계산하는 경우, 제1 내지 제3 도트들(DT1, DT2, DT3)의 이전 행 도트들 3개와 다음 행 도트들 3개가 더 고려된다. 계산 방식은 단일 행의 프리윗 마스크를 이용하는 경우와 유사하므로 중복하여 설명하지 않는다.
예를 들어, 복수 행의 소벨 마스크는 수학식 8 또는 수학식 9에 해당할 수 있다.
[수학식 8]
Figure 112018058856869-pat00003
[수학식 9]
Figure 112018058856869-pat00004
계산 방식은 복수 행의 프리윗 마스크를 이용하는 경우와 유사하므로 중복하여 설명하지 않는다.
제1 도트 변환부(120)는 제1 검출 신호(1DS)가 입력된 경우에 제1 계조 값(G11)을 제1 보정 계조 값(G11')으로 변환하고, 제2 계조 값(G12)을 제2 보정 계조 값(G12')으로 변환할 수 있다.
한 실시예에서, 제1 도트 변환부(120)는 서로 동일한 제1 보정 계조 값(G11') 및 제2 보정 계조 값(G12')을 생성할 수 있다.
예를 들어, 제1 도트 변환부(120)는 제1 계조 값(G11) 및 제2 계조 값(G12)의 평균 값을 제1 보정 계조 값(G11') 및 제2 보정 계조 값(G12')으로 설정할 수 있다. 즉, 제2 영상 프레임(IMF2)에서 제1 계조 값(G11)은 '200'이고, 제2 계조 값(G12)은 '100'인 경우, 보정 후의 제3 영상 프레임(IMF3)에서 제1 화소(PX1)에 대한 제1 보정 계조 값(G11')은 '150'으로 설정되고, 제2 화소(PX2)에 대한 제2 보정 계조 값(G12')은 '150'으로 설정될 수 있다.
데이터 구동부(12)는 제1 보정 계조 값(G11')에 대응하는 제1 데이터 전압을 제1 화소(PX1)에 공급하고, 제2 보정 계조 값(G12')에 대응하는 제2 데이터 전압을 제2 화소(PX2)에 공급하고, 제3 계조 값(G13)에 대응하는 제3 데이터 전압을 제3 화소(PX3)에 공급할 수 있다.
도 10의 제2 영상 프레임(IMF2)과 달리, 도 12의 제3 영상 프레임(IMF3)에서는 계조 값들이 제1 방향(DR1)을 따라 순차적으로 하강하게 되므로, S-스트라이프 구조에서도 안티-에일리어싱 효과가 발휘될 수 있음을 확인할 수 있다. 즉, 프로세서(9)가 표시 장치(10)의 화소부(14)의 구조와 무관하게 안티-에일리어싱 폰트에 대한 제2 영상 프레임(IMF2)을 제공하더라도, 표시 장치(10) 측에서 제2 영상 프레임(IMF2)을 보정하여 제3 영상 프레임(IMF3)을 생성함으로써, 안티-에일리어싱 효과를 발휘할 수 있다.
또 다른 예를 들어, 제1 도트 변환부(120)는 제1 계조 값(G11)에 제1 가중치(wr)를 적용한 값과 제2 계조 값(G12)에 제2 가중치(wg)를 적용한 값을 합산하여 제1 보정 계조 값(G11') 및 제2 보정 계조 값(G12')으로 설정할 수 있다.
예를 들어, 아래 수학식 10 및 11을 이용하여 서로 동일한 제1 보정 계조 값(G11') 및 제2 보정 계조 값(G12')을 계산할 수 있다.
[수학식 10]
G11'= wr*G11 + wg*G12
[수학식 11]
G12'= wr*G11 + wg*G12
이때, 서로 동일한 계조 값에 대하여 제1 화소(PX1)의 휘도가 제2 화소(PX2)의 휘도보다 낮은 경우, 제1 가중치(wr)는 제2 가중치(wg)보다 작을 수 있다. 반대로, 서로 동일한 계조 값에 대하여 제1 화소(PX1)의 휘도가 제2 화소(PX2)의 휘도보다 높은 경우, 제1 가중치(wr)는 제2 가중치(wg)보다 클 수 있다. 즉, 수학식 10 및 11에 따르면, 제1 보정 계조 값(G11') 및 제2 보정 계조 값(G12')을 설정함에 있어서, 휘도 기여율이 낮은 화소의 계조 값은 작게 반영하고, 휘도 기여율이 큰 화소의 계조 값은 크게 반영할 수 있다.
예시적인 제1 가중치(wr) 및 제2 가중치(wg)에 대해서는 도 13에 대한 설명을 참조한다.
도 13은 제2 영상 프레임이 제1 실시예의 계조 보정부에 의해 달리 보정된 제3 영상 프레임을 설명하기 위한 도면이다.
도 13의 제3 영상 프레임(IMF3')은 도 12의 제3 영상 프레임(IMF3)과 비교했을 때, 제1 보정 계조 값(G11') 및 제2 보정 계조 값(G12')이 서로 다를 수 있다.
제1 도트 변환부(120)는 제1 계조 값(G11) 및 제2 계조 값(G12)을 합산한 값이 제1 보정 계조 값(G11')과 제2 보정 계조 값(G12')을 합산한 값과 동일하도록 제1 보정 계조 값(G11') 및 제2 보정 계조 값(G12')을 생성할 수 있다. 이때, 제1 보정 계조 값(G11')과 제2 보정 계조 값(G12')은 서로 다를 수 있다.
예를 들어, 서로 동일한 계조 값에 대하여 제1 화소(PX1)의 휘도가 제2 화소(PX2)의 휘도보다 낮도록 구성된 경우, 제1 보정 계조 값(G11')은 제2 보정 계조 값(G12')보다 높을 수 있다.
ITU-R BT.601 표준을 참조하면, 동일한 계조 값이더라도 적색, 녹색, 청색이 휘도에 기여하는 정도가 다름에 기초하여, 다음과 같은 수학식 12가 성립함을 기재하고 있다.
[수학식 12]
Y = wr*R + wg*G + wb*B, 이때, wr=0.299, wg=0.587, wb=0.114
여기서, Y는 휘도이고, R은 적색 화소의 계조 값이고, G는 녹색 화소의 계조 값이고, B는 청색 화소의 계조 값이며, wr, wg, wb는 각 색상의 가중치다. 즉, 동일한 계조 값에 대해서, 녹색 화소가 가장 밝고, 청색 화소가 가장 어두울 수 있다.
따라서, 제1 화소(PX1)가 적색 화소이고, 제2 화소(PX2)가 녹색 화소인 경우, 서로 동일한 계조 값에 대하여 제1 화소(PX1)의 휘도가 제2 화소(PX2)의 휘도보다 낮을 수 있다. 이러한 경우, 제1 보정 계조 값(G11')을 제2 보정 계조 값(G12')보다 높게 함으로써, 제1 화소(PX1)의 휘도 레벨 및 제2 화소(PX2)의 휘도 레벨을 실질적으로 동일하게 할 수 있다.
반면에, 서로 동일한 계조 값에 대하여 제2 화소(PX2)의 휘도가 제1 화소(PX1)의 휘도보다 낮도록 구성된 경우, 제2 보정 계조 값(G12')은 제1 보정 계조 값(G11')보다 높을 수 있다.
따라서, 제1 화소(PX1)가 녹색 화소이고, 제2 화소(PX2)가 적색 화소인 경우, 서로 동일한 계조 값에 대하여 제2 화소(PX2)의 휘도가 제1 화소(PX1)의 휘도보다 낮을 수 있다. 이러한 경우, 제2 보정 계조 값(G12')을 제1 보정 계조 값(G11')보다 높게 함으로써, 제1 화소(PX1)의 휘도 레벨 및 제2 화소(PX2)의 휘도 레벨을 실질적으로 동일하게 할 수 있다.
다른 실시예에서, 제1 도트 변환부(120)는 수학식 10 및 수학식 11에 의해 획득된 제1 보정 계조 값(G11') 및 제2 보정 계조 값(G12')을 아래 수학식 13 및 14를 통해서, 제1 최종 보정 계조 값(G11_f) 및 제2 최종 보정 계조 값(G12_f)을 산출할 수도 있다.
[수학식 13]
G11_f = G11'/(wr*2)
[수학식 14]
G12_f = G12'/(wg*2)
수학식 13 및 14에 따르면, 서로 동일한 계조 값에 대하여 제1 화소(PX1)의 휘도가 제2 화소(PX2)의 휘도보다 낮도록 구성된 경우, 제1 최종 보정 계조 값(G11_f)은 제2 최종 보정 계조 값(G12_f)보다 높을 수 있다. 반면에 서로 동일한 계조 값에 대하여 제2 화소(PX2)의 휘도가 제1 화소(PX1)의 휘도보다 낮도록 구성된 경우, 제2 최종 보정 계조 값(G12_f)은 제1 최종 보정 계조 값(G11_f)보다 높을 수 있다.
도 14는 도 8의 제4 내지 제6 도트들을 확대하여 도시한 도면이다.
도 8 및 14를 참조하면, 제5 도트(DT5b)는 제4 도트(DT4b)에 제2 방향(DR2)으로 인접한다. 제6 도트(DT6b)는 제4 도트(DT4b)에 제2 방향(DR2)의 반대 방향으로 인접한다.
제2 영상 프레임(IMF2)에서, 제5 도트(DT5b) 및 제4 도트(DT4b)는 문자를 구성하지 않아서 백색을 표시하고, 제6 도트(DT6b)는 문자를 구성하여 흑색을 표시할 수 있다. 제5 도트(DT5b)의 화소들의 계조 값들은 모두 '255'일 수 있고, 따라서 제5 도트(DT5b)의 값은 '255'일 수 있다. 제4 도트(DT4b)의 제4 화소(DT4b), 제5 화소(DT5b), 및 제6 화소(DT6b)의 계조 값들은 모두 '255'일 수 있고, 따라서 제4 도트(DT4b)의 값은 '255'일 수 있다. 제6 도트(DT6b)의 화소들의 계조 값들은 모두 '0'일 수 있고, 따라서 제6 도트(DT6b)의 값은 '0'일 수 있다.
제2 영상 프레임(IMF2)에서, 제4 도트(DT4b)는 문자의 가장자리에 해당하는 제6 도트(DT6b)에 접하는 도트이다. 제4 도트(DT4b)의 화소들(PX4, PX5, PX6)은 제1 방향(DR1) 기준으로 동일 또는 유사한 비율로 제6 도트(DT6b)에 제2 방향(DR2)으로 접하기 때문에, RGB-스트라이프 구조에서 제2 영상 프레임(IMF2)을 표시하는데 특별한 문제가 없다.
도 15는 S-스트라이프 구조에서 제2 영상 프레임이 보정 없이 표시되는 경우를 설명하기 위한 도면이다.
도 15를 참조하여 제2 영상 프레임(IMF2)이 도 1의 표시 장치(10)의 화소부(14)에서 표시되는 경우를 설명한다.
화소부(14)에서, 제5 도트(DT5)는 제4 도트(DT4)에 제2 방향(DR2)으로 인접한다. 제6 도트(DT6)는 제4 도트(DT4)에 제2 방향(DR2)의 반대 방향으로 인접한다.
제4 도트(DT4)는 제4 화소(PX4), 제5 화소(PX5), 및 제6 화소(PX6)를 포함하고, 제6 화소(PX6)는 제4 화소(PX4) 및 제5 화소(PX5)로부터 제1 방향(DR1)에 위치하고, 제4 화소(PX4)는 제5 화소(PX5)로부터 제2 방향(DR2)에 위치할 수 있다.
제2 영상 프레임(IMF2)에서, 제5 도트(DT5) 및 제4 도트(DT4)는 문자를 구성하지 않아서 백색을 표시하고, 제6 도트(DT6)는 문자를 구성하여 흑색을 표시할 수 있다. 제5 도트(DT5)의 화소들의 계조 값들은 모두 '255'일 수 있고, 따라서 제5 도트(DT5)의 값은 '255'일 수 있다. 제4 도트(DT4)의 제4 화소(PX4), 제5 화소(PX5), 및 제6 화소(PX6)의 계조 값들은 모두 '255'일 수 있고, 따라서 제4 도트(DT4)의 값은 '255'일 수 있다. 제6 도트(DT6)의 화소들의 계조 값들은 모두 '0'일 수 있고, 따라서 제6 도트(DT6)의 값은 '0'일 수 있다.
도 14의 경우와 달리, 제4 화소(PX4)와 제6 도트(DT6) 간의 거리와 제5 화소(PX5)와 제6 도트(DT6) 간의 거리는 서로 다르다. 즉, 제5 화소(PX5)와 제6 도트(DT6) 간의 거리가 제4 화소(PX4)와 제6 도트(DT6) 간의 거리에 비해 더 짧다. 따라서, 사용자에게는 문자의 상부 가장자리에서 제5 화소(PX5)의 제2 색상(C2)이 제1 방향(DR1)으로 연장되는 줄무늬가 시인될 수도 있다(색띔 문제).
반면에, 도 8을 참조하면, 제4 도트(DT4b')에 대응하는 화소부(14)의 제4 도트에서는 제4 화소와 제6 도트 간의 거리가 제5 화소와 제6 도트 간의 거리에 비해 더 짧다. 따라서, 사용자에게는 문자의 하부 가장자리에서 제4 화소의 제1 색상(C1)이 제1 방향(DR1)으로 연장되는 줄무늬가 시인될 수도 있다.
도 16은 본 발명의 제2 실시예에 다른 계조 보정부를 설명하기 위한 도면이고, 도 17은 제2 영상 프레임이 제2 실시예의 계조 보정부에 의해 보정된 제4 영상 프레임을 설명하기 위한 도면이다.
도 16을 참조하면, 제2 실시예의 계조 보정부(15b)는 제2 도트 검출부(210), 및 제2 도트 변환부(220)를 포함할 수 있다.
제2 도트 검출부(210)는 제4 내지 제6 도트들(DT4, DT5, DT6)에 대한 계조 값들(G41, G42, G43, G51, G52, G53, G61, G62, G63)에 기초하여 제4 도트(DT4)가 제2 영상 프레임(IMF2)에 포함된 객체의 가장자리에 접하는 도트로 판별되는 경우 제2 검출 신호(2DS)를 출력할 수 있다.
예를 들어, 제2 도트 검출부(210)는 제4 내지 제6 도트들(DT4, DT5, DT6)에 대한 계조 값들(G41, G42, G43, G51, G52, G53, G61, G62, G63)에 기초하여 제4 도트(DT4)의 가장자리 값이 임계 값 이상인 경우 제2 검출 신호(2DS)를 출력할 수 있다.
한 실시예에 따르면, 제2 도트 검출부(210)는 제2 방향(DR2)을 열 방향으로 하는 단일 열의 프리윗 마스크를 제4 내지 제6 도트들(DT4, DT5, DT6)에 적용하여, 제4 도트(DT4)의 가장자리 값을 계산할 수 있다. 예를 들어, 단일 열의 프리윗 마스크는 다음 수학식 15에 해당할 수 있다.
[수학식 15]
Figure 112018058856869-pat00005
수학식 15에서 2행 1열의 '0'은 판별 대상 도트의 값에 곱해질 수 있고, 1행 1열의 '1'은 판별 대상 도트의 제2 방향(DR2)에 인접한 도트의 값에 곱해질 수 있고, 3행 1열의 '-1'은 판별 대상 도트의 제2 방향(DR2)의 반대 방향에 인접한 도트의 값에 곱해질 수 있다. 곱해진 값들의 합산 값이 판별 대상 도트의 가장자리 값에 해당할 수 있다. 여기서 가장자리 값이 음수인 경우, 판별 대상 도트를 경계로 제2 방향(DR2)으로 계조 값이 하강하는 추세임을 의미한다. 또한, 가장자리 값이 양수인 경우, 판별 대상 도트를 경계로 제2 방향(DR2)으로 계조 값이 상승하는 추세임을 의미한다.
예를 들어, 도 8, 14, 및 15를 참조하여, 제5 도트(DT5)가 판별 대상 도트에 해당하는 경우를 설명한다. 제5 도트(DT5)의 값은 '255'이고, 제5 도트(DT5)의 제2 방향(DR2)에 위치한 도트의 값은 '255'이고, 제4 도트(DT4)의 값은 '255'이다. 따라서, 제5 도트(DT5)를 판별 대상 도트로 하여 수학식 15를 적용하는 경우, 제5 도트(DT5)의 가장자리 값은 '0'이 된다.
또한 예를 들어, 도 8, 14, 및 15를 참조하여, 제4 도트(DT4)가 판별 대상 도트에 해당하는 경우를 설명한다. 제4 도트(DT4)의 값은 '255'이고, 제5 도트(DT5)의 값은 '255'이고, 제6 도트(DT6)의 값은 '0'이다. 따라서, 제4 도트(DT4)를 판별 대상 도트로 하여 수학식 15를 적용하는 경우, 제4 도트(DT4)의 가장자리 값은 '255'가 된다.
또한 예를 들어, 도 8, 14, 및 15를 참조하여, 제6 도트(DT6)가 판별 대상 도트에 해당하는 경우를 설명한다. 제6 도트(DT6)의 값은 '0'이고, 제4 도트(DT4)의 값은 '255'이고, 제6 도트(DT6)에 제2 방향(DR2)의 반대 방향으로 접한 도트의 값은 '255'이다. 따라서, 제6 도트(DT6)를 판별 대상 도트로 하여 수학식 15를 적용하는 경우, 제6 도트(DT6)의 가장자리 값은 '0'이 된다.
한 실시예에 따르면, 제2 도트 검출부(210)는 판별 대상 도트의 가장자리 값이 임계 값 이상인 경우, 판별 대상 도트가 객체의 가장자리에 접하는 도트에 해당함으로 판별하여 제2 검출 신호(2DS)를 출력할 수 있다.
예를 들어, 임계 값은 도트 값의 최대 값의 70%로 미리 정해질 수 있다. 이러한 경우, 도트 값의 최대 값이 255이면, 임계 값은 178이 된다. 도트들(DT4, DT5, DT6) 중 제4 도트(DT4)만 가장자리 값의 절대 값이 178을 초과한다. 따라서, 제2 도트 검출부(210)는 도트들(DT4, DT5, DT6) 중 제4 도트(DT4)에 대해서만 제2 검출 신호(2DS)를 출력할 수 있다.
한 실시예에 따르면, 제2 검출 신호(2DS)는 가장자리 값의 부호를 정보로 포함할 수 있다.
수학식 15의 마스크는 수학식 5, 수학식 6, 수학식 7, 수학식 8, 수학식 9 등과 같이 변형될 수 있다. 중복된 설명은 생략한다.
제2 도트 변환부(220)는 제2 검출 신호(2DS)가 입력된 경우에, 제2 검출 신호(2DS)에 기초하여 제4 화소(PX4)에 대응하는 제4 계조 값(G41) 및 제5 화소(PX5)에 대응하는 제5 계조 값(G42) 중 하나를 선택하고, 선택된 계조 값을 감소시킴으로써 제3 보정 계조 값을 생성할 수 있다.
전술한 바와 같이, 제2 검출 신호(2DS)는 가장자리 값의 부호를 정보로 포함할 수 있다. 예를 들어 수학식 15의 마스크가 이용된 경우, 전술한 바와 같이, 가장자리 값이 음수인 경우, 판별 대상 도트를 경계로 제2 방향(DR2)으로 계조 값이 하강하는 추세임을 의미한다. 또한, 가장자리 값이 양수인 경우, 판별 대상 도트를 경계로 제2 방향(DR2)으로 계조 값이 상승하는 추세임을 의미한다.
전술한 제4 도트(DT4)의 가장자리 값은 '255'로써, 양수이다. 따라서, 제2 도트 변환부(220)는 제2 검출 신호(2DS)를 기초로 제4 도트(DT4)와 제6 도트(DT6)의 경계 영역이 객체의 가장자리 임을 인식할 수 있다. 이러한 경우, 제2 도트 변환부(220)는 제5 화소(PX5)에 대응하는 제5 계조 값(G42)을 선택하고, 제5 계조 값(G42)을 감소시킴으로써 제3 보정 계조 값(G42')을 생성할 수 있다. 제2 도트 변환부(220)가 제5 계조 값(G42)을 감소시켜 제3 보정 계조 값(G42')을 생성한 경우, 데이터 구동부(12)는 제3 보정 계조 값(G42')에 대응하는 데이터 전압을 제5 화소(PX5)로 공급할 수 있다.
예를 들어, 제3 보정 계조 값(G42')은 선택된 제5 계조 값(G42)을 20% 감소시킨 계조 값일 수 있다. 감소량은 표시 장치(10)의 사양에 따라 달리 정해질 수 있다.
화소부(14)에 도 15의 제2 영상 프레임(IMF2)이 적용된 경우와 도 17의 제4 영상 프레임(IMF4)이 적용된 경우를 비교해보면, S-스트라이프 구조에서 제5 화소(PX5)에 의한 색띔 문제가 완화될 수 있음을 확인할 수 있다.
도 8의 도트들(DT4b', DT5b', DT6b')을 참조하면, 제2 도트 검출부(210)는 제4 내지 제6 도트들에 대해서, 판별 대상 도트가 제4 도트일 때, 가장자리 값이 음수임을 정보로 갖는 제2 검출 신호(2DS)를 출력할 것이다. 따라서, 제2 도트 변환부(220)는 제2 검출 신호(2DS)를 기초로 제4 도트와 제5 도트의 경계 영역이 객체의 가장자리 임을 인식할 수 있다. 이러한 경우, 제2 도트 변환부(220)는 제4 화소에 대응하는 제4 계조 값을 선택하고, 제4 계조 값을 감소시킴으로써 제3 보정 계조 값을 생성할 수 있다. 제2 도트 변환부(220)가 제4 계조 값을 감소시켜 제3 보정 계조 값을 생성한 경우, 데이터 구동부(12)는 제3 보정 계조 값에 대응하는 데이터 전압을 제4 화소로 공급할 수 있다.
도 18은 본 발명의 제3 실시예에 따른 계조 보정부를 설명하기 위한 도면이다.
도 18의 계조 보정부(15c)는 도 11의 계조 보정부(15a) 및 도 16의 계조 보정부(15b)를 포함한다.
이러한 경우, 제2 영상 프레임(IMF2)에 대해서 제1 도트 검출부(110) 및 제1 도트 변환부(120)에 의한 보정이 먼저 수행될 것인지, 제2 도트 검출부(210) 및 제2 도트 변환부(220)에 의한 보정이 먼저 수행될 것인지가 문제될 수 있다.
도 7 및 8을 참조하면, 프로세서(9)가 안티-에일리어싱 폰트를 사용하여 제2 영상 프레임(IMF2)을 구성하는 경우, 제1 방향(DR1)으로 계조 값들의 순차적인 변화가 있음을 확인할 수 있다.
따라서, 한 실시예에 따르면, 제1 도트 검출부(110) 및 제1 도트 변환부(120)에 의한 보정이 먼저 수행됨으로써, 주된 방향인 제1 방향(DR1)으로 보정이 먼저 수행될 수 있다. 제1 방향(DR1)은 문장에서 문자가 나열되는 방향일 수 있다.
하지만 다른 실시예에서, 에일리어싱 문제의 해결보다 색띔 문제의 해결을 더 중요시하는 경우, 제2 도트 검출부(210) 및 제2 도트 변환부(220)에 의한 보정이 먼저 수행될 수도 있다.
도 19는 도 8의 제7 내지 제10 도트들을 확대하여 도시한 도면이다.
제7 도트(DT7b)는 제7 화소(PX7b), 제8 화소(PX8b), 및 제9 화소(PX9b)를 포함할 수 있다. 예를 들어, 프로세서(9)는 제2 영상 프레임(IMF2)에서 제7 화소(PX7b)에 계조 값 '50'을 제공하고, 제8 화소(PX8b)에 계조 값 '100'을 제공하고, 제9 화소(PX9b)에 계조 값 '200'을 제공할 수 있다.
제8 도트(DT8b)는 제7 도트(DT7b)에 제1 방향(DR1)으로 인접하고, 제10 화소(PX10b), 제11 화소(PX11b), 및 제12 화소(PX12b)를 포함할 수 있다. 예를 들어, 프로세서(9)는 제2 영상 프레임(IMF2)에서 제10 화소(PX10b), 제11 화소(PX11b), 및 제12 화소(PX12b)에 계조 값들 '255'를 제공할 수 있다.
제9 도트(DT9b)는 제7 도트(DT7b)에 제2 방향(DR2)의 반대 방향으로 인접하고, 제13 화소(PX13b), 제14 화소(PX14b), 및 제15 화소(PX15b)를 포함할 수 있다. 예를 들어, 프로세서(9)는 제2 영상 프레임(IMF2)에서 제13 화소(PX13b)에 계조 값 '50'을 제공하고, 제14 화소(PX14b)에 계조 값 '100'을 제공하고, 제15 화소(PX15b)에 계조 값 '200'을 제공할 수 있다.
제10 도트(DT10b)는 제9 도트(DT9b)에 제1 방향(DR1)으로 인접하고, 제16 화소(PX16b), 제17 화소(PX17b), 및 제18 화소(PX18b)를 포함할 수 있다. 예를 들어, 프로세서(9)는 제2 영상 프레임(IMF2)에서 제16 화소(PX16b), 제17 화소(PX17b), 및 제18 화소(PX18b)에 계조 값들 '255'를 제공할 수 있다.
도 19의 RGB-스트라이프 구조에서, 제1 방향(DR1)으로 휘도 변화가 순차적으로 발생하고, 제2 방향(DR2)으로 휘도가 일정하게 유지되기 때문에, 안티-에일리어싱 효과가 발휘될 수 있다.
도 20은 S-스트라이프 구조에서 제2 영상 프레임이 보정 없이 표시되는 경우를 설명하기 위한 도면이다.
제7 도트(DT7)는 제7 화소(PX7), 제8 화소(PX8), 및 제9 화소(PX9)를 포함하고, 제9 화소(PX9)는 제7 화소(PX7) 및 제8 화소(PX8)로부터 제1 방향(DR1)에 위치하고, 제7 화소(PX7)는 제8 화소(PX8)로부터 제2 방향(DR2)에 위치할 수 있다.
제8 도트(DT8)는 제7 도트(DT7)에 제1 방향(DR1)으로 인접하고, 제10 화소(PX10), 제11 화소(PX11), 및 제12 화소(PX12)를 포함하고, 제12 화소(PX12)는 제10 화소(PX10) 및 제11 화소(PX11)로부터 제1 방향(DR1)에 위치하고, 제10 화소(PX10)는 제11 화소(PX11)로부터 제2 방향(DR2)에 위치할 수 있다.
제9 도트(DT9)는 제7 도트(DT7)에 제2 방향(DR2)의 반대 방향으로 인접하고, 제13 화소(PX13), 제14 화소(PX14), 및 제15 화소(PX15)를 포함하고, 제15 화소(PX15)는 제13 화소(PX13) 및 제14 화소(PX14)로부터 제1 방향(DR1)에 위치하고, 제13 화소(PX13)는 제14 화소(PX14)로부터 제2 방향(DR2)에 위치할 수 있다.
제10 도트(DT10)는 제9 도트(DT9)에 제1 방향(DR1)으로 인접하고, 제16 화소(PX16), 제17 화소(PX17), 및 제18 화소(PX18)를 포함하고, 제18 화소(PX18)는 제16 화소(PX16) 및 제17 화소(PX17)로부터 제1 방향(DR1)에 위치하고, 제16 화소(PX16)는 제17 화소(PX17)로부터 제2 방향(DR2)에 위치할 수 있다.
도 20의 S-스트라이프 구조에서, 제2 영상 프레임(IMF2)의 계조 값들이 보정없이 적용되는 경우, 제1 방향(DR1) 및/또는 제2 방향(DR2)으로 휘도 변화가 불규칙하게 되어, 안티-에일리어싱 효과가 적절히 발휘될 수 없다.
또한, 계조 값들 '50'이 제공되는 제7 화소(PX7) 및 제14 화소(PX13)에 비해 계조 값들 '100'이 제공되는 제8 화소(PX8) 및 제14 화소(PX14)에서 제2 색상(C2)에 대한 색띔 현상이 발생할 수도 있다. 이러한 색띔 현상은 서로 동일한 계조 값에 대하여 제2 색상(C2)의 휘도가 제1 색상(C1)의 휘도에 비해 높은 경우, 더 강하게 발생할 수도 있다. 예를 들어, 제2 색상(C2)은 녹색이고, 제1 색상(C1)은 적색일 수 있다.
도 21은 본 발명의 제4 실시예에 다른 계조 보정부를 설명하기 위한 도면이고, 도 22는 제2 영상 프레임이 제4 실시예의 계조 보정부에 의해 일부 보정된 제5 부분 영상 프레임을 설명하기 위한 도면이다.
도 21을 참조하면, 계조 보정부(15d)는 제3 도트 변환부(320)를 포함할 수 있다. 계조 보정부(15d)와 제3 도트 변환부(320)는 서로 동일한 구성요소를 지칭할 수도 있다.
다른 실시예들과 달리, 계조 보정부(15d)는 별도의 도트 검출부를 포함하지 않을 수 있다. 즉, 제4 실시예의 계조 보정부(15d)는 가장자리 도트 검출 과정을 거치지 않고, 모든 도트들에 대해서 계조 보정을 실시할 수 있다. 다만, 이하 수학식이 적용될 수 없는 최외곽 몇몇 도트들에 대해서는 계조 보정이 실시되지 않을 수도 있다.
계조 보정부(15d)는 제8 내지 제10 도트들(DT8, DT9, DT10)의 동일한 색상의 계조 값들(G71, G72, G73, G81, G82, G83, G91, G92, G93, G101, G102, G103)에 기초하여 제7 도트(DT7)의 각 색상(C1, C2, C3)에 대한 보정 계조 값들(G71', G72', G73')을 생성할 수 있다.
계조 보정부(15d)는, 제1 색상(C1)에 대하여, 제7 화소(PX7), 제10 화소(PX10), 제13 화소(PX13), 및 제16 화소(PX16)의 계조 값들(G71, G81, G91, G101)에 기초하여 제4 보정 계조 값(G71')을 생성할 수 있다. 또한 계조 보정부(15d)는, 제2 색상(C2)에 대하여, 제8 화소(PX8), 제11 화소(PX11), 제14 화소(PX14), 및 제17 화소(PX17)의 계조 값들(G72, G82, G92, G102)에 기초하여 제5 보정 계조 값(G72')을 생성할 수 있다. 또한 계조 보정부(15d)는, 제3 색상(C3)에 대하여, 제9 화소(PX9), 제12 화소(PX12), 제15 화소(PX15), 및 제18 화소(PX18)의 계조 값들(G73, G83, G93, G103)에 기초하여 제6 보정 계조 값(G73')을 생성할 수 있다.
데이터 구동부(12)는 제4 보정 계조 값(G71')에 대응하는 데이터 전압을 제7 화소(PX7)에 공급하고, 제5 보정 계조 값(G72')에 대응하는 데이터 전압을 상기 제8 화소(PX8)에 공급하고, 제6 보정 계조 값(G73')에 대응하는 데이터 전압을 제9 화소(PX9)에 공급할 수 있다.
예를 들어, 계조 보정부(15d)는 아래 수학식 16에 기초하여 제7 도트(DT7)에 대한 제4 내지 제6 보정 계조 값들(G71', G72', G73')을 생성할 수 있다.
[수학식 16]
Figure 112018058856869-pat00006
여기서, F1은 제7 도트(DT7)의 각 화소들(PX7, PX8, PX9)에 곱해지는 가중치이고, F2는 제8 도트(DT8)의 각 화소들(PX10, PX11, PX12)에 곱해지는 가중치이고, F3는 제9 도트(DT9)의 각 화소들(PX13, PX14, PX15)에 곱해지는 가중치이고, F4는 제10 도트(DT10)의 각 화소들(PX16, PX17, PX18)에 곱해지는 가중치일 수 있다.
한 실시예에 따르면, 수학식 16에서, F1의 크기가, F2, F3, 및 F4에 비해 클 수 있다. 즉, 자기 계조 비율(self-grayscale ratio)이 클 수 있다. 따라서, 제4 보정 계조 값(G71')을 생성함에 있어서 제7 화소(PX7)의 계조 값(G71)에 대한 가중치인 F1이 가장 크고, 제5 보정 계조 값(G72')을 생성함에 있어서 제8 화소(PX8)의 계조 값(G72)에 대한 가중치인 F1이 가장 크고, 제6 보정 계조 값(G73')을 생성함에 있어서 제9 화소(PX9)의 계조 값(G73)에 대한 가중치인 F1이 가장 클 수 있다.
한 실시예에 따르면, 수학식 16에서 F1, F2, F3, 및 F4를 합산한 값은 1일 수 있다. 이때, 제품에 따라, F1, F2, F3, 및 F4는 20% 내외로 가변적으로 조정될 수 있다. 예를 들어, F1은 0.625, F2는 0.125, F3는 0.125, F4는 0.125로 정해질 수도 있다. 또한, 제품에 따라, F1은 0.5 이상 0.75 이하인 값이고, F2는 0.1 이상 0.15 이하인 값이고, F3는 0.1 이상 0.15 이하인 값이고, F4는 0.1 이상 0.15 이하인 값으로 정해질 수 있다.
당업자는 예시된 수치들을 적절히 조절하여 제품에 맞는 F1, F2, F3, 및 F4의 값들을 결정할 수 있다.
예를 들어, 제4 보정 계조 값(G71')은 아래 수학식 17과 같이 계산될 수 있다.
[수학식 17]
0.625*50 + 0.125*255 + 0.125*50 + 0.125*255 = 101.25
여기서 소수점 이하의 값을 버리는 경우, 제4 보정 계조 값(G71')은 '101'이 될 수 있다.
예를 들어, 제5 보정 계조 값(G72')은 아래 수학식 18과 같이 계산될 수 있다.
[수학식 18]
0.625*100 + 0.125*255 + 0.125*100 + 0.125*255 = 138.75
여기서 소수점 이하의 값을 버리는 경우, 제5 보정 계조 값(G72')은 '138'이 될 수 있다.
예를 들어, 제6 보정 계조 값(G73')은 아래 수학식 19와 같이 계산될 수 있다.
[수학식 19]
0.625*200 + 0.125*255 + 0.125*200 + 0.125*255 = 213.75
여기서 소수점 이하의 값을 버리는 경우, 제6 보정 계조 값(G73')은 '213'이 될 수 있다.
계산된 제4 내지 제6 보정 계조 값들(G71', G72', G73')은 보정전 계조 값들(G71, G72, G73)에 비해 서로 간의 차이가 감소함을 확인할 수 있다. 따라서, 도 20에서 발생하는 색띔 문제가 완화될 수 있다.
또한, 계산된 제4 내지 제6 보정 계조 값들(G71', G72', G73')은 보정전 계조 값들(G71, G72, G73)에 비해서 고계조 방향으로 보정되는 것을 확인할 수 있다. 사람의 눈은 저계조의 변화보다 고계조의 변화에 덜 민감하기 때문에, 도 20에서 발생하는 색띔 문제가 더욱 완화될 수 있다.
도 22에서는 제2 영상 프레임(IMF2) 중 일부 도트, 즉 제7 도트(DT7)에 보정 계조 값들(G71', G72', G73')이 적용된 제5 부분 영상 프레임(IMF5p)이 도시된다. 다른 도트들(DT8, DT9, DT10, ...)에도 계조 보정부(15d)에 의해 동일한 처리가 수행될 수 있다. 계조 보정부(15d)에 의해 처리되는 데이터는 프로세서(9)에 의해 제공되는 제2 영상 프레임(IMF2)의 데이터에 의존하며, 이미 처리가 수행된 제5 부분 영상 프레임(IMF5p)의 데이터에는 독립적일 수 있다.
한 실시예에 따르면, 계조 보정부(15d)는 제1 방향(DR1)에 대한 보정을 수행하기 위하여 수학식 16의 F3 및 F4를 0으로 설정할 수 있다. 예를 들어, F1=0.75, F2=0.25, F3=0, F4=0이 될 수 있다.
또한 다른 실시예에 따르면, 계조 보정부(15d)는 제2 방향(DR2)에 대한 보정을 수행하기 위하여 수학식 16의 F2 및 F4를 0으로 설정할 수 있다. 예를 들어, F1=0.75, F2=0, F3=0.25, F4=0이 될 수 있다.
도 23은 도 1 및 4와 다른 S-스트라이프 구조에서 본 발명의 실시예들이 적용되는 경우를 설명하기 위한 도면이다.
도 23을 참조하면, 제1 도트(nDT)는 제1 화소(nPX1), 제2 화소(nPX2), 및 제3 화소(nPX3)를 포함하고, 제1 화소(nPX1)는 제2 화소(nPX2)로부터 제1 방향(DR1)에 위치하고, 제1 화소(nPX1) 및 제2 화소(nPX2)는 제3 화소(nPX3)로부터 제2 방향(DR2)에 위치할 수 있다.
즉, 도 23의 제1 도트(nDT)는 도 1의 제1 도트(DT1)에 비해 90도 기울어진 형태일 수 있다.
도 23의 실시예의 경우에도, 제1 도트(nDT)에 제1 방향(DR1)으로 인접한 제2 도트 및 제1 도트(nDT)에 제1 방향(DR1)의 반대 방향으로 인접한 제3 도트가 포함될 수 있다.
도 23의 제1 도트(nDT)에 대해서도 도 1의 제1 도트(DT1)에 적용될 수 있는 모든 실시예들이 적용될 수 있다.
예를 들어, 계조 보정부는 제1 내지 제3 도트들의 계조 값들에 기초하여 제1 도트(nDT)가 영상 프레임에 포함된 객체의 가장자리로 판별되는 경우, 제1 화소(nPX1)에 대응하는 제1 계조 값 및 제2 화소(nPX2)에 대응하는 제2 계조 값에 기초하여 제1 보정 계조 값 및 제2 보정 계조 값을 생성할 수 있다.
계조 보정부는 제1 내지 제3 도트들의 계조 값들에 기초하여 계산된 제1 도트(nDT)의 가장자리 값이 임계 값 이상인 경우 제1 검출 신호를 출력하는 제1 도트 검출부를 포함할 수 있다.
또한, 계조 보정부는 제1 검출 신호가 입력된 경우, 제1 계조 값을 제1 보정 계조 값으로 변환하고, 제2 계조 값을 제2 보정 계조 값으로 변환하며, 제1 보정 계조 값과 제2 보정 계조 값은 서로 동일한, 제1 도트 변환부를 포함할 수도 있다.
반면에, 계조 보정부는 제1 검출 신호가 입력된 경우, 제1 계조 값을 제1 보정 계조 값으로 변환하고, 제2 계조 값을 제2 보정 계조 값으로 변환하며, 제1 계조 값 및 제2 계조 값을 합산한 값이 제1 보정 계조 값과 제2 보정 계조 값을 합산한 값과 동일한, 제1 도트 변환부를 포함할 수도 있다.
도 23의 실시예의 경우에도, 제4 도트에 제2 방향(DR2)으로 인접한 제5 도트 및 제4 도트에 제2 방향(DR2)의 반대 방향으로 인접한 제6 도트가 포함될 수 있다. 제4 도트는 제4 화소, 제5 화소, 및 제6 화소를 포함하고, 제6 화소는 제4 화소 및 제5 화소로부터 제1 방향(DR1)에 위치하고, 제4 화소는 제5 화소로부터 제2 방향(DR2)에 위치할 수 있다.
계조 보정부는 제4 내지 제6 도트들에 대한 계조 값들에 기초하여 제4 도트가 영상 프레임에 포함된 객체의 가장자리에 접하는 도트로 판별되는 경우 제2 검출 신호를 출력하는 제2 도트 검출부를 포함할 수 있다.
또한, 계조 보정부는 제2 검출 신호가 입력된 경우에, 제2 검출 신호에 기초하여 제4 화소에 대응하는 제4 계조 값 및 상기 제5 화소에 대응하는 제5 계조 값 중 하나를 선택하고, 선택된 계조 값을 감소시킴으로써 제3 보정 계조 값을 생성하는 제2 도트 변환부를 포함할 수 있다.
이때, 제1 보정 계조 값 및 제2 보정 계조 값은 서로 동일할 수 있다.
지금까지 참조한 도면과 기재된 발명의 상세한 설명은 단지 본 발명의 예시적인 것으로서, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
9: 프로세서
10: 표시 장치
11: 타이밍 제어부
12: 데이터 구동부
13: 주사 구동부
14: 화소부
15: 계조 보정부
DT1: 제1 도트
PX1: 제1 화소
PX2: 제2 화소
PX3: 제3 화소

Claims (25)

  1. 제1 화소, 제2 화소, 및 제3 화소를 포함하고, 상기 제3 화소는 상기 제1 화소 및 상기 제2 화소로부터 제1 방향에 위치하고, 상기 제1 화소는 상기 제2 화소로부터 상기 제1 방향에 수직인 제2 방향에 위치한, 제1 도트;
    상기 제1 도트에 상기 제1 방향으로 인접한 제2 도트;
    상기 제1 도트에 상기 제1 방향의 반대 방향으로 인접한 제3 도트;
    외부의 프로세서로부터 영상 프레임에 대해 상기 제1 내지 제3 도트들에 대한 계조 값들을 수신하는 타이밍 제어부;
    상기 제1 내지 제3 도트들의 계조 값들에 기초하여 상기 제1 도트가 상기 영상 프레임에 포함된 객체의 가장자리로 판별되는 경우, 상기 제1 화소에 대응하는 제1 계조 값 및 상기 제2 화소에 대응하는 제2 계조 값에 기초하여 제1 보정 계조 값 및 제2 보정 계조 값을 생성하는 계조 보정부; 및
    상기 제1 보정 계조 값에 대응하는 제1 데이터 전압을 상기 제1 화소에 공급하고, 상기 제2 보정 계조 값에 대응하는 제2 데이터 전압을 상기 제2 화소에 공급하고, 제3 계조 값에 대응하는 제3 데이터 전압을 상기 제3 화소에 공급하는 데이터 구동부를 포함하는
    표시 장치.
  2. 제1 항에 있어서,
    상기 계조 보정부는
    상기 제1 내지 제3 도트들의 계조 값들에 기초하여 계산된 상기 제1 도트의 가장자리 값이 임계 값 이상인 경우 제1 검출 신호를 출력하는 제1 도트 검출부를 포함하는,
    표시 장치.
  3. 제2 항에 있어서,
    상기 계조 보정부는
    상기 제1 검출 신호가 입력된 경우, 상기 제1 계조 값을 상기 제1 보정 계조 값으로 변환하고, 상기 제2 계조 값을 상기 제2 보정 계조 값으로 변환하며, 상기 제1 보정 계조 값과 상기 제2 보정 계조 값은 서로 동일한, 제1 도트 변환부를 더 포함하는,
    표시 장치.
  4. 제3 항에 있어서,
    상기 제1 도트 변환부는 상기 제1 계조 값 및 상기 제2 계조 값의 평균 값을 상기 제1 보정 계조 값 및 상기 제2 보정 계조 값으로 설정하는,
    표시 장치.
  5. 제3 항에 있어서,
    서로 동일한 계조 값에 대하여 상기 제1 화소의 휘도는 상기 제2 화소의 휘도보다 낮고,
    상기 제1 도트 변환부는 상기 제1 계조 값에 제1 가중치를 적용한 값과 상기 제2 계조 값에 제2 가중치를 적용한 값을 합산하여 상기 제1 보정 계조 값 및 상기 제2 보정 계조 값으로 설정하고,
    상기 제1 가중치는 상기 제2 가중치보다 작은,
    표시 장치.
  6. 제3 항에 있어서,
    서로 동일한 계조 값에 대하여 상기 제1 화소의 휘도는 상기 제2 화소의 휘도보다 높고,
    상기 제1 도트 변환부는 상기 제1 계조 값에 제1 가중치를 적용한 값과 상기 제2 계조 값에 제2 가중치를 적용한 값을 합산하여 상기 제1 보정 계조 값 및 상기 제2 보정 계조 값으로 설정하고,
    상기 제1 가중치는 상기 제2 가중치보다 큰,
    표시 장치.
  7. 제4 항에 있어서,
    제4 화소, 제5 화소, 및 제6 화소를 포함하고, 상기 제6 화소는 상기 제4 화소 및 상기 제5 화소로부터 제1 방향에 위치하고, 상기 제4 화소는 상기 제5 화소로부터 제2 방향에 위치한 제4 도트;
    상기 제4 도트에 상기 제2 방향으로 인접한 제5 도트; 및
    상기 제4 도트에 상기 제2 방향의 반대 방향으로 인접한 제6 도트를 더 포함하고,
    상기 타이밍 제어부는 상기 프로세서로부터 상기 영상 프레임에 대해 상기 제4 내지 제6 도트들에 대한 계조 값들을 수신하고,
    상기 계조 보정부는
    상기 제4 내지 제6 도트들에 대한 계조 값들에 기초하여 상기 제4 도트가 상기 영상 프레임에 포함된 객체의 가장자리에 접하는 도트로 판별되는 경우 제2 검출 신호를 출력하는 제2 도트 검출부를 더 포함하는,
    표시 장치.
  8. 제7 항에 있어서,
    상기 계조 보정부는
    상기 제2 검출 신호가 입력된 경우에, 상기 제2 검출 신호에 기초하여 상기 제4 화소에 대응하는 제4 계조 값 및 상기 제5 화소에 대응하는 제5 계조 값 중 하나를 선택하고, 선택된 계조 값을 감소시킴으로써 제3 보정 계조 값을 생성하는 제2 도트 변환부를 더 포함하는,
    표시 장치.
  9. 제8 항에 있어서,
    상기 제2 도트 변환부가 상기 제4 계조 값을 감소시켜 상기 제3 보정 계조 값을 생성한 경우,
    상기 데이터 구동부는 상기 제3 보정 계조 값에 대응하는 데이터 전압을 상기 제4 화소로 공급하는,
    표시 장치.
  10. 제9 항에 있어서,
    상기 제2 도트 변환부가 상기 제5 계조 값을 감소시켜 상기 제3 보정 계조 값을 생성한 경우,
    상기 데이터 구동부는 상기 제3 보정 계조 값에 대응하는 데이터 전압을 상기 제5 화소로 공급하는,
    표시 장치.
  11. 제1 항에 있어서,
    상기 프로세서는 상기 영상 프레임에서 상기 제1 도트가 문자(letter)의 가장자리 도트를 구성하는 경우, 상기 제1 내지 제3 계조 값들은 서로 다르며, 상기 제2 계조 값은 상기 제1 계조 값 및 상기 제3 계조 값의 사이 값이 되도록, 상기 제1 내지 제3 계조 값들을 제공하는,
    표시 장치.
  12. 제2 항에 있어서,
    상기 제1 도트 검출부는 상기 제1 방향을 행 방향으로 하는 단일 행의 프리윗 마스크(Prewitt Mask)를 상기 제1 내지 제3 도트들에 적용하여, 상기 제1 도트의 가장자리 값을 계산하는,
    표시 장치.
  13. 제2 항에 있어서,
    상기 제1 도트 검출부는 상기 제1 방향을 행 방향으로 하고, 상기 제2 방향을 열 방향으로 하는 복수 행의 프리윗 마스크 또는 소벨 마스크(Sobel Mask)를 이용하여 상기 제1 도트의 가장자리 값을 계산하는,
    표시 장치.
  14. 제2 항에 있어서,
    상기 계조 보정부는
    상기 제1 검출 신호가 입력된 경우, 상기 제1 계조 값을 상기 제1 보정 계조 값으로 변환하고, 상기 제2 계조 값을 상기 제2 보정 계조 값으로 변환하며, 상기 제1 계조 값 및 상기 제2 계조 값을 합산한 값이 상기 제1 보정 계조 값과 상기 제2 보정 계조 값을 합산한 값과 동일한, 제1 도트 변환부를 더 포함하는
    표시 장치.
  15. 제14 항에 있어서,
    서로 동일한 계조 값에 대하여 상기 제1 화소의 휘도는 상기 제2 화소의 휘도보다 낮고,
    상기 제1 보정 계조 값은 상기 제2 보정 계조 값보다 높은,
    표시 장치.
  16. 제14 항에 있어서,
    서로 동일한 계조 값에 대하여 상기 제2 화소의 휘도는 상기 제1 화소의 휘도보다 낮고,
    상기 제2 보정 계조 값은 상기 제1 보정 계조 값보다 높은,
    표시 장치.
  17. 제14 항에 있어서,
    상기 제1 데이터 전압에 대응하는 상기 제1 화소의 휘도와 상기 제2 데이터 전압에 대응하는 상기 제2 화소의 휘도는 서로 동일한,
    표시 장치.
  18. 제1 화소, 제2 화소, 및 제3 화소를 포함하고, 상기 제1 화소는 상기 제2 화소로부터 제1 방향에 위치하고, 상기 제1 화소 및 상기 제2 화소는 상기 제3 화소로부터 상기 제1 방향에 수직인 제2 방향에 위치한, 제1 도트;
    상기 제1 도트에 상기 제1 방향으로 인접한 제2 도트;
    상기 제1 도트에 상기 제1 방향의 반대 방향으로 인접한 제3 도트;
    외부의 프로세서로부터 영상 프레임에 대해 상기 제1 내지 제3 도트들에 대한 계조 값들을 수신하는 타이밍 제어부;
    상기 제1 내지 제3 도트들의 계조 값들에 기초하여 상기 제1 도트가 상기 영상 프레임에 포함된 객체의 가장자리로 판별되는 경우, 상기 제1 화소에 대응하는 제1 계조 값 및 상기 제2 화소에 대응하는 제2 계조 값에 기초하여 제1 보정 계조 값 및 제2 보정 계조 값을 생성하는 계조 보정부; 및
    상기 제1 보정 계조 값에 대응하는 제1 데이터 전압을 상기 제1 화소에 공급하고, 상기 제2 보정 계조 값에 대응하는 제2 데이터 전압을 상기 제2 화소에 공급하고, 제3 계조 값에 대응하는 제3 데이터 전압을 상기 제3 화소에 공급하는 데이터 구동부를 포함하는
    표시 장치.
  19. 제18 항에 있어서,
    상기 계조 보정부는
    상기 제1 내지 제3 도트들의 계조 값들에 기초하여 계산된 상기 제1 도트의 가장자리 값이 임계 값 이상인 경우 제1 검출 신호를 출력하는 제1 도트 검출부를 포함하는,
    표시 장치.
  20. 제19 항에 있어서,
    상기 계조 보정부는
    상기 제1 검출 신호가 입력된 경우, 상기 제1 계조 값을 상기 제1 보정 계조 값으로 변환하고, 상기 제2 계조 값을 상기 제2 보정 계조 값으로 변환하며, 상기 제1 보정 계조 값과 상기 제2 보정 계조 값은 서로 동일한, 제1 도트 변환부를 더 포함하는,
    표시 장치.
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
KR1020180069109A 2018-06-15 2018-06-15 표시 장치 KR102493488B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1020180069109A KR102493488B1 (ko) 2018-06-15 2018-06-15 표시 장치
US16/379,338 US10902789B2 (en) 2018-06-15 2019-04-09 Display device in which aliasing in an image frame is relaxed for various pixel arrangement structures
CN201910495217.7A CN110610674B (zh) 2018-06-15 2019-06-10 显示设备
CN202410317995.8A CN118197212A (zh) 2018-06-15 2019-06-10 显示设备
US17/155,554 US20210142738A1 (en) 2018-06-15 2021-01-22 Display device in which aliasing in an image frame is relaxed for various pixel arrangement structures
US17/732,549 US11837174B2 (en) 2018-06-15 2022-04-29 Display device having a grayscale correction unit utilizing weighting
US18/528,681 US20240112640A1 (en) 2018-06-15 2023-12-04 Display device having a grayscale correction unit utilizing weighting

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180069109A KR102493488B1 (ko) 2018-06-15 2018-06-15 표시 장치

Publications (2)

Publication Number Publication Date
KR20190142470A KR20190142470A (ko) 2019-12-27
KR102493488B1 true KR102493488B1 (ko) 2023-02-01

Family

ID=68840763

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180069109A KR102493488B1 (ko) 2018-06-15 2018-06-15 표시 장치

Country Status (3)

Country Link
US (2) US10902789B2 (ko)
KR (1) KR102493488B1 (ko)
CN (2) CN118197212A (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110137213A (zh) 2018-02-09 2019-08-16 京东方科技集团股份有限公司 像素排列结构及其显示方法、显示基板
US11837174B2 (en) 2018-06-15 2023-12-05 Samsung Display Co., Ltd. Display device having a grayscale correction unit utilizing weighting
US11227558B1 (en) * 2018-09-07 2022-01-18 Apple Inc. Subpixel layout compensation to correct color fringing on an electronic display
CN113823240B (zh) * 2018-12-13 2023-04-18 京东方科技集团股份有限公司 显示装置
RU2728834C1 (ru) 2019-07-31 2020-07-31 Боэ Текнолоджи Груп Ко., Лтд. Подложка отображения и способ ее подготовки, панель отображения и устройство отображения
KR102640015B1 (ko) * 2019-12-31 2024-02-27 엘지디스플레이 주식회사 표시 장치 및 그 구동 방법
KR20220088132A (ko) * 2020-12-18 2022-06-27 엘지디스플레이 주식회사 유기 발광 표시 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050151752A1 (en) * 1997-09-13 2005-07-14 Vp Assets Limited Display and weighted dot rendering method

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5796409A (en) * 1993-04-06 1998-08-18 Ecole Polytechnique Federale De Lausanne Method for producing contrast-controlled grayscale characters
JP2726631B2 (ja) * 1994-12-14 1998-03-11 インターナショナル・ビジネス・マシーンズ・コーポレイション 液晶表示方法
US6021256A (en) * 1996-09-03 2000-02-01 Eastman Kodak Company Resolution enhancement system for digital images
KR100324879B1 (ko) * 1999-02-01 2002-02-28 마찌다 가쯔히꼬 문자 표시 장치, 문자 표시 방법 및 기록 매체
WO2002089105A2 (en) * 2001-05-02 2002-11-07 Bitstream, Inc. Methods, systems, and programming for producing and displaying subpixel-optimized images and digital content including such images
JP4817000B2 (ja) * 2003-07-04 2011-11-16 ソニー株式会社 画像処理装置および方法、並びにプログラム
KR101348753B1 (ko) 2005-06-10 2014-01-07 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
JP5326943B2 (ja) * 2009-08-31 2013-10-30 ソニー株式会社 画像処理装置、および画像処理方法、並びにプログラム
US20120162528A1 (en) * 2010-01-13 2012-06-28 Shinya Kiuchi Video processing device and video display device
WO2012002289A1 (ja) * 2010-07-01 2012-01-05 シャープ株式会社 液晶表示装置
JP2013211603A (ja) * 2012-03-30 2013-10-10 Sony Corp 撮像装置、撮像方法およびプログラム
KR102151262B1 (ko) * 2013-09-11 2020-09-03 삼성디스플레이 주식회사 표시 패널의 구동 방법, 이를 수행하는 표시 장치, 이에 적용되는 보정값 산출 방법 및 계조 데이터의 보정 방법
KR102105102B1 (ko) * 2013-10-10 2020-04-27 삼성전자주식회사 디스플레이 장치 및 그 디스플레이 방법
KR102366198B1 (ko) * 2014-12-08 2022-02-23 엘지디스플레이 주식회사 표시장치 및 그의 구동방법
KR102530765B1 (ko) * 2016-09-09 2023-05-11 삼성디스플레이주식회사 표시장치, 구동장치, 및 표시장치의 구동방법
CN107610143B (zh) * 2017-09-29 2020-05-19 上海天马有机发光显示技术有限公司 图像处理方法、图像处理装置、图像处理系统及显示装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050151752A1 (en) * 1997-09-13 2005-07-14 Vp Assets Limited Display and weighted dot rendering method

Also Published As

Publication number Publication date
CN118197212A (zh) 2024-06-14
US10902789B2 (en) 2021-01-26
US20190385534A1 (en) 2019-12-19
US20210142738A1 (en) 2021-05-13
CN110610674A (zh) 2019-12-24
KR20190142470A (ko) 2019-12-27
CN110610674B (zh) 2024-04-05

Similar Documents

Publication Publication Date Title
KR102493488B1 (ko) 표시 장치
KR102207190B1 (ko) 영상 처리 방법 및 영상 처리 회로와, 그를 이용한 표시 장치
KR102489295B1 (ko) 유기발광표시장치
KR102196912B1 (ko) 표시장치 및 그 구동방법
KR20160064331A (ko) 표시 장치 및 표시 장치의 구동 방법
US11527214B2 (en) Image processing method, image processing circuit and display apparatus
US20200118476A1 (en) Display apparatus and method of driving display panel using the same
US11361731B2 (en) Display device and method of driving the same
KR102315691B1 (ko) 유기발광다이오드표시장치 및 이의 구동방법
KR20190067286A (ko) 휘도 제어 장치, 이를 포함하는 표시 장치, 및 표시 장치의 구동 방법
JP2010145810A (ja) 表示装置
KR20150071549A (ko) 표시 장치 및 이를 이용한 표시장치의 구동 방법
KR20150101042A (ko) 표시 장치 및 그 구동 방법
KR102572575B1 (ko) 유기발광표시장치 및 그 구동방법
KR102438252B1 (ko) 하이 다이나믹 레인지를 위한 4색 표시 장치
KR102274926B1 (ko) 표시장치
KR20230033790A (ko) 표시 장치 및 그 구동 방법
KR102413473B1 (ko) 표시 장치의 구동 방법
KR20170080364A (ko) 컨트롤러, 유기발광 표시장치 및 그 구동방법
KR102502800B1 (ko) 유기발광표시장치 및 그의 구동방법
US11837174B2 (en) Display device having a grayscale correction unit utilizing weighting
US20240112640A1 (en) Display device having a grayscale correction unit utilizing weighting
US20230386385A1 (en) Display apparatus and method of driving the same
CN114203113B (zh) 显示装置
KR102511636B1 (ko) 표시장치 및 그의 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant