KR102490356B1 - Method for Treatment for Element Established in Apparatus for Processing of Substrate - Google Patents

Method for Treatment for Element Established in Apparatus for Processing of Substrate Download PDF

Info

Publication number
KR102490356B1
KR102490356B1 KR1020180143093A KR20180143093A KR102490356B1 KR 102490356 B1 KR102490356 B1 KR 102490356B1 KR 1020180143093 A KR1020180143093 A KR 1020180143093A KR 20180143093 A KR20180143093 A KR 20180143093A KR 102490356 B1 KR102490356 B1 KR 102490356B1
Authority
KR
South Korea
Prior art keywords
substrate
coating layer
internal material
processing apparatus
chamber
Prior art date
Application number
KR1020180143093A
Other languages
Korean (ko)
Other versions
KR20200058688A (en
Inventor
신창학
Original Assignee
주식회사 원익아이피에스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 원익아이피에스 filed Critical 주식회사 원익아이피에스
Priority to KR1020180143093A priority Critical patent/KR102490356B1/en
Publication of KR20200058688A publication Critical patent/KR20200058688A/en
Application granted granted Critical
Publication of KR102490356B1 publication Critical patent/KR102490356B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)

Abstract

본 기술의 일 실시예에 의한 기판 처리 장치의 내부재 처리 방법은 내부에 처리 공간이 형성된 챔버와, 챔버 내부에 구비되어 기판을 지지하기 위한 복수의 리프트 핀과, 챔버 내부에 구비되어 상면에 기판이 안착되는 기판 지지부와, 리프트 핀이 삽입되는 복수의 홀을 구비하는 기판 안착부와, 기판 안착부 상부에 구비되어 기판으로 가스를 공급하기 위한 가스 분사 장치를 포함하는 기판 처리 장치의 내부재 처리 방법으로서, 기판을 기판 지지부에 로딩/언로딩 하는 경우, 리프트 핀 들로 인하여 기판 하면이 손상되는 것을 방지하기 위해 이종의 물질을 순차적으로 처리하여 이종의 코팅층을 형성하는 내부재 처리 단계;를 포함하고, 내부재 처리 단계는, 기판과 접촉하는 리프트 핀의 접촉부 상에 리프트 핀과 후속 처리될 물질과의 접착력을 개선하기 위한 제 1 코팅층 형성 단계와, 제1 코팅층 상에 제1 코팅층과 다른 물질을 포함하는 제 2 코팅층을 형성하는 제2 코팅층 형성 단계를 포함하되, 제 1 코팅층과 제 2 코팅층을 포함하는 코팅층의 경도는 기판의 경도 범위일 수 있다.An internal material processing method of a substrate processing apparatus according to an embodiment of the present technology includes a chamber having a processing space therein, a plurality of lift pins provided inside the chamber to support a substrate, and a substrate provided inside the chamber to support a substrate. Internal material processing of a substrate processing apparatus including a substrate support unit to be seated, a substrate seating unit having a plurality of holes into which lift pins are inserted, and a gas injection device provided above the substrate seating unit to supply gas to the substrate. As a method, when the substrate is loaded/unloaded to the substrate support, an internal material treatment step of sequentially processing different materials to form a different coating layer in order to prevent damage to the lower surface of the substrate due to lift pins; The internal material treatment step includes forming a first coating layer on the contact portion of the lift pin contacting the substrate to improve the adhesion between the lift pin and the material to be subsequently treated, and a material different from the first coating layer on the first coating layer. Including a second coating layer forming step of forming a second coating layer including, but the hardness of the coating layer including the first coating layer and the second coating layer may be within the hardness range of the substrate.

Description

기판 처리 장치의 내부재 처리 방법{Method for Treatment for Element Established in Apparatus for Processing of Substrate}Internal material processing method of substrate processing apparatus {Method for Treatment for Element Established in Apparatus for Processing of Substrate}

본 기술은 반도체 장치 제조 장비에 관한 것으로, 보다 구체적으로는 기판 처리 장치의 내부재 처리 방법에 관한 것이다.The present technology relates to semiconductor device manufacturing equipment, and more particularly, to a method for processing internal materials of a substrate processing apparatus.

반도체 장치는 기판 상에 사진 공정, 식각 공정, 확산 공정, 이온주입 공정 및 박막 증착 공정 등의 과정을 통해 형성될 수 있다. 이를 위해 처리 대상 기판은 로드락 챔버에 보관되어 있다가 이송 모듈을 통해 공정 챔버로 전달되어 공정이 이루어진다.A semiconductor device may be formed on a substrate through processes such as a photo process, an etching process, a diffusion process, an ion implantation process, and a thin film deposition process. To this end, the substrate to be processed is stored in the load lock chamber and transferred to the process chamber through a transfer module to be processed.

이러한 일련의 과정을 진행하는 동안 기판의 후면(backside)에 대한 물리적 접촉에 의해 기판의 후면이 손상되어 결함이 발생할 수 있다.During this series of processes, the backside of the substrate may be damaged due to physical contact with the backside of the substrate, resulting in defects.

도 1은 기판 후면의 손상으로 인한 결함 발생의 예를 설명하기 위한 도면이다.1 is a view for explaining an example of occurrence of defects due to damage to the rear surface of a substrate.

포토리소그래피 공정을 진행하기 위해 기판(10)을 스테이지(20) 상에 지지할 수 있다.The substrate 10 may be supported on the stage 20 to perform the photolithography process.

이 때, 기판(10) 후면의 손상부(D)에 의해 기판(10)이 스테이지(20) 상에 평평하게 지지되지 못할 수 있다.At this time, the substrate 10 may not be supported flatly on the stage 20 due to the damaged portion D on the rear surface of the substrate 10 .

이러한 상태에서 광을 조사하면 기판(10) 표면의 굴곡지거나 평평하지 않은 부분(A)에 광이 고르게 조사되지 않고, 이는 공정 에러로 이어져 해당 기판(10)을 폐기해야 하는 결과를 초래할 수 있다.When the light is irradiated in this state, the light is not evenly irradiated to the curved or non-flat portion A of the surface of the substrate 10, which may lead to a process error and result in the substrate 10 having to be discarded.

본 기술의 실시예는 기판 후면에 대한 영향을 방지할 수 있는 기판 처리 장치의 내부재 처리 방법을 제공할 수 있다.Embodiments of the present technology may provide a method for treating an internal material of a substrate processing apparatus capable of preventing an effect on a rear surface of a substrate.

본 기술의 일 실시예에 의한 기판 처리 장치의 내부재 처리 방법은 내부에 처리 공간이 형성된 챔버와, 상기 챔버 내부에 구비되어 기판을 지지하기 위한 복수의 리프트 핀과, 상기 챔버 내부에 구비되어 상면에 기판이 안착되는 기판 지지부와, 상기 리프트 핀이 삽입되는 복수의 홀을 구비하는 기판 안착부와, 상기 기판 안착부 상부에 구비되어 상기 기판으로 가스를 공급하기 위한 가스 분사 장치를 포함하는 기판 처리 장치의 내부재 처리 방법으로서, 상기 기판을 상기 기판 지지부에 로딩/언로딩 하는 경우, 상기 리프트 핀 들로 인하여 상기 기판 하면이 손상되는 것을 방지하기 위해 이종의 물질을 순차적으로 처리하여 이종의 코팅층을 형성하는 내부재 처리 단계;를 포함하고, 상기 내부재 처리 단계는, 상기 기판과 접촉하는 상기 리프트 핀의 접촉부 상에 상기 리프트 핀과 후속 처리될 물질과의 접착력을 개선하기 위한 제 1 코팅층 형성 단계와, 상기 제1 코팅층 상에 상기 제1 코팅층과 다른 물질을 포함하는 제 2 코팅층을 형성하는 제2 코팅층 형성 단계를 포함하되, 상기 제 1 코팅층과 상기 제 2 코팅층을 포함하는 상기 코팅층의 경도는 상기 기판의 경도 범위일 수 있다.An internal material processing method of a substrate processing apparatus according to an embodiment of the present technology includes a chamber having a processing space therein, a plurality of lift pins provided inside the chamber to support a substrate, and a top surface provided inside the chamber. A substrate processing comprising a substrate support portion on which a substrate is seated, a substrate seating portion having a plurality of holes into which the lift pins are inserted, and a gas injection device provided above the substrate seating portion to supply gas to the substrate. As a method of treating internal materials of an apparatus, when the substrate is loaded/unloaded to the substrate support, in order to prevent damage to the lower surface of the substrate due to the lift pins, different materials are sequentially processed to form different coating layers and forming an internal material treatment step, wherein the internal material treatment step comprises forming a first coating layer for improving adhesion between the lift pins and a material to be subsequently processed on a contact portion of the lift pins contacting the substrate. and a second coating layer forming step of forming a second coating layer comprising a material different from that of the first coating layer on the first coating layer, wherein the hardness of the coating layer including the first coating layer and the second coating layer is The hardness of the substrate may be in the range.

본 기술에 의하면 공정 챔버 내에서 기판 후면이 손상되는 것을 방지할 수 있다. 따라서, 기판 전면에 대한 공정 에러를 감소시켜 제조 수율이 증대될 수 있다.According to the present technology, it is possible to prevent damage to the back surface of the substrate in the process chamber. Accordingly, manufacturing yield may be increased by reducing process errors on the entire surface of the substrate.

도 1은 기판 후면의 손상으로 인한 결함 발생의 예를 설명하기 위한 도면이다.
도 2a 및 도 2b는 기판 처리 장치의 내부재 처리 방법을 설명하기 위한 챔버의 구성도이다.
도 3은 일 실시예에 의한 기판 처리 장치의 내부재 처리 방법을 설명하기 위한 흐름도이다.
도 4는 일 실시예에 의한 코팅층 형성 방법을 설명하기 위한 도면이다.
도 5 내지 도 7은 실시예들에 의한 코팅층 형성 방법을 설명하기 위한 도면이다.1 is a view for explaining an example of occurrence of defects due to damage to the rear surface of a substrate.
2A and 2B are diagrams illustrating the configuration of a chamber for explaining a method of processing an internal material of a substrate processing apparatus.
3 is a flowchart illustrating a method of treating an internal material of a substrate processing apparatus according to an exemplary embodiment.
4 is a view for explaining a method of forming a coating layer according to an embodiment.
5 to 7 are views for explaining a method of forming a coating layer according to embodiments.

이하, 첨부된 도면을 참조하여 본 기술의 실시예를 보다 구체적으로 설명한다.Hereinafter, embodiments of the present technology will be described in more detail with reference to the accompanying drawings.

도 2a 및 도 2b는 기판 처리 장치의 내부재 처리 방법을 설명하기 위한 챔버의 구성도이고, 3은 일 실시예에 의한 기판 처리 장치의 내부재 처리 방법을 설명하기 위한 흐름도이다.2A and 2B are diagrams illustrating the configuration of a chamber for explaining a method for processing an internal material of a substrate processing apparatus, and FIG. 3 is a flowchart illustrating a method for processing an internal material for a substrate processing apparatus according to an exemplary embodiment.

도 2a 및 도 2b를 참조하면, 챔버(100)는 기판(S)에 대한 처리 공간을 형성하는 본체(110) 및 본체(110)의 상단에 설치되는 가스 분사 장치(120)를 포함할 수 있다.Referring to FIGS. 2A and 2B , the chamber 100 may include a body 110 forming a processing space for the substrate S and a gas injection device 120 installed on top of the body 110. .

챔버(100) 내부 공간은 증착 공정 등 기판(미도시)에 대한 처리가 이루어지는 공간일 수 있다. 본체(110)의 저면에는 기판 지지부(130)의 지지축(132)이 삽입되는 관통공이 형성될 수 있다. The inner space of the chamber 100 may be a space in which processing of a substrate (not shown), such as a deposition process, is performed. A through hole into which the support shaft 132 of the substrate support 130 is inserted may be formed on the bottom surface of the main body 110 .

가스 분사 장치(120)는 기판 지지부(130)와 대향하도록 설치되어 외부로부터 공급되는 다양한 공정 가스를 본체(110) 내부로 분사할 수 있다.The gas injection device 120 may be installed to face the substrate support 130 and inject various process gases supplied from the outside into the body 110 .

기판 지지부(130)는 상면에 적어도 하나의 기판(S)이 안착되도록 전체적으로 평판 형상을 가지며, 본체(110) 내부에 다스 분사 장치(120)에 대하여 수평 방향으로 설치될 수 있다. 지지축(132)은 기판 안착부(131) 후면에 수직 결합되며, 본체(110) 저부의 관통공을 통해 외부의 구동부와 연결되어, 기판 안착부(131)를 승강 및/또는 회전시키도록 구성될 수 있다. 일 실시예에서, 기판 안착부(131)의 내부에는 히터(미도시)가 구비되어 상부에 안착된 기판(미도시)의 온도를 조절할 수 있다.The substrate support 130 has a flat plate shape as a whole so that at least one substrate S is seated on the upper surface, and may be installed in the main body 110 in a horizontal direction with respect to the dozen jetting device 120 . The support shaft 132 is vertically coupled to the rear surface of the substrate seating portion 131 and is connected to an external driving unit through a through-hole at the bottom of the body 110 to elevate and/or rotate the substrate seating portion 131. It can be. In one embodiment, a heater (not shown) is provided inside the substrate seating part 131 to adjust the temperature of the substrate (not shown) seated thereon.

또한, 기판 지지부(130)는 기 설정된 위치에 복수의 홀(134)을 구비할 수 있다. 도 2b는 기판 지지부(130)의 기판 안착부(131)의 단면도를 나타낸다.In addition, the substrate support 130 may have a plurality of holes 134 at predetermined positions. 2B shows a cross-sectional view of the substrate seating portion 131 of the substrate support portion 130 .

도 2a와 도 2b를 참조하면, 복수의 홀(134) 각각은 걸림부(1341) 및 연장부(1343)를 포함할 수 있다. 걸림부(1341)는 상부의 직경이 하부 직경보다 크게 형성될 수 있고, 리프트 핀(140)의 헤드부(141)와 대응하는 형상을 가질 수 있으며 헤드부(141)의 상단은 기판과 직접 접촉이 이루어지는 부분이 될 수 있다. 연장부(1343)는 걸림부(1341의 하부로부터 기판 안착부(131)를 관통하도록 연장될 수 있다.Referring to FIGS. 2A and 2B , each of the plurality of holes 134 may include a hooking portion 1341 and an extension portion 1343 . The hanging part 1341 may have an upper diameter larger than a lower diameter, may have a shape corresponding to the head part 141 of the lift pin 140, and the upper end of the head part 141 may directly contact the substrate. can be part of this. The extension portion 1343 may extend from a lower portion of the hanging portion 1341 to pass through the substrate receiving portion 131 .

리프트 핀(140)은 헤드부(141) 및 바디부(143)를 포함할 수 있다. 바디부(143)는 대응하는 위치의 홀(134)에 구비된 걸림부(1341) 및 연장부(1343)를 관통하여 기판 안착부(131)와 결합될 수 있다. 헤드부(141)는 홀(134)에 구비된 걸림부(1341)와 대응하는 형상을 가지며 기판 지지부(130)가 상승 또는 하강함에 따라 걸림부(1341) 내에 결합된 상태로 상승되거나 기판 안착부(131) 상부로 돌출되도록 구성될 수 있다.The lift pin 140 may include a head part 141 and a body part 143 . The body part 143 may be coupled to the substrate mounting part 131 by penetrating the hooking part 1341 and the extension part 1343 provided in the corresponding hole 134 . The head part 141 has a shape corresponding to the hooking part 1341 provided in the hole 134, and as the substrate support part 130 rises or falls, it rises in a state of being coupled to the hooking part 1341 or the substrate seating part. (131) may be configured to protrude upward.

구체적으로, 기판 지지부(130)가 하강함에 따라 리프트핀(140)은 리프트 핀 플레이트(150)에 안착되고, 기판 지지부(130)가 하강을 계속함에 따라 기판 안착부(131) 상부로부터 리프트 핀(140)의 헤드부(141) 및 바디부(143)의 적어도 일부가 돌출될 수 있다.Specifically, as the substrate supporter 130 descends, the lift pins 140 are seated on the lift pin plate 150, and as the substrate supporter 130 continues to descend, the lift pins ( At least a portion of the head portion 141 and the body portion 143 of 140 may protrude.

이러한 상태에서 기판 지지부(130)가 상승함에 따라, 리프트 핀(140)의 헤드부(141)가 홀(134)의 걸림부(1341)에 결합되며, 기판 지지부(130)가 계속 상승함에 따라 걸림부(1341) 내에 헤드부(141)가 결합된 상태를 유지하면서 기판 지지부(130)가 목적된 위치까지 상승할 수 있다.As the substrate supporter 130 rises in this state, the head part 141 of the lift pin 140 is coupled to the hooking part 1341 of the hole 134, and as the substrate supporter 130 continues to rise, the head part 141 is hooked. While maintaining the state in which the head part 141 is coupled to the part 1341, the substrate support part 130 may be raised to a desired position.

세정 공정을 진행하기 위하여, 기판 지지부(130)를 본체(110) 상부 측으로 상승시켜, 리프트 핀(140)의 헤드부(141)가 걸림부(1341)에 결합되도록 한 상태로 기판 지지부(130)를 목적하는 위치까지 상승시킬 수 있다.In order to perform the cleaning process, the substrate support 130 is raised to the upper side of the main body 110 so that the head 141 of the lift pin 140 is coupled to the hook 1341, and the substrate support 130 can be raised to the desired position.

이러한 상태에서, 가스 분사 장치(120)를 통해 세정 가스를 공급하여 본체(110) 내부를 세정할 수 있다(S101). 일 실시예에서, 세정 공정은 할로겐 가스를 이용하여 수행할 수 있다.In this state, the inside of the main body 110 may be cleaned by supplying a cleaning gas through the gas injection device 120 (S101). In one embodiment, the cleaning process may be performed using a halogen gas.

그리고, 가스 분사 장치(120)를 통해 처리가스를 공급하여 챔버(100) 내부재를 코팅할 수 있다(S103).In addition, the inner material of the chamber 100 may be coated by supplying the processing gas through the gas injection device 120 (S103).

챔버 내부재 코팅 과정(S103)에 대해 도 4 내지 도 7을 참조하여 보다 구체적으로 설명한다.The chamber inner material coating process (S103) will be described in more detail with reference to FIGS. 4 to 7.

도 4는 일 실시예에 의한 코팅층 형성 방법을 설명하기 위한 도면이다.4 is a view for explaining a method of forming a coating layer according to an embodiment.

코팅층(200)을 형성하기 위하여, 챔버(100) 내부를 기 설정된 온도 및 압력으로 설정하고, 제 1 전극으로서의 가스 분사 장치(120) 및 제 2 전극으로서의 기판 지지부(130)에 설정된 파워를 인가한다. 그리고, 가스 공급 장치를 통해 공정 가스를 공급하여 제 1 코팅층(210)을 형성할 수 있다.To form the coating layer 200, the inside of the chamber 100 is set to a preset temperature and pressure, and set power is applied to the gas injection device 120 as the first electrode and the substrate support 130 as the second electrode. . In addition, the first coating layer 210 may be formed by supplying a process gas through a gas supply device.

일 실시에에서, 제 1 코팅층은 예를 들어 Al2O3 재질로 이루어지는 챔버 내부재와 접착력이 우수한 물질로 형성할 수 있다. 제 1 코팅층(210)은 산화막일 수 있으며, 바람직하게는 플라즈마를 인가하여 형성한 산화막(Plasma Enhanced Oxide; PEOX)일 수 있다.In one embodiment, the first coating layer may be formed of a material having excellent adhesion to the chamber inner material made of, for example, Al 2 O 3 material. The first coating layer 210 may be an oxide film, and preferably may be a plasma enhanced oxide (PEOX) film formed by applying plasma.

제 1 코팅층(210)을 형성함에 의해 챔버(100) 내부의 부유 파티클을 흡착하여 챔버(100) 내부의 환경을 더욱 개선할 수 있다.By forming the first coating layer 210, it is possible to further improve the environment inside the chamber 100 by adsorbing floating particles inside the chamber 100.

이어서, 제 2 코팅층(220)을 형성할 수 있다.Subsequently, a second coating layer 220 may be formed.

제 2 코팅층(220)은 챔버(100) 내부에 잔류하는 불소 성분을 제거할 수 있는 물질을 이용하여 형성할 수 있으며, 예를 들어 실리콘 질화막으로 형성할 수 있다.The second coating layer 220 may be formed using a material capable of removing fluorine remaining in the chamber 100, and may be formed of, for example, a silicon nitride film.

일 실시예에서, 제 2 코팅층(220)으로서의 실리콘 질화막은 N: Si의 비율이 1:4~1:5이 되도록 공급하면서 형성하여, 질소에 비해 상대적으로 실리콘의 함유량이 높은 실리콘 질화막을 형성할 수 있다.In one embodiment, the silicon nitride film as the second coating layer 220 is formed while supplying a ratio of N:Si of 1:4 to 1:5 to form a silicon nitride film having a relatively high content of silicon compared to nitrogen. can

질소 성분과 실리콘 성분의 공급량을 조절하여 제 2 코팅층(220)의 경도를 목적하는 수준으로 조절할 수 있다. 즉, 기판과 유사한 수준의 경도를 갖도록 챔버 내부재에 코팅층(200)을 형성할 수 있다. 따라서, 코팅층(200) 형성 후 챔버 내부로 기판을 인입하고 공정을 진행할 때, 챔버 내부재, 특히 리프트 핀(140)과 접촉되는 기판 후면이 손상되는 것을 방지할 수 있다.The hardness of the second coating layer 220 may be adjusted to a desired level by adjusting the supply amount of the nitrogen component and the silicon component. That is, the coating layer 200 may be formed on the inner material of the chamber to have a hardness similar to that of the substrate. Therefore, when the substrate is introduced into the chamber after the coating layer 200 is formed and the process is performed, it is possible to prevent damage to the interior material of the chamber, in particular, the rear surface of the substrate that is in contact with the lift pins 140 .

다시 도 3을 참조하면, 도 4와 같이 코팅층(200)을 형성한 후, 챔버(100) 내로 기판을 제공하여 기 설정된 공정, 예를 들어 증착 공정을 수행할 수 있다(S105).Referring back to FIG. 3 , after forming the coating layer 200 as shown in FIG. 4 , a substrate may be provided into the chamber 100 to perform a predetermined process, for example, a deposition process (S105).

기 설정된 매수(n매)의 기판에 대한 공정 완료 후에는 챔버(100) 내부를 세정하는 단계(S101)로 복귀할 수 있다.After the process for the predetermined number (n) of substrates is completed, the process of cleaning the inside of the chamber 100 may be returned (S101).

본 기술에 의하면, n매의 기판을 처리하고 챔버(100) 내부를 처리한 다음 챔버 내부재에 코팅층(200)을 형성할 수 있다.According to the present technology, after n substrates are processed and the inside of the chamber 100 is treated, the coating layer 200 may be formed on the inner material of the chamber.

이에 따라, 챔버 내부재, 특히 리프트 핀(140)이 기판과 유사한 경도를 갖는 물질로 코팅되므로, 리프트 핀(140)에 의해 기판 후면이 긁히는 등의 손상을 방지하고, 이로 인한 파티클의 발생 또한 방지할 수 있다.Accordingly, since the inner material of the chamber, in particular, the lift pin 140 is coated with a material having a hardness similar to that of the substrate, damage such as scratching of the rear surface of the substrate by the lift pin 140 is prevented, and thus, generation of particles is also prevented. can do.

나아가 기판 후면의 평탄도가 보장되므로 후속되는 공정 중에 기판에 대한 공정 균일도가 보장될 수 있어 제조 수율을 향상시킬 수 있다.Furthermore, since flatness of the rear surface of the substrate is guaranteed, process uniformity for the substrate can be guaranteed during a subsequent process, and thus manufacturing yield can be improved.

특히, 제 2 코팅층(220)의 성장 속도, 물성(adhesion) 등은 제 1 코팅층(210)의 성장 계면의 특성에 따라 조절할 수 있다. 따라서, 제 1코팅층(210) 및 제 2 코팅층(220)을 순차적으로 형성함에 의해 코팅층(200)이 기판과 유사한 경도를 갖도록 제어할 수 있다.In particular, the growth rate and adhesion of the second coating layer 220 may be adjusted according to the characteristics of the growth interface of the first coating layer 210 . Therefore, by sequentially forming the first coating layer 210 and the second coating layer 220, the coating layer 200 can be controlled to have a hardness similar to that of the substrate.

나아가, 챔버 내부재와 접착력이 우수한 물질을 이용하여 제 1 코팅층(210)을 충분한 두께로 형성하게 되면 코팅층(200)이 챔버 내부재로부터 벗겨지는 현상을 최소화할 수 있다.Furthermore, when the first coating layer 210 is formed to a sufficient thickness by using a material having excellent adhesion to the inner material of the chamber, peeling of the coating layer 200 from the inner material of the chamber can be minimized.

뿐만 아니라, 챔버 내부를 코팅층(200)에 의해 보호한 상태에서 공정을 진행하므로, 플라즈마에 의한 챔버 내부재의 마모 및 이로 인한 파티클 발생을 억제할 수 있다.In addition, since the process proceeds in a state where the inside of the chamber is protected by the coating layer 200, it is possible to suppress the abrasion of the inner material of the chamber by plasma and the generation of particles caused thereby.

[표 1]은 코팅층의 구조에 따른 경도(Hardness)[Gpa] 및 인장률(modulus)을 나타낸다.[Table 1] shows hardness [Gpa] and modulus according to the structure of the coating layer.

SiNSiN PEOXPEOX SiN + PEOXSiN+PEOX PEOX + SiNPEOX + SiN HardnessHardness 10.410.4 6.86.8 7.57.5 11.711.7 ModulusModulus 137.0137.0 86.686.6 89.289.2 117.6117.6

실리콘 기판의 경도는 11 정도이다. [표 1]에서 알 수 있는 바와 같이, 코팅층을 산화막(PEOX)으로 이루어진 제 1 코팅층(210) 및 실리콘 질화막으로 이루어진 제 2 코팅층(220)의 적층 구조로 형성한 경우 그 경도가 11.7로 기판과 유사한 것을 알 수 있다.The hardness of the silicon substrate is about 11. As can be seen from [Table 1], when the coating layer is formed in a laminated structure of a first coating layer 210 made of an oxide film (PEOX) and a second coating layer 220 made of a silicon nitride film, its hardness is 11.7, which is equivalent to that of the substrate. similar things can be seen.

특히, 동일한 물질을 이용하지만 적층 순서가 다른 경우 즉, 실리콘 질화막 상에 산화막을 형성한 경우에는 경도가 7.5정도로 기판의 경도와 큰 차이를 갖는 것을 알 수 있다.In particular, when the same material is used but the stacking order is different, that is, when the oxide film is formed on the silicon nitride film, it can be seen that the hardness is about 7.5 and has a large difference from the hardness of the substrate.

도 5 내지 도 7은 실시예들에 의한 코팅층 형성 방법을 설명하기 위한 도면이다.5 to 7 are views for explaining a method of forming a coating layer according to embodiments.

도 5를 참조하면, 코팅층(200-1)은 기저 코팅층(230), 제 1 코팅층(210) 및 제 2 코팅층(220)의 적층 구조일 수 있다.Referring to FIG. 5 , the coating layer 200-1 may have a laminated structure of a base coating layer 230, a first coating layer 210, and a second coating layer 220.

기저 코팅층(230)은 기판과의 경도를 맞춰 주기 위해 실리콘 질화물을 이용하여 형성할 수 있다.The base coating layer 230 may be formed using silicon nitride to match the hardness with the substrate.

도 6을 참조하면, 코팅층(200-2)은 제 1 코팅층(210), 제 2 코팅층(220) 및 치밀화층(240)을 포함할 수 있다.Referring to FIG. 6 , the coating layer 200-2 may include a first coating layer 210, a second coating layer 220, and a densification layer 240.

치밀화층(240)은 제 1코팅층(210) 형성 후 제 1 코팅층(220)를 N2O 플라즈마 처리하여 제 1 코팅층(210) 상부를 치밀화함에 의해 형성할 수 있다.The densified layer 240 may be formed by densifying the upper portion of the first coating layer 210 by treating the first coating layer 220 with N 2 O plasma after forming the first coating layer 210 .

도 7을 참조하면, 코팅층(200-3)은 기저 코팅층(230), 제 1 코팅층(210), 제 2 코팅층(220) 및 치밀화층(240)을 포함할 수 있다.Referring to FIG. 7 , the coating layer 200-3 may include a base coating layer 230, a first coating layer 210, a second coating layer 220, and a densification layer 240.

기저 코팅층(230)은 기판과의 경도를 맞춰 주기 위해 실리콘 질화물을 이용하여 형성할 수 있다.The base coating layer 230 may be formed using silicon nitride to match the hardness with the substrate.

제 1 코팅층(210) 은 챔버 내부재에 대한 접착력이 우수한 물질, 예를 들어 PEOX막을 이용하여 형성할 수 있다.The first coating layer 210 may be formed using a material having excellent adhesion to the inner material of the chamber, for example, a PEOX film.

제 2 코팅층(220)은 기판과 경도가 유사한 물질, 예를 들어 실리콘 질화막을 이용하여 형성할 수 있다.The second coating layer 220 may be formed using a material having a hardness similar to that of the substrate, for example, a silicon nitride film.

치밀화층(240)은 제 1 코팅층(210) 형성 후 제 1 코팅층(210)를 N2O 플라즈마 처리하여 제 1 코팅층(210) 상부를 치밀화함에 의해 형성할 수 있다.The densified layer 240 may be formed by densifying the upper portion of the first coating layer 210 by treating the first coating layer 210 with N 2 O plasma after forming the first coating layer 210 .

도 7의 코팅층(200-3)은 다층 적층 구조를 가짐에 따라 챔버 내부재에 잔류하는 시간이 증가하여 챔버 내부재의 보호 효과 및 기판에 대한 손상 방지 효과가 증대될 수 있다.As the coating layer 200-3 of FIG. 7 has a multi-layered structure, the remaining time in the chamber interior material increases, so that the protection effect of the chamber interior material and the damage prevention effect to the substrate can be increased.

이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.As such, those skilled in the art to which the present invention pertains will be able to understand that the present invention may be embodied in other specific forms without changing its technical spirit or essential features. Therefore, the embodiments described above should be understood as illustrative in all respects and not limiting. The scope of the present invention is indicated by the following claims rather than the detailed description above, and all changes or modifications derived from the meaning and scope of the claims and their equivalent concepts should be interpreted as being included in the scope of the present invention. do.

100 : 챔버
110 : 본체
120 : 가스 분사 장치
130 : 기판 지지부
140 : 리프트 핀
150 : 리프트 핀 플레이트
200, 200-X : 코팅층100: chamber
110: body
120: gas injection device
130: substrate support
140: lift pin
150: lift pin plate
200, 200-X: coating layer

Claims (11)

내부에 처리 공간이 형성된 챔버와, 상기 챔버 내부에 구비되어 기판을 지지하기 위한 복수의 리프트 핀과, 상기 챔버 내부에 구비되어 상면에 기판이 안착되고 상기 리프트 핀이 삽입되는 복수의 홀을 구비하는 기판 안착부와, 상기 기판 안착부 상부에 구비되어 상기 기판으로 가스를 공급하기 위한 가스 분사 장치를 포함하는 기판 처리 장치의 내부재 처리 방법으로서,
상기 기판을 상기 기판 안착부에 로딩/언로딩 하는 경우, 상기 리프트 핀 들로 인하여 상기 기판 하면이 손상되는 것을 방지하기 위해 이종의 물질을 순차적으로 처리하여 이종의 코팅층을 형성하는 내부재 처리 단계;를 포함하고,
상기 내부재 처리 단계는,
상기 기판과 접촉하는 상기 리프트 핀의 접촉부 상에 상기 리프트 핀과 후속 처리될 물질과의 접착력을 개선하기 위한 제 1 코팅층 형성 단계와,
상기 제 1 코팅층을 치밀화 하기 위한 플라즈마 처리 단계와,
상기 제1 코팅층 상에 상기 제1 코팅층과 다른 물질을 포함하는 제 2 코팅층을 형성하는 제2 코팅층 형성 단계를 포함하며, 상기 기판의 경도는 제 1 범위를 갖고 상기 제 2 코팅층의 경도는 상기 제 1 범위에 포함되는 것을 특징으로 하는 기판 처리 장치의 내부재 처리 방법.A chamber having a processing space therein, a plurality of lift pins provided inside the chamber to support a substrate, and a plurality of holes provided inside the chamber to which the substrate is seated on an upper surface and into which the lift pins are inserted. A method for processing an internal material of a substrate processing apparatus including a substrate seating unit and a gas injection device provided on the substrate seating unit to supply gas to the substrate,
When the substrate is loaded/unloaded to the substrate receiving part, an internal material treatment step of sequentially processing different materials to form a different coating layer in order to prevent damage to the lower surface of the substrate due to the lift pins; including,
The internal material processing step,
Forming a first coating layer on a contact portion of the lift pin contacting the substrate to improve adhesion between the lift pin and a material to be subsequently processed;
A plasma treatment step for densifying the first coating layer;
and a second coating layer forming step of forming a second coating layer comprising a material different from that of the first coating layer on the first coating layer, wherein the substrate has a first range and a hardness of the second coating layer. 1 internal material processing method of the substrate processing apparatus, characterized in that included in the range. 제 1 항에 있어서,
상기 제1 코팅층 형성 단계 이전에 할로겐 가스를 이용하여 상기 챔버 내부를 세정하는 세정 단계를 더 포함하는 것을 특징으로 하는 기판 처리 장치의 내부재 처리 방법.According to claim 1,
The internal material processing method of the substrate processing apparatus further comprising a cleaning step of cleaning the inside of the chamber using a halogen gas before the first coating layer forming step. 제 1 항에 있어서,
상기 제 1 코팅층은 실리콘 함유 가스 및 산소 함유 가스를 이용하여 형성되는 실리콘 산화막인 것을 특징으로 하는 기판 처리 장치의 내부재 처리 방법.According to claim 1,
The first coating layer is an internal material processing method of a substrate processing apparatus, characterized in that the silicon oxide film formed by using a silicon-containing gas and an oxygen-containing gas. 제 1 항에 있어서,
상기 제 2 코팅층은 실리콘 함유 가스 및 질소 함유 가스를 이용하여 형성되는 실리콘 질화막인 것을 특징으로 하는 기판 처리 장치의 내부재 처리 방법.According to claim 1,
The second coating layer is an internal material processing method of a substrate processing apparatus, characterized in that the silicon nitride film formed by using a silicon-containing gas and a nitrogen-containing gas. 제 4 항에 있어서,
상기 제 2 코팅층은 실리콘 함유 가스에 대한 질소 함유 가스의 함량이 4:1 내지 5:1인 것을 특징으로 하는 기판 처리 장치의 내부재 처리 방법.According to claim 4,
The second coating layer is an internal material processing method of a substrate processing apparatus, characterized in that the content of nitrogen-containing gas to silicon-containing gas is 4: 1 to 5: 1. 제 1 항에 있어서,
상기 제 1 코팅층을 형성하기 전, 상기 리프트 핀 상에 기저 코팅층을 형성하는 기저 코팅층 형성 단계를 더 포함하는 것을 특징으로 하는 기판 처리 장치의 내부재 처리 방법.According to claim 1,
The internal material processing method of the substrate processing apparatus further comprising a base coating layer forming step of forming a base coating layer on the lift pin before forming the first coating layer. 제 6 항에 있어서,
상기 기저 코팅층은 실리콘 질화막인 것을 특징으로 하는 기판 처리 장치의 내부재 처리 방법.According to claim 6,
The internal material processing method of the substrate processing apparatus, characterized in that the base coating layer is a silicon nitride film. 삭제delete 제 1 항에 있어서,
상기 플라즈마 처리 단계는, 상기 제 1 코팅층 상에 N2O 가스를 이용하여 플라즈마 처리하는 단계인 것을 특징으로 하는 기판 처리 장치의 내부재 처리 방법.According to claim 1,
The plasma treatment step is an internal material treatment method of a substrate processing apparatus, characterized in that the step of plasma treatment using N2O gas on the first coating layer. 삭제delete 제 1 항에 있어서,
상기 제 2 코팅층은 질소와 실리콘의 함량을 조정하여 경도가 조절되는 기판 처리 장치의 내부재 처리 방법.According to claim 1,
The second coating layer is an internal material processing method of a substrate processing apparatus in which hardness is adjusted by adjusting the content of nitrogen and silicon.
KR1020180143093A 2018-11-20 2018-11-20 Method for Treatment for Element Established in Apparatus for Processing of Substrate KR102490356B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180143093A KR102490356B1 (en) 2018-11-20 2018-11-20 Method for Treatment for Element Established in Apparatus for Processing of Substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180143093A KR102490356B1 (en) 2018-11-20 2018-11-20 Method for Treatment for Element Established in Apparatus for Processing of Substrate

Publications (2)

Publication Number Publication Date
KR20200058688A KR20200058688A (en) 2020-05-28
KR102490356B1 true KR102490356B1 (en) 2023-01-25

Family

ID=70920231

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180143093A KR102490356B1 (en) 2018-11-20 2018-11-20 Method for Treatment for Element Established in Apparatus for Processing of Substrate

Country Status (1)

Country Link
KR (1) KR102490356B1 (en)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6818570B2 (en) * 2002-03-04 2004-11-16 Asm Japan K.K. Method of forming silicon-containing insulation film having low dielectric constant and high mechanical strength
US7824498B2 (en) * 2004-02-24 2010-11-02 Applied Materials, Inc. Coating for reducing contamination of substrates during processing
US7244311B2 (en) * 2004-10-13 2007-07-17 Lam Research Corporation Heat transfer system for improved semiconductor processing uniformity
CN103026473A (en) * 2010-07-21 2013-04-03 东京毅力科创株式会社 Interlayer insulating layer formation method and semiconductor device
KR20130059011A (en) * 2011-11-28 2013-06-05 주식회사 테라세미콘 Supporting pin for supporting substrate
KR101307780B1 (en) * 2012-02-16 2013-09-12 한국과학기술연구원 Metal line of semiconductor device and method of manufacturing the same
KR20140026724A (en) * 2012-08-23 2014-03-06 주식회사 원익아이피에스 Method for manufacturing thin film and processing substrate
KR102228412B1 (en) * 2016-11-03 2021-03-17 주식회사 원익아이피에스 Method of Manufacturing Hard Mask

Also Published As

Publication number Publication date
KR20200058688A (en) 2020-05-28

Similar Documents

Publication Publication Date Title
US9748093B2 (en) Pulsed nitride encapsulation
US9698042B1 (en) Wafer centering in pocket to improve azimuthal thickness uniformity at wafer edge
US20140235068A1 (en) Method of manufacturing semiconductor device, apparatus for manufacturing semiconductor device, and non-transitory computer-readable recording medium
KR101752075B1 (en) Semiconductor device manufacturing method, substrate processing device and recording medium
TWI435377B (en) Epitaxial silicon wafers and their manufacturing methods
KR20100039909A (en) Substrate treating apparatus, substrate supporter and method for manufacturing semiconductor device
KR102490356B1 (en) Method for Treatment for Element Established in Apparatus for Processing of Substrate
KR101810644B1 (en) Method of manufacturing an epitaxial wafer
KR101421645B1 (en) Substrate processing apparatus
CN109423626B (en) Film forming apparatus, film forming tray, film forming method, and method for manufacturing film forming tray
JP2005197380A (en) Wafer supporting device
KR100754007B1 (en) Film forming device
KR102674234B1 (en) Processing Method for Semiconductor Manufacturing apparatus
US11107681B2 (en) Method of fabricating semiconductor device by removing material on back side of substrate
US20160284538A1 (en) Defect planarization
US6383949B1 (en) Method of depositing an ozone-TEOS oxide film to eliminate its base material dependence, and apparatus for forming such a film at several different temperatures
KR102414099B1 (en) System For Processing Semiconductor substrate and Method of Depositing Thin Film Using The Same
KR20210020355A (en) Manufacturing method of susceptor for wafer
KR101921979B1 (en) Method and apparatus for manufacturing epitaxial wafer
TW202115767A (en) Plasma processing apparatus
KR20080034725A (en) Loadlock chamber and method for loading and unloading wafers
KR200495161Y1 (en) Substrate support and apparatus for processing substrate having the same
KR100527671B1 (en) Method of forming a layer on a wafer
KR20070078007A (en) Method for using thin film depositing device
JPS63111630A (en) Manufature of semiconductor device

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant