KR102486406B1 - 액정표시장치용 어레이 기판 - Google Patents

액정표시장치용 어레이 기판 Download PDF

Info

Publication number
KR102486406B1
KR102486406B1 KR1020160056423A KR20160056423A KR102486406B1 KR 102486406 B1 KR102486406 B1 KR 102486406B1 KR 1020160056423 A KR1020160056423 A KR 1020160056423A KR 20160056423 A KR20160056423 A KR 20160056423A KR 102486406 B1 KR102486406 B1 KR 102486406B1
Authority
KR
South Korea
Prior art keywords
area
pixel
domain
pixel area
electrode
Prior art date
Application number
KR1020160056423A
Other languages
English (en)
Other versions
KR20170126248A (ko
Inventor
박주언
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020160056423A priority Critical patent/KR102486406B1/ko
Publication of KR20170126248A publication Critical patent/KR20170126248A/ko
Application granted granted Critical
Publication of KR102486406B1 publication Critical patent/KR102486406B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명의 액정표시장치용 어레이 기판은, 기판 상에 제1 방향의 게이트 배선과 제2 방향의 데이터 배선이 교차하여 화소 영역을 정의하고, 화소 영역은 제1 영역과 제2 영역을 포함하며, 박막트랜지스터가 제2 영역에 위치하여 게이트 배선 및 데이터 배선에 연결되고, 화소 전극과 공통 전극이 제1 영역에 위치하여 적어도 하나의 꺾임부를 가지고 서로 이격되며, 데이터 배선은 화소 영역에 대응하는 제1 및 제2 꺾임부와, 제2 방향을 따라 인접한 화소 영역 사이에 대응하는 제3 꺾임부를 포함하고, 데이터 배선의 제2 및 제3 꺾임부 사이 부분은 게이트 배선에 대해 일정 각도로 기울어져 있다. 여기서, 제1 영역은 제2 방향을 따라 인접한 제1 도메인과 제2 도메인을 포함하며, 제1 및 제2 도메인은 대칭이다. 이때, 인접한 화소 영역의 박막트랜지스터는 게이트 배선 또는 데이터 배선을 공유할 수 있다. 따라서, 본 발명의 액정표시장치용 어레이 기판은 컬러 쉬프트를 방지하고, 제조 비용을 절감할 수 있다.

Description

액정표시장치용 어레이 기판{Array Substrate For Liquid Crystal Display Device}
본 발명은 액정표시장치용 어레이 기판에 관한 것으로, 특히 다수의 도메인을 포함하는 액정표시장치용 어레이 기판에 관한 것이다.
정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있으며, 액정표시장치(liquid crystal display device: LCD) 및 유기발광다이오드 표시장치(organic light emitting diode display device: OLED)와 같은 여러 가지 평판표시장치(flat panel display device: FPD)가 널리 개발되어 다양한 분야에 적용되고 있다.
이들 평판표시장치 중에서, 액정표시장치는 소형화, 경량화, 박형화, 저전력 구동 등의 장점을 가지고 있어, 휴대폰이나 멀티미디어장치와 같은 휴대용 기기부터 노트북 또는 컴퓨터 모니터 및 대형 텔레비전에 이르기까지 다양하게 적용된다.
액정표시장치는 액정의 광학적 이방성과 유전율 이방성을 이용하는 것으로, 두 기판과 두 기판 사이의 액정층, 그리고 액정층의 액정 분자를 구동하기 위한 화소 전극 및 공통 전극을 포함한다. 따라서, 액정표시장치는, 화소 전극 및 공통 전극에 전압을 인가하여 생성되는 전기장에 의해 액정 분자의 배열을 조절하고, 이에 따라 달라지는 빛의 투과율에 의해 화상을 표현한다.
액정표시장치의 화소 전극과 공통 전극은 서로 다른 기판에 형성되거나 동일 기판에 형성될 수 있다. 화소 전극과 공통 전극이 서로 다른 기판에 형성되는 경우, 액정 분자는 기판에 수직한 전기장에 의해 구동되는데, 이 경우 투과율과 개구율 등의 특성이 우수한 장점은 있으나, 시야각이 좁은 단점이 있다.
따라서, 시야각을 향상시키기 위해, 화소 전극과 공통 전극을 동일 기판에 형성하여 기판에 수평한 전기장에 의해 약정분자를 구동하는 IPS(In-Plane Switching) 방식이 제안되어 널리 사용되고 있다.
도 1a와 도 1b는 종래의 IPS 방식 액정표시장치를 개략적으로 도시한 단면도로, 도 1a는 오프 상태를 나타내고, 도 1b는 온 상태를 나타낸다.
도 1a와 도 1b에 도시한 바와 같이, 제1 기판(10)과 제2 기판(20)이 일정 간격 이격되어 배치되어 있으며, 제1 기판(10) 상에는 화소 전극(32)과 공통 전극(34)이 형성된다. 제1 및 제2 기판(10, 20) 사이에는 액정층(40)이 위치한다.
여기서, 화소 전극(32)과 공통 전극(34)의 각각은 지면에 수직한 방향을 따라 연장된다.
도 1a에 도시한 같이, 화소 전극(32)과 공통 전극(34) 사이에 전압이 인가되지 않은 오프(off) 상태일 때, 액정층(40)의 액정 분자(42)는 제1 및 제2 기판(10, 20)에 평행하게 배열된다. 이때, 액정 분자(42)는 화소 전극(32)과 공통 전극(34)의 길이 방향, 즉, 지면에 수직한 방향에 평행하게 배치될 수 있다. 따라서, 액정층(40)은 입사된 빛의 편광 상태를 변화시키지 않고 출력한다.
반면, 도 1b에 도시한 바와 같이, 화소 전극(32)과 공통 전극(34) 사이에 전압이 인가된 온(on) 상태일 때, 화소 전극(32)과 공통 전극(34) 사이에는 제1 및 제2 기판(10, 20)에 평행한 수평 전기장(E1)이 생성되고, 액정층(40)의 액정 분자(42)는 수평 전기장(E1)의 방향을 따라 배열된다. 따라서, 액정층(40)은 입사된 빛의 편광 상태를 변화시켜 출력한다.
여기서, 화소 전극(32)과 공통 전극(34) 각각의 상부에 위치하는 액정 분자(42)는 초기 배열 상태를 유지할 수 있다.
이러한 종래의 IPS 방식 액정표시장치는 넓은 시야각을 가지므로, 시청자는 다양한 위치에서 영상을 볼 수 있다.
그러나, 종래의 IPS 방식 액정표시장치에서는 화소 전극(32)과 공통 전극(34)이 위치하는 화소 영역이 단일 도메인을 이룸으로써, 특정 방위각, 예를 들면, 0도, 90도, 180도, 270도 부근에서 컬러 쉬프트(color shift) 현상이 발생하는 문제가 있다.
따라서, 컬러 쉬프트 현상을 방지하기 위해, 하나의 화소 영역 내에 이중 도메인을 구현한 IPS 방식 액정표시장치가 제안되었다. 이때, 도메인 보상을 위해 이중 도메인은 서로 대칭인 것이 바람직하다.
그런데, 최근에는 고해상도나 비용 절감을 위해 인접한 화소 영역의 박막트랜지스터가 게이트 배선이나 데이터 배선을 공유하는 다양한 구조가 제안되어 적용되고 있으며, 이러한 배선 공유 구조에서는 인접한 화소 영역의 박막트랜지스터가 서로 이웃하도록 배치된다. 이러한 배선 공유 구조를 이중 도메인을 구현한 IPS 방식 액정표시장치에 적용할 경우, 이중 도메인의 비대칭이 발생한다. 따라서, 도메인 보상이 이루어지지 않으며, 시야각에 따라 컬러 쉬프트가 발생하는 문제가 있다.
본 발명은, 상기한 문제점을 해결하기 위하여 제시된 것으로, 액정표시장치의 컬러 쉬프트 문제를 해결하고자 한다.
상기의 목적을 달성하기 위하여, 본 발명의 액정표시장치용 어레이 기판은, 기판 상에 제1 방향의 게이트 배선과 제2 방향의 데이터 배선이 교차하여 화소 영역을 정의하고, 화소 영역은 제1 영역과 제2 영역을 포함하며, 박막트랜지스터가 제2 영역에 위치하여 게이트 배선 및 데이터 배선에 연결되고, 화소 전극과 공통 전극이 제1 영역에 위치하여 적어도 하나의 꺾임부를 가지고 서로 이격되며, 데이터 배선은 화소 영역에 대응하는 제1 및 제2 꺾임부와, 제2 방향을 따라 인접한 화소 영역 사이에 대응하는 제3 꺾임부를 포함하고, 데이터 배선의 제2 및 제3 꺾임부 사이 부분은 게이트 배선에 대해 일정 각도로 기울어져 있다.
여기서, 제1 영역은 제2 방향을 따라 인접한 제1 도메인과 제2 도메인을 포함하며, 제1 및 제2 도메인은 대칭이다.
인접한 화소 영역의 박막트랜지스터는 서로 이웃할 수 있다. 이때, 인접한 화소 영역 중 하나의 제1 도메인은 제1 부분과 제2 부분을 포함하고, 제2 도메인은 제1 부분과 제2 부분 사이에 위치할 수 있다.
본 발명에서는, 각 화소 영역 내에 대칭인 제1 및 제2 도메인을 구현하여 특정 방위각에서 컬러 쉬프트를 막을 수 있다.
또한, 인접한 화소 영역의 박막트랜지스터가 게이트 배선 또는 데이터 배선 공유하면서, 각 화소 영역 내에 대칭인 제1 및 제2 도메인을 구현할 수 있다. 따라서, 구동집적회로의 수가 절감되어 제조비용이 감소되고, 도메인 비대칭에 의한 컬러 쉬프트를 막을 수 있다. 이 경우, 비대칭 도메인에 비해 개구율을 향상시킬 수 있다.
또한, 한 패널 내에서 각 화소 영역의 박막트랜지스터의 위치를 다양하게 할 수 있으므로, 설계 자유도를 높일 수 있다.
도 1a와 도 1b는 종래의 IPS 방식 액정표시장치를 개략적으로 도시한 단면도이다.
도 2는 본 발명의 제1 실시예에 따른 액정표시장치의 제1 및 제2 화소 영역을 개략적으로 도시한 도면이다.
도 3은 본 발명의 제1 실시예에 따른 액정표시장치용 어레이 기판의 개략적인 평면도이다.
도 4는 본 발명의 제2 실시예에 따른 액정표시장치의 제1 및 제2 화소 영역을 개략적으로 도시한 도면이다.
도 5는 본 발명의 제3 실시예에 따른 액정표시장치를 개략적으로 도시한 도면이다.
본 발명의 액정표시장치용 어레이 기판은, 기판과, 상기 기판 상에 제1 방향의 게이트 배선과, 상기 게이트 배선과 교차하여 제1 영역과 제2 영역을 포함하는 화소 영역을 정의하는 제2 방향의 데이터 배선과, 상기 제2 영역에 상기 게이트 배선 및 상기 데이터 배선에 연결되는 박막트랜지스터와, 상기 제1 영역에 적어도 하나의 꺾임부를 가지며 상기 박막트랜지스터와 연결되는 화소 전극과, 상기 제1 영역에 적어도 하나의 꺾임부를 가지며 상기 화소 전극과 이격되어 있는 공통 전극을 포함하고, 상기 데이터 배선은 상기 화소 영역에 대응하는 제1 및 제2 꺾임부와 상기 제2 방향을 따라 인접한 화소 영역 사이에 대응하는 제3 꺾임부를 포함하며, 상기 데이터 배선의 상기 제2 및 제3 꺾임부 사이 부분은 상기 게이트 배선에 대해 일정 각도로 기울어져 있다.
상기 제1 영역은 상기 제2 방향을 따라 인접한 제1 도메인과 제2 도메인을 포함한다.
상기 제1 꺾임부는 상기 제1 도메인과 상기 제2 도메인 사이에 대응하고, 상기 제2 꺾임부는 상기 제1 영역과 상기 제2 영역 사이에 대응한다.
상기 제1 도메인은 제1 부분과 제2 부분을 포함하고, 상기 제2 도메인은 상기 제1 부분과 상기 제2 부분 사이에 위치한다.
상기 제1 꺾임부는 상기 제1 부분과 상기 제2 도메인 사이에 대응하고, 상기 제2 꺾임부는 상기 제2 부분과 상기 제2 도메인 사이 사이에 대응한다.
제1 화소 영역의 상기 제2 영역과 제2 화소 영역의 제2 영역은 상기 제1 화소 영역의 상기 제1 영역과 상기 제2 화소 영역의 제1 영역 사이에 위치한다.
상기 제1 화소 영역에서 상기 제2 도메인은 상기 제1 도메인과 상기 제2 영역 사이에 위치하고, 상기 제2 화소 영역에서 상기 제2 도메인은 상기 제1 도메인과 상기 제2 영역 사이에 위치한다.
이하, 도면을 참조하여 본 발명의 실시예에 따른 액정표시장치에 대하여 상세히 설명한다.
-제1 실시예-
도 2는 본 발명의 제1 실시예에 따른 액정표시장치의 제1 및 제2 화소 영역을 개략적으로 도시한 도면으로, 데이터 배선을 함께 도시한다.
도 2에 도시한 바와 같이, 본 발명의 제1 실시예에 따른 액정표시장치는 상하로 인접한 제1 화소 영역(P1)과 제2 화소 영역(P2)을 포함한다. 제1 화소 영역(P1)과 제2 화소 영역(P2)은 좌우 대칭이다.
제1 및 제2 화소 영역(P1, P2) 각각은 제1 영역(A1)과 제2 영역(A2)을 포함한다. 제1 영역(A1)에는 화소 전극(도시하지 않음)과 공통 전극(도시하지 않음)이 위치하고, 제2 영역(A2)에는 박막트랜지스터(도시하지 않음)가 위치한다.
제1 영역(A1)은 액정 분자의 움직임 방향이 반대인 제1 도메인(D1)과 제2 도메인(D2)를 포함하며, 제1 및 제2 도메인(D1, D2)은 상하 대칭이다. 또한, 제1 화소 영역(P1)의 제1 영역(A1)과 제2 화소 영역(P2)의 제1 영역(A1)은 좌우 대칭이다.
따라서, 제1 화소 영역(P1)의 제1 및 제2 도메인(D1, D2)과 제2 화소 영역(P2)의 제1 및 제2 도메인(D1, D2)의 위치는 반대이다. 즉, 제1 화소 영역(P1)에서는 제2 도메인(D2)이 제1 도메인(D1)과 제2 영역(A2) 사이에 위치하고, 제2 화소 영역(P2)에서는 제1 도메인(D1)이 제2 도메인(D2)과 제2 영역(A2) 사이에 위치한다.
한편, 데이터 배선(DL)이 제1 및 제2 화소 영역(P1, P2)의 길이 방향을 따라 연장된다. 데이터 배선(DL)은 제1 및 제2 화소 영역(P1, P2)의 측면과 동일한 형태를 가진다.
보다 상세하게, 데이터 배선(DL)은 각 화소 영역(P1, P2)에 대응하여 제1 및 제2 꺾임부(B11, B21, B12, B22)를 포함한다. 제1 꺾임부(B11, B21)는 제1 도메인(D1)과 제2 도메인(D2) 사이에 대응하고, 제2 꺾임부(B12, B22)는 제1 영역(A1)과 제2 영역(A2) 사이에 대응한다. 또한, 데이터 배선(DL)은 인접한 화소 영역(P1, P2) 사이에 대응하여 제3 꺾임부(B3)를 더 포함한다. 따라서, 제1 화소 영역(P1)에 대응하는 데이터 배선(DL)의 부분은 제2 화소 영역(P1)에 대응하는 데이터 배선(DL)의 부분과 좌우 대칭이다.
도 3은 본 발명의 제1 실시예에 따른 액정표시장치용 어레이 기판의 개략적인 평면도로, 도 2의 제1 화소 영역(P1)에 해당하는 부분을 도시한다.
도 3에 도시한 바와 같이, 게이트 배선(112)과 데이터 배선(132)이 교차하여 화소 영역(P)을 정의하고, 화소 영역(P)에는 박막트랜지스터(T)와 화소 전극(174) 및 공통 전극(176)이 형성된다. 여기서, 화소 영역(P)은 제1 영역(A1)과 제2 영역(A2)을 포함하고, 제1 영역(A1)은 제1 및 제2 도메인(D1, D2)을 포함한다.
보다 상세하게, 절연 기판(도시하지 않음) 위에 도전성 물질로 이루어진 게이트 배선(112)과 게이트 전극(114), 공통 배선(116), 그리고 보조 공통 배선(118)이 형성된다. 여기서, 게이트 배선(112)과 게이트 전극(114), 공통 배선(116)은 제2 영역(A2)에 위치할 수 있다.
게이트 배선(112)은 제1 방향을 따라 연장되고, 게이트 전극(114)은 게이트 배선(112)에 연결된다. 게이트 전극(114)은 게이트 배선(112)으로부터 연장될 수 있다. 이와 달리, 게이트 전극(114)은 게이트 배선(112)의 일부로 이루어지며, 게이트 배선(112)의 다른 부분보다 넓은 폭을 가질 수 있다.
공통 배선(116)은 제1 방향을 따라 연장되고, 게이트 배선(112)과 이격되어 위치한다. 보조 공통 배선(118)은 공통 배선(116)으로부터 제2 방향을 따라 연장되며, 서로 이격되고 평행한 제1 및 제2 패턴(118a, 118b)을 포함한다. 보조 공통 배선(118)은 제1 영역(A1)의 중앙을 기준으로 꺾어져 있어 제2 방향에 대해 일정 각도를 가진다.
게이트 배선(112)과 게이트 전극(114), 공통 배선(116), 그리고 보조 공통 배선(118)은 알루미늄(aluminum)이나 몰리브덴(molybdenum), 니켈(nickel), 크롬(chromium), 구리(copper) 또는 이들의 합금으로 이루어질 수 있으며, 단일층 또는 다중층 구조일 수 있다.
게이트 배선(112)과 게이트 전극(114), 공통 배선(116), 그리고 보조 공통 배선(118) 상부에는 게이트 절연막(도시하지 않음)이 형성되어 이들을 덮는다. 게이트 절연막은 질화 실리콘(SiNx)이나 산화 실리콘(SiO2)으로 이루어질 수 있다.
게이트 전극(114) 상부의 게이트 절연막(120) 위에는 반도체층(122)이 형성된다. 반도체층(122)은 비정질 실리콘으로 이루어질 수 있다. 이때, 반도체층(122)은 진성 비정질 실리콘의 액티브층과 불순물 도핑된 비정질 실리콘의 오믹 콘택층을 포함할 수 있다. 이와 달리, 반도체층(122)은 산화물 반도체로 이루어질 수 있다. 이 경우, 반도체층(122)의 상부에는 게이트 전극(114)에 대응하여 식각 방지막이 형성될 수 있다.
다음, 반도체층(122) 상부에는 소스 및 드레인 전극(134, 136)이 형성된다. 또한, 소스 및 드레인 전극(134, 136)과 동일 물질로 데이터 배선(132)이 형성된다.
소스 및 드레인 전극(134, 136)은 반도체층(122) 상부에서 게이트 전극(114)을 중심으로 이격되어 위치하며, 소스 및 드레인 전극(134, 136) 사이에는 반도체층(122)이 노출된다. 여기서, 반도체층(122)이 액티브층과 오믹 콘택층을 포함할 경우, 오믹 콘택층은 소스 및 드레인 전극(134, 136)에 각각 대응하는 패턴들을 포함하며, 소스 및 드레인 전극(134, 136) 사이에는 액티브층이 노출된다.
드레인 전극(136)의 일부는 공통 배선(116)과 중첩하여 스토리지 커패시터를 형성한다. 드레인 전극(136)의 중첩 부분은 제1 커패시터 전극을 이루고, 공통 배선(116)의 중첩 부분은 제2 커패시터 전극을 이룬다. 이때, 공통 배선(116)의 중첩 부분은 다른 부분에 비해 넓은 폭을 가질 수 있다.
게이트 전극(114)과 반도체층(122), 소스 전극(134), 그리고 드레인 전극(136)은 박막트랜지스터(T)를 이루며, 박막트랜지스터(T)는 제2 영역(A2)에 위치한다. 소스 및 드레인 전극(134, 136) 사이에 노출된 반도체층(122)은 박막트랜지스터(T)의 채널이 된다. 여기서, 박막트랜지스터(T)의 채널은 U자 모양일 수 있으며, 박막트랜지스터(T)의 채널 모양은 달라질 수 있다.
한편, 데이터 배선(132)은 실질적으로 제1 방향과 교차하는 제2 방향을 따라 연장되고, 게이트 배선(112)과 교차하여 화소 영역(P)을 정의한다. 데이터 배선(132)은 제1, 제2, 제3 꺾임부(132a, 132b, 132c)를 가진다. 제1 및 제2 꺾임부(132a)와 제2 꺾임부(132b)는 화소 영역(P)에 대응하고, 제3 꺾임부(132c)는 제2 방향을 따라 인접한 화소 영역(P) 사이에 위치한다.
보다 상세하게, 도시한 바와 같이, 제1 꺾임부(132a)는 제1 도메인(D1)과 제2 도메인(D2) 사이에 위치하고, 제2 꺾임부(132b)는 제1 영역(A1)과 제2 영역(A2) 사이에 위치할 수 있다. 이와 달리, 화소 영역(P) 내에서 제2 영역(A2)의 위치에 따라 제2 꺾임부(132b)의 대응 위치는 달라질 수 있다.
따라서, 데이터 배선(132)의 제1 및 제2 꺾임부(132a, 132b) 사이 부분과, 제2 및 제3 꺾임부(132b, 132c) 사이 부분, 그리고 제3 및 제1 꺾임부(132c, 132a) 사이 부분은 게이트 배선(112)에 대해 일정 각도를 가지고 기울어지며, 데이터 배선(132)은 지그재그 모양을 가진다. 여기서, 데이터 배선(132)의 제2 및 제3 꺾임부(132b, 132c) 사이 부분은 데이터 배선(132)의 제3 및 제1 꺾임부(132c, 132a) 사이 부분에 평행하다.
데이터 배선(132)은 소스 전극(134)과 연결되며, 소스 전극(134)은 데이터 배선(132)에서 연장된다. 이와 달리, 소스 전극(134)은 데이터 배선(132)의 일부로 이루어질 수도 있다. 데이터 배선(132)의 제1 측은 보조 공통 배선(118)의 제1 패턴(118a)과 중첩하고, 데이터 배선(132)의 제2 측은 보조 공통 배선(118)의 제2 패턴(118b)과 중첩한다.
소스 및 드레인 전극(134, 136)과 데이터 배선(132)은 알루미늄(aluminum)이나 몰리브덴(molybdenum), 니켈(nickel), 크롬(chromium), 구리(copper) 또는 이들의 합금으로 이루어질 수 있으며, 단일층 또는 다중층 구조일 수 있다.
여기서, 반도체층(122)과 소스 및 드레인 전극(134, 136)은 하나의 마스크를 이용한 사진식각공정을 통해 형성될 수 있다. 이 경우, 데이터 배선(132) 하부에는 반도체 패턴(도시하지 않음)이 형성될 수 있으며, 반도체 패턴은 진성 비정질 실리콘의 제1 반도체 패턴과 불순물 도핑된 비정질 실리콘의 제2 반도체 패턴을 포함할 수 있다. 이때, 소스 및 드레인 전극(134, 136)과 데이터 배선(132)은 각각 반도체층(122) 및 반도체 패턴보다 좁은 폭을 가져, 반도체층(122) 및 반도체 패턴의 가장자리 상면은 소스 및 드레인 전극(134, 136)과 데이터 배선(132)에 의해 각각 노출될 수 있다.
한편, 반도체층(122)과 소스 및 드레인 전극(134, 136)은 서로 다른 마스크를 이용한 각각의 사진식각공정을 통해 형성될 수도 있는데, 이 경우, 반도체층(122)의 측면은 소스 및 드레인 전극(134, 136)으로 덮이며, 데이터 배선(132) 하부의 반도체 패턴은 생략될 수 있다.
다음, 소스 및 드레인 전극(134, 136)과 데이터 배선(132) 상부에는 보호층(도시하지 않음)이 형성된다. 보호층은 평탄한 표면을 갖는 것이 바람직하다.
보호층은 단일층 구조를 가질 수 있으며, 산화 실리콘(SiO2)나 질화 실리콘(SiNx)의 무기절연물질로 형성되거나 포토아크릴(photoacryl)과 같은 유기절연물질로 형성될 수 있다. 이와 달리, 보호층은 다중층 구조를 가질 수도 있으며, 일례로, 무기절연물질의 제1 절연층과 유기절연물질의 제2 절연층을 포함할 수 있다.
보호층은 제1 콘택홀(160a)과 제2 콘택홀(160b)을 가진다. 제1 콘택홀(160a)은 드레인 전극(136)을 노출하고, 제2 콘택홀(160b)은 공통 배선(116)을 노출한다.
보호층 상부의 제1 영역(A1)에는 화소 전극(172)과 공통 전극(174)이 형성된다. 화소 전극(172)과 공통 전극(174) 각각은 실질적으로 제2 방향을 따라 연장되고, 제1 방향을 따라 서로 이격되어 있는 다수의 패턴을 포함한다. 공통 전극(174)의 패턴은 화소 전극(172)의 패턴과 제1 방향을 따라 이격되어 번갈아 배치된다. 화소 전극(172)과 공통 전극(174)의 각 패턴은 제1 영역(A1)에 적어도 하나의 꺾임부를 가지며, 이러한 꺾임부에 의해 다중 도메인, 즉, 제1 및 제2 도메인(D1, D2)이 형성된다.
일례로, 화소 전극(172)과 공통 전극(174)의 각 패턴은 제1 영역(A1)의 중앙을 기준으로 꺾어져 있어 제2 방향에 대해 일정 각도를 가지며, 제1 및 제2 도메인(D1, D2) 사이를 지나는 제1 방향의 가상의 선에 대해 실질적으로 대칭인 구조를 가진다. 따라서, 제1 및 제2 도메인(D1, D2)은 제1 방향의 가상의 선에 대해 대칭이다. 여기서, 화소 전극(172)과 공통 전극(174)은 제2 방향에 대해 45도 또는 이보다 작은 각도를 가지고 꺾어진다.
화소 전극(172) 및 공통 전극(174)은 인듐-틴-옥사이드(indium tin oxide)나 인듐-징크-옥사이드(indium zinc oxide)와 같은 투명도전물질로 형성될 수 있다.
또한, 제1 연결부인 화소 전극 연결부(173)와 제2 연결부인 공통 전극 연결부(175) 및 보조 공통 전극(176)이 화소 전극(172) 및 공통 전극(174)과 동일층 상에 동일 물질로 형성된다.
화소 전극 연결부(173)와 공통 전극 연결부(175)는 제1 방향을 따라 연장되고, 실질적으로 제2 방향을 따라 마주대하는 화소 영역(P)의 양측에 각각 위치한다. 화소 전극 연결부(173)는 화소 전극(172)의 패턴들 일단과 연결되어 있고, 드레인 전극(136)과 중첩하며, 제1 콘택홀(160a)을 통해 드레인 전극(136)과 접촉한다.
또한, 공통 전극 연결부(175)는 공통 전극(174)의 패턴들 일단과 연결되며, 전단의 게이트 배선(112)과 부분적으로 중첩한다. 도시한 것처럼, 한 화소 영역(P)에 대응하는 공통 전극 연결부(175)는 제1 방향을 따라 인접한 화소 영역에 대응하는 공통 전극 연결부(175) 및 보조 공통 전극(176)과 연결된다. 이와 달리, 한 화소 영역(P)에 대응하는 공통 전극 연결부(175)는 인접한 화소 영역(P)에 대응하는 공통 전극 연결부(175) 및 보조 공통 전극(176)과 분리되어 있을 수도 있다.
한편, 보조 공통 전극(176)은 제2 방향을 따라 연장되고 제1 영역(A1)의 중앙을 기준으로 꺾어져 있어 제2 방향에 대해 일정 각도를 가진다. 보조 공통 전극(176)은 일단이 공통 전극 연결부(175)와 연결되며, 데이터 배선(132) 및 보조 공통 배선(118)과 중첩한다. 보조 공통 전극(176)의 타단은 연장되어 공통 배선(116)과 중첩하며, 제2 콘택홀(160b)을 통해 공통 배선(116)과 접촉한다.
이와 달리, 공통 콘택홀은 보조 공통 배선(118)을 노출할 수도 있으며, 이 경우 보조 공통 전극(176)이 제2 콘택홀을 통해 보조 공통 배선(118)과 접촉할 수도 있다. 또는, 보조 공통 배선(118)이 연장되어 공통 전극 연결부(175)와 중첩하고 제2 콘택홀은 연장된 보조 공통 배선(118)을 노출할 수도 있으며, 이 경우 공통 전극 연결부(175)가 제2 콘택홀을 통해 보조 공통 배선(118)과 접촉할 수도 있다.
이와 같이, 본 발명의 제1 실시예에 따른 액정표시장치용 어레이 기판에서는 화소 전극(172)과 공통 전극(174)이 적어도 하나의 꺾임부를 가져 화소 영역(P) 내에 대칭인 제1 및 제2 도메인(D1, D2)이 형성되므로, 특정 방위각에서의 컬러 쉬프트를 막을 수 있다.
앞서 언급한 바와 같이, 도 3의 화소 영역(P)은 도 2의 제1 화소 영역(P1)에 해당하며, 도 2의 제2 화소 영역(P2)은 제1 영역(A1)을 제외하고 제1 화소 영역(P1)과 실질적으로 동일한 구조를 가진다. 즉, 제2 화소 영역(P2)의 화소 전극과 공통 전극은 제1 화소 영역(P1)의 화소 전극(172) 및 공통 전극(174)과 좌우 대칭이다.
-제2 실시예-
도 4는 본 발명의 제2 실시예에 따른 액정표시장치의 제1 및 제2 화소 영역을 개략적으로 도시한 도면으로, 데이터 배선을 함께 도시한다.
도 4에 도시한 바와 같이, 본 발명의 제2 실시예에 따른 액정표시장치는 상하로 인접한 제1 화소 영역(P1)과 제2 화소 영역(P2)을 포함한다. 제1 화소 영역(P1)과 제2 화소 영역(P2)은 좌우 대칭이다.
제1 및 제2 화소 영역(P1, P2) 각각은 제1 영역(A1)과 제2 영역(A2)을 포함한다. 제1 영역(A1)에는 화소 전극(도시하지 않음)과 공통 전극(도시하지 않음)이 위치하고, 제2 영역(A2)에는 박막트랜지스터(도시하지 않음)가 위치한다.
제1 영역(A1)은 액정 분자의 움직임 방향이 반대인 제1 도메인(D1)과 제2 도메인(D2)를 포함하며, 제1 및 제2 도메인(D1, D2)은 상하 대칭이다.
여기서, 제2 화소 영역(P2)의 제2 도메인(D2)은 제1 부분(D21)과 제2 부분(D22)을 포함하고, 제1 도메인(D1)은 제1 부분(D21)과 제2 부분(D22) 사이에 위치한다.
제2 화소 영역(P2)의 제2 영역(A2)은 제1 화소 영역(P1)의 제2 영역(A2)과 인접한다. 즉, 제1 화소 영역(A1)의 박막트랜지스터와 제2 화소 영역(A2)의 박막트랜지스터는 서로 이웃하도록 배치된다. 따라서, 제1 화소 영역(P1)의 제2 영역(A2)과 제2 화소 영역(P2)의 제2 영역(A2)은 제1 화소 영역(P1)의 제1 영역(A1)과 제2 화소 영역(P2)의 제1 영역(A1) 사이에 위치한다.
한편, 데이터 배선(DL)이 제1 및 제2 화소 영역(P1, P2)의 길이 방향을 따라 연장된다. 데이터 배선(DL)은 제1 및 제2 화소 영역(P1, P2)의 측면과 동일한 형태를 가진다.
보다 상세하게, 데이터 배선(DL)은 각 화소 영역(P1, P2)에 대응하여 제1 및 제2 꺾임부(B11, B21, B12, B22)를 포함한다. 제1 화소 영역(P1)에서 제1 꺾임부(B11)는 제1 도메인(D1)과 제2 도메인(D2) 사이에 대응하고, 제2 꺾임부(B12)는 제1 영역(A1)과 제2 영역(A2) 사이에 대응한다. 이와 달리, 제2 화소 영역(P2)에서 제1 꺾임부(B21)는 제1 도메인(D1)과 제2 도메인(D2)의 제1 부분(D21) 사이에 대응하고, 제2 꺾임부(B22)는 제1 도메인(D1)과 제2 도메인(D2)의 제2 부분(D22) 사이에 대응한다.
또한, 데이터 배선(DL)은 인접한 화소 영역(P1, P2) 사이에 대응하여 제3 꺾임부(B3)를 더 포함한다. 따라서, 제1 화소 영역(P1)에 대응하는 데이터 배선(DL)의 부분은 제2 화소 영역(P1)에 대응하는 데이터 배선(DL)의 부분과 좌우 대칭이다.
여기서, 제1 화소 영역(P1)은 도 3과 동일한 구조를 가질 수 있으며, 제2 화소 영역(P2)에서 제 2 영역(A2)은 도 3과 실질적으로 동일한 구조를 가질 수 있다. 한편, 제2 화소 영역(P2)의 제1 영역(A1)에 위치하는 화소 전극과 공통 전극은 2개의 꺾임부를 가지며, 각 꺾임부는 제1 도메인(D1)과 제2 도메인(D2) 사이에 대응한다. 즉, 꺾임부 중 하나는 제1 도메인(D1)의 제1 부분(D21)과 제2 도메인(D2) 사이에 대응하고, 꺾임부 중 나머지는 제1 도메인(D1)의 제2 부분(D22)과 제2 도메인(D2) 사이에 대응한다.
이러한 본 발명의 제2 실시예에 따른 액정표시장치는 인접한 화소 영역(P1, P2)의 박막트랜지스터(도시하지 않음)가 이웃하도록 배치되며, 인접한 화소 영역(P1, P2)의 박막트랜지스터는 게이트 배선 및/또는 데이터 배선을 공유할 수 있다. 이때, 데이터 배선(DL)이 각 화소 영역(P1, P2)에 대응하여 제1 및 제2 꺾임부(B11, B21, B12, B22)를 가지며, 인접한 화소 영역(P1, P2) 사이에 대응하여 제3 꺾임부(B3)를 가지므로, 제1 및 제2 화소 영역(P1, P2) 각각에서 제1 영역(A1)의 제1 및 제2 도메인(D1, D2)은 대칭이다.
이와 같이, 본 발명의 제2 실시예에 따른 액정표시장치에서는 배선 공유 구조를 적용하더라도 각 화소 영역(P1, P2) 내에 대칭인 제1 및 제2 도메인(D1, D2)이 형성되므로, 도메인 비대칭에 의한 컬러 쉬프트를 막을 수 있다.
또한, 본 발명의 제2 실시예에 따른 액정표시장치는 종래의 비대칭 도메인에 비해 개구율을 향상시킬 수 있다.
이러한 배선 공유 구조로는 듀얼 레이트 구동방식(dual rate driving method: DRD method)과 트리플 레이트 구동방식(triple rate driving method: TRD method)을 예로 들 수 있다. 듀얼 레이트 구동방식의 액정표시장치에서는, 하나의 데이터 배선을 통하여 인접한 2개의 화소 영역이 구동되므로, 데이터 배선의 수가 1/2로 감소된다. 트리플 레이트 구동방식의 액정표시장치에서는 하나의 데이터 배선을 통하여 3개의 화소 영역이 구동되므로, 데이터 배선의 수가 1/3로 감소된다. 따라서, 데이터 구동집적회로(driving integrated circuit: D-IC)의 수가 절감되어 제조비용이 감소된다.
-제3 실시예-
도 5는 본 발명의 제3 실시예에 따른 액정표시장치를 개략적으로 도시한 도면이다.
도 5에 도시한 바와 같이, 다수의 화소 영역(P)이 다수의 행(M1, M2, M3, M4, M5)과 열(L1, L2, L3, L4, L5, L6, L7, L8, L9, L10)에 따라 배치된다. 각 화소 영역(P)은 제1 및 제2 영역(A1, A2)을 포함하고, 제1 영역(A1)에는 화소 전극(도시하지 않음)과 공통 전극(도시하지 않음)이 위치하고, 제2 영역(A2)에는 박막트랜지스터(도시하지 않음)가 위치한다. 또한, 제1 영역(A1)은 제1 및 제2 도메인을 포함하며, 제1 도메인과 제2 도메인은 대칭이다.
여기서, 각 행(M1, M2, M3, M4, M5)의 화소 영역(P)은 서로 다른 구조를 가진다. 이때, 각 행(M1, M2, M3, M4, M5)에서 인접한 화소 영역(P)은 제1 실시예의 구조나 제2 실시예의 구조를 가질 수 있다.
보다 상세하게, 제1 행(M1)에서 제1 내지 제10 열(L1 내지 L10)의 화소 영역(P)은 제1 실시예의 제1 및 제2 화소 영역(도 2의 P1, 도 2의 P2) 구조를 가진다. 제2 행(M2)에서 제1 및 제2 열(L1, L2)과, 제3 및 제4 열(L3, L4), 제5 및 제6 열(L5, L6), 제7 및 제8 열(L7, L8), 그리고 제9 및 제10 열(L9, L10)의 화소 영역(P)은 제2 실시예의 제1 및 제2 화소 영역(도 4의 P1, 도 4의 P2) 구조를 가진다. 제3 행(M3)에서 제2 및 제3 열(L2, L3)과, 제5 및 제6 열(L5, L6), 제8 및 제9 열(L8, L9)의 화소 영역(P)은 제2 실시예의 제1 및 제2 화소 영역(도 4의 P1, 도 4의 P2) 구조를 가지며, 나머지 열(L1, L4, L7, L10)의 화소 영역(P)은 제1 실시예에서의 제1 또는 제2 화소 영역(도 2의 P1, 도 2의 P2) 구조를 가진다. 제4 행(M4)에서 제3 및 제4 열(L3, L4)과, 제7 및 제8 열(L7, L8)의 화소 영역(P)은 제2 실시예의 제1 및 제2 화소 영역(도 4의 P1, 도 4의 P2) 구조를 가지며, 나머지 열(L1, L2, L5, L6, L9, L10)의 화소 영역(P)은 제1 실시예에서의 제1 또는 제2 화소 영역(도 2의 P1, 도 2의 P2) 구조를 가진다. 제5 행(M5)에서 제4 및 제5 열(L4, L5)과 제 9 및 제10 열(L9, L10)의 화소 영역(P)은 제2 실시예의 제1 및 제2 화소 영역(도 4의 P1, 도 4의 P2) 구조를 가지며, 나머지 열(L1, L2, L3, L6, L7, L8)의 화소 영역(P)은 제1 실시예에서의 제1 또는 제2 화소 영역(도 2의 P1, 도 2의 P2) 구조를 가진다.
이와 같이, 본 발명의 제3 실시예에 따른 액정표시장치에서는 하나의 패널 내에서 박막트랜지스터가 이웃하는 위치를 행(M1, M2, M3, M4, M5)별로 서로 다르게 하면서도 각 화소 영역(P)의 제1 및 제2 도메인은 대칭을 이룬다. 따라서, 도메인 비대칭에 의한 컬러 쉬프트를 막을 수 있으며, 설계 자유도를 높일 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 통상의 지식을 가진 자는 하기의 특허청구범위에 기재된 본 발명의 기술적 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
112: 게이트 배선 114: 게이트 전극
116: 공통 배선 118: 보조 공통 배선
122: 반도체층 132: 데이터 배선
132a, 132b, 132c: 제1, 제2, 제3 꺾임부
134: 소스 전극 136: 드레인 전극
160a: 제1 콘택홀 160b: 제2 콘택홀
172: 화소 전극 173: 화소 전극 연결부
174: 공통 전극 175: 공통 전극 연결부
T: 박막트랜지스터 P: 화소 영역
A1: 제1 영역 A2: 제2 영역
D1: 제1 도메인 D2: 제2 도메인

Claims (11)

  1. 기판과;
    상기 기판 상에 제1 방향의 게이트 배선과;
    상기 게이트 배선과 교차하여 제1 영역과 제2 영역을 포함하는 화소 영역을 정의하는 제2 방향의 데이터 배선과;
    상기 제2 영역에 상기 게이트 배선 및 상기 데이터 배선에 연결되는 박막트랜지스터와;
    상기 제1 영역에 적어도 하나의 꺾임부를 가지며 상기 박막트랜지스터와 연결되는 화소 전극과;
    상기 제1 영역에 적어도 하나의 꺾임부를 가지며 상기 화소 전극과 이격되어 있는 공통 전극
    을 포함하고,
    상기 데이터 배선은 상기 화소 영역에 대응하는 제1 및 제2 꺾임부와 상기 제2 방향을 따라 인접한 화소 영역 사이에 대응하는 제3 꺾임부를 포함하며,
    상기 데이터 배선의 상기 제2 및 제3 꺾임부 사이 부분은 상기 게이트 배선에 대해 일정 각도로 기울어지고,
    상기 화소 영역은 상기 제2 방향을 따라 인접한 제1 및 제2 화소 영역을 포함하고,
    상기 제1 화소 영역의 상기 제1 영역에 위치하는 상기 화소 전극과 상기 공통 전극은 하나의 꺾임부를 가지며, 상기 제2 화소 영역의 상기 제1 영역에 위치하는 상기 화소 전극과 상기 공통 전극은 2개의 꺾임부를 가지는 액정표시장치용 어레이 기판.
  2. 제1항에 있어서,
    상기 제1 영역은 상기 제2 방향을 따라 인접한 제1 도메인과 제2 도메인을 포함하는 액정표시장치용 어레이 기판.
  3. 제2항에 있어서,
    상기 제1 꺾임부는 상기 제1 도메인과 상기 제2 도메인 사이에 대응하고, 상기 제2 꺾임부는 상기 제1 영역과 상기 제2 영역 사이에 대응하는 액정표시장치용 어레이 기판.
  4. 제2항에 있어서,
    상기 제2 화소 영역의 상기 제2 도메인은 제1 부분과 제2 부분을 포함하고, 상기 제2 화소 영역의 상기 제1 도메인은 상기 제1 부분과 상기 제2 부분 사이에 위치하는 액정표시장치용 어레이 기판.
  5. 제4항에 있어서,
    상기 제1 꺾임부는 상기 제1 부분과 상기 제1 도메인 사이에 대응하고, 상기 제2 꺾임부는 상기 제2 부분과 상기 제1 도메인 사이 사이에 대응하는 액정표시장치용 어레이 기판.
  6. 제2항에 있어서,
    상기 제1 화소 영역의 상기 제2 영역과 상기 제2 화소 영역의 제2 영역은 상기 제1 화소 영역의 상기 제1 영역과 상기 제2 화소 영역의 제1 영역 사이에 위치하는 액정표시장치용 어레이 기판.
  7. 제6항에 있어서,
    상기 제1 화소 영역에서 상기 제2 도메인은 상기 제1 도메인과 상기 제2 영역 사이에 위치하고, 상기 제2 화소 영역에서 상기 제2 도메인은 상기 제1 도메인과 상기 제2 영역 사이에 위치하는 액정표시장치용 어레이 기판.
  8. 기판과;
    상기 기판 상에 제1 방향의 게이트 배선과;
    상기 게이트 배선과 교차하여 제1 영역과 제2 영역을 포함하는 화소 영역을 정의하는 제2 방향의 데이터 배선과;
    상기 제2 영역에 구비되고, 상기 게이트 배선 및 상기 데이터 배선에 연결되는 박막트랜지스터와;
    상기 제1 영역에 구비되고, 상기 박막트랜지스터와 연결되는 화소 전극과;
    상기 제1 영역에 구비되고, 상기 화소 전극과 이격되는 공통 전극
    을 포함하고,
    상기 화소 영역은 상기 제2 방향을 따라 인접한 제1 및 제2 화소 영역을 포함하고,
    상기 제1 화소 영역의 상기 제1 영역에 위치하는 상기 화소 전극과 상기 공통 전극은 하나의 꺾임부를 가지며, 상기 제2 화소 영역의 상기 제1 영역에 위치하는 상기 화소 전극과 상기 공통 전극은 2개의 꺾임부를 가지는 액정표시장치용 어레이 기판.
  9. 제8항에 있어서,
    상기 제1 및 제2 화소 영역의 상기 제1 영역은 상기 제2 방향을 따라 인접한 제1 도메인과 제2 도메인을 포함하며,
    상기 제1 및 제2 도메인은 상기 제1 방향의 가상의 선에 대해 상하 대칭인 액정표시장치용 어레이 기판.
  10. 제9항에 있어서,
    상기 제2 화소 영역의 상기 제2 도메인은 제1 부분과 제2 부분을 포함하고, 상기 제2 화소 영역의 상기 제1 도메인은 상기 제1 부분과 상기 제2 부분 사이에 위치하는 액정표시장치용 어레이 기판.
  11. 제8항에 있어서,
    상기 제1 화소 영역의 상기 제2 영역과 상기 제2 화소 영역의 제2 영역은 상기 제1 화소 영역의 상기 제1 영역과 상기 제2 화소 영역의 제1 영역 사이에 위치하는 액정표시장치용 어레이 기판.
KR1020160056423A 2016-05-09 2016-05-09 액정표시장치용 어레이 기판 KR102486406B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160056423A KR102486406B1 (ko) 2016-05-09 2016-05-09 액정표시장치용 어레이 기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160056423A KR102486406B1 (ko) 2016-05-09 2016-05-09 액정표시장치용 어레이 기판

Publications (2)

Publication Number Publication Date
KR20170126248A KR20170126248A (ko) 2017-11-17
KR102486406B1 true KR102486406B1 (ko) 2023-01-06

Family

ID=60808219

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160056423A KR102486406B1 (ko) 2016-05-09 2016-05-09 액정표시장치용 어레이 기판

Country Status (1)

Country Link
KR (1) KR102486406B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016014775A (ja) * 2014-07-02 2016-01-28 株式会社ジャパンディスプレイ 液晶表示装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100783357B1 (ko) * 2001-01-18 2007-12-07 엘지.필립스 엘시디 주식회사 수평 전계 구동 방식 액정 표시 장치용 어레이 기판 및 그제조 방법
KR101643588B1 (ko) * 2009-09-25 2016-07-29 엘지디스플레이 주식회사 액정표시장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016014775A (ja) * 2014-07-02 2016-01-28 株式会社ジャパンディスプレイ 液晶表示装置

Also Published As

Publication number Publication date
KR20170126248A (ko) 2017-11-17

Similar Documents

Publication Publication Date Title
US9229289B2 (en) Array substrate for narrow bezel type liquid crystal display device and method of manufacturing the same
KR102007833B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판
US9780177B2 (en) Thin film transistor array panel including angled drain regions
US8724061B2 (en) Pixel structure
US9766512B2 (en) Liquid crystal display panel
US20140319527A1 (en) Array substrate for narrow bezel type liquid crystal display device and method of manufacturing the same
US20120206684A1 (en) Liquid crystal display and manufacturing method thereof
US9448452B2 (en) Liquid crystal display device with double rate driving structure with increased aperture ratio
KR20090089098A (ko) 액정 표시 장치
JP5759813B2 (ja) 液晶表示装置
US10761390B2 (en) Liquid crystal display device and method for fabricating the same
US10510780B2 (en) Array substrate and display device
KR20110139829A (ko) 광시야각 액정표시장치용 어레이 기판 및 이의 제조 방법
JPWO2013129200A1 (ja) 液晶表示装置
KR100947271B1 (ko) 광시야각 액정표시장치
JP2008262006A (ja) アクティブマトリクス基板及び液晶パネル
KR102422555B1 (ko) 표시장치
US10890815B2 (en) Display apparatus
KR101007206B1 (ko) 프린지 필드 스위칭 모드 액정표시장치 및 그 제조방법
KR102486406B1 (ko) 액정표시장치용 어레이 기판
KR102244836B1 (ko) 컬러필터를 포함하는 어레이 기판
EP3745191B1 (en) Pixel structure, array substrate and display device
KR102068770B1 (ko) 프린지필드 스위칭모드 어레이기판 및 그 제조방법
KR20180013594A (ko) 액정 표시 장치
KR20170039000A (ko) 액정표시장치용 어레이 기판

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant